TW201929616A - 印刷電路板結構 - Google Patents

印刷電路板結構 Download PDF

Info

Publication number
TW201929616A
TW201929616A TW106143518A TW106143518A TW201929616A TW 201929616 A TW201929616 A TW 201929616A TW 106143518 A TW106143518 A TW 106143518A TW 106143518 A TW106143518 A TW 106143518A TW 201929616 A TW201929616 A TW 201929616A
Authority
TW
Taiwan
Prior art keywords
circuit board
printed circuit
ground
layer
board structure
Prior art date
Application number
TW106143518A
Other languages
English (en)
Inventor
郭昭宏
Original Assignee
廣達電腦股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 廣達電腦股份有限公司 filed Critical 廣達電腦股份有限公司
Priority to TW106143518A priority Critical patent/TW201929616A/zh
Priority to CN201711430406.3A priority patent/CN109922594A/zh
Priority to US16/003,238 priority patent/US10143077B1/en
Publication of TW201929616A publication Critical patent/TW201929616A/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

一種印刷電路板結構，至少包括一電源層。該電源層包括一第一電源平面和複數個接地元件，其中該第一電源平面係由該等接地元件所包圍。該等接地元件之任相鄰二者之間距皆小於一既定頻率之0.1倍波長，以降低該既定頻率之電磁雜訊輻射。

Description

印刷電路板結構
本發明係關於一種印刷電路板結構(Printed Circuit Board(PCB)Structure)，特別係關於一種可降低電磁雜訊輻射(Electromagnetic Noise Radiation)之印刷電路板結構。
現今之電子產品通常支援無線通訊之功能。舉例而言，電子產品之一高頻電路板上可以承載一些無線通訊元件，像是一Wi-Fi模組、一藍牙(Bluetooth)模組，以及一LTE(Long Term Evolution)模組等等。然而，高頻電路板上之一電源層(Power Layer)卻因各種電路元件之高速切換而容易產生電磁雜訊，此將導致電子產品之無線通訊功能受到嚴重干擾。
有鑑於此，必須提出一種全新之解決方案，以克服先前技術所面臨之問題。
在較佳實施例中，本發明提供一種印刷電路板結構，包括：一電源層，包括一第一電源平面和複數個接地元件，其中該第一電源平面係由該等接地元件所包圍；其中該等接地元件之任相鄰二者之間距皆小於一既定頻率之0.1倍波長，以降低該既定頻率之電磁雜訊輻射。
在一些實施例中，該印刷電路板結構為一多層印 刷電路板。
在一些實施例中，該等接地元件為複數個金屬片或複數條金屬線。
在一些實施例中，該第一電源平面和該等接地元件之每一者之間形成寄生電容(Parasitic Capacitance)，使得該電磁雜訊輻射之電力線係始於該第一電源平面、透過該寄生電容，最終達該等接地元件。
在一些實施例中，印刷電路板結構更包括：一第一接地層；以及一第二接地層，其中該電源層係介於該第一接地層和該第二接地層之間。
在一些實施例中，印刷電路板結構更包括：複數個導電貫通元件，其中該等接地元件係經由該等導電貫通元件耦接至該第一接地層和該第二接地層之至少一者。
在一些實施例中，該第一電源平面和該第一接地層和該第二接地層之每一者之間形成層間電容(Interlayer Capacitance)，使得該電磁雜訊輻射之電力線係始於該第一電源平面、透過該層間電容，最終達該第一接地層或該第二接地層。
在一些實施例中，該電源層更包括一第二電源平面。
在一些實施例中，該第一電源平面和該第二電源平面具有不同供應電位。
在一些實施例中，該第二電源平面係由該等接地元件所包圍。
100、200‧‧‧印刷電路板結構
110、410、610‧‧‧電源層
120、420‧‧‧第一電源平面
130、430、690‧‧‧接地元件
150‧‧‧電力線
235‧‧‧導電貫通元件
260‧‧‧第一接地層
270‧‧‧第二接地層
380‧‧‧虛線框
440‧‧‧第二電源平面
555、556‧‧‧電磁雜訊輻射極大值
CP‧‧‧寄生電容
CT‧‧‧層間電容
D1、D2、D3‧‧‧間距
X‧‧‧X軸
Y‧‧‧Y軸
Z‧‧‧Z軸
第1圖係顯示根據本發明一實施例所述之印刷電路板結構之俯視圖。
第2圖係顯示根據本發明一實施例所述之印刷電路板結構之剖面圖。
第3圖係顯示未包括任何接地元件之印刷電路板結構之剖面圖。
第4圖係顯示根據本發明一實施例所述之電源層之電路佈局圖。
第5圖係顯示根據本發明一實施例所述之電源層之平均電磁雜訊圖。
第6圖係顯示根據本發明另一實施例所述之電源層之電路佈局圖。
第7圖係顯示根據本發明另一實施例所述之電源層之平均電磁雜訊圖。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。本領域技術人員應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能 上的差異來作為區分的準則。在通篇說明書及申請專利範圍當中所提及的「包含」及「包括」一詞為開放式的用語，故應解釋成「包含但不僅限定於」。「大致」一詞則是指在可接受的誤差範圍內，本領域技術人員能夠在一定誤差範圍內解決所述技術問題，達到所述基本之技術效果。此外，「耦接」一詞在本說明書中包含任何直接及間接的電性連接手段。因此，若文中描述一第一裝置耦接至一第二裝置，則代表該第一裝置可直接電性連接至該第二裝置，或經由其它裝置或連接手段而間接地電性連接至該第二裝置。
第1圖係顯示根據本發明一實施例所述之印刷電路板結構(Printed Circuit Board(PCB)Structure)100之俯視圖。例如，印刷電路板結構100可以是一多層印刷電路板(Multilayer PCB)。如第1圖所示，印刷電路板結構100至少包括一電源層(Power Layer)110，其中電源層110包括一第一電源平面(Power Shape)120和複數個接地元件(Ground Element)130，其中第一電源平面120係大致由該等接地元件130所包圍。第一電源平面120和該等接地元件130之形狀、種類，以及總數量在本發明中皆不特別作限制。第一電源平面120可為一金屬平面(Metal Plane)，其可耦接至一供應電位(Supply Voltage)，例如：1.8V、3V，或5V。該等接地元件130可為複數個金屬片(Metal Piece)或複數條金屬線(Metal Line)，其可耦接至一接地電位，例如：0V。該等接地元件130與第一電源平面110可設置於同一平面上，但它們可彼此完全分離。在一些實施例中，電源層110更可包括一介質基板(Dielectric Substrate)，例如：一FR4(Flame Retardant 4)基板，用於承載第一電源平面120和該等接地元件130。此介質基板可大致為一矩形或一不規則形，以相容於第一電源平面120和該等接地元件130之不同形狀。
印刷電路板結構100之電源層110可用於提供不同供應電位給各種無線通訊元件。然而，電源層110之每一電源平面(例如：第一電源平面120)卻因無線通訊元件之高速切換而容易產生電磁雜訊輻射(Electromagnetic Noise Radiation)，從而導致整體通訊品質降低。有鑑於此，在本發明較佳實施例中，係以複數個接地元件130包圍住第一電源平面120，其中該等接地元件130之任相鄰二者(或所有相鄰二者)之間距D1皆小於一既定頻率之0.1倍波長(λ/10)。前述各個間距D1可具有相同長度或是不同長度。根據實際量測結果，若前述之間距D1皆小於既定頻率之0.1倍波長，則任意相鄰之二個接地元件130於既定頻率下將產生近似完美之一法拉第屏蔽(Faraday Cage)，是以此種設計有助於防止電磁雜訊外溢，並可降低前述既定頻率之電磁雜訊輻射。
必須理解的是，前述之電磁雜訊輻射同時包括互相正交之電力線(Electric Line of Force)和磁力線(Line of Magnetic Field)，但以下實施例將僅介紹電力線之分佈方式以說明本發明之效果(磁力線被隱藏以簡化圖式)。電磁雜訊輻射係由第一電源平面120所產生，其傳遞方式可模擬為複數條電力線150。詳細而言，第一電源平面120和該等接地元件130之每一者之間皆可形成寄生電容(Parasitic Capacitance)CP，使得電磁雜訊輻射之電力線150係始於第一電源平面120、透過前述 之寄生電容CP進行傳遞，最終達該等接地元件130。因此，所提之設計方式可將電磁雜訊輻射限制於第一電源平面120和該等接地元件130之間，從而可避免電磁雜訊輻射外溢並對其他無線通訊元件造成負面影響。
第2圖係顯示根據本發明一實施例所述之印刷電路板結構200之剖面圖。第2圖和第1圖相似。在第2圖之實施例中，印刷電路板結構200更包括一第一接地層(Ground Layer)260和一第二接地層270。第一接地層260和第二接地層270可以是印刷電路板結構200中最大之接地金屬平面，其可耦接至一接地電位。前述之電源層110係介於第一接地層260和第二接地層270之間。第一接地層260、電源層110，以及第二接地層270三者可以大致互相平行。在一些實施例中，印刷電路板結構200更包括複數個導電貫通元件(Conductive Via Element)235，其中電源層110之該等接地元件130係經由該等導電貫通元件235耦接至第一接地層260、第二接地層270，或兩者同時，使得該等接地元件130可與第一接地層260、第二接地層270共享相同之接地電位。
如前所述，電磁雜訊輻射係由第一電源平面120所產生，其傳遞方式可模擬為複數條電力線150。詳細而言，第一電源平面120和第一接地層260和第二接地層270之每一者之間皆可形成層間電容(Interlayer Capacitance)CT，使得電磁雜訊輻射之電力線150係始於第一電源平面120、透過前述之層間電容CT進行傳遞，最終達第一接地層260或第二接地層270。另外，第一接地層260或第二接地層270與該等接地元件130之對 應一者之間亦可形成層間電容CT，以將電力線150最終導引至第一接地層260或第二接地層270。整體而言，該等接地元件130之加入可避免水平方向(例如：XY平面)之電磁雜訊輻射發生外溢，而第一接地層260和第二接地層270之加入可避免垂直方向(例如：+Z軸、-Z軸)之電磁雜訊輻射發生外溢，是以印刷電路板結構200之信噪比(Signal-to-noise ratio，SNR)將能大幅度提升。在另一些實施例中，第一接地層260和第二接地層270亦可用其他種類之金屬層所取代，例如：信號層(Signal Layer)，但亦不僅限於此。
第3圖係顯示未包括任何接地元件130之印刷電路板結構200之剖面圖。如第3圖所示，若將該等接地元件130自印刷電路板結構200中完全移除，則電磁雜訊輻射之一部份電力線150將會發生側邊外溢(如虛線框380所指示處)，從而導致水平方向(例如：XY平面)之電磁雜訊輻射上升。比較第2、3圖可知，本發明之該等接地元件130可有效抑制電源層110於側邊或水平方向處之電磁雜訊輻射，其可與各個鄰近接地層發揮相似之功效。
第4圖係顯示根據本發明一實施例所述之電源層410之電路佈局(Circuit Layout)圖。在第4圖之實施例中，電源層410包括一第一電源平面420、一第二電源平面440，以及複數個接地元件430。第一電源平面420和第二電源平面440可為不同之金屬平面，其可耦接至不同之供應電位。例如，第一電源平面420可具有3V之一供應電位，而第二電源平面440可具有5V之另一供應電位，但不僅限於此。如第4圖所示，該等接地 元件430並未完全包圍住第一電源平面420和第二電源平面440；亦即，該等接地元件430之任相鄰二者之間距D2可能遠大於電磁雜訊輻射之頻率之0.1倍波長(λ/10)。
第5圖係顯示根據本發明一實施例所述之電源層410之平均電磁雜訊圖，其中橫軸代表操作頻率(MHz)，而縱軸代表平均電磁雜訊值(dBm)。如第5圖所示，若未適當地設計該等接地元件430之間距D2，則電源層410之周圍於874MHz至879MHz之間將量測到一電磁雜訊輻射極大值555，且電源層410之周圍於873MHz至887MHz之間亦將量測到另一電磁雜訊輻射極大值556，此二極大值皆高於標準值(例如：約-112dB)。
第6圖係顯示根據本發明另一實施例所述之電源層610之電路佈局圖。第6圖和第4圖相似，其中第6圖之電源層610可視為第4圖之電源層410之一改良版本。在第6圖之實施例中，電源層610額外包括複數個接地元件690，其中第一電源平面420和第二電源平面440皆大致由該等接地元件430、690所包圍。例如，該等接地元件690可為複數條金屬線，而這些金屬線可具有不同長度，以及同約為40mil之寬度。詳細而言，該等接地元件690之任一者可呈現一直條形、一L字形、一蜿蜒形、一U字形，或是一S字形。該等接地元件690之長度、寬度，以及形狀皆可根據不同需要進行調整。在加入該等接地元件690之後，該等接地元件430、690之任相鄰二者(或所有相鄰二者)之間距D3皆小於一既定頻率之0.1倍波長(λ/10)，以降低前述既定頻率之電磁雜訊輻射。舉例而言，若電源層610之最高操作頻率為894.2MHz，則關於電磁雜訊輻射之前述既定頻率可定義 為894.2MHz，其可對應至最短之0.1倍波長(約為3.356cm)。亦即，該等接地元件430、690之任相鄰二者(或所有相鄰二者)之間距D3可皆小於3.356cm。以上頻率、波長，以及間距之範圍皆可根據不同需求進行調整。
第7圖係顯示根據本發明另一實施例所述之電源層610之平均電磁雜訊圖，其中橫軸代表操作頻率(MHz)，而縱軸代表平均電磁雜訊值(dBm)。如第7圖所示，若已適當地設計該等接地元件430、690之間距D3，則電源層610於869MHz至894MHz之間之所有電磁雜訊輻射極大值皆可低於標準值。比較第5、7圖之量測結果可知，本發明之該等接地元件690之加入可使前述之電磁雜訊輻射極大值555、556下降至少5dB，其具有明顯之雜訊輻射抑制功效。
本發明提出一種新穎之印刷電路板結構。藉由加入接地元件及適當設計其間距，本發明能有效地避免來自電源層之電磁雜訊輻射發生外溢及干擾其他無線通訊元件。必須注意的是，本發明至少具有低成本、高改良幅度等優勢，故其很適合應用於各種高靈敏度之無線通訊裝置當中。
值得注意的是，以上所述之元件尺寸、元件形狀，以及頻率範圍皆非為本發明之限制條件。設計者可以根據不同需要調整這些設定值。本發明之印刷電路板結構並不僅限於第1-7圖所圖示之狀態。本發明可以僅包括第1-7圖之任何一或複數個實施例之任何一或複數項特徵。換言之，並非所有圖示之特徵均須同時實施於本發明之印刷電路板結構當中。
在本說明書以及申請專利範圍中的序數，例如「第 一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係，其僅用於標示區分兩個具有相同名字之不同元件。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

Claims (10)

  1. 一種印刷電路板結構，包括：一電源層，包括一第一電源平面和複數個接地元件，其中該第一電源平面係由該等接地元件所包圍；其中該等接地元件之任相鄰二者之間距皆小於一既定頻率之0.1倍波長，以降低該既定頻率之電磁雜訊輻射。
  2. 如申請專利範圍第1項所述之印刷電路板結構，其中該印刷電路板結構為一多層印刷電路板。
  3. 如申請專利範圍第1項所述之印刷電路板結構，其中該等接地元件為複數個金屬片或複數條金屬線。
  4. 如申請專利範圍第1項所述之印刷電路板結構，其中該第一電源平面和該等接地元件之每一者之間形成寄生電容(Parasitic Capacitance)，使得該電磁雜訊輻射之電力線係始於該第一電源平面、透過該寄生電容，最終達該等接地元件。
  5. 如申請專利範圍第1項所述之印刷電路板結構，更包括：一第一接地層；以及一第二接地層，其中該電源層係介於該第一接地層和該第二接地層之間。
  6. 如申請專利範圍第5項所述之印刷電路板結構，更包括：複數個導電貫通元件，其中該等接地元件係經由該等導電貫通元件耦接至該第一接地層和該第二接地層之至少一者。
  7. 如申請專利範圍第5項所述之印刷電路板結構，其中該 第一電源平面和該第一接地層和該第二接地層之每一者之間形成層間電容(Interlayer Capacitance)，使得該電磁雜訊輻射之電力線係始於該第一電源平面、透過該層間電容，最終達該第一接地層或該第二接地層。
  8. 如申請專利範圍第1項所述之印刷電路板結構，其中該電源層更包括一第二電源平面。
  9. 如申請專利範圍第8項所述之印刷電路板結構，其中該第一電源平面和該第二電源平面具有不同供應電位。
  10. 如申請專利範圍第8項所述之印刷電路板結構，其中該第二電源平面係由該等接地元件所包圍。
TW106143518A 2017-12-12 2017-12-12 印刷電路板結構 TW201929616A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106143518A TW201929616A (zh) 2017-12-12 2017-12-12 印刷電路板結構
CN201711430406.3A CN109922594A (zh) 2017-12-12 2017-12-26 印刷电路板结构
US16/003,238 US10143077B1 (en) 2017-12-12 2018-06-08 Printed circuit board structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106143518A TW201929616A (zh) 2017-12-12 2017-12-12 印刷電路板結構

Publications (1)

Publication Number Publication Date
TW201929616A true TW201929616A (zh) 2019-07-16

Family

ID=64315963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106143518A TW201929616A (zh) 2017-12-12 2017-12-12 印刷電路板結構

Country Status (3)

Country Link
US (1) US10143077B1 (zh)
CN (1) CN109922594A (zh)
TW (1) TW201929616A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11259403B1 (en) * 2020-10-30 2022-02-22 SK Hynix Inc. Printed circuit board structure for solid state drives

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030085055A1 (en) * 2001-11-05 2003-05-08 Skinner Harry G Substrate design and process for reducing electromagnetic emission
US20030123238A1 (en) * 2001-12-27 2003-07-03 Chia-Hsing Yu Enhanced PCB and stacked substrate structure
CN100574553C (zh) * 2006-10-25 2009-12-23 鸿富锦精密工业（深圳）有限公司 印刷电路板
JP2009224491A (ja) * 2008-03-14 2009-10-01 Toshiba Corp 多層基板
US8436785B1 (en) * 2010-11-03 2013-05-07 Hrl Laboratories, Llc Electrically tunable surface impedance structure with suppressed backward wave
US9406587B2 (en) * 2012-06-26 2016-08-02 Intel Corporation Substrate conductor structure and method
US10103440B2 (en) * 2014-11-06 2018-10-16 Sony Mobile Communications Inc. Stripline coupled antenna with periodic slots for wireless electronic devices

Also Published As

Publication number Publication date
CN109922594A (zh) 2019-06-21
US10143077B1 (en) 2018-11-27

Similar Documents

Publication Publication Date Title
JP5437558B2 (ja) プリント基板の電磁ノイズ対策構造
US9326370B2 (en) Printed circuit board
EP2466999A1 (en) Printed circuit board
US9967969B2 (en) Multilayer printed circuit board with switching power supply capacitors, broad patterns, and TT-type filter
KR101999509B1 (ko) 회로 기판
US20190191564A1 (en) Printed circuit board
JP6327254B2 (ja) プリント基板及びプリント基板への実装方法
JP6108887B2 (ja) 半導体パッケージ及びプリント回路板
US8035036B2 (en) Complementary mirror image embedded planar resistor architecture
TW201929616A (zh) 印刷電路板結構
JP2007250928A (ja) 多層プリント配線板
WO2009096203A1 (ja) 半導体装置
WO2012039120A2 (en) Printed circuit board
KR20110032601A (ko) 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US10912187B2 (en) Printed board
US10292259B2 (en) Electrical shielding using bar vias and associated methods
JP6399969B2 (ja) プリント基板
JP5881849B2 (ja) 電子機器および電磁ノイズ対策方法
JP6016376B2 (ja) 配線板、電子ユニット及び配線板の製造方法
JP5742235B2 (ja) 接続部品
WO2017000110A1 (zh) 电路板结构及电子设备
JP2015005716A (ja) 多層プリント基板
JP2009200108A (ja) 配線基板
JP2018049930A (ja) 電子制御装置
TW201630480A (zh) 線路佈局結構、線路板及電子總成