JP2007234853A - バイパスコンデンサのチェック方法 - Google Patents

Abstract

【課題】バイパスコンデンサが挿入されたＩＣの電源ピンとグランドピンとの間のインピーダンスが実測結果に一致するよう計算できるようにして、複雑な電源プレーン層やグランドプレーン層でも瞬時に、バイパスコンデンサの有効無効を判定すること。
【解決手段】プリント基板設計データ１０３から配線のインダクタンスのを計算し、電源プレーン層とグランドプレーン層間の静電容量を計算し、バイパスコンデンサの特性と、各配線のインダクタンスとプレーン層間の静電容量から、ＩＣの電源ピンとグランドピンとの間のインピーダンスと周波数との関係を計算する。ＩＣの動作周波数における要求インピーダンスを計算し、前記インピーダンスと要求インピーダンスとを比較し、バイパスコンデンサの有効無効を判定する。
【選択図】図３

Description

本発明は、プリント基板におけるＩＣの電源とグランドの設計の際に設けられるバイパスコンデンサの有効性をチェックする方法に関するものである。

ＩＣは、論理値０から１へ、または、論理値１から０へスイッチング動作する時に、ＩＣの電源ピンからグランドピンへスイッチング電流が流れる。近年、回路の高周波化が進み、短いスイッチング時間で、スイッチング電流が流れるようになってきている。この時、急激な電流の変化は、電源やグランドにノイズ、さらにＩＣの誤動作を引き起こすため、その電流をバイパスするコンデンサ（バイパスコンデンサ）をＩＣの電源ピンとグランドピンの間に設けて、その定数（静電容量）を最適化することが望まれている。

バイパスコンデンサの最適化とは、ＩＣの動作周波数に対して、ＩＣの電源ピンとグランドピン間でスイッチング電流を流れ易くすることであり、つまり、バイパスコンデンサによりＩＣの電源ピンとグランドピンでのインピーダンスを低減することを意味する。

従来のバイパスコンデンサの有効性チェック方法としては、ＩＣの電源ピンとバイパスコンデンサ間の配線長（配線のインダクタンス）と、ＩＣのグランドピンとバイパスコンデンサ間の配線長（配線のインダクタンス）と、バイパスコンデンサの静電容量とからバイパスコンデンサの有効性をチェックするものがあった（例えば、特許文献１参照）。図９は、前記特許文献１に記載された従来のバイパスコンデンサの有効性チェック方法で扱うＩＣの電源回路とグランド回路を示すものである。

図９において、バイパスコンデンサ１１０２の静電容量と、ＩＣ１１０１の電源ピン１１０３、グランドピン１１０４からバイパスコンデンサ１１０２までの電源配線１１０５、グランド配線１１０６の長さとから共振周波数とインピーダンスの最小値を求め、ＩＣ１１０１の動作周波数が共振周波数になる配線長になっているかどうかをチェックしていた。つまり、バイパスコンデンサ１１０２を流れるスイッチング電流１１１３が流れ易いかをチェックしていた。この他に、バイパスコンデンサ１１０２から電源ビア１１０９、グランドビア１１１０までの電源配線１１０７、グランド配線１１０８の長さを、閾値以下になっているかもチェックしていた。
特開２００２−１６３３７号公報（第１１頁、図１）

しかしながら、前記従来の構成では、電源ビアとグランドビアを通じて電源プレーン層とグランドプレーン層間を流れるスイッチング電流（以降、プレーン層間を流れるスイッチング電流と呼ぶ）を考慮せずに、バイパスコンデンサを流れるスイッチング電流しか考慮していないため、ＩＣの電源ピンとグランドピン間を流れるスイッチング電流が実際と異なっていた。言い換えると、図１０の周波数とインピーダンスの関係を示すグラフにおいて、バイパスコンデンサを流れるスイッチング電流の流れ易さと、プレーン層間を流れるスイッチング電流の流れ易さがあるため、インピーダンスの極小値が２つできるが、従来の構成では、バイパスコンデンサを流れるスイッチング電流の流れ易さのみのインピーダンスの極小値（つまり最小値）が１つしかできず、バイパスコンデンサが挿入されたＩＣの電源回路とグランド回路のインピーダンスが実測結果と異なるという課題を有していた。

本発明は、前記従来の課題を解決するもので、ＩＣの電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮し、バイパスコンデンサが挿入されたＩＣの電源とグランドのインピーダンスが実測結果に一致するよう計算できるようにしたバイパスコンデンサの有効性チェック方法を提供することを目的とする。

上記目的を達成するために、本発明のバイパスコンデンサのチェック方法は、プリント基板の設計データ及びＩＣの情報データを記憶する記憶ステップと、記憶された前記設計データに基づいて、前記ＩＣの電源ピンからバイパスコンデンサまでの配線のインダクタンスＨ₁、前記バイパスコンデンサから電源ビアまでの配線のインダクタンスＨ₂、前記ＩＣのグランドピンから前記バイパスコンデンサまでの配線のインダクタンスＨ₃及び前記バイパスコンデンサからグランドビアまでの配線のインダクタンスＨ₄を計算するとともに、電源プレーン層とグランドプレーン層間の静電容量を計算する計算ステップと、前記インダクタンスＨ₁、前記インダクタンスＨ₂、前記インダクタンスＨ₃、前記インダクタンスＨ₄と前記静電容量及び前記ＩＣの情報データに基づいて、前記ＩＣの電源ピンと前記ＩＣのグランドピンとの間のインピーダンスと前記インピーダンスの周波数との関係を計算する計算ステップと、前記ＩＣの情報データに基づいて、前記ＩＣの動作周波数における要求インピーダンスを計算する計算ステップと、前記ＩＣの動作周波数に対して、前記ＩＣの電源ピンと前記ＩＣのグランドピンとの間のインピーダンスと前記要求インピーダンスとを比較し、前記バイパスコンデンサの有効無効を判定する判定ステップとを含むことを特徴とする。

本構成によって、ＩＣの電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮でき、バイパスコンデンサが挿入されたＩＣの電源ピンとグランドピンとの間のインピーダンスが、実測結果に一致するよう計算できるようになり、バイパスコンデンサの有効無効を判定する事ができる。

以上のように、本発明のバイパスコンデンサのチェック方法によれば、ＩＣの電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮でき、バイパスコンデンサが挿入されたＩＣの電源ピンとグランドピンとの間のインピーダンスが実測結果に一致するよう計算できるようになる。しかも、複雑な電源プレーン層やグランドプレーン層間の静電容量を決定する形状を各層の微小区間ごとに等価回路として表現するモデリングしていないものであっても、バイパスコンデンサの有効無効を判定でき、電源やグランドのノイズやＩＣの誤動作を抑制するプリント基板の設計が行える。

以下本発明の実施の形態について、図面を参照しながら説明する。

（実施の形態１）
図１は、本発明の実施の形態１におけるバイパスコンデンサのチェック方法で扱うＩＣの電源回路とグランド回路を示した図である。図１（ａ）は、基板１を上側から見た図であり、図１（ｂ）は、基板１のＡＡ断面矢視図である。ＩＣ２の電源ピン３、グランドピン４から電源配線５、グランド配線６を通じて、バイパスコンデンサ７を流れるスイッチング電流８があるが、本発明ではさらに、電源配線９、グランド配線１０、電源ビア１１、グランドビア１２を通じて、図１（ｂ）の電源プレーン層１３とグランドプレーン層１４のプレーン層間を流れるスイッチング電流８も扱う。

次に本発明の実施の形態１におけるバイパスコンデンサのチェック方法について説明する。図２は、バイパスコンデンサのチェック方法に使用する装置の構成を示した図である。図２において、記憶手段１０１は、ＩＣ情報データ１０２とプリント基板設計データ１０３を有している。配線のインダクタンスの計算手段１０４は、プリント基板設計データ１０３から配線のインダクタンスを計算する。電源プレーン層とグランドプレーン層間の静電容量の計算手段１０５は、プリント基板設計データ１０３から電源プレーン層１３とグランドプレーン層１４間の静電容量を計算する。ＩＣ２の電源ピン３とグランドピン４との間のインピーダンスとそのインピーダンスの周波数との関係の計算手段１０６は、ＩＣ情報データ１０２におけるバイパスコンデンサ７の特性、例えば、静電容量、抵抗値、インダクタンスと、ＩＣ２の電源回路とグランド回路における各配線のインダクタンス計算手段１０４の結果と、ＩＣ２の電源プレーン層とグランドプレーン層間の静電容量の計算手段１０５の結果から、ＩＣ２の電源ピン３とグランドピン４との間のインピーダンスとそのインピーダンスの周波数との関係を計算する。

一方、ＩＣ２が動作をする中で、周波数ごとに要求される電気の通り易さである要求インピーダンスの計算手段１０７は、ＩＣ情報データ１０２からＩＣ２の電圧許容変動範囲、最大電流量から、ＩＣ２の動作周波数における要求インピーダンスを計算する。バイパスコンデンサ７の有効無効を判定する判定手段１０８は、ＩＣ２の動作周波数に対して、ＩＣ２の電源ピン３とグランドピン４との間のインピーダンスが、要求インピーダンス以下になっているか、要求インピーダンスより大きな値であるかをチェックして、以下であれば有効、より大きな値であれば無効としている。バイパスコンデンサのチェック結果の出力手段１０９は、バイパスコンデンサの有効無効を判定する判定手段１０８でバイパスコンデンサ７のチェックした結果を表示する。

次に、バイパスコンデンサをチェックする方法について説明する。図３は、本発明の実施の形態１におけるバイパスコンデンサのチェック方法のフローチャートである。図３のステップ毎に計算式を用いながら、図２の本発明の実施の形態１における装置が、図１のＩＣの電源回路とグランド回路をどのように処理するかを説明する。

ステップ２０１は、基板表面の配線の断面形状（幅Ｗ〔ｍ〕と厚みｔ〔ｍ〕）、配線とプレーン層との距離ｈ〔ｍ〕、誘電体層の比透磁率μ〔Ｈ／ｍ〕から、単位配線長のインダクタンス〔Ｈ／ｍ〕を数１で計算する。

ステップ２０２は、ＩＣ２の電源ピン３、グランドピン４からバイパスコンデンサ７までの配線長、バイパスコンデンサ７から電源ビア１１、グランドビア１２までの配線長から、各配線のインダクタンスを数２で計算する。

ステップ２０３は、誘電体層の誘電率ε〔Ｆ／ｍ〕、電源プレーン層１３とグランドプレーン層１４の重なり面積Ｓ〔ｍ^２〕、プレーン層間の距離ｄ〔ｍ〕から、電源プレーン層１３とグランドプレーン１４層間の静電容量を数３で計算する。

ステップ２０４は、各配線のインダクタンスと、プレーン層間の静電容量と、バイパスコンデンサ７の静電容量、抵抗値、インダクタンスから、静電容量、抵抗値、インダクタンスにて構成される回路モデルを作成し、ＩＣ２の電源ピン３とグランドピン４での周波数とインピーダンスの関係を計算し、Ｘ軸が周波数〔Ｈｚ〕、Ｙ軸がインピーダンス〔Ω〕のＸ−Ｙグラフを作成する。ここでは、回路により計算式が異なるが、テブナンの定理を用いて、電圧、電流、インピーダンスの等式を作成することにより、周波数とインピーダンスの関係を計算することができる。例えば、抵抗（抵抗値Ｒ〔Ω〕）、コイル（インダクタンスＬ〔Ｈ〕）、コンデンサ（容量Ｃ〔Ｆ〕）が直列にならんだ回路では、数４で計算できる。

ステップ２０５は、ＩＣ２の電圧許容変動範囲、最大電流量から、ＩＣ２の動作周波数において要求されるインピーダンスを数５で計算する。

ステップ２０６は、ＩＣ２の動作周波数に対して、ステップ２０４で求められたＩＣ２の電源ピン３とグランドピン４との間のインピーダンスと、ステップ２０５で求めた要求インピーダンスを比較して、要求インピーダンス以下であれば「バイパスコンデンサ有効」、要求インピーダンスより大きな値であれば「バイパスコンデンサ無効」と表示する。

ここで、本発明の実施の形態１におけるバイパスコンデンサのチェック方法のチェック内容と計算精度について説明する。図４は、周波数とインピーダンスとの関係を実測した実測結果４０１と、本発明の実施の形態１におけるバイパスコンデンサのチェック方法にて計算した計算結果４０２を示す。また前述した図１０は、周波数とインピーダンスとの関係を実測した実測結果１２０１と、従来の方法にて計算した計算結果１２０２である。図４において用いているバイパスコンデンサ７と、図１０において用いているバイパスコンデンサ１１０２は、同じバイパスコンデンサを用いているが、図４と図１０を比較してもわかるように、本発明の図４では、周波数が３ＧＨｚまで実測結果４０１と計算結果４０２が一致していることが分かる。

つまり、インピーダンスの計算に、各配線のインダクタンスとバイパスコンデンサ７の静電容量だけでなく、電源ビア１１が接続する電源プレーン層１３と、グランドビア１２が接続するグランドプレーン層１４との間の静電容量を、プリント基板設計データから計算して、バイパスコンデンサ７の有効無効の判定に用いる。バイパスコンデンサ７を流れるスイッチング電流８、プレーン層間を流れるスイッチング電流１５を扱うことで計算結果４０２は、ＩＣ２の電源ピン３とグランドピン４間を流れるスイッチング電流の実測結果４０１に一致する。言い換えると、周波数とインピーダンスとの関係を示す図４のグラフにおいて、バイパスコンデンサ７を流れるスイッチング電流８の流れ易さと、プレーン層間を流れるスイッチング電流１５の流れ易さがあるため、インピーダンスの極小値が２つでき、それが実測結果に一致することになる。

例えば、ＩＣ２の動作周波数３００ＭＨｚに対して、インピーダンスを１以下に抑える必要がある場合に、本発明の方法では、このバイパスコンデンサ２は有効であると正しく判断できるが、従来の方法では計算結果１２０２がインピーダンスが１より大きな値を示していることよりバイパスコンデンサ７は「無効」と判断され、バイパスコンデンサ７の静電容量を変更するなどして、不適切なバイパスコンデンサ７が選択されることになる。

かかる構成によれば電源ビア１１とグランドビア１２間の特性として、電源プレーン層１３とグランドプレーン層１４間の静電容量を用いることにより、ＩＣ２の電源ピン３とグランドピン４間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮でき、バイパスコンデンサ７が挿入されたＩＣ２の電源ピンとグランドピンとの間のインピーダンスが実測結果に一致するよう計算できるようになる。しかも、複雑な電源プレーン層１３やグランドプレーン層１４の形状をモデリングしていないものであっても、バイパスコンデンサ７の有効無効を判定する事ができる。

なお、本実施の形態の方法に用いる装置において、配線のインダクタンス、電源プレーン層１３とグランドプレーン層１４間の静電容量、要求インピーダンスを、ＩＣ情報データやプリント基板設計データから計算する手段を設けたが、具体的な数値を直接入力する手段を設けても良い。

なお、バイパスコンデンサ７は、１個だけでなく複数個を並列に接続したり、配線はインダクタンスだけでなく、その静電容量や抵抗値を加味したり、電源プレーン層１３とグランドプレーン層１４間も静電容量だけでなく、その抵抗値やインダクタンスを加味したりしても良い。

なお、電源ビア１１、グランドビア１２として、その静電容量、抵抗値、インダクタンスを計算したり、具体的な数値を直接入力したりしても良い。

（実施の形態２）
図５は、本発明の実施の形態２におけるバイパスコンデンサのチェック方法のフローチャートである。図５において、図３と同じ構成要素については同じ符号を用い、説明を省略する。図５のステップ２０１〜ステップ２０５のステップは、図３と同じであり、その後のステップ５０６は、ＩＣの動作周波数に対して、ＩＣの電源ピンとグランドピンとの間のインピーダンスが、要求インピーダンスより大きな値であれば「バイパスコンデンサ無効」であるとして、プリント基板ＣＡＤ上でＩＣの電源ピン、グランドピンを図面において強調表示する。

次にステップ５０７は、ＩＣの全ての電源ピンとグランドピンに対するバイパスコンデンサがチェックされたかを確認し、終わっていない場合、ステップ２０１からチェックを繰り返す。

図６は、本発明の実施の形態２におけるチェック結果の表示を示した図である。図６において、図１と同じ構成要素については同じ符号を用い、説明を省略する。バイパスコンデンサ７が無効と判定された時に、ＩＣ２の電源ピン３やグランドピン４を例えば二重線にて強調表示する。

なお、電源ピン３やグランドピン４だけでなく、バイパスコンデンサ７、電源配線５、グランド配線６、電源配線９、グランド配線１０、電源ビア１１及びグランドビア１２を強調表示する事も可能である。

（実施の形態３）
図７は、本発明の実施の形態３におけるバイパスコンデンサのチェック方法のフローチャートである。図７において、図３と同じ構成要素については同じ符号を用い、説明を省略する。図７にステップ２０１〜２０５のステップは、図３と同じであり、その後ステップ７０６は、ＩＣの動作周波数に対して、ＩＣの電源ピンとグランドピンとの間のインピーダンスが要求インピーダンスより大きな値であれば「バイパスコンデンサ無効」であるとして、次のステップ７０７を行なう。ステップ７０７は、配線長、電源プレーン層とグランドプレーン層との間の静電容量、バイパスコンデンサの静電容量のいずれかのプリント基板設計を見直し、「バイパスコンデンサ有効」となるまでステップ２０２からチェックを繰り返す。

図８は、本発明の実施の形態３におけるプリント基板設計のインピーダンスと要求インピーダンスの比較を示した図である。周波数とインピーダンスとの関係の計算結果のグラフ８０２が、要求インピーダンス８０３以上の場合、つまりはステップ７０６でＮｏと判定した場合、プリント基板設計を見直す必要がある。図８の例の場合では、共振周波数とインピーダンスの最小値が、要求インピーダンスのＩＣの動作周波数より高いため、ステップ７０７の内容である「配線長を短くするか、プレーン層の重なり面積を増やしてプレーン層間の静電容量を増やすか、バイパスコンデンサの静電容量を増やす」ことで、共振周波数とＩＣの動作周波数を一致させ、インピーダンスを低減することができる。

本発明のバイパスコンデンサのチェック方法は、電源プレーン層とグランドプレーン層間の静電容量を用いることにより、ＩＣの電源ピンとグランドピン間を流れるスイッチング電流として、プレーン層間を流れるスイッチング電流も考慮でき、バイパスコンデンサが挿入されたＩＣの電源ピンとグランドピンとの間のインピーダンスが実測結果に一致するよう計算できるようになる。しかも、複雑な電源プレーン層やグランドプレーン層の形状をモデリングしていないものであっても、バイパスコンデンサの有効無効を判定でき、デジタルＡＶ商品等のほとんど全ての電気機器のプリント基板設計に適用できる。

（ａ）本発明のバイパスコンデンサのチェック方法で扱うＩＣの電源回路とグランド回路を示す図（ｂ）本図（ａ）のＡＡ断面矢視図 本発明のバイパスコンデンサのチェック方法に用いる装置の構成を示した図 バイパスコンデンサのチェック方法のフローチャート 本発明の実施の形態１における周波数とインピーダンスの関係のグラフ 本発明の実施の形態２におけるバイパスコンデンサのチェックのフローチャート 本発明の実施の形態２におけるＩＣの電源回路とグランド回路を示した図 本発明の実施の形態３におけるバイパスコンデンサのチェックのフローチャート 本発明の実施の形態３における周波数とインピーダンスとの関係のグラフ 従来のバイパスコンデンサのチェックにおけるＩＣの電源回路とグランド回路を示した図 従来のバイパスコンデンサのチェックにおける周波数とインピーダンスとの関係のグラフ

符号の説明

１ 基板
２ ＩＣ
３ 電源ピン
４ グランドピン
５ 電源配線
６ グランド配線
７ バイパスコンデンサ
８ スイッチング電流
９ 電源配線
１０ グランド配線
１１ 電源ビア
１２ グランドビア
１３ 電源プレーン層
１４ グランドプレーン層
１０１ 記憶手段
１０２ ＩＣ情報データ
１０３ プリント基板設計データ
１０４ 配線のインダクタンスの計算手段
１０５ 電源プレーン層とグランドプレーン層間の静電容量の計算手段
１０６ ＩＣの電源ピンとグランドピンとの間のインピーダンスと周波数との関係を計算する計算手段
１０７ 要求インピーダンスの計算手段
１０８ バイパスコンデンサの有効無効を判定する判定手段
１０９ バイパスコンデンサのチェック結果の出力手段

Claims (4)

1. プリント基板の設計データ及びＩＣの情報データを記憶する記憶ステップと、
   記憶された前記設計データに基づいて、前記ＩＣの電源ピンからバイパスコンデンサまでの配線のインダクタンスＨ₁、前記バイパスコンデンサから電源ビアまでの配線のインダクタンスＨ₂、前記ＩＣのグランドピンから前記バイパスコンデンサまでの配線のインダクタンスＨ₃及び前記バイパスコンデンサからグランドビアまでの配線のインダクタンスＨ₄を計算するとともに、
   電源プレーン層とグランドプレーン層間の静電容量を計算する計算ステップと、
   前記インダクタンスＨ₁、前記インダクタンスＨ₂、前記インダクタンスＨ₃、前記インダクタンスＨ₄と前記静電容量及び前記ＩＣの情報データに基づいて、前記ＩＣの電源ピンと前記ＩＣのグランドピンとの間のインピーダンスと前記インピーダンスの周波数との関係を計算する計算ステップと、
   前記ＩＣの情報データに基づいて、前記ＩＣの動作周波数における要求インピーダンスを計算する計算ステップと、
   前記ＩＣの動作周波数に対して、前記ＩＣの電源ピンと前記ＩＣのグランドピンとの間のインピーダンスと前記要求インピーダンスとを比較し、前記バイパスコンデンサの有効無効を判定する判定ステップとを含むことを特徴とするバイパスコンデンサのチェック方法。
2. 判定ステップは、
   前記ＩＣの動作周波数に対して、前記ＩＣの電源ピンと前記ＩＣのグランドピンとの間のインピーダンスが前記要求インピーダンス以下の場合をバイパスコンデンサ有効とし、前記インピーダンスが前記要求インピーダンスより大きい場合はバイパスコンデンサ無効と判定することを特徴とする請求項１記載のバイパスコンデンサのチェック方法。
3. さらに判定した結果を出力する出力ステップを含み、
   前記出力ステップは、
   前記プリント基板ＣＡＤ上での前記ＩＣの電源ピンや前記ＩＣのグランドピンを強調表示することを特徴とする請求項１または２に記載のバイパスコンデンサのチェック方法。
4. 出力ステップは、
   前記判定ステップによる前記バイパスコンデンサ無効の判定結果に基づいて、前記ＩＣの電源ピンと前記ＩＣのグランドピンとの間のインピーダンスが有効になる対策内容を表示することを特徴とする請求項３記載のバイパスコンデンサのチェック方法。

Images