KR20060116419A - 다층 기판 및 그 제조 방법 - Google Patents

다층 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20060116419A
KR20060116419A KR1020050038680A KR20050038680A KR20060116419A KR 20060116419 A KR20060116419 A KR 20060116419A KR 1020050038680 A KR1020050038680 A KR 1020050038680A KR 20050038680 A KR20050038680 A KR 20050038680A KR 20060116419 A KR20060116419 A KR 20060116419A
Authority
KR
South Korea
Prior art keywords
substrate
connector
holes
signal line
wiring pattern
Prior art date
Application number
KR1020050038680A
Other languages
English (en)
Other versions
KR100663265B1 (ko
Inventor
최돈철
이동환
윤희수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050038680A priority Critical patent/KR100663265B1/ko
Priority to US11/431,021 priority patent/US7557445B2/en
Publication of KR20060116419A publication Critical patent/KR20060116419A/ko
Application granted granted Critical
Publication of KR100663265B1 publication Critical patent/KR100663265B1/ko
Priority to US12/385,314 priority patent/US7937827B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S439/00—Electrical connectors
    • Y10S439/931—Conductive coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

소정의 배선 패턴이 형성된 제1 기판, 제1 기판에 결합하며, 소정의 간격을 두고 복수의 홀이 형성된 고리 구조를 가진 커넥터 및 커넥터를 게재하여 제1 기판과 결합하며, 커넥터에 형성된 복수의 홀을 이용하여 제1 기판에 형성된 배선 패턴과 전기적으로 연결되는 배선 패턴이 형성된 제2 기판을 포함하는 다층 기판이 제시된다. 본 발명에 따른 다층 기판 및 그 제조 방법은 고속 스위칭 소자에 의해 발생하는 EMI를 차폐할 수 있는 효과가 있다.
PCB, 다층 기판, 고속 스위칭 소자, EMI.

Description

다층 기판 및 그 제조 방법{Multilayer substrate and the manufacturing method thereof}
도 1은 본 발명의 바람직한 실시예에 따른 다층 기판의 단면도.
도 2는 본 발명의 바람직한 실시예에 따른 다층 기판의 사시도.
도 3은 본 발명의 바람직한 실시예에 따른 회로 패턴을 포함한 다층 기판의 단면도.
도 4는 본 발명의 바람직한 실시예에 따른 다층 기판의 분해도.
도 5는 본 발명의 바람직한 실시예에 따른 다층 기판의 커넥터 일부를 확대한 도면.
도 6은 본 발명의 바람직한 제1 실시예에 따른 다층 기판의 커넥터와 기판과의 연결을 도시한 도면.
도 7은 본 발명의 바람직한 제2 실시예에 따른 다층 기판의 커넥터와 기판과의 연결을 도시한 도면.
<도면의 주요 부분에 대한 부호의 설명>
105 : 고속 스위칭 소자
110 : 다층 PCB
120 : 커넥터 몸체
123 : 유전체
125 : 연결부
본 발명은 기판 및 그 제조 방법에 관한 것으로, 특히 다층 기판 및 그 제조 방법에 관한 것이다.
최근 들어 유비쿼터스 컴퓨팅과 디지털 컨버젼스 경향이 가속화되면서 반도체집적회로는 단일칩으로 시스템 기능을 수행할 수 있을 정도로 집적되고, 신호처리 속도는 고속화되며, 휴대환경에 적합하도록 저전력화되고 있다. 이와 같은 전자제품 사용환경에서 신호대잡음비를 낮추어 잡음여유도를 확보하기 위한 회로설계 기술의 중요성이 커지고 있다. 또한, 무선통신을 포함한 범용 전자기기는 정보 전송량 증가와 고속신호처리 요구에 따른 광대역화, 제품의 소형화 그리고 다기능 구현을 위해 부품 실장밀도가 높아지면서 신호무결성, 전력무결성, 전자파장애 및 전자파적합성 등의 전기적 특성이 크게 중요해지고 있다.
종래 기술에 따르면, 인쇄회로기판(Printed Circuit Board, 이하 'PCB'라고 한다)가 적층되는 경우 적층된 PCB간 전기적 신호는 특정한 부분에서 연결되었다. 즉, 모듈핀이 배열된 면에 인접하여 PCB 사이에 전기적 신호가 연결되었다. 이와 같이 국부적으로 신호를 연결하면 신호에 대한 귀환전류가 신호선 등과 인접한 핀, 전극 패턴 등에 의해 형성되어 고속 신호가 전달될 때 신호 무결성(signal integrity) 열화, 전자파 장애(Electro Magnetic Interference, 이하 'EMI'라고 한다) 등의 문제가 발생될 수 있다.
또한, 미국등록특허 제6362974호에서 제시된 '적층된 프로세서 구조물(stacked processor construction)'은 신호선 연결에 대한 구체적인 구현 방법은 없으며 단지 개략적인 배치와 연결을 개념적으로 제시하고 있으므로, 상술한 신호 무결성, EMI 등의 문제를 해결할 수 없는 문제가 있다.
본 발명은 고속 스위칭 소자에 의해 발생하는 EMI를 차폐할 수 있는 다층 기판 및 그 제조 방법을 제공한다.
또한, 본 발명은 귀환전류통로를 충분히 확보함으로써 신호 무결성 및 EMI 성능을 개선한 다층 기판 및 그 제조 방법을 제공한다.
또한, 본 발명은 기판 간 동축 케이블을 통해 신호 전류를 전달함으로써, 일정한 임피던스를 가지는 다층 기판 및 그 제조 방법을 제공한다.
본 발명의 일 측면에 따르면, 소정의 배선 패턴이 형성된 제1 기판, 제1 기 판에 결합하며, 소정의 간격을 두고 복수의 홀이 형성된 고리 구조를 가진 커넥터 및 커넥터를 게재하여 제1 기판과 결합하며, 커넥터에 형성된 복수의 홀을 이용하여 제1 기판에 형성된 배선 패턴과 전기적으로 연결되는 배선 패턴이 형성된 제2 기판을 포함하는 다층 기판을 제시할 수 있다.
여기서, 커넥터에 형성된 홀은 원형일 수 있고, 커넥터에 형성된 복수의 홀의 내벽은 도전성 물질로 도포될 수 있다.
또한, 본 발명에 따른 다층 기판은 커넥터에 형성된 홀의 내벽과 제1 기판에 형성된 신호선에 상응하는 배선을 전기적으로 연결하는 결합핀을 더 포함할 수 있다.
또한, 커넥터는 도전성 물질로 형성된 몸체, 복수의 홀의 내벽을 도포하는 유전체, 유전체를 도포하는 도전성 물질로 형성된 연결부를 포함할 수 있다.
여기서, 제1 기판의 신호선에 상응하는 배선과 상기 제2 기판의 신호선에 상응하는 배선은 연결부를 경유하여 전기적으로 연결될 수 있고, 커넥터의 몸체는 접지에 연결되고, 커넥터의 연결부는 신호선과 연결될 수 있다.
본 발명의 다른 측면에 따르면, 소정의 배선 패턴이 형성된 제1 기판, 제1 기판에 결합하며, 소정의 간격을 두고 복수의 홀이 형성되며 도전성 물질로 형성되고 고리 구조를 가진 몸체, 복수의 홀의 내벽을 도포하는 유전체 및 유전체를 도포하는 도전성 물질로 형성되며 단면이 'H'형상인 연결부를 포함하는 커넥터, 커넥터의 연결부에 형성된 홈에 일단이 수용되고, 타단은 제1 기판에 형성된 신호선에 상응하는 배선에 전기적으로 연결된 제1 결합핀, 커넥터를 게재하여 상기 제1 기판과 결합하며, 커넥터에 형성된 복수의 홀을 이용하여 제1 기판에 형성된 배선 패턴과 전기적으로 연결되는 배선 패턴이 형성된 제2 기판, 커넥터의 연결부에 형성된 홈에 일단이 수용되고, 타단은 제2 기판에 형성된 신호선에 상응하는 배선에 전기적으로 연결된 제2 결합핀을 포함하는 다층 기판을 제시할 수 있다.
여기서, 커넥터에 형성된 홀은 원형일 수 있고, 커넥터의 몸체는 접지에 연결될 수 있다.
본 발명의 또 다른 측면에 따르면, 소정의 배선 패턴이 형성된 제1 기판을 증착하는 단계, 제1 기판에 결합하며, 소정의 간격을 두고 복수의 홀이 형성된 고리 구조를 가진 커넥터를 증착하는 단계, 커넥터를 게재하여 상기 제1 기판과 결합하며, 커넥터에 형성된 복수의 홀을 이용하여 제1 기판에 형성된 배선 패턴과 전기적으로 연결되는 배선 패턴이 형성된 제2 기판을 증착하는 단계를 포함하는 다층 기판 제조 방법을 제시할 수 있다.
여기서, 커넥터에 형성된 홀은 원형일 수 있고, 커넥터에 형성된 복수의 홀의 내벽은 도전성 물질로 도포될 수 있다.
또한, 본 발명에 따른 다층 기판 제조 방법은 커넥터에 형성된 홀의 내벽과 제1 기판에 형성된 신호선에 상응하는 배선을 전기적으로 연결하는 결합핀을 증착하는 단계를 더 포함할 수 있다.
여기서, 커넥터는 도전성 물질로 형성된 몸체, 복수의 홀의 내벽을 도포하는 유전체, 유전체를 도포하는 도전성 물질로 형성된 연결부를 포함할 수 있다.
또한, 제1 기판의 신호선에 상응하는 배선과 제2 기판의 신호선에 상응하는 배선은 연결부를 경유하여 전기적으로 연결될 수 있다.
또한, 커넥터의 몸체는 접지에 연결되고, 커넥터의 연결부는 신호선과 연결될 수 있다.
이하, 본 발명에 따른 다층 기판 및 그 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 실시예에 따른 단면 PCB, 양면 PCB 및 다층 PCB가 적층된 다층 기판의 단면도이며, 도 2는 도 1에 도시된 다층 기판의 사시도이다. 도 1과 2를 참조하면, 고속 스위칭 소자(105, 135), 다층 PCB(110, 170), 커넥터 몸체(120, 140, 160, 180), 유전체(123), 연결부(125), 단면 PCB(130) 및 양면 PCB(150, 190)가 도시되어 있으며, 도 2에는 도 1의 단면도가 형성되는 절단선 (k)-(k')이 도시되어 있다.
고속 스위칭 소자(105, 135)는 스위칭용 다이오드, 절연 게이트형 양극형 트랜지스터(IGBT : Insulated Gate Bipolar Transistor), 전계 효과 트랜지스터(FET : field-effect transistor) 등으로서, 고속으로 스위칭함으로써 ON-OFF 제어되는 스위칭 전압 파형의 왜곡을 막는 등 다양한 기능을 수행하는 소자이다. 여기서 빠른 속도의 펄스가 스위칭소자를 동작시킬 때 EMI와 RFI(Radio Frequency Interference)가 발생한다.
단면 PCB(130)는 절연기판의 일면에만 배선을 형성한 PCB(single side PCB)이며, 양면 PCB(150, 190)는 절연기판의 양면에 배선을 형성한 PCB(double side PCB)이고, 다층 PCB(110, 170)는 다층으로 배선을 형성한 PCB(multi layer board PCB)이다. 여기서 이러한 여러 종류의 PCB, 마이크로파용 기판(LTCC) 및 다층 세라믹 기판(MLC)을 평행하게 적층한 기판을 다층 기판이라 칭한다. 이하에서는 PCB가 적층되는 방법을 중심으로 설명한다.
커넥터(120, 123, 125, 140, 160, 180)는 커넥터 몸체(120, 140, 160, 180), 유전체(123), 연결부(125)를 포함한다. 커넥터(120, 123, 125, 140, 160, 180)는 고리 구조를 가지며 고리는 결합하는 기판의 형상에 상응하여 정해지며 사각형일 수 있다. 또한, 커넥터(120, 123, 125, 140, 160, 180)는 하부 기판에 실장된 고속 스위칭 소자(105, 135)가 상부 기판에 접촉되지 않을 정도의 높이를 가지며, 각각의 기판을 지지하는 역할을 수행한다. 커넥터(120, 123, 125, 140, 160, 180)가 고속 스위칭 소자(105, 135)에 의해 발생하는 EMI를 차폐할 수 있다. 즉, 전자기 차폐(electromagnetic shielding)는 소정의 공간을 전기적 도체로 둘러싸고 내부의 전기기기 등에 외부로부터 전자기장의 영향이 미치지 않도록 하거나, 역으로 내부에서 발생한 전자기장의 영향이 외부에 미치지 않도록 하는 현상이다. 따라서 커넥터(120, 123, 125, 140, 160, 180)는 기판에 실장된 고속 스위칭 소자(105, 135)에 의해 발생한 내부 전자기장을 차폐하거나 외부 전자기장을 차폐하는 역할을 할 수 있다.
커넥터 몸체(120, 140, 160, 180)는 고속 스위칭 소자(105, 135)를 둘러 싸고 있으며, 도전성 물질로 형성될 수 있으며, 이 경우 접지와 연결된다. 또한, 유전체(123)는 커넥터에 형성된 홀의 내벽에 도포되어 있으며, 연결부(125)는 도전성 물질로 형성되며 유전체(123) 상에 도포되어 있다. 여기서 커넥터에 형성된 홀은 소정의 간격을 두고 형성되며, 그 형상은 사각형, 원형 등 다양한 형상일 수 있다. 홀의 간격은 상부 및 하부 기판의 배선 패턴에 상응하여 그 간격 및 개수가 정해질 수 있다. 홀의 형상이 원형인 경우 유전체(123)와 연결부(125)에 의해 동축 케이블과 같은 구조가 형성된다. 홀에 의해 동축 케이블이 형성되면, 임피던스 일정하게 형성되고, 기판간 신호선을 전기적으로 연결하는 결합핀이 잘 맞물릴 수 있다. 또한, 커넥터 몸체(120, 140, 160, 180)가 도전성 물질이 아닌 경우 각각의 홀에 형성된 도전성 물질인 연결부(125)가 부분적으로 전자기를 차폐하는 역할을 수행할 수 있다.
여기서 연결부(125)는 상부 및 하부 기판의 배선의 신호선과 연결될 수 있는 구조이면 다양한 실시예로 구현될 수 있다. 예를 들면, 연결부(125)가 유전체(123) 상에 도포되어 커넥터에 형성된 각각의 홀에 채워져서 기판의 배선과 직접 전기적으로 연결될 수 있다. 또한, 다른 실시예에 의하면, 연결부(125)가 유전체(123) 상에 도포되고 홀의 중간 영역에만 형성되어 연결부(125)에 의해 형성된 공간에 상응하는 형상을 가진 결합핀을 이용하여 기판의 배선과 전기적으로 연결될 수도 있다.
도 3은 본 발명의 바람직한 실시예에 따른 신호선과 접지선을 포함하는 회로 패턴이 형성된 다층 기판의 단면도이다. 도 3을 참조하면, 커넥터 몸체(120), 유전체(123), 연결부(125), 고속 스위칭 소자(127, 310) 및 신호선(129)이 도시되어 있다.
커넥터(120, 123, 125)의 상부와 하부에는 단면 다층 PCB가 증착되어 있으며, 단면 다층 PCB에는 신호선(129)과 접지선을 포함하는 배선 패턴이 형성되어 있다. 여기서 상부 기판과 하부 기판의 신호선(129)은 커넥터의 연결부(125)를 이용하여 서로 전기적으로 연결되며, 커넥터 몸체(120)는 접지선과 전기적으로 연결되어 기판에 실장된 고속 스위칭 소자(127)에 의해 발생한 내부 전자기장을 차폐하거나 외부에 실장된 고속 스위칭 소자(310)에 의해 발생하는 외부 전자기장을 차폐하는 역할을 할 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 커넥터를 포함하는 다층 기판의 분해 사시도이며, 도 5는 도 4의 영역 A에 의해 표시된 커넥터 일부를 확대한 도면이다.
도 4를 참조하면, 다층 PCB(110, 170), 커넥터 몸체(120, 140, 160, 180), 단면 PCB(130), 고속 스위칭 소자(135), 양면 PCB(150, 190) 및 결합핀(410)이 도시되어 있다. 다층 PCB(110, 170), 단면 PCB(130), 양면 PCB(150, 190)는 개별적으로 제조되며, 이러한 PCB들은 각각 커넥터를 게재하여 결합한다. 결합되는 PCB 및 커넥터의 수는 구현되는 시스템의 크기 및 성능에 따라 결정된다.
결합핀(410)은 각각의 다층 PCB(110, 170), 단면 PCB(130) 및 양면 PCB(150, 190)와 커넥터의 연결부를 전기적으로 연결하는 역할을 한다. 결합핀(410)은 양단에 돌출부를 구비하여 PCB에 형성된 홀과 커넥터에 형성된 홀에 각각 삽입된다. 따라서 결합핀(410)은 커넥터의 홀에 형성된 연결부와 전기적으로 연결되며 각각의 PCB에 형성된 신호선을 전기적으로 연결하는 역할을 한다.
이상에서 다층 기판 및 그 제조 방법을 일반적으로 도시한 단면도 및 분해 사시도를 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 다층 기판 및 그 제조 방법을 구체적인 실시예를 기준으로 설명하기로 한다. 본 발명에 따른 실시예는 크게 2가지로 구분되는데, 첫째, 커넥터의 일면에서 결합핀을 이용하여 기판과 연결되는 방법, 둘째, 커넥터의 양면에서 결합핀을 이용하여 기판과 연결되는 방법으로 나뉜다. 이하에서 차례대로 설명한다.
도 6은 본 발명의 바람직한 제1 실시예에 따른 결합핀을 이용하여 커넥터의 일면에서 기판과의 연결을 도시한 도면이다. 도 6을 참조하면, 커넥터 몸체(610), 유전체(613), 연결부(615), 결합핀(620), 결합핀 고정부(625), PCB(630)가 도시되어 있다.
결합핀(620)은 도전성 물질로 형성되며, 일단에서 커넥터의 연결부(615)에 의해 형성된 공간에 상응하는 형상의 돌출부, 타단에서 PCB(630)에 형성된 홈에 상응하는 형상의 돌출부를 가진다. 여기서 PCB(630)에 형성된 홈은 비아홀이 될 수 있다. 따라서 결합핀(620)이 돌출부를 이용하여 커넥터의 연결부(615)와 PCB(630)에 결합하는 경우 PCB(630)에 형성된 신호선은 결합핀(620)에 의해 커넥터의 연결부(615)에 전기적으로 연결된다.
결합핀 고정부(625)는 결합핀(620)을 PCB(630)에 고정하는 역할을 한다. 결합핀 고정부(625)는 납으로 형성될 수 있으며, 이 경우에는 리플로우 솔더링(reflow soldering) 과정에서 결합핀 고정부(625)가 녹아서 결합핀(620)이 PCB(630)에 고정될 수 있다.
여기서, 커넥터의 상부에서는 커넥터의 연결부(615)가 상면까지 연장되어 형성되므로 커넥터의 연결부(615)는 커넥터의 상부에 증착되는 다른 PCB에 형성된 신호 배선에 직접적으로 연결될 수도 있다.
도 7은 본 발명의 바람직한 제2 실시예에 따른 다층 기판의 커넥터와 기판과의 연결을 도시한 도면이다. 도 7을 참조하면, 커넥터 몸체(710), 유전체(713), 연결부(715), 결합핀(720, 740), 결합핀 고정부(725, 745), 제1 PCB(750) 및 제2 PCB(730)가 도시되어 있다. 결합핀(720, 740) 및 결합핀 고정부(725, 745)은 상술한 제1 실시예와 같으며, 이하에서는 제1 실시예와의 차이점을 위주로 설명한다.
제1 PCB(750)와 제2 PCB(730)는 커넥터를 게재하여 결합한다. 여기서 연결부(715)는 각각의 제1 PCB(750)와 제2 PCB(730)에 결합하는 결합핀(740, 720)을 수용할 수 있도록 결합핀(740, 720)의 돌출부에 상응하는 홈이 양면에 형성된다. 제1 PCB(750)와 제2 PCB(730)에 형성된 신호 배선은 결합핀(740, 720)을 이용하여 서로 전기적으로 연결될 수 있다.
여기서, 연결부(715)의 단면은 'H'형상으로 형성되어 있으므로 상부 홈과 하부 홈에 별개의 결합핀(740, 720)이 삽입되어 있으나, 연결부(715)가 없거나 관통되어 있으면 하나의 결합핀을 이용하여 제1 PCB(750)와 제2 PCB(730)에 형성된 신호 배선이 서로 전기적으로 연결될 수도 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 다층 기판 및 그 제조 방법은 고속 스위칭 소자에 의해 발생하는 EMI를 차폐할 수 있는 효과가 있다.
또한, 본 발명에 따른 다층 기판 및 그 제조 방법은 귀환전류통로를 충분히 확보함으로써 신호 무결성 및 EMI 성능을 개선할 수 있는 효과가 있다.
또한, 본 발명에 따른 다층 기판 및 그 제조 방법은 기판 간 동축 케이블을 통해 신호 전류를 전달함으로써, 일정한 임피던스를 가질 수 있는 효과가 있다.

Claims (17)

  1. 소정의 배선 패턴이 형성된 제1 기판;
    상기 제1 기판에 결합하며, 소정의 간격을 두고 복수의 홀이 형성된 고리 구조를 가진 커넥터; 및
    상기 커넥터를 게재하여 상기 제1 기판과 결합하며, 상기 커넥터에 형성된 복수의 홀을 이용하여 상기 제1 기판에 형성된 배선 패턴과 전기적으로 연결되는 배선 패턴이 형성된 제2 기판을 포함하는 다층 기판.
  2. 제1항에 있어서,
    상기 커넥터에 형성된 홀은 원형인 다층 기판.
  3. 제1항에 있어서,
    상기 커넥터에 형성된 복수의 홀의 내벽은 도전성 물질로 도포된 다층 기판.
  4. 제3항에 있어서,
    상기 커넥터에 형성된 홀의 내벽과 상기 제1 기판에 형성된 신호선에 상응하는 배선을 전기적으로 연결하는 결합핀을 더 포함하는 다층 기판.
  5. 제1항에 있어서,
    상기 커넥터는
    도전성 물질로 형성된 몸체;
    상기 복수의 홀의 내벽을 도포하는 유전체; 및
    상기 유전체를 도포하는 도전성 물질로 형성된 연결부를 포함하는 다층기판.
  6. 제5항에 있어서,
    상기 제1 기판의 신호선에 상응하는 배선과 상기 제2 기판의 신호선에 상응하는 배선은 상기 연결부를 경유하여 전기적으로 연결되는 다층 기판.
  7. 제5항에 있어서,
    상기 커넥터의 몸체는 접지에 연결되고, 상기 커넥터의 연결부는 신호선과 연결되는 다층 기판.
  8. 소정의 배선 패턴이 형성된 제1 기판;
    상기 제1 기판에 결합하며, 소정의 간격을 두고 복수의 홀이 형성되며 도전성 물질로 형성되고 고리 구조를 가진 몸체, 상기 복수의 홀의 내벽을 도포하는 유전체 및 상기 유전체를 도포하는 도전성 물질로 형성되며 단면이 'H'형상인 연결부를 포함하는 커넥터;
    상기 커넥터의 연결부에 형성된 홈에 일단이 수용되고, 타단은 상기 제1 기판에 형성된 신호선에 상응하는 배선에 전기적으로 연결된 제1 결합핀;
    상기 커넥터를 게재하여 상기 제1 기판과 결합하며, 상기 커넥터에 형성된 복수의 홀을 이용하여 상기 제1 기판에 형성된 배선 패턴과 전기적으로 연결되는 배선 패턴이 형성된 제2 기판; 및
    상기 커넥터의 연결부에 형성된 홈에 일단이 수용되고, 타단은 상기 제2 기판에 형성된 신호선에 상응하는 배선에 전기적으로 연결된 제2 결합핀을 포함하는 다층 기판.
  9. 제8항에 있어서,
    상기 커넥터에 형성된 홀은 원형인 다층 기판.
  10. 제8항에 있어서,
    상기 커넥터의 몸체는 접지에 연결되는 다층 기판.
  11. 소정의 배선 패턴이 형성된 제1 기판을 증착하는 단계;
    상기 제1 기판에 결합하며, 소정의 간격을 두고 복수의 홀이 형성된 고리 구조를 가진 커넥터를 증착하는 단계; 및
    상기 커넥터를 게재하여 상기 제1 기판과 결합하며, 상기 커넥터에 형성된 복수의 홀을 이용하여 상기 제1 기판에 형성된 배선 패턴과 전기적으로 연결되는 배선 패턴이 형성된 제2 기판을 증착하는 단계를 포함하는 다층 기판 제조 방법.
  12. 제11항에 있어서,
    상기 커넥터에 형성된 홀은 원형인 다층 기판 제조 방법.
  13. 제11항에 있어서,
    상기 커넥터에 형성된 복수의 홀의 내벽은 도전성 물질로 도포된 다층 기판 제조 방법.
  14. 제13항에 있어서,
    상기 커넥터에 형성된 홀의 내벽과 상기 제1 기판에 형성된 신호선에 상응하는 배선을 전기적으로 연결하는 결합핀을 증착하는 단계를 더 포함하는 다층 기판 제조 방법.
  15. 제11항에 있어서,
    상기 커넥터는
    도전성 물질로 형성된 몸체;
    상기 복수의 홀의 내벽을 도포하는 유전체; 및
    상기 유전체를 도포하는 도전성 물질로 형성된 연결부를 포함하는 다층기판 제조 방법.
  16. 제15항에 있어서,
    상기 제1 기판의 신호선에 상응하는 배선과 상기 제2 기판의 신호선에 상응하는 배선은 상기 연결부를 경유하여 전기적으로 연결되는 다층 기판 제조 방법.
  17. 제15항에 있어서,
    상기 커넥터의 몸체는 접지에 연결되고, 상기 커넥터의 연결부는 신호선과 연결되는 다층 기판 제조 방법.
KR1020050038680A 2005-05-10 2005-05-10 다층 기판 및 그 제조 방법 KR100663265B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050038680A KR100663265B1 (ko) 2005-05-10 2005-05-10 다층 기판 및 그 제조 방법
US11/431,021 US7557445B2 (en) 2005-05-10 2006-05-10 Multilayer substrate and the manufacturing method thereof
US12/385,314 US7937827B2 (en) 2005-05-10 2009-04-03 Multilayer substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050038680A KR100663265B1 (ko) 2005-05-10 2005-05-10 다층 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060116419A true KR20060116419A (ko) 2006-11-15
KR100663265B1 KR100663265B1 (ko) 2007-01-02

Family

ID=37418353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050038680A KR100663265B1 (ko) 2005-05-10 2005-05-10 다층 기판 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7557445B2 (ko)
KR (1) KR100663265B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117803A (ko) 2015-03-31 2016-10-11 린나이코리아 주식회사 전자 기판장치 및 그 제조 방법
CN109769345A (zh) * 2019-02-20 2019-05-17 信利光电股份有限公司 一种高密度pcb叠板
WO2022060654A1 (en) * 2020-09-15 2022-03-24 Jabil Inc. Method and apparatus for stacking printed circuit board assemblies with single reflow

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023738B2 (ja) * 2007-02-28 2012-09-12 富士通株式会社 プリント配線板の製造方法
WO2008117213A2 (en) * 2007-03-23 2008-10-02 Koninklijke Philips Electronics N.V. An assembly of at least two printed circuit boards and a method of assembling at least two printed circuit boards
JP2009174910A (ja) * 2008-01-22 2009-08-06 Olympus Corp 積層実装構造体
US9385077B2 (en) 2014-07-11 2016-07-05 Qualcomm Incorporated Integrated device comprising coaxial interconnect
US9536824B2 (en) 2014-11-06 2017-01-03 Origin Gps Ltd. Dual sided circuit for surface mounting
CN104538311B (zh) * 2014-12-05 2017-06-09 中国航天科技集团公司第九研究院第七七一研究所 一种ltcc基板3d叠层结构
US9991655B2 (en) * 2016-06-29 2018-06-05 Hamilton Sundstrand Corporation Contactor in power distribution assembly
CN110099509A (zh) * 2019-04-08 2019-08-06 Oppo广东移动通信有限公司 电路板及电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US5174763A (en) * 1990-06-11 1992-12-29 Itt Corporation Contact assembly
US5411400A (en) * 1992-09-28 1995-05-02 Motorola, Inc. Interconnect system for a semiconductor chip and a substrate
KR0124209Y1 (ko) * 1994-07-07 1999-05-01 정장호 다층적층 기판
KR0135191Y1 (ko) * 1995-12-29 1999-04-15 김광호 고밀도 인쇄회로 기판
US5815374A (en) * 1996-09-30 1998-09-29 International Business Machines Corporation Method and apparatus for redirecting certain input/output connections of integrated circuit chip configurations
US6586836B1 (en) * 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
KR100335224B1 (ko) * 2000-06-03 2002-05-13 주식회사 에스알테크 Ｍｄｆ용 다층기판 및 그 제조방법
JP2002111155A (ja) 2000-09-27 2002-04-12 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2003007962A (ja) * 2001-06-19 2003-01-10 Toshiba Corp 半導体積層モジュール
WO2003081969A1 (en) * 2002-03-20 2003-10-02 Andrew Corporation Interconnection pin/socket components for electrically connecting two circuit boards and method for mounting said components in a circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117803A (ko) 2015-03-31 2016-10-11 린나이코리아 주식회사 전자 기판장치 및 그 제조 방법
CN109769345A (zh) * 2019-02-20 2019-05-17 信利光电股份有限公司 一种高密度pcb叠板
WO2022060654A1 (en) * 2020-09-15 2022-03-24 Jabil Inc. Method and apparatus for stacking printed circuit board assemblies with single reflow

Also Published As

Publication number Publication date
KR100663265B1 (ko) 2007-01-02
US20090197369A1 (en) 2009-08-06
US7557445B2 (en) 2009-07-07
US20060255456A1 (en) 2006-11-16
US7937827B2 (en) 2011-05-10

Similar Documents

Publication Publication Date Title
KR100663265B1 (ko) 다층 기판 및 그 제조 방법
US7649499B2 (en) High-frequency module
JP6267153B2 (ja) 多層回路部材とそのためのアセンブリ
KR100511814B1 (ko) 혼합 신호 인쇄 배선 보드 상의 단일 조립체를 위한저비용, 대용량의 ｒｆ 혼성 패키지
US6609914B2 (en) High speed and density circular connector for board-to-board interconnection systems
US7271348B1 (en) Providing decoupling capacitors in a circuit board
US6949992B2 (en) System and method of providing highly isolated radio frequency interconnections
KR100726458B1 (ko) 기판조립체
EP1463387B1 (en) Multilayer printed circuit board with reduced signal losses at via holes
KR100666224B1 (ko) 개구를 가지는 리지드 플렉시블 인쇄회로기판
JP6973667B2 (ja) 回路基板及び電子機器
JP2002117726A (ja) フレキシブルケーブル
KR20050109594A (ko) 전력 전달 장치, 시스템 및 방법
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
JP2003264405A (ja) 高周波伝送線路およびそれを用いた電子部品並びに電子装置
US6984132B1 (en) Electrical connector semiconductor package with fly-over signal paths
CN211702518U (zh) 电路板结构
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
EP4312471A1 (en) Component carrier with signal conductive element and shielding conductive structure
US20220077556A1 (en) Transmission line and electronic device
TWI812525B (zh) 一種電路板封裝結構、電路板元件以及電子設備
WO2024022699A1 (en) Component carrier with signal conductive element and shielding conductive structure
JP2001210432A (ja) マイクロストリップコネクタ
JP2016167529A (ja) 高周波パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee