TWI238688B - Multi-layered printed circuit board - Google Patents
Multi-layered printed circuit board Download PDFInfo
- Publication number
- TWI238688B TWI238688B TW089116094A TW89116094A TWI238688B TW I238688 B TWI238688 B TW I238688B TW 089116094 A TW089116094 A TW 089116094A TW 89116094 A TW89116094 A TW 89116094A TW I238688 B TWI238688 B TW I238688B
- Authority
- TW
- Taiwan
- Prior art keywords
- power supply
- layer
- printed circuit
- power
- circuit board
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0248—Skew reduction or using delay lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
1238688 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(f ) [發明所屬技術領域] 本發明係關於搭載多數之高速,高頻的電路元件時,可 減少依據電源電流的電磁感應妨礙的多層印刷電路基 板。 [先.前技術] 如 I C ( I ntergrated Circuit)或 LSI (Large Scale I n t e g r a t e d C i r c u i t )等,搭載有高速,高頻電路元件的 多層印刷電路基板,因會發生電磁雜波,搭載於其印刷電 路基板的電子機器本身或其他電子機器,給予 EMI(Electro Magnetic Interferece:電子干擾),有產生 誤動作的缺失,爲眾所知。 在EMI中,尤其是佔大份量者是,被稱爲共態雜波,爲起 因由大地面或接地面作基準電位所產生高頻源的電磁雜 波。然而,/共態雜波,所推算的發生係原因涵蓋多方面,同 時各個的發生機構複雜,因此在靠近發生源的地方無有效 的對策方法。因此,以往,僅採取對共能雜波爲噪音主傳 輸路徑或作成放射天線的電纜之防止洩漏或防止放射的 對策。 相對地,依最近的硏究結果所明白,在高速數位電路的 共態雜波之最大的發生原因,爲在於對搭載在印刷電路基 板的高速,高頻之電路元件的電源電流。並依據此事實所 發明者,例如,依專利第2 7 3 447號被登錄的技術,或依特 願平9 - 2 5 3 5 1 9號申請的技術。 ‘這些技術係搭載於印刷電路基板,將對於高速,高頻電 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------訂-------- (請先閱讀背面之注意事項再填寫本頁) · 1238688 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明(1) 路元件的直流電源供給,依線路中途在高頻時插入圼高阻 抗的電感元件之電源配線來進行,或由以磁性體包圍線路 的周圍,係提高特性阻抗的電源供給線路來進行,同時藉 由電路元件的電源,在接地間連接電容器,一面圓滑地進 行搭載於印刷電路基板的電路元件的高速,高頻動作,一 面伴隨其動作產生的高頻電源電流,防止擴散於印刷基板 全體。 由於將如此的技術適用於高性能電腦,大幅度地抑制電 磁放射位準,同時加K確認了提高對於來自外部的電氣性 的或電磁性的干擾(抗擾性:immiinity)的研究論文,例如, 「磁性體內藏退耦強化多層印刷電路基板」(電氣學會磁 學研究會:1997-12),或「Novel decoupling circuit enabling notable electromagnefic noise suppression and high-density packing in a digital printed circuit b o a r d j (IEEE International symposium on Electromagnetic compatibility -1999-8,Denver)^ IS 表0 在上述的先前技術,採用在高頻領域提高印刷電路基板 的直流電源供給線路之阻抗的線路構造(M下稱「退耦電 感器」),同時為了將随著電路元件的高速,高頻的動作產 生的高頻電源電流有效地分流,採用了電容器(K下稱「旁 路電容器」)。 以下Μ作為EMI抑制效果顧著的被知嘵之先前技術,說 明專利第2 7 3 4 4 7號例: _4_ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) *------------訂----------線秦 (請先閱讀背面之注意事項再填寫本頁) 1238688 A7 B7 五、發明說明(4 ) 第5圖,在先前技術的印刷電路基板的剖面圖,第6圖 表示在先前技術.之印刷電路基板的電源層平視圖,第7圖 表示適用先前技術的電源電路之等價電路(退耦電路)圖, 第 8圖說明適用先前技術的印刷電路基板的高頻電源電 流之擴散抑制效果圖。 先前技術的印刷電路基板,係如第5圖剖面圖所示,由 電源層1 0 1 ;接地層1 〇 2 ;信號層1 0 3磁性絕緣層1 0 4 ;介 電體絕緣層1 0 5所構成,從上朝下方向依序形成有,信號 層1 0 3 ;介電體絕緣層1 0 5 ;接地層1 02 ;磁性絕緣層1 04 ; 電源層101 ;磁性絕緣層104;接地層102;介電體絕緣層 1 0 5 ;和信號層1 0 3。 在此,磁性絕緣層I 〇 4係由混合磁性體的絕緣體所成, 介電質絕緣層1 0 5,係僅由具介電特性的絕緣材所成。 又,在先前技術之印刷電路基板的電源層1 0 1,如第6圖 的平視圖所示,配置幹配線1 〇 6,和從幹配線1 0 6分岐的 枝配線1 0 7,在枝配線1 0 7的前端藉由偏置孔(未圖示), 連接於安裝在印刷電路基板零件面(例如信號層1 03的表 面)之IC/LSI 108,同時在枝配線107和IC/LS II 08的連 接部,連接安裝於印刷電路基板之零件面(例如信號層1 0 3 的表面)的退耦電容器109。 並於先前技術的印刷電路基板,對於各I C / LS I的電源 電路的等價電路,如第7圖所示,對於I C / LS I 1 1 0藉電源 配線I 1 2連接電源1 1 1,將I C / LS Π 1 0和電源1 I 1的回路 連接於接地層1 1 3。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------r — i — (請先閱讀背面之注意事項再填寫本頁) 訂----- 經濟部智慧財產局員工消費合作社印製 1238688 經濟部智慧財產局員工消費合作社印製 A7 _ B7___ 五、發明說明(4 ) 此時,在電源層的上下配置有磁性絕緣層丨〇 4 ,故形成於 電源層的電源配線之阻抗變高,如第7圖所示,與插入退 耦電感器(L)114者成爲等價。由此由電感器丨丨4,和由退耦 電容器的容量(C ) 1 1 5 ,形成低通濾波器,因此隨著 I C /、LS Π 1 0的動作抑制流動於電源供給線的高頻電流。 再者,在電源配線1 1 2 ,使用由曲折部1 1 〇等所成的阻抗 附加電路,亦可作成增大退耦電感器的構成。 在此先前技術,從上述各圖即可知曉,隨著I C或LS I的 動作,將流入電源層的高頻電源電流,以插入配線構造的 電感器來阻止,同時以配置在1C或LSI近旁的旁路電容 器所分流。 在第5圖〜第7圖所示適用先前技術的印刷電路基板之 高頻電源電流的擴散效果,表示於第8圖。在第8圖,將 基板近旁的磁場分佈,以越濃的顏色來表示越強地磁場。 第8 a圖所示的先前例,因電源層爲由全面平板所成的 基板,因此高頻電源電流擴散於基板全面,同時在一部份 以特別的顏色表示層雜波發生源的電子機器,但第 8 ( b ) 圖所示的專利第2 7 3 447號時,由於將電源層加以配線化, 高頻電源電流的擴散就減少,表示了自電子機器的共模放 射亦被抑制。 此係認爲由於將電源層作配線化減少了自I C或LS I的 高頻電源電流的擴散,和由與電源配線鄰接的接地層形成 條狀線路,減少電源層(線)和信號線的電磁耦合,減少了 共模電流所致。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) .------------^------- (請先閱讀背面之注意事項再填寫本頁) · 1238688 A7 B7 五、發明說明(r) [發明欲解決之課題] 然而,前述專利第2 7 3 4 4 7號的技術,從先前的退耦技術 觀點看來雖完全正確者,但從實用上的面來看,擁有許多 課題。 第1課題係如何了解隨著高速,高頻的動作發生的高頻 電源電流。如果不知道這種事情,即不能設計退耦電感器 或旁路電容器。本來電路設計,係在電路電壓,電流及阻 抗中,將任何之兩個設定爲適當値的作業,但特別是在數 位電路時,作爲輸出入信號,僅使用”1”和”0”兩個狀態,因 此電路設計,僅著限於電壓來進行,在設計上予以考慮電 流及阻抗幾乎未被施行。因此,事實上,從成爲世界性標 準者至客戶規範者,幾乎對於所有的半導體1C及LSI,並 未進行有關阻抗和電流的揭示,在最近的將來,也不能期 待對於所有此等進行揭示。 於此,不僅是半導體廠商,於使用者也創作可量測高頻 電源電流的方法,同時雖朝世界標準化的動向在進展,但 動作條件的設定和量測環境的設定比較困難,因此,在設 計線上有效率地進行量測不容易。因而,必需當前、估計 其程度的設計誤差後改變爲高頻電源電流的資料,並從可 取得的特性資料變成需要推斷電源電流。 第2課題,基本上,需要以每一各個半導體1C或LSI,設 計退耦電感器和旁路電容器的參數。爲了半導體1C或LSI 的高速,高頻的動作,需要隨著該所發生的高頻電源電流, 有效率地分流於旁路電容器的電路。此電路,係因應於半 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) —i— (請先閱讀背面之注意事項再填寫本頁) 訂-------- 經濟部智慧財產局員工消費合作社印製 I238688 A7 〜-------_B7 五、發明說明(心) 導體I C或LS I的型式或使用條件的變化應個別地設計, 是電路設計上的基本也是當然的事情,但如前述,在數位 電路,由於以往幾乎未進行這種設計,因此在短期間內增 大設計人員的負擔,而由於增加這種負擔,延長了設計期 間,、同時認爲也增加了設計錯誤。亦即,如欲將退耦設計 適用於製品設計,需要設計工具的改良,或實施設計人員 之再教育等充份地準備期間。 第9圖,表示LSI的高頻電源電流特性的一例者。如欲 解決上述第1及第2課題,需要對於搭載在基板上的所有 I C和L S I,以如第9圖所示量測高頻電源電流特性,求出屬 於其一周期波形的積分値之電荷量Q,酌量各個1C、LSI 的容許電壓變動,需要求出必要的旁路電容器的容量。再 者,組旁路電容器與退耦電感器之電感比,求出所要的電感 値,以便置換爲配線圖案長,用來進行電源的配線設計。 第3課題,可說爲比半導體IC,LSI的高速,高頻化,退耦 電感器和旁路電容器的材料技術或製造技術較落後。例 如,最近用於個人電腦的CPU(Central Processing Unit)的 開關頻率,上升至5 0 0MM2L左右,欲進行這種高速開關時, 對於構成CPU的半導體1C或LSI的電源電流,變成包括 ----------*— — (請先閱讀背面之注意事項再填寫本頁) 訂--------- ¢. 經濟部智慧財產局員工消費合作社印製 SI振電. L·諧爲 或器作 C 容則 I 8 電率 體的員 導量的。 半容上作 ANN 1¾ ί I 以勖 對靜直來 術 β 此器 技右在感8-造^下’電_ 。製々以爲 波器1 Ζ作 諧容 ο Η 成 次電有 Μ 變 高的具十用 的在 要數作 上現需於ΐ 以,¾所留產 HZ而源i不 G然電率器 數 的頻容 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1238688 A7
五、發明說明(了) 欲使今後的數位電路可高速化,也許提高旁路電容器的 局頻特性變成需要,但在最近的將來,諧振頻率達至H G z 階位的大容量小型電容器5在市場能取得的可能性少。對 於退耦電感器,若未予進展構造和材料面的硏究開發,即在 最近的將來,能在市場取得具有6 Hz台的諧振頻率,具有 數百ΠΗ左右之電感,同時電流容量可達到數A的電感器 的可能性少。 對於電源電路,儘管有這樣各種的課題,但需要進行數位 電路的高速化。因此,目前至少需要認爲比較容易實用化 的替代策。 本發明有鑑於上述事情所實施者,係提供儘管未揭示有 隨著電路的高速,高頻的動作發生的高頻電源電流的値,又, 退耦電感器或旁路電容器的高頻性能不充份時亦可予採 用,不必大大地依賴於半導體I C或L S I的型式或使用條 件,以可使半導體1C或LSI電源的高速,高頻動作,具備直 流電源供給線路構造的多層印刷電路基板爲第1目的。 又,本發明的第2目的在於提供依據半導體1C或LSI 的高頻電源電流,以可抑制產生共態雜波,具有直流電源供 給線路構造的多層印刷電路基板。 r— ---------訂--------了線赢 (請先閱讀背面之注意事項再填寫本頁) - . 經濟部智慧財產局員工消費合作社印製 段 手 之 題 SN 決 第 圍 範 利 專 請 串 題 課 述 上 決 解 爲 電 置 項配 1源 多 於 係 明 發 之 層 地 接 層 設疊 在層 爲材 徵緣 特絕 其1 反第i自 路J» 電別 刷分’ 印側 層兩 下的 上下 層上 源些 電這 的在 線再 BU 號 信 層 疊 的 線 置 配 信 設 層 · / 9 材· 緣 絕 2 第 由 藉 側 兩 或 側 車 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1238688 經濟部智慧財產局員工消費合作社印製 A7 __B7 _ 五、發明說明(方) 層所成。 又,申請專利範圍第2項之發明,係有關申請專利範圍第 1項之多層印刷電路基板,其特徵爲上述第1絕緣材層,由 薄絕緣材所成。 又,申請專利範圍第3項之發明,係有關申請專利範圍第 1項之多層印刷電路基板其特徵爲上述第1絕緣材層,由 高介電常數薄膜所成。 又,申請專利範圍第4項之發明,係有關申請專利範圍第 1項之多層印刷電路基板,其特徵爲上述接地層由通孔及 偏置孔以外不包括剪下或獨立的配線之全面平板導體層 所成。 又,申請專利範圍第5項之發明,係有關申請專利範圍第 1項之多層印刷電路基板,其特徵爲上述電源配線,具有依 電路電流的電壓下降形成規定値以下的線路寬度,和該電 源配線的特性阻抗形成規定値以下的線路寬度中,任何寬 廣方之線路寬度。 又,申請專利範圍第6項之發明,係關於申請專利範圍第 5項之多層印刷由路基板,其特徵爲上述電源配線,由設在 上述電源層內的直流電源接收端子和裝設於各電路元件 間的獨立線路構造所成,對於該電路元件包括在電源電流 的高頻成份的該線路上的汲長,具有相乘由該線路之終端 條件決定値以上的長度。 又,申請專利範圍第7項之發明,係關於申請專利範圍第 5 ‘或6項之多層印刷電路基板,其特徵爲上述電源配線,由 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^^—訂--------*-^ (請先閱讀背面之注意事項再填寫本頁) 、 1238688 A7 B7 五、發明說明() 素 圖 路 線 的 線 配 長 最 納 容 可 度 寬 定1 有 具 . 內 積 面 定 。 一 成 在所 第由 圍案 範圖 利路 專線 請述 申上 於爲 關徵 係’特 明苴一 發關 之有 項板 8基 第路 圍電 範刷 f 印 專層 請多 ,^之 又項 第 圍 範 利 專 請 由 於 係 明 發 之 項 9 第 圍 。 範 成利 所專 線請 配申, 折又 曲 項1 任 中 項 8 至 元 路 電 和在, 線 配 源 電源 述電 上該 爲接 徵連 特及 ,«間 板層 基地 路接 電與 刷點 印接 層連 多的 之件 容 電 。圍 器範 利 專 接請 連申 別於 分關 I係 間 , 層明 地發 接之 P 項 禾 J 子 ο -—ί 端 收第 接圍 源範 電利 流專 直請 的申, 線又 配 電有 在具 線域 配帶 源頻 電高 述的 上份 爲成 徵頻 特高 ,s的 板流 基電 路源 電電 nu 八、、 届 方 印括 層包 多以 之側 項件 9元 第路 括抗 包阻 側性 子特 端低 收下 接以 源域 電帶 流頻 直低 在的 端份 終成 做頻 器高 容的 電流 的電 感源 電電 性述 特上 低於 終利 所專 器請容®; 電又 的 5上 第接上 項電 10流 至 直 述 電 流 直 1板S 於基元 關路單 j電源 明刷電 發印部 之層外 項多和 之子 項端 第一收 。 圍任接 端範中源 IX 11 圍連 範爲 利徵 專特 請其 較 纜 ^^—訂----------線赢 (請先閱讀背面之注意事項再填寫本頁) _ 經濟部智慧財產局員工消費合作社印製 圍 範 利 專 請 申第 於述 由上 J爲 明徵 。發特 抗之宜; 阻項板 能12基 共1路 高第電 有圍刷 具範印 線禾層 配專多 源請之 電,ΐ項 述又1 第 層 材 緣 絕 成 所 板 脂 樹 第 圍 範 利 氧專多 環請之 璃,ΐ項 玻又1 由第 層 圍 範 利 專 請: 申第 於述 0¾ I 上 係,爲 明徵 發特 之其 項板 13基 路 電 刷 印 層 材 緣 絕 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1238688 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明) 由陶瓷板所成。 在本發明,將電源層作爲以接地層所夾持低阻抗的線路 構造的理由如下:亦即,如搭載於印刷電路基板的IC,LSI 等,對於高速,高頻的電路元件而言,理想的直流電源的形 態,係涵蓋廣泛的頻率帶域具有內部阻抗充分小的値,和這 種電源依IC、LSI等的電路元件所設。並由,使IC、LSI 等的電路元件隨著高速,高頻動作將高頻電源電流圓滑地 流下於地面,結果可抑制信號波形的變形,同時可排除由共 用直流電源,依據電壓穩定度的劣化,可排除IC、LSI等電 路元件互相間的干擾。 然而,以每一電路元件獨立地設置電源,係增多電路零件 數量,使機器的成本上升,同時增大機器的尺寸,再者,產生 所謂增高機器之故障機率的缺失,所以未必是現實性。因 此,在較小規模的電子機器時,只要沒有特別的必要,同一 電壓的電源多爲總括於一個。亦即,印刷電路基板用的直 流電源,與印刷電路基板係以獨立單元產生,一般對於高頻 之影響都藉由未予考量地電線所供給。 於是,需以這種形態將供給於印刷電路基板的直流電源, 在印刷電路基板內以接近上述理想形態,需要其可供給於 1C 或 LSI。 如欲以接近理想的形態分配直流電流時,大略分成二種 方法可考量。一種是一面以直流電源的獨立設置爲優先,一 面以儘量也降低電源阻抗的想法,在先前的電源層形成附 加阻抗電路的方法(例如,參閱特願平8 - 1 3 7 904公報)即包 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) *------------訂--------- (請先閱讀背面之注意事項再填寫本頁) < 1238688 經濟部智慧財產局員工消費合作社印製 A7 ____B7_ 五、發明說明(Π ) 括於此。其他的想法是一面以電源之低阻抗化爲優先,一 面以儘量地保持.電源之獨立性的想法,本發明乃依據後者 的想法者。 [作用] 依本發明的構成,由於構成如上述的多層印刷基板,對搭 載於印刷電路基板的1C、LSI等的電路元件,在外觀上,可 個別地供給理想的直流電源,所以對於1C、LSI等電路元 件的高速動作,可排除由電源部的限制主要原因,同時可抑 制流動於高頻電流的印刷電路基板的電源供給線路與信 號線路間的電磁耦合,和從印刷電路基板的電源供給線路 對裝置內的電源供給電纜之流出高頻電流。並依此,保證 搭載於印刷電路基板的IC,LSI等電路元件的高速,高頻的 動作,同時抑制自數位機器爲始,從高速,高頻之電子機器 的電磁放射,又可提高對於從外部的電氣性或電磁性的干 擾的耐力。 [發明之實施形態] 以下,參閱圖式說明本發明的實施形態。說明係使用實 施例具體地進行。 第1圖表示本發明之一實施例的多層印刷電路基板之 構造剖面圖,第2圖表示本發明之一實施例多層印刷電路 基板的電源層之構成平視圖,第3圖表示曲折配線例圖,第 4圖說明條狀線路構造圖。 本例的多層印刷電路基板係如第1圖所示,由電源層1; 接地層;信號層3 ;電源絕緣材層4 ;和基體絕緣材層5所構 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 29'7公髮) ^^--------、·線^00" (請先閱讀背面之注意事項再填寫本頁) 、 1238688 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(π ) 成。 在本例,雖從上面朝下向的順序,形成信號層3、基體絕 緣材層5、接地層2、電源絕緣材層4、電源層1、電源 絕緣材層4、接地層.2、基體絕緣材層5、和信號層3所 形成,但也可構成爲缺少任何一方的信號層3,和基體絕緣 材層5。 電源層1係由銅箔圖案,從直流電源接收端子對於各電 路元件形成電源配線的層。接地層2係由銅箔所形成,爲 接地用的層,最好是形成通孔或偏置孔以外的剪下,或不包一—— 括獨立的配線之平面平板。信號層3係由銅箔圖案,對於 各電路元件形成信號線路的層。 電源絕緣材層4係爲絕緣電源層1和接地層2的絕緣 材層,由具有高介電常數充分薄的絕緣材所形成。基體絕 緣材層5係構成印刷電路基板的基體層,同時爲了絕緣信 號層5和接地層3的絕緣材層。 在本例的電源層1,如第2圖所示,由電源配線6,曲折配 線7,和直流電源接收端子8所成。 各電源配線6係由銅箔圖案型所成,在一端藉由通孔或 偏置孔(未圖示),與安裝於|印刷電路基板之零件面(例如信 號層3的表面)之IC/LSI19連接,將另一端連接於直流電 源接收端子8。在電源配線6的一部分,有時亦設有曲折 配線7。 在電源配線6與IC/LSI9的連接部,藉由通孔或偏置孔 (未圖示),連接於安裝印刷電路基板的零件面(例如信號層 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^-I -----^----訂--------- 線赢 (請先閱讀背面之注意事項再填寫本頁) 1238688 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(G ) 3的表面)的旁路電容器10。再者,在直流電源接地端子8, 藉由通孔或偏置孔(未圖示),連接於安裝在印刷電路基板 的零件面(例如信號層3的表面)的終端電容器1 1。 在直流電源接收端子8,藉由直流供給電纜1 3連接於設 在外部的電源單元12。 於電源配線6,使用在一定的面積內,以可容納具一定寬 度的最長配線的線路圖案。作爲這種線路圖案的例,例如 第3圖所示有形成曲折狀的線路圖案之曲折配線1 4 。此 線路圖案,係單純以連接2點間的直線狀配線圖案比較,可 有效地加長線路長度。 電源配線的特性阻抗,係線路寬度越寬廣越低,線路和接 地層的間隔越窄越低,又,線路和接地層間的絕緣材的介電 常收越高越變低。保證電源配線的特性阻抗的頻率下限, 與線路長度成比例降低。又,可保護電源配線特性阻抗在 某程度的頻率上限,在採用一般的玻璃纖維強化環氧材的 印刷電路基板,因可期待達到數GHz,故在某程度以上的高 頻領域,可形成低阻抗的線路。尙,電源配線的形狀,不限 定於第3圖所示的曲折配線,以較比單純的2點間直線配 線之長度(曼哈坦長度)較長的配線方法,即任何的形狀都 可以。 進行電源層的設計時,以印刷電路基板的材料設計時期 決定線路和接地層的間隔,及絕緣材的介電常數,其次,依 據耗電量自由分類搭載於印刷電路基板的半導體1C或 LSI,按照各個之組,決定電源配線的線路寬度後,依適當的 -15- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ,---------— I -訂·------- (請先閱讀背面之注意事項再填寫本頁)
1238688 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4) 規則進行配線設計,並依結果,依所謂按照每一個半導體 IC,LSI選擇旁路.電容器的較單純的作業,可進行設計。 關於旁路電容器的選擇,爲了保證電源配線的高頻帶或 的阻抗,其選擇的自由度局,因而,認爲產生增高成本或設 計錯誤之虞少。 在本例,擴大電源配線的寬度某程度後,藉由減薄電源層 1和接地層2間的電源絕緣材層4,使電源配線的特性阻 抗在廣泛範圍的高頻帶域下降。此時的電源配線的特性 阻抗,係如第4圖所示將電源配線作爲條狀導體1 5,將接 地層作爲上下的接地導體1 6,並由於將電源絕緣材層認作 爲接地絕緣體1 7的條狀線路來求出。 於此時,條狀線路的特性阻抗(Ζο),藉由適用習知的下列 簡易分式,可容易決定。 [式1] ζ〇=__94· 15_._ …⑴ 〇 斤{τ^ιτ°.45+1·18+} t:條狀導體的厚度 a:條狀導體的寬度 b :接地絕緣體的厚度 但 0.05<t/b<0_5 ε r:夾持條狀導體的絕緣體比介電常數(=有效分電常數 ε e f f) 作爲降低電源配線阻抗的手段,如欲使電源絕緣材層4變 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 一------------^-------- (請先閱讀背面之注意事項再填寫本頁) _ 1238688 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(π) 薄時,例如可採用由印刷(塗抹)手法技巧形成,由薄膜或厚 膜的介電體所成.的絕緣材層。 再者在本例,藉由提高形成電源絕緣材層4的絕緣材介 電常數,以便更使降低特性阻抗。具體上,例如,可採用將 電源配線由高分電常數材料所成絕緣薄膜夾持,再從具兩 側依接地層疊層,形成多層印刷基板的方法, 依如此,在同一配線寬度時,決定使電源配線的特性阻抗 極低的多層基板構造,以後,按照依耗電量分類的搭載於印 刷電路基板的1C、LSI等電路元件的各個組,從容許電流 的觀點來決定最小配線寬度。 決定配線寬度的其他條件,雖是特性阻抗値,但相對地, 以耗電量作分組,依據(1)式用來決定最小配線寬度。 實際上,從如此所決定的配線寬度,採用其中位寬度寬方 的値即可。 依電源配線長度,用來規定保證特性阻抗値的最低頻 率。具體上,估計依介電體波長縮短效果的波長1 / 4或較 1/2長時,大致予保證特性阻抗。是否取波長的1/4,或取1/2, 係依存於線路的終端條件(開啓或短路)。在第1圖之例, τ 由電源供給線路的兩端,在具特別低的阻抗(例如0.1 Ω左 右)的電容器被終端,故此時的線路長度變成1/2波長。 用於IC,LSI等電路元件側之電源配線的電容器,係以比 較高的頻率領域(例如,從30MHz至1 000MHz)來終端電源 供給線路,用於印刷電路基板的直流電源接地端子8側之 電配線的電容器,係以比較低的頻率領域(例如,從1 50KHz -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) |裳----^----訂-------- (請先閱讒背面之注意事項再填寫本頁) · .貧 1238688 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4) 至3 Ο Μ Η z)來終β電源供給線路。並由此,隨著半導體I c、 L SI的局速,局頻.動作的局頻電源電流,在這些電路兀件側, 順利地分流爲旁路電容器和電源配線,同時可抑制從電源 配線的高頻領域到低頻領域的廣泛頻率帶域的電源電流, 由特性阻抗之差,流入供給直流印刷基板的直流電源接收 端子 8 〇 又,爲使高頻電流不容易從印刷電路基板的直流電源接 收端子8洩漏於直流供給電纜1 3 ,最好特別地增大供給直 流電纜1 3的共模阻抗(例如數十ω以上)。 以上,雖依圖式詳述本發明的實施例,但具體的構成乃不 限定於本實施例),只要是有不脫離本發明要旨範圍的設 計變更等亦包括於本發明。例如,以基體絕緣材層5構成 爲絕緣材,使用玻璃環氧樹脂板也可以,或也可使用陶瓷 板。形成電源絕緣材層4的薄膜介電體,依蒸鍍來形成也 可以,同樣地厚膜分電體,係噴濺來形成也可以。 [發明效果] 如以上所說明,依本發明,對搭載於多層印刷電路基板的 半導體IC或L SI等的電路元件,以個別也設置低阻抗之 獨立電源時同樣的狀態,可供給直流電源,同時不會阻礙在 印刷電路基板所搭載的IC,LSI等的電路元件的高速,高頻 的動作,可抑制來自數位機器爲始的,高速,高頻電子機器 的電磁放射,再者成提高對於來自外部的電氣性或電磁性 的干擾耐力。 [圖式之簡單說明] -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -----r---訂-----I ! (請先閱讀背面之注意事項再填寫本頁) 、 -f 1238688 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(π ) 第1圖係表示本發明一實施例的多層印刷電路基板構 造的剖面圖。> 第2圖表示本發月一實施例的多層印刷電路基板的電 源層構成平視圖。. 第3圖表示曲折配線例圖。 第4圖說明條狀線路構造的圖。 第5圖在先前技術印刷電路基板的剖面圖。 第6圖表示在先前技術之印刷電路基板電源層的平視 圖。 第7圖表示適用先前技術電源電路之等價電路(退耦電 路)圖。 第8圖說明在適用先前技術印刷電路基板的高頻電源 電流擴散抑制效果圖。 第9圖表示LSI的高頻電源電流特性之一例圖。 [符號說明] 1 ...電源層 2.. .接地層 3.. .信號層 4…電源絕緣材層(第1絕緣材層) 5…基體絕緣材層(第2絕緣材層) 6.. .電源配線 7 ...曲折配線 8.. .直流電源接收端子 9.-..IC/LSI(電路元件) -19- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 卜———訂 (請先閱讀背面之注意事項再填寫本頁) 1238688 A7 B7 五、發明說明(J) 10.. .旁路電容器 11.. .終端電容器. 12.. .電源單元 13.. .直流供給電纜 | · I I I l· I I I I I I I I I , (請先閱讀背面之注意事項再填寫本頁) .0 經濟部智慧財產局員工消費合作社印製 -20- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
1238688 pi ^六、申請專利範圍 令 第89 1 1 6094號「多層印刷電路基板」專利案 (91年8月20日修正) 六、申請專利範圍: 1 . 一種多層印刷電路基板’包括: 一電源層,包含電源配線; i 第一絕緣材料層,配置在該電源層之相對側之上; ^ 一接地層,配置在相對該電源層之各該第一絕緣材 '料層之上; 一第二絕緣材料層,設置於至少一接地層之上; 至少一信號層,設置於該第二絕緣層之上; 一直流電源接收端子,連接於該電源層,且適用於 接收來自一電源單元之功率; 複數之積體電路裝置,設置於該至少一信號層之上; 其中各該等積體電路裝置藉該電源層中完全分立的 電源配線而電性連接於該直流電源接收端子。 2 .如申請專利範圍第1項之多層印刷電路基板,其中各 該電源配線具有一線寬,該線寬係選擇自其中由於電 路電流流在該直流電源接收端子與各該積體電路裝置 間之壓降呈現小於一預定壓降値之線寬及其中該電源 配線之特性阻抗呈現小於一預定之特性阻抗値之線寬 的較寬線寬。 3 .如申請專利範圍第2項之多層印刷電路基板,其中各 該配線具有一比藉乘以該配線上之高頻成分電流之波 1238688 六、申請專利範圍 長一依據該配線之終端條件所確定之値所獲得長度更 長的長度。 4 .如申請專利範圍第2項之多層印刷電路基板,其中 各該電源配線具有相同恆常的寬度。 5 ·如申請專利範圍第4項之多層印刷電路基板,其中 至少一該配線包含一曲折配線。 6 .如申請專利範圍第2項之多層印刷電路基板,其中 各該電源配線連接於個別之該積體電路裝置之連接 點與該接地層間之一第一電容器及該直流電源接收 端子與該接地層間之第二電容器。 7 ·如申請專利範圍第6項之多層印刷電路基板,其中 各該第一電容器具有一低的特性阻抗於該電源電流 中所含之高頻成分的高頻帶,以及各該第二電容器 具有一低的特性阻抗於該電源電流中所含之高頻成 分的低頻帶。 8 ·如申請專利範圍第2項之多層印刷電路基板,進一 步包含一直流供給電纜,連接該直流電源接收端子 於外部電源單元,該直流供給電纜具有一比該電源 配線之共模阻抗更高的共模阻抗。 9 ·如申請專利範圍第1項之多層印刷電路基板,其中 該第二絕緣材料層係由玻璃環氧樹脂板所構成。 1 0 .如申請專利範圍第1項之多層印刷電路基板,其中 該第二絕緣材料層係由陶瓷板所構成。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22952599A JP3267274B2 (ja) | 1999-08-13 | 1999-08-13 | 多層プリント基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI238688B true TWI238688B (en) | 2005-08-21 |
Family
ID=16893545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089116094A TWI238688B (en) | 1999-08-13 | 2000-08-10 | Multi-layered printed circuit board |
Country Status (6)
Country | Link |
---|---|
US (1) | US6359237B1 (zh) |
JP (1) | JP3267274B2 (zh) |
KR (1) | KR100382804B1 (zh) |
CN (2) | CN101448360A (zh) |
DE (1) | DE10039392A1 (zh) |
TW (1) | TWI238688B (zh) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001125943A (ja) * | 1999-10-28 | 2001-05-11 | Nec Corp | 電源デカップリング回路の設計方法および設計支援システム |
JP2001167139A (ja) * | 1999-12-06 | 2001-06-22 | Nec Corp | 電源デカップリング設計方法及び設計支援システム |
JP4098459B2 (ja) * | 2000-05-23 | 2008-06-11 | 株式会社日立製作所 | 電気長を考慮した信号線路の配線方法 |
JP3840883B2 (ja) * | 2000-07-12 | 2006-11-01 | 日本電気株式会社 | プリント基板の設計支援装置、設計支援方法および設計支援装置で使用されるプログラムを記録した記録媒体 |
US6944292B2 (en) * | 2001-03-22 | 2005-09-13 | Adc Telecommunications, Inc. | Insulation strip for a pots splitter card |
JP2002335107A (ja) | 2001-05-08 | 2002-11-22 | Nec Corp | 伝送線路型コンポーネント |
TW200409153A (en) | 2002-09-04 | 2004-06-01 | Nec Corp | Strip line element, printed circuit board carrying member, circuit board, semiconductor package and method for forming same |
US6765366B2 (en) * | 2002-10-25 | 2004-07-20 | Motorola, Inc. | Dual mount charger with inverting display |
CN1774806B (zh) | 2003-02-14 | 2010-06-16 | 日本电气株式会社 | 线路元件和使用线路元件的半导体电路 |
WO2004082065A1 (ja) * | 2003-03-12 | 2004-09-23 | Nec Corporation | 電源分配回路 |
EP1654923A1 (en) * | 2003-07-30 | 2006-05-10 | Tsutomu Nagoya | Flowerpot having automatic water feed function |
JP4506303B2 (ja) * | 2003-08-29 | 2010-07-21 | 株式会社デンソー | 電子制御装置 |
JP3972054B2 (ja) * | 2004-06-29 | 2007-09-05 | 日本板硝子株式会社 | 車両用リアガラスに形成されるデフォッガの熱線パターン構造および車両用リアガラス |
CN100438727C (zh) * | 2005-06-17 | 2008-11-26 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板传输线的布线结构 |
JP2007096223A (ja) * | 2005-09-30 | 2007-04-12 | Fujitsu Ltd | 電気部品の電源ピンへのコンデンサ内蔵型給電装置 |
KR100723531B1 (ko) * | 2006-06-13 | 2007-05-30 | 삼성전자주식회사 | 반도체 패키지 기판 |
US20070291462A1 (en) * | 2006-06-14 | 2007-12-20 | Hsin Chih Peng | Apparatus For Suppressing EMI Generated In Differential High Frequency Data Transmission |
KR101272332B1 (ko) | 2006-07-26 | 2013-06-07 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
JP4801538B2 (ja) | 2006-09-01 | 2011-10-26 | 株式会社日立製作所 | 不要電磁輻射抑制回路及び実装構造及びそれを実装した電子機器 |
KR101352344B1 (ko) * | 2006-09-13 | 2014-01-15 | 삼성디스플레이 주식회사 | 신호전송 부재 및 이를 갖는 표시장치 |
DE102007032092A1 (de) | 2006-11-27 | 2008-05-29 | Conti Temic Microelectronic Gmbh | Schaltungsanordnung zur Energieversorgung eines integrierten Schaltkreises |
CN101384130B (zh) * | 2007-09-06 | 2011-03-30 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
KR101385094B1 (ko) * | 2007-09-11 | 2014-04-14 | 삼성디스플레이 주식회사 | 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법 |
KR100970659B1 (ko) | 2008-03-21 | 2010-07-15 | 주식회사 탑 엔지니어링 | 고 신뢰성 다층 기판 |
JP2010183042A (ja) | 2009-02-09 | 2010-08-19 | Sony Corp | 配線基板 |
JP5333578B2 (ja) | 2009-03-16 | 2013-11-06 | 株式会社村田製作所 | 高周波スイッチモジュール |
CN102149248A (zh) * | 2010-02-05 | 2011-08-10 | 鸿富锦精密工业(深圳)有限公司 | 电路板 |
CN103167719B (zh) * | 2011-12-19 | 2016-07-06 | 联想(北京)有限公司 | 印刷电路板的布线方法、印刷电路板和电子设备 |
CN102523693A (zh) * | 2011-12-30 | 2012-06-27 | 深圳崇达多层线路板有限公司 | 一种高频-低频混合板材结构印制电路板制作工艺 |
US9668388B2 (en) * | 2012-03-01 | 2017-05-30 | Autoliv Development Ab | Electronic unit with a PCB and two housing parts |
KR101947813B1 (ko) * | 2012-12-17 | 2019-02-14 | 한국전자통신연구원 | 전자 칩 및 그 제조 방법 |
JP6108887B2 (ja) * | 2013-03-13 | 2017-04-05 | キヤノン株式会社 | 半導体パッケージ及びプリント回路板 |
JP6221629B2 (ja) * | 2013-10-29 | 2017-11-01 | セイコーエプソン株式会社 | 液体吐出装置、および液体吐出装置の制御回路基板 |
CN103906284A (zh) * | 2014-04-22 | 2014-07-02 | 王斯光 | 高频电磁熔合定位多层印制电路板装置 |
CN107852829A (zh) | 2015-07-08 | 2018-03-27 | 日本电气株式会社 | 印刷电路板 |
CN109803482A (zh) * | 2017-11-17 | 2019-05-24 | 英业达科技有限公司 | 多层印刷电路板及制作多层印刷电路板的方法 |
CN112888145B (zh) * | 2020-12-25 | 2022-04-12 | 安徽广德威正光电科技有限公司 | 一种5g通信用pcb板 |
CN114976609B (zh) * | 2021-02-26 | 2024-04-12 | 华为技术有限公司 | 一种印刷电路板及电子设备 |
KR20230037171A (ko) * | 2021-09-09 | 2023-03-16 | 삼성전자주식회사 | 전원 노이즈를 감소시키기 위한 인쇄 회로 기판 및 이를 포함하는 전자 장치 |
CN115913207A (zh) * | 2021-09-29 | 2023-04-04 | 合肥本源量子计算科技有限责任公司 | 超导射频开关、量子计算集成组件及量子计算机 |
GB2618320A (en) * | 2022-04-28 | 2023-11-08 | Energy Res Lab Ltd | Electronic device with an embedded HFAC power distribution bus |
CN114615797B (zh) * | 2022-05-11 | 2022-07-29 | 成都英思嘉半导体技术有限公司 | 一种多通道高速柔板 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58158966A (ja) | 1982-03-16 | 1983-09-21 | Nec Corp | 半導体装置 |
JPS63202090A (ja) | 1987-02-18 | 1988-08-22 | 株式会社日立製作所 | 多層印刷配線板 |
US5165055A (en) * | 1991-06-28 | 1992-11-17 | Digital Equipment Corporation | Method and apparatus for a PCB and I/O integrated electromagnetic containment |
JPH06302960A (ja) | 1993-04-19 | 1994-10-28 | Toshiba Chem Corp | 多層板 |
US5384387A (en) | 1993-05-04 | 1995-01-24 | General Electric Company | Amine-functionalized polyester |
JPH0722757A (ja) | 1993-06-24 | 1995-01-24 | Sumitomo Metal Ind Ltd | 薄膜多層回路基板用ベース基板 |
JP2724447B2 (ja) | 1995-08-11 | 1998-03-09 | 三工電機株式会社 | 分電盤 |
JP2734447B2 (ja) | 1995-09-14 | 1998-03-30 | 日本電気株式会社 | 多層プリント基板 |
JP3055488B2 (ja) * | 1997-03-03 | 2000-06-26 | 日本電気株式会社 | 多層プリント基板及びその製造方法 |
JP3058121B2 (ja) | 1997-05-19 | 2000-07-04 | 日本電気株式会社 | プリント基板 |
JPH1140915A (ja) * | 1997-05-22 | 1999-02-12 | Nec Corp | プリント配線板 |
-
1999
- 1999-08-13 JP JP22952599A patent/JP3267274B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-10 CN CNA2008101763739A patent/CN101448360A/zh active Pending
- 2000-08-10 TW TW089116094A patent/TWI238688B/zh not_active IP Right Cessation
- 2000-08-10 CN CN00121558A patent/CN1284835A/zh active Pending
- 2000-08-11 KR KR10-2000-0046482A patent/KR100382804B1/ko not_active IP Right Cessation
- 2000-08-11 DE DE10039392A patent/DE10039392A1/de not_active Withdrawn
- 2000-08-14 US US09/637,684 patent/US6359237B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE10039392A1 (de) | 2001-03-15 |
KR20010021267A (ko) | 2001-03-15 |
CN1284835A (zh) | 2001-02-21 |
US6359237B1 (en) | 2002-03-19 |
CN101448360A (zh) | 2009-06-03 |
JP2001053449A (ja) | 2001-02-23 |
KR100382804B1 (ko) | 2003-05-09 |
JP3267274B2 (ja) | 2002-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI238688B (en) | Multi-layered printed circuit board | |
JP2877132B2 (ja) | 多層プリント基板とその製造方法 | |
US5428506A (en) | Circuit board EMI suppressor including a lossy dielectric layer | |
US8575743B2 (en) | Printed board and semiconductor integrated circuit | |
US6674338B2 (en) | Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conductors of an electrical power distribution structure | |
US6798666B1 (en) | Introducing loss in a power bus to reduce EMI and electrical noise | |
JPH1140915A (ja) | プリント配線板 | |
US6727780B2 (en) | Adding electrical resistance in series with bypass capacitors using annular resistors | |
US6727774B1 (en) | Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures | |
US8779298B2 (en) | Electronic circuit | |
US7307492B2 (en) | Design, layout and method of manufacture for a circuit that taps a differential signal | |
JP6843312B1 (ja) | 回路基板及び電子機器 | |
Carter | Circuit board layout techniques | |
US20080072204A1 (en) | Layout design of multilayer printed circuit board | |
JP3559706B2 (ja) | 電子機器 | |
US7626828B1 (en) | Providing a resistive element between reference plane layers in a circuit board | |
Montrose | How decoupling capacitors may cause radiated EMI | |
JP2008172280A (ja) | コネクタ端子を有する電子回路ユニットおよび回路基板 | |
Sierra et al. | Review of basic guidelines when designing mixed PCBs for SI and EMI | |
Raza et al. | Electromagnetically Compatible Solutions for High and Low Frequency Environment by Separation of Systems | |
TWI287415B (en) | Circuit board capable of reducing electro-magnetic interference for electronic product | |
Hahn et al. | High-speed operational amplifier layout made easy | |
Moongilan | Method for direct interconnection of PCB power layer to chassis to minimize radiated emissions | |
JPH11224991A (ja) | 筐体とプリント配線板との接続方法、および電子機器 | |
Eng et al. | Advanced PCB design and layout for EMC-Part 5 Decoupling, including buried capacitance technology |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |