JPS63202090A - 多層印刷配線板 - Google Patents
多層印刷配線板Info
- Publication number
- JPS63202090A JPS63202090A JP3321287A JP3321287A JPS63202090A JP S63202090 A JPS63202090 A JP S63202090A JP 3321287 A JP3321287 A JP 3321287A JP 3321287 A JP3321287 A JP 3321287A JP S63202090 A JPS63202090 A JP S63202090A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power
- multilayer printed
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012212 insulator Substances 0.000 claims description 8
- 230000008054 signal transmission Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 29
- 230000000694 effects Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高速デジタル回路基板の電源構造に関する。
従来の多層印刷配線板には、層ごとに誘電率の異なる絶
縁体を用いているものはなく、特開昭５５−３３０８８
号公報には誘電率の頗整法を示Ｉ−ているのみである。
縁体を用いているものはなく、特開昭５５−３３０８８
号公報には誘電率の頗整法を示Ｉ−ているのみである。
しかし、配線板の電源層上に生ずるノイズの低減等につ
いては考慮されていなかった。
いては考慮されていなかった。
上記従来技術は、配線板上での回路動作によって生ずる
電源層の電圧変動を考慮しておらず、実際の回路を安定
に動作させるという点では、問題があった。本発明の目
的は、高速デジタル回路を安定に動作させることにある
。
電源層の電圧変動を考慮しておらず、実際の回路を安定
に動作させるという点では、問題があった。本発明の目
的は、高速デジタル回路を安定に動作させることにある
。
上記目的は、電源層−電源層間に高誘電率の絶縁体を、
信号層−電源層間に低誘電率の絶縁体をはさみ、それぞ
れ層間静電容量を高くおよび低くすることによって達成
される。
信号層−電源層間に低誘電率の絶縁体をはさみ、それぞ
れ層間静電容量を高くおよび低くすることによって達成
される。
電源層−電源層間の静電容量を増加することにより、バ
イパス・コンデンサ効果が強化され、過渡的な電流変化
によって引き起される電源層のゆれが低減でき、また信
号層−電源層間の静電容量を減少させることによって信
号線を充電するのと必要な電力が少なくなり、信号伝送
の高速化を図ることができるので、回路の安定動作およ
び高速化を期待できる。
イパス・コンデンサ効果が強化され、過渡的な電流変化
によって引き起される電源層のゆれが低減でき、また信
号層−電源層間の静電容量を減少させることによって信
号線を充電するのと必要な電力が少なくなり、信号伝送
の高速化を図ることができるので、回路の安定動作およ
び高速化を期待できる。
本発明の一実施例を、第１図により説明する。
多くの信号層および電源層を有する多層印刷配線板にお
いて、信号層１−電源層２間には低誘電率絶縁体である
テフロン（ε、−４）３を、電源層２−ｉ源層４間には
高誘電率絶縁体であるタンタルオキサイド（ε、−４０
）５を用いる。本実施例によれば、信号層−電源層間の
静電容量を従来のガラスエポキシ（ε８−４．Ｓ）を用
いた積層板に比べ、約８７％（−４／４．６）に低減す
ることができ、信号伝搬遅延時間は比誘電率の平方根に
比例するので、約９３％（−、／７７／尼７）に短縮で
きる。
いて、信号層１−電源層２間には低誘電率絶縁体である
テフロン（ε、−４）３を、電源層２−ｉ源層４間には
高誘電率絶縁体であるタンタルオキサイド（ε、−４０
）５を用いる。本実施例によれば、信号層−電源層間の
静電容量を従来のガラスエポキシ（ε８−４．Ｓ）を用
いた積層板に比べ、約８７％（−４／４．６）に低減す
ることができ、信号伝搬遅延時間は比誘電率の平方根に
比例するので、約９３％（−、／７７／尼７）に短縮で
きる。
また、電源層間の静電容量を従来積層板に比較して約８
．７倍とすることができるので蓄積電荷容量も８．７倍
となり、電源層に生ずるノイズは約１２％に減少させる
ことができ、装置の性能向上および安定動作に寄与でき
る。
．７倍とすることができるので蓄積電荷容量も８．７倍
となり、電源層に生ずるノイズは約１２％に減少させる
ことができ、装置の性能向上および安定動作に寄与でき
る。
本発明によれば、電源層間のバイパスコンデンサ効果を
強化できるので回路の動作に伴う電源層のゆれを低減で
き、かつ信号線を充電するのに必要な電力が少な（なる
ので、信号の伝送速度を向上させることができる。
強化できるので回路の動作に伴う電源層のゆれを低減で
き、かつ信号線を充電するのに必要な電力が少な（なる
ので、信号の伝送速度を向上させることができる。
第１図は、本発明の一実施例の多層配線印刷板の縦断面
図である。 １・・・信号層、２・・・電源層、３・・・信号層−電
源層間絶縁体、４・・・電源層、５・・・電源層−電源
層間絶縁体、６・・・スルーホール。 Ｐ ・δ 代理人弁理士 小 川 勝 男 １ イ乞号°層 ２ を源１ ３糸色糸氷体 １ 図 く ４ 屯〕兄眉 Ｓ 柁季永伴 ６ んし−ホール
図である。 １・・・信号層、２・・・電源層、３・・・信号層−電
源層間絶縁体、４・・・電源層、５・・・電源層−電源
層間絶縁体、６・・・スルーホール。 Ｐ ・δ 代理人弁理士 小 川 勝 男 １ イ乞号°層 ２ を源１ ３糸色糸氷体 １ 図 く ４ 屯〕兄眉 Ｓ 柁季永伴 ６ んし−ホール
Claims (1)
- １ 信号層と電源層を有する多層印刷配線板において、
高誘電率の絶縁体を電源層−電源層間に、低誘電率の絶
縁体を信号層−電源層間に用いることにより、電源層の
耐ノイズ性増加および信号の伝送速度向上を図ることを
特徴とする、多層印刷配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321287A JPS63202090A (ja) | 1987-02-18 | 1987-02-18 | 多層印刷配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3321287A JPS63202090A (ja) | 1987-02-18 | 1987-02-18 | 多層印刷配線板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63202090A true JPS63202090A (ja) | 1988-08-22 |
Family
ID=12380140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3321287A Pending JPS63202090A (ja) | 1987-02-18 | 1987-02-18 | 多層印刷配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63202090A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03150895A (ja) * | 1989-11-08 | 1991-06-27 | Hitachi Ltd | 多層回路基板及びその製造方法 |
| US6359237B1 (en) | 1999-08-13 | 2002-03-19 | Nec Corporation | Multi-layer printed board |
-
1987
- 1987-02-18 JP JP3321287A patent/JPS63202090A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03150895A (ja) * | 1989-11-08 | 1991-06-27 | Hitachi Ltd | 多層回路基板及びその製造方法 |
| US6359237B1 (en) | 1999-08-13 | 2002-03-19 | Nec Corporation | Multi-layer printed board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001185442A (ja) | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 | |
| US6519134B1 (en) | Universal capacitor terminal design | |
| JPS63202090A (ja) | 多層印刷配線板 | |
| KR100376482B1 (ko) | 캐패시터 내장형 인쇄회로기판 제조방법 | |
| JPS63248112A (ja) | 厚膜コンデンサ | |
| JPS63102397A (ja) | 多層プリント配線板 | |
| US3157857A (en) | Printed memory circuit | |
| US20090065954A1 (en) | Packaging Method For Wideband Power Using Transmission Lines | |
| JP3048205B2 (ja) | マルチチップモジュール | |
| JPS61501179A (ja) | 導電体若しくは半導体の改良 | |
| JP3909086B2 (ja) | 電子装置 | |
| JP4453911B2 (ja) | 積層コンデンサ、デカップリングコンデンサの接続構造および配線基板 | |
| JPS6015275Y2 (ja) | 複合厚膜バリスタ | |
| JP4280141B2 (ja) | 多層プリント配線板 | |
| KR100189989B1 (ko) | 패드를 이용한 커패시터를 갖춘 반도체 장치 | |
| JPS63239970A (ja) | 半導体装置 | |
| JPS62264698A (ja) | 多層プリント基板 | |
| JPS61131556A (ja) | 半導体装置 | |
| JPS6149491A (ja) | セラミツク多層配線基板 | |
| JP4604239B2 (ja) | メアンダライン型ジョセフソン接合アレー | |
| JPH0576783B2 (ja) | ||
| JPH05167265A (ja) | 高速信号用プリント配線板 | |
| JPS62234395A (ja) | 両面回路基板 | |
| JPS60177695A (ja) | 複合セラミツク基板 | |
| JPS6164142A (ja) | 半導体集積回路装置 |