JP2022046378A - 表示装置及び表示システム - Google Patents

Abstract

【課題】高精細化に伴う表示色彩の精度低下を抑制することができる表示装置及び表示システムを提供する。【解決手段】表示装置１００は、表示領域１１１を有する表示パネルと、表示領域１１１に設けられ、第１方向（Ｘ方向）、及び、第１方向（Ｘ方向）とは異なる第２の方向（Ｙ方向）にマトリクス状に配列された画素と、第１画素に隣接する第２画素の階調値に応じて、第１画素の階調値を補正する画素階調補正部（画素階調補正回路１１６）と、を備える。画素階調補正部は、第１画素が第２画素から影響を受ける感受性を示す値と、第２画素が第１画素に与える影響の強さを示す値と、を積算し、当該積算した値を第１画素の入力階調値から差し引いて、第１画素への出力階調値を算出する。【選択図】図１２

Description

本発明は、表示装置及び表示システムに関する。

ＶＲ（Virtual Reality：仮想現実）システムは、視点移動に伴って画像の表示を変更することにより、利用者に仮想現実感を生じさせる。このようなＶＲシステムを実現するための表示装置として、例えば、頭部装着ディスプレイ（ヘッドマウントディスプレイ：Head Mounted Display、以下「ＨＭＤ」とも称する）を頭部に装着し、身体の動き等に応じた映像を表示する技術が開示されている（例えば、特許文献１）。

国際公開第２０１８／２１１６７２号

ＶＲシステムで用いられるＨＭＤでは、接眼レンズで表示映像を拡大するため、表示パネルの高精細化が求められている。また、表示映像を拡大することで画素間の隙間が格子状に見え易くなる。このため、ＨＭＤの表示パネルとして画素開口率の高い液晶表示パネルを用いることで、格子感の少ない映像表示が可能となるという利点がある。ＦＦＳ（フリンジフィールドスイッチング）を含むＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶表示パネルでは、高精細化に伴い、隣接画素間で互いの電気力線が影響して色ズレが発生し、表示色彩の精度が低下する可能性がある。

本開示は、上記の課題に鑑みてなされたもので、高精細化に伴う表示色彩の精度低下を抑制することができる表示装置及び表示システムを提供することを目的とする。

本開示の一態様に係る表示装置は、表示領域を有する液晶表示パネルと、前記表示領域に設けられ、第１方向、及び、前記第１方向とは異なる第２の方向にマトリクス状に配列された画素と、第１画素に隣接する第２画素の階調値に応じて、前記第１画素の階調値を補正する画素階調補正部と、を備え、前記画素階調補正部は、前記第１画素が前記第２画素から影響を受ける感受性を示す値と、前記第２画素が前記第１画素に与える影響の強さを示す値と、を積算し、当該積算した値を前記第１画素の入力階調値から差し引いて、前記第１画素への出力階調値を算出する。

本開示の一態様に係る表示システムは、表示領域を有する液晶表示パネルと、前記表示領域に設けられ、第１方向、及び、前記第１方向とは異なる第２の方向にマトリクス状に配列された画素と、を備える表示装置と、第１画素に隣接する第２画素の階調値に応じて、前記第１画素の階調値を補正する画素階調補正部を備える画像生成装置と、を備え、前記画素階調補正部は、前記第１画素が前記第２画素から影響を受ける感受性を示す値と、前記第２画素が前記第１画素に与える影響の強さを示す値と、を積算し、当該積算した値を前記第１画素の入力階調値から差し引いて、前記第１画素への出力階調値を算出する。

図１は、実施形態１に係る表示システムの一例を示す構成図である。 図２は、表示パネルとユーザの目との相対関係の一例を示す模式図である。 図３は、図１に示す表示システムにおける画像生成装置及び表示装置の各構成の一例を示すブロック図である。 図４は、実施形態１に係る表示領域を表す回路図である。 図５は、実施形態１に係る表示パネルの一例を示す模式図である。 図６は、実施形態１に係る表示パネルの断面を模式的に示す断面図である。 図７は、実施形態１に係る画素配列の第１例を示す図である。 図８は、隣接する画素間において互いの電気力線による影響を説明するための表示パネルの概略断面図である。 図９は、白色表示と各色の画素を単色表示した場合との表示の相対強度を示す図である。 図１０は、実施形態１に係る画素配列の第２例を示す図である。 図１１は、実施形態１に係る画素配列の第３例を示す図である。 図１２は、実施形態１に係る画素階調補正回路を示すブロック図である。 図１３は、画素階調の補正対象となる画素が隣接画素から影響を受ける感受性を示す関数の一例を示す図である。 図１４Ａは、図７に示す画素配列の第１例における画素電極の形状の一例を示す図である。 図１４Ｂは、図７に示す画素配列の第１例において、画素電極の形状が偶数行と奇数行とで異なる例を示す図である。 図１５は、実施形態２に係る画素階調補正回路を示すブロック図である。

本開示を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本開示が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、開示の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本開示の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

（実施形態１）
図１は、実施形態１に係る表示システムの一例を示す構成図である。図２は、表示パネルとユーザの目との相対関係の一例を示す模式図である。

本実施形態において、表示システム１は、ユーザの動きに伴って表示を変更する表示システムである。例えば、表示システム１は、仮想空間上の３次元のオブジェクト等を示すＶＲ（Virtual Reality）画像を立体表示し、ユーザの頭部の向き（位置）に伴って立体表示を変更することにより、ユーザに仮想現実感を生じさせるＶＲシステムである。

図１に示すように、表示システム１は、例えば、表示装置１００と、画像生成装置２００と、を有する。表示装置１００と画像生成装置２００とは、例えばケーブル３００により有線接続される。ケーブル３００は、例えば、ＵＳＢ（Universal Serial Bus）、ＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）等のケーブルを含む。表示装置１００と画像生成装置２００とは、無線通信により接続される構成としても良い。

本開示において、表示装置１００は、例えば、装着部材４００に固定されてユーザの頭部に装着される頭部装着型の表示装置として用いられる。表示装置１００は、画像生成装置２により生成された画像を表示するための表示パネル１１０を備える。以下、装着部材４００に表示装置１００が固定された態様を「ＨＭＤ（Head Mounted Display）」とも称する。

本開示において、画像生成装置２００は、例えば、パーソナルコンピュータ、ゲーム機器等の電子機器が例示される。画像生成装置２００は、ユーザの頭部の位置や姿勢に応じたＶＲ画像を生成して表示装置１００に出力する。なお、画像生成装置２００により生成される画像はＶＲ画像に限るものではない。

表示装置１００は、ユーザがＨＭＤを装着した際、ユーザの両目の前に表示パネル１１０が配置される位置に固定されている。表示装置１００は、表示パネル１１０の他に、ユーザがＨＭＤを装着した際、ユーザの両耳に対応する位置にスピーカー等の音声出力装置を備えた態様であっても良い。また、表示装置１００は、後述するように、表示装置１００を装着したユーザの頭部の位置や姿勢等を検出するセンサ（例えば、ジャイロセンサ、加速度センサ、方位センサ等）を備えた態様であっても良い。また、表示装置１００は、画像生成装置２００の機能を内包した態様であっても良い。

図２に示すように、装着部材４００は、例えば、ユーザに両目Ｅに対応したレンズ４１０を有する。レンズ４１０は、ユーザがＨＭＤを装着した際、表示パネル１１０に表示される画像を拡大してユーザの目Ｅに結像させる。ユーザは、表示パネル１１０に表示され、レンズ４１０によって拡大された画像を視認する。なお、図２では、１つのレンズをユーザの目Ｅと表示パネル１１０との間に配置した例を示したが、例えば、ユーザの両目にそれぞれ対応した複数のレンズで構成された態様であっても良い。また、表示パネル１１０がユーザの眼前とは異なる位置に配置された構成であっても良い。

本実施形態において、表示パネル１１０は、映像液晶素子を用いたＦＦＳ（フリンジフィールドスイッチング）を含むＩＰＳ（インプレーンスイッチング）等の横電界モードの液晶表示パネルを想定している。

図１に示すようなＶＲシステムで用いられる表示装置１００では、図２に示すように、表示パネル１１０に表示される画像を拡大してユーザの目Ｅに結像させる。このため、より高精細な表示パネルが求められている。また、表示映像を拡大することで画素間の隙間が格子状に見え易くなる。このため、画素開口率の高い液晶表示パネルを用いることで、格子感の少ない映像表示が可能となるという利点がある。

図３は、図１に示す表示システムにおける画像生成装置及び表示装置の各構成の一例を示すブロック図である。図３に示すように、表示装置１００は、２つの表示パネル１１０と、センサ１２０と、画像分離回路１５０と、インタフェース１６０と、を備える。

表示装置１００は、２つの表示パネル１１０を備える。２つの表示パネル１１０は、１つを左目用の表示パネル１１０とし、他方を右目用の表示パネル１１０として用いる。

２つの表示パネル１１０のそれぞれは、表示領域１１１と、表示制御回路１１２と、を有する。なお、表示パネル１１０は、表示領域１１１を背後から照射する図示しない光源装置を有する。

表示領域１１１は、画素Ｐｉｘが、Ｐ_０×Ｑ_０個（行方向（Ｘ方向）にＰ_０個、列方向（Ｙ方向）にＱ_０個）、２次元のマトリクス状（行列状）に配列されている。本実施形態では、表示領域１１１における画素密度を、例えば８０６ｐｐｉとする。図３では、複数の画素Ｐｉｘの配列を模式的に表しており、詳細な画素Ｐｉｘの配列は、後述する。

表示パネル１１０は、Ｘ方向に延在する走査線と、Ｘ方向と交差するＹ方向に延在する信号線を有する。表示パネル１１０において、信号線ＳＬと走査線ＧＬとに囲まれた領域には、画素Ｐｉｘが配置される。画素Ｐｉｘは、信号線ＳＬ及び走査線ＧＬと接続されるスイッチング素子（ＴＦＴ：薄膜トランジスタ）、及び、スイッチング素子に接続された画素電極を有する。１つの走査線ＧＬは、走査線ＧＬの延在方向に沿って配置される複数の画素Ｐｉｘが接続される。また、１つの信号線ＳＬは、信号線ＳＬの延在方向に沿って配置される複数の画素Ｐｉｘが接続される。

２つの表示パネル１１０のうち、一方の表示パネル１１０の表示領域１１１が右目用であり、他方の表示パネル１１０の表示領域１１１が左目用である。ここでは、表示パネル１１０は、左目用と右目用の２つの表示パネル１１０を有する場合について例示しているが、表示装置１００は、２つの表示パネル１１０を用いる構造に限定されない。例えば、表示パネル１１０は、１つであって、右半分の領域には右目用の画像を表示し、左半分の領域には左目用の画像を表示するように、１つの表示パネル１１０の表示領域を２分割する態様であっても良い。

表示制御回路１１２は、ドライバＩＣ（Integrated Circuit：集積回路）１１５、信号線接続回路１１３及び走査線駆動回路１１４を備えている。信号線接続回路１１３は、信号線ＳＬと電気的に接続されている。ドライバＩＣ１１５は、走査線駆動回路１１４によって、画素Ｐｉｘの動作（光透過率）を制御するためのスイッチング素子（例えば、ＴＦＴ）のＯＮ／ＯＦＦを制御する。走査線駆動回路１１４は、走査線ＧＬと電気的に接続されている。

センサ１２０は、ユーザの頭部の向きを推定可能な情報を検出する。例えば、センサ１２０は、表示装置１００の動きを示す情報を検出し、表示システム１は、表示装置１００の動きを示す情報に基づいて、表示装置１００を頭部に装着したユーザの頭部の向きを推定する。

センサ１２０は、例えば、表示装置１００の角度、加速度、角速度、方位、距離の少なくとも１つを用いて、視線の向きを推定可能な情報を検出する。センサ１２０は、例えば、ジャイロセンサ、加速度センサ、方位センサ等を用いることができる。センサ１２０は、例えば、ジャイロセンサによって表示装置１００の角度及び角速度を検出してもよい。センサ１２０は、例えば、加速度センサによって表示装置１００に働く加速度の方向及び大きさを検出してもよい。

また、センサ１２０は、例えば、方位センサによって表示装置１００の方位を検出してもよい。センサ１２０は、例えば、距離センサ、ＧＰＳ（Global Positioning System）受信機等によって表示装置１００の移動を検出してもよい。センサ１２０は、ユーザの頭部の向き、視線の変化、移動等を検出するためのセンサであれば、光センサ等の他のセンサでもよく、複数のセンサを組み合わせて用いてもよい。センサ１２０は、後述するインタフェース１６０を介して、画像分離回路１５０と電気的に接続されている。

画像分離回路１５０は、ケーブル３００を介して画像生成装置２００から送られてきた左目用画像データと右目用画像データを受けとり、左目用画像データを左目用の画像を表示する表示パネル１１０に送り、右目用画像データを右目用の画像を表示する表示パネル１１０に送る。

インタフェース１６０には、ケーブル３００（図１）が接続されるコネクタを含む。インタフェース１６０は、接続されたケーブル３００を介して、画像生成装置２００からの信号が入力される。画像分離回路１５０は、インタフェース１６０およびインタフェース２４０を介して、センサ１２０から入力された信号を画像生成装置２００へ出力する。ここで、センサ１２０から入力された信号には、上述した視線の向きを推定可能な情報が含まれる。あるいは、センサ１２０から入力された信号は、インタフェース１６０を介して直接、画像生成装置２００の制御回路２３０へ出力されてもよい。インタフェース１６０は、例えば、無線通信装置とし、無線通信を介して画像生成装置２００との間で情報の送受信を行ってもよい。

画像生成装置２００は、操作部２１０と、記憶部２２０と、制御回路２３０と、インタフェース２４０と、を備える。

操作部２１０は、ユーザの操作を受け付ける。操作部２１０は、例えば、キーボード、ボタン、タッチスクリーン等の入力デバイスを用いることができる。操作部２１０は、制御回路２３０と電気的に接続されている。操作部２１０は、操作に応じた情報を制御回路２３０に出力する。

記憶部２２０は、プログラム及びデータを記憶する。記憶部２２０は、制御回路２３０の処理結果を一時的に記憶する。記憶部２２０は、記憶媒体を含む。記憶媒体は、例えば、ＲＯＭ、ＲＡＭ、メモリカード、光ディスク、又は光磁気ディスク等を含む。記憶部２２０は、表示装置１００に表示させる画像のデータを記憶してもよい。

記憶部２２０は、例えば、制御プログラム２１１、ＶＲアプリケーション２１２等を記憶する。制御プログラム２１１は、例えば、画像生成装置２００を稼働させるための各種制御に関する機能を提供できる。ＶＲアプリケーション２１２は、ＶＲ画像を表示装置１００に表示させる機能を提供できる。記憶部２２０は、例えば、センサ１２０の検出結果を示すデータ等の表示装置１００から入力された各種情報を記憶できる。

制御回路２３０は、例えば、ＭＣＵ（Micro Control Unit）、ＣＰＵ（Central Processing Unit）等を含む。制御回路２３０は、画像生成装置２００の動作を統括的に制御できる。制御回路２３０の各種機能は、制御回路２３０の制御に基づいて実現される。

制御回路２３０は、例えば、表示する画像を生成するＧＰＵ（Graphics Processing Unit）を含む。ＧＰＵは、表示装置１００に表示する画像を生成する。制御回路２３０は、ＧＰＵが生成した画像を、インタフェース２４０を介して表示装置１００に出力する。本実施形態では、画像生成装置２００の制御回路２３０は、ＧＰＵを含む場合について説明するが、これに限定されない。例えば、ＧＰＵは、表示装置１００又は表示装置１００の画像分離回路１５０に設けてもよい。この場合、表示装置１００は、例えば、画像生成装置２００、外部の電子機器等からデータを取得し、当該データに基づいてＧＰＵが画像を生成すればよい。

インタフェース２４０には、ケーブル３００（図１参照）が接続されるコネクタを含む。インタフェース２４０は、ケーブル３００を介して、表示装置１００からの信号が入力される。インタフェース２４０は、制御回路２３０から入力された信号を、ケーブル３００を介して表示装置１００へ出力する。インタフェース２４０は、例えば、無線通信装置とし、無線通信を介して表示装置１００との間で情報の送受信を行ってもよい。

制御回路２３０は、ＶＲアプリケーション２１２を実行すると、ユーザ（表示装置１００）の動きに応じた画像を表示装置１００に表示させる。制御回路２３０は、画像を表示装置１００に表示させた状態で、ユーザ（表示装置１００）の変化を検出すると、当該変化した方向の画像へ表示装置１００に表示している画像を変化させる。制御回路２３０は、画像の作成開始時に、仮想空間上の基準視点及び基準視線に基づく画像を作成し、ユーザ（表示装置１００）の変化を検出した場合、表示させている画像を作成する際の視点又は視線を、基準視点又は基準視線方向からユーザ（表示装置１００）の動きに応じて変更し、変更した視点又は視線に基づく画像を表示装置１００に表示させる。

例えば、制御回路２３０は、センサ１２０の検出結果に基づいて、ユーザの頭部の右方向への移動を検出する。この場合、制御回路２３０は、現在表示させている画像から右方向へ視線を変化させた場合の画像へ変化させる。ユーザは、表示装置１００に表示されている画像の右方向の画像を視認することができる。

例えば、制御回路２３０は、センサ１２０の検出結果に基づいて、表示装置１００の移動を検出すると、検出した移動に応じて画像を変化させる。制御回路２３０は、表示装置１００が前方へ移動したことを検出した場合、現在表示させている画像の前方へ移動した場合の画像へ変化させる。制御回路２３０は、表示装置１００が後方方向へ移動したことを検出した場合、現在表示させている画像の後方へ移動した場合の画像へ変化させる。ユーザは、表示装置１００に表示されている画像から、自身の移動方向の画像を視認することができる。

図４は、実施形態１に係る表示領域を表す回路図である。以下、上述した走査線ＧＬは、複数の走査線Ｇ１、Ｇ２、Ｇ３を総称している。上述した信号線ＳＬは、複数の信号線Ｓ１、Ｓ２、Ｓ３を総称している。図４に示す例では、走査線ＧＬと信号線ＳＬとが直交しているが、これに限定されない。例えば、走査線ＧＬと信号線ＳＬとは直交していなくても良い。

図４に示すように、本開示において、画素Ｐｉｘは、例えば赤（第１色：Ｒ）を表示するための画素ＰｉｘＲ、緑（第２色：Ｇ）を表示するための画素ＰｉｘＧ、青（第３色：Ｂ）を表示するための画素ＰｉｘＢを含む。表示領域１１１には、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢのスイッチング素子ＴｒＤ１、ＴｒＤ２、ＴｒＤ３、信号線ＳＬ、走査線ＧＬ等が形成されている。信号線Ｓ１、Ｓ２、Ｓ３は、各画素電極ＰＥ１、ＰＥ２、ＰＥ３（図６参照）に画素信号を供給するための配線である。走査線Ｇ１、Ｇ２、Ｇ３は、各スイッチング素子ＴｒＤ１、ＴｒＤ２、ＴｒＤ３を駆動するゲート信号を供給するための配線である。

画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢは、それぞれスイッチング素子ＴｒＤ１、ＴｒＤ２、ＴｒＤ３及び液晶層ＬＣの容量を備えている。スイッチング素子ＴｒＤ１、ＴｒＤ２、ＴｒＤ３は、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のＴＦＴで構成されている。後述する画素電極ＰＥ１、ＰＥ２、ＰＥ３と共通電極ＣＯＭとの間に第６絶縁膜１６（図６参照）が設けられ、これらによって図４に示す保持容量Ｃｓが形成される。

図４に示すカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、例えば赤（第１色：Ｒ）、緑（第２色：Ｇ）、青（第３色：Ｂ）の３色に着色された色領域が周期的に配列されている。上述した図４に示す各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢに、Ｒ、Ｇ、Ｂの３色の色領域が１組として対応付けられる。そして、３色の色領域に対応する画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢを１組の画素Ｐｉｘとされる。なお、カラーフィルタは、４色以上の色領域を含んでいてもよい。

図５は、実施形態１に係る表示パネルの一例を示す模式図である。図６は、実施形態１に係る表示パネルの断面を模式的に示す断面図である。

図５に示すように、表示パネル１１０には、基板端部の辺１１０ｅ１、辺１１０ｅ２、辺１１０ｅ３、辺１１０ｅ４がある。表示パネルの基板端部の辺１１０ｅ１、辺１１０ｅ２、辺１１０ｅ３、辺１１０ｅ４と、表示領域１１１との間は、周辺領域と呼ばれる。

走査線駆動回路１１４は、表示パネル１１０の基板端部の辺１１０ｅ１と表示領域１１１との間の周辺領域に配置されている。信号線接続回路１１３は、表示パネル１１０の基板端部の辺１１０ｅ４と表示領域１１１との間の周辺領域に配置されている。ドライバＩＣ１１５は、表示パネル１１０の基板端部の辺１１０ｅ４と表示領域１１１との間の周辺領域に配置されている。本実施形態では、表示パネル１１０の基板端部の辺１１０ｅ３、辺１１０ｅ４は、Ｘ方向と平行である。表示パネル１１０の基板端部の辺１１０ｅ１、辺１１０ｅ２は、Ｙ方向と平行である。

図５に示す例において、信号線ＳＬはＹ方向と平行に延在し、走査線ＧＬはＸ方向と平行に延在する。図５に示すように、本開示において、走査線ＧＬが延在する方向は、信号線ＳＬが延在する方向と直交であるので、例えば、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢは、長方形である。図５に示す例では、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢが長方形を例示したが、長方形に限られない。例えば、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢは、平行四辺形であっても良い。なお、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢは、画素ＰｉｘＳと呼ぶこともある。

次に、表示パネル１１０の断面構造について、図６を参照して説明する。図６において、アレイ基板ＳＵＢ１は、ガラス基板や樹脂基板などの透光性を有する第１絶縁基板１０を基体としている。アレイ基板ＳＵＢ１は、第１絶縁基板１０の対向基板ＳＵＢ２と対向する側に、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第５絶縁膜１５、第６絶縁膜１６、信号線Ｓ１からＳ３、画素電極ＰＥ１からＰＥ３、共通電極ＣＯＭ、第１配向膜ＡＬ１などを備えている。以下の説明において、アレイ基板ＳＵＢ１から対向基板ＳＵＢ２に向かう方向を上方、あるいは、単に上と称する。

第１絶縁膜１１は、第１絶縁基板１０の上に位置している。第２絶縁膜１２は、第１絶縁膜１１の上に位置している。第３絶縁膜１３は、第２絶縁膜１２の上に位置している。信号線Ｓ１からＳ３は、第３絶縁膜１３の上に位置している。第４絶縁膜１４は、第３絶縁膜１３の上に位置し、信号線Ｓ１からＳ３を覆っている。

必要があれば、第４絶縁膜１４の上には、配線を配置してもよい。この配線は、第５絶縁膜１５によって覆われることになる。本実施形態では、配線を省略している。第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、及び、第６絶縁膜１６は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。第４絶縁膜１４及び第５絶縁膜１５は、透光性を有する樹脂材料によって形成され、無機系材料によって形成された他の絶縁膜と比べて厚い膜厚を有している。ただし、第５絶縁膜１５については無機系材料によって形成されたものであってもよい。

共通電極ＣＯＭは、第５絶縁膜１５の上に位置している。共通電極ＣＯＭは、第６絶縁膜１６によって覆われている。第６絶縁膜１６は、例えば、シリコン酸化物やシリコン窒化物などの透光性を有する無機系材料によって形成されている。

画素電極ＰＥ１からＰＥ３は、第６絶縁膜１６の上に位置し、第６絶縁膜１６を介して共通電極ＣＯＭと対向している。画素電極ＰＥ１からＰＥ３、及び、共通電極ＣＯＭは、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透光性を有する導電材料によって形成されている。画素電極ＰＥ１からＰＥ３は、第１配向膜ＡＬ１によって覆われている。第１配向膜ＡＬ１は、第６絶縁膜１６も覆っている。

対向基板ＳＵＢ２は、ガラス基板や樹脂基板などの透光性を有する第２絶縁基板２０を基体としている。対向基板ＳＵＢ２は、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に、遮光層ＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

図６に示すように、遮光層ＢＭは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置している。そして、遮光層ＢＭは、画素電極ＰＥ１からＰＥ３とそれぞれ対向する開口の大きさを規定している。遮光層ＢＭは、黒色の樹脂材料や、遮光性の金属材料によって形成されている。

カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置し、それぞれの端部が遮光層ＢＭに重なっている。カラーフィルタＣＦＲは、画素電極ＰＥ１と対向している。カラーフィルタＣＦＧは、画素電極ＰＥ２と対向している。カラーフィルタＣＦＢは、画素電極ＰＥ３と対向している。一例では、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、それぞれ青色、赤色、緑色に着色された樹脂材料によって形成されている。

オーバーコート層ＯＣは、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを覆っている。オーバーコート層ＯＣは、透光性を有する樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、例えば、水平配向性を示す材料によって形成されている。

以上説明したように、対向基板ＳＵＢ２は、遮光層ＢＭ、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢなどを備えている。遮光層ＢＭは、図４に示した走査線Ｇ１、Ｇ２、Ｇ３、信号線Ｓ１、Ｓ２、Ｓ３、コンタクト部ＰＡ１、ＰＡ２、ＰＡ３、スイッチング素子ＴｒＤ１、ＴｒＤ２、ＴｒＤ３などの配線部と対向する領域に配置されている。

図６において、対向基板ＳＵＢ２は、３色のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢを備えていたが、青色、赤色、及び、緑色とは異なる他の色、例えば白色、透明、イエロー、マゼンタ、シアンなどのカラーフィルタを含む４色以上のカラーフィルタを備えていてもよい。また、これらのカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは、アレイ基板ＳＵＢ１に備えられていてもよい。

また、図６において、カラーフィルタＣＦは対向基板ＳＵＢ２に設けられているが、アレイ基板ＳＵＢ１にカラーフィルタＣＦを備える、所謂ＣＯＡ（Ｃｏｌｏｒ ｆｉｌｔｅｒ ｏｎ Ａｒｒａｙ）の構造であってもよい。

上述したアレイ基板ＳＵＢ１及び対向基板ＳＵＢ２は、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。液晶層ＬＣは、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に封入されている。液晶層ＬＣは、誘電率異方性が負のネガ型液晶材料、あるいは、誘電率異方性が正のポジ型液晶材料によって構成されている。

アレイ基板ＳＵＢ１がバックライトユニットＩＬと対向し、対向基板ＳＵＢ２が表示面側に位置する。バックライトユニットＩＬとしては、種々の形態のものが適用可能であるが、その詳細な構造については説明を省略する。

第１偏光板ＰＬ１を含む第１光学素子ＯＤ１は、第１絶縁基板１０の外面、あるいは、バックライトユニットＩＬと対向する面に配置される。第２偏光板ＰＬ２を含む第２光学素子ＯＤ２は、第２絶縁基板２０の外面、あるいは、観察位置側の面に配置される。第１偏光板ＰＬ１の第１偏光軸及び第２偏光板ＰＬ２の第２偏光軸は、例えばＸ－Ｙ平面においてクロスニコルの位置関係にある。なお、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、位相差板などの他の光学機能素子を含んでいてもよい。

例えば、液晶層ＬＣがネガ型液晶材料である場合であって、液晶層ＬＣに電圧が印加されていない状態では、液晶分子ＬＭは、Ｘ－Ｙ平面内において、その長軸がＸ方向に沿う方向に初期配向している。一方、液晶層ＬＣに電圧が印加された状態、つまり、画素電極ＰＥ１からＰＥ３と共通電極ＣＯＭとの間に電界が形成されたオン時において、液晶分子ＬＭは、電界の影響を受けてその配向状態が変化する。オン時において、入射した直線偏光は、その偏光状態が液晶層ＬＣを通過する際に液晶分子ＬＭの配向状態に応じて変化する。

図７は、実施形態１に係る画素配列の一例を示す図である。図８は、隣接する画素間において互いの電気力線による影響を説明するための表示パネルの概略断面図である。なお、図７では、画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）のＹ方向の距離をＰｈ１、Ｘ方向の距離をＰｗ１としている。また、図８では、本開示において説明に必要な構成要素のみを示し、それ以外の構成要素は省略あるいは簡略化している。

図７に示すように、本実施形態に係る表示パネル１１０は、画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）のカラーフィルタＣＦ（ＣＦＲ、ＣＦＧ、ＣＦＢ）が遮光層ＢＭにより区切られている。画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）は、カラーフィルタＣＦ（ＣＦＲ、ＣＦＧ、ＣＦＢ）が設けられた開口部から、バックライトユニットＩＬから放射された光が透過して、各色（青色、赤色、緑色）を発する。

画素ＰｉｘＳは、画素電極ＰＥ１、ＰＥ２、ＰＥ３に画素電圧が印加され、画素電極ＰＥ１、ＰＥ２、ＰＥ３と共通電極ＣＯＭとの間に電位差が生じると、図８に破線で示したように、画素電極ＰＥ１、ＰＥ２、ＰＥ３の表面から出て共通電極ＣＯＭの表面に至る電気力線を有するような電界が生じる。

表示領域１１１における画素密度が高くなるに従い、図８に示した画素ＰｉｘＳ間において互いの電気力線により受ける影響が大きくなる。これにより、画素ＰｉｘＳ間で互いの電気力線が影響して色ズレが発生し、表示色彩の精度が低下する可能性がある。

具体的には、例えば、表示領域１１１における画素密度が５３８ｐｐｉ（画素ＰｉｘＳ間のＹ方向の距離Ｐｈ１が４７．２５μｍ、画素ＰｉｘＳ間のＸ方向の距離Ｐｗ１が１５．７５μｍ）である場合と、表示領域１１１における画素密度が８０６ｐｐｉ（画素ＰｉｘＳ間のＹ方向の距離Ｐｈ１が３１．５μｍ、画素ＰｉｘＳ間のＸ方向の距離Ｐｗ１が１０．５μｍ）である場合とでは、表示領域１１１における画素密度が８０６ｐｐｉである場合に、画素ＰｉｘＳ間の電気力線が影響し合うことによる色ズレが顕著に発生する。

図９は、白色表示と各色の画素を単色表示した場合との表示の相対強度を示す図である。図９において、縦軸は、画素ＰｉｘＳの最大明るさを１に正規化した値を示し、横軸は、画素ＰｉｘＳに供給される画素信号の階調値を示している。図９では、画素ＰｉｘＳに供給される画素信号がそれぞれ８ビットの値（「０」を最小値とし、「２５５」を最大値とする数値）で表される場合について例示している。

図９に示すように、白色表示と各色の画素ＰｉｘＳを単色表示した場合とでは、表示の相対強度が同等となる階調値が異なる。例えば、表示の相対強度が低い領域、すなわち相対的に暗い表示を行う場合に、白色表示と各色の画素ＰｉｘＳを単色表示した場合とで表示の相対強度が同等となる階調値のズレが大きくなる。具体的には、図９に示すように、表示の相対強度が「０．６」である場合よりも、表示の相対強度が「０．２」である場合の方が、白色表示を行った場合の階調値に対し、各色の画素ＰｉｘＳを単色表示した場合の階調値のズレが大きい。なお、表示の相対強度が同等となる白色表示と単色表示との間の階調値のズレの大きさは、表示領域１１１における画素密度、画素ＰｉｘＳのＸ方向の幅、画素ＰｉｘＳのＹ方向の幅、画素ＰｉｘＳ間のＸ方向の距離Ｐｗ１、及び画素ＰｉｘＳ間のＹ方向の距離Ｐｈ１等、画素ＰｉｘＳ間の電気力線の影響度合いにより異なる。

本開示では、画素ＰｉｘＳ間の電気力線の影響度合いにより異なる階調値を補正するものである。ここで、階調値の補正は、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの階調がどのような組みあわせになっても、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢがそれぞれに与えられた階調に対して同じ相対強度となるように補正するのが好ましい。本開示では、一例として、白色（すなわち、画素ＰｉｘＲの強度＝画素ＰｉｘＧの強度＝画素ＰｉｘＢの強度）の表示を基準として、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの強度のどれか一つ以上が一致しない場合の一般的な表示について、白色表示における各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの相対強度からのズレを補正する。

まず、図７に示した第１例の画素構成における画素階調補正の必要性について説明する。図７において、ｍ行ｎ列に存在する画素ＰｉｘＳ_ｍ，ｎを画素階調の補正対象としている。また、図７に示す第１例の画素構成では、各色の画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）のＸ方向の幅、Ｙ方向の幅、Ｘ方向の距離Ｐｗ１、及びＹ方向の距離Ｐｈ１はそれぞれ等しい値としている。

図７に示した第１例の画素構成では、画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）のＹ方向の距離Ｐｈ１は、画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）のＸ方向の距離Ｐｗ１に比べて大きい。このような画素配列では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対してＹ方向に隣接する画素ＰｉｘＳ_{ｍ，ｎ－１}及び画素ＰｉｘＳ_{ｍ，ｎ＋１}の電気力線による影響は、画素ＰｉｘＳ_ｍ，ｎに対してＸ方向に隣接する画素ＰｉｘＳ_{ｍ－１，ｎ}及び画素ＰｉｘＳ_{ｍ＋１，ｎ}の電気力線による影響よりも小さい。

具体的には、上記において画素ＰｉｘＳ間の電気力線が影響し合うことによる色ズレが顕著に発生する一例として挙げたように、表示領域１１１における画素密度が８０６ｐｐｉである場合、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対して１０．５μｍ（＝Ｐｗ１）でＸ方向に隣接する画素ＰｉｘＳ_{ｍ－１，ｎ}及び画素ＰｉｘＳ_{ｍ＋１，ｎ}の電気力線による影響が顕著であり、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対して３１．５μｍ（＝Ｐｈ１）でＹ方向に隣接する画素ＰｉｘＳ_{ｍ，ｎ－１}及び画素ＰｉｘＳ_{ｍ，ｎ＋１}の電気力線による影響は極めて小さい。すなわち、図７に示した第１例の画素構成では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対してＹ方向に隣接する画素ＰｉｘＳ_{ｍ，ｎ－１}及び画素ＰｉｘＳ_{ｍ，ｎ＋１}の電気力線による影響を考慮する必要がない場合がある。

図１０は、実施形態１に係る画素配列の第２例を示す図である。図１０に示した第２例の画素配列では、画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）のＹ方向の距離Ｐｈ１と、画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）のＸ方向の距離Ｐｗ１との差は、図７に示した第１例の画素構成よりも小さい。このような画素配列では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対してＸ方向に隣接する画素ＰｉｘＳ_{ｍ－１，ｎ}及び画素ＰｉｘＳ_{ｍ＋１，ｎ}の電気力線による影響に加え、画素ＰｉｘＳ_ｍ，ｎに対してＹ方向に隣接する画素ＰｉｘＳ_{ｍ，ｎ－１}及び画素ＰｉｘＳ_{ｍ，ｎ＋１}の電気力線による影響を考慮する必要がある。具体的に、図１０に示した第２例の画素配列における画素密度としては、例えば２０００ｐｐｉ以上を想定している。このような高精細パネルでは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対し、Ｘ方向及びＹ方向に隣接する画素の電気力線による影響を考慮した画素階調補正を行うことが好ましい。

図１１は、実施形態１に係る画素配列の第３例を示す図である。図１１に示した第３例の画素構成では、特定の画素ＰｉｘＳ（例えば、画素ＰｉｘＧ）のＸ方向の幅が他の画素ＰｉｘＳ（例えば、画素ＰｉｘＲ、ＰｉｘＢ）よりも狭くなっている。このような画素配列では、Ｘ方向の幅が大きい画素ＰｉｘＳ（例えば、画素ＰｉｘＲ、ＰｉｘＢ）を、画素階調の補正対象から除外しても良い場合がある。

図１２は、実施形態１に係る画素階調補正回路を示すブロック図である。図１２に示すように、本実施形態では、表示装置１００に画素階調補正回路１１６を設けている。画素階調補正回路１１６は、例えば、図３に示すドライバＩＣ１１５に設けられる。本開示において、画素階調補正回路１１６は、「画素階調補正部」に対応する。

画素階調補正回路１１６の出力は、ＤＡＣ１１７によりＤＡ変換され、表示領域１１１に出力される。ＤＡＣ１１７は、例えば、図３に示すドライバＩＣ１１５に設けられる。

画素階調補正回路１１６及びＤＡＣ１１７を設ける構成部は、ドライバＩＣ１１５に限定されず、例えば、ドライバＩＣ１１５とは異なる構成部に画素階調補正回路１１６及びＤＡＣ１１７が設けられた態様であっても良いし、画素階調補正回路１１６及びＤＡＣ１１７を独立した構成部として備えた構成であっても良い。また、例えばガンマ補正やホワイトバランス補正等の画像調整処理は、画素階調補正回路１１６の前段で行われる構成であることが好ましい。

画素階調補正回路１１６は、下記（１）式及び下記（２）式を用いて、画素ＰｉｘＳごとの画素階調補正処理を行う。

Ｖｏ_ｍ，ｎ＝Ｖｉ_ｍ，ｎ
－ｆ（Ｖｉ_ｍ，ｎ）×｛Ｓ_Ｌ（Ｖｉ_{ｍ－１，ｎ}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｒ（Ｖｉ_{ｍ＋１，ｎ}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｕ（Ｖｉ_{ｍ，ｎ－１}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｄ（Ｖｉ_{ｍ，ｎ＋１}－Ｖｉ_ｍ，ｎ）｝
・・・（１）

ｆ（Ｖｉ_ｍ，ｎ）＝ｆ_ｑ（ｘ）＝Ａ_ｑｘ^３＋Ｃ_ｑｘ^２＋Ｄ_ｑｘ＋Ｅ_ｑ・・・（２）

上記（１）式において、Ｖｉ_ｍ，ｎは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対する、画素階調補正回路１１６への画素階調の入力値（入力階調値）を示す。ｆ（Ｖｉ_ｍ，ｎ）は、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが隣接画素から影響を受ける受け易さ、すなわち、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数である。Ｖｏ_ｍ，ｎは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対する入力階調値Ｖｉ_ｍ，ｎを補正した画素階調補正回路１１６の出力値（出力階調値）、すなわち、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに出力する階調値である補正後の階調値を示す。

すなわち、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対する補正量は、以下の２項目の積で表現できる。第１には、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが本来表示すべき入力階調値Ｖｉ_ｍ，ｎに応じて値が変わる、「隣接画素から影響を受ける感受性を示す値（（１）式に示すｆ（Ｖｉ_ｍ，ｎ）項）」である。第２には、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが本来表示すべき入力階調値Ｖｉ_ｍ，ｎと、当該画素に隣接する画素が本来表示すべき入力階調値との差に所定の係数を掛けたもの、すなわち、「隣接画素が画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに与える影響の強さを示す値（（１）式に示す｛Ｓ_Ｌ（Ｖｉ_{ｍ－１，ｎ}－Ｖｉ_ｍ，ｎ）＋Ｓ_Ｒ（Ｖｉ_{ｍ＋１，ｎ}－Ｖｉ_ｍ，ｎ）＋Ｓ_Ｕ（Ｖｉ_{ｍ，ｎ－１}－Ｖｉ_ｍ，ｎ）＋Ｓ_Ｄ（Ｖｉ_{ｍ，ｎ＋１}－Ｖｉ_ｍ，ｎ）｝項）」である。この「隣接画素から影響を受ける感受性を示す値」と「隣接画素が画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに与える影響の強さを示す値」との積を、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが本来表示すべき入力階調値Ｖｉ_ｍ，ｎから差し引く。この結果として得られた出力階調値Ｖｏ_ｍ，ｎ（（１）式参照）を、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに与える。これにより、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎにおいて本来表示すべき表示強度が得られる。以下、「隣接画素が画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに与える影響の強さを示す値」を算出するための係数（以下、単に「隣接画素が与える影響の強さを示す係数」とも称する）について説明する。

Ｓ_Ｌは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＳ_{ｍ－１，ｎ}が画素ＰｉｘＳ_ｍ，ｎに与える影響の強さを示す係数である。Ｓ_Ｒは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＳ_{ｍ＋１，ｎ}が画素ＰｉｘＳ_ｍ，ｎに与える影響の強さを示す係数である。Ｓ_Ｕは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＳ_{ｍ，ｎ－１}が画素ＰｉｘＳ_ｍ，ｎに与える影響の強さを示す係数である。Ｓ_Ｄは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＳ_{ｍ，ｎ＋１}が画素ＰｉｘＳ_ｍ，ｎに与える影響の強さを示す係数である。これらの各係数Ｓ_Ｌ、Ｓ_Ｒ、Ｓ_Ｕ、Ｓ_Ｄは、表示領域１１１の画素配列や、画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）の画素電極ＰＥの形状や向き等に応じて予め設定されている。

Ｖｉ_{ｍ－１，ｎ}は、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＳ_{ｍ－１，ｎ}に対する、画素階調補正回路１１６への入力階調値、すなわち、画素階調の補正前の入力値を示す。Ｖｉ_{ｍ＋１，ｎ}は、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＳ_{ｍ＋１，ｎ}に対する、画素階調補正回路１１６への入力階調値、すなわち、画素階調の補正前の入力値を示す。Ｖｉ_{ｍ，ｎ－１}は、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＳ_{ｍ，ｎ－１}に対する、画素階調補正回路１１６への入力階調値、すなわち、画素階調の補正前の入力値を示す。Ｖｉ_{ｍ，ｎ＋１}は、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＳ_{ｍ，ｎ＋１}に対する、画素階調補正回路１１６への入力階調値、すなわち、画素階調の補正前の入力値を示す。

また、上記（２）式において、ｆ_ｑ（ｘ）は、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数である。（２）式における関数ｆ_ｑ（ｘ）は、上記（１）式に示す関数ｆ（Ｖｉ_ｍ，ｎ）と同一である。また、上記（２）式において、ｘは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対する、画素階調補正回路１１６への入力階調値、すなわち、画素階調の補正前の入力値を示す。（２）式における入力階調値ｘは、上記（１）式に示す入力階調値Ｖｉ_ｍ，ｎと同一である。Ａ_ｑ、Ｃ_ｑ、Ｄ_ｑ、Ｅ_ｑは、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが隣接画素から影響を受ける感受性に応じて予め設定された係数を示す。

図１３は、画素階調の補正対象となる画素が隣接画素から影響を受ける感受性を示す関数の一例を示す図である。図１３において、横軸は画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対する画素階調の入力値ｘを示し、縦軸は画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数ｆ_ｑ（ｘ）の値を示している。

図１３に示すように、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数ｆ_ｑ（ｘ）（以下、単に「関数ｆ_ｑ（ｘ）」とも称する）は、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対する、画素階調補正回路１１６への入力階調値ｘ（以下、単に「入力階調値ｘ」とも称する）の大きさにより異なる値となる。具体的に、関数ｆ_ｑ（ｘ）は、図９に示す白色表示と各色の画素ＰｉｘＳを単色表示した場合との表示の相対強度において、表示の相対強度が同等となる階調値のズレの大きさに対応した値となる。例えば、図９に示すように、表示の相対強度が低い領域、すなわち、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対する入力階調値ｘが小さい領域では、関数ｆ_ｑ（ｘ）の値が大きくなる。

上述のようにして予め求めた関数ｆ_ｑ（ｘ）を用いて、上記（１）式及び上記（２）式により画素ＰｉｘＳごとの画素階調補正処理を行うことで、白色表示を行った場合の階調値に対する画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）の階調値のズレを補正することができる。より正確には、白色表示（すなわち表示しようとする画像の各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの階調値が全て一致する）の場合の表示強度（３刺激値）を正として、白色表示ではない（すなわち表示しようとする画像の各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの階調値のデータの中に一致しない階調がある）場合に、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの表示強度を、表示しようとする画像表示として期待される強度になる様に補償する事ができる。以下、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢにおける画素階調補正式について説明する。

図７に示す第１例の画素構成では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが画素ＰｉｘＲである場合、画素ＰｉｘＲ_ｍ，ｎの入力階調値をＲｉ_ｍ，ｎ（＝ｘ）、画素ＰｉｘＲ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数をｆ（Ｒｉ_ｍ，ｎ）（＝ｆ_Ｒ（ｘ））、画素ＰｉｘＲ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＢ_{ｍ－１，ｎ}に対する入力階調値をＢｉ_{ｍ－１，ｎ}、画素ＰｉｘＲ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＧ_{ｍ＋１，ｎ}に対する入力階調値をＧｉ_{ｍ＋１，ｎ}、画素ＰｉｘＲ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＲ_{ｍ，ｎ－１}に対する入力階調値をＲｉ_{ｍ，ｎ－１}、画素ＰｉｘＲ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＲ_{ｍ，ｎ＋１}に対する入力階調値をＲｉ_{ｍ，ｎ＋１}、画素ＰｉｘＲ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＢ_{ｍ－１，ｎ}が与える影響の強さを示す係数をＳＲ_Ｌ、画素ＰｉｘＲ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＧ_{ｍ＋１，ｎ}が与える影響の強さを示す係数をＳＲ_Ｒ、画素ＰｉｘＲ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＲ_{ｍ，ｎ－１}が与える影響の強さを示す係数をＳＲ_Ｕ、画素ＰｉｘＲ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＲ_{ｍ，ｎ＋１}が与える影響の強さを示す係数をＳＲ_Ｄ、画素ＰｉｘＲ_ｍ，ｎが隣接画素から影響を受ける感受性に応じて設定された係数をＡ_Ｒ、Ｃ_Ｒ、Ｄ_Ｒ、Ｅ_Ｒとしたとき、画素ＰｉｘＲ_ｍ，ｎに対する補正後の階調値、すなわち、画素階調補正回路１１６の出力値である出力階調値Ｒｏ_ｍ，ｎは、下記（３）式及び下記（４）式で示される。

Ｒｏ_ｍ，ｎ＝Ｒｉ_ｍ，ｎ
－ｆ（Ｒｉ_ｍ，ｎ）×｛ＳＲ_Ｌ（Ｂｉ_{ｍ－１，ｎ}－Ｒｉ_ｍ，ｎ）
＋ＳＲ_Ｒ（Ｇｉ_{ｍ＋１，ｎ}－Ｒｉ_ｍ，ｎ）
＋ＳＲ_Ｕ（Ｒｉ_{ｍ，ｎ－１}－Ｒｉ_ｍ，ｎ）
＋ＳＲ_Ｄ（Ｒｉ_{ｍ，ｎ＋１}－Ｒｉ_ｍ，ｎ）｝
・・・（３）

ｆ（Ｒｉ_ｍ，ｎ）＝ｆ_Ｒ（ｘ）＝Ａ_Ｒｘ^３＋Ｃ_Ｒｘ^２＋Ｄ_Ｒｘ＋Ｅ_Ｒ・・・（４）

また、図７に示す第１例の画素構成では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが画素ＰｉｘＧである場合、画素ＰｉｘＧ_ｍ，ｎの入力階調値をＧｉ_ｍ，ｎ（＝ｘ）、画素ＰｉｘＧ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数をｆ（Ｇｉ_ｍ，ｎ）（＝ｆ_Ｇ（ｘ））、画素ＰｉｘＧ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＢ_{ｍ－１，ｎ}に対する入力階調値をＢｉ_{ｍ－１，ｎ}、画素ＰｉｘＲ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＲ_{ｍ＋１，ｎ}に対する入力階調値をＲｉ_{ｍ＋１，ｎ}、画素ＰｉｘＧ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＧ_{ｍ，ｎ－１}に対する入力階調値をＧｉ_{ｍ，ｎ－１}、画素ＰｉｘＧ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＧ_{ｍ，ｎ＋１}に対する入力階調値をＧｉ_{ｍ，ｎ＋１}、画素ＰｉｘＧ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＢ_{ｍ－１，ｎ}が与える影響の強さを示す係数をＳＧ_Ｌ、画素ＰｉｘＲ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＲ_{ｍ＋１，ｎ}が与える影響の強さを示す係数をＳＧ_Ｒ、画素ＰｉｘＧ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＧ_{ｍ，ｎ－１}が与える影響の強さを示す係数をＳＧ_Ｕ、画素ＰｉｘＧ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＧ_{ｍ，ｎ＋１}が与える影響の強さを示す係数をＳＧ_Ｄ、画素ＰｉｘＧ_ｍ，ｎが隣接画素から影響を受ける感受性に応じて設定された係数をＡ_Ｇ、Ｃ_Ｇ、Ｄ_Ｇ、Ｅ_Ｇとしたとき、画素ＰｉｘＧ_ｍ，ｎに対する補正後の階調値、すなわち、画素階調補正回路１１６の出力値である出力階調値Ｇｏ_ｍ，ｎは、下記（５）式及び下記（６）式で示される。

Ｇｏ_ｍ，ｎ＝Ｇｉ_ｍ，ｎ
－ｆ（Ｇｉ_ｍ，ｎ）×｛ＳＧ_Ｌ（Ｒｉ_{ｍ－１，ｎ}－Ｇｉ_ｍ，ｎ）
＋ＳＧ_Ｒ（Ｂｉ_{ｍ＋１，ｎ}－Ｇｉ_ｍ，ｎ）
＋ＳＧ_Ｕ（Ｇｉ_{ｍ，ｎ－１}－Ｇｉ_ｍ，ｎ）
＋ＳＧ_Ｄ（Ｇｉ_{ｍ，ｎ＋１}－Ｇｉ_ｍ，ｎ）｝
・・・（５）

ｆ（Ｇｉ_ｍ，ｎ）＝ｆ_Ｇ（ｘ）＝Ａ_Ｇｘ^３＋Ｃ_Ｇｘ^２＋Ｄ_Ｇｘ＋Ｅ_Ｇ・・・（６）

また、図７に示す第１例の画素構成では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが画素ＰｉｘＢである場合、画素ＰｉｘＢ_ｍ，ｎの入力階調値をＢｉ_ｍ，ｎ（＝ｘ）、画素ＰｉｘＢ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数をｆ（Ｂｉ_ｍ，ｎ）（＝ｆ_Ｂ（ｘ））、画素ＰｉｘＢ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＧ_{ｍ－１，ｎ}に対する入力階調値をＧｉ_{ｍ－１，ｎ}、画素ＰｉｘＢ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＲ_{ｍ＋１，ｎ}に対する入力階調値をＲｉ_{ｍ＋１，ｎ}、画素ＰｉｘＢ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＢ_{ｍ，ｎ－１}に対する入力階調値をＢｉ_{ｍ，ｎ－１}、画素ＰｉｘＢ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＢ_{ｍ，ｎ＋１}に対する入力階調値をＢｉ_{ｍ，ｎ＋１}、画素ＰｉｘＢ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＧ_{ｍ－１，ｎ}が与える影響の強さを示す係数をＳＢ_Ｌ、画素ＰｉｘＢ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＲ_{ｍ＋１，ｎ}が与える影響の強さを示す係数をＳＢ_Ｒ、画素ＰｉｘＢ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＢ_{ｍ，ｎ－１}が与える影響の強さを示す係数をＳＢ_Ｕ、画素ＰｉｘＢ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＢ_{ｍ，ｎ＋１}が与える影響の強さを示す係数をＳＢ_Ｄ、画素ＰｉｘＢ_ｍ，ｎが隣接画素から影響を受ける感受性に応じて設定された係数をＡ_Ｂ、Ｃ_Ｂ、Ｄ_Ｂ、Ｅ_Ｂとしたとき、画素ＰｉｘＢ_ｍ，ｎに対する補正後の階調値、すなわち、画素階調補正回路１１６の出力値である出力階調値Ｂｏ_ｍ，ｎは、下記（７）式及び下記（８）式で示される。

Ｂｏ_ｍ，ｎ＝Ｂｉ_ｍ，ｎ
－ｆ（Ｂｉ_ｍ，ｎ）×｛ＳＢ_Ｌ（Ｇｉ_{ｍ－１，ｎ}－Ｂｉ_ｍ，ｎ）
＋ＳＢ_Ｒ（Ｒｉ_{ｍ＋１，ｎ}－Ｂｉ_ｍ，ｎ）
＋ＳＢ_Ｕ（Ｂｉ_{ｍ，ｎ－１}－Ｂｉ_ｍ，ｎ）
＋ＳＢ_Ｄ（Ｂｉ_{ｍ，ｎ＋１}－Ｂｉ_ｍ，ｎ）｝
・・・（７）

ｆ（Ｂｉ_ｍ，ｎ）＝ｆ_Ｂ（ｘ）＝Ａ_Ｂｘ^３＋Ｃ_Ｂｘ^２＋Ｄ_Ｂｘ＋Ｅ_Ｂ・・・（８）

なお、図７に示す第１例の画素構成において説明したように、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに対してＹ方向に隣接する画素ＰｉｘＳ_{ｍ，ｎ－１}及び画素ＰｉｘＳ_{ｍ，ｎ＋１}の電気力線による影響を考慮する必要がない場合、上記（１）式、上記（３）式、上記（５）式、及び上記（７）式は、それぞれ、下記（１０）式、下記（１１）式、下記（１２）式、及び下記（１３）式で示される。

Ｖｏ_ｍ，ｎ＝Ｖｉ_ｍ，ｎ
－ｆ（Ｖｉ_ｍ，ｎ）×｛Ｓ_Ｌ（Ｖｉ_{ｍ－１，ｎ}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｒ（Ｖｉ_{ｍ＋１，ｎ}－Ｖｉ_ｍ，ｎ）｝
・・・（１０）

Ｒｏ_ｍ，ｎ＝Ｒｉ_ｍ，ｎ
－ｆ（Ｒｉ_ｍ，ｎ）×｛ＳＲ_Ｌ（Ｂｉ_{ｍ－１，ｎ}－Ｒｉ_ｍ，ｎ）
＋ＳＲ_Ｒ（Ｇｉ_{ｍ＋１，ｎ}－Ｒｉ_ｍ，ｎ）｝
・・・（１１）

Ｇｏ_ｍ，ｎ＝Ｇｉ_ｍ，ｎ
－ｆ（Ｇｉ_ｍ，ｎ）×｛ＳＧ_Ｌ（Ｒｉ_{ｍ－１，ｎ}－Ｇｉ_ｍ，ｎ）
＋ＳＧ_Ｒ（Ｂｉ_{ｍ＋１，ｎ}－Ｇｉ_ｍ，ｎ）｝
・・・（１２）

Ｂｏ_ｍ，ｎ＝Ｂｉ_ｍ，ｎ
－ｆ（Ｂｉ_ｍ，ｎ）×｛ＳＢ_Ｌ（Ｇｉ_{ｍ－１，ｎ}－Ｂｉ_ｍ，ｎ）
＋ＳＢ_Ｒ（Ｒｉ_{ｍ＋１，ｎ}－Ｂｉ_ｍ，ｎ）｝
・・・（１３）

また、図１１に示す第３例の画素構成において説明したように、Ｘ方向の幅が大きい画素ＰｉｘＳ（例えば、画素ＰｉｘＲ、ＰｉｘＢ）を、画素階調の補正対象から除外しても良い場合、画素階調の補正対象となる画素ＰｉｘＲ_ｍ，ｎの隣接画素が与える影響の強さを示す各係数ＳＲ_Ｌ、ＳＲ_Ｒ、及び、画素階調の補正対象となる画素ＰｉｘＢ_ｍ，ｎの隣接画素が与える影響の強さを示す各係数ＳＢ_Ｌ、ＳＢ_Ｒを全て「０」とすることで、上記（３）式、及び上記（７）式は、それぞれ、下記（１４）式、及び下記（１５）式で示される。

Ｒｏ_ｍ，ｎ＝Ｒｉ_ｍ，ｎ・・・（１４）

Ｂｏ_ｍ，ｎ＝Ｂｉ_ｍ，ｎ・・・（１５）

図１０に示す第２例の画素構成では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが画素ＰｉｘＲである場合、画素ＰｉｘＲ_ｍ，ｎの入力階調値をＲｉ_ｍ，ｎ（＝ｘ）、画素ＰｉｘＲ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数をｆ（Ｒｉ_ｍ，ｎ）（＝ｆ_Ｒ（ｘ））、画素ＰｉｘＲ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＢ_{ｍ－１，ｎ}に対する入力階調値をＢｉ_{ｍ－１，ｎ}、画素ＰｉｘＲ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＧ_{ｍ＋１，ｎ}に対する入力階調値をＧｉ_{ｍ＋１，ｎ}、画素ＰｉｘＲ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＧ_{ｍ，ｎ－１}に対する入力階調値をＧｉ_{ｍ，ｎ－１}、画素ＰｉｘＲ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＢ_{ｍ，ｎ＋１}に対する入力階調値をＢｉ_{ｍ，ｎ＋１}、画素ＰｉｘＲ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＢ_{ｍ－１，ｎ}が与える影響の強さを示す係数をＳＲ_Ｌ、画素ＰｉｘＲ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＧ_{ｍ＋１，ｎ}が与える影響の強さを示す係数をＳＲ_Ｒ、画素ＰｉｘＲ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＧ_{ｍ，ｎ－１}が与える影響の強さを示す係数をＳＲ_Ｕ、画素ＰｉｘＲ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＢ_{ｍ，ｎ＋１}が与える影響の強さを示す係数をＳＲ_Ｄ、画素ＰｉｘＲ_ｍ，ｎが隣接画素から影響を受ける感受性に応じて設定された係数をＡ_Ｒ、Ｃ_Ｒ、Ｄ_Ｒ、Ｅ_Ｒとしたとき、画素ＰｉｘＲ_ｍ，ｎに対する補正後の階調値、すなわち、画素階調補正回路１１６の出力値である出力階調値Ｒｏ_ｍ，ｎは、下記（１６）式及び下記（１７）式で示される。

Ｒｏ_ｍ，ｎ＝Ｒｉ_ｍ，ｎ
－ｆ（Ｒｉ_ｍ，ｎ）×｛ＳＲ_Ｌ（Ｂｉ_{ｍ－１，ｎ}－Ｒｉ_ｍ，ｎ）
＋ＳＲ_Ｒ（Ｇｉ_{ｍ＋１，ｎ}－Ｒｉ_ｍ，ｎ）
＋ＳＲ_Ｕ（Ｇｉ_{ｍ，ｎ－１}－Ｒｉ_ｍ，ｎ）
＋ＳＲ_Ｄ（Ｂｉ_{ｍ，ｎ＋１}－Ｒｉ_ｍ，ｎ）｝
・・・（１６）

ｆ（Ｒｉ_ｍ，ｎ）＝ｆ_Ｒ（ｘ）＝Ａ_Ｒｘ^３＋Ｃ_Ｒｘ^２＋Ｄ_Ｒｘ＋Ｅ_Ｒ・・・（１７）

また、図１０に示す第２例の画素構成では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが画素ＰｉｘＧである場合、画素ＰｉｘＧ_ｍ，ｎの入力階調値をＧｉ_ｍ，ｎ（＝ｘ）、画素ＰｉｘＧ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数をｆ（Ｇｉ_ｍ，ｎ）（＝ｆ_Ｇ（ｘ））、画素ＰｉｘＧ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＢ_{ｍ－１，ｎ}に対する入力階調値をＢｉ_{ｍ－１，ｎ}、画素ＰｉｘＲ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＲ_{ｍ＋１，ｎ}に対する入力階調値をＲｉ_{ｍ＋１，ｎ}、画素ＰｉｘＧ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＢ_{ｍ，ｎ－１}に対する入力階調値をＢｉ_{ｍ，ｎ－１}、画素ＰｉｘＧ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＲ_{ｍ，ｎ＋１}に対する入力階調値をＲｉ_{ｍ，ｎ＋１}、画素ＰｉｘＧ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＢ_{ｍ－１，ｎ}が与える影響の強さを示す係数をＳＧ_Ｌ、画素ＰｉｘＲ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＲ_{ｍ＋１，ｎ}が与える影響の強さを示す係数をＳＧ_Ｒ、画素ＰｉｘＧ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＢ_{ｍ，ｎ－１}が与える影響の強さを示す係数をＳＧ_Ｕ、画素ＰｉｘＧ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＲ_{ｍ，ｎ＋１}が与える影響の強さを示す係数をＳＧ_Ｄ、画素ＰｉｘＧ_ｍ，ｎが隣接画素から影響を受ける感受性に応じて設定された係数をＡ_Ｇ、Ｃ_Ｇ、Ｄ_Ｇ、Ｅ_Ｇとしたとき、画素ＰｉｘＧ_ｍ，ｎに対する補正後の階調値、すなわち、画素階調補正回路１１６の出力値である出力階調値Ｇｏ_ｍ，ｎは、下記（１８）式及び下記（１９）式で示される。

Ｇｏ_ｍ，ｎ＝Ｇｉ_ｍ，ｎ
－ｆ（Ｇｉ_ｍ，ｎ）×｛ＳＧ_Ｌ（Ｒｉ_{ｍ－１，ｎ}－Ｇｉ_ｍ，ｎ）
＋ＳＧ_Ｒ（Ｂｉ_{ｍ＋１，ｎ}－Ｇｉ_ｍ，ｎ）
＋ＳＧ_Ｕ（Ｂｉ_{ｍ，ｎ－１}－Ｇｉ_ｍ，ｎ）
＋ＳＧ_Ｄ（Ｒｉ_{ｍ，ｎ＋１}－Ｇｉ_ｍ，ｎ）｝
・・・（１８）

ｆ（Ｇｉ_ｍ，ｎ）＝ｆ_Ｇ（ｘ）＝Ａ_Ｇｘ^３＋Ｃ_Ｇｘ^２＋Ｄ_Ｇｘ＋Ｅ_Ｇ・・・（１９）

また、図１０に示す第２例の画素構成では、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが画素ＰｉｘＢである場合、画素ＰｉｘＢ_ｍ，ｎの入力階調値をＢｉ_ｍ，ｎ（＝ｘ）、画素ＰｉｘＢ_ｍ，ｎが隣接画素から影響を受ける感受性を示す関数をｆ（Ｂｉ_ｍ，ｎ）（＝ｆ_Ｂ（ｘ））、画素ＰｉｘＢ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＧ_{ｍ－１，ｎ}に対する入力階調値をＧｉ_{ｍ－１，ｎ}、画素ＰｉｘＢ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＲ_{ｍ＋１，ｎ}に対する入力階調値をＲｉ_{ｍ＋１，ｎ}、画素ＰｉｘＢ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＲ_{ｍ，ｎ－１}に対する入力階調値をＲｉ_{ｍ，ｎ－１}、画素ＰｉｘＢ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＧ_{ｍ，ｎ＋１}に対する入力階調値をＧｉ_{ｍ，ｎ＋１}、画素ＰｉｘＢ_ｍ，ｎのＸ方向左側に隣接する画素ＰｉｘＧ_{ｍ－１，ｎ}が与える影響の強さを示す係数をＳＢ_Ｌ、画素ＰｉｘＢ_ｍ，ｎのＸ方向右側に隣接する画素ＰｉｘＲ_{ｍ＋１，ｎ}が与える影響の強さを示す係数をＳＢ_Ｒ、画素ＰｉｘＢ_ｍ，ｎのＹ方向上側に隣接する画素ＰｉｘＲ_{ｍ，ｎ－１}が与える影響の強さを示す係数をＳＢ_Ｕ、画素ＰｉｘＢ_ｍ，ｎのＹ方向下側に隣接する画素ＰｉｘＧ_{ｍ，ｎ＋１}が与える影響の強さを示す係数をＳＢ_Ｄ、画素ＰｉｘＢ_ｍ，ｎが隣接画素から影響を受ける感受性に応じて設定された係数をＡ_Ｂ、Ｃ_Ｂ、Ｄ_Ｂ、Ｅ_Ｂとしたとき、画素ＰｉｘＢ_ｍ，ｎに対する補正後の階調値、すなわち、画素階調補正回路１１６の出力値である出力階調値Ｂｏ_ｍ，ｎは、下記（２０）式及び下記（２１）式で示される。

Ｂｏ_ｍ，ｎ＝Ｂｉ_ｍ，ｎ
－ｆ（Ｂｉ_ｍ，ｎ）×｛ＳＢ_Ｌ（Ｇｉ_{ｍ－１，ｎ}－Ｂｉ_ｍ，ｎ）
＋ＳＢ_Ｒ（Ｒｉ_{ｍ＋１，ｎ}－Ｂｉ_ｍ，ｎ）
＋ＳＢ_Ｕ（Ｒｉ_{ｍ，ｎ－１}－Ｂｉ_ｍ，ｎ）
＋ＳＢ_Ｄ（Ｇｉ_{ｍ，ｎ＋１}－Ｂｉ_ｍ，ｎ）｝
・・・（２０）

ｆ（Ｂｉ_ｍ，ｎ）＝ｆ_Ｂ（ｘ）＝Ａ_Ｂｘ^３＋Ｃ_Ｂｘ^２＋Ｄ_Ｂｘ＋Ｅ_Ｂ・・・（２１）

図１４Ａは、図７に示す画素配列の第１例における画素電極の形状の一例を示す図である。図１４Ｂは、図７に示す画素配列の第１例において、画素電極の形状が奇数行と偶数行とで異なる例を示す図である。図１４Ｂでは、破線で示した画素電極ＰＥの向きが、奇数行と偶数行とでＸ方向に反転した例を示している。

図１４Ｂに示すように、奇数行の画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）と偶数行の画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）とで画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）の画素電極ＰＥの形状が異なる場合、上記（１）式において、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが奇数行に存在する場合と、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが奇数行に存在する場合とで、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎに隣接する画素が与える影響の強さを示す係数Ｓ_Ｌ、Ｓ_Ｒ、Ｓ_Ｕ、Ｓ_Ｄの値をそれぞれ異なる値とすれば良い。画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが奇数行に存在する場合の係数をＳ_Ｌ１、Ｓ_Ｒ１、Ｓ_Ｕ１、Ｓ_Ｄ１とし、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが偶数行に存在する場合の係数をＳ_Ｌ２、Ｓ_Ｒ２、Ｓ_Ｕ２、Ｓ_Ｄ２としたとき、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが奇数行に存在する場合の画素ＰｉｘＳ_ｍ，ｎの階調補正後の階調値Ｖｏ１_ｍ，ｎ、及び、画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎが偶数行に存在する場合の画素ＰｉｘＳ_ｍ，ｎの階調補正後の階調値Ｖｏ２_ｍ，ｎは、それぞれ、下記（２２）式及び下記（２３）式で示される。

Ｖｏ１_ｍ，ｎ＝Ｖｉ_ｍ，ｎ
－ｆ（Ｖｉ_ｍ，ｎ）×｛Ｓ_Ｌ１（Ｖｉ_{ｍ－１，ｎ}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｒ１（Ｖｉ_{ｍ＋１，ｎ}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｕ１（Ｖｉ_{ｍ，ｎ－１}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｄ１（Ｖｉ_{ｍ，ｎ＋１}－Ｖｉ_ｍ，ｎ）｝
・・・（２２）

Ｖｏ２_ｍ，ｎ＝Ｖｉ_ｍ，ｎ
－ｆ（Ｖｉ_ｍ，ｎ）×｛Ｓ_Ｌ２（Ｖｉ_{ｍ－１，ｎ}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｒ２（Ｖｉ_{ｍ＋１，ｎ}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｕ２（Ｖｉ_{ｍ，ｎ－１}－Ｖｉ_ｍ，ｎ）
＋Ｓ_Ｄ２（Ｖｉ_{ｍ，ｎ＋１}－Ｖｉ_ｍ，ｎ）｝
・・・（２３）

上記（２２）式及び上記（２３）式において、例えば、図１４Ｂに示すように、画素電極ＰＥの向きが、奇数行と偶数行とでＸ方向に反転している場合には、Ｓ_Ｌ１とＳ_Ｌ２、Ｓ_Ｒ１とＳ_Ｒ２、Ｓ_Ｕ１とＳ_Ｕ２、Ｓ_Ｄ１とＳ_Ｄ２は、それぞれ符号反転した数値で示される。

以下、上記（１）式及び上記（２）式を一般化して説明する。

画素階調の補正対象となる画素ＰｉｘＳ_ｍ，ｎ（以下、「第１画素」と称する）の入力階調値をＶ１ｉ、第１画素が第１画素に隣接する画素ＰｉｘＳ_{ｍ－１，ｎ}、画素ＰｉｘＳ_{ｍ＋１，ｎ}、画素ＰｉｘＳ_{ｍ，ｎ－１}、画素ＰｉｘＳ_{ｍ，ｎ＋１}（以下、「第２画素」と称する）から影響を受ける感受性を示す関数をｆ（Ｖ１ｉ）、第１画素に隣接する第２画素の数をＮ、第２画素の入力階調値をＶ２ｉ、第２画素が与える影響の強さを示す係数をＳｐとしたとき、上記（１）式は、下記（２４）式で示される。

また、第１画素が第２画素から影響を受ける感受性を示す関数ｆ（Ｖ１ｉ）は、第１画素の入力階調値Ｖ１ｉをｘ、第１画素が第２画素から影響を受ける感受性に応じて予め設定された係数をＡ、Ｃ、Ｄ、Ｅとしたとき、上記（２）式は、下記（２５）式で示される。

ｆ（Ｖ１ｉ）＝ｆ（ｘ）＝Ａｘ^３＋Ｃｘ^２＋Ｄｘ＋Ｅ・・・（２５）

本実施形態において説明した画素ＰｉｘＳごとの画素階調補正処理により、白色表示を行った場合の階調値に対する画素ＰｉｘＳ（各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢ）の階調値のズレを補正することができる。より正確には、白色表示（すなわち表示しようとする画像の各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの階調値が全て一致する）の場合の表示強度（３刺激値）を正として、白色表示ではない（すなわち表示しようとする画像の各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの階調値のデータの中に一致しない階調がある）場合に、各画素ＰｉｘＲ、ＰｉｘＧ、ＰｉｘＢの表示強度を、表示しようとする画像表示として期待される強度になる様に補償する事ができる。

本実施形態により、表示装置１００及び表示システム１は、高精細化に伴う表示色彩の精度低下を抑制することができる。

（実施形態２）
図１５は、実施形態２に係る画素階調補正回路を示すブロック図である。なお、上述した実施形態１と同等あるいは同一の構成部については、重複する説明を省略する。

図１５に示すように、本実施形態では、画像生成装置２００ａに画素階調補正回路２５０を設けている。画素階調補正回路２５０は、例えば、図３に示す制御回路２３０に設けられる。また、画素階調補正回路２５０を設ける構成部は、制御回路２３０に限定されず、例えば、制御回路２３０とは異なる構成部に画素階調補正回路２５０が設けられた態様であっても良いし、画素階調補正回路２５０を独立した構成部として備えた構成であっても良い。本開示において、画素階調補正回路２５０は、「画素階調補正部」に対応する。

画素階調補正回路２５０の出力は、表示装置１００ａに設けられたＤＡＣ１１７によりＤＡ変換され、表示領域１１１に出力される。ＤＡＣ１１７は、例えば、図３に示すドライバＩＣ１１５に設けられる。

図１５に示すように、画像生成装置２００ａに画素階調補正回路２５０を設けた構成においても、実施形態１と同様に、例えばガンマ補正やホワイトバランス補正等の画像調整処理は、画素階調補正回路２５０の前段で行われる構成であることが好ましい。

本実施形態により、表示装置１００ａ及び表示システム１ａは、高精細化に伴う表示色彩の精度低下を抑制することができる。

以上、本開示の好適な実施の形態を説明したが、本開示はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本開示の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、本開示の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。

１，１ａ 表示システム
１００，１００ａ 表示装置
１１０ 表示パネル
１１１ 表示領域
１１２ 表示制御回路
１１３ 信号線接続回路
１１４ 走査線駆動回路
１１５ ドライバＩＣ
１１６ 画素階調補正回路（画素階調補正部）
１１７ ＤＡＣ
２００，２００ａ 画像生成装置
２３０ 制御回路（制御部）
２５０ 画素階調補正回路（画素階調補正部）
３００ ケーブル
４００ 装着部材
４１０ レンズ
ＢＭ 遮光層
ＣＦ，ＣＦＲ，ＣＦＧ，ＣＦＢ カラーフィルタ
ＣＯＭ 共通電極
ＬＣ 液晶層
ＧＬ，Ｇ１，Ｇ２，Ｇ３ 走査線
ＰＥ，ＰＥ１，ＰＥ２，ＰＥ３ 画素電極
Ｐｉｘ 画素
ＰｉｘＳ，ＰｉｘＲ，ＰｉｘＧ，ＰｉｘＢ 画素
ＳＬ，Ｓ１，Ｓ２，Ｓ３ 信号線
ＳＵＢ１ アレイ基板
ＳＵＢ２ 対向基板

Claims (8)

1. 表示領域を有する液晶表示パネルと、
   前記表示領域に設けられ、第１方向、及び、前記第１方向とは異なる第２の方向にマトリクス状に配列された画素と、
   第１画素に隣接する第２画素の階調値に応じて、前記第１画素の階調値を補正する画素階調補正部と、
   を備え、
   前記画素階調補正部は、前記第１画素が前記第２画素から影響を受ける感受性を示す値と、前記第２画素が前記第１画素に与える影響の強さを示す値と、を積算し、当該積算した値を前記第１画素の入力階調値から差し引いて、前記第１画素への出力階調値を算出する、
   表示装置。
2. 前記画素階調補正部は、
   前記第１画素の入力階調値をＶ１ｉ、前記第１画素が前記第２画素から影響を受ける感受性を示す関数をｆ（Ｖ１ｉ）、前記第２画素の数をＮ、前記第２画素の入力階調値をＶ２ｉ、前記第２画素が前記第１画素に与える影響の強さを示す係数をＳｐとしたとき、下記（１）式を用いて前記第１画素への出力階調値Ｖ１ｏを算出する、
   請求項１に記載の表示装置。
   

   
3. 前記関数ｆ（Ｖ１ｉ）は、前記第１画素の入力階調値Ｖ１ｉをｘ、前記第１画素が前記第２画素から影響を受ける感受性に応じて予め設定された係数をＡ、Ｃ、Ｄ、Ｅとしたとき、下記（２）式で示される、
   請求項２に記載の表示装置。
   ｆ（Ｖ１ｉ）＝ｆ（ｘ）＝Ａｘ^３＋Ｃｘ^２＋Ｄｘ＋Ｅ・・・（２）
4. 複数の前記画素は、第１色を表示するための第１画素と、前記第１色とは異なる第２色を表示するための第２画素と、前記第１色及び前記第２色とは異なる第３色を表示するための第３画素と、を含む、
   請求項１から３の何れか一項に記載の表示装置。
5. 表示領域を有する液晶表示パネルと、
   前記表示領域に設けられ、第１方向、及び、前記第１方向とは異なる第２の方向にマトリクス状に配列された画素と、
   を備える表示装置と、
   第１画素に隣接する第２画素の階調値に応じて、前記第１画素の階調値を補正する画素階調補正部を備える画像生成装置と、
   を備え、
   前記画素階調補正部は、前記第１画素が前記第２画素から影響を受ける感受性を示す値と、前記第２画素が前記第１画素に与える影響の強さを示す値と、を積算し、当該積算した値を前記第１画素の入力階調値から差し引いて、前記第１画素への出力階調値を算出する、
   表示システム。
6. 前記画素階調補正部は、
   前記第１画素の入力階調値をＶ１ｉ、前記第１画素が前記第２画素から影響を受ける感受性を示す関数をｆ（Ｖ１ｉ）、前記第２画素の数をＮ、前記第２画素の入力階調値をＶ２ｉ、前記第２画素が前記第１画素に与える影響の強さを示す係数をＳｐとしたとき、下記（３）式を用いて前記第１画素への出力階調値Ｖ１ｏを算出する、
   請求項５に記載の表示システム。
   

   
7. 前記関数ｆ（Ｖ１ｉ）は、前記第１画素の入力階調値Ｖ１ｉをｘ、前記第１画素が前記第２画素から影響を受ける感受性に応じて予め設定された係数をＡ、Ｃ、Ｄ、Ｅとしたとき、下記（４）式で示される、
   請求項６に記載の表示システム。
   ｆ（Ｖ１ｉ）＝ｆ（ｘ）＝Ａｘ^３＋Ｃｘ^２＋Ｄｘ＋Ｅ・・・（４）
8. 複数の前記画素は、第１色を表示するための第１画素と、前記第１色とは異なる第２色を表示するための第２画素と、前記第１色及び前記第２色とは異なる第３色を表示するための第３画素と、を含む、
   請求項５から７の何れか一項に記載の表示システム。

Images