WO2023285908A1 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
WO2023285908A1
WO2023285908A1 PCT/IB2022/056096 IB2022056096W WO2023285908A1 WO 2023285908 A1 WO2023285908 A1 WO 2023285908A1 IB 2022056096 W IB2022056096 W IB 2022056096W WO 2023285908 A1 WO2023285908 A1 WO 2023285908A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
insulator
transistor
conductor
light
Prior art date
Application number
PCT/IB2022/056096
Other languages
English (en)
French (fr)
Inventor
上妻宗広
大貫達也
小林英智
松嵜隆徳
岡本佑樹
伊藤港
幸村雄介
黒川義元
池田寿雄
郷戸宏充
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2023534427A priority Critical patent/JPWO2023285908A1/ja
Priority to KR1020247004104A priority patent/KR20240033247A/ko
Priority to CN202280046663.XA priority patent/CN117581289A/zh
Publication of WO2023285908A1 publication Critical patent/WO2023285908A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/02—Viewing or reading apparatus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011—Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • G06F3/013—Eye tracking input arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/40—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character is selected from a number of characters arranged one beside the other, e.g. on a common carrier plate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/04—Display device controller operating with a plurality of display units

Definitions

  • One aspect of the present invention relates to an electronic device.
  • One aspect of the present invention relates to a wearable electronic device including a display device.
  • one embodiment of the present invention is not limited to the above technical field.
  • Technical fields of one embodiment of the present invention disclosed in this specification and the like include semiconductor devices, display devices, light-emitting devices, power storage devices, memory devices, electronic devices, lighting devices, input devices, input/output devices, and driving methods thereof. , or their manufacturing methods, can be mentioned as an example.
  • HMD Head Mounted Display
  • VR virtual reality
  • AR augmented reality
  • the HMD is configured such that an image displayed on the display device is enlarged by an optical member or the like, and the enlarged image is visually recognized by the user.
  • an optical member or the like In this case, there is a risk that the housing may become large due to the presence of the optical member, or the user may easily see the pixels and feel a strong graininess. Desired.
  • Patent Document 1 discloses an HMD having fine pixels by using transistors that can be driven at high speed.
  • the HMD type electronic device is required to have a high drawing processing capability according to the movement of the user's head and the user's line of sight or operation. 2. Description of the Related Art When a high-definition and miniaturized display device is driven by an arithmetic circuit having a high drawing processing capability, power consumption may increase. In addition, an arithmetic circuit with high drawing processing capability needs to be provided with a heat dissipation mechanism for cooling the arithmetic circuit, which may lead to an increase in the size of the electronic device.
  • a high-definition and small-sized display device may lack drawing processing capability.
  • An object of one embodiment of the present invention is to provide an electronic device with low power consumption. Alternatively, an object of one embodiment of the present invention is to provide an electronic device that is reduced in size and weight. Another object of one embodiment of the present invention is to provide an electronic device with excellent drawing processing capability. Alternatively, an object of one embodiment of the present invention is to provide a novel electronic device.
  • One aspect of the present invention includes a display device, a computing unit, and a line-of-sight detection unit, wherein the display device includes a functional circuit and a display unit divided into a plurality of sub-display units, and the line-of-sight detection unit includes , has a function of detecting the line of sight of the user, and the calculation unit has a function of allocating each of the plurality of sub display units to the first area or the second area using the detection result of the line of sight detection unit,
  • the circuit has a function of lowering a second driving frequency, which is the driving frequency of the sub-display portion included in the second area, than a first driving frequency, which is the driving frequency of the sub-display portion included in the first area. It is a device.
  • the first zone includes an area that overlaps the user's point of regard.
  • the second area is set outside the first area.
  • the second drive frequency is preferably 1/2 or less of the first drive frequency, more preferably 1/5 or less.
  • the sub display portion may have a plurality of pixel circuits and a plurality of light emitting elements.
  • the display device may have multiple gate driver circuits and multiple source driver circuits. For example, one of the plurality of gate driver circuits and one of the plurality of source driver circuits are electrically connected to one of the plurality of sub display portions.
  • the display may also have a first layer, a second layer over the first layer, and a third layer over the second layer. For example, a plurality of gate driver circuits and a plurality of source driver circuits may be provided in the first layer, a plurality of pixel circuits may be provided in the second layer, and a plurality of light emitting elements may be provided in the third layer.
  • the pixel circuit includes a first transistor, a second transistor whose source or drain is electrically connected to the gate of the first transistor, and a capacitor electrically connected to the gate of the first transistor. and a channel formation region of the second transistor may include an oxide semiconductor.
  • an organic EL element can be used as the light emitting element.
  • a storage device having a function of storing image data of each of the plurality of sub display units may be provided.
  • an electronic device with low power consumption can be provided.
  • an electronic device with reduced size and weight can be provided.
  • an electronic device with excellent drawing processing capability can be provided.
  • a novel electronic device can be provided.
  • FIGS. 1A and 1B are diagrams for explaining a configuration example of an electronic device.
  • 2A and 2B are diagrams for explaining a configuration example of an electronic device.
  • 3A and 3B are diagrams for explaining a configuration example of a display device.
  • FIG. 4 is a diagram illustrating a configuration example of a display device.
  • 5A to 5C are perspective views of the display module.
  • FIG. 6 is a diagram illustrating an operation example of the electronic device.
  • 7A and 7B are schematic diagrams illustrating a configuration example of an electronic device.
  • 8A and 8B are schematic diagrams for explaining a configuration example of an electronic device.
  • 9A and 9B are schematic diagrams illustrating a configuration example of an electronic device.
  • 10A and 10B are diagrams for explaining a configuration example of a display device.
  • 11A to 11D are diagrams illustrating configuration examples of a display device.
  • 12A to 12D are diagrams illustrating configuration examples of a display device.
  • FIG. 13 is a timing chart for explaining the driving method of the display device.
  • 14A and 14B are diagrams for explaining a configuration example of a display device.
  • 15A and 15B are diagrams for explaining an operation example of the display device.
  • 16A and 16B are diagrams for explaining a configuration example of a display device.
  • 17A to 17D are diagrams illustrating configuration examples of a display device.
  • 18A to 18C are diagrams illustrating configuration examples of a display device.
  • FIG. 19 is a block diagram illustrating a configuration example of a display device.
  • FIG. 20 is a block diagram illustrating a configuration example of a display device.
  • FIG. 21A and 21B are diagrams for explaining a configuration example of a display device.
  • FIG. 22 is a diagram illustrating a configuration example of a display device.
  • FIG. 23 is a diagram illustrating a configuration example of a display device.
  • FIG. 24A is a diagram for explaining the sub-display section.
  • 24B1 to 24B7 are diagrams illustrating configuration examples of pixels.
  • 25A to 25G are diagrams illustrating configuration examples of pixels.
  • FIG. 26 is a diagram explaining a display unit.
  • 27A and 27B are diagrams for explaining a configuration example of a display device.
  • 28A to 28D are diagrams illustrating configuration examples of light-emitting elements.
  • 29A to 29D are diagrams illustrating configuration examples of light-emitting elements.
  • FIGS. 30A to 30D are diagrams illustrating configuration examples of light-emitting elements.
  • 31A to 31C are diagrams illustrating configuration examples of light-emitting elements.
  • FIG. 32 is a diagram illustrating a configuration example of a display device.
  • FIG. 33 is a diagram illustrating a configuration example of a display device.
  • 34A and 34B are diagrams for explaining a configuration example of a display device.
  • 35A and 35B are diagrams for explaining a configuration example of a display device.
  • 36A and 36B are diagrams for explaining a configuration example of a display device.
  • FIG. 37 is a diagram illustrating a configuration example of a display device.
  • FIG. 38 is a diagram illustrating a configuration example of a display device.
  • FIG. 39 is a diagram illustrating a configuration example of a display device.
  • FIG. 40 is a diagram illustrating a configuration example of a display device.
  • 41A to 41C are diagrams illustrating configuration examples of transistors.
  • FIG. 42A is a diagram explaining the classification of crystal structures.
  • FIG. 42B is a diagram explaining the XRD spectrum of the CAAC-IGZO film.
  • FIG. 42C is a diagram illustrating an ultrafine electron beam diffraction pattern of a CAAC-IGZO film.
  • 43A to 43D are diagrams illustrating examples.
  • FIG. 44 is a diagram illustrating an example.
  • off-state current refers to drain current when a transistor is in an off state (also referred to as a non-conducting state or a cutoff state).
  • an off state means a state in which the voltage Vgs between the gate and the source is lower than the threshold voltage Vth in an n-channel transistor (higher than Vth in a p-channel transistor).
  • a metal oxide is a metal oxide in a broad sense. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OSs), and the like. For example, when a metal oxide is used for an active layer of a transistor, the metal oxide is sometimes called an oxide semiconductor. In other words, the term “OS transistor” in this specification and the like can be referred to as a transistor including an oxide or an oxide semiconductor.
  • Embodiment 1 an electronic device of one embodiment of the present invention will be described.
  • the electronic device according to one aspect of the present invention can also be suitably used as a wearable electronic device for VR or AR.
  • FIG. 1A shows a perspective view of a glasses-type (goggle-type) electronic device 100 as an example of a wearable electronic device.
  • a pair of display devices 10 display device 10_L and display device 10_R
  • a motion detection unit 101 motion detection unit 101
  • a line-of-sight detection unit 102 motion detection unit 101
  • a calculation unit 103 calculation unit 103
  • a communication unit 104 communication unit 104
  • FIG. 1B is a block diagram of the electronic device 100 of FIG. 1A.
  • the electronic device 100 has a display device 10_L, a display device 10_R, a motion detection unit 101, a line-of-sight detection unit 102, a calculation unit 103, and a communication unit 104, as in FIG. send and receive
  • the display device 10_L and the display device 10_R each have a plurality of pixels 230, driver circuits 30, and functional circuits 40.
  • FIG. One pixel 230 includes one light emitting element 61 and one pixel circuit 51 .
  • the display device 10_L and the display device 10_R each include multiple light emitting elements 61 and multiple pixel circuits 51 .
  • the motion detection unit 101 has a function of detecting motion of the housing 105 , that is, motion of the head of the user wearing the electronic device 100 .
  • the motion detection unit 101 can use, for example, a motion sensor using MEMS technology.
  • a 3-axis motion sensor, a 6-axis motion sensor, or the like can be used as the motion sensor.
  • Information about the motion of the housing 105 detected by the motion detection unit 101 may be referred to as first information, first data, motion data, or the like.
  • the line-of-sight detection unit 102 has a function of acquiring information regarding the user's line of sight. Specifically, it has a function of detecting the line of sight of the user.
  • the line of sight of the user may be acquired by, for example, a line-of-sight measurement (eye tracking) method such as a Pupil Center Corneal Reflection method or a Bright/Dark Pupil Effect method. Alternatively, it may be acquired by a line-of-sight measurement method using a laser, ultrasonic waves, or the like.
  • the sight line of the user may be detected for one eye or both eyes of the user. For example, by performing line-of-sight detection for both eyes, the distance from the user to the gaze point can be predicted.
  • the calculation unit 103 has a function of calculating the gaze point of the user using the sight line detection result of the sight line detection unit 102 .
  • the gaze point on the display device 10 can be known. That is, it is possible to know which object of the images displayed on the display device 10_L and the display device 10_R the user is gazing at. Also, it is possible to know whether or not the user is gazing at a part other than the screen.
  • Information about the user's line of sight (detection result of the line of sight) obtained by the line of sight detection unit 102 may be referred to as second information, line of sight information, or the like.
  • the calculation unit 103 has a function of performing drawing processing according to the movement of the housing 105 .
  • the drawing process according to the movement of the housing 105 in the calculation unit 103 is performed using the first information and the image data input from the outside through the communication unit 104 .
  • the image data for example, 360-degree omnidirectional image data can be used.
  • the 360-degree omnidirectional image data is data generated by an omnidirectional camera (omnidirectional camera, 360° camera), computer graphics, or the like.
  • the calculation unit 103 has a function of converting 360-degree omnidirectional image data into image data that can be displayed on the display device 10_L and the display device 10_R according to the first information.
  • the calculation unit 103 also has a function of determining the sizes and shapes of the plurality of regions to be set in the respective display units of the display device 10_L and the display device 10_R using the second information. Specifically, the calculation unit 103 calculates a gaze point on the display unit according to the second information, and uses the gaze point as a reference to display a first region S1 to a third region S3, etc., which will be described later, on the display unit. set.
  • a microprocessor such as a central processing unit (CPU: Central Processing Unit), a DSP (Digital Signal Processor), or a GPU (Graphics Processing Unit) can be used alone or in combination.
  • these microprocessors may be realized by PLD (Programmable Logic Device) such as FPGA (Field Programmable Gate Array) or FPAA (Field Programmable Analog Array).
  • the arithmetic unit 103 performs various data processing and program control by interpreting and executing instructions from various programs by the processor.
  • Programs that can be executed by the processor may be stored in a memory area of the processor, or may be stored in a separately provided storage unit.
  • the storage unit for example, a storage device to which nonvolatile storage elements such as flash memory, MRAM (Magnetoresistive Random Access Memory), PRAM (Phase change RAM), ReRAM (Resistive RAM), and FeRAM (Ferroelectric RAM) are applied, Alternatively, a memory device or the like to which volatile memory elements such as DRAM (Dynamic RAM) and SRAM (Static RAM) are applied may be used.
  • the communication unit 104 has a function of wirelessly or wiredly communicating with an external device in order to acquire various data such as image data.
  • the communication unit 104 may be provided with, for example, a high frequency circuit (RF circuit) to transmit and receive RF signals.
  • RF circuit high frequency circuit
  • a high-frequency circuit is a circuit that mutually converts an electromagnetic signal and an electric signal in the frequency band specified by the laws and regulations of each country, and uses the electromagnetic signal to wirelessly communicate with other communication devices.
  • LTE Long Term Evolution
  • GSM Global System for Mobile Communication: registered trademark
  • EDGE Enhanced Data Rates for GSM Evolution
  • CDMA2000 Codes 0 Division 0 Division 0
  • WCDMA Wideband Code Division Multiple Access: registered trademark
  • specifications standardized by IEEE such as Wi-Fi (registered trademark), Bluetooth (registered trademark), ZigBee (registered trademark), etc.
  • 3G Third generation mobile communication system
  • 4G fourth generation mobile communication system
  • 5G fifth generation mobile communication system defined by the International Telecommunication Union (ITU)
  • ITU International Telecommunication Union
  • the communication unit 104 may have external ports such as a LAN (Local Area Network) connection terminal, a digital broadcasting reception terminal, and an AC adapter connection terminal.
  • LAN Local Area Network
  • the display device 10_L and the display device 10_R each have a plurality of light emitting elements 61, a plurality of pixel circuits 51, a driver circuit 30, and a functional circuit 40.
  • the pixel circuit 51 has a function of controlling light emission of the light emitting element 61 .
  • the drive circuit 30 has a function of controlling the pixel circuit 51 .
  • the information of the plurality of areas in the display unit of the display device 10 determined by the calculation unit 103 is used for driving to make the resolution different for each area.
  • the function circuit 40 has a function of controlling the driving circuit 30 to perform high-resolution display in an area close to the point of interest, and to control the driving circuit 30 to perform low-resolution display in an area far from the point of interest. have.
  • a display with low resolution can be realized.
  • power consumption of the display device can be reduced.
  • the arithmetic unit 103 may be provided separately from the functional circuit 40 as in one embodiment of the present invention. Equipped with the calculation unit 103, drawing processing according to the movement of the housing 105 and calculation processing with a large load such as determining a plurality of regions (first region S1 to third region S3) described later according to the gaze point. can be handled by the computing unit 103 . On the other hand, by assigning the function circuit 40 to perform the processing of controlling the drive circuit 30, the size and power consumption of the circuit can be reduced. In particular, wearable electronic devices need to detect movement of the user's head and line of sight in a short period of time.
  • the function of outputting a control signal for driver circuit 30 can be separated from arithmetic unit 103 and performed by functional circuit 40 . Therefore, the load on the computing unit can be suppressed without concentrating the load on one computing unit. Therefore, power consumption can be reduced as a whole.
  • the senor 125 may be provided in the electronic device 100 .
  • the sensor 125 may have a function of acquiring any one or more of the user's visual, auditory, tactile, gustatory, and olfactory information. More specifically, the sensor 125 detects force, displacement, position, velocity, acceleration, angular velocity, number of revolutions, distance, light, magnetism, temperature, sound, time, electric field, current, voltage, power, radiation, humidity, gradient , vibration, smell, and infrared rays.
  • Electronic device 100 may include one or more sensors 125 .
  • Sensors 125 may be used to measure ambient temperature, humidity, illuminance, odor, and the like. Also, the sensor 125 may be used to acquire information for personal authentication using, for example, a fingerprint, palm print, iris, retina, pulse shape (including vein shape and artery shape), face, or the like. In addition, the sensor 125 is used to measure the user's blink frequency, eyelid behavior, pupil size, body temperature, pulse, blood oxygen saturation, and the like, thereby detecting the user's fatigue level and health condition. good too. The electronic device 100 may detect the user's fatigue level, health condition, and the like, and display a warning or the like on the display device 10 .
  • the movement of the user's line of sight and eyelids may be detected to control the operation of the electronic device 100 .
  • the user's line of sight and eyelid movement may be detected for one or both eyes of the user.
  • the operation of the electronic device 100 may be controlled by combining left and right eyelid movements. Since the user does not need to use both hands to operate the electronic device 100, the user can perform an input operation or the like while holding nothing in both hands (both hands are free).
  • FIG. 2A is a perspective view showing the electronic device 100.
  • a housing 105 of the electronic device 100 includes a pair of display devices 10_L, 10_R, and a computing unit 103, as well as a mounting unit 106, a cushioning member 107, a pair of lenses 108, and the like.
  • a pair of the display device 10_L and the display device 10_R are provided inside the housing 105 at positions where they can be visually recognized through the lens 108 .
  • An input terminal 109 and an output terminal 110 are provided on the housing 105 shown in FIG. 2A.
  • An image signal (image data) from a video output device or the like or a cable for supplying electric power for charging a battery provided in the housing 105 can be connected to the input terminal 109 .
  • the output terminal 110 functions as an audio output terminal, for example, and can be connected to earphones, headphones, or the like.
  • the housing 105 has a mechanism that can adjust the left and right positions of the lens 108, the display device 10_L, and the display device 10_R so that they are optimally positioned according to the position of the user's eyes. is preferred. Moreover, it is preferable to have a mechanism for adjusting the focus by changing the distance between the lens 108 and the display device 10_L and the display device 10_R.
  • the cushioning member 107 is a portion that contacts the user's face (forehead, cheeks, etc.). Since the cushioning member 107 is in close contact with the user's face, it is possible to prevent light leakage and enhance the sense of immersion. It is preferable to use a soft material for the cushioning member 107 so that the cushioning member 107 is in close contact with the user's face when the electronic device 100 is worn by the user. It is preferable to use such a material because it is pleasant to the touch and does not make the user feel cold when worn in the cold season.
  • a member that touches the user's skin, such as the cushioning member 107 or the mounting portion 106, is preferably detachable for easy cleaning or replacement.
  • the electronic device of one aspect of the present invention may further include earphones 106A.
  • Earphone 106A has a communication unit (not shown) and has a wireless communication function.
  • the earphone 106A can output audio data using a wireless communication function.
  • the earphone 106A may have a vibration mechanism in order to function as a bone conduction earphone.
  • earphone 106A can be configured to be directly connected or wired to mounting portion 106, like earphone 106B shown in FIG. 2B.
  • the earphone 106B and the mounting portion 106 may have magnets.
  • the earphone 106B can be fixed to the mounting portion 106 by magnetic force, which is preferable because it facilitates storage.
  • FIG. 1A A configuration of a display device 10A applicable to the display device 10_L and the display device 10_R illustrated in FIGS. 1A and 1B will be described with reference to FIGS. 3A, 3B, and 4.
  • FIG. 3A, 3B, and 4 A configuration of a display device 10A applicable to the display device 10_L and the display device 10_R illustrated in FIGS. 1A and 1B will be described with reference to FIGS. 3A, 3B, and 4.
  • FIG. 3A is a perspective view of a display device 10A that can be applied to the display devices 10_L and 10_R shown in FIGS. 1A and 1B.
  • the display device 10A has substrates 11 and 12 .
  • the display device 10 ⁇ /b>A has a display section 13 composed of elements provided between substrates 11 and 12 .
  • the display unit 13 is an area for displaying an image in the display device 10A.
  • the display section 13 has a plurality of pixels 230 .
  • Pixel 230 has pixel circuit 51 and light emitting element 61 .
  • the display unit 13 capable of displaying at a resolution of so-called full high-definition (also referred to as “2K resolution”, “2K1K”, or “2K”) is realized. can. Further, for example, when the pixels 230 are arranged in a matrix of 3840 ⁇ 2160 pixels, the display unit 13 can display at a resolution of so-called ultra high definition (also called “4K resolution”, “4K2K”, or “4K”). can be realized.
  • the display unit 13 can display at a resolution of so-called Super Hi-Vision (also called “8K resolution”, “8K4K”, or “8K”). can be realized.
  • Super Hi-Vision also called “8K resolution”, “8K4K”, or “8K”.
  • the pixel density (definition) of the display unit 13 is preferably 1000 ppi or more and 10000 ppi or less.
  • it may be 2000 ppi or more and 6000 ppi or less, or 3000 ppi or more and 5000 ppi or less.
  • the screen ratio (aspect ratio) of the display unit 13 is not particularly limited.
  • the display unit 13 can correspond to various screen ratios such as 1:1 (square), 4:3, 16:9, and 16:10.
  • a display element can be replaced with “device” in some cases.
  • a display element, a light-emitting element, and a liquid crystal element can be called a display device, a light-emitting device, and a liquid crystal device.
  • the display device 10 ⁇ /b>A receives various signals and a power supply potential from the outside through the terminal section 14 , and can perform image display using a display element provided in the display section 13 .
  • Various elements can be used as the display element.
  • a light-emitting element having a function of emitting light such as an organic EL element and an LED element, a liquid crystal element, or a MEMS (Micro Electro Mechanical Systems) element can be applied.
  • a plurality of layers are provided between the substrate 11 and the substrate 12, and each layer is provided with a transistor for circuit operation or a display element for emitting light.
  • a pixel circuit having a function of controlling operation of a display element a driver circuit having a function of controlling the pixel circuit, a functional circuit having a function of controlling the driver circuit, and the like are provided.
  • FIG. 3B shows a perspective view schematically showing the configuration of each layer provided between the substrate 11 and the substrate 12. As shown in FIG.
  • a layer 20 is provided on the substrate 11 .
  • Layer 20 has drive circuitry 30 , functional circuitry 40 and input/output circuitry 80 .
  • Layer 20 has a transistor 21 (also called a Si transistor) with silicon in a channel forming region 22 .
  • the substrate 11 is, for example, a silicon substrate.
  • a silicon substrate is preferable because it has higher thermal conductivity than a glass substrate.
  • the transistor 21 can be, for example, a transistor including single crystal silicon in a channel formation region (also referred to as a “c-Si transistor”).
  • a transistor including single crystal silicon in a channel formation region also referred to as a “c-Si transistor”.
  • the Si transistor can be formed by microfabrication such that the channel length is 3 nm or more and 10 nm or less, the display device 10A in which accelerators such as CPUs and GPUs, application processors, and the like are provided integrally with the display portion can be provided. .
  • the layer 20 may be provided with a transistor having polycrystalline silicon in a channel formation region (also referred to as a "poly-Si transistor”).
  • a transistor having polycrystalline silicon in a channel formation region also referred to as a "poly-Si transistor”
  • polycrystalline silicon low temperature poly silicon (LTPS) may be used.
  • LTPS transistor a transistor including LTPS in a channel formation region
  • OS transistor may be provided in the layer 20 .
  • the drive circuit 30 has, for example, a gate driver circuit, a source driver circuit, and the like.
  • an arithmetic circuit, a memory circuit, a power supply circuit, and the like may be provided. Since it is possible to arrange the gate driver circuit, the source driver circuit, and other circuits so as to overlap the display unit 13, the display device 10A can be arranged as compared with the case where these circuits and the display unit 13 are arranged side by side.
  • the width of the non-display area (also referred to as a frame) existing on the periphery of the display section 13 can be made extremely narrow, and the size reduction of the display device 10A can be realized.
  • the functional circuit 40 has, for example, the function of an application processor for controlling each circuit in the display device 10A and generating signals for controlling each circuit.
  • the functional circuit 40 may also have a circuit for correcting image data, such as a GPU, and a CPU.
  • the functional circuit 40 also includes an LVDS (Low Voltage Differential Signaling) circuit, a MIPI (Mobile Industry Processor Interface) circuit, and a D/A (Digital to Analog) conversion circuit or the like.
  • the functional circuit 40 may also include a circuit for compressing and decompressing image data, a power supply circuit, and the like.
  • Layer 50 is provided on layer 20 .
  • Layer 50 has pixel circuits 55 that include a plurality of pixel circuits 51 .
  • OS transistors may be provided in layer 50 .
  • the pixel circuit 51 may include an OS transistor. Note that the layer 50 can be provided by laminating on the layer 20 .
  • Layer 50 may be provided with Si transistors.
  • the pixel circuit 51 may include a transistor having monocrystalline silicon or polycrystalline silicon in the channel formation region.
  • LTPS may be used as the polycrystalline silicon.
  • the pixel circuit 51 may be composed of a plurality of types of transistors using different semiconductor materials.
  • the transistors may be provided in different layers for each type of transistor.
  • the Si transistor and the OS transistor may be overlapped. By overlapping the transistors, the area occupied by the pixel circuit 51 can be reduced. Therefore, the definition of the display device 10A can be improved.
  • a structure in which an LTPS transistor and an OS transistor are combined is sometimes called an LTPO.
  • the transistor 52 which is an OS transistor
  • a transistor having an oxide containing at least one of indium, element M (element M is aluminum, gallium, yttrium, or tin), and zinc in a channel formation region is preferably used.
  • Such an OS transistor has a very low off-state current. Therefore, it is particularly preferable to use an OS transistor as a transistor provided in the pixel circuit because analog data written to the pixel circuit can be held for a long time.
  • Layer 60 is provided on layer 50 .
  • a substrate 12 is provided on the layer 60 .
  • the substrate 12 is preferably a translucent substrate or a layer made of a translucent material.
  • Layer 60 is provided with a plurality of light emitting elements 61 .
  • the layer 60 can be configured to be laminated on the layer 50 .
  • an organic electroluminescence element also referred to as an organic EL element
  • the light emitting element 61 is not limited to this, and may be an inorganic EL element made of an inorganic material, for example. In some cases, the "organic EL element" and the "inorganic EL element” are collectively referred to as the "EL element”.
  • the light emitting element 61 may have inorganic compounds such as quantum dots. For example, by using quantum dots in the light-emitting layer, it can function as a light-emitting material.
  • the display device 10A of one embodiment of the present invention can have a structure in which the light-emitting element 61, the pixel circuit 51, the driver circuit 30, and the function circuit 40 are stacked.
  • ratio effective display area ratio
  • the pixel aperture ratio can be 40% or more and less than 100%, preferably 50% or more and 95% or less, and more preferably 60% or more and 95% or less.
  • the pixel circuits 51 can be arranged at an extremely high density, and the definition of the pixels can be made extremely high.
  • Pixels can be arranged with a resolution of 20000 ppi or less, or 30000 ppi or less.
  • Such a display device 10A has extremely high definition, it can be suitably used for equipment for VR such as a head-mounted display or equipment for glasses-type AR. For example, even in the case of a configuration in which the display portion of the display device 10A is viewed through an optical member such as a lens, the display device 10A has an extremely high-definition display portion. A highly immersive display can be performed without being visually recognized.
  • the diagonal size of the display unit 13 is 0.1 inch or more and 5.0 inches or less, preferably 0.5 inch or more and 2.0 inches or more. It can be 1 inch or less, more preferably 1 inch or more and 1.7 inch or less. For example, the diagonal size of the display unit 13 may be 1.5 inches or around 1.5 inches. By setting the diagonal size of the display unit 13 to 2.0 inches or less, it is possible to perform processing in one exposure process of an exposure device (typically a scanner device), thereby improving the productivity of the manufacturing process. can be improved.
  • an exposure device typically a scanner device
  • the display device 10A can be applied to electronic devices other than wearable electronic devices.
  • the diagonal size of the display portion 13 may exceed 2.0 inches.
  • the configuration of the transistors used in the pixel circuit 51 may be appropriately selected according to the diagonal size of the display section 13 .
  • the diagonal size of the display section 13 is preferably 0.1 inch or more and 3 inches or less.
  • the diagonal size of the display section 13 is preferably 0.1 inch or more and 30 inches or less, more preferably 1 inch or more and 30 inches or less.
  • the diagonal size of the display section 13 is preferably 0.1 inch or more and 50 inches or less, more preferably 1 inch or more and 50 inches or less.
  • the diagonal size of the display section 13 is preferably 0.1 inch or more and 200 inches or less, more preferably 50 inches or more and 100 inches or less.
  • the OS transistor is free from restrictions on the use of a laser crystallization apparatus or the like in the manufacturing process, or can be manufactured at a relatively low process temperature (typically 450° C. or lower), and thus has a relatively large area. (Typically, it is possible to correspond to a display device having a diagonal size of 50 inches or more and 100 inches or less). In addition, for LTPO, it is possible to support a diagonal size (typically, 1 inch or more and 50 inches or less) between the case of using an LTPS transistor and the case of using an OS transistor.
  • FIG. 4 is a block diagram illustrating a plurality of wirings connecting the pixel circuits 51, the driving circuits 30, and the functional circuits 40 in the display device 10A, bus wirings in the display device 10A, and the like.
  • the layer 50 has a plurality of pixel circuits 51 arranged in a matrix.
  • the driver circuit 30, the functional circuit 40, and the input/output circuit 80 are arranged on the layer 20.
  • the drive circuit 30 has, as an example, a source driver circuit 31, a digital-to-analog converter (DAC) 32, an amplifier circuit 35, a gate driver circuit 33, and a level shifter .
  • the functional circuit 40 has, as an example, a storage device 41 , a GPU (AI accelerator) 42 , an EL correction circuit 43 , a timing controller 44 , a CPU 45 , a sensor controller 46 and a power supply circuit 47 .
  • the functional circuit 40 has the function of an application processor.
  • the input/output circuit 80 is compatible with a transmission system such as LVDS (Low Voltage Differential Signaling). It has the function of distributing to The input/output circuit 80 also has a function of outputting information of the display device 10A to the outside via the terminal section 14 .
  • LVDS Low Voltage Differential Signaling
  • the circuit included in the drive circuit 30 and the circuit included in the function circuit 40 are each electrically connected to the bus line BSL.
  • the source driver circuit 31 has, for example, a function of transmitting image data to the pixel circuit 51 included in the pixel 230 . Therefore, the source driver circuit 31 is electrically connected to the pixel circuit 51 via the wiring SL. A plurality of source driver circuits 31 may be provided.
  • the digital-to-analog conversion circuit 32 has, for example, a function of converting image data digitally processed by a later-described GPU, correction circuit, or the like into analog data.
  • the image data converted into analog data is amplified by an amplifier circuit 35 such as an operational amplifier and transmitted to the pixel circuit 51 via the source driver circuit 31 .
  • the image data may be transmitted to the source driver circuit 31, the digital-analog conversion circuit 32, and the pixel circuit 51 in this order.
  • the digital-to-analog converter circuit 32 and the amplifier circuit 35 may be included in the source driver circuit 31 .
  • the gate driver circuit 33 has a function of selecting a pixel circuit to which image data is to be sent in the pixel circuit 51 . Therefore, the gate driver circuit 33 is electrically connected to the pixel circuit 51 via the wiring GL.
  • a plurality of gate driver circuits 33 may be provided corresponding to the source driver circuits 31 .
  • the level shifter 34 has a function of converting signals input to the source driver circuit 31, the digital-analog conversion circuit 32, the gate driver circuit 33, etc. to appropriate levels.
  • the storage device 41 has, for example, a function of storing image data to be displayed on the pixel circuit 51 . Note that the storage device 41 can be configured to store the image data as digital data or analog data.
  • the storage device 41 when storing image data in the storage device 41, it is preferable that the storage device 41 be a non-volatile memory. In this case, for example, a NAND memory or the like can be applied as the storage device 41 .
  • the storage device 41 when storing temporary data generated by the GPU 42, the EL correction circuit 43, the CPU 45, etc. in the storage device 41, it is preferable that the storage device 41 be a volatile memory.
  • the storage device 41 for example, SRAM (Static Random Access Memory), DRAM (Dynamic Random Access Memory), etc. can be applied.
  • the GPU 42 has, for example, a function of performing processing for outputting image data read from the storage device 41 to the pixel circuits 51 .
  • the GPU 42 is configured to perform pipeline processing in parallel, the image data to be output to the pixel circuit 51 can be processed at high speed.
  • GPU 42 can also function as a decoder for restoring encoded images.
  • the functional circuit 40 may include a plurality of circuits capable of improving the display quality of the display device 10A.
  • a correction circuit color toning, dimming
  • the functional circuit 40 may be provided with an EL correction circuit for correcting image data according to the characteristics of the light-emitting device.
  • the functional circuit 40 includes an EL correction circuit 43 as an example.
  • artificial intelligence may be used for the image correction described above.
  • the current (or voltage applied to the pixel circuit) is monitored and acquired, the displayed image is acquired by an image sensor, etc., and the current (or voltage) and the image are calculated by artificial intelligence (for example, , an artificial neural network, etc.), and the output result may be used to determine whether or not to correct the image.
  • artificial intelligence for example, , an artificial neural network, etc.
  • artificial intelligence calculations can be applied not only to image correction, but also to up-conversion processing to increase the resolution of image data.
  • the GPU 42 in FIG. 4 illustrates blocks for performing various correction calculations (color unevenness correction 42a, up-conversion 42b, etc.).
  • Algorithms for up-converting image data include the Nearest neighbor method, Bilinear method, Bicubic method, RAISR (Rapid and Accurate Image Super-Resolution) method, ANR (Anchored Neighborhood Regression) method, A+ method, SuperN (SRCN -Resolution (Convolutional Neural Network) method or the like can be selected.
  • the up-conversion process may be configured such that the algorithm used for the up-conversion process is changed for each region determined according to the gaze point. For example, the up-conversion processing of the gaze point and the area near the gaze point is performed with a slow but high-precision algorithm, and the up-conversion processing of areas other than the subject area is performed with a fast but low-accuracy algorithm. Just do it. With this configuration, the time required for up-conversion processing can be shortened. Also, the power consumption required for up-conversion processing can be reduced.
  • not only up-conversion processing but also down-conversion processing for reducing the resolution of image data may be performed. If the resolution of the image data is higher than the resolution of the display section 13 , part of the image data may not be displayed on the display section 13 . In such a case, the entire image data can be displayed on the display unit 13 by performing down-conversion processing.
  • the timing controller 44 has, for example, a function of controlling the drive frequency (frame frequency, frame rate, refresh rate, etc.) for displaying an image. For example, when displaying a still image on the display device 10A, the power consumption of the display device 10A can be reduced by lowering the drive frequency by the timing controller 44 .
  • the CPU 45 has a function of performing general-purpose processing such as, for example, execution of an operating system, data control, various calculations, and program execution.
  • the CPU 45 has a role of issuing commands such as, for example, an image data write operation or read operation in the storage device 41, an image data correction operation, and an operation to a sensor, which will be described later.
  • the CPU 45 may have a function of transmitting a control signal to at least one of the circuits included in the functional circuit 40 .
  • the sensor controller 46 has a function of controlling sensors. Further, in FIG. 4, a wiring SNCL is illustrated as a wiring for electrically connecting to the sensor.
  • the senor for example, a touch sensor that can be provided in the display unit 13 can be used.
  • the sensor may be, for example, an illuminance sensor.
  • the power supply circuit 47 has, for example, a function of generating a voltage to be supplied to the pixel circuit 51, the driving circuit 30, the functional circuit 40, and the like. Note that the power supply circuit 47 may have a function of selecting a circuit to supply voltage. For example, the power supply circuit 47 can reduce the power consumption of the entire display device 10A by stopping voltage supply to the CPU 45, GPU 42, etc. during the period in which a still image is displayed.
  • the display device of one embodiment of the present invention can have a structure in which the display element, the pixel circuit, and the driver circuit and function circuit 40 are stacked.
  • a driver circuit and a functional circuit which are peripheral circuits, can be arranged so as to overlap with the pixel circuit, and the width of the frame can be extremely narrowed, so that the display device can be miniaturized.
  • the display device of one embodiment of the present invention has a structure in which circuits are stacked, the wiring that connects the circuits can be shortened; thus, the display device can be lightweight. .
  • the display device of one embodiment of the present invention can include a display portion with improved pixel definition, the display device can have excellent display quality.
  • FIG. 5A-5C are perspective views of the display module 500.
  • FIG. The display module 500 has a structure in which an FPC 504 (FPC: flexible printed circuit) is provided in the terminal section 14 of the display device 10A.
  • the FPC 504 has a structure in which a film made of an insulator is provided with wiring. Also, the FPC 504 has flexibility.
  • the FPC 504 functions as wiring for externally supplying video signals, control signals, power supply potential, and the like to the display device 10A. Also, an IC may be mounted on the FPC 504 .
  • a display module 500 shown in FIG. 5B has a configuration in which a display device 10A is provided on a printed wiring board 501 .
  • the printed wiring board 501 has a structure in which wiring is provided inside or on the surface of a substrate made of an insulator, or inside and on the surface.
  • the terminal portion 14 of the display device 10A and the terminal portion 502 of the printed wiring board 501 are electrically connected via the wire 503 .
  • the wire 503 can be formed by wire bonding. Ball bonding or wedge bonding can be used as wire bonding.
  • the wire 503 may be covered with a resin material or the like.
  • the electrical connection between the display device 10A and the printed wiring board 501 may be made by a method other than wire bonding.
  • the electrical connection between the display device 10A and the printed wiring board 501 may be realized by an anisotropic conductive adhesive, bumps, or the like.
  • the terminal portion 502 of the printed wiring board 501 is electrically connected to the FPC 504 .
  • the terminal portion 14 and the FPC 504 may be electrically connected via the printed wiring board 501 .
  • the wiring formed on the printed wiring board 501 can be used to convert the spacing (pitch) between the electrodes of the terminal section 14 to the spacing of the electrodes of the terminal section 502 . That is, even when the pitch of the electrodes provided in the terminal section 14 and the pitch of the electrodes provided in the FPC 504 are different, the electrodes can be electrically connected.
  • Various elements such as a resistance element, a capacitor element, and a semiconductor element can be provided on the printed wiring board 501 .
  • the terminal portion 502 is electrically connected to the connection portion 505 provided on the lower surface of the printed wiring board 501 (the surface on which the display device 10A is not provided). good too.
  • the connecting portion 505 a socket type connecting portion, the display module 500 can be easily detached from another device.
  • FIG. 6 is a flowchart for explaining an operation example of the electronic device 100 .
  • the motion detector 101 acquires the first information (information about the motion of the housing 105) (step E11).
  • the line-of-sight detection unit 102 acquires the second information (information about the user's line of sight) (step E12).
  • the calculation unit 103 Based on the first information, the calculation unit 103 performs 360-degree omnidirectional image data drawing processing (step E13).
  • Step E13 will be described with a specific example.
  • the schematic diagram shown in FIG. 7A illustrates the user 112 positioned at the center of the 360-degree omnidirectional image data 111 .
  • User 112 can visually recognize image 114A in direction 113A displayed on display device 10A of electronic device 100 .
  • FIG. 7B shows how the user 112 moves the head from the schematic diagram of FIG. 7A and visually recognizes the image 114B in the direction 113B.
  • the user 112 can recognize the space represented by the 360-degree omnidirectional image data 111 by changing the image 114A to the image 114B according to the movement of the housing of the electronic device 100 .
  • the user 112 moves the housing of the electronic device 100 according to the movement of the head.
  • the image obtained from the 360-degree omnidirectional image data 111 according to the movement of the electronic device 100 can be processed with high drawing processing power so that the user 112 can recognize the virtual space that is in line with the real world space.
  • a plurality of areas corresponding to the gaze point G are determined for the area of the display section of the display device based on the second information (step E14). For example, as shown in FIG. 8A, a first area S1 including the gaze point G is determined, and a second area S2 adjacent to the first area S1 is determined. Also, the outside of the second area is defined as a third area S3.
  • Step E14 will be described with a specific example.
  • the discriminative visual field is an area in which visual functions such as visual acuity and color discrimination are the best, and refers to an area within about 5° of the center of the visual field (area including the point of gaze).
  • the effective visual field is the area where specific information can be instantly identified only by eye movement, and the area adjacent to the outside of the discriminative visual field within about 30 degrees horizontally and within about 20 degrees vertically of the center of the visual field (gazing point). Point.
  • the stable fixation field is a region where specific information can be identified without difficulty with head movement, and refers to the area adjacent to the outside of the effective visual field within about 90° horizontally and within about 70° vertically of the center of the visual field. .
  • the induced visual field is a region in which the existence of a specific object can be recognized, but the discrimination ability is low, and refers to the area adjacent to the stable fixation field within about 100° horizontally and within about 85° vertically of the center of the visual field.
  • the auxiliary visual field is an area where the ability to discriminate a specific object is extremely low and the presence of a stimulus can be recognized. refers to the area adjacent to the outside of the .
  • image quality from the discriminative field of view to the effective field of view is important.
  • image quality of the discriminative field of view is important.
  • FIG. 8A is a schematic diagram showing how the user 112 observes the image 114 displayed on the display unit of the display device 10A of the electronic device 100 from the front (image display surface).
  • the image 114 illustrated in FIG. 8A also corresponds to the display.
  • a gaze point G beyond the line of sight 113 of the user 112 is shown.
  • first area S1 the area including the discriminative visual field on the image 114
  • second area S2 the area including the effective visual field
  • a region including the stable fixation field, the guidance field, and the auxiliary field of view is defined as a "third region S3".
  • the boundary (outline) between the first region S1 and the second region S2 is indicated by curved lines, but the present invention is not limited to this.
  • the boundary (outline) between the first area S1 and the second area S2 may be rectangular or polygonal.
  • the shape may be a combination of a straight line and a curved line.
  • the display unit of the display device 10A may be divided into two areas, the area including the discriminative visual field and the effective visual field being the first area S1, and the other area being the second area S2. In this case, the third region S3 is not formed.
  • FIG. 9A is a top view of image 114 displayed on the display unit of display device 10A of electronic device 100
  • FIG. 9B is a horizontal view of image 114 displayed on the display unit of display device 10A of electronic device 100.
  • FIG. It is the figure seen from.
  • the horizontal angle of the first region S1 is indicated as “angle ⁇ x1”
  • the horizontal angle of the second region S2 is indicated as “angle ⁇ x2” (see FIG. 9A).
  • the vertical angle of the first region S1 is indicated as "angle ⁇ y1”
  • the vertical angle of the second region S2 is indicated as "angle ⁇ y2" (see FIG. 9B).
  • the area of the first region S1 can be increased.
  • part of the effective field of view is included in the first area S1.
  • the angle ⁇ x2 to 45° and the angle ⁇ y2 to 35°
  • the area of the second region S2 can be increased.
  • part of the stable fixation field is included in the second region S2.
  • each of the angles ⁇ x1 and ⁇ y1 is preferably 5° or more and less than 20°.
  • the gaze point G also moves. Therefore, the first area S1 and the second area S2 also move. For example, when the amount of change in line of sight 113 exceeds a certain amount, it is determined that line of sight 113 is moving. That is, when the amount of change in the point of gaze G exceeds a certain amount, it is determined that the point of gaze G is moving. Also, when the amount of change in the line of sight 113 is equal to or less than a certain amount, it is determined that the movement of the line of sight 113 has stopped, and the first area S1 to the third area S3 are determined. That is, when the amount of change in the point of gaze G is equal to or less than a certain amount, it is determined that the point of gaze G has stopped moving, and the first area S1 to the third area S3 are determined.
  • the driving circuit 30 is controlled according to the plurality of areas (first area S1 to third area S3) (step E15).
  • FIG. 10A and 10B show a configuration example of the pixel circuit 51 and a light emitting element 61 connected to the pixel circuit 51.
  • FIG. FIG. 10A is a diagram showing the connection of each element
  • FIG. 10B is a diagram schematically showing the vertical relationship of a layer 20 including a driver circuit, a layer 50 including a plurality of transistors included in a pixel circuit, and a layer 60 including a light emitting element. be.
  • a pixel circuit 51 shown as an example in FIGS. 10A and 10B includes a transistor 52A, a transistor 52B, a transistor 52C, and a capacitor 53.
  • FIG. The transistors 52A, 52B, and 52C can be OS transistors.
  • Each of the OS transistors of the transistor 52A, the transistor 52B, and the transistor 52C preferably has a back gate electrode. can be configured to provide
  • the transistor 52B includes a gate electrode electrically connected to the transistor 52A, a first electrode electrically connected to the light emitting element 61, and a second electrode electrically connected to the wiring ANO.
  • the wiring ANO is wiring for applying a potential for supplying current to the light emitting element 61 .
  • the transistor 52A has a first terminal electrically connected to the gate electrode of the transistor 52B, a second terminal electrically connected to a wiring SL functioning as a source line, and a wiring GL1 functioning as a gate line. and a gate electrode having a function of controlling a conducting state or a non-conducting state based on the potential.
  • the transistor 52C is turned on based on the potentials of the first terminal electrically connected to the wiring V0, the second terminal electrically connected to the light emitting element 61, and the wiring GL2 functioning as a gate line. or a gate electrode having a function of controlling a non-conducting state.
  • the wiring V0 is a wiring for applying a reference potential and a wiring for outputting the current flowing through the pixel circuit 51 to the driving circuit 30 or the function circuit 40 .
  • the capacitor 53 includes a conductive film electrically connected to the gate electrode of the transistor 52B and a conductive film electrically connected to the second electrode of the transistor 52C.
  • the light emitting element 61 includes a first electrode electrically connected to the first electrode of the transistor 52B and a second electrode electrically connected to the wiring VCOM.
  • the wiring VCOM is a wiring for applying a potential for supplying current to the light emitting element 61 .
  • the intensity of the light emitted by the light emitting element 61 can be controlled according to the image signal applied to the gate electrode of the transistor 52B. Variation in the potential difference between the gate and source of the transistor 52B can be suppressed by the reference potential of the wiring V0 applied through the transistor 52C.
  • a current value that can be used for setting pixel parameters can be output from the wiring V0.
  • the wiring V0 can function as a monitor line for outputting the current flowing through the transistor 52B or the current flowing through the light emitting element 61 to the outside.
  • the current output to the wiring V0 is converted into a voltage by a source follower circuit or the like and output to the outside. Alternatively, it can be converted into a digital signal by an AD converter or the like and output to the functional circuit 40 or the like.
  • the light-emitting element described in one embodiment of the present invention refers to a self-luminous display element such as an organic EL element (also referred to as an OLED (Organic Light Emitting Diode)).
  • the light-emitting elements electrically connected to the pixel circuit can be self-luminous light-emitting elements such as LEDs (Light Emitting Diodes), micro LEDs, QLEDs (Quantum-dot Light Emitting Diodes), and semiconductor lasers. is.
  • the wiring that electrically connects the pixel circuit 51 and the driver circuit 30 can be shortened, so that the wiring resistance of the wiring can be reduced. Therefore, since data can be written at high speed, the display device 10A can be driven at high speed. As a result, a sufficient frame period can be ensured even if the number of pixel circuits 51 included in the display device 10A is increased, so the pixel density of the display device 10A can be increased. Further, by increasing the pixel density of the display device 10A, the definition of the image displayed by the display device 10A can be increased.
  • the pixel density of the display device 10A can be 1000 ppi or more, or 5000 ppi or more, or 7000 ppi or more. Therefore, the display device 10A can be a display device for AR or VR, for example, and can be suitably applied to an electronic device such as an HMD in which the distance between the display unit and the user is short.
  • FIGS. 10A and 10B show the pixel circuit 51 including a total of three transistors as an example, but one embodiment of the present invention is not limited to this.
  • a configuration example of a pixel circuit and an example of a driving method applicable to the pixel circuit 51 will be described below.
  • a pixel circuit 51A shown in FIG. 11A illustrates a transistor 52A, a transistor 52B, and a capacitor 53.
  • FIG. FIG. 11A also shows the light emitting element 61 connected to the pixel circuit 51A.
  • a wiring SL, a wiring GL, a wiring ANO, and a wiring VCOM are electrically connected to the pixel circuit 51A.
  • the pixel circuit 51A has a configuration obtained by removing the transistor 52C from the pixel circuit 51 shown in FIG. 10A and replacing the wiring GL1 and the wiring GL2 with the wiring GL.
  • the transistor 52A has a gate electrically connected to the wiring GL, one of the source and the drain electrically connected to the wiring SL, and the other electrically connected to the gate of the transistor 52B and one electrode of the capacitor C1.
  • One of the source and drain of the transistor 52B is electrically connected to the wiring ANO and the other is electrically connected to the anode of the light emitting element 61 .
  • the other electrode of the capacitor C1 is electrically connected to the anode of the light emitting element 61 .
  • the cathode of the light emitting element 61 is electrically connected to the wiring VCOM.
  • a pixel circuit 51B shown in FIG. 11B has a configuration in which a transistor 52C is added to the pixel circuit 51A.
  • a wiring V0 is electrically connected to the pixel circuit 51B.
  • a pixel circuit 51C shown in FIG. 11C is an example in which a pair of transistors having electrically connected gates is applied to the transistor 52A and the transistor 52B of the pixel circuit 51A.
  • a pixel circuit 51D shown in FIG. 11D is an example in which the transistor is applied to the pixel circuit 51B. This can increase the current that the transistor can pass. Note that although a transistor having a pair of gates electrically connected to each other is used as all the transistors here, the present invention is not limited to this. Alternatively, a transistor having a pair of gates and electrically connected to different wirings may be used. For example, reliability can be improved by using a transistor in which one of the gates and the source are electrically connected.
  • a pixel circuit 51E shown in FIG. 12A has a configuration in which a transistor 52D is added to the pixel circuit 51B described above.
  • a wiring GL1, a wiring GL2, and a wiring GL3 functioning as gate lines are electrically connected to the pixel circuit 51E.
  • the wiring GL1, the wiring GL2, and the wiring GL3 may be collectively referred to as the wiring GL. Therefore, the number of wirings GL is not limited to one, and may be plural.
  • the transistor 52D has a gate electrically connected to the wiring GL3, one of the source and the drain electrically connected to the gate of the transistor 52B, and the other electrically connected to the wiring V0.
  • a gate of the transistor 52A is electrically connected to the wiring GL1
  • a gate of the transistor 52C is electrically connected to the wiring GL2.
  • Such a pixel circuit is suitable for a display method in which display periods and off periods are alternately provided.
  • a pixel circuit 51F shown in FIG. 12B is an example in which a capacitor 53A is added to the pixel circuit 51E.
  • Capacitor 53A functions as a holding capacitor.
  • a pixel circuit 51G shown in FIG. 12C and a pixel circuit 51H shown in FIG. 12D are examples in which a transistor having a pair of gates is applied to the pixel circuit 51E or the pixel circuit 51F, respectively.
  • a transistor whose gates are electrically connected to each other is used as the transistor 52A, the transistor 52C, and the transistor 52D, and a transistor whose gate is electrically connected to its source is used as the transistor 52B.
  • FIG. 13 shows a timing chart relating to a driving method of a display device to which the pixel circuit 51E is applied.
  • FIG. 13 shows timings of signals supplied to the wiring SL functioning as a source line.
  • an example of a driving method is shown in which one horizontal period is divided into a lighting period and a lighting-out period for display. Further, the horizontal period of the k-th row and the horizontal period of the k+1-th row are shifted by the selection period of the gate line.
  • a high-level potential is applied to the wirings GL1[k] and GL2[k], and a source signal is applied to the wiring SL. Accordingly, the transistor 52A and the transistor 52C are brought into conduction, and a potential corresponding to the source signal is written from the wiring SL to the gate of the transistor 52B. After that, when a low-level potential is applied to the wirings GL1[k] and GL2[k], the transistors 52A and 52C are brought out of conduction, and the gate potential of the transistor 52B is held.
  • a high-level potential is applied to the wiring GL2[k] and the wiring GL3[k] in the off period of the k-th row.
  • the transistors 52C and 52D are brought into a conductive state, and the same potential is supplied to the source and gate of the transistor 52B, so that almost no current flows through the transistor 52B.
  • the light emitting element 61 is extinguished. All sub-pixels located in the k-th row are turned off. The sub-pixels of the k-th row are kept off until the next lighting period.
  • the light-off period of the k+1th row is entered, and all the sub-pixels of the k+1th row are turned off in the same manner as described above.
  • a driving method in which a light-off period is provided during one horizontal period instead of always lighting during one horizontal period can be called duty driving.
  • duty driving an afterimage phenomenon when displaying moving images can be reduced, so that a display device with high moving image display performance can be realized.
  • so-called VR motion sickness can be alleviated by reducing afterimages.
  • the ratio of the lighting period to one horizontal period can be called a duty ratio.
  • the duty ratio can be freely set, and can be appropriately adjusted within a range of, for example, higher than 0% and 100% or less.
  • FIGS. 14A and 14B A configuration different from the pixel circuit described above will be described with reference to FIGS. 14A and 14B.
  • FIG. 14A A block diagram of the pixel 230 is shown in FIG. 14A.
  • the pixel shown in FIG. 14A has a switching transistor (Switching Tr), a driving transistor (Driving Tr), a light-emitting element (LED), and a storage circuit MEM (Memory).
  • switching Tr switching transistor
  • driving Tr driving transistor
  • LED light-emitting element
  • MEM Storage circuit
  • Data DataW is supplied to the memory circuit MEM via the wiring SL2 and the transistor 52A.
  • the data DataW is supplied to the pixel in addition to the image data Data, the current flowing through the light emitting element increases, and the display device can display high luminance.
  • FIG. 14B shows a specific circuit diagram of the pixel circuit 51I.
  • a pixel circuit 51I shown in FIG. 14B has a transistor 52w, a transistor 52A, a transistor 52B, a transistor 52C, a capacitor 53s, and a capacitor 53w.
  • FIG. 14B also illustrates the light emitting element 61 connected to the pixel circuit 51I.
  • Transistor 52w functions as a switching transistor.
  • Transistor 52B functions as a drive transistor.
  • One of the source and drain of the transistor 52w is electrically connected to one electrode of the capacitor 53w.
  • the other electrode of capacitor 53w is electrically connected to one of the source and drain of transistor 52A.
  • One of the source or drain of transistor 52A is electrically connected to the gate of transistor 52B.
  • a gate of the transistor 52B is electrically connected to one electrode of the capacitor 53s.
  • the other electrode of the capacitor 53s is electrically connected to one of the source and drain of the transistor 52B.
  • One of the source and drain of transistor 52B is electrically connected to one of the source and drain of transistor 52C.
  • One of the source and drain of transistor 52C is electrically connected to one electrode of light emitting element 61 .
  • Each transistor illustrated in FIG. 14B has a back gate electrically connected to the gate, but the connection of the back gate is not limited to this. In addition, the transistor need not have a back gate.
  • a node to which the other electrode of the capacitor 53w, one of the source and drain of the transistor 52A, the gate of the transistor 52B, and one electrode of the capacitor 53s are connected is a node NM.
  • a node to which the other electrode of the capacitor 53s, one of the source and drain of the transistor 52B, one of the source and drain of the transistor 52C, and one electrode of the light emitting element 61 are connected is a node NA.
  • a gate of the transistor 52w is electrically connected to the wiring GL1.
  • a gate of the transistor 52C is electrically connected to the wiring GL1.
  • a gate of the transistor 52A is electrically connected to the wiring GL2.
  • the other of the source and the drain of transistor 52w is electrically connected to line SL1.
  • the other of the source and the drain of transistor 52C is electrically connected to line V0.
  • the other of the source and the drain of transistor 52A is electrically connected to line SL2.
  • the wiring SL1 and the wiring SL2 may be collectively referred to as the wiring SL. Therefore, the wiring SL is not limited to one, and may be plural.
  • the other of the source and drain of the transistor 52B is electrically connected to the wiring ANO.
  • the other electrode of light emitting element 61 is electrically connected to wiring VCOM.
  • the wiring GL1 and the wiring GL2 can function as signal lines for controlling the operation of transistors.
  • the wiring SL1 can function as a signal line that supplies image data Data to pixels.
  • the wiring SL2 can function as a signal line for writing data DataW to the memory circuit MEM.
  • the wiring SL2 can function as a signal line that supplies correction signals to pixels.
  • the wiring V0 functions as a monitor line for obtaining electrical characteristics of the transistor 52B. Further, by supplying a specific potential from the wiring V0 to the other electrode of the capacitor 53s through the transistor 52C, writing of the image signal can be stabilized.
  • Transistor 52A and capacitor 53w constitute memory circuit MEM.
  • the node NM is a storage node, and by turning on the transistor 52A, data DataW supplied from the wiring SL2 can be written to the node NM.
  • the potential of the node NM can be held for a long time.
  • the image data Data supplied from the wiring SL1 is supplied to the capacitor 53w through the transistor 52w.
  • One of the source or drain of transistor 52w and node NM are capacitively coupled. Therefore, the potential of the node NM to which the data DataW is written changes according to the image data Data.
  • the node NA and the node NM are capacitively coupled via the capacitor 53s. Therefore, the potential of the node NA changes according to the data DataW and the image data Data.
  • the transistor 52w functions as a selection transistor that determines whether or not to receive the supply of the image data Data.
  • the transistor 52C functions as a reset transistor that determines whether the potential of the node NA is made equal to that of the wiring V0.
  • a defective pixel can be detected using the functional circuit 40 provided so as to overlap with the pixel circuit group 55 .
  • the display defect caused by the defective pixel can be corrected, and normal display can be performed.
  • correction methods exemplified below may be performed by a circuit provided outside the display device. Also, part of the correction method may be performed by the functional circuit 40 and the other part may be performed by a circuit provided outside the display device.
  • FIG. 15A is a flow chart for the correction method described below.
  • step E1 a correction operation is started.
  • step E2 the pixel current is read out.
  • each pixel can be driven to output current to a monitor line electrically connected to the pixel.
  • the current reading operation can be performed simultaneously for each section 59 . Since the pixel circuit group 55 is divided into a plurality of sections 59, it is possible to perform the readout operation of the current of all the pixels in an extremely short time.
  • step E3 the read current is converted into voltage.
  • a digital signal is to be handled in subsequent processing, it can be converted into digital data in step E3.
  • ADC analog-to-digital conversion circuit
  • Pixel parameters of each pixel are obtained based on the obtained data.
  • Pixel parameters include, for example, the threshold voltage or field effect mobility of a driving transistor, the threshold voltage of a light emitting element, and the current value at a predetermined voltage.
  • step E5 it is determined whether or not each pixel is abnormal based on the pixel parameters. For example, if the pixel parameter value exceeds (or falls below) a predetermined threshold value, the pixel is identified as an abnormal pixel.
  • Abnormalities include a dark point defect whose luminance is extremely low with respect to the input data potential, a bright point defect whose luminance is extremely high, and the like.
  • step E5 the address of the defective pixel and the type of defect can be identified and obtained.
  • step E6 correction processing is performed.
  • FIG. 15B schematically shows a pixel having a set of 3 ⁇ 3 pixel circuits 51 and light emitting elements 61 .
  • the central pixel is pixel 151 that is a dark spot defect.
  • FIG. 15B schematically shows that the pixel 151 is turned off and the surrounding pixels 150 are turned on with a predetermined luminance.
  • a dark spot defect is a defect in which the luminance of a pixel is unlikely to reach the normal luminance even if correction is performed to increase the data potential to be input to the pixel. Therefore, as shown in FIG. 15B, the pixels 150 surrounding the pixel 151 having the dark spot defect are corrected to increase the luminance. As a result, a normal image can be displayed even when a dark spot defect occurs.
  • the bright spot defect can be made inconspicuous by lowering the brightness of the surrounding pixels.
  • correction parameters can be set for each pixel.
  • correction parameters By applying the correction parameters to the input image data, it is possible to generate corrected image data for displaying an optimum image on the display device 10A.
  • correction parameters can be set so as to cancel (level) variations in pixel parameters.
  • a reference value is set based on the median value or average value of pixel parameters for some or all pixels, and the correction value for canceling the difference from the reference value for the pixel parameter of a predetermined pixel is It can be set as a correction parameter for the pixel.
  • correction data that considers both a correction amount for compensating for the abnormal pixel and a correction amount for canceling variations in pixel parameters.
  • step E7 the correction operation is terminated.
  • an image can be displayed based on the correction parameters acquired in the correction operation and the input image data.
  • a neural network may be used for one of the steps of the correction operation.
  • correction parameters can be determined, for example, based on inference results obtained by machine learning. For example, when a neural network is used to determine correction parameters, highly accurate correction can be performed so that abnormal pixels are not conspicuous without using a detailed algorithm for correction.
  • FIG. 16A and 16B show perspective views of a display device 10B that is a modification of the display device 10A.
  • FIG. 16B is a perspective view for explaining the structure of each layer included in the display device 10B. In order to reduce the repetition of description, mainly the points different from the display device 10A will be described.
  • a pixel circuit group 55 including a plurality of pixel circuits 51 and a driving circuit 30 are overlapped.
  • the pixel circuit group 55 is divided into a plurality of divisions 59, and the driving circuit 30 is divided into a plurality of divisions 39.
  • FIG. A plurality of partitions 39 each have a source driver circuit 31 and a gate driver circuit 33 .
  • FIG. 17A shows a configuration example of the pixel circuit group 55 included in the display device 10B.
  • FIG. 17B shows a configuration example of the drive circuit 30 included in the display device 10B.
  • the partitions 59 and 39 are respectively arranged in a matrix of m rows and n columns (m and n are integers equal to or greater than 1).
  • the partition 59 on the first row and the first column is indicated as partition 59[1,1]
  • the partition 59 on the m-th row and n-th column is indicated as partition 59[m,n].
  • the partition 39 in the first row and first column is indicated as partition 39[1,1]
  • the partition 39 in the mth row and nth column is indicated as partition 39[m,n].
  • 17A and 17B show the case where m is 4 and n is 8. FIG. That is, each of the pixel circuit group 55 and the driving circuit 30 is divided into 32 parts.
  • Each of the plurality of divisions 59 has a plurality of pixel circuits 51, a plurality of wirings SL, and a plurality of wirings GL.
  • one of the plurality of pixel circuits 51 is electrically connected to at least one of the plurality of wirings SL and at least one of the plurality of wirings GL.
  • One of the sections 59 and one of the sections 39 are overlapped (see FIG. 17C).
  • the section 59[i,j] (i is an integer of 1 or more and m or less and j is an integer of 1 or more and n or less) and the section 39[i,j] are overlapped.
  • the source driver circuit 31[i,j] included in the section 39[i,j] is electrically connected to the wiring SL included in the section 59[i,j].
  • the gate driver circuit 33[i,j] included in the section 39[i,j] is electrically connected to the wiring GL included in the section 59[i,j].
  • the source driver circuit 31[i,j] and the gate driver circuit 33[i,j] have a function of controlling the plurality of pixel circuits 51 included in the section 59[i,j].
  • the pixel circuits 51 included in the partitions 59[i,j] and the partitions 39[i,j] By overlapping the partitions 59[i,j] and the partitions 39[i,j], the pixel circuits 51 included in the partitions 59[i,j], the source driver circuits 31 included in the partitions 39[i,j], and the The connection distance (wiring length) with the gate driver circuit 33 can be extremely shortened. As a result, since wiring resistance and parasitic capacitance are reduced, the time required for charging and discharging is shortened, and high-speed driving can be realized. Also, power consumption can be reduced. In addition, miniaturization and weight reduction can be realized.
  • the display device 10B has a configuration in which each partition 39 has a source driver circuit 31 and a gate driver circuit 33 . Therefore, it is possible to divide the display unit 13 into sections 59 corresponding to the sections 39 and rewrite the image data. For example, it is possible to rewrite the image data only in the section of the display unit 13 where the image has changed, and to retain the image data in the section where the image has not changed, so that power consumption can be reduced.
  • one of the display sections 13 divided into each section 59 is called a sub-display section 19 . Therefore, it can be said that the sub-display section 19 is divided into each section 39 .
  • the display device 10B described with reference to FIGS. 16 and 17 shows the case where the display section 13 is divided into 32 sub-display sections 19 (see FIG. 16A).
  • the sub-display portion 19 includes a plurality of pixels 230 shown in FIG. 10 and the like.
  • one sub-display portion 19 includes one of the sections 59 including a plurality of pixel circuits 51 and a plurality of light emitting elements 61 .
  • one section 39 has a function of controlling a plurality of pixels 230 included in one sub-display section 19 .
  • the display device 10B can arbitrarily set the driving frequency for image display for each sub-display section 19 by means of the timing controller 44 of the functional circuit 40 .
  • the functional circuit 40 has the function of controlling the operation of each of the multiple compartments 39 and the multiple compartments 59 . That is, the functional circuit 40 has a function of controlling the drive frequency and operation timing of each of the plurality of sub-display sections 19 arranged in a matrix.
  • the functional circuit 40 also has a function of adjusting synchronization between the sub-displays.
  • a timing controller 441 and an input/output circuit 442 may be provided for each section 39 (see FIG. 17D).
  • the input/output circuit 442 for example, an I2C (Inter-Integrated Circuit) interface or the like can be used.
  • the timing controller 441 included in the section 39[i,j] is indicated as timing controller 441[i,j].
  • the input/output circuit 442 included in the partition 39[i,j] is indicated as an input/output circuit 442[i,j].
  • the function circuit 40 supplies the input/output circuit 442[i,j] with setting signals for the scanning direction and driving frequency of the gate driver circuit 33[i,j], and the number of pixels to be thinned out of the image data when the resolution is reduced. Operation parameters such as (the number of pixels not to be rewritten when rewriting image data) are supplied.
  • the source driver circuits 31[i,j] and the gate driver circuits 33[i,j] operate according to the operation parameters.
  • the input/output circuit 442 outputs information photoelectrically converted by the light receiving element to the function circuit 40 .
  • the display device 10B in the electronic device of one embodiment of the present invention has low power consumption by stacking the pixel circuits 51 and the driver circuits 30 and varying the driving frequency of each sub-display portion 19 according to the movement of the user's line of sight. can be improved.
  • FIG. 18A shows the display section 13 having the sub-display section 19 of 4 rows and 8 columns. Also, FIG. 18A shows a first area S1 to a third area S3 centering on the gaze point G.
  • FIG. Arithmetic unit 103 sorts each of the plurality of sub display units 19 into either first area 29A overlapping first area S1 or second area S2, or second area 29B overlapping third area S3. That is, the calculation unit 103 sorts each of the plurality of sections 39 into the first section 29A or the second section 29B.
  • the first section 29A that overlaps the first area S1 or the second area S2 includes an area that overlaps the point of gaze G.
  • the second section 29B includes the sub-display portion 19 located outside the first section 29A (see FIG. 18B).
  • a functional circuit 40 controls the operation of the drive circuits (source driver circuit 31 and gate driver circuit 33 ) included in each of the plurality of partitions 39 .
  • the second area 29B is an area that overlaps with the third area S3 including the above-described stable fixation field, guidance field, and auxiliary field of view, and is a field where the user's discriminating power is low. Therefore, even if the second area 29B is smaller than the first area 29A in the number of times the image data is rewritten per unit time (hereinafter also referred to as "the number of times of image rewriting") during image display, the user's perception of the image data is substantially reduced. display quality (hereinafter also referred to as “substantial display quality”) is less degraded.
  • the drive frequency (also referred to as the “second drive frequency”) of the sub-display section 19 included in the second section 29B is changed to the drive frequency (also referred to as the “first drive frequency”) of the sub-display section 19 included in the first section 29A. ), there is little substantial deterioration in display quality.
  • the driving frequency By lowering the driving frequency, the power consumption of the display device can be reduced. On the other hand, lowering the drive frequency also lowers the display quality. In particular, the display quality during moving image display is degraded. According to one aspect of the present invention, by making the second drive frequency lower than the first drive frequency, it is possible to reduce the power consumption in an area with low visibility for the user and to suppress the substantial deterioration of the display quality. . According to one embodiment of the present invention, it is possible to achieve both maintenance of display quality and reduction of power consumption.
  • the first drive frequency should be 30 Hz or more and 500 Hz or less, preferably 60 Hz or more and 500 Hz or less.
  • the second drive frequency is preferably equal to or less than the first drive frequency, more preferably equal to or less than 1/2 of the first drive frequency, and more preferably equal to or less than 1/5 of the first drive frequency.
  • the region farther from the first region 29A is set as the third region 29C (see FIG. 18C), and the sub-display portions 19 included in the third region 29C are driven.
  • the frequency (also referred to as "third drive frequency”) may be lower than that of the second section 29B.
  • the third drive frequency is preferably equal to or less than the second drive frequency, more preferably equal to or less than 1/2 of the second drive frequency, and more preferably equal to or less than 1/5 of the second drive frequency. Power consumption can be further reduced by significantly reducing the number of times the image is rewritten. Also, rewriting of image data may be stopped as necessary. Power consumption can be further reduced by stopping rewriting of image data.
  • a transistor having an extremely small off current As the transistor forming the pixel circuit 51 , it is preferable to use an OS transistor as a transistor forming the pixel circuit 51 . Since the OS transistor has extremely low off current, it can hold image data supplied to the pixel circuit 51 for a long time. In particular, it is preferable to use an OS transistor for the transistor 52A.
  • the areas other than the first area 29A are also rewritten with the same driving frequency as the first area 29A, and the amount of change is within the certain amount. If it is determined that, the driving frequency of the zones other than the first zone 29A may be lowered. Also, when it is determined that the amount of change in the point of gaze G is small, the drive frequency for the zones other than the first zone 29A may be further lowered.
  • the second drive frequency and the second drive frequency Both of the three driving frequencies should be an integer fraction of the first driving frequency.
  • the second drive frequency and the third drive frequency can be set to arbitrary values, not limited to 1/integer of the first drive frequency.
  • the degree of freedom in setting the drive frequencies can be increased. Therefore, it is possible to reduce substantial deterioration in display quality.
  • FIG. 19 is a block diagram illustrating a configuration example of a display device 10B having a frame memory 443 for each sub-display section 19.
  • the input/output circuit 80 has an image information input section 461 and a clock signal input section 462 .
  • the functional circuit 40 also has an image data temporary storage section 463 , an operation parameter setting section 464 , an internal clock signal generation section 465 , an image processing section 466 , a memory controller 467 and a plurality of frame memories 443 .
  • One of the plurality of frame memories 443 has a function of holding image data to be displayed on one of the plurality of sub display portions 19 .
  • the frame memory 443[1,1] has a function of holding image data to be displayed on the sub display portion 19[1,1].
  • the frame memory 443[m,n] has a function of holding image data to be displayed on the sub-display section 19[m,n].
  • each of the plurality of partitions 39 has a source driver circuit 31, a gate driver circuit 33, a timing controller 441, and an input/output circuit 442.
  • each of the plurality of partitions 39 has a source driver circuit 31, a gate driver circuit 33, a timing controller 441, and an input/output circuit 442.
  • Image data to be displayed on the display unit 13 and operation parameters of the display device 10B are externally supplied to the image information input unit 461 .
  • a clock signal is supplied to the clock signal input section 462 from the outside.
  • the clock signal is also supplied to the internal clock signal generator 465 via the clock signal input section 462 .
  • the internal clock signal generator 465 has a function of generating a clock signal (also referred to as an “internal clock signal”) used within the display device 10B using an externally supplied clock signal.
  • the internal clock signal is supplied to the image data temporary storage unit 463, the operation parameter setting unit 464, the memory controller 467, the section 39, etc., and is used to synchronize the operation timings of the circuits constituting the display device 10B.
  • Image data input via the image information input unit 461 is supplied to the image data temporary storage unit 463 . Further, the operation parameters input via the image information input section 461 are supplied to the operation parameter setting section 464 .
  • the image data temporary storage unit 463 holds the supplied image data and supplies the image data to the image processing unit 466 in synchronization with the internal clock signal. By providing the image data temporary storage unit 463, it is possible to eliminate the deviation between the timing when the image data is supplied from the outside and the timing when the image data is processed inside the display device 10B.
  • the operating parameter setting unit 464 has a function of holding the supplied operating parameters.
  • the operating parameters include information for determining settings such as the drive frequency, scanning direction, and resolution for each of the plurality of sub-displays 19 .
  • the image processing unit 466 has a function of performing arithmetic processing on the image data held in the image data temporary storage unit 463 . For example, it has a function of performing contrast adjustment, brightness adjustment, and gamma correction of image data.
  • the image processing unit 466 also has a function of dividing the image data held in the image data temporary storage unit 463 for each sub display unit 19 .
  • the memory controller 467 has a function of controlling operations of the plurality of frame memories 443 .
  • the image data divided for each sub display portion 19 by the image processing portion 466 is stored in each of the plurality of frame memories 443 .
  • the plurality of frame memories 443 also have a function of supplying image data to the sections 39 in response to read request signals (read) from the corresponding sections 39 .
  • the storage device 41 may be used as a frame memory 443 as shown in FIG. That is, the image data divided for each sub display portion 19 may be stored in the storage device 41 .
  • the frame memory 443 may be provided outside the functional circuit 40 . Also, the frame memory 443 may be provided in a semiconductor device other than the display device 10B.
  • the zones set on the display unit 13 are not limited to the first zone 29A, the second zone 29B, and the third zone 29C.
  • Four or more areas may be set on the display unit 13 .
  • the above-described up-conversion processing may be performed on the image displayed in the first area 29A.
  • the display quality can be improved.
  • the above-described up-conversion processing may be performed on an image displayed in an area other than the first area 29A. By displaying the up-converted image in the areas other than the first area 29A, it is possible to further reduce the substantial deterioration in display quality when the driving frequency of the areas other than the first area 29A is lowered. .
  • the image displayed in the first area 29A may be upconverted using a high-accuracy algorithm, and the image displayed in areas other than the first area 29A may be upconverted using a low-accuracy algorithm. Even in such a case, it is possible to further reduce the substantial deterioration in display quality when the driving frequency of the areas other than the first area 29A is lowered.
  • high-speed rewriting can be realized by rewriting image data for each sub-display unit 19 simultaneously in all sub-display units 19 . That is, high-speed rewriting can be realized by rewriting the image data for each section 39 at the same time for all the sections 39 .
  • the source driver circuit In line-sequential driving, the source driver circuit generally writes image data to all pixels in one row at the same time while the pixels in one row are selected by the gate driver circuit. For example, if the display section 13 is not divided into the sub-display sections 19 and the resolution is 4000 ⁇ 2000 pixels, 4000 source driver circuits are required while the gate driver circuits are selecting pixels for one row. It is necessary to write the image data to the pixels of When the frame frequency is 120 Hz, the duration of one frame is approximately 8.3 msec. Therefore, the gate driver circuit needs to select 2000 rows of pixels in about 8.3 msec, and the time to select one row of pixels, that is, the time to write image data per pixel is about 4.17 ⁇ sec. Become. That is, the higher the resolution of the display unit and the higher the frame frequency, the more difficult it becomes to secure sufficient time for rewriting image data.
  • the display section 13 is divided into four in the row direction. Therefore, in one sub-display section 19, the image data writing time per pixel can be four times longer than when the display section 13 is not divided. According to one embodiment of the present invention, even when the frame frequency is set to 240 Hz, or even 360 Hz, it is easy to secure time to rewrite image data, so that a display device with high display quality can be realized.
  • the display portion 13 is divided into four parts in the row direction, so that the length of the wiring SL electrically connecting the source driver circuit and the pixel circuit is 1/4. become. Therefore, the resistance value and the parasitic capacitance of the wiring SL are each reduced to 1/4, and the time required for writing (rewriting) image data can be shortened.
  • the display portion 13 is divided into eight in the column direction. become 1. Therefore, the resistance value and the parasitic capacitance of the wiring GL are each reduced to 1/8, signal deterioration and delay are improved, and it becomes easy to ensure the rewrite time of the image data.
  • the display device 10B since it is easy to secure sufficient time for writing image data, high-speed rewriting of a display image can be realized. Therefore, a display device with high display quality can be realized. In particular, a display device excellent in displaying moving images can be realized.
  • FIG. 21A and 21B show perspective views of a display device 10C that is a modification of the display device 10A. Note that the display device 10C is also a modification of the display device 10B.
  • FIG. 21B is a perspective view for explaining the structure of each layer included in the display device 10C. In order to reduce the repetition of the description, mainly the points different from the display device 10A and the display device 10B will be described.
  • a pixel circuit group 55 including a plurality of pixel circuits 51, the driving circuit 30, the functional circuit 40, and the terminal section 14 may be provided in the same layer.
  • the display device 10C includes a pixel circuit group 55, a driving circuit 30, a function circuit 40, and a terminal section 14 on the layer 20.
  • FIG. By providing the pixel circuit group 55, the driving circuit 30, and the functional circuit 40 in the same layer, the wiring that electrically connects them can be shortened. Therefore, wiring resistance and parasitic capacitance are reduced, and power consumption is reduced.
  • the pixel circuit group 55, the driver circuit 30, the functional circuit 40, and the terminal portion 14 can be provided using a single crystal silicon substrate as the layer 20. can. Also, by using a single crystal silicon substrate as the layer 20, the substrate 11 can be omitted. Therefore, it is possible to reduce the weight of the display device 10C. Moreover, the production cost of the display device 10C can be reduced. Therefore, the productivity of the display device 10C is improved.
  • the transistors used in the display device 10C are not limited to c-Si transistors.
  • Various transistors such as a Poly-Si transistor or an OS transistor can be used as the transistor used in the display device 10C.
  • the display device 10C shown in FIG. 21 is composed of sub-display portions 19 in which the display portions 13 are arranged in a matrix of m rows and n columns. Accordingly, the pixel circuit group 55 is divided into sections 59 arranged in a matrix of m rows and n columns.
  • FIG. 22 shows a plan layout view of the layer 20. As shown in FIG. FIG. 22 shows the partition 59 where m is 4 and n is 8. FIG.
  • the drive circuit 30 is divided into four regions of a drive circuit 30a, a drive circuit 30b, a drive circuit 30c, and a drive circuit 30d.
  • the drive circuit 30 a , the drive circuit 30 b , the drive circuit 30 c , and the drive circuit 30 d are provided outside the pixel circuit group 55 .
  • the drive circuit 30a is provided on the first side
  • the drive circuit 30a is provided on the third side facing the first side with the pixel circuit group 55 interposed therebetween.
  • 30 c is provided
  • a drive circuit 30 b is provided on the second side
  • a drive circuit 30 d is provided on the fourth side facing the second side with the pixel circuit group 55 interposed therebetween.
  • the driving circuits 30 a and 30 c each have 16 gate driver circuits 33 .
  • Drive circuits 30 b and 30 d each have 16 source driver circuits 31 .
  • One of the gate driver circuits 33 is electrically connected to the plurality of pixel circuits 51 included in one of the partitions 59 .
  • One of the source driver circuits 31 is electrically connected to the plurality of pixel circuits 51 included in one of the partitions 59.
  • the gate driver circuit 33 electrically connected to the section 59[1,1] is indicated as the gate driver circuit 33[1,1]
  • the source driver circuit electrically connected to the section 59[1,1]. 31 is indicated as a source driver circuit 31[1,1].
  • the gate driver circuit 33 electrically connected to the section 59[4,8] is indicated as the gate driver circuit 33[4,8]
  • the source driver circuit 31 electrically connected to the section 59[4,8]. is indicated as a source driver circuit 31[4,8].
  • the driver circuit 30a includes gate driver circuits 33[1,1] to 33[1,4], gate driver circuits 33[2,1] to 33[2,4], and gate driver circuits 33[2,4]. [3,1] to gate driver circuit 33[3,4] and gate driver circuit 33[4,1] to gate driver circuit 33[4,4].
  • the driver circuit 30b includes source driver circuits 31[1,1] to 31[1,8] and source driver circuits 31[2,1] to 31[2,8].
  • the driver circuit 30c includes gate driver circuits 33[1,5] to 33[1,8], gate driver circuits 33[2,5] to 33[2,8], and gate driver circuits 33[2,8].
  • the driver circuit 30d includes source driver circuits 31[3,1] to 31[3,8] and source driver circuits 31[4,1] to 31[4,8].
  • the arrangement of the pixel circuit group 55, the driving circuit 30, and the functional circuit 40 provided in the layer 20 is not limited to the configuration shown in FIG.
  • the configuration shown in FIG. 23 may be used.
  • the drive circuit 30 is divided into two regions of a drive circuit 30a and a drive circuit 30b.
  • the drive circuit 30a is provided with 32 gate driver circuits 33 (gate driver circuits 33[1,1] to gate driver circuits 33[4,8])
  • the drive circuit 30b is provided with 32 source driver circuits 31 ( Source driver circuits 31[1,1] to 31[4,8]) are provided.
  • the display unit 13 is divided into 32 sub-display units 19 as an example.
  • the display unit 13 of the display device 10B and the display device 10C according to one aspect of the present invention is not limited to 32 divisions, and may be 16 divisions, 64 divisions, or 128 divisions. By increasing the number of divisions of the display unit 13, it is possible to further reduce the substantial deterioration in display quality felt by the user.
  • FIG. 24A is a block diagram illustrating the sub-display section 19. As shown in FIG. The sub-display portion 19 is electrically connected to the source driver circuit 31 and the gate driver circuit 33 provided in the section 39 .
  • the pixel 230 on the p row and the first column is indicated by the pixel 230[p, 1]
  • the pixel 230 on the first row and the q column is indicated by the pixel 230[1, q]
  • the pixel 230 on the p row and the q column is indicated. is denoted as pixel 230[p,q].
  • a circuit included in the gate driver circuit 33 functions, for example, as a scanning line driving circuit.
  • a circuit included in the source driver circuit 31 functions, for example, as a signal line driving circuit.
  • an OS transistor may be used as the transistor forming the pixel 230, and a Si transistor may be used as the transistor forming the driver circuit. Since the OS transistor has low off-state current, power consumption can be reduced. In addition, since Si transistors operate faster than OS transistors, they are suitable for use in driver circuits. Further, depending on the display device, OS transistors may be used for both the transistor forming the pixel 230 and the transistor forming the driver circuit. Further, depending on the display device, Si transistors may be used for both the transistor forming the pixel 230 and the transistor forming the driver circuit. Further, depending on the display device, a Si transistor may be used as the transistor forming the pixel 230 and an OS transistor may be used as the transistor forming the driver circuit.
  • both Si transistors and OS transistors may be used for the transistors forming the pixel 230 . Further, both a Si transistor and an OS transistor may be used for the transistor forming the driver circuit.
  • p wirings GL are arranged substantially parallel to each other and whose potentials are controlled by the gate driver circuit 33, and p wirings GL are arranged substantially parallel to each other and controlled by the source driver circuit 31.
  • q wirings SL whose potentials are controlled.
  • the pixel 230 arranged in the r-th row (r indicates an arbitrary number and is an integer of 1 or more and p or less in this embodiment or the like) is connected to the gate driver circuit via the r-th wiring GL. 33 is electrically connected.
  • the pixel 230 arranged in the s-th column (s indicates an arbitrary number and is an integer of 1 or more and q or less in this embodiment and the like) is connected to the source driver circuit via the s-th wiring SL. 31 is electrically connected.
  • the number of wirings GL electrically connected to the pixels 230 included in one row is not limited to one.
  • the number of wirings SL electrically connected to the pixels 230 included in one column is not limited to one.
  • the wiring GL and the wiring SL are examples, and the wiring connected to the pixel 230 is not limited to the wiring GL and the wiring SL.
  • the pixels 230 that control red light, the pixels 230 that control green light, and the pixels 230 that control blue light are arranged in stripes, and these are collectively functioned as one pixel 240, and the light emission amount of each pixel 230 is determined.
  • Full-color display can be achieved by controlling (light emission luminance).
  • each of the three pixels 230 functions as a sub-pixel. That is, each of the three sub-pixels controls the amount of red light, green light, or blue light emitted (see FIG. 24B1).
  • the color of light controlled by each of the three sub-pixels is not limited to a combination of red (R), green (G), and blue (B), but may be cyan (C), magenta (M), and yellow (Y). There may be (see FIG. 24B2).
  • the pixels 240 By arranging the pixels 240 in a matrix of 1920 ⁇ 1080, it is possible to realize the display section 13 capable of full-color display with a so-called 2K resolution. Further, for example, by arranging the pixels 240 in a matrix of 3840 ⁇ 2160, it is possible to realize the display section 13 capable of full-color display at a so-called 4K resolution. Further, for example, by arranging the pixels 240 in a matrix of 7680 ⁇ 4320, it is possible to realize the display section 13 capable of full-color display with so-called 8K resolution. By increasing the number of pixels 240, it is possible to realize the display unit 13 capable of full-color display with a resolution of 16K or even 32K.
  • the arrangement of the three pixels 230 forming one pixel 240 may be a delta arrangement (see FIG. 24B3). Specifically, the lines connecting the center points of the three pixels 230 forming one pixel 240 may form a triangle. Note that the arrangement of the pixels 230 is not limited to the stripe arrangement and the delta arrangement. The arrangement of pixels 230 may be a zigzag arrangement, an S-stripe arrangement, a Bayer arrangement, or a pentile arrangement.
  • the areas of the three sub-pixels do not have to be the same. If the luminous efficiency, reliability, etc. differ depending on the luminescent color, the area of the sub-pixel may be changed for each luminescent color (see FIG. 24B4).
  • four sub-pixels may be collectively functioned as one pixel.
  • a sub-pixel controlling white light may be added to three sub-pixels controlling red light, green light, and blue light, respectively (see FIG. 24B5).
  • a sub-pixel for controlling yellow light may be added to the three sub-pixels for controlling red light, green light, and blue light, respectively (see FIG. 24B6).
  • a sub-pixel for controlling white light may be added to the three sub-pixels for controlling cyan, magenta, and yellow light, respectively (see FIG. 24B7).
  • Reproducibility of halftones can be improved by increasing the number of sub-pixels that function as one pixel, and by appropriately combining sub-pixels that control lights such as red, green, blue, cyan, magenta, and yellow. can. Therefore, display quality can be improved.
  • the display device of one embodiment of the present invention can reproduce color gamuts of various standards.
  • PAL Phase Alternating Line
  • NTSC National Television System Committee
  • sRGB standard RGB
  • ITU-R BT. 709 International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709) ⁇ DCI ⁇ P3(Digital Cinema Initiatives P3) ⁇ UHDTV(Ultra High Definition Television ⁇ ) ⁇ ITU ⁇ RBT. 2020 (REC.2020 (Recommendation 2020)) standard color gamut can be reproduced.
  • one pixel 240 may be provided with a pixel 231 including a light receiving element.
  • a pixel 240 shown in FIG. 25A includes a pixel 230 (G) emitting green light, a pixel 230 (B) emitting blue light, a pixel 230 (R) emitting red light, and a pixel 231 (S) having a light receiving element. arranged in stripes. Note that in this specification and the like, the pixels 231 are also referred to as “imaging pixels”.
  • the light-receiving element included in the pixel 231 is preferably an element that detects visible light, and detects one or more of colors of light such as blue, purple, blue-violet, green, yellow-green, yellow, orange, and red. An element that does so is more preferable. Further, the light receiving element included in the pixel 231 may be an element that detects infrared light.
  • a stripe arrangement is applied to the pixel 240 shown in FIG. 25A. Note that when the pixel 231 having a light-receiving element detects light of a specific color, it is preferable to arrange the pixel 230 that emits light of that color next to the pixel 231 so that detection accuracy can be improved.
  • FIG. 25B shows an example in which a pixel 230 emitting red light is adjacent to a pixel 231 having a light receiving element in the row direction, and a pixel 230 emitting blue light and a pixel 230 emitting green light are adjacent to each other in the row direction. Not limited.
  • a pixel 240 shown in FIG. 25C has a configuration in which a pixel 231 is added to the S stripe arrangement.
  • Pixel 240 in FIG. 25C has one vertically long pixel 230, two horizontally long pixels 230, and one horizontally long pixel 231.
  • the vertically elongated pixels 230 may be any of R, G, and S, and there is no limitation on the arrangement order of the horizontally elongated sub-pixels.
  • FIG. 25D shows an example in which pixels 240a and pixels 240b are alternately arranged.
  • the pixel 240a has a pixel 230 emitting blue light, a pixel 230 emitting green light, and a pixel 231 having a light receiving element.
  • the pixel 240b has a pixel 230 that emits red light, a pixel 230 that emits green light, and a pixel 231 that has a light receiving element.
  • the pixel 240 a and the pixel 240 b are combined to function as one pixel 240 .
  • both pixel 240a and pixel 240b have pixel 230 and pixel 231 exhibiting green light, but are not so limited.
  • the definition of the imaging pixel can be improved.
  • FIG. 25E shows an example in which a hexagonal close-packed layout is applied to the arrangement of pixels 230 and 231 .
  • a hexagonal close-packed layout is preferable because the aperture ratio of each sub-pixel can be increased.
  • FIG. 25E shows an example in which the top surface shape of the pixel 230 and the pixel 231 is hexagonal.
  • a pixel 240 shown in FIG. 25F is an example in which the pixels 230 are arranged in one horizontal row and the pixels 231 are arranged below it.
  • a pixel 240 shown in FIG. 25G is an example in which a pixel 230 and a pixel 230X are arranged in one horizontal row, and a pixel 231 is arranged below it.
  • the pixel 230X for example, the pixel 230 that emits infrared light (IR) can be applied. That is, the pixel 230X has a light emitting element 61 that emits infrared light (IR). In this case, the pixel 231 preferably has a light receiving element that detects infrared light. For example, while an image is displayed by the pixels 230 emitting visible light, the pixels 231 can detect reflected infrared light emitted by the sub-pixels X. FIG.
  • a plurality of pixels 231 may be provided for one pixel 240 .
  • the wavelength regions of light detected by the plurality of pixels 231 may be the same or different.
  • some of the plurality of pixels 231 may detect visible light and others may detect infrared light.
  • the pixel 231 does not have to be provided for all the pixels 240 .
  • a pixel 240 including the pixel 231 may be provided for each fixed number of pixels.
  • the user's line of sight movement, number of blinks, rhythm of blinking, and the like can be used to operate the electronic device. Specifically, using the pixel 231 or using the pixel 231 and the sensor 125, information such as the movement of the user's line of sight, the number of blinks, and the rhythm of blinking is detected, and one or more of these information is detected. A plurality of combinations may be used as operation signals for the electronic device. For example, it is possible to replace blinking with a mouse clicking action. By detecting eye movement and blinking, the user can perform input operations on the electronic device without holding anything in the hand. Therefore, the operability of the electronic device can be improved.
  • the plurality of imaging pixels can be used as the line-of-sight detection unit 102 . Therefore, the number of components of the electronic device can be reduced. Therefore, it is possible to reduce the weight of the electronic device, improve the productivity, and reduce the cost.
  • FIG. 26 shows a configuration example of the display section 13 when the pixel 240 has a pixel 231 having a light receiving element.
  • FIG. 26 is a block diagram illustrating the display section 13 including pixels 231. As shown in FIG. The display unit 13 has a plurality of pixels 240 arranged in a matrix. 26 illustrates the pixel configuration of FIG. 25F as a pixel 240. In FIG.
  • the display section 13 is electrically connected to the first driving section 141, the second driving section 143, and the reading section 142.
  • the first driver 141 is electrically connected to the plurality of pixels 231 through the plurality of wirings 161 .
  • One wiring 161 is electrically connected to a plurality of pixels 231 arranged in one row.
  • the readout unit 142 is electrically connected to the plurality of pixels 231 through the plurality of wirings 162 .
  • One wiring 162 is electrically connected to a plurality of pixels 231 arranged in one column.
  • the second drive unit 143 is electrically connected to the readout unit 142 via a plurality of wirings 163 .
  • the wirings connected to one pixel 231 are not limited to the wirings 161 and 162 .
  • a wiring other than the wiring 161 and the wiring 162 may be connected to the pixel 231 .
  • the first driving section 141 , the reading section 142 , and the second driving section 143 are electrically connected to the control section 144 .
  • the control section 144 has a function of controlling the operations of the first driving section 141 , the reading section 142 and the second driving section 143 .
  • the first driving section 141 has a function of selecting the pixels 231 for each row.
  • the pixels 231 in the row selected by the first driving section 141 output imaging data to the reading section 142 via the wiring 162 .
  • the reading unit 142 holds the imaging data supplied from the pixels 231 and performs noise removal processing and the like.
  • noise removal processing for example, CDS (Correlated Double Sampling) processing may be performed.
  • the reading unit 142 may have an imaging data amplification function, an imaging data AD conversion function, and the like.
  • the second driving unit 143 has a function of sequentially selecting the imaging data held in the reading unit 142 and outputting the imaging data to the outside from the output terminal OUT.
  • FIG. 26 shows an example in which one first driving unit 141, one reading unit 142, one second driving unit 143, and a control unit 144 are provided for the display unit 13. It may be provided for each sub display portion 19 .
  • the first drive unit 141 and the readout unit 142 related to an area determined to require no imaging operation.
  • the second drive unit 143, and the control unit 144 can be slowed down or stopped. Therefore, power consumption of the display device can be reduced.
  • first driving section 141 the reading section 142 , the second driving section 143 and the control section 144 may be provided in the layer 20 in the same manner as the source driver circuit 31 and the gate driver circuit 33 .
  • FIG. 27A is a circuit diagram illustrating a circuit configuration example of the pixel 231.
  • the pixel 231 has a light receiving element 71 (also referred to as a “photoelectric conversion element” or an “imaging element”) and a pixel circuit 72 .
  • the pixel circuit 72 may be referred to as an "imaging pixel circuit”.
  • the pixel circuit 72 has a transistor 132 and a readout circuit 73 .
  • the readout circuit 73 has a transistor 133 , a transistor 134 , a transistor 135 and a capacitor 138 . Note that a configuration in which the capacitor 138 is not provided may be employed.
  • One electrode (cathode) of the light receiving element 71 is electrically connected to one of the source and drain of the transistor 132 .
  • the other of the source and drain of transistor 132 is electrically connected to one of the source and drain of transistor 133 .
  • One of the source and drain of transistor 133 is electrically connected to one electrode of capacitor 138 .
  • One electrode of capacitor 138 is electrically connected to the gate of transistor 134 .
  • One of the source and drain of transistor 134 is electrically connected to one of the source and drain of transistor 135 .
  • a wiring connecting the other of the source and the drain of the transistor 132, the other of the source and the drain of the transistor 133, one electrode of the capacitor 138, and the gate of the transistor 134 is a node FD.
  • the node FD can function as a charge detection portion.
  • the other electrode (anode) of the light receiving element 71 is electrically connected to the wiring 121 .
  • a gate of the transistor 132 is electrically connected to the wiring 127 .
  • the other of the source and drain of the transistor 133 is electrically connected to the wiring 122 .
  • the other of the source and drain of the transistor 134 is electrically connected to the wiring 123 .
  • a gate of the transistor 133 is electrically connected to the wiring 126 .
  • a gate of the transistor 135 is electrically connected to the wiring 128 .
  • the other electrode of capacitor 138 is electrically connected to a reference potential line such as GND wiring, for example.
  • the other of the source and the drain of transistor 135 is electrically connected to wiring 352 .
  • the wiring 127, the wiring 126, and the wiring 128 function as signal lines for controlling the on state and off state of each transistor.
  • the wiring 352 has a function as an output line.
  • the wirings 121, 122, and 123 function as power supply lines.
  • the configuration shown in FIG. 27A is a configuration in which the cathode side of the light receiving element 71 is electrically connected to the transistor 132, and is a configuration in which the node FD can be reset to a high potential. Therefore, the wiring 122 is set at a high potential (potential higher than that of the wiring 121).
  • FIG. 27A shows a configuration in which the cathode side of the light receiving element 71 is electrically connected to the node FD, but a configuration in which the anode side of the light receiving element 71 is electrically connected to either the source or the drain of the transistor 132 may be employed.
  • the wiring 122 since the node FD is reset to a low potential for operation, the wiring 122 may be set at a low potential (a potential lower than that of the wiring 121).
  • the transistor 132 has a function of controlling the potential of the node FD.
  • the transistor 132 is also called a “transfer transistor”.
  • the transistor 133 has a function of resetting the potential of the node FD.
  • the transistor 133 is also called a "reset transistor”.
  • the transistor 134 functions as a source follower circuit and can output the potential of the node FD to the wiring 352 as image data.
  • the transistor 135 has a function of selecting a pixel for outputting image data.
  • the transistor 134 is also called an "amplification transistor”.
  • the transistor 135 is also called a "selection transistor".
  • the light receiving element 71 and the transistor 132 may be set as one set, and a plurality of sets of the light receiving element 71 and the transistor 132 may be electrically connected to one node FD. That is, a configuration in which a plurality of sets of light receiving elements 71 and transistors 132 are electrically connected to one readout circuit 73 may be employed.
  • the readout circuit 73 may be formed on the layer 20 and the light receiving element 71 and the transistor 132 may be formed on the layer 50 . Also, the light receiving element 71 may be formed in the layer 60 .
  • the light receiving element 71 and the transistor 132 of the first set are shown as a light receiving element 71_1 and a transistor 132_1.
  • a gate of the transistor 132_1 is electrically connected to the wiring 127_1.
  • the light receiving element 71 and the transistor 132 in the second pair are shown as a light receiving element 71_2 and a transistor 132_2.
  • a gate of the transistor 132_2 is electrically connected to the wiring 127_2.
  • the light receiving element 71 and the transistor 132 of the k-th pair (where k is an integer equal to or greater than 1) are indicated as a light receiving element 71_k and a transistor 132_k.
  • a gate of the transistor 132 — k is electrically connected to the wiring 127 — k.
  • one set of light receiving element 71 and transistor 132 can be regarded as one pixel 231.
  • the pixel 231 including the light receiving element 71_1 and the transistor 132_1 is indicated as the pixel 231_1.
  • a pixel 231 including a light receiving element 71_2 and a transistor 132_2 is indicated as a pixel 231_2.
  • a pixel 231 that includes a light receiving element 71_k and a transistor 132_k is denoted as a pixel 231_k.
  • the transistor 132 corresponds to the pixel circuit 72. As shown in FIG.
  • a light-emitting element 61 that can be used for the display device of one embodiment of the present invention is described.
  • the light emitting element 61 includes an EL layer 172 between a pair of electrodes (conductors 171 and 173).
  • the EL layer 172 can be composed of multiple layers such as a layer 4420, a light-emitting layer 4411, and a layer 4430.
  • FIG. The layer 4420 can include, for example, a layer containing a highly electron-injecting substance (electron-injecting layer) and a layer containing a highly electron-transporting substance (electron-transporting layer).
  • the light-emitting layer 4411 includes, for example, a light-emitting compound.
  • Layer 4430 can include, for example, a layer containing a substance with high hole-injection properties (hole-injection layer) and a layer containing a substance with high hole-transport properties (hole-transport layer).
  • a structure including layer 4420, light-emitting layer 4411, and layer 4430 provided between a pair of electrodes can function as a single light-emitting unit, and the structure in FIG. 28A is referred to as a single structure in this specification and the like.
  • FIG. 28B is a modification of the EL layer 172 included in the light emitting element 61 shown in FIG. 28A.
  • the light-emitting element 61 illustrated in FIG. 28B includes a layer 4430-1 over the conductor 171, a layer 4430-2 over the layer 4430-1, a light-emitting layer 4411 over the layer 4430-2, and a light-emitting layer layer 4420-1 on 4411, layer 4420-2 on layer 4420-1, and conductor 173 on layer 4420-2.
  • the layer 4430-1 functions as a hole injection layer
  • the layer 4430-2 functions as a hole transport layer
  • the layer 4420-1 functions as an electron Functioning as a transport layer
  • layer 4420-2 functions as an electron injection layer
  • layer 4430-1 functions as an electron-injecting layer
  • layer 4430-2 functions as an electron-transporting layer
  • layer 4420-1 functions as a hole-transporting layer.
  • a configuration in which a plurality of light-emitting layers (light-emitting layers 4411, 4412, and 4413) are provided between layers 4420 and 4430 as shown in FIG. 28C is also an example of a single structure.
  • tandem structure a structure in which a plurality of light-emitting units (EL layers 172a and 172b) are connected in series via an intermediate layer (charge-generating layer) 4440 is referred to herein as a tandem structure or It is called stack structure. Note that a tandem structure can realize a light-emitting element capable of emitting light with high luminance.
  • the EL layers 172a and 172b may emit the same color.
  • both the EL layer 172a and the EL layer 172b may emit green light.
  • each light-emitting element 61 that emits red light (R), the light-emitting element 61 that emits green light (G), and the light-emitting element 61 that emits blue light (B) are used as subpixels, respectively.
  • a full-color display can be realized by forming one pixel.
  • each light-emitting element 61 may have a tandem structure.
  • the EL layers 172a and 172b of the R sub-pixel each have a material capable of emitting red light
  • the EL layers 172a and 172b of the G sub-pixel each have a material capable of emitting green light.
  • the EL layer 172a and the EL layer 172b of the B sub-pixel each comprise a material capable of emitting blue light.
  • the materials of the light-emitting layers 4411 and 4412 may be the same.
  • the emission color of the light-emitting element can be red, green, blue, cyan, magenta, yellow, white, or the like depending on the material forming the EL layer 172 . Further, the color purity can be further enhanced by providing the light-emitting element with a microcavity structure.
  • the light-emitting layer may contain two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • a light-emitting element that emits white light preferably has a structure in which a light-emitting layer contains two or more kinds of light-emitting substances.
  • two or more light-emitting substances may be selected so that the light emission of each light-emitting substance has a complementary color relationship. For example, by setting the emission color of the first light-emitting layer and the emission color of the second light-emitting layer to have a complementary color relationship, a light-emitting element that emits white light as a whole can be obtained. The same applies to a light-emitting element having three or more light-emitting layers.
  • the light-emitting layer preferably contains two or more light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • light-emitting substances that emit light such as R (red), G (green), B (blue), Y (yellow), and O (orange).
  • a substance that emits near-infrared light can be used as the light-emitting substance.
  • Examples of light-emitting substances include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (quantum dot materials, etc.), and substances that exhibit thermally activated delayed fluorescence (thermally activated delayed fluorescence Fluorescence (TADF) materials) and the like.
  • FIG. 29A shows a schematic top view of the light emitting element 61.
  • the light emitting element 61 has a plurality of light emitting elements 61R exhibiting red, light emitting elements 61G exhibiting green, and light emitting elements 61B exhibiting blue.
  • the light emitting region of each light emitting element is labeled with R, G, and B.
  • FIG. 29A exemplifies the configuration having three emission colors of red (R), green (G), and blue (B), but the present invention is not limited to this. For example, it may be configured to have four or more colors.
  • the light emitting elements 61R, 61G, and 61B are arranged in a matrix.
  • FIG. 29A shows a so-called stripe arrangement in which light emitting elements of the same color are arranged in one direction, but the method of arranging the light emitting elements is not limited to this.
  • an organic EL element such as an OLED (Organic Light Emitting Diode) or a QOLED (Quantum-dot Organic Light Emitting Diode).
  • OLED Organic Light Emitting Diode
  • QOLED Quantum-dot Organic Light Emitting Diode
  • Examples of light-emitting substances that EL devices have include substances that emit fluorescence (fluorescent materials), substances that emit phosphorescence (phosphorescent materials), inorganic compounds (quantum dot materials, etc.), and substances that exhibit heat-activated delayed fluorescence (heat-activated delayed fluorescence (Thermally Activated Delayed Fluorescence: TADF) material).
  • FIG. 29B is a schematic cross-sectional view corresponding to the dashed-dotted line A1-A2 in FIG. 29A.
  • FIG. 29B shows cross sections of the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B.
  • the light-emitting element 61R, the light-emitting element 61G, and the light-emitting element 61B are each provided over the insulator 363 and have a conductor 171 functioning as a pixel electrode and a conductor 173 functioning as a common electrode.
  • An inorganic insulating film is preferably used as the insulator 363 .
  • examples of inorganic insulating films include oxide insulating films and nitride insulating films such as a silicon oxide film, a silicon oxynitride film, a silicon nitride oxide film, a silicon nitride film, an aluminum oxide film, an aluminum oxynitride film, and a hafnium oxide film. mentioned.
  • the light emitting element 61R has an EL layer 172R between a conductor 171 functioning as a pixel electrode and a conductor 173 functioning as a common electrode.
  • the EL layer 172R contains a light-emitting organic compound that emits light having an intensity in at least the red wavelength range.
  • the EL layer 172G included in the light-emitting element 61G includes a light-emitting organic compound that emits light having an intensity in at least the green wavelength range.
  • the EL layer 172B included in the light-emitting element 61B contains a light-emitting organic compound that emits light having an intensity in at least a blue wavelength range.
  • Each of the EL layer 172R, the EL layer 172G, and the EL layer 172B includes an electron injection layer, an electron transport layer, a hole injection layer, and a hole transport layer in addition to a layer containing a light-emitting organic compound (light-emitting layer). You may have one or more of them.
  • a conductor 171 functioning as a pixel electrode is provided for each light-emitting element.
  • a conductor 173 functioning as a common electrode is provided as a continuous layer common to each light emitting element.
  • a conductive film that transmits visible light is used for one of the conductor 171 functioning as a pixel electrode and the conductor 173 functioning as a common electrode, and a conductive film having reflectivity is used for the other.
  • the light emitting element 61R when the light emitting element 61R is of the top emission type, light 175R emitted from the light emitting element 61R is emitted to the conductor 173 side.
  • the light emitting element 61R is of the top emission type, the light 175G emitted from the light emitting element 61G is emitted to the conductor 173 side.
  • the light emitting element 61B is of the top emission type, the light 175B emitted from the light emitting element 61B is emitted to the conductor 173 side.
  • An insulator 272 is provided to cover an end portion of the conductor 171 functioning as a pixel electrode.
  • the ends of insulator 272 are preferably tapered.
  • a material similar to the material that can be used for the insulator 363 can be used for the insulator 272 .
  • the insulator 272 is provided to prevent the adjacent light emitting elements 61 from unintentionally short-circuiting and erroneously emitting light.
  • a metal mask when used for forming the EL layer 172 , it also has a function of preventing the metal mask from coming into contact with the conductor 171 .
  • Each of the EL layer 172R, the EL layer 172G, and the EL layer 172B has a region in contact with the top surface of the conductor 171 functioning as a pixel electrode and a region in contact with the surface of the insulator 272 . Further, end portions of the EL layer 172R, the EL layer 172G, and the EL layer 172B are located over the insulator 272 .
  • a gap is provided between the two EL layers between the light emitting elements of different colors.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172G are preferably provided so as not to be in contact with each other. This can suitably prevent current from flowing through two adjacent EL layers to cause unintended light emission (also referred to as crosstalk). Therefore, the contrast can be increased, and a display device with high display quality can be realized.
  • the EL layer 172R, the EL layer 172G, and the EL layer 172G can be formed separately by a vacuum evaporation method using a shadow mask such as a metal mask. Alternatively, these may be produced separately by photolithography. By using the photolithography method, it is possible to realize a high-definition display device that is difficult to achieve when using a metal mask.
  • a device manufactured using a metal mask or FMM fine metal mask, high-definition metal mask
  • a device with an MM (metal mask) structure is sometimes referred to as a device with an MM (metal mask) structure.
  • a device manufactured without using a metal mask or FMM may be referred to as a device with an MML (metal maskless) structure. Since the display device with the MML structure is manufactured without using a metal mask, the display device with the MM structure has a higher degree of freedom in designing the pixel arrangement and pixel shape than the display device with the MM structure.
  • a protective layer 271 is provided on the conductor 173 functioning as a common electrode to cover the light emitting elements 61R, 61G, and 61B.
  • the protective layer 271 has a function of preventing impurities such as water from diffusing into each light emitting element from above.
  • the protective layer 271 can have, for example, a single-layer structure or a laminated structure including at least an inorganic insulating film.
  • inorganic insulating films include oxide films and nitride films such as silicon oxide films, silicon oxynitride films, silicon nitride oxide films, silicon nitride films, aluminum oxide films, aluminum oxynitride films, and hafnium oxide films.
  • a semiconductor material such as indium gallium oxide or indium gallium zinc oxide (IGZO) may be used as the protective layer 271 .
  • the protective layer 271 may be formed using an ALD method, a CVD method, or a sputtering method.
  • the present invention is not limited to this.
  • the protective layer 271 may have a laminated structure of an inorganic insulating film and an organic insulating film.
  • a nitrided oxide refers to a compound containing more nitrogen than oxygen.
  • An oxynitride is a compound containing more oxygen than nitrogen.
  • the content of each element can be measured using, for example, Rutherford Backscattering Spectrometry (RBS).
  • processing can be performed using a wet etching method or a dry etching method.
  • a chemical solution such as oxalic acid, phosphoric acid, or a mixed chemical solution (for example, a mixed chemical solution of phosphoric acid, acetic acid, nitric acid, and water (also referred to as a mixed acid aluminum etchant)) is used.
  • FIG. 29B may also be called an SBS structure, which will be described later.
  • FIG. 29C shows an example different from the above. Specifically, FIG. 29C has a light emitting element 61W that emits white light.
  • the light-emitting element 61W has an EL layer 172W that emits white light between a conductor 171 functioning as a pixel electrode and a conductor 173 functioning as a common electrode.
  • the EL layer 172W for example, a structure in which two or more light-emitting layers are stacked so that each light-emitting color is complementary can be used.
  • a laminated EL layer in which a charge generation layer is sandwiched between light emitting layers may be used.
  • FIG. 29C shows three light emitting elements 61W side by side.
  • a colored layer 264R is provided above the left light emitting element 61W.
  • the colored layer 264R functions as a bandpass filter that transmits red light.
  • a colored layer 264G that transmits green light is provided over the central light emitting element 61W
  • a colored layer 264B that transmits blue light is provided over the right light emitting element 61W. This allows the display device to display a color image.
  • an EL layer 172W and a conductor 173 functioning as a common electrode are separated between two adjacent light emitting elements 61W. This can prevent current from flowing through the EL layer 172W in the two adjacent light emitting elements 61W and causing unintended light emission.
  • the EL layer 172W and the conductor 173 functioning as a common electrode are preferably separated by photolithography. As a result, the distance between the light emitting elements can be narrowed, so that a display device with a high aperture ratio can be realized as compared with the case of using a shadow mask such as a metal mask.
  • a colored layer may be provided between the conductor 171 functioning as a pixel electrode and the insulator 363 .
  • FIG. 29D shows an example different from the above. Specifically, FIG. 29D shows a configuration in which the insulator 272 is not provided between the light emitting element 61R, the light emitting element 61G, and the light emitting element 61B. With such a structure, the display device can have a high aperture ratio. In addition, since the unevenness of the light emitting element 61 is reduced by not providing the insulator 272, the viewing angle of the display device is improved. Specifically, the viewing angle can be 150° or more and less than 180°, preferably 160° or more and less than 180°.
  • the protective layer 271 also covers the side surfaces of the EL layer 172R, the EL layer 172G, and the EL layer 172B. With such a structure, impurities (typically, water or the like) that can enter from side surfaces of the EL layers 172R, 172G, and 172B can be suppressed. In addition, since leakage current between adjacent light emitting elements 61 is reduced, saturation and contrast ratio are improved, and power consumption is reduced.
  • the conductor 171, the EL layer 172R, and the conductor 173 have substantially the same top surface shape.
  • Such a structure can be collectively formed using a resist mask or the like after the conductor 171, the EL layer 172R, and the conductor 173 are formed. Since such a process processes the EL layer 172R and the conductor 173 using the conductor 173 as a mask, it can also be called self-aligned patterning. Note that although the EL layer 172R is described here, the EL layers 172G and 172B can also have the same structure.
  • FIG. 29D shows a structure in which a protective layer 273 is further provided on the protective layer 271.
  • the protective layer 271 is formed using an apparatus capable of forming a film with high coverage (typically an ALD apparatus or the like), and the protective layer 273 is formed using a film with lower coverage than the protective layer 271.
  • a region 275 can be provided between the protective layer 271 and the protective layer 273 by forming with an apparatus (typically, a sputtering apparatus or the like). In other words, the region 275 is positioned between the EL layer 172R and the EL layer 172G and between the EL layer 172G and the EL layer 172B.
  • the region 275 has one or more selected from, for example, air, nitrogen, oxygen, carbon dioxide, and Group 18 elements (typically, helium, neon, argon, xenon, krypton, etc.). .
  • the region 275 may contain a gas used for forming the protective layer 273, for example.
  • the region 275 may contain any one or more of the group 18 elements described above.
  • the region 275 contains a gas
  • the gas can be identified by a gas chromatography method or the like.
  • the film of the protective layer 273 may contain the gas used for sputtering. In this case, an element such as argon may be detected when the protective layer 273 is analyzed by energy dispersive X-ray analysis (EDX analysis) or the like.
  • EDX analysis energy dispersive X-ray analysis
  • the refractive index of the region 275 is lower than that of the protective layer 271 , light emitted from the EL layer 172 R, the EL layer 172 G, or the EL layer 172 B is reflected at the interface between the protective layer 271 and the region 275 . Accordingly, light emitted from the EL layer 172R, the EL layer 172G, or the EL layer 172B can be prevented from entering adjacent pixels in some cases. As a result, it is possible to suppress the mixture of different emission colors from adjacent pixels, so that the display quality of the display device can be improved.
  • the region between the light emitting elements 61R and 61G, or the region between the light emitting elements 61G and 61B can be narrowed.
  • the distance between the light emitting elements is 1 ⁇ m or less, preferably 500 nm or less, more preferably 200 nm or less, 100 nm or less, 90 nm or less, 70 nm or less, 50 nm or less, 30 nm or less, 20 nm or less, 15 nm or less, or 10 nm.
  • the distance between the side surface of the EL layer 172R and the side surface of the EL layer 172G or the distance between the side surface of the EL layer 172G and the side surface of the EL layer 172B is 1 ⁇ m or less, preferably 0.5 ⁇ m (500 nm). ), more preferably 100 nm or less.
  • the region 275 contains gas, it is possible to suppress color mixture or crosstalk of light from each light emitting element while separating the light emitting elements.
  • the region 275 may be a space, or may be filled with a filler.
  • Fillers include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, and the like.
  • Photoresist may also be used as the filler.
  • the photoresist used as the filler may be a positive photoresist or a negative photoresist.
  • FIG. 30A shows an example different from the above. Specifically, the configuration shown in FIG. 30A differs from the configuration shown in FIG. 29D in the configuration of insulator 363 .
  • the insulator 363 has a concave portion due to a part of the upper surface being shaved during processing of the light emitting elements 61R, 61G, and 61B.
  • a protective layer 271 is formed in the recess. In other words, in a cross-sectional view, the lower surface of the protective layer 271 has a region located below the lower surface of the conductor 171 .
  • impurities typically, water, etc.
  • the above-described concave portion is used when removing impurities (also referred to as residue) that may adhere to the side surfaces of the light emitting elements 61R, 61G, and 61B by wet etching or the like during processing of the light emitting elements 61R, 61G, and 61B. can be formed.
  • a protective layer 271 By covering the side surface of each light-emitting element with a protective layer 271 after removing the above residue, a highly reliable display device can be obtained.
  • FIG. 30B shows an example different from the above.
  • the configuration shown in FIG. 30B has an insulator 276 and a microlens array 277 in addition to the configuration shown in FIG. 30A.
  • the insulator 276 functions as an adhesive layer.
  • the microlens array 277 can collect light emitted from the light emitting elements 61R, 61G, and 61B. . Thereby, the light extraction efficiency of the display device can be improved.
  • a bright image can be visually recognized, which is preferable.
  • various curable adhesives such as photocurable adhesives such as ultraviolet curable adhesives, reaction curable adhesives, thermosetting adhesives, and anaerobic adhesives can be used.
  • These adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like.
  • a material with low moisture permeability such as epoxy resin is preferable.
  • a two-liquid mixed type resin may be used.
  • an adhesive sheet or the like may be used.
  • FIG. 30C shows an example different from the above.
  • the configuration shown in FIG. 30C has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 30A.
  • An insulator 276 is provided above the three light-emitting elements 61W, and a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulator 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping the left light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping the central light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping the left light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping the light emitting element 61W. Accordingly, the semiconductor device can display a color image.
  • the configuration shown in FIG. 30C is also a variation of the configuration shown in FIG. 29C.
  • FIG. 30D shows an example different from the above. Specifically, in the configuration shown in FIG. 30D , the protective layer 271 is provided adjacent to the side surfaces of the conductor 171 and the EL layer 172 . Further, the conductor 173 is provided as a continuous layer common to each light emitting element. Also, in the configuration shown in FIG. 30D, the region 275 is preferably filled with a filler material.
  • the color purity of the emitted light can be enhanced.
  • the product (optical distance) of the distance d between the conductor 171 and the conductor 173 and the refractive index n of the EL layer 172 is m times half the wavelength ⁇ . (m is an integer equal to or greater than 1).
  • the distance d can be obtained by Equation (1).
  • the distance d of the light emitting element 61 having a microcavity structure is determined according to the wavelength (emission color) of the emitted light.
  • the distance d corresponds to the thickness of the EL layer 172 . Therefore, the EL layer 172G may be thicker than the EL layer 172B, and the EL layer 172R may be thicker than the EL layer 172G.
  • the distance d is from the reflective region of the conductor 171 functioning as a reflective electrode to the distance d from the conductor 173 functioning as an electrode (semi-transmissive/semi-reflective electrode) having transparency and reflectivity with respect to emitted light.
  • This is the distance to the reflective area.
  • the conductor 171 is a laminate of silver and ITO (Indium Tin Oxide), which is a transparent conductive film, and the ITO is on the side of the EL layer 172
  • the thickness of the ITO can be adjusted to adjust the distance d depending on the emission color. can be set. That is, even if the thicknesses of the EL layer 172R, the EL layer 172G, and the EL layer 172B are the same, the distance d suitable for the emission color can be obtained by changing the thickness of the ITO.
  • the light emitting element 61 is composed of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like. A detailed configuration example of the light emitting element 61 will be described in another embodiment.
  • the optical distance from the conductor 171 functioning as a reflective electrode to the light emitting layer is preferably an odd multiple of ⁇ /4. In order to realize the optical distance, it is preferable to appropriately adjust the thickness of each layer constituting the light emitting element 61 .
  • the reflectance of the conductor 173 is preferably higher than the transmittance.
  • the light transmittance of the conductor 173 is preferably 2% to 50%, more preferably 2% to 30%, further preferably 2% to 10%.
  • FIG. 31A shows an example different from the above.
  • the EL layer 172 extends over the end of the conductor 171 in each of the light emitting elements 61R, 61G, and 61B.
  • the EL layer 172R extends beyond the end of the conductor 171 in the light emitting element 61R.
  • the EL layer 172G extends beyond the end of the conductor 171 in the light emitting element 61G.
  • the EL layer 172B extends beyond the end of the conductor 171 in the light emitting element 61B.
  • the EL layer 172 and the protective layer 271 have overlapping regions with the insulator 270 interposed therebetween.
  • An insulator 278 is provided over the protective layer 271 in a region between adjacent light emitting elements 61 .
  • Examples of the insulator 278 include epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, and the like. .
  • a photoresist may be used as the insulator 278 .
  • the photoresist used as the insulator 278 may be a positive photoresist or a negative photoresist.
  • a common layer 174 is provided over the light-emitting element 61R, the light-emitting element 61G, the light-emitting element 61B, and the insulator 278, and the conductor 173 is provided over the common layer 174.
  • FIG. The common layer 174 has a region in contact with the EL layer 172R, a region in contact with the EL layer 172G, and a region in contact with the EL layer 172B.
  • Common layer 174 is shared by light emitting element 61R, light emitting element 61G, and light emitting element 61B.
  • Common layer 174 may be one or more of a hole injection layer, a hole transport layer, a hole block layer, an electron block layer, an electron transport layer, and an electron injection layer.
  • common layer 174 may be a carrier injection layer (hole injection layer or electron injection layer).
  • the common layer 174 can be said to be part of the EL layer 172 . Note that the common layer 174 may be provided as needed. When the common layer 174 is provided, a layer having the same function as that of the common layer 174 among the layers included in the EL layer 172 may not be provided.
  • a protective layer 273 is provided over the conductor 173 and an insulator 276 is provided over the protective layer 273 .
  • FIG. 31B shows an example different from the above.
  • the configuration shown in FIG. 31B has three light emitting elements 61W instead of the light emitting elements 61R, 61G, and 61B in the configuration shown in FIG. 31A.
  • An insulator 276 is provided above the three light-emitting elements 61W, and a colored layer 264R, a colored layer 264G, and a colored layer 264B are provided above the insulator 276.
  • a colored layer 264R that transmits red light is provided at a position overlapping with the left light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the central light emitting element 61W
  • a colored layer 264G that transmits green light is provided at a position overlapping with the left light emitting element 61W.
  • a colored layer 264B that transmits blue light is provided at a position overlapping with the light emitting element 61W. Accordingly, the semiconductor device can display a color image.
  • the configuration shown in FIG. 31B is also a variation of the configuration shown in FIG. 30C.
  • the light emitting element 61R, the light emitting element 61G, and the light receiving element 71 may be provided on the insulator 363.
  • FIG. The light receiving element 71 shown in FIG. 31C can be realized by replacing the EL layer 172 of the light emitting element 61 with an active layer 182 (also referred to as a "light receiving layer") functioning as a photoelectric conversion layer.
  • the active layer 182 has a characteristic that its resistance value changes according to the wavelength and intensity of incident light.
  • the active layer 182 can be formed of an organic compound similarly to the EL layer 172 .
  • An inorganic material such as silicon may be used as the active layer 182 .
  • the light receiving element 71 has a function of detecting light Lin incident from the outside of the display device through the protective layer 273 , the conductor 173 and the common layer 174 .
  • a colored layer that transmits light in an arbitrary wavelength range may be provided on the incident side of the light Lin so as to overlap the light receiving element 71 .
  • the hole-injecting layer is a layer that injects holes from the anode to the hole-transporting layer, and contains a material with high hole-injecting properties.
  • highly hole-injecting materials include aromatic amine compounds and composite materials containing a hole-transporting material and an acceptor material (electron-accepting material).
  • the hole-transporting layer is a layer that transports holes injected from the anode to the light-emitting layer by means of the hole-injecting layer.
  • a hole-transporting layer is a layer containing a hole-transporting material.
  • the hole-transporting material a substance having a hole mobility of 1 ⁇ 10 ⁇ 6 cm 2 /Vs or more is preferable. Note that substances other than these can be used as long as they have a higher hole-transport property than electron-transport property.
  • hole-transporting materials include ⁇ -electron-rich heteroaromatic compounds (e.g., carbazole derivatives, thiophene derivatives, furan derivatives, etc.), aromatic amines (compounds having an aromatic amine skeleton), and other highly hole-transporting materials. is preferred.
  • ⁇ -electron-rich heteroaromatic compounds e.g., carbazole derivatives, thiophene derivatives, furan derivatives, etc.
  • aromatic amines compounds having an aromatic amine skeleton
  • other highly hole-transporting materials is preferred.
  • the electron-transporting layer is a layer that transports electrons injected from the cathode to the light-emitting layer by the electron-injecting layer.
  • the electron-transporting layer is a layer containing an electron-transporting material.
  • an electron-transporting material a substance having an electron mobility of 1 ⁇ 10 ⁇ 6 cm 2 /Vs or more is preferable. Note that substances other than these substances can be used as long as they have a higher electron-transport property than hole-transport property.
  • electron-transporting materials include metal complexes having a quinoline skeleton, metal complexes having a benzoquinoline skeleton, metal complexes having an oxazole skeleton, metal complexes having a thiazole skeleton, oxadiazole derivatives, triazole derivatives, imidazole derivatives, ⁇ electron deficient including oxazole derivatives, thiazole derivatives, phenanthroline derivatives, quinoline derivatives with quinoline ligands, benzoquinoline derivatives, quinoxaline derivatives, dibenzoquinoxaline derivatives, pyridine derivatives, bipyridine derivatives, pyrimidine derivatives, and other nitrogen-containing heteroaromatic compounds
  • a material having a high electron transport property such as a type heteroaromatic compound can be used.
  • the electron injection layer is a layer that injects electrons from the cathode into the electron transport layer, and is a layer containing a material with high electron injection properties.
  • Alkali metals, alkaline earth metals, or compounds thereof can be used as materials with high electron injection properties.
  • a composite material containing an electron-transporting material and a donor material (electron-donating material) can also be used as a material with high electron-injecting properties.
  • the electron injection layer examples include lithium, cesium, ytterbium, lithium fluoride (LiF), cesium fluoride (CsF), calcium fluoride (CaF x , x is an arbitrary number), and 8-(quinolinolato)lithium (abbreviation: Liq), 2-(2-pyridyl)phenoratritium (abbreviation: LiPP), 2-(2-pyridyl)-3-pyridinolatritium (abbreviation: LiPPy), 4-phenyl-2-(2-pyridyl)pheno Alkali metals such as latolithium (abbreviation: LiPPP), lithium oxide (LiO x ), cesium carbonate, alkaline earth metals, or compounds thereof can be used.
  • the electron injection layer may have a laminated structure of two or more layers. As the laminated structure, for example, lithium fluoride can be used for the first layer and ytterbium can be used for the second layer.
  • an electron-transporting material may be used as the electron injection layer.
  • a compound having a lone pair of electrons and an electron-deficient heteroaromatic ring can be used as the electron-transporting material.
  • a compound having at least one of a pyridine ring, diazine ring (pyrimidine ring, pyrazine ring, pyridazine ring), and triazine ring can be used.
  • the lowest unoccupied molecular orbital (LUMO) of the organic compound having an unshared electron pair is preferably ⁇ 3.6 eV or more and ⁇ 2.3 eV or less.
  • CV cyclic voltammetry
  • photoelectron spectroscopy optical absorption spectroscopy
  • inverse photoelectron spectroscopy etc. are used to determine the highest occupied molecular orbital (HOMO: Highest Occupied Molecular Orbital) level and LUMO level of an organic compound. can be estimated.
  • BPhen 4,7-diphenyl-1,10-phenanthroline
  • NBPhen 2,9-di(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline
  • HATNA diquinoxalino [2,3-a:2′,3′-c]phenazine
  • TmPPPyTz 2,4,6-tris[3′-(pyridin-3-yl)biphenyl-3-yl]-1,3 , 5-triazine
  • a light receiving element has an active layer that functions at least as a photoelectric conversion layer between a pair of electrodes.
  • one of a pair of electrodes may be referred to as a pixel electrode and the other may be referred to as a common electrode.
  • one electrode functions as an anode and the other electrode functions as a cathode.
  • the light-receiving element is driven by applying a reverse bias between the pixel electrode and the common electrode, thereby detecting light incident on the light-receiving element, generating an electric charge, and extracting it as a current.
  • the pixel electrode may function as a cathode and the common electrode may function as an anode.
  • the active layer of the light receiving element contains a semiconductor.
  • the semiconductor include inorganic semiconductors such as silicon and organic semiconductors including organic compounds.
  • an organic semiconductor is used as the semiconductor included in the active layer.
  • the light-emitting layer and the active layer can be formed by the same method (for example, a vacuum deposition method), and a manufacturing apparatus can be shared, which is preferable.
  • Electron-accepting organic semiconductor materials such as fullerenes (eg, C 60 , C 70 , etc.) and fullerene derivatives can be used as n-type semiconductor materials for the active layer.
  • Fullerenes have a soccer ball-like shape, which is energetically stable.
  • Fullerene has both deep (low) HOMO and LUMO levels. Since fullerene has a deep LUMO level, it has an extremely high electron-accepting property (acceptor property). Normally, as in benzene, if the ⁇ -electron conjugation (resonance) spreads in the plane, the electron-donating property (donor property) increases. and the electron acceptability becomes higher.
  • a high electron-accepting property is useful as a light-receiving element because charge separation occurs quickly and efficiently.
  • Both C 60 and C 70 have broad absorption bands in the visible light region, and C 70 is particularly preferable because it has a larger ⁇ -electron conjugated system than C 60 and has a wide absorption band in the long wavelength region.
  • [6,6]-Phenyl-C71-butyric acid methyl eSter (abbreviation: PC70BM), [6,6]-Phenyl-C61-butyric acid methyl ester (abbreviation: PC60BM), 1', 1′′,4′,4′′-Tetrahydro-di[1,4]methanonaphthaleno[1,2:2′,3′,56,60:2′′,3′′][5,6]fullerene- C60 (abbreviation: ICBA) etc. are mentioned.
  • n-type semiconductor materials include perylenetetracarboxylic acid derivatives such as N,N'-dimethyl-3,4,9,10-perylenetetracarboxylic acid diimide (abbreviation: Me-PTCDI).
  • n-type semiconductor materials include 2,2′-(5,5′-(thieno[3,2-b]thiophene-2,5-diyl)bis(thiophene-5,2-diyl) ) bis(methan-1-yl-1-ylidene)dimalononitrile (abbreviation: FT2TDMN).
  • Materials for the n-type semiconductor include metal complexes having a quinoline skeleton, metal complexes having a benzoquinoline skeleton, metal complexes having an oxazole skeleton, metal complexes having a thiazole skeleton, oxadiazole derivatives, triazole derivatives, imidazole derivatives, Oxazole derivatives, thiazole derivatives, phenanthroline derivatives, quinoline derivatives, benzoquinoline derivatives, quinoxaline derivatives, dibenzoquinoxaline derivatives, pyridine derivatives, bipyridine derivatives, pyrimidine derivatives, naphthalene derivatives, anthracene derivatives, coumarin derivatives, rhodamine derivatives, triazine derivatives, quinone derivatives, etc. is mentioned.
  • Materials for the p-type semiconductor of the active layer include copper (II) phthalocyanine (CuPc), tetraphenyldibenzoperiflanthene (DBP), zinc phthalocyanine (ZnPc), and tin phthalocyanine.
  • electron-donating organic semiconductor materials such as (SnPc), quinacridone, and rubrene.
  • Examples of p-type semiconductor materials include carbazole derivatives, thiophene derivatives, furan derivatives, and compounds having an aromatic amine skeleton.
  • materials for p-type semiconductors include naphthalene derivatives, anthracene derivatives, pyrene derivatives, triphenylene derivatives, fluorene derivatives, pyrrole derivatives, benzofuran derivatives, benzothiophene derivatives, indole derivatives, dibenzofuran derivatives, dibenzothiophene derivatives, indolocarbazole derivatives, porphyrin derivatives, phthalocyanine derivatives, naphthalocyanine derivatives, quinacridone derivatives, rubrene derivatives, tetracene derivatives, polyphenylenevinylene derivatives, polyparaphenylene derivatives, polyfluorene derivatives, polyvinylcarbazole derivatives, polythiophene derivatives and the like.
  • the HOMO level of the electron-donating organic semiconductor material is preferably shallower (higher) than the HOMO level of the electron-accepting organic semiconductor material.
  • the LUMO level of the electron-donating organic semiconductor material is preferably shallower (higher) than the LUMO level of the electron-accepting organic semiconductor material.
  • a spherical fullerene as the electron-accepting organic semiconductor material and an organic semiconductor material having a nearly planar shape as the electron-donating organic semiconductor material. Molecules with similar shapes tend to gather together, and when molecules of the same type aggregate, the energy levels of the molecular orbitals are close to each other, so the carrier transportability can be enhanced.
  • the active layer is preferably formed by co-depositing an n-type semiconductor and a p-type semiconductor.
  • the active layer may be formed by laminating an n-type semiconductor and a p-type semiconductor.
  • the light-receiving element further includes a layer containing a highly hole-transporting substance, a highly electron-transporting substance, or a bipolar substance (substances with high electron-transporting and hole-transporting properties). may have.
  • the layer is not limited to the above, and may further include a layer containing a highly hole-injecting substance, a hole-blocking material, a highly electron-injecting material, an electron-blocking material, or the like.
  • Either a low-molecular-weight compound or a high-molecular-weight compound can be used for the light-receiving element, and an inorganic compound may be included.
  • Each of the layers constituting the light-receiving element can be formed by a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an inkjet method, a coating method, or the like.
  • polymer compounds such as poly(3,4-ethylenedioxythiophene)/(polystyrenesulfonic acid) (abbreviation: PEDOT/PSS), molybdenum oxide, iodine Inorganic compounds such as copper chloride (CuI) can be used.
  • Inorganic compounds such as zinc oxide (ZnO) and organic compounds such as polyethyleneimine ethoxylate (PEIE) can be used as the electron-transporting material or the hole-blocking material.
  • the light receiving element may have, for example, a mixed film of PEIE and ZnO.
  • 6-diyl]-2,5-thiophenediyl[5,7-bis(2-ethylhexyl)-4,8-dioxo-4H,8H-benzo[1,2-c:4,5-c′]dithiophene-1 ,3-diyl]]polymer (abbreviation: PBDB-T) or a polymer compound such as a PBDB-T derivative can be used.
  • a method of dispersing an acceptor material in PBDB-T or a PBDB-T derivative can be used.
  • three or more kinds of materials may be mixed in the active layer.
  • a third material may be mixed in addition to the n-type semiconductor material and the p-type semiconductor material.
  • the third material may be a low-molecular compound or a high-molecular compound.
  • FIG. 32 is a cross-sectional view showing a configuration example of the display device 10. As shown in FIG. The display device 10 has a substrate 11 and a substrate 12 , and the substrates 11 and 12 are bonded together with a sealing material 712 .
  • a substrate such as a glass substrate or a single crystal silicon substrate can be used.
  • a semiconductor substrate 15 is provided over a substrate 11, and a transistor 445 and a transistor 601 are provided.
  • the transistor 445 and the transistor 601 can be the transistor 21 provided in the layer 20 described in Embodiment 1.
  • the transistor 445 includes a conductor 448 functioning as a gate electrode, an insulator 446 functioning as a gate insulator, and part of the substrate 11, and includes a semiconductor region 447 including a channel formation region and a source region. Or it has a low resistance region 449a functioning as one of the drain regions and a low resistance region 449b functioning as the other of the source or drain regions.
  • Transistor 445 can be either p-channel or n-channel.
  • a transistor 445 is electrically isolated from other transistors by an element isolation layer 403 .
  • FIG. 32 shows the case where the element isolation layer 403 electrically isolates the transistor 445 from the transistor 601 .
  • the element isolation layer 403 can be formed using a LOCOS (LOCal Oxidation of Silicon) method, an STI (Shallow Trench Isolation) method, or the like.
  • the semiconductor region 447 has a convex shape.
  • a conductor 448 is provided to cover the side and top surfaces of the semiconductor region 447 with an insulator 446 interposed therebetween. Note that FIG. 32 does not show how the conductor 448 covers the side surface of the semiconductor region 447 .
  • a material that adjusts the work function can be used for the conductor 448 .
  • a transistor in which a semiconductor region has a convex shape such as the transistor 445, can be called a fin transistor because it uses a convex portion of a semiconductor substrate.
  • an insulator having a function as a mask for forming the protrusion may be provided in contact with the upper portion of the protrusion.
  • FIG. 32 shows a configuration in which a portion of the substrate 11 is processed to form a convex portion, a semiconductor having a convex shape may be formed by processing an SOI substrate.
  • transistor 445 illustrated in FIG. 32 is an example, and the structure is not limited to that structure, and an appropriate structure may be employed according to the circuit structure, the operation method of the circuit, or the like.
  • transistor 445 may be a planar transistor.
  • the transistor 601 can have a structure similar to that of the transistor 445 .
  • the insulator 405 , the insulator 407 , the insulator 409 , and the insulator 411 are provided over the substrate 11 in addition to the element isolation layer 403 and the transistors 445 and 601 .
  • a conductor 451 is embedded in the insulator 405 , the insulator 407 , the insulator 409 , and the insulator 411 .
  • the height of the top surface of the conductor 451 and the height of the top surface of the insulator 411 can be made approximately the same.
  • An insulator 421 and an insulator 214 are provided over the conductor 451 and the insulator 411 .
  • a conductor 453 is embedded in the insulator 421 and the insulator 214 .
  • the height of the top surface of the conductor 453 and the height of the top surface of the insulator 214 can be made approximately the same.
  • An insulator 216 is provided over the conductor 453 and over the insulator 214 .
  • a conductor 455 is embedded in the insulator 216 .
  • the height of the top surface of the conductor 455 and the height of the top surface of the insulator 216 can be made approximately the same.
  • An insulator 222 , an insulator 224 , an insulator 254 , an insulator 280 , an insulator 274 , and an insulator 281 are provided over the conductor 455 and the insulator 216 .
  • a conductor 305 is embedded in the insulator 222 , the insulator 224 , the insulator 254 , the insulator 280 , the insulator 274 , and the insulator 281 .
  • the height of the upper surface of the conductor 305 and the height of the upper surface of the insulator 281 can be made approximately the same.
  • An insulator 361 is provided over the conductor 305 and over the insulator 281 .
  • a conductor 317 and a conductor 337 are embedded in the insulator 361 .
  • the height of the top surface of the conductor 337 and the height of the top surface of the insulator 361 can be made approximately the same.
  • An insulator 363 is provided over the conductor 337 and the insulator 361 .
  • a conductor 347 , a conductor 353 , a conductor 355 , and a conductor 357 are embedded in the insulator 363 .
  • the height of the top surfaces of the conductors 353, 355, and 357 and the height of the top surface of the insulator 363 can be approximately the same.
  • a connection electrode 760 is provided over the conductor 353 , the conductor 355 , the conductor 357 , and the insulator 363 .
  • An anisotropic conductor 780 is provided so as to be electrically connected to the connection electrode 760
  • an FPC (Flexible Printed Circuit) 716 is provided so as to be electrically connected to the anisotropic conductor 780 .
  • Various signals and the like are supplied to the display device 10 from the outside of the display device 10 by the FPC 716 .
  • low resistance region 449b which functions as the other of the source or drain regions of transistor 445, includes conductors 451, 453, 455, 305, 317, and 317. 337 , conductor 347 , conductor 353 , conductor 355 , conductor 357 , connection electrode 760 , and anisotropic conductor 780 to electrically connect to FPC 716 .
  • FIG. 32 shows three conductors, the conductor 353, the conductor 355, and the conductor 357, as conductors having a function of electrically connecting the connection electrode 760 and the conductor 347; The mode is not limited to this.
  • the number of conductors having a function of electrically connecting the connection electrode 760 and the conductor 347 may be one, two, or four or more. By providing a plurality of conductors having a function of electrically connecting the connection electrode 760 and the conductor 347, contact resistance can be reduced.
  • a transistor 750 is provided over the insulator 214 .
  • the transistor 750 can be the transistor 52 provided in the layer 50 described in Embodiment 1.
  • a transistor provided in the pixel circuit 51 can be used.
  • An OS transistor can be preferably used as the transistor 750 .
  • An OS transistor has a feature of extremely low off-state current. Therefore, since the retention time of image data or the like can be lengthened, the frequency of refresh operations can be reduced. Therefore, power consumption of the display device 10 can be reduced.
  • a conductor 301 a and a conductor 301 b are embedded in the insulator 254 , the insulator 280 , the insulator 274 , and the insulator 281 .
  • Conductor 301 a is electrically connected to one of the source and drain of transistor 750
  • conductor 301 b is electrically connected to the other of the source and drain of transistor 750 .
  • the height of the top surfaces of the conductors 301a and 301b and the height of the top surface of the insulator 281 can be approximately the same.
  • a conductor 311 , a conductor 313 , a conductor 331 , a capacitor 790 , a conductor 333 , and a conductor 335 are embedded in the insulator 361 .
  • Conductors 311 and 313 are electrically connected to transistor 750 and function as wirings.
  • Conductor 333 and conductor 335 are electrically connected to capacitor 790 .
  • the height of the top surfaces of the conductors 331, 333, and 335 and the height of the top surface of the insulator 361 can be approximately the same.
  • a conductor 341 , a conductor 343 , and a conductor 351 are embedded in the insulator 363 .
  • the height of the top surface of the conductor 351 and the height of the top surface of the insulator 363 can be made approximately the same.
  • the insulator 405, the insulator 407, the insulator 409, the insulator 411, the insulator 421, the insulator 214, the insulator 280, the insulator 274, the insulator 281, the insulator 361, and the insulator 363 are used as interlayer films. It may have a function as a planarizing film that covers the uneven shape below each.
  • the top surface of the insulator 363 may be planarized by planarization treatment using a chemical mechanical polishing (CMP) method or the like in order to improve planarity.
  • CMP chemical mechanical polishing
  • capacitor 790 has lower electrode 321 and upper electrode 325 .
  • An insulator 323 is provided between the lower electrode 321 and the upper electrode 325 . That is, the capacitor 790 has a laminated structure in which the insulator 323 functioning as a dielectric is sandwiched between a pair of electrodes. Note that although FIG. 32 shows an example in which the capacitor 790 is provided over the insulator 281 , the capacitor 790 may be provided over an insulator different from the insulator 281 .
  • FIG. 32 shows an example in which conductors 301a, 301b, and 305 are formed in the same layer. Further, an example in which the conductor 311, the conductor 313, the conductor 317, and the lower electrode 321 are formed in the same layer is shown. Further, an example in which the conductor 331, the conductor 333, the conductor 335, and the conductor 337 are formed in the same layer is shown. Further, an example in which the conductor 341, the conductor 343, and the conductor 347 are formed in the same layer is shown. Furthermore, an example in which the conductor 351, the conductor 353, the conductor 355, and the conductor 357 are formed in the same layer is shown. By forming a plurality of conductors in the same layer, the manufacturing process of the display device 10 can be simplified, so that the manufacturing cost of the display device 10 can be reduced. Note that they may be formed in different layers and may have different types of materials.
  • a display device 10 shown in FIG. 32 has a light emitting element 61 .
  • the light-emitting element 61 has a conductor 772 , an EL layer 786 and a conductor 788 .
  • the EL layer 786 has an organic compound or an inorganic compound such as quantum dots.
  • Materials that can be used for the organic compound include fluorescent materials, phosphorescent materials, and the like.
  • Materials that can be used for quantum dots include colloidal quantum dot materials, alloy quantum dot materials, core-shell quantum dot materials, core quantum dot materials, and the like.
  • Conductor 772 is electrically connected to the other of the source and drain of transistor 750 through conductor 351, conductor 341, conductor 331, conductor 313, and conductor 301b.
  • a conductor 772 is formed over the insulator 363 and functions as a pixel electrode.
  • a material that transmits or reflects visible light can be used for the conductor 772 .
  • a light-transmitting material for example, an oxide material containing indium, zinc, tin, or the like is preferably used.
  • a reflective material for example, a material containing aluminum, silver, or the like may be used.
  • the display device 10 can be provided with optical members (optical substrates) such as a polarizing member, a retardation member, and an antireflection member.
  • optical members optical substrates
  • a polarizing member such as a polarizing member, a retardation member, and an antireflection member.
  • a light shielding layer 738 and an insulator 734 in contact with the light shielding layer 738 are provided on the substrate 12 side.
  • the light blocking layer 738 has a function of blocking light emitted from adjacent regions.
  • the light shielding layer 738 has a function of blocking external light from reaching the transistor 750 and the like.
  • An insulator 730 is provided over the insulator 363 in the display device 10 illustrated in FIG.
  • the insulator 730 can be configured to cover part of the conductor 772 .
  • the light-emitting element 61 includes a light-transmitting conductor 788 and can be a top-emission light-emitting element.
  • the light-blocking layer 738 is provided so as to have a region overlapping with the insulator 730 . Also, the light shielding layer 738 is covered with an insulator 734 . A sealing layer 732 is filled between the light emitting element 61 and the insulator 734 .
  • structure 778 is provided between insulator 730 and EL layer 786 . Also, the structure 778 is provided between the insulator 730 and the insulator 734 .
  • FIG. 33 A modification of the display device 10 shown in FIG. 32 is shown in FIG.
  • the display device 10 shown in FIG. 33 differs from the display device 10 shown in FIG. 32 in that a colored layer 736 is provided.
  • the colored layer 736 is provided so as to have a region overlapping with the light emitting element 61 .
  • the color purity of the light extracted from the light emitting element 61 can be increased. Thereby, a high-quality image can be displayed on the display device 10 .
  • all the light-emitting elements 61 of the display device 10 can be light-emitting elements that emit white light. can do.
  • the light emitting element 61 can have a micro optical resonator (microcavity) structure.
  • micro optical resonator microcavity
  • light of predetermined colors for example, RGB
  • the display device 10 can perform color display.
  • Absorption of light by the colored layer can be suppressed by adopting a structure in which the colored layer is not provided.
  • the display device 10 can display a high-brightness image, and the power consumption of the display device 10 can be reduced.
  • the EL layer 786 is formed in an island shape for each pixel or in a striped shape for each pixel row, that is, in the case where the EL layer 786 is formed by coloring separately, a structure in which a colored layer is not provided can be employed.
  • the luminance of the display device 10 can be, for example, 500 cd/m 2 or more, preferably 1000 cd/m 2 or more and 10000 cd/m 2 or less, and more preferably 2000 cd/m 2 or more and 5000 cd/m 2 or less.
  • FIG. 34A shows a cross-sectional configuration example of the display device 10 .
  • the display device 10 shown in FIG. 34A has a substrate 16, a light emitting element 61R, a light emitting element 61G, a light receiving element 71, a transistor 300, and a transistor 310.
  • FIG. 34A shows a cross-sectional configuration example of the display device 10 .
  • the display device 10 shown in FIG. 34A has a substrate 16, a light emitting element 61R, a light emitting element 61G, a light receiving element 71, a transistor 300, and a transistor 310.
  • FIG. 34A shows a cross-sectional configuration example of the display device 10 .
  • the display device 10 shown in FIG. 34A has a substrate 16, a light emitting element 61R, a light emitting element 61G, a light receiving element 71, a transistor 300, and a transistor 310.
  • FIG. 34A shows a cross-sectional configuration example of the display device
  • the light emitting element 61R has a function of emitting red light (R). Further, the light emitting element 61G has a function of emitting green light (G).
  • a transistor 300 and a transistor 310 are transistors having channel formation regions in the substrate 16 .
  • the substrate 16 for example, a semiconductor substrate such as a single crystal silicon substrate can be used.
  • Transistor 300 and transistor 310 have a portion of substrate 16 , conductor 371 , low resistance region 372 , insulator 373 and insulator 374 .
  • the conductor 371 functions as a gate electrode.
  • An insulator 373 is located between the substrate 16 and the conductor 371 and functions as a gate insulator.
  • the low-resistance regions 372 are regions in which the substrate 16 is doped with impurities and function as sources or drains.
  • An insulator 374 is provided to cover the side surface of the conductor 371 .
  • the transistor 300 corresponds to, for example, the transistor 52B described in the above embodiment.
  • the transistor 310 corresponds to, for example, the transistor 132 described in the above embodiment.
  • a device isolation layer 403 is provided between two adjacent transistors 300 so as to be embedded in the substrate 16 .
  • An insulator 261 is provided to cover the transistor 310 and a capacitor 791 is provided over the insulator 261 .
  • a capacitor 791 has a conductor 792, a conductor 794, and an insulator 793 positioned therebetween.
  • the conductor 792 functions as one electrode of the capacitor 791
  • the conductor 794 functions as the other electrode of the capacitor 791
  • the insulator 793 functions as the dielectric of the capacitor 791 .
  • a conductor 792 is provided over the insulator 261 and embedded in the conductor 795 .
  • Conductor 792 is electrically connected to one of the source or drain of transistor 300 by plug 257 embedded in insulator 261 .
  • An insulator 793 is provided over the conductor 792 .
  • the conductor 792 and the conductor 794 have regions that overlap with each other with the insulator 793 interposed therebetween.
  • An insulator 255a is provided to cover the capacitor 791, an insulator 255b is provided over the insulator 255a, and an insulator 255c is provided over the insulator 255b.
  • a light-emitting element 61R and a light-emitting element 61G are provided over the insulator 255c.
  • Insulators are provided in regions between adjacent light emitting devices and between adjacent light emitting devices and light receiving devices. In FIG. 34A and the like, a protective layer 271 and an insulator 278 over the protective layer 271 are provided in this region.
  • An insulator 270 is provided over the EL layer 172R of the light emitting element 61R and the EL layer 172G of the light emitting element 61G.
  • a common layer 174 is provided over the EL layer 172R, the EL layer 172G, and the insulator 278, and a conductor 173 is provided over the common layer 174.
  • FIG. A protective layer 273 is provided over the conductor 173 .
  • the conductor 171 includes an insulator 793, an insulator 255a, an insulator 255b, and a plug 256 embedded in the insulator 255c, a conductor 792 embedded in the conductor 795, and a plug 257 embedded in the insulator 261. and are electrically connected to one of the source or drain of the transistor 310 by .
  • the height of the top surface of the insulator 255c and the height of the top surface of the plug 256 match or substantially match.
  • Various conductive materials can be used for the plug.
  • An insulator 276 is provided on the light-emitting element 61R, the light-emitting element 61G, and the light-receiving element 71. As shown in FIG. The layer 60 corresponds to the conductor 171 to the insulator 276 . A substrate 12 is provided on the insulator 276 . Insulator 276 functions as an adhesion layer. The laminated structure from the substrate 16 to the insulator 255c corresponds to the layer 50 of the display devices 10A and 10B, and corresponds to the layer 20 of the display device 10C.
  • the light-emitting element is formed in layer 60 and the light-receiving element is formed in layer 50 or layer 20 .
  • the light receiving element 71 has a function of detecting light Lin incident from the outside of the display device via the insulator 276, the insulator 255a, the insulator 261, and the like.
  • FIG. 34B shows a cross-sectional configuration example different from the cross-sectional configuration example of the display device 10 shown in FIG. 34A.
  • FIG. 34B is a modification of FIG. 34A.
  • the display device 10 shown in FIG. 34B includes a light-emitting element 61W instead of the light-emitting elements 61R and 61G, and has a colored layer in a region over the insulator 276 overlapping with the light-emitting element 61W.
  • FIG. 34B shows a cross-sectional configuration example of the display device 10 having a colored layer 264R overlapping with one light emitting element 61W and a colored layer 264G overlapping with another light emitting element 61W.
  • the light emitting element 61W has a function of emitting white light.
  • the colored layer 264R has a function of transmitting red light
  • the colored layer 264G has a function of transmitting green light.
  • White light (W) emitted from the light emitting element 61W is emitted as red light to the outside of the display device via the colored layer 264R.
  • White light (W) emitted from the light emitting element 61W is emitted as green light to the outside of the display device through the colored layer 264G.
  • a colored layer that transmits light in a wavelength range other than red light and green light, such as blue light may be used.
  • a colored layer 264X may be provided in a region over the insulator 276 and overlapping with the light receiving element 71 .
  • a colored layer that transmits light in an arbitrary wavelength range can be provided as the colored layer 264X.
  • the light receiving element 71 can detect only the light that passes through the colored layer 264X.
  • the display device 10 shown in FIG. 34B has the insulator 258 over the colored layer 264R, the colored layer 264G, and the colored layer 264X, and the substrate 12 over the insulator 258.
  • FIG. Insulator 258 functions as an adhesion layer.
  • FIG. 35A shows a modification of the display device 10 shown in FIG. 34B.
  • the display device 10 shown in FIG. 35A has a configuration in which a common EL layer 172W is used by adjacent light emitting elements 61W.
  • the EL layer 172W remains in the region overlapping with the light receiving element 71 as well. If the thickness of the EL layer 172W is thick enough to transmit the light Lin, the light Lin can be detected even if the EL layer 172W remains in the region overlapping with the light receiving element 71 .
  • FIG. 35B shows a modification of the display device 10 shown in FIG. 34A.
  • the light receiving element 71 can be realized by replacing the EL layer 172 of the light emitting element 61 with the active layer 182 functioning as a photoelectric conversion layer.
  • a display device 10 shown in FIG. 35B has a layer 60 provided with a light emitting element 61 and a light receiving element 71 .
  • Light receiving element 71 provided in layer 60 is electrically connected to one of the source and drain of transistor 310 via plugs 256 and 257 .
  • a colored layer 264R and a colored layer 264G may be provided overlapping with the light emitting element 61W, and a colored layer 264X may be provided overlapping with the light receiving element 71.
  • FIG. 36A a colored layer 264R and a colored layer 264G may be provided overlapping with the light emitting element 61W, and a colored layer 264X may be provided overlapping with the light receiving element 71.
  • the colored layer 264R and the colored layer 264G may be provided over the light emitting element 61W, and no colored layer may be provided on the light receiving element 71.
  • FIG. 36B the colored layer 264R and the colored layer 264G may be provided over the light emitting element 61W, and no colored layer may be provided on the light receiving element 71.
  • FIG. 37 shows a modification of the display device 10 shown in FIG. 34A.
  • a display device 10 shown in FIG. 37 has a structure in which a transistor 300 and a transistor 302 are stacked.
  • Transistor 300 has a channel formed in substrate 16 .
  • the transistor 302 has a channel formed in the substrate 17 .
  • a semiconductor substrate is used for both the substrate 16 and the substrate 17 .
  • a display device 10 shown in FIG. 37 has a structure in which a substrate 16 provided with a transistor 300, a capacitor 791, and a light receiving element 71 and a substrate 17 provided with a transistor 302 are bonded together.
  • the insulator 345 is preferably provided over the insulator 262 provided over the substrate 17 .
  • the insulators 345 and 346 are insulators that function as protective layers and can suppress diffusion of impurities into the substrates 16 and 17 .
  • An insulator 796 and an insulator 797 may be provided between the insulator 261 and the conductor 792 .
  • a conductor 798 may be provided over the insulator 261 .
  • the conductor 798 is preferably embedded in the insulator 797 .
  • Substrate 16 is provided with a plug 342 that penetrates substrate 16 and insulator 345 .
  • an insulator 344 covering the sides of the plug 342 .
  • the insulator 344 is an insulator that functions as a protective layer and can suppress diffusion of impurities into the substrate 16 . If the substrate 16 is a silicon substrate, the plug 342 is also called a through silicon via (TSV).
  • TSV through silicon via
  • a conductor 348 is provided under the insulator 345 on the back surface side of the substrate 16 (the surface opposite to the substrate 12 side).
  • the conductor 348 is preferably provided so as to be embedded in the insulator 332 .
  • the lower surfaces of the conductor 348 and the insulator 332 are preferably flattened.
  • conductor 348 is electrically connected to conductor 798 via plug 342 .
  • the substrate 17 is provided with a conductor 349 over an insulator 346 .
  • the conductor 349 is preferably embedded in the insulator 336 . It is preferable that top surfaces of the conductor 349 and the insulator 336 be planarized.
  • the substrates 17 and 16 are electrically connected.
  • the bonded state of the conductor 348 and the conductor 349 is improved. becomes better.
  • the same conductive material is preferably used for the conductors 348 and 349 .
  • a metal film containing an element selected from Al, Cr, Cu, Ta, Ti, Mo, and W, or a metal nitride film (titanium nitride film, molybdenum nitride film, tungsten nitride film) containing the above elements as components etc. can be used.
  • copper it is preferable to use copper for the conductors 348 and 349 . This makes it possible to apply a Cu—Cu (copper-copper) direct bonding technique (a technique for achieving electrical continuity by connecting Cu (copper) pads to each other).
  • the laminated structure from the conductor 348 and the insulator 332 to the insulator 255c corresponds to the layer 50 of the display devices 10A and 10B.
  • the laminated structure from the substrate 17 to the conductor 349 and the insulator 336 corresponds to the layer 20 of the display device 10A and the display device 10B.
  • a bump 358 may be provided between the conductors 348 and 349 as in the display device 10 shown in FIG.
  • Bump 358 can be formed using a conductive material including, for example, gold (Au), nickel (Ni), indium (In), tin (Sn), or the like. Also, for example, solder may be used as the bumps 358 .
  • an adhesive layer 359 may be provided between the insulators 332 and 336 . Further, when the bump 358 is provided, the insulator 332 and the insulator 336 may not be provided.
  • FIG. 39 shows a modification of the display device 10 shown in FIG.
  • the display device 10 shown in FIG. 39 has a transistor 380 over the substrate 16 . Therefore, the display device 10 shown in FIG. 39 has a structure in which the transistor 380 and the transistor 302 are stacked.
  • Transistor 380 is a transistor with a back gate.
  • a semiconductor substrate may be used as the substrate 16, or a substrate made of another material may be used.
  • the light receiving element 71 shown in FIG. 35B is used as the light receiving element 71.
  • an organic semiconductor is used for an active layer that functions as a photoelectric conversion layer.
  • Transistor 380 includes semiconductor 382 , insulator 384 , conductor 385 , conductor pair 383 , insulator 326 , and conductor 381 .
  • semiconductor 382 an oxide semiconductor may be used, for example.
  • the display device 10 shown in FIG. 39 has an insulator 324 provided over the substrate 16 .
  • the insulator 324 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the transistor 380 from the substrate 16 side and oxygen from the semiconductor 382 to the insulator 324 side.
  • a film into which hydrogen or oxygen is less likely to diffuse than a silicon oxide film such as an aluminum oxide film, a hafnium oxide film, or a silicon nitride film, can be used.
  • a conductor 381 is provided over the insulator 324 and an insulator 326 is provided to cover the conductor 381 .
  • An oxide insulating film such as a silicon oxide film is preferably used for at least a portion of the insulator 326 that is in contact with the semiconductor 382 .
  • the upper surface of insulator 326 is preferably planarized.
  • a semiconductor 382 is provided over the insulator 326 .
  • a pair of conductors 383 is provided on and in contact with the semiconductor 382 and functions as a source electrode and a drain electrode.
  • An insulator 327 is provided to cover the top and side surfaces of the pair of conductors 383 , the side surface of the semiconductor 382 , and the like, and the insulator 261 is provided over the insulator 327 .
  • the insulator 327 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the semiconductor 382 from the insulator 261 or the like and oxygen from leaving the semiconductor 382 .
  • an insulating film similar to that of the insulator 324 can be used as the insulator 327.
  • An opening reaching the semiconductor 382 is provided in the insulator 327 and the insulator 261 .
  • An insulator 384 in contact with the side surfaces of the insulator 261 , the insulator 327 , and the conductor 383 , the top surface of the semiconductor 382 , and a conductor 385 in contact with the insulator 384 are embedded inside the opening.
  • Conductor 385 functions as a first gate electrode of transistor 380 and insulator 384 functions as a first gate insulator.
  • Conductor 381 functions as a second gate electrode of transistor 380 and a portion of insulator 326 functions as a second gate insulator.
  • first gate electrode and the second gate electrode When one of the first gate electrode and the second gate electrode is called “gate” or “gate electrode”, the other of the first gate electrode and second gate electrode is called “back gate” or “back gate electrode”. Sometimes.
  • top surface of the conductor 385, the top surface of the insulator 384, and the top surface of the insulator 261 are planarized so that their heights are the same or substantially the same, and the insulators 329 and 263 are provided to cover them. ing.
  • Insulator 261 and insulator 263 function as interlayer insulators.
  • the insulator 329 functions as a barrier layer that prevents impurities such as water or hydrogen from diffusing into the transistor 380 from the insulator 263 side.
  • an insulating film similar to the insulators 327 and 324 can be used.
  • Plugs 799 electrically connected to one of the pair of conductors 383 are embedded in openings provided in insulators 796 , 797 , 263 , 329 , 261 , and 327 . is provided in
  • the plug 799 includes the insulator 796, the insulator 797, the insulator 263, the insulator 329, the insulator 261, and the insulator 327 in contact with the side surfaces of the respective openings and the conductor 383 at the bottom of the opening. It is preferable to use a conductive material in which hydrogen and oxygen are difficult to diffuse in a portion in contact with a part of the .
  • a bump 358 may be provided between the conductors 348 and 349 to electrically connect the conductors 348 and 349 via the bump 358.
  • an adhesive layer 359 may be provided between the insulators 332 and 336 .
  • the display device 10 shown in FIG. 40 is a modification of the display device 10 shown in FIG. 39, and is also a modification of the display device 10 shown in FIG.
  • a colored layer 264X may be provided so as to overlap the light receiving element 71.
  • FIG. 5 (Embodiment 5) ⁇ Configuration example of OS transistor>
  • a structural example of an OS transistor that can be used for a display device which is one embodiment of the present invention will be described.
  • 41A, 41B, and 41C are a top view and a cross-sectional view of a transistor 750 that can be used in a display device that is one embodiment of the present invention, and the periphery of the transistor 750.
  • FIG. Transistor 750 can also be applied to transistor 380 and the like.
  • FIG. 41A is a top view of transistor 750.
  • FIG. 41B and 41C are cross-sectional views of transistor 750.
  • FIG. 41B is a cross-sectional view of the portion indicated by the dashed-dotted line A1-A2 in FIG. 41A, and is also a cross-sectional view of the transistor 750 in the channel length direction.
  • 41C is a cross-sectional view of the portion indicated by the dashed-dotted line A3-A4 in FIG. 41A, and is also a cross-sectional view of the transistor 750 in the channel width direction.
  • some elements are omitted for clarity of illustration.
  • transistor 750 includes metal oxide 220a overlying a substrate (not shown), metal oxide 220b overlying metal oxide 220a, and metal oxide 220b overlying metal oxide 220a.
  • a conductor 242a and a conductor 242b spaced apart from each other are arranged on the object 220b, and a conductor 242a and a conductor 242b are arranged on the object 220b, and an opening is formed between the conductor 242a and the conductor 242b.
  • Insulator 280 conductor 260 disposed in opening, metal oxide 220b, conductor 242a, conductor 242b, and insulator 250 disposed between insulator 280 and conductor 260 , the metal oxide 220b, the conductor 242a, the conductor 242b, the insulator 280, and the insulator 250, and the metal oxide 220c.
  • the top surface of the conductor 260 preferably substantially coincides with the top surfaces of the insulator 250, the insulator 254, the metal oxide 220c, and the insulator 280.
  • metal oxide 220a, the metal oxide 220b, and the metal oxide 220c may be collectively referred to as the metal oxide 220 below.
  • the conductor 242a and the conductor 242b may be collectively referred to as a conductor 242 in some cases.
  • side surfaces of the conductors 242a and 242b on the conductor 260 side are substantially vertical.
  • the transistor 750 illustrated in FIGS. 41 to 41C is not limited thereto, and the angle between the side surfaces and the bottom surfaces of the conductors 242a and 242b is 10° to 80°, preferably 30° or more. It may be 60° or less.
  • the opposing side surfaces of the conductor 242a and the conductor 242b may have a plurality of surfaces.
  • insulator 254 is formed between insulator 224, metal oxide 220a, metal oxide 220b, conductor 242a, conductor 242b, and metal oxide 220c and insulator 280. As shown in FIGS. is preferably arranged. 41B and 41C, the insulator 254 includes the sides of the metal oxide 220c, the top and sides of the conductor 242a, the top and sides of the conductor 242b, the metal oxide 220a and the metal oxide 220b. , and the top surface of insulator 224 .
  • the transistor 750 three layers of the metal oxide 220a, the metal oxide 220b, and the metal oxide 220c are stacked in a region where a channel is formed (hereinafter also referred to as a channel formation region) and its vicinity. , but the invention is not limited to this.
  • a two-layer structure of the metal oxide 220b and the metal oxide 220c or a laminated structure of four or more layers may be provided.
  • the conductor 260 has a two-layer structure in the transistor 750, the present invention is not limited to this.
  • the conductor 260 may have a single-layer structure or a laminated structure of three or more layers.
  • each of the metal oxide 220a, the metal oxide 220b, and the metal oxide 220c may have a laminated structure of two or more layers.
  • the metal oxide 220c has a stacked structure consisting of a first metal oxide and a second metal oxide on the first metal oxide
  • the first metal oxide is the metal oxide 220b.
  • the second metal oxide preferably has a similar composition to metal oxide 220a.
  • the conductor 260 functions as a gate electrode of the transistor, and the conductors 242a and 242b function as source and drain electrodes, respectively.
  • the conductor 260 is formed to be embedded in the opening of the insulator 280 and the region sandwiched between the conductors 242a and 242b.
  • the arrangement of conductor 260, conductor 242a and conductor 242b is selected in a self-aligned manner with respect to the opening of insulator 280.
  • the conductor 260 has a conductor 260a provided inside the insulator 250 and a conductor 260b provided so as to be embedded inside the conductor 260a. is preferred.
  • the transistor 750 includes an insulator 214 provided over a substrate (not shown), an insulator 216 provided over the insulator 214, and a conductor 205 embedded in the insulator 216. , insulator 222 disposed over insulator 216 and conductor 205 , and insulator 224 disposed over insulator 222 .
  • Metal oxide 220 a is preferably disposed over insulator 224 .
  • insulator 274 functioning as an interlayer film and an insulator 281 are preferably provided over the transistor 750 .
  • insulator 274 is preferably arranged in contact with the top surfaces of conductor 260 , insulator 250 , insulator 254 , metal oxide 220 c , and insulator 280 .
  • the insulators 222, 254, and 274 preferably have a function of suppressing diffusion of hydrogen (eg, at least one of hydrogen atoms, hydrogen molecules, and the like).
  • insulators 222 , 254 , and 274 preferably have lower hydrogen permeability than insulators 224 , 250 , and 280 .
  • the insulator 222 and the insulator 254 preferably have a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • insulator 222 and insulator 254 preferably have lower oxygen permeability than insulator 224 , insulator 250 and insulator 280 .
  • insulator 224 , metal oxide 220 , and insulator 250 are separated by insulator 222 and insulator 274 . Therefore, impurities such as hydrogen and excess oxygen contained in layers above the insulator 274 and below the insulator 222 can be prevented from entering the insulator 224 , the metal oxide 220 , and the insulator 250 .
  • a conductor 245 (a conductor 245a and a conductor 245b) electrically connected to the transistor 750 and functioning as a plug is preferably provided.
  • insulators 241 (insulators 241a and 241b) are provided in contact with side surfaces of conductors 245 functioning as plugs. That is, the insulator 241 is provided in contact with the inner walls of the openings of the insulator 254 , the insulator 280 , the insulator 274 , and the insulator 281 .
  • a first conductor of the conductor 245 may be provided in contact with the side surface of the insulator 241 and a second conductor of the conductor 245 may be provided inside.
  • the height of the upper surface of the conductor 245 and the height of the upper surface of the insulator 281 can be made approximately the same.
  • the transistor 750 has a structure in which the first conductor of the conductor 245 and the second conductor of the conductor 245 are stacked, the present invention is not limited to this.
  • the conductor 245 may be provided as a single layer or a laminated structure of three or more layers. When the structure has a laminated structure, an ordinal number may be assigned in order of formation for distinction.
  • a metal oxide functioning as an oxide semiconductor (hereinafter also referred to as an oxide semiconductor) is added to the metal oxide 220 (the metal oxide 220a, the metal oxide 220b, and the metal oxide 220c) including a channel formation region. ) is preferably used.
  • the metal oxide preferably contains at least indium (In) or zinc (Zn). In particular, it preferably contains indium (In) and zinc (Zn). Moreover, it is preferable that the element M is included in addition to these.
  • element M aluminum (Al), gallium (Ga), yttrium (Y), tin (Sn), boron (B), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), zirconium (Zr), molybdenum (Mo), lanthanum (La), cerium (Ce), neodymium (Nd), hafnium (Hf), tantalum (Ta), tungsten (W), magnesium (Mg) or cobalt (Co)
  • the element M is preferably one or more of aluminum (Al), gallium (Ga), yttrium (Y), and tin (Sn). Moreover, it is more preferable that the element M has either one or both of Ga and Sn.
  • the thickness of the metal oxide 220b in the region that does not overlap with the conductor 242 may be thinner than the thickness of the region that overlaps with the conductor 242 in some cases. This is formed by removing a portion of the top surface of metal oxide 220b when forming conductors 242a and 242b. When a conductive film to be the conductor 242 is formed on the top surface of the metal oxide 220b, a region with low resistance may be formed near the interface with the conductive film. By removing a region with low resistance located between the conductors 242a and 242b on the top surface of the metal oxide 220b in this manner, formation of a channel in this region can be prevented.
  • a high-definition display device including a small-sized transistor can be provided.
  • a display device including a transistor with high on-state current and high luminance can be provided.
  • a fast-operating display device can be provided with a fast-operating transistor.
  • a highly reliable display device including a transistor with stable electrical characteristics can be provided.
  • a display device including a transistor with low off-state current and low power consumption can be provided.
  • transistor 750 A detailed structure of the transistor 750 that can be used in the display device that is one embodiment of the present invention will be described.
  • the conductor 205 is arranged so as to have regions that overlap with the metal oxide 220 and the conductor 260 . Further, the conductor 205 is preferably embedded in the insulator 216 .
  • the conductor 205 has a conductor 205a, a conductor 205b, and a conductor 205c.
  • Conductor 205 a is provided in contact with the bottom surface and sidewalls of the opening provided in insulator 216 .
  • the conductor 205b is provided so as to be embedded in a recess formed in the conductor 205a.
  • the top surface of conductor 205b is lower than the top surface of conductor 205a and the top surface of insulator 216 .
  • the conductor 205c is provided in contact with the top surface of the conductor 205b and the side surface of the conductor 205a.
  • the height of the upper surface of the conductor 205c substantially matches the height of the upper surface of the conductor 205a and the height of the upper surface of the insulator 216.
  • the conductor 205a and the conductor 205c have a function of suppressing diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 and the like), and copper atoms. It is preferable to use a conductive material having Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • the conductor 205a By using a conductive material having a function of reducing diffusion of hydrogen for the conductor 205a and the conductor 205c, impurities such as hydrogen contained in the conductor 205b are removed from the metal oxide 220 through the insulator 224 or the like. can be suppressed.
  • a conductive material having a function of suppressing diffusion of oxygen for the conductors 205a and 205c, it is possible to suppress reduction in conductivity due to oxidation of the conductor 205b.
  • the conductive material having a function of suppressing diffusion of oxygen titanium, titanium nitride, tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example. Therefore, the conductor 205a may be a single layer or a laminate of the above conductive materials.
  • the conductor 205a may be titanium nitride.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 205b.
  • tungsten may be used for the conductor 205b.
  • the conductor 260 may function as a first gate (also referred to as a top gate) electrode.
  • the conductor 205 functions as a second gate (also referred to as a bottom gate) electrode.
  • V th of the transistor 750 can be controlled by changing the potential applied to the conductor 205 independently of the potential applied to the conductor 260 .
  • V th of the transistor 750 can be made higher than 0 V and the off-state current can be reduced. Therefore, applying a negative potential to the conductor 205 can make the drain current smaller when the potential applied to the conductor 260 is 0 V than when no potential is applied.
  • the conductor 205 is preferably provided larger than the channel formation region in the metal oxide 220 .
  • the conductor 205 also extends in a region outside the edge crossing the channel width direction of the metal oxide 220 .
  • the conductor 205 and the conductor 260 preferably overlap with each other with an insulator interposed therebetween on the outside of the side surface of the metal oxide 220 in the channel width direction.
  • the electric field of the conductor 260 functioning as the first gate electrode and the electric field of the conductor 205 functioning as the second gate electrode cause the channel formation region of the metal oxide 220 to be expanded. It can be surrounded electrically.
  • the conductor 205 is extended so that it also functions as a wire.
  • a structure in which a conductor functioning as a wiring is provided under the conductor 205 may be employed.
  • the insulator 214 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 750 from the substrate side. Therefore, the insulator 214 has a function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 and the like), and copper atoms. (It is difficult for the above impurities to permeate.) It is preferable to use an insulating material. Alternatively, it is preferable to use an insulating material that has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen hardly permeates).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • the insulator 214 is preferably made of aluminum oxide, silicon nitride, or the like. Accordingly, diffusion of impurities such as water or hydrogen from the substrate side to the transistor 750 side of the insulator 214 can be suppressed. Alternatively, diffusion of oxygen contained in the insulator 224 or the like to the substrate side of the insulator 214 can be suppressed.
  • the insulators 216 , 280 , and 281 that function as interlayer films preferably have lower dielectric constants than the insulator 214 .
  • the parasitic capacitance generated between wirings can be reduced.
  • the insulator 216, the insulator 280, and the insulator 281 include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, and carbon and nitrogen are added. Silicon oxide, silicon oxide having holes, or the like may be used as appropriate.
  • Insulator 222 and insulator 224 function as gate insulators.
  • the insulator 224 in contact with the metal oxide 220 preferably releases oxygen by heating.
  • the oxygen released by heating is sometimes referred to as excess oxygen.
  • silicon oxide, silicon oxynitride, or the like may be used as appropriate for the insulator 224 .
  • an oxide material from which part of oxygen is released by heating is preferably used as the insulator 224 .
  • the oxide that desorbs oxygen by heating means that the desorption amount of oxygen in terms of oxygen atoms is 1.0 ⁇ 10 18 atoms/cm 3 or more, preferably 1, in TDS (Thermal Desorption Spectroscopy) analysis. 0 ⁇ 10 19 atoms/cm 3 or more, more preferably 2.0 ⁇ 10 19 atoms/cm 3 or more, or 3.0 ⁇ 10 20 atoms/cm 3 or more.
  • the surface temperature of the film during the TDS analysis is preferably in the range of 100° C. or higher and 700° C. or lower, or 100° C. or higher and 400° C. or lower.
  • the insulator 224 may have a thinner film thickness in a region that does not overlap with the insulator 254 and does not overlap with the metal oxide 220b than in other regions.
  • the thickness of the region of the insulator 224 which does not overlap with the insulator 254 and does not overlap with the metal oxide 220b is preferably a thickness with which oxygen can be diffused sufficiently.
  • the insulator 222 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 750 from the substrate side.
  • insulator 222 preferably has a lower hydrogen permeability than insulator 224 .
  • the insulator 222 preferably has a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the above-mentioned oxygen is difficult to permeate).
  • oxygen eg, at least one of oxygen atoms, oxygen molecules, and the like
  • insulator 222 preferably has a lower oxygen permeability than insulator 224 .
  • the insulator 222 preferably has a function of suppressing diffusion of oxygen and impurities, so that diffusion of oxygen in the metal oxide 220 to the substrate side can be reduced.
  • the conductor 205 can be prevented from reacting with oxygen contained in the insulator 224 or the metal oxide 220 .
  • the insulator 222 preferably contains an oxide of one or both of aluminum and hafnium, which are insulating materials.
  • the insulator containing oxide of one or both of aluminum and hafnium aluminum oxide, hafnium oxide, oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 222 prevents release of oxygen from the metal oxide 220 and entry of impurities such as hydrogen from the periphery of the transistor 750 into the metal oxide 220 . Acts as a restraining layer.
  • aluminum oxide, bismuth oxide, germanium oxide, niobium oxide, silicon oxide, titanium oxide, tungsten oxide, yttrium oxide, or zirconium oxide may be added to these insulators.
  • these insulators may be nitrided. Silicon oxide, silicon oxynitride, or silicon nitride may be stacked over the above insulator.
  • the insulator 222 is, for example, a so-called high oxide such as aluminum oxide, hafnium oxide, tantalum oxide, zirconium oxide, lead zirconate titanate (PZT), strontium titanate (SrTiO 3 ) or (Ba,Sr)TiO 3 (BST).
  • Insulators including -k materials may be used in single layers or stacks. As transistors are miniaturized and highly integrated, thinning of gate insulators may cause problems such as leakage current. By using a high-k material for the insulator functioning as the gate insulator, the gate potential during transistor operation can be reduced while maintaining the physical film thickness.
  • the insulator 222 and the insulator 224 may have a stacked structure of two or more layers. In that case, it is not limited to a laminated structure made of the same material, and a laminated structure made of different materials may be used. For example, an insulator similar to the insulator 224 may be provided under the insulator 222 .
  • Metal oxide 220 has metal oxide 220a, metal oxide 220b over metal oxide 220a, and metal oxide 220c over metal oxide 220b. Having the metal oxide 220a under the metal oxide 220b can suppress the diffusion of impurities from the structure formed below the metal oxide 220a to the metal oxide 220b. In addition, by having the metal oxide 220c on the metal oxide 220b, it is possible to suppress the diffusion of impurities from the structure formed above the metal oxide 220c to the metal oxide 220b.
  • the metal oxide 220 preferably has a laminated structure of a plurality of oxide layers with different atomic ratios of metal atoms.
  • the metal oxide 220 contains at least indium (In) and the element M
  • the atomic ratio of the element M contained in the metal oxide 220a to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 220b to In.
  • the metal oxide 220c can be a metal oxide that can be used for the metal oxide 220a or the metal oxide 220b.
  • the energy of the conduction band bottom of metal oxide 220a and metal oxide 220c be higher than the energy of the conduction band bottom of metal oxide 220b.
  • the electron affinities of the metal oxides 220a and 220c are preferably smaller than the electron affinities of the metal oxide 220b.
  • the metal oxide 220c is preferably a metal oxide that can be used for the metal oxide 220a.
  • the ratio of the number of atoms of the element M contained in the metal oxide 220c to the number of atoms of all elements constituting the metal oxide 220c is higher than the number of atoms of all elements constituting the metal oxide 220b.
  • the atomic ratio of the element M contained in the metal oxide 220c to In is preferably higher than the atomic ratio of the element M contained in the metal oxide 220b to In.
  • the energy level at the bottom of the conduction band changes smoothly at the junction of the metal oxide 220a, the metal oxide 220b, and the metal oxide 220c.
  • the energy level of the bottom of the conduction band at the junction of the metal oxide 220a, the metal oxide 220b, and the metal oxide 220c continuously changes or continuously joins.
  • the metal oxide 220a and the metal oxide 220b, and the metal oxide 220b and the metal oxide 220c have a common element (main component) other than oxygen, so that the defect level density is low.
  • Mixed layers can be formed.
  • the metal oxide 220b is an In-Ga-Zn oxide
  • the metal oxide 220a and the metal oxide 220c may be In-Ga-Zn oxide, Ga-Zn oxide, gallium oxide, or the like.
  • the metal oxide 220c may have a laminated structure.
  • a stacked structure of In--Ga--Zn oxide and Ga--Zn oxide over the In--Ga--Zn oxide, or an In--Ga--Zn oxide and over the In--Ga--Zn oxide can be used.
  • a stacked structure of an In--Ga--Zn oxide and an oxide not containing In may be used as the metal oxide 220c.
  • the metal oxide 220c has a stacked structure
  • the main path of carriers becomes the metal oxide 220b.
  • the defect level density at the interface between the metal oxide 220a and the metal oxide 220b and at the interface between the metal oxide 220b and the metal oxide 220c can be reduced. can be lowered. Therefore, the influence of interface scattering on carrier conduction is reduced, and the transistor 750 can obtain high on-current and high frequency characteristics.
  • the constituent elements of the metal oxide 220c are It is expected to suppress the diffusion to the insulator 250 side.
  • the metal oxide 220c has a stacked structure and an oxide containing no In is positioned above the stacked structure, In that can diffuse toward the insulator 250 can be suppressed. Since the insulator 250 functions as a gate insulator, the characteristics of the transistor deteriorate when In is diffused. Therefore, by forming the metal oxide 220c into a stacked structure, a highly reliable display device can be provided.
  • a conductor 242 (a conductor 242a and a conductor 242b) functioning as a source electrode and a drain electrode is provided over the metal oxide 220b.
  • Conductors 242 include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, and lanthanum. It is preferable to use a metal element selected from, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, and the like are used. is preferred.
  • tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize. It is preferable because it is a conductive material or a material that maintains conductivity even after absorbing oxygen.
  • the oxygen concentration in the vicinity of the conductor 242 of the metal oxide 220 may be reduced. Further, in the vicinity of the conductor 242 of the metal oxide 220, a metal compound layer containing the metal contained in the conductor 242 and the component of the metal oxide 220 may be formed. In such a case, the carrier concentration increases in the region of the metal oxide 220 near the conductor 242, and the region becomes a low resistance region.
  • a region between the conductor 242a and the conductor 242b is formed so as to overlap with the opening of the insulator 280.
  • the conductor 260 can be arranged in a self-aligned manner between the conductor 242a and the conductor 242b.
  • Insulator 250 functions as a gate insulator.
  • the insulator 250 is preferably placed in contact with the top surface of the metal oxide 220c.
  • silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, or silicon oxide having vacancies is used. be able to.
  • silicon oxide and silicon oxynitride are preferable because they are stable against heat.
  • the insulator 250 preferably has a reduced impurity concentration such as water or hydrogen.
  • the thickness of the insulator 250 is preferably 1 nm or more and 20 nm or less.
  • a metal oxide may be provided between the insulator 250 and the conductor 260 .
  • the metal oxide preferably suppresses oxygen diffusion from the insulator 250 to the conductor 260 . Accordingly, oxidation of the conductor 260 by oxygen in the insulator 250 can be suppressed.
  • the metal oxide may function as part of the gate insulator. Therefore, in the case where silicon oxide, silicon oxynitride, or the like is used for the insulator 250, a metal oxide that is a high-k material with a high dielectric constant is preferably used as the metal oxide.
  • the gate insulator has a stacked-layer structure of the insulator 250 and the metal oxide, the stacked-layer structure can be stable against heat and have a high relative dielectric constant. Therefore, the gate potential applied during transistor operation can be reduced while maintaining the physical film thickness of the gate insulator. Also, the equivalent oxide thickness (EOT) of the insulator that functions as the gate insulator can be reduced.
  • EOT equivalent oxide thickness
  • a metal oxide containing one or more selected from hafnium, aluminum, gallium, yttrium, zirconium, tungsten, titanium, tantalum, nickel, germanium, magnesium, or the like can be used.
  • the conductor 260 is shown as having a two-layer structure in FIGS. 41 to 41C, it may have a single-layer structure or a laminated structure of three or more layers.
  • the conductor 260a has the function of suppressing the diffusion of impurities such as hydrogen atoms, hydrogen molecules, water molecules, nitrogen atoms, nitrogen molecules, nitrogen oxide molecules (N 2 O, NO, NO 2 etc.), copper atoms and the like. It is preferable to use a conductor having a Alternatively, it is preferable to use a conductive material having a function of suppressing diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like).
  • the conductor 260a has a function of suppressing diffusion of oxygen
  • oxygen contained in the insulator 250 can suppress oxidation of the conductor 260b and a decrease in conductivity.
  • the conductive material having a function of suppressing diffusion of oxygen tantalum, tantalum nitride, ruthenium, ruthenium oxide, or the like is preferably used, for example.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductor 260b.
  • the conductor 260 since the conductor 260 also functions as a wiring, a conductor with high conductivity is preferably used.
  • a conductive material whose main component is tungsten, copper, or aluminum can be used.
  • the conductor 260b may have a layered structure, for example, a layered structure of titanium or titanium nitride and the above conductive material.
  • the side surfaces of the metal oxide 220 are covered with the conductor 260 in the region of the metal oxide 220b that does not overlap with the conductor 242, in other words, in the channel formation region of the metal oxide 220. are placed.
  • the insulator 254 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the transistor 750 from the insulator 280 side.
  • insulator 254 preferably has a lower hydrogen permeability than insulator 224 .
  • insulator 254 includes sides of metal oxide 220c, top and sides of conductor 242a, top and sides of conductor 242b, and metal oxide 220a and metal oxide 220b. It preferably touches the sides as well as the top surface of the insulator 224 .
  • hydrogen contained in the insulator 280 enters the metal oxide 220 from the top surface or the side surface of the conductor 242a, the conductor 242b, the metal oxide 220a, the metal oxide 220b, and the insulator 224. can be suppressed.
  • the insulator 254 preferably has a function of suppressing the diffusion of oxygen (eg, at least one of oxygen atoms, oxygen molecules, and the like) (the oxygen is less permeable).
  • insulator 254 preferably has a lower oxygen permeability than insulator 280 or insulator 224 .
  • the insulator 254 is preferably deposited using a sputtering method.
  • oxygen can be added to the vicinity of a region of the insulator 224 which is in contact with the insulator 254 . Accordingly, oxygen can be supplied from the region into the metal oxide 220 through the insulator 224 .
  • the insulator 254 has a function of suppressing upward diffusion of oxygen, so that oxygen can be prevented from diffusing from the metal oxide 220 to the insulator 280 .
  • the insulator 222 has a function of suppressing diffusion of oxygen downward, oxygen can be prevented from diffusing from the metal oxide 220 to the substrate side. In this manner, oxygen is supplied to the channel formation region of metal oxide 220 . Accordingly, oxygen vacancies in the metal oxide 220 can be reduced, and the normally-on state of the transistor can be suppressed.
  • an insulator containing an oxide of one or both of aluminum and hafnium is preferably deposited.
  • the insulator containing oxides of one or both of aluminum and hafnium aluminum oxide, hafnium oxide, an oxide containing aluminum and hafnium (hafnium aluminate), or the like is preferably used.
  • the insulator 224, the insulator 250, and the metal oxide 220 are covered with the insulator 254 having a barrier property against hydrogen; and isolated from the insulator 250 .
  • the insulator 254 having a barrier property against hydrogen; and isolated from the insulator 250 .
  • the insulator 280 is provided over the insulator 224 , the metal oxide 220 , and the conductor 242 with the insulator 254 interposed therebetween.
  • the insulator 280 is formed using silicon oxide, silicon oxynitride, silicon nitride oxide, silicon oxide to which fluorine is added, silicon oxide to which carbon is added, silicon oxide to which carbon and nitrogen are added, silicon oxide having holes, or the like. It is preferable to have In particular, silicon oxide and silicon oxynitride are preferable because they are thermally stable. In particular, a material such as silicon oxide, silicon oxynitride, or silicon oxide having vacancies is preferable because a region containing oxygen that is released by heating can be easily formed.
  • the concentration of impurities such as water or hydrogen in the insulator 280 is reduced. Also, the upper surface of the insulator 280 may be flattened.
  • the insulator 274 preferably functions as a barrier insulating film that prevents impurities such as water or hydrogen from entering the insulator 280 from above.
  • the insulator 274 an insulator that can be used for the insulator 214, the insulator 254, or the like may be used, for example.
  • An insulator 281 functioning as an interlayer film is preferably provided over the insulator 274 .
  • the insulator 281 preferably has a reduced concentration of impurities such as water or hydrogen in the film.
  • the conductors 245 a and 245 b are arranged in openings formed in the insulators 281 , 274 , 280 , and 254 .
  • the conductor 245a and the conductor 245b are provided to face each other with the conductor 260 interposed therebetween. Note that the top surfaces of the conductors 245 a and 245 b may be flush with the top surface of the insulator 281 .
  • the insulator 241a is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and the first conductor of the conductor 245a is formed in contact with the side surface thereof. ing.
  • a conductor 242a is positioned at least part of the bottom of the opening, and the conductor 245a is in contact with the conductor 242a.
  • the insulator 241b is provided in contact with the inner walls of the openings of the insulator 281, the insulator 274, the insulator 280, and the insulator 254, and the first conductor of the conductor 245b is formed in contact with the side surface thereof. It is The conductor 242b is positioned at least part of the bottom of the opening, and the conductor 245b is in contact with the conductor 242b.
  • a conductive material containing tungsten, copper, or aluminum as its main component is preferably used for the conductors 245a and 245b.
  • the conductor 245a and the conductor 245b may have a laminated structure.
  • the conductor in contact with the metal oxide 220a, the metal oxide 220b, the conductor 242, the insulator 254, the insulator 280, the insulator 274, and the insulator 281 contains the above water.
  • a conductor having a function of suppressing diffusion of impurities such as hydrogen is preferably used.
  • tantalum, tantalum nitride, titanium, titanium nitride, ruthenium, ruthenium oxide, or the like is preferably used.
  • the conductive material having a function of suppressing diffusion of impurities such as water or hydrogen may be used in a single layer or a stacked layer.
  • the conductive material By using the conductive material, absorption of oxygen added to the insulator 280 by the conductors 245a and 245b can be suppressed. In addition, impurities such as water or hydrogen from a layer above the insulator 281 can be prevented from entering the metal oxide 220 through the conductors 245a and 245b.
  • An insulator that can be used for the insulator 254 or the like may be used as the insulator 241a and the insulator 241b, for example. Since the insulators 241a and 241b are provided in contact with the insulator 254, impurities such as water or hydrogen from the insulator 280 or the like are prevented from entering the metal oxide 220 through the conductors 245a and 245b. can. In addition, absorption of oxygen contained in the insulator 280 by the conductors 245a and 245b can be suppressed.
  • a conductor functioning as a wiring may be arranged in contact with the top surface of the conductor 245a and the top surface of the conductor 245b.
  • a conductive material containing tungsten, copper, or aluminum as a main component is preferably used for the conductor functioning as the wiring.
  • the conductor may have a laminated structure, for example, a laminated structure of titanium or titanium nitride and the above conductive material. The conductor may be formed so as to be embedded in an opening provided in the insulator.
  • an insulator substrate, a semiconductor substrate, or a conductor substrate may be used, for example.
  • insulator substrates include glass substrates, quartz substrates, sapphire substrates, stabilized zirconia substrates (yttria stabilized zirconia substrates, etc.), resin substrates, and the like.
  • semiconductor substrates include semiconductor substrates such as silicon and germanium, and compound semiconductor substrates made of silicon carbide, silicon germanium, gallium arsenide, indium phosphide, zinc oxide, and gallium oxide.
  • semiconductor substrate having an insulator region inside the semiconductor substrate such as an SOI (Silicon On Insulator) substrate.
  • Examples of conductive substrates include graphite substrates, metal substrates, alloy substrates, and conductive resin substrates. Alternatively, there are a substrate having a metal nitride, a substrate having a metal oxide, and the like. Furthermore, there are a substrate in which a conductor or a semiconductor is provided on an insulating substrate, a substrate in which a semiconductor substrate is provided with a conductor or an insulator, a substrate in which a conductor substrate is provided with a semiconductor or an insulator, and the like. Alternatively, these substrates provided with elements may be used. Elements provided on the substrate include a capacitive element, a resistance element, a switch element, a light emitting element, a memory element, and the like.
  • Insulators examples include oxides, nitrides, oxynitrides, oxynitrides, metal oxides, metal oxynitrides, metal oxynitrides, and the like having insulating properties.
  • thinning of gate insulators may cause problems such as leakage current.
  • a high-k material for an insulator functioning as a gate insulator voltage reduction during transistor operation can be achieved while maintaining a physical film thickness.
  • a material with a low dielectric constant for the insulator functioning as an interlayer film parasitic capacitance generated between wirings can be reduced. Therefore, the material should be selected according to the function of the insulator.
  • Insulators with a low dielectric constant include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, fluorine-added silicon oxide, carbon-added silicon oxide, carbon- and nitrogen-added silicon oxide, and vacancies. There are silicon oxide, resin, and the like.
  • a transistor including an oxide semiconductor is surrounded by an insulator (such as the insulator 214, the insulator 222, the insulator 254, and the insulator 274) which has a function of suppressing permeation of impurities such as hydrogen and oxygen.
  • an insulator such as the insulator 214, the insulator 222, the insulator 254, and the insulator 274.
  • Insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen include, for example, boron, carbon, nitrogen, oxygen, fluorine, magnesium, aluminum, silicon, phosphorus, chlorine, argon, gallium, germanium, yttrium, zirconium, Insulators containing lanthanum, neodymium, hafnium, or tantalum may be used in single layers or stacks.
  • insulators having a function of suppressing permeation of impurities such as hydrogen and oxygen
  • a metal oxide such as tantalum oxide, or a metal nitride such as aluminum nitride, aluminum titanium nitride, titanium nitride, silicon nitride oxide, or silicon nitride can be used.
  • An insulator that functions as a gate insulator preferably has a region containing oxygen that is released by heating. For example, by forming a structure in which silicon oxide or silicon oxynitride having a region containing oxygen released by heating is in contact with the metal oxide 220, oxygen vacancies in the metal oxide 220 can be compensated.
  • Conductors include aluminum, chromium, copper, silver, gold, platinum, tantalum, nickel, titanium, molybdenum, tungsten, hafnium, vanadium, niobium, manganese, magnesium, zirconium, beryllium, indium, ruthenium, iridium, strontium, lanthanum, etc. It is preferable to use a metal element selected from, an alloy containing the above-described metal elements as a component, or an alloy in which the above-described metal elements are combined.
  • tantalum nitride, titanium nitride, tungsten, nitride containing titanium and aluminum, nitride containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxide containing strontium and ruthenium, oxide containing lanthanum and nickel, and the like are used. is preferred. Also, tantalum nitride, titanium nitride, nitrides containing titanium and aluminum, nitrides containing tantalum and aluminum, ruthenium oxide, ruthenium nitride, oxides containing strontium and ruthenium, and oxides containing lanthanum and nickel are difficult to oxidize.
  • a conductive material or a material that maintains conductivity even after absorbing oxygen.
  • a semiconductor with high electrical conductivity typified by polycrystalline silicon containing an impurity element such as phosphorus, or a silicide such as nickel silicide may be used.
  • a plurality of conductors formed of any of the above materials may be stacked and used.
  • a laminated structure in which the material containing the metal element described above and the conductive material containing oxygen are combined may be used.
  • a laminated structure may be employed in which the material containing the metal element described above and the conductive material containing nitrogen are combined.
  • a laminated structure may be employed in which the material containing the metal element described above, the conductive material containing oxygen, and the conductive material containing nitrogen are combined.
  • a conductor functioning as a gate electrode has a stacked-layer structure in which a material containing the above metal element and a conductive material containing oxygen are combined. is preferred.
  • a conductive material containing oxygen is preferably provided on the channel formation region side.
  • a conductive material containing oxygen and a metal element contained in a metal oxide in which a channel is formed is preferably used as a conductor functioning as a gate electrode.
  • a conductive material containing the metal element and nitrogen described above may be used.
  • a conductive material containing nitrogen such as titanium nitride or tantalum nitride may be used.
  • indium tin oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, indium tin oxide containing titanium oxide, indium zinc oxide, and silicon were added.
  • Indium tin oxide may also be used.
  • indium gallium zinc oxide containing nitrogen may be used.
  • FIG. 42A is a diagram illustrating the classification of crystal structures of oxide semiconductors, typically IGZO (a metal oxide containing In, Ga, and Zn).
  • IGZO a metal oxide containing In, Ga, and Zn
  • oxide semiconductors are roughly classified into “amorphous”, “crystalline”, and “crystal".
  • “Amorphous” includes completely amorphous.
  • “Crystalline” includes CAAC (c-axis-aligned crystalline), nc (nanocrystalline), and CAC (cloud-aligned composite) (excluding single crystal and polycrystal).
  • the classification of “Crystalline” excludes single crystal, poly crystal, and completely amorphous.
  • “Crystal” includes single crystal and poly crystal.
  • the structure within the thick frame shown in FIG. 42A is an intermediate state between "Amorphous” and “Crystal”, and is a structure belonging to the New Crystalline Phase. . That is, the structure can be rephrased as a structure completely different from energetically unstable “Amorphous” and “Crystal”.
  • FIG. 42B shows an XRD spectrum obtained by GIXD (Grazing-Incidence XRD) measurement of the CAAC-IGZO film classified as "Crystalline".
  • the GIXD method is also called a thin film method or a Seemann-Bohlin method.
  • the XRD spectrum obtained by the GIXD measurement shown in FIG. 42B is simply referred to as the XRD spectrum.
  • the thickness of the CAAC-IGZO film shown in FIG. 42B is 500 nm.
  • the crystal structure of a film or substrate can be evaluated by a diffraction pattern (also referred to as a nano beam electron diffraction pattern) observed by nano beam electron diffraction (NBED).
  • a diffraction pattern also referred to as a nano beam electron diffraction pattern
  • NBED nano beam electron diffraction
  • the diffraction pattern of the CAAC-IGZO film is shown in Figure 42C.
  • FIG. 42C is the diffraction pattern observed by NBED with the electron beam parallel incident on the substrate.
  • electron beam diffraction is performed with a probe diameter of 1 nm.
  • oxide semiconductors may be classified differently from that in FIG. 42A when its crystal structure is focused.
  • oxide semiconductors are classified into single-crystal oxide semiconductors and non-single-crystal oxide semiconductors.
  • Non-single-crystal oxide semiconductors include, for example, the above CAAC-OS and nc-OS.
  • Non-single-crystal oxide semiconductors include polycrystalline oxide semiconductors, amorphous-like oxide semiconductors (a-like OS), amorphous oxide semiconductors, and the like.
  • CAAC-OS is an oxide semiconductor that includes a plurality of crystal regions, and the c-axes of the plurality of crystal regions are oriented in a specific direction. Note that the specific direction is the thickness direction of the CAAC-OS film, the normal direction to the formation surface of the CAAC-OS film, or the normal direction to the surface of the CAAC-OS film.
  • a crystalline region is a region having periodicity in atomic arrangement. If the atomic arrangement is regarded as a lattice arrangement, the crystalline region is also a region with a uniform lattice arrangement.
  • CAAC-OS has a region where a plurality of crystal regions are connected in the a-b plane direction, and the region may have strain.
  • the strain refers to a portion where the orientation of the lattice arrangement changes between a region with a uniform lattice arrangement and another region with a uniform lattice arrangement in a region where a plurality of crystal regions are connected. That is, CAAC-OS is an oxide semiconductor that is c-axis oriented and has no obvious orientation in the ab plane direction.
  • each of the plurality of crystal regions is composed of one or a plurality of minute crystals (crystals having a maximum diameter of less than 10 nm).
  • the maximum diameter of the crystalline region is less than 10 nm.
  • the size of the crystal region may be about several tens of nanometers.
  • CAAC-OS is a layer containing indium (In) and oxygen ( It tends to have a layered crystal structure (also referred to as a layered structure) in which an In layer) and a layer containing the element M, zinc (Zn), and oxygen (hereinafter, a (M, Zn) layer) are laminated.
  • the (M, Zn) layer may contain indium.
  • the In layer contains the element M.
  • the In layer may contain Zn.
  • the layered structure is observed as a lattice image, for example, in a high-resolution TEM image.
  • a plurality of bright points are observed in the electron beam diffraction pattern of the CAAC-OS film.
  • a certain spot and another spot are observed at point-symmetrical positions with respect to the spot of the incident electron beam that has passed through the sample (also referred to as a direct spot) as the center of symmetry.
  • the lattice arrangement in the crystal region is basically a hexagonal lattice, but the unit lattice is not always regular hexagon and may be non-regular hexagon. Moreover, the distortion may have a lattice arrangement of pentagons, heptagons, or the like. Note that in CAAC-OS, no clear crystal grain boundary can be observed even near the strain. That is, it can be seen that the distortion of the lattice arrangement suppresses the formation of grain boundaries. This is because CAAC-OS can tolerate strain due to the fact that the arrangement of oxygen atoms is not dense in the a-b plane direction and the bond distance between atoms changes due to substitution of metal atoms. Conceivable.
  • a crystal structure in which clear grain boundaries are confirmed is called a so-called polycrystal.
  • a grain boundary becomes a recombination center, and there is a high possibility that carriers are trapped and cause a decrease in the on-state current of a transistor, a decrease in field-effect mobility, and the like. Therefore, a CAAC-OS in which no clear grain boundaries are confirmed is one of crystalline oxides having a crystal structure suitable for a semiconductor layer of a transistor.
  • a structure containing Zn is preferable for forming a CAAC-OS.
  • In--Zn oxide and In--Ga--Zn oxide are preferable because they can suppress the generation of grain boundaries more than In oxide.
  • a CAAC-OS is an oxide semiconductor with high crystallinity and no clear grain boundaries. Therefore, it can be said that the decrease in electron mobility due to grain boundaries is less likely to occur in CAAC-OS.
  • a CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies). Therefore, an oxide semiconductor including CAAC-OS has stable physical properties. Therefore, an oxide semiconductor including CAAC-OS is resistant to heat and has high reliability.
  • CAAC-OS is also stable against high temperatures (so-called thermal budget) in the manufacturing process. Therefore, the use of the CAAC-OS for the OS transistor can increase the degree of freedom in the manufacturing process.
  • nc-OS has periodic atomic arrangement in a minute region (eg, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has minute crystals.
  • the size of the minute crystal is, for example, 1 nm or more and 10 nm or less, particularly 1 nm or more and 3 nm or less, the minute crystal is also called a nanocrystal.
  • nc-OS does not show regularity in crystal orientation between different nanocrystals. Therefore, no orientation is observed in the entire film.
  • an nc-OS may be indistinguishable from an a-like OS and an amorphous oxide semiconductor depending on the analysis method.
  • an nc-OS film is subjected to structural analysis using an XRD apparatus, out-of-plane XRD measurement using ⁇ /2 ⁇ scanning does not detect a peak indicating crystallinity.
  • an nc-OS film is subjected to electron beam diffraction (also referred to as selected area electron beam diffraction) using an electron beam with a probe diameter larger than that of nanocrystals (for example, 50 nm or more), a diffraction pattern such as a halo pattern is obtained. is observed.
  • an nc-OS film is subjected to electron diffraction (also referred to as nanobeam electron diffraction) using an electron beam with a probe diameter close to or smaller than the size of a nanocrystal (for example, 1 nm or more and 30 nm or less)
  • an electron beam diffraction pattern is obtained in which a plurality of spots are observed within a ring-shaped area centered on the direct spot.
  • An a-like OS is an oxide semiconductor having a structure between an nc-OS and an amorphous oxide semiconductor.
  • An a-like OS has void or low density regions. That is, a-like OS has lower crystallinity than nc-OS and CAAC-OS. In addition, the a-like OS has a higher hydrogen concentration in the film than the nc-OS and the CAAC-OS.
  • CAC-OS relates to material composition.
  • CAC-OS is, for example, one structure of a material in which elements constituting a metal oxide are unevenly distributed with a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or in the vicinity thereof.
  • the metal oxide one or more metal elements are unevenly distributed, and the region having the metal element has a size of 0.5 nm or more and 10 nm or less, preferably 1 nm or more and 3 nm or less, or a size in the vicinity thereof.
  • the mixed state is also called mosaic or patch.
  • CAC-OS is a structure in which the material is separated into a first region and a second region to form a mosaic shape, and the first region is distributed in the film (hereinafter, also referred to as a cloud shape). ). That is, CAC-OS is a composite metal oxide in which the first region and the second region are mixed.
  • the atomic ratios of In, Ga, and Zn to the metal elements constituting the CAC-OS in the In—Ga—Zn oxide are represented by [In], [Ga], and [Zn], respectively.
  • the first region is a region where [In] is larger than [In] in the composition of the CAC-OS film.
  • the second region is a region where [Ga] is greater than [Ga] in the composition of the CAC-OS film.
  • the first region is a region in which [In] is larger than [In] in the second region and [Ga] is smaller than [Ga] in the second region.
  • the second region is a region in which [Ga] is larger than [Ga] in the first region and [In] is smaller than [In] in the first region.
  • the first region is a region mainly composed of indium oxide, indium zinc oxide, or the like.
  • the second region is a region containing gallium oxide, gallium zinc oxide, or the like as a main component. That is, the first region can be rephrased as a region containing In as a main component. Also, the second region can be rephrased as a region containing Ga as a main component.
  • a region containing In as the main component (first 1 region) and a region containing Ga as a main component (second region) are unevenly distributed and can be confirmed to have a mixed structure.
  • the conductivity attributed to the first region and the insulation attributed to the second region complementarily act to provide a switching function (on/off function).
  • a switching function on/off function
  • CAC-OS a part of the material has a conductive function
  • a part of the material has an insulating function
  • the whole material has a semiconductor function.
  • Oxide semiconductors have various structures and each has different characteristics.
  • An oxide semiconductor of one embodiment of the present invention includes two or more of an amorphous oxide semiconductor, a polycrystalline oxide semiconductor, an a-like OS, a CAC-OS, an nc-OS, and a CAAC-OS. may
  • an oxide semiconductor with low carrier concentration is preferably used for a transistor.
  • the carrier concentration of the oxide semiconductor is 1 ⁇ 10 17 cm ⁇ 3 or less, preferably 1 ⁇ 10 15 cm ⁇ 3 or less, more preferably 1 ⁇ 10 13 cm ⁇ 3 or less, more preferably 1 ⁇ 10 11 cm ⁇ 3 or less. 3 or less, more preferably less than 1 ⁇ 10 10 cm ⁇ 3 and 1 ⁇ 10 ⁇ 9 cm ⁇ 3 or more.
  • the impurity concentration in the oxide semiconductor film may be lowered to lower the defect level density.
  • a low impurity concentration and a low defect level density are referred to as high-purity intrinsic or substantially high-purity intrinsic.
  • an oxide semiconductor with a low carrier concentration is sometimes referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • the trap level density may also be low.
  • a charge trapped in a trap level of an oxide semiconductor takes a long time to disappear and may behave like a fixed charge. Therefore, a transistor whose channel formation region is formed in an oxide semiconductor with a high trap level density might have unstable electrical characteristics.
  • Impurities include hydrogen, nitrogen, alkali metals, alkaline earth metals, iron, nickel, silicon, and the like.
  • the concentration of silicon and carbon in the oxide semiconductor and the concentration of silicon and carbon in the vicinity of the interface with the oxide semiconductor are 2 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 17 atoms/cm 3 or less.
  • the concentration of alkali metal or alkaline earth metal in the oxide semiconductor obtained by SIMS is set to 1 ⁇ 10 18 atoms/cm 3 or less, preferably 2 ⁇ 10 16 atoms/cm 3 or less.
  • the nitrogen concentration in the oxide semiconductor obtained by SIMS is less than 5 ⁇ 10 19 atoms/cm 3 , preferably 5 ⁇ 10 18 atoms/cm 3 or less, more preferably 1 ⁇ 10 18 atoms/cm 3 or less. , more preferably 5 ⁇ 10 17 atoms/cm 3 or less.
  • Hydrogen contained in an oxide semiconductor reacts with oxygen that bonds to a metal atom to form water, which may cause oxygen vacancies. When hydrogen enters the oxygen vacancies, electrons, which are carriers, may be generated. In addition, part of hydrogen may bond with oxygen that bonds with a metal atom to generate an electron, which is a carrier. Therefore, a transistor including an oxide semiconductor containing hydrogen is likely to have normally-on characteristics. Therefore, hydrogen in the oxide semiconductor is preferably reduced as much as possible.
  • the hydrogen concentration obtained by SIMS is less than 1 ⁇ 10 20 atoms/cm 3 , preferably less than 1 ⁇ 10 19 atoms/cm 3 , more preferably less than 5 ⁇ 10 18 atoms/cm. Less than 3 , more preferably less than 1 ⁇ 10 18 atoms/cm 3 .
  • each embodiment can be combined with any structure described in another embodiment as appropriate to be one embodiment of the present invention. Moreover, when a plurality of configuration examples are shown in one embodiment, the configuration examples can be combined as appropriate.
  • the content (may be part of the content) described in one embodiment may be another content (may be part of the content) described in that embodiment, or one or more other
  • the contents described in the embodiments (or part of the contents) can be applied, combined, or replaced.
  • the content described in the embodiments means the content described using various drawings or the content described using the sentences described in the specification in each embodiment.
  • drawing may be a part described in one embodiment may refer to another part of the drawing, another drawing (may be a part) described in the embodiment, or one or more other drawings. More drawings can be configured by combining the drawings (or part of them) described in the embodiment.
  • constituent elements are classified by function and shown as blocks independent of each other.
  • it is difficult to separate the constituent elements according to their functions and there may be cases where one circuit is associated with a plurality of functions, or a single function is associated with a plurality of circuits.
  • the blocks in the block diagrams are not limited to the elements described in the specification and may be interchanged as appropriate depending on the context.
  • electrode and “wiring” in this specification and the like do not functionally limit these components.
  • an “electrode” may be used as part of a “wiring” and vice versa.
  • the terms “electrode” and “wiring” include the case where a plurality of “electrodes” and “wiring” are integrally formed.
  • a voltage is a potential difference from a reference potential.
  • the reference potential is a ground voltage
  • the voltage can be translated into a potential.
  • Ground potential does not necessarily mean 0V. Note that the potential is relative, and the potential applied to the wiring or the like may be changed depending on the reference potential.
  • a switch has a function of being in a conducting state (on state) or a non-conducting state (off state) and controlling whether or not current flows.
  • a switch has a function of selecting and switching a path through which current flows.
  • the channel length refers to, for example, a region in which a semiconductor (or a portion of the semiconductor in which current flows when the transistor is on) overlaps with a gate in a top view of a transistor, or a channel is formed.
  • the channel width refers to, for example, a region in which a semiconductor (or a portion of the semiconductor in which current flows when the transistor is on) overlaps with a gate electrode, or a region in which a channel is formed. It refers to the length of the region in which the channel is formed in the direction orthogonal to the longitudinal direction.
  • a and B are connected includes not only direct connection between A and B, but also electrical connection.
  • a and B are electrically connected means that when there is an object having some kind of electrical action between A and B, an electric signal can be exchanged between A and B. What to say.
  • SBS ide By Side
  • a light-emitting device capable of emitting white light is sometimes referred to as a white light-emitting device.
  • a colored layer for example, a color filter
  • light-emitting devices can be broadly classified into a single structure and a tandem structure.
  • a single-structure device preferably has one light-emitting unit between a pair of electrodes, and the light-emitting unit preferably includes one or more light-emitting layers.
  • the light-emitting unit preferably includes one or more light-emitting layers.
  • the luminescent color of the first luminescent layer and the luminescent color of the second luminescent layer have a complementary color relationship, it is possible to obtain a configuration in which the entire light emitting device emits white light.
  • a device with a tandem structure preferably has two or more light-emitting units between a pair of electrodes, and each light-emitting unit includes one or more light-emitting layers.
  • each light-emitting unit includes one or more light-emitting layers.
  • a structure in which white light emission is obtained by combining light from the light emitting layers of a plurality of light emitting units may be employed. Note that the structure for obtaining white light emission is the same as the structure of the single structure.
  • the white light emitting device when comparing the white light emitting device (single structure or tandem structure) and the light emitting device having the SBS structure, the light emitting device having the SBS structure can consume less power than the white light emitting device. If it is desired to keep power consumption low, it is preferable to use a light-emitting device with an SBS structure. On the other hand, the white light emitting device is preferable because the manufacturing process is simpler than that of the SBS structure light emitting device, so that the manufacturing cost can be lowered or the manufacturing yield can be increased.
  • ordinal numbers such as “first” and “second” in this specification etc. are attached to avoid confusion of constituent elements, and indicate some order or ranking such as the order of steps, the order of stacking, or the order of arrangement. is not.
  • a term that is not given an ordinal number in this specification etc. may be given an ordinal number in the scope of claims.
  • it may be given a different ordinal number in the scope of claims.
  • the ordinal number may be omitted in the scope of claims and the like.
  • a “capacitor” has a configuration in which two electrodes face each other with an insulator (dielectric) interposed therebetween.
  • the term “capacitor” includes the aforementioned “capacitance”. That is, in this specification and the like, the term “capacitor” refers to a structure in which two electrodes face each other with an insulator interposed therebetween, a structure in which two wires face each other with an insulator interposed therebetween, or A case in which two wires are arranged with an insulator interposed is included.
  • the display unit 13 is divided into sub-display units 19 of 4 rows and 8 columns, the diagonal size of the display unit 13 is 1.5 inches, and the resolution is 3000 ⁇ 4000 pixels.
  • the power consumption was calculated when the frame frequency was changed for each unit 19 . Simulation software SPICE was used to calculate power consumption.
  • FIG. 43A to 43D show operating states of the display unit 13 in each mode.
  • Mode A a state in which the frame frequency of all the sub-display portions 19 is 120 Hz is assumed (see FIG. 43A).
  • the frame frequency of the sub-display section 19 on the second row and fourth column (sub-display section 19 [2, 4]) and the sub-display section 19 on the second row and fifth column (sub-display section 19 [2, 5]) is 120 Hz
  • the frame frequency of the sub-display portion 19 adjacent to the outside of the sub-display portion 19[2,4] or the sub-display portion 19[2,5] is 90 Hz
  • the sub-display portion 19 adjacent to the outside is 90 Hz.
  • the frame frequency of the sub-display sections 19 in the first and eighth columns is 30 Hz (see FIG. 43B).
  • the frame frequency of the sub-display portions 19 in the 3rd to 6th columns is 120 Hz
  • the frame frequency of the sub-display portions 19 in the 1st, 2nd, 7th and 8th columns is 1 Hz. (see FIG. 43C).
  • Mode D a state in which the frame frequency of all the sub-display portions 19 is 1 Hz is assumed (see FIG. 43D).
  • FIG. 44 is a graph showing calculation results of power consumption for each mode.
  • the horizontal axis of FIG. 44 indicates each mode.
  • the vertical axis of FIG. 44 indicates the value obtained by normalizing the calculation result of each mode based on the calculation result of mode A.
  • FIG. 44 also shows normalized power consumption values for each mode.
  • FIG. 44 shows the power consumption in each mode by dividing it into the power consumption of the digital circuit and the power consumption of the analog circuit.
  • a digital circuit in this embodiment is a circuit mainly related to data transmission, and includes a gate driver circuit, a source driver circuit, and the like.
  • An analog circuit is a circuit related to processing for converting image data into an analog signal to display an image, and includes a digital-to-analog conversion circuit, an operational amplifier, and the like.
  • Modes B and C were found to consume about 30% less power than Mode A.
  • Mode D was found to consume approximately 60% less power than Mode A.
  • 10_L display device
  • 10_R display device
  • 30 drive circuit
  • 40 function circuit
  • 51 pixel circuit
  • 61 light emitting element
  • 100 electronic device
  • 101 motion detection unit
  • 102 line of sight detection unit
  • 103 calculation Unit
  • 104 Communication Unit
  • 105 Housing

Abstract

新規な電子装置を提供する。 表示装置、演算部、および視線検出部を有する電子装置であって、表示装置は、機能回路と、複数の副表示部に分割された表示部と、を有する。視線検出部は、ユーザの視線を検出する機能を有する。演算部は、視線検出部の検出結果を用いて複数の副表示部のそれぞれを、第１区域または第２区域に振り分ける機能を有する。第１区域は注視点と重なる領域を有する。機能回路は、第２区域の駆動周波数を、第１区域の駆動周波数よりも低くする機能を有する。

Description

電子装置
本発明の一態様は、電子装置に関する。本発明の一態様は、表示装置を備えた装着型の電子装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子装置、照明装置、入力装置、入出力装置、それらの駆動方法、またはそれらの製造方法、を一例として挙げることができる。
近年、仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）等の用途に適したＨＭＤ（Ｈｅａｄ　Ｍｏｕｎｔｅｄ　Ｄｉｓｐｌａｙ）型の電子装置が普及している。ＨＭＤは、ユーザの頭部の動きや、ユーザの視線あるいは操作に応じてユーザの周囲３６０度に亘って映像を表示することが可能なため、ユーザは高い没入感・臨場感を得ることができる。
ＨＭＤは、表示装置に表示される画像を光学部材などで拡大し、拡大された画像をユーザが視認する構成となる。この場合、光学部材を備えることによる筐体の大型化の虞、あるいはユーザが画素を視認しやすく粒状感を強く感じてしまう虞、があることから、表示装置には高精細化および小型化が求められる。例えば特許文献１では、高速駆動が可能なトランジスタを用いることにより、微細な画素を有するＨＭＤが開示されている。
特開２０００−２８５６号公報
ＨＭＤ型の電子装置は、ユーザの頭部の動きや、ユーザの視線あるいは操作に応じた高い描画処理能力が求められる。高精細化と小型化が図られた表示装置を、高い描画処理能力を有する演算回路で駆動する場合、消費電力が増大する虞がある。加えて、高い描画処理能力を有する演算回路では、演算回路を冷却するための放熱機構を備える必要があり、電子装置の大型化を招く虞がある。
または、表示装置を駆動するためのアプリケーションプロセッサ等の機能回路を表示部と重なる領域に設ける構成において、高精細化と小型化が図られた表示装置の場合、描画処理能力が不足する虞がある。
本発明の一態様は、低消費電力化が図られた電子装置を提供することを課題の一とする。または、本発明の一態様は、小型化および軽量化が図られた電子装置を提供することを課題の一とする。または、本発明の一態様は、描画処理能力に優れた電子装置を提供することを課題の一とする。または、本発明の一態様は、新規な電子装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、表示装置、演算部、および視線検出部を有し、表示装置は、機能回路と、複数の副表示部に分割された表示部と、を有し、視線検出部は、ユーザの視線を検出する機能を有し、演算部は、視線検出部の検出結果を用いて、複数の副表示部のそれぞれを、第１区域または第２区域に振り分ける機能を有し、機能回路は、第２区域に含まれる副表示部の駆動周波数である第２駆動周波数を、第１区域に含まれる副表示部の駆動周波数である第１駆動周波数よりも低くする機能を有する、電子装置である。
第１区域は、ユーザの注視点と重なる領域を含む。第２区域は、第１区域の外側に設定される。第２駆動周波数は、第１駆動周波数の１／２以下が好ましく、１／５以下がより好ましい。
副表示部は複数の画素回路と複数の発光素子を有してもよい。表示装置は、複数のゲートドライバ回路と、複数のソースドライバ回路と、を有してもよい。例えば、複数のゲートドライバ回路の一および複数のソースドライバ回路の一は、複数の副表示部の一と電気的に接続される。また、表示装置は、第１層と、第１層上の第２層と、第２層上の第３層と、を有してもよい。例えば、複数のゲートドライバ回路と複数のソースドライバ回路をそれぞれ第１層に設け、複数の画素回路を第２層に設け、複数の発光素子を第３層に設けてもよい。
また、画素回路は、第１トランジスタと、第１トランジスタのゲートにソースまたはドレインの一方が電気的に接続された第２トランジスタと、第１トランジスタのゲートと電気的に接続された容量と、を有し、第２トランジスタのチャネル形成領域は、酸化物半導体を有してもよい。発光素子としては、例えば有機ＥＬ素子を用いることができる。
また、複数の副表示部それぞれの画像データを記憶する機能を備えた記憶装置を有してもよい。
本発明の一態様によれば、低消費電力化が図られた電子装置を提供することができる。または、本発明の一態様によれば、小型化および軽量化が図られた電子装置を提供することができる。または、本発明の一態様によれば、描画処理能力に優れた電子装置を提供することができる。または、本発明の一態様によれば、新規な電子装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
図１Ａおよび図１Ｂは、電子装置の構成例を説明する図である。
図２Ａおよび図２Ｂは、電子装置の構成例を説明する図である。
図３Ａおよび図３Ｂは、表示装置の構成例を説明する図である。
図４は、表示装置の構成例を説明する図である。
図５Ａ乃至図５Ｃは、表示モジュールの斜視図である。
図６は、電子装置の動作例を説明する図である。
図７Ａおよび図７Ｂは、電子装置の構成例を説明する模式図である。
図８Ａおよび図８Ｂは、電子装置の構成例を説明する模式図である。
図９Ａおよび図９Ｂは、電子装置の構成例を説明する模式図である。
図１０Ａおよび図１０Ｂは、表示装置の構成例を説明する図である。
図１１Ａ乃至図１１Ｄは、表示装置の構成例を説明する図である。
図１２Ａ乃至図１２Ｄは、表示装置の構成例を説明する図である。
図１３は、表示装置の駆動方法を説明するタイミングチャートである。
図１４Ａおよび図１４Ｂは、表示装置の構成例を説明する図である。
図１５Ａおよび図１５Ｂは、表示装置の動作例を説明する図である。
図１６Ａおよび図１６Ｂは、表示装置の構成例を説明する図である。
図１７Ａ乃至図１７Ｄは、表示装置の構成例を説明する図である。
図１８Ａ乃至図１８Ｃは、表示装置の構成例を説明する図である。
図１９は、表示装置の構成例を説明するブロック図である。
図２０は、表示装置の構成例を説明するブロック図である。
図２１Ａおよび図２１Ｂは、表示装置の構成例を説明する図である。
図２２は、表示装置の構成例を説明する図である。
図２３は、表示装置の構成例を説明する図である。
図２４Ａは、副表示部を説明する図である。図２４Ｂ１乃至図２４Ｂ７は、画素の構成例を説明する図である。
図２５Ａ乃至図２５Ｇは、画素の構成例を説明する図である。
図２６は、表示部を説明する図である。
図２７Ａおよび図２７Ｂは、表示装置の構成例を説明する図である。
図２８Ａ乃至図２８Ｄは、発光素子の構成例を説明する図である。
図２９Ａ乃至図２９Ｄは、発光素子の構成例を説明する図である。
図３０Ａ乃至図３０Ｄは、発光素子の構成例を説明する図である。
図３１Ａ乃至図３１Ｃは、発光素子の構成例を説明する図である。
図３２は、表示装置の構成例を説明する図である。
図３３は、表示装置の構成例を説明する図である。
図３４Ａおよび図３４Ｂは、表示装置の構成例を説明する図である。
図３５Ａおよび図３５Ｂは、表示装置の構成例を説明する図である。
図３６Ａおよび図３６Ｂは、表示装置の構成例を説明する図である。
図３７は、表示装置の構成例を説明する図である。
図３８は、表示装置の構成例を説明する図である。
図３９は、表示装置の構成例を説明する図である。
図４０は、表示装置の構成例を説明する図である。
図４１Ａ乃至図４１Ｃは、トランジスタの構成例を説明する図である。
図４２Ａは結晶構造の分類を説明する図である。図４２ＢはＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図４２ＣはＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図４３Ａ乃至図４３Ｄは、実施例を説明する図である。
図４４は、実施例を説明する図である。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）等に分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、本明細書などにおいて「ＯＳトランジスタ」と記載する場合は、酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
本実施の形態では、本発明の一態様の電子装置について説明する。本発明の一態様に係る電子装置は、ＶＲまたはＡＲ用途の装着型の電子装置にも好適に用いることができる。
＜電子装置の構成例＞
図１Ａに、装着型の電子装置の一例としてメガネ型（ゴーグル型）の電子装置１００の斜視図を示す。図１Ａに示す電子装置１００では、一対の表示装置１０（表示装置１０＿Ｌおよび表示装置１０＿Ｒ）、動き検出部１０１、視線検出部１０２、演算部１０３、および通信部１０４を筐体１０５内に備える様子を図示している。
図１Ｂは、図１Ａの電子装置１００のブロック図である。電子装置１００は、図１Ａと同様に表示装置１０＿Ｌ、表示装置１０＿Ｒ、動き検出部１０１、視線検出部１０２、演算部１０３、および通信部１０４を有し、バス配線ＢＷを介して相互に各種信号を送受信する。表示装置１０＿Ｌ、表示装置１０＿Ｒはそれぞれ、複数の画素２３０、駆動回路３０および機能回路４０を有する。１つの画素２３０は、１つの発光素子６１と１つの画素回路５１を含む。よって、表示装置１０＿Ｌ、表示装置１０＿Ｒはそれぞれ、複数の発光素子６１および複数の画素回路５１を含む。
動き検出部１０１は、筐体１０５の動き、すなわち電子装置１００を装着したユーザの頭部の動きを検出する機能を有する。動き検出部１０１は、例えばＭＥＭＳ技術を用いたモーションセンサを用いることができる。モーションセンサとしては、３軸モーションセンサ、あるいは６軸モーションセンサなどを用いることができる。動き検出部１０１で検出される筐体１０５の動きに関する情報は、第１情報、第１データ、あるいは動きデータなどという場合がある。
視線検出部１０２は、ユーザの視線に関する情報を取得する機能を有する。具体的には、ユーザの視線を検出する機能を有する。ユーザの視線は、例えば、瞳孔角膜反射（Ｐｕｐｉｌ　Ｃｅｎｔｅｒ　Ｃｏｒｎｅａｌ　Ｒｅｆｌｅｃｔｉｏｎ）法、または明／暗瞳孔（Ｂｒｉｇｈｔ／Ｄａｒｋ　Ｐｕｐｉｌ　Ｅｆｆｅｃｔ）法などの視線計測（アイトラッキング）法で取得すればよい。または、レーザまたは超音波などを用いた視線計測方法で取得してもよい。ユーザの視線の検出は、ユーザの片目に対して行なってもよいし、両目に対して行なってもよい。例えば、視線の検出を両目に対して行なうことにより、ユーザから注視点までの距離を予測できる。
演算部１０３は、視線検出部１０２における視線の検出結果を用いて、ユーザの注視点を算出する機能を有する。例えば、表示装置１０上の注視点を知ることができる。すなわち、ユーザが表示装置１０＿Ｌおよび表示装置１０＿Ｒに表示される画像のどのオブジェクトを注視しているかを知ることができる。また、ユーザが画面以外の部位を注視しているか否かを知ることができる。なお、視線検出部１０２が得たユーザの視線に関する情報（視線の検出結果）を、第２情報、あるいは視線情報などという場合がある。
演算部１０３は、筐体１０５の動きに応じた描画処理を行う機能を有する。演算部１０３において筐体１０５の動きに応じた描画処理は、第１情報、および通信部１０４を介して外部より入力される画像データ、を用いて行われる。画像データとしては、例えば、３６０度全方位の画像データを用いることができる。３６０度全方位の画像データは、全天球カメラ（全方位カメラ、３６０°カメラ）、あるいはコンピュータグラフィックスなどによって生成されるデータである。具体的には、演算部１０３は、第１情報に応じて３６０度全方位の画像データを、表示装置１０＿Ｌおよび表示装置１０＿Ｒに表示可能な画像データに変換する機能を有する。
また演算部１０３は、第２情報を用いて、表示装置１０＿Ｌおよび表示装置１０＿Ｒそれぞれの表示部に設定する複数の領域の大きさおよび形状を決定する機能を有する。具体的には、演算部１０３は、第２情報に応じて表示部上の注視点を算出し、当該注視点を基準にして、表示部に後述する第１領域Ｓ１乃至第３領域Ｓ３等を設定する。
演算部１０３としては、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）、またはＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）などのマイクロプロセッサを単独で、または組み合わせて用いることができる。またこれらマイクロプロセッサをＦＰＧＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）またはＦＰＡＡ（Ｆｉｅｌｄ　Ｐｒｏｇｒａｍｍａｂｌｅ　Ａｎａｌｏｇ　Ａｒｒａｙ）といったＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）によって実現した構成としてもよい。
演算部１０３は、プロセッサにより種々のプログラムからの命令を解釈し実行することで、各種のデータ処理およびプログラム制御を行う。プロセッサにより実行しうるプログラムは、プロセッサが有するメモリ領域に格納されていてもよいし、別途設けられる記憶部に格納されていてもよい。記憶部としては、例えば、フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ　ｃｈａｎｇｅ　ＲＡＭ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ　ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　ＲＡＭ）などの不揮発性の記憶素子が適用された記憶装置、またはＤＲＡＭ（Ｄｙｎａｍｉｃ　ＲＡＭ）およびＳＲＡＭ（Ｓｔａｔｉｃ　ＲＡＭ）などの揮発性の記憶素子が適用された記憶装置等を用いてもよい。
通信部１０４は、画像データ等の各種データを取得するために無線または有線によって外部機器と通信を行う機能を有する。通信部１０４は、例えば高周波回路（ＲＦ回路）を設け、ＲＦ信号の送受信を行えばよい。高周波回路は、各国法制により定められた周波数帯域の電磁信号と電気信号とを相互に変換し、当該電磁信号を用いて無線で他の通信機器との間で通信を行うための回路である。無線通信を行う場合、通信プロトコルまたは通信技術として、ＬＴＥ（Ｌｏｎｇ　Ｔｅｒｍ　Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ（Ｇｌｏｂａｌ　Ｓｙｓｔｅｍ　ｆｏｒ　Ｍｏｂｉｌｅ　Ｃｏｍｍｕｎｉｃａｔｉｏｎ：登録商標）、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ　Ｄａｔａ　Ｒａｔｅｓ　ｆｏｒ　ＧＳＭ　Ｅｖｏｌｕｔｉｏｎ）、ＣＤＭＡ２０００（Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ　２０００）、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ　Ｃｏｄｅ　Ｄｉｖｉｓｉｏｎ　Ｍｕｌｔｉｐｌｅ　Ａｃｃｅｓｓ：登録商標）などの通信規格、またはＷｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＺｉｇＢｅｅ（登録商標）等のＩＥＥＥにより通信規格化された仕様を用いることができる。また、国際電気通信連合（ＩＴＵ）が定める第３世代移動通信システム（３Ｇ）、第４世代移動通信システム（４Ｇ）、または第５世代移動通信システム（５Ｇ）などを用いることもできる。
また通信部１０４において、ＬＡＮ（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｗｏｒｋ）接続用端子、デジタル放送の受信用端子、ＡＣアダプタを接続する端子等の外部ポートを有していてもよい。
表示装置１０＿Ｌ、表示装置１０＿Ｒはそれぞれ、複数の発光素子６１、複数の画素回路５１、駆動回路３０、および機能回路４０を有する。画素回路５１は、発光素子６１の発光を制御する機能を有する。駆動回路３０は、画素回路５１を制御する機能を有する。
演算部１０３で決定された表示装置１０の表示部における複数の領域の情報は、領域ごとに解像度を異ならせる駆動などに用いられる。機能回路４０は、注視点に近い領域で、解像度の高い表示を行うよう駆動回路３０の制御を行い、注視点より遠い領域で解像度の低い表示を行うように駆動回路３０の制御を行う機能を有する。
例えば、画像データの書き換えを１画素おき、または複数画素おきに行うことで、解像度の低い表示を実現できる。画像データの書き換えを行なう画素を減らすことで、表示装置の消費電力を低減できる。
本発明の一態様のように、機能回路４０とは別に演算部１０３を設けてもよい。演算部１０３を備えることで、筐体１０５の動きに応じた描画処理、および注視点に応じて後述する複数の領域（第１領域Ｓ１乃至第３領域Ｓ３）を決定するといった負荷の大きい演算処理を、演算部１０３に担わせることができる。一方で、駆動回路３０を制御する処理を機能回路４０に担わせることで、回路の小型化および低消費電力化を図ることができる。特に装着型の電子装置では、ユーザの頭部の動き、視線の動きなどを短期間で検出する必要があるため、高速な演算処理が必要であり、演算のための消費電力が大きくなる。一方、本発明の一態様では、駆動回路３０の制御信号を出力する機能を演算部１０３から分離し、機能回路４０で行なうことができる。そのため、負荷が１つの演算部に集中することなく、演算部の負荷を抑制できる。よって、全体として低消費電力化を図ることができる。
また、電子装置１００にセンサ１２５を設けてもよい。センサ１２５は、ユーザの視覚、聴覚、触覚、味覚、および嗅覚、のいずれか一または複数の情報を取得する機能を有すればよい。より具体的には、センサ１２５は、力、変位、位置、速度、加速度、角速度、回転数、距離、光、磁気、温度、音声、時間、電場、電流、電圧、電力、放射線、湿度、傾度、振動、におい、および赤外線、のいずれか一または複数の情報を検知する機能、または測定する機能を有すればよい。電子装置１００は、１または複数のセンサ１２５を備えてもよい。
センサ１２５を用いて、周囲の温度、湿度、照度、臭気などを計測してもよい。また、センサ１２５を用いて、例えば、指紋、掌紋、虹彩、網膜、脈形状（静脈形状、動脈形状を含む）、または顔などを用いた個人認証のための情報を取得してもよい。また、センサ１２５を用いて、ユーザの瞬き回数、瞼の挙動、瞳孔の大きさ、体温、脈拍、または血液中の酸素飽和度などを計測し、ユーザの疲労度および健康状態などを検出してもよい。電子装置１００は、ユーザの疲労度および健康状態などを検知して、表示装置１０に警告などを表示してもよい。
また、ユーザの視線および瞼の動きを検出して、電子装置１００の動作を制御してもよい。ユーザの視線および瞼の動きの検出は、ユーザの片目に対して行なってもよいし、両目に対して行なってもよい。例えば、左右の瞼の動きを組み合わせて電子装置１００の動作を制御してもよい。ユーザは、両手を用いて電子装置１００を操作する必要がないため、両手に何も持たない状態（両手がフリーの状態）で、入力操作などを実現できる。
また図２Ａは、電子装置１００を示す斜視図である。図２Ａにおいて電子装置１００の筐体１０５は、一対の表示装置１０＿Ｌ、表示装置１０＿Ｒおよび演算部１０３の他、一例として、装着部１０６、緩衝部材１０７、一対のレンズ１０８等を有する。一対の表示装置１０＿Ｌ、表示装置１０＿Ｒは、筐体１０５の内部の、レンズ１０８を通して視認できる位置にそれぞれ設けられている。
また図２Ａに示す筐体１０５には、入力端子１０９と、出力端子１１０とが設けられている。入力端子１０９には映像出力機器等からの画像信号（画像データ）、または筐体１０５内に設けられるバッテリを充電するための電力等を供給するケーブルを接続することができる。出力端子１１０としては、例えば音声出力端子として機能し、イヤフォン、ヘッドフォン等を接続することができる。
また、筐体１０５は、レンズ１０８および表示装置１０＿Ｌ、表示装置１０＿Ｒが、ユーザの目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、レンズ１０８と表示装置１０＿Ｌ、表示装置１０＿Ｒとの距離を変えることで、ピントを調整する機構を有していることが好ましい。
緩衝部材１０７は、ユーザの顔（額、頬など）に接触する部分である。緩衝部材１０７がユーザの顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材１０７は、ユーザが電子装置１００を装着した際にユーザの顔に密着するよう、緩衝部材１０７としては柔らかな素材を用いることが好ましい。このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、ユーザに冷たさを感じさせないため好ましい。緩衝部材１０７または装着部１０６などの、ユーザの肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。
本発明の一態様の電子装置は、さらに、イヤフォン１０６Ａを有していてもよい。イヤフォン１０６Ａは、通信部（図示しない）を有し、無線通信機能を有する。イヤフォン１０６Ａは、無線通信機能により、音声データを出力することができる。なおイヤフォン１０６Ａは、骨伝導イヤフォンとして機能するために振動機構を有していてもよい。
またイヤフォン１０６Ａは、図２Ｂに図示するイヤフォン１０６Ｂのように、装着部１０６に直接接続、または有線接続されている構成とすることができる。また、イヤフォン１０６Ｂおよび装着部１０６はマグネットを有していてもよい。これにより、イヤフォン１０６Ｂを装着部１０６に磁力によって固定することができ、収納が容易となり好ましい。
＜表示装置の構成例＞
図１Ａ、図１Ｂに図示する表示装置１０＿Ｌ、表示装置１０＿Ｒに適用可能な表示装置１０Ａの構成について図３Ａ、図３Ｂおよび図４を参照して説明する。
図３Ａは、図１Ａ、図１Ｂに図示する表示装置１０＿Ｌ、表示装置１０＿Ｒに適用可能な表示装置１０Ａの斜視図である。
表示装置１０Ａは、基板１１、基板１２を有する。表示装置１０Ａは、基板１１と基板１２との間に設けられる素子で構成される表示部１３を有する。表示部１３は、表示装置１０Ａにおける画像を表示する領域である。表示部１３は、複数の画素２３０を有する。画素２３０は、画素回路５１および発光素子６１を有する。
また、画素２３０を１９２０×１０８０画素のマトリクス状に配置すると、いわゆるフルハイビジョン（「２Ｋ解像度」、「２Ｋ１Ｋ」、または「２Ｋ」などとも言われる。）の解像度で表示可能な表示部１３を実現できる。また、例えば、画素２３０を３８４０×２１６０画素のマトリクス状に配置すると、いわゆるウルトラハイビジョン（「４Ｋ解像度」、「４Ｋ２Ｋ」、または「４Ｋ」などとも言われる。）の解像度で表示可能な表示部１３を実現できる。また、例えば、画素２３０を７６８０×４３２０画素のマトリクス状に配置すると、いわゆるスーパーハイビジョン（「８Ｋ解像度」、「８Ｋ４Ｋ」、または「８Ｋ」などとも言われる。）の解像度で表示可能な表示部１３を実現できる。画素２３０を増やすことで、１６Ｋさらには３２Ｋの解像度で表示可能な表示部１３を実現することも可能である。
また、表示部１３の画素密度（精細度）は、１０００ｐｐｉ以上１００００ｐｐｉ以下が好ましい。例えば、２０００ｐｐｉ以上６０００ｐｐｉ以下であってもよいし、３０００ｐｐｉ以上５０００ｐｐｉ以下であってもよい。
なお、表示部１３の画面比率（アスペクト比）については、特に限定はない。表示部１３は、例えば、１：１（正方形）、４：３、１６：９、１６：１０など様々な画面比率に対応することができる。
なお、本明細書等において、素子という用語を「デバイス」と言い換えることができる場合がある。例えば、表示素子、発光素子、および液晶素子は、表示デバイス、発光デバイス、および液晶デバイスと言い換えることができる。
表示装置１０Ａは、端子部１４を介して外部より各種信号および電源電位が入力され、表示部１３に設けられた表示素子を用いて画像表示を行うことができる。表示素子としては様々な素子を用いることができる。代表的には、有機ＥＬ素子およびＬＥＤ素子などの光を射出する機能を有する発光素子、液晶素子、またはＭＥＭＳ（Ｍｉｃｒｏ　Ｅｌｅｃｔｒｏ　Ｍｅｃｈａｎｉｃａｌ　Ｓｙｓｔｅｍｓ）素子などを適用できる。
基板１１と基板１２との間には、複数の層が設けられ、各層には回路動作を行うためのトランジスタ、または光を射出する表示素子が設けられる。複数の層においては、表示素子の動作を制御する機能を有する画素回路、画素回路を制御する機能を有する駆動回路、駆動回路を制御する機能を有する機能回路等が設けられる。
図３Ｂに、基板１１と基板１２との間に設けられる各層の構成を模式的に示した斜視図を示している。
基板１１上には、層２０が設けられる。層２０は、駆動回路３０、機能回路４０、および入出力回路８０を有する。層２０は、チャネル形成領域２２にシリコンを有するトランジスタ２１（Ｓｉトランジスタともいう）を有する。基板１１は、一例としては、シリコン基板である。シリコン基板は、ガラス基板と比較して熱伝導性が高いため好ましい。駆動回路３０、機能回路４０、および入出力回路８０を同じ層に設けることで、駆動回路３０、機能回路４０、および入出力回路８０を電気的に接続する配線を短くすることができる。よって、機能回路４０が駆動回路３０を制御するための制御信号の充放電時間が短くなり、消費電力を低減できる。また、入出力回路８０が、機能回路４０および駆動回路３０に信号を供給する時のための充放電時間が短くなり、消費電力を低減できる。
トランジスタ２１は、例えばチャネル形成領域に単結晶シリコンを有するトランジスタ（「ｃ−Ｓｉトランジスタ」ともいう。）とすることができる。特に、層２０に設けられるトランジスタとして、チャネル形成領域に単結晶シリコンを有するトランジスタを用いると、当該トランジスタのオン電流を大きくすることができる。よって、層２０が有する回路を高速に駆動させることができるため、好ましい。またＳｉトランジスタは、チャネル長が３ｎｍ以上１０ｎｍ以下といった微細加工で形成することができるため、ＣＰＵ、ＧＰＵなどのアクセラレータ、アプリケーションプロセッサなどが表示部と一体に設けられた表示装置１０Ａとすることができる。
また、層２０に、チャネル形成領域に多結晶シリコンを有するトランジスタ（「Ｐｏｌｙ−Ｓｉトランジスタ」ともいう。）を設けてもよい。多結晶シリコンとして、低温ポリシリコン（ＬＴＰＳ：Ｌｏｗ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｐｏｌｙ　Ｓｉｌｉｃｏｎ）を用いてもよい。なお、チャネル形成領域にＬＴＰＳを有するトランジスタを「ＬＴＰＳトランジスタ」ともいう。また、層２０にＯＳトランジスタを設けてもよい。
駆動回路３０として、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、および論理回路等の様々な回路を用いることができる。駆動回路３０は、例えば、ゲートドライバ回路、ソースドライバ回路等を有する。この他に、演算回路、メモリ回路、および電源回路等を有していてもよい。ゲートドライバ回路、ソースドライバ回路、およびその他の回路を、表示部１３に重ねて配置することが可能となるため、これら回路と、表示部１３とを並べて配置する場合と比較して、表示装置１０Ａの表示部１３の外周に存在する非表示領域（額縁ともいう）の幅を極めて狭くすることができ、表示装置１０Ａの小型化が実現できる。
機能回路４０は、例えば、表示装置１０Ａにおける各回路の制御、および各回路を制御するための信号を生成するためのアプリケーションプロセッサの機能を有する。また機能回路４０は、ＧＰＵなどの画像データを補正するための回路、およびＣＰＵを有していてもよい。また機能回路４０は、画像データ等を表示装置１０Ａの外部から受信するためのインターフェースとしての機能を有するＬＶＤＳ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ）回路、ＭＩＰＩ（Ｍｏｂｉｌｅ　Ｉｎｄｕｓｔｒｙ　Ｐｒｏｃｅｓｓｏｒ　Ｉｎｔｅｒｆａｃｅ）回路、およびＤ／Ａ（Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ）変換回路等を有していてもよい。また機能回路４０は、画像データを圧縮・伸長するための回路、および電源回路等を有していてもよい。
層２０上には、層５０が設けられる。層５０は、複数の画素回路５１を含む画素回路群５５を有する。層５０にＯＳトランジスタを設けてもよい。画素回路５１はＯＳトランジスタを含んで構成してもよい。なお層５０は、層２０上に積層して設けることができる。
層５０にＳｉトランジスタを設けてもよい。例えば、画素回路５１をチャネル形成領域に単結晶シリコンまたは多結晶シリコンを有するトランジスタを含んで構成してもよい。多結晶シリコンとしては、ＬＴＰＳを用いてもよい。例えば、別の基板に層５０を形成し、層２０と貼り合わせることも可能である。
また、例えば、画素回路５１を異なる半導体材料を用いた複数種類のトランジスタで構成してもよい。画素回路５１が、異なる半導体材料を用いた複数種類のトランジスタで構成される場合、トランジスタの種類毎に異なる層にトランジスタを設けてもよい。例えば、画素回路５１が、Ｓｉトランジスタと、ＯＳトランジスタで構成される場合、ＳｉトランジスタとＯＳトランジスタを重ねて設けてもよい。トランジスタを重ねて設けることで、画素回路５１の占有面積が低減される。よって、表示装置１０Ａの精細度を高めることができる。なお、ＬＴＰＳトランジスタとＯＳトランジスタを、組み合わせる構成をＬＴＰＯと呼称する場合がある。
ＯＳトランジスタであるトランジスタ５２として、チャネル形成領域にインジウム、元素Ｍ（元素Ｍは、アルミニウム、ガリウム、イットリウム、またはスズ）、亜鉛の少なくとも一を含む酸化物を有するトランジスタを用いることが好ましい。このようなＯＳトランジスタは、オフ電流が非常に低いという特性を有する。よって、特に画素回路に設けられるトランジスタとしてＯＳトランジスタを用いると、画素回路に書き込まれたアナログデータを長期間保持することができるため好ましい。
層５０上には、層６０が設けられる。層６０上には、基板１２が設けられる。基板１２は、透光性を有する基板あるいは透光性を有する材料でなる層であることが好ましい。層６０は、複数の発光素子６１が設けられる。なお層６０は、層５０上に積層して設ける構成とすることができる。発光素子６１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子６１は、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。なお、「有機ＥＬ素子」と「無機ＥＬ素子」をまとめて「ＥＬ素子」と呼ぶ場合がある。発光素子６１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
図３Ｂに示すように本発明の一態様の表示装置１０Ａは、発光素子６１と、画素回路５１と、駆動回路３０および機能回路４０と、を積層した構成とすることができるため、画素の開口率（有効表示面積比）を極めて高くすることができる。例えば画素の開口率は、４０％以上１００％未満、好ましくは５０％以上９５％以下、より好ましくは６０％以上９５％以下とすることができる。また、画素回路５１を極めて高密度に配置することが可能で、画素の精細度を極めて高くすることができる。例えば、表示装置１０Ａの表示部１３（画素回路５１および発光素子６１が積層されて設けられる領域）では、２０００ｐｐｉ以上、好ましくは３０００ｐｐｉ以上、より好ましくは５０００ｐｐｉ以上、さらに好ましくは６０００ｐｐｉ以上であって、２００００ｐｐｉ以下、または３００００ｐｐｉ以下の精細度で、画素を配置することが可能となる。
このような表示装置１０Ａは、極めて高精細であることから、ヘッドマウントディスプレイなどのＶＲ向け機器、またはメガネ型のＡＲ向け機器に好適に用いることができる。例えば、レンズ等の光学部材を通して表示装置１０Ａの表示部を視認する構成の場合であっても、表示装置１０Ａは極めて高精細な表示部を有するためにレンズで表示部を拡大しても画素が視認されず、没入感の高い表示を行うことができる。
なお、表示装置１０Ａを装着型のＶＲまたはＡＲ用の表示装置として用いる場合、表示部１３の対角サイズは、０．１インチ以上５．０インチ以下、好ましくは０．５インチ以上２．０インチ以下、さらに好ましくは、１インチ以上１．７インチ以下とすることができる。例えば、表示部１３の対角サイズを１．５インチ、または１．５インチ近傍にしてもよい。表示部１３の対角サイズを２．０インチ以下とすることで、露光装置（代表的にはスキャナー装置）の１回の露光処理で処理することが可能となるため、製造プロセスの生産性を向上させることができる。
また、本発明の一態様に係る表示装置１０Ａは、装着型の電子装置以外にも適用できる。この場合、表示部１３の対角サイズは２．０インチを越えてもかまわない。表示部１３の対角サイズに応じて、画素回路５１に用いるトランジスタの構成を適宜選択してもよい。例えば、画素回路５１に単結晶Ｓｉトランジスタを用いる場合、表示部１３の対角サイズは０．１インチ以上３インチ以下が好ましい。また、画素回路５１にＬＴＰＳトランジスタを用いる場合、表示部１３の対角サイズは０．１インチ以上３０インチ以下が好ましく、１インチ以上３０インチ以下がより好ましい。また、画素回路５１にＬＴＰＯを用いる場合、表示部１３の対角サイズは０．１インチ以上５０インチ以下が好ましく１インチ以上５０インチ以下がより好ましい。また、画素回路５１にＯＳトランジスタを用いる場合、表示部１３の対角サイズは０．１インチ以上２００インチ以下が好ましく、５０インチ以上１００インチ以下がより好ましい。
単結晶Ｓｉトランジスタを用いた表示装置は、単結晶Ｓｉ基板の大型化が困難であるため、大型化が非常に困難である。また、表示装置にＬＴＰＳトランジスタを用いる場合は、製造工程にてレーザ結晶化装置を用いるため、大型化（代表的には、対角サイズにて３０インチを超える画面サイズ）への対応が難しい。一方でＯＳトランジスタは、製造工程にてレーザ結晶化装置などを用いる制約がない、または比較的低温のプロセス温度（代表的には４５０℃以下）で製造することが可能なため、比較的大面積（代表的には、対角サイズにて５０インチ以上１００インチ以下）の表示装置まで対応することが可能である。また、ＬＴＰＯについては、ＬＴＰＳトランジスタを用いる場合と、ＯＳトランジスタを用いる場合との間の対角サイズ（代表的には、１インチ以上５０インチ以下）に対応することが可能となる。
駆動回路３０および機能回路４０の具体的な構成例について、図４を参照して説明する。図４は、表示装置１０Ａにおける画素回路５１、駆動回路３０および機能回路４０を接続する複数の配線、および表示装置１０Ａ内のバス配線等を図示して示すブロック図である。
図４に示す表示装置１０Ａにおいて、層５０は、複数の画素回路５１がマトリクス状に配置されている。
また、図４に示す表示装置１０Ａにおいて、層２０は、駆動回路３０、機能回路４０、および入出力回路８０が配置されている。駆動回路３０は、一例として、ソースドライバ回路３１、デジタルアナログ変換回路（ＤＡＣ：Ｄｉｇｉｔａｌ　Ａｎａｌｏｇ　Ｃｏｎｖｅｒｔｅｒ）３２、増幅回路３５、ゲートドライバ回路３３、およびレベルシフタ３４を有する。機能回路４０は、一例として、記憶装置４１、ＧＰＵ（ＡＩアクセラレータ）４２、ＥＬ補正回路４３、タイミングコントローラ４４、ＣＰＵ４５、センサコントローラ４６、および電源回路４７を有する。機能回路４０は、アプリケーションプロセッサの機能を有する。
入出力回路８０は、ＬＶＤＳ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ）などの伝送方式に対応し、入出力回路８０は端子部１４を介して入力される制御信号および画像データなどを、駆動回路３０および機能回路４０に振り分ける機能を有する。また、入出力回路８０は、表示装置１０Ａの情報を、端子部１４を介して外部に出力する機能を有する。
また、図４の表示装置１０Ａでは、駆動回路３０に含まれる回路、および機能回路４０に含まれる回路のそれぞれが、バス配線ＢＳＬと電気的に接続する構成を例示している。
ソースドライバ回路３１は、一例として、画素２３０が有する画素回路５１に対して、画像データを送信する機能を有する。そのため、ソースドライバ回路３１は、配線ＳＬを介して、画素回路５１に電気的に接続されている。なおソースドライバ回路３１は、複数設けてもよい。
デジタルアナログ変換回路３２は、一例として、後述するＧＰＵ、補正回路などによってデジタル処理された画像データをアナログデータに変換する機能を有する。アナログデータに変換された画像データはオペアンプなどの増幅回路３５により増幅され、ソースドライバ回路３１を介して、画素回路５１に送信される。なお、ソースドライバ回路３１、デジタルアナログ変換回路３２、画素回路５１の順に画像データが送信される構成としてもよい。また、デジタルアナログ変換回路３２および増幅回路３５は、ソースドライバ回路３１に含まれていてもよい。
ゲートドライバ回路３３は、一例として、画素回路５１において、画像データの送信先となる画素回路を選択する機能を有する。そのため、ゲートドライバ回路３３は、配線ＧＬを介して、画素回路５１に電気的に接続されている。なおゲートドライバ回路３３は、ソースドライバ回路３１と対応して、複数設けてもよい。
レベルシフタ３４は、一例として、ソースドライバ回路３１、デジタルアナログ変換回路３２、ゲートドライバ回路３３などに対して入力される信号を適切なレベルに変換する機能を有する。
記憶装置４１は、一例として、画素回路５１に表示させる画像データを保存する機能を有する。なお、記憶装置４１は、画像データをデジタルデータまたはアナログデータとして保存する構成とすることができる。
また、記憶装置４１に画像データを保存する場合、記憶装置４１としては不揮発性メモリとすることが好ましい。この場合、記憶装置４１としては、例えば、ＮＡＮＤ型メモリなどを適用することができる。
また、記憶装置４１にＧＰＵ４２、ＥＬ補正回路４３、ＣＰＵ４５などで生じる一時データを保存する場合、記憶装置４１としては揮発性メモリとすることが好ましい。この場合、記憶装置４１としては、例えば、ＳＲＡＭ（Ｓｔａｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）、ＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）などを適用することができる。
ＧＰＵ４２は、一例として、記憶装置４１から読み出された画像データを、画素回路５１に出力するための処理を行う機能を有する。特に、ＧＰＵ４２は、並列にパイプライン処理を行う構成となっているため、画素回路５１に出力する画像データを高速に処理することができる。また、ＧＰＵ４２は、エンコードされた画像を復元するためのデコーダとしての機能も有することができる。
また、機能回路４０には、表示装置１０Ａの表示品位を高めることができる回路が複数含まれていてもよい。当該回路としては、例えば、表示される画像の色ムラを検出して、当該色ムラを補正して最適な画像にする補正回路（調色、調光）を設けてもよい。例えば、表示素子に有機ＥＬが用いられた発光デバイスが適用されている場合、機能回路４０に、該発光デバイスの特性に応じて画像データを補正するＥＬ補正回路を設けてもよい。機能回路４０には、一例として、ＥＬ補正回路４３を含めている。
また、上記で説明した画像補正には、人工知能を用いてもよい。例えば、画素回路に流れる電流（または画素回路に印加される電圧）をモニタリングして取得し、表示された画像をイメージセンサなどで取得し、電流（または電圧）と画像を人工知能の演算（例えば、人工ニューラルネットワークなど）の入力データとして扱い、その出力結果で当該画像の補正の有無を判断させてもよい。
また、人工知能の演算は、画像補正だけでなく、画像データの解像度を高めるアップコンバート処理にも適用できる。一例として、図４のＧＰＵ４２は、各種補正の演算（色ムラ補正４２ａ、アップコンバート４２ｂなど）を行うためのブロックを図示している。
画像データのアップコンバート処理を行なうためのアルゴリズムとしては、Ｎｅａｒｅｓｔ　ｎｅｉｇｈｂｏｒ法、Ｂｉｌｉｎｅａｒ法、Ｂｉｃｕｂｉｃ法、ＲＡＩＳＲ（Ｒａｐｉｄ　ａｎｄ　Ａｃｃｕｒａｔｅ　Ｉｍａｇｅ　Ｓｕｐｅｒ−Ｒｅｓｏｌｕｔｉｏｎ）法、ＡＮＲ（Ａｎｃｈｏｒｅｄ　Ｎｅｉｇｈｂｏｒｈｏｏｄ　Ｒｅｇｒｅｓｓｉｏｎ）法、Ａ＋法、ＳＲＣＮＮ（Ｓｕｐｅｒ−Ｒｅｓｏｌｕｔｉｏｎ　Ｃｏｎｖｏｌｕｔｉｏｎａｌ　Ｎｅｕｒａｌ　Ｎｅｔｗｏｒｋ）法などから選択して行うことができる。
アップコンバート処理は、注視点に応じて決定される領域ごとに、アップコンバート処理に用いるアルゴリズムを変える構成としてもよい。例えば、注視点および注視点近傍の領域のアップコンバート処理を、処理速度が遅いが高精度なアルゴリズムで行ない、当該領域以外の領域のアップコンバート処理を、処理速度は速いが低精度なアルゴリズムで行なえばよい。当該構成とすることで、アップコンバート処理に必要な時間を短縮できる。また、アップコンバート処理に必要な消費電力を低減できる。
また、アップコンバート処理に限らず、画像データの解像度を下げるダウンコンバート処理を行なってもよい。画像データの解像度が表示部１３の解像度よりも大きい場合、画像データの一部が表示部１３に表示されない場合がある。このような場合、ダウンコンバート処理を行なうことで、当該画像データ全体を表示部１３に表示できる。
タイミングコントローラ４４は、一例として、画像を表示させる駆動周波数（フレーム周波数、フレームレート、またはリフレッシュレートなど）を制御する機能を有する。例えば、表示装置１０Ａで静止画を表示させる場合、タイミングコントローラ４４によって駆動周波数を下げることで、表示装置１０Ａの消費電力を低減できる。
ＣＰＵ４５は、一例として、オペレーティングシステムの実行、データの制御、各種演算、およびプログラムの実行など、汎用の処理を行う機能を有する。ＣＰＵ４５は、例えば、記憶装置４１における画像データの書き込み動作または読み出し動作、画像データの補正動作、後述するセンサへの動作、などの命令を行う役割を有する。また、例えば、ＣＰＵ４５は、機能回路４０に含まれる回路の少なくとも一に制御信号を送信する機能を有してもよい。
センサコントローラ４６は、一例として、センサを制御する機能を有する。また、図４では、当該センサに電気的に接続するための配線として、配線ＳＮＣＬを図示している。
当該センサとしては、例えば、表示部１３に備えることができるタッチセンサとすることができる。または、当該センサとしては、例えば、照度センサとすることができる。
電源回路４７は、一例として、画素回路５１、駆動回路３０、および機能回路４０などに供給する電圧を生成する機能を有する。なお、電源回路４７は、電圧を供給する回路を選択する機能を有してもよい。例えば、電源回路４７は、静止画を表示させている期間では、ＣＰＵ４５、ＧＰＵ４２などに対しての電圧供給を停止することによって、表示装置１０Ａ全体の消費電力を低減することができる。
以上説明したように本発明の一態様の表示装置は、表示素子と、画素回路と、駆動回路および機能回路４０と、を積層した構成とすることができる。周辺回路である駆動回路および機能回路を画素回路と重ねて配置することができ、額縁の幅を極めて狭くすることができるため、小型化が図られた表示装置とすることができる。また本発明の一態様の表示装置は、各回路を積層した構成とすることにより、各回路間を接続する配線を短くすることができるため、軽量化が図られた表示装置とすることができる。また本発明の一態様の表示装置は、画素の精細度が高められた表示部を有することができるため、表示品位に優れた表示装置とすることができる。
＜表示モジュールの構成例＞
続いて、表示装置１０Ａを含む表示モジュールの構成例について説明する。
図５Ａ乃至図５Ｃは、表示モジュール５００の斜視図である。表示モジュール５００は、表示装置１０Ａの端子部１４にＦＰＣ５０４（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）を備えた構造を有する。ＦＰＣ５０４は絶縁体でできたフィルムに配線を備えた構造を有する。また、ＦＰＣ５０４は、可撓性を有する。ＦＰＣ５０４は、外部から表示装置１０Ａにビデオ信号、制御信号、および電源電位などを供給するための配線として機能する。また、ＦＰＣ５０４上にＩＣが実装されていてもよい。
図５Ｂに示す表示モジュール５００は、プリント配線板５０１上に表示装置１０Ａを備える構成を有する。プリント配線板５０１は、絶縁体でできた基板の内部または表面、もしくは、内部と表面に配線を備えた構造を有する。
図５Ｂに示す表示モジュール５００では、表示装置１０Ａの端子部１４と、プリント配線板５０１の端子部５０２がワイヤ５０３を介して電気的に接続している。ワイヤ５０３はワイヤボンディングで形成できる。また、ワイヤボンディングとしては、ボールボンディングまたはウェッジボンディングを用いることができる。
ワイヤ５０３の形成後、樹脂材料などでワイヤ５０３を覆ってもよい。なお、表示装置１０Ａとプリント配線板５０１の電気的な接続は、ワイヤボンディング以外の方法で行なってもよい。例えば、表示装置１０Ａとプリント配線板５０１の電気的な接続を、異方性導電接着剤またはバンプなどで実現してもよい。
また、図５Ｂに示す表示モジュール５００は、プリント配線板５０１の端子部５０２がＦＰＣ５０４と電気的に接続している。例えば、表示装置１０Ａの端子部１４が備える電極のピッチと、ＦＰＣ５０４が備える電極のピッチが異なる場合は、プリント配線板５０１を介して、端子部１４とＦＰＣ５０４を電気的に接続してもよい。具体的には、プリント配線板５０１に形成された配線を用いて、端子部１４が備える複数の電極の間隔（ピッチ）を、端子部５０２が備える複数の電極の間隔に変換できる。すなわち、端子部１４が備える電極のピッチとＦＰＣ５０４が備える電極のピッチが異なる場合においても、両者の電極の電気的な接続を実現できる。
また、プリント配線板５０１には、抵抗素子、容量素子、半導体素子などの様々な素子を設けることができる。
また、図５Ｃに示す表示モジュール５００のように、端子部５０２をプリント配線板５０１の下面（表示装置１０Ａが設けられていない側の面）に設けられた接続部５０５と電気的に接続してもよい。例えば、接続部５０５をソケット形式の接続部にすることで、表示モジュール５００と他の機器との脱着を容易に行える。
＜電子装置の動作例＞
電子装置１００の動作例について、図面を用いて説明する。図６は、電子装置１００の動作例を説明するためのフローチャートである。
動き検出部１０１において、第１情報（筐体１０５の動きに関する情報）を取得する（ステップＥ１１）。
視線検出部１０２において、第２情報（ユーザの視線に関する情報）を取得する（ステップＥ１２）。
演算部１０３において、第１情報を基に３６０度全方位の画像データの描画処理を行う（ステップＥ１３）。
ステップＥ１３について、具体例を挙げて説明する。図７Ａに示す模式図は、３６０度全方位の画像データ１１１の中心に位置するユーザ１１２を図示している。ユーザ１１２は電子装置１００の表示装置１０Ａに表示される方向１１３Ａにある画像１１４Ａを視認できる。
また図７Ｂに示す模式図は、図７Ａの模式図からユーザ１１２が頭部を動かして、方向１１３Ｂにある画像１１４Ｂを視認する様子を表している。ユーザ１１２は電子装置１００の筐体の動きに応じて、画像１１４Ａが画像１１４Ｂに変化することで、３６０度全方位の画像データ１１１で表される空間を認識することができる。
図７Ａ、図７Ｂに図示するように、ユーザ１１２は頭部の動きに応じた電子装置１００の筐体を動かすことになる。電子装置１００の動きに応じて、３６０度全方位の画像データ１１１から得られる画像は、高い描画処理能力で処理するほどユーザ１１２は実世界の空間に即した仮想空間を認識することができる。
演算部１０３において、第２情報を基に表示装置における表示部の領域について、注視点Ｇに応じた複数の領域を決定する（ステップＥ１４）。例えば、図８Ａに示すように、注視点Ｇを含む第１領域Ｓ１を決定し、第１領域Ｓ１に隣接する第２領域Ｓ２を決定する。また、第２領域の外側を第３領域Ｓ３とする。
ステップＥ１４について、具体例を挙げて説明する。
一般に、人間の視野は、個人差はあるが、大きく次の５つに分類される。弁別視野とは、視力、色の識別などの視機能が最も優れている領域であり、視野の中心の約５°以内の領域（注視点を含む領域）を指す。有効視野とは、眼球運動だけで瞬時に特定情報を識別できる領域であり、視野の中心（注視点）の水平約３０°以内、垂直約２０°以内で、弁別視野の外側で隣接する領域を指す。安定注視野とは、頭部運動を伴って無理なく特定情報を識別できる領域であり、視野の中心の水平約９０°以内、垂直約７０°以内で、有効視野の外側で隣接する領域を指す。誘導視野とは、特定対象の存在はわかるが、識別能力は低い領域であり、視野の中心の水平約１００°以内、垂直約８５°以内で、安定注視野の外側で隣接する領域を指す。補助視野とは、特定対象の識別能力が著しく低く、刺激の存在がわかる程度の領域であり、視野の中心の水平約１００°~２００°以内、垂直約８５°~１３０°以内で、誘導視野の外側で隣接する領域を指す。
上記のことから、画像１１４において、弁別視野から有効視野までの画質が重要であることがわかる。特に、弁別視野の画質が肝要である。
図８Ａは、ユーザ１１２が、電子装置１００の表示装置１０Ａの表示部に表示される画像１１４を正面（画像表示面）から観察している様子を示す模式図である。図８Ａに図示する画像１１４は、表示部にも対応する。また画像１１４上に、ユーザ１１２の視線１１３の先にある注視点Ｇを示している。本明細書等では、画像１１４上の弁別視野が含まれる領域を「第１領域Ｓ１」、有効視野が含まれる領域を「第２領域Ｓ２」とする。また、安定注視野、誘導視野、および補助視野が含まれる領域を「第３領域Ｓ３」とする。
なお図８Ａでは、第１領域Ｓ１および第２領域Ｓ２の境界（輪郭）を曲線で示しているが、これに限定されない。図８Ｂに示すように、第１領域Ｓ１および第２領域Ｓ２の境界（輪郭）を矩形としてもよいし、多角形としてもよい。また、直線と曲線が組み合わされた形状であってもよい。また表示装置１０Ａの表示部を２つの領域に分け、弁別視野と有効視野が含まれる領域を第１領域Ｓ１とし、その他の領域を第２領域Ｓ２としてもよい。この場合、第３領域Ｓ３は形成されない。
図９Ａは、電子装置１００の表示装置１０Ａの表示部に表示される画像１１４を上から見た図であり、図９Ｂは電子装置１００の表示装置１０Ａの表示部に表示される画像１１４を横から見た図である。本明細書等では、第１領域Ｓ１の水平方向の角度を「角度θｘ１」、第２領域Ｓ２の水平方向の角度を「角度θｘ２」と示す（図９Ａ参照。）。また、本明細書等では、第１領域Ｓ１の垂直方向の角度を「角度θｙ１」、第２領域Ｓ２の垂直方向の角度を「角度θｙ２」と示す（図９Ｂ参照。）。
例えば、角度θｘ１を１０°、角度θｙ１を１０°に設定することで、第１領域Ｓ１の面積を広げることができる。この場合、第１領域Ｓ１に有効視野の一部が含まれる。また、例えば、角度θｘ２を４５°、角度θｙ２を３５°に設定することで、第２領域Ｓ２の面積を広げることができる。この場合、第２領域Ｓ２に安定注視野の一部が含まれる。
なお、注視点Ｇの位置は、ユーザ１１２の視線のゆらぎにより多少変動する。このため、角度θｘ１と角度θｙ１は、それぞれ５°以上２０°未満が好ましい。第１領域Ｓ１の面積を弁別視野よりも広く設定することで、表示装置１０Ａの動作が安定し、画像の視認性が向上する。
ユーザ１１２の視線１１３が移動すると、注視点Ｇも移動する。よって、第１領域Ｓ１および第２領域Ｓ２も移動する。例えば、視線１１３の変動量が一定量を超えた場合、視線１１３が移動していると判断する。すなわち、注視点Ｇの変動量が一定量を超えた場合、注視点Ｇが移動していると判断する。また、視線１１３の変動量が一定量以下になった場合、視線１１３の移動が停止したと判断し、第１領域Ｓ１乃至第３領域Ｓ３が決定される。すなわち、注視点Ｇの変動量が一定量以下になった場合、注視点Ｇの移動が停止したと判断し、第１領域Ｓ１乃至第３領域Ｓ３が決定される。
機能回路４０において、複数の領域（第１領域Ｓ１乃至第３領域Ｓ３）に応じた駆動回路３０の制御を行う（ステップＥ１５）。
＜画素回路の構成例＞
図１０Ａおよび図１０Ｂでは、画素回路５１の構成例、および画素回路５１に接続される発光素子６１について示す。図１０Ａは各素子の接続を示す図、図１０Ｂは、駆動回路を備える層２０、画素回路が有する複数のトランジスタを備える層５０、発光素子を備える層６０の上下関係を模式的に示す図である。
図１０Ａおよび図１０Ｂに一例として示す画素回路５１は、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、および容量５３を備える。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃは、ＯＳトランジスタで構成することができる。トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃの各ＯＳトランジスタは、バックゲート電極を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、バックゲート電極にゲート電極と異なる信号を与える構成とすることができる。
トランジスタ５２Ｂは、トランジスタ５２Ａと電気的に接続されるゲート電極と、発光素子６１と電気的に接続される第１の電極と、配線ＡＮＯと電気的に接続される第２の電極と、を備える。配線ＡＮＯは、発光素子６１に電流を供給するための電位を与えるための配線である。
トランジスタ５２Ａは、トランジスタ５２Ｂのゲート電極と電気的に接続される第１の端子と、ソース線として機能する配線ＳＬと電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ１の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極と、を備える。
トランジスタ５２Ｃは、配線Ｖ０と電気的に接続される第１の端子と、発光素子６１と電気的に接続される第２の端子と、ゲート線として機能する配線ＧＬ２の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極と、を備える。配線Ｖ０は、基準電位を与えるための配線、および画素回路５１を流れる電流を駆動回路３０または機能回路４０に出力するための配線である。
容量５３は、トランジスタ５２Ｂのゲート電極と電気的に接続される導電膜と、トランジスタ５２Ｃの第２の電極と電気的に接続される導電膜を備える。
発光素子６１は、トランジスタ５２Ｂの第１の電極に電気的に接続される第１の電極と、配線ＶＣＯＭに電気的に接続される第２の電極と、を備える。配線ＶＣＯＭは、発光素子６１に電流を供給するための電位を与えるための配線である。
これにより、トランジスタ５２Ｂのゲート電極に与えられる画像信号に応じて発光素子６１が射出する光の強度を制御することができる。またトランジスタ５２Ｃを介して与えられる配線Ｖ０の基準電位によって、トランジスタ５２Ｂのゲート−ソース間電位差のばらつきを抑制することができる。
また配線Ｖ０から、画素パラメータの設定に用いることのできる電流値を出力することができる。より具体的には、配線Ｖ０は、トランジスタ５２Ｂに流れる電流、または発光素子６１に流れる電流を、外部に出力するためのモニター線として機能させることができる。配線Ｖ０に出力された電流は、ソースフォロア回路などにより電圧に変換され、外部に出力される。または、Ａ−Ｄコンバータなどによりデジタル信号に変換され、機能回路４０等に出力することができる。
なお本発明の一態様で説明する発光素子は、有機ＥＬ素子（ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）ともいう）などの自発光型の表示素子をいう。なお画素回路に電気的に接続される発光素子は、ＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、マイクロＬＥＤ、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、半導体レーザ等の、自発光型の発光素子とすることが可能である。
なお図１０Ｂに一例として示す構成では、画素回路５１と、駆動回路３０と、を電気的に接続する配線を短くすることができるため、当該配線の配線抵抗を小さくすることができる。よって、データの書き込みを高速に行うことができるため、表示装置１０Ａを高速に駆動させることができる。これにより、表示装置１０Ａが有する画素回路５１を多くしても十分なフレーム期間を確保することができるため、表示装置１０Ａの画素密度を高めることができる。また、表示装置１０Ａの画素密度を高めることにより、表示装置１０Ａにより表示される画像の精細度を高めることができる。例えば、表示装置１０Ａの画素密度を、１０００ｐｐｉ以上とすることができ、または５０００ｐｐｉ以上とすることができ、または７０００ｐｐｉ以上とすることができる。よって、表示装置１０Ａは、例えばＡＲ、またはＶＲ用の表示装置とすることができ、ＨＭＤ等、表示部とユーザの距離が近い電子装置に好適に適用することができる。
なお図１０Ａおよび図１０Ｂでは、計３つのトランジスタを有する画素回路５１を一例として示したが本発明の一態様はこれに限らない。以下では、画素回路５１に適用可能な画素回路の構成例、および駆動方法例について説明する。
図１１Ａに示す画素回路５１Ａは、トランジスタ５２Ａ、トランジスタ５２Ｂ、および容量５３を図示している。また図１１Ａでは、画素回路５１Ａに接続される発光素子６１を図示している。また、画素回路５１Ａには、配線ＳＬ、配線ＧＬ、配線ＡＮＯ、および配線ＶＣＯＭが電気的に接続されている。画素回路５１Ａは、図１０Ａに示す画素回路５１からトランジスタ５２Ｃを除き、かつ、配線ＧＬ１および配線ＧＬ２を配線ＧＬに置き換えた構成を有している。
トランジスタ５２Ａは、ゲートが配線ＧＬと、ソースおよびドレインの一方が配線ＳＬと、他方がトランジスタ５２Ｂのゲート、および容量Ｃ１の一方の電極と、それぞれ電気的に接続されている。トランジスタ５２Ｂは、ソースおよびドレインの一方が配線ＡＮＯと、他方が発光素子６１のアノードと、それぞれ電気的に接続されている。容量Ｃ１は、他方の電極が発光素子６１のアノードと電気的に接続されている。発光素子６１は、カソードが配線ＶＣＯＭと電気的に接続されている。
図１１Ｂに示す画素回路５１Ｂは、画素回路５１Ａに、トランジスタ５２Ｃを追加した構成である。また画素回路５１Ｂには、配線Ｖ０が電気的に接続されている。
図１１Ｃに示す画素回路５１Ｃは、上記画素回路５１Ａのトランジスタ５２Ａおよびトランジスタ５２Ｂに、一対のゲートが電気的に接続されたトランジスタを適用した場合の例である。また、図１１Ｄに示す画素回路５１Ｄは、画素回路５１Ｂに当該トランジスタを適用した場合の例である。これにより、トランジスタが流すことのできる電流を増大させることができる。なお、ここでは全てのトランジスタに、一対のゲートが電気的に接続されたトランジスタを適用したが、これに限られない。また、一対のゲートを有し、且つこれらが異なる配線と電気的に接続されるトランジスタを適用してもよい。例えば、ゲートの一方とソースとが電気的に接続されたトランジスタを用いることで、信頼性を高めることができる。
図１２Ａに示す画素回路５１Ｅは、上記の画素回路５１Ｂに、トランジスタ５２Ｄを追加した構成である。また、画素回路５１Ｅには、ゲート線として機能する配線ＧＬ１、配線ＧＬ２、および配線ＧＬ３が電気的に接続されている。なお、本実施の形態などにおいて、配線ＧＬ１、配線ＧＬ２、および配線ＧＬ３をまとめて配線ＧＬと呼ぶ場合がある。よって、配線ＧＬは１本に限らず、複数本の場合がある。
トランジスタ５２Ｄは、ゲートが配線ＧＬ３と、ソースおよびドレインの一方がトランジスタ５２Ｂのゲートと、他方が配線Ｖ０と、それぞれ電気的に接続されている。また、トランジスタ５２Ａのゲートが配線ＧＬ１と、トランジスタ５２Ｃのゲートが配線ＧＬ２と、それぞれ電気的に接続されている。
トランジスタ５２Ｃとトランジスタ５２Ｄを同時に導通状態とさせることで、トランジスタ５２Ｂのソースとゲートが同電位となり、トランジスタ５２Ｂを非導通状態とすることができる。これにより、発光素子６１に流れる電流を強制的に遮断することができる。このような画素回路は、表示期間と消灯期間を交互に設ける表示方法を用いる場合に適している。
図１２Ｂに示す画素回路５１Ｆは、上記画素回路５１Ｅに容量５３Ａを追加した場合の例である。容量５３Ａは保持容量として機能する。
図１２Ｃに示す画素回路５１Ｇ、および図１２Ｄに示す画素回路５１Ｈは、それぞれ上記画素回路５１Ｅまたは画素回路５１Ｆに、一対のゲートを有するトランジスタを適用した場合の例である。トランジスタ５２Ａ、トランジスタ５２Ｃ、トランジスタ５２Ｄには、一対のゲートが電気的に接続されたトランジスタが適用され、トランジスタ５２Ｂには、一方のゲートがソースと電気的に接続されたトランジスタが適用されている。
次いで画素回路５１Ｅが適用された表示装置の駆動方法の一例について説明する。なお、画素回路５１Ｆ、５１Ｇ、および５１Ｈが適用された表示装置についても、同様の駆動方法を適用できる。
図１３に、画素回路５１Ｅが適用された表示装置の駆動方法にかかるタイミングチャートを示す。ここでは、ｋ行目のゲート線である配線ＧＬ１［ｋ］、配線ＧＬ２［ｋ］および配線ＧＬ３［ｋ］、並びにｋ＋１行目のゲート線である配線ＧＬ１［ｋ＋１］、配線ＧＬ２［ｋ＋１］、配線ＧＬ３［ｋ＋１］の電位の推移を示している。また、図１３には、ソース線として機能する配線ＳＬに与えられる信号のタイミングを示している。
ここでは、一水平期間を点灯期間と、消灯期間と、に分けて表示する駆動方法の例を示している。また、ｋ行目の水平期間と、ｋ＋１行目の水平期間とは、ゲート線の選択期間だけずれている。
ｋ行目の点灯期間において、まず配線ＧＬ１［ｋ］および配線ＧＬ２［ｋ］にハイレベル電位が与えられ、配線ＳＬにソース信号が与えられる。これにより、トランジスタ５２Ａとトランジスタ５２Ｃが導通状態となり、配線ＳＬからトランジスタ５２Ｂのゲートにソース信号に対応する電位が書き込まれる。その後、配線ＧＬ１［ｋ］および配線ＧＬ２［ｋ］にローレベル電位が与えられることで、トランジスタ５２Ａとトランジスタ５２Ｃが非導通状態となり、トランジスタ５２Ｂのゲート電位が保持される。
続いて、ｋ＋１行目の点灯期間に遷移し、上記と同様の動作によりデータが書き込まれる。
続いて、消灯期間について説明する。ｋ行目の消灯期間において、配線ＧＬ２［ｋ］と配線ＧＬ３［ｋ］にハイレベル電位が与えられる。これにより、トランジスタ５２Ｃとトランジスタ５２Ｄが導通状態となるため、トランジスタ５２Ｂのソースとゲートに同電位が供給されることで、トランジスタ５２Ｂにはほとんど電流が流れなくなる。これにより、発光素子６１が消灯する。ｋ行目に位置する全ての副画素が消灯することになる。ｋ行目の副画素は、次の点灯期間まで消灯状態が維持される。
続いて、ｋ＋１行目の消灯期間に遷移し、上記と同様にｋ＋１行目の副画素全てが消灯状態となる。
このように、一水平期間中常時点灯しているのではなく、一水平期間中に消灯期間を設ける駆動方法をデューティ駆動とも呼ぶことができる。デューティ駆動を用いることで、動画を表示する際の残像現象を低減することができるため、動画表示性能の高い表示装置を実現できる。特にＶＲ機器などでは、残像を低減することで、いわゆるＶＲ酔いを軽減することができる。
デューティ駆動において、一水平期間に対する点灯期間の割合を、デューティ比と呼ぶことができる。例えばデューティ比が５０％のとき、点灯期間と消灯期間が同じ長さであることを意味する。なお、デューティ比は自由に設定することが可能であり、例えば０％より高く、１００％以下の範囲で適宜調整することができる。
また上述した画素回路とは異なる構成について、図１４Ａ、図１４Ｂを参照して説明する。
図１４Ａに、画素２３０のブロック図を示す。図１４Ａに示す画素は、スイッチングトランジスタ（Ｓｗｉｔｃｈｉｎｇ　Ｔｒ）、駆動トランジスタ（Ｄｒｉｖｉｎｇ　Ｔｒ）、発光素子（ＬＥＤ）に加えて、記憶回路ＭＥＭ（Ｍｅｍｏｒｙ）を有する。
記憶回路ＭＥＭには、配線ＳＬ２およびトランジスタ５２Ａを介してデータＤａｔａＷが供給される。画像データＤａｔａに加えて、データＤａｔａＷが画素に供給されることで、発光素子に流れる電流が大きくなり、表示装置は高い輝度を表現することができる。
図１４Ｂに、画素回路５１Ｉの具体的な回路図を示す。
図１４Ｂに示す画素回路５１Ｉは、トランジスタ５２ｗ、トランジスタ５２Ａ、トランジスタ５２Ｂ、トランジスタ５２Ｃ、容量５３ｓ、容量５３ｗを有する。また図１４Ｂでは、画素回路５１Ｉに接続される発光素子６１を図示している。
トランジスタ５２ｗはスイッチングトランジスタとして機能する。トランジスタ５２Ｂは駆動トランジスタとして機能する。トランジスタ５２ｗのソースまたはドレインの一方は、容量５３ｗの一方の電極と電気的に接続される。容量５３ｗの他方の電極は、トランジスタ５２Ａのソースまたはドレインの一方と電気的に接続される。トランジスタ５２Ａのソースまたはドレインの一方は、トランジスタ５２Ｂのゲートと電気的に接続される。トランジスタ５２Ｂのゲートは、容量５３ｓの一方の電極と電気的に接続される。容量５３ｓの他方の電極は、トランジスタ５２Ｂのソースまたはドレインの一方と電気的に接続される。トランジスタ５２Ｂのソースまたはドレインの一方は、トランジスタ５２Ｃのソースまたはドレインの一方と電気的に接続される。トランジスタ５２Ｃのソースまたはドレインの一方は、発光素子６１の一方の電極と電気的に接続される。図１４Ｂに示す各トランジスタは、ゲートと電気的に接続されたバックゲートを有するが、バックゲートの接続はこれに限定されない。また、トランジスタにバックゲートを設けなくてもよい。
ここで、容量５３ｗの他方の電極、トランジスタ５２Ａのソースまたはドレインの一方、トランジスタ５２Ｂのゲート、および容量５３ｓの一方の電極が接続されるノードをノードＮＭとする。また、容量５３ｓの他方の電極、トランジスタ５２Ｂのソースまたはドレインの一方、トランジスタ５２Ｃのソースまたはドレインの一方、および発光素子６１の一方の電極が接続されるノードをノードＮＡとする。
トランジスタ５２ｗのゲートは、配線ＧＬ１と電気的に接続される。トランジスタ５２Ｃのゲートは、配線ＧＬ１と電気的に接続される。トランジスタ５２Ａのゲートは、配線ＧＬ２に電気的に接続される。トランジスタ５２ｗのソースまたはドレインの他方は、配線ＳＬ１と電気的に接続される。トランジスタ５２Ｃのソースまたはドレインの他方は、配線Ｖ０と電気的に接続される。トランジスタ５２Ａのソースまたはドレインの他方は、配線ＳＬ２と電気的に接続される。なお、本実施の形態などでは、配線ＳＬ１および配線ＳＬ２をまとめて配線ＳＬと呼ぶ場合がある。よって、配線ＳＬは１本に限らず、複数本の場合がある。
トランジスタ５２Ｂのソースまたはドレインの他方は、配線ＡＮＯと電気的に接続される。発光素子６１の他方の電極は、配線ＶＣＯＭと電気的に接続される。
配線ＧＬ１および配線ＧＬ２は、トランジスタの動作を制御するための信号線としての機能を有することができる。配線ＳＬ１は、画素に画像データＤａｔａを供給する信号線としての機能を有することができる。配線ＳＬ２は、記憶回路ＭＥＭにデータＤａｔａＷを書き込むための信号線としての機能を有することができる。例えば、配線ＳＬ２は、画素に補正信号を供給する信号線としての機能を有することができる。配線Ｖ０は、トランジスタ５２Ｂの電気特性を取得するためのモニター線としての機能を有する。また、配線Ｖ０からトランジスタ５２Ｃを介して容量５３ｓの他方の電極に特定の電位を供給することにより、画像信号の書き込みを安定化させることもできる。
トランジスタ５２Ａおよび容量５３ｗは、記憶回路ＭＥＭを構成する。ノードＮＭは記憶ノードであり、トランジスタ５２Ａを導通状態にすることで、配線ＳＬ２から供給されるデータＤａｔａＷをノードＮＭに書き込むことができる。トランジスタ５２Ａに極めてオフ電流が低いＯＳトランジスタを用いることで、ノードＮＭの電位を長時間保持することができる。
画素回路５１Ｉにおいて、配線ＳＬ１から供給される画像データＤａｔａは、トランジスタ５２ｗを介して容量５３ｗに供給される。トランジスタ５２ｗのソースまたはドレインの一方とノードＮＭは容量結合している。よって、データＤａｔａＷが書き込まれているノードＮＭの電位は、画像データＤａｔａに応じて変化する。また、ノードＮＡとノードＮＭは、容量５３ｓを介して容量結合している。よって、ノードＮＡの電位は、データＤａｔａＷおよび画像データＤａｔａに応じて変化する。
なお、トランジスタ５２ｗは、画像データＤａｔａの供給を受けるか否かを決定する選択トランジスタとして機能する。トランジスタ５２Ｃは、ノードＮＡの電位を配線Ｖ０と等しくするか否かを決定するリセットトランジスタとして機能する。
また、本発明の一態様の表示装置は、画素回路群５５と重ねて設けた機能回路４０を用いて、不良画素を検出することができる。この不良画素の情報を用いることで、不良画素による表示欠陥を補正し、正常な表示を行うことができる。
以下で例示する補正方法の一部または全部を、表示装置の外部に設けられた回路により実行してもよい。また、補正方法の一部を機能回路４０で実行し、他の一部を表示装置の外部に設けられた回路で実行してもよい。
以下では、より具体的な補正方法の例を示す。図１５Ａは、以下で説明する補正方法にかかるフローチャートである。
まず、ステップＥ１にて補正動作を開始する。
続いて、ステップＥ２にて、画素の電流を読み出す。例えば、画素と電気的に接続されるモニター線に、電流を出力するように、各画素を駆動することができる。
後述する表示装置１０Ｂなどの様に、画素回路群５５が複数の区画５９に分けられる場合、電流の読み出し動作は、区画５９毎に同時に行うことができる。画素回路群５５が複数の区画５９に分割されていることにより、全画素の電流の読み出し動作を極めて短時間で実施することができる。
続いて、ステップＥ３にて、読み出した電流を電圧に変換する。このとき、後の処理でデジタル信号を扱う場合には、ステップＥ３にてデジタルデータに変換することができる。例えば、アナログ−デジタル変換回路（ＡＤＣ）を用いることで、アナログデータをデジタルデータに変換することができる。
続いて、ステップＥ４にて、取得したデータに基づいて、各画素の画素パラメータを取得する。画素パラメータとしては、例えば駆動トランジスタのしきい値電圧、または電界効果移動度、発光素子の閾値電圧、所定の電圧における電流値などが挙げられる。
続いて、ステップＥ５にて、各画素について、画素パラメータに基づいて異常であるか否かの判定を行う。例えば、画素パラメータの値が所定のしきい値を超えた（または下回った）場合に、その画素が異常画素であると認定する。
異常としては、入力されたデータ電位に対して著しく輝度が低い暗点欠陥、または、著しく輝度が高い輝点欠陥などがある。
ステップＥ５において、異常画素のアドレスと、欠陥の種類を特定し、取得することができる。
続いて、ステップＥ６において、補正処理を行う。
補正処理の一例について図１５Ｂを用いて説明する。図１５Ｂには、３×３個の画素回路５１および発光素子６１を一組とする画素を模式的に示している。ここで、中央の画素が、暗点欠陥である画素１５１であるとする。図１５Ｂでは、画素１５１が消灯し、その周囲の画素１５０が所定の輝度で点灯している様子を模式的に示している。
暗点欠陥は、画素に入力するデータ電位を高める補正を行ったとしても、画素の輝度が正常な輝度に達する見込みのない欠陥である。そこで、図１５Ｂに示すように、暗点欠陥がある画素１５１の周囲の画素１５０に対して、輝度を高める補正を行う。これにより、暗点欠陥が発生した場合であっても、正常な画像を表示することができる。
なお、輝点欠陥の場合には、周囲の画素の輝度を下げることで、輝点欠陥を目立たなくすることができる。
特に、高い精細度（例えば１０００ｐｐｉ以上）の表示装置の場合には、近接する複数の画素を分離して視認することは困難であるため、このような周囲の画素で異常画素を補うような補正方法を用いることは特に有効である。
一方、暗点欠陥、輝点欠陥などの異常が発生した画素には、データ電位を入力しないように補正することが好ましい。
このように、各画素について補正パラメータを設定することができる。補正パラメータを入力される画像データに適用することで、表示装置１０Ａに最適な画像を表示するための、補正画像データを生成することができる。
また、異常画素および異常画素の周囲の画素だけでなく、異常画素と判定されなかった画素についても、画素パラメータにばらつきが存在するため、画像を表示した際に、当該ばらつきに起因したムラが視認されてしまう場合がある。そこで、異常画素と判定されなかった画素については、画素パラメータのばらつきをキャンセル（平準化）するように、補正パラメータを設定することができる。例えば、一部または全ての画素についての画素パラメータの中央値または平均値などに基づいた基準値を設定し、所定の画素の画素パラメータについて、基準値からの差分をキャンセルするための補正値を、当該画素の補正パラメータとして設定することができる。
また、異常画素の周囲の画素については、補正データとして、異常画素を補うための補正量と、画素パラメータのばらつきをキャンセルするための補正量の両方を考慮した補正データを設定することが好ましい。
続いて、ステップＥ７にて、補正動作を終了する。
以降は、上記補正動作にて取得した補正パラメータと、入力される画像データに基づいて、画像の表示を行うことができる。
なお、補正動作のステップの一つに、ニューラルネットワークを用いてもよい。当該ニューラルネットワークにおいては、例えば、機械学習によって取得された推論結果に基づき、補正パラメータを決定することができる。例えば、ニューラルネットワークを用いて補正パラメータを決定する場合、補正のための詳細なアルゴリズムを用いなくても、異常画素が目立たないように高精度の補正を行うことができる。
以上が、補正方法についての説明である。
＜変形例１＞
図１６Ａおよび図１６Ｂに表示装置１０Ａの変形例である表示装置１０Ｂの斜視図を示す。図１６Ｂは表示装置１０Ｂが有する各層の構成を説明するための斜視図である。説明の繰り返しを減らすため、主に表示装置１０Ａと異なる点について説明する。
表示装置１０Ｂは、複数の画素回路５１を含む画素回路群５５と駆動回路３０が重ねて設けられている。表示装置１０Ｂにおいて、画素回路群５５は複数の区画５９に分けられ、駆動回路３０は複数の区画３９に分けられる。複数の区画３９はそれぞれがソースドライバ回路３１とゲートドライバ回路３３を有する。
図１７Ａに、表示装置１０Ｂが有する画素回路群５５の構成例を示す。図１７Ｂに、表示装置１０Ｂが有する駆動回路３０の構成例を示す。区画５９および区画３９は、それぞれｍ行ｎ列（ｍおよびｎは、それぞれ１以上の整数。）のマトリクス状に配置されている。本明細書等において、１行１列目の区画５９を区画５９［１，１］と示し、ｍ行ｎ列目の区画５９を区画５９［ｍ，ｎ］と示す。同様に、１行１列目の区画３９を区画３９［１，１］と示し、ｍ行ｎ列目の区画３９を区画３９［ｍ，ｎ］と示す。図１７Ａおよび図１７Ｂは、ｍが４で、ｎが８の場合を示している。すなわち、画素回路群５５と駆動回路３０が、それぞれ３２分割されている。
複数の区画５９のそれぞれは、複数の画素回路５１、複数の配線ＳＬ、および複数の配線ＧＬを有する。複数の区画５９のそれぞれにおいて、複数の画素回路５１の一は、複数の配線ＳＬの少なくとも一、および複数の配線ＧＬの少なくとも一と、電気的に接続される。
区画５９の一と区画３９の一は重ねて設けられる（図１７Ｃ参照。）。例えば、区画５９［ｉ，ｊ］（ｉは１以上ｍ以下の整数。ｊは１以上ｎ以下の整数。）と区画３９［ｉ，ｊ］は重ねて設けられる。区画３９［ｉ，ｊ］が有するソースドライバ回路３１［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する配線ＳＬと電気的に接続する。区画３９［ｉ，ｊ］が有するゲートドライバ回路３３［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する配線ＧＬと電気的に接続する。ソースドライバ回路３１［ｉ，ｊ］およびゲートドライバ回路３３［ｉ，ｊ］は、区画５９［ｉ，ｊ］が有する複数の画素回路５１を制御する機能を有する。
区画５９［ｉ，ｊ］と区画３９［ｉ，ｊ］を重ねて設けることで、区画５９［ｉ，ｊ］が有する画素回路５１と、区画３９［ｉ，ｊ］が有するソースドライバ回路３１およびゲートドライバ回路３３との接続距離（配線長）を極めて短くできる。その結果、配線抵抗および寄生容量が減るため、充放電にかかる時間が少なくなり、高速駆動が実現できる。また、消費電力を低減できる。また、小型化および軽量化が実現できる。
また、表示装置１０Ｂは、区画３９毎にソースドライバ回路３１およびゲートドライバ回路３３を有する構成である。よって、区画３９に対応する区画５９毎に表示部１３を分割し、画像データの書き換えを行うことができる。例えば、表示部１３のうち、画像に変化が生じた区画のみ画像データを書き換え、変化のない区画は画像データを保持することが可能となり、消費電力の低減が実現できる。
本実施の形態などでは、区画５９毎に分割された表示部１３の１つを副表示部１９と呼ぶ。よって、副表示部１９は区画３９毎に分割されているともいえる。図１６および図１７を用いて説明した表示装置１０Ｂでは、表示部１３が３２個の副表示部１９に分割される場合を示している（図１６Ａ参照）。副表示部１９は図１０等に示した画素２３０を複数含む。具体的には、１つの副表示部１９は、複数の画素回路５１を含む区画５９の１つと、複数の発光素子６１と、を含む。また、１つの区画３９は、１つの副表示部１９に含まれる複数の画素２３０を制御する機能を有する。
また、表示装置１０Ｂは、機能回路４０が有するタイミングコントローラ４４によって、画像表示時の駆動周波数を副表示部１９毎に任意に設定できる。機能回路４０は、複数の区画３９および複数の区画５９それぞれの動作を制御する機能を有する。すなわち、機能回路４０は、マトリクス状に配置された複数の副表示部１９それぞれの駆動周波数および動作タイミングを制御する機能を有する。また、機能回路４０は、副表示部間の同期調整を行なう機能を有する。
また、区画３９毎にタイミングコントローラ４４１および入出力回路４４２を設けてもよい（図１７Ｄ参照）。入出力回路４４２としては、例えば、Ｉ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）インターフェースなどを用いることができる。図１７では、区画３９［ｉ，ｊ］が有するタイミングコントローラ４４１を、タイミングコントローラ４４１［ｉ，ｊ］と示している。また、区画３９［ｉ，ｊ］が有する入出力回路４４２を入出力回路４４２［ｉ，ｊ］と示している。
例えば、機能回路４０は、入出力回路４４２［ｉ，ｊ］に、ゲートドライバ回路３３［ｉ，ｊ］の走査方向および駆動周波数の設定信号、ならびに、解像度を低くする際の画像データ間引き画素数（画像データの書き換え時に、書き換えを行なわない画素の数）などの動作パラメータを供給する。ソースドライバ回路３１［ｉ，ｊ］およびゲートドライバ回路３３［ｉ，ｊ］は、当該動作パラメータに従って動作する。
また、副表示部１９が後述する受光素子を有する場合、入出力回路４４２は、受光素子で光電変換された情報を機能回路４０に出力する。
本発明の一態様の電子装置における表示装置１０Ｂは、画素回路５１と駆動回路３０を積層し、ユーザの視線の動きに応じて副表示部１９毎の駆動周波数を異ならせることで、低消費電力化を図ることができる。
図１８Ａに、４行８列の副表示部１９を有する表示部１３を示す。また図１８Ａでは、注視点Ｇを中心にする第１領域Ｓ１乃至第３領域Ｓ３を示している。演算部１０３は、複数の副表示部１９のそれぞれを、第１領域Ｓ１または第２領域Ｓ２と重なる第１区域２９Ａと、第３領域Ｓ３と重なる第２区域２９Ｂのいずれかに振り分ける。すなわち、演算部１０３は、複数の区画３９のそれぞれを、第１区域２９Ａまたは第２区域２９Ｂに振り分ける。この場合、第１領域Ｓ１または第２領域Ｓ２と重なる第１区域２９Ａは、注視点Ｇと重なる領域を含む。また、第２区域２９Ｂは第１区域２９Ａの外側に位置する副表示部１９を含む（図１８Ｂ参照）。
複数の区画３９それぞれが有する駆動回路（ソースドライバ回路３１およびゲートドライバ回路３３）の動作は機能回路４０により制御される。例えば、第２区域２９Ｂは、前述した安定注視野、誘導視野、および補助視野が含まれる第３領域Ｓ３と重なる区域であり、ユーザの識別力が低い区域である。よって、画像表示時において、単位時間当たりの画像データの書き換え回数（以下、「画像書き換え回数」ともいう。）を、第１区域２９Ａより第２区域２９Ｂを少なくしても、ユーザが感じる実質的な表示品位（以下、「実質的な表示品位」ともいう。）の低下は少ない。すなわち、第２区域２９Ｂに含まれる副表示部１９の駆動周波数（「第２駆動周波数」ともいう。）を第１区域２９Ａに含まれる副表示部１９の駆動周波数（「第１駆動周波数」ともいう。）よりも低くしても、実質的な表示品位の低下は少ない。
駆動周波数を低くすると、表示装置の消費電力を低減できる。その一方で、駆動周波数を低くすると、表示品位も低下する。特に、動画表示時の表示品位が低下する。本発明の一態様によれば、第２駆動周波数を第１駆動周波数よりも低くすることで、ユーザの視認性が低い区域の消費電力を低減しつつ、実質的な表示品位の低下を抑制できる。本発明の一態様によれば、表示品位の維持と消費電力の低減を両立できる。
第１駆動周波数は、３０Ｈｚ以上５００Ｈｚ以下、好ましくは６０Ｈｚ以上５００Ｈｚ以下とすればよい。第２駆動周波数は第１駆動周波数以下が好ましく、第１駆動周波数の１／２以下がより好ましく、第１駆動周波数の１／５以下がより好ましい。
また、第３領域Ｓ３に重なる副表示部１９のうち、第１区域２９Ａからより遠い区域を第３区域２９Ｃと設定し（図１８Ｃ参照）、第３区域２９Ｃに含まれる副表示部１９の駆動周波数（「第３駆動周波数」ともいう。）を第２区域２９Ｂよりも低くしてもよい。第３駆動周波数は第２駆動周波数以下が好ましく、第２駆動周波数の１／２以下がより好ましく、第２駆動周波数の１／５以下がより好ましい。画像書き換え回数を著しく少なくすることで、消費電力をさらに低減できる。また、必要に応じて、画像データの書き換えを停止してもよい。画像データの書き換えを停止することで、消費電力をさらに低減できる。
このような駆動方法を行なう場合、画素回路５１を構成するトランジスタにオフ電流が極めて少ないトランジスタを用いると好適である。例えば、画素回路５１を構成するトランジスタにＯＳトランジスタを用いると好適である。ＯＳトランジスタはオフ電流が著しく低いため、画素回路５１に供給された画像データを長期間保持できる。特にトランジスタ５２ＡにＯＳトランジスタを用いると好適である。
また、表示部１３に表示する映像シーンが変わる場合など、直前の画像よりも明るさ、コントラスト、または色調などが大きく異なる画像が表示される場合がある。このような場合、第１区域２９Ａと、第１区域２９Ａよりも駆動周波数が低い区域の間で、画像が切り換わるタイミングにずれが生じるため、両区域間の間で明るさ、コントラスト、または色調などが大きく異なり、実質的な表示品位が損なわれる恐れがある。このように映像シーンが変わる場合などでは、一旦、第１区域２９Ａ以外の区域も第１区域２９Ａと同じ駆動周波数で画像データの書き換えを行ない、その後に第１区域２９Ａ以外の区域の駆動周波数を低下させればよい。
また、注視点Ｇの変動量が一定量を越えたと判断した場合、第１区域２９Ａ以外の区域も第１区域２９Ａと同じ駆動周波数で画像データの書き換えを行ない、変動量が一定量以内であると判断した場合に、第１区域２９Ａ以外の区域の駆動周波数を低下させてもよい。また、注視点Ｇの変動量が少ないと判断した場合、第１区域２９Ａ以外の区域の駆動周波数をさらに低下させてもよい。
また、表示装置１０Ｂが、画像データを一時的に保持する記憶装置であるフレームメモリを有さない場合、もしくは、表示部１３全体に対して１つのフレームメモリを有する場合、第２駆動周波数および第３駆動周波数は、どちらも第１駆動周波数の整数分の１にする必要がある。
複数の副表示部１９それぞれに対応するフレームメモリを設けることで、第２駆動周波数および第３駆動周波数を第１駆動周波数の整数分の１に限らず、任意の値に設定できる。第２駆動周波数および第３駆動周波数を任意の値に設定することによって、駆動周波数の設定自由度を高めることができる。よって、実質的な表示品位の低下を低減できる。
図１９は、副表示部１９毎にフレームメモリ４４３を有する表示装置１０Ｂの構成例を説明するブロック図である。図１９において、入出力回路８０は、画像情報入力部４６１およびクロック信号入力部４６２を有する。また、機能回路４０は、画像データ一時記憶部４６３、動作パラメータ設定部４６４、内部クロック信号生成部４６５、画像処理部４６６、メモリコントローラ４６７、および複数のフレームメモリ４４３を有する。
複数のフレームメモリ４４３の一は、複数の副表示部１９の一に表示する画像データを保持する機能を有する。例えば、フレームメモリ４４３［１，１］は、副表示部１９［１，１］に表示する画像データを保持する機能を有する。同様に、フレームメモリ４４３［ｍ，ｎ］は、副表示部１９［ｍ，ｎ］に表示する画像データを保持する機能を有する。
また、複数の副表示部１９の一は、複数の区画３９の一と電気的に接続される。図１９において、複数の区画３９のそれぞれは、ソースドライバ回路３１、ゲートドライバ回路３３、タイミングコントローラ４４１、および入出力回路４４２を有する。
画像情報入力部４６１には、表示部１３に表示する画像データ、および表示装置１０Ｂの動作パラメータが外部から供給される。クロック信号入力部４６２には、クロック信号が外部から供給される。また、該クロック信号は、クロック信号入力部４６２を介して内部クロック信号生成部４６５に供給される。
内部クロック信号生成部４６５は、外部から供給されたクロック信号を用いて、表示装置１０Ｂ内で用いるクロック信号（「内部クロック信号」ともいう。）を生成する機能を有する。内部クロック信号は、画像データ一時記憶部４６３、動作パラメータ設定部４６４、メモリコントローラ４６７、区画３９などに供給され、表示装置１０Ｂを構成する各回路などの動作タイミングを揃えるために用いられる。
画像情報入力部４６１を介して入力された画像データは、画像データ一時記憶部４６３に供給される。また、画像情報入力部４６１を介して入力された動作パラメータは、動作パラメータ設定部４６４に供給される。
画像データ一時記憶部４６３は、供給された画像データを保持し、内部クロック信号に同期して、該画像データを画像処理部４６６に供給する。画像データ一時記憶部４６３を設けることで、外部から画像データが供給されるタイミングと、該画像データを表示装置１０Ｂ内部で処理するタイミングのずれを解消できる。
動作パラメータ設定部４６４は、供給された動作パラメータを保持する機能を有する。動作パラメータは、複数の副表示部１９それぞれについて、駆動周波数、走査方向、解像度の設定などを決定する情報を含む。
画像処理部４６６は、画像データ一時記憶部４６３に保持されている画像データの演算処理を行なう機能を有する。例えば、画像データのコントラスト調整、明るさ調整、およびガンマ補正などを行なう機能を有する。また、画像処理部４６６は、画像データ一時記憶部４６３に保持されている画像データを、副表示部１９毎に分割する機能を有する。
メモリコントローラ４６７は、複数のフレームメモリ４４３の動作を制御する機能を有する。画像処理部４６６で副表示部１９毎に分割された画像データは、複数のフレームメモリ４４３のそれぞれに記憶される。また、複数のフレームメモリ４４３は、それぞれに対応する区画３９からの読み出し要求信号（ｒｅａｄ）に応じて、区画３９に画像データを供給する機能を有する。
なお、図２０に示すように、記憶装置４１をフレームメモリ４４３として用いてもよい。すなわち、記憶装置４１に副表示部１９毎に分割された画像データを記憶してもよい。
また、フレームメモリ４４３は、機能回路４０以外に設けてもよい。また、フレームメモリ４４３を表示装置１０Ｂ以外の半導体装置に設けてもよい。
なお、表示部１３に設定する区域は、第１区域２９Ａ、第２区域２９Ｂ、および第３区域２９Ｃの３つに限定されない。表示部１３に４以上の区域を設定してもよい。表示部１３に複数の区域を設定し、段階的に駆動周波数を低くすることで、実質的な表示品位の低下をより少なくすることができる。
また、第１区域２９Ａに表示する画像に対して、前述したアップコンバート処理を行なってもよい。第１区域２９Ａにアップコンバート処理された画像を表示することで、表示品位を高めることができる。また、第１区域２９Ａ以外の区域に表示する画像に対して、前述したアップコンバート処理を行なってもよい。第１区域２９Ａ以外の区域にアップコンバート処理された画像を表示することで、第１区域２９Ａ以外の区域の駆動周波数を低下させた場合の実質的な表示品位の低下をより少なくすることができる。
なお、第１区域２９Ａに表示する画像のアップコンバート処理を高精度なアルゴリズムで行ない、第１区域２９Ａ以外の区域に表示する画像のアップコンバート処理を低精度なアルゴリズムで行なってもよい。このような場合においても、第１区域２９Ａ以外の区域の駆動周波数を低下させた場合の実質的な表示品位の低下をより少なくすることができる。
また、副表示部１９毎に行う画像データの書き換えを、全ての副表示部１９で同時に行うことで、高速書き換えが実現できる。すなわち、区画３９毎に行う画像データの書き換えを、全ての区画３９で同時に行うことで、高速書き換えが実現できる。
一般に、ソースドライバ回路は、線順次駆動の場合、ゲートドライバ回路が１行分の画素を選択している間に、１行分の全ての画素に、同時に画像データを書き込む。例えば、表示部１３が副表示部１９に分割されておらず、解像度が４０００×２０００画素である場合、ゲートドライバ回路が１行分の画素を選択している間に、ソースドライバ回路は４０００個の画素に画像データを書き込む必要がある。フレーム周波数が１２０Ｈｚの場合、１フレームの時間は約８．３ｍｓｅｃである。よって、ゲートドライバ回路は２０００行の画素を約８．３ｍｓｅｃで選択する必要があり、１行分の画素が選択される時間、つまり、１画素当たりの画像データの書き込み時間は約４．１７μｓｅｃとなる。すなわち、表示部の解像度が高くなるほど、また、フレーム周波数が高くなるほど、十分な画像データの書き換え時間の確保が難しくなる。
本実施の形態で例示した表示装置１０Ｂは、表示部１３が行方向に４分割されている。よって、１つの副表示部１９において、１画素当たりの画像データの書き込み時間を、表示部１３が分割されていない場合より４倍長くできる。本発明の一態様によれば、フレーム周波数を２４０Ｈｚ、さらには３６０Ｈｚにした場合でも画像データの書き換え時間の確保が容易になるため、表示品位の高い表示装置が実現できる。
また、本実施の形態で例示した表示装置１０Ｂは、表示部１３が行方向に４分割されているため、ソースドライバ回路と画素回路を電気的に接続する配線ＳＬの長さが４分の１になる。このため、配線ＳＬの抵抗値および寄生容量がそれぞれ４分の１になり、画像データの書き込み（書き換え）に必要な時間を短くすることができる。
加えて、本実施の形態で例示した表示装置１０Ｂは、表示部１３が列方向に８分割されているため、ゲートドライバ回路と画素回路を電気的に接続する配線ＧＬの長さが８分の１になる。このため、配線ＧＬの抵抗値および寄生容量がそれぞれ８分の１になり、信号の劣化および遅延が改善し、画像データの書き換え時間の確保が容易になる。
本発明の一態様に係る表示装置１０Ｂによれば、十分な画像データの書き込み時間の確保が容易であるため、表示画像の高速書き換えが実現できる。よって、表示品位の高い表示装置が実現できる。特に、動画表示に優れた表示装置が実現できる。
＜変形例２＞
図２１Ａおよび図２１Ｂに表示装置１０Ａの変形例である表示装置１０Ｃの斜視図を示す。なお、表示装置１０Ｃは表示装置１０Ｂの変形例でもある。図２１Ｂは表示装置１０Ｃが有する各層の構成を説明するための斜視図である。説明の繰り返しを減らすため、主に表示装置１０Ａおよび表示装置１０Ｂと異なる点について説明する。
複数の画素回路５１を含む画素回路群５５、駆動回路３０、機能回路４０、および端子部１４は、同じ層に設けてもよい。表示装置１０Ｃは、層２０に画素回路群５５、駆動回路３０、機能回路４０、および端子部１４を設けている。画素回路群５５、駆動回路３０、および機能回路４０を同じ層に設けることで、それぞれを電気的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減され、消費電力が低減される。
例えば、表示装置１０Ｃに用いるトランジスタとして、ｃ−Ｓｉトランジスタを用いる場合、層２０として単結晶シリコン基板を用いて、画素回路群５５、駆動回路３０、機能回路４０、および端子部１４を設けることができる。また、層２０として単結晶シリコン基板を用いることで、基板１１を省略できる。よって、表示装置１０Ｃの軽量化が実現できる。また、表示装置１０Ｃの生産コストが低減できる。よって、表示装置１０Ｃの生産性が向上する。
なお、表示装置１０Ｃに用いるトランジスタは、ｃ−Ｓｉトランジスタに限らない。表示装置１０Ｃに用いるトランジスタとして、Ｐｏｌｙ−Ｓｉトランジスタ、またはＯＳトランジスタなどの様々なトランジスタを用いることができる。
また、図２１に示す表示装置１０Ｃは、表示部１３がｍ行ｎ列のマトリクス状に配置された副表示部１９で構成されている。よって、画素回路群５５は、ｍ行ｎ列のマトリクス状に配置された区画５９に分けられる。図２２に層２０の平面レイアウト図を示す。図２２ではｍが４、ｎが８である場合の区画５９を示している。
表示装置１０Ｃでは、駆動回路３０が駆動回路３０ａ、駆動回路３０ｂ、駆動回路３０ｃ、および駆動回路３０ｄの４つの領域に分けて設けられている。駆動回路３０ａ、駆動回路３０ｂ、駆動回路３０ｃ、および駆動回路３０ｄは、画素回路群５５の外側に設けられる。具体的には、画素回路群５５外周の４辺のうち、第１の辺側に駆動回路３０ａが設けられ、画素回路群５５を介して第１の辺と向かい合う第３の辺側に駆動回路３０ｃが設けられ、第２の辺側に駆動回路３０ｂが設けられ、画素回路群５５を介して第２の辺と向かい合う第４の辺側に駆動回路３０ｄが設けられている。
駆動回路３０ａおよび駆動回路３０ｃは、それぞれが１６個のゲートドライバ回路３３を有する。駆動回路３０ｂおよび駆動回路３０ｄは、それぞれが１６個のソースドライバ回路３１を有する。ゲートドライバ回路３３の１つは、区画５９の１つに含まれる複数の画素回路５１と電気的に接続される。ソースドライバ回路３１の１つは、区画５９の１つに含まれる複数の画素回路５１と電気的に接続される。
図２２では、区画５９［１，１］と電気的に接続するゲートドライバ回路３３をゲートドライバ回路３３［１，１］と示し、区画５９［１，１］と電気的に接続するソースドライバ回路３１をソースドライバ回路３１［１，１］と示している。同様に、区画５９［４，８］と電気的に接続するゲートドライバ回路３３をゲートドライバ回路３３［４，８］と示し、区画５９［４，８］と電気的に接続するソースドライバ回路３１をソースドライバ回路３１［４，８］と示している。
また、駆動回路３０ａがゲートドライバ回路３３［１，１］乃至ゲートドライバ回路３３［１，４］、ゲートドライバ回路３３［２，１］乃至ゲートドライバ回路３３［２，４］、ゲートドライバ回路３３［３，１］乃至ゲートドライバ回路３３［３，４］、およびゲートドライバ回路３３［４，１］乃至ゲートドライバ回路３３［４，４］を有する。また、駆動回路３０ｂがソースドライバ回路３１［１，１］乃至ソースドライバ回路３１［１，８］、およびソースドライバ回路３１［２，１］乃至ソースドライバ回路３１［２，８］を有する。また、駆動回路３０ｃがゲートドライバ回路３３［１，５］乃至ゲートドライバ回路３３［１，８］、ゲートドライバ回路３３［２，５］乃至ゲートドライバ回路３３［２，８］、ゲートドライバ回路３３［３，５］乃至ゲートドライバ回路３３［３，８］、およびゲートドライバ回路３３［４，５］乃至ゲートドライバ回路３３［４，８］を有する。また、駆動回路３０ｄがソースドライバ回路３１［３，１］乃至ソースドライバ回路３１［３，８］、およびソースドライバ回路３１［４，１］乃至ソースドライバ回路３１［４，８］を有する。
層２０に設ける画素回路群５５、駆動回路３０、および機能回路４０の配置は、図２２に示す構成に限定されない。例えば、図２３に示す構成でもよい。図２３では、駆動回路３０が駆動回路３０ａおよび駆動回路３０ｂの２つの領域に分けて設けられている。例えば、駆動回路３０ａに３２個のゲートドライバ回路３３（ゲートドライバ回路３３［１，１］乃至ゲートドライバ回路３３［４，８］）が設けられ、駆動回路３０ｂに３２個のソースドライバ回路３１（ソースドライバ回路３１［１，１］乃至ソースドライバ回路３１［４，８］）が設けられている。
なお、本発明の一態様に係る表示装置１０Ｂおよび表示装置１０Ｃでは、表示部１３を３２の副表示部１９に分割する場合を例示した。ただし、本発明の一態様に係る表示装置１０Ｂおよび表示装置１０Ｃの表示部１３を、３２分割に限らず、１６分割、６４分割、または１２８分割などにしてもよい。表示部１３の分割数を増やすと、ユーザが感じる実質的な表示品位の低下をより少なくすることができる。
本実施の形態で例示した構成例、およびそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、ｐ行ｑ列（ｐおよびｑは、それぞれ２以上の整数）のマトリクス状に配置された複数の画素２３０を有する副表示部１９の構成例について説明する。図２４Ａは、副表示部１９を説明するブロック図である。副表示部１９は、区画３９に設けられているソースドライバ回路３１およびゲートドライバ回路３３と、電気的に接続される。
図２４Ａでは、ｐ行１列目の画素２３０を画素２３０［ｐ，１］と示し、１行ｑ列目の画素２３０を画素２３０［１，ｑ］と示し、ｐ行ｑ列目の画素２３０を画素２３０［ｐ，ｑ］と示している。
ゲートドライバ回路３３に含まれる回路は、例えば走査線駆動回路として機能する。ソースドライバ回路３１に含まれる回路は、例えば信号線駆動回路として機能する。
例えば、画素２３０を構成するトランジスタにＯＳトランジスタを用い、駆動回路を構成するトランジスタにＳｉトランジスタを用いてもよい。ＯＳトランジスタはオフ電流が低いため、消費電力を低減できる。また、ＳｉトランジスタはＯＳトランジスタよりも動作速度が速いため、駆動回路に用いると好適である。また、表示装置によっては、画素２３０を構成するトランジスタと駆動回路を構成するトランジスタの双方にＯＳトランジスタを用いてもよい。また、表示装置によっては、画素２３０を構成するトランジスタと駆動回路を構成するトランジスタの双方にＳｉトランジスタを用いてもよい。また、表示装置によっては、画素２３０を構成するトランジスタにＳｉトランジスタを用い、駆動回路を構成するトランジスタにＯＳトランジスタを用いてもよい。
また、画素２３０を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。また、駆動回路を構成するトランジスタに、ＳｉトランジスタとＯＳトランジスタの双方を用いてもよい。
また、図２４Ａでは、各々が略平行に配設され、かつ、ゲートドライバ回路３３によって電位が制御されるｐ本の配線ＧＬと、各々が略平行に配設され、かつ、ソースドライバ回路３１によって電位が制御されるｑ本の配線ＳＬと、を示している。例えば、ｒ行目（ｒは任意の数を示し、本実施の形態などでは１以上ｐ以下の整数である。）に配置されている画素２３０は、ｒ番目の配線ＧＬを介してゲートドライバ回路３３と電気的に接続される。また、ｓ列目（ｓは任意の数を示し、本実施の形態などでは１以上ｑ以下の整数である。）に配置されている画素２３０は、ｓ番目の配線ＳＬを介してソースドライバ回路３１と電気的に接続される。
なお、１つの行に含まれる画素２３０と電気的に接続する配線ＧＬは１本とは限らない。また、１つの列に含まれる画素２３０と電気的に接続する配線ＳＬは１本とは限らない。また、配線ＧＬと配線ＳＬは一例であり、画素２３０と接続する配線は、配線ＧＬと配線ＳＬに限らない。
赤色光を制御する画素２３０、緑色光を制御する画素２３０、および青色光を制御する画素２３０をストライプ状に配置し、これらをまとめて１つの画素２４０として機能させ、それぞれの画素２３０の発光量（発光輝度）を制御することで、フルカラー表示が実現できる。言い換えると、当該３つの画素２３０はそれぞれが副画素として機能する。すなわち、３つの副画素は、それぞれが赤色光、緑色光、または青色光の、発光量などを制御する（図２４Ｂ１参照。）。なお、３つの副画素それぞれが制御する光の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の組み合わせに限らず、シアン（Ｃ）、マゼンタ（Ｍ）、黄（Ｙ）であってもよい（図２４Ｂ２参照。）。
画素２４０を１９２０×１０８０のマトリクス状に配置すると、いわゆる２Ｋ解像度でフルカラー表示可能な表示部１３を実現できる。また、例えば、画素２４０を３８４０×２１６０のマトリクス状に配置すると、いわゆる４Ｋ解像度でフルカラー表示可能な表示部１３を実現できる。また、例えば、画素２４０を７６８０×４３２０のマトリクス状に配置すると、いわゆる８Ｋ解像度でフルカラー表示可能な表示部１３を実現できる。画素２４０を増やすことで、１６Ｋさらには３２Ｋの解像度でフルカラー表示可能な表示部１３を実現することも可能である。
また、１つの画素２４０を構成する３つの画素２３０の配置は、デルタ配置でもよい（図２４Ｂ３参照。）。具体的には、１つの画素２４０を構成する３つの画素２３０それぞれの中心点を結ぶ線が、三角形になるように配置してもよい。なお、画素２３０の配置は、ストライプ配置およびデルタ配置に限らない。画素２３０の配置を、ジグザグ配置、Ｓストライプ配置、ベイヤー配置、またはペンタイル配置にしてもよい。
また、３つの副画素（画素２３０）それぞれの面積は同じでなくてもよい。発光色によって発光効率および信頼性などが異なる場合、発光色毎に副画素の面積を変えてもよい（図２４Ｂ４参照。）。
また、４つの副画素をまとめて１つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図２４Ｂ５参照。）。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する３つの副画素に、黄色光を制御する副画素を加えてもよい（図２４Ｂ６参照。）。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する３つの副画素に、白色光を制御する副画素を加えてもよい（図２４Ｂ７参照。）。
１つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせて用いることにより、中間調の再現性を高めることができる。よって、表示品位を高めることができる。
また、本発明の一態様の表示装置は、さまざまな規格の色域を再現できる。例えば、テレビ放送で使われるＰＡＬ（Ｐｈａｓｅ　Ａｌｔｅｒｎａｔｉｎｇ　Ｌｉｎｅ）規格およびＮＴＳＣ（Ｎａｔｉｏｎａｌ　Ｔｅｌｅｖｉｓｉｏｎ　Ｓｙｓｔｅｍ　Ｃｏｍｍｉｔｔｅｅ）規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子装置に用いる表示装置で広く使われているｓＲＧＢ（ｓｔａｎｄａｒｄ　ＲＧＢ）規格およびＡｄｏｂｅ　ＲＧＢ規格、ＨＤＴＶ（Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、ハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．７０９（Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｕｎｉｏｎ　Ｒａｄｉｏｃｏｍｍｕｎｉｃａｔｉｏｎ　Ｓｅｃｔｏｒ　Ｂｒｏａｄｃａｓｔｉｎｇ　Ｓｅｒｖｉｃｅ（Ｔｅｌｅｖｉｓｉｏｎ）　７０９）規格、デジタルシネマ映写で使われるＤＣＩ−Ｐ３（Ｄｉｇｉｔａｌ　Ｃｉｎｅｍａ　Ｉｎｉｔｉａｔｉｖｅｓ　Ｐ３）規格、ＵＨＤＴＶ（Ｕｌｔｒａ　Ｈｉｇｈ　Ｄｅｆｉｎｉｔｉｏｎ　Ｔｅｌｅｖｉｓｉｏｎ、スーパーハイビジョンともいう）で使われるＩＴＵ−Ｒ　ＢＴ．２０２０（ＲＥＣ．２０２０（Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　２０２０））規格などの色域を再現することができる。
また、１つの画素２４０に受光素子を含む画素２３１を設けてもよい。図２５Ａに示す画素２４０は、緑色光を呈する画素２３０（Ｇ）、青色光を呈する画素２３０（Ｂ）、赤色光を呈する画素２３０（Ｒ）、および、受光素子を有する画素２３１（Ｓ）がストライプ状に配置されている。なお、本明細書などでは、画素２３１を「撮像画素」ともいう。
画素２３１が有する受光素子は、可視光を検出する素子であることが好ましく、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色などの色の光のうち一つまたは複数を検出する素子がより好ましい。また、画素２３１が有する受光素子は、赤外光を検出する素子であってもよい。
図２５Ａに示す画素２４０には、ストライプ配置が適用されている。なお、受光素子を有する画素２３１で特定の色の光を検出する場合は、当該色の光を呈する画素２３０を画素２３１の隣に配置することで検出精度を高めることができ、好ましい。
図２５Ｂに示す画素２４０には、３つの画素２３０と１つの画素２３１がマトリクス配置されている。図２５Ｂでは、赤色光を呈する画素２３０が受光素子を有する画素２３１と行方向に隣接し、青色光を呈する画素２３０と緑色光を呈する画素２３０が行方向に隣接する例を示すが、これに限定されない。
図２５Ｃに示す画素２４０は、Ｓストライプ配置に画素２３１を追加した構成を有する。図２５Ｃの画素２４０は、１つの縦長の画素２３０と、２つの横長の画素２３０と、１つの横長の画素２３１と、を有する。なお、縦長の画素２３０は、Ｒ、Ｇ、Ｓのいずれかであってもよく、横長の副画素の並び順にも限定はない。
図２５Ｄでは、画素２４０ａと画素２４０ｂが交互に配置されている例を示す。画素２４０ａは、青色光を呈する画素２３０、緑色光を呈する画素２３０、および受光素子を有する画素２３１を有する。また、画素２４０ｂは、赤色光を呈する画素２３０、緑色光を呈する画素２３０、および受光素子を有する画素２３１を有する。画素２４０ａと画素２４０ｂを併せて１つの画素２４０として機能させる。図２５Ｄでは、画素２４０ａと画素２４０ｂの双方が、緑色光を呈する画素２３０と画素２３１を有しているが、これに限定されない。画素２３１を、画素２４０ａと画素２４０ｂの双方が有することで、撮像画素の精細度を高めることができる。
図２５Ｅは、画素２３０および画素２３１の配置に六方最密充填型のレイアウトを適用した例を示している。六方最密充填型のレイアウトとすることで、各副画素の開口率を高めることができ好ましい。また、図２５Ｅでは、画素２３０および画素２３１の上面形状が、六角形である例を示している。
図２５Ｆに示す画素２４０は、横１列に画素２３０が配置され、その下に画素２３１が配置されている例である。
図２５Ｇに示す画素２４０は、横１列に画素２３０、及び、画素２３０Ｘが配置され、その下に画素２３１が配置されている例である。
画素２３０Ｘとしては、例えば、赤外光（ＩＲ）を呈する画素２３０を適用できる。すなわち、画素２３０Ｘは、赤外光（ＩＲ）を発する発光素子６１を有する。この場合、画素２３１は、赤外光を検出する受光素子を有することが好ましい。例えば、可視光を発する画素２３０で画像を表示しながら、副画素Ｘが発する赤外光の反射光を画素２３１で検出できる。
また、１つの画素２４０に複数の画素２３１を設けてもよい。この場合、複数の画素２３１で検出する光の波長域は同じであってもよく、異なっていてもよい。例えば、複数の画素２３１の一部が可視光を検出し、他の一部が赤外光を検出してもよい。
また、画素２３１は全ての画素２４０に設けなくてもよい。一定の画素数毎に、画素２３１を含む画素２４０を設けてもよい。
画素２３１を用いて、もしくは、画素２３１と前述したセンサ１２５を用いて、例えば、指紋、掌紋、虹彩、網膜、脈形状（静脈形状、動脈形状を含む）、または顔などを用いた個人認証のための情報を検出できる。また、画素２３１を用いて、もしくは、画素２３１とセンサ１２５を用いて、ユーザの瞬き回数、瞼の挙動、瞳孔の大きさ、体温、脈拍、血液中の酸素飽和度などを計測し、ユーザの疲労度および健康状態などを検出できる。
ユーザの視線の動き、まばたきの回数、および、まばたきのリズムなどを用いて、電子装置の操作を実現できる。具体的には、画素２３１を用いて、もしくは、画素２３１とセンサ１２５を用いて、ユーザの視線の動き、まばたきの回数、および、まばたきのリズムなどの情報を検出し、これらの情報の一もしくは複数の組み合わせを電子装置の操作信号として用いればよい。例えば、まばたきをマウスのクリック動作に置き換えることも可能である。視線の動き、および、まばたきを検出することにより、ユーザは手に何も持たない状態で電子装置の入力操作を行なえる。よって、電子装置の操作性を高めることができる。
また、表示装置１０に複数の撮像画素（画素２３１）を設けることで、当該複数の撮像画素を視線検出部１０２として用いることができる。よって、電子装置の構成部品の数を減らすことができる。よって、電子装置の軽量化、生産性向上、およびコストダウンなどが実現できる。
画素２４０が受光素子を有する画素２３１を有する場合の表示部１３の構成例を図２６に示す。図２６は画素２３１を含む表示部１３を説明するブロック図である。表示部１３はマトリクス状に配置された複数の画素２４０を有する。図２６では、画素２４０として図２５Ｆの画素構成を例示している。
図２６において、表示部１３は第１駆動部１４１、第２駆動部１４３、および読み出し部１４２と電気的に接続される。具体的には、第１駆動部１４１は複数の配線１６１を介して複数の画素２３１と電気的に接続される。１つの配線１６１は、１つの行に配置された複数の画素２３１と電気的に接続される。また、読み出し部１４２は複数の配線１６２を介して複数の画素２３１と電気的に接続される。１つの配線１６２は、１つの列に配置された複数の画素２３１と電気的に接続される。また、第２駆動部１４３は複数の配線１６３を介して読み出し部１４２と電気的に接続される。
なお、１つの画素２３１に接続する配線は、配線１６１と配線１６２に限定されない。画素２３１に配線１６１および配線１６２以外の配線が接続してもよい。
また、第１駆動部１４１、読み出し部１４２、および第２駆動部１４３は、制御部１４４と電気的に接続される。制御部１４４は、第１駆動部１４１、読み出し部１４２、および第２駆動部１４３の動作を制御する機能を備える。
第１駆動部１４１は、行毎に画素２３１を選択する機能を備える。第１駆動部１４１によって選択された行の画素２３１は、撮像データを、配線１６２を介して読み出し部１４２に出力する。
読み出し部１４２は、画素２３１から供給された撮像データを保持して、ノイズ除去処理などを行なう。ノイズ除去処理として、例えば、ＣＤＳ　（Ｃｏｒｒｅｌａｔｅｄ　Ｄｏｕｂｌｅ　Ｓａｍｐｌｉｎｇ：相関２重サンプリング）処理などを行なってもよい。また、読み出し部１４２は、撮像データの増幅機能、撮像データのＡＤ変換機能などを備えてもよい。
第２駆動部１４３は、読み出し部１４２に保持されている撮像データを順次選択し、撮像データを出力端子ＯＵＴから外部に出力させる機能を備える。
なお、図２４に示した通り、複数の画素２３０はソースドライバ回路３１およびゲートドライバ回路３３と電気的に接続するが、図２６には示していない。また、図２６では、表示部１３に対して、１つの第１駆動部１４１、１つの読み出し部１４２、１つの第２駆動部１４３、および制御部１４４を設ける例を示しているが、これらを副表示部１９毎に設けてもよい。
副表示部１９毎に、第１駆動部１４１、読み出し部１４２、第２駆動部１４３、および制御部１４４を設けることで、撮像動作不要と判断した領域に係る第１駆動部１４１、読み出し部１４２、第２駆動部１４３、および制御部１４４の動作速度を遅くすること、もしくはこれらの動作を停止することができる。よって、表示装置の消費電力を低減できる。
また、ソースドライバ回路３１およびゲートドライバ回路３３と同様に、第１駆動部１４１、読み出し部１４２、第２駆動部１４３、および制御部１４４は、層２０に設ければよい。
＜画素２３１の回路構成例＞
図２７Ａは、画素２３１の回路構成例を説明する回路図である。画素２３１は、受光素子７１（「光電変換素子」または「撮像素子」ともいう。）および画素回路７２を有する。なお、本明細書などでは、画素回路７２を「撮像画素回路」という場合がある。
画素回路７２は、トランジスタ１３２と、読み出し回路７３と、を有する。読み出し回路７３は、トランジスタ１３３、トランジスタ１３４、トランジスタ１３５、およびキャパシタ１３８を有する。なお、キャパシタ１３８を設けない構成としてもよい。
受光素子７１の一方の電極（カソード）は、トランジスタ１３２のソースまたはドレインの一方と電気的に接続される。トランジスタ１３２のソースまたはドレインの他方は、トランジスタ１３３のソースまたはドレインの一方と電気的に接続される。トランジスタ１３３のソースまたはドレインの一方は、キャパシタ１３８の一方の電極と電気的に接続される。キャパシタ１３８の一方の電極は、トランジスタ１３４のゲートと電気的に接続される。トランジスタ１３４のソースまたはドレインの一方は、トランジスタ１３５のソースまたはドレインの一方と電気的に接続される。
ここで、トランジスタ１３２のソースまたはドレインの他方、トランジスタ１３３のソースまたはドレインの一方、キャパシタ１３８の一方の電極、トランジスタ１３４のゲートを接続する配線をノードＦＤとする。ノードＦＤは電荷検出部として機能させることができる。
受光素子７１の他方の電極（アノード）は、配線１２１と電気的に接続される。トランジスタ１３２のゲートは、配線１２７と電気的に接続される。トランジスタ１３３のソースまたはドレインの他方は、配線１２２と電気的に接続される。トランジスタ１３４のソースまたはドレインの他方は、配線１２３に電気的に接続される。トランジスタ１３３のゲートは、配線１２６と電気的に接続される。トランジスタ１３５のゲートは、配線１２８と電気的に接続される。キャパシタ１３８の他方の電極は、例えばＧＮＤ配線などの基準電位線と電気的に接続される。トランジスタ１３５のソースまたはドレインの他方は、配線３５２と電気的に接続される。
配線１２７、配線１２６、配線１２８は、各トランジスタのオン状態、オフ状態を制御する信号線としての機能を備える。配線３５２は出力線としての機能を備える。
配線１２１、配線１２２、配線１２３は、電源線としての機能を備える。図２７Ａに示す構成は受光素子７１のカソード側がトランジスタ１３２と電気的に接続する構成であり、ノードＦＤを高電位にリセット可能な構成である。よって、配線１２２は高電位（配線１２１よりも高い電位）とする。
なお、図２７Ａでは、受光素子７１のカソード側がノードＦＤと電気的に接続する構成を示したが、受光素子７１のアノード側がトランジスタ１３２のソースまたはドレインの一方と電気的に接続する構成としてもよい。この場合は、ノードＦＤを低電位にリセットして動作させる構成であるため、配線１２２は低電位（配線１２１よりも低い電位）とすればよい。
トランジスタ１３２は、ノードＦＤの電位を制御する機能を備える。トランジスタ１３２を「転送トランジスタ」ともいう。トランジスタ１３３は、ノードＦＤの電位をリセットする機能を備える。トランジスタ１３３を「リセットトランジスタ」ともいう。トランジスタ１３４はソースフォロア回路として機能し、ノードＦＤの電位を画像データとして配線３５２に出力することができる。トランジスタ１３５は画像データを出力する画素を選択する機能を備える。トランジスタ１３４を「増幅トランジスタ」ともいう。トランジスタ１３５を「選択トランジスタ」ともいう。
また、図２７Ｂに示すように、受光素子７１とトランジスタ１３２を一組として、複数組の受光素子７１とトランジスタ１３２を１つのノードＦＤと電気的に接続する構成としてもよい。すなわち、複数組の受光素子７１とトランジスタ１３２を１つの読み出し回路７３と電気的に接続する構成としてもよい。
１つの読み出し回路７３を複数組の受光素子７１とトランジスタ１３２で共用することで、画素２３１の１つ当たりの占有面積を低減することができる。よって、画素２３１の実装密度を高めることができる。例えば、読み出し回路７３を層２０に形成し、受光素子７１とトランジスタ１３２を層５０に形成してもよい。また、受光素子７１は層６０に形成してもよい。
図２７Ｂでは、１組目の受光素子７１とトランジスタ１３２を、受光素子７１＿１、トランジスタ１３２＿１と示している。トランジスタ１３２＿１のゲートは配線１２７＿１と電気的に接続される。また、２組目の受光素子７１とトランジスタ１３２を、受光素子７１＿２、トランジスタ１３２＿２と示している。トランジスタ１３２＿２のゲートは配線１２７＿２と電気的に接続される。また、ｋ組目（ｋは１以上の整数）の受光素子７１とトランジスタ１３２を、受光素子７１＿ｋ、トランジスタ１３２＿ｋと示している。トランジスタ１３２＿ｋのゲートは配線１２７＿ｋと電気的に接続される。
図２７Ｂに示す構成の場合、１組の受光素子７１とトランジスタ１３２を１つの画素２３１と見なすことができる。図２７Ｂでは、受光素子７１＿１とトランジスタ１３２＿１で構成する画素２３１を画素２３１＿１と示している。また、受光素子７１＿２とトランジスタ１３２＿２で構成する画素２３１を画素２３１＿２と示している。また、受光素子７１＿ｋとトランジスタ１３２＿ｋで構成する画素２３１を画素２３１＿ｋと示している。また、図２７Ｂに示す構成の場合、トランジスタ１３２が画素回路７２に相当する。
＜発光素子の構成例＞
本発明の一態様に係る表示装置に用いることができる発光素子６１について説明する。
図２８Ａに示すように、発光素子６１は、一対の電極（導電体１７１、導電体１７３）の間に、ＥＬ層１７２を備える。ＥＬ層１７２は、層４４２０、発光層４４１１、層４４３０などの複数の層で構成することができる。層４４２０は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを備えることができる。発光層４４１１は、例えば発光性の化合物を備える。層４４３０は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を備えることができる。
一対の電極間に設けられた層４４２０、発光層４４１１および層４４３０を備える構成は単一の発光ユニットとして機能することができ、本明細書などでは図２８Ａの構成をシングル構造と呼ぶ。
また、図２８Ｂは、図２８Ａに示す発光素子６１が備えるＥＬ層１７２の変形例である。具体的には、図２８Ｂに示す発光素子６１は、導電体１７１上の層４４３０−１と、層４４３０−１上の層４４３０−２と、層４４３０−２上の発光層４４１１と、発光層４４１１上の層４４２０−１と、層４４２０−１上の層４４２０−２と、層４４２０−２上の導電体１７３と、を備える。例えば、導電体１７１を陽極とし、導電体１７３を陰極とした場合、層４４３０−１が正孔注入層として機能し、層４４３０−２が正孔輸送層として機能し、層４４２０−１が電子輸送層として機能し、層４４２０−２が電子注入層として機能する。または、導電体１７１を陰極とし、導電体１７３を陽極とした場合、層４４３０−１が電子注入層として機能し、層４４３０−２が電子輸送層として機能し、層４４２０−１が正孔輸送層として機能し、層４４２０−２が正孔注入層として機能する。このような層構造とすることで、発光層４４１１に効率よくキャリアを注入し、発光層４４１１内におけるキャリアの再結合の効率を高めることが可能となる。
なお、図２８Ｃに示すように層４４２０と層４４３０との間に複数の発光層（発光層４４１１、発光層４４１２、発光層４４１３）が設けられる構成も、シングル構造の一例である。
また、図２８Ｄに示すように、複数の発光ユニット（ＥＬ層１７２ａ、ＥＬ層１７２ｂ）が中間層（電荷発生層）４４４０を介して直列に接続された構成を、本明細書などではタンデム構造またはスタック構造と呼ぶ。なお、タンデム構造とすることで、高輝度発光が可能な発光素子が実現できる。
また、発光素子６１を図２８Ｄに示すタンデム構造にする場合、ＥＬ層１７２ａとＥＬ層１７２ｂそれぞれの発光色を同じにしてもよい。例えば、ＥＬ層１７２ａおよびＥＬ層１７２ｂの発光色を、どちらも緑色にしてもよい。
なお、赤色光（Ｒ）を発する発光素子６１、緑色光（Ｇ）を発する発光素子６１、および青色光（Ｂ）を発する発光素子６１をそれぞれ副画素として用いて、これら３つの副画素で１つの画素を構成することで、フルカラー表示が実現できる。１つの画素がＲ、Ｇ、Ｂの３種類の副画素を含む場合、それぞれの発光素子６１をタンデム構造としてもよい。具体的には、Ｒの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、赤色発光が可能な材料を有し、Ｇの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、緑色発光が可能な材料を有し、Ｂの副画素のＥＬ層１７２ａ、およびＥＬ層１７２ｂは、それぞれ、青色発光が可能な材料を備える。言い換えると、発光層４４１１と発光層４４１２の材料が同じでもよい。ＥＬ層１７２ａとＥＬ層１７２ｂの発光色を同じにすることで、単位発光輝度あたりの電流密度を低減できる。よって、発光素子６１の信頼性を高めることができる。
発光素子の発光色は、ＥＬ層１７２を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）などの発光を示す発光物質を２以上含んでもよい。白色の光を発する発光素子は、発光層に２種類以上の発光物質を含む構成とすることが好ましい。白色発光を得るには、２以上の発光物質の各々の発光が補色の関係となるような発光物質を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることができる。また、発光層を３つ以上備える発光素子の場合も同様である。
発光層には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質を２以上含むことが好ましい。または、発光物質を２以上有し、それぞれの発光物質の発光は、Ｒ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含むことが好ましい。また、発光物質として、近赤外光を発する物質を用いることもできる。
発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。
＜発光素子の形成方法＞
以下では、発光素子６１の形成方法の一例について説明する。
図２９Ａに、発光素子６１の上面概略図を示す。発光素子６１は、赤色を呈する発光素子６１Ｒ、緑色を呈する発光素子６１Ｇ、および青色を呈する発光素子６１Ｂをそれぞれ複数有する。図２９Ａでは、各発光素子の区別を簡単にするため、各発光素子の発光領域内にＲ、Ｇ、Ｂの符号を付している。また、図２９Ａでは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）の３つの発光色を有する構成について例示したがこれに限定されない。例えば、４つ以上の色を有する構成としてもよい。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれマトリクス状に配列している。図２９Ａは、一方向に同一の色の発光素子を配置する、いわゆるストライプ配置を示しているが、発光素子の配置方法はこれに限定されない。
発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂとしては、ＯＬＥＤ（Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）、またはＱＯＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ　Ｏｒｇａｎｉｃ　Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）などの有機ＥＬ素子を用いることが好ましい。ＥＬ素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　Ａｃｔｉｖａｔｅｄ　Ｄｅｌａｙｅｄ　Ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料）などが挙げられる。
図２９Ｂは、図２９Ａ中の一点鎖線Ａ１−Ａ２に対応する断面概略図である。図２９Ｂには、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの断面を示している。発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂは、それぞれ絶縁体３６３上に設けられ、画素電極として機能する導電体１７１、および共通電極として機能する導電体１７３を有する。絶縁体３６３としては、無機絶縁膜および有機絶縁膜の一方または双方を用いることができる。絶縁体３６３として、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物絶縁膜および窒化物絶縁膜が挙げられる。
発光素子６１Ｒは、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３との間に、ＥＬ層１７２Ｒを有する。ＥＬ層１７２Ｒは、少なくとも赤色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子６１Ｇが有するＥＬ層１７２Ｇは、少なくとも緑色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子６１Ｂが有するＥＬ層１７２Ｂは、少なくとも青色の波長域に強度を有する光を発する発光性の有機化合物を有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ発光性の有機化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。
画素電極として機能する導電体１７１は、発光素子毎に設けられている。また、共通電極として機能する導電体１７３は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電体１７１と共通電極として機能する導電体１７３のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。画素電極として機能する導電体１７１を透光性、共通電極として機能する導電体１７３を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができ、反対に画素電極として機能する導電体１７１を反射性、共通電極として機能する導電体１７３を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。
例えば、発光素子６１Ｒがトップエミッション型である場合、発光素子６１Ｒから射出される光１７５Ｒは、導電体１７３側に射出される。発光素子６１Ｒがトップエミッション型である場合、発光素子６１Ｇから射出される光１７５Ｇは、導電体１７３側に射出される。発光素子６１Ｂがトップエミッション型である場合、発光素子６１Ｂから射出される光１７５Ｂは、導電体１７３側に射出される。
画素電極として機能する導電体１７１の端部を覆って、絶縁体２７２が設けられている。絶縁体２７２の端部は、テーパー形状であることが好ましい。絶縁体２７２には、絶縁体３６３に用いることができる材料と同様の材料を用いることができる。
絶縁体２７２は、隣接する発光素子６１が意図せず電気的に短絡し、誤発光することを防ぐために設ける。また、ＥＬ層１７２の形成にメタルマスクを用いる場合、メタルマスクが導電体１７１に接触しないようにする機能も有する。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、それぞれ画素電極として機能する導電体１７１の上面に接する領域と、絶縁体２７２の表面に接する領域と、を有する。また、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの端部は、絶縁体２７２上に位置する。
図２９Ｂに示すように、異なる色の発光素子間において、２つのＥＬ層の間に隙間が設けられている。このように、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｇが、互いに接しないように設けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。
ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｇは、メタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。
なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。ＭＭＬ構造の表示装置は、メタルマスクを用いずに作製するため、ＭＭ構造の表示装置よりも画素配置および画素形状などの設計自由度が高い。
また、共通電極として機能する導電体１７３上には、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂを覆って、保護層２７１が設けられている。保護層２７１は、上方から各発光素子に水などの不純物が拡散することを防ぐ機能を有する。
保護層２７１としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物膜または窒化物膜が挙げられる。または、保護層２７１としてインジウムガリウム酸化物、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）などの半導体材料を用いてもよい。なお、保護層２７１としては、ＡＬＤ法、ＣＶＤ法、およびスパッタリング法を用いて形成すればよい。なお、保護層２７１として、無機絶縁膜を含む構成について例示したがこれに限定されない。例えば、保護層２７１として、無機絶縁膜と、有機絶縁膜との積層構造としてもよい。
なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ　Ｂａｃｋｓｃａｔｔｅｒｉｎｇ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
保護層２７１として、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層２７１として、ＩＧＺＯを用いる場合、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いることができる。なお、当該混酸アルミニウムエッチング液は、体積比にて、リン酸：酢酸：硝酸：水＝５３．３：６．７：３．３：３６．７およびその近傍の配合とすることができる。
なお、図２９Ｂに示す構造を、後述するＳＢＳ構造と呼称してもよい。
図２９Ｃには、上記とは異なる例を示している。具体的には、図２９Ｃでは、白色の光を呈する発光素子６１Ｗを有する。発光素子６１Ｗは、画素電極として機能する導電体１７１と共通電極として機能する導電体１７３との間に白色の光を呈するＥＬ層１７２Ｗを有する。
ＥＬ層１７２Ｗとしては、例えば、それぞれの発光色が補色の関係になるように選択された、２以上の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のＥＬ層を用いてもよい。
図２９Ｃには、３つの発光素子６１Ｗを並べて示している。左の発光素子６１Ｗの上部には着色層２６４Ｒが設けられている。着色層２６４Ｒは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子６１Ｗの上部には緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗの上部には、青色の光を透過する着色層２６４Ｂが設けられている。これにより、表示装置はカラーの画像を表示することができる。
ここで、隣接する２つの発光素子６１Ｗ間において、ＥＬ層１７２Ｗと、共通電極として機能する導電体１７３とがそれぞれ分離されている。これにより、隣接する２つの発光素子６１Ｗにおいて、ＥＬ層１７２Ｗを介して電流が流れて意図しない発光が生じることを防ぐことができる。特に、ＥＬ層１７２Ｗとして、２つの発光層の間に電荷発生層が設けられる積層型のＥＬ層を用いた場合では、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。
ＥＬ層１７２Ｗおよび共通電極として機能する導電体１７３の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができるため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。
なお、ボトムエミッション型の発光素子の場合は、画素電極として機能する導電体１７１と絶縁体３６３との間に、着色層を設ければよい。
図２９Ｄには、上記とは異なる例を示している。具体的には、図２９Ｄは、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの間に絶縁体２７２が設けられていない構成である。当該構成とすることで、開口率の高い表示装置とすることができる。また、絶縁体２７２を設けないことで、発光素子６１の凹凸が低減されるため、表示装置の視野角が向上する。具体的には、視野角を１５０°以上１８０°未満、好ましくは１６０°以上１８０°未満にできる。
また、保護層２７１は、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面を覆っている。当該構成とすることで、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの側面から入り込みうる不純物（代表的には水など）を抑制することができる。また、隣接する発光素子６１間のリーク電流が低減されるため、彩度およびコントラスト比が向上し、かつ、消費電力が低減する。
また、図２９Ｄに示す構成においては、導電体１７１、ＥＬ層１７２Ｒ、および導電体１７３の上面形状が概略一致する。このような構造は、導電体１７１、ＥＬ層１７２Ｒ、および導電体１７３を形成したのち、レジストマスクなどを用いて一括して形成することができる。このようなプロセスは、導電体１７３をマスクとして、ＥＬ層１７２Ｒ、および導電体１７３を加工することから、セルフアラインパターニングと呼称することもできる。なお、ここではＥＬ層１７２Ｒについて説明したが、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂについても同様の構成とすることができる。
また、図２９Ｄにおいては、保護層２７１上に、さらに保護層２７３が設けられる構造である。例えば、保護層２７１を被覆性の高い膜を成膜可能な装置（代表的にはＡＬＤ装置など）を用いて形成し、保護層２７３を保護層２７１よりも被覆性の低い膜が成膜される装置（代表的には、スパッタリング装置など）にて形成することにより、保護層２７１と、保護層２７３との間に領域２７５を設けることができる。なお、別言すると、領域２７５は、ＥＬ層１７２ＲとＥＬ層１７２Ｇとの間、およびＥＬ層１７２ＧとＥＬ層１７２Ｂとの間に位置する。
なお、領域２７５は、例えば空気、窒素、酸素、二酸化炭素、および第１８族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域２７５には、例えば保護層２７３の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層２７３を成膜する場合、領域２７５には上記の第１８族元素のいずれか一または複数が含まれる場合がある。なお、領域２７５に気体が含まれる場合、ガスクロマトグラフィー法等により気体の同定等を行うことができる。または、スパッタリング法により保護層２７３を成膜する場合、保護層２７３の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層２７３をエネルギー分散型Ｘ線分析（ＥＤＸ分析）等により解析した際に、アルゴン等の元素が検出される場合がある。
また、領域２７５の屈折率が、保護層２７１の屈折率より低い場合、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、保護層２７１と領域２７５との界面で反射する。これにより、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、またはＥＬ層１７２Ｂから発せられる光が、隣接する画素に入射することを抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。
なお、図２９Ｄに示す構成の場合、発光素子６１Ｒと発光素子６１Ｇとの間の領域、または、発光素子６１Ｇと発光素子６１Ｂとの間の領域（以下では、単に発光素子間の距離とする）を狭くすることができる。具体的には、発光素子間の距離を、１μｍ以下、好ましくは５００ｎｍ以下、さらに好ましくは、２００ｎｍ以下、１００ｎｍ以下、９０ｎｍ以下、７０ｎｍ以下、５０ｎｍ以下、３０ｎｍ以下、２０ｎｍ以下、１５ｎｍ以下、または１０ｎｍ以下とすることができる。別言すると、ＥＬ層１７２Ｒの側面とＥＬ層１７２Ｇの側面との間隔、またはＥＬ層１７２Ｇの側面とＥＬ層１７２Ｂの側面との間隔が１μｍ以下の領域を有し、好ましくは０．５μｍ（５００ｎｍ）以下の領域を有し、さらに好ましくは１００ｎｍ以下の領域を有する。
また、例えば、領域２７５が気体を有する場合、発光素子の間を素子分離しつつ、且つ各発光素子からの光の混色またはクロストークなどを抑制できる。
また、領域２７５は空間であってもよいし、充填材で埋めてもよい。充填材としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、フォトレジストを用いてもよい。充填材として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
図３０Ａには、上記とは異なる例を示している。具体的には、図３０Ａに示す構成は、図２９Ｄに示す構成と、絶縁体３６３の構成が異なる。絶縁体３６３は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に、上面の一部が削れ、凹部を有する。また、当該凹部には、保護層２７１が形成される。別言すると、断面視において、導電体１７１の下面よりも保護層２７１の下面の方が下に位置する領域を有する。当該領域を有することで、下方から発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに入り込みうる不純物（代表的には、水など）を好適に抑制することができる。なお、上記の凹部としては、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂの加工の際に各発光素子の側面に付着しうる不純物（残渣物ともいう）をウェットエッチングなどにより除去する際に形成されうる。上記の残渣物を除去したのち、各発光素子の側面を保護層２７１で覆うことにより、信頼性の高い表示装置とすることができる。
また、図３０Ｂには、上記とは異なる例を示している。具体的には、図３０Ｂに示す構成は、図３０Ａに示す構成に加え、絶縁体２７６と、マイクロレンズアレイ２７７と、を有する。絶縁体２７６は、接着層としての機能を有する。なお、絶縁体２７６の屈折率がマイクロレンズアレイ２７７の屈折率よりも低い場合、マイクロレンズアレイ２７７は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂから発せられる光を集光することができる。これにより、表示装置の光取り出し効率を高めることができる。特に、ユーザが表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁体２７６としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、図３０Ｃには、上記とは異なる例を示している。具体的には、図３０Ｃに示す構成は、図３０Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁体２７６を有し、絶縁体２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗ重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗ重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、半導体装置はカラーの画像を表示することができる。図３０Ｃに示す構成は、図２９Ｃに示す構成の変形例でもある。
また、図３０Ｄには、上記とは異なる例を示している。具体的には、図３０Ｄに示す構成は、保護層２７１が導電体１７１およびＥＬ層１７２の側面に隣接して設けられている。また、導電体１７３は、各発光素子に共通な一続きの層として設けられている。また、図３０Ｄに示す構成では、領域２７５が充填材で埋められていることが好ましい。
発光素子６１に微小光共振器（マイクロキャビティ）構造を付与することにより発光色の色純度を高めることができる。発光素子６１にマイクロキャビティ構造を付与するには、導電体１７１と導電体１７３間の距離ｄとＥＬ層１７２の屈折率ｎの積（光学距離）が、波長λの２分の１のｍ倍（ｍは１以上の整数）になるように構成すればよい。距離ｄは数式１で求めることができる。
ｄ＝ｍ×λ／（２×ｎ）　・・・　数式１。
数式１より、マイクロキャビティ構造の発光素子６１は、発光する光の波長（発光色）に応じて距離ｄが決定される。距離ｄは、ＥＬ層１７２の厚さに相当する。よって、ＥＬ層１７２ＧはＥＬ層１７２Ｂよりも厚く設けられ、ＥＬ層１７２ＲはＥＬ層１７２Ｇよりも厚く設けられる場合がある。
なお、厳密には、距離ｄは、反射電極として機能する導電体１７１における反射領域から、発光する光に対する透過性および反射性を有する電極（半透過・半反射電極）として機能する導電体１７３における反射領域までの距離である。例えば、導電体１７１が銀と透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ）の積層であり、ＩＴＯがＥＬ層１７２側にある場合、ＩＴＯの膜厚を調整することで発光色に応じた距離ｄを設定できる。すなわち、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂの厚さが同じであっても、該ＩＴＯの厚さを変えることで、発光色に適した距離ｄを得ることができる。
しかしながら、導電体１７１および導電体１７３における反射領域の位置を厳密に決定することが困難な場合がある。この場合、導電体１７１と導電体１７３の任意の位置を反射領域と仮定することで、充分にマイクロキャビティの効果を得ることができるものとする。
発光素子６１は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などにより構成される。発光素子６１の詳細な構成例については、他の実施の形態で説明する。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電体１７１から発光層までの光学距離をλ／４の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子６１を構成する各層の厚さを適宜調整することが好ましい。
また、光を導電体１７３側から射出する場合は、導電体１７３の反射率が透過率よりも大きいことが好ましい。導電体１７３の光の透過率を好ましくは２％以上５０％以下、より好ましくは２％以上３０％以下、さらに好ましくは２％以上１０％以下にするとよい。導電体１７３の透過率を小さく（反射率を大きく）することで、マイクロキャビティの効果を高めることができる。
図３１Ａには、上記とは異なる例を示している。具体的には、図３１Ａに示す構成は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２が導電体１７１の端部を越えて延在している。例えば、発光素子６１ＲにおいてＥＬ層１７２Ｒが導電体１７１の端部を越えて延在している。また、発光素子６１ＧにおいてＥＬ層１７２Ｇが導電体１７１の端部を越えて延在している。発光素子６１ＢにおいてＥＬ層１７２Ｂが導電体１７１の端部を越えて延在している。
また、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂのそれぞれにおいて、ＥＬ層１７２と保護層２７１は、絶縁体２７０を介して重なる領域を有する。また、隣接する発光素子６１の間の領域において、保護層２７１の上に絶縁体２７８が設けられている。
絶縁体２７８としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。また、絶縁体２７８として、フォトレジストを用いてもよい。絶縁体２７８として用いるフォトレジストは、ポジ型のフォトレジストであってもよいし、ネガ型のフォトレジストであってもよい。
また、発光素子６１Ｒ、発光素子６１Ｇ、発光素子６１Ｂ、および絶縁体２７８の上に共通層１７４が設けられ、共通層１７４上に導電体１７３が設けられている。共通層１７４は、ＥＬ層１７２Ｒと接する領域と、ＥＬ層１７２Ｇと接する領域と、ＥＬ層１７２Ｂと接する領域と、を有する。共通層１７４は、発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂで共有されている。
共通層１７４としては、正孔注入層、正孔輸送層、正孔ブロック層、電子ブロック層、電子輸送層、および電子注入層のうち１つ以上を適用することができる。例えば、共通層１７４は、キャリア注入層（正孔注入層または電子注入層）であってもよい。また、共通層１７４は、ＥＬ層１７２の一部と言うこともできる。なお、共通層１７４は必要に応じて設ければよい。共通層１７４を設ける場合、ＥＬ層１７２に含まれる層のうち、共通層１７４と同じ機能を有する層を設けなくてもよい。
また、導電体１７３上に保護層２７３が設けられ、保護層２７３上に絶縁体２７６が設けられている。
また、図３１Ｂには、上記とは異なる例を示している。具体的には、図３１Ｂに示す構成は、図３１Ａに示す構成における発光素子６１Ｒ、発光素子６１Ｇ、および発光素子６１Ｂに替えて、３つの発光素子６１Ｗを有する。また、３つの発光素子６１Ｗの上方に絶縁体２７６を有し、絶縁体２７６の上方に着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｂを有する。具体的には、左の発光素子６１Ｗと重なる位置に赤色の光を透過する着色層２６４Ｒが設けられ、中央の発光素子６１Ｗと重なる位置に緑色の光を透過する着色層２６４Ｇが設けられ、右の発光素子６１Ｗと重なる位置に青色の光を透過する着色層２６４Ｂが設けられている。これにより、半導体装置はカラーの画像を表示することができる。図３１Ｂに示す構成は、図３０Ｃに示す構成の変形例でもある。
また、図３１Ｃに示すように、絶縁体３６３の上に発光素子６１Ｒ、発光素子６１Ｇ、および受光素子７１を設けてもよい。図３１Ｃに示す受光素子７１は、発光素子６１のＥＬ層１７２を光電変換層として機能する活性層１８２（「受光層」ともいう。）に置き換えることで実現できる。活性層１８２は、入射した光の波長および強度に応じて抵抗値が変化する特性を有する。活性層１８２は、ＥＬ層１７２と同様に有機化合物で形成できる。なお、活性層１８２としてシリコンなどの無機材料を用いてもよい。
受光素子７１は、表示装置の外部から保護層２７３、導電体１７３、および共通層１７４を介して入射した光Ｌｉｎを検出する機能を有する。受光素子７１と重ねて、光Ｌｉｎの入射側に任意の波長域の光を透過する着色層を設けてもよい。
＜発光素子および受光素子に適用可能な材料＞
発光素子および受光素子に適用可能な材料について説明する。
正孔注入層は、陽極から正孔輸送層に正孔を注入する層であり、正孔注入性の高い材料を含む層である。正孔注入性の高い材料としては、芳香族アミン化合物、及び、正孔輸送性材料とアクセプター性材料（電子受容性材料）とを含む複合材料などが挙げられる。
正孔輸送層は、正孔注入層によって、陽極から注入された正孔を発光層に輸送する層である。正孔輸送層は、正孔輸送性材料を含む層である。正孔輸送性材料としては、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものも用いることができる。正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体、チオフェン誘導体、フラン誘導体など）、芳香族アミン（芳香族アミン骨格を有する化合物）等の正孔輸送性の高い材料が好ましい。
電子輸送層は、電子注入層によって、陰極から注入された電子を発光層に輸送する層である。電子輸送層は、電子輸送性材料を含む層である。電子輸送性材料としては、１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものも用いることができる。電子輸送性材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体等の他、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン配位子を有するキノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、その他含窒素複素芳香族化合物を含むπ電子不足型複素芳香族化合物等の電子輸送性の高い材料を用いることができる。
電子注入層は、陰極から電子輸送層に電子を注入する層であり、電子注入性の高い材料を含む層である。電子注入性の高い材料としては、アルカリ金属、アルカリ土類金属、またはそれらの化合物を用いることができる。電子注入性の高い材料としては、電子輸送性材料とドナー性材料（電子供与性材料）とを含む複合材料を用いることもできる。
電子注入層としては、例えば、リチウム、セシウム、イッテルビウム、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦｘ、ｘは任意数）、８−（キノリノラト）リチウム（略称：Ｌｉｑ）、２−（２−ピリジル）フェノラトリチウム（略称：ＬｉＰＰ）、２−（２−ピリジル）−３−ピリジノラトリチウム（略称：ＬｉＰＰｙ）、４−フェニル−２−（２−ピリジル）フェノラトリチウム（略称：ＬｉＰＰＰ）、リチウム酸化物（ＬｉＯｘ）、炭酸セシウム等のようなアルカリ金属、アルカリ土類金属、またはこれらの化合物を用いることができる。また、電子注入層としては、２以上の積層構造としてもよい。当該積層構造としては、例えば、１層目にフッ化リチウムを用い、２層目にイッテルビウムを用いる構成とすることができる。
または、電子注入層としては、電子輸送性材料を用いてもよい。例えば、非共有電子対を備え、電子不足型複素芳香環を有する化合物を、電子輸送性材料に用いることができる。具体的には、ピリジン環、ジアジン環（ピリミジン環、ピラジン環、ピリダジン環）、トリアジン環の少なくとも一つを有する化合物を用いることができる。
なお、非共有電子対を備える有機化合物の最低空軌道（ＬＵＭＯ：Ｌｏｗｅｓｔ　Ｕｎｏｃｃｕｐｉｅｄ　Ｍｏｌｅｃｕｌａｒ　Ｏｒｂｉｔａｌ）が、−３．６ｅＶ以上−２．３ｅＶ以下であると好ましい。また、一般にＣＶ（サイクリックボルタンメトリ）、光電子分光法、光吸収分光法、逆光電子分光法等により、有機化合物の最高被占有軌道（ＨＯＭＯ：Ｈｉｇｈｅｓｔ　Ｏｃｃｕｐｉｅｄ　Ｍｏｌｅｃｕｌａｒ　Ｏｒｂｉｔａｌ）準位及びＬＵＭＯ準位を見積もることができる。
例えば、４，７−ジフェニル−１，１０−フェナントロリン（略称：ＢＰｈｅｎ）、２，９−ジ（ナフタレン−２−イル）−４，７−ジフェニル−１，１０−フェナントロリン（略称：ＮＢＰｈｅｎ）、ジキノキサリノ［２，３−ａ：２’，３’−ｃ］フェナジン（略称：ＨＡＴＮＡ）、２，４，６−トリス［３’−（ピリジン−３−イル）ビフェニル−３−イル］−１，３，５−トリアジン（略称：ＴｍＰＰＰｙＴｚ）等を、非共有電子対を備える有機化合物に用いることができる。なお、ＮＢＰｈｅｎはＢＰｈｅｎと比較して、高いガラス転移点（Ｔｇ）を備え、耐熱性に優れる。
受光素子は、一対の電極間に少なくとも光電変換層として機能する活性層を有する。本明細書等では、一対の電極の一方を画素電極と記し、他方を共通電極と記すことがある。
受光素子が有する一対の電極のうち、一方の電極は陽極として機能し、他方の電極は陰極として機能する。以下では、画素電極が陽極として機能し、共通電極が陰極として機能する場合を例に挙げて説明する。受光素子は、画素電極と共通電極との間に逆バイアスをかけて駆動することで、受光素子に入射する光を検出し、電荷を発生させ、電流として取り出すことができる。または、画素電極が陰極として機能し、共通電極が陽極として機能してもよい。
受光素子が有する活性層は、半導体を含む。当該半導体としては、シリコンなどの無機半導体、及び、有機化合物を含む有機半導体が挙げられる。本実施の形態では、活性層が有する半導体として、有機半導体を用いる例を示す。有機半導体を用いることで、発光層と、活性層と、を同じ方法（例えば、真空蒸着法）で形成することができ、製造装置を共通化できるため好ましい。
活性層が有するｎ型半導体の材料としては、フラーレン（例えばＣ６０、Ｃ７０等）、フラーレン誘導体等の電子受容性の有機半導体材料が挙げられる。フラーレンは、サッカーボールのような形状を有し、当該形状はエネルギー的に安定である。フラーレンは、ＨＯＭＯ準位及びＬＵＭＯ準位の双方が深い（低い）。フラーレンは、ＬＵＭＯ準位が深いため、電子受容性（アクセプター性）が極めて高い。通常、ベンゼンのように、平面にπ電子共役（共鳴）が広がると、電子供与性（ドナー性）が高くなるが、フラーレンは球体形状であるため、π電子共役が大きく広がっているにも関わらず、電子受容性が高くなる。電子受容性が高いと、電荷分離を高速に効率よく起こすため、受光素子として有益である。Ｃ６０、Ｃ７０ともに可視光領域に広い吸収帯を有しており、特にＣ７０はＣ６０に比べてπ電子共役系が大きく、長波長領域にも広い吸収帯を有するため好ましい。そのほか、フラーレン誘導体としては、［６，６］−Ｐｈｅｎｙｌ−Ｃ７１−ｂｕｔｙｒｉｃ　ａｃｉｄ　ｍｅｔｈｙｌ　ｅＳｔｅｒ（略称：ＰＣ７０ＢＭ）、［６，６］−Ｐｈｅｎｙｌ−Ｃ６１−ｂｕｔｙｒｉｃ　ａｃｉｄ　ｍｅｔｈｙｌ　ｅｓｔｅｒ（略称：ＰＣ６０ＢＭ）、１’，１’’，４’，４’’−Ｔｅｔｒａｈｙｄｒｏ−ｄｉ［１，４］ｍｅｔｈａｎｏｎａｐｈｔｈａｌｅｎｏ［１，２：２’，３’，５６，６０：２’’，３’’］［５，６］ｆｕｌｌｅｒｅｎｅ−Ｃ６０（略称：ＩＣＢＡ）などが挙げられる。
また、ｎ型半導体の材料としては、例えば、Ｎ，Ｎ’−ジメチル−３，４，９，１０−ペリレンテトラカルボン酸ジイミド（略称：Ｍｅ−ＰＴＣＤＩ）などのペリレンテトラカルボン酸誘導体が挙げられる。
また、ｎ型半導体の材料としては、例えば、２，２’−（５，５’−（チエノ［３，２−ｂ］チオフェン−２，５−ジイル）ビス（チオフェン−５，２−ジイル））ビス（メタン−１−イル−１−イリデン）ジマロノニトリル（略称：ＦＴ２ＴＤＭＮ）が挙げられる。
また、ｎ型半導体の材料としては、キノリン骨格を有する金属錯体、ベンゾキノリン骨格を有する金属錯体、オキサゾール骨格を有する金属錯体、チアゾール骨格を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、イミダゾール誘導体、オキサゾール誘導体、チアゾール誘導体、フェナントロリン誘導体、キノリン誘導体、ベンゾキノリン誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体、ナフタレン誘導体、アントラセン誘導体、クマリン誘導体、ローダミン誘導体、トリアジン誘導体、キノン誘導体等が挙げられる。
活性層が有するｐ型半導体の材料としては、銅（ＩＩ）フタロシアニン（Ｃｏｐｐｅｒ（ＩＩ）ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＣｕＰｃ）、テトラフェニルジベンゾペリフランテン（Ｔｅｔｒａｐｈｅｎｙｌｄｉｂｅｎｚｏｐｅｒｉｆｌａｎｔｈｅｎｅ；ＤＢＰ）、亜鉛フタロシアニン（Ｚｉｎｃ　Ｐｈｔｈａｌｏｃｙａｎｉｎｅ；ＺｎＰｃ）、スズフタロシアニン（ＳｎＰｃ）、キナクリドン、ルブレン等の電子供与性の有機半導体材料が挙げられる。
また、ｐ型半導体の材料としては、カルバゾール誘導体、チオフェン誘導体、フラン誘導体、芳香族アミン骨格を有する化合物等が挙げられる。さらに、ｐ型半導体の材料としては、ナフタレン誘導体、アントラセン誘導体、ピレン誘導体、トリフェニレン誘導体、フルオレン誘導体、ピロール誘導体、ベンゾフラン誘導体、ベンゾチオフェン誘導体、インドール誘導体、ジベンゾフラン誘導体、ジベンゾチオフェン誘導体、インドロカルバゾール誘導体、ポルフィリン誘導体、フタロシアニン誘導体、ナフタロシアニン誘導体、キナクリドン誘導体、ルブレン誘導体、テトラセン誘導体、ポリフェニレンビニレン誘導体、ポリパラフェニレン誘導体、ポリフルオレン誘導体、ポリビニルカルバゾール誘導体、ポリチオフェン誘導体等が挙げられる。
電子供与性の有機半導体材料のＨＯＭＯ準位は、電子受容性の有機半導体材料のＨＯＭＯ準位よりも浅い（高い）ことが好ましい。電子供与性の有機半導体材料のＬＵＭＯ準位は、電子受容性の有機半導体材料のＬＵＭＯ準位よりも浅い（高い）ことが好ましい。
電子受容性の有機半導体材料として、球状のフラーレンを用い、電子供与性の有機半導体材料として、平面に近い形状の有機半導体材料を用いることが好ましい。似た形状の分子同士は集まりやすい傾向にあり、同種の分子が凝集すると、分子軌道のエネルギー準位が近いため、キャリア輸送性を高めることができる。
例えば、活性層は、ｎ型半導体とｐ型半導体と共蒸着して形成することが好ましい。または、活性層は、ｎ型半導体とｐ型半導体とを積層して形成してもよい。
受光素子は、活性層以外の層として、正孔輸送性の高い物質、電子輸送性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。また、上記に限られず、正孔注入性の高い物質、正孔ブロック材料、電子注入性の高い材料、または電子ブロック材料などを含む層をさらに有していてもよい。
受光素子には低分子化合物及び高分子化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。受光素子を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
例えば、正孔輸送性材料または電子ブロック材料として、ポリ（３，４−エチレンジオキシチオフェン）／（ポリスチレンスルホン酸）（略称：ＰＥＤＯＴ／ＰＳＳ）などの高分子化合物、及び、モリブデン酸化物、ヨウ化銅（ＣｕＩ）などの無機化合物を用いることができる。また、電子輸送性材料または正孔ブロック材料として、酸化亜鉛（ＺｎＯ）などの無機化合物、ポリエチレンイミンエトキシレート（ＰＥＩＥ）などの有機化合物を用いることができる。受光素子は、例えば、ＰＥＩＥとＺｎＯとの混合膜を有していてもよい。
また、活性層に、ドナーとして機能するＰｏｌｙ［［４，８−ｂｉｓ［５−（２−ｅｔｈｙｌｈｅｘｙｌ）−２−ｔｈｉｅｎｙｌ］ｂｅｎｚｏ［１，２−ｂ：４，５−ｂ’］ｄｉｔｈｉｏｐｈｅｎｅ−２，６−ｄｉｙｌ］−２，５−ｔｈｉｏｐｈｅｎｅｄｉｙｌ［５，７−ｂｉｓ（２−ｅｔｈｙｌｈｅｘｙｌ）−４，８−ｄｉｏｘｏ−４Ｈ，８Ｈ−ｂｅｎｚｏ［１，２−ｃ：４，５−ｃ’］ｄｉｔｈｉｏｐｈｅｎｅ−１，３−ｄｉｙｌ］］ｐｏｌｙｍｅｒ（略称：ＰＢＤＢ−Ｔ）、または、ＰＢＤＢ−Ｔ誘導体などの高分子化合物を用いることができる。例えば、ＰＢＤＢ−ＴまたはＰＢＤＢ−Ｔ誘導体にアクセプター材料を分散させる方法などが使用できる。
また、活性層には３種類以上の材料を混合させてもよい。例えば、波長域を拡大する目的で、ｎ型半導体の材料と、ｐ型半導体の材料と、に加えて、第３の材料を混合してもよい。このとき、第３の材料は、低分子化合物でも高分子化合物でもよい。
本実施の形態で例示した構成例、およびそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様である表示装置１０（表示装置１０Ａ、表示装置１０Ｂ、または表示装置１０Ｃ）の断面構成例について説明する。
図３２は、表示装置１０の構成例を示す断面図である。表示装置１０は、基板１１および基板１２を有し、基板１１と基板１２はシール材７１２により貼り合わされている。
基板１１として、例えば、ガラス基板または単結晶シリコン基板などの基板を用いることができる。
基板１１上に半導体基板１５を有し、トランジスタ４４５、およびトランジスタ６０１が設けられる。トランジスタ４４５およびトランジスタ６０１は、実施の形態１に示す層２０に設けられるトランジスタ２１とすることができる。
トランジスタ４４５は、ゲート電極としての機能を有する導電体４４８と、ゲート絶縁体としての機能を有する絶縁体４４６と、基板１１の一部と、からなり、チャネル形成領域を含む半導体領域４４７、ソース領域またはドレイン領域の一方としての機能を有する低抵抗領域４４９ａ、およびソース領域またはドレイン領域の他方としての機能を有する低抵抗領域４４９ｂを有する。トランジスタ４４５は、ｐチャネル型またはｎチャネル型のいずれでもよい。
トランジスタ４４５は、素子分離層４０３によって他のトランジスタと電気的に分離される。図３２では、素子分離層４０３によってトランジスタ４４５とトランジスタ６０１が電気的に分離される場合を示している。素子分離層４０３は、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法、またはＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。
ここで、図３２に示すトランジスタ４４５は半導体領域４４７が凸形状を有する。また、半導体領域４４７の側面および上面を、絶縁体４４６を介して、導電体４４８が覆うように設けられている。なお、図３２では、導電体４４８が半導体領域４４７の側面を覆う様子は図示していない。また、導電体４４８には仕事関数を調整する材料を用いることができる。
トランジスタ４４５のような半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図３２では基板１１の一部を加工して凸部を形成する構成を示しているが、ＳＯＩ基板を加工して凸形状を有する半導体を形成してもよい。
なお、図３２に示すトランジスタ４４５の構成は一例であり、その構成に限定されず、回路構成または回路の動作方法等に応じて適切な構成とすればよい。例えば、トランジスタ４４５は、プレーナー型トランジスタであってもよい。
トランジスタ６０１は、トランジスタ４４５と同様の構成とすることができる。
基板１１上には、素子分離層４０３、並びにトランジスタ４４５およびトランジスタ６０１の他、絶縁体４０５、絶縁体４０７、絶縁体４０９、および絶縁体４１１が設けられる。絶縁体４０５中、絶縁体４０７中、絶縁体４０９中、および絶縁体４１１中に導電体４５１が埋設されている。ここで、導電体４５１の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。
導電体４５１上、および絶縁体４１１上に絶縁体４２１および絶縁体２１４が設けられる。絶縁体４２１中、および絶縁体２１４中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
導電体４５３上、および絶縁体２１４上に絶縁体２１６が設けられる。絶縁体２１６中に導電体４５５が埋設されている。ここで、導電体４５５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。
導電体４５５上、および絶縁体２１６上に絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１が設けられる。絶縁体２２２中、絶縁体２２４中、絶縁体２５４中、絶縁体２８０中、絶縁体２７４中、および絶縁体２８１中に導電体３０５が埋設されている。ここで、導電体３０５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
導電体３０５上、および絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１７、および導電体３３７が埋設されている。ここで、導電体３３７の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
導電体３３７上、および絶縁体３６１上に絶縁体３６３が設けられる。絶縁体３６３中に導電体３４７、導電体３５３、導電体３５５、および導電体３５７が埋設されている。ここで、導電体３５３、導電体３５５、および導電体３５７の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
導電体３５３上、導電体３５５上、導電体３５７上、および絶縁体３６３上に接続電極７６０が設けられる。また、接続電極７６０と電気的に接続されるように異方性導電体７８０が設けられ、異方性導電体７８０と電気的に接続されるようにＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）７１６が設けられる。ＦＰＣ７１６によって、表示装置１０の外部から、表示装置１０に各種信号等が供給される。
図３２に示すように、トランジスタ４４５のソース領域またはドレイン領域の他方としての機能を有する低抵抗領域４４９ｂは、導電体４５１、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、および異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続される。ここで、図３２では接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体として、導電体３５３、導電体３５５、および導電体３５７の３つを示しているが本発明の一態様はこれに限らない。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を１つとしてもよいし、２つとしてもよいし、４つ以上としてもよい。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を複数設けることで、接触抵抗を小さくすることができる。
絶縁体２１４上には、トランジスタ７５０が設けられる。トランジスタ７５０は、実施の形態１に示す層５０に設けられるトランジスタ５２とすることができる。例えば、画素回路５１に設けられるトランジスタとすることができる。トランジスタ７５０は、ＯＳトランジスタを好適に用いることができる。ＯＳトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、画像データ等の保持時間を長くすることができるため、リフレッシュ動作の頻度を少なくできる。よって、表示装置１０の消費電力を低減することができる。
絶縁体２５４中、絶縁体２８０中、絶縁体２７４中、および絶縁体２８１中に導電体３０１ａ、および導電体３０１ｂが埋設されている。導電体３０１ａは、トランジスタ７５０のソースまたはドレインの一方と電気的に接続され、導電体３０１ｂは、トランジスタ７５０のソースまたはドレインの他方と電気的に接続される。ここで、導電体３０１ａ、および導電体３０１ｂの上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
絶縁体３６１中に導電体３１１、導電体３１３、導電体３３１、容量７９０、導電体３３３、および導電体３３５が埋設されている。導電体３１１および導電体３１３はトランジスタ７５０と電気的に接続され、配線としての機能を有する。導電体３３３および導電体３３５は、容量７９０と電気的に接続される。ここで、導電体３３１、導電体３３３、および導電体３３５の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
絶縁体３６３中に導電体３４１、導電体３４３、および導電体３５１が埋設されている。ここで、導電体３５１の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１、絶縁体４２１、絶縁体２１４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１、および絶縁体３６３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁体３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
図３２に示すように、容量７９０は下部電極３２１と、上部電極３２５と、を有する。また、下部電極３２１と上部電極３２５との間には、絶縁体３２３が設けられる。すなわち、容量７９０は、一対の電極間に誘電体として機能する絶縁体３２３が挟持された積層型の構造である。なお、図３２では絶縁体２８１上に容量７９０を設ける例を示しているが、絶縁体２８１と異なる絶縁体上に、容量７９０を設けてもよい。
図３２において、導電体３０１ａ、導電体３０１ｂ、および導電体３０５が同一の層に形成される例を示している。また、導電体３１１、導電体３１３、導電体３１７、および下部電極３２１が同一の層に形成される例を示している。また、導電体３３１、導電体３３３、導電体３３５、および導電体３３７が同一の層に形成される例を示している。また、導電体３４１、導電体３４３、および導電体３４７が同一の層に形成される例を示している。さらに、導電体３５１、導電体３５３、導電体３５５、および導電体３５７が同一の層に形成される例を示している。複数の導電体を同一の層に形成することにより、表示装置１０の作製工程を簡略にすることができるため、表示装置１０の製造コストを削減することができる。なお、これらはそれぞれ異なる層に形成されてもよく、異なる種類の材料を有してもよい。
図３２に示す表示装置１０は、発光素子６１を有する。発光素子６１は、導電体７７２、ＥＬ層７８６、および導電体７８８を有する。ＥＬ層７８６は、有機化合物、または量子ドット等の無機化合物を有する。
有機化合物に用いることのできる材料として、蛍光性材料または燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料として、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。
導電体７７２は、導電体３５１、導電体３４１、導電体３３１、導電体３１３、および導電体３０１ｂを介して、トランジスタ７５０のソースまたはドレインの他方と電気的に接続される。導電体７７２は絶縁体３６３上に形成され、画素電極としての機能を有する。
導電体７７２には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料として、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料として、例えば、アルミニウム、銀等を含む材料を用いるとよい。
図３２には図示しないが、表示装置１０は、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）等を設けることができる。
基板１２側には、遮光層７３８と、遮光層７３８に接する絶縁体７３４と、が設けられる。遮光層７３８は、隣接する領域から発せられる光を遮る機能を有する。または、遮光層７３８は、外光がトランジスタ７５０等に達することを遮る機能を有する。
図３２に示す表示装置１０には、絶縁体３６３上に絶縁体７３０が設けられる。ここで、絶縁体７３０は、導電体７７２の一部を覆う構成とすることができる。また、発光素子６１は透光性の導電体７８８を有し、トップエミッション型の発光素子とすることができる。
なお、遮光層７３８は絶縁体７３０と重なる領域を有するように設けられている。また、遮光層７３８は、絶縁体７３４で覆われている。また、発光素子６１と絶縁体７３４の間は封止層７３２で充填されている。
さらに、構造体７７８は、絶縁体７３０とＥＬ層７８６との間に設けられる。また、構造体７７８は、絶縁体７３０と絶縁体７３４との間に設けられる。
図３２に示す表示装置１０の変形例を、図３３に示す。図３３に示す表示装置１０は、着色層７３６を設けている点で図３２に示す表示装置１０と異なる。なお、着色層７３６は、発光素子６１と重なる領域を有するように設けられている。着色層７３６を設けることにより、発光素子６１から取り出される光の色純度を高めることができる。これにより、表示装置１０に高品位の画像を表示することができる。また、表示装置１０の例えば全ての発光素子６１を、白色光を発する発光素子とすることができるため、ＥＬ層７８６を塗り分けにより形成しなくてもよく、表示装置１０を高精細なものとすることができる。
発光素子６１は、微小光共振器（マイクロキャビティ）構造を有することができる。これにより、着色層を設けなくても所定の色の光（例えば、ＲＧＢ）を取り出すことができ、表示装置１０はカラー表示を行うことができる。着色層を設けない構成とすることにより、着色層による光の吸収を抑制することができる。これにより、表示装置１０は高輝度の画像を表示することができ、また表示装置１０の消費電力を低減することができる。なお、ＥＬ層７８６を画素毎に島状または画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においても、着色層を設けない構成とすることができる。なお、表示装置１０の輝度としては、例えば、５００ｃｄ／ｍ２以上、好ましくは１０００ｃｄ／ｍ２以上１００００ｃｄ／ｍ２以下、さらに好ましくは２０００ｃｄ／ｍ２以上５０００ｃｄ／ｍ２以下とすることができる。
本実施の形態で例示した構成例、およびそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、表示装置１０の実施の形態３とは異なる断面構成例について説明する。
図３４Ａに表示装置１０の断面構成例を示す。図３４Ａに示す表示装置１０は、基板１６、発光素子６１Ｒ、発光素子６１Ｇ、受光素子７１、トランジスタ３００、およびトランジスタ３１０を有する。
発光素子６１Ｒは、赤色光（Ｒ）を呈する機能を有する。また、発光素子６１Ｇは、緑色光（Ｇ）を呈する機能を有する。トランジスタ３００およびトランジスタ３１０は、基板１６にチャネル形成領域を有するトランジスタである。基板１６としては、例えば単結晶シリコン基板などの半導体基板を用いることができる。トランジスタ３００およびトランジスタ３１０は、基板１６の一部、導電体３７１、低抵抗領域３７２、絶縁体３７３、および、絶縁体３７４を有する。導電体３７１は、ゲート電極として機能する。絶縁体３７３は、基板１６と導電体３７１の間に位置し、ゲート絶縁体として機能する。低抵抗領域３７２は、基板１６に不純物がドープされた領域であり、ソースまたはドレインとして機能する。絶縁体３７４は、導電体３７１の側面を覆って設けられる。
トランジスタ３００は、例えば上記実施の形態に示したトランジスタ５２Ｂに相当する。トランジスタ３１０は、例えば上記実施の形態に示したトランジスタ１３２に相当する。
また、基板１６に埋め込まれるように、隣接する２つのトランジスタ３００の間に素子分離層４０３が設けられている。
また、トランジスタ３１０を覆って絶縁体２６１が設けられ、絶縁体２６１上に容量７９１が設けられている。
容量７９１は、導電体７９２と、導電体７９４と、これらの間に位置する絶縁体７９３を有する。導電体７９２は、容量７９１の一方の電極として機能し、導電体７９４は、容量７９１の他方の電極として機能し、絶縁体７９３は、容量７９１の誘電体として機能する。
導電体７９２は絶縁体２６１上に設けられ、導電体７９５に埋め込まれている。導電体７９２は、絶縁体２６１に埋め込まれたプラグ２５７によってトランジスタ３００のソースまたはドレインの一方と電気的に接続されている。絶縁体７９３は導電体７９２を覆って設けられる。導電体７９２と導電体７９４は、絶縁体７９３を介して互いに重なる領域を有する。
容量７９１を覆って、絶縁体２５５ａが設けられ、絶縁体２５５ａ上に絶縁体２５５ｂが設けられ、絶縁体２５５ｂ上に絶縁体２５５ｃが設けられている。絶縁体２５５ｃ上に発光素子６１Ｒ、および発光素子６１Ｇが設けられている。隣り合う発光デバイスの間の領域、および、隣り合う発光デバイスと受光デバイスの間の領域には、絶縁物が設けられる。図３４Ａなどでは、当該領域に保護層２７１と、保護層２７１上の絶縁体２７８と、が設けられている。
発光素子６１Ｒが有するＥＬ層１７２Ｒおよび発光素子６１Ｇが有するＥＬ層１７２Ｇ上には、それぞれ、絶縁体２７０が設けられている。また、ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、および絶縁体２７８上に共通層１７４が設けられ、共通層１７４上に導電体１７３が設けられている。また、導電体１７３上に保護層２７３が設けられている。
導電体１７１は、絶縁体７９３、絶縁体２５５ａ、絶縁体２５５ｂ、および絶縁体２５５ｃに埋め込まれたプラグ２５６と、導電体７９５に埋め込まれた導電体７９２と、絶縁体２６１に埋め込まれたプラグ２５７と、によってトランジスタ３１０のソースまたはドレインの一方と電気的に接続されている。絶縁体２５５ｃの上面の高さと、プラグ２５６の上面の高さは、一致または概略一致している。プラグには各種導電性材料を用いることができる。
また、発光素子６１Ｒ、発光素子６１Ｇ、および受光素子７１上には絶縁体２７６が設けられている。導電体１７１から絶縁体２７６までが層６０に相当する。絶縁体２７６上には基板１２が設けられている。絶縁体２７６は、接着層として機能する。基板１６から絶縁体２５５ｃまでの積層構造が、表示装置１０Ａおよび表示装置１０Ｂの層５０に相当し、表示装置１０Ｃの層２０に相当する。
図３４Ａに示す構成例では、発光素子を層６０に形成し、受光素子を層５０もしくは層２０に形成している。
受光素子７１は、表示装置の外部から絶縁体２７６、絶縁体２５５ａ、および絶縁体２６１などを介して入射した光Ｌｉｎを検出する機能を有する。
図３４Ｂに図３４Ａに示した表示装置１０の断面構成例と異なる断面構成例を示す。図３４Ｂは図３４Ａの変形例である。図３４Ｂに示す表示装置１０は、発光素子６１Ｒおよび発光素子６１Ｇに替えて発光素子６１Ｗを設け、絶縁体２７６上の発光素子６１Ｗと重なる領域に着色層を有する。図３４Ｂでは、１つの発光素子６１Ｗと重なる着色層２６４Ｒと、他の発光素子６１Ｗと重なる着色層２６４Ｇを有する表示装置１０の断面構成例を示している。
発光素子６１Ｗは、白色光を呈する機能を有する。また、着色層２６４Ｒは赤色光を透過する機能を有し、着色層２６４Ｇは緑色光を透過する機能を有する。発光素子６１Ｗから発せられた白色光（Ｗ）は、着色層２６４Ｒを介して表示装置の外部に赤色光として射出される。また、発光素子６１Ｗから発せられた白色光（Ｗ）は、着色層２６４Ｇを介して表示装置の外部に緑色光として射出される。なお、図３４Ｂに図示していないが、青色光などの、赤色光および緑色光以外の波長域の光を透過する着色層を用いてもよい。
また、絶縁体２７６上の受光素子７１と重なる領域に着色層２６４Ｘを設けてもよい。着色層２６４Ｘとして、任意の波長域の光を透過する着色層を設けることができる。着色層２６４Ｘを設けることで、着色層２６４Ｘを透過する光のみを受光素子７１で検出できる。
図３４Ｂに示す表示装置１０は、着色層２６４Ｒ、着色層２６４Ｇ、および着色層２６４Ｘの上に絶縁体２５８を有し、絶縁体２５８の上に基板１２を有する。絶縁体２５８は接着層として機能する。
図３５Ａに図３４Ｂに示した表示装置１０の変形例を示す。図３５Ａに示す表示装置１０は、隣接する発光素子６１Ｗで共通のＥＬ層１７２Ｗを用いる構成を有する。また、受光素子７１と重なる領域にもＥＬ層１７２Ｗが残存している。ＥＬ層１７２Ｗの膜厚が、光Ｌｉｎを透過する程度の厚さであれば、受光素子７１と重なる領域にＥＬ層１７２Ｗが残存しても光Ｌｉｎを検出可能である。
図３５Ｂに図３４Ａに示した表示装置１０の変形例を示す。上記実施の形態で示した通り、受光素子７１は発光素子６１のＥＬ層１７２を光電変換層として機能する活性層１８２に置き換えることで実現できる。
図３５Ｂに示す表示装置１０は、層６０に発光素子６１と受光素子７１が設けられている。層６０に設けられた受光素子７１は、プラグ２５６およびプラグ２５７を介してトランジスタ３１０のソースまたはドレインの一方と電気的に接続される。
また、図３６Ａに示すように、発光素子６１Ｗと重ねて着色層２６４Ｒおよび着色層２６４Ｇを設け、受光素子７１と重ねて着色層２６４Ｘを設けてもよい。
また、図３６Ｂに示すように、発光素子６１Ｗと重ねて着色層２６４Ｒおよび着色層２６４Ｇを設け、受光素子７１上には着色層を設けない構成としてもよい。
図３７に図３４Ａに示した表示装置１０の変形例を示す。図３７に示す表示装置１０は、トランジスタ３００とトランジスタ３０２が積層された構成を有する。トランジスタ３００は基板１６にチャネルが形成される。トランジスタ３０２は、基板１７にチャネルが形成される。基板１６と基板１７は、どちらも半導体基板を用いる。
図３７に示す表示装置１０は、トランジスタ３００、容量７９１、受光素子７１が設けられた基板１６と、トランジスタ３０２が設けられた基板１７とが、貼り合された構成を有する。
ここで、基板１６の下面に絶縁体３４５を設けることが好ましい。また、基板１７上に設けられた絶縁体２６２の上に絶縁体３４６を設けることが好ましい。絶縁体３４５、絶縁体３４６は、保護層として機能する絶縁体であり、基板１６および基板１７に不純物が拡散するのを抑制することができる。
また、絶縁体２６１と導電体７９２の間に絶縁体７９６および絶縁体７９７を設けてもよい。また、絶縁体２６１上に導電体７９８を設けてもよい。導電体７９８は、絶縁体７９７に埋め込まれるように設けられることが好ましい。
基板１６には、基板１６および絶縁体３４５を貫通するプラグ３４２が設けられる。ここで、プラグ３４２の側面を覆って絶縁体３４４を設けることが好ましい。絶縁体３４４は、保護層として機能する絶縁体であり、基板１６に不純物が拡散するのを抑制することができる。基板１６がシリコン基板である場合、プラグ３４２はシリコン貫通電極（ＴＳＶ：Ｔｈｒｏｕｇｈ　Ｓｉｌｉｃｏｎ　Ｖｉａ）とも呼ばれる。
また、基板１６の裏面（基板１２側とは反対側の表面）側、絶縁体３４５の下に、導電体３４８が設けられる。導電体３４８は、絶縁体３３２に埋め込まれるように設けられることが好ましい。また、導電体３４８と絶縁体３３２の下面は平坦化されていることが好ましい。ここで、導電体３４８はプラグ３４２を介して導電体７９８と電気的に接続されている。
一方、基板１７には、絶縁体３４６上に導電体３４９が設けられている。導電体３４９は、絶縁体３３６に埋め込まれるように設けられることが好ましい。また、導電体３４９と絶縁体３３６の上面は平坦化されていることが好ましい。
導電体３４８と導電体３４９が接合されることで、基板１７と基板１６とが電気的に接続される。ここで、導電体３４８と絶縁体３３２で形成される面と、導電体３４９と絶縁体３３６で形成される面の平坦性を向上させておくことで、導電体３４８と導電体３４９の接合状態が良好になる。
導電体３４８および導電体３４９としては、同じ導電性材料を用いることが好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。特に、導電体３４８および導電体３４９に、銅を用いることが好ましい。これにより、Ｃｕ−Ｃｕ（カッパー・カッパー）直接接合技術（Ｃｕ（銅）のパッド同士を接続することで電気的導通を図る技術）を適用できる。
図３７に示す表示装置１０では、導電体３４８および絶縁体３３２から絶縁体２５５ｃまでの積層構造が、表示装置１０Ａおよび表示装置１０Ｂの層５０に相当する。また、基板１７から導電体３４９および絶縁体３３６までの積層構造が、表示装置１０Ａおよび表示装置１０Ｂの層２０に相当する。
図３８に示す表示装置１０のように、導電体３４８と導電体３４９の間にバンプ３５８を設け、バンプ３５８を介して、導電体３４８と導電体３４９を電気的に接続してもよい。バンプ３５８は、例えば、金（Ａｕ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）などを含む導電性材料を用いて形成することができる。また例えば、バンプ３５８として半田を用いる場合がある。また、絶縁体３３２と絶縁体３３６の間に、接着層３５９を設けてもよい。また、バンプ３５８を設ける場合、絶縁体３３２および絶縁体３３６を設けなくてもよい。
図３９に、図３６に示した表示装置１０の変形例を示す。図３９に示す表示装置１０は、基板１６の上にトランジスタ３８０を有する。よって、図３９に示す表示装置１０は、トランジスタ３８０とトランジスタ３０２が積層された構成を有する。トランジスタ３８０はバックゲートを有するトランジスタである。基板１６として半導体基板を用いてもよいし、他の材料の基板を用いてもよい。
また、図３９では、受光素子７１として図３５Ｂに示した受光素子７１を用いている。具体的には、光電変換層として機能する活性層に有機半導体を用いている。
トランジスタ３８０は、半導体３８２、絶縁体３８４、導電体３８５、一対の導電体３８３、絶縁体３２６、および、導電体３８１を有する。半導体３８２として、例えば酸化物半導体を用いてもよい。
図３９に示す表示装置１０は、基板１６上に、絶縁体３２４が設けられている。絶縁体３２４は、基板１６側から水または水素などの不純物がトランジスタ３８０に拡散すること、および半導体３８２から絶縁体３２４側に酸素が脱離することを防ぐバリア層として機能する。絶縁体３２４としては、例えば酸化アルミニウム膜、酸化ハフニウム膜、窒化シリコン膜などの、酸化シリコン膜よりも水素または酸素が拡散しにくい膜を用いることができる。
絶縁体３２４上に導電体３８１が設けられ、導電体３８１を覆って絶縁体３２６が設けられている。絶縁体３２６の少なくとも半導体３８２と接する部分には、酸化シリコン膜等の酸化物絶縁膜を用いることが好ましい。絶縁体３２６の上面は、平坦化されていることが好ましい。
半導体３８２は、絶縁体３２６上に設けられる。一対の導電体３８３は、半導体３８２上に接して設けられ、ソース電極およびドレイン電極として機能する。
一対の導電体３８３の上面および側面、並びに半導体３８２の側面等を覆って絶縁体３２７が設けられ、絶縁体３２７上に絶縁体２６１が設けられている。絶縁体３２７は、半導体３８２に絶縁体２６１等から水または水素などの不純物が拡散すること、および半導体３８２から酸素が脱離することを防ぐバリア層として機能する。絶縁体３２７としては、絶縁体３２４と同様の絶縁膜を用いることができる。
絶縁体３２７および絶縁体２６１に、半導体３８２に達する開口が設けられている。当該開口の内部において、絶縁体２６１、絶縁体３２７、および導電体３８３の側面、並びに半導体３８２の上面に接する絶縁体３８４と、絶縁体３８４に接する導電体３８５が埋め込まれている。
導電体３８５は、トランジスタ３８０の第１のゲート電極として機能し、絶縁体３８４は第１のゲート絶縁体として機能する。導電体３８１は、トランジスタ３８０の第２のゲート電極として機能し、絶縁体３２６の一部は、第２のゲート絶縁体として機能する。
第１のゲート電極および第２のゲート電極の一方を「ゲート」または「ゲート電極」という場合、第１のゲート電極および第２のゲート電極の他方を「バックゲート」または「バックゲート電極」という場合がある。
導電体３８５の上面、絶縁体３８４の上面、および絶縁体２６１の上面は、それぞれ高さが一致または概略一致するように平坦化処理され、これらを覆って絶縁体３２９および絶縁体２６３が設けられている。
絶縁体２６１および絶縁体２６３は、層間絶縁体として機能する。絶縁体３２９は、トランジスタ３８０に絶縁体２６３側から水または水素などの不純物が拡散することを防ぐバリア層として機能する。絶縁体３２９としては、絶縁体３２７および絶縁体３２４と同様の絶縁膜を用いることができる。
一対の導電体３８３の一方と電気的に接続するプラグ７９９が、絶縁体７９６、絶縁体７９７、絶縁体２６３、絶縁体３２９、絶縁体２６１、および絶縁体３２７に設けられた開口に埋め込まれるように設けられている。
ここで、プラグ７９９は、絶縁体７９６、絶縁体７９７、絶縁体２６３、絶縁体３２９、絶縁体２６１、および絶縁体３２７のそれぞれの開口の側面と接する部位、および当該開口の底部において導電体３８３の一部と接する部位に、水素および酸素が拡散しにくい導電性材料を用いることが好ましい。
また、図３９に示す表示装置１０では、プラグ３４２が、絶縁体２６３、絶縁体３２９、絶縁体２６１、絶縁体３２７、絶縁体３２６、絶縁体３２４、基板１６、および絶縁体３４５を貫通して設けられている。また、前述したように、プラグ３４２の側面を覆って絶縁体３４４を設けることが好ましい。
また、図４０に示す表示装置１０のように、導電体３４８と導電体３４９の間にバンプ３５８を設け、バンプ３５８を介して、導電体３４８と導電体３４９を電気的に接続してもよい。また、絶縁体３３２と絶縁体３３６の間に、接着層３５９を設けてもよい。図４０に示す表示装置１０は、図３９に示す表示装置１０の変形例であるが、図３７に示す表示装置１０の変形例でもある。
また、図３５Ａに示したように、受光素子７１と重ねて着色層２６４Ｘを設けてもよい。
本実施の形態で例示した構成例、およびそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
（実施の形態５）
＜ＯＳトランジスタの構成例＞
本実施の形態では、本発明の一態様である表示装置に用いることができるＯＳトランジスタの構成例について説明する。図４１Ａ、図４１Ｂ、および図４１Ｃは、本発明の一態様である表示装置に用いることができるトランジスタ７５０、およびトランジスタ７５０周辺の上面図および断面図である。トランジスタ７５０はトランジスタ３８０などにも適用できる。
図４１Ａは、トランジスタ７５０の上面図である。また、図４１Ｂ、および図４１Ｃは、トランジスタ７５０の断面図である。ここで、図４１Ｂは、図４１ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ７５０のチャネル長方向の断面図でもある。また、図４１Ｃは、図４１ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ７５０のチャネル幅方向の断面図でもある。なお、図４１Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図４１乃至図４１Ｃに示すように、トランジスタ７５０は、基板（図示しない。）の上に配置された金属酸化物２２０ａと、金属酸化物２２０ａの上に配置された金属酸化物２２０ｂと、金属酸化物２２０ｂの上に、互いに離隔して配置された導電体２４２ａ、および導電体２４２ｂと、導電体２４２ａおよび導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、金属酸化物２２０ｂ、導電体２４２ａ、導電体２４２ｂ、および絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、金属酸化物２２０ｂ、導電体２４２ａ、導電体２４２ｂ、および絶縁体２８０と、絶縁体２５０と、の間に配置された金属酸化物２２０ｃと、を有する。ここで、図４１Ｂおよび図４１Ｃに示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２５４、金属酸化物２２０ｃ、および絶縁体２８０の上面と略一致することが好ましい。なお、以下において、金属酸化物２２０ａ、金属酸化物２２０ｂ、および金属酸化物２２０ｃをまとめて金属酸化物２２０という場合がある。また、導電体２４２ａおよび導電体２４２ｂをまとめて導電体２４２という場合がある。
図４１乃至図４１Ｃに示すトランジスタ７５０では、導電体２４２ａおよび導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図４１乃至図４１Ｃに示すトランジスタ７５０は、これに限られるものではなく、導電体２４２ａおよび導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａおよび導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
図４１乃至図４１Ｃに示すように、絶縁体２２４、金属酸化物２２０ａ、金属酸化物２２０ｂ、導電体２４２ａ、導電体２４２ｂ、および金属酸化物２２０ｃと、絶縁体２８０と、の間に絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図４１Ｂおよび図４１Ｃに示すように、金属酸化物２２０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２２０ａおよび金属酸化物２２０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。
なお、トランジスタ７５０では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物２２０ａ、金属酸化物２２０ｂ、および金属酸化物２２０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物２２０ｂと金属酸化物２２０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ７５０では、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物２２０ａ、金属酸化物２２０ｂ、および金属酸化物２２０ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、金属酸化物２２０ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物２２０ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物２２０ａと同様の組成を有することが好ましい。
ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、および導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａおよび導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ７５０において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるため、トランジスタ７５０の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置の額縁を狭くすることができる。
図４１乃至図４１Ｃに示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。
トランジスタ７５０は、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、を有することが好ましい。絶縁体２２４の上に金属酸化物２２０ａが配置されることが好ましい。
トランジスタ７５０の上に、層間膜として機能する絶縁体２７４、および絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２５４、金属酸化物２２０ｃ、および絶縁体２８０の上面に接して配置されることが好ましい。
絶縁体２２２、絶縁体２５４、および絶縁体２７４は、水素（例えば、水素原子、水素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、および絶縁体２７４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、および絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、および絶縁体２５４は、絶縁体２２４、絶縁体２５０、および絶縁体２８０より酸素透過性が低いことが好ましい。
ここで、絶縁体２２４、金属酸化物２２０、および絶縁体２５０は、絶縁体２２２および絶縁体２７４によって離隔されている。ゆえに、絶縁体２７４より上層、ならびに、絶縁体２２２より下層に含まれる水素等の不純物および過剰な酸素が、絶縁体２２４、金属酸化物２２０、および絶縁体２５０に混入することを抑制できる。
トランジスタ７５０と電気的に接続し、プラグとして機能する導電体２４５（導電体２４５ａ、および導電体２４５ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体２４５の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。また、絶縁体２４１の側面に接して導電体２４５の第１の導電体が設けられ、さらに内側に導電体２４５の第２の導電体が設けられる構成にしてもよい。ここで、導電体２４５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ７５０では、導電体２４５の第１の導電体および導電体２４５の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４５を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
トランジスタ７５０は、チャネル形成領域を含む金属酸化物２２０（金属酸化物２２０ａ、金属酸化物２２０ｂ、および金属酸化物２２０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物２２０のチャネル形成領域となる金属酸化物として、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
上記金属酸化物として、少なくともインジウム（Ｉｎ）または亜鉛（Ｚｎ）を含むことが好ましい。特に、インジウム（Ｉｎ）および亜鉛（Ｚｎ）を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）またはコバルト（Ｃｏ）の一以上を用いることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、またはスズ（Ｓｎ）の一以上とすることが好ましい。また、元素Ｍは、ＧａおよびＳｎのいずれか一方または双方を有することがさらに好ましい。
また、図４１Ｂに示すように、金属酸化物２２０ｂは、導電体２４２と重ならない領域の膜厚が、導電体２４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体２４２ａおよび導電体２４２ｂを形成する際に、金属酸化物２２０ｂの上面の一部を除去することにより形成される。金属酸化物２２０ｂの上面には、導電体２４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物２２０ｂの上面の導電体２４２ａと導電体２４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ７５０の詳細な構成について説明する。
導電体２０５は、金属酸化物２２０、および導電体２６０と、重なる領域を有するように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。
導電体２０５は、導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃを有する。導電体２０５ａは、絶縁体２１６に設けられた開口の底面および側壁に接して設けられる。導電体２０５ｂは、導電体２０５ａに形成された凹部に埋め込まれるように設けられる。ここで、導電体２０５ｂの上面は、導電体２０５ａの上面および絶縁体２１６の上面より低くなる。導電体２０５ｃは、導電体２０５ｂの上面、および導電体２０５ａの側面に接して設けられる。ここで、導電体２０５ｃの上面の高さは、導電体２０５ａの上面の高さおよび絶縁体２１６の上面の高さと略一致する。つまり、導電体２０５ｂは、導電体２０５ａおよび導電体２０５ｃに包み込まれる構成になる。
導電体２０５ａおよび導電体２０５ｃは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２０５ａおよび導電体２０５ｃに、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体２０５ｂに含まれる水素等の不純物が、絶縁体２２４等を介して、金属酸化物２２０に拡散することを抑制できる。また、導電体２０５ａおよび導電体２０５ｃに、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体２０５ｂが酸化されて導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウム等を用いることが好ましい。したがって、導電体２０５ａとしては、上記導電性材料を単層または積層とすればよい。例えば、導電体２０５ａは、窒化チタンを用いればよい。
また、導電体２０５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体２０５ｂは、タングステンを用いればよい。
ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ７５０のＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ７５０のＶｔｈを０Ｖより大きくし、オフ電流を小さくすることが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体２０５は、金属酸化物２２０におけるチャネル形成領域よりも、大きく設けるとよい。特に、図４１Ｃに示すように、導電体２０５は、金属酸化物２２０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物２２０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、金属酸化物２２０のチャネル形成領域を電気的に取り囲むことができる。
図４１Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。
絶縁体２１４は、水または水素等の不純物が、基板側からトランジスタ７５０に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１４として、酸化アルミニウムまたは窒化シリコン等を用いることが好ましい。これにより、水または水素等の不純物が絶縁体２１４よりも基板側からトランジスタ７５０側に拡散することを抑制できる。または、絶縁体２２４等に含まれる酸素が、絶縁体２１４よりも基板側に、拡散することを抑制できる。
層間膜として機能する絶縁体２１６、絶縁体２８０、および絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体２２２および絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物２２０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物２２０に接して設けることにより、金属酸化物２２０中の酸素欠損を低減し、トランジスタ７５０の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度は、１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
図４１Ｃに示すように、絶縁体２２４は、絶縁体２５４と重ならず、且つ金属酸化物２２０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２５４と重ならず、且つ金属酸化物２２０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体２２２は、絶縁体２１４等と同様に、水または水素等の不純物が、基板側からトランジスタ７５０に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、および絶縁体２７４によって、絶縁体２２４、金属酸化物２２０、および絶縁体２５０等を囲むことにより、外方から水または水素等の不純物がトランジスタ７５０に侵入することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素および不純物の拡散を抑制する機能を有することで、金属酸化物２２０が有する酸素が、基板側へ拡散することを低減でき、好ましい。また、導電体２０５が、絶縁体２２４または金属酸化物２２０が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、金属酸化物２２０からの酸素の放出、およびトランジスタ７５０の周辺部から金属酸化物２２０への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物２２０は、金属酸化物２２０ａと、金属酸化物２２０ａ上の金属酸化物２２０ｂと、金属酸化物２２０ｂ上の金属酸化物２２０ｃと、を有する。金属酸化物２２０ｂ下に金属酸化物２２０ａを有することで、金属酸化物２２０ａよりも下方に形成された構造物から、金属酸化物２２０ｂへの不純物の拡散を抑制することができる。また、金属酸化物２２０ｂ上に金属酸化物２２０ｃを有することで、金属酸化物２２０ｃよりも上方に形成された構造物から、金属酸化物２２０ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物２２０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物２２０が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物２２０ａを構成する全元素の原子数に対する、金属酸化物２２０ａに含まれる元素Ｍの原子数の割合が、金属酸化物２２０ｂを構成する全元素の原子数に対する、金属酸化物２２０ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物２２０ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物２２０ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。ここで、金属酸化物２２０ｃは、金属酸化物２２０ａまたは金属酸化物２２０ｂに用いることができる金属酸化物を用いることができる。
金属酸化物２２０ａおよび金属酸化物２２０ｃの伝導帯下端のエネルギーが、金属酸化物２２０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物２２０ａおよび金属酸化物２２０ｃの電子親和力が、金属酸化物２２０ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物２２０ｃは、金属酸化物２２０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物２２０ｃを構成する全元素の原子数に対する、金属酸化物２２０ｃに含まれる元素Ｍの原子数の割合が、金属酸化物２２０ｂを構成する全元素の原子数に対する、金属酸化物２２０ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物２２０ｃに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物２２０ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。
ここで、金属酸化物２２０ａ、金属酸化物２２０ｂ、および金属酸化物２２０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物２２０ａ、金属酸化物２２０ｂ、および金属酸化物２２０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物２２０ａと金属酸化物２２０ｂとの界面、および金属酸化物２２０ｂと金属酸化物２２０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物２２０ａと金属酸化物２２０ｂ、金属酸化物２２０ｂと金属酸化物２２０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物２２０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物２２０ａおよび金属酸化物２２０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物２２０ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、またはＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物２２０ｃとして用いてもよい。
具体的には、金属酸化物２２０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］またはその近傍、もしくは、１：１：０．５［原子数比］またはその近傍の金属酸化物を用いればよい。また、金属酸化物２２０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］またはその近傍、もしくは、３：１：２［原子数比］またはその近傍の金属酸化物を用いればよい。また、金属酸化物２２０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］またはその近傍、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］またはその近傍、Ｇａ：Ｚｎ＝２：１［原子数比］またはその近傍、もしくは、Ｇａ：Ｚｎ＝２：５［原子数比］またはその近傍の金属酸化物を用いればよい。また、金属酸化物２２０ｃを積層構造とする場合の具体例として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］またはその近傍と、Ｇａ：Ｚｎ＝２：１［原子数比］またはその近傍との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］またはその近傍と、Ｇａ：Ｚｎ＝２：５［原子数比］またはその近傍との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］またはその近傍と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は金属酸化物２２０ｂとなる。金属酸化物２２０ａ、金属酸化物２２０ｃを上述の構成とすることで、金属酸化物２２０ａと金属酸化物２２０ｂとの界面、および金属酸化物２２０ｂと金属酸化物２２０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ７５０は高いオン電流、および高い周波数特性を得ることができる。なお、金属酸化物２２０ｃを積層構造とした場合、上述の金属酸化物２２０ｂと、金属酸化物２２０ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物２２０ｃが有する構成元素が、絶縁体２５０側に拡散することを抑制することが期待される。より具体的には、金属酸化物２２０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物２２０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
金属酸化物２２０ｂ上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物２２０と接するように上記導電体２４２を設けることで、金属酸化物２２０の導電体２４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物２２０の導電体２４２近傍において、導電体２４２に含まれる金属と、金属酸化物２２０の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物２２０の導電体２４２近傍の領域において、キャリア濃度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、金属酸化物２２０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水または水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。これにより、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンまたは酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウム等から選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
導電体２６０は、図４１乃至図４１Ｃでは２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。
導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。
図４１Ａおよび図４１Ｃに示すように、金属酸化物２２０ｂの導電体２４２と重ならない領域、言い換えると、金属酸化物２２０のチャネル形成領域において、金属酸化物２２０の側面が導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体２６０の電界を、金属酸化物２２０の側面に作用させやすくなる。よって、トランジスタ７５０のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体２５４は、絶縁体２１４等と同様に、水または水素等の不純物が、絶縁体２８０側からトランジスタ７５０に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図４１Ｂおよび図４１Ｃに示すように、絶縁体２５４は、金属酸化物２２０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２２０ａおよび金属酸化物２２０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、金属酸化物２２０ａ、金属酸化物２２０ｂおよび絶縁体２２４の上面または側面から金属酸化物２２０に侵入することを抑制できる。
さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０または絶縁体２２４より酸素透過性が低いことが好ましい。
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して金属酸化物２２０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２２０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２２０から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物２２０のチャネル形成領域に酸素が供給される。これにより、金属酸化物２２０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体２５４として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
水素に対してバリア性を有する絶縁体２５４によって、絶縁体２２４、絶縁体２５０、および金属酸化物２２０が覆うことで、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、金属酸化物２２０、および絶縁体２５０と離隔されている。これにより、トランジスタ７５０の外方から水素等の不純物が浸入することを抑制できるため、トランジスタ７５０に良好な電気特性および信頼性を与えることができる。
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、金属酸化物２２０、および導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０中の水または水素等の不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
絶縁体２７４は、絶縁体２１４等と同様に、水または水素等の不純物が、上方から絶縁体２８０に混入することを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２７４として、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。
絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４等と同様に、膜中の水または水素等の不純物濃度が低減されていることが好ましい。
絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４に形成された開口に、導電体２４５ａおよび導電体２４５ｂを配置する。導電体２４５ａおよび導電体２４５ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４５ａおよび導電体２４５ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４５ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４５ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４５ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４５ｂが導電体２４２ｂと接する。
導電体２４５ａおよび導電体２４５ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４５ａおよび導電体２４５ｂは積層構造としてもよい。
導電体２４５を積層構造とする場合、金属酸化物２２０ａ、金属酸化物２２０ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水または水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウム等を用いることが好ましい。また、水または水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４５ａおよび導電体２４５ｂに吸収されることを抑制できる。また、絶縁体２８１より上層から水または水素等の不純物が、導電体２４５ａおよび導電体２４５ｂを通じて金属酸化物２２０に混入することを抑制できる。
絶縁体２４１ａおよび絶縁体２４１ｂとして、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２５４に接して設けられるため、絶縁体２８０等から水または水素等の不純物が、導電体２４５ａおよび導電体２４５ｂを通じて金属酸化物２２０に混入することを抑制できる。また、絶縁体２８０に含まれる酸素が導電体２４５ａおよび導電体２４５ｂに吸収されることを抑制できる。
図示しないが、導電体２４５ａの上面、および導電体２４５ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
［基板］
トランジスタを形成する基板として、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板として、例えば、シリコン、ゲルマニウム等の半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板として、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板等がある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子として、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。
［絶縁体］
絶縁体として、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
比誘電率の高い絶縁体として、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物等がある。
比誘電率が低い絶縁体として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂等がある。
酸化物半導体を用いたトランジスタは、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、および絶縁体２７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコン等の金属窒化物を用いることができる。
ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを金属酸化物２２０と接する構造とすることで、金属酸化物２２０が有する酸素欠損を補償することができる。
［導電体］
導電体として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
＜酸化物半導体における結晶構造の分類＞
酸化物半導体における、結晶構造の分類について、図４２Ａを用いて説明を行う。図４２Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。
図４２Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、およびＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる（ｅｘｃｌｕｄｉｎｇ　ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ　ａｎｄ　ｐｏｌｙ　ｃｒｉｓｔａｌ）。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、およびｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、およびｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。
なお、図４２Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」、および「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。
なお、膜または基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図４２Ｂに示す。なお、ＧＩＸＤ法は、薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図４２Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図４２Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］またはその近傍である。また、図４２Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。
図４２Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°またはその近傍に、ｃ軸配向を示すピークが検出される。なお、図４２Ｂに示すように、２θ＝３１°またはその近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。
膜または基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図４２Ｃに示す。図４２Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図４２Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］またはその近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。
図４２Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。
〔酸化物半導体の構造〕
なお、酸化物半導体は、結晶構造に着目した場合、図４２Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のＣＡＡＣ−ＯＳ、およびｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。
ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、およびａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。
［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、またはＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。
なお、上記複数の結晶領域のそれぞれは、１つまたは複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。
Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、または複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。
ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°またはその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成等により変動する場合がある。
例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。
上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないこと、および金属原子の置換によって原子間の結合距離が変化すること等によって、歪みを許容することができるためと考えられる。
なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の１つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、およびＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。
ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入または欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物および欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。
［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。
［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。
［酸化物半導体の構成］
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。
［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、１つまたは複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。
ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、およびＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、および［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。または、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。
具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。
なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。
ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および良好なスイッチング動作を実現することができる。
酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。
＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。
上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０１７ｃｍ−３以下、好ましくは１×１０１５ｃｍ−３以下、さらに好ましくは１×１０１３ｃｍ−３以下、より好ましくは１×１０１１ｃｍ−３以下、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。
高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。
酸化物半導体において、第１４族元素の１つであるシリコンまたは炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンおよび炭素の濃度と、酸化物半導体との界面近傍のシリコンおよび炭素の濃度（ＳＩＭＳにより得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下にする。
酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満にする。
不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
本実施の形態で例示した構成例、およびそれらに対応する図面等は、少なくともその一部を他の構成例、または図面等と適宜組み合わせることができる。
＜本明細書等の記載に関する付記＞
以上の実施の形態、および実施の形態における各構成の説明について、以下に付記する。
各実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて、本発明の一態様とすることができる。また、１つの実施の形態の中に、複数の構成例が示される場合は、構成例を適宜組み合わせることが可能である。
なお、ある１つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形態で述べる別の内容（一部の内容でもよい）、または、１つ若しくは複数の別の実施の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、または置き換えなどを行うことが出来る。
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
なお、ある１つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）、または、１つ若しくは複数の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることが出来る。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、１つの回路に複数の機能が係わる場合、もしくは複数の回路にわたって１つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
また、図面において、大きさ、層の厚さ、または領域は、説明の便宜上任意の大きさに示したものである。よって、必ずしもそのスケールに限定されない。なお図面は明確性を期すために模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。
本明細書等において、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第１電極、または第１端子）、「ソースまたはドレインの他方」（または第２電極、または第２端子）という表記を用いる。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子、またはソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において「電極」および「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」および「配線」の用語は、複数の「電極」および「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電圧（接地電圧）とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも０Ｖを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
本明細書等において、スイッチとは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
本明細書等において、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲートとが重なる領域、またはチャネルが形成される領域における、ソースとドレインとの間の距離をいう。
本明細書等において、チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、チャネル長方向に対して直交する方向のチャネルが形成される領域の長さをいう。
本明細書等において、ＡとＢとが接続されている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間で、何らかの電気的作用を有する対象物が存在するとき、ＡとＢとの電気信号の授受を可能とするものをいう。
なお、本明細書等において、各色の発光デバイス（例えば、青（Ｂ）、緑（Ｇ）、および赤（Ｒ））で、発光層を作り分ける、または発光層を塗り分ける構造をＳＢＳ（Ｓｉｄｅ　Ｂｙ　Ｓｉｄｅ）構造と呼ぶ場合がある。また、本明細書等において、白色光を発することのできる発光デバイスを白色発光デバイスと呼ぶ場合がある。なお、白色発光デバイスは、着色層（たとえば、カラーフィルタ）と組み合わせることで、フルカラー表示の表示装置を実現できる。
また、発光デバイスは、シングル構造と、タンデム構造とに大別することができる。シングル構造のデバイスは、一対の電極間に１つの発光ユニットを有し、当該発光ユニットは、１以上の発光層を含む構成とすることが好ましい。白色発光を得るには、２以上の発光層の各々の発光が補色の関係となるような発光層を選択すればよい。例えば、第１の発光層の発光色と第２の発光層の発光色を補色の関係になるようにすることで、発光デバイス全体として白色発光する構成を得ることができる。また、発光層を３つ以上有する発光デバイスの場合も同様である。
タンデム構造のデバイスは、一対の電極間に２以上の複数の発光ユニットを有し、各発光ユニットは、１以上の発光層を含む構成とすることが好ましい。白色発光を得るには、複数の発光ユニットの発光層からの光を合わせて白色発光が得られる構成とすればよい。なお、白色発光が得られる構成については、シングル構造の構成と同様である。なお、タンデム構造のデバイスにおいて、複数の発光ユニットの間には、電荷発生層などの中間層を設けると好適である。
また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、ＳＢＳ構造の発光デバイスと、を比較した場合、ＳＢＳ構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、ＳＢＳ構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがＳＢＳ構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、または製造歩留まりを高くすることができるため、好適である。
本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順、積層順、または配置順など、なんらかの順番または順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞が省略される場合がある。
一般に、「容量」は、２つの電極が絶縁体（誘電体）を介して向かい合う構成を有する。本明細書等において、「容量素子」とは、前述の「容量」である場合が含まれる。すなわち、本明細書等において、「容量素子」とは、２つの電極が絶縁体を介して向かい合う構成を有したもの、２本の配線が絶縁体を介して向かい合う構成を有したもの、または、２本の配線が絶縁体を介して配置されたもの、である場合が含まれる。
本実施例では、副表示部１９ごとにフレーム周波数を変えることによる、消費電力の低減について説明する。
本実施例では、表示部１３が４行８列の副表示部１９に分割され、表示部１３の対角サイズが１．５インチ、解像度が３０００×４０００画素の表示装置を想定し、副表示部１９毎にフレーム周波数を変えた場合の消費電力を計算した。消費電力の計算は、シミュレーションソフトウェアＳＰＩＣＥを用いた。
本実施例では、モードＡ乃至Ｄの４つのモードについて消費電力を計算した。図４３Ａ乃至図４３Ｄに、各モードにおける表示部１３の動作状態を示す。
モードＡとして、全ての副表示部１９のフレーム周波数が１２０Ｈｚである状態を想定した（図４３Ａ参照）。
モードＢとして、２行４列目の副表示部１９（副表示部１９［２，４］）と２行５列目の副表示部１９（副表示部１９［２，５］）のフレーム周波数が１２０Ｈｚであり、副表示部１９［２，４］または副表示部１９［２，５］の外側に隣接する副表示部１９のフレーム周波数が９０Ｈｚであり、さらに外側に隣接する副表示部１９のフレーム周波数が６０Ｈｚであり、１列目と８列目の副表示部１９のフレーム周波数が３０Ｈｚである状態を想定した（図４３Ｂ参照）。
モードＣとして、３列目乃至６列目の副表示部１９のフレーム周波数が１２０Ｈｚであり、１列目、２列目、７列目、および８列目の副表示部１９のフレーム周波数が１Ｈｚである状態を想定した（図４３Ｃ参照）。
モードＤとして、全ての副表示部１９のフレーム周波数が１Ｈｚである状態を想定した（図４３Ｄ参照）。
図４４は、モードごとの消費電力の計算結果を示すグラフである。図４４の横軸は各モードを示している。図４４の縦軸は、モードＡの計算結果を基準に各モードの計算結果を規格化した値を示している。なお、図４４に、各モードの規格化した消費電力の値を付記している。
また、図４４では、各モードの消費電力を、デジタル回路の消費電力とアナログ回路の消費電力に分けて示している。本実施例でいうデジタル回路は、主にデータ伝送に係る回路であり、ゲートドライバ回路およびソースドライバ回路などが含まれる。また、アナログ回路は、画像データをアナログ信号に変換して画像を表示する処理に係る回路であり、デジタルアナログ変換回路およびオペアンプなどが含まれる。
図４４より、デジタル回路の消費電力は各モードで変わらないものの、アナログ回路の消費電力はモードにより変わることがわかる。モードＢおよびモードＣは、モードＡよりも消費電力が約３０％低減されることがわかった。モードＤは、モードＡよりも消費電力が約６０％低減されることがわかった。
１０＿Ｌ：表示装置、１０＿Ｒ：表示装置、３０：駆動回路、４０：機能回路、５１：画素回路、６１：発光素子、１００：電子装置、１０１：動き検出部、１０２：視線検出部、１０３：演算部、１０４：通信部、１０５：筐体

Claims (7)

  1. 　表示装置、演算部、および視線検出部を有し、
    　前記表示装置は、機能回路と、複数の副表示部に分割された表示部と、を有し、
    　前記視線検出部は、ユーザの視線を検出する機能を有し、
    　前記演算部は、前記視線検出部の検出結果を用いて、
    　前記複数の副表示部のそれぞれを、第１区域または第２区域に振り分ける機能を有し、
    　前記機能回路は、
    　前記第２区域に含まれる前記副表示部の駆動周波数である第２駆動周波数を、
    　前記第１区域に含まれる前記副表示部の駆動周波数である第１駆動周波数よりも低くする機能を有する、電子装置。
  2. 　請求項１において、
    　前記第１区域は、前記ユーザの注視点と重なる領域を含む、電子装置。
  3. 　請求項１において、
    　前記第２駆動周波数は、前記第１駆動周波数の１／２以下である、電子装置。
  4. 　請求項１乃至請求項３のいずれか一において、
    　前記複数の副表示部のそれぞれは、複数の画素回路と、複数の発光素子と、を有する、電子装置。
  5. 　請求項４において、
    　前記表示装置は、複数のゲートドライバ回路と、複数のソースドライバ回路と、を有し、
    　前記ゲートドライバ回路の一および前記ソースドライバ回路の一は、前記副表示部の一と電気的に接続される、電子装置。
  6. 　請求項５において、
    　前記複数のゲートドライバ回路と前記複数のソースドライバ回路は、それぞれ第１層に設けられ、
    　前記複数の画素回路は前記第１層上の第２層に設けられ、
    　前記複数の発光素子は前記第２層上の第３層に設けられる、電子装置。
  7. 　請求項１乃至請求項３のいずれか一において、
    　記憶装置を有し、
    　前記記憶装置は、前記複数の副表示部それぞれの画像データを記憶する機能を有する、電子装置。
PCT/IB2022/056096 2021-07-16 2022-06-30 電子装置 WO2023285908A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023534427A JPWO2023285908A1 (ja) 2021-07-16 2022-06-30
KR1020247004104A KR20240033247A (ko) 2021-07-16 2022-06-30 전자 장치
CN202280046663.XA CN117581289A (zh) 2021-07-16 2022-06-30 电子设备

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2021117576 2021-07-16
JP2021-117576 2021-07-16
JP2021125354 2021-07-30
JP2021125356 2021-07-30
JP2021-125354 2021-07-30
JP2021-125356 2021-07-30
JP2021-131052 2021-08-11
JP2021131052 2021-08-11

Publications (1)

Publication Number Publication Date
WO2023285908A1 true WO2023285908A1 (ja) 2023-01-19

Family

ID=84919111

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2022/056096 WO2023285908A1 (ja) 2021-07-16 2022-06-30 電子装置

Country Status (4)

Country Link
JP (1) JPWO2023285908A1 (ja)
KR (1) KR20240033247A (ja)
TW (1) TW202305463A (ja)
WO (1) WO2023285908A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277871A (ja) * 1991-03-06 1992-10-02 Fujitsu Ltd 映像生成処理装置
JPH06348253A (ja) * 1993-06-08 1994-12-22 Kyushu Nippon Denki Software Kk 動画像表示方式
US20180366068A1 (en) * 2017-01-04 2018-12-20 Boe Technology Group Co., Ltd. Display System and Driving Method for Display Panel
WO2019220278A1 (ja) * 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器
US20190371243A1 (en) * 2017-06-05 2019-12-05 Boe Technology Group Co., Ltd. Pixel unit and driving method thereof, display panel and driving method thereof, and display apparatus
US20200203382A1 (en) * 2018-12-19 2020-06-25 Lg Display Co., Ltd. Display panel and display device
CN112992247A (zh) * 2021-03-05 2021-06-18 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、显示面板及其驱动方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000002856A (ja) 1998-02-25 2000-01-07 Semiconductor Energy Lab Co Ltd 情報処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04277871A (ja) * 1991-03-06 1992-10-02 Fujitsu Ltd 映像生成処理装置
JPH06348253A (ja) * 1993-06-08 1994-12-22 Kyushu Nippon Denki Software Kk 動画像表示方式
US20180366068A1 (en) * 2017-01-04 2018-12-20 Boe Technology Group Co., Ltd. Display System and Driving Method for Display Panel
US20190371243A1 (en) * 2017-06-05 2019-12-05 Boe Technology Group Co., Ltd. Pixel unit and driving method thereof, display panel and driving method thereof, and display apparatus
WO2019220278A1 (ja) * 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器
US20200203382A1 (en) * 2018-12-19 2020-06-25 Lg Display Co., Ltd. Display panel and display device
CN112992247A (zh) * 2021-03-05 2021-06-18 京东方科技集团股份有限公司 移位寄存单元、移位寄存器、显示面板及其驱动方法

Also Published As

Publication number Publication date
TW202305463A (zh) 2023-02-01
KR20240033247A (ko) 2024-03-12
JPWO2023285908A1 (ja) 2023-01-19

Similar Documents

Publication Publication Date Title
US11699391B2 (en) Semiconductor device, display apparatus, and electronic device
JP2023093390A (ja) 表示装置、及び電子機器
WO2023285908A1 (ja) 電子装置
WO2023057854A1 (ja) 電子装置
WO2023105338A1 (ja) 電子装置
WO2023084354A1 (ja) 電子装置
WO2023067424A1 (ja) 光学装置
CN117581289A (zh) 电子设备
WO2022167890A1 (ja) 電子装置
JP2023016007A (ja) 表示装置および電子装置
WO2023052914A1 (ja) 表示装置、電子機器、及び発光装置の動作方法
WO2022162497A1 (ja) 半導体装置および電子機器
WO2023012566A1 (ja) 電子機器、及び電子機器の動作方法
WO2023073479A1 (ja) 表示装置、及び電子機器
US20230113155A1 (en) Electronic device
WO2022248971A1 (ja) 表示装置、及び表示装置の作製方法
WO2022248972A1 (ja) 半導体装置、表示装置、及び電子機器
WO2023084356A1 (ja) 表示装置、及び電子機器
WO2022248973A1 (ja) 表示装置
WO2022185151A1 (ja) 電子機器
WO2022229789A1 (ja) 半導体装置、表示装置、及び電子機器
WO2022167893A1 (ja) 半導体装置
WO2022175789A1 (ja) 表示装置
WO2022189916A1 (ja) 表示装置、及び表示装置の作製方法
US20240138223A1 (en) Display apparatus, display module, electronic device, and method of manufacturing display apparatus

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22841569

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023534427

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 20247004104

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020247004104

Country of ref document: KR