JP7457717B2 - ディスプレイパネル及び表示装置 - Google Patents

ディスプレイパネル及び表示装置 Download PDF

Info

Publication number
JP7457717B2
JP7457717B2 JP2021542514A JP2021542514A JP7457717B2 JP 7457717 B2 JP7457717 B2 JP 7457717B2 JP 2021542514 A JP2021542514 A JP 2021542514A JP 2021542514 A JP2021542514 A JP 2021542514A JP 7457717 B2 JP7457717 B2 JP 7457717B2
Authority
JP
Japan
Prior art keywords
layer
display panel
substrate
gate
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021542514A
Other languages
English (en)
Other versions
JP2022543943A (ja
Inventor
慧慧 ▲趙▼
文旭 ▲鮮▼于
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Publication of JP2022543943A publication Critical patent/JP2022543943A/ja
Application granted granted Critical
Publication of JP7457717B2 publication Critical patent/JP7457717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本願は表示分野に関し、特にディスプレイパネル及び表示装置に関する。
表示産業の技術の発展に伴って、ユーザーのディスプレイパネルの外観設計への要件がますます高くなり、例えば狭額縁の設計である。
従来の携帯電話用ディスプレイパネルの下額縁は一般にＣＯＦ（Ｃｈｉｐ ｏｎ ＦＰＣ）又はＣＯＰ（Ｃｈｉｐ ｏｎ Ｐｉ）のプロセスを採用して駆動チップの位置を設定し、ディスプレイパネルの下額縁の間隔をより小さくする。しかし、屈曲エリア及びディスプレイパネルの両側に位置するＧＯＡ回路はまだ一定の間隔を占めており、さらに額縁の縮小を実現できない。
従って、上記技術的問題を解決するために、ディスプレイパネルが緊急に必要とされる。
本願は、ディスプレイパネル及び表示装置を提供し、それにより、従来のディスプレイパネルの額縁の間隔が大きすぎるという技術的問題を解決する。
本願は、ディスプレイパネルを提供し、第１の基板、前記第１の基板上に位置する第１の駆動回路層、前記第１の駆動回路層上に位置する第２の基板、前記第２の基板上に位置する第２の駆動回路層、及び前記第２の駆動回路層上に位置する画素電極層を含み、
前記第１の駆動回路層中のゲートドライバ及びソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置する。
本願のディスプレイパネルにおいて、前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ゲートドライバを含み、前記ゲートドライバは少なくとも１つのゲート駆動ユニットを含み、１つの前記ゲート駆動ユニットは第１のビアを介して少なくとも１本の前記第２の駆動回路層の走査ラインに電気的に接続され、
前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ソースドライバを含み、前記ソースドライバは少なくとも１つのソース駆動ユニットを含み、１つの前記ソース駆動ユニットは第２のビアを介して少なくとも１本の前記第２の駆動回路層のデータラインに電気的に接続され、
前記第１のビア及び前記第２のビアは前記第２の基板及び一部の前記第２の駆動回路層を貫通している。
本願のディスプレイパネルにおいて、前記第２の駆動回路層は、前記第２の基板上に位置する活性層、前記活性層上に位置するゲート絶縁層、前記ゲート絶縁層上に位置するゲート層、前記ゲート層上に位置する層間絶縁膜、前記層間絶縁膜上に位置するソースドレイン層、及び前記ソースドレイン層上に位置する平坦層を含み、
前記第１のビアは前記ゲート絶縁層及び前記第２の基板を貫通しており、前記第２のビアは前記層間絶縁膜、前記ゲート絶縁層及び前記第２の基板を貫通している。
本願のディスプレイパネルにおいて、前記第１のビア及び前記第２のビアは前記ディスプレイパネルのエッジに近接して設置される。
本願のディスプレイパネルにおいて、前記ディスプレイパネルは、前記ゲートドライバと前記ディスプレイパネルのバインディング層とを接続する第１のファンアウト配線、及び前記ソースドライバと前記ディスプレイパネルのバインディング層とを接続する第２のファンアウト配線をさらに含み、
前記第１のファンアウト配線は第３のビアを介して前記ゲートドライバに電気的に接続され、前記第２のファンアウト配線は第４のビアを介して前記ソースドライバに電気的に接続され、
前記第１のファンアウト配線と前記第２のファンアウト配線は前記第１の基板内に位置する。
本願のディスプレイパネルにおいて、前記第３のビア及び前記第４のビアは前記第１の駆動回路層及び前記第１の基板を貫通している。
本願のディスプレイパネルにおいて、前記第１の駆動回路層は、前記ディスプレイパネルの第１の側辺に位置する第１のゲートドライバ、前記ディスプレイパネルの第３の側辺に位置する第２のゲートドライバ、及び前記ディスプレイパネルの第２の側辺に位置する第１のソースドライバを含み、
前記ディスプレイパネルのバインディング層の前記第１の駆動回路層上における正投影が、前記第１のゲートドライバ、前記第２のゲートドライバ、及び前記第１のソースドライバにより囲まれた領域内に位置する。
本願のディスプレイパネルにおいて、前記ゲートドライバ及び前記ソースドライバは、前記ディスプレイパネルの隣接する画素ユニットの間の非画素エリアに位置する。
本願のディスプレイパネルにおいて、前記第１の基板及び前記第２の基板はフレキシブル材で構成され、前記第１の基板及び前記第２の基板の厚さが１ミクロン～１０ミクロンである。
本願のディスプレイパネルにおいて、前記ディスプレイパネルは、前記第２の駆動回路層上に位置する発光デバイス層及び前記発光デバイス層上に位置するパッケージ層をさらに含む。
本願は、表示装置をさらに提案し、前記表示装置はディスプレイパネル、並びに前記ディスプレイパネル上に位置する偏光板層及びカバープレート層を含み、前記ディスプレイパネルは第１の基板、前記第１の基板上に位置する第１の駆動回路層、前記第１の駆動回路層上に位置する第２の基板、前記第２の基板上に位置する第２の駆動回路層、及び前記第２の駆動回路層上に位置する画素電極層を含み、
前記第１の駆動回路層中のゲートドライバ及びソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置する。
本願の表示装置において、前記第１の駆動回路層は前記ディスプレイパネルの少なくとも一側に位置する前記ゲートドライバを含み、前記ゲートドライバは少なくとも１つのゲート駆動ユニットを含み、１つの前記ゲート駆動ユニットは第１のビアを介して少なくとも１本の前記第２の駆動回路層の走査ラインに電気的に接続され、
前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ソースドライバを含み、前記ソースドライバは少なくとも１つのソース駆動ユニットを含み、１つの前記ソース駆動ユニットは第２のビアを介して少なくとも１本の前記第２の駆動回路層のデータラインに電気的に接続され、
前記第１のビア及び前記第２のビアは前記第２の基板及び一部の前記第２の駆動回路層を貫通している。
本願の表示装置において、前記第２の駆動回路層は、前記第２の基板上に位置する活性層、前記活性層上に位置するゲート絶縁層、前記ゲート絶縁層上に位置するゲート層、前記ゲート層上に位置する層間絶縁膜、前記層間絶縁膜上に位置するソースドレイン層、及び前記ソースドレイン層上に位置する平坦層を含み、
前記第１のビアは前記ゲート絶縁層及び前記第２の基板を貫通しており、前記第２のビアは前記層間絶縁膜、前記ゲート絶縁層及び前記第２の基板を貫通している。
本願の表示装置において、前記第１のビア及び前記第２のビアは前記ディスプレイパネルのエッジに近接して設置される。
本願の表示装置において、前記ディスプレイパネルは、前記ゲートドライバと前記ディスプレイパネルのバインディング層とを接続する第１のファンアウト配線、及び前記ソースドライバと前記ディスプレイパネルのバインディング層とを接続する第２のファンアウト配線をさらに含み、
前記第１のファンアウト配線は第３のビアを介して前記ゲートドライバに電気的に接続され、前記第２のファンアウト配線は第４のビアを介して前記ソースドライバに電気的に接続され、
前記第１のファンアウト配線と前記第２のファンアウト配線は前記第１の基板内に位置する。
本願の表示装置において、前記第３のビア及び前記第４のビアは前記第１の駆動回路層及び前記第１の基板を貫通している。
本願の表示装置において、前記第１の駆動回路層は、前記ディスプレイパネルの第１の側辺に位置する第１のゲートドライバ、前記ディスプレイパネルの第３の側辺に位置する第２のゲートドライバ、及び前記ディスプレイパネルの第２の側辺に位置する第１のソースドライバを含み、
前記ディスプレイパネルのバインディング層の前記第１の駆動回路層上における正投影が、前記第１のゲートドライバ、前記第２のゲートドライバ、及び前記第１のソースドライバにより囲まれた領域内に位置する。
本願の表示装置において、前記ゲートドライバ及び前記ソースドライバは、前記ディスプレイパネルの隣接する画素ユニットの間の非画素エリアに位置する。
本願の表示装置において、前記第１の基板及び前記第２の基板はフレキシブル材で構成され、前記第１の基板及び前記第２の基板の厚さが１ミクロン～１０ミクロンである。
本願の表示装置において、前記ディスプレイパネルは、前記第２の駆動回路層上に位置する発光デバイス層及び前記発光デバイス層上に位置するパッケージ層をさらに含む。
［有益な効果］
本願は、前記ディスプレイパネルのゲートドライバ及びソースドライバを前記ディスプレイパネルのアレイ駆動層の下方に設置すること、及び前記ゲートドライバ及び前記ソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置することにより、額縁の間隔を占める既存のソースドライバ及びゲートドライバを取り除き、ディスプレイパネルの狭額縁設計を実現する。
本願のディスプレイパネルの断面構造図である。 本願のディスプレイパネルの第１の駆動回路層の上面構造図である。 本願のディスプレイパネルの各層の構造模式図である。 本願のディスプレイパネルのバインディング層の構造模式図である。
本願の目的、技術的解決手段及び効果をより明瞭かつ明確にするために、以下、図面を参照して、且つ実施例を挙げて本願を更に詳細に説明する。ここで説明する具体的な実施例は単に本願を解釈することに使用され、本願を限定することに用いられないことを理解すべきである。
従来の携帯電話用ディスプレイパネルの下額縁は一般にＣＯＦ又はＣＯＰのプロセスを採用して駆動チップの位置を設定し、ディスプレイパネルの下額縁の間隔をより小さくする。しかし、屈曲エリア及びディスプレイパネルの両側に位置するＧＯＡ回路がまだ一定の間隔を占めており、さらに額縁の縮小を実現できない。本願は、以下の技術的解決手段を提案することにより、上記技術的問題を解決する。
図１～図４に参照されるように、本願はディスプレイパネル１００を提供し、第１の基板１０、前記第１の基板１０上に位置する第１の駆動回路層２０、前記第１の駆動回路層２０上に位置する第２の基板３０、前記第２の基板３０上に位置する第２の駆動回路層４０、及び前記第２の駆動回路層４０上に位置する画素電極層を含み、
本実施例では、前記第１の駆動回路層２０中のゲートドライバ２１及びソースドライバ２２の前記第１の基板１０上における正投影が、前記ディスプレイパネル１００の表示エリア内に位置する。
本願は、前記ディスプレイパネル１００のゲートドライバ２１及びソースドライバ２２を前記ディスプレイパネル１００のアレイ駆動層の下方に設置すること、及び前記ゲートドライバ２１及び前記ソースドライバ２２の前記第１の基板１０上における正投影が前記ディスプレイパネル１００の表示エリア内に位置することにより、額縁の間隔を占める既存のソースドライバ２２及びゲートドライバ２１を取り除き、ディスプレイパネル１００の狭額縁設計を実現する。
本願の技術的解決手段は、ＯＬＥＤディスプレイパネル１００又はＬＣＤディスプレイパネル１００に適用でき、異なるタイプのディスプレイパネル１００は異なる構造に対応し、現在、具体的な実施例と組み合わせ、ＯＬＥＤディスプレイパネル１００を例に、本願の技術的解決手段を説明する。
図１に参照されるように、前記ディスプレイパネル１００は、第１の基板１０、前記第１の基板１０上に位置する第１の駆動回路層２０、前記第１の駆動回路層２０上に位置する第２の基板３０、前記第２の基板３０上に位置する第２の駆動回路層４０、前記第２の駆動回路層４０上に位置する発光デバイス層５０、及び前記発光デバイス層５０上に位置するパッケージ層６０を含む。
本実施例では、前記第１の基板１０及び前記第２の基板３０は、リジッド基板又はフレキシブル基板のうちの１種であってもよい。前記第１の基板１０及び前記第２の基板３０がリジッド基板である場合、前記第１の基板１０及び前記第２の基板３０の材料はガラス、石英などの材料で製造されてもよい。前記第１の基板１０及び前記第２の基板３０がフレキシブル基板である場合、前記第１の基板１０及び前記第２の基板３０はポリイミドなどの材料であってもよい。一方、ＯＬＥＤディスプレイパネル１００では、基板構造はフレキシブル基板としてもよく、ここではこれについて詳細に記述しない。
前記第２の駆動回路層４０は複数の第２の薄膜トランジスタ４１を含む。前記第２の薄膜トランジスタ４１はエッチングバリア型、バックチャンネルエッチング型又はトップゲート薄膜トランジスタ型などの構造であってもよく、具体的には制限がない。たとえばトップゲート薄膜トランジスタ型の前記第２の薄膜トランジスタ４１は、前記第２の基板３０上に位置するバッファリング層４０１、前記バッファリング層４０１上に位置する活性層、前記活性層上に位置するゲート絶縁層４０２、前記ゲート絶縁層４０２上に位置するゲート層、前記ゲート層上に位置する層間絶縁膜４０３、前記層間絶縁膜４０３上に位置するソースドレイン層、及び前記ソースドレイン層上に位置する平坦層４０４を含んでもよい。
本実施例では、上記トップゲート薄膜トランジスタはシングルゲート構造に制限されず、ダブルゲート構造などに設置されてもよく、ここではさらに詳しく記述する。
図１に参照されるように、前記発光デバイス層５０は、前記第２の駆動回路層４０上に形成された陽極層５１、発光層５２及び陰極層５３を含み、ここで、前記陽極層５１は前述した画素電極層である。
前記陽極層５１は前記平坦層４０４上に形成される。前記陽極層５１は主に電子を吸収する正孔を提供することに用いられる。本実施例では、トップエミッション型ＯＬＥＤデバイスを例に説明し、従って、前記陽極層５１は非透明又は透明の金属電極であってもよい。前記発光層５２は前記陽極層５１上に形成される。前記発光層５２は画素定義層５４により複数の発光ユニットに分割される。
前記陰極層５３は前記発光層５２上に形成される。前記陰極層５３は、前記発光層５２及び前記平坦層４０４上に位置する画素定義層５４を覆う。
本実施例では、前記ディスプレイパネル１００の発光タイプに基づき、前記陽極層５１及び前記陰極層５３の材料を限定してもよい。たとえば、前記ディスプレイパネル１００がトップ発光型ディスプレイパネル１００である場合、前記陽極層５１は全反射材料で構成されてもよく、前記陰極層５３は半反射材料で構成されてもよい。前記ディスプレイパネル１００がボトム発光型ディスプレイパネル１００である場合、前記陰極層５３と前記陽極層５１の材料は交換する。
そのうち、前記発光デバイス層５０は陽極層５１と陰極層５３による全反射と半反射を通じてマイクロキャビティ効果を形成することにより、前記発光デバイス層５０の発光効率を向上させる。
前記第１の駆動回路層２０中に大量の遮光金属層が設置されているので、前記ディスプレイパネル１００がボトム発光型である場合、前記第１の駆動回路層２０に対応するデバイスはディスプレイパネル１００の非光透過エリアにのみ設置でき、一方、トップ発光型ディスプレイパネル１００には上記制限がない。従って、ボトム発光型ディスプレイパネル１００に比べて、トップ発光型ディスプレイパネル１００は比較的大きな開口率を有する。
図１に参照されるように、前記パッケージ層６０はフィルムパッケージ層６０であってもよく、それは、第１の無機層、前記第１の無機層上に位置する第１の有機層、及び前記第１の有機層上に位置する第２の無機層を有してもよい。具体的な構造は従来技術と同様又は類似であり、ここでは詳しく説明しない。
図１に参照されるように、第１の駆動回路層２０は前記第１の基板１０と前記第２の基板３０の間に位置する。前記第１の駆動回路層２０と前記第２の駆動回路層４０は類似しており、前記第１の駆動回路層２０は同時に複数の第１の薄膜トランジスタ２０１が設置され、前記第１の薄膜トランジスタ２０１の構造は、前記第２の駆動回路層４０中の第２の薄膜トランジスタ４１を参照してもよく、ここでは詳しく説明しない。
本実施例では、前記第１の駆動回路層２０中の複数の第１の薄膜トランジスタ２０１の組み合わせは、相応なゲートドライバ２１又はソースドライバ２２を構成してもよい。
図１及び図２に参照されるように、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の少なくとも一側に位置する前記ゲートドライバ２１を含み、前記ゲートドライバ２１は少なくとも１つのゲート駆動ユニット２１３を含み、１つの前記ゲート駆動ユニット２１３は第１のビア２１４を介して少なくとも１本の前記第２の駆動回路層４０の走査ライン４０５に電気的に接続される。
本実施例では、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の第１の側辺７０１に位置する第１のゲートドライバ２１１、及び前記ディスプレイパネル１００の第３の側辺７０３に位置する第２のゲートドライバ２１２を含んでもよく、前記第１の駆動ゲートデバイス及び前記第２の駆動ゲートデバイス内に、複数の薄膜トランジスタから構成されるゲート駆動ユニット２１３、すなわちＧＯＡユニットが設置され、１つのＧＯＡユニットは、１本又は複数本の走査ライン４０５を同時に走査できる。本実施例におけるゲート駆動ユニット２１３のタイプは従来技術における２Ｔ１Ｃ、７Ｔ１Ｃなどであってもよく、ここでは具体的な制限はない。
本実施例では、前記第１のビア２１４は前記第２の基板３０及び一部の前記第２の駆動回路層４０を貫通している。前記第１のビア２１４は前記ゲート絶縁層４０２、前記バッファリング層４０１及び前記第２の基板３０を貫通しており、それにより、前記ゲート層中の走査ライン４０５が前記第１のビア２１４を介して前記第１の駆動回路層２０中のゲートドライバ２１に電気的に接続される。
パネルの左右両側ともにゲートドライバ２１が設置されているので、本実施例のディスプレイパネル１００は、両側のゲートドライバ２１から同時にパネル内に走査信号を入力し、又は第１のゲートドライバ２１１は奇数行の走査ライン４０５をコントロールすることに用いられ、第２のゲートドライバ２１２は偶数行の走査ライン４０５をコントロールすることに用いられるなどのようにしてもよく、具体的な走査方式について本願では詳細に記述しない。
図１及び図２に参照されるように、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の少なくとも一側に位置する前記ソースドライバ２２を含み、前記ソースドライバ２２は少なくとも１つのソース駆動ユニット２２３を含み、１つの前記ソース駆動ユニット２２３は第２のビア２２４を介して少なくとも１本の前記第２の駆動回路層４０のデータライン４０６に電気的に接続される。
本実施例では、前記第１の側辺７０１と前記第３の側辺７０３は、前記ディスプレイパネル１００の、対向して設置された側額縁であってもよい。前記ディスプレイパネル１００は、第２の側辺７０２と、前記第２の側辺７０２に対向して設置される第４の側辺７０４とをさらに含み、前記第２の側辺７０２と前記第４の側辺７０４は上額縁と底額縁であってもよい。
本実施例では、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の前記第２の側辺７０２に位置する第１のソースドライバ２２１を含んでもよく、前記ディスプレイパネル１００のデータライン４０６は、前記第１の側辺７０１又は前記第３の側辺７０３の方向に沿って前記第２の側辺７０２へ延び、且つ前記第２のビア２２４を介して前記第１のソースドライバ２２１に電気的に接続される。前記第１のソースドライバ２２１中のソース駆動ユニット２２３は、少なくとも１本の前記データライン４０６に電気的に接続されてもよい。
本実施例では、前記第１の駆動回路層２０は、前記ディスプレイパネル１００の第４の側辺７０４に位置する第２のソースドライバをさらに含んでもよく、一部の前記データライン４０６は前記第１のソースドライバ２２１に電気的に接続され、一部の前記データライン４０６は前記第２のソースドライバに電気的に接続され、前記第１のソースドライバ２２１と前記第２のソースドライバは互いに干渉しない。
本実施例では、前記第２のビア２２４は前記第２の基板３０及び一部の前記第２の駆動回路層４０を貫通している。前記第２のビア２２４は前記層間絶縁膜４０３、前記ゲート絶縁層４０２、前記バッファリング層４０１、及び前記第２の基板３０を貫通しており、それにより、前記ソースドレイン層中に位置するデータライン４０６は前記第２のビア２２４を介して前記第１の駆動回路層２０中のソースドライバ２２に電気的に接続される。
図２に参照されるように、前記第１のビア２１４及び前記第２のビア２２４は、前記ディスプレイパネル１００のエッジに近接して設置されてもよい。前記第１のビア２１４及び前記第２のビア２２４を前記ディスプレイパネル１００のエッジに設置することにより、ビアのパネルの内部構造への影響を回避できる。
図１及び３に参照されるように、前記ディスプレイパネル１００は、第１の駆動回路層２０上に位置する表示層２００、及び前記第１の駆動回路層２０の前記表示層２００から離れた一側に位置するバインディング層８０を含んでもよい。前記バインディング層８０は、前記第１の基板１０内に位置する、又は前記第１の基板１０の前記発光デバイス層５０から離れた一側に位置する。
本実施例では、前記バインディング層８０の前記第１の駆動回路層２０上における正投影が、前記第１のゲートドライバ２１１、前記第２のゲートドライバ２１２、及び前記第１のソースドライバ２２１又は／及び前記第２のソースドライバにより囲まれた領域内に位置する。
図４に参照されるように、前記ディスプレイパネル１００は、前記ゲートドライバ２１と前記ディスプレイパネル１００のバインディング層８０とを接続する第１のファンアウト配線８１、及び前記ソースドライバ２２と前記ディスプレイパネル１００のバインディング層８０とを接続する第２のファンアウト配線８２をさらに含む。
本実施例では、前記第１のファンアウト配線８１は、第３のビア８３を介して前記ゲートドライバ２１に電気的に接続され、前記第２のファンアウト配線８２は、第４のビア８４を介して前記ソースドライバ２２に電気的に接続される。
本実施例では、前記第１のファンアウト配線８１及び前記第２のファンアウト配線８２と第１の駆動層中の各信号ラインとの短絡を回避するために、前記第１のファンアウト配線８１及び前記第２のファンアウト配線８２は、前記バインディング層８０と同一層に設置されてもよい。
図１に参照されるように、前記第１のファンアウト配線８１と前記第２のファンアウト配線８２は前記第１の基板１０内に位置してもよい。前記第３のビア８３及び前記第４のビア８４は前記第１の駆動回路層２０及び前記第１の基板１０を貫通している。
図４に参照されるように、前記第１のファンアウト配線８１は、前記ゲートドライバ２１の前記第２の側辺７０２に近接する底端に沿って、前記バインディング層８０の第１の端子エリアへ延伸し、且つ前記第２のファンアウト配線８２と絶縁して設置されてもよい。
本実施例では、前記第１のファンアウト配線８１は、前記ゲートドライバ２１の前記第４の側辺７０４に近接する底端から前記バインディングエリアの第２の端子エリアへ延伸してもよい。本実施例の技術的解決手段は、第１のファンアウト配線８１及び前記第２のファンアウト配線８２中の各信号ラインの間隔を向上させ、第１のファンアウト配線８１及び第２のファンアウト配線８２のプロセス及び正確性を低減させ、且つ信号ラインに断線が発生するという技術的問題を回避することができる。
従来の狭額縁のフレキシブルディスプレイパネル１００に対しては、一般には、ディスプレイパネル１００の底額縁を、ディスプレイパネル１００の発光層５２から離れた一側に屈曲し、ディスプレイパネル１００の裏面の空間を利用して、パネル上の駆動ＩＣ又は表示ＩＣを設置し、それにより、ディスプレイパネル１００の下額縁を減少させる。しかし、フレキシブルディスプレイパネル１００の屈曲構造にまた所定の屈曲半径が存在するため、ディスプレイパネル１００の下額縁の間隔を無くせないことを引き起こす。
本実施例の前記バインディング層８０は、前記第１の基板１０の前記ディスプレイパネル１００の発光層５２から離れた一側に設置され、それにより、ディスプレイパネル１００のソースドライバ２２及びゲートドライバ２１は、対応するビアを介して前記バインディング層８０に接続され、前記ディスプレイパネル１００の底部から対応するデータ信号を直接入力又は出力することができ、パネルの下額縁の間隔がなくなり、ディスプレイパネル１００の下額縁の間隔が０であることが実現される。
上記実施例では、前記ディスプレイパネル１００がボトム発光型又はＬＣＤディスプレイパネル１００である場合、前記ゲートドライバ２１及び前記ソースドライバ２２は、前記ディスプレイパネル１００の隣接する画素ユニットの間の非画素エリアに位置してもよい。発光層５２から発する光線又はバックライトモジュールから発光する光源が対応する前記ゲートドライバ２１及び前記ソースドライバ２２によって遮断されることを回避する。
上記実施例では、前記第１の基板１０及び前記第２の基板３０の厚さが１ミクロン～１０ミクロンである。本実施例の技術的解決手段は、フレキシブル基板上又はフレキシブル基板内に薄膜トランジスタの製造を行う必要があるため、プロセスの過程におけるパネルの平坦化を確保するには所定の厚さを基礎とする必要がある。また、フレキシブル基板は同様にパネルの耐屈曲能力又は応力の放出などの利点を増加できる。
上記実施例では、前記データライン４０６又は前記走査ライン４０５は、対応するビアを介して前記第１の駆動回路層２０中の各ドライバのソースドレインに電気的に接続され、さらに第１の駆動回路層２０中の、ソースドレイン層と同一層の信号ラインを介して前記バインディング層８０中に伝送される。また、本願は、単に上記接続方式を例に簡単に説明するだけであり、データ信号の伝送に関しては、前記第１の薄膜トランジスタ２０１中のゲート層、活性層などの金属層はすべてデータ信号の伝送膜層として用いることができ、本願の上記実施例に限定されない。
本願は、前記ディスプレイパネル１００のゲートドライバ２１及びソースドライバ２２を前記ディスプレイパネル１００のアレイ駆動層の下方に設置すること、及び前記ゲートドライバ２１及び前記ソースドライバ２２の前記第１の基板１０上における正投影が、前記ディスプレイパネル１００の表示エリア内に位置することにより、額縁の間隔を占める既存のソースドライバ２２及びゲートドライバ２１を取り除き、ディスプレイパネル１００の狭額縁設計を実現し、前記ディスプレイパネル１００が全体として表示エリアとなることを可能とする。
本願は、表示装置をさらに提案し、前記表示装置は、上記ディスプレイパネル、並びに前記ディスプレイパネル上に位置する偏光板層及びカバープレート層を含む。本実施例における前記表示装置の作動原理は、上記ディスプレイパネルの作動原理と同様又は類似するが、ここでは詳しく説明しない。
本願は、ディスプレイパネル及び表示装置を提案しており、該ディスプレイパネルは、第１の基板、前記第１の基板上に位置する第１の駆動回路層、前記第１の駆動回路層上に位置する第２の基板、前記第２の基板上に位置する第２の駆動回路層、及び前記第２の駆動回路層上に位置する画素電極層を含む。本願は、前記ディスプレイパネルのゲートドライバ及びソースドライバを前記ディスプレイパネルのアレイ駆動層の下方に設置すること、及び前記ゲートドライバ及び前記ソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置することにより、額縁の間隔を占める既存のソースドライバ及びゲートドライバを取り除き、ディスプレイパネルの狭額縁設計を実現する。
理解できることとして、当業者にとっては、本願の技術的解決手段及びその発明構想に基づき、均等物への置換又は変更を加えることができ、これらの変更又は置換はすべて本願の添付の特許請求の範囲の保護範囲に属するべきである。
１０ 第１の基板
２０ 第１の駆動回路層
２１ ゲートドライバ
２２ ソースドライバ
３０ 第２の基板
４０ 第２の駆動回路層
４１ 第２の薄膜トランジスタ
５０ 発光デバイス層
５１ 陽極層
５２ 発光層
５３ 陰極層
５４ 画素定義層
６０ パッケージ層
８０ バインディング層
８１ 第１のファンアウト配線
８２ 第２のファンアウト配線
８３ 第３のビア
８４ 第４のビア
１００ ディスプレイパネル
２００ 表示層
２０１ 第１の薄膜トランジスタ
２１１ 第１のゲートドライバ
２１２ 第２のゲートドライバ
２１３ ゲート駆動ユニット
２１４ 第１のビア
２２１ 第１のソースドライバ
２２３ ソース駆動ユニット
２２４ 第２のビア
４０１ バッファリング層
４０２ ゲート絶縁層
４０３ 層間絶縁膜
４０４ 平坦層
４０５ 走査ライン
４０６ データライン
７０１ 第１の側辺
７０２ 第２の側辺
７０３ 第３の側辺
７０４ 第４の側辺
１０１０ 第１の基板

Claims (9)

  1. ディスプレイパネルであって、
    第１の基板、前記第１の基板上に位置する第１の駆動回路層、前記第１の駆動回路層上に位置する第２の基板、前記第２の基板上に位置する第２の駆動回路層、前記第２の駆動回路層上に位置する画素電極層、ゲートドライバと前記ディスプレイパネルのバインディング層とを接続する第１のファンアウト配線、及びソースドライバと前記ディスプレイパネルのバインディング層とを接続する第２のファンアウト配線を含み、
    前記第１の駆動回路層中の前記ゲートドライバ及び前記ソースドライバの前記第１の基板上における正投影が、前記ディスプレイパネルの表示エリア内に位置し、
    前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ゲートドライバを含み、前記ゲートドライバは、少なくとも１つのゲート駆動ユニットを含み、１つの前記ゲート駆動ユニットは第１のビアを介して少なくとも１本の前記第２の駆動回路層の走査ラインに電気的に接続され、
    前記第１の駆動回路層は、前記ディスプレイパネルの少なくとも一側に位置する前記ソースドライバを含み、前記ソースドライバは、少なくとも１つのソース駆動ユニットを含み、１つの前記ソース駆動ユニットは第２のビアを介して少なくとも１本の前記第２の駆動回路層のデータラインに電気的に接続され、
    前記第１のファンアウト配線は第３のビアを介して前記ゲートドライバに電気的に接続され、前記第２のファンアウト配線は第４のビアを介して前記ソースドライバに電気的に接続され、
    前記第１のビア及び前記第２のビアは前記第２の基板及び一部の前記第２の駆動回路層を貫通しており、
    前記第１のビア及び前記第２のビアは前記ディスプレイパネルのエッジに近接して設置される、
    ディスプレイパネル。
  2. 前記第２の駆動回路層は、前記第２の基板上に位置する活性層、前記活性層上に位置するゲート絶縁層、前記ゲート絶縁層上に位置するゲート層、前記ゲート層上に位置する層間絶縁膜、前記層間絶縁膜上に位置するソースドレイン層、及び前記ソースドレイン層上に位置する平坦層を含み、
    前記第１のビアは前記ゲート絶縁層及び前記第２の基板を貫通しており、前記第２のビアは前記層間絶縁膜、前記ゲート絶縁層及び前記第２の基板を貫通している、請求項１に記載のディスプレイパネル。
  3. 前記第１のファンアウト配線と前記第２のファンアウト配線は前記第１の基板内に位置する、請求項１に記載のディスプレイパネル。
  4. 前記第３のビア及び前記第４のビアは前記第１の駆動回路層及び前記第１の基板を貫通している、請求項３に記載のディスプレイパネル。
  5. 前記第１の駆動回路層は、前記ディスプレイパネルの第１の側辺に位置する第１のゲートドライバ、及び前記ディスプレイパネルの第３の側辺に位置する第２のゲートドライバ、及び前記ディスプレイパネルの第２の側辺に位置する第１のソースドライバを含み、
    前記ディスプレイパネルのバインディング層の前記第１の駆動回路層上における正投影が、前記第１のゲートドライバ、前記第２のゲートドライバ、及び前記第１のソースドライバにより囲まれた領域内に位置する、請求項１に記載のディスプレイパネル。
  6. 前記ゲートドライバ及び前記ソースドライバは、前記ディスプレイパネルの隣接する画素ユニットの間の非画素エリアに位置する、請求項１に記載のディスプレイパネル。
  7. 前記第１の基板及び前記第２の基板はフレキシブル材で構成され、前記第１の基板及び前記第２の基板の厚さが１ミクロン～１０ミクロンである、請求項１に記載のディスプレイパネル。
  8. 前記ディスプレイパネルは、前記第２の駆動回路層上に位置する発光デバイス層及び前記発光デバイス層上に位置するパッケージ層をさらに含む、請求項１に記載のディスプレイパネル。
  9. 請求項１～８のいずれか一項に記載のディスプレイパネル、及び前記ディスプレイパネル上に位置する偏光板層及びカバープレート層を含む表示装置。
JP2021542514A 2020-06-22 2020-07-20 ディスプレイパネル及び表示装置 Active JP7457717B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202010571270.3A CN111768700B (zh) 2020-06-22 2020-06-22 显示面板及显示装置
CN202010571270.3 2020-06-22
PCT/CN2020/103058 WO2021258457A1 (zh) 2020-06-22 2020-07-20 显示面板及显示装置

Publications (2)

Publication Number Publication Date
JP2022543943A JP2022543943A (ja) 2022-10-17
JP7457717B2 true JP7457717B2 (ja) 2024-03-28

Family

ID=72721577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021542514A Active JP7457717B2 (ja) 2020-06-22 2020-07-20 ディスプレイパネル及び表示装置

Country Status (6)

Country Link
US (1) US11974471B2 (ja)
EP (1) EP4170635A4 (ja)
JP (1) JP7457717B2 (ja)
KR (1) KR20220000895A (ja)
CN (1) CN111768700B (ja)
WO (1) WO2021258457A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086049A (zh) * 2020-09-16 2020-12-15 武汉华星光电技术有限公司 显示面板以及电子设备
US20230079382A1 (en) * 2021-02-01 2023-03-16 Boe Technology Group Co., Ltd. Driving Backplane, Method for Manufacturing Same and Display Device
CN113257143A (zh) * 2021-03-29 2021-08-13 北海惠科光电技术有限公司 一种显示面板、显示装置和显示面板的制造方法
CN114122051B (zh) * 2021-11-04 2023-07-25 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法、显示装置
CN114284319B (zh) 2021-12-14 2023-09-26 武汉华星光电半导体显示技术有限公司 显示面板及电子设备
CN114335091A (zh) * 2021-12-22 2022-04-12 深圳市华星光电半导体显示技术有限公司 柔性显示面板
CN114428427B (zh) * 2022-01-27 2023-10-03 Tcl华星光电技术有限公司 显示面板及显示装置
KR20230131316A (ko) * 2022-03-03 2023-09-13 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치
CN117918042A (zh) * 2022-05-12 2024-04-23 北京小米移动软件有限公司 Oled显示面板、oled显示面板的像素电路及显示设备
CN115207054A (zh) * 2022-07-05 2022-10-18 武汉华星光电半导体显示技术有限公司 显示面板
CN116404011B (zh) * 2023-06-07 2024-05-28 惠科股份有限公司 显示面板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256870A (zh) 2017-06-09 2017-10-17 京东方科技集团股份有限公司 一种阵列基板及制作方法、柔性显示面板、显示装置
CN110211525A (zh) 2019-05-27 2019-09-06 福建华佳彩有限公司 一种面板设计架构
WO2019215530A1 (ja) 2018-05-11 2019-11-14 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
WO2019220278A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940072Y2 (ja) 1982-11-27 1984-11-12 義雄 川添 洋凧における骨材の連結具
KR101456154B1 (ko) * 2009-08-25 2014-11-04 삼성디스플레이 주식회사 유기 발광 조명 장치
JP5304761B2 (ja) * 2010-09-28 2013-10-02 カシオ計算機株式会社 発光装置及び電子機器
JP5982094B2 (ja) * 2011-03-22 2016-08-31 セイコーエプソン株式会社 電気光学装置、投射型表示装置および電子機器
KR20120130397A (ko) * 2011-05-23 2012-12-03 삼성디스플레이 주식회사 렌즈 모듈 및 이를 갖는 표시 장치
KR102516162B1 (ko) 2013-12-02 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
JP2015138612A (ja) * 2014-01-21 2015-07-30 株式会社ジャパンディスプレイ 有機エレクトロルミネセンス表示装置
WO2015166937A1 (ja) * 2014-04-30 2015-11-05 シャープ株式会社 アクティブマトリクス基板及び当該アクティブマトリクス基板を備える表示装置
US10582612B2 (en) * 2014-06-30 2020-03-03 Lg Display Co., Ltd. Flexible display device with reduced bend stress wires and manufacturing method for the same
CN104536229B (zh) * 2015-01-12 2017-02-01 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN104867450B (zh) * 2015-06-05 2017-09-19 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6661904B2 (ja) * 2015-07-01 2020-03-11 Jsr株式会社 表示装置、および表示装置の製造方法
CN109192751A (zh) * 2017-06-29 2019-01-11 京东方科技集团股份有限公司 一种有机电致发光显示面板、其制作方法及显示装置
KR20190010052A (ko) * 2017-07-20 2019-01-30 엘지전자 주식회사 디스플레이 디바이스
KR102452251B1 (ko) * 2017-08-04 2022-10-11 삼성디스플레이 주식회사 표시 장치
CN107978622B (zh) * 2017-11-22 2020-08-11 上海天马有机发光显示技术有限公司 一种阵列基板、显示面板和显示装置
CN108630144A (zh) * 2018-06-19 2018-10-09 武汉天马微电子有限公司 显示面板和显示装置
TWI686648B (zh) * 2019-01-08 2020-03-01 友達光電股份有限公司 顯示面板
CN109857279B (zh) * 2019-03-19 2022-04-12 厦门天马微电子有限公司 显示面板及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107256870A (zh) 2017-06-09 2017-10-17 京东方科技集团股份有限公司 一种阵列基板及制作方法、柔性显示面板、显示装置
WO2019215530A1 (ja) 2018-05-11 2019-11-14 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
WO2019220278A1 (ja) 2018-05-17 2019-11-21 株式会社半導体エネルギー研究所 表示装置、及び電子機器
CN110211525A (zh) 2019-05-27 2019-09-06 福建华佳彩有限公司 一种面板设计架构

Also Published As

Publication number Publication date
KR20220000895A (ko) 2022-01-04
US11974471B2 (en) 2024-04-30
CN111768700A (zh) 2020-10-13
US20220190074A1 (en) 2022-06-16
CN111768700B (zh) 2021-10-08
EP4170635A1 (en) 2023-04-26
WO2021258457A1 (zh) 2021-12-30
JP2022543943A (ja) 2022-10-17
EP4170635A4 (en) 2024-07-24

Similar Documents

Publication Publication Date Title
JP7457717B2 (ja) ディスプレイパネル及び表示装置
CN111081732B (zh) 显示装置
JP4799952B2 (ja) 液晶表示装置
CN107611143B (zh) 显示装置及其制造方法
KR102652572B1 (ko) 플렉서블 전계 발광 표시장치
JP4472961B2 (ja) 表示装置用基板、液晶表示装置及び液晶表示装置の製造方法
CN110018597B (zh) 显示面板及显示装置
WO2021168828A1 (zh) 柔性显示面板、显示装置及制备方法
KR20230132432A (ko) 표시 기판 및 표시 장치
KR100690523B1 (ko) 전기 광학 장치의 제조 방법
US20120326148A1 (en) Thin film transistor array panel and manufacturing method thereof
US12096675B2 (en) Display panel
KR102172386B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
KR102060789B1 (ko) 표시 장치
US11099442B2 (en) Display device
JP3838047B2 (ja) 電気光学装置、および、その製造方法
JP2006210809A (ja) 配線基板および実装構造体、電気光学装置および電子機器
KR20140087621A (ko) 유기발광표시장치 및 그의 제조방법
KR100778354B1 (ko) 액정표시장치
JP2007206280A (ja) 液晶表示装置
JP2010122379A (ja) 液晶表示装置及び有機ｅｌ表示装置
US20230200194A1 (en) Transparent display apparatus
KR20180047167A (ko) 유기 발광 표시 장치
WO2023115239A1 (zh) 显示面板和显示装置
US20240222419A1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230705

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20231002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231010

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20231109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240315

R150 Certificate of patent or registration of utility model

Ref document number: 7457717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150