KR20230132432A - 표시 기판 및 표시 장치 - Google Patents

표시 기판 및 표시 장치 Download PDF

Info

Publication number
KR20230132432A
KR20230132432A KR1020237000767A KR20237000767A KR20230132432A KR 20230132432 A KR20230132432 A KR 20230132432A KR 1020237000767 A KR1020237000767 A KR 1020237000767A KR 20237000767 A KR20237000767 A KR 20237000767A KR 20230132432 A KR20230132432 A KR 20230132432A
Authority
KR
South Korea
Prior art keywords
subpixel
light transmitting
opening
light
layer
Prior art date
Application number
KR1020237000767A
Other languages
English (en)
Inventor
숴 리
단 궈
야오 후
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2021/073725 external-priority patent/WO2022160087A1/zh
Priority claimed from PCT/CN2021/094676 external-priority patent/WO2022241679A1/zh
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20230132432A publication Critical patent/KR20230132432A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)

Abstract

표시 기판 및 표시 장치, 해당 표시 기판은 어레이로 배열된 복수개의 서브 픽셀을 구비하고 있으며, 또한 베이스 기판(101), 구동 회로층(102), 발광 소자층 및 블랙 매트릭스층(113)을 포함한다. 각 서브 픽셀은 상기 구동 회로층(102)에 설치된 픽셀 구동 회로 및 상기 발광 소자층에 설치된 발광 소자(EM)를 포함하며, 블랙 매트릭스층(113)은 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서 상기 복수개의 서브 픽셀의 발광 소자(EM)를 각각 노출시키는 복수개의 제1 투광 개구(1131), 및 복수개의 투광 개구 사이에 위치하는 복수개의 제2 투광 개구(1132)를 구비하고 있으며; 복수개의 서브 픽셀은 제1 서브 픽셀(P1) 및 제2 서브 픽셀(P2)을 포함하며, 구동 회로층은 복수개의 투광 부분을 포함하며, 표시 기판의 판면과 소정 각도 범위를 이루는 빛을 투과시키기 위하여, 복수개의 제2 투광 개구(1132) 중의 각 제2 투광 개구는 복수개의 투광 부분 중의 적어도 하나에 대응하여 설치된다. 해당 표시 기판은 보다 좋은 표시 효과를 구비하고 있으며, 또한 지문 인식 기능을 실현하는데 사용될 수 있다.

Description

표시 기판 및 표시 장치
[관련 출원에 대한 참조]
본 출원은 2021년 1월 26일 제출한 국제출원 제PCT/CN2021/073725호의 우선권, 2021년 5월 19일에 제출한 국제출원 제PCT/CN2021/094676호의 우선권 및 2021년 6월 29일에 제출한 중국 특허출원 제202110726490.3호의 우선권을 주장하며, 전문에서 상술한 중국 특허출원에 개시된 내용을 인용하여 본 출원의 일부로 한다.
본 개시의 실시예는 표시 기판 및 표시 장치에 관한 것이다.
OLED((Organic Light Emitting Diode, 유기 발광 다이오드) 표시 장치는 자발광, 콘트라스트가 높고, 선명도가 높으며, 시야각이 넓으며, 전력 소모가 낮으며, 응답 속도가 빠르며, 및 제조 원가가 낮은 등 일련의 장점을 가지고 있어, 차세대 표시 장치의 중점 발전 방향 중 하나로 되었으며, 따라서 점점 더 많은 관심을 받고 있다.
본 개시는 적어도 하나의 실시예는 표시 기판을 제공하며, 해당 표시 기판은 어레이로 배열된 복수개의 서브 픽셀을 구비하고 있으며, 또한 베이스 기판, 상기 베이스 기판 상에 설치된 구동 회로층, 상기 구동 회로층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 발광 소자층, 및 상기 발광 소자층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 블랙 매트릭스층을 포함하며, 상기 복수개의 서브 픽셀의 각 서브 픽셀은 상기 구동 회로층에 설치된 픽셀 구동 회로 및 상기 발광 소자층에 설치된 발광 소자를 포함하며, 상기 픽셀 구동 회로는 상기 발광 소자를 구동하도록 구성되며, 상기 블랙 매트릭스층은: 상기 베이스 기판의 판면에 수직되는 방향 상에서 상기 복수개의 서브 픽셀의 발광 소자를 각각 노출시키는 복수개의 제1 투광 개구, 및 상기 복수개의 투광 개구 사이에 위치하는 복수개의 제2 투광 개구를 구비하고 있으며; 상기 구동 회로층은 복수개의 투광 부분을 포함하며, 상기 표시 기판의 판면과 소정 각도 범위를 이루는 빛을 투과시키기 위하여, 상기 복수개의 제2 투광 개구 중의 각 제2 투광 개구는 상기 복수개의 투광 부분 중의 적어도 하나에 대응하여 설치된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 복수개의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함하며, 상기 복수개의 투광 부분은 상기 제1 서브 픽셀의 픽셀 구동 회로가 구비하고 있는 제1 투광 부분 및 상기 제2 서브 픽셀의 픽셀 구동 회로가 구비하고 있는 제2 투광 부분을 포함하며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구는 상기 제1 투광 부분과 적어도 부분이 중첩되는 제1 투광 서브 개구 및 상기 제2 투광 부분과 적어도 부분이 중첩되는 제2 투광 서브 개구를 포함하며, 상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제1 투광 서브 개구의 평면 형태와 상기 제2 투광 서브 개구의 평면 형태는 상이하다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 투광 서브 개구의 면적과 상기 제2 투광 서브 개구의 면적의 비는 2보다 크거나 같다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 투광 서브 개구의 면적과 상기 제2 투광 서브 개구의 면적의 비의 범위는 (3~4):1이다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 복수개의 서브 픽셀은 제3 서브 픽셀을 더 포함하며, 상기 제3 서브 픽셀의 픽셀 구동 회로는 제3 투광 부분을 구비하고 있으며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구는 상기 제3 투광 부분과 적어도 부분이 중첩되는 제3 투광 서브 개구를 더 포함하며, 상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제3 투광 서브 개구의 평면 형태와 상기 제1 투광 서브 개구 및 상기 제2 투광 서브 개구의 평면 형태는 상이하며, 상기 제3 투광 서브 개구의 면적은 상기 제2 투광 서브 개구의 면적보다 크고, 또한 상기 제1 투광 서브 개구의 면적과 거의 동일하다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 투광 서브 개구의 면적, 상기 제2 투광 서브 개구의 면적과 상기 제3 투광 서브 개구의 면적의 비의 범위는 (3~4):1: (3~4)이다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 복수개의 서브 픽셀은 제4 서브 픽셀을 더 포함하며, 상기 제4 서브 픽셀의 픽셀 구동 회로는 제4 투광 부분을 구비하고 있으며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구는 상기 제4 투광 부분과 적어도 부분이 중첩되는 제4 투광 서브 개구를 더 포함하며, 상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제4 투광 서브 개구의 평면 형태와 상기 제1 투광 서브 개구, 상기 제2 투광 서브 개구 및 상기 제3 투광 서브 개구의 평면 형태는 상이하며, 상기 제4 투광 서브 개구의 면적은 상기 제3 투광 서브 개구의 면적과 상기 제1 투광 서브 개구의 면적보다 작고, 또한 상기 제2 투광 서브 개구의 면적보다 크다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 투광 서브 개구의 면적, 상기 제2 투광 서브 개구의 면적, 상기 제3 투광 서브 개구의 면적과 상기 제4 투광 서브 개구의 면적의 비의 범위는 (3~4):1: (3~4):( 2.5~3.5)이다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 복수개의 제2 투광 개구는 복수행 복수열의 어레이로 배열된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 서브 픽셀은 적색 서브 픽셀이고, 상기 제2 서브 픽셀은 녹색 서브 픽셀이며, 상기 제3 서브 픽셀은 청색 서브 픽셀이며, 상기 제4 서브 픽셀은 녹색 서브 픽셀이며, 하나의 제1 서브 픽셀, 하나의 제2 서브 픽셀, 하나의 제3 서브 픽셀과 하나의 제4 서브 픽셀을 하나의 반복 단위로 하며, 복수개의 반복 단위는 상기 베이스 기판 상에서 어레이로 배열된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판은 컬러 필름층을 더 포함하며, 상기 컬러 필름층은 상기 복수개의 제1 투광 개구를 각각 커버하는 복수개의 컬러 필름 패턴을 포함하며; 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 컬러 필름 패턴은 상기 제1 서브 픽셀의 발광 소자와 적어도 부분이 중첩되는 제1 컬러 필름 패턴 및 상기 제2 서브 픽셀의 발광 소자와 적어도 부분이 중첩되는 제2 컬러 필름 패턴을 포함하며, 상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제1 컬러 필름 패턴의 평면 형태와 상기 제2 컬러 필름 패턴의 평면 형태는 상이하며, 또한 상기 제1 컬러 필름 패턴의 면적은 상기 제2 컬러 필름 패턴의 면적보다 크다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 컬러 필름 패턴의 면적과 상기 제2 컬러 필름 패턴의 면적의 비의 범위는 (1~1.5):1이다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 컬러 필름 패턴은 거의 직사각형이며, 상기 제2 컬러 필름 패턴은 거의 반타원형이다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 복수개의 컬러 필름 패턴은 상기 제3 서브 픽셀의 발광 소자와 적어도 부분이 중첩되는 제3 컬러 필름 패턴을 더 포함하며; 상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제3 컬러 필름 패턴의 평면 형태와 상기 제1 컬러 필름 패턴 및 상기 제2 컬러 필름 패턴의 평면 형태는 상이하며, 상기 제3 컬러 필름 패턴의 면적은 상기 제1 컬러 필름 패턴 및 상기 제2 컬러 필름 패턴의 면적보다 크다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 컬러 필름 패턴의 면적, 상기 제2 컬러 필름 패턴의 면적과 상기 제3 컬러 필름 패턴의 면적의 비의 범위는 (1~1.5):1: (1~1.6)이다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 컬러 필름 패턴은 상기 제4 서브 픽셀의 발광 소자와 적어도 부분이 중첩되는 제4 컬러 필름 패턴을 더 포함하며, 상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제4 컬러 필름 패턴의 평면 형태와 상기 제2 컬러 필름 패턴의 평면 형태는 거의 동일하며, 상기 제4 컬러 필름 패턴의 면적은 상기 제2 컬러 필름 패턴의 면적과 거의 동일하다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제4 컬러 필름 패턴은 상기 제4 투광 서브 개구와 부분 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 복수개의 컬러 필름 패턴의 엣지와 상기 복수개의 제2 투광 개구의 엣지의 최소 거리는 1μm-5μm이다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판은 상기 구동 회로층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 평탄화층 및 상기 평탄화층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 픽셀 경계층을 더 포함하며, 상기 픽셀 경계층은 복수개의 서브 픽셀 개구를 포함하며, 상기 발광 소자는 상기 베이스 기판으로부터 멀리 떨어진 방향 상에서 차례로 적층 설치된 제1 전극층, 발광 재료층 및 제2 전극층을 포함하며, 상기 제1 전극층은 상기 평탄화층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치되고, 상기 픽셀 경계층은 상기 제1 전극층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치되며, 또한 상기 복수개의 서브 픽셀 개구는 각각 상기 복수개의 서브 픽셀의 발광 소자의 제1 전극층을 노출시키며, 동일한 서브 픽셀에 대응하는 하나의 제1 투광 개구와 하나의 서브 픽셀 개구에 있어서, 상기 제1 투광 개구의 평면 형태는 상기 서브 픽셀 개구의 평면 형태와 거의 동일하다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 서브 픽셀 개구가 상기 베이스 기판 상에서의 정투영과 상기 제1 투광 개구가 상기 베이스 기판 상에서의 정투영은 완전히 중첩되며, 또는, 상기 서브 픽셀 개구가 상기 베이스 기판 상에서의 정투영은 상기 제1 투광 개구가 상기 베이스 기판 상에서의 정투영 내부에 위치한다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 동일한 서브 픽셀에 대응하는 하나의 컬러 필름 패턴과 하나의 서브 픽셀 개구에 있어서, 상기 컬러 필름 패턴의 평면 형태와 상기 서브 픽셀 개구의 평면 형태는 상이하다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 복수개의 제2 투광 개구의 적어도 부분 엣지는 인접한 컬러 필름 패턴의 엣지와 적어도 부분 평행된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 제1 전극층은 본체부 및 연결부를 포함하며, 상기 연결부는 상기 픽셀 구동 회로와 전기적으로 연결되도록 구성되며, 상기 서브 픽셀 개구가 상기 베이스 기판 상에서의 정투영은 상기 본체부가 상기 베이스 기판 상에서의 정투영 내부에 위치한다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판은 상기 평탄화층이 상기 베이스 기판에 근접한 일측에 설치된 복수개의 연결 전극을 더 포함하며, 상기 복수개의 서브 픽셀의 발광 소자의 제1 전극층은 각각 상기 평탄화층의 복수개의 비아를 통해 상기 복수개의 연결 전극에 전기적으로 연결되며, 상기 복수개의 연결 전극은 상기 복수개의 서브 픽셀의 픽셀 구동 회로에 전기적으로 연결되며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 연결 전극은 상기 제1 전극층의 연결부와 적어도 부분이 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 픽셀 구동 회로층은 전원 라인을 더 포함하며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 전원 라인은 상기 제1 전극층의 본체부와 적어도 부분이 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 발광 소자층과 상기 블랙 매트릭스층 사이에 설치된 터치 구조를 더 포함하며, 상기 터치 구조는 상기 복수개의 서브 픽셀 중의 적어도 부분의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 터치 구조는 제1 도전층을 포함하며, 상기 제1 도전층은 복수개의 제1 배선으로 형성된 제1 패턴을 포함하며; 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제1 패턴은 상기 복수개의 서브 픽셀 중의 적어도 부분의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제1 패턴은 상기 제1 서브 픽셀 및 상기 제3 서브 픽셀의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 터치 구조는 상기 제1 도전층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 제2 도전층을 더 포함하며, 상기 제2 도전층은 복수개의 제2 배선으로 형성된 제2 패턴을 포함하며. 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제2 패턴은 상기 복수개의 서브 픽셀 중의 적어도 부분의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제2 패턴은 상기 제1 서브 픽셀, 제2 서브 픽셀 및 상기 제3 서브 픽셀의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제1 패턴 및 상기 제2 패턴은 상기 복수개의 제2 투광 개구와 중첩되지 않는다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 컬러 필름 패턴 중의 적어도 부분은 상기 제1 패턴 및 상기 제2 패턴과 부분적으로 중첩된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 복수개의 컬러 필름 패턴 중의 적어도 부분의 엣지는 상기 복수개의 제1 배선 및 상기 복수개의 제2 배선 중의 부분 배선에 평행된다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판에서, 상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제1 서브 픽셀에 대응하는 서브 픽셀 개구의 면적은 상기 제2 서브 픽셀에 대응하는 서브 픽셀 개구의 면적보다 크며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제1 서브 픽셀에 대응하는 제1 컬러 필름 패턴과 상기 제1 패턴 및 상기 제2 패턴의 중첩 면적은, 상기 제2 서브 픽셀에 대응하는 제2 컬러 필름 패턴과 상기 제1 패턴 및 상기 제2 패턴의 중첩 면적보다 크다.
본 개시의 적어도 하나의 실시예는 표시 장치를 제공하며, 해당 표시 장치는 본 개시의 실시예가 제공하는 표시 기판을 포함한다.
예컨대, 본 개시의 적어도 하나의 실시예가 제공하는 표시 장치는 무늬 터치 표면 및 이미지 센서 어레이를 더 포함하며, 상기 이미지 센서 어레이는 상기 구동 회로층의 상기 발광 소자층으로부터 멀리 떨어진 일측에 설치되며, 복수개의 이미지 센서를 포함하며, 상기 복수개의 이미지 센서는 상기 발광 소자층 중의 복수개의 발광 소자로부터 방출되고 또한 상기 무늬 터치 표면에서의 무늬 반사를 거치며, 또한 상기 복수개의 제2 투광 개구를 통해 상기 복수개의 이미지 센서에 도달하는 광을 수신하도록 구성되어, 무늬 수집에 사용된다.
본 개시의 실시예에 따른 기술방안을 보다 명확하게 설명하기 위하여, 아래에 실시예의 도면들을 간단히 소개하기로 하며, 하기 설명에서의 도면은 단지 본 개시의 일부 실시예인 것으로, 본 개시에 대한 한정이 아닌 것은 자명한 것이다.
도 1은 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 평면 개략도이다.
도 2a는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 단면 개략도이다.
도 2b는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 또 다른 단면 개략도이다.
도 3은 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판 중의 블랙 매트릭스층과 컬러 필름층의 평면 개략도이다.
도 4는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판 중의 블랙 매트릭스층의 평면 개략도이다.
도 5는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판 중의 하나의 서브 픽셀에 대응하는 제1 투광 개구와 제1 전극층의 평면 개략도이다.
도 6은 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 또 하나의 단면 개략도이다.
도 7a는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판 중의 터치 구조의 제1 도전층의 평면 개략도이다.
도 7b는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판 중의 터치 구조의 제2 도전층의 평면 개략도이다.
도 8은 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판 중의 터치 구조의 제1 도전층과 제2 도전층이 적층되는 평면 개략도이다.
도 9a는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판 중의 터치 구조와 블랙 매트릭스층이 적층되는 평면 개략도이다.
도 9b는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판 중의 복수개의 컬러 필름 패턴과 제1 패턴 및 제2 패턴이 적층되는 평면 개략도이다.
도 10a는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 제1 서브 픽셀의 평면 개략도이다.
도 10b는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 제2 서브 픽셀과 제4 서브 픽셀의 평면 개략도이다.
도 10c는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 제3 서브 픽셀의 평면 개략도이다.
도 11a는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 픽셀 구동 회로의 개략도이다.
도 11b는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 또 다른 픽셀 구동 회로의 개략도이다.
도 12~도 18b는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 각 기능층의 부분 평면 개략도 및 각 기능층이 차례로 적층된 후의 부분 평면 개략도이다.
도 19는 본 개시의 적어도 하나의 실시예가 제공하는 표시 장치의 단면 개략도이다.
본 개시의 실시예의 목적, 기술방안 및 장점을 보다 명확히 하기 위하여, 아래에 본 개시의 실시예의 도면을 결부시켜 본 개시의 실시예의 기술방안에 대해 명확하고 완전하게 설명하기로 한다. 설명되는 실시예들은 본 개시의 일부 실시예일 뿐, 전부의 실시예가 아님은 자명한 것이다. 설명된 본 개시의 실시예를 토대로, 해당 기술분야에서 통상의 지식을 가진 자들이 창조적 노동을 하지 않는다는 전제하에 얻은 모든 기타 실시예는 모두 본 개시의 보호 범위에 속한다.
달리 정의되지 않는 한, 본 개시에서 사용한 기술용어 또는 과학용어는 본 개시의 해당 기술 분야에서 통상의 지식을 가진 자들이 이해할 수 있는 통상적 의미여야 한다. 본 개시에 사용된 “제1”,“제2” 및 유사한 단어는 단지 상이한 구성 부분을 구별하는데 사용되며, 임의의 순서, 수량 또는 중요성을 표시하지 않는다. 마찬가지로,“포괄”, “포함" 등 유사한 단어는 해당 단어의 앞에 출현한 요소나 물품이 해당 단어의 뒤에 출현한 요소나 물품을 포함하는 것을 의미하나, 기타 요소 또는 물품을 배제하지 않는다. "접속" 또는 "연결" 등 유사한 단어는 물리적 또는 기계적 연결에 한정될 것이 아니라, 직접적이든 간접적이든 전기적 연결을 포함할 수 있다. "상", "하", "좌", "우" 등은 단지 상대적 위치 관계를 나타내기 위한 것이며, 설명되는 대상의 절대 위치가 변경된 후, 상대 위치 관계는 또한 상응하게 변경될 수 있다.
스크린 반사를 방지하기 위해 기존의 OLED 표시 기판은 일반적으로 표시 기판 상에 한층의 편광 시트를 부착시킴으로써 주변 광에서 표시 기판의 사용 쾌적성을 향상시킨다. 그러나, 본 개시의 발명인은 편광 시트의 투과율이 일반적으로 약 40%에 불과하여, 표시 기판의 광 취출률이 낮아, 표시 기판의 전력 소비가 높아지는 것을 발견하였다.
일부 실시예에서, COE(Cover film On Encapsulation) 기술, 즉 편광 시트를 컬러 필름(color film, CF)으로 대체하는 기술을 이용하여, 표시 기판의 광 취출률을 향상시킬 수 있으며, 또한 해당 기술은 표시 기판의 고집적화, 경량화 방향으로의 발전에 유리하다. COE 기술에서, 표시 기판 상에 블랙 매트릭스층이 형성되며, 서브 픽셀의 발광 소자가 방출하는 빛을 투과시키기 위해, 블랙 매트릭스층이 서브 픽셀의 발광 소자에 대응하는 위치에 투광 개구를 구비하고 있으며, 해당 투광 개구 중에는 상술한 컬러 필름이 설치되며, 이 때, 블랙 매트릭스층은 광을 흡수할 수 있으며, 더 나아가 표시 기판 중의 부분 금속을 차단하여 표시 기판의 광 반사율을 저하시킬 수 있으나, 동시에, 표시 기판의 비-표시 측에는 일반적으로 지문 인식 등의 기능을 실현하기 위한 이미지 센서 등과 같은 감광 부재가 설치되며, 이 때 표시 기판도 표시 기판의 표시측으로부터 입사되는 신호광이 표시 기판을 투과하여 표시 기판의 비-표시측에 도달할 수 있도록 일정한 광투과율을 필요로 한다.
예컨대, 블랙 매트릭스층 중에는 지문 인식 등에 사용되는 신호광이 통과하는 복수개의 작은 구멍이 형성되며, 이러한 작은 구멍은 일반적으로 형태가 규칙적이고 크기가 거의 동일한 형태를 띠며, 예컨대 직사각형 또는 원형으로 형성되어 신호광이 통과하도록 한다. 그러나, 본 개시의 발명인은 직사각형 또는 원형을 나타내는 이러한 작은 구멍들이 제조 과정에서 실현하기 어려운 것을 발견하였는바, 예컨대 공정 정밀도를 파악하기 어려워, 이러한 작은 구멍들과 서브 픽셀의 발광 소자가 방출하는 빛을 투과시키기 위한 투광 개구 사이의 거리가 너무 가깝거나 또는 투광 개구와 연통되어 있어, 표시 기판의 표시 효과에 영향을 주게 된다.
본 개시의 적어도 하나의 실시예는 표시 기판 및 표시 장치를 제공하며, 해당 표시 기판은 어레이로 배열된 복수개의 서브 픽셀을 구비하고 있으며, 또한 베이스 기판, 베이스 기판 상에 설치된 구동 회로층, 구동 회로층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 발광 소자층, 및 발광 소자층이 베이스 기판으로부터 멀리 떨어진 일측에 설치된 블랙 매트릭스층을 포함한다.복수개의 서브 픽셀의 각 서브 픽셀은 구동 회로층에 설치된 픽셀 구동 회로 및 발광 소자층에 설치된 발광 소자를 포함하며, 픽셀 구동 회로는 발광 소자를 구동하도록 구성되며, 블랙 매트릭스층은 베이스 기판의 판면에 수직되는 방향 상에서 각각 복수개의 서브 픽셀의 발광 소자의 복수개의 제1 투광 개구, 및 복수개의 투광 개구 사이에 위치하는 복수개의 제2 투광 개구를 노출시키며; 구동 회로층은 복수개의 투광 부분을 포함하며, 표시 기판의 판면과 소정 각도 범위를 이루는 빛을 투과시키기 위하여, 복수개의 제2 투광 개구 중의 각 제2 투광 개구는 복수개의 투광 부분 중의 적어도 하나에 대응하여 설치된다.
본 개시의 실시예가 제공하는 상술한 표시 기판에서, 무늬 식별 등 기능에 사용되는 신호광은 차례로 복수개의 제2 투광 개구와 복수개의 투광 부분을 통과하여 표시 기판의 뒷면에 설치된 이미지 센서 등과 같은 감광 소자에 도달하여 감광 소자가 동작하도록 하며, 예컨대, 무늬 식별 등을 진행한다.
예컨대, 복수개의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함하며, 제1 서브 픽셀의 픽셀 구동 회로는 제1 투광 부분을 가지고, 제2 서브 픽셀의 픽셀 구동 회로가 제2 투광 부분을 구비하고 있으며, 베이스 기판의 판면에 수직되는 방향 상에서, 복수개의 제2 투광 개구는 제1 투광 부분과 적어도 부분이 중첩되는 제1 투광 서브 개구 및 제2 투광 부분과 적어도 부분이 중첩되는 제2 투광 서브 개구를 포함하며, 베이스 기판의 판면에 평행되는 방향 상에서, 제1 투광 서브 개구의 평면 형태와 제2 투광 서브 개구의 평면 형태는 상이하며, 예컨대, 제1 투광 서브 개구의 면적과 제2 투광 서브 개구의 면적의 비는 2보다 크거나 같다.
본 개시의 실시예가 제공하는 상술한 표시 기판에서, 상이한 서브 픽셀의 발광 소자의 크기, 사이즈, 및 설치 위치는 상이하기에, 상이한 서브 픽셀에 대응하여 상이한 형태, 사이즈의 제2 투광 개구를 설계하는 것을 통해, 상이한 서브 픽셀의 차이에 대하여, 상이한 제2 투광 개구를 설계함으로써, 제2 투광 개구로 하여금 광투과를 충분히 실현하도록 하는 동시에, 원래의 서브 픽셀의 설치 방식을 유지하여, 제조 과정에 유리하고, 공정 정확도를 향상시키며, 더 나아가 표시 기판의 제조 수율을 향상시키고, 표시 기판의 표시 효과를 향상시킨다.
아래에 몇가지 구체적인 예시를 통해 본 개시의 실시예가 제공하는 표시 기판 및 표시 장치에 대해 설명하기로 한다.
본 개시는 적어도 하나의 실시예는 표시 기판을 제공하며, 도 1은 해당 표시 기판의 평면 개략도를 도시하였으며, 도 2a는 해당 표시 기판의 부분 단면 개략도를 도시하였다.
도 1 및 도 2a에 도시된 바와 같이, 해당 표시 기판은 어레이로 배열된 복수개의 서브 픽셀을 구비하고 있으며, 또한 베이스 기판(101), 상기 베이스 기판(101) 상에 설치된 구동 회로층(102), 상기 구동 회로층(102)의 상기 베이스 기판(101)으로부터 멀리 떨어진 일측에 설치된 발광 소자층, 및 상기 발광 소자층이 상기 베이스 기판(101)으로부터 멀리 떨어진 일측에 설치된 블랙 매트릭스층(113)을 포함한다. 각 서브 픽셀은 상기 구동 회로층(102)에 설치된 픽셀 구동 회로 및 상기 발광 소자층에 설치된 발광 소자(EM)를 포함하며, 상기 픽셀 구동 회로는 상기 발광 소자EM)를 구동하도록 구성된다.
예컨대, 도 2a에 도시된 바와 같이, 픽셀 구동 회로는 적어도 하나의 박막 트랜지스터(TFT)와 저장 커패시터(Cst)를 포함하며, 박막 트랜지스터(TFT)는 베이스 기판(101) 상에 설치된 액티브 층(1021), 게이트(1022), 소스 전극(1023) 및 드레인 전극(1024) 등을 포함한다. 박막 트랜지스터(TFT)의 소스 전극(1023)과 발광 소자(EM)의 제1 전극층(104)은 전기적으로 연결된다. 저장 커패시터(Cst)는 베이스 기판(101) 상에 설치된 제1 커패시터 전극(C1) 및 제2 커패시터 전극(C2)을 포함하며, 제1 커패시터 전극(C1)과 게이트(1022)는 동일한 층에 설치되며, 제2 커패시터 전극(C2)은 제1 커패시터 전극(C1)의 베이스 기판(101)으로부터 멀리 떨어진 일측에 설치된다.
예컨대, 도 2a에 도시된 바와 같이, 표시 기판은 베이스 기판(101) 상에 설치된 버퍼층(103), 액티브 층(1021) 상에 설치된 제1 게이트 절연층(1024), 게이트(1022)와 제1 커패시터 전극(C1) 상에 설치된 제2 게이트 절연층(1025), 제2 커패시터 전극(C2) 상에 설치된 층간 절연층(1026), 소스 전극(1023)과 드레인 전극(1024) 상의 패시베이션층(1027) 등 구조를 포함할 수 있다.
예컨대, 픽셀 구동 회로는 2T1C(2개의 박막 트랜지스터 하나의 저장 커패시터), 6T1C(6개의 박막 트랜지스터 하나의 저장 커패시터) 등 구조로 형성될 수 있으며, 따라서 복수개의 박막 트랜지스터를 포함하며, 해당 복수개의 박막 트랜지스터는 도 2a에 도시된 박막 트랜지스터와 비슷하거나 동일한 적층 구조를 구비하고 있으며, 도 2a에서는 발광 소자와 직접 연결되는 박막 트랜지스터만 도시하였으며, 해당 박막 트랜지스터는 구동 박막 트랜지스터일 수 있고, 또한 발광 제어 박막 트랜지스터 등일 수 있다.
예컨대, 도 2b는 본 개시의 적어도 하나의 실시예가 제공하는 표시 기판의 또 다른 부분 단면 개략도를 도시하였다. 해당 실시예에서, 도 2b에 도시된 바와 같이, 표시 기판은 연결 전극(1043)을 더 포함하며, 발광 소자(EM)의 제1 전극층(104)은 연결 전극(1043)을 통해 픽셀 구동 회로에 전기적으로 연결된다. 이 때, 제1 전극층(104)은 평탄화층(109, 잠시 후 상세히 설명) 중의 비아(VA)를 통해 연결 전극(1043)에 연결되며, 연결 전극(1043)은 또 다른 평탄화층(1091, 잠시 후 상세히 설명) 중의 비아를 통해 박막 트랜지스터(TFT)의 소스 전극(1023)에 연결된다. 예컨대, 베이스 기판의 판면에 수직되는 방향 상에서, 연결 전극(1043)과 제1 전극층(104)의 연결부(1042, 잠시 후 설명)는 적어도 부분이 중첩된다. 도 2b에 도시된 표시 기판의 기타 구조에 있어서, 도 2a에 도시된 표시 기판을 참조할 수 있기에, 여기서 더 이상 기술하지 않는다.
주목해야 할 것은, 본 개시의 실시예에서, "동일층에 설치"되는 것은 2개 또는 복수개의 기능층(또는 구조층)이 표시 기판의 층 레벨 구조에서 동일한 층으로 구성되고 또는 동일한 재료로 형성되는 것을 나타내며, 즉 제조 공정에서, 해당 2개 또는 복수개의 기능층(또는 구조층)은 동일한 재료층으로 형성될 수 있으며, 또한 동일한 패터닝 공정을 통해 필요되는 패턴 및 구조를 형성할 수 있다.
예컨대, 블랙 매트릭스층(113)은 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서 각각 상기 복수개의 서브 픽셀의 발광 소자(EM)의 복수개의 제1 투광 개구(1131), 및 상기 복수개의 투광 개구(1131) 사이에 위치하는 복수개의 제2 투광 개구(1132)를 노출시킨다. 복수개의 제1 투광 개구(1131)는 각각 복수개의 서브 픽셀의 발광 소자(EM)가 방출하는 빛을 투과시키는데 사용되며, 복수개의 제2 투광 개구(1132)는 예컨대 표시 기판의 비-표시측에 설치된 감광 소자를 투과시키는데 사용되며, 예컨대 이미지 센서가 필요로 하는 신호광이다.
예컨대, 상기 구동 회로층은 복수개의 투광 부분을 포함하며, 상기 표시 기판의 판면과 소정 각도 범위를 이루는 빛을 투과시키기 위하여, 상기 복수개의 제2 투광 개구(1132) 중의 각 제2 투광 개구는 상기 복수개의 투광 부분 중의 적어도 하나에 대응하여 설치된다. 예컨대, 복수개의 제2 투광 개구(1132)는 복수행 복수열의 어레이로 배열되며, 상응하게는, 복수개의 투광 부분 또한 복수행 복수열의 어레이로 배열된다.
예컨대, 도 1에 도시된 바와 같이, 상기 복수개의 서브 픽셀은 제1 서브 픽셀(P1) 및 제2 서브 픽셀(P2)을 포함하며, 상기 복수개의 투광 부분은 상기 제1 서브 픽셀(P1)의 픽셀 구동 회로가 가지는 제1 투광 부분(102A) 및 상기 제2 서브 픽셀(P2)의 픽셀 구동 회로가 가지는 제2 투광 부분(102B)을 포함하며, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구(1132)는 상기 제1 투광 부분(102A)과 적어도 부분이 중첩되는 제1 투광 서브 개구(1132A) 및 상기 제2 투광 부분(102B)과 적어도 부분이 중첩되는 제2 투광 서브 개구(1132B)를 포함한다. 상기 베이스 기판(101)의 판면에 평행되는 방향 상에서, 상기 제1 투광 서브 개구(1132A)의 평면 형태와 상기 제2 투광 서브 개구(1132B)의 평면 형태는 상이하다. 예컨대, 일부 실시예에서, 제1 투광 서브 개구(1132A)의 면적과 상기 제2 투광 서브 개구(1132B)의 면적의 비는 2보다 크거나 같다.
예컨대, 픽셀 구동 회로의 투광 부분 102A와 102B 등은 투광 절연 재료를 포함하며, 해당 투광 절연 재료는 상술한 제1 게이트 절연층(1024), 제2 게이트 절연층(1025), 층간 절연층(1026), 패시베이션층(1027) 등 절연층의 투광 절연 재료를 포함한다.
예컨대, 도 1에 도시된 바와 같이, 일부 예시에서, 제1 투광 서브 개구(1132A)의 평면 형태는 이형이고, 또한 제1 투광 부분(102A)과 적어도 부분이 유사한 윤곽을 구비하고 있으며, 또한 제1 투광 서브 개구(1132A)가 베이스 기판(101) 상에서의 정투영은 제1 투광 부분(102A)이 베이스 기판(101) 상에서의 정투영 내부에 위치한다. 예컨대, 제2 투광 서브 개구(1132B)의 평면 형태는 직사각형이고, 또한 제2 투광 서브 개구(1132B)가 베이스 기판(101) 상에서의 정투영은 제2 투광 부분(102B)이 베이스 기판(101) 상에서의 정투영 내부에 위치한다. 따라서, 제1 투광 부분(102A)은 제1 투광 서브 개구(1132A)와 함께 베이스 기판(101)의 판면을 투과하여 일정한 각도의 빛을 낼 수 있고, 제2 투광 부분(102B)은 제2 투광 서브 개구(1132B)와 함께 베이스 기판(101)의 판면을 투과하여 일정한 각도의 빛을 낼 수 있으며, 이러한 빛은 이미 센서와 같은 표시 기판의 비-표시측에 설치된 감광 소자를 동작시키기 위해 표시 기판의 비-표시측으로 투과할 수 있다.
예컨대, 일부 실시예에서, 제1 투광 서브 개구(1132A)의 면적과 제2 투광 서브 개구(1132B)의 면적의 비의 범위는 (3~4):1이며, 예컨대, 3:1, 3.5:1 또는 3.8:1 등이다. 제2 투광 서브 개구(1132B)는 비교적 작은 면적을 가지고 있어 제2 서브 픽셀의 픽셀 구동 회로 및 연결 회로를 피함으로써, 신호광이 이러한 회로에 조사되어 반사를 생성하고 또한 이러한 회로에 악영향을 미치지 않도록 한다.
예컨대, 일부 실시예에서, 도 1에 도시된 바와 같이, 상기 복수개의 서브 픽셀은 제3 서브 픽셀(P3)을 더 포함하며, 상기 제3 서브 픽셀(P3)의 픽셀 구동 회로는 제3 투광 부분(102C)을 구비하고 있으며, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구(1132)는 상기 제3 투광 부분(102C)과 적어도 부분이 중첩되는 제3 투광 서브 개구(1132C)를 더 포함하며, 상기 베이스 기판(101)의 판면에 평행되는 방향 상에서, 상기 제3 투광 서브 개구(1132C)의 평면 형태와 상기 제1 투광 서브 개구(1132A) 및 상기 제2 투광 서브 개구(1132B)의 평면 형태는 상이하며, 상기 제3 투광 서브 개구(1132C)의 면적은 상기 제2 투광 서브 개구(1132B)의 면적보다 크고, 또한 상기 제1 투광 서브 개구(1132A)의 면적과 거의 동일하다. 예컨대, 제3 투광 서브 개구(1132C)의 면적은 제1 투광 서브 개구(1132A)의 면적보다 약간 크거나 약간 작을 수 있다.
예컨대, 제3 투광 서브 개구(1132C)의 평면 형태는 이형이고, 즉 직사각형, 원형 등 기본 도형이 아니며, 또한 제3 투광 부분(102C)과 적어도 부분이 유사한 윤곽을 구비하고 있으며, 또한 제3 투광 서브 개구(1132C)가 베이스 기판(101) 상에서의 정투영은 제3 투광 부분(102C)이 베이스 기판(101) 상에서의 정투영 내부에 위치한다. 따라서, 제3 투광 부분(102C)은 제3 투광 서브 개구(1132C)와 함께 베이스 기판(101)의 판면을 투과하여 일정한 각도의 빛을 낼 수 있고, 이러한 빛은 이미 센서와 같은 표시 기판의 비-표시측에 설치된 감광 소자를 동작시키기 위해 표시 기판의 비-표시측으로 투과할 수 있다.
예컨대, 일부 실시예에서, 제1 투광 서브 개구(1132A)의 면적, 제2 투광 서브 개구(1132B)의 면적과 제3 투광 서브 개구(1132C)의 면적의 비의 범위는 (3~4):1: (3~4)이며, 예컨대, 3:1:3, 3.5:1:3.5 또는 3.8:1:3.9 등이다.
예컨대, 일부 실시예에서, 도 1에 도시된 바와 같이, 상기 복수개의 서브 픽셀은 제4 서브 픽셀(P4)을 더 포함하며, 상기 제4 서브 픽셀(P4)의 픽셀 구동 회로는 제4 투광 부분(102D)을 구비하고 있으며, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구(1132)는 상기 제4 투광 부분(102D)과 적어도 부분이 중첩되는 제4 투광 서브 개구(1132D)를 더 포함하며, 상기 베이스 기판(101)의 판면에 평행되는 방향 상에서, 상기 제4 투광 서브 개구(1132D)의 평면 형태와 상기 제1 투광 서브 개구(1132A), 상기 제2 투광 서브 개구(1132B) 및 상기 제3 투광 서브 개구(1132C)의 평면 형태는 상이하며, 상기 제4 투광 서브 개구(1132D)의 면적은 상기 제3 투광 서브 개구(1132C)의 면적과 상기 제1 투광 서브 개구(1132A)의 면적보다 작고, 또한 상기 제2 투광 서브 개구(1132B)의 면적보다 크다.
예컨대, 제4 투광 서브 개구(1132D)의 평면 형태는 이형이고, 또한 제4 투광 부분(102D)과 적어도 부분적이 유사한 윤곽을 구비하고 있으며, 또한 제4 투광 서브 개구(1132D)가 베이스 기판(101) 상에서의 정투영은 제4 투광 부분(102D)이 베이스 기판(101) 상에서의 정투영 내부에 위치한다. 따라서, 제4 투광 부분(102D)은 제4 투광 서브 개구(1132D)와 함께 베이스 기판(101)의 판면을 투과하여 일정한 각도의 빛을 낼 수 있고, 해당 빛은 이미지 센서와 같은 표시 기판의 비-표시측에 설치된 감광 소자를 동작시키기 위해 표시 기판의 비-표시측으로 투과할 수 있다.
예컨대, 일부 실시예에서, 상기 제1 투광 서브 개구(1132A)의 면적, 상기 제2 투광 서브 개구(1132B)의 면적, 상기 제3 투광 서브 개구(1132C)의 면적과 상기 제4 투광 서브 개구(1132D)의 면적의 비의 범위는 (3~4):1: (3~4):(2.5~3.5)이며, 예컨대, 3:1:3:2.5, 3.5:1:3.5:3 또는 3.8:1:3.9:3.1 등이다.
예컨대, 일부 실시예에서, 상기 제1 서브 픽셀(P1)은 적색 서브 픽셀이고, 상기 제2 서브 픽셀(P2)은 녹색 서브 픽셀이며, 상기 제3 서브 픽셀(P3)은 청색 서브 픽셀이며, 상기 제4 서브 픽셀(P4)은 녹색 서브 픽셀이며, 하나의 제1 서브 픽셀(P1), 하나의 제2 서브 픽셀(P2), 하나의 제3 서브 픽셀(P3)과 하나의 제4 서브 픽셀(P4)을 하나의 반복 단위로 하며, 복수개의 반복 단위는 상기 베이스 기판(101) 상에서 어레이로 배열된다.
따라서, 각 반복 단위 중의 복수개의 서브 픽셀에 대응하는 제1 투광 서브 개구(1132A), 제2 투광 서브 개구(1132B), 제3 투광 서브 개구(1132C) 및 제4 투광 서브 개구(1132D)는 각자의 서브 픽셀의 구조에 대해 충분히 배열을 진행하여, 신호광의 투과율을 향상시키는 동시에, 표시 기판의 표시 효과에 영향을 미치지 않을 수 있다.
예컨대, 일부 실시예에서, 도 1에 도시된 바와 같이, 구동 회로층(102)은 서로 평행되게 설치되고 또한 주기적으로 배열된 제1 신호 라인(S1)과 제2 신호 라인(S2)을 더 포함할 수 있으며, 제1 신호 라인(S1)과 제2 신호 라인(S2)은 복수개의 서브 픽셀(SP)에 상이한 전기 신호를 제공하도록 구성된다.
설명해야 할 것은, 실제 생산 중에 존재하는 공정 오차 및 구조 오차 등을 고려할 때, 형성된 신호 라인은 예컨대 울퉁불퉁한 부분이 있는 등 직선이 아닐 수 있으며, 본 개시의 실시예에서, 제1 신호 라인(S1)과 제2 신호 라인(S2)이 "서로 평행" 되는 것은 제1 신호 라인(S1)과 제2 신호 라인(S2)의 연장 방향 사이에 형성된 각도가 15도 범위 내에 있는 것을 나타낼 수 있으며, 반드시 엄격한 의미에서의 평행이 아닐 수도 있다.
예컨대, 도 1에 도시된 바와 같이, 복수개의 제2 투광 개구(1132)가 베이스 기판(101) 상에서의 정투영은 각각 하나의 제1 신호 라인(S1)이 베이스 기판(101) 상에서의 정투영과 해당 제1 신호 라인(S1)과 거리가 가장 가까운 제2 신호 라인(S2)이 베이스 기판(101) 상에서의 정투영 사이에 위치한다.
예컨대, 일부 실시예에서, 제1 신호 라인(S1)은 발광 제어 신호 라인(EMT)이며, 제2 신호 라인은 리셋 전압 라인(VNT)이며, 잠시 후 상세히 설명하기로 한다.
예컨대, 일부 실시예에서, 복수행 복수열의 복수개의 서브 픽셀은 제1 서브 픽셀행(SP1, 도면에서 제1 서브 픽셀행(SP1)이 일행의 서브 픽셀을 포함하는 것을 예로 하였으며, 기타 실시예에서, 제1 서브 픽셀행(SP1)은 또한 복수행의 서브 픽셀을 포함할 수 있음)과 해당 제1 서브 픽셀행(SP1)과 인접하고 또한 해당 제1 서브 픽셀행(SP1) 하위(즉, 제1 서브 픽셀행(SP1)의 다음행에 위치하거나 또는 회로 스캔 시 제1 서브 픽셀행(SP1) 후에 스캔함)에 위치하는 제2 서브 픽셀행(SP2, 도면에서 제2 서브 픽셀행(SP2)이 일행의 서브 픽셀을 포함하는 것을 예로 하였으며, 기타 실시예에서, 제2 서브 픽셀행(SP2)은 또한 복수행의 서브 픽셀을 포함할 수 있음)을 포함하며, 해당 제1 서브 픽셀행(SP1)의 픽셀 구동 회로는 하나의 발광 제어 신호 라인(EMT1)과 하나의 리셋 전압 라인(VNT1)을 공용하고, 해당 제2 서브 픽셀행(SP2)의 픽셀 구동 회로는 하나의 발광 제어 신호 라인(EMT2)과 하나의 리셋 전압 라인(VNT2)을 공용하며, 이 때, 제1 서브 픽셀행(SP1)의 픽셀 구동 회로가 공용하는 발광 제어 신호 라인(EMT1)이 베이스 기판(101) 상에서의 정투영과 제2 서브 픽셀행(SP2)의 픽셀 구동 회로가 공용하는 리셋 전압 라인(VNT2)이 베이스 기판(101) 상에서의 정투영 사이에 일행의 제2 투광 개구(1132)가 베이스 기판(101) 상에서의 정투영이 포함된다.
예컨대, 도 1에 도시된 바와 같이, 복수행 복수열의 복수개의 서브 픽셀은 제2 서브 픽셀행(SP2)과 인접하고 또한 제2 서브 픽셀행(SP2) 하위에 위치하는 제3 서브 픽셀행(SP3, 도면에서 제3 서브 픽셀행(SP3)이 일행의 서브 픽셀을 포함하는 것을 예로 하였으며, 기타 실시예에서, 제3 서브 픽셀행(SP3)은 또한 복수행의 서브 픽셀을 포함할 수 있음)을 더 포함하며, 해당 제3 서브 픽셀행(SP3)의 픽셀 구동 회로는 하나의 발광 제어 신호 라인(도면에 미도시)과 하나의 리셋 전압 라인(VNT3)을 공용하며, 이 때, 제2 서브 픽셀행(SP2)의 픽셀 구동 회로가 공용하는 발광 제어 신호 라인(EMT2)이 베이스 기판(101) 상에서의 정투영과 제3 서브 픽셀행(SP3)의 픽셀 구동 회로가 공용하는 리셋 전압 라인(VNT3)이 베이스 기판(101) 상에서의 정투영 사이에 일행의 제2 투광 개구(1132)가 베이스 기판(101) 상에서의 정투영이 포함된다.
예컨대, 도 1에 도시된 바와 같이, 구동 회로층은 서로 평행되게 설치되고 또한 주기적으로 배열된 제3 신호 라인(S3)과 제4 신호 라인(S4)을 더 포함할 수 있으며, 제3 신호 라인(S3)과 제4 신호 라인(S4)은 각각 제1 신호 라인(S1), 제2 신호 라인(S2)과 교차하며, 예컨대 수직되며, 제3 신호 라인(S3)과 제4 신호 라인(S4)은 복수개의 서브 픽셀(SP)에 상이한 전기 신호를 제공하도록 구성되며, 복수개의 제2 투광 개구(1032)가 베이스 기판(101) 상에서의 정투영은 각각 하나의 제3 신호 라인(S3)이 베이스 기판(101) 상에서의 정투영과 해당 제3 신호 라인에 인접한 하나의 제4 신호 라인(S4)이 베이스 기판(101) 상에서의 정투영 사이에 위치한다.
예컨대, 일부 실시예에서, 제3 신호 라인(S3)은 제1 전원 라인(VDD1)이며, 제4 신호 라인(S4)는 데이터 라인(DT)이며, 잠시 후 상세히 설명하기로 한다.
예컨대, 도 1에 도시된 바와 같이, 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3)과 제4 신호 라인(S4)은 복수개의 제1 영역(RG)을 한정하며, 즉 도면에서 파선 프레임으로 표시한 영역이며, 복수개의 제2 투광 개구(1032)가 베이스 기판(101) 상에서의 정투영은 각각 복수개의 제1 영역(RG)이 베이스 기판(101) 상에서의 정투영 내에 위치한다.
예컨대, 도 1에 도시된 바와 같이, 복수개의 연결 전극(1043) 중의 적어도 부분이 베이스 기판(101) 상에서의 정투영은 복수개의 제1 영역(RG)이 베이스 기판(101) 상에서의 정투영 내에 위치하며, 즉 복수개의 연결 전극(1043) 이 베이스 기판(101) 상에서의 정투영과 복수개의 제1 영역(RG)이 베이스 기판(101) 상에서의 정투영 간에 중첩이 존재하며, 또는 복수개의 연결 전극(1043)이 베이스 기판(101) 상에서의 정투영은 각각 제1 영역(RG)이 베이스 기판(101) 상에서의 정투영 내부에 위치하며, 도 1을 참조하길 바란다.
예컨대, 도 1에 도시된 바와 같이, 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제4 신호 라인(S4)과 복수개의 연결 전극(1043)은 공동으로 복수개의 투광 부분(1020)을 한정하며, 즉 제1 신호 라인(S1), 제2 신호 라인(S2), 제3 신호 라인(S3) 및 제4 신호 라인(S4)과 복수개의 연결 전극(1043)에 의해 둘러싸인 영역은 구동 회로층의 복수개의 투광 부분이다.
예컨대, 일부 실시예에서, 도 2a와 도 2b에 도시된 바와 같이, 표시 기판은 컬러 필름층(114)을 더 포함하며, 상기 컬러 필름층(114)은 각각 상기 복수개의 제1 투광 개구(1131)를 커버하는 복수개의 컬러 필름 패턴(1141)을 포함하여, 서브 픽셀의 발광 소자(EM)가 방출하는 광을 필터링한다.
예컨대, 도 3은 복수개의 제1 투광 개구(1131), 복수개의 제2 투광 개구(1132) 및 복수개의 컬러 필름 패턴(1141)의 평면 개략도를 도시하였다. 도 3에 도시된 바와 같이, 베이스 기판(101)의 판면에 수직되는 방향 상에서, 복수개의 컬러 필름 패턴(1141)은 제1 서브 픽셀(P1)의 발광 소자와 적어도 부분이 중첩되는 제1 컬러 필름 패턴(1141A) 및 제2 서브 픽셀(P2)의 발광 소자와 적어도 부분이 중첩되는 제2 컬러 필름 패턴(1141B)을 포함한다. 베이스 기판(101)의 판면에 평행되는 방향 상에서, 제1 컬러 필름 패턴(1141A)의 평면 형태는 제2 컬러 필름 패턴(1141B)의 평면 형태와 상이하며, 또한 제1 컬러 필름 패턴(1141A)의 면적은 제2 컬러 필름 패턴(1141B)의 면적보다 크다.
예컨대, 도 3에 도시된 바와 같이, 상기 제1 컬러 필름 패턴(1141A)의 평면형태는 거의 직사각형이며, 예컨대 노치를 갖는 직사각형이며, 제2 컬러 필름 패턴(1141B)의 평면 형태는 거의 반타원형이다. 예컨대, 제1 컬러 필름 패턴(1141A)과 제2 컬러 필름 패턴(1141B)의 면적은 각각 커버하는 제1 투광 개구(1131)의 면적보다 커서, 필터 작용을 충분히 실현할 수 있다.
예컨대, 일부 예시에서, 상기 제1 컬러 필름 패턴(1141A)의 면적과 상기 제2 컬러 필름 패턴(1141B)의 면적의 비의 범위는 (1~1.5):1이며, 예컨대 1.2:1 또는 1.4:1 등이다.
예컨대, 도 3에 도시된 바와 같이, 베이스 기판(101)의 판면에 수직되는 방향 상에서, 복수개의 컬러 필름 패턴(1141)은 상기 제3 서브 픽셀(P3)의 발광 소자와 적어도 부분이 중첩되는 제3 컬러 필름 패턴(1141C)을 더 포함한다. 상기 베이스 기판(101)의 판면에 평행되는 방향 상에서, 상기 제3 컬러 필름 패턴(1141C)의 평면 형태와 상기 제1 컬러 필름 패턴(1141A) 및 상기 제2 컬러 필름 패턴(1141B)의 평면 형태는 상이하며, 상기 제3 컬러 필름 패턴(1141C)의 면적은 상기 제1 컬러 필름 패턴(1141A) 및 상기 제2 컬러 필름 패턴(1141B)의 면적보다 크다. 예컨대, 제3 컬러 필름 패턴(1141C)의 평면 형태는 이형이며, 필터 작용을 충분히 실현할 수 있다.
예컨대, 일부 실시예에서, 상기 제1 컬러 필름 패턴(1141A)의 면적, 상기 제2 컬러 필름 패턴(1141B)의 면적과 상기 제3 컬러 필름 패턴(1141C)의 면적의 비의 범위는 (1~1.5):1: (1~1.6)이며, 예컨대, 1.2:1:1.1 또는 1.4:1:1.3이다.
예컨대, 도 3에 도시된 바와 같이, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 상기 복수개의 컬러 필름 패턴(1141)은 상기 제4 서브 픽셀(P4)의 발광 소자와 적어도 부분이 중첩되는 제4 컬러 필름 패턴(1141D)을 더 포함한다. 상기 베이스 기판(101)의 판면에 평행되는 방향 상에서, 상기 제4 컬러 필름 패턴(1141D)의 평면 형태와 상기 제2 컬러 필름 패턴(1141B)의 평면 형태는 거의 동일하며, 상기 제4 컬러 필름 패턴(1141D)의 면적은 상기 제2 컬러 필름 패턴(1141B)의 면적과 거의 동일하다.
예컨대, 제4 컬러 필름 패턴(1141D)의 평면 형태는 거의 반타원형이며, 또한 제2 컬러 필름 패턴(1141D)의 면적과 거의 같으며, 예컨대, 제4 컬러 필름 패턴(1141D)의 면적과 제2 컬러 필름 패턴(1141B)의 면적의 차이는 제2 컬러 필름 패턴(1141B)의 면적의 10% 이하이다.
본 개시의 실시예에서, 블랙 매트릭스층(113)은 표시 기판에 입사한 광선을 흡수할 수 있어, 표시 기판이 외부광에 대한 반사율을 저하시키고, 표시 기판의 표시 효과를 향상시키며; 블랙 매트릭스층(113) 상에 컬러 필름층(114)을 커버하는 것을 통해, 컬러 필름층(114)은 표시 기판에 입사한 광선을 2차 흡수할 수 있어, 진일보하여 표시 기판이 외부광에 대한 반사율을 저하시키고, 표시 기판의 표시 효과를 향상시킨다. 도 3에 도시된 복수개의 컬러 필름 패턴(1141)에 대한 테스트를 통해, 해당 복수개의 컬러 필름 패턴(1141)은 도 3에 도시된 바와 같은 형태와 크기 분포를 가질 때, 복수개의 컬러 필름 패턴(1141)은 필터 작용 및 광반사 작용을 충분히 실현할 수 있어, 표시 기판의 표시 효과가 더 좋은 것을 알 수 있다.
예컨대, 일부 실시예에서, 도 3에 도시된 바와 같이, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 상기 제4 컬러 필름 패턴(1141D)은 상기 제4 투광 서브 개구(1132D)와 부분 중첩된다.
예컨대, 일부 실시예에서, 도 3에 도시된 바와 같이, 제1 서브 픽셀(P1)에 대응하는 제1 컬러 필름 패턴(1141A)의 가로 사이즈(1141A~1)는 27μm~33μm이고, 예컨대 28μm, 29μm 또는 30μm 등이며, 세로 사이즈(1141A~2)는 30μm~35μm이고, 예컨대 32μm, 33μm 또는 34μm 등이며; 제2 서브 픽셀(P2)에 대응하는 제2 컬러 필름 패턴(1141B)의 가로 사이즈(1141B~1)는 20μm~25μm이고, 예컨대 21μm, 22μm 또는 23μm 등이며, 세로 사이즈(1141B~2)는 23μm~28μm이고, 예컨대 25μm, 26μm 또는 27μm 등이며; 제3 서브 픽셀(P3)에 대응하는 제3 컬러 필름 패턴(1141C)의 가로 사이즈(1141C~1)는 32μm~38μm이고, 예컨대 34μm, 35μm 또는 36μm 등이며, 세로 사이즈(1141C~2)는 35μm~45μm이고, 예컨대 38μm, 40μm 또는 42μm 등이며; 제4 서브 픽셀(P4)에 대응하는 제4 컬러 필름 패턴(1141D)의 가로 사이즈(1141D~1)는 20μm~25μm이고, 예컨대 21μm, 22μm 또는 23μm 등이며, 세로 사이즈(1141D~2)는 23μm~28μm이고, 예컨대 25μm, 26μm 또는 27μm 등이다.
예컨대, 상기 복수개의 컬러 필름 패턴(1141)의 엣지와 상기 복수개의 제2 투광 개구(1132)의 엣지의 최소 거리는 1μm-5μm이다. 예컨대, 도 3에 도시된 바와 같이, 적어도 부분이 인접한 컬러 필름 패턴(1141)와 제2 투광 개구(1132)에 있어서, 컬러 필름 패턴(1141)과 제2 투광 개구(1132) 사이에 간격을 구비하고 있으며, 또한 컬러 필름 패턴(1141)이 제2 투광 개구(1132)를 통과하는 빛을 필터링하는 것을 피하기 위해, 컬러 필름 패턴(1141)의 엣지와 제2 투광 개구(1132)의 엣지의 최소 거리는 1μm-5μm이다.
예컨대, 도 2a 및 도 2b에 도시된 바와 같이, 표시 기판은 상기 구동 회로층(102)의 상기 베이스 기판(101)으로부터 멀리 떨어진 일측에 설치된 평탄화층(109) 및 상기 평탄화층(109)의 상기 베이스 기판(101)으로부터 멀리 떨어진 일측에 설치된 픽셀 경계층(108)을 더 포함하며, 상기 픽셀 경계층(108)은 복수개의 서브 픽셀 개구(1081)를 포함하며, 상기 발광 소자(EM)는 상기 베이스 기판(101)으로부터 멀리 떨어진 방향 상에서 차례로 적층 설치된 제1 전극층(104), 발광 재료층(105) 및 제2 전극층(106)을 포함하며, 상기 제1 전극층(104)은 상기 평탄화층(109)의 상기 베이스 기판(101)으로부터 멀리 떨어진 일측에 설치되고, 상기 픽셀 경계층(108)은 상기 제1 전극층(104)의 상기 베이스 기판(101)으로부터 멀리 떨어진 일측에 설치되며, 또한 상기 복수개의 서브 픽셀 개구(1081)는 각각 상기 복수개의 서브 픽셀의 발광 소자(EM)의 제1 전극층(104)을 노출시킨다.
예컨대, 도 4는 픽셀 경계층의 복수개의 서브 픽셀 개구 및 블랙 매트릭스층의 복수개의 제1 투광 개구와 복수개의 제2 투광 개구의 평면 개략도이며, 도 4에 도시된 바와 같이, 동일한 서브 픽셀에 대응하는 하나의 제1 투광 개구(1131)와 하나의 서브 픽셀 개구(1081)에 있어서, 상기 제1 투광 개구(1131)의 평면 형태는 상기 서브 픽셀 개구(1081)의 평면 형태와 거의 동일하다. 예컨대, 블랙 매트릭스층과 픽셀 경계층의 재료는 상이하기에, 제1 투광 개구(1131)와 서브 픽셀 개구(1081)의 형성 공정도 상이할 수 있으며, 따라서 실제 제품에서, 제1 투광 개구(1131)의 평면 형태와 서브 픽셀 개구(1081)의 평면 형태는 조금 상이할 수 있으나, 대체적인 형태는 동일하다.
예컨대, 도 4에 도시된 바와 같이, 상기 서브 픽셀 개구(1081)가 상기 베이스 기판(101) 상에서의 정투영은 상기 제1 투광 개구(1131)가 상기 베이스 기판(101) 상에서의 정투영 내부에 위치하며; 또는, 도 3을 참조하면, 상기 서브 픽셀 개구(1081)가 상기 베이스 기판(101) 상에서의 정투영과 상기 제1 투광 개구(1131)가 상기 베이스 기판(101) 상에서의 정투영은 완전히 중첩되며, 즉 서브 픽셀 개구(1081)가 상기 베이스 기판(101) 상에서의 정투영과 상기 제1 투광 개구(1131)가 상기 베이스 기판(101) 상에서의 정투영의 중첩 면적은 서브 픽셀 개구(1081)가 상기 베이스 기판(101) 상에서의 정투영의 면적의 90%보다 작지 않으며, 이 때, 서브 픽셀 개구(1081)의 평면 형태와 제1 투광 개구(1131)의 평면 형태 및 크기는 거의 동일하다.
예컨대, 도 4에 도시된 바와 같이, 제1 서브 픽셀(P1)에 대응하는 제1 투광 개구의 가로 사이즈(1131A~1)는 15μm~20μm이고, 예컨대 17μm, 18μm 또는 19μm 등이며, 세로 사이즈(1131A~2)는 25μm~30μm이고, 예컨대 26μm, 27μm 또는 28μm이며; 제2 서브 픽셀(P2)에 대응하는 제1 투광 개구의 가로 사이즈(1131B~1)는 12μm~18μm이고, 예컨대 14μm, 15μm 또는 16μm 등이며, 세로 사이즈(1131B~2)는 15μm~20μm이고, 예컨대 17μm, 18μm 또는 19μm 등이며; 제3 서브 픽셀(P3)에 대응하는 제1 투광 개구의 가로 사이즈(1131C~1)는 20μm~25μm이고, 예컨대 22μm, 23μm 또는 24μm 등이며, 세로 사이즈(1131C~2)는 30μm~35μm이고, 예컨대 32μm, 33μm 또는 34μm이며; 제4 서브 픽셀(P4)에 대응하는 제1 투광 개구의 가로 사이즈(1131D~1)는 10μm~18μm이고, 예컨대 11μm, 15μm 또는 16μm 등이며, 세로 사이즈(1131D~2)는 15μm~20μm이고, 예컨대 17μm, 18μm 또는 19μm 등이다.
예컨대, 도 4에 도시된 바와 같이, 제1 서브 픽셀(P1)에 대응하는 제2 투광 개구(제1 투광 서브 개구)의 최대 가로 사이즈(1132A~1)는 6μm~10μm이고, 예컨대 7μm, 8μm 또는 9μm 등이며, 최대 세로 사이즈(1132A~2)는 8μm~12μm이고, 예컨대 9μm, 10μm 또는 11μm이며; 제2 서브 픽셀(P2)에 대응하는 제2 투광 개구(제2 투광 서브 개구)의 최대 가로 사이즈(1132B~1)는 3μm~6μm이고, 예컨대 4μm, 4.5μm 또는 5μm 등이며, 최대 세로 사이즈(1132B~2)는 2μm~5μm이고, 예컨대 3μm, 3.5μm 또는 4μm 등이며; 제3 서브 픽셀(P3)에 대응하는 제2 투광 개구(제3 투광 서브 개구)의 최대 가로 사이즈(1132C~1)는 6μm~10μm이고, 예컨대 7μm, 8μm 또는 9μm 등이며, 최대 세로 사이즈(1132C~2)는 8μm~12μm이고, 예컨대 9μm, 10μm 또는 11μm이며; 제4 서브 픽셀(P4)에 대응하는 제2 투광 개구(제4 투광 서브 개구)의 최대 가로 사이즈(1131D~1)는 6μm~10μm이고, 예컨대 7μm, 8μm 또는 9μm 등이며, 최대 세로 사이즈(1131D~2)는 8μm~12μm이고, 예컨대 9μm, 10μm 또는 11μm 등이다.
예컨대, 상이한 실시예에서, 도 3에 도시된 실시예와 도 4에 도시된 실시예 중의 복수개의 제2 투광 개구의 형태는 약간 상이할 수 있으나, 사이즈 범위는 모두 도 4 및 상술한 설명을 참조할 수 있다. 도 3의 실시예에 비해, 도 4의 실시예 중의 복수개의 제2 투광 개구는 복수개의 제1 투광 개구와 연통되지 않으므로, 더 좋은 광누출 방지 효과를 갖는다.
예컨대, 도 3과 도 4를 결합하면, 동일한 서브 픽셀에 대응하는 하나의 컬러 필름 패턴(1141)과 하나의 서브 픽셀 개구(1081)에 있어서, 상기 컬러 필름 패턴(1141)의 평면 형태와 상기 서브 픽셀 개구(1081)의 평면 형태는 상이하다. 예컨대, 복수개의 제2 투광 개구(1132)의 적어도 부분 엣지는 인접한 컬러 필름 패턴(1141)의 엣지의 적어도 부분에 평행된다. 예컨대, 도 3에서 파선 프레임으로 도시한 부분이며, 제2 투광 개구(1132)의 부분 엣지는 인접한 컬러 필름 패턴(1141)의 부분 엣지에 평행된다.
예컨대, 도 5는 하나의 서브 픽셀에 대응하는 하나의 제1 투광 개구(1131), 하나의 서브 픽셀 개구(1081) 및 하나의 제1 전극층(104)의 평면 개략도를 도시하였다. 도 1, 도 2a 및 도 5에 도시된 바와 같이, 제1 전극층(104)은 본체부(1041) 및 연결부(1042)를 포함하며, 상기 연결부(1042)는 상기 픽셀 구동 회로와 전기적으로 연결되도록 구성되며, 상기 서브 픽셀 개구(1081)가 상기 베이스 기판(101) 상에서의 정투영은 상기 본체부(1041)가 상기 베이스 기판(101) 상에서의 정투영 내부에 위치한다. 따라서, 서브 픽셀 개구(1081)는 제1 전극층(104)의 본체부(1041)를 충분히 노출시킬 수 있다.
예컨대, 제1 투광 개구(1131), 서브 픽셀 개구(1081) 및 제1 전극층(104)의 본체부(1041)는 호형 엣지를 가지고, 예컨대, 베이스 기판(101)의 판면에 평행되는 방향 상에서, 제1 투광 개구(1131), 서브 픽셀 개구(1081) 및 제1 전극층(104)의 본체부(1041)의 평면 형태는 거의 타원형(또는 망고형으로 칭함), 반타원형, 원형, 반원형, 활주로형, 반활주로형 등 형태 또는 그들의 변형 형태를 나타낸다.
호형 엣지를 가지는 제1 투광 개구(1131)는 블랙 매트릭스층의 제1의 투광 개구 엣지에서 외부광이 회절되어 표시 기판에 색분리가 나타나는 현상을 감소하거나 제거할 수 있으며, 더 나아가 표시 기판의 표시 효과를 향상시킨다. 서브 픽셀 개구(1081) 및 제1 전극층(104)의 본체부(1041)의 형태를 제1 투광 개구(1131)의 형태와 동일하게 설정하면, 표시 기판으로 하여금 서브 픽셀의 발광 소자가 방출하는 빛을 충분히 이용하여 표시할 수 있도록 하며, 또한 제1 전극층(104)이 제공하는 전기 신호를 충분히 이용하여, 표시 기판의 출광률을 향상시키고, 에너지 소모를 절약한다.
예컨대, 일부 실시예에서, 도 2a와 도 2b에 도시된 바와 같이, 표시 기판은 픽셀 경계층(108) 상에 설치된 스페이서(107) 및 서브 픽셀의 발광 소자(EM) 상에 설치된 패키지층(EN) 등 구조를 더 포함할 수 있으며, 예컨대, 패키지층(EN)은 복수개의 서브 패키지층을 포함할 수 있어, 패키지 효과를 향상시킨다. 예컨대, 패키지층(EN)은 제1 무기 패키지층(110), 제2 유기 패키지층(111)과 제3 무기 패키지층(112)을 포함하는 복합 패키지층일 수 있다. 예컨대, 제1 무기 패키지층(110)과 제2 유기 패키지층(112)은 질화규소, 산화규소, 산질화규소 등의 무기 재료로 형성될 수 있고, 제1 유기 패키지층(111)은 폴리이미드(PI), 에폭시 수지 등의 유기 재료를 이용하여 형성될 수 있다. 해당 복합 패키지층은 표시 기판 상의 기능 구조에 대해 다중 보호를 형성할 수 있으며, 더 양호한 패키지 효과를 갖는다.
예컨대, 일부 실시예에서, 도 6에 도시된 바와 같이, 표시 기판은 상기 발광 소자층과 상기 블랙 매트릭스층(113) 사이에 설치된 터치 구조를 더 포함할 수 있으며, 상기 터치 구조는 상기 복수개의 서브 픽셀 중의 적어도 부분의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩된다. 해당 터치 구조는 자가 용량식 터치 구조 또는 상호 용량식 터치 구조 등 임의의 유형의 터치 구조일 수 있다. 예컨대, 자가 용량식 터치 구조 또는 상호 용량식 터치 구조는 모두 적어도 하나의 도전층을 포함한다. 본 개시의 실시예는 터치 구조의 구체적인 유형 및 구조에 대해 한정하지 않는다.
예컨대, 일부 실시예에서, 도 6에 도시된 바와 같이, 상기 터치 구조는 제1 도전층(M1)을 포함한다. 예컨대, 터치 구조는 베이스(B)를 더 포함할 수 있으며, 제1 도전층(M1)은 베이스(B) 상에 설치되며, 또한 베이스(B)를 통해 패키지층(EN) 상에 결합된다. 예컨대, 도 7a는 해당 제1 도전층(M1)의 평면 개략도를 도시하였으며, 도 7a에 도시된 바와 같이, 해당 제1 도전층(M1)은 복수개의 제1 배선(11)으로 형성된 제1 패턴을 포함한다.
예컨대, 도 6에 도시된 바와 같이, 상기 터치 구조는 상기 제1 도전층(M1)이 상기 베이스 기판(101)으로부터 멀리 떨어진 일측에 설치된 제2 도전층(M2)을 더 포함하며, 도 7b는 해당 제2 도전층(M2)의 평면 개략도를 도시하였으며, 도 7b에 도시된 바와 같이, 상기 제2 도전층(M2)은 복수개의 제2 배선(12)으로 형성된 제2 패턴을 포함한다.
예컨대, 도 6에 도시된 바와 같이, 제1 도전층(M1)과 제2 도전층(M2) 사이에 절연층(I)을 가진다. 도 7a에 도시된 바와 같이, 복수개의 제1 배선(11)의 파선 프레임 부분은 복수개의 제2 배선(12)과 전기적으로 연결되도록 구성되며, 예컨대 절연층(I) 중의 비아를 통해 복수개의 제2 배선(12)과 전기적으로 연결된다. 도 7b에 도시된 바와 같이, 복수개의 제2 배선(12)의 파선 프레임 부분은 복수개의 제1 배선(11)과 전기적으로 연결되도록 구성되며, 예컨대 절연층(I) 중의 비아를 통해 복수개의 제1 배선(11)과 전기적으로 연결된다. 예컨대, 도 8은 복수개의 제1 배선(11)과 복수개의 제2 배선(12)이 적층되고 또한 전기적으로 연결되는 개략도를 도시하였으며, 도 8에서 4개의 전기 접속점(O)을 도시하였으며, 상응하게는, 절연층(I)은 4개의 전기 접속점(O)의 위치에서 비아를 가진다.
이 때, 복수개의 제1 배선(11)과 복수개의 제2 배선(12)은 "점 모양"으로 중첩되며, 비교적 작은 중첩 면적을 가지기에, 복수개의 제1 배선(11)과 복수개의 제2 배선(12)은 기생 커패시터를 생성하지 않거나 또는 생성된 기생 커패시터는 아주 작아 무시해도 되며, 따라서 터치 구조의 터치 정확도 및 터치 감도를 향상시키고, 이에 따라 터치 효과를 향상시키며, 사용자 체험을 향상시킬 수 있다.
예컨대, 도 9a는 제1 도전층(M1)과 제2 도전층(M2)이 복수개의 서브 픽셀과 적층되는 평면 개략도를 도시하였다. 도 9a에 도시된 바와 같이, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 제1 도전층(M1)의 제1 패턴과 복수개의 서브 픽셀 중의 적어도 부분의 서브 픽셀의 발광 소자의 제1 전극층(104)의 연결부(1042)는 적어도 부분이 중첩되며; 제2 도전층(M2)의 제2 패턴과 복수개의 서브 픽셀 중의 적어도 부분의 서브 픽셀의 발광 소자의 제1 전극층(104)의 연결부(1042)는 적어도 부분이 중첩된다.
예컨대, 일부 실시예에서, 도 9a에 도시된 바와 같이, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 제1 도전층(M1)의 제1 패턴과 제1 서브 픽셀(P1, 예컨대 적색 서브 픽셀)의 발광 소자의 제1 전극층(104)의 연결부(1042A)는 적어도 부분이 중첩되며, 또한 제3 서브 픽셀(P3, 예컨대 청색 서브 픽셀)의 발광 소자의 제1 전극층(104)의 연결부(1042C)는 적어도 부분이 중첩된다.
예컨대, 일부 실시예에서, 도 9a에 도시된 바와 같이, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 제2 도전층(M2)의 제2 패턴과 제1 서브 픽셀(P1, 예컨대 적색 서브 픽셀)의 발광 소자의 제1 전극층(104)의 연결부(1042A)는 적어도 부분이 중첩되고, 제2 서브 픽셀(P1, 예컨대 녹색 서브 픽셀)의 발광 소자의 제1 전극층(104)의 연결부(1042B)는 적어도 부분이 중첩되며, 또한 제3 서브 픽셀(P3, 예컨대 청색 서브 픽셀)의 발광 소자의 제1 전극층(104)의 연결부(1042C)는 적어도 부분이 중첩된다.
예컨대, 도 9a에 도시된 바와 같이, 제1 도전층(M1)의 제1 패턴과 제2 도전층(M2)의 제2 패턴은 모두 제4 서브 픽셀(P4, 예컨대 녹색 서브 픽셀)의 발광 소자의 제1 전극층(104)의 연결부(1042D)와 중첩된다.
예컨대, 일부 실시예에서, 도 9a에 도시된 바와 같이, 상기 베이스 기판(101)의 판면에 수직되는 방향 상에서, 제1 도전층(M1)의 제1 패턴 및 제2 도전층(M2)의 제2 패턴은 복수개의 제2 투광 개구(1132)와 중첩되지 않으며, 예컨대, 제1 도전층(M1)의 제1 패턴 및 제2 도전층(M2)의 제2 패턴과 복수개의 제2 투광 개구(1132)의 최소 거리는 2μm보다 크기에, 복수개의 제2 투광 개구(1132)가 제1 도전층(M1)의 제1 패턴 및 제2 도전층(M2)의 제2 패턴을 노출하는 것을 피한다. 예컨대, 일부 예시에서, 제1 도전층(M1)의 제1 패턴 및 제2 도전층(M2)의 제2 패턴과 복수개의 제2 투광 개구(1132)의 최소 거리는 2μm ~5μm이며, 예컨대 2.5μm, 3μm 또는 4μm 등이다.
예컨대, 일부 실시예에서, 도 9b는 복수개의 컬러 필름 패턴이 제1 패턴 및 제2 패턴과 적층되는 평면 개략도를 도시하였다. 도 9b에 도시된 바와 같이, 베이스 기판의 판면에 수직되는 방향 상에서, 복수개의 컬러 필름 패턴(1141) 중의 적어도 부분과 제1 패턴 및 제2 패턴은 부분 중첩된다.
예컨대, 일부 실시예에서, 도 9b에 도시된 바와 같이, 복수개의 컬러 필름 패턴(1141) 중의 적어도 부분의 엣지는 복수개의 제1 배선(11) 및 복수개의 제2 배선(12) 중의 부분 배선에 평행되며, 예컨대 도면에서 파선 프레임으로 도시된 각 부분에서, 컬러 필름 패턴(1141)의 부분 엣지와 제1 배선(11) 및 복수개의 제2 배선(12)의 부분은 평행된다.
예컨대, 일부 실시예에서, 도 9b에 도시된 바와 같이, 베이스 기판의 판면에 평행되는 방향 상에서, 제1 서브 픽셀(P1)에 대응하는 서브 픽셀 개구(1081)의 면적은 제2 서브 픽셀(P2)에 대응하는 서브 픽셀 개구(1081)의 면적보다 크며, 베이스 기판의 판면에 수직되는 방향 상에서, 제1 서브 픽셀(P1)에 대응하는 제1 컬러 필름 패턴(1141)과 제1 패턴 및 제2 패턴의 중첩 면적은, 제2 서브 픽셀(P2)에 대응하는 제2 컬러 필름 패턴(1141)과 제1 패턴 및 제2 패턴의 중첩 면적보다 크다. 즉, 서브 픽셀 개구(1081)가 더 큰 서브 픽셀에 대응하는 컬러 필름 패턴과 제1 패턴 및 제2 패턴의 중첩 면적이 더 크다.
예컨대, 일부 실시예에서, 복수개의 제1 배선(11)의 선폭(즉, 배선의 연장 방향에 수직인 사이즈)은 2μm~5μm일 수 있으며, 예컨대, 2.5μm, 3μm 또는 4μm 등이다. 복수개의 제2 배선(12)의 선폭은 2μm~5μm일 수 있으며, 예컨대, 2.5μm, 3μm 또는 4μm 등이다. 복수개의 제1 배선(11)의 선폭과 복수개의 제2 배선(12)의 선폭은 동일하거나 상이할 수 있다.
예컨대, 도 9a에 도시된 바와 같이, 제1 배선(11)이 제1 서브 픽셀(P1)과 제3 서브 픽셀(P3)의 제1 부분(11A)을 세로방향으로 관통하는 세로 길이(11~1)는 110μm~125μm이며, 예컨대 117μm, 120μm 또는 122μm 등이며; 제1 배선(11)이 제1 서브 픽셀(P1)과 제3 서브 픽셀(P3)의 제2 부분(11B)을 세로방향으로 관통하는 세로길이(11~2)는 110μm~120μm이며, 예컨대 114μm, 115μm 또는 116μm 등이며; 제1 배선(11)이 제1 부분(11A)과 제2 부분(11B) 사이에서 가로방향으로 연장되는 부분의 길이(11~3)는 15μm~25μm이며, 예컨대 18μm, 20μm 또는 22μm 등이며; 제1 배선(11)이 제1 부분(11A) 좌측에서 가로방향으로 연장되는 부분의 길이(11~4)는 15μm~20μm이며, 예컨대 16μm, 17μm 또는 18μm 등이며; 제1 배선(11)이 제 부분(11B) 우측에서 가로방향으로 연장되는 부분의 길이(11~5)는 5μm~10μm이며, 예컨대 7μm, 8μm 또는 9μm 등이다.
예컨대, 도 9a에 도시된 바와 같이, 제2 배선(12)이 제3 서브 픽셀(P3)의 제1 부분(12A)을 세로방향으로 관통하는 세로 길이(12~1)는 50μm~60μm이며, 예컨대 55μm, 57μm 또는 59μm 등이며; 제2 배선(12)이 제3 서브 픽셀(P3), 제1 서브 픽셀(P1)과 제2 서브 픽셀(P2)의 제2 부분(12B)을 가로방향으로 관통하는 수평 길이(12~2)는 75μm~85μm이며, 예컨대 77μm, 78μm 또는 79μm 등이다.
예컨대, 도 10a~도 10c는 각각 제1 서브 픽셀(P1), 제2 서브 픽셀(P2), 제3 서브 픽셀(P3)과 제4 서브 픽셀(P4)의 제1 전극층의 평면 개략도를 도시하였다.
예컨대, 일부 실시예에서, 도 10a에 도시된 바와 같이, 제1 서브 픽셀(P1, 예컨대 적색 서브 픽셀)의 제1 전극층이 도면에서 세로 방향에서의 길이(P1~1)는 40μm~50μm이며, 예컨대 43μm, 45μm 또는 47μm 등이며, 제1 서브 픽셀(P1)의 제1 전극층이 도면에서 수평 방향에서의 너비(P1~2)는 20μm~25μm이며, 예컨대 22μm, 23μm 또는 24μm 등이며, 제1 전극층의 연결부가 도면에서 수평 방향에서의 너비(P1~3)는 6μm~10μm이며, 예컨대 7μm, 8μm 또는 9μm 등이다.
예컨대, 일부 실시예에서, 도 10b에 도시된 바와 같이, 제2 서브 픽셀(P2, 예컨대 녹색 서브 픽셀)의 제1 전극층이 도면에서 세로 방향에서의 길이(P2~1)는 25μm~35μm이며, 예컨대 28μm, 30μm 또는 31μm 등이며, 제2 서브 픽셀(P2)의 제1 전극층이 도면에서 수평 방향에서의 너비(P2~2)는 17μm~22μm이며, 예컨대 18μm, 19μm 또는 20μm 등이며, 제1 전극층의 연결부가 도면에서 수평 방향에서의 너비(P2~3)는 6μm~10μm이며, 예컨대 7μm, 8μm 또는 9μm 등이다.
예컨대, 도 10b에 도시된 바와 같이, 제4 서브 픽셀(P4, 예컨대 녹색 서브 픽셀)의 제1 전극층과 제2 서브 픽셀(P2, 예컨대 녹색 서브 픽셀)의 제1 전극층의 형태, 사이즈는 거의 동일하다. 예컨대, 제4 서브 픽셀(P4, 예컨대 녹색 서브 픽셀)의 제1 전극층이 도면에서 세로 방향에서의 길이(P4~1)는 25μm~35μm이며, 예컨대 28μm, 30μm 또는 31μm 등이며, 제4 서브 픽셀(P4)의 제1 전극층이 도면에서 수평 방향에서의 너비(P4~2)는 17μm~22μm이며, 예컨대 18μm, 19μm 또는 20μm 등이며, 제1 전극층의 연결부가 도면에서 수평 방향에서의 너비(P4~3)는 6μm~10μm이며, 예컨대 7μm, 8μm 또는 9μm 등이다.
예컨대, 일부 실시예에서, 도 10c에 도시된 바와 같이, 제3 서브 픽셀(P3, 예컨대 청색 서브 픽셀)의 제1 전극층이 도면에서 세로 방향에서의 길이(P3~1)는 45μm~55μm이며, 예컨대 48μm, 49μm 또는 50μm 등이며, 제3 서브 픽셀(P3)의 제1 전극층이 도면에서 수평 방향에서의 너비(P3~2)는 25μm~30μm이며, 예컨대 27μm, 28μm 또는 29μm 등이며, 제1 전극층의 연결부가 도면에서 수평 방향에서의 너비(P3~3)는 6μm~10μm이며, 예컨대 7μm, 8μm 또는 9μm 등이다.
아래에 하나의 구체적인 예시를 통해 본 개시의 실시예가 제공하는 표시 기판의 각 기능층의 구조 및 회로 배열에 대해 상세하게 소개하기로 한다. 해당 예시에서, 서브 픽셀은 7T1C 픽셀 구동 회로를 이용하여 발광 소자(EM)를 구동한다.
예컨대, 도 11a는 7T1C 픽셀 구동 회로의 회로도를 도시하였다. 도 11a에 도시된 바와 같이, 해당 픽셀 회로는 구동 회로(122), 데이터 입력 회로(126), 보상 회로(128), 저장 회로(127), 제1 발광 제어 회로(123), 제2 발광 제어 회로(124) 및 리셋 회로(129)를 포함한다.
예컨대, 구동 회로(122)는 제어단(131), 제1단(132)과 제2단(133)을 포함하며, 발광 소자(EM)를 흐르는 구동 전류를 제어하도록 구성되며, 또한 구동 회로(122)의 제어단(131)은 제1 노드(N1)에 연결되고, 구동 회로(122)의 제1단(132)은 제2 노드(N2)에 연결되며, 구동 회로(122)의 제2단(133)은 제3 노드(N3)에 연결된다.
예컨대, 데이터 입력 회로(126)는 제어단, 제1단과 제2단을 포함하며, 제어단은 제1 스캔 신호를 수신하도록 구성되며, 제1단은 데이터 신호를 수신하도록 구성되며, 제2단은 구동 회로(122)의 제1단(132, 제2 노드(N2)에 연결되며, 또한 해당 제1 스캔 신호(Ga1)에 응답하여 해당 데이터 신호를 구동 회로(122)의 제1단(132)에 입력하도록 구성된다. 예컨대, 데이터 입력 회로(126)의 제1단은 데이터 라인(12)에 연결되어 해당 데이터 신호를 수신하며, 제어단은 스캔 라인(11)에 연결되어 해당 제1 스캔 신호(Ga1)를 수신한다.
예컨대, 데이터 입력 단계에서, 데이터 입력 회로(126)는 제1 스캔 신호(Ga1)에 응답하여 개시될 수 있으며, 따라서 데이터 신호를 구동 회로(122)의 제1단(132, 제2 노드(N2)에 입력할 수 있으며, 또한 데이터 신호를 저장 회로(127)에 저장하여, 발광 단계 시 해당 데이터 신호에 기초하여 발광 소자(EM)의 발광을 구동하는 구동 전류를 생성할 수 있다.
예컨대, 보상 회로(128)는 제어단, 제1단과 제2단을 포함하며, 제어단은 제2 스캔 신호(Ga2)를 수신하도록 구성되며, 제1단과 제2단은 각각 구동 회로(122)의 제어단(131)과 제2단(133)에 전기적으로 연결되며, 해당 보상 회로는 해당 제2 스캔 신호에 응답하여 해당 구동 회로(120)에 대해 임계치 보상을 진행하도록 구성된다.
예컨대, 저장 회로(127)는 구동 회로(122)의 제어단(131) 및 제1 전압단(VDD)에 전기적으로 연결되며, 데이터 입력 회로(126)가 입력한 데이터 신호를 저장하도록 구성된다. 예컨대, 데이터 입력 및 보상 단계에서, 보상 회로(128)는 해당 제2 스캔 신호(Ga2)에 응답하여 개시될 수 있으며, 따라서 데이터 입력 회로(126)가 입력한 데이터 신호를 해당 저장 회로(127)에 저장할 수 있다. 예컨대, 동시에 데이터 입력 및 보상 단계에서, 보상 회로(128)는 구동 회로(122)의 제어단(131) 및 제2단(133)에 전기적으로 연결될 수 있으며, 따라서 구동 회로(122)의 임계치 전압에 관련된 정보로 하여금 상응하게 해당 저장 회로에 저장되도록 할 수 있으며, 따라서 발광 단계에서 저장된 데이터 신호 및 임계치 전압을 이용하여 구동 회로(122)를 제어하여, 구동 회로(122)의 출력이 보상을 받도록 한다.
예컨대, 제1 발광 제어 회로(123)는 구동 회로(122)의 제1단(132, 제2 노드(N2) 및 제1 전압단(VDD)에 연결되며, 또한 제1 발광 제어 회로에 응답하여 제1 전압단(VDD)의 제1 전원 전압을 구동 회로(122)의 제1단(132)에 인가하도록 구성된다. 예컨대, 도 11a에 도시된 바와 같이, 제1 발광 제어 회로(123)는 제1 발광 제어단(EM1), 제1 전압단(VDD) 및 제2 노드(N2)에 연결된다.
예컨대, 제2 발광 제어 회로(124)는 제2 발광 제어단(EM2), 발광 소자(EM)의 제1단(510) 및 구동 회로(122)의 제2단(132)에 연결되며, 제2 발광 제어 신호에 응답하여 구동 전류가 발광 소자(EM)에 인가되도록 구성된다.
예컨대, 발광 단계에서, 제2 발광 제어 회로(123)는 제2 발광 제어단(EM2)이 제공하는 제2 발광 제어 신호에 응답하여 개시될 수 있으며, 따라서 구동 회로(122)는 제2 발광 제어 회로(123)를 통해 구동 전류를 발광 소자(EM)에 인가하여 발광하도록 할 수 있으며; 그러나 비-발광 단계에서, 제2 발광 제어 회로(123)는 제2 발광 제어 신호에 응답하여 오프되며, 따라서 발광 소자(EM)를 흐르는 전류가 있어 발광하는 것을 피하며, 상응하는 표시 장치의 콘트라스트를 향상시킬 수 있다.
또 예컨대, 초기화 단계에서, 제2 발광 제어 회로(123)는 또한 제2 발광 제어 신호에 응답하여 개시될 수 있으며, 따라서 리셋 회로를 결부시켜 구동 회로(122) 및 발광 소자(EM)에 대해 리셋 작업을 진행할 수 있다.
예컨대, 제2 발광 제어 신호(EM2)는 제1 발광 제어 신호(EM1)와 동일하거나 상이할 수 있으며, 예컨대 둘은 동일하거나 상이한 신호 출력단에 연결될 수 있다.
예컨대, 리셋 회로(129)는 리셋 전압단(Vinit) 및 발광 소자(EM)의 제1단(134, 제4 노드(N4)에 연결되며, 또한 리셋 신호에 응답하여 리셋 전압을 발광 소자(EM)의 제1단(134)에 인가하도록 구성된다. 도 11a에 도시된 바와 같이, 해당 리셋 신호는 또한 구동 회로의 제어단(131), 즉 제1 노드(N1)에 인가될 수 있다. 예컨대, 리셋 신호가 해당 제2 스캔 신호일 때, 리셋 신호는 또한 제2 스캔 신호와 동기화된 기타 신호일 수 있으며, 본 개시의 실시예는 이에 대해 한정하지 않는다. 예컨대, 도 11a에 도시된 바와 같이, 해당 리셋 회로(129)는 각각 발광 소자(EM)의 제1단(134), 리셋 전압단(Vinit) 및 리셋 제어단(Rst, 리셋 제어 라인)에 연결된다. 예컨대, 초기화 단계에서, 리셋 회로(129)는 리셋 신호에 응답하여 개시될 수 있으며, 따라서 리셋 전압을 발광 소자(EM)의 제1단(134) 및 제1 노드(N1)에 인가할 수 있으며, 따라서 구동 회로(122), 보상 회로(128) 및 발광 소자(EM)에 대해 리셋 작업을 진행하여, 이전의 발광 단계의 영향을 제거할 수 있다.
예컨대, 발광 소자(EM)는 제1단(134)과 제2단(135)을 포함하며, 발광 소자(EM) 제1단(134)은 구동 회로(122)의 제2단(133)으로부터 구동 전류를 수신하도록 구성되며, 발광 소자(EM)의 제2단(135)은 제2 전압단(VSS)에 연결되도록 구성된다. 예컨대, 일 예시에서, 도 11a에 도시된 바와 같이, 발광 소자(EM)의 제1단(134)은 제2 발광 회로(124)를 통해 제3 노드(N3)에 연결될 수 있다. 본 개시의 실시예는 이 시나리오를 포함하나 이에 한정되지 않는다. 예컨대, 발광 소자(EM)는 상방출, 하방출, 양측방출 등 다양한 유형의 OLED일 수 있으며, 적색광, 녹색광, 청색광 또는 백색광 등을 발광할 수 있으며, 해당 OLED의 제1 전극층과 제2 전극층은 각각 해당 발광 소자의 제1단(135)과 제2단(135)으로 된다. 본 개시의 실시예는 발광 소자의 구체적인 구조에 대해 한정하지 않는다.
주의해야 할 것은, 본 개시의 실시예의 설명에서, 제1 노드(N1), 제2 노드(N2), 제3 노드(N3)와 제4 노드(N4)는 반드시 실제 존재하는 컴포넌트를 표시하는 것이 아니며, 회로도 중의 관련 회로 연결의 합류점을 표시한다.
설명해야 할 것은, 본 개시의 실시예의 설명에서, 부호 Vd는 데이터 신호단을 표시할 수 있을 뿐만 아니라 또한 데이터 신호의 레벨을 표시할 수 있으며, 마찬가지로, 심볼 Ga1, Ga2는 제1 스캔 신호, 제2 스캔 신호를 표시할 수 있을 뿐만 아니라, 또한 제1 스캔 신호단과 제2 스캔 신호단을 표시할 수 있으며, Rst는 리셋 제어단을 표시할 수 있을 뿐만 아니라 또한 리셋 신호를 표시할 수 있으며, 부호 Vinit는 리셋 전압단을 표시할 수 있을 뿐만 아니라 또한 리셋 전압을 표시할 수 있으며, 부호 VDD는 제1 전압단을 표시할 수 있을 뿐만 아니라 또한 제1 전원 전압을 표시할 수 있으며, 부호 VSS는 제2 전압단을 표시할 수 있을 뿐만 아니라 또한 제2 전원 전압을 표시할 수 있다. 아래의 각 실시예는 동일하기에, 더 이상 기술하지 않는다.
도 11b는 도 11a에 도시된 픽셀 회로의 한가지 구체적인 구현 예시의 회로도이다. 도 11b에 도시된 바와 같이, 해당 픽셀 회로는: 제1 내지 제7 트랜지스터(T1, T2, T3, T4, T5, T6, T7) 및 저장 커패시터(Cst)를 포함한다. 예컨대, 제1 트랜지스터(T1)는 트랜지스터를 구동하기 위한 것이며, 기타 제2 내지 제7 트랜지스터는 트랜지스터를 스위칭하기 위한 것이다.
예컨대, 도 11b에 도시된 바와 같이, 구동 회로(122)는 제1 트랜지스터(T1)로 구현될 수 있다. 제1 트랜지스터(T1)의 게이트는 구동 회로(122)의 제어단(131)으로 되어, 제1 노드(N1)에 연결되며; 제1 트랜지스터(T1)의 제1극은 구동 회로(122)의 제1단(132)으로 되어, 제2 노드(N2)에 연결되며; 제1 트랜지스터(T1)의 제2극은 구동 회로(122)의 제2단(133)으로 되어, 제3 노드(N3)에 연결된다.
예컨대, 도 11b에 도시된 바와 같이, 데이터 입력 회로(126)는 제2 트랜지스터(T2)로 구현될 수 있다. 제2 트랜지스터(T2)의 게이트는 제1 스캔 라인(제1 스캔 신호단(Ga1)에 연결되어 제1 스캔 신호를 수신하며, 제2 트랜지스터(T2)의 제1극은 데이터 라인(데이터 신호단(Vd)에 연결되어 데이터 신호를 수신하며, 제2 트랜지스터(T2)의 제2극은 구동 회로(122)의 제1단(132, 제2 노드(N2)에 연결된다. 예컨대, 해당 제2 트랜지스터(T2)는 P형 트랜지스터이며, 예컨대 활성층은 폴리실리콘이 저온 도핑된 박막 트랜지스터이다.
예컨대, 도 11b에 도시된 바와 같이, 보상 회로(128)는 제3 트랜지스터(T3)로 구현될 수 있다. 제3 트랜지스터(T3)의 게이트는 제2 스캔 라인(제2 스캔 신호단(Ga2)에 연결되어 제2 스캔 신호를 수신하도록 구성되며, 제3 트랜지스터(T3)의 제1극은 구동 회로(122)의 제어단(131, 제1 노드(N1)에 연결되며, 제3 트랜지스터(T3)의 제2극은 구동 회로(122)의 제2단(133, 제3 노드(N3)에 연결된다.
예컨대, 도 11b에 도시된 바와 같이, 저장 회로(127)는 저장 커패시터(Cst)로 구현될 수 있으며, 해당 저장 커패시터(Cst)는 제1 저장 커패시터(C1)와 제2 저장 커패시터(C2)를 포함하며, 해당 제1 저장 커패시터(C1)는 제1 전압단(VDD)에 연결되며, 해당 제2 저장 커패시터(C2)는 구동 회로(122)의 제어단(131)에 연결된다.
예컨대, 도 11b에 도시된 바와 같이, 제1 발광 제어 회로(123)는 제4 트랜지스터(T4)로 구현될 수 있다. 제4 트랜지스터(T4)의 게이트는 제1 발광 제어 라인(제1 발광 제어단(EM1)에 연결되어 제1 발광 제어 신호를 수신하며, 제4 트랜지스터(T4)의 제1극은 제1 전압단(VDD)에 연결되어 제1 전원 전압을 수신하며, 제4 트랜지스터(T4)의 제2극은 구동 회로(122)의 제1단(132, 제2 노드(N2)에 연결된다.
예컨대, 발광 소자(EM)는 구체적으로 발광 다이오드(OLED)로 구현될 수 있으며, 제1 전극층(여기서 양극임)은 제4 노드(N4)에 연결되어 제2 발광 제어 회로(124)를 통해 구동 회로(122)의 제2단(133)으로부터 구동 전류를 수신하도록 구성되며, 발광 소자(EM)의 제2 전극층(여기서 음극임)은 제2 전압단(VSS)에 연결되어 제2 전원 전압을 수신하도록 구성된다. 예컨대, 제2 전압단은 접지될 수 있으며, 즉 VSS는 0V일 수 있다.
예컨대, 제2 발광 제어 회로(124)는 제5 트랜지스터(T5)로 구현될 수 있다. 제5 트랜지스터(T5)의 게이트는 제2 발광 제어 라인(제2 발광 제어단(EM2)에 연결되어 제2 발광 제어 신호를 수신하며, 제5 트랜지스터(T5)의 제1극은 구동 회로(122)의 제2단(제3 노드(N3)에 연결되며, 제5 트랜지스터(T5)의 제2극은 발광 소자(EM)의 제1단(제4 노드(N4)에 연결된다.
예컨대, 리셋 회로(129)는 제1 리셋 회로와 제2 리셋 회로를 포함할 수 있으며, 해당 제1 리셋 회로는 제1 리셋 신호(Rst1)에 응답하여 제1 리셋 전압(Vini1)을 제1 노드(N1)에 인가하도록 구성되며, 해당 제2 리셋 회로는 제2 리셋 신호(Rst2)에 응답하여 제2 리셋 전압(Vini2)을 제4 노드(N4)에 인가하도록 구성된다. 예컨대, 도 11b에 도시된 바와 같이, 해당 제1 리셋 회로는 제6 트랜지스터(T6)로 구현되고, 해당 제2 리셋 회로는 제7 트랜지스터(T7)로 구현된다. 제6 트랜지스터(T6)의 게이트는 제1 리셋 제어단(Rst1)과 연결되어 제1 리셋 신호(Rst1)를 수신하도록 구성되며, 제6 트랜지스터(T6)의 제1극은 제1 리셋 전압단(Vinit1)에 연결되어 제1 리셋 전압(Vinit1)을 수신하며, 제6 트랜지스터(T6)의 제2극은 제1 노드(N1)에 연결되도록 구성된다. 제7 트랜지스터(T7)의 게이트는 제2 리셋 제어단(Rst2)과 연결되어 제2 리셋 신호(Rst2)를 수신하며, 제7 트랜지스터(T7)의 제1극은 제2 리셋 전압단(Vinit2)에 연결되어 제2 리셋 전압(Vinit2)을 수신하며, 제7 트랜지스터(T7)의 제2극은 제4 노드(N4)에 연결되도록 구성된다.
설명해야 할 것은, 본 개시의 실시예에서 이용한 트랜지스터는 모두 박막 트랜지스터, 전계 효과 트랜지스터, 또는 기타 특성이 동일한 스위칭 소자일 수 있으며, 본 개시의 실시예는 모두 박막 트랜지스터를 예로 하여 설명한다. 여기서 이용한 트랜지스터의 소스 전극, 드레인 전극은 구조 상에서 대칭될 수 있기에, 소스 전극, 드레인 전극은 구조상 구별이 없다. 본 개시의 실시예에서 트랜지스터 게이트 외의 양극을 구분하기 위하여, 그 중 하나의 극을 제1 극으로, 또 다른 극을 제2극으로 설명하였다.
예컨대, 도 1을 결부하면, 제1 신호 라인(S1)은 발광 제어 라인(EMT)이며, 상술한 제1 발광 제어 신호(EM1)와 제2 발광 제어 신호(EM2)를 전송하는데 사용되며; 제2 신호 라인(S2)은 리셋 전압 라인(VNT)이며, 상술한 제1 리셋 전압(Vinit1)과 제2 리셋 전압(Vinit2)을 전송하는데 사용된다. 예컨대, 리셋 전압 라인(VNT)의 발광 제어 라인(EMT)로부터 멀리 떨어진 일측은 또한 리셋 제어 라인(RST)을 구비하고 있으며, 상술한 제1 리셋 신호(Rst1)와 제2 리셋 신호(Rst2)를 전송하는데 사용된다.
아래에 상술한 픽셀 구동 회로의 레이아웃 설계에 대해 상세하게 설명하기로 한다.
예컨대, 도 12는 해당 표시 기판의 반도체층의 개략도를 도시하였으며, 해당 반도체층은 복수개의 서브 픽셀의 픽셀 구동 회로의 박막 트랜지스터(T1~T7)의 활성층을 형성하기 위한 것이며, 도 12는 2행의 서브 픽셀의 픽셀 구동 회로를 도시하였으며, 아래에 직접 인접한 4개의 서브 픽셀(즉, 제1 서브 픽셀(100a), 제2 서브 픽셀(100b), 제3 서브 픽셀(100c), 제4 서브 픽셀(100d)의 픽셀 구동 회로를 예로 하여 소개하기로 하며, 도면에서 파선 프레임으로 각 서브 픽셀의 픽셀 구동 회로가 위치하는 영역을 도시하였으며, 본 개시의 실시예는 이러한 배치에 한정되지 않는다.
예컨대, 반도체층 상에 제1 게이트 절연층이 설치되며, 도면에 미도시되었으며, 도 2a 또는 도 6 중의 제1 게이트 절연층(1024)을 참조할 수 있다.
예컨대, 도 13a는 표시 기판의 제1 게이트 금속층의 개략도를 도시하였으며, 제1 게이트 금속층은 제1 게이트 절연층 상에 설치되며, 도 13b는 표시 기판의 제1 게이트 금속층과 반도체층이 적층되는 개략도를 도시하였다.
예컨대, 도 13a와 도 13b에 도시된 바와 같이, 제1 게이트 금속층은 복수개의 발광 제어 라인(EMT), 복수개의 리셋 제어 라인(RST), 복수개의 스캔 라인(GATE) 및 복수개의 저장 커패시터(Cst)의 제1 커패시터 전극(C1)을 포함하며, 예컨대, 발광 제어 라인(EMT), 리셋 제어 라인(RST), 스캔 라인(GATE) 및 저장 커패시터(Cst)의 제1 커패시터 전극(C1)과 박막 트랜지스터(T1~T7)의 활성층이 중첩되는 부분은 박막 트랜지스터(T1~T7)의 게이트를 형성한다. 복수개의 발광 제어 라인(EMT), 복수개의 리셋 제어 라인(RST), 복수개의 스캔 라인(GATE)은 각각 복수행의 서브 픽셀에 일일이 대응하여 전기적으로 연결되어 상응하는 전기 신호를 제공한다.
예컨대, 제1 게이트 금속층 상에 또한 제2 게이트 절연층이 설치되며, 도면에 미도시되었으며, 도 5 중의 제2 게이트 절연층(1025)을 참조할 수 있다.
예컨대, 도 14a는 표시 기판의 제2 게이트 금속층의 개략도를 도시하였으며, 제2 게이트 금속층은 제2 게이트 절연층 상에 설치되며, 도 14b는 표시 기판의 제2 게이트 금속층 및 제1 게이트 금속층이 반도체층과 적층되는 개략도를 도시하였다.
예컨대, 도 14a와 도 14b에 도시된 바와 같이, 해당 제2 게이트 금속층은 저장 커패시터(Cst)의 제2 커패시터 전극(C2) 및 복수개의 리셋 전압 라인(VNT)을 포함한다. 저장 커패시터(Cst)의 제2 커패시터 전극(C2)과 제1 커패시터 전극(C1)은 적어도 부분이 중첩되어, 커패시터를 형성한다. 복수개의 발광 제어 라인(EMT), 복수개의 리셋 제어 라인(RST), 복수개의 리셋 전압 라인(VNT)은 복수행의 서브 픽셀에 일일이 대응하여 전기적으로 연결되어 상응하는 전기 신호를 제공한다.
예컨대, 제2 게이트 금속층 상에 또한 층간 절연층이 설치되며, 도면에 미도시되었으며, 도 2a와 도 6 중의 층간 절연층(1026)을 참조할 수 있다.
도 15a는 표시 기판의 제1 소스 드레인 금속층의 개략도를 도시하였으며, 제1 소스 드레인 금속층은 층간 절연층 상에 설치되며, 도 15b는 표시 기판의 제1 소스 드레인 금속층이 제2 게이트 금속층, 제1 게이트 금속층, 반도체층과 적층되는 개략도를 도시하였다.
도 15a와 도 15b에 도시된 바와 같이, 제1 소스 드레인 금속층은 복수개의 제1 전원 라인(VDD1)을 포함한다. 예컨대, 해당 복수개의 제1 전원 라인(VDD1)은 각각 복수행의 서브 픽셀에 일일이 대응하여 전기적으로 연결되어 제1 전원 전압을 제공한다. 예컨대, 제1 소스 드레인 금속층은 또한 해당 복수개의 데이터 라인(DT)을 포함한다. 해당 복수개의 데이터 라인(DT)은 복수열의 서브 픽셀에 일일이 대응하여 전기적으로 연결되어 데이터 신호를 제공한다. 예컨대, 제1 소스 드레인 금속층은 또한 복수개의 연결 전극(CL)을 포함하며, 제2 커패시터 전극(C2)과 제3 트랜지스터(T3)의 제1극을 연결하기 위한 것이며, 또는 제6 트랜지스터(T6)의 제1극과 리셋 전압 라인(VNT)을 연결하기 위한 것이며, 또는 제5 트랜지스터(T5)의 제2극과 발광 소자의 제1 전극층 등을 연결하기 위한 것이다.
예컨대, 제1 소스 드레인 금속층 상에 또한 패시베이션과 평탄화층이 설치되며, 도면에 미도시되었으며, 도 2a와 도 6 중의 패시베이션(1027)과 평탄화층(1091)을 참조할 수 있다.
도 16a는 표시 기판의 제2 소스 드레인 금속층의 개략도를 도시하였으며, 제2 소스 드레인 금속층은 평탄화층(1091) 상에 설치되며, 도 16b는 표시 기판의 제2 소스 드레인 금속층이 제1 소스 드레인 금속층, 제2 게이트 금속층, 제1 게이트 금속층, 반도체층과 적층되는 개략도를 도시하였다.
도 16a와 도 16b에 도시된 바와 같이, 제2 소스 드레인 금속층은 제2 전원 라인(VDD2)을 포함하며, 제2 전원 라인(VDD2)은 격자형이며, 예컨대, 제2 전원 라인(VDD2)은 제1 전원 라인(VDD1)에 전기적으로 연결되어, 전원 라인 상의 저항을 낮춤으로써 전원 라인의 압력 강하를 낮추는데 도움이 되며, 또한 제1 전원 전압을 표시 기판의 각 서브 픽셀로 균일하게 전송하는데 도움이 된다. 예컨대, 제2 소스 드레인 금속층은 또한 연결 전극(1043)을 더 포함할 수 있으며, 발광 소자의 제1 전극층과 제1 트랜지스터(T1)의 제1극을 연결하기 위한 것이다. 예컨대, 도 10b를 참조하면, 베이스 기판의 판면에 수직되는 방향 상에서, 제2 전원 라인(VDD2)과 제1 전극층(104)의 본체부(1042)는 적어도 부분이 중첩된다.
예컨대, 제2 소스 드레인 금속층 상에 또한 또 다른 평탄화층, 즉 평탄화층(109)이 설치되며, 도 17에서 해당 편탄화층의 평면 개략도를 도시하였으며, 또한 도 2a 및 도 6을 결합하면, 평탄화층(109) 중에 복수개의 비아(VA)를 가진다. 이 때, 제1 전극층(104)은 평탄화층(109) 중의 비아(VA)를 통해 연결 전극(1043)에 연결된다.
예컨대, 동일한 행에 위치하는 복수개의 서브 픽셀에 대응하는 평탄화층(109)의 복수개의 비아(VA)는 하나의 직선에 있지 않다. 예컨대, 도 17에 도시된 바와 같이, 동일한 행에 위치하는 인접하는 하나의 제1 서브 픽셀(예컨대 적색 서브 픽셀), 하나의 제2 서브 픽셀(예컨대 녹색 서브 픽셀), 하나의 제3 서브 픽셀(예컨대 청색 서브 픽셀), 하나의 제4 서브 픽셀(예컨대 녹색 서브 픽셀)은 각각 비아(VA1~VA4)에 대응하며, 비아(VA1~VA4)는 동일한 직선에 있지 않다.
평탄화층(109)의 복수개의 비아(VA)가 하나의 직선에 놓이지 않도록 설계하는 것을 통해, 픽셀 구동 회로의 배선이 보다 큰 투광 영역을 피하도록 하여, 충분한 면적의 투광 부분을 형성할 수 있다.
도 18a는 표시 기판의 제1 전극 재료층의 개략도를 도시하였으며, 제1 전극 재료층은 패시베이션층(109) 상에 설치되며, 도 18b는 표시 기판의 제1 전극 재료층이 제2 소스 드레인 금속층, 제1 소스 드레인 금속층, 제2 게이트 금속층, 제1 게이트 금속층, 반도체층과 적층되는 개략도를 도시하였다.
도 18a와 도 18b에 도시된 바와 같이, 제1 전극 재료층은 복수개의 서브 픽셀의 발광 소자(EM)의 제1 전극층을 포함하며, 복수개의 서브 픽셀의 발광 소자(EM)의 제1 전극층은 각각 평탄화층(109) 중의 복수개의 비아(VA)을 통해 연결 전극(1043)에 연결된다. 예컨대, 해당 제1 전극층 상에 발광 소자(EM)의 발광 재료층이 형성되며, 발광 재료층 상에 제2 전극층이 설치된다.
예컨대, 발광 소자(EM)의 위쪽에 또한 패키지층, 블랙 매트릭스층, 보호 커버(115) 등 기타 기능층이 형성되며, 여기서 더 이상 기술하지 않는다.
예컨대, 본 개시의 실시예에서, 베이스 기판(101)은 폴리이미드(PI) 등의 플렉시블 절연 재료, 또는 유리 기판 등의 강성 절연 재료를 포함할 수 있다. 예컨대, 일부 예시에서, 베이스 기판(101)은 복수개의 플렉시블층 및 복수의 배리어층이 교대로 배치된 적층 구조일 수 있다. 이 때, 플렉시블층은 폴리이미드를 포함할 수 있고, 배리어층은 산화실리콘, 질화실리콘, 산화질화규소 등의 무기 재료를 포함할 수 있다. 예컨대, 버퍼층(1021)은 질화규소, 산화규소, 산질화규소 등의 무기 재료를 포함할 수 있다. 활성층(1021)은 폴리실리콘 및 금속 산화물 등의 재료를 이용할 수 있고, 제1 게이트 절연층(1024) 및 제2 게이트 절연층(1025)은 산화 규소, 질화 규소 또는 산질화규소 등의 무기 절연재료를 이용할 수 있으며, 게이트(1022) 및 제1 커패시터 전극(C1)은 구리, 알루미늄, 티타늄, 코발트 등의 금속 재료를 이용할 수 있으며, 예컨대 단층 구조 또는 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴과 같은 다층 구조로 형성될 수 있으며, 제2 커패시터 전극(C2)은 구리, 알루미늄, 티타늄, 코발트 등의 금속 또는 합금 재료를 이용할 수 있으며, 층간 절연층(1026)은 산화 규소, 질화 규소, 또는 산질화규소 등의 무기 절연 재료를 이용할 수 있으며, 패시베이션층(1027)은 산화 규소, 질화 규소, 또는 산질화규소 등의 무기 절연 재료를 이용할 수 있으며, 소스 드레인 전극(1023 및 1024)은 구리, 알루미늄, 티탄, 코발트 등의 금속 재료를 이용할 수 있으며, 예컨대 단층 구조 또는 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴과 같은 다층 구조로 형성될 수 있으며, 제1 전극층(104)은 예컨대 애노드층이며, ITO, IZO 등의 금속 산화물 또는 Ag, Al, Mo 등의 금속 또는 그 합금을 포함한다. 발광 재료층(105)의 재료는 유기 발광 재료일 수 있으며, 예컨대 발광 재료층(105)의 재료는 수요에 따라 특정 컬러의 광(예컨대, 적색광, 청색광 또는 녹색광 등)을 방출하는 발광 재료를 선택할 수 있다. 제2 전극층(106)은 캐소드층이며, Mg, Ca, Li 또는 Al 등 금속 또는 그 합금, 또는 IZO, ZTO 등 금속 산화물, 또는 PEDOT/PSS(폴리 3,, 4~에틸렌 디옥시티오펜/폴리스티렌 설포네이트) 등 도전 성능을 갖는 유기 재료를 포함한다. 평탄화층(109) 및 평탄화층(1091), 픽셀 경계층(108) 및 스페이서(107)는 폴리이미드 등 유기 절연 재료를 이용할 수 있다. 보호 커버(115)는 유리 커버 등 투명 커버일 수 있다. 본 발명의 실시예는 각 기능층의 재료에 대해 구체적으로 한정하지 않는다.
예컨대, 본 개시의 실시예에서, 터치 구조의 제1 도전층(M1)과 제2 도전층(M2)는 금속층 또는 투명 도전층일 수 있으며, 그 재료는 구리, 알루미늄 등 금속 재료 또는 ITO, IZO 등 투명 금속 산화물을 포함할 수 있다. 베이스(B)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등 무기 절연 재료 또는 폴리이미드 등 유기 절연 재료를 포함할 수 있다. 스페이서 절연층(I) 또한 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등 무기 절연 재료, 또는 폴리이미드 등 유기 절연 재료를 포함할 수 있다. 예컨대, 도 6에 도시된 바와 같이, 터치 구조의 제2 도전층(M2) 상에 또한 보호 절연층(P)이 커버될 수 있으며, 보호 절연층(P)은 또한 제2 도전층(M2)을 보호하기 위한 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등 무기 절연 재료, 또는 폴리이미드 등 유기 절연 재료를 포함할 수 있다. 본 개시의 실시예는 터기 구조의 기타 구조 및 재료에 대해 구체적으로 한정하지 않는다.
본 개시의 적어도 하나의 실시예는 표시 장치를 제공하며, 도 19는 해당 표시 장치의 단면 개략도를 도시하였으며, 도 19에 도시된 바와 같이, 해당 표시 장치는 본 개시의 실시예가 제공하는 표시 기판을 포함하며, 도 19에서는 도 6에 도시된 표시 기판을 예시로 하여 도시한다.
예컨대, 일부 실시예에서, 해당 표시 장치는 무늬 터치 표면(S) 및 이미지 센서 어레이(30)를 더 포함하며, 보호 커버(115)의 표면은 무늬 터치 표면(S)으로 구현된다. 상기 이미지 센서 어레이는 상기 구동 회로층(102)의 상기 발광 소자층으로부터 멀리 떨어진 일측에 설치되며, 복수개의 이미지 센서(31, 도면에서 예시로서 하나를 도시함)를 포함하며, 상기 복수개의 이미지 센서(31)는 상기 발광 소자층 중의 복수개의 발광 소자(EM)로부터 방출되고 또한 상기 무늬 터치 표면(S)에서의 무늬(예컨대 지문, 손금 등) 반사를 거치며, 또한 제2 투광 개구(1132)를 통해 상기 복수개의 이미지 센서(31)에 도달하는 광을 수신하도록 구성되어, 무늬 수집에 사용된다.
예컨대, 도 19를 참조하면, 구동 회로층의 픽셀 구동 회로는 복수개의 투광 부분(102A)을 포함하며, 하나의 제2 투광 개구(1132)는 하나의 투광 부분(102A)에 대응하며, 이 때, 복수개의 이미지 센서(31)는 발광 소자층 중의 복수개의 발광 소자(EM)로부터 방출되고 또한 상기 무늬 터치 표면(S)에서의 무늬 반사를 거치며, 또한 블랙 매트릭스층(113)의 복수개의 제2 투광 개구(1132) 및 복수개의 투광 부분을 통해 복수개의 이미지 센서(31)에 도달하는 광을 수신하도록 구성되어, 무늬 수집에 사용된다. 따라서, 복수개의 제2 투광 개구(1132) 및 복수개의 투광 부분(102A)을 통해, 복수개의 이미지 센서(31)는 무늬에 의해 반사된 광을 충분히 수신함으로써, 무늬 식별 속도 및 무늬 식별 정확도를 향상시킬 수 있다.
또한, 다음과 같이 설명해야 할 것이 있다:
(1) 본 개시의 실시예의 도면은 본 개시의 실시예와 관련된 구조에 관한 것이며, 기타 구조는 일반적인 설계를 참조할 수 있다.
(2) 명확히 하기 위하여, 본 개시의 실시예를 설명하기 위한 도면에서, 층 또는 영역의 두께는 실제 비례에 따라 제도한 것이 아니라 확대 또는 축소하였다. 층, 막, 영역 또는 제1 기판과 같은 소자가 또 다른 소자의 "상" 또는 "하"에 위치하는 것으로 언급될 때, 해당 요소는 또 다른 요소의 "상" 또는 "하"에 "직접" 위치할 수 있거나 또는 중간 소자가 존재할 수 있다.
(3) 충돌되지 않는 경우, 본 개시의 실시예 및 실시예 중의 특징은 서로 조합되어 새로운 실시예를 얻을 수 있다.
상술한 바는 단지 본 개시의 구체적인 실시형태이나, 본 개시의 보호범위는 이에 한정되지 않으며, 본 개시의 보호범위는 청구범위의 보호범위를 기준으로 하여야 한다.

Claims (36)

  1. 표시 기판에 있어서,
    어레이로 배열된 복수개의 서브 픽셀을 구비하고 있으며, 또한 베이스 기판, 상기 베이스 기판 상에 설치된 구동 회로층, 상기 구동 회로층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 발광 소자층, 및 상기 발광 소자층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 블랙 매트릭스층을 포함하며,
    상기 복수개의 서브 픽셀의 각 서브 픽셀은 상기 구동 회로층에 설치된 픽셀 구동 회로 및 상기 발광 소자층에 설치된 발광 소자를 포함하며, 상기 픽셀 구동 회로는 상기 발광 소자를 구동하도록 구성되며,
    상기 블랙 매트릭스층은: 상기 베이스 기판의 판면에 수직되는 방향 상에서 상기 복수개의 서브 픽셀의 발광 소자를 각각 노출시키는 복수개의 제1 투광 개구, 및 상기 복수개의 투광 개구 사이에 위치하는 복수개의 제2 투광 개구를 구비하고 있으며;
    상기 구동 회로층은 복수개의 투광 부분을 포함하며, 상기 표시 기판의 판면과 소정 각도 범위를 이루는 빛을 투과시키기 위하여, 상기 복수개의 제2 투광 개구 중의 각 제2 투광 개구는 상기 복수개의 투광 부분 중의 적어도 하나에 대응하여 설치되는 표시 기판.
  2. 제1항에 있어서,
    상기 복수개의 서브 픽셀은 제1 서브 픽셀 및 제2 서브 픽셀을 포함하며, 상기 복수개의 투광 부분은 상기 제1 서브 픽셀의 픽셀 구동 회로가 구비하고 있는 제1 투광 부분 및 상기 제2 서브 픽셀의 픽셀 구동 회로가 구비하고 있는 제2 투광 부분을 포함하며,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구는 상기 제1 투광 부분과 적어도 부분이 중첩되는 제1 투광 서브 개구 및 상기 제2 투광 부분과 적어도 부분이 중첩되는 제2 투광 서브 개구를 포함하며,
    상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제1 투광 서브 개구의 평면 형태와 상기 제2 투광 서브 개구의 평면 형태는 상이한 표시 기판.
  3. 제2항에 있어서,
    상기 제1 투광 서브 개구의 면적과 상기 제2 투광 서브 개구의 면적의 비는 2보다 크거나 같은 표시 기판.
  4. 제3항에 있어서,
    상기 제1 투광 서브 개구의 면적과 상기 제2 투광 서브 개구의 면적의 비의 범위는 (3~4):1인 표시 기판.
  5. 제3항 또는 제4항에 있어서,
    상기 복수개의 서브 픽셀은 제3 서브 픽셀을 더 포함하며, 상기 제3 서브 픽셀의 픽셀 구동 회로는 제3 투광 부분을 구비하고 있으며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구는 상기 제3 투광 부분과 적어도 부분이 중첩되는 제3 투광 서브 개구를 더 포함하며,
    상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제3 투광 서브 개구의 평면 형태와 상기 제1 투광 서브 개구 및 상기 제2 투광 서브 개구의 평면 형태는 상이하며, 상기 제3 투광 서브 개구의 면적은 상기 제2 투광 서브 개구의 면적보다 크고, 또한 상기 제1 투광 서브 개구의 면적과 거의 동일한 표시 기판.
  6. 제5항에 있어서,
    상기 제1 투광 서브 개구의 면적, 상기 제2 투광 서브 개구의 면적과 상기 제3 투광 서브 개구의 면적의 비의 범위는 (3~4):1: (3~4)인 표시 기판.
  7. 제5항 또는 제6항에 있어서,
    상기 복수개의 서브 픽셀은 제4 서브 픽셀을 더 포함하며, 상기 제4 서브 픽셀의 픽셀 구동 회로는 제4 투광 부분을 구비하고 있으며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 제2 투광 개구는 상기 제4 투광 부분과 적어도 부분이 중첩되는 제4 투광 서브 개구를 더 포함하며,
    상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제4 투광 서브 개구의 평면 형태와 상기 제1 투광 서브 개구, 상기 제2 투광 서브 개구 및 상기 제3 투광 서브 개구의 평면 형태는 상이하며, 상기 제4 투광 서브 개구의 면적은 상기 제3 투광 서브 개구의 면적과 상기 제1 투광 서브 개구의 면적보다 작고, 또한 상기 제2 투광 서브 개구의 면적보다 큰 표시 기판.
  8. 제7항에 있어서,
    상기 제1 투광 서브 개구의 면적, 상기 제2 투광 서브 개구의 면적, 상기 제3 투광 서브 개구의 면적과 상기 제4 투광 서브 개구의 면적의 비의 범위는 (3~4):1:(3~4):( 2.5~3.5)인 표시 기판.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 복수개의 제2 투광 개구는 복수행 복수열의 어레이로 배열되는 표시 기판.
  10. 제7항 또는 제8항에 있어서,
    상기 제1 서브 픽셀은 적색 서브 픽셀이고, 상기 제2 서브 픽셀은 녹색 서브 픽셀이며, 상기 제3 서브 픽셀은 청색 서브 픽셀이며, 상기 제4 서브 픽셀은 녹색 서브 픽셀이며,
    하나의 제1 서브 픽셀, 하나의 제2 서브 픽셀, 하나의 제3 서브 픽셀과 하나의 제4 서브 픽셀을 하나의 반복 단위로 하며, 복수개의 반복 단위는 상기 베이스 기판 상에서 어레이로 배열되는 표시 기판.
  11. 제10항에 있어서,
    상기 표시 기판은 컬러 필름층을 더 포함하며, 상기 컬러 필름층은 상기 복수개의 제1 투광 개구를 각각 커버하는 복수개의 컬러 필름 패턴을 포함하며;
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 컬러 필름 패턴은 상기 제1 서브 픽셀의 발광 소자와 적어도 부분이 중첩되는 제1 컬러 필름 패턴 및 상기 제2 서브 픽셀의 발광 소자와 적어도 부분이 중첩되는 제2 컬러 필름 패턴을 포함하며,
    상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제1 컬러 필름 패턴의 평면 형태와 상기 제2 컬러 필름 패턴의 평면 형태는 상이하며, 또한 상기 제1 컬러 필름 패턴의 면적은 상기 제2 컬러 필름 패턴의 면적보다 큰 표시 기판.
  12. 제11항에 있어서,
    상기 제1 컬러 필름 패턴의 면적과 상기 제2 컬러 필름 패턴의 면적의 비의 범위는 (1~1.5):1인 표시 기판.
  13. 제11항 또는 제12항에 있어서,
    상기 제1 컬러 필름 패턴은 거의 직사각형이며, 상기 제2 컬러 필름 패턴은 거의 반타원형인 표시 기판.
  14. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 복수개의 컬러 필름 패턴은 상기 제3 서브 픽셀의 발광 소자와 적어도 부분이 중첩되는 제3 컬러 필름 패턴을 더 포함하며;
    상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제3 컬러 필름 패턴의 평면 형태와 상기 제1 컬러 필름 패턴 및 상기 제2 컬러 필름 패턴의 평면 형태는 상이하며, 상기 제3 컬러 필름 패턴의 면적은 상기 제1 컬러 필름 패턴 및 상기 제2 컬러 필름 패턴의 면적보다 큰 표시 기판.
  15. 제14항에 있어서,
    상기 제1 컬러 필름 패턴의 면적, 상기 제2 컬러 필름 패턴의 면적과 상기 제3 컬러 필름 패턴의 면적의 비의 범위는 (1~1.5):1: (1~1.6)인 표시 기판.
  16. 제14항 또는 제15항에 있어서,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 컬러 필름 패턴은 상기 제4 서브 픽셀의 발광 소자와 적어도 부분이 중첩되는 제4 컬러 필름 패턴을 더 포함하며,
    상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제4 컬러 필름 패턴의 평면 형태와 상기 제2 컬러 필름 패턴의 평면 형태는 거의 동일하며, 상기 제4 컬러 필름 패턴의 면적은 상기 제2 컬러 필름 패턴의 면적과 거의 동일한 표시 기판.
  17. 제16항에 있어서,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제4 컬러 필름 패턴은 상기 제4 투광 서브 개구와 부분 중첩되는 표시 기판.
  18. 제11항 내지 제17항 중 어느 한 항에 있어서,
    상기 복수개의 컬러 필름 패턴의 엣지와 상기 복수개의 제2 투광 개구의 엣지의 최소 거리는 1μm-5μm인 표시 기판.
  19. 제11항 내지 제18항 중 어느 한 항에 있어서,
    상기 표시 기판은:
    상기 구동 회로층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 평탄화층 및 상기 평탄화층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 픽셀 경계층을 더 포함하며, 상기 픽셀 경계층은 복수개의 서브 픽셀 개구를 포함하며,
    상기 발광 소자는 상기 베이스 기판으로부터 멀리 떨어진 방향 상에서 차례로 적층 설치된 제1 전극층, 발광 재료층 및 제2 전극층을 포함하며, 상기 제1 전극층은 상기 평탄화층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치되고, 상기 픽셀 경계층은 상기 제1 전극층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치되며, 또한 상기 복수개의 서브 픽셀 개구는 각각 상기 복수개의 서브 픽셀의 발광 소자의 제1 전극층을 노출시키며,
    동일한 서브 픽셀에 대응하는 하나의 제1 투광 개구와 하나의 서브 픽셀 개구에 있어서, 상기 제1 투광 개구의 평면 형태는 상기 서브 픽셀 개구의 평면 형태와 거의 동일한 표시 기판.
  20. 제19항에 있어서,
    상기 서브 픽셀 개구가 상기 베이스 기판 상에서의 정투영과 상기 제1 투광 개구가 상기 베이스 기판 상에서의 정투영은 완전히 중첩되며, 또는,
    상기 서브 픽셀 개구가 상기 베이스 기판 상에서의 정투영은 상기 제1 투광 개구가 상기 베이스 기판 상에서의 정투영 내부에 위치하는 표시 기판.
  21. 제19항 또는 제20항에 있어서,
    동일한 서브 픽셀에 대응하는 하나의 컬러 필름 패턴과 하나의 서브 픽셀 개구에 있어서, 상기 컬러 필름 패턴의 평면 형태와 상기 서브 픽셀 개구의 평면 형태는 상이한 표시 기판.
  22. 제21항에 있어서,
    상기 복수개의 제2 투광 개구의 적어도 부분 엣지는 인접한 컬러 필름 패턴의 엣지와 적어도 부분 평행되는 표시 기판.
  23. 제19항 내지 제22항 중 어느 한 항에 있어서,
    상기 제1 전극층은 본체부 및 연결부를 포함하며, 상기 연결부는 상기 픽셀 구동 회로와 전기적으로 연결되도록 구성되며, 상기 서브 픽셀 개구가 상기 베이스 기판 상에서의 정투영은 상기 본체부가 상기 베이스 기판 상에서의 정투영 내부에 위치하는 표시 기판.
  24. 제23항에 있어서,
    상기 표시 기판은:
    상기 평탄화층이 상기 베이스 기판에 근접한 일측에 설치된 복수개의 연결 전극을 더 포함하며, 상기 복수개의 서브 픽셀의 발광 소자의 제1 전극층은 각각 상기 평탄화층의 복수개의 비아를 통해 상기 복수개의 연결 전극에 전기적으로 연결되며, 상기 복수개의 연결 전극은 상기 복수개의 서브 픽셀의 픽셀 구동 회로에 전기적으로 연결되며,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 연결 전극은 상기 제1 전극층의 연결부와 적어도 부분이 중첩되는 표시 기판.
  25. 제24항에 있어서,
    상기 픽셀 구동 회로층은 전원 라인을 더 포함하며, 상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 전원 라인은 상기 제1 전극층의 본체부와 적어도 부분이 중첩되는 표시 기판.
  26. 제23항 내지 제25항 중 어느 한 항에 있어서,
    상기 표시 기판은:
    상기 발광 소자층과 상기 블랙 매트릭스층 사이에 설치된 터치 구조를 더 포함하며, 상기 터치 구조는 상기 복수개의 서브 픽셀 중의 적어도 부분의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩되는 표시 기판.
  27. 제26항에 있어서,
    상기 터치 구조는 제1 도전층을 포함하며, 상기 제1 도전층은 복수개의 제1 배선으로 형성된 제1 패턴을 포함하며;
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제1 패턴은 상기 복수개의 서브 픽셀 중의 적어도 부분의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩되는 표시 기판.
  28. 제27항에 있어서,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제1 패턴은 상기 제1 서브 픽셀 및 상기 제3 서브 픽셀의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩되는 표시 기판.
  29. 제27항 또는 제28항에 있어서,
    상기 터치 구조는 상기 제1 도전층의 상기 베이스 기판으로부터 멀리 떨어진 일측에 설치된 제2 도전층을 더 포함하며, 상기 제2 도전층은 복수개의 제2 배선으로 형성된 제2 패턴을 포함하며.
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제2 패턴은 상기 복수개의 서브 픽셀 중의 적어도 부분의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩되는 표시 기판.
  30. 제29항에 있어서,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제2 패턴은 상기 제1 서브 픽셀, 제2 서브 픽셀 및 상기 제3 서브 픽셀의 발광 소자의 제1 전극층의 연결부와 적어도 부분이 중첩되는 표시 기판.
  31. 제29항 또는 제30항에 있어서,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제1 패턴 및 상기 제2 패턴은 상기 복수개의 제2 투광 개구와 중첩되지 않는 표시 기판.
  32. 제29항 내지 제31항 중 어느 한 항에 있어서,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 복수개의 컬러 필름 패턴 중의 적어도 부분은 상기 제1 패턴 및 상기 제2 패턴과 부분적으로 중첩되는 표시 기판.
  33. 제29항 내지 제32항 중 어느 한 항에 있어서,
    상기 복수개의 컬러 필름 패턴 중의 적어도 부분의 엣지는 상기 복수개의 제1 배선 및 상기 복수개의 제2 배선 중의 부분 배선에 평행되는 표시 기판.
  34. 제29항 내지 제33항 중 어느 한 항에 있어서,
    상기 베이스 기판의 판면에 평행되는 방향 상에서, 상기 제1 서브 픽셀에 대응하는 서브 픽셀 개구의 면적은 상기 제2 서브 픽셀에 대응하는 서브 픽셀 개구의 면적보다 크며,
    상기 베이스 기판의 판면에 수직되는 방향 상에서, 상기 제1 서브 픽셀에 대응하는 제1 컬러 필름 패턴과 상기 제1 패턴 및 상기 제2 패턴의 중첩 면적은, 상기 제2 서브 픽셀에 대응하는 제2 컬러 필름 패턴과 상기 제1 패턴 및 상기 제2 패턴의 중첩 면적보다 큰 표시 기판.
  35. 표시 장치에 있어서,
    제1항 내지 제34항 중 어느 한 항에 따른 표시 기판을 포함하는 표시 장치.
  36. 제35항에 있어서,
    상기 표시 장치는:
    무늬 터치 표면 및 이미지 센서 어레이를 더 포함하며,
    상기 이미지 센서 어레이는 상기 구동 회로층의 상기 발광 소자층으로부터 멀리 떨어진 일측에 설치되며, 복수개의 이미지 센서를 포함하며, 상기 복수개의 이미지 센서는 상기 발광 소자층 중의 복수개의 발광 소자로부터 방출되고 또한 상기 무늬 터치 표면에서의 무늬 반사를 거치며, 또한 상기 복수개의 제2 투광 개구를 통해 상기 복수개의 이미지 센서에 도달하는 광을 수신하도록 구성되어, 무늬 수집에 사용되는 표시 장치.
KR1020237000767A 2021-01-26 2021-11-04 표시 기판 및 표시 장치 KR20230132432A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
PCT/CN2021/073725 WO2022160087A1 (zh) 2021-01-26 2021-01-26 显示面板和显示装置
CNPCT/CN2021/073725 2021-01-26
PCT/CN2021/094676 WO2022241679A1 (zh) 2021-05-19 2021-05-19 触控结构以及显示面板
CNPCT/CN2021/094676 2021-05-19
CN202110726490.3A CN114792707A (zh) 2021-01-26 2021-06-29 显示基板以及显示装置
CN202110726490.3 2021-06-29
PCT/CN2021/128699 WO2022160840A1 (zh) 2021-01-26 2021-11-04 显示基板以及显示装置

Publications (1)

Publication Number Publication Date
KR20230132432A true KR20230132432A (ko) 2023-09-15

Family

ID=79821964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237000767A KR20230132432A (ko) 2021-01-26 2021-11-04 표시 기판 및 표시 장치

Country Status (6)

Country Link
US (1) US20230354680A1 (ko)
EP (2) EP4095924B1 (ko)
JP (1) JP2024503953A (ko)
KR (1) KR20230132432A (ko)
CN (4) CN114792707A (ko)
WO (1) WO2022160840A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022160087A1 (zh) * 2021-01-26 2022-08-04 京东方科技集团股份有限公司 显示面板和显示装置
WO2023206212A1 (zh) * 2022-04-28 2023-11-02 京东方科技集团股份有限公司 显示面板和显示装置
CN114824142B (zh) 2022-05-23 2023-08-08 重庆惠科金渝光电科技有限公司 显示面板及显示装置
CN115020619B (zh) * 2022-07-08 2024-02-13 武汉华星光电半导体显示技术有限公司 显示面板及移动终端
KR20240015811A (ko) * 2022-07-27 2024-02-06 삼성디스플레이 주식회사 발광 표시 장치
WO2024020864A1 (zh) * 2022-07-27 2024-02-01 京东方科技集团股份有限公司 显示基板和显示装置
WO2024044971A1 (zh) * 2022-08-30 2024-03-07 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110181587A1 (en) * 2010-01-22 2011-07-28 Sony Corporation Image display device having imaging device
KR102534107B1 (ko) * 2016-03-24 2023-05-19 삼성디스플레이 주식회사 표시 장치
CN108288681B (zh) * 2018-01-11 2021-01-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN109144311B (zh) * 2018-07-26 2022-06-07 京东方科技集团股份有限公司 显示基板、指纹识别方法、触控显示装置
KR102651733B1 (ko) * 2018-12-20 2024-03-28 엘지디스플레이 주식회사 표시장치
CN110211975B (zh) * 2019-06-27 2022-02-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN110416272B (zh) * 2019-07-31 2021-11-02 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN111326560B (zh) * 2020-01-23 2023-08-22 京东方科技集团股份有限公司 显示基板和显示装置
CN111312792B (zh) * 2020-03-04 2022-11-25 上海天马微电子有限公司 显示面板和显示装置
CN111599846B (zh) * 2020-05-29 2023-02-07 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN112259584B (zh) * 2020-10-20 2024-04-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20230354680A1 (en) 2023-11-02
JP2024503953A (ja) 2024-01-30
CN215578574U (zh) 2022-01-18
CN116916707A (zh) 2023-10-20
EP4095924B1 (en) 2024-05-08
CN114792707A (zh) 2022-07-26
EP4095924A4 (en) 2023-09-06
EP4362633A2 (en) 2024-05-01
WO2022160840A1 (zh) 2022-08-04
CN115280511B (zh) 2023-06-30
CN115280511A (zh) 2022-11-01
EP4095924A1 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
KR20230132432A (ko) 표시 기판 및 표시 장치
US10580836B2 (en) OLED touch display panel with baffles on a TFT back plate, method for manufacturing the same and touch display device
CN111326560A (zh) 显示基板和显示装置
US20230371324A1 (en) Display panel and display device
CN111900267B (zh) 一种阵列基板及显示装置
CN215834552U (zh) 显示基板以及显示装置
CN112992981A (zh) 显示装置
CN113871420A (zh) 显示基板和显示装置
EP4123716A1 (en) Display substrate and display apparatus
KR20220008992A (ko) 표시장치
CN114497118A (zh) 显示基板及其制备方法、显示装置
WO2023010944A1 (zh) 显示面板及终端设备
CN113594204B (zh) 显示基板及其制备方法、显示装置
WO2022126314A9 (zh) 显示基板及其制造方法、显示装置
US12002817B2 (en) Display substrate, method for manufacturing same, and display device
WO2023150902A1 (zh) 显示面板及显示装置
CN116918490A (zh) 显示基板和显示装置
CN116794893A (zh) 显示基板及其制作方法、显示装置
KR20230020068A (ko) 표시 장치
CN117062473A (zh) 显示面板和包括该显示面板的显示设备
CN118056234A (zh) 阵列基板、显示面板及显示装置
CN114512514A (zh) 显示面板以及电子设备