JP2024503953A - 表示基板及び表示装置 - Google Patents

表示基板及び表示装置 Download PDF

Info

Publication number
JP2024503953A
JP2024503953A JP2022558522A JP2022558522A JP2024503953A JP 2024503953 A JP2024503953 A JP 2024503953A JP 2022558522 A JP2022558522 A JP 2022558522A JP 2022558522 A JP2022558522 A JP 2022558522A JP 2024503953 A JP2024503953 A JP 2024503953A
Authority
JP
Japan
Prior art keywords
sub
light
pixel
transmitting
aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022558522A
Other languages
English (en)
Inventor
▲碩▼ 李
丹 郭
耀 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2021/073725 external-priority patent/WO2022160087A1/zh
Priority claimed from PCT/CN2021/094676 external-priority patent/WO2022241679A1/zh
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2024503953A publication Critical patent/JP2024503953A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)

Abstract

表示基板及び表示装置であって、該表示基板はアレイ状に配列された複数のサブ画素を有し、且つベース基板（１０１）と、駆動回路層（１０２）と、発光デバイス層と、ブラックマトリックス層（１１３）とを含む。各サブ画素は駆動回路層（１０２）に設置される画素駆動回路、及び発光デバイス層に設置される発光デバイス（ＥＭ）を含み、ブラックマトリックス層（１１３）は、ベース基板（１０１）の板面に垂直な方向において複数のサブ画素の発光デバイス（ＥＭ）をそれぞれ露出させる複数の第１光透過開口部（１１３１）、及び複数の第１光透過開口部（１１３１）の間に位置する複数の第２光透過開口部（１１３２）を有し、複数のサブ画素は第１サブ画素（Ｐ１）及び第２サブ画素（Ｐ２）を含み、駆動回路層は複数の光透過部を含み、複数の第２光透過開口部（１１３２）のそれぞれは複数の光透過部の少なくとも１つと対応して設置されることで、表示基板の板面に対して所定の角度範囲での光を透過させることに用いられる。該表示基板はより良い表示効果を有し、指紋認識機能を実現することに用いることができる。

Description

本願は、２０２１年１月２６日に提出された国際出願第ＰＣＴ／ＣＮ２０２１／０７３７２５号の優先権、２０２１年５月１９日に提出された国際出願第ＰＣＴ／ＣＮ２０２１／０９４６７６号の優先権、及び２０２１年６月２９日に提出された中国特許出願第２０２１１０７２６４９０．３号の優先権を主張し、上記の中国特許出願で開示されている全内容は本願の一部として援用されている。
本開示の実施例は表示基板及び表示装置に関する。
ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）表示装置は、自発光、高コントラスト、高解像度、広視点、低消費電力、高応答速度、及び低製造コスト等の一連の利点を有し、新世代の表示装置の重要な発展方向の１つになっており、ますます多くの注目を集めている。
本開示の少なくとも一実施例は、アレイ状に配列された複数のサブ画素を有し、且つベース基板と、前記ベース基板上に設置される駆動回路層と、前記駆動回路層の前記ベース基板から離れる一方側に設置される発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる一方側に設置されるブラックマトリックス層とを含む表示基板を提供し、前記複数のサブ画素のそれぞれは、前記駆動回路層に設置される画素駆動回路、及び前記発光デバイス層に設置される発光デバイスを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、前記ブラックマトリックス層は、前記ベース基板の板面に垂直な方向において前記複数のサブ画素の発光デバイスをそれぞれ露出させる複数の第１光透過開口部、及び前記複数の第１光透過開口部の間に位置する複数の第２光透過開口部を有し、前記駆動回路層は複数の光透過部を含み、前記複数の第２光透過開口部のそれぞれは前記複数の光透過部の少なくとも１つと対応して設置されることで、前記表示基板の板面に対して所定の角度範囲での光を透過させることに用いられる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記複数のサブ画素は第１サブ画素及び第２サブ画素を含み、前記複数の光透過部は、前記第１サブ画素の画素駆動回路が有する第１光透過部、及び前記第２サブ画素の画素駆動回路が有する第２光透過部を含み、前記ベース基板の板面に垂直な方向において、前記複数の第２光透過開口部は、前記第１光透過部と少なくとも部分的に重なる第１光透過サブ開口部、及び前記第２光透過部と少なくとも部分的に重なる第２光透過サブ開口部を含み、前記ベース基板の板面に平行する方向において、前記第１光透過サブ開口部の平面形状は前記第２光透過サブ開口部の平面形状と異なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１光透過サブ開口部の面積と前記第２光透過サブ開口部の面積との比は２以上である。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１光透過サブ開口部の面積と前記第２光透過サブ開口部の面積との比の範囲は（３～４）：１である。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記複数のサブ画素は第３サブ画素をさらに含み、前記第３サブ画素の画素駆動回路は第３光透過部を有し、前記ベース基板の板面に垂直な方向において、前記複数の第２光透過開口部は前記第３光透過部と少なくとも部分的に重なる第３光透過サブ開口部をさらに含み、前記ベース基板の板面に平行する方向において、前記第３光透過サブ開口部の平面形状は前記第１光透過サブ開口部及び前記第２光透過サブ開口部の平面形状と異なり、前記第３光透過サブ開口部の面積は前記第２光透過サブ開口部の面積よりも大きく、且つ前記第１光透過サブ開口部の面積にほぼ等しい。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１光透過サブ開口部の面積と、前記第２光透過サブ開口部の面積と、前記第３光透過サブ開口部の面積との比の範囲は（３～４）：１：（３～４）である。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記複数のサブ画素は第４サブ画素をさらに含み、前記第４サブ画素の画素駆動回路は第４光透過部を有し、前記ベース基板の板面に垂直な方向において、前記複数の第２光透過開口部は前記第４光透過部と少なくとも部分的に重なる第４光透過サブ開口部をさらに含み、前記ベース基板の板面に平行する方向において、前記第４光透過サブ開口部の平面形状は前記第１光透過サブ開口部、前記第２光透過サブ開口部及び前記第３光透過サブ開口部の平面形状と異なり、前記第４光透過サブ開口部の面積は前記第３光透過サブ開口部の面積及び前記第１光透過サブ開口部の面積よりも小さく、且つ前記第２光透過サブ開口部の面積よりも大きい。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１光透過サブ開口部と、前記第２光透過サブ開口部と、前記第３光透過サブ開口部と、前記第４光透過サブ開口部との面積の比の範囲は（３～４）：１：（３～４）：（２．５～３．５）である。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記複数の第２光透過開口部は複数行複数列にアレイ状に配列される。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１サブ画素は赤サブ画素であり、前記第２サブ画素は緑サブ画素であり、前記第３サブ画素は青サブ画素であり、前記第４サブ画素は緑サブ画素であり、１つの第１サブ画素、１つの第２サブ画素、１つの第３サブ画素及び１つの第４サブ画素を１つの繰り返し単位とし、複数の繰り返し単位は前記ベース基板上にアレイ状に配列される。
例えば、本開示の少なくとも一実施例に係る表示基板はカラーフィルム層をさらに含み、前記カラーフィルム層は前記複数の第１光透過開口部をそれぞれ被覆する複数のカラーフィルムパターンを含み、前記ベース基板の板面に垂直な方向において、前記複数のカラーフィルムパターンは、前記第１サブ画素の発光デバイスと少なくとも部分的に重なる第１カラーフィルムパターン、及び前記第２サブ画素の発光デバイスと少なくとも部分的に重なる第２カラーフィルムパターンを含み、前記ベース基板の板面に平行する方向において、前記第１カラーフィルムパターンの平面形状は前記第２カラーフィルムパターンの平面形状と異なり、且つ前記第１カラーフィルムパターンの面積は前記第２カラーフィルムパターンの面積よりも大きい。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１カラーフィルムパターンの面積と前記第２カラーフィルムパターンの面積との比の範囲は（１～１．５）：１である。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１カラーフィルムパターンはほぼ矩形であり、前記第２カラーフィルムパターンはほぼ半楕円形である。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記複数のカラーフィルムパターンは前記第３サブ画素の発光デバイスと少なくとも部分的に重なる第３カラーフィルムパターンをさらに含み、前記ベース基板の板面に平行する方向において、前記第３カラーフィルムパターンの平面形状は前記第１カラーフィルムパターン及び前記第２カラーフィルムパターンの平面形状と異なり、前記第３カラーフィルムパターンの面積は前記第１カラーフィルムパターンの面積及び前記第２カラーフィルムパターンの面積よりも大きい。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１カラーフィルムパターンの面積と、前記第２カラーフィルムパターンの面積と、前記第３カラーフィルムパターンの面積との比の範囲は（１～１．５）：１：（１～１．６）である。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記ベース基板の板面に垂直な方向において、前記複数のカラーフィルムパターンは前記第４サブ画素の発光デバイスと少なくとも部分的に重なる第４カラーフィルムパターンをさらに含み、前記ベース基板の板面に平行する方向において、前記第４カラーフィルムパターンの平面形状は前記第２カラーフィルムパターンの平面形状とほぼ同じであり、前記第４カラーフィルムパターンの面積は前記第２カラーフィルムパターンの面積にほぼ等しい。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記ベース基板の板面に垂直な方向において、前記第４カラーフィルムパターンは前記第４光透過サブ開口部と部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記複数のカラーフィルムパターンのエッジと前記複数の第２光透過開口部のエッジとの最小距離は１μｍ～５μｍである。
例えば、本開示の少なくとも一実施例に係る表示基板は、前記駆動回路層の前記ベース基板から離れる一方側に設置される平坦化層と、前記平坦化層の前記ベース基板から離れる一方側に位置する画素定義層とをさらに含み、前記画素定義層は複数のサブ画素開口部を含み、前記発光デバイスは、前記ベース基板から離れる方向において順に積層して設置される第１電極層、発光材料層、及び第２電極層を含み、前記第１電極層は前記平坦化層の前記ベース基板から離れる一方側に設置され、前記画素定義層は前記第１電極層の前記ベース基板から離れる一方側に設置され、且つ前記複数のサブ画素開口部は前記複数のサブ画素の発光デバイスの第１電極層をそれぞれ露出させ、同一のサブ画素に対応する１つの第１光透過開口部及び１つのサブ画素開口部については、前記第１光透過開口部の平面形状は前記サブ画素開口部の平面形状とほぼ同じである。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記サブ画素開口部の前記ベース基板での正投影は前記第１光透過開口部の前記ベース基板での正投影と完全に重なり、また、前記サブ画素開口部の前記ベース基板での正投影は前記第１光透過開口部の前記ベース基板での正投影内部に位置する。
例えば、本開示の少なくとも一実施例に係る表示基板において、同一のサブ画素に対応する１つのカラーフィルムパターン及び１つのサブ画素開口部については、前記カラーフィルムパターンの平面形状は前記サブ画素開口部の平面形状と異なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記複数の第２光透過開口部の少なくとも一部のエッジはそれに隣接するカラーフィルムパターンのエッジの少なくとも一部に平行する。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記第１電極層は本体部及び接続部を含み、前記接続部は前記画素駆動回路に電気的に接続されるように構成され、前記サブ画素開口部の前記ベース基板での正投影は前記本体部の前記ベース基板での正投影内部に位置する。
例えば、本開示の少なくとも一実施例に係る表示基板は前記平坦化層の前記ベース基板に近い一方側に設置される複数の接続電極をさらに含み、前記複数のサブ画素の発光デバイスの第１電極層はそれぞれ前記平坦化層における複数のビアホールを介して前記複数の接続電極に電気的に接続され、前記複数の接続電極は前記複数のサブ画素の画素駆動回路に電気的に接続され、前記ベース基板の板面に垂直な方向において、前記接続電極は前記第１電極層の接続部と少なくとも部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記画素駆動回路層は電源線をさらに含み、前記ベース基板の板面に垂直な方向において、前記電源線は前記第１電極層の本体部と少なくとも部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板は前記発光デバイス層と前記ブラックマトリックス層との間に設置されるタッチ構造をさらに含み、前記タッチ構造は、前記複数のサブ画素の少なくとも一部の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記タッチ構造は複数本の第１配線により形成される第１パターンを含む第１導電層を含み、前記ベース基板の板面に垂直な方向において、前記第１パターンは、前記複数のサブ画素の少なくとも一部の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記ベース基板の板面に垂直な方向において、前記第１パターンは、前記第１サブ画素及び前記第３サブ画素の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記タッチ構造は前記第１導電層の前記ベース基板から離れる一方側に設置される第２導電層をさらに含み、前記第２導電層は複数本の第２配線により形成される第２パターンを含み、前記ベース基板の板面に垂直な方向において、前記第２パターンは、前記複数のサブ画素の少なくとも一部の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記ベース基板の板面に垂直な方向において、前記第２パターンは、前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記ベース基板の板面に垂直な方向において、前記第１パターン及び前記第２パターンは前記複数の第２光透過開口部と重ならない。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記ベース基板の板面に垂直な方向において、前記複数のカラーフィルムパターンの少なくとも一部は前記第１パターン及び前記第２パターンと部分的に重なる。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記複数のカラーフィルムパターンの少なくとも一部のエッジは前記複数本の第１配線及び前記複数本の第２配線の一部の配線に平行する。
例えば、本開示の少なくとも一実施例に係る表示基板において、前記ベース基板の板面に平行する方向において、前記第１サブ画素に対応するサブ画素開口部の面積は前記第２サブ画素に対応するサブ画素開口部の面積より大きく、前記ベース基板の板面に垂直な方向において、前記第１サブ画素に対応する第１カラーフィルムパターンと前記第１パターン及び前記第２パターンとの重なり面積は、前記第２サブ画素に対応する第２カラーフィルムパターンと前記第１パターン及び前記第２パターンとの重なり面積より大きい。
本開示の少なくとも一実施例は本開示の実施例に係る表示基板を含む表示装置を提供する。
例えば、本開示の少なくとも一実施例に係る表示装置はテクスチャータッチ面及び画像センサアレイをさらに含み、前記画像センサアレイは、前記駆動回路層の前記発光デバイス層から離れる一方側に設置され、複数の画像センサを含み、前記複数の画像センサは、前記発光デバイス層の複数の発光デバイスから発光され且つ前記テクスチャータッチ面のテクスチャーにより反射され、前記複数の第２光透過開口部を通過し、前記複数の画像センサに達する光を受けることで、テクスチャーを収集することに用いられるように構成される。
本開示の実施例の技術的解決手段をより明確に説明するために、以下、実施例の図面を簡単に紹介し、明らかなように、以下の説明における図面は単に本開示のいくつかの実施例に関し、本開示を制限しない。
図１は本開示の少なくとも一実施例に係る表示基板の平面模式図である。 図２Ａは本開示の少なくとも一実施例に係る表示基板の断面模式図である。 図２Ｂは本開示の少なくとも一実施例に係る表示基板の別の断面模式図である。 図３は本開示の少なくとも一実施例に係る表示基板におけるブラックマトリックス層及びカラーフィルム層の平面模式図である。 図４は本開示の少なくとも一実施例に係る表示基板におけるブラックマトリックス層の平面模式図である。 図５は本開示の少なくとも一実施例に係る表示基板における１つのサブ画素に対応する第１光透過開口部及び第１電極層の平面模式図である。 図６は本開示の少なくとも一実施例に係る表示基板のさらなる断面模式図である。 図７Ａは本開示の少なくとも一実施例に係る表示基板におけるタッチ構造の第１導電層の平面模式図である。 図７Ｂは本開示の少なくとも一実施例に係る表示基板におけるタッチ構造の第２導電層の平面模式図である。 図８は本開示の少なくとも一実施例に係る表示基板におけるタッチ構造の第１導電層と第２導電層との積層の平面模式図である。 図９Ａは本開示の少なくとも一実施例に係る表示基板におけるタッチ構造とブラックマトリックス層との積層の平面模式図である。 図９Ｂは本開示の少なくとも一実施例に係る表示基板における複数のカラーフィルムパターンと第１パターン及び第２パターンとの積層の平面模式図である。 図１０Ａは本開示の少なくとも一実施例に係る表示基板の第１サブ画素の平面模式図である。 図１０Ｂは本開示の少なくとも一実施例に係る表示基板の第２サブ画素及び第４サブ画素の平面模式図である。 図１０Ｃは本開示の少なくとも一実施例に係る表示基板の第３サブ画素の平面模式図である。 図１１Ａは本開示の少なくとも一実施例に係る表示基板の画素駆動回路の模式図である。 図１１Ｂは本開示の少なくとも一実施例に係る表示基板の別の画素駆動回路の模式図である。 図１２は本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１３Ａは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１３Ｂは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１４Ａは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１４Ｂは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１５Ａは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１５Ｂは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１６Ａは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１６Ｂは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１７は本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１８Ａは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１８Ｂは本開示の少なくとも一実施例に係る表示基板の各機能層の一部の平面模式図及び各機能層を順に積層した後の一部の平面模式図である。 図１９は本開示の少なくとも一実施例に係る表示装置の断面模式図である。
本開示の実施例の目的、技術的解決手段及び利点をより明確にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術的解決手段を明確で、完全に説明する。明らかなように、説明される実施例は本開示の一部の実施例であり、全部の実施例ではない。説明される本開示の実施例に基づき、当業者が創造的な労働を必要とせずに取得するすべての他の実施例は、いずれも本開示の保護範囲に属する。
特に定義しない限り、本開示で使用される技術用語又は科学用語は当業者が理解する通常の意味である。本開示で使用される「第１」、「第２」及び類似する用語は何らの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものに過ぎない。「含む」又は「備える」等の類似する用語は該用語の後に記載された素子又は部材が該用語の前に挙げられる素子又は部材及びその同等物を含むが、他の素子又は部材を排除しない。「接続」又は「連結」等の類似する用語は物理的又は機械的接続に限定されず、直接接続されるか間接的に接続されるかに関わらず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」等は相対位置関係を示すためのものに過ぎず、説明される対象の絶対位置が変わると、該相対位置関係も対応して変わる可能性がある。
スクリーンの光反射を防止するために、従来のＯＬＥＤ表示基板は、通常、表示基板に一層の偏光板を貼ることにより、表示基板の環境光での使用快適性を向上させる。しかし、本開示の発明者は、偏光板の透過率が通常４０％程度であるため、表示基板の光取り出し率が低く、更に表示基板の消費電力が高くなることを見出した。
いくつかの実施例において、ＣＯＥ（Ｃｏｖｅｒ ｆｉｌｍ Ｏｎ Ｅｎｃａｐｓｕｌａｔｉｏｎ）技術、即ち、カラーフィルム（ｃｏｌｏｒ ｆｉｌｍ、ＣＦ）を利用して偏光板を置き換えることを採用し、表示基板の光取り出し率を向上させ、且つ該技術は表示基板の高集積度、軽量、及び薄型の方向への発展に寄与する。ＣＯＥ技術では、表示基板にブラックマトリックス層が形成され、ブラックマトリックス層におけるサブ画素の発光デバイスに対応する位置に光透過開口部があり、それによってサブ画素の発光デバイスから発される光を透過し、該光透過開口部に上記カラーフィルムが設置され、このとき、ブラックマトリックス層は吸光可能であり、更に表示基板の一部の金属を遮って、表示基板の光反射率を低減させることができ、しかし、同時に、表示基板の非表示側に通常、感光素子、例えば画像センサ等が設置され、指紋認識等の機能を実現することに用いられ、このとき、表示基板は一定の光透過率を持つ必要もあり、それによって表示基板の表示側から入射した信号光は表示基板を透過して表示基板の非表示側に達することができる。
例えば、ブラックマトリックス層には指紋認識等の信号光を通過させるための複数の小さな穴がさらに形成され、これらの小さな穴は、通常、形状が規則であり、大きさがほぼ同じである形状であり、例えば矩形又は円形であり、それによって信号光を通過させる。しかし、本開示の発明者は、これら矩形又は円形の小さな穴が製造過程で実現されにくく、例えば、プロセス精度の制御が難しいであるため、これらの小さな穴がサブ画素の発光デバイスから発される光を透過させるための光透過開口部に近すぎ、又は光透過開口部と連通し、それによって表示基板の表示効果に影響を与えることを見出した。
本開示の少なくとも一実施例は表示基板及び表示装置を提供し、該表示基板はアレイ状に配列された複数のサブ画素を有し、且つベース基板と、ベース基板上に設置される駆動回路層と、駆動回路層のベース基板から離れる一方側に設置される発光デバイス層と、発光デバイス層のベース基板から離れる一方側に設置されるブラックマトリックス層とを含む。複数のサブ画素のそれぞれは駆動回路層に設置される画素駆動回路、及び発光デバイス層に設置される発光デバイスを含み、画素駆動回路は発光デバイスを駆動するように構成され、ブラックマトリックス層は、ベース基板の板面に垂直な方向において複数のサブ画素の発光デバイスをそれぞれ露出させる複数の第１光透過開口部、及び複数の第１光透過開口部の間に位置する複数の第２光透過開口部を有し、駆動回路層は複数の光透過部を含み、複数の第２光透過開口部のそれぞれは複数の光透過部の少なくとも１つと対応して設置されることで、表示基板の板面に対して所定の角度範囲での光を透過することに用いられる。
本開示の実施例に係る上記表示基板において、テクスチャー認識等の機能に用いられる信号光は複数の第２光透過開口部及び複数の光透過部を順に通過し、表示基板の裏面側に設置される、例えば画像センサ等の感光素子に達することができ、それによって感光素子は作動し、例えばテクスチャー認識等を行う。
例えば、複数のサブ画素は、第１サブ画素及び第２サブ画素を含み、第１サブ画素の画素駆動回路は第１光透過部を有し、第２サブ画素の画素駆動回路は第２光透過部を有し、ベース基板の板面に垂直な方向において、複数の第２光透過開口部は、第１光透過部と少なくとも部分的に重なる第１光透過サブ開口部、及び第２光透過部と少なくとも部分的に重なる第２光透過サブ開口部を含み、ベース基板の板面に平行する方向において、第１光透過サブ開口部の平面形状は第２光透過サブ開口部の平面形状と異なり、例えば、第１光透過サブ開口部の面積と第２光透過サブ開口部の面積との比は２以上である。
本開示の実施例に係る上記表示基板において、異なるサブ画素の発光デバイスの大きさ、サイズ及び設置位置が異なるため、異なるサブ画素に対応して異なる形状、サイズの第２光透過開口部を設置することにより、異なるサブ画素の差異に十分に対応し、異なる第２光透過開口部を設計することができ、それによって第２光透過開口部に光透過を十分に実現させるとともに、既存のサブ画素の設置形態を維持することができ、製造過程に寄与し、プロセス精度を向上させ、更に表示基板の製造収率を向上させ、表示基板の表示効果を向上させる。
以下、いくつかの具体的な例によって本開示の実施例に係る表示基板及び表示装置を説明する。
本開示の少なくとも一実施例は表示基板を提供し、図１は該表示基板の平面模式図を示し、図２Ａは該表示基板の一部の断面模式図を示す。
図１及び図２Ａに示すように、該表示基板はアレイ状に配列された複数のサブ画素を有し、且つベース基板１０１と、ベース基板１０１上に設置される駆動回路層１０２と、駆動回路層１０２のベース基板１０１から離れる一方側に設置される発光デバイス層と、発光デバイス層のベース基板１０１から離れる一方側に設置されるブラックマトリックス層１１３とを含む。各サブ画素は、駆動回路層１０２に設置される画素駆動回路、及び発光デバイス層に設置される発光デバイスＥＭを含み、画素駆動回路は発光デバイスＥＭを駆動するように構成される。
例えば、図２Ａに示すように、画素駆動回路は少なくとも１つの薄膜トランジスタＴＦＴ及び蓄積コンデンサＣｓｔを含み、薄膜トランジスタＴＦＴはベース基板１０１上に設置される活性層１０２１、ゲート１０２２、ソース１０２３及びドレイン１０２４等を含む。薄膜トランジスタＴＦＴのソース１０２３は発光デバイスＥＭの第１電極層１０４に電気的に接続される。蓄積コンデンサＣｓｔはベース基板１０１上に設置される第１コンデンサ電極Ｃ１及び第２コンデンサ電極Ｃ２を含み、第１コンデンサ電極Ｃ１はゲート１０２２と同じ層に設置され、第２コンデンサ電極Ｃ２は第１コンデンサ電極Ｃ１のベース基板１０１から離れる一方側に設置される。
例えば、図２Ａに示すように、表示パネルは、ベース基板１０１上に設置されるバッファ層１０３、活性層１０２１上に設置される第１ゲート絶縁層１０２４、ゲート１０２２及び第１コンデンサ電極Ｃ１上に設置される第２ゲート絶縁層１０２５、第２コンデンサ電極ＣＥ２上に設置される層間絶縁層１０２６、及びソース１０２３及びドレイン１０２４上に設置されるパッシベーション層１０２７等の構造をさらに含んでもよい。
例えば、画素駆動回路は２Ｔ１Ｃ（２つの薄膜トランジスタ、１つの蓄積コンデンサ）、６Ｔ１Ｃ（６つの薄膜トランジスタ、１つの蓄積コンデンサ）等の構成として形成されてもよく、それにより複数の薄膜トランジスタを含み、該複数の薄膜トランジスタは図２Ａに示される薄膜トランジスタと類似する又は同じである積層構造を有し、図２Ａでは発光デバイスに直接接続される薄膜トランジスタのみが示され、該薄膜トランジスタは駆動薄膜トランジスタであってもよく、発光制御薄膜トランジスタ等であってもよい。
例えば、図２Ｂは本開示の少なくとも一実施例に係る表示基板の別の一部の断面模式図を示す。該実施例において、図２Ｂに示すように、表示基板は接続電極１０４３をさらに含み、発光デバイスＥＭの第１電極層１０４は接続電極１０４３を介して画素駆動回路に電気的に接続される。このとき、第１電極層１０４は平坦化層１０９（後で詳細に紹介する）のビアホールＶＡを介して接続電極１０４３に接続され、接続電極１０４３は別の平坦化層１０９１（後で詳細に紹介する）のビアホールを介して薄膜トランジスタＴＦＴのソース１０２３に接続される。例えば、ベース基板の板面に垂直な方向において、接続電極１０４３は第１電極層１０４の接続部１０４２（後で紹介する）と少なくとも部分的に重なる。図２Ｂに示される表示基板の他の構造については、図２Ａに示される表示基板を参照できるため、ここで繰り返して説明しない。
なお、本開示の実施例において、「同じ層に設置される」とは、２つ又は複数の機能層（又は構造層）が表示基板の階層構造において同じ層且つ同じ材料で形成されることを意味し、即ち、製造プロセスでは、該２つ又は複数の機能層（又は構造層）は同一の材料層により形成することができ、且つ同一のパターニングプロセスによって必要なパターン及び構造を形成することができる。
例えば、ブラックマトリックス層１１３は、ベース基板１０１の板面に垂直な方向において複数のサブ画素の発光デバイスＥＭをそれぞれ露出させる複数の第１光透過開口部１１３１、及び複数の第１光透過開口部１１３１の間に位置する複数の第２光透過開口部１１３２を有する。複数の第１光透過開口部１１３１はそれぞれ複数のサブ画素の発光デバイスＥＭから発される光を透過することに用いられ、複数の第２光透過開口部１１３２は、例えば、表示基板の非表示側に設置された感光デバイス、例えば画像センサに必要な信号光を透過することに用いられる。
例えば、駆動回路層は複数の光透過部を含み、複数の第２光透過開口部１１３２のそれぞれは複数の光透過部の少なくとも１つと対応して設置されることで、表示基板の板面に対して所定の角度範囲での光を透過することに用いられる。例えば、複数の第２光透過開口部１１３２は複数行複数列にアレイ状に配列され、それに応じ、複数の光透過部も複数行複数列にアレイ状に配列される。
例えば、図１に示すように、複数のサブ画素は第１サブ画素Ｐ１及び第２サブ画素Ｐ２を含み、複数の光透過部は、第１サブ画素Ｐ１の画素駆動回路が有する第１光透過部１０２Ａ、及び第２サブ画素Ｐ２の画素駆動回路が有する第２光透過部１０２Ｂを含み、ベース基板１０１の板面に垂直な方向において、複数の第２光透過開口部１１３２は、第１光透過部１０２Ａと少なくとも部分的に重なる第１光透過サブ開口部１１３２Ａ、及び第２光透過部１０２Ｂと少なくとも部分的に重なる第２光透過サブ開口部１１３２Ｂを含む。ベース基板１０１の板面に平行する方向において、第１光透過サブ開口部１１３２Ａの平面形状は第２光透過サブ開口部１１３２Ｂの平面形状と異なる。例えば、いくつかの実施例において、第１光透過サブ開口部１１３２Ａの面積と第２光透過サブ開口部１１３２Ｂの面積との比は２以上である。
例えば、画素駆動回路の光透過部１０２Ａ及び１０２Ｂ等は光透過絶縁材を含み、該光透過絶縁材は、上記の第１ゲート絶縁層１０２４、第２ゲート絶縁層１０２５、層間絶縁層１０２６、パッシベーション層１０２７等の絶縁層の光透過絶縁材を含む。
例えば、図１に示すように、いくつかの例では、第１光透過サブ開口部１１３２Ａの平面形状は異形であり、且つ第１光透過部１０２Ａと少なくとも部分的に類似する輪郭を有し、第１光透過サブ開口部１１３２Ａのベース基板１０１での正投影は第１光透過部１０２Ａのベース基板１０１での正投影内部に位置する。例えば、第２光透過サブ開口部１１３２Ｂの平面形状はほぼ矩形であり、且つ第２光透過サブ開口部１１３２Ｂのベース基板１０１での正投影は第２光透過部１０２Ｂのベース基板１０１での正投影内部に位置する。これにより、第１光透過部１０２Ａ及び第１光透過サブ開口部１１３２Ａはともに、ベース基板１０１の板面と一定の角度をなす光を透過させることができ、第２光透過部１０２Ｂ及び第２光透過サブ開口部１１３２Ｂはともに、ベース基板１０１の板面と一定の角度をなす光を透過させることができ、これらの光は表示パネルの非表示側に透過することができ、それによって表示パネルの非表示側に設置された感光デバイス、例えば画像センサは作動する。
例えば、いくつかの実施例において、第１光透過サブ開口部１１３２Ａの面積と第２光透過サブ開口部１１３２Ｂの面積との比の範囲は（３～４）：１であり、例えば３：１、３．５：１又は３．８：１等である。第２光透過サブ開口部１１３２Ｂは比較的小さい面積を有し、第２サブ画素の画素駆動回路及びその接続回路を回避することができ、信号光がこれらの回路に照射して反射されること、及びこれらの回路に悪影響を及ぼすことを避ける。
例えば、いくつかの実施例において、図１に示すように、複数のサブ画素は第３サブ画素Ｐ３をさらに含み、第３サブ画素Ｐ３の画素駆動回路は第３光透過部１１３２Ｃを有し、ベース基板１０１の板面に垂直な方向において、複数の第２光透過開口部１１３２は第３光透過部１１３２Ｃと少なくとも部分的に重なる第３光透過サブ開口部１０２Ｃをさらに含み、ベース基板１０１の板面に平行する方向において、第３光透過サブ開口部１０２Ｃの平面形状は第１光透過サブ開口部１０２Ａ及び第２光透過サブ開口部１０２Ｂの平面形状と異なり、第３光透過サブ開口部１０２Ｃの面積は第２光透過サブ開口部１０２Ｂの面積よりも大きく、且つ第１光透過サブ開口部１０２Ａの面積にほぼ等しい。例えば、第３光透過サブ開口部１０２Ｃの面積と第１光透過サブ開口部１０２Ａの面積との差は、第３光透過サブ開口部１０２Ｃの面積の１０％以下であり、例えば、第３光透過サブ開口部１０２Ｃの面積は第１光透過サブ開口部１０２Ａの面積よりもやや大きくてもよく、やや小さくてもよい。
例えば、第３光透過サブ開口部１１３２Ｃの平面形状は異形であり、即ち、矩形、円形等の基本的な図形ではなく、且つ第３光透過部１０２Ｃと少なくとも部分的に類似する輪郭を有し、第３光透過サブ開口部１１３２Ｃのベース基板１０１での正投影は第３光透過部１０２Ｃのベース基板１０１での正投影内部に位置する。これにより、第３光透過部１０２Ｃ及び第３光透過サブ開口部１１３２Ｃはともに、ベース基板１０１の板面と一定の角度をなす光を透過させることができ、該光は表示パネルの非表示側に透過することができ、それによって表示パネルの非表示側に設置された感光デバイス、例えば画像センサは作動する。
例えば、いくつかの実施例において、第１光透過サブ開口部１１３２Ａの面積と、第２光透過サブ開口部１１３２Ｂの面積と、第３光透過サブ開口部１１３２Ｃの面積との比の範囲は（３～４）：１：（３～４）であり、例えば３：１：３、３．５：１：３．５又は３．８：１：３．９等である。
例えば、いくつかの実施例において、図１に示すように、複数のサブ画素は第４サブ画素Ｐ４をさらに含み、第４サブ画素Ｐ４の画素駆動回路は第４光透過部１０２Ｄを有し、ベース基板１０１の板面に垂直な方向において、複数の第２光透過開口部１１３２は第４光透過部１０２Ｄと少なくとも部分的に重なる第４光透過サブ開口部１１３２Ｄをさらに含み、ベース基板１０１の板面に平行する方向において、第４光透過サブ開口部１１３２Ｄの平面形状は第１光透過サブ開口部１１３２Ａ、第２光透過サブ開口部１１３２Ｂ及び第３光透過サブ開口部１１３２Ｃの平面形状と異なり、第４光透過サブ開口部１１３２Ｄの面積は第３光透過サブ開口部１１３２Ｃの面積及び第１光透過サブ開口部１１３２Ａの面積よりも小さく、且つ第２光透過サブ開口部１１３２Ｃの面積よりも大きい。
例えば、第４光透過サブ開口部１１３２Ｄの平面形状は異形であり、且つ第４光透過部１０２Ｄと少なくとも部分的に類似する輪郭を有し、第４光透過サブ開口部１１３２Ｄのベース基板１０１での正投影は第４光透過部１０２Ｄのベース基板１０１での正投影内部に位置する。これにより、第４光透過部１０２Ｄ及び第４光透過サブ開口部１１３２Ｄはともに、ベース基板１０１の板面と一定の角度をなす光を透過させることができ、該光は表示パネルの非表示側に透過することができ、それによって表示パネルの非表示側に設置された感光デバイス、例えば画像センサは作動する。
例えば、いくつかの実施例において、第１光透過サブ開口部１１３２Ａと、第２光透過サブ開口部１１３２Ｂと、第３光透過サブ開口部１１３２Ｃと、第４光透過サブ開口部１１３２Ｄとの面積の比の範囲は（３～４）：１：（３～４）：（２．５～３．５）であり、例えば３：１：３：２．５、３．５：１：３．５：３又は３．８：１：３．９：３．１等である。
例えば、いくつかの実施例において、上記第１サブ画素Ｐ１は赤サブ画素であり、第２サブ画素Ｐ２は緑サブ画素であり、第３サブ画素Ｐ３は青サブ画素であり、第４サブ画素Ｐ４は緑サブ画素であり、１つの第１サブ画素Ｐ１、１つの第２サブ画素Ｐ２、１つの第３サブ画素Ｐ３及び１つの第４サブ画素Ｐ４を１つの繰り返し単位とし、複数の繰り返し単位はベース基板１０１上にアレイ状に配列される。
これにより、各繰り返し単位の複数のサブ画素に対応する第１光透過サブ開口部１１３２Ａ、第２光透過サブ開口部１１３２Ｂ、第３光透過サブ開口部１１３２Ｃ及び第４光透過サブ開口部１１３２Ｄは各自のサブ画素の構造に対して十分に配列することができ、信号光に対する透過率を向上させるとともに、表示基板の表示効果に影響を与えない。
例えば、いくつかの実施例において、図１に示すように、駆動回路層１０２は互いに平行に設置され且つ周期的に配列される第１信号線Ｓ１と第２信号線Ｓ２をさらに含んでもよく、第１信号線Ｓ１及び第２信号線Ｓ２は複数のサブ画素ＳＰに異なる電気信号を提供するように構成される。
なお、実際の生産に存在しているプロセス誤差及び構造誤差等を考慮すると、形成される信号線は直線ではない可能性があり、例えば、凹凸の部分などを有し、本開示の実施例において、第１信号線Ｓ１と第２信号線Ｓ２が「互いに平行する」とは、第１信号線Ｓ１と第２信号線Ｓ２との延伸方向により形成される角度が１５度の範囲内にあることを意味してもよく、必ずしも厳密な意味での平行ではない。
例えば、図１に示すように、複数の第２光透過開口部１１３２のベース基板１０１での正投影はそれぞれ、１本の第１信号線Ｓ１のベース基板１０１での正投影と、該１本の第１信号線Ｓ１に最も近い１本の第２信号線Ｓ２のベース基板１０１での正投影との間に位置する。
例えば、いくつかの実施例において、第１信号線Ｓ１は発光制御信号線ＥＭＴであり、第２信号線はリセット電圧線ＶＮＴであり、後で詳細に説明する。
例えば、いくつかの実施例において、複数行複数列の複数のサブ画素は、第１サブ画素行ＳＰ１（図示において第１サブ画素行ＳＰ１が１行のサブ画素を含むことを例示し、他の実施例において、第１サブ画素行ＳＰ１は複数行のサブ画素を含んでもよい）、及び該第１サブ画素行ＳＰ１に隣接し且つ該第１サブ画素行ＳＰ１の下位に位置する（即ち、第１サブ画素行ＳＰ１の次の行に位置し又は回路走査時に第１サブ画素行ＳＰ１の後に走査される）第２サブ画素行ＳＰ２（図示において第２サブ画素行ＳＰ２が１行のサブ画素を含むことを例示し、他の実施例において、第２サブ画素行ＳＰ２は複数行のサブ画素を含んでもよい）を含み、該第１サブ画素行ＳＰ１の画素駆動回路は１本の発光制御信号線ＥＭＴ１及び１本のリセット電圧線ＶＮＴ１を共有し、該第２サブ画素行ＳＰ２の画素駆動回路は１本の発光制御信号線ＥＭＴ２及び１本のリセット電圧線ＶＮＴ２を共有し、このとき、第１サブ画素行ＳＰ１の画素駆動回路が共有する発光制御信号線ＥＭ１のベース基板１０１での正投影と、第２サブ画素行ＳＰ２の画素駆動回路が共有するリセット電圧のＶＮＴ２のベース基板１０１での正投影との間には、１行の第２光透過開口部１１３２のベース基板１０１での正投影が含まれる。
例えば、図１に示すように、複数行複数列の複数のサブ画素は第２サブ画素行ＳＰ２に隣接し且つ第２サブ画素行ＳＰ２の下位に位置する第３サブ画素行ＳＰ３（図示において第３サブ画素行ＳＰ３が１行のサブ画素を含むことを例示し、他の実施例において、第３サブ画素行ＳＰ３は複数行のサブ画素を含んでもよい）をさらに含み、該第３サブ画素行ＳＰ３の画素駆動回路は１本の発光制御信号線（図示せず）及び１本のリセット電圧線ＶＮＴ３を共有し、このとき、第２サブ画素行ＳＰ２の画素駆動回路が共有する発光制御信号線ＥＭＴ２のベース基板１０１での正投影と、第３サブ画素行ＳＰ３の画素駆動回路が共有するリセット電圧ＶＮＴ３のベース基板１０１での正投影との間には、１行の第２光透過開口部１１３２のベース基板１０１での正投影が含まれる。
例えば、図１に示すように、駆動回路層は互いに平行に設置され且つ周期的に配列される第３信号線Ｓ３と第４信号線Ｓ４をさらに含んでもよく、第３信号線Ｓ３及び第４信号線Ｓ４はそれぞれ、第１信号線Ｓ１及び第２信号線Ｓ２と交差し、例えば垂直であり、第３信号線Ｓ３及び第４信号線Ｓ４は複数のサブ画素に異なる電気信号を提供するように構成され、複数の第２光透過開口部１０３２のベース基板１０１での正投影はそれぞれ、１本の第３信号線Ｓ３のベース基板１０１での正投影と、該第３信号線に隣接する１本の第４信号線Ｓ４のベース基板１０１での正投影との間に位置する。
例えば、いくつかの実施例において、第３信号線Ｓ３は第１電源線ＶＤＤ１であり、第４信号線Ｓ４はデータ線ＤＴであり、後で詳細に紹介する。
例えば、図１に示すように、第１信号線Ｓ１、第２信号線Ｓ２、第３信号線Ｓ３及び第４信号線Ｓ４は複数の第１領域ＲＧを限定し、即ち図面において破線フレームで囲まれた領域であり、複数の第２光透過開口部１０３２のベース基板１０１での正投影はそれぞれ複数の第１領域ＲＧのベース基板１０１での正投影内に位置する。
例えば、図１に示すように、複数の接続電極１０４３の少なくとも一部のベース基板１０での正投影は複数の第１領域ＲＧのベース基板１０での正投影内に位置し、即ち、複数の接続電極１０４３のベース基板１０での正投影は複数の第１領域ＲＧのベース基板１０での正投影と重なる部分があり、又は複数の接続電極１０４３のベース基板１０での正投影はそれぞれ複数の第１領域ＲＧのベース基板１０での正投影内部に位置し、図１を参照する。
例えば、図１に示すように、第１信号線Ｓ１、第２信号線Ｓ２、第３信号線Ｓ２、第４信号線Ｓ４及び複数の接続電極１０４３はともに複数の光透過部１０２０を限定し、即ち、第１信号線Ｓ１、第２信号線Ｓ２、第３信号線Ｓ２、第４信号線Ｓ４及び複数の接続電極１０４３で取り囲まれた領域は駆動回路層の複数の光透過部である。
例えば、いくつかの実施例において、図２Ａ及び図２Ｂに示すように、表示基板はカラーフィルム層１１４をさらに含んでもよく、カラーフィルム層１１４は複数のカラーフィルムパターン１１４１を含み、それぞれ複数の第１光透過開口部１１３１を被覆することで、サブ画素の発光デバイスＥＭから発される光をフィルタリングする。
例えば、図３は複数の第１光透過開口部１１３１、複数の第２光透過開口部１１３２及び複数のカラーフィルムパターン１１４１の平面模式図を示す。図３に示すように、ベース基板１０１の板面に垂直な方向において、複数のカラーフィルムパターン１１４１は、第１サブ画素Ｐ１の発光デバイスと少なくとも部分的に重なる第１カラーフィルムパターン１１４１Ａ、及び第２サブ画素Ｐ２の発光デバイスと少なくとも部分的に重なる第２カラーフィルムパターン１１４１Ｂを含む。ベース基板１０１の板面に平行する方向において、第１カラーフィルムパターン１１４１Ａの平面形状は第２カラーフィルムパターン１１４１Ｂの平面形状と異なり、且つ第１カラーフィルムパターン１１４１Ａの面積は第２カラーフィルムパターン１１４１Ｂの面積よりも大きい。
例えば、図３に示すように、第１カラーフィルムパターン１１４１Ａの平面形状はほぼ矩形であり、例えば、切り欠きを有する矩形であり、第２カラーフィルムパターン１１４１Ｂの平面形状はほぼ半楕円形である。例えば、第１カラーフィルムパターン１１４１Ａ及び第２カラーフィルムパターン１１４１Ｂの面積はそれぞれ、それが被覆する第１光透過開口部１１３１の面積よりも大きく、それによって光のフィルタリング作用を十分に実現する。
例えば、いくつかの例では、第１カラーフィルムパターン１１４１Ａの面積と第２カラーフィルムパターン１１４１Ｂの面積との比の範囲は（１～１．５）：１であり、例えば１．２：１又は１．４：１等である。
例えば、図３に示すように、ベース基板１０１の板面に垂直な方向において、複数のカラーフィルムパターン１１４１は第３サブ画素Ｐ３の発光デバイスと少なくとも部分的に重なる第３カラーフィルムパターン１１４１Ｃをさらに含む。ベース基板１０１の板面に平行する方向において、第３カラーフィルムパターン１１４１Ｃの平面形状は第１カラーフィルムパターン１１４１Ａ及び第２カラーフィルムパターン１１４１Ｂの平面形状と異なり、第３カラーフィルムパターン１１４１Ｃの面積は第１カラーフィルムパターン１１４１Ａの面積及び第２カラーフィルムパターン１１４１Ｂの面積よりも大きい。例えば、第３カラーフィルムパターン１１４１Ｃの平面形状は異形であり、それによって光のフィルタリング作用を十分に実現する。
例えば、いくつかの実施例において、第１カラーフィルムパターン１１４１Ａの面積と、第２カラーフィルムパターン１１４１Ｂの面積と、第３カラーフィルムパターン１１４１Ｃの面積との比の範囲は（１～１．５）：１：（１～１．６）であり、例えば１．２：１：１．１又は１．４：１：１．３等である。
例えば、図３に示すように、ベース基板１０１の板面に垂直な方向において、複数のカラーフィルムパターン１１４１は第４サブ画素Ｐ４の発光デバイスと少なくとも部分的に重なる第４カラーフィルムパターン１１４１Ｄをさらに含む。ベース基板１０１の板面に平行する方向において、第４カラーフィルムパターン１１４１Ｄの平面形状は第２カラーフィルムパターン１１４１Ｂの平面形状とほぼ同じであり、第４カラーフィルムパターン１１４１Ｄの面積は第２カラーフィルムパターン１１４１Ｄの面積にほぼ等しい。
例えば、第４カラーフィルムパターン１１４１Ｄの平面形状はほぼ半楕円形であり、且つその面積は第２カラーフィルムパターン１１４１Ｄの面積にほぼ等しく、例えば、第４カラーフィルムパターン１１４１Ｄの面積と第２カラーフィルムパターン１１４１Ｄの面積との差は、第２カラーフィルムパターン１１４１Ｄの面積の１０％以下である。
本開示の実施例において、ブラックマトリックス層１１３は表示基板に入射された光線を吸収することができ、表示基板による外部光に対する反射率を低減させ、表示基板の表示効果を向上させ、ブラックマトリックス層１１３にカラーフィルム層１１４を被覆することにより、カラーフィルム層１１４は表示基板に入射された光線に対して二次吸収を行うことができ、それによって表示基板による外部光に対する反射率を更に低減させ、表示基板の表示効果を向上させる。図３に示される複数のカラーフィルムパターン１１４１を試験した結果、該複数のカラーフィルムパターン１１４１は図３に示される形状及び大きさで分布するときに、光のフィルタリング作用及び光反射作用を十分に実現し、表示基板の表示効果をよりよくすることができる。
例えば、いくつかの実施例において、図３に示すように、ベース基板１０１の板面に垂直な方向において、第４カラーフィルムパターン１１４１Ｄは第４光透過サブ開口部１１３２Ｄと部分的に重なる。
例えば、いくつかの例では、図３に示すように、第１サブ画素Ｐ１に対応する第１カラーフィルムパターン１１４１Ａの横方向サイズ１１４１Ａ－１は２７μｍ～３３μｍであり、例えば２８μｍ、２９μｍ又は３０μｍ等であり、縦方向サイズ１１４１Ａ－２は３０μｍ～３５μｍであり、例えば３２μｍ、３３μｍ又は３４μｍ等であり、第２サブ画素Ｐ２に対応する第２カラーフィルムパターン１１４１Ｂの横方向サイズ１１４１Ｂ－１は２０μｍ～２５μｍであり、例えば２１μｍ、２２μｍ又は２３μｍ等であり、縦方向サイズ１１４１Ｂ－２は２３μｍ～２８μｍであり、例えば２５μｍ、２６μｍ又は２７μｍ等であり、第３サブ画素Ｐ３に対応する第３カラーフィルムパターン１１４１Ｃの横方向サイズ１１４１Ｃ－１は３２μｍ～３８μｍであり、例えば３４μｍ、３５μｍ又は３６μｍ等であり、縦方向サイズ１１４１Ｃ－２は３５μｍ～４５μｍであり、例えば３８μｍ、４０μｍ又は４２μｍ等であり、第４サブ画素Ｐ４に対応する第４カラーフィルムパターン１１４１Ｄの横方向サイズ１１４１Ｄ－１は２０μｍ～２５μｍであり、例えば２１μｍ、２２μｍ又は２３μｍ等であり、縦方向サイズ１１４１Ｄ－２は２３μｍ～２８μｍであり、例えば２５μｍ、２６μｍ又は２７μｍ等である。
例えば、複数のカラーフィルムパターン１１４１のエッジと複数の第２光透過開口部１１３２のエッジとの最小距離は１μｍ～５μｍである。例えば、図３に示すように、少なくとも一部が隣接するカラーフィルムパターン１１４１と第２光透過開口部１１３２については、カラーフィルムパターン１１４１と第２光透過開口部１１３２との間には間隔があり、且つカラーフィルムパターン１１４１のエッジと第２光透過開口部１１３２のエッジとの最小距離は１μｍ～５μｍであり、それによってカラーフィルムパターン１１４１が第２光透過開口部１１３２を通過する光をフィルタリングすることを回避する。
例えば、図２Ａ及び図２Ｂに示すように、表示基板は、駆動回路層１０２のベース基板１０１から離れる一方側に設置される平坦化層１０９と、平坦化層１０９のベース基板１０１から離れる一方側に位置する画素定義層１０８とをさらに含んでもよく、画素定義層１０８は複数のサブ画素開口部１０８１を含み、発光デバイスＥＭは、ベース基板１０１から離れる方向において順に積層して設置される第１電極層１０４、発光材料層１０５及び第２電極層１０６を含み、第１電極層１０４は平坦化層１０９のベース基板１０１から離れる一方側に設置され、画素定義層１０８は第１電極層１０４のベース基板１０１から離れる一方側に設置され、且つ複数のサブ画素開口部１０８１は複数のサブ画素の発光デバイスＥＭの第１電極層１０４をそれぞれ露出させる。
例えば、図４は画素定義層の複数のサブ画素開口部、ブラックマトリックス層の複数の第１光透過開口部及び複数の第２光透過開口部の平面模式図を示し、図４に示すように、同一のサブ画素に対応する１つの第１光透過開口部１１３１及び１つのサブ画素開口部１０８１については、第１光透過開口部１１３１の平面形状はサブ画素開口部１０８１の平面形状とほぼ同じである。例えば、ブラックマトリックス層と画素定義層の材料が異なり、第１光透過開口部１１３１とサブ画素開口部１０８１の形成プロセスも異なる可能性があるため、実際の製品において、第１光透過開口部１１３１の平面形状はサブ画素開口部１０８１の平面形状とやや異なる可能性があるが、大体の形状は同じである。
例えば、図４に示すように、サブ画素開口部１０８１のベース基板１０１での正投影は第１光透過開口部１１３１のベース基板１０１での正投影内部に位置し、又は、図３を参照し、サブ画素開口部１０８１のベース基板１０１での正投影は第１光透過開口部１１３１のベース基板１０１での正投影と完全に重なり、即ち、サブ画素開口部１０８１のベース基板１０１での正投影と第１光透過開口部１１３１のベース基板１０１での正投影との重なり面積は、サブ画素開口部１０８１のベース基板１０１での正投影の面積の９０％以上であり、このとき、サブ画素開口部１０８１の平面形状及び大きさは第１光透過開口部１１３１の平面形状及び大きさとほぼ同じである。
例えば、図４に示すように、第１サブ画素Ｐ１に対応する第１光透過開口部の横方向サイズ１１３１Ａ－１は１５μｍ～２０μｍであり、例えば１７μｍ、１８μｍ又は１９μｍ等であり、縦方向サイズ１１３１Ａ－２は２５μｍ～３０μｍであり、例えば２６μｍ、２７μｍ又は２８μｍ等であり、第２サブ画素Ｐ２に対応する第１光透過開口部の横方向サイズ１１３１Ｂ－１は１２μｍ～１８μｍであり、例えば１４μｍ、１５μｍ又は１６μｍ等であり、縦方向サイズ１１３１Ｂ－２は１５μｍ～２０μｍであり、例えば１７μｍ、１８μｍ又は１９μｍ等であり、第３サブ画素Ｐ３に対応する第１光透過開口部の横方向サイズ１１３１Ｃ－１は２０μｍ～２５μｍであり、例えば２２μｍ、２３μｍ又は２４μｍ等であり、縦方向サイズ１１３１Ｃ－２は３０μｍ～３５μｍであり、例えば３２μｍ、３３μｍ又は３４μｍ等であり、第４サブ画素Ｐ４に対応する第１光透過開口部の横方向サイズ１１３１Ｄ－１は１０μｍ～１８μｍであり、例えば１１μｍ、１５μｍ又は１６μｍ等であり、縦方向サイズ１１３１Ｄ－２は１５μｍ～２０μｍであり、例えば１７μｍ、１８μｍ又は１９μｍ等である。
例えば、図４に示すように、第１サブ画素Ｐ１に対応する第２光透過開口部（即ち、第１光透過サブ開口部）の最大横方向サイズ１１３２Ａ－１は６μｍ～１０μｍであり、例えば７μｍ、８μｍ又は９μｍ等であり、最大縦方向サイズ１１３２Ａ－２は８μｍ～１２μｍであり、例えば９μｍ、１０μｍ又は１１μｍ等であり、第２サブ画素Ｐ２に対応する第２光透過開口部（即ち、第２光透過サブ開口部）の最大横方向サイズ１１３２Ｂ－１は３μｍ～６μｍであり、例えば４μｍ、４．５μｍ又は５μｍ等であり、最大縦方向サイズ１１３２Ｂ－２は２μｍ～５μｍであり、例えば３μｍ、３．５μｍ又は４μｍ等であり、第３サブ画素Ｐ３に対応する第２光透過開口部（即ち、第３光透過サブ開口部）の最大横方向サイズ１１３２Ｃ－１は６μｍ～１０μｍであり、例えば７μｍ、８μｍ又は９μｍ等であり、最大縦方向サイズ１１３２Ｃ－２は８μｍ～１２μｍであり、例えば９μｍ、１０μｍ又は１１μｍ等であり、第４サブ画素Ｐ４に対応する第２光透過開口部（即ち、第４光透過サブ開口部）の最大横方向サイズ１１３１Ｄ－１は６μｍ～１０μｍであり、例えば７μｍ、８μｍ又は９μｍ等であり、最大縦方向サイズ１１３１Ｄ－２は８μｍ～１２μｍであり、例えば９μｍ、１０μｍ又は１１μｍ等である。
例えば、異なる実施例において、例えば、図３に示される実施例及び図４に示される実施例の複数の第２光透過開口部の形状はやや異なってもよいが、サイズの範囲はいずれも図４及び上記の説明を参照できる。図３の実施例に対し、図４の実施例の複数の第２光透過開口部は複数の第１光透過開口部に連通せず、更により良い光漏れの防止作用を有する。
例えば、図３及び図４を参照し、同一のサブ画素に対応する１つのカラーフィルムパターン１１４１及び１つのサブ画素開口部１０８１については、カラーフィルムパターン１１４１の平面形状はサブ画素開口部１０８１の平面形状と異なる。例えば、複数の第２光透過開口部１１３２の少なくとも一部のエッジはそれに隣接するカラーフィルムパターン１１４１のエッジの少なくとも一部に平行する。例えば、図３の破線フレームに示される部分では、第２光透過開口部１１３２の一部のエッジはそれに隣接するカラーフィルムパターン１１４１の一部のエッジに平行する。
例えば、図５は１つのサブ画素に対応する１つの第１光透過開口部１１３１、１つのサブ画素開口部１０８１及び１つの第１電極層１０４の平面模式図を示す。図１、図２Ａ及び図５に示すように、第１電極層１０４は本体部１０４１及び接続部１０４２を含み、接続部１０４２は画素駆動回路に電気的に接続されるように構成され、サブ画素開口部１０８１のベース基板１０１での正投影は本体部１０４１のベース基板１０１での正投影内部に位置し、それによりサブ画素開口部１０８１は第１電極層１０４の本体部１０４１を十分に露出させることができる。
例えば、第１光透過開口部１１３１、サブ画素開口部１０８１及び第１電極層１０４の本体部１０４１は弧状のエッジを有し、例えば、ベース基板１０１の板面に平行する方向において、第１光透過開口部１１３１、サブ画素開口部１０８１及び第１電極層１０４の本体部１０４１の平面形状はほぼ楕円形（又はマンゴー形という）、半楕円形、円形、半円形、トラック形又はハーフトラック形等の形状又はそれらの変形形状である。
弧状のエッジを有する第１光透過開口部１１３１は、ブラックマトリックス層の第１光透過開口部のエッジで外部光の回折が発生して表示基板に色分離の現象が発生することを減少させ、ひいては除去することができ、更に表示基板の表示効果を向上させる。サブ画素開口部１０８１及び第１電極層１０４の本体部１０４１の形状を第１光透過開口部１１３１の形状と同じであるように設定することにより、表示基板はサブ画素の発光デバイスから発される光を十分に利用して表示し、且つ第１電極層１０４から提供される電気信号を十分に利用することができ、表示基板の出光率を向上させ、エネルギー消費量を節約する。
例えば、いくつかの実施例において、図２Ａ及び図２Ｂに示すように、表示基板は、画素定義層１０８に設置されるスペーサ１０７、及びサブ画素の発光デバイスＥＭに設置される封止層ＥＮ等の構造をさらに含んでもよく、例えば、封止層ＥＮは複数のサブ封止層を含んでもよく、それによってその封止効果を向上させる。例えば、封止層ＥＮは複合封止層であってもよく、第１無機封止層１１０、第２有機封止層１１１及び第３無機封止層１１２を含む。例えば、第１無機封止層１１０及び第２無機封止層１１２は窒化ケイ素、酸化ケイ素、及び酸窒化ケイ素等の無機材料を用いて形成されてもよく、第１有機封止層１１１はポリイミド（ＰＩ）、エポキシ樹脂等の有機材料を用いて形成されてもよい。該複合封止層は表示パネルの機能構造に多重保護を形成でき、より良い封止効果を有する。
例えば、いくつかの実施例において、図６に示すように、表示基板は発光デバイス層とブラックマトリックス層１１３との間に設置されるタッチ構造をさらに含んでもよく、タッチ構造は複数のサブ画素の少なくとも一部の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる。該タッチ構造は自己容量型タッチ構造又は相互容量型タッチ構造等の任意タイプのタッチ構造であってもよい。例えば、自己容量型タッチ構造又は相互容量型タッチ構造はいずれも少なくとも１つの導電層を含む。本開示の実施例はタッチ構造の具体的なタイプ及び構造を限定しない。
例えば、いくつかの実施例において、図６に示すように、タッチ構造は第１導電層Ｍ１を含む。例えば、タッチ構造はベースＢをさらに含んでもよく、第１導電層Ｍ１はベースＢに設置され、ベースＢを介して封止層ＥＮに組み合わせられる。例えば、図７Ａは該第１導電層Ｍ１の平面模式図を示し、図７Ａに示すように、第１導電層Ｍ１は複数本の第１配線１１により形成される第１パターンを含む。
例えば、図６に示すように、タッチ構造は第１導電層Ｍ１のベース基板１０１から離れる一方側に設置される第２導電層Ｍ２をさらに含み、図７Ｂは該第２導電層Ｍ２の平面模式図を示し、図７Ｂに示すように、第２導電層Ｍ２は複数本の第２配線１２により形成される第２パターンを含む。
例えば、図６に示すように、第１導電層Ｍ１と第２導電層Ｍ２との間には絶縁層Ｉを有する。図７Ａに示すように、複数本の第１配線１１の破線円部分は複数本の第２配線１２に電気的に接続されるように構成され、例えば絶縁層Ｉのビアホールを介して複数本の第２配線１２に電気的に接続される。図７Ｂに示すように、複数本の第２配線１２の破線円部分は複数本の第１配線１１に電気的に接続されるように構成され、例えば絶縁層Ｉのビアホールを介して複数本の第１配線１１に電気的に接続される。例えば、図８は複数本の第１配線１１と複数本の第２配線１２が積層し且つ電気的に接続される模式図を示し、図８は４つの電気的接続点Ｏを示し、絶縁層Ｉはそれに応じて４つの電気的接続点Ｏの位置でビアホールを有する。
このとき、複数本の第１配線１１と複数本の第２配線１２は「点状」に重ね合わせられ、小さい重ね合わせ面積を有するため、複数本の第１配線１１と複数本の第２配線１２は寄生容量が発生せず、又は発生する寄生容量が無視できるほど小さく、これにより、タッチ構造のタッチ精度及びタッチ感度を向上させることができ、更にタッチ効果を向上させ、ユーザー体験を向上させる。
例えば、図９Ａは第１導電層Ｍ１及び第２導電層Ｍ２と複数のサブ画素との積層の平面模式図を示す。図９Ａに示すように、ベース基板１０１の板面に垂直な方向において、第１導電層Ｍ１の第１パターンは複数のサブ画素の少なくとも一部のサブ画素の発光デバイスの第１電極層１０４の接続部１０４２と少なくとも部分的に重なり、第２導電層Ｍ２の第２パターンは複数のサブ画素の少なくとも一部のサブ画素の発光デバイスの第１電極層１０４の接続部１０４２と少なくとも部分的に重なる。
例えば、いくつかの実施例において、図９Ａに示すように、ベース基板１０１の板面に垂直な方向において、第１導電層Ｍ１の第１パターンは第１サブ画素Ｐ１（例えば、赤サブ画素）の発光デバイスの第１電極層１０４の接続部１０４２Ａと少なくとも部分的に重なり、且つ第３サブ画素Ｐ３（例えば、青サブ画素）の発光デバイスの第１電極層１０４の接続部１０４２Ｃと少なくとも部分的に重なる。
例えば、いくつかの実施例において、図９Ａに示すように、ベース基板１０１の板面に垂直な方向において、第２導電層Ｍ２の第２パターンは第１サブ画素Ｐ１（例えば、赤サブ画素）の発光デバイスの第１電極層１０４の接続部１０４２Ａと少なくとも部分的に重なり、第２サブ画素Ｐ２（例えば、緑サブ画素）の発光デバイスの第１電極層１０４の接続部１０４２Ｂと少なくとも部分的に重なり、且つ第３サブ画素Ｐ３（例えば、青サブ画素）の発光デバイスの第１電極層１０４の接続部１０４２Ｃと少なくとも部分的に重なる。
例えば、図９Ａに示すように、第１導電層Ｍ１の第１パターン及び第２導電層Ｍ２の第２パターンはいずれも第４サブ画素Ｐ４（例えば、緑サブ画素）の発光デバイスの第１電極層１０４の接続部１０４２Ｄと重ならない。
例えば、いくつかの実施例において、図９Ａに示すように、ベース基板１０１の板面に垂直な方向において、第１導電層Ｍ１の第１パターン及び第２導電層Ｍ２の第２パターンは複数の第２光透過開口部１１３２と重ならず、例えば、第１導電層Ｍ１の第１パターン及び第２導電層Ｍ２の第２パターンと複数の第２光透過開口部１１３２との最小距離は２μｍよりも大きく、それによって複数の第２光透過開口部１１３２が第１導電層Ｍ１の第１パターン及び第２導電層Ｍ２の第２パターンを露出させることを回避する。例えば、いくつかの例では、第１導電層Ｍ１の第１パターン及び第２導電層Ｍ２の第２パターンと複数の第２光透過開口部１１３２との最小距離は２μｍ～５μｍであり、例えば２．５μｍ、３μｍ又は４μｍ等である。
例えば、いくつかの実施例において、図９Ｂは複数のカラーフィルムパターンと第１パターン及び第２パターンとの積層の平面模式図を示す。図９Ｂに示すように、ベース基板の板面に垂直な方向において、複数のカラーフィルムパターン１１４１のうちの少なくとも一部は第１パターン及び第２パターンと部分的に重なる。
例えば、いくつかの実施例において、図９Ｂに示すように、複数のカラーフィルムパターン１１４１のうちの少なくとも一部のエッジは複数本の第１配線１１及び複数本の第２配線１２のうちの一部の配線に平行し、例えば、図面の破線円に示される各部分では、カラーフィルムパターン１１４１の一部のエッジは第１配線１１及び複数本の第２配線１２の一部に平行する。
例えば、いくつかの実施例において、図９Ｂに示すように、ベース基板の板面に平行する方向において、第１サブ画素Ｐ１に対応するサブ画素開口部１０８１の面積は第２サブ画素Ｐ２に対応するサブ画素開口部１０８１の面積よりも大きく、ベース基板の板面に垂直な方向において、第１サブ画素Ｐ１に対応する第１カラーフィルムパターン１１４１と第１パターン及び第２パターンとの重なり面積は、第２サブ画素Ｐ２に対応する第２カラーフィルムパターン１１４１と第１パターン及び第２パターンとの重なり面積よりも大きい。即ち、サブ画素開口部１０８１が大きいほど、サブ画素に対応するカラーフィルムパターンと第１パターン及び第２パターンとの重なり面積は大きくなる。
例えば、いくつかの実施例において、複数本の第１配線１１の線幅（即ち、配線の延伸方向に垂直な方向におけるサイズ）は２μｍ～５μｍであってもよく、例えば２．５μｍ、３μｍ又は４μｍ等である。複数本の第２配線１２の線幅は２μｍ～５μｍであってもよく、例えば２．５μｍ、３μｍ又は４μｍ等である。複数本の第１配線１１の線幅は複数本の第２配線１２の線幅と同じであってもよく、異なってもよい。
例えば、図９Ａに示すように、縦方向に第１サブ画素Ｐ１及び第３サブ画素Ｐ３を貫通する第１配線１１の第１部分１１Ａの垂直長さ１１－１は１１０μｍ～１２５μｍであり、例えば１１７μｍ、１２０μｍ又は１２２μｍ等であり、縦方向に第３サブ画素Ｐ３及び第１サブ画素Ｐ１を貫通する第１配線１１の第２部分１１Ｂの垂直長さ１１－２は１１０μｍ～１２０μｍであり、例えば１１４μｍ、１１５μｍ又は１１６μｍ等であり、第１部分１１Ａと第２部分１１Ｂとの間の第１配線１１の横方向延伸部分の長さ１１－３は１５μｍ～２５μｍであり、例えば１８μｍ、２０μｍ又は２２μｍ等であり、第１部分１１Ａの左側にある第１配線１１の横方向延伸部分の長さ１１－４は１５μｍ～２０μｍであり、例えば１６μｍ、１７μｍ又は１８μｍ等であり、第２部分１１Ｂの右側にある第１配線１１の横方向延伸部分の長さ１１－５は５μｍ～１０μｍであり、例えば７μｍ、８μｍ又は９μｍ等である。
例えば、図９Ａに示すように、縦方向に第３サブ画素Ｐ３を貫通する第２配線１２の第１部分１２Ａの垂直長さ１２－１は５０μｍ～６０μｍであり、例えば５５μｍ、５７μｍ又は５９μｍ等であり、横方向に第３サブ画素Ｐ３、第１サブ画素Ｐ１及び第２サブ画素Ｐ２を貫通する第２配線１２の第２部分１２Ｂの水平長さ１２－２は７５μｍ～８５μｍであり、例えば７７μｍ、７８μｍ又は７９μｍ等である。
例えば、図１０Ａ～図１０Ｃはそれぞれ第１サブ画素Ｐ１、第２サブ画素Ｐ２、第３サブ画素Ｐ３及び第４サブ画素Ｐ４の第１電極層の平面模式図を示す。
例えば、いくつかの実施例において、図１０Ａに示すように、第１サブ画素Ｐ１（例えば、赤サブ画素）の第１電極層は図面において縦方向の長さＰ１－１が４０μｍ～５０μｍであり、例えば４３μｍ、４５μｍ又は４７μｍ等であり、第１サブ画素Ｐ１は第１電極層の図面において水平方向の幅Ｐ１－２が２０μｍ～２５μｍであり、例えば２２μｍ、２３μｍ又は２４μｍ等であり、第１電極層の接続部は図面において水平方向の幅Ｐ１－３が６μｍ～１０μｍであり、例えば７μｍ、８μｍ又は９μｍ等である。
例えば、いくつかの実施例において、図１０Ｂに示すように、第２サブ画素Ｐ２（例えば、緑サブ画素）の第１電極層は図面において縦方向の長さＰ２－１が２５μｍ～３５μｍであり、例えば２８μｍ、３０μｍ又は３１μｍ等であり、第２サブ画素Ｐ２の第１電極層は図面において水平方向の幅Ｐ２－２が１７μｍ～２２μｍであり、例えば１８μｍ、１９μｍ又は２０μｍ等であり、第１電極層の接続部は図面において水平方向の幅Ｐ２－３が６μｍ～１０μｍであり、例えば７μｍ、８μｍ又は９μｍ等である。
例えば、図１０Ｂに示すように、第４サブ画素Ｐ４（例えば、緑サブ画素）の第１電極層と第２サブ画素Ｐ２（例えば、緑サブ画素）の第１電極層との形状、サイズはほぼ同じである。例えば、第４サブ画素Ｐ４（例えば、緑サブ画素）の第１電極層は図面において縦方向の長さＰ４－１が２５μｍ～３５μｍであり、例えば２８μｍ、３０μｍ又は３１μｍ等であり、第４サブ画素Ｐ４の第１電極層は図面において水平方向の幅Ｐ４－２が１７μｍ～２２μｍであり、例えば１８μｍ、１９μｍ又は２０μｍ等であり、第１電極層の接続部は図面において水平方向の幅Ｐ４－３が６μｍ～１０μｍであり、例えば７μｍ、８μｍ又は９μｍ等である。
例えば、いくつかの実施例において、図１０Ｃに示すように、第３サブ画素Ｐ３（例えば、青サブ画素）の第１電極層は図面において垂直方向の長さＰ３－１が４５μｍ～５５μｍであり、例えば４８μｍ、４９μｍ又は５０μｍ等であり、第３サブ画素Ｐ３の第１電極層は図面において水平方向の幅Ｐ３－２が２５μｍ～３０μｍであり、例えば２７μｍ、２８μｍ又は２９μｍ等であり、第１電極層の接続部は図面において水平方向の幅Ｐ３－３が６μｍ～１０μｍであり、例えば７μｍ、８μｍ又は９μｍ等である。
以下、１つの具体的な例によって本開示の実施例に係る表示基板の各機能層の構造及び回路配列を詳細に紹介する。該例では、サブ画素は７Ｔ１Ｃ画素駆動回路を用いて発光デバイスＥＭを駆動する。
例えば、図１１Ａは７Ｔ１Ｃ画素回路の回路図を示す。図１１Ａに示すように、該画素回路は駆動回路１２２、データ書き込み回路１２６、補償回路１２８、記憶回路１２７、第１発光制御回路１２３、第２発光制御回路１２４及びリセット回路１２９を含む。
例えば、駆動回路１２２は制御端子１３１、第１端子１３２及び第２端子１３３を含み、それは発光デバイスＥＭを流れる駆動電流を制御するように構成され、且つ駆動回路１２２の制御端子１３１は第１ノードＮ１に接続され、駆動回路１２２の第１端子１３２は第２ノードＮ２に接続され、駆動回路１２２の第２端子１３３は第３ノードＮ３に接続される。
例えば、データ書き込み回路１２６は制御端子、第１端子及び第２端子を含み、その制御端子は第１走査信号を受信するように構成され、第１端子はデータ信号を受信するように構成され、第２端子は駆動回路１２２の第１端子１３２（第２ノードＮ２）に接続され、且つ該第１走査信号Ｇａ１に応答して該データ信号を駆動回路１２２の第１端子１３２に書き込むように構成される。例えば、データ書き込み回路１２６の第１端子はデータ線１２に接続されて該データ信号を受信し、制御端子は走査線１１に接続されて該第１走査信号Ｇａ１を受信する。
例えば、データ書き込み段階で、データ書き込み回路１２６は第１走査信号Ｇａ１に応答してオンになることができ、それによってデータ信号を駆動回路１２２の第１端子１３２（第２ノードＮ２）に書き込み、且つデータ信号を記憶回路１２７に記憶することができ、それによって例えば発光段階で、該データ信号に基づき、発光デバイスＥＭを発光させるように駆動する駆動電流を生成することができる。
例えば、補償回路１２８は制御端子、第１端子及び第２端子を含み、その制御端子は第２走査信号Ｇａ２を受信するように構成され、その第１端子及び第２端子はそれぞれ駆動回路１２２の制御端子１３１及び第２端子１３３に電気的に接続され、該補償回路は該第２走査信号に応答して該駆動回路１２０に対して閾値補償を行うように構成される。
例えば、記憶回路１２７は駆動回路１２２の制御端子１３１及び第１電圧端子ＶＤＤに電気的に接続され、データ書き込み回路１２６が書き込んだデータ信号を記憶するように構成される。例えば、データ書き込み及び補償段階で、補償回路１２８は該第２走査信号Ｇａ２に応答してオンになることができ、それによってデータ書き込み回路１２６が書き込んだデータ信号を該記憶回路１２７に記憶することができる。例えば、補償回路１２８は、データ書き込み及び補償段階の同時に、駆動回路１２２の制御端子１３１と第２端子１３３を電気的に接続することができ、駆動回路１２２の閾値電圧の関連情報をそれに応じて該記憶回路に記憶することもでき、それにより、例えば、発光段階で、記憶されたデータ信号及び閾値電圧を利用して駆動回路１２２を制御し、駆動回路１２２の出力を補償することができる。
例えば、第１発光制御回路１２３は駆動回路１２２の第１端子１３２（第２ノードＮ２）及び第１電圧端子ＶＤＤに接続され、且つ第１発光制御信号に応答して第１電圧端子ＶＤＤの第１電源電圧を駆動回路１２２の第１端子１３２に印加するように構成される。例えば、図１１Ａに示すように、第１発光制御回路１２３は第１発光制御端子ＥＭ１、第１電圧端子ＶＤＤ及び第２ノードＮ２に接続される。
例えば、第２発光制御回路１２４は第２発光制御端子ＥＭ２、発光デバイスＥＭの第１端子５１０及び駆動回路１２２の第２端子１３２に接続され、且つ第２発光制御信号に応答して駆動電流を発光デバイスＥＭに印加させることができるように構成される。
例えば、発光段階で、第２発光制御回路１２３は第２発光制御端子ＥＭ２から提供された第２発光制御信号に応答してオンになり、それによって駆動回路１２２は第２発光制御回路１２３を介して駆動電流を発光デバイスＥＭに印加してそれを発光させることができ、非発光段階で、第２発光制御回路１２３は第２発光制御信号に応答してオフになり、それによって電流が発光デバイスＥＭを流れてそれを発光させることを回避し、それなりの表示装置のコントラストを向上させることができる。
また例えば、初期化段階で、第２発光制御回路１２４は第２発光制御信号に応答してオンになることもでき、それによってリセット回路と組み合わせて駆動回路１２２及び発光デバイスＥＭに対してリセット操作を行うことができる。
例えば、第２発光制御信号ＥＭ２は第１発光制御信号ＥＭ１と同じであってもよく、また異なってもよく、例えば両者は同じ又は異なる信号出力端子に接続されてもよい。
例えば、リセット回路１２９はリセット電圧端子Ｖｉｎｉｔ及び発光デバイスＥＭの第１端子１３４（第４ノードＮ４）に接続され、且つリセット信号に応答してリセット電圧を発光デバイスＥＭの第１端子１３４に印加するように構成される。別のいくつかの例では、図１１Ａに示すように、該リセット信号はさらに駆動回路の制御端子１３１、即ち、第１ノードＮ１に印加されてもよい。例えば、リセット信号は該第２走査信号であり、リセット信号はさらに第２走査信号と同期する他の信号であってもよく、本開示の実施例はこれを制限しない。例えば、図１１Ａに示すように、該リセット回路１２９はそれぞれ発光デバイスＥＭの第１端子１３４、リセット電圧端子Ｖｉｎｉｔ及びリセット制御端子Ｒｓｔ（リセット制御線）に接続される。例えば、初期化段階で、リセット回路１２９はリセット信号に応答してオンになることができ、それによってリセット電圧を発光デバイスＥＭの第１端子１３４及び第１ノードＮ１に印加することができ、駆動回路１２２、補償回路１２８及び発光デバイスＥＭに対してリセット操作を行って、前の発光段階の影響を除去することができる。
例えば、発光デバイスＥＭは第１端子１３４及び第２端子１３５を含み、発光デバイスＥＭの第１端子１３４は駆動回路１２２の第２端子１３３から駆動電流を受信するように構成され、発光デバイスＥＭの第２端子１３５は第２電圧端子ＶＳＳに接続されるように構成される。例えば、１つの例では、図１１Ａに示すように、発光デバイスＥＭの第１端子１３４は第２発光回路１２４を介して第３ノードＮ３に接続されてもよい。本開示の実施例はこの状況を含むが、それに限定されない。例えば、発光デバイスＥＭは、例えばトップエミッション型、ボトムエミッション型、両側エミッション型等の各種タイプのＯＬＥＤであってもよく、赤光、緑光、青光又は白光等を発することができ、該ＯＬＥＤの第１電極層及び第２電極層はそれぞれ該発光デバイスの第１端子１３４及び第２端子１３５となる。本開示の実施例は発光デバイスの具体的な構造を制限しない。
なお、本開示の実施例の説明において、第１ノードＮ１、第２ノードＮ２、第３ノードＮ３及び第４ノードＮ４は必ずしも実際に存在する部材を示さず、回路図の関連回路が接続する合流点を示す。
なお、本開示の実施例の説明において、符号Ｖｄはデータ信号端子を示すだけでなく、データ信号のレベルを示すことができ、同様に、符号Ｇａ１、Ｇａ２は第１走査信号、第２走査信号を示すだけでなく、第１走査信号端子及び第２走査信号端子を示すことができ、Ｒｓｔはリセット制御端子を示すだけでなく、リセット信号を示すことができ、符号Ｖｉｎｉｔはリセット電圧端子を示すことができるだけでなく、リセット電圧を示すことができ、符号ＶＤＤは第１電圧端子を示すだけでなく、第１電源電圧を示すことができ、符号ＶＳＳは第２電圧端子を示すだけでなく、第２電源電圧を示すことができる。以下の各実施例はこれと同じであり、繰り返して説明しない。
図１１Ｂは図１１Ａに示される画素回路のある具体的な実現例の回路図である。図１１Ｂに示すように、該画素回路は、第１～第７トランジスタＴ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７及び蓄積コンデンサＣｓｔを含む。例えば、第１トランジスタＴ１は駆動トランジスタとして用いられ、他の第２～第７トランジスタはスイッチトランジスタとして用いられる。
例えば、図１１Ｂに示すように、駆動回路１２２は第１トランジスタＴ１として実現されてもよい。第１トランジスタＴ１のゲートは駆動回路１２２の制御端子１３１とし、第１ノードＮ１に接続され、第１トランジスタＴ１の第１極は駆動回路１２２の第１端子１３２とし、第２ノードＮ２に接続され、第１トランジスタＴ１の第２極は駆動回路１２２の第２端子１３３とし、第３ノードＮ３に接続される。
例えば、図１１Ｂに示すように、データ書き込み回路１２６は第２トランジスタＴ２として実現されてもよい。第２トランジスタＴ２のゲートは第１走査線（第１走査信号端子Ｇａ１）に接続されて第１走査信号を受信し、第２トランジスタＴ２の第１極はデータ線（データ信号端子Ｖｄ）に接続されてデータ信号を受信し、第２トランジスタＴ２の第２極は駆動回路１２２の第１端子１３２（第２ノードＮ２）に接続される。例えば、該第２トランジスタＴ２はＰ型トランジスタであり、例えば活性層が低温ドーピング多結晶シリコンの薄膜トランジスタである。
例えば、図１１Ｂに示すように、補償回路１２８は第３トランジスタＴ３として実現されてもよい。第３トランジスタＴ３のゲートは第２走査線（第２走査信号端子Ｇａ２）に接続されて第２走査信号を受信するように構成され、第３トランジスタＴ３の第１極は駆動回路１２２の制御端子１３１（第１ノードＮ１）に接続され、第３トランジスタＴ３の第２極は駆動回路１２２の第２端子１３３（第３ノードＮ３）に接続される。
例えば、図１１Ｂに示すように、記憶回路１２７は蓄積コンデンサＣｓｔとして実現されてもよく、該蓄積コンデンサＣｓｔは第１コンデンサ電極Ｃ１及び第２コンデンサ電極Ｃ２を含み、該第１コンデンサ電極Ｃ１は第１電圧端子ＶＤＤに接続され、該第２コンデンサ電極Ｃ２は駆動回路１２２の制御端子１３１に接続される。
例えば、図１１Ｂに示すように、第１発光制御回路１２３は第４トランジスタＴ４として実現されてもよい。第４トランジスタＴ４のゲートは第１発光制御線（第１発光制御端子ＥＭ１）に接続されて第１発光制御信号を受信し、第４トランジスタＴ４の第１極は第１電圧端子ＶＤＤに接続されて第１電源電圧を受信し、第４トランジスタＴ４の第２極は駆動回路１２２の第１端子１３２（第２ノードＮ２）に接続される。
例えば、発光デバイスＥＭは具体的に発光ダイオード（ＯＬＥＤ）として実現されてもよく、その第１電極層（ここで陽極である）は第４ノードＮ４に接続され、第２発光制御回路１２４を介して駆動回路１２２の第２端子１３３から駆動電流を受信するように構成され、発光デバイスＥＭの第２電極層（ここで陰極である）は第２電圧端子ＶＳＳに接続されて第２電源電圧を受信するように構成される。例えば、第２電圧端子は接地されてもよく、即ち、ＶＳＳは０Ｖであってもよい。
例えば、第２発光制御回路１２４は第５トランジスタＴ５として実現されてもよい。第５トランジスタＴ５のゲートは第２発光制御線（第２発光制御端子ＥＭ２）に接続されて第２発光制御信号を受信し、第５トランジスタＴ５の第１極は駆動回路１２２の第２端子１３３（第３ノードＮ３）に接続され、第５トランジスタＴ５の第２極は発光デバイスＥＭの第１端子１３４（第４ノードＮ４）に接続される。
例えば、リセット回路１２９は第１リセット回路及び第２リセット回路を含んでもよく、該第１リセット回路は第１リセット信号Ｒｓｔ１に応答して第１リセット電圧Ｖｉｎｉ１を第１ノードＮ１に印加するように構成され、該第２リセット回路は第２リセット信号Ｒｓｔ２に応答して第２リセット電圧Ｖｉｎｉ２を第４ノードＮ４に印加するように構成される。例えば、図１１Ｂに示すように、該第１リセット回路は第６トランジスタＴ６として実現され、該第２リセット回路は第７トランジスタＴ７として実現される。第６トランジスタＴ６のゲートは第１リセット制御端子Ｒｓｔ１に接続されて第１リセット信号Ｒｓｔ１を受信するように構成され、第６トランジスタＴ６の第１極は第１リセット電圧端子Ｖｉｎｉｔ１に接続されて第１リセット電圧Ｖｉｎｉｔ１を受信し、第６トランジスタＴ６の第２極は第１ノードＮ１に接続されるように構成される。第７トランジスタＴ７のゲートは第２リセット制御端子Ｒｓｔ２に接続されて第２リセット信号Ｒｓｔ２を受信するように構成され、第７トランジスタＴ７の第１極は第２リセット電圧端子Ｖｉｎｉｔ２に接続されて第２リセット電圧Ｖｉｎｉｔ２を受信し、第７トランジスタＴ７の第２極は第４ノードＮ４に接続されるように構成される。
なお、本開示の実施例に用いられるトランジスタはいずれも薄膜トランジスタ又は電界効果トランジスタ又は特性が同じである他のスイッチデバイスであってもよく、本開示の実施例において、いずれも薄膜トランジスタを例として説明する。ここで用いられるトランジスタのソース、ドレインは構造的に対称であってもよいため、そのソース、ドレインは構造的に区別がなくてもよい。本開示の実施例において、トランジスタのゲート以外の両極を区別するために、一方の極を第１極、他方の極を第２極として直接説明する。
例えば、図１を参照し、第１信号線Ｓ１は発光制御線ＥＭＴであり、上記の第１発光制御信号ＥＭ１及び第２発光制御信号ＥＭ２を伝送することに用いられ、第２信号線Ｓ２はリセット電圧線ＶＮＴであり、上記の第１リセット電圧Ｖｉｎｉｔ１及び第２リセット電圧Ｖｉｎｉ２を伝送することに用いられる。例えば、リセット電圧線ＶＮＴの発光制御線ＥＭＴから離れる一方側は、上記の第１リセット信号Ｒｓｔ１及び第２リセット信号Ｒｓｔ２を伝送することに用いられるリセット制御線ＲＳＴをさらに有する。
以下、上記の画素駆動回路のレイアウト設計を詳細に紹介する。
例えば、図１２は該表示基板の半導体層の模式図を示し、該半導体層は複数のサブ画素の画素駆動回路の薄膜トランジスタＴ１～Ｔ７の活性層を形成することに用いられ、図１２は２行のサブ画素の画素駆動回路を示し、以下、直接隣接する４つのサブ画素（即ち、第１サブ画素１００ａ、第２サブ画素１００ｂ、第３サブ画素１００ｃ及び第４サブ画素１００ｄ）の画素駆動回路を例として紹介し、図面の破線フレームは各サブ画素の画素駆動回路が位置する領域を示し、本開示の実施例はこのレイアウトに限定されない。
例えば、半導体層上に第１ゲート絶縁層がさらに設置され、図示せず、図２Ａ又は図６の第１ゲート絶縁層１０２４を参照できる。
例えば、図１３Ａは表示基板の第１ゲート金属層の模式図を示し、第１ゲート金属層は第１ゲート絶縁層上に設置され、図１３Ｂは表示基板の第１ゲート金属層と半導体層との積層の模式図を示す。
例えば、図１３Ａ及び図１３Ｂに示すように、第１ゲート金属層は複数本の発光制御線ＥＭＴ、複数本のリセット制御線ＲＳＴ、複数本の走査線ＧＡＴＥ及び複数の蓄積コンデンサＣｓｔの第１コンデンサ電極Ｃ１を含み、例えば、発光制御線ＥＭＴ、リセット制御線ＲＳＴ、走査線ＧＡＴＥ及び蓄積コンデンサＣｓｔの第１コンデンサ電極Ｃ１と薄膜トランジスタＴ１～Ｔ７の活性層との重ね合わせ部分は、薄膜トランジスタＴ１～Ｔ７のゲートを構成する。複数本の発光制御線ＥＭＴ、複数本のリセット制御線ＲＳＴ、複数本の走査線ＧＡＴＥはそれぞれ複数行のサブ画素と一対一で対応して電気的に接続され、それによって対応する電気信号を提供する。
例えば、第１ゲート金属層上に第２ゲート絶縁層がさらに設置され、図示せず、図５の第２ゲート絶縁層１０２５を参照できる。
図１４Ａは表示基板の第２ゲート金属層の模式図を示し、第２ゲート金属層は第２ゲート絶縁層に設置され、図１４Ｂは表示基板の第２ゲート金属層と第１ゲート金属層及び半導体層との積層の模式図を示す。
例えば、図１４Ａ及び図１４Ｂに示すように、該第２ゲート金属層は蓄積コンデンサＣｓｔの第２コンデンサ電極Ｃ２及び複数本のリセット電圧線ＶＮＴを含む。蓄積コンデンサＣｓｔの第２コンデンサ電極Ｃ２は第１コンデンサ電極Ｃ１と少なくとも部分的に重ね合わせられ、それによってコンデンサを形成する。複数本のリセット電圧線ＶＮＴは複数行のサブ画素と一対一で対応して電気的に接続され、それによって対応する電気信号を提供する。
例えば、第２ゲート金属層上に層間絶縁層がさらに設置され、図示せず、図２Ａ及び図６の層間絶縁層１０２６を参照できる。
図１５Ａは表示基板の第１ソースドレイン金属層の模式図を示し、第１ソースドレイン金属層は層間絶縁層上に設置され、図１５Ｂは表示基板の第１ソースドレイン金属層と第２ゲート金属層、第１ゲート金属層及び半導体層との積層の模式図を示す。
図１５Ａ及び図１５Ｂに示すように、第１ソースドレイン金属層は複数本の第１電源線ＶＤＤ１を含む。例えば、該複数本の第１電源線ＶＤＤ１はそれぞれ複数列のサブ画素と一対一で対応して電気的に接続されことによって第１電源電圧を提供する。例えば、第１ソースドレイン金属層は該複数本のデータ線ＤＴをさらに含む。該複数本のデータ線ＤＴは複数列のサブ画素と一対一で対応して電気的に接続されことによってデータ信号を提供する。例えば、第１ソースドレイン金属層は、第２コンデンサ電極Ｃ２と第３トランジスタＴ３の第１極を接続し、又は第６トランジスタＴ６の第１極とリセット電圧線ＶＮＴを接続し、又は第５トランジスタＴ５の第２極と発光デバイスの第１電極層等を接続することに用いられる複数の接続電極ＣＬをさらに含む。
例えば、第１ソースドレイン金属層上にパッシベーション層及び平坦化層がさらに設置され、図示せず、図２Ａ及び図６のパッシベーション層１０２７及び平坦化層１０９１を参照できる。
図１６Ａは表示基板の第２ソースドレイン金属層の模式図を示し、第２ソースドレイン金属層は平坦化層１０９１上に設置され、図１６Ｂは表示基板の第２ソースドレイン金属層と第１ソースドレイン金属層、第２ゲート金属層、第１ゲート金属層及び半導体層との積層の模式図を示す。
図１６Ａ及び図１６Ｂに示すように、第２ソースドレイン金属層はグリッド状の第２電源線ＶＤＤ２を含み、例えば、第２電源線ＶＤＤ２は第１電源線ＶＤＤ１に電気的に接続され、電源線上の抵抗の低減に寄与し、電源線の電圧降下を低減させ、且つ第１電源電圧を表示基板の各サブ画素に均一に輸送することに寄与する。例えば、第２ソースドレイン金属層は、発光デバイスの第１電極層と第１トランジスタＴ１の第１極を接続することに用いられる接続電極１０４３をさらに含んでもよい。例えば、図１０Ｂを参照し、ベース基板の板面に垂直な方向において、第２電源線ＶＤＤ２は第１電極層１０４の本体部１０４２と少なくとも部分的に重なる。
例えば、第２ソースドレイン金属層上に別の平坦化層、即ち、平坦化層１０９がさらに設置され、図１７は該平坦化層の平面模式図を示し、且つ図２Ａ及び図６を参照し、平坦化層１０９に複数のビアホールＶＡがある。このとき、第１電極層１０４は平坦化層１０９のビアホールＶＡを介して接続電極１０４３に接続される。
例えば、同一行に位置する複数のサブ画素に対応する平坦化層１０９の複数のビアホールＶＡは一直線にない。例えば、図１７に示すように、同一行に位置し、隣接する１つの第１サブ画素（例えば、赤サブ画素）、１つの第２サブ画素（例えば、緑サブ画素）、１つの第３サブ画素（例えば、青サブ画素）及び１つの第４サブ画素（例えば、緑サブ画素）はそれぞれビアホールＶＡ１～ＶＡ４に対応し、ビアホールＶＡ１～ＶＡ４は同一直線にない。
平坦化層１０９の複数のビアホールＶＡを一直線にないように設計することにより、画素駆動回路の配線を１つの大きな光透過領域から回避し、面積が十分な光透過部を形成することができる。
図１８Ａは表示基板の第１電極材料層の模式図を示し、第１電極材料層はパッシベーション層１０９に設置され、図１８Ｂは表示基板の第１電極材料層と第２ソースドレイン金属層、第１ソースドレイン金属層、第２ゲート金属層、第１ゲート金属層及び半導体層との積層の模式図を示す。
図１８Ａ及び図１８Ｂに示すように、第１電極材料層は複数のサブ画素の発光デバイスＥＭの第１電極層を含み、複数のサブ画素の発光デバイスＥＭの第１電極層はそれぞれ平坦化層１０９の複数のビアホールＶＡを介して接続電極１０４３に接続される。例えば、該第１電極層に発光デバイスＥＭの発光材料層が設置され、発光材料層に第２電極層が設置される。
例えば、発光デバイスＥＭの上方に封止層、ブラックマトリックス層、保護カバープレート１１５等の他の機能層がさらに形成され、ここで繰り返して説明しない。
例えば、本開示の実施例において、ベース基板１０１はポリイミド（ＰＩ）等のフレキシブル絶縁材又はガラス基板等の剛性絶縁材を含んでもよい。例えば、いくつかの例では、ベース基板１０１は複数のフレキシブル層と複数のバリア層を交互に設置する積層構造であってもよい。このとき、フレキシブル層はポリイミドを含んでもよく、バリア層は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素等の無機絶縁材を含んでもよい。例えば、バッファ層１０３は窒化ケイ素、酸化ケイ素、酸窒化ケイ素等の無機材料を含んでもよい。活性層１０２１は多結晶シリコン及び金属酸化物等の材料を用いてもよく、第１ゲート絶縁層１０２４及び第２ゲート絶縁層１０２５は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素等の無機絶縁材を用いてもよく、ゲート１０２２及び第１コンデンサ電極Ｃ１は銅、アルミニウム、チタン、コバルト等の金属材料を用いてもよく、例えば、単層構造又は多層構造、例えばチタン／アルミニウム／チタン、モリブデン／アルミニウム／モリブデン等の多層構造として形成されてもよく、第２コンデンサ電極Ｃ２は銅、アルミニウム、チタン、コバルト等の金属又は合金材料を用いてもよく、層間絶縁層１０２６は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素等の無機絶縁材を用いてもよく、パッシベーション層１０２７は酸化ケイ素、窒化ケイ素又は酸窒化ケイ素等の無機絶縁材を用いてもよく、ソースドレイン電極１０２３及び１０２４は銅、アルミニウム、チタン、コバルト等の金属材料を用いてもよく、例えば、単層構造又は多層構造、例えばチタン／アルミニウム／チタン、モリブデン／アルミニウム／モリブデン等の多層構造として形成されてもよく、第１電極層１０４は例えば陽極層であり、ＩＴＯ、ＩＺＯ等の金属酸化物又はＡｇ、Ａｌ、Ｍｏ等の金属又はそれらの合金を含む。発光材料層１０５の材料は有機発光材料であってもよく、例えば、発光材料層１０５の材料は必要に応じてある色の光（例えば赤光、青光又は緑光等）を発することができる発光材料を選択してもよい。第２電極層１０６は例えば陰極層であり、Ｍｇ、Ｃａ、Ｌｉ又はＡｌ等の金属又はそれらの合金、又はＩＺＯ、ＺＴＯ等の金属酸化物、又はＰＥＤＯＴ／ＰＳＳ（ポリ３，４－エチレンジオキシチオフェン／ポリスチレンスルホン酸塩）等の導電性能を有する有機材料を含む。平坦化層１０９（及び平坦化層１０９１）、画素定義層１０８及びフォトスペーサ１０７はポリイミド等の有機絶縁材を用いてもよい。保護カバープレート１１５はガラスカバープレート等の透明カバープレートであってもよい。本開示の実施例は各機能層の材料を具体的に限定しない。
例えば、本開示の実施例において、タッチ構造の第１導電層Ｍ１及び第２導電層Ｍ２は金属層又は透明導電層であってもよい、その材料は銅、アルミニウム等の金属材料又はＩＴＯ、ＩＺＯ等の透明金属酸化物を含んでもよい。ベースＢは酸化ケイ素、窒化ケイ素又は酸窒化ケイ素等の無機絶縁材又はポリイミド等の有機絶縁材を含んでもよい。間隔絶縁層Ｉも酸化ケイ素、窒化ケイ素又は酸窒化ケイ素等の無機絶縁材又はポリイミド等の有機絶縁材を含んでもよい。例えば、図６に示すように、タッチ構造の第２導電層Ｍ２上に保護絶縁層Ｐがさらに被覆されてもよく、保護絶縁層Ｐも酸化ケイ素、窒化ケイ素又は酸窒化ケイ素等の無機絶縁材又はポリイミド等の有機絶縁材を含んでもよく、それによって第２導電層Ｍ２を保護する。本開示の実施例はタッチ構造の他の構造及び材料等を具体的に限定しない。
本開示の少なくとも一実施例は表示装置を提供し、図１９は該表示装置の断面模式図を示し、図１９に示すように、該表示装置は本開示の実施例に係る表示基板を含み、図１９において図６に示された表示基板を例として示す。
例えば、いくつかの実施例において、該表示装置はテクスチャータッチ面Ｓ及び画像センサアレイ３０をさらに含み、例えば、保護カバープレート１１５の表面はテクスチャータッチ面Ｓとして実現される。画像センサアレイは駆動回路層１０２の発光デバイス層から離れる一方側に設置され、複数の画像センサ３１を含み（図面では１つを例として示す）、複数の画像センサ３１は、発光デバイス層の複数の発光デバイスＥＭから発され且つテクスチャータッチ面Ｓのテクスチャー（例えば指紋、掌紋等）により反射され、第２光透過開口部１１３２を通過して複数の画像センサ３１に達する光を受けることで、テクスチャーを収集することに用いられるように構成される。
例えば、図１９を参照し、駆動回路層の画素駆動回路は複数の光透過部１０２Ａを含み、１つの第２光透過開口部１１３２は１つの光透過部１０２Ａに対応し、このとき、複数の画像センサ３１は、発光デバイス層の複数の発光デバイスＥＭから発され且つテクスチャータッチ面Ｓのテクスチャーにより反射され、且つブラックマトリックス層１１３の複数の第２光透過開口部１１３２及び駆動回路層の複数の光透過部を通過して複数の画像センサ３１に達する光を受けることで、テクスチャーを収集することに用いられるように構成される。複数の第２光透過開口部１１３２及び複数の光透過部１０２Ａにより、複数の画像センサ３１はテクスチャーに反射される光を十分に受けることができ、テクスチャー認識速度及びテクスチャー認識精度を向上させることができる。
以下の点を説明する必要がある。
（１）本開示の実施例の図面は本開示の実施例に関する構造のみに関し、他の構造は通常の設計を参照すればよい。
（２）分かりやすくするために、本開示の実施例を説明するための図面において、層又は領域の厚さは拡大又は縮小されており、即ち、これらの図面は実際の縮尺で描かれていない。理解できるように、層、膜、領域又は基板のような素子は別の素子の「上」又は「下」に位置する場合、該素子は別の素子の「上」又は「下」に「直接」位置してもよく、中間素子が存在してもよい。
（３）矛盾のない場合、本開示の実施例及び実施例における特徴を互いに組み合わせて新しい実施例を得ることができる。
以上は本開示の具体的な実施形態に過ぎないが、本開示の保護範囲はそれに限定されず、本開示の保護範囲は請求項の保護範囲に準じるべきである。
Ｐ１ 第１サブ画素
Ｐ２ 第２サブ画素
Ｐ３ 第３サブ画素
Ｐ４ 第４サブ画素
ＳＰ サブ画素
ＳＰ１ 第１サブ画素行
ＳＰ２ 第２サブ画素行
ＳＰ３ 第３サブ画素行
ＲＧ 第１領域
Ｓ１ 第１信号線
Ｓ２ 第２信号線
Ｓ３ 第３信号線
Ｓ４ 第４信号線
ＶＤＤ 第１電圧端子
ＶＤＤ１ 第１電源線
ＶＤＤ２ 第２電源線
ＥＭＴ 発光制御信号線
ＥＭＴ１ １本の発光制御信号線
ＥＭＴ２ １本の発光制御信号線
ＶＮＴ リセット電圧線
ＶＮＴ１ １本のリセット電圧線
ＶＮＴ２ １本のリセット電圧線
ＶＮＴ３ １本のリセット電圧線
Ｒｓｔ リセット制御線
Ｒｓｔ１ 第１リセット信号
Ｒｓｔ２ 第２リセット信号
ＧＡＴＥ 走査線
Ｍ１ 第１導電層
Ｍ２ 第２導電層
Ｐ 保護絶縁層
Ｉ 絶縁層
Ｂ ベース
Ｏ 電気的接続点
Ｖｉｎｉｔ リセット電圧端子
Ｖｉｎｉｔ１ 第１リセット電圧端子
Ｖｉｎｉｔ２ 第２リセット電圧端子
ＶＳＳ 第２電圧端子
Ｎ１ 第１ノード
Ｎ２ 第２ノード
Ｎ３ 第３ノード
Ｎ４ 第４ノード
Ｖｄ データ信号端子
Ｇａ１ 第１走査信号
Ｇａ２ 第２走査信号
Ｔ１ 第１トランジスタ
Ｔ２ 第２トランジスタ
Ｔ３ 第３トランジスタ
Ｔ４ 第４トランジスタ
Ｔ５ 第５トランジスタ
Ｔ６ 第６トランジスタ
Ｔ７ 第７トランジスタ
ＤＴ データ線
Ｓ テクスチャータッチ面
Ｃｓｔ 蓄積コンデンサ
Ｃ１ 第１コンデンサ電極
Ｃ２ 第２コンデンサ電極
ＥＭ 発光デバイス
ＥＭ１ 第１発光制御端子
ＥＭ１ 第２発光制御端子
ＥＮ 封止層
ＶＡ ビアホール
１１ 走査線
１２ データ線
３０ 画像センサアレイ
３１ 画像センサ
１００ａ 第１サブ画素
１００ｂ 第２サブ画素
１００ｃ 第３サブ画素
１００ｄ 第４サブ画素
１０１ ベース基板
１０２ 駆動回路層
１０２Ａ 第１光透過サブ開口部、第１光透過部
１０２Ｂ 第２光透過サブ開口部、第２光透過部
１０２Ｃ 第３光透過サブ開口部、第３光透過部
１０２Ｄ 第４透過部
１０３ バッファ層
１０４ 第１電極層
１０５ 発光材料層
１０６ 第２電極層
１０７ スペーサ、フォトスペーサ
１０８ 画素定義層
１０９ 平坦化層
１１０ 第１無機封止層
１１１ 第２有機封止層
１１２ 第３無機封止層
１１３ ブラックマトリックス層
１１４ カラーフィルム層
１１５ 保護カバープレート
１２２ 駆動回路
１２３ 第１発光制御回路
１２４ 第２発光制御回路
１２６ データ書き込み回路
１２７ 記憶回路
１２８ 補償回路
１２９ リセット回路
１３１ 制御端子
１３２ 第１端子
１３３ 第２端子
１３４ 第１端子
１３５ 第２端子
１０２０ 光透過部
１０２１ 活性層
１０２２ ゲート
１０２３ ソース
１０２４ ドレイン
１０２５ 第２ゲート絶縁層
１０２６ 層間絶縁層
１０２７ パッシベーション層
１０４１ 本体部
１０４２ 接続部
１０４３ 接続電極
１０８１ サブ画素開口部
１１３１ 第１光透過開口部
１１３２ 第２光透過開口部
１１３２Ａ 第１光透過サブ開口部
１１３２Ｂ 第２光透過サブ開口部
１１３２Ｃ 第３光透過サブ開口部
１１３２Ｄ 第４光透過サブ開口部
１１４１ カラーフィルムパターン
１１４１Ａ 第１カラーフィルムパターン
１１４１Ｂ 第２カラーフィルムパターン
１１４１Ｃ 第３カラーフィルムパターン
１１４１Ｄ 第４カラーフィルムパターン

Claims (36)

  1. アレイ状に配列された複数のサブ画素を有し、且つベース基板と、前記ベース基板上に設置される駆動回路層と、前記駆動回路層の前記ベース基板から離れる一方側に設置される発光デバイス層と、前記発光デバイス層の前記ベース基板から離れる一方側に設置されるブラックマトリックス層とを含む表示基板であって、
    前記複数のサブ画素のそれぞれは、前記駆動回路層に設置される画素駆動回路、及び前記発光デバイス層に設置される発光デバイスを含み、前記画素駆動回路は前記発光デバイスを駆動するように構成され、
    前記ブラックマトリックス層は、前記ベース基板の板面に垂直な方向において前記複数のサブ画素の発光デバイスをそれぞれ露出させる複数の第１光透過開口部、及び前記複数の第１光透過開口部の間に位置する複数の第２光透過開口部を有し、
    前記駆動回路層は複数の光透過部を含み、前記複数の第２光透過開口部のそれぞれは前記複数の光透過部の少なくとも１つと対応して設置されることで、前記表示基板の板面に対して所定の角度範囲での光を透過させることに用いられる表示基板。
  2. 前記複数のサブ画素は第１サブ画素及び第２サブ画素を含み、前記複数の光透過部は、前記第１サブ画素の画素駆動回路が有する第１光透過部、及び前記第２サブ画素の画素駆動回路が有する第２光透過部を含み、
    前記ベース基板の板面に垂直な方向において、前記複数の第２光透過開口部は、前記第１光透過部と少なくとも部分的に重なる第１光透過サブ開口部、及び前記第２光透過部と少なくとも部分的に重なる第２光透過サブ開口部を含み、
    前記ベース基板の板面に平行する方向において、前記第１光透過サブ開口部の平面形状は前記第２光透過サブ開口部の平面形状と異なる請求項１に記載の表示基板。
  3. 前記第１光透過サブ開口部の面積と前記第２光透過サブ開口部の面積との比は２以上である請求項２に記載の表示基板。
  4. 前記第１光透過サブ開口部の面積と前記第２光透過サブ開口部の面積との比の範囲は（３～４）：１である請求項３に記載の表示基板。
  5. 前記複数のサブ画素は第３サブ画素をさらに含み、前記第３サブ画素の画素駆動回路は第３光透過部を有し、前記ベース基板の板面に垂直な方向において、前記複数の第２光透過開口部は前記第３光透過部と少なくとも部分的に重なる第３光透過サブ開口部をさらに含み、
    前記ベース基板の板面に平行する方向において、前記第３光透過サブ開口部の平面形状は前記第１光透過サブ開口部及び前記第２光透過サブ開口部の平面形状と異なり、前記第３光透過サブ開口部の面積は前記第２光透過サブ開口部の面積よりも大きく、且つ前記第１光透過サブ開口部の面積にほぼ等しい請求項３又は４に記載の表示基板。
  6. 前記第１光透過サブ開口部の面積と、前記第２光透過サブ開口部の面積と、前記第３光透過サブ開口部の面積との比の範囲は（３～４）：１：（３～４）である請求項５に記載の表示基板。
  7. 前記複数のサブ画素は第４サブ画素をさらに含み、前記第４サブ画素の画素駆動回路は第４光透過部を有し、前記ベース基板の板面に垂直な方向において、前記複数の第２光透過開口部は前記第４光透過部と少なくとも部分的に重なる第４光透過サブ開口部をさらに含み、
    前記ベース基板の板面に平行する方向において、前記第４光透過サブ開口部の平面形状は前記第１光透過サブ開口部、前記第２光透過サブ開口部及び前記第３光透過サブ開口部の平面形状と異なり、前記第４光透過サブ開口部の面積は前記第３光透過サブ開口部の面積及び前記第１光透過サブ開口部の面積よりも小さく、且つ前記第２光透過サブ開口部の面積よりも大きい請求項５又は６に記載の表示基板。
  8. 前記第１光透過サブ開口部と、前記第２光透過サブ開口部と、前記第３光透過サブ開口部と、前記第４光透過サブ開口部との面積の比の範囲は（３～４）：１：（３～４）：（２．５～３．５）である請求項７に記載の表示基板。
  9. 前記複数の第２光透過開口部は複数行複数列にアレイ状に配列される請求項１～８のいずれかに記載の表示基板。
  10. 前記第１サブ画素は赤サブ画素であり、前記第２サブ画素は緑サブ画素であり、前記第３サブ画素は青サブ画素であり、前記第４サブ画素は緑サブ画素であり、
    １つの第１サブ画素、１つの第２サブ画素、１つの第３サブ画素及び１つの第４サブ画素を１つの繰り返し単位とし、複数の繰り返し単位は前記ベース基板上にアレイ状に配列される請求項７又は８に記載の表示基板。
  11. カラーフィルム層をさらに含み、前記カラーフィルム層は前記複数の第１光透過開口部をそれぞれ被覆する複数のカラーフィルムパターンを含み、
    前記ベース基板の板面に垂直な方向において、前記複数のカラーフィルムパターンは、前記第１サブ画素の発光デバイスと少なくとも部分的に重なる第１カラーフィルムパターン、及び前記第２サブ画素の発光デバイスと少なくとも部分的に重なる第２カラーフィルムパターンを含み、
    前記ベース基板の板面に平行する方向において、前記第１カラーフィルムパターンの平面形状は前記第２カラーフィルムパターンの平面形状と異なり、且つ前記第１カラーフィルムパターンの面積は前記第２カラーフィルムパターンの面積よりも大きい請求項１０に記載の表示基板。
  12. 前記第１カラーフィルムパターンの面積と前記第２カラーフィルムパターンの面積との比の範囲は（１～１．５）：１である請求項１１に記載の表示基板。
  13. 前記第１カラーフィルムパターンはほぼ矩形であり、前記第２カラーフィルムパターンはほぼ半楕円形である請求項１１又は１２に記載の表示基板。
  14. 前記複数のカラーフィルムパターンは前記第３サブ画素の発光デバイスと少なくとも部分的に重なる第３カラーフィルムパターンをさらに含み、
    前記ベース基板の板面に平行する方向において、前記第３カラーフィルムパターンの平面形状は前記第１カラーフィルムパターン及び前記第２カラーフィルムパターンの平面形状と異なり、前記第３カラーフィルムパターンの面積は前記第１カラーフィルムパターンの面積及び前記第２カラーフィルムパターンの面積よりも大きい請求項１１～１３のいずれかに記載の表示基板。
  15. 前記第１カラーフィルムパターンの面積と、前記第２カラーフィルムパターンの面積と、前記第３カラーフィルムパターンの面積との比の範囲は（１～１．５）：１：（１～１．６）である請求項１４に記載の表示基板。
  16. 前記ベース基板の板面に垂直な方向において、前記複数のカラーフィルムパターンは前記第４サブ画素の発光デバイスと少なくとも部分的に重なる第４カラーフィルムパターンをさらに含み、
    前記ベース基板の板面に平行する方向において、前記第４カラーフィルムパターンの平面形状は前記第２カラーフィルムパターンの平面形状とほぼ同じであり、前記第４カラーフィルムパターンの面積は前記第２カラーフィルムパターンの面積にほぼ等しい請求項１４又は１５に記載の表示基板。
  17. 前記ベース基板の板面に垂直な方向において、前記第４カラーフィルムパターンは前記第４光透過サブ開口部と部分的に重なる請求項１６に記載の表示基板。
  18. 前記複数のカラーフィルムパターンのエッジと前記複数の第２光透過開口部のエッジとの最小距離は１μｍ～５μｍである請求項１１～１７のいずれかに記載の表示基板。
  19. 前記駆動回路層の前記ベース基板から離れる一方側に設置される平坦化層と、前記平坦化層の前記ベース基板から離れる一方側に位置し、複数のサブ画素開口部を含む画素定義層とをさらに含み、
    前記発光デバイスは、前記ベース基板から離れる方向において順に積層して設置される第１電極層、発光材料層、及び第２電極層を含み、前記第１電極層は前記平坦化層の前記ベース基板から離れる一方側に設置され、前記画素定義層は前記第１電極層の前記ベース基板から離れる一方側に設置され、且つ前記複数のサブ画素開口部は前記複数のサブ画素の発光デバイスの第１電極層をそれぞれ露出させ、
    同一のサブ画素に対応する１つの第１光透過開口部及び１つのサブ画素開口部については、前記第１光透過開口部の平面形状は前記サブ画素開口部の平面形状とほぼ同じである請求項１１～１８のいずれかに記載の表示基板。
  20. 前記サブ画素開口部の前記ベース基板での正投影は前記第１光透過開口部の前記ベース基板での正投影と完全に重なり、又は
    前記サブ画素開口部の前記ベース基板での正投影は前記第１光透過開口部の前記ベース基板での正投影内部に位置する請求項１９に記載の表示基板。
  21. 同一のサブ画素に対応する１つのカラーフィルムパターン及び１つのサブ画素開口部については、前記カラーフィルムパターンの平面形状は前記サブ画素開口部の平面形状と異なる請求項１９又は２０に記載の表示基板。
  22. 前記複数の第２光透過開口部の少なくとも一部のエッジはそれに隣接するカラーフィルムパターンのエッジの少なくとも一部に平行する請求項２１に記載の表示基板。
  23. 前記第１電極層は、本体部及び前記画素駆動回路に電気的に接続されるように構成される接続部を含み、前記サブ画素開口部の前記ベース基板での正投影は前記本体部の前記ベース基板での正投影内部に位置する請求項１９～２２のいずれかに記載の表示基板。
  24. 前記平坦化層の前記ベース基板に近い一方側に設置される複数の接続電極をさらに含み、前記複数のサブ画素の発光デバイスの第１電極層はそれぞれ前記平坦化層における複数のビアホールを介して前記複数の接続電極に電気的に接続され、前記複数の接続電極は前記複数のサブ画素の画素駆動回路に電気的に接続され、
    前記ベース基板の板面に垂直な方向において、前記接続電極は前記第１電極層の接続部と少なくとも部分的に重なる請求項２３に記載の表示基板。
  25. 前記画素駆動回路層は電源線をさらに含み、前記ベース基板の板面に垂直な方向において、前記電源線は前記第１電極層の本体部と少なくとも部分的に重なる請求項２４に記載の表示基板。
  26. 前記発光デバイス層と前記ブラックマトリックス層との間に設置されるタッチ構造をさらに含み、前記タッチ構造は、前記複数のサブ画素の少なくとも一部の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる請求項２３～２５のいずれかに記載の表示基板。
  27. 前記タッチ構造は複数本の第１配線により形成される第１パターンを含む第１導電層を含み、
    前記ベース基板の板面に垂直な方向において、前記第１パターンは、前記複数のサブ画素の少なくとも一部の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる請求項２６に記載の表示基板。
  28. 前記ベース基板の板面に垂直な方向において、前記第１パターンは、前記第１サブ画素及び前記第３サブ画素の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる請求項２７に記載の表示基板。
  29. 前記タッチ構造は前記第１導電層の前記ベース基板から離れる一方側に設置される第２導電層をさらに含み、前記第２導電層は複数本の第２配線により形成される第２パターンを含み、
    前記ベース基板の板面に垂直な方向において、前記第２パターンは、前記複数のサブ画素の少なくとも一部の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる請求項２７又は２８に記載の表示基板。
  30. 前記ベース基板の板面に垂直な方向において、前記第２パターンは、前記第１サブ画素、前記第２サブ画素及び前記第３サブ画素の発光デバイスの第１電極層の接続部と少なくとも部分的に重なる請求項２９に記載の表示基板。
  31. 前記ベース基板の板面に垂直な方向において、前記第１パターン及び前記第２パターンは前記複数の第２光透過開口部と重ならない請求項２９又は３０に記載の表示基板。
  32. 前記ベース基板の板面に垂直な方向において、前記複数のカラーフィルムパターンの少なくとも一部は前記第１パターン及び前記第２パターンと部分的に重なる請求項２９～３１のいずれかに記載の表示基板。
  33. 前記複数のカラーフィルムパターンの少なくとも一部のエッジは前記複数本の第１配線及び前記複数本の第２配線の一部の配線に平行する請求項２９～３２のいずれかに記載の表示基板。
  34. 前記ベース基板の板面に平行する方向において、前記第１サブ画素に対応するサブ画素開口部の面積は前記第２サブ画素に対応するサブ画素開口部の面積よりも大きく、
    前記ベース基板の板面に垂直な方向において、前記第１サブ画素に対応する第１カラーフィルムパターンと前記第１パターン及び前記第２パターンとの重なり面積は、前記第２サブ画素に対応する第２カラーフィルムパターンと前記第１パターン及び前記第２パターンとの重なり面積よりも大きい請求項２９～３３のいずれかに記載の表示基板。
  35. 請求項１～３４のいずれかに記載の表示基板を含む表示装置。
  36. テクスチャータッチ面及び画像センサアレイをさらに含み、
    前記画像センサアレイは前記駆動回路層の前記発光デバイス層から離れる一方側に設置され、複数の画像センサを含み、前記複数の画像センサは、前記発光デバイス層の複数の発光デバイスから発され且つ前記テクスチャータッチ面のテクスチャーにより反射され、且つ前記複数の第２光透過開口部を通過し、前記複数の画像センサに達する光を受けることで、テクスチャーを収集することに用いられるように構成される請求項３５に記載の表示装置。
JP2022558522A 2021-01-26 2021-11-04 表示基板及び表示装置 Pending JP2024503953A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
PCT/CN2021/073725 WO2022160087A1 (zh) 2021-01-26 2021-01-26 显示面板和显示装置
CNPCT/CN2021/073725 2021-01-26
PCT/CN2021/094676 WO2022241679A1 (zh) 2021-05-19 2021-05-19 触控结构以及显示面板
CNPCT/CN2021/094676 2021-05-19
CN202110726490.3A CN114792707A (zh) 2021-01-26 2021-06-29 显示基板以及显示装置
CN202110726490.3 2021-06-29
PCT/CN2021/128699 WO2022160840A1 (zh) 2021-01-26 2021-11-04 显示基板以及显示装置

Publications (1)

Publication Number Publication Date
JP2024503953A true JP2024503953A (ja) 2024-01-30

Family

ID=79821964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022558522A Pending JP2024503953A (ja) 2021-01-26 2021-11-04 表示基板及び表示装置

Country Status (6)

Country Link
US (1) US20230354680A1 (ja)
EP (2) EP4095924B1 (ja)
JP (1) JP2024503953A (ja)
KR (1) KR20230132432A (ja)
CN (4) CN114792707A (ja)
WO (1) WO2022160840A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022160087A1 (zh) * 2021-01-26 2022-08-04 京东方科技集团股份有限公司 显示面板和显示装置
WO2023206212A1 (zh) * 2022-04-28 2023-11-02 京东方科技集团股份有限公司 显示面板和显示装置
CN114824142B (zh) 2022-05-23 2023-08-08 重庆惠科金渝光电科技有限公司 显示面板及显示装置
CN115020619B (zh) * 2022-07-08 2024-02-13 武汉华星光电半导体显示技术有限公司 显示面板及移动终端
KR20240015811A (ko) * 2022-07-27 2024-02-06 삼성디스플레이 주식회사 발광 표시 장치
WO2024020864A1 (zh) * 2022-07-27 2024-02-01 京东方科技集团股份有限公司 显示基板和显示装置
WO2024044971A1 (zh) * 2022-08-30 2024-03-07 京东方科技集团股份有限公司 显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110181587A1 (en) * 2010-01-22 2011-07-28 Sony Corporation Image display device having imaging device
KR102534107B1 (ko) * 2016-03-24 2023-05-19 삼성디스플레이 주식회사 표시 장치
CN108288681B (zh) * 2018-01-11 2021-01-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN109144311B (zh) * 2018-07-26 2022-06-07 京东方科技集团股份有限公司 显示基板、指纹识别方法、触控显示装置
KR102651733B1 (ko) * 2018-12-20 2024-03-28 엘지디스플레이 주식회사 표시장치
CN110211975B (zh) * 2019-06-27 2022-02-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN110416272B (zh) * 2019-07-31 2021-11-02 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN111326560B (zh) * 2020-01-23 2023-08-22 京东方科技集团股份有限公司 显示基板和显示装置
CN111312792B (zh) * 2020-03-04 2022-11-25 上海天马微电子有限公司 显示面板和显示装置
CN111599846B (zh) * 2020-05-29 2023-02-07 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN112259584B (zh) * 2020-10-20 2024-04-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20230354680A1 (en) 2023-11-02
CN215578574U (zh) 2022-01-18
CN116916707A (zh) 2023-10-20
EP4095924B1 (en) 2024-05-08
CN114792707A (zh) 2022-07-26
EP4095924A4 (en) 2023-09-06
EP4362633A2 (en) 2024-05-01
WO2022160840A1 (zh) 2022-08-04
CN115280511B (zh) 2023-06-30
CN115280511A (zh) 2022-11-01
KR20230132432A (ko) 2023-09-15
EP4095924A1 (en) 2022-11-30

Similar Documents

Publication Publication Date Title
JP2024503953A (ja) 表示基板及び表示装置
CN111326560B (zh) 显示基板和显示装置
CN215834552U (zh) 显示基板以及显示装置
CN114373774A (zh) 显示基板及其制备方法、显示装置
CN113196494B (zh) 显示基板及其制备方法、显示装置
CN112086484A (zh) 显示设备
US20240179989A1 (en) Display substrate and display device
CN218998740U (zh) 显示面板及显示装置
CN115715121A (zh) 显示面板及其制备方法、显示装置
CN114094030A (zh) 显示基板及其制备方法、显示面板、显示装置
WO2023184163A1 (zh) 显示基板及显示装置
US20230359300A1 (en) Touch Display Substrate, Manufacturing Method Therefor, and Touch Display Device
US20240164173A1 (en) Display Panel, Manufacturing Method Thereof, and Display Device
WO2023035178A1 (zh) 显示基板及显示装置
WO2023122888A1 (zh) 显示基板及其制备方法、显示装置
WO2023137663A1 (zh) 显示基板和显示装置
CN115668346A (zh) 显示基板及其制备方法、显示装置
CN117311536A (zh) 触控显示结构及显示装置
CN115769375A (zh) 显示基板和显示装置
CN115529844A (zh) 显示基板及其制备方法、显示装置
CN117396928A (zh) 显示基板和显示装置