CN116916707A - 显示基板以及显示装置 - Google Patents

显示基板以及显示装置 Download PDF

Info

Publication number
CN116916707A
CN116916707A CN202310628774.8A CN202310628774A CN116916707A CN 116916707 A CN116916707 A CN 116916707A CN 202310628774 A CN202310628774 A CN 202310628774A CN 116916707 A CN116916707 A CN 116916707A
Authority
CN
China
Prior art keywords
light
sub
substrate
pixel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310628774.8A
Other languages
English (en)
Inventor
李硕
郭丹
胡耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2021/073725 external-priority patent/WO2022160087A1/zh
Priority claimed from PCT/CN2021/094676 external-priority patent/WO2022241679A1/zh
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116916707A publication Critical patent/CN116916707A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optical Filters (AREA)

Abstract

一种显示基板以及显示装置，该显示基板具有阵列排布的多个子像素，且包括衬底基板、驱动电路层、发光器件层以及黑矩阵层。每个子像素包括设置在驱动电路层中的像素驱动电路以及设置在发光器件层中的发光器件，黑矩阵层具有在垂直于衬底基板的板面的方向上分别暴露多个子像素的发光器件的多个第一透光开口以及位于多个第一透光开口之间的多个第二透光开口；多个子像素包括第一子像素和第二子像素，驱动电路层包括多个透光部分，多个第二透光开口中的每个与多个透光部分中的至少一个对应设置，以用于透过与显示基板的板面呈预定角度范围的光。该显示基板还包括设置在发光器件层和黑矩阵层之间的触控结构。

Description

显示基板以及显示装置
交叉引用
本申请是申请日为2021年11月4日、申请号为202180016551.5的发明专利申请的分案申请。申请号为202180016551.5的发明专利申请要求于2021年11月4日递交的国际申请第PCT/CN2021/128699号的优先权、2021年1月26日递交的国际申请第PCT/CN2021/073725号的优先权、2021年5月19日递交的国际申请第PCT/CN2021/094676号的优先权以及2021年6月29日递交的中国专利申请第202110726490.3号的优先权，在此全文引用上述中国专利申请公开的内容以作为本申请的一部分。
技术领域
本公开的实施例涉及一种显示基板以及显示装置。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示装置具有自发光、对比度高、清晰度高、视角宽、功耗低、响应速度快、以及制造成本低等一系列优势，已经成为新一代显示装置的重点发展方向之一，因此受到越来越多的关注。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板具有阵列排布的多个子像素，且包括衬底基板、设置在所述衬底基板上的驱动电路层、设置在所述驱动电路层的远离所述衬底基板一侧的发光器件层以及设置在所述发光器件层远离所述衬底基板一侧的黑矩阵层。所述多个子像素的每个包括设置在所述驱动电路层中的像素驱动电路以及设置在所述发光器件层中的发光器件，所述像素驱动电路配置为驱动所述发光器件，所述发光器件包括在远离所述衬底基板的方向上依次叠层设置的第一电极层、发光材料层和第二电极层，所述第一电极层包括主体部和连接部，所述连接部配置为与所述像素驱动电路电连接；所述黑矩阵层具有在垂直于所述衬底基板的板面的方向上分别暴露所述多个子像素的发光器件的多个第一透光开口以及位于所述多个第一透光开口之间的多个第二透光开口；所述驱动电路层包括多个透光部分，所述多个第二透光开口中的每个与所述多个透光部分中的至少一个对应设置，以用于透过与所述显示基板的板面呈预定角度范围的光；所述显示基板还包括设置在所述发光器件层和所述黑矩阵层之间的触控结构，所述触控结构包括由多条走线形成的网格图案，在垂直于所述衬底基板的板面的方向上，所述网格图案与所述多个子像素中至少部分的发光器件的第一电极层的连接部至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述触控结构包括第一导电层，所述第一导电层包括由多条第一走线形成的第一图案；在垂直于所述衬底基板的板面的方向上，所述第一图案与所述多个子像素中至少部分的发光器件的第一电极层的连接部至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的板面的方向上，所述第一图案与所述第一子像素和所述第三子像素的发光器件的第一电极层的连接部至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述触控结构还包括设置在所述第一导电层远离所述衬底基板一侧的第二导电层，所述第二导电层包括由多条第二走线形成的第二图案，在垂直于所述衬底基板的板面的方向上，所述第二图案与所述多个子像素中至少部分的发光器件的第一电极层的连接部至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的板面的方向上，所述第二图案与所述第一子像素、所述第二子像素和所述第三子像素的发光器件的第一电极层的连接部至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，在垂直于所述衬底基板的板面的方向上，所述第一图案和所述第二图案与所述多个第二透光开口不重叠。
例如，本公开至少一实施例提供的显示基板中，所述显示基板还包括彩膜层，其中，所述彩膜层包括多个彩膜图案，分别覆盖所述多个第一透光开口；在垂直于所述衬底基板的板面的方向上，所述多个彩膜图案中的至少部分与所述第一图案和所述第二图案部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述显示基板还包括彩膜层，其中，所述彩膜层包括多个彩膜图案，分别覆盖所述多个第一透光开口；所述多个彩膜图案中的至少部分的边缘与所述多条第一走线和所述多条第二走线中的部分走线平行。
例如，本公开至少一实施例提供的显示基板中，所述显示基板还包括彩膜层，其中，所述彩膜层包括多个彩膜图案，分别覆盖所述多个第一透光开口；在平行于所述衬底基板的板面的方向上，所述第一子像素对应的子像素开口的面积大于所述第二子像素对应的子像素开口的面积，在垂直于所述衬底基板的板面的方向上，所述第一子像素对应的第一彩膜图案与所述第一图案和所述第二图案的重叠面积，比所述第二子像素对应的第二彩膜图案与所述第一图案和所述第二图案的重叠面积大。
例如，本公开至少一实施例提供的显示基板中，所述多个子像素包括第一子像素和第二子像素，所述多个透光部分包括所述第一子像素的像素驱动电路具有的第一透光部分和所述第二子像素的像素驱动电路具有的第二透光部分，在垂直于所述衬底基板的板面的方向上，所述多个第二透光开口包括与所述第一透光部分至少部分重叠的第一透光子开口以及与所述第二透光部分至少部分重叠的第二透光子开口。
例如，本公开至少一实施例提供的显示基板中，所述多个子像素还包括第三子像素，所述第三子像素的像素驱动电路具有第三透光部分，在垂直于所述衬底基板的板面的方向上，所述多个第二透光开口还包括与所述第三透光部分至少部分重叠的第三透光子开口。
例如，本公开至少一实施例提供的显示基板中，所述多个第二透光开口阵列排布为多行多列。
本公开至少一实施例提供一种显示基板，该显示基板具有阵列排布的多个子像素，且包括衬底基板、设置在所述衬底基板上的驱动电路层、设置在所述驱动电路层的远离所述衬底基板一侧的发光器件层以及设置在所述发光器件层远离所述衬底基板一侧的黑矩阵层，所述多个子像素的每个包括设置在所述驱动电路层中的像素驱动电路以及设置在所述发光器件层中的发光器件，所述像素驱动电路配置为驱动所述发光器件；所述黑矩阵层具有在垂直于所述衬底基板的板面的方向上分别暴露所述多个子像素的发光器件的多个第一透光开口以及位于所述多个第一透光开口之间的多个第二透光开口；所述驱动电路层包括多个透光部分，所述多个第二透光开口中的每个与所述多个透光部分中的至少一个对应设置，以用于透过与所述显示基板的板面呈预定角度范围的光；所述多个子像素包括第一子像素和第二子像素，所述多个透光部分包括所述第一子像素的像素驱动电路具有的第一透光部分和所述第二子像素的像素驱动电路具有的第二透光部分，在垂直于所述衬底基板的板面的方向上，所述多个第二透光开口包括与所述第一透光部分至少部分重叠的第一透光子开口以及与所述第二透光部分至少部分重叠的第二透光子开口；所述显示基板还包括彩膜层，其中，所述彩膜层包括多个彩膜图案，分别覆盖所述多个第一透光开口；在垂直于所述衬底基板的板面的方向上，所述多个彩膜图案包括与所述第一子像素的发光器件至少部分重叠的第一彩膜图案以及与所述第二子像素的发光器件至少部分重叠的第二彩膜图案，在平行于所述衬底基板的板面的方向上，所述第一彩膜图案的面积大于所述第二彩膜图案的面积，所述第一彩膜图案的面积与所述第二彩膜图案的面积的比值范围为(1～1.5):1。
例如，本公开至少一实施例提供的显示基板中，所述多个子像素还包括第三子像素，所述第三子像素的像素驱动电路具有第三透光部分，在垂直于所述衬底基板的板面的方向上，所述多个第二透光开口还包括与所述第三透光部分至少部分重叠的第三透光子开口；所述多个彩膜图案还包括与所述第三子像素的发光器件至少部分重叠的第三彩膜图案；在平行于所述衬底基板的板面的方向上，所述第一彩膜图案的面积、所述第二彩膜图案的面积以及所述第三彩膜图案的面积的比值范围为(1～1.5):1:(1～1.6)。
例如，本公开至少一实施例提供的显示基板中，所述多个彩膜图案的边缘与所述多个第二透光开口的边缘的最小距离为1μm-5μm。
例如，本公开至少一实施例提供的显示基板中，该显示基板还包括设置在所述驱动电路层的远离所述衬底基板一侧的平坦化层和位于所述平坦化层的远离所述衬底基板一侧的像素界定层，其中，所述像素界定层包括多个子像素开口，所述发光器件包括在远离所述衬底基板的方向上依次叠层设置的第一电极层、发光材料层和第二电极层，所述第一电极层设置在所述平坦化层的远离所述衬底基板的一侧，所述像素界定层设置在所述第一电极层的远离所述衬底基板的一侧，且所述多个子像素开口分别暴露所述多个子像素的发光器件的第一电极层。
例如，本公开至少一实施例提供的显示基板中，对于与同一子像素对应的一个第一透光开口和一个子像素开口，所述第一透光开口的平面形状与所述子像素开口的平面形状基本相同，所述子像素开口在所述衬底基板上的正投影与所述第一透光开口在所述衬底基板上的正投影完全重叠，或者所述子像素开口在所述衬底基板上的正投影位于所述第一透光开口在所述衬底基板上的正投影内部。
例如，本公开至少一实施例提供的显示基板中，对于与同一子像素对应的一个彩膜图案和一个子像素开口，所述彩膜图案的平面形状与所述子像素开口的平面形状不相同。
例如，本公开至少一实施例提供的显示基板中，所述多个第二透光开口的至少部分边缘与其相邻的彩膜图案的边缘的至少部分平行。
例如，本公开至少一实施例提供的显示基板中，所述第一电极层包括主体部和连接部，所述连接部配置为与所述像素驱动电路电连接，所述子像素开口在所述衬底基板上的正投影位于所述主体部在所述衬底基板上的正投影内部。
例如，本公开至少一实施例提供的显示基板中，该显示基板还包括设置在所述平坦化层靠近所述衬底基板一侧的多个连接电极，所述多个子像素的发光器件的第一电极层分别通过所述平坦化层中的多个过孔与所述多个连接电极电连接，所述多个连接电极与所述多个子像素的像素驱动电路电连接，在垂直于所述衬底基板的板面的方向上，所述连接电极与所述第一电极层的连接部至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述像素驱动电路层还包括电源线，在垂直于所述衬底基板的板面的方向上，所述电源线与所述第一电极层的主体部至少部分重叠。
本公开至少一实施例提供一种显示装置，该显示装置包括本公开实施例提供的显示基板。
例如，本公开至少一实施例提供的显示装置还包括纹路触摸表面以及图像传感器阵列，其中，所述图像传感器阵列设置在所述驱动电路层的远离所述发光器件层的一侧，包括多个图像传感器，所述多个图像传感器配置为可接收从所述发光器件层中的多个发光器件发出的且经在所述纹路触摸表面的纹路反射，并通过所述多个第二透光开口，达到所述多个图像传感器的光以用于纹路采集。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本公开至少一实施例提供的显示基板的平面示意图；
图2A为本公开至少一实施例提供的显示基板的截面示意图；
图2B为本公开至少一实施例提供的显示基板的另一截面示意图；
图3为本公开至少一实施例提供的显示基板中黑矩阵层和彩膜层的平面示意图；
图4为本公开至少一实施例提供的显示基板中黑矩阵层的平面示意图；
图5为本公开至少一实施例提供的显示基板中一个子像素对应的第一透光开口和第一电极层的平面示意图；
图6为本公开至少一实施例提供的显示基板的再一截面示意图；
图7A为本公开至少一实施例提供的显示基板中触控结构的第一导电层的平面示意图；
图7B为本公开至少一实施例提供的显示基板中触控结构的第二导电层的平面示意图；
图8为本公开至少一实施例提供的显示基板中触控结构的第一导电层和第二导电层叠层的平面示意图；
图9A为本公开至少一实施例提供的显示基板中触控结构和黑矩阵层叠层的平面示意图；
图9B为本公开至少一实施例提供的显示基板中多个彩膜图案与第一图案和第二图案叠层的平面示意图；
图10A为本公开至少一实施例提供的显示基板第一子像素的平面示意图；
图10B为本公开至少一实施例提供的显示基板第二子像素和第四子像素的平面示意图；
图10C为本公开至少一实施例提供的显示基板第三子像素的平面示意图；
图11A为本公开至少一实施例提供的显示基板的像素驱动电路的示意图；
图11B为本公开至少一实施例提供的显示基板的另一像素驱动电路的示意图；
图12～图18B为本公开至少一实施例提供的一种显示基板的各个功能层的部分平面示意图以及各个功能层依次叠层后的部分平面示意图；以及
图19为本公开至少一实施例提供的一种显示装置的截面示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
为了防止屏幕反光，传统的OLED显示基板通常通过在显示基板上贴上一层偏光片，来提升显示基板在环境光下的使用舒适度。但是，本公开的发明人发现，偏光片的透过率通常只有40％左右，导致显示基板的光取出率较低，进而导致显示基板的功耗较高。
在一些实施例中，可以采用COE(Cover film On Encapsulation)技术，即利用彩膜(color film，CF)取代偏光片的技术，来提高显示基板的光取出率，并且该技术有利于显示基板向高集成度、轻薄化方向发展。在COE技术中，显示基板上形成有黑矩阵层，黑矩阵层对应子像素的发光器件的位置具有透光开口，以透过子像素的发光器件发出的光，该透光开口中设置上述彩膜，此时，黑矩阵层可以吸光，进而可以遮挡显示基板中的部分金属，降低显示基板的光反射率，但同时，显示基板的非显示侧通常设置有感光元件，例如图像传感器等，用于实现指纹识别等功能，此时显示基板也需要有一定的透光率，以将从显示基板显示侧射入的信号光能够透过显示基板达到显示基板的非显示侧。
例如，黑矩阵层中还形成有用于指纹识别等信号光通过的多个小孔，这些小孔通常呈形状规则、大小基本相同的形状，例如呈矩形或者圆形，以便信号光通过。但是，本公开的发明人发现，呈现矩形或圆形的这些小孔在制备过程中难以实现，例如工艺精度难以掌控，导致这些小孔会与用于透过子像素的发光器件发出的光的透光开口距离太近或者与透光开口连通，从而影响显示基板的显示效果。
本公开至少一实施例提供一种显示基板以及显示装置，该显示基板具有阵列排布的多个子像素，且包括衬底基板、设置在衬底基板上的驱动电路层、设置在驱动电路层的远离衬底基板一侧的发光器件层以及设置在发光器件层远离衬底基板一侧的黑矩阵层。多个子像素的每个包括设置在驱动电路层中的像素驱动电路以及设置在发光器件层中的发光器件，像素驱动电路配置为驱动发光器件，黑矩阵层具有在垂直于衬底基板的板面的方向上分别暴露多个子像素的发光器件的多个第一透光开口以及位于多个第一透光开口之间的多个第二透光开口；驱动电路层包括多个透光部分，多个第二透光开口中的每个与多个透光部分中的至少一个对应设置，以用于透过与显示基板的板面呈预定角度范围的光。
在本公开实施例提供的上述显示基板中，用于纹路识别等功能的信号光可依次通过多个第二透光开口和多个透光部分达到设置在显示基板背侧的例如图像传感器等感光元件，以供感光元件进行工作，例如进行纹路识别等。
例如，多个子像素包括第一子像素和第二子像素，第一子像素的像素驱动电路具有第一透光部分，第二子像素的像素驱动电路具有第二透光部分，在垂直于衬底基板的板面的方向上，多个第二透光开口包括与第一透光部分至少部分重叠的第一透光子开口以及与第二透光部分至少部分重叠的第二透光子开口，在平行于衬底基板的板面的方向上，第一透光子开口的平面形状与第二透光子开口的平面形状不同，例如，第一透光子开口的面积与第二透光子开口的面积之比大于等于2。
在本公开实施例提供的上述显示基板中，由于不同的子像素的发光器件的大小、尺寸以及设置位置有所不同，通过将不同的子像素对应设置不同形状、尺寸的第二透光开口，可以充分针对不同的子像素的差异，设计不同第二透光开口，以使第二透光开口在充分实现光透过的同时，还可以保持原有的子像素的设置方式，并有利于制造过程，提高工艺精度，进而提高显示基板的制备良率，提高显示基板的显示效果。
下面通过几个具体的示例对本公开实施例提供的显示基板以及显示装置进行说明。
本公开至少一实施例提供一种显示基板，图1示出了该显示基板的平面示意图，图2A示出了该显示基板的部分截面示意图。
如图1和图2A所示，该显示基板具有阵列排布的多个子像素，且包括衬底基板101、设置在衬底基板101上的驱动电路层102、设置在驱动电路层102的远离衬底基板101一侧的发光器件层以及设置在发光器件层远离衬底基板101一侧的黑矩阵层113。每个子像素包括设置在驱动电路层102中的像素驱动电路以及设置在发光器件层中的发光器件EM，像素驱动电路配置为驱动发光器件EM。
例如，如图2A所示，像素驱动电路包括至少一个薄膜晶体管TFT和存储电容Cst，薄膜晶体管TFT包括设置在衬底基板101上的有源层1021、栅极1022、源极1023和漏极1024等。薄膜晶体管TFT的源极1023与发光器件EM的第一电极层104电连接。存储电容Cst包括设置在衬底基板101上的第一电容电极C1和第二电容电极C2，第一电容电极C1与栅极1022同层设置，第二电容电极C2设置在第一电容电极C1的远离衬底基板101的一侧。
例如，如图2A所示，显示面板还可以包括设置在衬底基板101上的缓冲层103、设置在有源层1021上的第一栅绝缘层1024、设置在栅极1022和第一电容电极C1上的第二栅绝缘层1025、设置在第二电容电极CE2上的层间绝缘层1026、设置在源极1023和漏极1024上的钝化层1027等结构。
例如，像素驱动电路可以形成为2T1C(两个薄膜晶体管一个存储电容)、6T1C(六个薄膜晶体管一个存储电容)等结构，从而包括多个薄膜晶体管，该多个薄膜晶体管具有如图2A所示的薄膜晶体管相似或相同的叠层结构，图2A中仅示出了与发光器件直接连接的薄膜晶体管，该薄膜晶体管可以是驱动薄膜晶体管，也可以是发光控制薄膜晶体管等。
例如，图2B示出了本公开至少一实施例提供的显示基板的另一部分截面示意图。在该实施例中，如图2B所示，显示基板还包括连接电极1043，发光器件EM的第一电极层104通过连接电极1043与像素驱动电路电连接。此时，第一电极层104通过平坦化层109(稍后详细介绍)中的过孔VA与连接电极1043连接，连接电极1043通过另一平坦化层1091(稍后详细介绍)中的过孔与薄膜晶体管TFT的源极1023连接。例如，在垂直于衬底基板的板面的方向上，连接电极1043与第一电极层104的连接部1042(稍后介绍)至少部分重叠。对于图2B所示的显示基板的其他结构，可以参考图2A所示的显示基板，在此不再赘述。
需要注意的是，在本公开的实施例中，“同层设置”为两个或多个功能层(或结构层)在显示基板的层级结构中同层且同材料形成，即在制备工艺中，该两个或多个功能层(或结构层)可以由同一个材料层形成，且可以通过同一构图工艺形成所需要的图案和结构。
例如，黑矩阵层113具有在垂直于衬底基板101的板面的方向上分别暴露多个子像素的发光器件EM的多个第一透光开口1131以及位于多个第一透光开口1131之间的多个第二透光开口1132。多个第一透光开口1131分别用于透过多个子像素的发光器件EM发出的光，多个第二透光开口1132例如用于透过显示基板的非显示侧设置的感光器件，例如图像传感器所需的信号光。
例如，驱动电路层包括多个透光部分，多个第二透光开口1132中的每个与多个透光部分中的至少一个对应设置，以用于透过与显示基板的板面呈预定角度范围的光。例如，多个第二透光开口1132阵列排布为多行多列，相应地，多个透光部分也阵列排布为多行多列。
例如，如图1所示，多个子像素包括第一子像素P1和第二子像素P2，多个透光部分包括第一子像素P1的像素驱动电路具有的第一透光部分102A和第二子像素P2的像素驱动电路具有的第二透光部分102B，在垂直于衬底基板101的板面的方向上，多个第二透光开口1132包括与第一透光部分102A至少部分重叠的第一透光子开口1132A以及与第二透光部分102B至少部分重叠的第二透光子开口1132B。在平行于衬底基板101的板面的方向上，第一透光子开口1132A的平面形状与第二透光子开口1132B的平面形状不同。例如，在一些实施例中，第一透光子开口1132A的面积与第二透光子开口1132B的面积之比大于等于2。
例如，像素驱动电路的透光部分102A和102B等包括透光绝缘材料，该透光绝缘材料包括上述第一栅绝缘层1024、第二栅绝缘层1025、层间绝缘层1026、钝化层1027等绝缘层的透光绝缘材料。
例如，如图1所示，在一些示例中，第一透光子开口1132A的平面形状为异形，且具有与第一透光部分102A至少部分相似的轮廓，并且第一透光子开口1132A在衬底基板101上的正投影位于第一透光部分102A在衬底基板101上的正投影内部。例如，第二透光子开口1132B的平面形状基本呈矩形，并且第二透光子开口1132B在衬底基板101上的正投影位于第二透光部分102B在衬底基板101上的正投影内部。由此，第一透光部分102A与第一透光子开口1132A一起可透过与衬底基板101的板面呈一定角度的光，第二透光部分102B与第二透光子开口1132B一起可透过与衬底基板101的板面呈一定角度的光，这些光可透过至显示面板的非显示侧，以供显示面板非显示侧设置的感光器件，例如图像传感器进行工作。
例如，在一些实施例中，第一透光子开口1132A的面积与第二透光子开口1132B的面积的比值范围为(3～4):1，例如3:1、3.5:1或者3.8:1等。第二透光子开口1132B具有较小的面积可避让开第二子像素的像素驱动电路及其连接电路，以免信号光照射到这些电路产生反射以及对这些电路造成不良影响。
例如，在一些实施例中，如图1所示，多个子像素还包括第三子像素P3，第三子像素P3的像素驱动电路具有第三透光部分1132C，在垂直于衬底基板101的板面的方向上，多个第二透光开口1132还包括与第三透光部分1132C至少部分重叠的第三透光子开口102C，在平行于衬底基板101的板面的方向上，第三透光子开口102C的平面形状与第一透光子开口102A和第二透光子开口102B的平面形状不同，第三透光子开口102C的面积大于第二透光子开口102B的面积，且基本等于第一透光子开口102A的面积。例如，第三透光子开口102C的面积与第一透光子开口102A的面积的差异不大于第三透光子开口102C的面积的10％，例如，第三透光子开口102C的面积可以略大于或略小于第一透光子开口102A的面积。
例如，第三透光子开口1132C的平面形状为异形，即并非矩形、圆形等基本图形，且具有与第三透光部分102C至少部分相似的轮廓，并且第三透光子开口1132C在衬底基板101上的正投影位于第三透光部分102C在衬底基板101上的正投影内部。由此，第三透光部分102C与第三透光子开口1132C一起可透过与衬底基板101的板面呈一定角度的光，该光可透过至显示面板的非显示侧，以供显示面板非显示侧设置的感光器件，例如图像传感器进行工作。
例如，在一些实施例中，第一透光子开口1132A的面积、第二透光子开口1132B的面积和第三透光子开口1132C的面积的比值范围为(3～4)：1：(3～4)，例如3：1：3、3.5：1：3.5或者3.8：1：3.9等。
例如，在一些实施例中，如图1所示，多个子像素还包括第四子像素P4，第四子像素P4的像素驱动电路具有第四透光部分102D，在垂直于衬底基板101的板面的方向上，多个第二透光开口1132还包括与第四透光部分102D至少部分重叠的第四透光子开口1132D，在平行于衬底基板101的板面的方向上，第四透光子开口1132D的平面形状与第一透光子开口1132A、第二透光子开口1132B和第三透光子开口1132C的平面形状不同，第四透光子开口1132D的面积小于第三透光子开口1132C的面积和第一透光子开口1132A的面积，且大于第二透光子开口1132C的面积。
例如，第四透光子开口1132D的平面形状为异形，且具有与第四透光部分102D至少部分相似的轮廓，并且第四透光子开口1132D在衬底基板101上的正投影位于第四透光部分102D在衬底基板101上的正投影内部。由此，第四透光部分102D与第四透光子开口1132D一起可透过与衬底基板101的板面呈一定角度的光，该光可透过至显示面板的非显示侧，以供显示面板非显示侧设置的感光器件，例如图像传感器进行工作。
例如，在一些实施例中，第一透光子开口1132A、第二透光子开口1132B、第三透光子开口1132C和第四透光子开口1132D的面积的比值范围为(3～4):1:(3～4):(2.5～3.5)，例如3：1：3：2.5、3.5：1：3.5：3或者3.8：1：3.9：3.1等。
例如，在一些实施例中，上述第一子像素P1为红色子像素、第二子像素P2为绿色子像素，第三子像素P3为蓝色子像素，第四子像素P4为绿色子像素，以一个第一子像素P1、一个第二子像素P2，一个第三子像素P3和一个第四子像素P4为一个重复单元，多个重复单元在衬底基板101上阵列排布。
由此，每个重复单元中的多个子像素对应的第一透光子开口1132A、第二透光子开口1132B、第三透光子开口1132C和第四透光子开口1132D可充分针对各自子像素的结构进行排布，以在提高对信号光的透过率的同时，不会影响显示基板的显示效果。
例如，在一些实施例中，如图1所示，驱动电路层102还可以包括相互平行设置且周期排布的第一信号线S1和第二信号线S2，第一信号线S1和第二信号线S2配置为向多个子像素SP提供不同的电信号。
需要说明的是，考虑到实际生产中存在的工艺误差以及结构误差等，形成的信号线可能并非直线，例如具有凹凸不平的部分等，在本公开的实施例中，第一信号线S1和第二信号线S2“相互平行”可以指第一信号线S1和第二信号线S2的延伸方向之间形成的角度在15度范围内，而不一定是严格意义上的平行。
例如，如图1所示，多个第二透光开口1132在衬底基板101上的正投影分别位于一条第一信号线S1在衬底基板101上的正投影和与该一条第一信号线S1距离最近的一条第二信号线S2在衬底基板101上的正投影之间。
例如，在一些实施例中，第一信号线S1为发光控制信号线EMT，第二信号线为复位电压线VNT，稍后详细描述。
例如，在一些实施例中，多行多列的多个子像素包括第一子像素行SP1(图中示出为第一子像素行SP1包括一行子像素作为示例，在其他实施例中，第一子像素行SP1也可以包括多行子像素)和与该第一子像素行SP1相邻且位于该第一子像素行SP1下级(即位于第一子像素行SP1下一行或者在电路扫描时在第一子像素行SP1后扫描)的第二子像素行SP2(图中示出为第二子像素行SP2包括一行子像素作为示例，在其他实施例中，第二子像素行SP2也可以包括多行子像素)，该第一子像素行SP1的像素驱动电路共用一条发光控制信号线EMT1和一条复位电压线VNT1，该第二子像素行SP2的像素驱动电路共用一条发光控制信号线EMT2和一条复位电压线VNT2，此时，第一子像素行SP1的像素驱动电路共用的发光控制信号线EM1在衬底基板101上的正投影和第二子像素行SP2的像素驱动电路共用的复位电压在VNT2在衬底基板101上的正投影之间包括一行第二透光开口1132在衬底基板101上的正投影。
例如，如图1所示，多行多列的多个子像素还包括与第二子像素行SP2相邻且位于第二子像素行SP2下级的第三子像素行SP3(图中示出为第三子像素行SP3包括一行子像素作为示例，在其他实施例中，第三子像素行SP3也可以包括多行子像素)，该第三子像素行SP3的像素驱动电路共用一条发光控制信号线(图中未示出)和一条复位电压线VNT3，此时，第二子像素行SP2的像素驱动电路共用的发光控制信号线EMT2在衬底基板101上的正投影和第三子像素行SP3的像素驱动电路共用的复位电压在VNT3在衬底基板101上的正投影之间包括一行第二透光开口1132在衬底基板101上的正投影。
例如，如图1所示，驱动电路层还可以包括相互平行设置且周期排布的第三信号线S3和第四信号线S4，第三信号线S3和第四信号线S4分别与第一信号线S1和第二信号线S2相交，例如垂直，第三信号线S3和第四信号线S4配置为向多个子像素提供不同的电信号，多个第二透光开口1032在衬底基板101上的正投影分别位于一条第三信号线S3在衬底基板101上的正投影和与该第三信号线相邻的一条第四信号线S4在衬底基板101上的正投影之间。
例如，在一些实施例中，第三信号线S3为第一电源线VDD1，第四信号线S4为数据线DT，稍后详细介绍。
例如，如图1所示，第一信号线S1、第二信号线S2、第三信号线S3和第四信号线S4限定了多个第一区域RG，即图中虚线框圈出的区域，多个第二透光开口1032在衬底基板101上的正投影分别位于多个第一区域RG在衬底基板101上的正投影内。
例如，如图1所示，多个连接电极1043中的至少部分在衬底基板10上的正投影位于多个第一区域RG在衬底基板10上的正投影内，即多个连接电极1043在衬底基板10上的正投影与多个第一区域RG在衬底基板10上的正投影存在交叠，或者多个连接电极1043在衬底基板10上的正投影分别位于多个第一区域RG在衬底基板10上的正投影内部，参考图1。
例如，如图1所示，第一信号线S1、第二信号线S2、第三信号线S2、第四信号线S4和多个连接电极1043共同限定多个透光部分1020，即第一信号线S1、第二信号线S2、第三信号线S2、第四信号线S4和多个连接电极1043围绕的区域为驱动电路层的多个透光部分。
例如，在一些实施例中，如图2A和图2B所示，显示基板还可以包括彩膜层114，彩膜层114包括多个彩膜图案1141，分别覆盖多个第一透光开口1131，以过滤子像素的发光器件EM发出的光。
例如，图3示出了多个第一透光开口1131、多个第二透光开口1132以及多个彩膜图案1141的平面示意图。如图3所示，在垂直于衬底基板101的板面的方向上，多个彩膜图案1141包括与第一子像素P1的发光器件至少部分重叠的第一彩膜图案1141A以及与第二子像素P2的发光器件至少部分重叠的第二彩膜图案1141B。在平行于衬底基板101的板面的方向上，第一彩膜图案1141A的平面形状不同于第二彩膜图案1141B的平面形状，且第一彩膜图案1141A的面积大于第二彩膜图案1141B的面积。
例如，如图3所示，第一彩膜图案1141A的平面形状基本呈矩形，例如为具有缺口的矩形，第二彩膜图案1141B的平面形状基本呈半椭圆形。例如，第一彩膜图案1141A和第二彩膜图案1141B的面积分别大于其覆盖的第一透光开口1131的面积，以充分实现滤光作用。
例如，在一些示例中，第一彩膜图案1141A的面积与第二彩膜图案1141B的面积的比值范围为(1～1.5):1，例如1.2:1或者1.4:1等。
例如，如图3所示，在垂直于衬底基板101的板面的方向上，多个彩膜图案1141还包括与第三子像素P3的发光器件至少部分重叠的第三彩膜图案1141C。在平行于衬底基板101的板面的方向上，第三彩膜图案1141C的平面形状与第一彩膜图案1141A和第二彩膜图案1141B的平面形状不同，第三彩膜图案1141C的面积大于第一彩膜图案1141A的面积以及第二彩膜图案1141B的面积。例如，第三彩膜图案1141C的平面形状为异形，以充分实现滤光作用。
例如，在一些实施例中，第一彩膜图案1141A的面积、第二彩膜图案1141B的面积以及第三彩膜图案1141C的面积的比值范围为(1～1.5):1:(1～1.6)，例如1.2:1：1.1或者1.4:1:1.3等。
例如，如图3所示，在垂直于衬底基板101的板面的方向上，多个彩膜图案1141还包括与第四子像素P4的发光器件至少部分重叠的第四彩膜图案1141D。在平行于衬底基板101的板面的方向上，第四彩膜图案1141D的平面形状与第二彩膜图案1141B的平面形状基本相同，第四彩膜图案1141D的面积基本等于第二彩膜图案1141D的面积。
例如，第四彩膜图案1141D的平面形状基本呈半椭圆形，且其面积基本等于第二彩膜图案1141D的面积，例如第四彩膜图案1141D的面积与第二彩膜图案1141D的面积的差异不大于第二彩膜图案1141D的面积的10％。
本公开的实施例中，黑矩阵层113可以对射入显示基板的光线进行吸收，降低显示基板对外界光的反射率，提升显示基板的显示效果；通过在黑矩阵层113上覆盖彩膜层114，彩膜层114可以对射入显示基板的光线进行二次吸收，以进一步降低显示基板对外界光的反射率，提升显示基板的显示效果。经过对图3所示的多个彩膜图案1141进行测试，得出该多个彩膜图案1141具有如图3所示的形状与大小分布时，多个彩膜图案1141可以充分实现滤光作用以及光反射作用，使得显示基板的显示效果更好。
例如，在一些实施例中，如图3所示，在垂直于衬底基板101的板面的方向上，第四彩膜图案1141D与第四透光子开口1132D部分重叠。
例如，在一些示例中，如图3所示，第一子像素P1对应的第一彩膜图案1141A的横向尺寸1141A～1为27μm～33μm，例如28μm、29μm或者30μm等，纵向尺寸1141A～2为30μm～35μm，例如32μm、33μm或者34μm等；第二子像素P2对应的第二彩膜图案1141B的横向尺寸1141B～1为20μm～25μm，例如21μm、22μm或者23μm等，纵向尺寸1141B～2为23μm～28μm，例如25μm、26μm或者27μm等；第三子像素P3对应的第三彩膜图案1141C的横向尺寸1141C～1为32μm～38μm，例如34μm、35μm或者36μm等，纵向尺寸1141C～2为35μm～45μm，例如38μm、40μm或者42μm等；第四子像素P4对应的第四彩膜图案1141D的横向尺寸1141D～1为20μm～25μm，例如21μm、22μm或者23μm等，纵向尺寸1141D～2为23μm～28μm，例如25μm、26μm或者27μm等。
例如，多个彩膜图案1141的边缘与多个第二透光开口1132的边缘的最小距离为1μm-5μm。例如，如图3所示，对于至少部分相邻的彩膜图案1141与第二透光开口1132，彩膜图案1141与第二透光开口1132之间具有间隔，且彩膜图案1141的边缘与第二透光开口1132的边缘的最小距离为1μm-5μm，以避免彩膜图案1141过滤通过第二透光开口1132的光。
例如，如图2A和图2B所示，显示基板还可以包括设置在驱动电路层102的远离衬底基板101一侧的平坦化层109和位于平坦化层109的远离衬底基板101一侧的像素界定层108，像素界定层108包括多个子像素开口1081，发光器件EM包括在远离衬底基板101的方向上依次叠层设置的第一电极层104、发光材料层105和第二电极层106，第一电极层104设置在平坦化层109的远离衬底基板101的一侧，像素界定层108设置在第一电极层104的远离衬底基板101的一侧，且多个子像素开口1081分别暴露多个子像素的发光器件EM的第一电极层104。
例如，图4示出了像素界定层的多个子像素开口以及黑矩阵层的多个第一透光开口和多个第二透光开口的平面示意图，如图4所示，对于与同一子像素对应的一个第一透光开口1131和一个子像素开口1081，第一透光开口1131的平面形状与子像素开口1081的平面形状基本相同。例如，由于黑矩阵层和像素界定层的材料不同，第一透光开口1131和子像素开口1081的形成工艺也可能不同，因此在实际产品中，第一透光开口1131的平面形状与子像素开口1081的平面形状可能略有不同，但大体形状是相同的。
例如，如图4所示，子像素开口1081在衬底基板101上的正投影位于第一透光开口1131在衬底基板101上的正投影内部；或者，参考图3，子像素开口1081在衬底基板101上的正投影与第一透光开口1131在衬底基板101上的正投影完全重叠，即子像素开口1081在衬底基板101上的正投影与第一透光开口1131在衬底基板101上的正投影的重叠面积不小于子像素开口1081在衬底基板101上的正投影的面积的90％，此时，子像素开口1081的平面形状与大小与第一透光开口1131的平面形状与大小基本相同。
例如，如图4所示，第一子像素P1对应的第一透光开口的横向尺寸1131A～1为15μm～20μm，例如17μm、18μm或者19μm等，纵向尺寸1131A～2为25μm～30μm，例如26μm、27μm或者28μm等；第二子像素P2对应的第一透光开口的横向尺寸1131B～1为12μm～18μm，例如14μm、15μm或者16μm等，纵向尺寸1131B～2为15μm～20μm，例如17μm、18μm或者19μm等；第三子像素P3对应的第一透光开口的横向尺寸1131C～1为20μm～25μm，例如22μm、23μm或者24μm等，纵向尺寸1131C～2为30μm～35μm，例如32μm、33μm或者34μm等；第四子像素P4对应的第一透光开口的横向尺寸1131D～1为10μm～18μm，例如11μm、15μm或者16μm等，纵向尺寸1131D～2为15μm～20μm，例如17μm、18μm或者19μm等。
例如，如图4所示，第一子像素P1对应的第二透光开口(即第一透光子开口)的最大横向尺寸1132A～1为6μm～10μm，例如7μm、8μm或者9μm等，最大纵向尺寸1132A～2为8μm～12μm，例如9μm、10μm或者11μm等；第二子像素P2对应的第二透光开口(即第二透光子开口)的最大横向尺寸1132B～1为3μm～6μm，例如4μm、4.5μm或者5μm等，最大纵向尺寸1132B～2为2μm～5μm，例如3μm、3.5μm或者4μm等；第三子像素P3对应的第二透光开口(即第三透光子开口)的最大横向尺寸1132C～1为6μm～10μm，例如7μm、8μm或者9μm等，最大纵向尺寸1132C～2为8μm～12μm，例如9μm、10μm或者11μm等；第四子像素P4对应的第二透光开口(即第四透光子开口)的最大横向尺寸1131D～1为6μm～10μm，例如7μm、8μm或者9μm等，最大纵向尺寸1131D～2为8μm～12μm，例如9μm、10μm或者11μm等。
例如，在不同的实施例中，例如图3示出的实施例中和图4示出的实施例中的多个第二透光开口的形状可以略有不同，但是尺寸范围均可以参考图4以及上述描述。相对于图3的实施例，图4的实施例中多个第二透光开口不会与多个第一透光开口连通，进而具有更好的防漏光作用。
例如，结合图3和图4，对于与同一子像素对应的一个彩膜图案1141和一个子像素开口1081，彩膜图案1141的平面形状与子像素开口1081的平面形状不相同。例如，多个第二透光开口1132的至少部分边缘与其相邻的彩膜图案1141的边缘的至少部分平行。例如，在图3中虚线框示出的部分，第二透光开口1132的部分边缘与其相邻的彩膜图案1141的部分边缘平行。
例如，图5示出了与一个子像素对应的一个第一透光开口1131、一个子像素开口1081以及一个第一电极层104的平面示意图。结合图1、图2A和图5所示，第一电极层104包括主体部1041和连接部1042，连接部1042配置为与像素驱动电路电连接，子像素开口1081在衬底基板101上的正投影位于主体部1041在衬底基板101上的正投影内部，从而子像素开口1081可以充分暴露第一电极层104的主体部1041。
例如，第一透光开口1131、子像素开口1081以及第一电极层104的主体部1041具有弧形边缘，例如，在平行于衬底基板101的板面的方向上，第一透光开口1131、子像素开口1081以及第一电极层104的主体部1041的平面形状基本呈椭圆形(或者称芒果形)、半椭圆形、圆形、半圆形、跑道形或者半跑道形等形状或其变形形状。
具有弧形边缘的第一透光开口1131可以减少甚至消除外界光在黑矩阵层的第一透光开口边缘出现衍射而使显示基板出现色分离的现象，进而提高显示基板的显示效果。将子像素开口1081以及第一电极层104的主体部1041的形状设置为与第一透光开口1131的形状相同，可以使显示基板充分利用子像素的发光器件发出的光进行显示，并充分利用第一电极层104提供的电信号，提高显示基板的出光率，节约能耗。
例如，在一些实施例中，如图2A和图2B所示，显示基板还可以包括设置在像素界定层108上的隔垫物107以及设置在子像素的发光器件EM上的封装层EN等结构，例如，封装层EN可以包括多个子封装层，以提高其封装效果。例如，封装层EN可以为复合封装层，包括第一无机封装层110、第二有机封装层111和第三无机封装层112。例如，第一无机封装层110和第二无机封装层112可以采用氮化硅、氧化硅、氮氧化硅等无机材料形成，第一有机封装层111可以采用聚酰亚胺(PI)、环氧树脂等有机材料形成。该复合封装层可以显示面板上的功能结构形成多重保护，具有更好的封装效果。
例如，在一些实施例中，如图6所示，显示基板还可以包括设置在发光器件层和黑矩阵层113之间的触控结构，触控结构与多个子像素中至少部分的发光器件的第一电极层的连接部至少部分重叠。该触控结构可以为自容式触控结构或者互容式触控结构等任意类型的触控结构。例如，自容式触控结构或者互容式触控结构均包括至少一个导电层。本公开的实施例对触控结构的具体类型以及结构不做限定。
例如，在一些实施例中，如图6所示，触控结构包括第一导电层M1。例如，触控结构还可以包括还衬底B，第一导电层M1设置在衬底B上，并通过衬底B结合在封装层EN上。例如，图7A示出了该第一导电层M1的平面示意图，如图7A所示，第一导电层M1包括由多条第一走线11形成的第一图案。
例如，如图6所示，触控结构还包括设置在第一导电层M1远离衬底基板101一侧的第二导电层M2，图7B示出了该第二导电层M2的平面示意图，如图7B所示，第二导电层M2包括由多条第二走线12形成的第二图案。
例如，如图6所示，第一导电层M1与第二导电层M2之间具有绝缘层I。如图7A所示，多条第一走线11的虚线圈部分配置为与多条第二走线12电连接，例如通过绝缘层I中的过孔与多条第二走线12电连接。如图7B所示，多条第二走线12的虚线圈部分配置为与多条第一走线11电连接，例如通过绝缘层I中的过孔与多条第一走线11电连接。例如，图8示出了多条第一走线11与多条第二走线12叠层且电连接的示意图，图8中示出了四个电连接点O，相应地，绝缘层I在四个电连接点O的位置具有过孔。
此时，多条第一走线11与多条第二走线12呈现“点状”交叠，具有较小的交叠面积，因此多条第一走线11与多条第二走线12不会产生寄生电容或者产生的寄生电容很小可以忽略不计，由此可以提高触控结构的触控精度与触控灵敏度，进而提高触控效果、提升用户体验。
例如，图9A示出了第一导电层M1与第二导电层M2与多个子像素叠层的平面示意图。如图9A所示，在垂直于衬底基板101的板面的方向上，第一导电层M1的第一图案与多个子像素中至少部分子像素的发光器件的第一电极层104的连接部1042至少部分重叠；第二导电层M2的第二图案与多个子像素中至少部分子像素的发光器件的第一电极层104的连接部1042至少部分重叠。
例如，在一些实施例中，如图9A所示，在垂直于衬底基板101的板面的方向上，第一导电层M1的第一图案与第一子像素P1(例如红色子像素)的发光器件的第一电极层104的连接部1042A至少部分重叠，且与第三子像素P3(例如蓝色子像素)的发光器件的第一电极层104的连接部1042C至少部分重叠。
例如，在一些实施例中，如图9A所示，在垂直于衬底基板101的板面的方向上，第二导电层M2的第二图案与第一子像素P1(例如红色子像素)的发光器件的第一电极层104的连接部1042A至少部分重叠，与第二子像素P2(例如绿色子像素)的发光器件的第一电极层104的连接部1042B至少部分重叠，且与第三子像素P3(例如蓝色子像素)的发光器件的第一电极层104的连接部1042C至少部分重叠。
例如，如图9A所示，第一导电层M1的第一图案以及第二导电层M2的第二图案均不与第四子像素P4(例如绿色子像素)的发光器件的第一电极层104的连接部1042D重叠。
例如，在一些实施例中，如图9A所示，在垂直于衬底基板101的板面的方向上，第一导电层M1的第一图案以及第二导电层M2的第二图案与多个第二透光开口1132不重叠，例如，第一导电层M1的第一图案以及第二导电层M2的第二图案与多个第二透光开口1132的最小距离大于2μm，以避免多个第二透光开口1132暴露第一导电层M1的第一图案以及第二导电层M2的第二图案。例如，在一些示例中，第一导电层M1的第一图案以及第二导电层M2的第二图案与多个第二透光开口1132的最小距离为2μm～5μm，例如2.5μm、3μm或者4μm等。
例如，在一些实施例中，图9B示出了多个彩膜图案与第一图案和第二图案叠层的平面示意图。如图9B所示，在垂直于衬底基板的板面的方向上，多个彩膜图案1141中的至少部分与第一图案和第二图案部分重叠。
例如，在一些实施例中，如图9B所示，多个彩膜图案1141中的至少部分的边缘与多条第一走线11和多条第二走线12中的部分走线平行，例如图中虚线圈所示的各个部分中，彩膜图案1141的部分边缘与第一走线11和多条第二走线12的部分平行。
例如，在一些实施例中，如图9B所示，在平行于衬底基板的板面的方向上，第一子像素P1对应的子像素开口1081的面积大于第二子像素P2对应的子像素开口1081的面积，在垂直于衬底基板的板面的方向上，第一子像素P1对应的第一彩膜图案1141与第一图案和第二图案的重叠面积，比第二子像素P2对应的第二彩膜图案1141与第一图案和第二图案的重叠面积大。也即，子像素开口1081越大的子像素对应的彩膜图案与第一图案和第二图案的重叠面积越大。
例如，在一些实施例中，多条第一走线11的线宽(即在垂直于走线的延伸方向的尺寸)可以为2μm～5μm，例如2.5μm、3μm或者4μm等。多条第二走线12的线宽可以为2μm～5μm，例如2.5μm、3μm或者4μm等。多条第一走线11的线宽与多条第二走线12的线宽可以相同也可以不同。
例如，如图9A所示，第一走线11在纵向穿过第一子像素P1和第三子像素P3的第一部分11A的竖直长度11～1为110μm～125μm，例如117μm、120μm或者122μm等；第一走线11在纵向穿过第三子像素P3和第一子像素P1的第二部分11B的竖直长度11～2为110μm～120μm，例如114μm、115μm或者116μm等；第一走线11在第一部分11A和第二部分11B之间的横向延伸的部分的长度11～3为15μm～25μm，例如18μm、20μm或者22μm等；第一走线11在第一部分11A左侧的横向延伸的部分的长度11～4为15μm～20μm，例如16μm、17μm或者18μm等；第一走线11在第二部分11B右侧的横向延伸的部分的长度11～5为5μm～10μm，例如7μm、8μm或者9μm等。
例如，如图9A所示，第二走线12在纵向穿过第三子像素P3的第一部分12A的竖直长度12～1为50μm～60μm，例如55μm、57μm或者59μm等；第二走线12在横向穿过第三子像素P3、第一子像素P1和第二子像素P2的第二部分12B的水平长度12～2为75μm～85μm，例如77μm、78μm或者79μm等；
例如，图10A～图10C分别示出了第一子像素P1、第二子像素P2、第三子像素P3和第四子像素P4的第一电极层的平面示意图。
例如，在一些实施例中，如图10A所示，第一子像素P1(例如红色子像素)的第一电极层在图中竖直方向的长度P1～1为40μm～50μm，例如43μm、45μm或者47μm等，第一子像素P1的第一电极层在图中水平方向的宽度P1～2为20μm～25μm，例如22μm、23μm或者24μm等，第一电极层的连接部在图中水平方向的宽度P1～3为6μm～10μm，例如7μm、8μm或者9μm等。
例如，在一些实施例中，如图10B所示，第二子像素P2(例如绿色子像素)的第一电极层在图中竖直方向的长度P2～1为25μm～35μm，例如28μm、30μm或者31μm等，第二子像素P2的第一电极层在图中水平方向的宽度P2～2为17μm～22μm，例如18μm、19μm或者20μm等，第一电极层的连接部在图中水平方向的宽度P2～3为6μm～10μm，例如7μm、8μm或者9μm等。
例如，如图10B所示，第四子像素P4(例如绿色子像素)的第一电极层与第二子像素P2(例如绿色子像素)的第一电极层的形状、尺寸基本相同。例如，第四子像素P4(例如绿色子像素)的第一电极层在图中竖直方向的长度P4～1为25μm～35μm，例如28μm、30μm或者31μm等，第四子像素P4的第一电极层在图中水平方向的宽度P4～2为17μm～22μm，例如18μm、19μm或者20μm等，第一电极层的连接部在图中水平方向的宽度P4～3为6μm～10μm，例如7μm、8μm或者9μm等。
例如，在一些实施例中，如图10C所示，第三子像素P3(例如蓝色子像素)的第一电极层在图中竖直方向的长度P3～1为45μm～55μm，例如48μm、49μm或者50μm等，第三子像素P3的第一电极层在图中水平方向的宽度P3～2为25μm～30μm，例如27μm、28μm或者29μm等，第一电极层的连接部在图中水平方向的宽度P3～3为6μm～10μm，例如7μm、8μm或者9μm等。
下面，通过一个具体的示例来详细介绍本公开实施例提供的显示基板的各个功能层的结构以及电路排布。该示例中，子像素采用7T1C像素驱动电路驱动发光器件EM。
例如，图11A示出了一种7T1C像素电路的电路图。如图11A所示，该像素电路包括驱动电路122、数据写入电路126、补偿电路128、存储电路127、第一发光控制电路123、第二发光控制电路124及复位电路129。
例如，驱动电路122包括控制端131、第一端132和第二端133，其配置为控制流经发光器件EM的驱动电流，且驱动电路122的控制端131和第一节点N1连接，驱动电路122的第一端132和第二节点N2连接，驱动电路122的第二端133和第三节点N3连接。
例如，数据写入电路126包括控制端、第一端和第二端，其控制端配置为接收第一扫描信号，第一端配置为接收数据信号，第二端与驱动电路122的第一端132(第二节点N2)连接，且配置为响应于该第一扫描信号Ga1将该数据信号写入驱动电路122的第一端132。例如，数据写入电路126的第一端与数据线12连接以接收该数据信号，控制端与扫描线11连接以接收该第一扫描信号Ga1。
例如，在数据写入阶段，数据写入电路126可以响应于第一扫描信号Ga1而开启，从而可以将数据信号写入驱动电路122的第一端132(第二节点N2)，并将数据信号存储在存储电路127中，以在例如发光阶段时可以根据该数据信号生成驱动发光器件EM发光的驱动电流。
例如，补偿电路128包括控制端、第一端和第二端，其控制端配置为接收第二扫描信号Ga2，其第一端和第二端分别与驱动电路122的控制端131和第二端133电连接，该补偿电路配置为响应于该第二扫描信号对该驱动电路120进行阈值补偿。
例如，存储电路127与驱动电路122的控制端131及第一电压端VDD电连接，配置为存储数据写入电路126写入的数据信号。例如，在数据写入和补偿阶段，补偿电路128可以响应于该第二扫描信号Ga2而开启，从而可以将数据写入电路126写入的数据信号存储在该存储电路127中。例如，同时在数据写入和补偿阶段，补偿电路128可以将驱动电路122的控制端131和第二端133电连接，从而可以使驱动电路122的阈值电压的相关信息也相应地存储在该存储电路中，从而例如在发光阶段可以利用存储的数据信号以及阈值电压对驱动电路122进行控制，使得驱动电路122的输出得到补偿。
例如，第一发光控制电路123与驱动电路122的第一端132(第二节点N2)以及第一电压端VDD连接，且配置为响应于第一发光控制信号将第一电压端VDD的第一电源电压施加至驱动电路122的第一端132。例如，如图11A所示，第一发光控制电路123和第一发光控制端EM1、第一电压端VDD以及第二节点N2连接。
例如，第二发光控制电路124和第二发光控制端EM2、发光器件EM的第一端510以及驱动电路122的第二端132连接，且配置为响应于第二发光控制信号使得驱动电流可被施加至发光器件EM。
例如，在发光阶段，第二发光控制电路123响应于第二发光控制端EM2提供的第二发光控制信号而开启，从而驱动电路122可以通过第二发光控制电路123将驱动电流施加至发光器件EM以使其发光；而在非发光阶段，第二发光控制电路123响应于第二发光控制信号而截止，从而避免有电流流过发光器件EM而使其发光，可以提高相应的显示装置的对比度。
又例如，在初始化阶段，第二发光控制电路124也可以响应于第二发光控制信号而开启，从而可以结合复位电路以对驱动电路122以及发光器件EM进行复位操作。
例如，第二发光控制信号EM2可以与第一发光控制信号EM1相同或不同，例如二者可以连接到相同或不同的信号输出端。
例如，复位电路129与复位电压端Vinit以及发光器件EM的第一端134(第四节点N4)连接，且配置为响应于复位信号将复位电压施加至发光器件EM的第一端134。在另一些示例中，如图11A所示，该复位信号还可以施加至驱动电路的控制端131，也即第一节点N1。例如，复位信号为该第二扫描信号，复位信号还可以是和第二扫描信号同步的其他信号，本公开的实施例对此不作限制。例如，如图11A所示，该复位电路129分别和发光器件EM的第一端134、复位电压端Vinit以及复位控制端Rst(复位控制线)连接。例如，在初始化阶段，复位电路129可以响应于复位信号而开启，从而可以将复位电压施加至发光器件EM的第一端134及第一节点N1，从而可以对驱动电路122、补偿电路128以及发光器件EM进行复位操作，消除之前的发光阶段的影响。
例如，发光器件EM包括第一端134和第二端135，发光器件EM的第一端134配置为从驱动电路122的第二端133接收驱动电流，发光器件EM的第二端135配置为与第二电压端VSS连接。例如，在一个示例中，如图11A所示，发光器件EM的第一端134可以通过第二发光电路124连接至第三节点N3。本公开的实施例包括但不限于此情形。例如，发光器件EM可以为各种类型的OLED，例如顶发射、底发射、双侧发射等，可以发红光、绿光、蓝光或白光等，该OLED的第一电极层和第二电极层分别作为该发光器件的第一端134和第二端135。本公开的实施例对发光器件的具体结构不作限制。
需要注意的是，在本公开实施例的说明中，第一节点N1、第二节点N2、第三节点N3和第四节点N4并非一定表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。
需要说明的是，在本公开的实施例的描述中，符号Vd既可以表示数据信号端又可以表示数据信号的电平，同样地，符合Ga1、Ga2既可以表示第一扫描信号、第二扫描信号，也可以表示第一扫描信号端和第二扫描信号端，Rst既可以表示复位控制端又可以表示复位信号，符号Vinit既可以表示复位电压端又可以表示复位电压，符号VDD既可以表示第一电压端又可以表示第一电源电压，符号VSS既可以表示第二电压端又可以表示第二电源电压。以下各实施例与此相同，不再赘述。
图11B为图11A所示的像素电路的一种具体实现示例的电路图。如图11B所示，该像素电路包括：第一至第七晶体管T1、T2、T3、T4、T5、T6、T7以及包括存储电容Cst。例如，第一晶体管T1被用作驱动晶体管，其他的第二至第七晶体管被用作开关晶体管。
例如，如图11B所示，驱动电路122可以实现为第一晶体管T1。第一晶体管T1的栅极作为驱动电路122的控制端131，和第一节点N1连接；第一晶体管T1的第一极作为驱动电路122的第一端132，和第二节点N2连接；第一晶体管T1的第二极作为驱动电路122的第二端133，和第三节点N3连接。
例如，如图11B所示，数据写入电路126可以实现为第二晶体管T2。第二晶体管T2的栅极和第一扫描线(第一扫描信号端Ga1)连接以接收第一扫描信号，第二晶体管T2的第一极和数据线(数据信号端Vd)连接以接收数据信号，第二晶体管T2的第二极和驱动电路122的第一端132(第二节点N2)连接。例如，该第二晶体管T2为P型晶体管，例如有源层为低温掺杂多晶硅的薄膜晶体管。
例如，如图11B所示，补偿电路128可以实现为第三晶体管T3。第三晶体管T3的栅极配置为和第二扫描线(第二扫描信号端Ga2)连接以接收第二扫描信号，第三晶体管T3的第一极和驱动电路122的控制端131(第一节点N1)连接，第三晶体管T3的第二极和驱动电路122的第二端133(第三节点N3)连接。
例如，如图11B所示，存储电路127可以实现为存储电容Cst，该存储电容Cst包括第一电容电极C1和第二电容电极C2，该第一电容电极C1和第一电压端VDD连接，该第二电容电极C2和驱动电路122的控制端131连接。
例如，如图11B所示，第一发光控制电路123可以实现为第四晶体管T4。第四晶体管T4的栅极和第一发光控制线(第一发光控制端EM1)连接以接收第一发光控制信号，第四晶体管T4的第一极和第一电压端VDD连接以接收第一电源电压，第四晶体管T4的第二极和驱动电路122的第一端132(第二节点N2)连接。
例如，发光器件EM可以具体实现为发光二极管(OLED)，其的第一电极层(这里为阳极)和第四节点N4连接配置为通过第二发光控制电路124从驱动电路122的第二端133接收驱动电流，发光器件EM的第二电极层(这里为阴极)配置为和第二电压端VSS连接以接收第二电源电压。例如第二电压端可以接地，即VSS可以为0V。
例如，第二发光控制电路124可以实现为第五晶体管T5。第五晶体管T5的栅极和第二发光控制线(第二发光控制端EM2)连接以接收第二发光控制信号，第五晶体管T5的第一极和驱动电路122的第二端133(第三节点N3)连接，第五晶体管T5的第二极和发光器件EM的第一端134(第四节点N4)连接。
例如，复位电路129可以包括第一复位电路和第二复位电路，该第一复位电路配置为响应于第一复位信号Rst1将第一复位电压Vini1施加到第一节点N1，该第二复位电路配置为响应于第二复位信号Rst2将第二复位电压Vini2施加到第四节点N4。例如，如图11B所示，该第一复位电路实现为第六晶体管T6，该第二复位电路实现为第七晶体管T7。第六晶体管T6的栅极配置为和第一复位控制端Rst1连接以接收第一复位信号Rst1，第六晶体管T6的第一极和第一复位电压端Vinit1连接以接收第一复位电压Vinit1，第六晶体管T6的第二极配置为和第一节点N1连接。第七晶体管T7的栅极配置为和第二复位控制端Rst2连接以接收第二复位信号Rst2，第七晶体管T7的第一极和第二复位电压端Vinit2连接以接收第二复位电压Vinit2，第七晶体管T7的第二极配置为和第四节点N4连接。
需要说明的是，本公开的实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开的实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极。
例如，结合图1，第一信号线S1为发光控制线EMT，用于传输上述第一发光控制信号EM1和第二发光控制信号EM2；第二信号线S2为复位电压线VNT，用于传输上述第一复位电压Vinit1和第二复位电压Vini2。例如，复位电压线VNT的远离发光控制线EMT的一侧还具有复位控制线RST，用于传输上述第一复位信号Rst1和第二复位信号Rst2。
下面详细介绍上述像素驱动电路的版图设计。
例如，图12示出了该显示基板的半导体层的示意图，该半导体层用于形成多个子像素的像素驱动电路的薄膜晶体管T1～T7的有源层，图12中示出两行子像素的像素驱动电路，下面以直接相邻的四个子像素(即第一子像素100a、第二子像素100b、第三子像素100c和第四子像素100d)的像素驱动电路为例进行介绍，图中的虚线框示出了各个子像素的像素驱动电路所在的区域，本公开的实施例不限于此布局。
例如，半导体层上还设置有第一栅绝缘层，图中未示出，可参考图2A或图6中的第一栅绝缘层1024。
例如，图13A示出了显示基板的第一栅金属层的示意图，第一栅金属层设置第一栅绝缘层上，图13B示出了显示基板的第一栅金属层与半导体层叠层的示意图。
例如，如图13A和图13B所示，第一栅金属层包括多条发光控制线EMT、多条复位控制线RST、多条扫描线GATE以及多个存储电容Cst的第一电容电极C1，例如，发光控制线EMT、复位控制线RST、扫描线GATE以及存储电容Cst的第一电容电极C1与薄膜晶体管T1～T7的有源层交叠的部分构成薄膜晶体管T1～T7的栅极。多条发光控制线EMT、多条复位控制线RST、多条扫描线GATE分别与多行子像素一一对应电连接以提供相应的电信号。
例如，第一栅金属层上还设置有第二栅绝缘层，图中未示出，可参考图5中的第二栅绝缘层1025。
图14A示出了显示基板的第二栅金属层的示意图，第二栅金属层设置在第二栅绝缘层上，图14B示出了显示基板的第二栅金属层与第一栅金属层和半导体层叠层的示意图。
例如，如图14A和图14B所示，该第二栅金属层包括存储电容Cst的第二电容电极C2以及多条复位电压线VNT。存储电容Cst的第二电容电极C2与第一电容电极C1至少部分交叠，以形成电容。多条复位电压线VNT与多行子像素一一对应电连接以提供相应的电信号。
例如，第二栅金属层上还设置有层间绝缘层，图中未示出，可参考图2A和图6中的层间绝缘层1026。
图15A示出了显示基板的第一源漏金属层的示意图，第一源漏金属层设置在层间绝缘层上，图15B示出了显示基板的第一源漏金属层与第二栅金属层、第一栅金属层和半导体层叠层的示意图。
如图15A和图15B所示，第一源漏金属层包括多条第一电源线VDD1。例如，该多条第一电源线VDD1分别与多列子像素一一对应电连接以提供第一电源电压。例如，第一源漏金属层还包括该多条数据线DT。该多条数据线DT与多列子像素一一对应电连接以提供数据信号。例如，第一源漏金属层还包括多个连接电极CL，用于连接第二电容电极C2与第三晶体管T3的第一极，或者连接第六晶体管T6的第一极与复位电压线VNT，或者连接第五晶体管T5的第二极与发光器件的第一电极层等。
例如，第一源漏金属层上还设置有钝化层和平坦化层，图中未示出，可参考图2A和图6中的钝化层1027和平坦化层1091。
图16A示出了显示基板的第二源漏金属层的示意图，第二源漏金属层设置在平坦化层1091上，图16B示出了显示基板的第二源漏金属层与第一源漏金属层、第二栅金属层、第一栅金属层和半导体层叠层的示意图。
如图16A和图16B所示，第二源漏金属层包括第二电源线VDD2，第二电源线VDD2呈网格状，例如，第二电源线VDD2与第一电源线VDD1电连接，以有助于降低电源线上的电阻从而降低电源线的压降，并有助于将第一电源电压均匀地输送至显示基板的各个子像素中。例如，第二源漏金属层还可以包括连接电极1043，用于连接发光器件的第一电极层以及第一晶体管T1的第一极。例如，参考图10B，在垂直于衬底基板的板面的方向上，第二电源线VDD2与第一电极层104的主体部1042至少部分重叠。
例如，第二源漏金属层上还设置有另一平坦化层，即平坦化层109，图17示出了该平坦化层的平面示意图，且结合图2A和图6，平坦化层109中具有多个过孔VA。此时，第一电极层104通过平坦化层109中的过孔VA与连接电极1043连接。
例如，位于同一行的多个子像素对应的平坦化层109的多个过孔VA不在一条直线上。例如，如图17所示，位于同一行的相邻的一个第一子像素(例如红色子像素)、一个第二子像素(例如绿色子像素)、一个第三子像素(例如蓝色子像素)和一个第四子像素(例如绿色子像素)分别对应过孔VA1～VA4，过孔VA1～VA4不在同一直线上。
通过将平坦化层109的多个过孔VA设计为不在一条直线上，可以将像素驱动电路的走线避让开一个较大的透光区，形成足够面积的透光部分。
图18A示出了显示基板的第一电极材料层的示意图，第一电极材料层设置在钝化层109上，图18B示出了显示基板的第一电极材料层与第二源漏金属层、第一源漏金属层、第二栅金属层、第一栅金属层和半导体层叠层的示意图。
如图18A和图18B所示，第一电极材料层包括多个子像素的发光器件EM的第一电极层，多个子像素的发光器件EM的第一电极层分别通过平坦化层109中的多个过孔VA与连接电极1043连接。例如，该第一电极层上设置有发光器件EM的发光材料层，发光材料层上设置有第二电极层。
例如，发光器件EM上方还形成有封装层、黑矩阵层、保护盖板115等其他功能层，在此不再赘述。
例如，本公开的实施例中，衬底基板101可以包括聚酰亚胺(PI)等柔性绝缘材料或者玻璃基板等刚性绝缘材料。例如，在一些示例中，衬底基板101可以为多个柔性层和多个阻挡层交替设置的叠层结构。此时，柔性层可以包括聚酰亚胺，阻挡层可以包括氧化硅、氮化硅或者氮氧化硅等无机绝缘材料。例如，缓冲层103可以包括氮化硅、氧化硅、氮氧化硅等无机材料。有源层1021可以采用多晶硅和金属氧化物等材料，第一栅绝缘层1024和第二栅绝缘层1025可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料，栅极1022和第一电容电极C1可以采用铜、铝、钛、钴等金属材料，例如可以形成为单层结构或者多层结构，例如钛/铝/钛、钼/铝/钼等多层结构，第二电容电极C2可以采用铜、铝、钛、钴等金属或者合金材料，层间绝缘层1026可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料，钝化层1027可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料，源漏电极1023和1024可以采用铜、铝、钛、钴等金属材料，例如可以形成为单层结构或者多层结构，例如钛/铝/钛、钼/铝/钼等多层结构，第一电极层104例如为阳极层，包括ITO、IZO等金属氧化物或者Ag、Al、Mo等金属或其合金。发光材料层105的材料可以为有机发光材料，例如，发光材料层105的材料可根据需求选择可发出某一颜色光(例如红光、蓝光或者绿光等)的发光材料。第二电极层106例如为阴极层，包括Mg、Ca、Li或Al等金属或其合金，或者IZO、ZTO等金属氧化物，又或者PEDOT/PSS(聚3，4～乙烯二氧噻吩/聚苯乙烯磺酸盐)等具有导电性能有机材料。平坦化层109(以及平坦化层1091)、像素界定层108以及隔垫物107可以采用聚酰亚胺等有机绝缘材料。保护盖板115可以为玻璃盖板等透明盖板。本公开的实施例对各个功能层的材料不做具体限定。
例如，在本公开的实施例中，触控结构的第一导电层M1和第二导电层M2可以为金属层或者透明导电层，其材料可以包括铜、铝等金属材料或者ITO、IZO等透明金属氧化物。衬底B可以包括氧化硅、氮化硅或氮氧化硅等无机绝缘材料或者聚酰亚胺等有机绝缘材料。间隔绝缘层I也可以包括氧化硅、氮化硅或氮氧化硅等无机绝缘材料或者聚酰亚胺等有机绝缘材料。例如，如图6所示，触控结构的第二导电层M2上还可以覆盖有保护绝缘层P，保护绝缘层P也可以包括氧化硅、氮化硅或氮氧化硅等无机绝缘材料或者聚酰亚胺等有机绝缘材料，以保护第二导电层M2。本公开的实施例对触控结构的其他结构以及材料等不做具体限定。
本公开至少一实施例提供一种显示装置，图19示出了该显示装置的截面示意图，如图19所示，该显示装置包括本公开实施例提供的显示基板，图19中示出图6所示的显示基板作为示例。
例如，在一些实施例中，该显示装置还包括纹路触摸表面S以及图像传感器阵列30，例如，保护盖板115的表面实现为纹路触摸表面S。图像传感器阵列设置在驱动电路层102的远离发光器件层的一侧，包括多个图像传感器31(图中示出一个作为示例)，多个图像传感器31配置为可接收从发光器件层中的多个发光器件EM发出的且经在纹路触摸表面S的纹路(例如指纹、掌纹等)反射、通过第二透光开口1132达到多个图像传感器31的光以用于纹路采集。
例如，参考图19，驱动电路层的像素驱动电路包括多个透光部分102A，一个第二透光开口1132对应一个透光部分102A，此时，多个图像传感器31配置为可接收从发光器件层中的多个发光器件EM发出的且经在纹路触摸表面S的纹路反射，并通过黑矩阵层113的多个第二透光开口1132以及驱动电路层的多个透光部分到达多个图像传感器31的光以用于纹路采集。由此，通过多个第二透光开口1132以及多个透光部分102A，多个图像传感器31可充分接收被纹路反射的光，从而可提高纹路识别速度以及纹路识别精度。
还有以下几点需要说明：
(1)本公开实施例的附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (24)

1.一种显示基板，具有阵列排布的多个子像素，且包括衬底基板、设置在所述衬底基板上的驱动电路层、设置在所述驱动电路层的远离所述衬底基板一侧的发光器件层以及设置在所述发光器件层远离所述衬底基板一侧的黑矩阵层，
其中，所述多个子像素的每个包括设置在所述驱动电路层中的像素驱动电路以及设置在所述发光器件层中的发光器件，所述像素驱动电路配置为驱动所述发光器件，所述发光器件包括在远离所述衬底基板的方向上依次叠层设置的第一电极层、发光材料层和第二电极层，所述第一电极层包括主体部和连接部，所述连接部配置为与所述像素驱动电路电连接；
所述黑矩阵层具有在垂直于所述衬底基板的板面的方向上分别暴露所述多个子像素的发光器件的多个第一透光开口以及位于所述多个第一透光开口之间的多个第二透光开口；
其中，所述驱动电路层包括多个透光部分，所述多个第二透光开口中的每个与所述多个透光部分中的至少一个对应设置，以用于透过与所述显示基板的板面呈预定角度范围的光；
所述显示基板还包括设置在所述发光器件层和所述黑矩阵层之间的触控结构，所述触控结构包括由多条走线形成的网格图案，在垂直于所述衬底基板的板面的方向上，所述网格图案与所述多个子像素中至少部分的发光器件的第一电极层的连接部至少部分重叠。
2.根据权利要求1所述的显示基板，其中，所述触控结构包括第一导电层，所述第一导电层包括由多条第一走线形成的第一图案；
在垂直于所述衬底基板的板面的方向上，所述第一图案与所述多个子像素中至少部分的发光器件的第一电极层的连接部至少部分重叠。
3.根据权利要求2所述的显示基板，其中，在垂直于所述衬底基板的板面的方向上，所述第一图案与所述第一子像素和所述第三子像素的发光器件的第一电极层的连接部至少部分重叠。
4.根据权利要求2所述的显示基板，其中，所述触控结构还包括设置在所述第一导电层远离所述衬底基板一侧的第二导电层，所述第二导电层包括由多条第二走线形成的第二图案，
在垂直于所述衬底基板的板面的方向上，所述第二图案与所述多个子像素中至少部分的发光器件的第一电极层的连接部至少部分重叠。
5.根据权利要求4所述的显示基板，其中，在垂直于所述衬底基板的板面的方向上，所述第二图案与所述第一子像素、所述第二子像素和所述第三子像素的发光器件的第一电极层的连接部至少部分重叠。
6.根据权利要求4所述的显示基板，其中，在垂直于所述衬底基板的板面的方向上，所述第一图案和所述第二图案与所述多个第二透光开口不重叠。
7.根据权利要求4所述的显示基板，其中，所述显示基板还包括彩膜层，其中，所述彩膜层包括多个彩膜图案，分别覆盖所述多个第一透光开口；在垂直于所述衬底基板的板面的方向上，所述多个彩膜图案中的至少部分与所述第一图案和所述第二图案部分重叠。
8.根据权利要求4所述的显示基板，其中，所述显示基板还包括彩膜层，其中，所述彩膜层包括多个彩膜图案，分别覆盖所述多个第一透光开口；所述多个彩膜图案中的至少部分的边缘与所述多条第一走线和所述多条第二走线中的部分走线平行。
9.根据权利要求4所述的显示基板，其中，所述显示基板还包括彩膜层，其中，所述彩膜层包括多个彩膜图案，分别覆盖所述多个第一透光开口；在平行于所述衬底基板的板面的方向上，所述第一子像素对应的子像素开口的面积大于所述第二子像素对应的子像素开口的面积，
在垂直于所述衬底基板的板面的方向上，所述第一子像素对应的第一彩膜图案与所述第一图案和所述第二图案的重叠面积，比所述第二子像素对应的第二彩膜图案与所述第一图案和所述第二图案的重叠面积大。
10.根据权利要求1所述的显示基板，其中，所述多个子像素包括第一子像素和第二子像素，所述多个透光部分包括所述第一子像素的像素驱动电路具有的第一透光部分和所述第二子像素的像素驱动电路具有的第二透光部分，
在垂直于所述衬底基板的板面的方向上，所述多个第二透光开口包括与所述第一透光部分至少部分重叠的第一透光子开口以及与所述第二透光部分至少部分重叠的第二透光子开口。
11.根据权利要求10所述的显示基板，其中，所述多个子像素还包括第三子像素，所述第三子像素的像素驱动电路具有第三透光部分，在垂直于所述衬底基板的板面的方向上，所述多个第二透光开口还包括与所述第三透光部分至少部分重叠的第三透光子开口。
12.根据权利要求1-11任一所述的显示基板，其中，所述多个第二透光开口阵列排布为多行多列。
13.一种显示基板，具有阵列排布的多个子像素，且包括衬底基板、设置在所述衬底基板上的驱动电路层、设置在所述驱动电路层的远离所述衬底基板一侧的发光器件层以及设置在所述发光器件层远离所述衬底基板一侧的黑矩阵层，
其中，所述多个子像素的每个包括设置在所述驱动电路层中的像素驱动电路以及设置在所述发光器件层中的发光器件，所述像素驱动电路配置为驱动所述发光器件；
所述黑矩阵层具有在垂直于所述衬底基板的板面的方向上分别暴露所述多个子像素的发光器件的多个第一透光开口以及位于所述多个第一透光开口之间的多个第二透光开口；
其中，所述驱动电路层包括多个透光部分，所述多个第二透光开口中的每个与所述多个透光部分中的至少一个对应设置，以用于透过与所述显示基板的板面呈预定角度范围的光；
所述多个子像素包括第一子像素和第二子像素，所述多个透光部分包括所述第一子像素的像素驱动电路具有的第一透光部分和所述第二子像素的像素驱动电路具有的第二透光部分，
在垂直于所述衬底基板的板面的方向上，所述多个第二透光开口包括与所述第一透光部分至少部分重叠的第一透光子开口以及与所述第二透光部分至少部分重叠的第二透光子开口；
所述显示基板还包括彩膜层，其中，所述彩膜层包括多个彩膜图案，分别覆盖所述多个第一透光开口；
在垂直于所述衬底基板的板面的方向上，所述多个彩膜图案包括与所述第一子像素的发光器件至少部分重叠的第一彩膜图案以及与所述第二子像素的发光器件至少部分重叠的第二彩膜图案，
在平行于所述衬底基板的板面的方向上，所述第一彩膜图案的面积大于所述第二彩膜图案的面积，
所述第一彩膜图案的面积与所述第二彩膜图案的面积的比值范围为(1～1.5):1。
14.根据权利要求13所述的显示基板，其中，所述多个子像素还包括第三子像素，所述第三子像素的像素驱动电路具有第三透光部分，在垂直于所述衬底基板的板面的方向上，所述多个第二透光开口还包括与所述第三透光部分至少部分重叠的第三透光子开口；所述多个彩膜图案还包括与所述第三子像素的发光器件至少部分重叠的第三彩膜图案；
在平行于所述衬底基板的板面的方向上，所述第一彩膜图案的面积、所述第二彩膜图案的面积以及所述第三彩膜图案的面积的比值范围为(1～1.5):1:(1～1.6)。
15.根据权利要求13所述的显示基板，其中，所述多个彩膜图案的边缘与所述多个第二透光开口的边缘的最小距离为1μm-5μm。
16.根据权利要求13所述的显示基板，还包括设置在所述驱动电路层的远离所述衬底基板一侧的平坦化层和位于所述平坦化层的远离所述衬底基板一侧的像素界定层，其中，所述像素界定层包括多个子像素开口，
所述发光器件包括在远离所述衬底基板的方向上依次叠层设置的第一电极层、发光材料层和第二电极层，所述第一电极层设置在所述平坦化层的远离所述衬底基板的一侧，所述像素界定层设置在所述第一电极层的远离所述衬底基板的一侧，且所述多个子像素开口分别暴露所述多个子像素的发光器件的第一电极层。
17.根据权利要求16所述的显示基板，其中，
对于与同一子像素对应的一个第一透光开口和一个子像素开口，所述第一透光开口的平面形状与所述子像素开口的平面形状基本相同，
所述子像素开口在所述衬底基板上的正投影与所述第一透光开口在所述衬底基板上的正投影完全重叠，或者
所述子像素开口在所述衬底基板上的正投影位于所述第一透光开口在所述衬底基板上的正投影内部。
18.根据权利要求16所述的显示基板，其中，对于与同一子像素对应的一个彩膜图案和一个子像素开口，所述彩膜图案的平面形状与所述子像素开口的平面形状不相同。
19.根据权利要求18所述的显示基板，其中，所述多个第二透光开口的至少部分边缘与其相邻的彩膜图案的边缘的至少部分平行。
20.根据权利要求16所述的显示基板，其中，所述第一电极层包括主体部和连接部，所述连接部配置为与所述像素驱动电路电连接，所述子像素开口在所述衬底基板上的正投影位于所述主体部在所述衬底基板上的正投影内部。
21.根据权利要求20所述的显示基板，还包括设置在所述平坦化层靠近所述衬底基板一侧的多个连接电极，所述多个子像素的发光器件的第一电极层分别通过所述平坦化层中的多个过孔与所述多个连接电极电连接，所述多个连接电极与所述多个子像素的像素驱动电路电连接，
在垂直于所述衬底基板的板面的方向上，所述连接电极与所述第一电极层的连接部至少部分重叠。
22.根据权利要求21所述的显示基板，其中，所述像素驱动电路层还包括电源线，在垂直于所述衬底基板的板面的方向上，所述电源线与所述第一电极层的主体部至少部分重叠。
23.一种显示装置，包括权利要求1～22任一所述的显示基板。
24.根据权利要求23所述的显示装置，还包括纹路触摸表面以及图像传感器阵列，
其中，所述图像传感器阵列设置在所述驱动电路层的远离所述发光器件层的一侧，包括多个图像传感器，所述多个图像传感器配置为可接收从所述发光器件层中的多个发光器件发出的且经在所述纹路触摸表面的纹路反射，并通过所述多个第二透光开口，达到所述多个图像传感器的光以用于纹路采集。
CN202310628774.8A 2021-01-26 2021-11-04 显示基板以及显示装置 Pending CN116916707A (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
CNPCT/CN2021/073725 2021-01-26
PCT/CN2021/073725 WO2022160087A1 (zh) 2021-01-26 2021-01-26 显示面板和显示装置
CNPCT/CN2021/094676 2021-05-19
PCT/CN2021/094676 WO2022241679A1 (zh) 2021-05-19 2021-05-19 触控结构以及显示面板
CN2021107264903 2021-06-29
CN202110726490.3A CN114792707A (zh) 2021-01-26 2021-06-29 显示基板以及显示装置
CN202180016551.5A CN115280511B (zh) 2021-01-26 2021-11-04 显示基板以及显示装置
PCT/CN2021/128699 WO2022160840A1 (zh) 2021-01-26 2021-11-04 显示基板以及显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN202180016551.5A Division CN115280511B (zh) 2021-01-26 2021-11-04 显示基板以及显示装置

Publications (1)

Publication Number Publication Date
CN116916707A true CN116916707A (zh) 2023-10-20

Family

ID=79821964

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202121463152.7U Active CN215578574U (zh) 2021-01-26 2021-06-29 显示基板以及显示装置
CN202110726490.3A Pending CN114792707A (zh) 2021-01-26 2021-06-29 显示基板以及显示装置
CN202180016551.5A Active CN115280511B (zh) 2021-01-26 2021-11-04 显示基板以及显示装置
CN202310628774.8A Pending CN116916707A (zh) 2021-01-26 2021-11-04 显示基板以及显示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
CN202121463152.7U Active CN215578574U (zh) 2021-01-26 2021-06-29 显示基板以及显示装置
CN202110726490.3A Pending CN114792707A (zh) 2021-01-26 2021-06-29 显示基板以及显示装置
CN202180016551.5A Active CN115280511B (zh) 2021-01-26 2021-11-04 显示基板以及显示装置

Country Status (6)

Country Link
US (2) US20230354680A1 (zh)
EP (2) EP4362633A3 (zh)
JP (1) JP2024503953A (zh)
KR (1) KR20230132432A (zh)
CN (4) CN215578574U (zh)
WO (1) WO2022160840A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115210780B (zh) * 2021-01-26 2023-11-24 京东方科技集团股份有限公司 显示面板和显示装置
WO2023206212A1 (zh) * 2022-04-28 2023-11-02 京东方科技集团股份有限公司 显示面板和显示装置
CN114824142B (zh) 2022-05-23 2023-08-08 重庆惠科金渝光电科技有限公司 显示面板及显示装置
CN115020619B (zh) * 2022-07-08 2024-02-13 武汉华星光电半导体显示技术有限公司 显示面板及移动终端
WO2024020864A1 (zh) * 2022-07-27 2024-02-01 京东方科技集团股份有限公司 显示基板和显示装置
KR20240015811A (ko) * 2022-07-27 2024-02-06 삼성디스플레이 주식회사 발광 표시 장치
WO2024044971A1 (zh) * 2022-08-30 2024-03-07 京东方科技集团股份有限公司 显示面板及显示装置
CN118525244A (zh) * 2022-12-20 2024-08-20 京东方科技集团股份有限公司 显示面板及其显示装置
US20240244891A1 (en) * 2023-01-18 2024-07-18 Samsung Display Co., Ltd. Light emitting display device
CN117135959A (zh) * 2023-03-03 2023-11-28 荣耀终端有限公司 显示面板及显示装置
WO2024197504A1 (zh) * 2023-03-27 2024-10-03 京东方科技集团股份有限公司 显示基板和显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110181587A1 (en) * 2010-01-22 2011-07-28 Sony Corporation Image display device having imaging device
KR102534107B1 (ko) * 2016-03-24 2023-05-19 삼성디스플레이 주식회사 표시 장치
KR20180074944A (ko) * 2016-12-26 2018-07-04 엘지디스플레이 주식회사 터치 스크린 일체형 표시장치
CN108288681B (zh) * 2018-01-11 2021-01-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
KR102490894B1 (ko) * 2018-02-08 2023-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치
CN109144311B (zh) * 2018-07-26 2022-06-07 京东方科技集团股份有限公司 显示基板、指纹识别方法、触控显示装置
KR102651733B1 (ko) * 2018-12-20 2024-03-28 엘지디스플레이 주식회사 표시장치
CN110211975B (zh) * 2019-06-27 2022-02-22 京东方科技集团股份有限公司 一种阵列基板、显示面板、显示装置
CN110416272B (zh) * 2019-07-31 2021-11-02 上海天马有机发光显示技术有限公司 显示面板及显示装置
CN111326560B (zh) * 2020-01-23 2023-08-22 京东方科技集团股份有限公司 显示基板和显示装置
CN111312792B (zh) * 2020-03-04 2022-11-25 上海天马微电子有限公司 显示面板和显示装置
CN111599846B (zh) * 2020-05-29 2023-02-07 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN112259584B (zh) * 2020-10-20 2024-04-16 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
JP2024503953A (ja) 2024-01-30
EP4095924B1 (en) 2024-05-08
EP4095924A4 (en) 2023-09-06
CN115280511A (zh) 2022-11-01
WO2022160840A1 (zh) 2022-08-04
EP4095924A1 (en) 2022-11-30
EP4362633A2 (en) 2024-05-01
CN215578574U (zh) 2022-01-18
US20230354680A1 (en) 2023-11-02
EP4362633A3 (en) 2024-07-17
KR20230132432A (ko) 2023-09-15
CN115280511B (zh) 2023-06-30
CN114792707A (zh) 2022-07-26
US20240334797A1 (en) 2024-10-03

Similar Documents

Publication Publication Date Title
CN115280511B (zh) 显示基板以及显示装置
CN215834552U (zh) 显示基板以及显示装置
CN113196374B (zh) 显示基板及显示装置
EP4123716B1 (en) Display substrate and display apparatus
CN113196495A (zh) 显示基板及显示装置
CN113871420A (zh) 显示基板和显示装置
CN115715121A (zh) 显示面板及其制备方法、显示装置
CN215266306U (zh) 显示面板及显示装置
CN115668346A (zh) 显示基板及其制备方法、显示装置
CN115581098A (zh) 显示面板及显示装置
WO2024164325A1 (zh) 显示面板和显示装置
US20230359300A1 (en) Touch Display Substrate, Manufacturing Method Therefor, and Touch Display Device
CN118414704A (zh) 显示基板和显示装置
CN115843193A (zh) 显示基板及显示装置
CN117311536A (zh) 触控显示结构及显示装置
CN118056234A (zh) 阵列基板、显示面板及显示装置
CN115241226A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination