CN115241226A - 显示面板及显示装置 - Google Patents

Abstract

本申请公开了一种显示面板及显示装置，涉及显示技术领域。该显示面板中的第一显示区设置有虚设电极图案，该虚设电极图案与第一连接走线位于不同层。由此可以便于使得第一显示区的各个像素电路组所在区域与第一连接走线之间的交叠电容一致，进而能够保证显示面板的显示效果。

Description

显示面板及显示装置

技术领域

本申请涉及显示技术领域，特别涉及一种显示面板及显示装置。

背景技术

有机发光二极管(organic light-emitting diode，OLED)显示面板由于具有自发光，驱动电压低，以及响应速度快等优点而得到了广泛的应用。该OLED显示面板包括多个像素单元，每个像素单元包括发光单元以及与该发光单元连接的像素电路单元。

相关技术中，为了提高显示面板的屏占比，可以将显示装置的摄像头设置在显示面板的显示区域。并且，为了增大摄像头所在区域的透过率，通常将该摄像头所在区域中各发光单元的像素电路设置在非摄像头区域。位于非摄像头区域的像素电路通过连接走线与位于摄像头区域的发光单元连接，从而为位于摄像头区域的发光单元提供驱动信号。

但是，由于位于非摄像头区域各个像素电路所在区域与连接走线之间的交叠电容不一致，因此会导致显示面板的显示效果较差。

发明内容

本申请提供了一种显示面板及显示装置，可以解决相关技术中摄像头区域的显示效果较差的问题。所述技术方案如下：

一方面，提供了一种显示面板，所述显示面板包括：

衬底基板，所述衬底基板具有相邻的第一显示区和第二显示区；

多个第一发光单元，所述多个第一发光单元位于所述第一显示区；

多个第一像素电路组，所述多个第一像素电路组位于所述第一显示区，且每个所述第一像素电路组与至少一个所述第一发光单元电连接；

多个第二发光单元，所述多个第二发光单元位于所述第二显示区；

多个第二像素电路组，所述多个第二像素电路组位于所述第一显示区；

多个虚设电极图案，位于所述第一显示区；

以及，多个第一连接走线，所述多个第一连接走线中的至少一个所述第一连接走线的一端与至少一个所述第二发光单元电连接，另一端与所述虚设电极图案和所述第二像素电路组电连接；

其中，所述多个第一连接走线和所述多个虚设电极图案位于不同层。

可选的，所述显示面板还包括：多个第二连接走线；

所述多个第二连接走线中的至少一个所述第二连接走线的一端与至少一个所述第二发光单元电连接，另一端与所述虚设电极图案和所述第二像素电路组电连接；

其中，所述多个第二连接走线和所述多个第一连接走线以及所述多个虚设电极图案均位于不同层。

可选的，所述显示面板包括的多个第一连接走线和多个第二连接走线的个数之和，与所述虚设电极图案的个数相同，且一一对应，所述多个第一连接走线和所述多个第二连接走线中的每个与对应的一个所述虚设电极图案电连接。

可选的，至少一个所述虚设电极图案包括主体部和第一连接部，所述第一连接部沿第一方向延伸，所述第一连接走线和所述第二连接走线均沿第二方向延伸，所述第一方向和所述第二方向相交；

所述第一连接部与所述多个第一连接走线和所述多个第二连接走线中的至少一个在相交处通过过孔电连接。

可选的，每个所述第二像素电路组包括：位于所述衬底基板上的源漏金属层，所述源漏金属层包括间隔设置的源极和漏极；所述显示面板还包括：第一绝缘层，第二绝缘层以及第三绝缘层；

所述源漏金属层，所述第一绝缘层，所述多个第一连接走线，所述第二绝缘层，所述多个第二连接走线，所述第三绝缘层以及所述虚设电极图案沿远离所述衬底基板的方向依次层叠。

可选的，所述多个虚设电极图案至少包括：第一虚设电极图案以及第二虚设电极图案；所述第二绝缘层具有多个第一过孔和多个第二过孔，所述第三绝缘层具有与所述多个第一过孔一一对应的多个第三过孔，以及与所述多个第二过孔一一对应的多个第四过孔；

每个所述第一过孔在所述衬底基板上的正投影，与对应的所述第三过孔在所述衬底基板上的正投影至少部分重叠，每个所述第一过孔用于露出一个所述第一连接走线，所述第一虚设电极图案中的第一连接部的至少部分通过所述第三过孔和所述第一过孔与所述第一连接走线电连接；

每个所述第二连接走线的至少部分位于所述第二过孔内，每个所述第四过孔用于露出一个所述第二连接走线，所述第二虚设电极图案中的第一连接部的至少部分通过所述第四过孔与所述第二连接走线电连接。

可选的，所述相交处在所述衬底基板上的正投影，与所述第一连接部在所述衬底基板上的正投影重叠。

可选的，所述显示面板还包括：多个第二连接部，所述第二连接部沿第一方向延伸，所述第一连接走线和所述第二连接走线均沿第二方向延伸，所述第一方向和所述第二方向相交；

所述第二连接部与所述虚设电极图案位于不同层，且所述第二连接部与一个所述虚设电极图案通过过孔电连接，所述第二连接部还和所述多个第一连接走线以及所述多个第二连接走线中的至少一个在相交处通过过孔电连接。

可选的，每个所述第二像素电路组包括：位于所述衬底基板上的源漏金属层，所述第二连接部与所述源漏金属层位于同层。

可选的，所述显示面板还包括：第一绝缘层，第二绝缘层以及第三绝缘层；

所述源漏金属层，所述第一绝缘层，所述多个第一连接走线，所述第二绝缘层，所述多个第二连接走线，所述第三绝缘层以及所述虚设电极图案沿远离所述衬底基板的方向依次层叠。

可选的，所述第一绝缘层具有多个第五过孔，每个所述第五过孔用于露出一个所述第二连接部，一个所述第一连接走线的至少部分通过一个所述第五过孔与所述第二连接部电连接；

所述第一绝缘层和所述第二绝缘层具有多个第六过孔，每个所述第六过孔用于露出一个所述第二连接部，一个所述第二连接走线的至少部分通过一个所述第六过孔与所述第二连接部电连接。

可选的，所述相交处在所述衬底基板上的正投影，与任一所述虚设电极图案在所述衬底基板上的正投影不重叠；

或者，所述相交处在所述衬底基板上的正投影，位于一个所述虚设电极图案在所述衬底基板上的正投影内。

可选的，每个所述第二像素电路组包括：位于所述衬底基板上的源漏金属层，所述源漏金属层包括间隔设置的源极和漏极；所述显示面板还包括：第一绝缘层，第二绝缘层以及第三绝缘层；所述源漏金属层，所述第一绝缘层，所述多个第一连接走线，所述第二绝缘层，所述多个第二连接走线，所述第三绝缘层以及所述虚设电极图案沿远离所述衬底基板的方向依次层叠；

所述第二绝缘层具有多个第七过孔和多个第八过孔，所述第三绝缘层具有与所述多个第七过孔一一对应的多个第九过孔，以及与所述多个第八过孔一一对应的多个第十过孔；

每个所述第七过孔在所述衬底基板上的正投影，与对应的所述第九过孔在所述衬底基板上的正投影至少部分重叠，每个所述第七过孔用于露出一个所述第一连接走线，至少一个所述第二发光单元的第一电极通过所述第七过孔和所述第九过孔与所述第一连接走线电连接；

每个所述第二连接走线的至少部分位于所述第八过孔内，每个所述第十过孔用于露出一个所述第二连接走线，至少一个所述第二发光单元的第一电极通过所述第十过孔与所述第二连接走线电连接。

可选的，所述第一绝缘层具有多个第十一过孔，所述第二绝缘层具有与所述多个第十一过孔一一对应的多个第十二过孔，所述第三绝缘层具有与所述多个第十二过孔一一对应的多个第十三过孔；每个所述第十一过孔在所述衬底基板上的正投影，与对应的所述第十二过孔在所述衬底基板上的正投影至少部分重叠，每个所述第十二过孔在所述衬底基板上的正投影，与对应的所述第十三过孔在所述衬底基板上的正投影至少部分重叠；所述显示面板还包括：多个第一连接图案以及与所述多个第一连接图案一一对应的多个第二连接图案；

每个所述第十一过孔用于露出一个所述第二像素电路组中一个晶体管的漏极，一个所述第一连接图案的至少部分通过所述第十一过孔与所述漏极电连接；每个所述第十二过孔用于露出一个所述第一连接图案，与一个所述第一连接图案对应的一个所述第二连接图案的至少部分通过所述第十二过孔与所述第一连接图案电连接；每个所述第十三过孔用于露出一个所述第二连接图案，一个虚设电极图案的至少部分通过所述第十三过孔与所述第二连接图案连接；

其中，所述多个第一连接图案与所述多个第一连接走线位于同层，所述多个第二连接图案与所述多个第二连接走线位于同层。

可选的，所述多个第一连接走线在所述衬底基板上的正投影与所述多个第二连接走线在所述衬底基板上的正投影不重叠。

可选的，所述多个第一连接走线在所述衬底基板上的正投影与所述多个第二连接走线在所述衬底基板上的正投影在所述显示面板的第二方向上交错排布。

可选的，所述衬底基板包括：两个所述第一显示区，两个所述第一显示区位于所述第二显示区沿第一方向的两侧；所述衬底基板还包括：第一周边区和第二周边区，所述第一周边区和所述第二周边区分别位于两个所述第一显示区的两侧；所述显示面板还包括：位于所述第一周边区的第一行驱动电路和位于所述第二周边区的第二行驱动电路；

所述第一行驱动电路与一个所述第一显示区中的所述第一像素电路组和所述第二像素电路组电连接，所述第二行驱动电路与另一个所述第一显示区中的所述第一像素电路组和所述第二像素电路组电连接。

可选的，所述显示面板还包括：位于一个所述第一显示区的多个第一扫描信号线，以及位于另一个所述第一显示区的多个第二扫描信号线；

所述第一行驱动电路通过所述多个第一扫描信号线与一个所述第一显示区中的所述第一像素电路组和所述第二像素电路组电连接，所述第二行驱动电路通过所述多个第二扫描信号线与另一个所述第一显示区中的所述第一像素电路组和所述第二像素电路组电连接；

其中，所述多个第一扫描信号线与所述多个第二扫描信号线位于同层，且所述多个第一扫描信号线在所述衬底基板上的正投影以及所述多个第二扫描信号线在所述衬底基板上的正投影均位于所述第二显示区之外。

可选的，所述衬底基板还包括：位于所述第一显示区和所述第二显示区同一侧的第三显示区；所述第一周边区和所述第二周边区位于所述第三显示区沿所述第一方向的两侧；所述显示面板还包括：位于所述第三显示区的多个第三发光单元，以及与所述多个第三发光单元一一对应连接的多个第三像素电路组；

所述第一行驱动电路和所述第二行驱动电路均与所述第三显示区中的所述第三像素电路组连接。

可选的，所述多个第三发光单元的密度大于所述多个第一发光单元的密度，且大于所述多个第二发光单元的密度。

可选的，所述第二显示区的形状为矩形；所述显示面板还包括：多个数据线；

每个所述数据线位于所述第二显示区的部分在所述衬底基板上的正投影呈直线或折线，且位于所述第二显示区靠近所述第一显示区的区域。

可选的，每个所述第二发光单元包括：沿远离所述衬底基板的依次层叠的第一电极，发光层以及第二电极；

其中，所述多个虚设电极图案与所述第一电极位于同层。

可选的，每个所述虚设电极图案在所述衬底基板上的正投影，与至少一个所述第二像素电路组在所述衬底基板上的正投影至少部分重叠，且每个所述虚设电极图案在所述衬底基板上的正投影与任一所述第一发光单元在所述衬底基板上的正投影不重叠。

可选的，每个所述虚设电极图案与所述第二像素电路组的连接处在所述衬底基板上的正投影，与所述多个第一连接走线在所述衬底基板上的正投影不重叠，且与所述多个第二连接走线在所述衬底基板上的正投影不重叠。

另一方面，提供了一种显示装置，所述显示装置包括：供电组件以及如上述方面所述的显示面板；

所述供电组件用于为所述显示面板供电。

本申请提供的技术方案带来的有益效果至少包括：

本申请提供了一种显示面板及显示装置，该显示面板中的第一显示区设置有虚设电极图案，该虚设电极图案与第一连接走线位于不同层。由此可以便于使得第一显示区的各个像素电路组所在区域与第一连接走线之间的交叠电容一致，进而能够保证显示面板的显示效果。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种显示面板的结构示意图；

图2是本申请实施例提供的一种显示面板的局部示意图；

图3是本申请实施例提供的一种衬底基板的俯视图；

图4是本申请实施例提供的另一种显示面板的局部示意图；

图5是本申请实施例提供的一种虚设电极图案的示意图；

图6是本申请实施例提供的又一种显示面板的局部示意图；

图7是图6沿AA方向的截面图；

图8是本申请实施例提供的第一连接走线和第二绝缘层的局部示意图；

图9是本申请实施例提供的一种第三绝缘层的局部示意图；

图10是本申请实施例提供的一种第一连接走线与虚设电极图案的示意图；

图11是本申请实施例提供的一种第二连接走线和第二绝缘层的示意图；

图12是本申请实施例提供的一种第三绝缘层的局部示意图；

图13是本申请实施例提供的一种第二连接走线与虚设电极图案的示意图；

图14是本申请实施例提供的一种第二连接部和第一绝缘层的示意图；

图15是本申请实施例提供的一种第二连接部和第一连接走线的示意图；

图16是本申请实施例提供的一种第二连接部，第一绝缘层和第二绝缘层的示意图；

图17是本申请实施例提供的一种第二连接走线与第二连接部的示意图；

图18是本申请实施例提供的第一连接走线和第二绝缘层的局部示意图；

图19是本申请实施例提供的一种第三绝缘层的局部示意图；

图20是本申请实施例提供的一种第一连接走线与第二发光单元的第一电极的示意图；

图21是本申请实施例提供的一种第二连接走线和第二绝缘层的示意图；

图22是本申请实施例提供的另一种第三绝缘层的示意图；

图23是本申请实施例提供的一种第二连接走线和第二发光单元的第一电极的示意图；

图24是本申请实施例提供的一种第一绝缘层和第一连接图案的示意图；

图25是本申请实施例提供的一种第二绝缘层和第二连接图案的示意图；

图26是本申请实施例提供的又一种第三绝缘层的示意图；

图27是本申请实施例提供的一种第一发光单元的结构示意图；

图28是本申请实施例提供的一种第一发光单元和虚设电极图案的示意图；

图29是本申请实施例提供的一种第二发光单元和虚设电极图案的示意图；

图30是本申请实施例提供的另一种显示面板的结构示意图；

图31是本申请实施例提供的再一种显示面板的局部示意图；

图32是本申请实施例提供的再一种显示面板的局部示意图；

图33是本申请实施例提供的一种第一连接走线和第二连接走线的局部示意图；

图34是本申请实施例提供的又一种显示面板的结构示意图；

图35是本申请实施例提供的另一种第一发光单元和虚设电极图案的示意图；

图36是本申请实施例提供的一种第一像素电路组或第二像素电路组的等效电路图；

图37是本申请实施例提供的第一显示区内的像素电路的有源半导体层的局部平面结构示意图；

图38是本申请实施例提供的第一显示区内的第一导电层的局部示意图；

图39是本申请实施例提供的第一显示区内的第二导电层的局部示意图；

图40是本申请实施例提供的第一显示区的源漏金属层的局部示意图；

图41是本申请实施例提供的第一显示区内的有源半导体层，第一导电层，第二导电层以及源漏金属层的层叠示意图；

图42是本申请实施例提供的一种显示装置的结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

本申请的实施方式部分使用的术语仅用于对本申请的实施例进行解释，而非旨在限定本申请。除非另作定义，本申请的实施方式使用的技术术语或者科学术语应当为本申请所属领域内具有一般技能的人士所理解的通常意义。本申请专利申请说明书以及权利要求书中使用的“第一”、“第二”、“第三”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现在“包括”或者“包含”前面的元件或者物件涵盖出现在“包括”或者“包含”后面列举的元件或者物件及其等同，并不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则所述相对位置关系也可能相应地改变。

图1是本申请实施例提供的一种显示面板的结构示意图。图2是本申请实施例提供的一种显示面板的局部示意图。结合图1和图2可以看出，该显示面板10可以包括：衬底基板101，多个第一发光单元102，多个第一像素电路组103，多个第二发光单元104，多个第二像素电路组105，多个虚设电极图案106以及多个第一连接走线107。其中，图2中未示出各个像素电路组。

图3是本申请实施例提供的一种衬底基板的俯视图。参考图3可以看出，该衬底基板101具有相邻的第一显示区101a和第二显示区101b。图3中示出了两个第一显示区101a和一个第二显示区101b。该第二显示区101b可以为设置有摄像头的区域。

结合图1至图3，多个第一发光单元102位于第一显示区101a，多个第一像素电路组103位于第一显示区101a。每个第一像素电路组103与至少一个第一发光单元102连接，且每个第一像素电路组103用于为与其连接的至少一个第一发光单元102提供驱动信号，该驱动信号用于驱动该第一发光单元102发光。

并且，结合图1至图3，多个第二发光单元104位于第二显示区101b，多个第二像素电路组105位于第一显示区101a。多个虚设电极图案106位于第一显示区101a。多个第一连接走线107中的至少一个第一连接走线107的一端与至少一个第二发光单元104电连接，另一端与虚设电极图案106和第二像素电路组105电连接。也即是，每个第一连接走线107的一端可以位于第二显示区101b，另一端可以位于第一显示区101a。由此实现位于第一显示区101a的第二像素电路组105可以与位于第二显示区101b的第二发光单元104电连接，进而使得该第二像素电路组105为与其连接的第二发光单元104提供驱动信号，该驱动信号用于驱动该第二发光单元104发光。

在本申请实施例中，多个第一连接走线107和多个虚设电极图案106位于不同层。也即是，该多个第一连接走线107，以及多个虚设电极图案106可以采用两次构图工艺分别制备。

由于第一显示区101a设置有虚设电极图案106，因此可以使得第一显示区101a设置第一发光单元102的区域和第一连接走线107的交叠电容，以及设置虚设电极图案106的区域和第一连接走线107的交叠电容一致，保证显示面板10的显示效果。

综上所述，本申请实施例提供了一种显示面板，该显示面板中的第一显示区设置有虚设电极图案，该虚设电极图案与第一连接走线位于不同层。由此可以便于使得第一显示区的各个像素电路组所在区域与第一连接走线之间的交叠电容一致，进而能够保证显示面板的显示效果。

图4是本申请实施例提供的另一种显示面板的局部示意图。参考图4可以看出，该显示面板10还可以包括：多个第二连接走线108。该多个第二连接走线108中的至少一个第二连接走线108的一端可以与至少一个第二发光单元104电连接，另一端与虚设电极图案106和第二像素电路组105电连接。

其中，该多个第二连接走线108和多个第一连接走线107以及多个虚设电极图案106均位于不同层。也即是，下述结构中任意两个结构位于不同层：多个第一连接走线107，多个第二连接走线108，以及多个虚设电极图案106。该多个第一连接走线107，多个第二连接走线108，以及多个虚设电极图案106需采用三次构图工艺分别制备。

由于显示面板10的空间有限，因此在同层所能够设置的第一连接走线107的数量有限。由此，通过设置位于不同层的多个第一连接走线107和多个第二连接走线108，使得第一显示区101a的部分第二像素电路组105可以通过该第一连接走线107与第二显示区101b的部分第二发光单元104连接，从而驱动位于第二显示区101b的这一部分第二发光单元104发光。并且，第一显示区101a的另一部分第二像素电路组105可以通过该第二连接走线108与第二显示区101b的另一部分第二发光单元104连接，从而驱动位于第二显示区101b的这另一部分第二发光单元104发光。

本申请实施例的方案可以在不增加第一连接走线107的数量的前提下，增加第二显示区101b所能够设置的第二发光单元104的数量，进而保证显示面板10中第二显示区101b的显示效果。并且，由于第二显示区101b所能够设置的第二发光单元104的数量较多，因此该第二显示区101b可以允许设置较大尺寸的摄像头，对显示面板10的制造精度的要求较低。

可选的，该第一连接走线107和第二连接走线108的材料可以为透明材料，以避免该第一连接走线107和第二连接走线108对第二显示区101b的透过率造成影响。示例的，该第一连接走线107和第二连接走线108的材料可以为氧化铟锡(indium tin oxide，ITO)。另外，该多个第一连接走线107和多个第二连接走线108的延伸方向可以均为第二方向Y。该第二方向Y可以为显示面板10的像素行方向。

需要说明的是，本申请实施例中的显示面板10还可以包括多个第三连接走线。并且，下述结构中任意两个结构位于不同层：多个第一连接走线107，多个第二连接走线108，多个第三连接走线以及多个虚设电极图案106。该多个第一连接走线107，多个第二连接走线108，多个第三连接走线以及多个虚设电极图案106需采用四次构图工艺分别制备。也即是，该显示面板10可以包括三层连接走线，该三层连接走线分别为：多个第一连接走线107，多个第二连接走线108，以及多个第三连接走线。当然，该显示面板10还可以包括更多层的连接走线，本申请实施例对此不做限定。

在本申请实施例中，以显示面板10包括两层连接走线为例进行说明，即以显示面板10包括多个第一连接走线107和多个第二连接走线108为例。该显示面板10包括的多个第一连接走线107和多个第二连接走线108的个数之和，可以与显示面板10包括的虚设电极图案106的个数相同，且一一对应。多个第一连接走线107和多个第二连接走线108中的每个连接走线均可以与对应的一个虚设电极图案106电连接。

在本申请实施例中，参考图1，每个虚设电极图案106在衬底基板101上的正投影，可以与至少一个第二像素电路组105在衬底基板101上的正投影至少部分重叠。其中，图1中采用同一个小方块表示重叠的两个结构。例如采用同一个小方块表示重叠的第一发光单元102和第一像素电路组103，并采用102/103进行标注。又例如采用同一个小方块表示重叠的第二像素电路组105和虚设电极图案106，并采用105/106进行标注。可选的，每个虚设电极图案106在衬底基板101上的正投影，可以与一个第二像素电路组105在衬底基板101上的正投影至少部分重叠。

并且，每个虚设电极图案106在衬底基板101上的正投影与任一第一发光单元102在衬底基板101上的正投影不重叠。该虚设电极图案106与第一发光单元102不重叠，可以避免该虚设电极图案106对第一发光单元102造成影响，保证该第一发光单元102的发光效果。

在本申请实施例中，参考图1和图3，该第二显示区101b可以包括中心区101b1以及围绕该中心区101b1的边缘区101b2。例如，图3示意性的示出第二显示区101b的形状为矩形，第二显示区101b的中心区101b1的形状为圆形，则边缘区101b2为位于矩形中除圆形中心区以外的区域。当然，第二显示区101b的中心区101b1以及边缘区101b2还可以为其他形状，可以根据实际产品需求进行设置，本申请实施例对此不做限定。

可选的，该中心区101b可以作为屏下摄像区，该中心区101b1设置第二发光单元104，驱动该第二发光单元104发光的第二像素电路组105设置在第一显示区101a。由此，可以使得该中心区101b1具有较高的光透过率以实现摄像功能，又可以通过与其他区域(第一显示区101a)的像素电路组连接而实现发光，不影响屏幕的显示功能。

在本申请实施例中，参考图1，第二显示区101b中的第二发光单元104可以采用左右对半控制的方式，由关于第一方向X延伸的中心线轴对称的两个第一显示区101a中的第二像素电路组105分别进行控制。例如，位于上述中心线左侧的第二发光单元104由位于中心线左侧的第一显示区101a内的第二像素电路组105控制，位于上述中心线右侧的第二发光单元104由位于中心线右侧的第一显示区101a内的第二像素电路组105控制。其中，该第一方向X可以为显示面板10的像素列方向。

参考图4可以看出，该多个第一连接走线107在衬底基板101上的正投影与多个第二连接走线108在衬底基板101上的正投影不重叠。由此，可以减小多个第一连接走线107和多个第二连接走线108之间产生交叠电容的可能性，进而避免信号串扰。

示例的，该多个第一连接走线107在衬底基板101上的正投影与多个第二连接走线108在衬底基板101上的正投影在第一方向X上交错排布。由此，可以使得位于同层的多个第一连接走线107沿第一方向X之间的距离，以及位于同层的多个第二连接走线108沿第一方向X之间的距离较大，从而可以避免位于同层的连接走线互相影响，保证信号传输的可靠性。当然，该多个第一连接走线107在衬底基板101上的正投影与多个第二连接走线108在衬底基板101上的正投影可以以其他方式排布，本申请实施例对此不做限定。

图5是本申请实施例提供的一种虚设电极图案的示意图。参考图5，至少一个虚设电极图案106包括：主体部1061和第一连接部1062，该第一连接部1062可以沿第一方向X延伸。结合图4和图5，由于该第一连接部1062的延伸方向(第一方向X)与连接走线(第一连接走线107以及第二连接走线108)的延伸方向(第二方向Y)相交，因此该第一连接部1062与多个第一连接走线107和多个第二连接走线108中的至少一个连接走线存在相交处。

其中，该第一连接部1062与多个第一连接走线107和多个第二连接走线108中的至少一个连接走线在相交处通过过孔连接。由此即可实现该至少一个连接走线与虚设电极图案106电连接。并且，虚设电极图案106还可以与第二像素电路组105电连接，因此该至少一个连接走线可以通过虚设电极图案106与第二像素电路组105电连接。

图6是本申请实施例提供的又一种显示面板的局部示意图。图7是图6沿AA方向的截面图。参考图6和图7可以看出，每个第二像素电路组105可以包括：位于衬底基板101上的源漏金属层。该源漏金属层包括间隔设置的源极和漏极(图7中仅示出了第二像素电路组105中一个晶体管的漏极A)。该显示面板10还可以包括：第一绝缘层109，第二绝缘层110以及第三绝缘层111。

可选的，图7中示意的第一连接图案112与多个第一连接走线107位于同层，且图7中示意的第二连接图案113与多个第二连接走线108位于同层。由此，该源漏金属层，第一绝缘层109，多个第一连接走线107，第二绝缘层110，多个第二连接走线108，第三绝缘层111以及虚设电极图案106沿远离衬底基板101的方向依次层叠。也即是，该第一绝缘层109位于源漏金属层远离衬底基板101的一侧，多个第一连接走线107位于第一绝缘层109远离衬底基板101的一侧，第二绝缘层110位于多个第一连接走线107远离衬底基板101的一侧，多个第二连接走线108位于第二绝缘层110远离衬底基板101的一侧，第三绝缘层111位于多个第二连接走线108远离衬底基板101的一侧，虚设电极图案106位于第三绝缘层111远离多个第二连接走线108的一侧。

在本申请实施例中，多个虚设电极图案106至少包括：第一虚设电极图案以及第二虚设电极图案。其中，该第一虚设电极图案和第二虚设电极图案为不同的两个虚设电极图案。

图8是本申请实施例提供的第一连接走线和第二绝缘层的局部示意图。参考图8，该第二绝缘层110可以具有多个第一过孔(图8中示出了一个第一过孔110a)。并且，该第一过孔110a可以用于露出位于该第二绝缘层110靠近衬底基板101的一侧的一个第一连接走线107。图9是本申请实施例提供的一种第三绝缘层的局部示意图。参考图9，该第三绝缘层111可以具有与多个第一过孔110a一一对应的第三过孔111a(图9中示出了一个第三过孔111a)。

其中，每个第一过孔110a在衬底基板101上的正投影，可以与对应的第三过孔111a在衬底基板101上的正投影至少部分重叠。例如结合图8和图9，第三过孔111a在衬底基板101上的正投影位于对应的第一过孔110a在衬底基板101上的正投影内。

图10是本申请实施例提供的一种第一连接走线与虚设电极图案的示意图。结合图8至图9，该多个虚设电极图案106中的第一虚设电极图案的第一连接部1062的至少部分可以位于该第三过孔111a和第一过孔110a内，并通过该第三过孔111a和第一过孔110a与第一连接走线107电连接。

图11是本申请实施例提供的一种第二连接走线和第二绝缘层的示意图。参考图11，该第二绝缘层110可以具有多个第二过孔110b(图11中示出了一个第二过孔110b)。并且，每个第二连接走线108的至少部分可以位于该第二过孔110b内。图12是本申请实施例提供的一种第三绝缘层的局部示意图。参考图12，该第三绝缘层111可以具有与多个第二过孔110b一一对应的第四过孔111b(图12中示出了一个第四过孔111b)。该第四过孔111b用于露出一个第二连接走线108。

图13是本申请实施例提供的一种第二连接走线与虚设电极图案的示意图。结合图11至图13，该多个虚设电极图案106中的第二虚设电极图案的第一连接部1062的至少部分可以位于该第四过孔111b内，并通过该第四过孔111b与第二连接走线108电连接。

在本申请实施例中，由于第二连接走线108位于第二绝缘层110远离衬底基板101的一侧，因此第二绝缘层110中是否设置有第二过孔110b，并不会影响该第二连接走线108与第二虚设电极图案的第一连接部1062的连接。但是为了节省显示面板10的制备成本，可以使得第二绝缘层110和第三绝缘层111采用同一个掩膜板制备。由此，第三绝缘层111中具有第四过孔111b的位置，该第二绝缘层110中对应位置也具有第二过孔110b。

也即是，结合图11至图13，每个第二过孔110b在衬底基板101上的正投影，可以与对应的第四过孔111b在衬底基板101上的正投影至少部分重叠。例如，第四过孔111b在衬底基板101上的正投影位于对应的第二过孔110b在衬底基板101上的正投影内。由此，第二虚设电极图案可以与第二连接走线108中位于第二过孔110b内的部分电连接。

当然，若不考虑制备成本，该第二绝缘层110中可以无需设置多个第二过孔110b，直接在第二绝缘层110远离衬底基板101的一侧形成多个第二连接走线108即可。

根据上述描述可知，多个虚设电极图案106中的部分虚设电极图案(例如第一虚设电极图案)的第一连接部1062可以与第一连接走线107通过过孔电连接，另一部分虚设电极图案(例如第二虚设电极图案)的第一连接部1062可以与第二连接走线108通过过孔电连接。

由于第一虚设电极图案的第一连接部1062与第一连接走线107通过过孔电连接，因此该第一虚设电极图案的第一连接部1062与第一连接走线107存在相交处，且该相交处在衬底基板上的正投影，可以与该第一虚设电极图案的第一连接部1062在衬底基板上的正投影重叠。并且，由于第二虚设电极图案第一连接部1062与第二连接走线108通过过孔电连接，因此该第二虚设电极图案的第一连接部1062与第二连接走线108存在相交处，且该相交处在衬底基板上的正投影，可以与该第二虚设电极图案的第一连接部1062在衬底基板上的正投影重叠。

也即是，相交处在衬底基板101上的正投影可以与第一连接部1062在衬底基板101上的正投影重叠。

参考图6还可以看出，该显示面板10还可以包括：多个第二连接部114。该第二连接部114沿第一方向X延伸。由于该第二连接部114的延伸方向(第一方向X)与连接走线(第一连接走线107以及第二连接走线108)的延伸方向(第二方向Y)相交，因此该第二连接部114与多个第一连接走线107和多个第二连接走线108中的至少一个连接走线存在相交处。由此，该第二连接部114与多个第一连接走线107和多个第二连接走线108中的至少一个连接走线在相交处通过过孔电连接，即可实现该至少一个连接走线与第二连接部114电连接。

在本申请实施例中，该第二连接部114可以与第二像素电路组105的源漏金属层位于同层。也即是，该第二连接部114与第二像素电路组105的源漏金属层可以基于相同材料并采用同一次构图工艺制备得到。

为了实现第二像素电路组105和多个第一连接走线107以及多个第二连接走线108中的至少一个连接走线的连接，可以在制备该第二连接部114和源漏金属层时，使得该第二连接部114与一个晶体管的漏极为一体结构。由此即可实现至少一个连接走线通过第二连接部114与第二像素电路组105电连接。

在本申请实施例中，该第二连接部114与虚设电极图案106位于不同层。且该第二连接部114可以与一个虚设电极图案106通过过孔电连接。也即是，该一个虚设电极图案106中传输的信号可以与第二连接部114中传输的信号相同。

图14是本申请实施例提供的一种第二连接部和第一绝缘层的示意图。参考图14，该第一绝缘层109可以具有多个第五过孔109a(图14中示出了一个第五过孔109a)。并且，该第五过孔109a可以用于露出位于该第一绝缘层109靠近衬底基板101的一侧的一个第二连接部114。图15是本申请实施例提供的一种第二连接部和第一连接走线的示意图。参考图15，该第一连接走线107的至少部分可以位于该第五过孔109a内，并通过该第五过孔109a与第二连接部114电连接。

图16是本申请实施例提供的一种第二连接部，第一绝缘层和第二绝缘层的示意图。参考图16，该第一绝缘层109具有多个第六过孔109b，该第二绝缘层110也具有多个第六过孔110c。该第一绝缘层109中的多个第六过孔109b，与第二绝缘层110中的多个第六过孔110c一一对应。并且，第一绝缘层109中的每个第六过孔109b，与第二绝缘层110中的对应的一个第六过孔110c至少部分重叠。

为了便于表述，将第一绝缘层109中的第六过孔109b，与第二绝缘层110中的对应的一个第六过孔110c统称为第六过孔。该第六过孔(109b和110c)用于露出一个第二连接部114。图17是本申请实施例提供的一种第二连接走线与第二连接部的示意图。结合图16和图17，该第二连接部114的至少部分可以位于该第六过孔内，并通过该第六过孔与第二连接走线108电连接。

该第二连接部114与连接走线(第一连接走线107或者第二连接走线108)存在相交处，且该相交处在衬底基板101上的正投影，可以与任一虚设电极图案106在衬底基板101上的正投影不重叠(例如图6中的相交处w1)。或者，该相交处在衬底基板101上的正投影，位于一个虚设电极图案106在衬底基板101上的正投影内(例如图6中的相交处w2)。

图18是本申请实施例提供的第一连接走线和第二绝缘层的局部示意图。参考图18，该第二绝缘层110可以具有多个第七过孔110d(图18中示出了一个第七过孔110d)。并且，该第七过孔110d可以用于露出位于该第二绝缘层110靠近衬底基板101的一侧的一个第一连接走线107。图19是本申请实施例提供的一种第三绝缘层的局部示意图。参考图19，该第三绝缘层111可以具有与多个第七过孔110d一一对应的第九过孔111c(图19中示出了一个第九过孔111c)。

其中，每个第七过孔110d在衬底基板101上的正投影，可以与对应的第九过孔111c在衬底基板101上的正投影至少部分重叠。例如结合图18和图19，第九过孔111c在衬底基板101上的正投影位于对应的第七过孔110d在衬底基板101上的正投影内。

图20是本申请实施例提供的一种第一连接走线与第二发光单元的第一电极的示意图。结合图18至图20，至少一个第二发光单元104的第一电极1041的至少部分可以位于该第七过孔110d和第九过孔111c内，并通过该第七过孔110d和第九过孔111c与第一连接走线107电连接。

图21是本申请实施例提供的一种第二连接走线和第二绝缘层的示意图。参考图21，该第二绝缘层110可以具有多个第八过孔110e(图21中示出了一个第八过孔110e)。并且，每个第二连接走线108的至少部分可以位于该第八过孔110e内。图22是本申请实施例提供的另一种第三绝缘层的示意图。参考图22，该第三绝缘层111可以具有与多个第八过孔110e一一对应的第十过孔111d(图22中示出了一个第十过孔111d)。该第十过孔111d用于露出一个第二连接走线108。

图23是本申请实施例提供的一种第二连接走线和第二发光单元的第一电极的示意图。结合图21至图23，至少一个第二发光单元104的第一电极1041的至少部分可以位于该第十过孔111d内，并通过该第十过孔111d与第二连接走线108电连接。

在本申请实施例中，由于第二连接走线108位于第二绝缘层110远离衬底基板101的一侧，因此第二绝缘层110中是否设置有第八过孔110e，并不会影响该第二连接走线108与第二发光单元104的第一电极的连接。但是为了节省显示面板10的制备成本，可以使得第二绝缘层110和第三绝缘层111采用同一个掩膜板制备。由此，第三绝缘层111中具有第十过孔111d的位置，该第二绝缘层110中对应位置也具有第八过孔110e。

也即是，结合图21至图23，每个第八过孔110e在衬底基板101上的正投影，可以与对应的第十过孔111d在衬底基板101上的正投影至少部分重叠。例如，第八过孔110e在衬底基板101上的正投影位于对应的第十过孔111d在衬底基板101上的正投影内。由此，第二发光单元104的第一电极1041可以与第二连接走线108中位于第八过孔110e内的部分电连接。

根据上述描述可知，多个第二发光单元104中的部分第二发光单104元的第一电极1041可以与第一连接走线107通过过孔电连接，另一部分第二发光单元104的第一电极1041可以与第二连接走线108通过过孔电连接。

参考图7，该显示面板10还可以包括：多个第一连接图案112以及与多个第一连接图案112一一对应的多个第二连接图案113。图7中示出了一个第一连接图案112和一个第二连接图案113。

图24是本申请实施例提供的一种第一绝缘层和第一连接图案的示意图。图25是本申请实施例提供的一种第二绝缘层和第二连接图案的示意图。图26是本申请实施例提供的又一种第三绝缘层的示意图。参考图24至图26可以看出，该第一绝缘层109可以具有多个第十一过孔109c，第二绝缘层110可以具有与多个第十一过孔109c一一对应的多个第十二过孔110f，第三绝缘层111具有与多个第十二过孔110f一一对应的多个第十三过孔111e。其中，每个第十一过孔109c在衬底基板101上的正投影，与对应的第十二过孔110f在衬底基板101上的正投影至少部分重叠。每个第十二过孔110f在衬底基板101上的正投影，与对应的第十三过孔111e在衬底基板101上的正投影至少部分重叠。

结合图7，以及图24至图26，每个第十一过孔109c用于露出一个第二像素电路组105中一个晶体管的漏极，一个第一连接图案112的至少部分位于第十一过孔109c内，且通过该第十一过孔109c与漏极A电连接。每个第十二过孔110f用于露出一个第一连接图案112，与该一个第一连接图案112对应的一个第二连接图案113的至少部分可以位于该第十二过孔110f内，并通过该第十二过孔110f与第一连接图案112电连接。每个第十三过孔111e用于露出一个第二连接图案113，一个虚设电极图案106的至少部分位于该第十三过孔111e内，并通过该第十三过孔111e与第二连接图案113连接。也即是，虚设电极图案106可以通过第二连接图案113和第一连接图案112与第二像素电路组105的漏极A连接。

可选的，第十二过孔110f在衬底基板101上的正投影位于第十一过孔109c在衬底基板101上的正投影内，且第十三过孔111e在衬底基板101上的正投影位于第十二过孔110f在衬底基板101上的正投影内。

在本申请实施例中，第一像素电路组103也可以包括：位于衬底基板101上的源漏金属层。该源漏金属层包括间隔设置的源极和漏极。图27是本申请实施例提供的一种第一发光单元的结构示意图。参考图27，第一发光单元102可以包括沿远离衬底基板101的方向依次层叠的第一电极a1，发光层a2以及第二电极a3。其中，该第一电极a1可以为阳极，第二电极a3可以为阴极。第一像素电路组103的漏极可以与第一发光单元102的第一电极a1电连接。

可选的，多个虚设电极图案106可以与该第一发光单元102中的第一电极a1位于同层。也即是，该虚设电极图案106可以为虚设阳极图案。此种情况下，第一像素电路组103中一个晶体管的漏极与第一发光单元102的第一电极a1的连接示意可以参考上述图7。例如，将图7中的第二像素电路组105替换为第一像素电路组103，并将图7中虚设电极图案106替换为第一发光单元102的第一电极a1之后，图7即可用于表示第一像素电路组103中一个晶体管的漏极与第一发光单元102的第一电极a1的连接关系。

参考图27可以看出，第一发光单元102还可以包括：位于第一电极a1和发光层a2之间的像素界定层a4。参考图2，图4和图6，该像素界定层a4可以具有多个开口a41，每个开口a41可以用于露出一个第一发光单元102的第一电极a1。并且，多个开口a41在衬底基板101上的正投影与任一虚设电极图案106在衬底基板101上的正投影不重叠。

通过使得像素界定层a4的开口a41露出第一发光单元102的第一电极a1，能够使得第一发光单元102的第一电极a1与发光层a2接触而实现发光。由于多个开口a41在衬底基板101上的正投影与任一虚设电极图案106在衬底基板101上的正投影不重叠，因此该虚设电极图案106处不发光。

需要说明的是，为了便于示意，本申请实施例提供的俯视图中均未示出发光层和阴极层，仅采用像素界定层a4的开口a41区分第一发光单元102的第一电极a1和虚设电极图案106。例如图2中，具有像素界定层a4的开口a41的图案为第一电极a1，不具有像素界定层a4的开口a41的图案为虚设电极图案106。

在本申请实施例中，多个第一发光单元102包括：多个第一颜色的第一发光单元，多个第二颜色的第一发光单元，以及多个第三颜色的第一发光单元。其中，多个第一发光单元102中的至少一个第一颜色的第一发光单元，至少一个第二颜色的第一发光单元以及至少一个第三颜色的第一发光单元构成一个发光单元组b。其中，该第一颜色，第二颜色和第三颜色可以为三基色。例如第一颜色为红色(red，R)，第二颜色为绿色(green，G)，第三颜色为蓝色(blue，B)。

并且，多个虚设电极图案106构成至少一个虚设电极图案组c。每个虚设电极图案组c包括的虚设电极图案106的个数，与一个发光单元组b包括的第一发光单元102的个数相等。

示例的，参考图28，每个发光单元组b包括：一个第一颜色的第一发光单元b1，两个第二颜色的第一发光单元(b21和b22)，以及一个第三颜色的第一发光单元b3。其中，两个第二颜色的第一发光单元(b21和b22)可以统称为第二颜色的第一发光单元对b2。也即是，每个发光单元组b包括四个第一发光单元102，则每个虚设电极图案组c也可以包括四个虚设电极图案106。

在本申请实施例中，每个虚设电极图案组c包括的多个虚设电极图案106可以与一个发光单元组b中的多个第一发光单元102一一对应，且每个虚设电极图案106与对应的第一发光单元102中的第一电极a1的形状和面积相同。

由于虚设电极图案106与对应的第一发光单元102中第一电极a1的形状和面积均相同，因此可以使得第一显示区101a的第一电极a1和连接走线的重叠面积，与虚设电极图案106和连接走线的重叠面积相同，进而使得第一显示区101a的第一电极a1以及虚设电极图案106与连接走线的交叠电容一致，保证显示面板10的显示效果。其中，第一连接走线107和第二连接走线108统称为连接走线。

在本申请实施例中，参考图29，多个第二发光单元104也可以包括：多个第一颜色的第二发光单元，多个第二颜色的第二发光单元，以及多个第三颜色的第二发光单元。其中，多个第二发光单元104中的至少一个第一颜色的第二发光单元，至少一个第二颜色的第二发光单元以及至少一个第三颜色的第二发光单元也可以构成一个发光单元组b。

其中，每个虚设电极图案组c包括的虚设电极图案106的个数，还可以与一个发光单元组b包括的第二发光单元104的个数相等。示例的，每个发光单元组b包括：一个第一颜色的第二发光单元b1，两个第二颜色的第二发光单元(b21和b22)，以及一个第三颜色的第二发光单元b3。其中，两个第二颜色的第二发光单元(b21和b22)可以统称为第二颜色的第二发光单元对b2。

在本申请实施例中，参考图3，衬底基板101包括两个第一显示区101a。两个第一显示区101a分别位于第二显示区101b的两侧。该衬底基板101还包括：第一周边区101d和第二周边区101e。该第一周边区101d和第二周边区101e分别位于两个第一显示区101a的两侧。也即是，第一周边区101d，一个第一显示区101a，第二显示区101b，另一个第一显示区101a，以及第二周边区101e沿第二方向Y排布。例如，该第一周边区101d位于衬底基板101沿第一方向X的轴线的左侧，第二周边区101e位于衬底基板101沿第一方向X的轴线的右侧。

图30是本申请实施例提供的另一种显示面板的结构示意图。参考图30可以看出，该显示面板10还可以包括：位于第一周边区101d的第一行驱动电路115和位于第二周边区101e的第二行驱动电路116。该第一行驱动电路115与一个第一显示区101a中的第一像素电路组103和第二像素电路组105电连接。该第二行驱动电路116与另一个第一显示区101a中的第一像素电路组103和第二像素电路组105电连接。其中，第一行驱动电路115电连接的第一像素电路组103和第二像素电路组105所在的一个第一显示区101a位于衬底基板101沿第一方向X的轴线的左侧。第二行驱动电路116电连接的第一像素电路组103和第二像素电路组105所在的另一个第一显示区101a位于衬底基板101沿第一方向X的轴线的右侧。

为了便于理解，可以将位于衬底基板101沿第一方向X的轴线的左侧的一个第一显示区101a称为左侧第一显示区101a，将位于衬底基板101沿第一方向X的轴线的右侧的另一个第一显示区101a称为右侧第一显示区101a。参考图30，该第一行驱动电路115可以与左侧第一显示区101a中的每个像素电路组电连接，从而为该左侧第一显示区101a中的每个像素电路组提供行驱动信号。并且，第一行驱动电路115不与右侧第一显示区101a中的任一像素电路组电连接。该第二行驱动电路116可以与右侧第一显示区101a中的每个像素电路组电连接，从而为该右侧第一显示区101a中的每个像素电路组提供行驱动信号。并且，第二行驱动电路116不与左侧第一显示区101a中的任一像素电路组电连接。

也即是，在本申请实施例中，左侧第一显示区101a中的像素电路组和右侧第一显示区101a中的像素电路组通过不同的行驱动电路进行驱动，且提供给两个第一显示区101a中的像素电路组的行驱动信号互不影响。

参考图30还可以看出，该显示面板10还可以包括：位于一个第一显示区101a的多个第一扫描信号线117，以及位于另一个第一显示区101a的多个第二扫描信号线118。其中，该多个第一扫描信号线117以及多个第二扫描信号线118均可以沿第二方向Y延伸。

该第一行驱动电路115可以与多个第一扫描信号线117电连接，并通过多个第一扫描信号线117与一个第一显示区101a的第一像素电路组103和第二像素电路组105电连接。该第二行驱动电路116可以与多个第二扫描信号线118电连接，并通过多个第二扫描信号线118与另一个第一显示区101a的第一像素电路组103和第二像素电路组105电连接。

其中，多个第一扫描信号线117可以与多个第二扫描信号线118位于同层，且多个第一扫描信号线117在衬底基板101上的正投影以及多个第二扫描信号线118在衬底基板101上的正投影均位于第二显示区101b之外。也即是，多个第一扫描信号线117和多个第二扫描信号线118均不位于第二显示区101b，由此可以保证该第二显示区101b的透过率。

在本申请实施例中，显示面板10包括的第一扫描信号线117的数量可以与一个第一显示区101a(左侧第一显示区101a)中第一像素电路组103和第二像素电路组105包括的像素电路的行数相同。显示面板10包括的第二扫描信号线118的数量可以与另一个第一显示区101a(右侧第一显示区101a)中第一像素电路组103和第二像素电路组105包括的像素电路的行数相同。

参考图3还可以看出，该衬底基板101还可以包括：第三显示区101c以及第三周边区101f。该第三显示区101c位于第一显示区101a和第二显示区101b的同一侧，且第三周边区101f位于第一显示区101a和第二显示区101b的同一侧。并且，第一周边区101d和第二周边区101e位于第三显示区101c沿第二方向Y的两侧。

参考图3，衬底基板101包括两个第一显示区101a。第一显示区101a和第二显示区101b的形状均为矩形。其中，第一显示区101a和第二显示区101b均位于显示区的边缘。第一显示区101a，第二显示区101b以及第三显示区101c统称为显示区。第一显示区101a和第二显示区101b远离第三显示区101c的边缘与第三周边区101f相接。第二显示区101b沿第二方向Y延伸的一个边缘与第三显示区101c相接，另一个边缘与第三周边区101f相接。第二显示区101b沿第一方向X延伸的两个边缘分别与两个第一显示区101a相接。

参考图1，该显示面板10还可以包括：位于第三显示区101c的多个第三发光单元119，以及与多个第三发光单元119一一对应连接的多个第三像素电路组120。位于第一周边区101d的第一行驱动电路115和位于第二周边区101e的第二行驱动电路116均与该第三显示区101c的第三像素电路组120连接。也即是，第一行驱动电路115和第二行驱动电路116均可以为第三像素电路组120提供行驱动信号，该第三显示区101c的第三像素电路组120可以通过两个行驱动电路进行驱动。

示例的，该显示面板10可以包括多个第三扫描信号线121。每个第三扫描信号线121的一端与第一行驱动电路115连接，另一端与第二行驱动电路116连接，且第三扫描信号还与第三像素电路组120连接。

可选的，多个第三发光单元119的密度大于多个第一发光单元102的密度，且大于多个第二发光单元104的密度。屏下摄像区(第二显示区101b的中心区101b1)的第二发光单元104的密度(即像素密度)低于正常显示区(第三显示区101c)的第三发光单元119的密度，则摄像头可以设置在能够允许更多光透过的低像素密度区域的下方。上述“多个第三发光单元119的密度大于多个第一发光单元102的密度，且大于多个第二发光单元104的密度”指相同面积下第三发光单元119的数量大于第二发光单元104的数量，且大于第一发光单元102的数量。

在本申请实施例中，第三显示区101c为主要的显示区域，具有较高的分辨率(pixel per inch，PPI)，即第三显示区101c内排布有密度较高的用于显示的第三发光单元119。每个第三发光单元119对应一个第三像素电路组120，且每个第三发光单元119通过对应的一个第三像素电路组120驱动发光。第二显示区101b可以允许从显示面板10显示侧射入的光透过显示面板10而到达显示面板10的背侧，从而使位于显示面板10背侧的传感器等部件的正常工作，本申请实施例不限于此。例如，第二显示区101b也可以允许从显示面板10的背侧发出的光通过显示面板10而到达显示面板10的显示侧。第一显示区101a和第二显示区101b也包括多个发光单元，以用于显示。但是，由于驱动发光单元发光的像素电路组通常不透光，因此为了提高第二显示区101b的中心区101b1的透过率，可以将第二显示区101b的发光单元与驱动该发光单元的像素电路组从物理位置上分离。例如，与第二显示区101b中的发光单元(例如图1中第二显示区101b内的第二发光单元104)连接的第二像素电路组105可以设置在第一显示区101a。也即是，第二像素电路组105会占据第一显示区101a的部分空间。并且，第一显示区101a的剩余空间用于设置第一显示区101a的第一发光单元102和第一像素电路组103。例如图1中第一显示区101a中的每一个点填充方框代表一个像素电路组。若某个填充方框表示的像素电路组为第一像素电路组103，则该填充方框还可以表示第一发光单元102。此种情况下，第一显示区101a中的第一像素电路组103(或者第一发光单元102)以及与第二显示区101b中的第二发光单元104连接的第二像素电路组105在第一显示区101a中阵列排布。由此，第一显示区101a和第二显示区101b的分辨率低于第三显示区101c的分辨率，即第三显示区101c的像素密度大于第一显示区101a的像素密度，且大于第二显示区101b的像素密度。

在本申请实施例中，参考图1和图30，显示面板10还可以包括：多个数据线122。在第二显示区101b的形状为矩形的情况下，每个数据线122位于第二显示区101b的部分在衬底基板101上的正投影可以呈直线或折线，且位于第二显示区101b靠近第一显示区101a的区域。也即是，每个数据线122位于第二显示区101b的部分可以沿第二显示区101b贴边设计。

可选的，结合图31和图32，每个数据线122位于第二显示区101b的部分在衬底基板101上的正投影可以包括依次相接的第一线段1221，第二线段1222以及第三线段1223。其中，第一线段1221的延伸方向和第三线段1223的延伸方向均为第二方向Y，第二线段1222的延伸方向为第一方向X。并且，该第一线段1221位于第二显示区101b靠近第三显示区101c的一侧，第二线段1222位于第二显示区101b靠近第一显示区101a的一侧，第三线段1223位于第二显示区101b靠近第三周边区101f的一侧。

参考图32，每个数据线122还可以位于第三周边区101f，且每个数据线122位于第三周边区101f的部分可以与该数据线122的第三线段1223相接。

图33是本申请实施例提供的一种第一连接走线和第二连接走线的局部示意图。参考图33可以看出，多个第一连接走线107的另一端的连线，以及多个第二连接走线108的另一端的连线均与第一显示区101a远离第二显示区101b的边缘平行，且多个第一连接走线107的另一端的连线，以及多个第二连接走线108的另一端的连线与第一显示区101a远离第二显示区101b的边缘之间的距离均小于距离阈值。

该第一连接走线107的另一端可以是该第一连接走线107的两端中远离第二显示区101b的一端。该第二连接走线108的另一端可以是该第二连接走线108的两端中远离第二显示区101b的一端。通过使得多个第一连接走线107的另一端的连线与第一显示区101a远离第二显示区101b的边缘的距离设计的较小，并使得多个第二连接走线108的另一端的连线与第一显示区101a远离第二显示区101b的边缘的距离设计的较小，可以使得第一显示区101a中各处均存在连接走线。由此可以使得第一显示区101a中各处的交叠电容一致，保证该第一显示区101a的显示效果的均一性。其中，图33中所示的多个第一连接走线107的另一端的连线以及多个第二连接走线108的另一端的连线共线，采用同一个标号e表示。

可选的，多个第一连接走线107的另一端的连线，多个第二连接走线108的另一端的连线与第一显示区101a远离第二显示区101b的边缘均可以大致平行于第一方向X。多个第一连接走线107的另一端的连线，多个第二连接走线108的另一端的连线以及第一显示区101a远离第二显示区101b的边缘共线。也即是，多个第一连接走线107的另一端，多个第二连接走线108的另一端均可以延伸至第一显示区101a远离第二显示区101b的边缘。

在本申请实施例中，“大致”指的是可以允许有15％以内的误差范围。例如，“大致平行”可以是指两者的夹角在0度至30度之间，如可以为0度至10度，0度至15度等。

在本申请实施例中，由于第一显示区101a中能够发光的第一发光单元102的数量较少，而第三显示区101c中能够发光的第三发光单元119的数量较多，因此可能会导致该第一显示区101a的显示亮度比第三显示区101c的显示亮度低。由此，为了提高该第一显示区101a的显示亮度，可以使得每个第一发光单元102通过至少两个像素电路进行驱动，进而提高该第一发光单元102的亮度，保证第一显示区101a的显示效果和第三显示区101c的显示效果的一致性。

可选的，参考图30，第一像素电路组103可以包括：第一像素电路1031。每个第一像素电路组103中的第一像素电路1031被配置为与至少一个第一发光单元102电连接。第二像素电路组105可以包括：第二像素电路1051。每个第二像素电路组105包括的第二像素电路1052被配置为与至少一个第二发光单元104电连接。

若该第一像素电路组103仅包括第一像素电路1031，不包括其他像素电路，且该第一像素电路被配置为与一个第一发光单元102电连接，则该第一发光单元102可以被一个像素电路驱动。相应的，若该第二像素电路组105仅包括第二像素电路1051，不包括其他像素电路，且该第二像素电路被配置为与一个第二发光单元104电连接，则该第二发光单元104可以被一个像素电路驱动。

若该第一像素电路组103仅包括第一像素电路1031，不包括其他像素电路，且该第一像素电路被配置为与多个第一发光单元102(例如两个第一发光单元102)电连接，则该多个第一发光单元102可以被同一个像素电路驱动。相应的，若该第二像素电路组105仅包括第二像素电路1051，不包括其他像素电路，且该第二像素电路被配置为与多个第二发光单元104(例如两个第二发光单元104)电连接，则该多个第二发光单元104可以被同一个像素电路驱动。

可选的，参考图34，每个第一像素电路组103还可以包括：至少一个第三像素电路1032。每个第一像素电路组103中的至少两个像素电路被配置为与同一个第一发光单元103电连接。每个第二像素电路组105还可以包括：至少一个第四像素电路1052。每个第二像素电路组105中的至少两个像素电路被配置为与同一个第二发光单元104电连接。

若该第一像素电路组103包括一个第一像素电路1031和一个第三像素电路1032，且该第一像素电路1031和第三像素电路1032被配置为与同一个第一发光单元102电连接，则该第一发光单元102可以被两个像素电路驱动。相应的，若该第且该第二像素电路1051和第四像素电路1052被配置为与一个第二发光单元104电连接，则该第二发光单元104可以被两个像素电路驱动。

若该第一像素电路组103包括一个第一像素电路1031和多个第三像素电路1032，且该一个第一像素电路1031和多个第三像素电路1032被配置为与同一个第一发光单元102电连接，则该第一发光单元102可以被多个像素电路驱动。相应的，若该第二像素电路组105包括一个第二像素电路1051和多个第四像素电路1052，且该第二像素电路1051和第四像素电路1052被配置为与同一个第二发光单元104电连接，则该第二发光单元104可以被多个像素电路驱动。

在本申请实施例中，像素电路与发光单元电连接可以是指：像素电路与发光单元的第一电极电连接。例如，该第一像素电路组103中的至少两个像素电路被配置为与同一个第一发光单元102电连接可以是指：该第一像素电路组103中的至少两个像素电路被配置为与同一个第一发光单元102的第一电极a1电连接。

可选的，以第一像素电路组103包括一个第一像素电路1031和一个第三像素电路1032，第二像素电路组105包括一个第二像素电路1051和一个第四像素电路1052为例进行说明。

参考图35，该第一发光单元102的第一电极a1包括第一图案102-1和第二图案102-2。该第二图案102-2可以用于与第一像素电路组103中的至少两个像素电路电连接。其中，该第二图案102-2即为第一发光单元102的第一电极a1与第一像素电路组103的连接处。

该第一发光单元102的第一电极a1与第一像素电路组103的连接处(第二图案102-2)在衬底基板101上的正投影，与多个第一连接走线107在衬底基板101上的正投影不重叠，且与多个第二连接走线108在衬底基板101上的正投影不重叠。由此，可以使得第一电极a1与第一像素电路组103的连接处，不会受到第一连接走线107和第二连接走线108的影响，可以确保与该第一像素电路组103连接的第一发光单元102正常发光。

在本申请实施例中，为了保证第二显示区101b的透过率，通常该第二显示区101b设置的第二发光单元104的数量较少，因此可能会导致该第二显示区101b的显示亮度比第三显示区101c的显示亮度低。由此，为了提高该第二显示区101b的显示亮度，可以使得每个第二发光单元104通过至少两个像素电路进行驱动，进而提高该第二发光单元104的亮度，保证第二显示区101b的显示效果和第三显示区101c的显示效果的一致性。

参考图35，该虚设电极图案106包括第三图案106-1和第四图案106-2。该第四图案106-2可以用于与第二像素电路组105中的至少两个像素电路电连接。其中，该第四图案106-2即为虚设电极图案106与第一像素电路组103的连接处。

该虚设电极图案106与第二像素电路组105的连接处(第四图案106-2)在衬底基板101上的正投影，与多个第一连接走线107在衬底基板101上的正投影不重叠，且与多个第二连接走线108在衬底基板101上的正投影不重叠。由此，可以使得虚设电极图案106与第一像素电路组103的连接处，不会受到第一连接走线107和第二连接走线108的影响，可以确保该第二像素电路组105通过该虚设电极图案106驱动第二发光单元104正常发光。

在本申请实施例中，第一像素电路组103和第二像素电路组105的结构可以相同，例如均包括两个像素电路，第一像素电路组103和第二像素电路组105均可以称为像素电路对f。为了后续方便描述，可以将第一像素电路组103和第二像素电路组105中的每个像素电路组包括的两个像素电路均称为第一像素电路和第二像素电路。也即是，为了方便描述，第一像素电路组103包括的第三像素电路1032可以称为第二像素电路，第二像素电路组105包括的第二像素电路1051可以称为第一像素电路，第二像素电路组105包括的第四像素电路1052可以称为第二像素电路。

图36是本申请实施例提供的一种第一像素电路组或第二像素电路组的等效电路图。参考图36，该第一像素电路组103中的至少两个像素电路被配置为与同一个第一发光单元102电连接。第二像素电路组105中的至少两个像素电路被配置为与同一个第二发光单元104电连接。

可选的，显示面板10还包括位于衬底基板101上的复位电源信号线，数据线，扫描信号线，电源信号线，复位控制信号线以及发光控制信号线。如图36所示，各像素电路(第一像素电路f1和第二像素电路f2)包括数据写入晶体管T4，驱动晶体管T3，阈值补偿晶体管T2以及第一复位控制晶体管T7，阈值补偿晶体管T2的第一极与驱动晶体管T3的第一极连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的栅极连接，第一复位控制晶体管T7的第一极与复位电源信号线连接以接收复位信号Vinit，第一复位控制晶体管T7的第二极与发光单元连接，数据写入晶体管T4的第一极与驱动晶体管T3的第二极连接。例如，如图36所示，各像素单元的像素电路还包括存储电容C，第一发光控制晶体管T6，第二发光控制晶体管T5和第二复位晶体管T1。数据写入晶体管T4的栅极与扫描信号线电连接以接收扫描信号Gate；存储电容C的第一极与电源信号线电连接，存储电容C的第二极与驱动晶体管T3的栅极电连接；阈值补偿晶体管T2的栅极与扫描信号线电连接以接收补偿控制信号；第一复位晶体管T7的栅极与复位控制信号线电连接以接收复位控制信号Reset；第二复位晶体管T1的第一极与复位电源信号线电连接以接收复位信号Vinit，第二复位晶体管T1的第二极与驱动晶体管T3的栅极电连接，第二复位晶体管T1的栅极与复位控制信号线电连接以接收复位控制信号Reset；第一发光控制晶体管T6的栅极与发光控制信号线电连接以接收发光控制信号EM；第二发光控制晶体管T5的第一极与电源信号线电连接，第二发光控制晶体管T5的第二极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T5的栅极与发光控制信号线电连接以接收发光控制信号EM。上述电源信号线指输出电压信号VDD的信号线，可以与电压源连接以输出恒定的电压信号，例如正电压信号。

可选的，扫描信号和补偿控制信号可以相同，即数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，数据写入晶体管T3的栅极和阈值补偿晶体管T2的栅极也可以分别电连接至不同的信号线，即数据写入晶体管T3的栅极电连接到第一扫描信号线，阈值补偿晶体管T2的栅极电连接到第二扫描信号线，而第一扫描信号线和第二扫描信号线传输的信号可以相同，也可以不同，从而使得数据写入晶体管T3的栅极和阈值补偿晶体管T2可以被分开单独控制，增加控制像素电路的灵活性。

可选的，第一发光控制晶体管T6和第二发光控制晶体管T5被输入的发光控制信号可以相同，即第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。第一发光控制晶体管T6的栅极和第二发光控制晶体管T5的栅极也可以分别电连接至不同的发光控制信号线，而不同的发光控制信号线传输的信号可以相同，也可以不同。

可选的，第一复位晶体管T7和第二复位晶体管T1被输入的复位控制信号可以相同，即第一复位晶体管T7的栅极和第二复位晶体管T1的栅极可以电连接到同一条信号线以接收相同的信号，减少信号线的数量。例如，第一复位晶体管T7的栅极和第二复位晶体管T1的栅极也可以分别电连接至不同的复位控制信号线，此时，不同复位控制信号线上的信号可以相同也可以不相同。

如图36所示，显示面板10工作时，画面显示的第一阶段，第二复位晶体管T1打开，使N1节点的电压初始化；第二阶段，同一个数据信号Data通过两个相连的数据写入晶体管T4，以及与两个相连的数据写入晶体管T4分别连接的两个驱动晶体管T3以及两个阈值补偿晶体管T2存储在两个像素电路的两个N1节点；在第三发光阶段，两个像素电路(即第一像素电路f1和或第二像素电路f2组成的像素电路对f)中的第二发光控制晶体管T5，驱动晶体管T3以及第一发光控制晶体管T6均打开，以将同样的数据信号传输到两个N4节点，此时，两个像素电路的N4节点相连，共同驱动同一个发光单元B发光，可以达到增加电流和亮度的目的。其中，该发光单元B可以为第一显示区101a中的第一发光单元102，也可以为第二显示区101b中的第二发光单元104。

需要说明的是，在本申请实施例中，像素电路组中包括的像素电路除了可以为图36所示的7T1C(即七个晶体管和一个电容)结构之外，还可以为包括其他数量的晶体管的结构，如7T2C结构，6T1C结构，6T2C结构或者9T2C结构，本申请实施例对此不作限定。只要将两个像素电路的数据写入晶体管T4相连，并将两个像素电路的N4节点相连以实现共同驱动同一个发光单元发光即可。

图37是本申请实施例提供的第一显示区内的像素电路的有源半导体层的局示意图。如图37所示，有源半导体层123可采用半导体材料图案化形成。有源半导体层123可用于制作上述的第二复位晶体管T1，阈值补偿晶体管T2，驱动晶体管T3，数据写入晶体管T4，第二发光控制晶体管T5，第一发光控制晶体管T6和第一复位控制晶体管T7的有源层。有源半导体层123包括各像素单元的各晶体管的有源层图案(沟道区)和掺杂区图案(源漏掺杂区)，且同一像素电路中的各晶体管的有源层图案和掺杂区图案一体设置。

需要说明的是，有源层可以包括一体形成的低温多晶硅层，源极区域和漏极区域可以通过掺杂等进行导体化实现各结构的电连接。也就是每个子像素的各晶体管的有源半导体层123为由p硅形成的整体图案，且同一像素电路中的各晶体管包括掺杂区图案(即源极区域和漏极区域)和有源层图案，不同晶体管的有源层之间由掺杂结构隔开。

例如，有源半导体层123可采用非晶硅，多晶硅，氧化物半导体材料等制作。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域。

图38是本申请实施例提供的第一显示区内的第一导电层的局部示意图。显示面板包括位于有源半导体层123远离衬底基板一侧的栅极绝缘层，用于将上述的有源半导体层123与后续形成的第一导电层124(即栅极金属层)绝缘。图38示出了该显示面板包括的第一导电层124，第一导电层124设置在栅极绝缘层上，从而与有源半导体层123绝缘。第一导电层124可以包括电容C的第二极CC2，沿第二方向Y延伸的多条扫描信号线g1，多条复位控制信号线g2，多条发光控制信号线g3。当然，该第一导电层124还可以包括第二复位晶体管T1，阈值补偿晶体管T2，驱动晶体管T3，数据写入晶体管T4，第二发光控制晶体管T5，第一发光控制晶体管T6和第一复位控制晶体管T7的栅极。

其中，数据写入晶体管T3的栅极可以为扫描信号线g1与有源半导体层123交叠的部分；第一发光控制晶体管T6的栅极可以为发光控制信号线g3与有源半导体层123交叠的一部分，第二发光控制晶体管T5的栅极可以为发光控制信号线g3与有源半导体层123交叠的另一部分。第二复位晶体管T1的栅极为复位控制信号线g2与有源半导体层123交叠的一部分，第一复位控制晶体管T7的栅极为复位控制信号线g2与有源半导体层123交叠的另一部分。阈值补偿晶体管T2可为双栅结构的薄膜晶体管，阈值补偿晶体管T2的第一个栅极可为扫描信号线g1与有源半导体层123交叠的部分，阈值补偿晶体管T2的第二个栅极可为从扫描信号线g1突出的突出结构P与有源半导体层123交叠的部分。驱动晶体管T1的栅极可为电容C的第二极CC2。

需要说明的是，作为各个晶体管的沟道区，在每个沟道区两侧的有源半导体层123通过离子掺杂等工艺导体化作为各个晶体管的第一极和第二极。晶体管的源极，漏极在结构上可以是对称的，所以其源极，漏极在物理结构上可以是没有区别的。在本申请实施例中，为了区分晶体管，除作为控制极的栅极，直接描述了其中一极为第一极，另一极为第二极，所以本申请实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。

参考图38，扫描信号线g1，复位控制信号线g2和发光控制信号线g3沿列方向Y排布。扫描信号线g1位于复位控制信号线g2和发光控制信号线g3之间。

在第一方向X上，电容C的第二极CC2(即驱动晶体管T1的栅极)位于扫描信号线g1和发光控制信号线g3之间。从扫描信号线g1突出的突出结构P位于扫描信号线g1的远离发光控制信号线g3的一侧。

在上述的第一导电层124上形成有第一绝缘层，用于将上述的第一导电层124与后续形成的第二导电层125绝缘。

图39是本申请实施例提供的第一显示区内的第二导电层的局部示意图。参考图39，第二导电层125包括电容C的第一极CC1以及沿第二方向Y延伸的多条复位电源信号线g4。电容C的第一极CC1与电容C的第二极CC2至少部分重叠以形成电容C。

可选的，在上述的第二导电层125上形成有第二绝缘层，用于将上述的第二导电层125与后续形成的源漏金属层126绝缘。

图40是本申请实施例提供的第一显示区的源漏金属层的局部示意图。图28是本申请实施例提供的第一显示区内的有源半导体层，第一导电层，第二导电层以及源漏金属层的层叠示意图。参考图40和图41，源漏金属层126包括沿第一方向X延伸的数据线122以及电源信号线g5。数据线122通过贯穿栅极绝缘层，第一绝缘层和第二绝缘层的过孔与数据写入晶体管T2的第二极电连接。电源信号线g5通过贯穿栅极绝缘层，第一绝缘层和第二绝缘层的过孔与第二发光控制晶体管T5的第一极电连接。电源信号线g5和数据线122沿第二方向Y交替设置。电源信号线g5通过贯穿第二绝缘层的过孔与电容C的第一极CC1电连接。

在本申请实施例中，在上述的源漏金属层126远离衬底基板101的一侧可以设置钝化层以及平坦层用于保护上述的源漏金属层126。

参考图41，第一像素电路组103和第二像素电路组105可以包括沿第二方向Y排列为两个像素电路，即包括一个像素电路对f。而第三像素电路组120不包括上述像素电路对f(未示出)，仅包括一个像素电路。第三像素电路组120中沿第二方向Y排列的相邻的两个像素电路分别驱动一个第三发光单元119发光，且该相邻的两个像素电路中的两个数据写入晶体管彼此独立，且分别连接不同的数据线。

综上所述，本申请实施例提供了一种显示面板，该显示面板中的第一显示区设置有虚设电极图案，该虚设电极图案与第一连接走线位于不同层。由此可以便于使得第一显示区的各个像素电路组所在区域与第一连接走线之间的交叠电容一致，进而能够保证显示面板的显示效果。

图42是本申请实施例提供的一种显示装置的结构示意图。参考图42可以看出，该显示装置可以包括：供电组件20以及上述实施例提供的显示面板10。该供电组件20可以用于为显示面板10供电。其中，该显示装置可以为曲面显示装置。

可选的，该显示装置可以为有机发光二极管(organic light-emitting diode，OLED)显示面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能以及指纹识别功能的产品或部件。

以上所述仅为本申请的可选实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (25)

1.一种显示面板，其特征在于，所述显示面板包括：

衬底基板，所述衬底基板具有相邻的第一显示区和第二显示区；

多个第一发光单元，所述多个第一发光单元位于所述第一显示区；

多个第一像素电路组，所述多个第一像素电路组位于所述第一显示区，且每个所述第一像素电路组与至少一个所述第一发光单元电连接；

多个第二发光单元，所述多个第二发光单元位于所述第二显示区；

多个第二像素电路组，所述多个第二像素电路组位于所述第一显示区；

多个虚设电极图案，位于所述第一显示区；

以及，多个第一连接走线，所述多个第一连接走线中的至少一个所述第一连接走线的一端与至少一个所述第二发光单元电连接，另一端与所述虚设电极图案和所述第二像素电路组电连接；

其中，所述多个第一连接走线和所述多个虚设电极图案位于不同层。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：多个第二连接走线；

所述多个第二连接走线中的至少一个所述第二连接走线的一端与至少一个所述第二发光单元电连接，另一端与所述虚设电极图案和所述第二像素电路组电连接；

其中，所述多个第二连接走线和所述多个第一连接走线以及所述多个虚设电极图案均位于不同层。

3.根据权利要求2所述的显示面板，其特征在于，所述显示面板包括的多个第一连接走线和多个第二连接走线的个数之和，与所述虚设电极图案的个数相同，且一一对应，所述多个第一连接走线和所述多个第二连接走线中的每个与对应的一个所述虚设电极图案电连接。

4.根据权利要求2所述的显示面板，其特征在于，至少一个所述虚设电极图案包括主体部和第一连接部，所述第一连接部沿第一方向延伸，所述第一连接走线和所述第二连接走线均沿第二方向延伸，所述第一方向和所述第二方向相交；

所述第一连接部与所述多个第一连接走线和所述多个第二连接走线中的至少一个在相交处通过过孔电连接。

5.根据权利要求4所述的显示面板，其特征在于，每个所述第二像素电路组包括：位于所述衬底基板上的源漏金属层，所述源漏金属层包括间隔设置的源极和漏极；所述显示面板还包括：第一绝缘层，第二绝缘层以及第三绝缘层；

所述源漏金属层，所述第一绝缘层，所述多个第一连接走线，所述第二绝缘层，所述多个第二连接走线，所述第三绝缘层以及所述虚设电极图案沿远离所述衬底基板的方向依次层叠。

6.根据权利要求5所述的显示面板，其特征在于，所述多个虚设电极图案至少包括：第一虚设电极图案以及第二虚设电极图案；所述第二绝缘层具有多个第一过孔和多个第二过孔，所述第三绝缘层具有与所述多个第一过孔一一对应的多个第三过孔，以及与所述多个第二过孔一一对应的多个第四过孔；

每个所述第一过孔在所述衬底基板上的正投影，与对应的所述第三过孔在所述衬底基板上的正投影至少部分重叠，每个所述第一过孔用于露出一个所述第一连接走线，所述第一虚设电极图案中的第一连接部的至少部分通过所述第三过孔和所述第一过孔与所述第一连接走线电连接；

每个所述第二连接走线的至少部分位于所述第二过孔内，每个所述第四过孔用于露出一个所述第二连接走线，所述第二虚设电极图案中的第一连接部的至少部分通过所述第四过孔与所述第二连接走线电连接。

7.根据权利要求4所述的显示面板，其特征在于，所述相交处在所述衬底基板上的正投影，与所述第一连接部在所述衬底基板上的正投影重叠。

8.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括：多个第二连接部，所述第二连接部沿第一方向延伸，所述第一连接走线和所述第二连接走线均沿第二方向延伸，所述第一方向和所述第二方向相交；

所述第二连接部与所述虚设电极图案位于不同层，且所述第二连接部与一个所述虚设电极图案通过过孔电连接，所述第二连接部还和所述多个第一连接走线以及所述多个第二连接走线中的至少一个在相交处通过过孔电连接。

9.根据权利要求8所述的显示面板，其特征在于，每个所述第二像素电路组包括：位于所述衬底基板上的源漏金属层，所述第二连接部与所述源漏金属层位于同层。

10.根据权利要求9所述的显示面板，其特征在于，所述显示面板还包括：第一绝缘层，第二绝缘层以及第三绝缘层；

所述源漏金属层，所述第一绝缘层，所述多个第一连接走线，所述第二绝缘层，所述多个第二连接走线，所述第三绝缘层以及所述虚设电极图案沿远离所述衬底基板的方向依次层叠。

11.根据权利要求10所述的显示面板，其特征在于，所述第一绝缘层具有多个第五过孔，每个所述第五过孔用于露出一个所述第二连接部，一个所述第一连接走线的至少部分通过一个所述第五过孔与所述第二连接部电连接；

所述第一绝缘层和所述第二绝缘层具有多个第六过孔，每个所述第六过孔用于露出一个所述第二连接部，一个所述第二连接走线的至少部分通过一个所述第六过孔与所述第二连接部电连接。

12.根据权利要求8所述的显示面板，其特征在于，所述相交处在所述衬底基板上的正投影，与任一所述虚设电极图案在所述衬底基板上的正投影不重叠；

或者，所述相交处在所述衬底基板上的正投影，位于一个所述虚设电极图案在所述衬底基板上的正投影内。

13.根据权利要求2所述的显示面板，其特征在于，每个所述第二像素电路组包括：位于所述衬底基板上的源漏金属层，所述源漏金属层包括间隔设置的源极和漏极；所述显示面板还包括：第一绝缘层，第二绝缘层以及第三绝缘层；所述源漏金属层，所述第一绝缘层，所述多个第一连接走线，所述第二绝缘层，所述多个第二连接走线，所述第三绝缘层以及所述虚设电极图案沿远离所述衬底基板的方向依次层叠；

所述第二绝缘层具有多个第七过孔和多个第八过孔，所述第三绝缘层具有与所述多个第七过孔一一对应的多个第九过孔，以及与所述多个第八过孔一一对应的多个第十过孔；

每个所述第七过孔在所述衬底基板上的正投影，与对应的所述第九过孔在所述衬底基板上的正投影至少部分重叠，每个所述第七过孔用于露出一个所述第一连接走线，至少一个所述第二发光单元的第一电极通过所述第七过孔和所述第九过孔与所述第一连接走线电连接；

每个所述第二连接走线的至少部分位于所述第八过孔内，每个所述第十过孔用于露出一个所述第二连接走线，至少一个所述第二发光单元的第一电极通过所述第十过孔与所述第二连接走线电连接。

14.根据权利要求13所述的显示面板，其特征在于，所述第一绝缘层具有多个第十一过孔，所述第二绝缘层具有与所述多个第十一过孔一一对应的多个第十二过孔，所述第三绝缘层具有与所述多个第十二过孔一一对应的多个第十三过孔；每个所述第十一过孔在所述衬底基板上的正投影，与对应的所述第十二过孔在所述衬底基板上的正投影至少部分重叠，每个所述第十二过孔在所述衬底基板上的正投影，与对应的所述第十三过孔在所述衬底基板上的正投影至少部分重叠；所述显示面板还包括：多个第一连接图案以及与所述多个第一连接图案一一对应的多个第二连接图案；

每个所述第十一过孔用于露出一个所述第二像素电路组中一个晶体管的漏极，一个所述第一连接图案的至少部分通过所述第十一过孔与所述漏极电连接；每个所述第十二过孔用于露出一个所述第一连接图案，与一个所述第一连接图案对应的一个所述第二连接图案的至少部分通过所述第十二过孔与所述第一连接图案电连接；每个所述第十三过孔用于露出一个所述第二连接图案，一个虚设电极图案的至少部分通过所述第十三过孔与所述第二连接图案连接；

其中，所述多个第一连接图案与所述多个第一连接走线位于同层，所述多个第二连接图案与所述多个第二连接走线位于同层。

15.根据权利要求2至14任一所述的显示面板，其特征在于，所述多个第一连接走线在所述衬底基板上的正投影与所述多个第二连接走线在所述衬底基板上的正投影不重叠。

16.根据权利要求15所述的显示面板，其特征在于，所述多个第一连接走线在所述衬底基板上的正投影与所述多个第二连接走线在所述衬底基板上的正投影在所述显示面板的第二方向上交错排布。

17.根据权利要求1至14任一所述的显示面板，其特征在于，所述衬底基板包括：两个所述第一显示区，两个所述第一显示区位于所述第二显示区沿第一方向的两侧；所述衬底基板还包括：第一周边区和第二周边区，所述第一周边区和所述第二周边区分别位于两个所述第一显示区的两侧；所述显示面板还包括：位于所述第一周边区的第一行驱动电路和位于所述第二周边区的第二行驱动电路；

所述第一行驱动电路与一个所述第一显示区中的所述第一像素电路组和所述第二像素电路组电连接，所述第二行驱动电路与另一个所述第一显示区中的所述第一像素电路组和所述第二像素电路组电连接。

18.根据权利要求17所述的显示面板，其特征在于，所述显示面板还包括：位于一个所述第一显示区的多个第一扫描信号线，以及位于另一个所述第一显示区的多个第二扫描信号线；

所述第一行驱动电路通过所述多个第一扫描信号线与一个所述第一显示区中的所述第一像素电路组和所述第二像素电路组电连接，所述第二行驱动电路通过所述多个第二扫描信号线与另一个所述第一显示区中的所述第一像素电路组和所述第二像素电路组电连接；

其中，所述多个第一扫描信号线与所述多个第二扫描信号线位于同层，且所述多个第一扫描信号线在所述衬底基板上的正投影以及所述多个第二扫描信号线在所述衬底基板上的正投影均位于所述第二显示区之外。

19.根据权利要求17所述的显示面板，其特征在于，所述衬底基板还包括：位于所述第一显示区和所述第二显示区同一侧的第三显示区；所述第一周边区和所述第二周边区位于所述第三显示区沿所述第一方向的两侧；所述显示面板还包括：位于所述第三显示区的多个第三发光单元，以及与所述多个第三发光单元一一对应连接的多个第三像素电路组；

所述第一行驱动电路和所述第二行驱动电路均与所述第三显示区中的所述第三像素电路组连接。

20.根据权利要求19所述的显示面板，其特征在于，所述多个第三发光单元的密度大于所述多个第一发光单元的密度，且大于所述多个第二发光单元的密度。

21.根据权利要求1至14任一所述的显示面板，其特征在于，所述第二显示区的形状为矩形；所述显示面板还包括：多个数据线；

每个所述数据线位于所述第二显示区的部分在所述衬底基板上的正投影呈直线或折线，且位于所述第二显示区靠近所述第一显示区的区域。

22.根据权利要求1至14任一所述的显示面板，其特征在于，每个所述第二发光单元包括：沿远离所述衬底基板的依次层叠的第一电极，发光层以及第二电极；

其中，所述多个虚设电极图案与所述第一电极位于同层。

23.根据权利要求1至14任一所述的显示面板，其特征在于，每个所述虚设电极图案在所述衬底基板上的正投影，与至少一个所述第二像素电路组在所述衬底基板上的正投影至少部分重叠，且每个所述虚设电极图案在所述衬底基板上的正投影与任一所述第一发光单元在所述衬底基板上的正投影不重叠。

24.根据权利要求1至14任一所述的显示面板，其特征在于，每个所述虚设电极图案与所述第二像素电路组的连接处在所述衬底基板上的正投影，与所述多个第一连接走线在所述衬底基板上的正投影不重叠，且与所述多个第二连接走线在所述衬底基板上的正投影不重叠。

25.一种显示装置，其特征在于，所述显示装置包括：供电组件以及如权利要求1至24任一所述的显示面板；

所述供电组件用于为所述显示面板供电。

Images