CN114497118A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

一种显示基板及其制备方法、显示装置。该制备方法包括：提供衬底基板，衬底基板上形成有多个像素驱动电路，多个像素驱动电路包括第一像素驱动电路和第二像素驱动电路；在衬底基板上形成第一绝缘层；在第一绝缘层上形成第一走线层，第一走线层包括第一连接走线，第一连接走线形成为通过第一绝缘层与第一像素驱动电路电连接；在第一走线层上形成并构图第二绝缘层；在第二绝缘层上形成第二走线层，第二走线层包括第二连接走线，第二连接走线形成为通过第一绝缘层和第二绝缘层与第二像素驱动电路电连接；以及在第二走线层上形成并构图第三绝缘层；第三绝缘层以及第二绝缘层采用同一掩模版进行构图工艺。

Description

显示基板及其制备方法、显示装置

技术领域

本公开的实施例涉及一种显示基板及其制备方法、显示装置。

背景技术

目前，用于电子装置的显示屏正往大屏化、全屏化方向发展，以使用户具有更好的视觉体验。以手机、平板电脑等电子产品为例，由于这些电子装置需要结合摄像头、光线传感器等部件，而这些部件通常占据显示屏的显示区，由此导致显示屏难以实现全屏化设计。为了显示屏中的摄像头所在区域的光透光率，保证摄像头的拍照效果，在摄像头所在区域仅保留像素电路的发光器件。

发明内容

本公开至少一实施例提供一种显示基板的制备方法，该制备方法包括：提供衬底基板，其中，所述衬底基板上形成有多个像素驱动电路，所述多个像素驱动电路包括第一像素驱动电路和第二像素驱动电路；在所述衬底基板上形成第一绝缘层，其中，所述第一绝缘层形成为分别部分露出所述多个像素驱动电路；在所述第一绝缘层上形成第一走线层，其中，所述第一走线层包括第一连接走线，所述第一连接走线形成为通过所述第一绝缘层与所述第一像素驱动电路电连接；在所述第一走线层上形成并构图第二绝缘层；在所述第二绝缘层上形成第二走线层，其中，所述第二走线层包括第二连接走线，所述第二连接走线形成为通过所述第一绝缘层和所述第二绝缘层与所述第二像素驱动电路电连接；以及在所述第二走线层上形成并构图第三绝缘层；其中，所述第三绝缘层以及所述第二绝缘层采用同一掩模版进行构图工艺。

例如，在本公开至少一实施例提供的制备方法还包括：在所述第三绝缘层上形成多个发光器件，其中，所述多个发光器件的每个包括第一电极，所述多个发光器件包括第一发光器件以及第二发光器件，所述第一发光器件的第一电极通过所述第二绝缘层和所述第三绝缘层与所述第一连接走线电连接，所述第二发光器件的第一电极通过所述第三绝缘层与所述第二连接走线电连接。

例如，在本公开至少一实施例提供的制备方法中，在所述衬底基板上形成所述第一绝缘层包括：在所述第一绝缘层中形成第一过孔以及第二过孔，其中，所述第一过孔部分露出所述第一像素驱动电路，所述第二过孔部分露出所述第二像素驱动电路。

例如，在本公开至少一实施例提供的制备方法中，在所述第一绝缘层上形成所述第一走线层包括：将所述第一连接走线的第一端形成为通过所述第一绝缘层的第一过孔与所述第一像素驱动电路电连接，其中，所述第一连接走线的第二端形成为用于电连接所述第一发光器件。

例如，在本公开至少一实施例提供的制备方法中，形成所述第二绝缘层包括：在所述第二绝缘层中形第三过孔和第四过孔，其中，所述第三过孔暴露所述第一连接走线的第二端，所述第四过孔在所述衬底基板上的正投影与所述第二连接走线的第二端在所述衬底基板上的正投影重叠。

例如，在本公开至少一实施例提供的制备方法中，形成所述第二绝缘层还包括：在所述第二绝缘层形成第五过孔和第六过孔，其中，所述第五过孔与第一过孔在所述衬底基板上的正投影重叠，且所述第五过孔暴露所述第一连接走线的第一端，所述第六过孔对应于所述第二过孔。

例如，在本公开至少一实施例提供的制备方法中，形成所述第二走线层包括：将所述第二连接走线的第一端形成为通过所述第一绝缘层的第二过孔以及所述第二绝缘层中的第六过孔与所述第二像素驱动电路电连接，其中，所述第二连接走线的第二端形成为用于连接所述第二发光器件。

例如，在本公开至少一实施例提供的制备方法中，形成所述第三绝缘层包括：在所述第三绝缘层中形成第七过孔和第八过孔，其中，所述第七过孔在所述衬底基板上的正投影，与所述第一绝缘层的第一过孔和所述第二绝缘层的第五过孔在所述衬底基板上的正投影重叠，且述第七过孔暴露所述第一连接走线的第一端，所述第八过孔在所述衬底基板上的正投影，与所述第一绝缘层的第二过孔和所述第二绝缘层的第六过孔在所述衬底基板上的正投影重叠，且所述第八过孔暴露所述第二连接走线的第一端。

例如，在本公开至少一实施例提供的制备方法中，形成所述第三绝缘层还包括：在所述第三绝缘层中形成第九过孔和第十过孔，其中，所述第九过孔和所述第二绝缘层的第三过孔在所述衬底基板上的正投影重叠，且所述第九过孔暴露所述第一连接走线的第二端，所述第十过孔和所述第二绝缘层的第四过孔孔在所述衬底基板上的正投影重叠，且所述第十过孔暴露所述第二连接走线的第二端。

例如，在本公开至少一实施例提供的制备方法中，形成所述多个发光器件的第一电极包括：所述第一发光器件的第一电极形成为通过所述第二绝缘层的第三过孔以及所述第三绝缘层的第九过孔与所述第一连接走线的第二端连接，所述第二发光器件的第一电极形成为通过所述第三绝缘层的第十过孔与所述第二连接走线的第二端连接。

例如，在本公开至少一实施例提供的制备方法中，在形成所述多个发光器件的第一电极的同时，还形成第一保护层和第二保护层，所述第一保护层覆盖所述第三绝缘层的所述第三绝缘层的第七过孔以及所述第二绝缘层的第五过孔，所述第二保护层覆盖所述第三绝缘层的第八过孔。

例如，在本公开至少一实施例提供的制备方法中，形成所述第一走线层还包括：在所述第一绝缘层的第二过孔处形成第一垫层，其中，所述第一垫层至少部分覆盖所述第二过孔且与所述第二像素驱动电路电连接，所述第二绝缘层的第六过孔至少部分暴露所述第一垫层，以允许所述第二连接走线通过所述第一垫层与所述第二像素驱动电路电连接。

例如，在本公开至少一实施例提供的制备方法中，形成所述第一走线层还包括：在所述第一绝缘层上形成第二垫层，其中，所述第二垫层与所述第二连接走线的第二端电连接，所述第二绝缘层的第四过孔至少部分暴露所述第二垫层。

例如，在本公开至少一实施例提供的制备方法中，形成所述第二走线层还包括：在所述第二绝缘层的第五过孔处形成第三垫层，其中，所述第三垫层至少部分与所述第二绝缘层的第五过孔重叠，从而与所述第一连接走线的第一端电连接，所述第三绝缘层的第七过孔至少部分暴露所述第三垫层，以允许通过所述第三垫层与第一连接走线电连接。

例如，在本公开至少一实施例提供的制备方法中，形成所述第二走线层还包括：在所述第二绝缘层上形成第四垫层，其中，所述第四垫层至少部分与所述第第二绝缘层的第三过孔重叠且覆盖所述第一连接走线的第二端，所述第三绝缘层的第九过孔至少部分暴露所述第四垫层。

例如，在本公开至少一实施例提供的制备方法中，形成所述多个发光器件，还包括：在形成所述多个发光器件的第一电极之后，在所述多个发光器件的第一电极以及所述第三绝缘层远离衬底基板的一侧形成像素限定层，其中，所述像素限定层形成为包括多个第一像素开口，其中，所述多个第一像素开口与所述多个发光器件一一对应，以形成所述多个发光器件的发光区，在所述第一像素开口中形成所述多个发光器件的第一发光层，在所述第一发光层以及所述像素限定层远离衬底基板的一侧形成所述多个发光器件的第二电极。

例如，在本公开至少一实施例提供的制备方法中，形成所述第一导电层还包括：形成第一虚拟走线，其中，所述第一虚拟走线与所述第一连接走线的第二端连接，形成所述第二导电层还包括：形成第二虚拟走线，其中，所述第二虚拟走线与所述第二连接走线的第二端连接，其中，所述第一虚拟走线的延伸方向与所述第一连接走线的延伸方向交叉，所述第二虚拟走线的延伸方向与所述第二连接走线的延伸方向交叉。

本公开至少一实施例还提供一种显示基板，该显示基板具有用于显示的第一侧和与第一侧相对的第二侧，且包括衬底基板、设置在衬底基板上的第一绝缘层、位于第一显示区域以及第二显示区域的第一连接走线、设置在第一绝缘层远离衬底基板的一侧的第二绝缘层、位于第一显示区域以及第二显示区域的第二连接走线、以及设置在第二绝缘层远离衬底基板的一侧的第三绝缘层。衬底基板包括：显示区域，所述显示区域包括第一显示区域以及至少部分围绕所述第一显示区域的第二显示区域，其中，所述第一显示区域包括第一子像素阵列，且所述第一显示区域允许来自所述显示基板的第一侧的光至少部分透射至所述显示基板的第二侧，所述第一子像素阵列包括阵列排布的多个发光器件，所述多个发光器件包括第一发光器件和第二发光器件，所述第二显示区域包括第一像素驱动电路阵列，所述第一像素驱动电路阵列包括多个第一像素驱动电路单元，所述多个第一像素驱动电路单元包括第一像素驱动电路和第二像素驱动电路；所述第一绝缘层包括第一过孔以及第二过孔，所述第一过孔以及所述第二过孔分别露出所述第一像素驱动电路和所述第二像素驱动电路，所述第一连接走线位于所述第一绝缘层远离所述衬底基板的一侧，所述第一连接走线的第一端形成为通过所述第一过孔与所述第一像素驱动电路电连接，所述第一连接走线的第二端与所述第一发光器件电连接，所述第二绝缘层包括多个过孔，其中，所述第二绝缘层的多个过孔形成为用于电连接所述第一发光器件、所述第二发光器件、所述第一像素驱动电路以及所述第二像素驱动电路，所述第二连接走线位于所述第二绝缘层远离所述衬底基板的一侧，所述第二连接走线的第一端形成为通过所述第二过孔以及所述第二绝缘层中的用于连接所述第二像素驱动电路的过孔与所述第二像素驱动电路电连接，所述第二连接走线的第二端与所述第二发光器件电连接，所述第三绝缘层包括多个过孔，其中，所述第三绝缘层的多个过孔与所述第二绝缘层的多个过孔位置一一对应，以形成贯穿所述第二绝缘层以及所述第三绝缘层的多个过孔。

例如，在本公开至少一实施例提供的显示基板中，所述多个发光器件的每个包括第一电极，所述第一发光器件的第一电极通过所述第二绝缘层以及所述第三绝缘层的过孔与所述第一连接走线的第二端连接，所述第二发光器件的第一电极通过所述第三绝缘层的过孔与所述第二连接走线的第二端连接。

例如，在本公开至少一实施例提供的显示基板中，所述第二绝缘层的多个过孔包括第三过孔、第四过孔、第五过孔以及第六过孔，其中，所述第三过孔和所述第四过孔位于所述第一显示区域，所述第三过孔暴露所述第一连接走线的第二端，所述第四过孔在所述衬底基板上的正投影与所述第二连接走线的第二端在所述衬底基板上的正投影重叠，所述第五过孔和所述第六过孔位于所述第二显示区域，所述第五过孔和所述第一绝缘层的第一过孔在所述衬底基板上的正投影重叠，且所述第五过孔暴露所述第一连接走线的第一端，所述第六过孔和所述第一绝缘层的第二过孔在所述衬底基板上的正投影重叠。

例如，在本公开至少一实施例提供的显示基板中，所述第二连接走线的第一端通过所述第一绝缘层的第二过孔以及所述第二绝缘层中的第六过孔与所述第二像素驱动电路电连接，所述第二连接走线的第二端用于电连接所述第二发光器件。

例如，在本公开至少一实施例提供的显示基板中，所述第三绝缘层的多个过孔包括第七过孔、第八过孔、第九过孔和第十过孔，其中，所述第七过孔和所述第八过孔位于所述第二显示区域，所述第九过孔和所述第二绝缘层的第三过孔在所述衬底基板上的正投影重叠，且所述第九过孔暴露所述第一连接走线的第二端，所述第十过孔和所述第二绝缘层的第四过孔在所述衬底基板上的正投影重叠，且所述第十过孔暴露所述第二连接走线的第二端，所述第九过孔和所述第十过孔位于所述第一显示区域，所述第七过孔在所述衬底基板上的正投影，与所述第一绝缘层的第一过孔和所述第二绝缘层的第五过孔在所述衬底基板上的正投影重叠，且所述第七过孔暴露所述第一连接走线的第一端，所述第八过孔在所述衬底基板上的正投影，与所述第一绝缘层的第二过孔和所述第二绝缘层的第六过孔在所述衬底基板上的正投影重叠，且所述第八过孔暴露所述第二连接走线的第一端。

例如，在本公开至少一实施例提供的显示基板中，所述第一发光器件的第一电极通过所述第二绝缘层的第三过孔以及所述第三绝缘层的第九过孔与所述第一连接走线的第二端连接，所述第二发光器件的第一电极通过所述第三绝缘层的第十过孔与所述第二连接走线的第二端连接。

例如，在本公开至少一实施例提供的显示基板中，所述第一发光器件还包括第一保护层，所述第二发光器件还包括第二保护层，所述第一保护层覆盖所述第三绝缘层的第七过孔以及所述第二绝缘层的第五过孔，所述第二保护层覆盖所述第三绝缘层的第八过孔。

例如，本公开至少一实施例提供的显示基板，还包括第一垫层以及第二垫层，所述第一垫层至少部分覆盖所述第一绝缘层的第二过孔且与所述第二像素驱动电路电连接，所述第二绝缘层的第六过孔至少部分暴露所述第一垫层，以允许所述第二连接走线通过所述第一垫层与所述第二像素驱动电路电连接，所述第二垫层与所述第二连接走线的第二端电连接，所述第二绝缘层的第四过孔至少部分暴露所述第二垫层。

例如，本公开至少一实施例提供的显示基板，还包括第三垫层以及第四垫层，其中，所述第三垫层至少部分与所述第二绝缘层的第五过孔重叠，以与所述第一连接走线的第一端电连接，所述第三绝缘层的第七过孔至少部分暴露第三垫层，所述第四垫层至少部分与所述第二绝缘层的第三过孔重叠且与所述第一连接走线的第二端电连接，所述第三绝缘层的第九过孔至少部分暴露所述第四垫层。

例如，本公开至少一实施例提供的显示基板，还包括设置在所述多个发光器件的第一电极以及所述第三绝缘层远离衬底基板的一侧的像素限定层，其中，所述像素限定层包括多个第一像素开口，其中，所述多个第一像素开口与所述多个发光器件一一对应，以形成所述多个发光器件的发光区，所述多个发光器件还包括第一发光层以及第二电极，所述第二电极位于所述像素限定层的远离所述衬底基板的一侧，所述第一发光层位于所述第一像素开口中且位于所述第一电极与所述第二电极之间。

例如，本公开至少一实施例提供的显示基板，还包括位于所述第一显示区域的第一虚拟走线以及第二虚拟走线，其中，所述第一虚拟走线与所述第一连接走线的第二端连接，所述第二虚拟走线与所述第二连接走线的第二端连接，其中，所述第一虚拟走线与所述第一连接走线同层设置且一体形成，所述第二虚拟走线与所述第二连接走线同层设置且一体形成，所述第一虚拟走线的延伸方向与所述第一连接走线的延伸方向交叉，所述第二虚拟走线的延伸方向与所述第二连接走线的延伸方向交叉。

本公开至少一实施例还提供了一种显示装置，该显示装置包括如上所述的任一显示基板。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。

图1A一种显示基板的平面示意图；

图1B为沿图1A中线B-B’的截面示意图；

图1C为一种显示基板的局部放大示意图；

图2A为一种显示基板的显示区域中走线排布的平面示意图；

图2B为一种显示基板的周边显示区的局部放大示意图；

图2C为一种显示基板的透光显示区的局部放大示意图；

图3A为沿图2A中线B1-B2的截面示意图；

图3B为沿图2B中线B3-B4的截面示意图；

图4A为本公开至少一实施例提供的一种显示基板的平面示意图；

图4B为本公开至少一实施例提供的一种显示基板的显示区域中走线排布的平面示意图；

图5A为本公开至少一实施例提供的一种显示基板的沿图4B中线B5-B6和线B7-B8的截面示意图；

图5B为本公开至少另一实施例提供的一种显示基板的沿图4B中线B5-B6和线B7-B8的截面示意图；

图6A为本公开至少再一实施例提供的一种显示基板的沿图4B中线B5-B6和线B7-B8的截面示意图；

图6B为本公开至少再一实施例提供的一种显示基板的沿图4B中线B5-B6和线B7-B8的截面示意图；

图7为本公开至少一实施例提供的一种显示基板的第二显示区域的局部放大示意图；

图8A-图8M为本公开一些实施例提供的图5A所示显示基板的制备方法的过程图；

图9A-图9F为本公开一些实施例提供的图5B所示显示基板的制备方法的过程图；

图10A-图10H为本公开一些实施例提供的图6A所示显示基板的制备方法的过程图；以及

图11为本公开至少一实施例提供的一种显示装置的示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同。为了描述方便，在部分附图中，给出了“上”、“下”、“前”、“后”，本公开的实施例中，竖直方向为从上到下的方向，竖直方向为重力方向，水平方向为与竖直方向垂直的方向，从右到左的水平方向为从前到后的方向。

为了实现移动显示产品屏占比最大化，先后出现了刘海屏，水滴屏，屏内挖孔等技术。这类技术通过将显示区域局部挖孔，可以用于安装传感器(例如图像传感器、红外传感器、距离传感器)等部件，该部分显示区设计为透光显示区，在其下放置摄像头来减小摄像头占据边框而造成的屏占比问题。由此该透光显示区可以在实现显示功能的同时，为安装传感器等部件提供便利，从而在基本不影响透光显示区的显示功能的情形下，这些传感器能够通过透光显示区执行例如成像、红外感应、距离感应等功能，由此有助于实现具有全面屏的电子设备。

例如，图1A一种显示基板的平面示意图；图1B为沿图1A中线B-B’的截面示意图；图1C为一种显示基板的局部放大示意图。

如图1A所示，显示基板1包括衬底基板14。衬底基板14包括显示区域以及围绕该显示区域的周边区域40，该显示区域包括并列的透光显示区10、周边显示区20以及主体显示区30(例如正常显示区域)。周边显示区20围绕(例如至少部分围绕)透光显示区10。在图1A中，透光显示区10、周边显示区20以及主体显示区30整体上形成矩形或近似矩形的显示区域，以显示完整的(矩形)画面。

例如，如图1B所示，透光显示区10允许来自显示基板1的显示侧S1的入射光透射通过该区域以到达显示基板1的非显示侧S2。在显示基板1的非显示侧S2还可以设置传感器192以接收该透射光，从而实现相应的功能(例如成像、红外感测、距离感测等)。该传感器192(通过双面胶等方式)设置在显示基板1的非显示侧S2，传感器192在衬底基板14的正投影与透光显示区10至少部分重叠，且被配置为接收并处理来自显示基板1的显示侧S1的光。由此，透光显示区10在实现显示的同时，还为传感器192的设置提供了便利。

传感器192为图像传感器、红外传感器、距离传感器等，传感器192例如可以实现为芯片等形式。传感器192设置在显示基板的非显示侧S2。

如图1C所示，透光显示区10包括多个阵列排布的发光器件11(透光显示区10中的白色方框)。周边显示区20包括多个阵列排布的像素电路单元D(周边显示区20中的灰色方框)。周边显示区20还包括多个阵列排布的像素单元P，像素单元P和像素电路单元D交替布置。正常显示区30围绕周边显示区20，正常显示区30包括多个阵列排布的像素单元C(正常显示区域30中的白色方框)。

周边显示区20的像素电路单元D用于一一对应地分别驱动透光显示区10中的多个发光器件11。也即，用于透光显示区10中的像素电路设置在周边显示区20中，使得每个子像素单元的像素电路和发光器件在位置上彼此分离。来自显示侧S1的入射光可以通过相邻发光器件11之间的空白区域透射，以保证透光显示区10的透光性。周边显示区20的像素单元P的发光器件以及像素电路位于同一像素区域中，在位置上没有彼此分离。正常显示区30的像素单元C的发光器件以及像素电路位于同一像素区域中，在位置上没有彼此分离。正常显示区30的第二像素单元C的阵列排布的密度要大于周边显示区20的像素单元P的阵列排布的密度，而周边显示区20的像素单元P的阵列排布的密度与透光显示区10的发光器件11的排布密度相同，使得透光显示区10和周边显示区20具有相同的分辨率。正常显示区30的分辨率大于透光显示区10和周边显示区20。

图2A为一种显示基板的显示区域中走线排布的平面示意图。

如图2A所示，透光显示区10中的多个发光器件11包括第一发光器件114以及第二发光器件115。相应地，周边显示区20中的多像素电路单元D包括第一像素电路D10以及第二像素电路D20，分别用于接收驱动信号以驱动第一发光器件114以及第二发光器件115发光。第一发光器件114与第一像素电路D10在第一方向X0上对应连接，由此在功能上构成透光显示区10中的一个子像素。第二发光器件115与第二像素电路D20在第一方向X0上对应连接，由此在功能上构成透光显示区10中的一个子像素。

显示基板1000还包括多条第一连接走线101(图2A中的颜色较深线宽较大的走线)以及多条第二连接走线102(图2A中的颜色较浅线宽较小的走线)。多条第一连接走线101以及多条第二连接走线102总体上沿第一方向X0延伸。多条第一连接走线101以及多条第一连接走线102在第一方向X0上并列平行设置，多条第一连接走线101以及多条第二连接走线102在衬底基板14上的正投影不发生交叉以避免相互之间的信号串扰。多条第一连接走线101以及多条第二连接走线102连接周边显示区20的像素电路以及透光显示区10的发光器件。多条第一连接走线101一一对应电连接多个第一像素电路D10和多个第一发光器件114。多条第二连接走线102一一对应连接多个第二像素电路D20和多个第二发光器件115，第二像素电路D20配置为通过第二连接走线102以驱动第二发光器件115发光。

第一连接走线101以及第二连接走线102为透明导电走线，位于透光显示区的发光器件同一侧(第一发光器件114的上侧或下侧走线)的第一连接走线101以及第二连接走线102交替布置。为了降低第一连接走线101以及第二连接走线102的布线空间，将第一连接走线101以及第二连接走线102所在的膜层不同，以减少其所占用的走线空间。

需要说明的是，图2A中所示的第一连接走线101以及第一连接走线102的走线形式只作为一种示例，第一连接走线101以及第一连接走线102也可以都为直线走线，也即不带倒角的形状。

图3A为沿图2A中线B1-B2的截面示意图；图3B为沿图2B中线B3-B4的截面示意图。

如图3A以及3B所示，显示基板1还包括第一平坦化层144、第二平坦化层145、第三平坦化层146、第一走线层151以及第二走线层152。

第一平坦化层144位于第一像素电路D10(图3A所示)以及第二像素电路D20(图3B所示)的远离衬底基板14的一侧以提供平坦化表面，第二平坦化层145位于第一平坦化层144远离衬底基板14的一侧以提供平坦化表面，第三平坦化层146位于第二平坦化层145远离衬底基板14的一侧以提供平坦化表面，第一走线层151位于第一平坦化层144与第二平坦化层145之间(图3A所示)。第二走线层152位于第二平坦化层145远离衬底基板14的一侧(图3B所示)。第一发光器件114或第二发光器件115位于第三平坦化层146远离衬底基板14的一侧。第一发光器件114或第二发光器件115的第一电极111(阳极)位于第三平坦化层146远离衬底基板14的一侧。

例如，第一走线层151以及第二走线层152的材料可以包括透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)等透明金属氧化物，金属走线层的材料可以包括银(Ag)、铝(Al)、钼(Mo)或钛(Ti)等金属材料或其合金材料。

如图3A以及图3B所示，第一连接走线101位于第一走线层151。第二连接走线102位于第二走线层152。第一连接走线101和第二连接走线102分别位于不同的膜层，以减少信号之间的串扰。

如图3A以及图3B所示，显示基板1还包括第一像素电路连接孔DH11和第二像素电路连接孔DH12。如图3A中所示的，第一像素电路连接孔DH11贯穿第一平坦化层144。位于第一走线层151的第一连接走线101通过第一像素电路连接孔DH11与第一像素电路D10电连接。如图3B中所示的，第二像素电路连接孔DH12贯穿第一平坦化层144以及第二平坦化层145，位于第二走线层152的第二连接走线102通过第二像素电路连接孔DH12与第二像素电路D20电连接。

如图3A以及图3B所示，显示基板1还包括第一电极连接孔PH11和第二电极连接孔PH12。如图3A所示，第一电极连接孔PH11贯穿第二平坦化层144以及第三平坦化层145，位于第一走线层151的第一连接走线101通过第一电极连接孔PH11与第一发光器件114的第一电极111电连接。如图3B所示，第二电极连接孔PH12贯穿第三平坦化层145，位于第二走线层152的第二连接走线102通过第二电极连接孔PH12与第二发光器件115的第一电极111电连接。

如图3A以及图3B所示，显示基板1还包括像素限定层147。像素限定层147位于第一发光器件114以及第二发光器件115的第一电极111远离衬底基板14的一侧，并包括多个第一像素开口147A。多个第一像素开口147A与第一发光器件114以及第二发光器件115一一对应，以形成第一发光器件114以及第二发光器件115的发光区116。多个发光器件11的每个还包括第一发光层112以及第二电极113(例如为阴极)。第二电极113位于像素限定层147的远离衬底基板14的一侧。发光层112位于第一像素开口147中且位于第一电极111与第二电极112之间；发光层112直接夹置在第一电极111与第二电极112之间的部分在通电后将会发光，由此该部分所占据的区域对应于上述发光区116。

显示基板1还包括第一栅绝缘层141、第二栅绝缘层142、层间绝缘层143以及封装层148。第一像素电路D10以及第二像素电路D20都包括薄膜晶体管12和存储电容13。薄膜晶体管12包括有源层121、栅极122和源漏电极(源极123以及漏极124)。存储电容13包括第一电容极板131和第二电容极板132。有源层121设置在衬底基板14上，第一栅绝缘层141设置在有源层121的远离衬底基板14的一侧，栅极122和第一电容极板131同层设置在第一栅绝缘层141的远离衬底基板14的一侧，第二栅绝缘层142设置在栅极122和第一电容极板的远离衬底基板14的一侧。第二电容极板132设置在第二栅绝缘层142的远离衬底基板14的一侧，层间绝缘层143设置在第二电容极板132的远离衬底基板14的一侧。源极123以及漏极124设置在层间绝缘层143远离衬底基板14的一侧，并通过第一栅绝缘层141、第二栅绝缘层142以及层间绝缘层143中的过孔与有源层121电连接。第一走线层151通过第一平坦化层144中的第一像素电路连接过孔DH11与源漏电极其中之一电连接(如图3A所示的与漏极124电连接)。第二走线层152通过第一平坦化层144以及第二平坦化层145中的第二像素电路连接过孔DH12与源漏电极其中之一电连接(如图3B所示的与漏极124电连接)。封装层148位于第二电极113远离衬底基板148的一侧。封装层148将第一发光器件114以及第二发光器件115密封，从而可以减少或防止由环境中包括的湿气和/或氧引起的发光器件11的劣化。

需要说明的是，第一像素电路D10以及第二像素电路D20可以为2T1C(即2个晶体管和1个电容)型像素电路，该两个晶体管分别为数据写入晶体管和驱动晶体管，该一个电容为信号存储电容，该像素电路可以根据接收的扫描信号和数据信号产生驱动发光元件发光的驱动电流，发光元件根据驱动电流的大小产生不同强度的光。该像素电路例如还可以为其他类型的像素电路，例如，可以进一步具有补偿功能、复位功能、感测功能等，由此可以包括多于2个薄膜晶体管。

如图3A以及图3B所示，当第一连接走线101位于第一平坦化层144以及第二平坦化层145之间，第二连接走线102位于第二平坦化层145以及第三平坦化层146之间时，第一连接走线101所在的第一走线层151需要使用一张掩模版构图形成，以形成为用于电连接第一像素电路D10和第一发光器件114，第二平坦化层145需要使用一张掩模版构图形成第二像素电路连接孔DH12以及第一电极连接孔PH11在第二平坦化层145的部分，第二连接走线102所在的第二走线层152需要使用一张掩模版构图形成，以形成为用于电连接第二像素电路D20和第二发光器件115，第三平坦化层146需要使用一张掩模版构图形成第二电极连接孔PH12以及第一电极连接孔PH11。所以，共需要4张掩模版来完成，第一连接走线101、第二平坦化层145、第二走线层152以及第二连接走线102的制备，所需成本较高。

图2B为一种显示基板的周边显示区的局部放大示意图；图2C为一种显示基板的透光显示区的局部放大示意图。

如图2B以及图2C所示，第一连接走线101连接周边显示区的第一像素电路连接孔DH11和透光显示区的第一电极连接孔PH11，第二连接走线102连接周边显示区的第二像素电路连接孔DH12和透光显示区的第二电极连接孔PH12。在周边显示区，第一像素电路连接孔DH11和第二像素电路连接孔DH12之间间隔周边显示区的像素单元P，使得第一连接走线101和第二连接走线102的分布并不均匀，可能会造成刻蚀纹等现象。

本公开至少一实施例提供一种显示基板，该显示基板具有用于显示的第一侧和与第一侧相对的第二侧，且包括衬底基板、设置在衬底基板上的第一绝缘层、位于第一显示区域以及第二显示区域的第一连接走线、设置在第一绝缘层远离衬底基板的一侧的第二绝缘层、位于第一显示区域以及第二显示区域的第二连接走线、以及设置在第二绝缘层远离衬底基板的一侧的第三绝缘层。衬底基板包括显示区域，显示区域包括第一显示区域以及至少部分围绕第一显示区域的第二显示区域，第一显示区域包括第一子像素阵列，且第一显示区域允许来自显示基板的第一侧的光至少部分透射至所述显示基板的第二侧，第一子像素阵列包括阵列排布的多个发光器件，多个发光器件包括第一发光器件和第二发光器件，第二显示区域包括第一像素驱动电路阵列，第一像素驱动电路阵列包括多个第一像素驱动电路单元，多个第一像素驱动电路单元包括第一像素驱动电路和第二像素驱动电路。第一绝缘层包括第一过孔以及第二过孔，第一过孔以及第二过孔分别露出第一像素驱动电路和第二像素驱动电路。第一连接走线位于第一绝缘层远离衬底基板的一侧，第一连接走线的第一端形成为通过第一过孔与第一像素驱动电路连接，第一连接走线的第二端与第一发光器件连接。第二绝缘层包括多个过孔，第二绝缘层的多个过孔形成为用于连接第一发光器件、第二发光器件、第一像素驱动电路以及第二像素驱动电路。第二连接走线位于第二绝缘层远离衬底基板的一侧，第二连接走线的第一端形成为通过第二过孔以及第二绝缘层中的用于连接第二像素驱动电路的过孔与第二像素驱动电路连接，第二连接走线的第二端与第二发光器件连接。第三绝缘层包括多个过孔，第三绝缘层的多个过孔与第二绝缘层的多个过孔位置一一对应，以形成贯穿第二绝缘层以及第三绝缘层的多个过孔，第三绝缘层以及第二绝缘层具有基本相同的平面图案。

在上述实施例的显示基板中，第三绝缘层以及第二绝缘层具有基本相同的平面图案，因此第三绝缘层以及第二绝缘层可以采用同一张掩模版进行构图工艺形成，以减少制备成本。

本公开至少一实施例还提供一种包括上述显示基板的显示装置。

下面结合附图对本公开的实施例及其示例进行详细说明。

例如，图4A为本公开至少一实施例提供的一种显示基板的平面示意图。如图4A所示，本公开至少一实施例提供的显示基板1000包括衬底基板140。衬底基板140包括显示区域，该显示区域包括第一显示区域100(例如透光显示区域)、第二显示区域200(例如低分辨率显示区域)以及第三显示区300(例如正常显示区域)。第二显示区域20围绕(例如至少部分围绕)第一显示区域10。在图1A中，第一显示区域10、第二显示区域20以及第三显示区域30整体上形成矩形或近似矩形的显示区域，以显示完整的(矩形)画面。例如，显示基板1000还可以包括围绕该显示区域的周边区域400。例如，第一显示区域100允许来自显示基板1000的显示侧(例如面对使用者的一侧)的入射光透射通过该区域以到达显示基板1000的非显示侧(例如背离使用者的一侧)。

例如，显示基板1000可以为有机发光二极管(OLED)显示基板或者量子点发光二极管(QLED)显示基板等显示基板，本公开的实施例对显示基板的具体种类不做限定。

例如，在显示基板1000的非显示侧还可以设置传感器(可以是如图1B所示的传感器192)以接收该透射光，从而实现相应的功能(例如成像、红外感测、距离感测等)。该传感器(通过双面胶等方式)设置在显示基板1000的非显示侧，传感器可以位于(或部分位于)第一显示区域100，由此，第一显示区域10在实现显示的同时，还为传感器的设置提供了便利。如，传感器为图像传感器、红外传感器、距离传感器等，传感器例如可以实现为芯片等形式。

例如，如图4B所示，第一显示区域100包括第一子像素阵列，第一子像素阵列包括阵列排布的多个发光器件(可以采用如图1C中的发光器件11的排布方式)，多个发光器件包括第一发光器件1140和第二发光器件1150。第二显示区域200包括第一像素驱动电路阵列，第一像素驱动电路阵列包括多个第一像素驱动电路单元(可以采用如图1C中的周边显示区20的像素单元D的排布方式)，多个第一像素驱动电路单元包括第一像素驱动电路D100和第二像素驱动电路D200。第二显示区域200的多个第一像素驱动电路单元配置一一对应地分别驱动第一显示区域100的多个发光器件。也即，用于第一显示区域10中的像素驱动电路设置在第二显示区域200中，使得第一子像素的像素驱动电路和发光器件在位置上彼此分离。来自显示基板1000的显示侧的入射光可以通过相邻发光器件之间的空白区域透射，以保证第一显示区域100的透光性。

例如，如图4B所示，第一像素驱动电路D100、第二像素驱动电路D200、第一发光器件1140以及第二发光器件1150位于一行(例如图4B中的两行中的其中一行)。第一发光器件1140与第一像素驱动电路D100在第一方向X1上对应连接，由此在功能上构成第一显示区100中的一个子像素。第二发光器件1150与第二像素驱动电路D200在第一方向X1上对应连接，由此在功能上构成第一显示区100中的一个子像素。

例如，如图4B所示，显示基板1000还包括位于第一显示区域100以及第二显示区域200的第一连接走线1010(图4A中的颜色较深线宽较大的走线)、以及位于第一显示区域100以及第二显示区域200的第二连接走线1020(图4A中的颜色较浅线宽较小的走线)。第一连接走线1010以及第二连接走线1020总体上沿第一方向X1延伸。第一连接走线1010以及第一连接走线1020在第一方向X1上并列平行设置，第一连接走线1010以及第二连接走线1020在衬底基板100上的正投影不发生交叉以避免相互之间的信号串扰。例如，第一连接走线1010电连接第一像素驱动电路D100和第一发光器件1140。第一像素驱动电路D100配置为通过第一连接走线1010以驱动第一发光器件1140发光。也即第一连接走线1010将位于同一行的第一像素驱动电路D100和第一发光器件1140电连接。第二连接走线1020电连接第二像素驱动电路D200和第二发光器件1150，第二像素驱动电路D200配置为通过第二连接走线1020以驱动第二发光器件1150发光。也即，第二连接走线1020将位于同一行的第二像素驱动电路D200和第二发光器件1150电连接。

需要说明的是，图4B中所示的第一连接走线1010以及第二连接走线102的走线形式只作为一种示例，本公开实施例不以此为限。第一连接走线1010以及第二连接走线1020也可以都为直线走线，也即不带倒角的形状。

例如，第一连接走线1010以及第二连接走线1020为透明导电走线。

例如，第一连接走线1010以及第二连接走线1010的材料可以包括透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)等透明金属氧化物。

图5A为本公开至少一实施例提供的一种显示基板的沿图4B中线B5-B6和线B7-B8的截面示意图。线B5-B6沿第一连接走线1010并穿过位于第一显示区域100的第一发光器件1140和位于第二显示区域200的第一像素驱动电路D100。线B7-B8沿第二连接走线1020并穿过位于第一显示区域100的第二发光器件1150和位于第二显示区域200的第二像素驱动电路D200。

例如，如图5A所示，显示基板1000还包括第一绝缘层1440(即第一平坦化层)、第二绝缘层1450(即第二平坦化层)、第三绝缘层1460(即第三平坦化层)、第一走线层1510以及第二走线层1520。第一绝缘层1440设置在第一像素驱动电路D100以及第二像素驱动电路D200远离衬底基板140的一侧，以提供平坦化表面。第二绝缘层1450位于第一平绝缘层1440远离衬底基板140的一侧以提供平坦化表面，第三绝缘层1460位于第二绝缘层1450远离衬底基板140的一侧以提供平坦化表面，第一走线层1510位于第一绝缘层1440与第二绝缘层1450之间。第二走线层1520位于第二绝缘层1450与第三绝缘层1460之间。第一发光器件1140以及第二发光器件1150位于第三绝缘层1460远离衬底基板140的一侧。

例如，第一绝缘层1440、第二绝缘层1450、第三绝缘层1460的材料包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。

例如，如图5A所示，第一绝缘层1440包括第一过孔GH1以及第二过孔GH2。第一过孔GH1露出第一像素驱动电路D100以用于第一连接走线1010与第一像素驱动电路D100的电连接，第二过孔GH2露出第二像素驱动电路D200以用于第二连接走线1020与第二像素驱动电路D200的电连接。

第一连接走线1010位于第一走线层1510，也即位于第一绝缘层1440远离衬底基板140的一侧，第一连接走线1010的第一端1011形成为通过第一过孔GH1与第一像素驱动电路D100电连接，第一连接走线1010的第二端1012与第一发光器件1140电连接。由此，第一像素驱动电路D100通过第一连接走线1010以驱动第一发光器件1140发光。

第二绝缘层1450包括多个过孔(例如包括第三过孔GH3、第四过孔GH4、第五过孔GH5、第六过孔GH6)。第二绝缘层1450的多个过孔形成为用于电连接第一发光器件1140(例如与第三过孔GH3连接)、第二发光器件1150(例如与第四过孔GH4连接)、第一像素驱动电路D100(例如与第五过孔GH5连接)以及第二像素驱动电路D200(例如与第六过孔GH6连接)。

第二连接走线1020位于第二走线层1520，也即位于第二绝缘层1450远离衬底基板140的一侧，第二连接走线1020的第一端1021形成为通过第二过孔GH2以及第二绝缘层1450中的用于连接第二像素驱动电路D200的过孔(例如与第六过孔GH6连接)与第二像素驱动电路D200电连接。第二连接走线1020的第二端1021与第二发光器件D200电连接。第一连接走线1010与第二连接走线1020位于不同膜层，以减少布线空间。

第三绝缘层1460包括多个过孔(例如包括第七过孔GH7、第八过孔GH8、第九过孔GH9、第十过孔GH10)。第三绝缘层1460的多个过孔与第二绝缘层1450的多个过孔位置一一对应(例如，第九过孔GH9与第三过孔GH3在衬底基板140上的投影重叠，第七过孔GH7与第五过孔GH5在衬底基板140上的投影重叠，第八过孔GH8与第六过孔GH6在衬底基板140上的投影重叠，第十过孔GH10与第四过孔GH4在衬底基板140上的投影重叠。)，以形成贯穿第二绝缘层1450以及第三绝缘层1460的多个过孔。第二绝缘层1450以及第三绝缘层1460具有基本相同的平面图案，使得第二绝缘层1450以及第三绝缘层1460可以通过采用同一张掩模版进行构图工艺形成，以减少制备成本。

需要说明的是，本公开实施例中的“投影重叠”包括投影部分交叠的情况。

例如，如图5A所示，位于第一显示区域100的多个发光器件的每个包括第一电极(例如阳极)。第一发光器件1140(位于图5A中的左侧的图)包括第一电极1141，第二发光器件1150(位于图5A中的右侧的图)包括第一电极1151。第一发光器件1140的第一电极1141通过第二绝缘层1450以及第三绝缘层1460的过孔(例如，通过第九过孔GH9和第三过孔GH3)与第一连接走线1010的第二端1012连接。第二发光器件1150的第一电极1151通过第三绝缘层1460的过孔(例如第十过孔GH10)与第二连接走线1020的第二端1022连接。第一发光器件1140的第一电极1141和第二发光器件1150的第一电极1151同层设置且材料相同。

需要注意的是，在本公开的实施例中，“同层设置”包括两个功能层或结构层在显示基板的层级结构中同层且同材料形成，即在制备工艺中，该两个功能层或结构层可以由同一个材料层形成，且可以通过同一构图工艺形成所需要的图案和结构。一次构图工艺例如包括光刻胶的形成、曝光、显影、刻蚀等工序。

例如，第一发光器件1140的第一电极1141和第二发光器件1150的第一电极1151的材料可以包括至少一种透明导电氧化物材料，包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)等。此外，第一发光器件1140的第一电极1141和第二发光器件1150的第一电极1151可以包括具有高反射率的金属作为反射层，诸如银(Ag)。

例如，如图5A所示，第二绝缘层1450的多个过孔包括第三过孔GH3、第四过孔GH4、第五过孔GH5以及第六过孔GH6。第三过孔GH3和第四过孔GH4位于第一显示区域100。第五过孔GH5和第六过孔GH6位于第二显示区域200。第三过孔GH3暴露第一连接走线1010的第二端1012，以用于连接第一发光器件1140的第一电极1141以及第一连接走线1010。第四过孔GH4在衬底基板140上的正投影与第二连接走线1020的第二端1022在衬底基板140上的正投影重叠，以用于连接第二发光器件1150的第一电极1151以及第二连接走线1020。第五过孔GH5和第一绝缘层1440的第一过孔GH1在衬底基板140上的正投影重叠，且第五过孔GH5暴露第一连接走线1010的第一端1011。第六过孔GH7和第一绝缘层1440的第二过孔GH2在衬底基板140上的正投影重叠，以用于通过第二连接走线1020电连接第二像素驱动电路D200。

例如，如图5A所示，第二连接走线1020的第一端1021通过第一绝缘层1440的第二过孔GH2以及第二绝缘层1450中的第六过孔GH6与第二像素驱动电路D200电连接。第二连接走线1020的第二端1022覆盖第二绝缘层1450中的第四过孔GH4，并用于连接(例如通过第三绝缘层1460中的第十过孔GH10)第二发光器件1150。由此，第二像素驱动电路D200配置为通过第二连接走线1020以驱动第二发光器件1150发光。

例如，如图5A所示，第三绝缘层1460的多个过孔包括第七过孔GH7、第八过孔GH8、第九过孔GH9和第十过孔GH10。第七过孔GH7和第八过孔GH8位于第二显示区域200。第九过孔GH9和第十过孔GH10位于第一显示区域100。第九过孔GH9和第二绝缘层1450的第三过孔GH3在衬底基板140上的正投影重叠，且第九过孔GH9暴露第一连接走线1010的第二端1012，以允许第一连接走线1010的第二端1012与第一发光器件1140的第一电极1141电连接。第十过孔GH10和第二绝缘层1450的第四过孔GH4在衬底基板140上的正投影重叠，且第十过孔GH10暴露第二连接走线1020的第二端1022，以允许第二连接走线1020的第二端1022与第二发光器件1150的第一电极1151连接。第七过孔GH7在衬底基板140上的正投影，与第一绝缘层1440的第一过孔GH1和第二绝缘层1450的第五过孔GH5在衬底基板140上的正投影重叠，且第七过孔GH7(以及第五过孔GH5)暴露第一连接走线1010的第一端1011。第八过孔GH8在衬底基板140上的正投影，与第一绝缘层1440的第二过孔GH2和第二绝缘层1450的第六过孔GH6在衬底基板140上的正投影重叠，且第八过孔GH8暴露第二连接走线1020的第一端1021。

例如，如图5A所示，第二绝缘层1450的第九过孔GH9与第一绝缘层1440的第三过孔GH3在衬底基板140上的投影重叠，第二绝缘层1450的第七过孔GH7与第一绝缘层1440的第五过孔GH5在衬底基板140上的投影重叠，第二绝缘层1450的第八过孔GH8与第一绝缘层1440的第六过孔GH6在衬底基板140上的投影重叠，第二绝缘层1450的第十过孔GH10与第一绝缘层1440的第四过孔GH4在衬底基板140上的投影重叠，从而在第二绝缘层1450和第一绝缘层1440之间形成套孔，使得第二绝缘层1450和第一绝缘层1440可以采用同一张掩模版进行构图工艺形成，以减少制备成本。

例如，如图5A所示，第一发光器件1140的第一电极1141通过第二绝缘层1450的第三过孔GH3以及第三绝缘层1450的第九过孔GH9与第一连接走线1010的第二端1012连接。第二发光器件1150的第一电极1151通过第三绝缘层1450的第十过孔GH10与第二连接走线1020的第二端1022连接。

例如，如图5A所示，第一发光器件1140还包括第一保护层1154，第二发光器件1150还包括第二保护层1155。第一保护层1154覆盖第三绝缘层1460的第七过孔GH7，第二保护层1155覆盖第三绝缘层1460的第八过孔GH8。第一保护层1154还覆盖第一连接走线1010的第一端1011的远离衬底基板140一侧的表面，第二保护层1155还覆盖第二连接走线1020的第一端1021的远离衬底基板140一侧的表面，从而对第一连接走线1010和第二连接走线1020进行保护，以避免其在后续制备工艺中被破坏，例如刻蚀液的腐蚀。

例如，如图5A所示，显示基板1000还包括设置在第一发光器件1140的第一电极1141、第二发光器件1150的第一电极1151以及第三绝缘层1460远离衬底基板140的一侧的像素限定层1470。像素限定层1470包括多个第一像素开口1471。多个第一像素开口1471与第一发光器件1140以及第二发光器件1150一一对应，以形成第一发光器件1140的发光区1160以及第二发光器件1150的发光区2160。第一发光器件1140还包括第一发光层1142以及第二电极1143(例如为阴极)(位于图5A中左侧的图)，第二发光器件1150还包括第一发光层1152以及第二电极1153(例如为阴极)(位于图5A中右侧的图)。第一发光器件1140的第二电极1143以及第二发光器件1150的第二电极1153位于像素限定层1470的远离衬底基板140的一侧。第一发光器件1140的第一发光层1142位于第一像素开口1471中且位于第一电极1141与第二电极1143之间。第二发光器件1150的第一发光层1152位于第一像素开口1471中且位于第一电极1151与第二电极1153之间。第一发光层1142直接夹置在第一电极1141与第二电极1143之间的部分在通电后将会发光，由此该部分所占据的区域对应于第一发光器件1140的发光区1160。第一发光层1152直接夹置在第一电极1151与第二电极1153之间的部分在通电后将会发光，由此该部分所占据的区域对应于第二发光器件1150的发光区2160。

需要注意的是，第一发光器件1140的第二电极1143以及第二发光器件1150的第二电极1153同层设置且材料相同，也可以将第一发光器件1140的第二电极1143以及第二发光器件1150的第二电极1153视为同一膜层，在图5A中在第一发光器件1140中视为第二电极1143，在第二发光器件1150中视为第二电极1153以进行区分。

例如，第一发光器件1140的第一发光层114与第二发光器件1150的第二发光层1150同层设置且材料相同。

例如，像素限定层1470的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。

例如，对于OLED，第一发光器件1140的第一发光层114与第二发光器件1150的第二发光层1150可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。

对于QLED，发光层可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。

例如，第一发光器件1140的第二电极1143以及第二发光器件1150的第二电极1153可以包括各种导电材料。例如，第一发光器件1140的第二电极1143以及第二发光器件1150的第二电极1153可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。

本公开的实施例对于子像素的像素驱动电路(例如，第一像素驱动电路D100和第二像素驱动电路D200)不作限制，例如，可以为2T1C(即2个晶体管和1个电容)型像素驱动电路，该两个晶体管分别为数据写入晶体管和驱动晶体管，该一个电容为信号存储电容，该像素电路可以根据接收的扫描信号和数据信号产生驱动发光元件发光的驱动电流，发光元件根据驱动电流的大小产生不同强度的光。该像素驱动电路例如还可以为其他类型的像素驱动电路，例如，可以进一步具有补偿功能、复位功能、感测功能等，由此可以包括多于2个薄膜晶体管。

例如，如图5A所示，显示基板1000还包括第一栅绝缘层1410、第二栅绝缘层1420以及层间绝缘层1430。第一像素驱动电路D100包括薄膜晶体管120和存储电容130。薄膜晶体管120包括有源层1210、栅极1220和源漏电极(源极1230以及漏极1240)。存储电容130包括第一电容极板1301和第二电容极板1302。有源层1210设置在衬底基板140上，第一栅绝缘层1410设置在有源层1210的远离衬底基板140的一侧，栅极1220和第一电容极板1301同层设置在第一栅绝缘层1410的远离衬底基板140的一侧，第二栅绝缘层1420设置在栅极1220和第一电容极板1301的远离衬底基板140的一侧。第二电容极板1302设置在第二栅绝缘层1420的远离衬底基板140的一侧，层间绝缘层1430设置在第二电容极板1320的远离衬底基板140的一侧。源极1230以及漏极1240设置在层间绝缘层1430远离衬底基板140的一侧，并通过第一栅绝缘层1410、第二栅绝缘层1420以及层间绝缘层1430中的过孔与有源层1210电连接。第一连接走线1010的第一端1011通过第一绝缘层1440中的第一过孔GH1与源漏电极其中之一电连接(如图5A左侧的图所示的与漏极1240电连接)。

例如，第一栅绝缘层1410、第二栅绝缘层1420以及层间绝缘层1430中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。第一栅绝缘层1410、第二栅绝缘层1420以及层间绝缘层1430的材料可以相同也可以不相同。

例如，有源层1210的材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)。栅极1220的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。源极1230及漏极1240的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。本公开的实施例对各功能层的材料不做具体限定。

例如，在第一绝缘层1440与源极1230及漏极1240之间还可以设置钝化层。钝化层可以设置为包括过孔以露出源极1230及漏极1240之一，例如露出漏极1240。钝化层可以保护源极1230及漏极1240不被水汽腐蚀。例如，钝化层的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水功能，能够很好的保护第一像素驱动电路D100或第二像素驱动电路D200不被水汽腐蚀。

例如，如图5A所示，第二像素驱动电路D200包括薄膜晶体管220和存储电容230。薄膜晶体管220包括有源层2210、栅极2220和源漏电极(源极2230以及漏极2240)。存储电容230包括第一电容极板2301和第二电容极板2302。有源层2210设置在衬底基板240上，栅极2220和第一电容极板2301同层设置在第一栅绝缘层1410的远离衬底基板140的一侧。第二电容极板2302设置在第二栅绝缘层1420的远离衬底基板140的一侧。源极2230以及漏极2240设置在层间绝缘层1430远离衬底基板140的一侧，并通过第一栅绝缘层1410、第二栅绝缘层1420以及层间绝缘层1430中的过孔与有源层2210电连接。第二连接走线1020的第一端1021通过第一绝缘层1440以及第二绝缘层1450中的第二过孔GH2与源漏电极其中之一电连接(如图5A中左侧的图所示的与漏极2240电连接)。

例如，如图5A所示，显示基板1000还包括封装层1480。封装层1480位于第一发光器件1140和第二发光器件1150远离衬底基板140的一侧。封装层1480将第一发光器件1140以及第二发光器件1150密封，从而可以减少或防止由环境中包括的湿气和/或氧引起的发光器件的劣化。封装层1480可以为单层结构，也可以为复合层结构，该复合层结构包括无机层和有机层堆叠的结构。封装层1480包括至少一层封装子层。例如，封装层1480可以包括依次设置的第一无机封装层、第一有机封装层、第二无机封装层。

例如，封装层1480的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高，可以防止水、氧等的侵入；有机封装层的材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等，例如高分子树脂等以对显示基板的表面进行平坦化处理，并且可以缓解第一无机封装层和第二无机封装层的应力，还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。

例如，衬底基板1470与第一栅绝缘层1410之间开可以设置其它膜层，例如缓冲层、阻挡层等，本公开实施例不以此为限。

例如，如图5A所示，衬底基板140可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料；例如，衬底基板140可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。

例如，图5B为本公开至少另一实施例提供的一种显示基板的沿图4B中线B5-B6和线B7-B8的截面示意图。显示基板1000还包括第一垫层1511以及第二垫层1512。第一垫层1511以及第二垫层1512位于第一走线层1510，也即与第一连接走线1010同层设置且材料相同。第一垫层1511覆盖(例如，部分覆盖)第一绝缘层1440的第二过孔GH2且与第二像素驱动电路D200(例如，与薄膜晶体管220的漏极2240)电连接。第一垫层1511位于第二连接走线1020的靠近衬底基板140的一侧并与第二连接走线1020连接，以将第二连接走线1020与第二像素驱动电路D200(例如，与薄膜晶体管220的漏极2240)电连接。第二绝缘层1450的第六过孔GH6暴露(例如部分暴露)第一垫层1511，以允许第二连接走线1020通过第一垫层1511与所述第二像素驱动电路电连接。第二垫层1512位于与第二连接走线1020的第二端1021的靠近衬底基板的一侧并与第二连接走线1020的第二端1021连接，第二绝缘层1450的第四过孔GH3暴露第二垫层1512。第一垫层1511可以减小第一过孔GH1、第六过孔GH6以及第八过孔GH8形成的套孔的高度，第二垫层1511可以减小第四过孔GH4以及第十过孔GH10的高度，从而改善第二连接走线1020以及第二发光器件1150的第一电极1151的坡度角，防止第二连接走线1020以及第二发光器件1150的第一电极1151发生断裂。

例如，在其它示例中，显示基板1000还可以包括第一垫层1511以及第二垫层1512的其中之一，本公开不以此为限。

例如，如图5B所示，显示基板1000还包括第三垫层1521以及第四垫层1522。第三垫层1521以及第四垫层1522位于第二走线层1520，也即与第二连接走线1020同层设置且材料相同。第三垫层1521的部分与第二绝缘层1450的第五过孔GH5重叠，也即第三垫层1521覆盖第五过孔GH5，以与第一连接走线1010的第一端1011电连接。第三垫层1521位于第一保护层1154的靠近衬底基板140的一侧，并与第一保护层1154连接。第三绝缘层1460的第七过孔GH7至少部分暴露第三垫层1521，以允许通过第三垫层1521与第一连接走线1010电连接。第四垫层1522的部分与第二绝缘层1450的第三过孔GH3重叠且覆盖第一连接走线1010的第二端1012，第三绝缘层1460的第九过孔GH9暴露(例如部分暴露)第四垫层1522。第四垫层1522位于第一发光器件1140的第一电极1141远离衬底基板的一侧，并且与第一电极1141位于九过孔GH9中的部分连接，以将第一电极1141与第一连接走线1010电连接。第三垫层1521可以减小第七过孔GH7以及第五过孔GH5形成的套孔的高度，第四垫层1522可以减小第三过孔GH3以及第九过孔GH9形成的套孔的高度，从而改善第一发光器件1140的第一电极1141的坡度角，防止第一发光器件1140的第一电极1141发生断裂。

例如，在其它示例中，显示基板1000还可以包括第三垫层1521以及第四垫层1522的其中之一，本公开不以此为限。

需要说明的是，显示基板1000可以包括第一垫层1511和第三垫层1521，而不设置第二垫层1512和第四垫层1522。

需要说明的是，图5B所示的实施例与图5A所示的实施例的区别在于：增加了第一垫层1511、第二垫层1512、第三垫层1521以及第四垫层1522。图5B所示的实施例与图5A所示的实施例的其它相同的膜层结构将不再赘述。

例如，图6A为本公开至少再一实施例提供的一种显示基板的沿图4B中线B5-B6和线B7-B8的截面示意图。图6A所示的实施例与图5A所示的实施例相比，图6A中的第二绝缘层2450与图5A中的第二绝缘层1450为相同的膜层，只是由于制备方法的不同，使得结构上发生了改变。如图6A所示，第二绝缘层2450采用灰色调掩模或半色调掩模版进行构图工艺(后续详细介绍)，以使得第二绝缘层2450具有厚度不同的两部分。需要说明的是，厚度指得是垂直于衬底基板140方向的高度。例如，第二绝缘层2450包括厚度较高的第一部分和厚度较低的第二部分。第二绝缘层2450的位于E1区域的厚度较低的第二部分对应于第三过孔GH3和第四过孔GH4，第二绝缘层2450的位于E2区域的厚度较低的第二部分对应于第五过孔GH5和第六过孔GH6。由此，通过减小局部第二绝缘层2450的高度，可以减小第三过孔GH3、第四过孔GH4、第五过孔GH5以及第六过孔GH6的高度，改善第一连接走线1010以及第一发光器件1140的第一电极1141的坡度角，防止第一连接走线1010以及第一发光器件1140的第一电极1141发生断裂。

例如，图6A所示的实施例与图5A所示的实施例相比，图6A中的第三绝缘层2460与图5A中的第三绝缘层1460为相同的膜层，只是由于制备方法的不同，使得结构上发生了改变。如图6A所示，第三绝缘层2460采用灰色调掩模或半色调掩模版进行构图工艺(后续详细介绍)，以使得第三绝缘层2460具有厚度不同的两部分。需要说明的是，厚度指得是垂直于衬底基板140方向的高度。第三绝缘层2460具有厚度不同的两部分，例如，包括厚度较高的第一部分和厚度较低的第二部分。第三绝缘层2460的位于E1区域的厚度较低的第二部分对应第九过孔GH9以及第十过孔GH10。第三绝缘层2460的位于E2区域的厚度较低的第二部分对应第七过孔GH7以及第八过孔GH8。由此，通过减小局部第三绝缘层2460的高度，可以减小第七过孔GH7、第八过孔GH8、第九过孔GH9以及第十过孔GH10的高度，改善第二连接走线1020以及第二发光器件1150的第一电极1151的坡度角，防止第二连接走线1020以及第二发光器件1150的第一电极1151发生断裂。

图6B为本公开至少再一实施例提供的一种显示基板的沿图4B中线B5-B6和线B7-B8的截面示意图。图6B所示的实施例与图5B所示的实施例对应，也即，增加了第一垫层1511、第二垫层1512、第三垫层1521以及第四垫层1522。图6B中的第二绝缘层2450以及第三绝缘层2460的膜层结构与图6A所示的第二绝缘层2450以及第三绝缘层2460的膜层结构相同，也即图6B所示的实施例为图5B与图6A所示的实施例结合之后而的到的，这里不再详细赘述。

例如，图7为本公开至少一实施例提供的一种显示基板的第二显示区域的局部放大示意。如图7所示，显示基板1000还包括位于第一显示区域100的第一虚拟走线DML1以及第二虚拟走线DML2。第一虚拟走线DML1与第一连接走线1010的第二端1012连接，第二虚拟走线DML2与第二连接走线1020的第二端1022连接。第一虚拟走线DML1与第一连接走线1010同层设置且一体形成，第二虚拟走线DML2与第二连接走线1020同层设置且一体形成。第一虚拟走线DML1以及第二虚拟走线DML2位于沿第二方向Y1上相邻的两行第一连接走线1010和第二连接走线1020之间。第一虚拟走线DML1的延伸方向(例如第二方向Y1)与第一连接走线1010的延伸方向(例如第一方向X1)交叉，第二虚拟走线DML2的延伸方向(例如第二方向Y1)与第二连接走线1020的延伸方向(例如第一方向X1)交叉。第一虚拟走线DML1以及第二虚拟走线DML2的设置，可以使得第一显示区域100的走线更加均匀，进而使得第一显示区域100的透光均匀，同时还可以提高第一显示区域100的走线刻蚀的均一性。本公开至少一实施例还提供一种显示基板的制备方法。该制备方法包括：提供衬底基板，衬底基板上形成有多个像素驱动电路，多个像素驱动电路包括第一像素驱动电路和第二像素驱动电路；在衬底基板上形成第一绝缘层，第一绝缘层形成为分别部分露出多个像素驱动电路；在第一绝缘层上形成第一走线层，第一走线层包括第一连接走线，第一连接走线形成为通过第一绝缘层与第一像素驱动电路电连接；在第一走线层上形成并构图第二绝缘层；在第二绝缘层上形成第二走线层，第二走线层包括第二连接走线，第二连接走线形成为通过第一绝缘层和第二绝缘层与第二像素驱动电路电连接；以及在第二走线层上形成并构图第三绝缘层；第三绝缘层以及第二绝缘层采用同一掩模版进行构图工艺形成以具有基本相同的平面图案。

在采用上述制备方法制备的显示基板中，所述第三绝缘层以及所述第二绝缘层采用同一掩模版进行构图工艺形成以具有基本相同的平面图案，从而可以以减少制备成本。

下面结合附图详细介绍本公开至少一实施例提供的一种上述显示基板的制备方法。

图8A-图8M为本公开一些实施例提供的图5A所示显示基板的制备方法的过程图。以图5A所示的显示基板为例，结合图8A-图8M介绍本公开至少一实施例提供的显示基板的制备方法。

例如，显示基板1000可以包括位于第二显示区域200的第一像素驱动电路D100和第二像素驱动电路D200、位于第一显示区域100的第一发光器件1140和第二发光器件1150、第一连接走线1010、第二连接走线1020、第一栅绝缘层1410、第二栅绝缘层1420、层间绝缘层1430、第一绝缘层1440、第二绝缘层1450、第三绝缘层1460、像素限定层1470和封装层1480。

例如，在一些实施例中，提供衬底基板。

例如，如图8A所示，提供衬底基板140。衬底基板140包括显示区域，该显示区域包括第一显示区域100(例如透光显示区域)和第二显示区域200(例如低分辨率显示区域)。衬底基板140上形成有多个像素驱动电路。多个像素驱动电路包括第一像素驱动电路D100和第二像素驱动电路D200。

例如，衬底基板140的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料；例如，衬底基板140可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。

例如，在衬底基板140上的第二显示区域200，形成有源层1220(属于第一像素驱动电路D100的薄膜晶体管120)和有源层2220(属于第二像素驱动电路D200的薄膜晶体管220)。例如，在衬底基板140上沉积半导体材料层，然后对半导体材料层进行构图工艺形成有源层1220和有源层2220。有源层1220和有源层2220分别包括源极区、漏极区以及源极区和漏极区之间的沟道区。

例如，有源层1220和有源层2220的半导体材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)等。

例如，在有源层1220和有源层2220形成后，可以通过沉积等方式在有源层1220和有源层2220上形成第一栅绝缘层1410。第一栅绝缘层1410的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。

例如，在第一栅绝缘层1410形成后，可以通过构图工艺在第二显示区域200的第一栅绝缘层1410上形成栅极1210(属于第一像素驱动电路D100的薄膜晶体管120)、第一电容极板1301(属于第一像素驱动电路D100的存储电容130)、栅极2210(属于第二像素驱动电路D200的薄膜晶体管220)以及第一电容极板2301(属于第二像素驱动电路D200的存储电容230)。栅极1210、第一电容极板1301、栅极2210以及第一电容极板2301的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。

在一些示例中，可以使用栅极1210作为掩模，通过对有源层1220进行掺杂以形成导电的有源层1220的源极区及漏极区，可以使用栅极2210作为掩模，通过对有源层2220进行掺杂以形成导电的有源层2220的源极区及漏极区，而在源极区及漏极区之间的沟道区由于栅极的遮挡作用而未掺杂。

例如，栅极1210、第一电容极板1301、栅极2210以及第一电容极板2301形成后，可以通过沉积等方式在衬底基板140上沉积绝缘材料，在栅极1210、第一电容极板1301、栅极2210以及第一电容极板2301上形成第二栅极绝缘层1420。第二栅极绝缘层1420的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。

例如，在第二显示区域200的衬底基板140上沉积金属材料层，通过构图工艺在与第一电容极板1301重叠的部分形成第二电容极板1302，以及在与第二电容极板2301重叠的部分形成第二电容极板2302。第一电容极板1301和第二电容极板1302实现为存储电容130。第二电容极板2301和第二电容极板2302实现为存储电容230。

例如，在形成第二电容极板1302和第二电容极板2302后，可以通过沉积等方式形成层间绝缘层1430，层间绝缘层1430的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。

例如，第一栅绝缘层1410、第二栅绝缘1420及层间绝缘层1430中形成过孔，暴露有源层1220的源极区及漏极区和有源层2220的源极区及漏极区。

例如，沉积金属材料或合金材料，然后通过构图工艺在第二显示区域200形成薄膜晶体管120的源极1230和漏极1240，以及薄膜晶体管220的源极230和漏极2240。源极1230和漏极1240通过第一栅绝缘层1410、第二栅绝缘1420及层间绝缘层1430中的过孔分别与有源层1220的源极区及漏极区电连接。源极2230和漏极2240通过第一栅绝缘层1410、第二栅绝缘1420及层间绝缘层1430中的过孔分别与有源层2220的源极区及漏极区电连接。

例如，薄膜晶体管120的源极1230和漏极1240，以及薄膜晶体管220的源极230和漏极2240的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Ti/Al/Ti))。

例如，在一些实施例中，在衬底基板上形成第一绝缘层。

例如，如图8A所示，在薄膜晶体管120的源极1230和漏极1240，以及薄膜晶体管220的源极230和漏极2240上形成第一绝缘材料层31。第一绝缘材料层31的材料包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。

例如，如图8B所示，通过构图工艺中形成覆盖第一像素驱动电路D100和第二像素驱动电路D200的第一绝缘层1440，并在第一绝缘层1440中形成多个过孔，以分别部分露出第一像素驱动电路D100和第二像素驱动电路D200。

例如，在第一绝缘层1440中形成第一过孔GH1以及第二过孔GH2。第一过孔GH1部分露出第一像素驱动电路D100(例如薄膜晶体管120的漏极1240)，第二过孔部分D露出第二像素驱动电路D200(例如薄膜晶体管220的漏极2240)。

例如，在第一绝缘层上形成第一走线层。

例如，如图8C所示，在第一绝缘层1440上沉积导电材料或透明导电材料，然后通过构图工艺形成第一走线层1510。例如，第一走线层1510的材料可以包括透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)等透明金属氧化物。第一走线层1510包括第一连接走线1010，第一连接走线1010形成为通过第一绝缘层1440与第一像素驱动电路D100(例如薄膜晶体管120的漏极1240)电连接。需要说明的是，通过第一绝缘层1440电连接指的是第一连接走线1010通过第一绝缘层1440中的过孔(例如第一过孔GH1)实现电连接。第一像素驱动电路D100配置为通过第一连接走线1010以驱动第一发光器件1140发光。

例如，第一连接走线1010的第一端1011形成为通过第一过孔GH1与第一像素驱动电路D100的例如薄膜晶体管120的漏极1240电连接，第一连接走线1010的第二端1012用于与第一发光器件1140电连接。由此，第一像素驱动电路D100通过第一连接走线1010以驱动第一发光器件1140发光。

例如，如图8D所示，在衬底基板140上沉积第二绝缘材料层32。第二绝缘材料层32可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。在第二绝缘材料层32上沉积光刻胶50。提供第一掩模版41对光刻胶50进行曝光。第一掩模版41包括透光区和不透光区。第一掩模版41包括与第一连接走线1010的第一端1011和第二端1012、第一绝缘层1440的第一过孔GH2以及用于之后形成第四过孔GH4的部分对应的透光图案411，以及除透光图案411之外的部分的不透光图案412。光刻胶50为正性光刻胶。在曝光过程中，光刻胶50与透光图案411对应的部分被完全曝光，而与不透光图案412对应的部分未被曝光。

例如，如图8E所示，对光刻胶50进行显影，光刻胶50被完全曝光的部分被去除，以形成光刻胶图案51(图8E的左侧图中)和光刻胶图案52(图8E的右侧图中)。又例如，在上述构图工艺中，也可以采用负性光刻胶，那么所采用的掩模板例如是与上述第一掩模版41互补的掩模板，由此在曝光、显影后得到上述光刻胶图案51(图8E的左侧图中)和光刻胶图案52(图8E的右侧图中)。

例如，继续如图8E所示，对第二绝缘材料层32进行刻蚀，以形成第二绝缘层1450，第二绝缘层1450中形成第三过孔GH3、第四过孔GH4、第五过孔GH5以及第六过孔GH6。第三过孔GH3和第四过孔GH4位于第一显示区域100。第五过孔GH5和第六过孔GH6位于第二显示区域200。第三过孔GH3暴露第一连接走线1010的第二端1012，以用于连接第一发光器件1140的第一电极1141以及第一连接走线1010。第四过孔GH4在衬底基板140上的正投影与第二连接走线1020的第二端1022在衬底基板140上的正投影重叠，以用于连接第二发光器件1150的第一电极1151以及第二连接走线1020。第五过孔GH5和第一绝缘层1440的第一过孔GH1在衬底基板140上的正投影重叠，且第五过孔GH5暴露第一连接走线1010的第一端1011。第六过孔GH7和第一绝缘层1440的第二过孔GH2在衬底基板140上的正投影重叠，以用于通过第二连接走线1020电连接第二像素驱动电路D200。

例如，如图8F所示，进行灰化工艺去除光刻胶图案51(图8E的左侧图中)和光刻胶图案52(图8E的右侧图中)，以形成第二绝缘层1450。还可以对第二绝缘层1450进行刻蚀并控制刻蚀厚度，以提供平坦化表面。

例如，在一些实施例中，在第二绝缘层上形成第二走线层。

例如，如图8G所示，在第二绝缘层1450上沉积导电材料或透明导电材料，然后通过构图工艺形成第二走线层1520。例如，第二走线层1520的材料可以包括透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)等透明金属氧化物。第二走线层1520包括第一连接走线1020，第二连接走线1020形成为通过第一绝缘层1440和第二绝缘层1450与第二像素驱动电路D200电连接。第二像素驱动电路D200配置为通过第二连接走线1020以驱动第二发光器件1150发光。

例如，第二连接走线1020的第一端1021形成为通过第二过孔GH2以及第二绝缘层1450中的第六过孔GH6与第二像素驱动电路D200(例如薄膜晶体管220的漏极2240)电连接。第二连接走线1020的第二端1022覆盖第二绝缘层1450中的第四过孔GH4。第二连接走线1020的第二端1021用于与第二发光器件D200电连接。第一连接走线1010与第二连接走线1020位于不同膜层，以减少布线空间。

例如，在一些实施例中，第二走线层上形成并构图第三绝缘层。

例如，如图8H所示，在衬底基板140上沉积第三绝缘材料层33。第三绝缘材料层33可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。在第三绝缘材料层33上沉积光刻胶60。提供第一掩模版41对光刻胶60进行曝光。第一掩模版41与图8D中制备第二绝缘层1450所示用的第一掩模版41为同一张掩模版。光刻胶60为正性光刻胶。第一掩模版41的透光图案41与第三过孔GH3、第四过孔GH4、第五过孔GH5以及第六过孔GH6。第二绝缘层1450的在曝光过程中，光刻胶60与第一掩模版41的透光图案411对应的部分被完全曝光，而与第一掩模版41的不透光图案412对应的部分未被曝光。

例如，如图8I所示，对光刻胶60进行显影，光刻胶60被完全曝光的部分被去除，以形成光刻胶图案61(图8I的左侧图中)和光刻胶图案62(图8I的右侧图中)。又例如，在上述构图工艺中，也可以采用负性光刻胶，那么所采用的掩模板例如是与上述第一掩模版41互补的掩模板，由此在曝光、显影后得到上述光刻胶图案61(图8I的左侧图中)和光刻胶图案62(图8I的右侧图中)。

例如，继续如图8I所示，对第三绝缘材料层33进行刻蚀，以形成第三绝缘层1460，第三绝缘层1460中形成第七过孔GH7、第八过孔GH8、第九过孔GH9和第十过孔GH10。第七过孔GH7和第八过孔GH8位于第二显示区域200。第九过孔GH9和第十过孔GH10位于第一显示区域100。第九过孔GH9和第二绝缘层1450的第三过孔GH3在衬底基板140上的正投影重叠，且第九过孔GH9暴露第一连接走线1010的第二端1012，以允许第一连接走线1010的第二端1012与第一发光器件1140的第一电极1141连接。第十过孔GH10和第二绝缘层1450的第四过孔GH4在衬底基板140上的正投影重叠，且第十过孔GH10暴露第二连接走线1020的第二端1022，以允许第二连接走线1020的第二端1022与第二发光器件1150的第一电极1151连接。第七过孔GH7在衬底基板140上的正投影，与第一绝缘层1440的第一过孔GH1和第二绝缘层1450的第五过孔GH5在衬底基板140上的正投影重叠，且第七过孔GH7(以及第五过孔GH5)暴露第一连接走线1010的第一端1011。第八过孔GH8在衬底基板140上的正投影，与第一绝缘层1440的第二过孔GH2和第二绝缘层1450的第六过孔GH6在衬底基板140上的正投影重叠，且第八过孔GH8暴露第二连接走线1020的第一端1021。

例如，如图8J所示，进行灰化工艺去除光刻胶图案61(图8I的左侧图中)和光刻胶图案62(图8I的右侧图中)。还可以对第三绝缘层1460进行刻蚀并控制刻蚀厚度，以提供平坦化表面。

例如，第三绝缘层以及第二绝缘层采用同一掩模版进行构图工艺形成以具有基本相同的平面图案。如图8I所示，第二绝缘层1450的第九过孔GH9与第一绝缘层1440的第三过孔GH3在衬底基板140上的投影重叠，第二绝缘层1450的第七过孔GH7与第一绝缘层1440的第五过孔GH5在衬底基板140上的投影重叠，第二绝缘层1450的第八过孔GH8与第一绝缘层1440的第六过孔GH6在衬底基板140上的投影重叠，第二绝缘层1450的第十过孔GH10与第一绝缘层1440的第四过孔GH4在衬底基板140上的投影重叠，从而在第二绝缘层1450和第一绝缘层1440之间形成套孔，使得第二绝缘层1450和第一绝缘层1440可以采用同一张掩模版进行构图工艺形成，以减少制备成本。

例如，在第三绝缘层上形成多个发光器件。如图5A所示，第一发光器件1140包括第一电极1141、第一发光层1142以及第二电极1143。第二发光器件1150包括第一电极1151、第一发光层1152以及第二电极1153。

例如，如图8K所示，沉积金属材料或合金材料，然后通过构图工艺在第一显示区域100形成第一发光器件1140的第一电极1141和第二发光器件1150的第一电极1151。第一发光器件1140的第一电极1141形成为通过第二绝缘层1450的第三过孔GH3以及第三绝缘层1450的第九过孔GH9与第一连接走线1010的第二端1012连接。第二发光器件1150的第一电极1151形成为通过第三绝缘层1450的第十过孔GH10与第二连接走线1020的第二端1022连接。例如，第一发光器件1140的第一电极1141和第二发光器件1150的第一电极1151的材料可以包括至少一种透明导电氧化物材料，包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)等。此外，第一发光器件1140的第一电极1141和第二发光器件1150的第一电极1151可以包括具有高反射率的金属作为反射层，诸如银(Ag)。

例如，在形成多个发光器件的第一电极的同时，还形成第一保护层和第二保护层。如图8K所示，在形成第一发光器件1140的第一电极1141和第二发光器件1150的第一电极1151的同时，还形成第一保护层1154和第二保护层1155。第一保护层1154覆盖第三绝缘层1460的第七过孔GH7，第二保护层1155覆盖第三绝缘层1460的第八过孔GH8。第一保护层1154还覆盖第一连接走线1010的第一端1011的远离衬底基板140一侧的表面，第二保护层1155还覆盖第二连接走线1020的第一端1021的远离衬底基板140一侧的表面，从而对第一连接走线1010和第二连接走线1020进行保护，以避免其在后续制备工艺中被破坏，例如刻蚀液的腐蚀。

例如，在形成多个发光器件的第一电极之后，在多个发光器件的第一电极以及第三绝缘层远离衬底基板的一侧形成像素限定层。例如，如图8L所示，在第一发光器件1140的第一电极1141、第二发光器件1150的第一电极1151以及第三绝缘层1460上形成像素限定层1470。像素限定层1470形成为包括多个第一像素开口1471。多个第一像素开口1471与第一发光器件1140以及第二发光器件1150一一对应，以形成第一发光器件1140的发光区1160以及第二发光器件1150的发光区2160(如图8M所示)。

例如，在第一像素开口中形成多个发光器件的第一发光层，在第一发光层以及像素限定层远离衬底基板的一侧形成多个发光器件的第二电极。如图8M所示，在多个第一像素开口1471中形成第一发光器件1140的第一发光层1142以及第二发光器件1150的第一发光层1152。在像素限定层1470、第一发光器件1140的第一发光层1142以及第二发光器件1150的第一发光层1152上形成第一发光器件1140的第二电极1142和第二发光器件1150的第二电极1153。也即，第一发光器件1140的第一发光层1142形成为位于第一像素开口1471中且位于第一电极1141与第二电极1143之间。第二发光器件1150的第一发光层1152形成为位于第一像素开口1471中且位于第一电极1151与第二电极1153之间。第一发光层1142直接夹置在第一电极1141与第二电极1143之间的部分在通电后将会发光，由此该部分所占据的区域对应于第一发光器件1140的发光区1160。第一发光层1152直接夹置在第一电极1151与第二电极1153之间的部分在通电后将会发光，由此该部分所占据的区域对应于第二发光器件1150的发光区2160。

例如，继续如图8M所示，在第一发光器件1140的第二电极1142和第二发光器件1150的第二电极1153上沉积绝缘材料形成封装层1480。封装层1480将第一发光器件1140以及第二发光器件1150密封，从而可以减少或防止由环境中包括的湿气和/或氧引起的发光器件的劣化。封装层1480可以为单层结构，也可以为复合层结构，该复合层结构包括无机层和有机层堆叠的结构。封装层1480包括至少一层封装子层。例如，封装层1480可以包括依次设置的第一无机封装层、第一有机封装层、第二无机封装层。

例如，封装层1480的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高，可以防止水、氧等的侵入；有机封装层的材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等，例如高分子树脂等以对显示基板的表面进行平坦化处理，并且可以缓解第一无机封装层和第二无机封装层的应力，还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。

图9A-图9F为本公开一些实施例提供的图5B所示显示基板的制备方法的过程图。

需要说明的是，图5B所示的实施例与图5A所示的实施例的区别在于：增加了第一垫层1511、第二垫层1512、第三垫层1521以及第四垫层1522。图5B所示的实施例与图5A所示的实施例的相同的膜层结构的制备方法将不再详细赘述。

例如，在形成第一连接走线的同时形成第一垫层以及第二垫层。

如图9A所示的实施例与图8C所示的实施例对应，也即都是用于形成第一走线层1510。

例如，如图9A所示，在第一绝缘层1440上沉积导电材料或透明导电材料，然后通过构图工艺形成第一走线层1510。第一走线层1510包括第一连接走线1010、第一垫层1511以及第二垫层1512。第一垫层1511形成为覆盖(例如，部分覆盖)第一绝缘层1440的第二过孔GH2且与第二像素驱动电路D200(例如，与薄膜晶体管220的漏极2240)电连接。第一垫层1511与第二连接走线1020的第二端1022对应且被第二绝缘层1450的第六过孔GH6暴露，以允许第二连接走线1020通过第一垫层1511与第二像素驱动电路电连接。第二绝缘层1450的第四过孔GH3暴露第二垫层1512，第二垫层1512与第二连接走线1020的第二端1021连接。第一垫层1511和第二垫层1511可以减小第二绝缘层1450中过孔的高度，从而改善第二连接走线1020以及第二发光器件1150的第一电极1151的坡度角，防止第二连接走线1020以及第二发光器件1150的第一电极1151发生断裂。

例如，在其它示例中，显示基板1000还可以形成第一垫层1511以及第二垫层1512的其中之一，本公开不以此为限。

例如，如图9B所示，在第一走线层1510上形成第二绝缘层1450，第二绝缘层1450详细的形成过程可以参考图8D-图8M所示的制备过过程。第二绝缘层1450的第六过孔GH6暴露第一垫层1511。第二绝缘层1450的第四过孔暴露第二垫层1512。

例如，在形成第二连接走线的同时形成第三垫层以及第四垫层。

如图9C所示的实施例与图8G所示的实施例对应，也即都是用于形成第二走线层1520。

例如，如图9C所示，在第二绝缘层1450上沉积导电材料或透明导电材料，然后通过构图工艺形成第二走线层1520。例如，第二走线层1520包括第一连接走线1020、第三垫层1521以及第四垫层1522。第三垫层1521的部分与第二绝缘层1450的第五过孔GH5重叠，也即第三垫层1521覆盖第五过孔GH5，以与第一连接走线1010的第一端1011电连接。第四垫层1522的部分与第二绝缘层1450的第三过孔GH3重叠且覆盖第一连接走线1010的第二端1012。

例如，在其它示例中，可以形成第三垫层1521以及第四垫层1522的其中之一，本公开不以此为限。

例如，如图9D所示，在第二走线层1520上形成第三绝缘层1460。第三绝缘层1460详细的形成过程可以参考图8H-图8J所示的制备过过程。第三绝缘层1460的第七过孔GH7至少部分暴露第三垫层1521，以允许通过第三垫层1521与第一连接走线1010电连接。第三绝缘层1460的第九过孔GH9暴露(例如部分暴露)第四垫层1522。第三垫层1521可以减小第七过孔GH7以及第五过孔GH5形成的套孔的高度，第四垫层1522可以减小第三过孔GH3以及第九过孔GH9形成的套孔的高度，从而改善第一发光器件1140的第一电极1141的坡度角，防止第一发光器件1140的第一电极1141发生断裂。

例如，如图9E所示，在第三绝缘层1460上形成第一发光器件1140的第一电极1141、第二发光器件1150的第一电极1151、第一保护层1154以及第二保护层1155。详细的形成过程可以参考如图8K所示的形成过程。第三垫层1521位于第一保护层1154的靠近衬底基板140的一侧，并与第一保护层1154连接。第四垫层1522与第一电极1141位于九过孔GH9中的部分连接，以将第一电极1141与第一连接走线1010电连接。

例如，如图9F所示，在衬底基板上形成像素限定层1470、第一发光器件1140以及第二发光器件1150。详细的形成过程可以参考图8L至图8M所示的步骤，不再详细赘述。

图10A-图10H为本公开一些实施例提供的图6A所示显示基板的制备方法的过程图。图10A-图10H示出了图6A中的第二绝缘层2450与第三绝缘层2460采用灰色调掩模或半色调掩模版进行构图的制备过程。

如图10A所示，在衬底基板100上沉积第二绝缘材料层132。第二绝缘材料层132可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。在第二绝缘材料层132上沉积光刻胶170。提供第二掩模版141对光刻胶170进行曝光。第二掩模版141包括完全透光区、部分透光区及不透光区。第二掩模版141包括完全透光图案1411、部分透光图案1413以及不透光图案1412，完全透光图案1411对应于第一连接走线1010的第一端1011和第二端1012、第一绝缘层1440的第一过孔GH2以及用于之后形成第四过孔GH4的部分1、部分透光图案1413对应于图6A中的第二绝缘层2450的位于E1区域以及E2区域对应的部分、不透光图案1412为第二掩模版141的除透光图案1411和部分透光图案1413之外的部分。第二掩模版141为灰色掩模版或半色调掩模版。光刻胶170为正性光刻胶，对应地，部分透光图案1413的透光率小于完全透光图案1411的透光率。在曝光过程中，可以在使得光刻胶170中与完全透光图案1411对应的部分被完全曝光的情况下，光刻胶170中与部分透光图案141对应的部分被部分曝光。光刻胶170与不透光图案1412对应的部分未被曝光。

如图10B所示，对光刻胶170进行显影，光刻胶170的被完全曝光的部分去除，即对应于第二绝缘层2450的第三过孔GH3、第四过孔GH4、第五过孔GH5以及第六过孔GH6的部分被去除。光刻胶170的被部分曝光的部分被减薄，而光刻胶170的未被曝光的部分的厚度例如基本未改变。显影后，光刻胶170，以形成光刻胶图案171(图10B的左侧图中)和光刻胶图案172(图10B的右侧图中)。又例如，在上述构图工艺中，也可以采用负性光刻胶，那么所采用的掩模板例如是与上述第二掩模版14互补的掩模板，由此在曝光、显影后得到上述光刻胶图案171(图10B的左侧图中)和光刻胶图案172(图10B的右侧图中)。

例如，继续如图10B所示，对第二绝缘材料层132进行刻蚀，以形成第二绝缘层2450，第二绝缘层2450中形成第三过孔GH3、第四过孔GH4、第五过孔GH5以及第六过孔GH6。

例如，如图10C所示，进行灰化工艺去除光刻胶图案171(图10B的左侧图中)和光刻胶图案172(图10B的右侧图中)的被部分曝光的部分，而光刻胶图案171(图10B的左侧图中)和光刻胶图案172(图10B的右侧图中)的未部分曝光的部分被减薄，以形成光刻胶图案173(图10C的左侧图中)和光刻胶图案174(图10C的右侧图中)。对剩余的第二绝缘材料层132进行刻蚀并控制刻蚀厚度以形成第二绝缘层2450。第二绝缘层2450具有厚度不同的两部分。第二绝缘层2450包括厚度较高的第一部分和厚度较低的第二部分。第二绝缘层2450的位于E1区域的厚度较低的第二部分对应于第三过孔GH3和第四过孔GH4，第二绝缘层2450的位于E2区域的厚度较低的第二部分对应于第五过孔GH5和第六过孔GH6。由此，通过减小局部第二绝缘层2450的高度，可以减小第三过孔GH3、第四过孔GH4、第五过孔GH5以及第六过孔GH6的高度，改善第一连接走线1010以及第一发光器件1140的第一电极1141的坡度角，防止第一连接走线1010以及第一发光器件1140的第一电极1141发生断裂。

例如，如图10D所示，去除光刻胶图案173(图10C的左侧图中)和光刻胶图案174(图10C的右侧图中)。还可以对第二绝缘层2450进行刻蚀并控制刻蚀厚度，以提供平坦化表面。

例如，如图10E所示，在第二绝缘层2450上形成第二走线层1520，第二走线层1520包括第二连接走线1020。在第二绝缘层2450上沉积第三绝缘材料层133。第三绝缘材料层133可以包括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料。在第三绝缘材料层133上沉积光刻胶160。提供第二掩模版141对光刻胶160进行曝光。第二掩模版141与图10A中制备第二绝缘层2450所采用的第二掩模版141为同一张掩模版。第二掩模版141的完全透光图案1411与第三过孔GH3、第四过孔GH4、第五过孔GH5以及第六过孔GH6对应，第二掩模版141的部分透光图案1413与图6A中的第三绝缘层2460的位于E1区域以及E2区域对应的部分透光图案1413。第二掩模版141为灰色掩模版或半色调掩模版。光刻胶160为正性光刻胶，对应地，部分透光图案1413的透光率小于完全透光图案1411的透光率。在曝光过程中，可以在使得光刻胶160中与完全透光图案1411对应的部分被完全曝光的情况下，光刻胶160中与部分透光图案141对应的部分被部分曝光。光刻胶160与不透光图案1412对应的部分未被曝光。

如图10F所示，对光刻胶160进行显影，光刻胶160的被完全曝光的部分去除，即对应于第三绝缘层2460的第七过孔GH7、第八过孔GH8、第九过孔GH9和第十过孔GH10的部分被去除。光刻胶160的被部分曝光的部分被减薄，而光刻胶160的未被曝光的部分的厚度例如基本未改变。显影后，光刻胶160，以形成光刻胶图案161(图10F的左侧图中)和光刻胶图案162(图10F的右侧图中)。又例如，在上述构图工艺中，也可以采用负性光刻胶，那么所采用的掩模板例如是与上述第二掩模版141互补的掩模板，由此在曝光、显影后得到上述光刻胶图案161(图10F的左侧图中)和光刻胶图案162(图10F的右侧图中)。

例如，继续如图10F所示，对第三绝缘材料层133进行刻蚀，以形成第三绝缘层2460，第三绝缘层2460中形成第七过孔GH7、第八过孔GH8、第九过孔GH9和第十过孔GH10。

例如，如图10G所示，进行灰化工艺去除光刻胶图案161(图10F的左侧图中)和光刻胶图案162(图10F的右侧图中)的被部分曝光的部分，而光刻胶图案161(图10F的左侧图中)和光刻胶图案162(图10G的右侧图中)的未部分曝光的部分被减薄，以形成光刻胶图案163(图10C的左侧图中)和光刻胶图案164(图10G的右侧图中)。对剩余的第三绝缘材料层133进行刻蚀并控制刻蚀厚度以形成第三绝缘层2460。第三绝缘层2460具有厚度不同的两部分。第二绝缘层2450包括厚度较高的第一部分和厚度较低的第二部分。第三绝缘层2460的位于E1区域的厚度较低的第二部分对应第九过孔GH9以及第十过孔GH10。第三绝缘层2460的位于E2区域的厚度较低的第二部分对应第七过孔GH7以及第八过孔GH8。由此，通过减小局部第三绝缘层2460的高度，可以减小第七过孔GH7、第八过孔GH8、第九过孔GH9以及第十过孔GH10的高度，改善第二连接走线1020以及第二发光器件1150的第一电极1151的坡度角，防止第二连接走线1020以及第二发光器件1150的第一电极1151发生断裂。

例如，如图10H所示，去除光刻胶图案163(图10C的左侧图中)和光刻胶图案164(图10G的右侧图中)。还可以对第三绝缘层2460进行刻蚀并控制刻蚀厚度，以提供平坦化表面。

例如，图6A所示的显示基板的其它膜层，例如第一发光器件D100、第二发光器件D200以及像素限定层1470等的制备过程可以参考图8K-图8M所示的制备过程，这里不再详细赘述。

例如，图6B所示的显示基板的制备过程，可以参考图9A-图9F以及图10A-图10H的制备过程，这里不再详细赘述。

例如，形成所述第一导电层还包括：形成第一虚拟走线。如图7所示，第一虚拟走线DML1与第一连接走线1010的第二端1012连接，也即在形成第一导电层1510(如图8C所示)时，与第一连接走线1010一体形成第一虚拟走线DML1。第一虚拟走线DML1的延伸方向(例如第二方向Y1)与第一连接走线1010的延伸方向(例如第一方向X1)交叉。

例如，形成所述第二导电层还包括：形成第二虚拟走线。如图7所示，第二虚拟走线DML2与第二连接走线1020的第二端1022连接，也即在形成第二导电层1520(如图8G所示)是，与第二连接走线1020一体形成第二虚拟走线DML2。第二虚拟走线DML2的延伸方向(例如第二方向Y1)与第二连接走线1020的延伸方向(例如第一方向X1)交叉。第一虚拟走线DML1以及第二虚拟走线DML2的设置，可以使得第一显示区域100的走线更加均匀，进而使得第一显示区域100的透光均匀，同时还可以提高第一显示区域100的走线刻蚀的均一性。

图11为本公开至少一实施例提供的一种显示装置的示意图。本公开至少一个实施例提供一种显示装置2000，该显示装置2000可以包括上述任一实施例的显示基板1000。

例如，如图11所示，显示装置2000还可以包括柔性电路板及控制芯片。例如，柔性电路板邦定到显示基板1000的邦定区，而控制芯片安装在柔性电路板上，由此与显示区电连接；或者，控制芯片直接邦定到邦定区，由此与显示区电连接。

例如，控制芯片可以为中央处理器、数字信号处理器、系统芯片(SoC)等。例如，控制芯片还可以包括存储器，还可以包括电源模块等，且通过另外设置的导线、信号线等实现供电以及信号输入输出功能。例如，控制芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者其它分立的元件；硬件电路还可以包括现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。

例如，本公开至少一个实施例提供的显示装置2000可以为OLED面板、OLED电视、QLED面板、QLED电视、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置2000还可以包括其他部件，例如数据驱动电路、时序控制器等，本公开的实施例对此不作限定。

例如，如图11所示，显示装置2000还包括传感器192。传感器192设置于显示基板1000的非显示侧。传感器192的设置方式可以参考图1B。传感器192配置为接收来自显示基板1000的显示侧的光(例如为准直光或准直光)。传感器192在衬底基板140上的正投影与第一显示区域100至少部分重叠。由此，第一显示区域100在实现显示的同时，还为传感器192的设置提供了便利。

例如，传感器192为图像传感器、红外传感器、距离传感器等，传感器192例如可以实现为芯片等形式。

例如，传感器192可以是图像传感器，并可以用于采集传感器192的集光面面对的外部环境的图像，例如可以为CMOS图像传感器或CCD图像传感器；该传感器192还可以是红外传感器、距离传感器等。该传感器192可用于实现诸如手机、笔记本的移动终端的摄像头，并且根据需要还可以包括例如透镜、反射镜或光波导等光学器件，以对光路进行调制。本公开的实施例对于传感器192的类型、功能以及设置方式不作限制。

需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出该显示装置的全部组成单元。为实现该显示装置的基板功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。

关于上述实施例提供的显示装置的技术效果可以参考本公开的实施例中提供的显示基板的技术效果，这里不再赘述。

有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (29)

1.一种显示基板的制备方法，包括：

提供衬底基板，其中，所述衬底基板上形成有多个像素驱动电路，所述多个像素驱动电路包括第一像素驱动电路和第二像素驱动电路；

在所述衬底基板上形成第一绝缘层，其中，所述第一绝缘层形成为分别部分露出所述多个像素驱动电路；

在所述第一绝缘层上形成第一走线层，其中，所述第一走线层包括第一连接走线，所述第一连接走线形成为通过所述第一绝缘层与所述第一像素驱动电路电连接；

在所述第一走线层上形成并构图第二绝缘层；

在所述第二绝缘层上形成第二走线层，其中，所述第二走线层包括第二连接走线，所述第二连接走线形成为通过所述第一绝缘层和所述第二绝缘层与所述第二像素驱动电路电连接；以及

在所述第二走线层上形成并构图第三绝缘层；

其中，所述第三绝缘层以及所述第二绝缘层采用同一掩模版进行构图工艺。

2.根据权利要求1所述的制备方法，还包括：

在所述第三绝缘层上形成多个发光器件，

其中，所述多个发光器件的每个包括第一电极，所述多个发光器件包括第一发光器件以及第二发光器件，

所述第一发光器件的第一电极通过所述第二绝缘层和所述第三绝缘层与所述第一连接走线电连接，

所述第二发光器件的第一电极通过所述第三绝缘层与所述第二连接走线电连接。

3.根据权利要求2所述的制备方法，其中，在所述衬底基板上形成所述第一绝缘层包括：

在所述第一绝缘层中形成第一过孔以及第二过孔，其中，所述第一过孔部分露出所述第一像素驱动电路，所述第二过孔部分露出所述第二像素驱动电路。

4.根据权利要求3所述的制备方法，其中，在所述第一绝缘层上形成所述第一走线层包括：

将所述第一连接走线的第一端形成为通过所述第一绝缘层的第一过孔与所述第一像素驱动电路电连接，

其中，所述第一连接走线的第二端形成为用于电连接所述第一发光器件。

5.根据权利要求4所述的制备方法，其中，形成所述第二绝缘层包括：

在所述第二绝缘层中形第三过孔和第四过孔，其中，所述第三过孔暴露所述第一连接走线的第二端，所述第四过孔在所述衬底基板上的正投影与所述第二连接走线的第二端在所述衬底基板上的正投影重叠。

6.根据权利要求5所述的制备方法，其中，形成所述第二绝缘层还包括：

在所述第二绝缘层形成第五过孔和第六过孔，其中，所述第五过孔与第一过孔在所述衬底基板上的正投影重叠，且所述第五过孔暴露所述第一连接走线的第一端，所述第六过孔对应于所述第二过孔。

7.根据权利要求6所述的制备方法，其中，形成所述第二走线层包括：

将所述第二连接走线的第一端形成为通过所述第一绝缘层的第二过孔以及所述第二绝缘层中的第六过孔与所述第二像素驱动电路电连接，

其中，所述第二连接走线的第二端形成为用于连接所述第二发光器件。

8.根据权利要求7所述的制备方法，其中，形成所述第三绝缘层包括：

在所述第三绝缘层中形成第七过孔和第八过孔，

其中，所述第七过孔在所述衬底基板上的正投影，与所述第一绝缘层的第一过孔和所述第二绝缘层的第五过孔在所述衬底基板上的正投影重叠，且述第七过孔暴露所述第一连接走线的第一端，所述第八过孔在所述衬底基板上的正投影，与所述第一绝缘层的第二过孔和所述第二绝缘层的第六过孔在所述衬底基板上的正投影重叠，且所述第八过孔暴露所述第二连接走线的第一端。

9.根据权利要求8所述的制备方法，其中，形成所述第三绝缘层还包括：

在所述第三绝缘层中形成第九过孔和第十过孔，

其中，所述第九过孔和所述第二绝缘层的第三过孔在所述衬底基板上的正投影重叠，且所述第九过孔暴露所述第一连接走线的第二端，所述第十过孔和所述第二绝缘层的第四过孔孔在所述衬底基板上的正投影重叠，且所述第十过孔暴露所述第二连接走线的第二端。

10.根据权利要求9所述的制备方法，其中，形成所述多个发光器件的第一电极包括：

所述第一发光器件的第一电极形成为通过所述第二绝缘层的第三过孔以及所述第三绝缘层的第九过孔与所述第一连接走线的第二端连接，

所述第二发光器件的第一电极形成为通过所述第三绝缘层的第十过孔与所述第二连接走线的第二端连接。

11.根据权利要求10所述的制备方法，其中，在形成所述多个发光器件的第一电极的同时，还形成第一保护层和第二保护层，

所述第一保护层覆盖所述第三绝缘层的所述第三绝缘层的第七过孔以及所述第二绝缘层的第五过孔，所述第二保护层覆盖所述第三绝缘层的第八过孔。

12.根据权利要求6所述的制备方法，其中，形成所述第一走线层还包括：

在所述第一绝缘层的第二过孔处形成第一垫层，

其中，所述第一垫层至少部分覆盖所述第二过孔且与所述第二像素驱动电路电连接，

所述第二绝缘层的第六过孔至少部分暴露所述第一垫层，以允许所述第二连接走线通过所述第一垫层与所述第二像素驱动电路电连接。

13.根据权利要求12所述的制备方法，其中，形成所述第一走线层还包括：

在所述第一绝缘层上形成第二垫层，

其中，所述第二垫层与所述第二连接走线的第二端电连接，所述第二绝缘层的第四过孔至少部分暴露所述第二垫层。

14.根据权利要求9所述的制备方法，其中，形成所述第二走线层还包括：

在所述第二绝缘层的第五过孔处形成第三垫层，

其中，所述第三垫层至少部分与所述第二绝缘层的第五过孔重叠，从而与所述第一连接走线的第一端电连接，

所述第三绝缘层的第七过孔至少部分暴露所述第三垫层，以允许通过所述第三垫层与第一连接走线电连接。

15.根据权利要求14所述的制备方法，其中，形成所述第二走线层还包括：

在所述第二绝缘层上形成第四垫层，

其中，所述第四垫层至少部分与所述第第二绝缘层的第三过孔重叠且覆盖所述第一连接走线的第二端，所述第三绝缘层的第九过孔至少部分暴露所述第四垫层。

16.根据权利要求2-15任一所述的制备方法，其中，形成所述多个发光器件，还包括：

在形成所述多个发光器件的第一电极之后，在所述多个发光器件的第一电极以及所述第三绝缘层远离衬底基板的一侧形成像素限定层，

其中，所述像素限定层形成为包括多个第一像素开口，其中，所述多个第一像素开口与所述多个发光器件一一对应，以形成所述多个发光器件的发光区，

在所述第一像素开口中形成所述多个发光器件的第一发光层，

在所述第一发光层以及所述像素限定层远离衬底基板的一侧形成所述多个发光器件的第二电极。

17.根据权利要求7-15任一所述的制备方法，其中，形成所述第一导电层还包括：

形成第一虚拟走线，其中，所述第一虚拟走线与所述第一连接走线的第二端连接，

形成所述第二导电层还包括：

形成第二虚拟走线，其中，所述第二虚拟走线与所述第二连接走线的第二端连接，

其中，所述第一虚拟走线的延伸方向与所述第一连接走线的延伸方向交叉，所述第二虚拟走线的延伸方向与所述第二连接走线的延伸方向交叉。

18.一种显示基板，具有用于显示的第一侧和与所述第一侧相对的第二侧，包括：

衬底基板，包括：

显示区域，所述显示区域包括第一显示区域以及至少部分围绕所述第一显示区域的第二显示区域，

其中，所述第一显示区域包括第一子像素阵列，且所述第一显示区域允许来自所述显示基板的第一侧的光至少部分透射至所述显示基板的第二侧，所述第一子像素阵列包括阵列排布的多个发光器件，所述多个发光器件包括第一发光器件和第二发光器件，

所述第二显示区域包括第一像素驱动电路阵列，所述第一像素驱动电路阵列包括多个第一像素驱动电路单元，所述多个第一像素驱动电路单元包括第一像素驱动电路和第二像素驱动电路；

设置在所述衬底基板上的第一绝缘层，其中，所述第一绝缘层包括第一过孔以及第二过孔，所述第一过孔以及所述第二过孔分别露出所述第一像素驱动电路和所述第二像素驱动电路，

位于所述第一显示区域以及所述第二显示区域的第一连接走线，其中，所述第一连接走线位于所述第一绝缘层远离所述衬底基板的一侧，所述第一连接走线的第一端形成为通过所述第一过孔与所述第一像素驱动电路电连接，所述第一连接走线的第二端与所述第一发光器件电连接，

设置在所述第一绝缘层远离所述衬底基板的一侧的第二绝缘层，其中，所述第二绝缘层包括多个过孔，其中，所述第二绝缘层的多个过孔形成为用于电连接所述第一发光器件、所述第二发光器件、所述第一像素驱动电路以及所述第二像素驱动电路，

位于所述第一显示区域以及所述第二显示区域的第二连接走线，其中，所述第二连接走线位于所述第二绝缘层远离所述衬底基板的一侧，所述第二连接走线的第一端形成为通过所述第二过孔以及所述第二绝缘层中的用于连接所述第二像素驱动电路的过孔与所述第二像素驱动电路电连接，所述第二连接走线的第二端与所述第二发光器件电连接，以及

设置在所述第二绝缘层远离所述衬底基板的一侧的第三绝缘层，所述第三绝缘层包括多个过孔，

其中，所述第三绝缘层的多个过孔与所述第二绝缘层的多个过孔位置一一对应，以形成贯穿所述第二绝缘层以及所述第三绝缘层的多个过孔。

19.根据权利要求18所述的显示基板，其中，所述多个发光器件的每个包括第一电极，

所述第一发光器件的第一电极通过所述第二绝缘层以及所述第三绝缘层的过孔与所述第一连接走线的第二端连接，

所述第二发光器件的第一电极通过所述第三绝缘层的过孔与所述第二连接走线的第二端连接。

20.根据权利要求19所述的显示基板，其中，所述第二绝缘层的多个过孔包括第三过孔、第四过孔、第五过孔以及第六过孔，

其中，所述第三过孔和所述第四过孔位于所述第一显示区域，所述第三过孔暴露所述第一连接走线的第二端，所述第四过孔在所述衬底基板上的正投影与所述第二连接走线的第二端在所述衬底基板上的正投影重叠，

所述第五过孔和所述第六过孔位于所述第二显示区域，所述第五过孔和所述第一绝缘层的第一过孔在所述衬底基板上的正投影重叠，且所述第五过孔暴露所述第一连接走线的第一端，所述第六过孔和所述第一绝缘层的第二过孔在所述衬底基板上的正投影重叠。

21.根据权利要求20所述的显示基板，其中，所述第二连接走线的第一端通过所述第一绝缘层的第二过孔以及所述第二绝缘层中的第六过孔与所述第二像素驱动电路电连接，所述第二连接走线的第二端用于电连接所述第二发光器件。

22.根据权利要求21所述的显示基板，其中，所述第三绝缘层的多个过孔包括第七过孔、第八过孔、第九过孔和第十过孔，

其中，所述第七过孔和所述第八过孔位于所述第二显示区域，所述第九过孔和所述第二绝缘层的第三过孔在所述衬底基板上的正投影重叠，且所述第九过孔暴露所述第一连接走线的第二端，所述第十过孔和所述第二绝缘层的第四过孔在所述衬底基板上的正投影重叠，且所述第十过孔暴露所述第二连接走线的第二端，

所述第九过孔和所述第十过孔位于所述第一显示区域，所述第七过孔在所述衬底基板上的正投影，与所述第一绝缘层的第一过孔和所述第二绝缘层的第五过孔在所述衬底基板上的正投影重叠，且所述第七过孔暴露所述第一连接走线的第一端，所述第八过孔在所述衬底基板上的正投影，与所述第一绝缘层的第二过孔和所述第二绝缘层的第六过孔在所述衬底基板上的正投影重叠，且所述第八过孔暴露所述第二连接走线的第一端。

23.根据权利要求22所述的显示基板，其中，所述第一发光器件的第一电极通过所述第二绝缘层的第三过孔以及所述第三绝缘层的第九过孔与所述第一连接走线的第二端连接，

所述第二发光器件的第一电极通过所述第三绝缘层的第十过孔与所述第二连接走线的第二端连接。

24.根据权利要求23所述的显示基板，其中，所述第一发光器件还包括第一保护层，所述第二发光器件还包括第二保护层，

所述第一保护层覆盖所述第三绝缘层的第七过孔以及所述第二绝缘层的第五过孔，所述第二保护层覆盖所述第三绝缘层的第八过孔。

25.根据权利要求22所述的显示基板，还包括第一垫层以及第二垫层，

其中，所述第一垫层至少部分覆盖所述第一绝缘层的第二过孔且与所述第二像素驱动电路电连接，

所述第二绝缘层的第六过孔至少部分暴露所述第一垫层，以允许所述第二连接走线通过所述第一垫层与所述第二像素驱动电路电连接，

所述第二垫层与所述第二连接走线的第二端电连接，所述第二绝缘层的第四过孔至少部分暴露所述第二垫层。

26.根据权利要求25所述的显示基板，还包括第三垫层以及第四垫层，

其中，所述第三垫层至少部分与所述第二绝缘层的第五过孔重叠，以与所述第一连接走线的第一端电连接，所述第三绝缘层的第七过孔至少部分暴露第三垫层，

所述第四垫层至少部分与所述第二绝缘层的第三过孔重叠且与所述第一连接走线的第二端电连接，所述第三绝缘层的第九过孔至少部分暴露所述第四垫层。

27.根据权利要求18-26任一所述的显示基板，还包括设置在所述多个发光器件的第一电极以及所述第三绝缘层远离衬底基板的一侧的像素限定层，

其中，所述像素限定层包括多个第一像素开口，其中，所述多个第一像素开口与所述多个发光器件一一对应，以形成所述多个发光器件的发光区，

所述多个发光器件还包括第一发光层以及第二电极，所述第二电极位于所述像素限定层的远离所述衬底基板的一侧，所述第一发光层位于所述第一像素开口中且位于所述第一电极与所述第二电极之间。

28.根据权利要求18-26任一所述的显示基板，还包括位于所述第一显示区域的第一虚拟走线以及第二虚拟走线，

其中，所述第一虚拟走线与所述第一连接走线的第二端连接，所述第二虚拟走线与所述第二连接走线的第二端连接，

其中，所述第一虚拟走线与所述第一连接走线同层设置且一体形成，所述第二虚拟走线与所述第二连接走线同层设置且一体形成，所述第一虚拟走线的延伸方向与所述第一连接走线的延伸方向交叉，所述第二虚拟走线的延伸方向与所述第二连接走线的延伸方向交叉。

29.一种显示装置，包括如权利要求18-28任一所述的显示基板。

Images