KR20230164090A - 표시 장치, 전자 기기, 및 반도체 장치의 제작 방법 - Google Patents
표시 장치, 전자 기기, 및 반도체 장치의 제작 방법 Download PDFInfo
- Publication number
- KR20230164090A KR20230164090A KR1020237035595A KR20237035595A KR20230164090A KR 20230164090 A KR20230164090 A KR 20230164090A KR 1020237035595 A KR1020237035595 A KR 1020237035595A KR 20237035595 A KR20237035595 A KR 20237035595A KR 20230164090 A KR20230164090 A KR 20230164090A
- Authority
- KR
- South Korea
- Prior art keywords
- insulator
- pixel
- wiring
- conductor
- additionally
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 135
- 239000004065 semiconductor Substances 0.000 title claims description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000012212 insulator Substances 0.000 claims description 827
- 239000004020 conductor Substances 0.000 claims description 592
- 239000000758 substrate Substances 0.000 claims description 243
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 57
- 229910052710 silicon Inorganic materials 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- 229910044991 metal oxide Inorganic materials 0.000 claims description 54
- 150000004706 metal oxides Chemical class 0.000 claims description 54
- 230000015572 biosynthetic process Effects 0.000 claims description 46
- 238000000926 separation method Methods 0.000 claims description 24
- 230000007257 malfunction Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 568
- 239000010408 film Substances 0.000 description 209
- 230000006870 function Effects 0.000 description 180
- 229910052760 oxygen Inorganic materials 0.000 description 132
- 239000001301 oxygen Substances 0.000 description 128
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 126
- 239000000463 material Substances 0.000 description 123
- 229910052739 hydrogen Inorganic materials 0.000 description 96
- 239000001257 hydrogen Substances 0.000 description 96
- 238000005401 electroluminescence Methods 0.000 description 95
- 239000012535 impurity Substances 0.000 description 76
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 74
- 238000010586 diagram Methods 0.000 description 57
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 49
- 239000007789 gas Substances 0.000 description 49
- 229910052581 Si3N4 Inorganic materials 0.000 description 46
- 230000002829 reductive effect Effects 0.000 description 46
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 46
- 238000009792 diffusion process Methods 0.000 description 42
- 230000004888 barrier function Effects 0.000 description 38
- 229910052782 aluminium Inorganic materials 0.000 description 35
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 35
- 238000002347 injection Methods 0.000 description 35
- 239000007924 injection Substances 0.000 description 35
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 35
- 229910001868 water Inorganic materials 0.000 description 35
- 230000001965 increasing effect Effects 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 30
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 30
- 229910052814 silicon oxide Inorganic materials 0.000 description 29
- 239000002184 metal Substances 0.000 description 27
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 25
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 25
- 239000003086 colorant Substances 0.000 description 25
- 230000005525 hole transport Effects 0.000 description 25
- 239000011347 resin Substances 0.000 description 25
- 229920005989 resin Polymers 0.000 description 25
- 229910052757 nitrogen Inorganic materials 0.000 description 23
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 23
- 229910052721 tungsten Inorganic materials 0.000 description 23
- 239000010937 tungsten Substances 0.000 description 23
- 150000002431 hydrogen Chemical class 0.000 description 22
- 229910052735 hafnium Inorganic materials 0.000 description 21
- 238000000231 atomic layer deposition Methods 0.000 description 20
- -1 polyethylene terephthalate Polymers 0.000 description 20
- 239000011701 zinc Substances 0.000 description 20
- 239000012790 adhesive layer Substances 0.000 description 19
- 150000004767 nitrides Chemical class 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 17
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 16
- 239000002356 single layer Substances 0.000 description 16
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 15
- 239000002994 raw material Substances 0.000 description 15
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 14
- 210000001508 eye Anatomy 0.000 description 14
- 239000002243 precursor Substances 0.000 description 14
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 13
- 230000000694 effects Effects 0.000 description 13
- 239000011229 interlayer Substances 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 13
- 238000012545 processing Methods 0.000 description 13
- 239000012298 atmosphere Substances 0.000 description 12
- 239000000203 mixture Substances 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 239000010936 titanium Substances 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 11
- 239000011261 inert gas Substances 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 230000007547 defect Effects 0.000 description 10
- 229910000449 hafnium oxide Inorganic materials 0.000 description 10
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 10
- 239000002096 quantum dot Substances 0.000 description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 9
- 230000008859 change Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 9
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- 229910052715 tantalum Inorganic materials 0.000 description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- 239000000969 carrier Substances 0.000 description 8
- 229910052738 indium Inorganic materials 0.000 description 8
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 239000000395 magnesium oxide Substances 0.000 description 8
- 239000007800 oxidant agent Substances 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- 125000004430 oxygen atom Chemical group O* 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 7
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 238000007789 sealing Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 238000012937 correction Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 239000007769 metal material Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 238000004549 pulsed laser deposition Methods 0.000 description 5
- 229910052707 ruthenium Inorganic materials 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 229910007541 Zn O Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000011888 foil Substances 0.000 description 4
- 229910001195 gallium oxide Inorganic materials 0.000 description 4
- 210000003128 head Anatomy 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 4
- 239000004810 polytetrafluoroethylene Substances 0.000 description 4
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 4
- 239000010935 stainless steel Substances 0.000 description 4
- 229910001220 stainless steel Inorganic materials 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical group [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 230000001151 other effect Effects 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 2
- 239000004952 Polyamide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 238000001994 activation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 2
- 239000005407 aluminoborosilicate glass Substances 0.000 description 2
- 239000004760 aramid Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229920003235 aromatic polyamide Polymers 0.000 description 2
- 229910052788 barium Inorganic materials 0.000 description 2
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical group [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 229910052795 boron group element Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000002274 desiccant Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005281 excited state Effects 0.000 description 2
- 239000002657 fibrous material Substances 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910001416 lithium ion Inorganic materials 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 150000002894 organic compounds Chemical class 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052696 pnictogen Inorganic materials 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 238000007725 thermal activation Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical group [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical group [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- 229910019311 (Ba,Sr)TiO Inorganic materials 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 101100421903 Arabidopsis thaliana SOT10 gene Proteins 0.000 description 1
- 101100149853 Arabidopsis thaliana SOT8 gene Proteins 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910002668 Pd-Cu Inorganic materials 0.000 description 1
- 239000002202 Polyethylene glycol Substances 0.000 description 1
- 239000004373 Pullulan Substances 0.000 description 1
- 229920001218 Pullulan Polymers 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 239000007983 Tris buffer Substances 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 150000001408 amides Chemical class 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000007611 bar coating method Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 210000005252 bulbus oculi Anatomy 0.000 description 1
- OJIJEKBXJYRIBZ-UHFFFAOYSA-N cadmium nickel Chemical compound [Ni].[Cd] OJIJEKBXJYRIBZ-UHFFFAOYSA-N 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000018044 dehydration Effects 0.000 description 1
- 238000006297 dehydration reaction Methods 0.000 description 1
- 239000000412 dendrimer Substances 0.000 description 1
- 229920000736 dendritic polymer Polymers 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 238000007607 die coating method Methods 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- QKIUAMUSENSFQQ-UHFFFAOYSA-N dimethylazanide Chemical compound C[N-]C QKIUAMUSENSFQQ-UHFFFAOYSA-N 0.000 description 1
- ZYLGGWPMIDHSEZ-UHFFFAOYSA-N dimethylazanide;hafnium(4+) Chemical compound [Hf+4].C[N-]C.C[N-]C.C[N-]C.C[N-]C ZYLGGWPMIDHSEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- LIWAQLJGPBVORC-UHFFFAOYSA-N ethylmethylamine Chemical compound CCNC LIWAQLJGPBVORC-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 210000000744 eyelid Anatomy 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000004886 head movement Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- XZGYRWKRPFKPFA-UHFFFAOYSA-N methylindium Chemical compound [In]C XZGYRWKRPFKPFA-UHFFFAOYSA-N 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- QELJHCBNGDEXLD-UHFFFAOYSA-N nickel zinc Chemical compound [Ni].[Zn] QELJHCBNGDEXLD-UHFFFAOYSA-N 0.000 description 1
- 229910000484 niobium oxide Inorganic materials 0.000 description 1
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 1
- 229960001730 nitrous oxide Drugs 0.000 description 1
- 235000013842 nitrous oxide Nutrition 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920001223 polyethylene glycol Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 1
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 1
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 235000019423 pullulan Nutrition 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- BSWGGJHLVUUXTL-UHFFFAOYSA-N silver zinc Chemical compound [Zn].[Ag] BSWGGJHLVUUXTL-UHFFFAOYSA-N 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- MCULRUJILOGHCJ-UHFFFAOYSA-N triisobutylaluminium Chemical compound CC(C)C[Al](CC(C)C)CC(C)C MCULRUJILOGHCJ-UHFFFAOYSA-N 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
구동 회로가 중복성을 갖는 표시 장치를 제공한다. 제 1 층과, 제 1 층 위쪽에 위치하는 제 2 층을 갖는 표시 장치로서, 제 1 층은 제 1 구동 회로와 제 2 구동 회로를 갖고, 제 2 층은 제 1 화소 영역과 제 2 화소 영역을 갖는다. 제 1 화소 영역은 제 1 화소 회로를 갖고, 제 2 화소 영역은 제 2 화소 회로를 갖는다. 제 1 화소 영역은 제 1 회로와 중첩되는 영역을 갖고, 제 2 화소 영역은 제 2 회로와 중첩되는 영역을 갖는다. 제 1 화소 회로는 제 1 배선을 통하여 제 1 구동 회로에 전기적으로 접속되고, 제 2 화소 회로는 제 2 배선을 통하여 제 2 구동 회로에 전기적으로 접속되고, 제 1 배선은 스위치를 통하여 제 2 배선에 전기적으로 접속되어 있다.
Description
본 발명의 일 형태는 표시 장치, 전자 기기, 및 반도체 장치의 제작 방법에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 기술분야는 물건, 구동 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로 더 구체적으로 본 명세서에서 개시하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 축전 장치, 촬상 장치, 기억 장치, 신호 처리 장치, 프로세서, 전자 기기, 시스템, 이들의 구동 방법, 이들의 제조 방법, 또는 이들의 검사 방법을 일례로서 들 수 있다.
VR(Virtual Reality), AR(Augmented Reality) 등의 XR(Cross Reality 또는 Extended Reality) 용도로 적용 가능한 표시 장치가 요구되고 있다. 구체적으로는, 예를 들어 현실감 및 몰입감을 높이기 위하여 상기 표시 장치로서 정세도가 높은 것, 색 재현성이 높은 것 등이 요구되고 있다.
또한 상기 표시 장치에 적용 가능한 장치의 예로서는, 액정 표시 장치, 유기 EL(Electro Luminescence), 발광 다이오드(LED: Light Emitting Diode) 등의 발광 디바이스를 포함한 발광 장치 등이 있다. 또한 특허문헌 1에는 유기 EL가 포함된 발광 디바이스를 포함하는, 고화소수 및 고정세(高精細)의 표시 장치가 개시되어 있다.
상술한 바와 같이, XR용 기기로서는 표시 품질이 높은 표시 장치가 요구되고 있다. 또한 XR용 표시 장치는 예를 들어 안경형 하우징, 고글형 하우징에 제공될 필요가 있기 때문에, 표시 장치의 크기를 작게 하는 것이 바람직하다. 구체적으로는, 예를 들어 VR용 기기의 경우, 표시 장치의 크기(대각선의 길이)는 1인치 이상 2인치 이하로 하는 것이 바람직하다. 또한 예를 들어 AR용 기기의 경우, 표시 장치의 크기는 3인치 이하로 하는 것이 바람직하고, 2인치 이하로 하는 것이 더 바람직하고, 1.5인치 이하로 하는 것이 더욱 바람직하다.
한편 XR용 기기에 포함되는 표시 장치는 현실감 및 몰입감을 높이기 위하여 해상도를 크게 할 필요가 있다. 이 경우, 예를 들어 정해진 크기 내에서, 화소 간, 배선 간 등의 피치 폭을 작게 하거나 화소의 크기를 작게 하는 등의 설계를 수행함으로써, 상기 크기 내에 제공되는 화소의 개수를 증가할 수 있다. 다만 표시 장치 내의 화소의 개수가 증가되면 1프레임당 데이터양이 증가되기 때문에, 표시 장치를 구동시키는 구동 회로(소스 드라이버 회로, 게이트 드라이버 회로 등)의 고속화가 요구되고 있다.
또한 표시 장치에서 해상도를 크게 한 경우, 표시 장치에 포함되는 화소의 개수가 많아지기 때문에 표시 장치를 구동시키는 구동 회로의 규모가 크게 된다. 그러므로, XR용 기기의 표시 장치에서 구동 회로의 회로 면적은 작게 하는 것이 바람직하다. 구동 회로의 회로 면적을 축소하는 수단으로서는, 예를 들어 트랜지스터 등의 회로 소자의 크기를 작게 하는 수단 등이 있다. 그러나 회로 소자의 크기를 작게 하는 경우, 상기 회로 소자의 특성에 편차가 생길 가능성이 있고, 이로 인하여 구동 회로가 적절히 동작하지 않을(구동 회로에서 동작 불량이 일어날) 수 있다.
본 발명의 일 형태는 구동 회로가 중복성을 갖는 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 수율이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 표시 품질이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 상술한 표시 장치 중 어느 것을 갖는 전자 기기를 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 구동 회로가 중복성을 갖는 반도체 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 또는 본 발명의 일 형태는 신규 반도체 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또한 본 발명의 일 형태의 과제는 위에서 열거한 과제에 한정되지 않는다. 위에서 열거한 과제는 다른 과제의 존재를 방해하는 것이 아니다. 또한 다른 과제는 이하에 기재되고 본 항목에서는 언급되지 않은 과제이다. 본 항목에서 언급되지 않은 과제는 통상의 기술자라면 명세서 또는 도면 등의 기재에서 도출할 수 있는 것이고, 이들 기재에서 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 위에서 열거한 과제 및 다른 과제 중 적어도 하나의 과제를 해결하는 것이다. 또한 본 발명의 일 형태는 위에서 열거한 과제 및 다른 과제 모두를 해결할 필요는 없다.
(1) 본 발명의 일 형태는 제 1 층과, 상기 제 1 층 위쪽에 위치하는 제 2 층을 갖는 표시 장치이다. 제 1 층은 제 1 구동 회로와 제 2 구동 회로를 갖고, 제 2 층은 제 1 화소 영역과 제 2 화소 영역을 갖는다. 또한 제 1 화소 영역은 제 1 화소 회로를 갖고, 제 2 화소 영역은 제 2 화소 회로를 갖는다. 또한 제 1 화소 영역은 제 1 회로와 중첩되는 영역을 갖고, 제 2 화소 영역은 제 2 회로와 중첩되는 영역을 갖는다. 제 1 화소 회로는 제 1 배선을 통하여 제 1 구동 회로에 전기적으로 접속되고, 제 2 화소 회로는 제 2 배선을 통하여 제 2 구동 회로에 전기적으로 접속되고, 제 1 배선은 스위치를 통하여 제 2 배선에 전기적으로 접속된다. 제 1 구동 회로는 스위치가 오프 상태일 때 제 1 화소 회로에 화상 데이터를 송신하는 기능과, 스위치가 온 상태일 때 제 2 화소 회로에 화상 데이터를 송신하는 기능을 갖는다. 또한 제 2 구동 회로는 스위치가 오프 상태일 때 제 2 화소 회로에 화상 데이터를 송신하는 기능과, 스위치가 온 상태일 때 제 1 화소 회로에 화상 데이터를 송신하는 기능을 갖는다.
(2) 또는 본 발명의 일 형태는 상기 (1)에서 스위치가 제 1 층 또는 제 2 층에 포함되는 구성으로 하여도 좋다.
(3) 또는 본 발명의 일 형태는 상기 (1) 또는 (2)에서 제 1 층이 제 1 기판을 갖고, 제 2 층이 제 2 기판을 갖는 구성으로 하여도 좋다. 또한 제 1 기판 및 제 2 기판 각각은 실리콘을 재료로 한 반도체 기판인 것이 바람직하다. 또한 제 1 구동 회로 및 제 2 구동 회로 각각에 포함되는 트랜지스터의 채널 형성 영역은 제 1 기판에 포함되는 실리콘을 갖는 것이 바람직하고, 제 1 화소 영역 및 제 2 화소 영역 각각에 포함되는 트랜지스터의 채널 형성 영역은 제 2 기판에 포함되는 실리콘을 갖는 것이 바람직하다.
(4) 또는 본 발명의 일 형태는 상기 (1) 또는 (2)에서 제 1 층이 제 1 기판을 갖는 구성으로 하여도 좋다. 또한 제 1 기판은 실리콘을 재료로 한 반도체 기판인 것이 바람직하다. 또한 제 1 구동 회로 및 제 2 구동 회로 각각에 포함되는 트랜지스터는 제 1 기판 위에 형성되는 트랜지스터인 것이 바람직하고, 제 1 화소 영역 및 제 2 화소 영역 각각에 포함되는 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터인 것이 바람직하다.
(5) 또는 본 발명의 일 형태는 상기 (1) 내지 (4) 중 어느 하나의 표시 장치와, 하우징을 갖는 전자 기기이다.
(6) 또는 본 발명의 일 형태는 제 2 기판을 갖는 반도체 장치의 제작 방법이다. 반도체 장치에서, 제 2 기판은 실리콘을 재료로 한 반도체 기판이다. 반도체 장치의 제작 방법은 제 1 단계 내지 제 7 단계를 갖는다. 제 1 단계는 제 2 기판에 분리층을 형성하는 단계를 갖는다. 제 2 단계는 제 2 기판에서 분리층이 형성된 영역 이외에 웰을 형성하는 단계를 갖는다. 제 3 단계는 제 2 기판에서 웰이 형성된 영역 위의 일부에 제 1 절연체를 형성하는 단계를 갖는다. 제 4 단계는 제 2 기판에서 분리층 및 제 1 절연체가 형성된 영역 이외에 제 1 저저항 영역과 제 2 저저항 영역을 형성하는 단계를 갖는다. 제 5 단계는 제 1 기판에 포함되는 제 1 구동 회로 및 제 2 구동 회로 중 한쪽에서 동작 불량이 일어난 경우에는 제 6 단계로 이행하고, 제 1 기판에 포함되는 제 1 구동 회로 및 제 2 구동 회로의 양쪽에서 동작 불량이 일어나지 않은 경우에는 제 7 단계로 이행하는 단계를 갖는다. 제 6 단계는 제 1 절연체를 제거하는 단계와, 제 2 기판에서 제 1 절연체가 형성된 영역에 제 3 저저항 영역을 형성하는 단계를 갖는다. 제 7 단계는 제 2 기판 위에 제 2 절연체를 형성하는 단계와, 제 2 절연체에서 분리층과, 제 1 저저항 영역과, 제 2 저저항 영역에 중첩되는 영역에 개구부를 제공하고, 개구부에 도전체를 형성하는 단계를 갖는다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용한 장치이고, 반도체 소자(트랜지스터, 다이오드, 포토다이오드 등)를 포함한 회로, 이 회로를 포함한 장치 등을 말한다. 또한 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 말한다. 예를 들어 집적 회로, 집적 회로를 포함한 칩, 및 패키지에 칩이 제공된 전자 부품 각각은 반도체 장치의 일례이다. 또한 기억 장치, 표시 장치, 발광 장치, 조명 장치, 및 전자 기기 등은 그 자체가 반도체 장치인 경우가 있고, 반도체 장치를 포함하는 경우가 있다.
또한 본 명세서 등에서 X와 Y가 접속된다고 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우와, X와 Y가 기능적으로 접속되는 경우와, X와 Y가 직접 접속되는 경우가 본 명세서 등에 개시되어 있는 것으로 한다. 따라서 소정의 접속 관계, 예를 들어 도면 또는 문장에 나타낸 접속 관계에 한정되지 않고, 도면 또는 문장에 나타낸 접속 관계 이외의 것도 도면 또는 문장에 개시되어 있는 것으로 한다. X 및 Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
X와 Y가 전기적으로 접속되는 경우에는, 일례로서 X와 Y를 전기적으로 접속할 수 있는 소자(예를 들어 스위치, 트랜지스터, 용량 소자, 인덕터, 저항 소자, 다이오드, 표시 디바이스, 발광 디바이스, 부하 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 스위치는 온과 오프가 제어되는 기능을 갖는다. 즉 스위치는 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어, 전류를 흘릴지 여부를 제어하는 기능을 갖는다.
X와 Y가 기능적으로 접속되는 경우에는, 일례로서 X와 Y를 기능적으로 접속할 수 있는 회로(예를 들어 논리 회로(인버터, NAND 회로, NOR 회로 등), 신호 변환 회로(디지털 아날로그 변환 회로, 아날로그 디지털 변환 회로, 감마 보정 회로 등), 전위 레벨 변환 회로(전원 회로(승압 회로, 강압 회로 등), 신호의 전위 레벨을 바꾸는 레벨 시프터 회로 등), 전압원, 전류원, 전환 회로, 증폭 회로(신호 진폭 또는 전류량 등을 크게 할 수 있는 회로, 연산 증폭기, 차동 증폭 회로, 소스 폴로어 회로, 버퍼 회로 등), 신호 생성 회로, 기억 회로, 제어 회로 등)가 X와 Y 사이에 하나 이상 접속될 수 있다. 또한 일례로서, X와 Y 사이에 다른 회로를 끼워도 X로부터 출력된 신호가 Y로 전달되는 경우에는, X와 Y는 기능적으로 접속되는 것으로 한다.
또한 X와 Y가 전기적으로 접속된다고 명시적으로 기재되는 경우에는, X와 Y가 전기적으로 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼워 접속되는 경우)와, X와 Y가 직접 접속되는 경우(즉 X와 Y가 사이에 다른 소자 또는 다른 회로를 끼우지 않고 접속되는 경우)를 포함하는 것으로 한다.
또한 본 명세서에서는 배선(정전위를 공급하는 배선 또는 신호를 송신하는 배선)에 복수의 소자가 전기적으로 접속되는 회로 구성에 대하여 설명한다. 예를 들어 X와 배선이 직접 전기적으로 접속되며, Y와 상기 배선이 직접 전기적으로 접속되는 경우, 본 명세서에서는 "X와 Y가 직접 전기적으로 접속된다"라고 기재하는 경우가 있다.
또한 예를 들어 "X와, Y와, 트랜지스터의 소스(또는 제 1 단자 등)와, 드레인(또는 제 2 단자 등)은 서로 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y의 순서로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "트랜지스터의 소스(또는 제 1 단자 등)는 X에 전기적으로 접속되고, 트랜지스터의 드레인(또는 제 2 단자 등)은 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 순서대로 전기적으로 접속된다"라고 표현할 수 있다. 또는 "X는 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 통하여 Y에 전기적으로 접속되고, X, 트랜지스터의 소스(또는 제 1 단자 등), 트랜지스터의 드레인(또는 제 2 단자 등), Y는 이 접속 순서로 제공된다"라고 표현할 수 있다. 이들 예와 같은 표현 방법을 사용하여 회로 구성에서의 접속 순서에 대하여 규정함으로써, 트랜지스터의 소스(또는 제 1 단자 등)와 드레인(또는 제 2 단자 등)을 구별하여 기술적 범위를 결정할 수 있다. 또한 이들 표현 방법은 일례이고, 이들 표현 방법에 한정되지 않는다. 여기서 X, Y는 대상물(예를 들어 장치, 소자, 회로, 배선, 전극, 단자, 도전막, 층 등)인 것으로 한다.
또한 회로도상 독립된 구성 요소들이 전기적으로 접속되는 것처럼 도시되어 있는 경우에도, 하나의 구성 요소가 복수의 구성 요소의 기능을 겸비하는 경우도 있다. 예를 들어 배선의 일부가 전극으로서도 기능하는 경우에는, 하나의 도전막이 배선의 기능 및 전극의 기능의 양쪽의 구성 요소의 기능을 겸비한다. 따라서 본 명세서에서의 전기적인 접속이란, 이와 같이 하나의 도전막이 복수의 구성 요소의 기능을 겸비하는 경우도 그 범주에 포함한다.
또한 본 명세서 등에서 "저항 소자"란, 예를 들어 0Ω보다 저항값이 높은 회로 소자, 0Ω보다 저항값이 높은 배선 등으로 할 수 있다. 그러므로 본 명세서 등에서 "저항 소자"는 저항값을 갖는 배선, 소스와 드레인 간을 전류가 흐르는 트랜지스터, 다이오드, 코일 등을 포함하는 것으로 한다. 그러므로 "저항 소자"라는 용어는 "저항", "부하", "저항값을 갖는 영역" 등의 용어로 바꿔 말할 수 있는 경우가 있다. 반대로 "저항", "부하", "저항값을 갖는 영역"이라는 용어는 "저항 소자" 등의 용어로 바꿔 말할 수 있는 경우가 있다. 저항값은 예를 들어 바람직하게는 1mΩ 이상 10Ω 이하, 더 바람직하게는 5mΩ 이상 5Ω 이하, 더욱 바람직하게는 10mΩ 이상 1Ω 이하로 할 수 있다. 또한 예를 들어 1Ω 이상 1×109Ω 이하로 하여도 좋다.
또한 본 명세서 등에서 "용량 소자"는, 예를 들어 정전 용량이 0F보다 높은 회로 소자, 정전 용량이 0F보다 높은 배선의 영역, 기생 용량, 트랜지스터의 게이트 용량 등으로 할 수 있다. 또한 "용량 소자", "기생 용량", "게이트 용량" 등이라는 용어는 "용량" 등의 용어로 바꿔 말할 수 있는 경우가 있다. 반대로 "용량"이라는 용어는 "용량 소자", "기생 용량", "게이트 용량" 등의 용어로 바꿔 말할 수 있는 경우가 있다. 또한 "용량"의 "한 쌍의 전극"이라는 용어는 "한 쌍의 도전체", "한 쌍의 도전 영역", "한 쌍의 영역" 등으로 바꿔 말할 수 있다. 또한 정전 용량은 예를 들어 0.05fF 이상 10pF 이하로 할 수 있다. 또한 예를 들어 1pF 이상 10μF 이하로 하여도 좋다.
또한 본 명세서 등에서 트랜지스터는 게이트, 소스, 및 드레인이라고 불리는 3개의 단자를 갖는다. 게이트는 트랜지스터의 도통 상태를 제어하는 제어 단자이다. 소스 또는 드레인으로서 기능하는 2개의 단자는 트랜지스터의 입출력 단자이다. 2개의 입출력 단자는 트랜지스터의 도전형(n채널형, p채널형) 및 트랜지스터의 3개의 단자에 인가되는 전위의 높낮이에 따라, 한쪽이 소스가 되고 다른 쪽이 드레인이 된다. 그러므로 본 명세서 등에서는, 소스 또는 드레인이라는 용어는 서로 바꿔 말할 수 있는 경우가 있다. 또한 본 명세서 등에서는, 트랜지스터의 접속 관계를 설명하는 경우, "소스 및 드레인 중 한쪽"(또는 제 1 전극 또는 제 1 단자), "소스 및 드레인 중 다른 쪽"(또는 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 또한 트랜지스터의 구조에 따라서는 상술한 3개의 단자에 더하여 백 게이트를 갖는 경우가 있다. 이 경우, 본 명세서 등에서 트랜지스터의 게이트 및 백 게이트 중 한쪽을 제 1 게이트라고 부르고, 트랜지스터의 게이트 및 백 게이트 중 다른 쪽을 제 2 게이트라고 부르는 경우가 있다. 또한 같은 트랜지스터에서 "게이트"와 "백 게이트"라는 용어는 서로 바꿀 수 있는 경우가 있다. 또한 트랜지스터가 3개 이상의 게이트를 갖는 경우, 본 명세서 등에서는 각 게이트를 제 1 게이트, 제 2 게이트, 제 3 게이트 등이라고 부를 수 있다.
예를 들어 본 명세서 등에서 트랜지스터의 일례로서는, 2개 이상의 게이트 전극을 포함한 멀티 게이트 구조의 트랜지스터를 사용할 수 있다. 멀티 게이트 구조로 하면, 채널 형성 영역이 직렬로 접속되기 때문에, 복수의 트랜지스터가 직렬로 접속된다. 따라서 멀티 게이트 구조로 하면, 오프 전류의 감소, 트랜지스터의 내압 향상(신뢰성 향상)을 도모할 수 있다. 또는 멀티 게이트 구조로 하면, 포화 영역에서 동작할 때, 드레인과 소스 사이의 전압이 변화되어도 드레인과 소스 사이의 전류가 그다지 변화되지 않기 때문에, 기울기가 평평한 전압-전류 특성을 얻을 수 있다. 기울기가 평평한 전압-전류 특성을 이용하면, 이상적인 전류원 회로 또는 저항값이 매우 높은 능동 부하를 실현할 수 있다. 그 결과, 특성이 좋은 차동 회로 또는 커런트 미러 회로 등을 실현할 수 있다.
또한 회로도에서 단일의 회로 소자가 도시되어 있는 경우에도 상기 회로 소자가 복수의 회로 소자를 갖는 경우가 있다. 예를 들어 회로도에서 하나의 저항 소자가 도시되어 있는 경우에는 2개 이상의 저항 소자가 직렬로 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다. 또한 예를 들어 회로도에서 하나의 용량 소자가 도시되어 있는 경우에는 2개 이상의 용량 소자가 병렬로 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다. 또한 예를 들어 회로도에서 하나의 트랜지스터가 도시되어 있는 경우에는 2개 이상의 트랜지스터가 직렬로 전기적으로 접속되고, 또한 각 트랜지스터의 게이트가 서로 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다. 또한 이와 마찬가지로 예를 들어 회로도에서 하나의 스위치가 도시되어 있는 경우에는 상기 스위치가 2개 이상의 트랜지스터를 갖고, 2개 이상의 트랜지스터가 직렬 또는 병렬로 전기적으로 접속되고, 각 트랜지스터의 게이트가 서로 전기적으로 접속되어 있는 경우를 포함하는 것으로 한다.
또한 본 명세서 등에서, 회로 구성, 디바이스 구조 등에 따라, 노드를 단자, 배선, 전극, 도전층, 도전체, 불순물 영역 등으로 바꿔 말할 수 있다. 또한 단자, 배선 등을 노드로 바꿔 말할 수 있다.
또한 본 명세서 등에서 "전압"과 "전위"는 적절히 바꿔 말할 수 있다. "전압"은 기준이 되는 전위와의 전위차를 말하고, 예를 들어 기준이 되는 전위를 그라운드 전위(접지 전위)로 하면, "전압"을 "전위"로 바꿔 말할 수 있다. 또한 그라운드 전위는 반드시 0V를 의미하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위가 변화됨으로써, 배선에 공급되는 전위, 회로 등에 인가되는 전위, 회로 등으로부터 출력되는 전위 등도 변화된다.
또한 본 명세서 등에서 "고레벨 전위", "저레벨 전위"라는 용어는 특정의 전위를 의미하는 것은 아니다. 예를 들어 2개의 배선의 양쪽이 "고레벨 전위를 공급하는 배선으로서 기능한다"라고 기재되는 경우, 양쪽의 배선이 공급하는 각 고레벨 전위는 서로 같지 않아도 된다. 또한 이와 마찬가지로 2개의 배선의 양쪽이 "저레벨 전위를 공급하는 배선으로서 기능한다"라고 기재되는 경우, 양쪽의 배선이 공급하는 각 저레벨 전위는 서로 같지 않아도 된다.
또한 "전류"란 전하의 이동 현상(전기 전도)을 말하고, 예를 들어 "양의 하전체(荷電體)의 전기 전도가 발생하고 있다"라는 기재는, "그 반대 방향으로 음의 하전체의 전기 전도가 발생하고 있다"라고 바꿔 말할 수 있다. 그러므로 본 명세서 등에서 "전류"란 별도의 설명이 없는 한, 캐리어의 이동에 따른 전하의 이동 현상(전기 전도)을 말하는 것으로 한다. 여기서 캐리어란 전자, 정공, 음이온, 양이온, 착이온 등이고, 전류가 흐르는 시스템(예를 들어 반도체, 금속, 전해액, 진공 중 등)에 따라 캐리어가 다르다. 또한 배선 등에서의 "전류의 방향"은 양전하를 띤 캐리어가 이동하는 방향이고, 양의 전류량으로 기재한다. 바꿔 말하면, 음전하를 띤 캐리어가 이동하는 방향은 전류의 방향과 반대 방향이고, 음의 전류량으로 표현된다. 따라서 본 명세서 등에서 전류의 양과 음(또는 전류의 방향)에 대하여 별도의 설명이 없는 경우, "소자 A로부터 소자 B로 전류가 흐른다" 등의 기재는 "소자 B로부터 소자 A로 전류가 흐른다" 등으로 바꿔 말할 수 있는 것으로 한다. 또한 "소자 A에 전류가 입력된다" 등의 기재는 "소자 A로부터 전류가 출력된다" 등으로 바꿔 말할 수 있는 것으로 한다.
또한 본 명세서 등에서 "제 1", "제 2", "제 3"이라는 서수사는 구성 요소의 혼동을 피하기 위하여 붙인 것이다. 따라서 구성 요소의 개수를 한정하는 것이 아니다. 또한 구성 요소의 순서를 한정하는 것이 아니다. 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서 "제 2"로 언급된 구성 요소가 될 수도 있다. 또한 예를 들어 본 명세서 등의 실시형태 중 하나에서 "제 1"로 언급된 구성 요소가 다른 실시형태 또는 청구범위에서 생략될 수도 있다.
또한 본 명세서 등에서 "위에", "아래에" 등의 배치를 나타내는 용어는 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있는 경우가 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 따라서 명세서 등에서 설명한 용어에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다. 예를 들어 "도전체의 상면에 위치하는 절연체"라는 표현은, 나타낸 도면의 방향을 180° 회전시킴으로써, "도전체의 하면에 위치하는 절연체"라고 바꿔 말할 수 있다.
또한 "위" 또는 "아래"라는 용어는, 구성 요소의 위치 관계가 바로 위 또는 바로 아래이며 직접 접촉하는 것에 한정되지 않는다. 예를 들어 "절연층(A) 위의 전극(B)"이라는 표현이면, 절연층(A) 위에 전극(B)이 직접 접촉되어 형성될 필요는 없고, 절연층(A)과 전극(B) 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.
또한 본 명세서 등에서 매트릭스로 배열된 구성 요소 및 그 위치 관계를 설명하기 위하여 "행", "열" 등의 용어를 사용하는 경우가 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 따라서 명세서 등에서 설명한 용어에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다. 예를 들어 "행 방향"이라는 표현은 나타내는 도면의 방향을 90° 회전시킴으로써 "열 방향"으로 바꿔 말할 수 있는 경우가 있다.
또한 본 명세서 등에서 "막", "층" 등의 용어는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층"이라는 용어를 "도전막"이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연막"이라는 용어를 "절연층"이라는 용어로 변경할 수 있는 경우가 있다. 또는 경우 또는 상황에 따라 "막", "층" 등의 용어를 사용하지 않고, 다른 용어로 바꿀 수 있다. 예를 들어 "도전층" 또는 "도전막"이라는 용어를 "도전체"라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 "절연층", "절연막"이라는 용어를 "절연체"라는 용어로 변경할 수 있는 경우가 있다.
또한 본 명세서 등에서 "전극", "배선", "단자" 등의 용어는, 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 "전극"은 "배선"의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "전극" 또는 "배선"이라는 용어는, 복수의 "전극", "배선" 중 적어도 하나가 일체가 되어 형성되어 있는 경우 등도 포함한다. 또한 예를 들어 "단자"는 "배선", "전극" 등의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 "단자"라는 용어는, 복수의 "전극", "배선", "단자" 등이 일체가 되어 형성되어 있는 경우 등도 포함한다. 그러므로 예를 들어 "전극"은 "배선" 또는 "단자"의 일부가 될 수 있고, 예를 들어 "단자"는 "배선" 또는 "전극"의 일부가 될 수 있다. 또한 "전극", "배선", "단자" 등의 용어는 경우에 따라 "영역" 등의 용어로 치환되는 경우가 있다.
또한 본 명세서 등에서 "배선", "신호선", "전원선" 등의 용어는, 경우 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "배선"이라는 용어를 "신호선"이라는 용어로 변경할 수 있는 경우가 있다. 또한 예를 들어 "배선"이라는 용어를 "전원선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호선", "전원선" 등의 용어를 "배선"이라는 용어로 변경할 수 있는 경우가 있다. "전원선" 등의 용어는 "신호선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호선" 등의 용어는 "전원선" 등의 용어로 변경할 수 있는 경우가 있다. 또한 배선에 인가되는 "전위"라는 용어를 경우 또는 상황에 따라 "신호" 등의 용어로 변경할 수 있는 경우가 있다. 또한 그 반대도 마찬가지로 "신호" 등의 용어는 "전위"라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서 반도체의 불순물이란, 예를 들어 반도체층을 구성하는 주성분 이외의 것을 말한다. 예를 들어 농도가 0.1atomic% 미만인 원소는 불순물이다. 불순물이 포함되면, 예를 들어 반도체의 결함 준위 밀도가 높아지거나, 캐리어 이동도가 저하되거나, 결정성이 저하되는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 14족 원소, 15족 원소, 주성분 이외의 전이 금속 등이 있고, 특히 예를 들어 수소(물에도 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 질소 등이 있다. 구체적으로는, 반도체가 실리콘층인 경우, 반도체의 특성을 변화시키는 불순물로서는, 예를 들어 1족 원소, 2족 원소, 13족 원소, 15족 원소 등(다만 산소, 수소는 제외함)이 있다.
본 명세서 등에서 스위치란, 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 갖는 것을 말한다. 또는 스위치란, 전류를 흘리는 경로를 선택하고 전환하는 기능을 갖는 것을 말한다. 그러므로 스위치는 제어 단자와는 별도로 전류를 흘리는 단자를 2개 또는 3개 이상 포함하는 경우가 있다. 일례로서는, 전기적 스위치, 기계적 스위치 등을 사용할 수 있다. 즉 스위치는 전류를 제어할 수 있는 것이면 좋고, 특정의 것에 한정되지 않는다.
전기적 스위치의 일례로서는, 트랜지스터(예를 들어 바이폴러 트랜지스터, MOS 트랜지스터 등), 다이오드(예를 들어 PN 다이오드, PIN 다이오드, 쇼트키 다이오드, MIM(Metal Insulator Metal) 다이오드, MIS(Metal Insulator Semiconductor) 다이오드, 다이오드 접속의 트랜지스터 등), 또는 이들을 조합한 논리 회로 등이 있다. 또한 스위치로서 트랜지스터를 사용하는 경우, 트랜지스터의 "도통 상태"란 예를 들어 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 단락되어 있다고 간주할 수 있는 상태, 소스 전극과 드레인 전극 사이에 전류를 흘릴 수 있는 상태 등을 말한다. 또한 트랜지스터의 "비도통 상태"란 트랜지스터의 소스 전극과 드레인 전극이 전기적으로 차단되어 있다고 간주할 수 있는 상태를 말한다. 또한 트랜지스터를 단순히 스위치로서 동작시키는 경우에는, 트랜지스터의 극성(도전형)은 특별히 한정되지 않는다.
기계적 스위치의 일례로서는, MEMS(micro electro mechanical systems) 기술을 사용한 스위치가 있다. 그 스위치는 기계적으로 동작시킬 수 있는 전극을 포함하고, 그 전극의 움직임에 따라 도통과 비도통을 제어하여 동작한다.
또한 본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서, 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
또한 본 명세서 등에서, 각 색의 발광 디바이스(여기서는 청색(B), 녹색(G), 및 적색(R))의 발광층을 구분하여 형성하거나 개별 도포하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. 또한 본 명세서 등에서, 백색광을 방출할 수 있는 발광 디바이스를 백색 발광 디바이스라고 부르는 경우가 있다. 또한 백색 발광 디바이스는 착색층(예를 들어 컬러 필터)과 조합함으로써, 풀 컬러 표시의 표시 장치로 할 수 있다.
또한 발광 디바이스는 싱글 구조와 탠덤 구조로 크게 나눌 수 있다. 싱글 구조의 디바이스는 한 쌍의 전극 사이에 하나의 발광 유닛을 갖고, 상기 발광 유닛은 1개 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 2개의 발광층을 사용하여 백색 발광을 얻는 경우, 2개의 발광층 각각의 발광색이 보색 관계가 되는 발광층을 선택하면 좋다. 예를 들어, 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색 관계가 되도록 함으로써, 발광 디바이스 전체로서 백색을 발광하는 구성을 얻을 수 있다. 또한 3개 이상의 발광층을 사용하여 백색 발광을 얻는 경우, 3개 이상의 발광층 각각의 발광색이 합쳐져 발광 디바이스 전체로서 백색 발광할 수 있는 구성으로 하면 좋다.
탠덤 구조의 디바이스는 한 쌍의 전극 사이에 2개 이상의 발광 유닛을 갖고, 각 발광 유닛은 1개 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는 복수의 발광 유닛의 발광층으로부터의 광을 합성시켜 백색 발광이 얻어지는 구성으로 하면 좋다. 또한 백색 발광이 얻어지는 구성에 대해서는, 싱글 구조의 구성과 마찬가지이다. 또한 탠덤 구조의 디바이스에서, 복수의 발광 유닛 사이에는 전하 발생층 등의 중간층이 제공되는 것이 바람직하다.
또한 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와, SBS 구조의 발광 디바이스를 비교한 경우, SBS 구조의 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮출 수 있다. 소비 전력을 낮게 하고자 하는 경우에는 SBS 구조의 발광 디바이스를 사용하면 적합하다. 한편 백색 발광 디바이스는 제조 공정이 SBS 구조의 발광 디바이스보다 간단하기 때문에 제조 비용을 낮게 할 수 있거나, 제조 수율을 높게 할 수 있어 적합하다.
본 명세서에서 "평행"이란 2개의 직선이 -10° 이상 10° 이하의 각도로 배치된 상태를 말한다. 따라서 -5° 이상 5° 이하의 경우도 포함된다. 또한 "실질적으로 평행" 또는 "대략 평행"이란 2개의 직선이 -30° 이상 30° 이하의 각도로 배치된 상태를 말한다. 또한 "수직"이란 2개의 직선이 80° 이상 100° 이하의 각도로 배치된 상태를 말한다. 따라서 85° 이상 95° 이하의 경우도 포함된다. 또한 "실질적으로 수직" 또는 "대략 수직"이란 2개의 직선이 60° 이상 120° 이하의 각도로 배치된 상태를 말한다.
본 발명의 일 형태에 의하여 구동 회로가 중복성을 갖는 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 수율이 높은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 표시 품질이 높은 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신규 표시 장치를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 상술한 표시 장치 중 어느 것을 갖는 전자 기기를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 구동 회로가 중복성을 갖는 반도체 장치의 제작 방법을 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신규 반도체 장치의 제작 방법을 제공할 수 있다.
또한 본 발명의 일 형태의 효과는 위에서 열거한 효과에 한정되지 않는다. 위에서 열거한 효과는 다른 효과의 존재를 방해하는 것이 아니다. 또한 다른 효과는 이하에 기재되고 본 항목에서는 언급되지 않은 효과이다. 본 항목에서 언급되지 않은 효과는 통상의 기술자라면 명세서 또는 도면 등의 기재에서 도출할 수 있는 것이고, 이들 기재에서 적절히 추출할 수 있다. 또한 본 발명의 일 형태는 위에서 열거한 효과 및 다른 효과 중 적어도 하나의 효과를 갖는 것이다. 따라서 본 발명의 일 형태는 경우에 따라서는 위에서 열거한 효과를 갖지 않는 경우도 있다.
도 1의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 사시 모식도이다.
도 2의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 3의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 평면 모식도이다.
도 4의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 평면 모식도이다.
도 5의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 사시 모식도이다.
도 6은 표시 장치의 구성예를 나타낸 블록도이다.
도 7은 표시 장치의 동작예를 나타낸 타이밍 차트이다.
도 8은 표시 장치의 동작예를 나타낸 타이밍 차트이다.
도 9는 표시 장치의 구성예를 나타낸 블록도이다.
도 10은 표시 장치의 동작예를 나타낸 타이밍 차트이다.
도 11의 (A)는 표시 장치의 구성예를 나타낸 평면 모식도이고, 도 11의 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 12의 (A)는 표시 장치의 구성예를 나타낸 평면 모식도이고, 도 12의 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 13은 표시 장치의 제작 방법의 일례를 나타낸 흐름도이다.
도 14는 표시 장치의 제작 방법의 일례를 나타낸 흐름도이다.
도 15의 (A)는 표시 장치의 구성예를 나타낸 평면 모식도이고, 도 15의 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 16의 (A)는 표시 장치의 구성예를 나타낸 평면 모식도이고, 도 16의 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 17은 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 18의 (A) 내지 (D)는 발광 디바이스의 구성예를 나타낸 모식도이다.
도 19는 표시 장치의 구성예를 나타낸 도면 모식도이다.
도 20의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 21의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 22의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 23의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 24의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 25의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 26의 (A)는 표시 장치에 포함되는 화소 회로의 구성예를 나타낸 회로도이고, 도 26의 (B)는 표시 장치에 포함되는 화소 회로의 구성예를 나타낸 사시 모식도이다.
도 27의 (A) 내지 (D)는 표시 장치에 포함되는 화소 회로의 구성예를 나타낸 회로도이다.
도 28의 (A) 내지 (D)는 표시 장치에 포함되는 화소 회로의 구성예를 나타낸 회로도이다.
도 29의 (A) 및 (B)는 표시 장치에 포함되는 발광 디바이스 및 수광 디바이스의 구성예를 나타낸 상면도이다.
도 30의 (A) 내지 (D)는 표시 장치에 포함되는 발광 디바이스, 수광 디바이스, 및 접속 전극의 구성예를 나타낸 단면 모식도이다.
도 31의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 32의 (A) 내지 (F)는 전자 기기의 구성예를 나타낸 도면이다.
도 33의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 34의 (A) 및 (B)는 전자 기기의 구성예를 나타낸 도면이다.
도 35의 (A) 내지 (C)는 전자 기기의 구성예를 나타낸 도면이다.
도 36의 (A) 내지 (D)는 전자 기기의 구성예를 나타낸 도면이다.
도 2의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 3의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 평면 모식도이다.
도 4의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 평면 모식도이다.
도 5의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 사시 모식도이다.
도 6은 표시 장치의 구성예를 나타낸 블록도이다.
도 7은 표시 장치의 동작예를 나타낸 타이밍 차트이다.
도 8은 표시 장치의 동작예를 나타낸 타이밍 차트이다.
도 9는 표시 장치의 구성예를 나타낸 블록도이다.
도 10은 표시 장치의 동작예를 나타낸 타이밍 차트이다.
도 11의 (A)는 표시 장치의 구성예를 나타낸 평면 모식도이고, 도 11의 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 12의 (A)는 표시 장치의 구성예를 나타낸 평면 모식도이고, 도 12의 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 13은 표시 장치의 제작 방법의 일례를 나타낸 흐름도이다.
도 14는 표시 장치의 제작 방법의 일례를 나타낸 흐름도이다.
도 15의 (A)는 표시 장치의 구성예를 나타낸 평면 모식도이고, 도 15의 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 16의 (A)는 표시 장치의 구성예를 나타낸 평면 모식도이고, 도 16의 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 17은 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 18의 (A) 내지 (D)는 발광 디바이스의 구성예를 나타낸 모식도이다.
도 19는 표시 장치의 구성예를 나타낸 도면 모식도이다.
도 20의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 21의 (A) 및 (B)는 트랜지스터의 구성예를 나타낸 단면 모식도이다.
도 22의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 23의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 24의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 25의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면 모식도이다.
도 26의 (A)는 표시 장치에 포함되는 화소 회로의 구성예를 나타낸 회로도이고, 도 26의 (B)는 표시 장치에 포함되는 화소 회로의 구성예를 나타낸 사시 모식도이다.
도 27의 (A) 내지 (D)는 표시 장치에 포함되는 화소 회로의 구성예를 나타낸 회로도이다.
도 28의 (A) 내지 (D)는 표시 장치에 포함되는 화소 회로의 구성예를 나타낸 회로도이다.
도 29의 (A) 및 (B)는 표시 장치에 포함되는 발광 디바이스 및 수광 디바이스의 구성예를 나타낸 상면도이다.
도 30의 (A) 내지 (D)는 표시 장치에 포함되는 발광 디바이스, 수광 디바이스, 및 접속 전극의 구성예를 나타낸 단면 모식도이다.
도 31의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 32의 (A) 내지 (F)는 전자 기기의 구성예를 나타낸 도면이다.
도 33의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 도면이다.
도 34의 (A) 및 (B)는 전자 기기의 구성예를 나타낸 도면이다.
도 35의 (A) 내지 (C)는 전자 기기의 구성예를 나타낸 도면이다.
도 36의 (A) 내지 (D)는 전자 기기의 구성예를 나타낸 도면이다.
본 명세서 등에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함) 등으로 분류된다. 예를 들어 트랜지스터의 채널 형성 영역에 금속 산화물이 포함되는 경우, 상기 금속 산화물을 산화물 반도체라고 하는 경우가 있다. 즉 금속 산화물이 증폭 작용, 정류 작용, 및 스위칭 작용 중 적어도 하나를 갖는 트랜지스터의 채널 형성 영역을 구성할 수 있는 경우, 상기 금속 산화물을 금속 산화물 반도체(metal oxide semiconductor)라고 할 수 있다. 또한 OS 트랜지스터라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터로 바꿔 말할 수 있다.
또한 본 명세서 등에서, 질소를 포함하는 금속 산화물도 금속 산화물(metal oxide)이라고 총칭하는 경우가 있다. 또한 질소를 포함하는 금속 산화물을 금속 산질화물(metal oxynitride)이라고 하여도 좋다.
또한 본 명세서 등에서 각 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는, 구성예를 서로 적절히 조합할 수 있다.
또한 어떤 하나의 실시형태에서 설명하는 내용(일부 내용이어도 좋음)은, 그 실시형태에서 설명하는 다른 내용(일부 내용이어도 좋음)과, 하나 또는 복수의 다른 실시형태에서 설명하는 내용(일부 내용이어도 좋음) 중 적어도 하나의 내용에 대하여 적용, 조합, 또는 치환 등을 할 수 있다.
또한 실시형태에서 설명하는 내용이란, 각 실시형태에서 다양한 도면을 사용하여 설명하는 내용, 또는 명세서에 기재되는 문장을 사용하여 설명하는 내용을 말한다.
또한 어떤 하나의 실시형태에서 제시하는 도면(일부이어도 좋음)은 그 도면의 다른 부분, 그 실시형태에서 제시하는 다른 도면(일부이어도 좋음), 하나 또는 복수의 다른 실시형태에서 제시하는 도면(일부이어도 좋음) 중 적어도 하나의 도면과 조합함으로써 더 많은 도면을 구성할 수 있다.
본 명세서에 기재되는 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 실시형태의 발명의 구성에서 동일한 부분 또는 같은 기능을 갖는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 이의 반복적인 설명은 생략하는 경우가 있다. 또한 사시도 등에서는, 도면의 명확성을 기하기 위하여 일부의 구성 요소의 기재를 생략하는 경우가 있다.
또한 본 명세서의 도면에 있어서 각 실시형태에 따른 구성을 설명하기 위하여 평면도를 사용하는 경우가 있다. 평면도란 일례로서 구성을 수평 방향으로 절단한 면(단면)의 상태를 나타낸 도면이다. 또한 평면도에 숨은선(예를 들어 파선)이 기재되어 있음으로써, 구성에 포함되어 있는 복수 요소의 위치 관계 또는 상기 복수 요소의 중첩 관계를 나타낼 수 있다. 또한 본 명세서 등에서 '평면도'라는 용어는 '투영도', '상면도', 또는 '하면도'라는 용어로 환언할 수 있는 것으로 한다. 또한 상황에 따라서는 구성을 수평 방향으로 절단한 면(단면)이 아니라 수평 방향과 상이한 방향으로 절단한 면(단면)을 평면도라고 하는 경우가 있다.
또한 본 명세서의 도면에 있어서 각 실시형태에 따른 구성을 설명하기 위하여 단면도를 사용하는 경우가 있다. 단면도란 일례로서 구성을 수직 방향으로 절단한 면(단면)의 상태를 나타낸 도면이다. 또한 본 명세서 등에서 '단면도'라는 용어는 '정면도' 또는 '측면도'라는 용어로 환언할 수 있는 것으로 한다. 또한 상황에 따라서는 구성을 수직 방향으로 절단한 면(단면)이 아니라 수직 방향과 상이한 방향으로 절단한 면(단면)을 단면도라고 하는 경우가 있다.
본 명세서 등에서 복수의 요소에 같은 부호를 사용하는 경우, 특히 이들을 구별할 필요가 있을 때는, 부호에 "_1", "[n]", "[m, n]" 등의 식별용 부호를 붙여서 기재하는 경우가 있다. 또한 도면 등에서 부호에 "_1", "[n]", "[m, n]" 등의 식별용 부호를 붙여서 기재하고, 본 명세서 등에서 이들을 구별할 필요가 없는 경우에는, 식별용 부호를 기재하지 않는 경우가 있다.
또한 본 명세서의 도면에서 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 스케일에 반드시 한정되는 것은 아니다. 또한 도면은 이상적인 예를 모식적으로 나타낸 것이고, 도면에 나타낸 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈에 기인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치에 대하여 설명한다.
<구성예>
도 2의 (A)는 본 발명의 일 형태의 표시 장치의 단면 모식도이다. 표시 장치(10)는 화소층(PXAL)과, 배선층(LINL)과, 회로층(SICL)을 갖는다.
배선층(LINL)은 회로층(SICL) 위에 제공되고, 화소층(PXAL)은 배선층(LINL) 위에 제공되어 있다. 또한 화소층(PXAL)은 후술하는 구동 회로 영역(DRV)과 후술하는 영역(LIA)을 포함하는 영역과 중첩되어 있다.
회로층(SICL)은 일례로서 기판(BS1)과, 구동 회로 영역(DRV)과, 영역(LIA)을 갖는다.
기판(BS1)에는 예를 들어 단결정 기판(예를 들어 실리콘 또는 저마늄을 재료로 한 반도체 기판)을 사용할 수 있다. 또한 기판(BS1)에는, 단결정 기판 외에 예를 들어 SOI(Silicon On Insulator) 기판, 유리 기판, 석영 기판, 플라스틱 기판, 사파이어 유리 기판, 금속 기판, 스테인리스·스틸 기판, 스테인리스·스틸·포일을 포함한 기판, 텅스텐 기판, 텅스텐·포일을 포함한 기판, 가요성 기판, 접합 필름, 섬유상 재료를 포함한 종이, 또는 기재 필름을 사용할 수 있다. 유리 기판의 일례로서는 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 및 소다석회 유리 등을 들 수 있다. 가요성 기판, 접합 필름, 및 기재 필름의 일례로서는 이하의 것을 들 수 있다. 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 및 폴리테트라플루오로에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는 예를 들어 아크릴 수지 등의 합성 수지가 있다. 또는 예를 들어 폴리프로필렌, 폴리에스터, 폴리플루오린화바이닐, 및 폴리염화바이닐이 있다. 또는 예를 들어 폴리아마이드, 폴리이미드, 아라미드, 에폭시 수지, 무기 증착 필름, 및 종이류가 있다. 또한 표시 장치(10)의 제작 공정에 가열 처리가 포함되는 경우에는, 기판(BS1)으로서 열에 대한 내성이 높은 재료를 선택하는 것이 바람직하다.
본 실시형태에서는, 기판(BS1)이 실리콘을 재료로서 포함한 반도체 기판인 것으로 가정하여 설명한다. 그러므로 구동 회로 영역(DRV)에 포함되는 트랜지스터는 채널 형성 영역에 실리콘을 갖는 트랜지스터(이하, Si 트랜지스터라고 부름)로 할 수 있다.
구동 회로 영역(DRV) 및 영역(LIA)은 기판(BS1) 위에 제공되어 있다.
구동 회로 영역(DRV)은 일례로서 후술하는 화소층(PXAL)에 포함되는 화소를 구동시키기 위한 구동 회로를 갖는다. 또한 구동 회로 영역(DRV)의 구체적인 구성예에 대해서는 후술한다.
영역(LIA)에는 일례로서 배선이 제공되어 있다. 또한 영역(LIA)에 포함되어 있는 배선은 배선층(LINL)에 포함되는 배선에 전기적으로 접속되어 있어도 좋다. 또한 이때 표시 장치(10)는 영역(LIA)에 포함되는 배선과 배선층(LINL)에 포함되는 배선에 의하여 구동 회로 영역(DRV)에 포함되는 회로와, 화소층(PXAL)에 포함되는 회로가 전기적으로 접속되는 구성으로 하여도 좋다. 또한 표시 장치(10)는 구동 회로 영역(DRV)에 포함되는 회로와, 영역(LIA)에 포함되는 배선 또는 회로 사이가 배선층(LINL)에 포함되는 배선을 통하여 전기적으로 접속되는 구성으로 하여도 좋다.
또한 영역(LIA)에는 일례로서 GPU(Graphics Processing Unit)가 포함되어 있어도 좋다. 또한 표시 장치(10)에 터치 패널이 포함되는 경우에는 영역(LIA)에는 상기 터치 패널에 포함되는 터치 센서를 제어하는 센서 컨트롤러가 포함되어 있어도 좋다. 또한 표시 장치(10)의 표시 소자로서 EL 재료가 사용된 발광 디바이스가 적용되어 있는 경우, 영역(LIA)에는 EL 보정 회로가 포함되어 있어도 좋다. 또한 EL 보정 회로는 예를 들어 EL 재료가 포함되어 있는 발광 디바이스에 입력되는 전류의 양을 적절히 조정하는 기능을 갖는다. EL 재료가 포함되어 있는 발광 디바이스의 발광 시에서의 휘도는 전류에 비례하기 때문에, 상기 발광 디바이스에 전기적으로 접속되어 있는 구동 트랜지스터의 특성이 좋지 않은 경우에는 상기 발광 디바이스에서 발광하는 광의 휘도는 원하는 휘도보다 낮아지는 경우가 있다. EL 보정 회로는 예를 들어 상기 발광 디바이스를 흐르는 전류의 양을 모니터링하여 상기 전류량이 원하는 전류량보다 작을 때 상기 발광 디바이스를 흐르는 전류의 양을 크게 함으로써, 상기 발광 디바이스에서 발광하는 휘도를 높일 수 있다. 또한 이와 반대로 상기 전류량이 원하는 전류량보다 클 때 상기 발광 디바이스를 흐르는 전류의 양을 작게 조정하여도 좋다. 또한 표시 장치(10)의 표시 소자로서 액정 소자가 적용되어 있는 경우, 영역(LIA)에는 감마 보정 회로가 포함되어 있어도 좋다.
배선층(LINL)에는 일례로서 배선이 제공되어 있다. 또한 배선층(LINL)에 포함되어 있는 배선은 예를 들어 아래쪽에 제공되는 구동 회로 영역(DRV)에 포함되는 구동 회로와, 위쪽에 제공되는 화소층(PXAL)에 포함되는 회로를 전기적으로 접속하는 배선으로서 기능한다.
화소층(PXAL)은 일례로서 기판(BS2)과 화소 어레이(ALP)를 갖는다. 또한 화소 어레이(ALP)는 복수의 화소를 갖고, 복수의 화소는 기판(BS2) 위에 제공되어 있다. 또한 복수의 화소는 화소 어레이(ALP)에서 매트릭스로 배열되어 있어도 좋다.
기판(BS2)에는 일례로서 기판(BS1)에 적용할 수 있는 기판을 사용할 수 있다. 또한 본 실시형태에서는, 기판(BS2)이 실리콘 등을 재료로서 포함한 반도체 기판인 것으로 가정하여 설명한다. 그러므로, 화소 어레이(ALP)의 복수의 화소에 포함되는 트랜지스터는 Si 트랜지스터로 할 수 있다.
또한 화소층(PXAL)은 배선층(LINL) 위쪽에 제공되기 때문에 기판(BS2)은 배선층(LINL) 위에 위치하도록 제공되어 있다. 또한 기판(BS2)과 배선층(LINL)은 예를 들어 후술하는 접합 공정에 의하여 접합할 수 있다.
또한 화소 어레이(ALP)에 포함되는 복수의 화소는 각각 하나 또는 복수의 색을 표현할 수 있다. 특히 복수의 색으로서는 예를 들어 적색(R), 녹색(G), 및 청색(B)의 3색으로 할 수 있다. 또는 복수의 색으로서는 예를 들어 적색(R), 녹색(G), 및 청색(B)에 더하여 시안, 마젠타, 황색, 및 백색 중에서 선택된 적어도 하나의 색으로 하여도 좋다. 또한 다른 색을 표현하는 화소 각각을 부화소라고 부르고, 복수의 다른 색의 부화소에 의하여 백색을 표현하는 경우, 그 복수의 부화소를 통틀어 화소라고 부르는 경우가 있다. 본 명세서 등에서는 편의상 부화소를 화소라고 불러 설명한다.
또한 본 발명의 일 형태의 표시 장치는 도 2의 (A)에 나타낸 구성예에 한정되지 않는다. 본 발명의 일 형태의 표시 장치는 과제를 해결하기만 하면 적절히 변경되어도 좋다. 예를 들어 도 2의 (A)에 나타낸 표시 장치(10)에서 반드시 기판(BS2)을 제공하지 않아도 된다. 도 2의 (B)에는, 도 2의 (A)의 표시 장치(10)에서 기판(BS2)을 제공하지 않은 구성을 나타내었다. 도 2의 (B)에 나타낸 표시 장치(10)의 경우, 화소층(PXAL)에 포함되는 트랜지스터로서 예를 들어 OS 트랜지스터를 사용할 수 있다. OS 트랜지스터의 채널 형성 영역에 포함되는 금속 산화물은 예를 들어 스퍼터링법을 사용하여 형성할 수 있으므로, 도 2의 (B)의 표시 장치(10)의 제작 방법에서는, 도 2의 (A)의 표시 장치(10)와 달리, 트랜지스터가 형성된 기판(BS2)을 기판(BS1)의 배선층(LINL) 위에 접합하는 공정을 생략할 수 있다.
도 3의 (A)는 표시 장치(10)의 평면도의 일례이고, 회로층(SICL)만을 나타낸 것이다. 도 3의 (A)에 나타낸 표시 장치(10)는 일례로서 구동 회로 영역(DRV)이 영역(LIA)에 의하여 둘러싸인 구성을 갖는다.
도 3의 (A)에서 구동 회로 영역(DRV)은 일례로서 복수의 로컬 드라이버 회로(LD)와, 컨트롤러(CON)와, 전압 생성 회로(PG)를 갖는다.
컨트롤러(CON)는 일례로서 표시 장치(10)의 외부로부터의 입력 신호를 처리하는 기능을 갖는다. 상기 입력 신호로서는 예를 들어 화상 신호, 상기 화상 신호의 송신처를 포함하는 어드레스 신호 등이 있다. 컨트롤러(CON)는 상기 어드레스 신호에 따라 구동 회로 영역(DRV)에 포함되는 로컬 드라이버 회로(LD)를 선택하고, 선택한 로컬 드라이버 회로(LD)에 대하여 화상 신호를 송신한다.
또한 구동 회로 영역(DRV)에서 로컬 드라이버 회로(LD)는 복수로 제공되어 있기 때문에, 컨트롤러(CON)는 병행하여 동시에 복수의 로컬 드라이버 회로(LD)에 화상 신호를 송신하는 구성으로 하여도 좋다.
전압 생성 회로(PG)는 일례로서 구동 회로 영역(DRV)에 포함되어 있는 회로(예를 들어 후술하는 소스 드라이버 회로 및 게이트 드라이버 회로)를 구동시키기 위한 전원 전압을 생성하는 회로로서 기능한다. 또한 전압 생성 회로(PG)는 후술하는 화소층(PXAL)에 포함되는 화소에 공급하기 위한 전압을 생성하는 기능을 가져도 좋다.
복수의 로컬 드라이버 회로(LD)는 각각 일례로서 화소층(PXAL)에 포함되는 화소를 구동하는 기능을 갖는다. 즉 예를 들어 복수의 로컬 드라이버 회로(LD)는 각각 소스 드라이버 회로와 게이트 드라이버 회로를 갖는 구성으로 할 수 있다. 또한 구동 회로 영역(DRV)에 복수의 로컬 드라이버 회로(LD)가 있기 때문에, 화소층(PXAL)에 포함되는 화소 중 구동될 영역이 로컬 드라이버 회로마다 결정될 수 있다.
예를 들어, 표시 장치(10)에서 화소층(PXAL)에 포함되는 화소 어레이(ALP)를 m행 n열(m은 1 이상의 정수이고, n은 1 이상의 정수임)의 영역으로 분할한 경우에 대하여 생각한다. 이 경우, 구동 회로 영역(DRV)에 포함되는 복수의 로컬 드라이버 회로의 개수는 m×n개가 된다. 또한 도 3의 (A)에는 일례로서 로컬 드라이버 회로(LD[1, 1]), 로컬 드라이버 회로(LD[1, 2]), 로컬 드라이버 회로(LD[2, 1]), 로컬 드라이버 회로(LD[2, 2]), 로컬 드라이버 회로(LD[m-1, 1]), 로컬 드라이버 회로(LD[m-1, 2]), 로컬 드라이버 회로(LD[m, 1]), 로컬 드라이버 회로(LD[m, 2]), 로컬 드라이버 회로(LD[1, n-1]), 로컬 드라이버 회로(LD[1, n]), 로컬 드라이버 회로(LD[2, n-1]), 로컬 드라이버 회로(LD[2, n]), 로컬 드라이버 회로(LD[m-1, n-1]), 로컬 드라이버 회로(LD[m-1, n]), 로컬 드라이버 회로(LD[m, n-1]), 및 로컬 드라이버 회로(LD[m, n])를 발췌하여 나타내었다.
또한 화소층(PXAL)에 포함되는 화소 어레이(ALP)를 m행 n열의 영역으로 분할한 경우의 화소 영역을 도 3의 (B)에 나타내었다. 도 3의 (B)는 표시 장치(10)의 평면도이고, 구동 회로 영역(DRV)과 화소 어레이(ALP)만을 도시한 것이다. 특히 도 3의 (B)에서, 구동 회로 영역(DRV)을 실선으로 나타내고, 화소 어레이(ALP)를 파선으로 나타내었다. 도 3의 (B)에 나타낸 바와 같이, 구동 회로 영역(DRV)은 화소 어레이(ALP)와 중첩되어 있다. 특히, 도 3의 (B)에서는, 평면에서 보았을 때 구동 회로 영역(DRV)의 단부가 화소 어레이(ALP)의 단부보다 내측과 중첩되어 있다. 또한 도 3의 (B)에서는 화소 어레이(ALP)는 일례로서 화소 영역(ARA[1, 1]) 내지 화소 영역(ARA[m, n])의 영역으로 분할되어 있다. 또한 도 3의 (B)에는 일례로서 화소 영역(ARA[1, 1]), 화소 영역(ARA[2, 1]), 화소 영역(ARA[m-1, 1]), 화소 영역(ARA[m, 1]), 화소 영역(ARA[1, n]), 화소 영역(ARA[2, n]), 화소 영역(ARA[m-1, n]), 및 화소 영역(ARA[m, n]) 각각의 부호를 발췌하여 나타내었다.
일례로서는, 화소 어레이(ALP)를 32개의 영역으로 분할하고자 하는 경우, m=4, n=8로 하여 도 3의 (A) 및 (B)에 적용하면 좋다. 또한 표시 장치(10)의 해상도가 8K4K인 경우, 화소수는 7680×4320픽셀이 된다. 또한 표시 장치(10)의 부화소가 적색(R), 녹색(G), 청색(B)의 3색인 경우, 부화소의 총수는 7680×4320×3개가 된다. 여기서, 해상도가 8K4K인 표시 장치(10)의 화소 어레이를 32개의 영역으로 분할한 경우, 하나의 영역당 화소수는 960×1080픽셀이 되고, 또한 그 표시 장치(10)의 부화소가 적색(R), 녹색(G), 청색(B)의 3색인 경우, 하나의 영역당 부화소의 개수는 960×1080×3개가 된다.
도 3의 (B)에 나타낸 바와 같이, 일례로서 로컬 드라이버 회로(LD[1, 1])는 화소 영역(ARA[1, 1])에 포함되는 화소를 구동시키고, 로컬 드라이버 회로(LD[2, 1])는 화소 영역(ARA[2, 1])에 포함되는 화소를 구동시킨다. 또한 로컬 드라이버 회로(LD[m-1, 1])는 화소 영역(ARA[m-1, 1])에 포함되는 화소를 구동시키고, 로컬 드라이버 회로(LD[m, 1])는 화소 영역(ARA[m, 1])에 포함되는 화소를 구동시킨다. 또한 로컬 드라이버 회로(LD[1, n])는 화소 영역(ARA[1, n])에 포함되는 화소를 구동시키고, 로컬 드라이버 회로(LD[2, n])는 화소 영역(ARA[2, n])에 포함되는 화소를 구동시킨다. 또한 로컬 드라이버 회로(LD[m-1, n])는 화소 영역(ARA[m-1, n])에 포함되는 화소를 구동시키고, 로컬 드라이버 회로(LD[m, n])는 화소 영역(ARA[m, n])에 포함되는 화소를 구동시킨다. 즉 도 3의 (B)에는 도시하지 않았지만, i행 j열(i는 1 이상 m 이하의 정수이고, j는 1 이상 n 이하의 정수임)에 위치하는 로컬 드라이버 회로(LD[i, j])는 화소 영역(ARA[i, j])에 포함되는 화소를 구동시킨다. 또한 도 3의 (B)에서는 일례로서 화소 영역(ARA)과, 그 화소 영역(ARA)에 포함되는 화소를 구동시키는 로컬 드라이버 회로(LD)의 대응 관계를 굵은 화살표로 도시하였다.
또한 본 발명의 일 형태의 표시 장치는 도 3의 (A) 및 (B)의 구성에 한정되지 않는다. 본 발명의 일 형태의 표시 장치는 과제를 해결하기만 하면 적절히 변경되어도 좋다. 예를 들어 로컬 드라이버 회로(LD)는 대응하는 화소 영역(ARA)과 중첩되는 영역에 제공되어도 좋다. 구체적으로는, 표시 장치(10)는 예를 들어 도 4의 (A) 및 (B)에 나타낸 구성으로 할 수 있다. 도 4의 (A)에는 표시 장치(10)에서의 회로층(SICL)의 구성예를 나타내고, 도 4의 (B)에는 표시 장치(10)에서의 화소층(PXAL)의 구성예를 나타내었다. 도 4의 (A) 및 (B)에 나타낸 바와 같이, 화소 영역(ARA[i, j])에 대응하는 로컬 드라이버 회로(LD[i, j])는 대응하는 화소 영역(ARA [i, j])과 중첩되는 영역에 제공되어 있다.
또한 도 4의 (A)의 회로층(SICL)에서의 구동 회로 영역(DRV)은 로컬 드라이버 회로(LD[1, 1]) 내지 로컬 드라이버 회로(LD[m, n])가 제공된 영역으로 할 수 있다. 또한 도 4의 (A)의 회로층(SICL)에서의 컨트롤러(CON)와 전압 생성 회로(PG)는 로컬 드라이버 회로(LD[1, 1]) 내지 로컬 드라이버 회로(LD[m, n])가 제공되지 않은 영역에 제공할 수 있다.
또한 도 4의 (A)의 회로층(SICL)에서의 영역(LIA)은 로컬 드라이버 회로(LD[1, 1]) 내지 로컬 드라이버 회로(LD[m, n])와, 컨트롤러(CON)와, 전압 생성 회로(PG) 각각이 제공되지 않은 영역으로 할 수 있다.
또한 화소층(PXAL)에 포함되는 화소 어레이(ALP)의 해상도를 크게 하는 경우, 화소 어레이(ALP)에 포함되는 화소의 개수가 증가하기 때문에 표시 장치(10)를 구동시키는 로컬 드라이버 회로(LD)의 면적이 크게 되는 경우가 있다. 또한 로컬 드라이버 회로(LD)에 포함되는 트랜지스터와 같은 회로 소자의 크기를 작게 함으로써 로컬 드라이버 회로(LD)의 면적을 축소할 수 있다. 그러나, 회로 소자의 크기를 작게 하는 경우, 상기 회로 소자의 특성에 편차가 생기기 쉬워질 가능성이 있어, 로컬 드라이버 회로(LD)에서 원하는 동작이 수행되지 않을 수 있다. 또한 회로 소자의 크기를 작게 하지 않는 경우에도, 표시 장치(10)의 제작 공정에 기인하여 로컬 드라이버 회로(LD)에서 원하는 동작이 수행되지 않을 수 있다.
그러므로, 표시 장치(10)는 로컬 드라이버 회로(LD)가 정상적으로 동작하지 않는 경우에 대비하여 중복성을 갖는 것이 바람직하다.
도 1의 (A)는 본 발명의 일 형태의 표시 장치에 포함되는, 화소 영역(ARA)과 로컬 드라이버 회로(LD)의 구성예를 나타낸 사시 모식도이다. 또한 도 1의 (A)에 나타낸 구성예는 도 4의 (A) 및 (B) 각각에 나타낸 평면도의 일부를 사시도로 나타낸 것이다. 도 1의 (A)에 나타낸 화소 영역(ARA)과 로컬 드라이버 회로(LD)의 구성예는 로컬 드라이버 회로(LD)가 정상적으로 동작하지 않는 경우에 대비하여 중복성을 갖는 회로 구성을 갖는다.
도 1의 (A)의 구성예에서는, 로컬 드라이버 회로(LD[a, b])(여기서 a는 1 이상 m-1 이하의 정수로 하고, b는 1 이상 n 이하의 정수로 함)와, 로컬 드라이버 회로(LD[a, b])와 중첩되는 화소 영역(ARA[a, b])과, 로컬 드라이버 회로(LD[a+1, b])와, 로컬 드라이버 회로(LD[a+1, b])와 중첩되는 화소 영역(ARA[a+1, b])을 발췌하여 나타내었다.
또한 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a+1, b]) 각각에는 구동 회로(SD)가 포함된다.
또한 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 각각에는, 복수의 화소 회로(PX)가 포함된다. 또한 일례로서, 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 각각에서 복수의 화소 회로(PX)는 매트릭스로 배열되어 있다. 또한 본 실시형태에서는, 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 각각에서 복수의 화소 회로(PX)는 p행 q열(p는 1 이상의 정수로 하고, q는 1 이상의 정수로 함)의 매트릭스로 배열되어 있다.
또한 화소층(PXAL)에는 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)가 포함된다. 또한 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)는 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 사이에 제공되어 있는 것이 바람직하다.
또한 로컬 드라이버 회로(LD[a, b])에 포함되는 구동 회로(SD)는 일례로서 배선(SL[a, b]_1) 내지 배선(SL[a, b]_q)에 전기적으로 접속되어 있다. 또한 배선(SL[a, b]_1) 내지 배선(SL[a, b]_q)은 일례로서 배선층(LINL)을 통하여 화소 영역(ARA[a, b])의 열 방향을 따라 연장되어 있다. 이와 마찬가지로, 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD)는 일례로서 배선(SL[a+1, b]_1) 내지 배선(SL[a+1, b]_q)에 전기적으로 접속되어 있다. 또한 배선(SL[a+1, b]_1) 내지 배선(SL[a+1, b]_q)은 일례로서 배선층(LINL)을 통하여 화소 영역(ARA[a+1, b])의 열 방향을 따라 연장되어 있다.
화소 영역(ARA[a, b])에서, 배선(SL[a, b]_1) 내지 배선(SL[a, b]_q) 각각은 각 열에 배치된 복수의 화소 회로(PX)에 전기적으로 접속되어 있다. 이와 마찬가지로, 화소 영역(ARA[a+1, b])에서, 배선(SL[a+1, b]_1) 내지 배선(SL[a+1, b]_q) 각각은 각 열에 배치된 복수의 화소 회로(PX)에 전기적으로 접속되어 있다.
또한 화소층(PXAL)(화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]))에서, 배선(SL[a, b]_1) 내지 배선(SL[a, b]_q) 각각은 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)의 제 1 단자 각각에 일대일로 전기적으로 접속되어 있다. 구체적으로는, 예를 들어 도 1의 (A)에서는, 배선(SL[a, b]_1)은 스위치(SSW(a, a+1)_1)의 제 1 단자에 전기적으로 접속되고, 배선(SL[a, b]_q)은 스위치(SSW(a, a+1)_q)의 제 1 단자에 전기적으로 접속되어 있다.
또한 이와 마찬가지로, 화소층(PXAL)(화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]))에서, 배선(SL[a+1, b]_1) 내지 배선(SL[a+1, b]_q) 각각은 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)의 제 2 단자 각각에 일대일로 전기적으로 접속되어 있다. 구체적으로는, 예를 들어 도 1의 (A)에서는, 배선(SL[a+1, b]_1)은 스위치(SSW(a, a+1)_1)의 제 2 단자에 전기적으로 접속되고, 배선(SL[a+1, b]_q)은 스위치(SSW(a, a+1)_q)의 제 2 단자에 전기적으로 접속되어 있다.
구동 회로(SD)는 일례로서 화소 어레이(ALP)에 포함되는 화소 회로(PX)에 화상 데이터를 송신하는 소스 드라이버 회로로서의 기능을 갖는다.
화소 회로(PX)는 예를 들어 표시 디바이스를 갖는다. 표시 디바이스로서는 예를 들어 발광 디바이스를 사용할 수 있다. 본 실시형태에서 설명하는 발광 디바이스란 예를 들어 유기 EL 소자(OLED(Organic Light Emitting Diode)라고도 함)와 같은 자발광형 발광 디바이스를 말한다. 또한 화소 회로에 전기적으로 접속되는 발광 디바이스로서는, LED(Light Emitting Diode), 마이크로 LED, QLED(Quantum-dot Light Emitting Diode), 또는 반도체 레이저와 같은 자발광형 발광 디바이스를 사용할 수 있다.
화소 회로(PX)는 배선(SL)을 통하여 구동 회로(SD)로부터 송신된 화상 데이터를 받고, 이 화상 데이터에 따른 발광 강도의 광을 발광 디바이스에서 발광시키는 기능을 갖는다.
스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)로서는, 예를 들어 아날로그 스위치 및 트랜지스터와 같은 전기적 스위치 등을 적용할 수 있다. 또한 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)로서 예를 들어 트랜지스터를 적용하는 경우, 상기 트랜지스터는 Si 트랜지스터 및 OS 트랜지스터와 같은, 비슷한 구조를 갖는 트랜지스터로 할 수 있다. 또한 전기적 스위치 이외에 기계적 스위치를 적용하여도 좋다.
도 1의 (A)에서, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a+1, b]) 각각의 구동 회로(SD)가 적절히 동작하는 경우, 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q) 각각을 오프 상태로 한다. 구체적으로는 예를 들어, 로컬 드라이버 회로(LD[a, b])의 구동 회로(SD)가 화소 영역(ARA[a, b])에 포함되는 복수의 화소 회로(PX)에 화상 데이터를 송신하고, 또한 로컬 드라이버 회로(LD[a+1, b])의 구동 회로(SD)가 화소 영역(ARA[a+1, b])에 포함되는 복수의 화소 회로(PX)에 화상 데이터를 송신하는 경우, 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q) 각각을 오프 상태로 한다.
또한 도 1의 (A)에서, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a+1, b]) 각각의 구동 회로(SD) 중 한쪽이 적절히 동작하지 않는(각각의 구동 회로(SD) 중 한쪽에서 동작 불량이 일어난) 경우, 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q) 각각을 온 상태로 한다. 구체적으로는 예를 들어, 로컬 드라이버 회로(LD[a+1, b])의 구동 회로(SD)에서 동작 불량이 일어나고, 화소 영역(ARA[a+1, b])에 포함되는 복수의 화소 회로(PX)로의 화상 데이터의 송신을 수행할 수 없는 경우, 로컬 드라이버 회로(LD[a, b])의 구동 회로(SD)에 의하여, 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 각각에 포함되는 복수의 화소 회로(PX)로의 화상 데이터의 송신을 수행한다. 또한 예를 들어, 로컬 드라이버 회로(LD[a, b])의 구동 회로(SD)에서 동작 불량이 일어나고, 화소 영역(ARA[a, b])에 포함되는 복수의 화소 회로(PX)로의 화상 데이터의 송신을 수행할 수 없는 경우, 로컬 드라이버 회로(LD[a+1, b])의 구동 회로(SD)에 의하여, 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 각각에 포함되는 복수의 화소 회로(PX)로의 화상 데이터의 송신을 수행한다.
즉 도 1의 (A)에 나타낸 구성예를 표시 장치(10)에 적용함으로써, 인접한 로컬 드라이버 회로(LD) 각각에 포함되는 구동 회로(SD) 중 한쪽에서 동작 불량이 일어난 경우에, 같은 열에 연장되어 배치되는 배선(SL[a, b])과 배선(SL[a+1, b]) 사이를 스위치(SSW(a, a+1))에 의하여 도통 상태로 함으로써, 인접한 로컬 드라이버 회로(LD) 각각에 포함되는 구동 회로(SD) 중 다른 쪽에 의하여, 화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]) 각각에 포함되는 화소 회로(PX)에 화상 데이터를 송신할 수 있다. 따라서 도 1의 (A)에 나타낸 구성예를 표시 장치(10)에 적용함으로써, 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a+1, b]) 각각에 포함되는 구동 회로(SD)에 중복성을 갖게 할 수 있다.
또한 도 1의 (A)에는, 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a+1, b]) 각각에 포함되는 구동 회로(SD)에 중복성을 갖게 하는 구성예를 나타내었지만, 예를 들어 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a, b+1]) 각각에 포함되는 구동 회로(SD)에 중복성을 갖게 하여도 좋다.
또한 본 발명의 일 형태는 도 1의 (A)의 구성예가 적용된 표시 장치에 한정되지 않는다. 본 발명의 일 형태의 표시 장치는 과제를 해결하기만 하면 적절히 변경되어도 좋다.
예를 들어 도 1의 (A)에는, 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 사이에 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)를 제공한 구성을 나타내었지만, 본 발명의 일 형태의 표시 장치는 연속적으로 나란히 배치된 3개 이상의 화소 영역(ARA)에서, 각 화소 영역(ARA) 사이에 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)와 같은 스위치를 제공한 구성으로 하여도 좋다. 예를 들어 도 1의 (B)에 나타낸 바와 같이, 연속적으로 나란히 배치된 3개의 화소 영역(ARA[a, b]) 내지 화소 영역(ARA[a+2, b])(이때, a는 1 이상 m-2 이하의 정수로 함)에서, 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 사이에 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)를 제공하고, 화소 영역(ARA[a+1, b])과 화소 영역(ARA[a+2, b]) 사이에 스위치(SSW(a+1, a+2)_1) 내지 스위치(SSW(a+1, a+2)_q)를 제공하여도 좋다. 또한 도 1의 (B)에서는, 로컬 드라이버 회로(LD[a+2, b])에 포함되는 구동 회로(SD)는, 배선(SL[a+2, b]_1) 내지 배선(SL[a+2, b]_q)을 통하여, 화소 영역(ARA[a+2, b])에 포함되는 화소 회로(PX)에 전기적으로 접속되어 있다.
본 발명의 일 형태의 표시 장치로서 도 1의 (B)의 구성예를 적용함으로써, 로컬 드라이버 회로(LD[a, b]) 내지 로컬 드라이버 회로(LD[a+2, b]) 중 2개에서 동작 불량이 일어난 경우, 나머지 하나의 로컬 드라이버 회로(LD)에 의하여, 화소 영역(ARA[a, b]) 내지 화소 영역(ARA[a+2, b]) 각각에 포함되는 화소 회로(PX)에 화상 데이터를 송신할 수 있다.
또한 위와 마찬가지로, 도 4의 표시 장치(10)에서, 인접한 화소 영역(ARA)들 사이 모두에 스위치(SSW)를 제공하여도 좋다. 도 4의 표시 장치(10)에서, 모든 로컬 드라이버 회로(LD)에 포함되는 구동 회로(SD)가 적절히 동작하는 경우에는 표시 장치(10)에 포함되는 모든 스위치(SSW)를 오프 상태로 하고, 모든 로컬 드라이버 회로(LD)에 포함되는 구동 회로(SD) 중 일부가 적절히 동작하지 않는 경우에는 적절히 동작하지 않는 구동 회로(SD)와 중첩되는 화소 영역(ARA)에 포함되는 화소에, 적절히 동작하지 않는 구동 회로(SD)가 포함되는 로컬 드라이버 회로(LD)와는 다른 로컬 드라이버 회로(LD)의 구동 회로(SD)에 의하여 화상 데이터를 송신할 수 있다.
또한 예를 들어 도 1의 (A)에는, 화소층(PXAL)의 화소 영역(ARA[a, b])과 화소 영역(ARA[a+1, b]) 사이에 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)를 제공한 구성을 나타내었지만, 본 발명의 일 형태의 표시 장치는 회로층(SICL)의 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a+1, b]) 사이에 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)를 제공하여도 좋다. 구체적인 예로서, 이와 같은 구성을 도 5의 (A)에 나타내었다. 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)를 회로층(SICL)에 제공함으로써 화소층(PXAL)에서, 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)를 제공하기 위한 면적이 필요 없게 된다. 그러므로, 화소층(PXAL)의 화소 어레이(ALP)에서, 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)를 제공할 필요가 없게 된 면적에, 예를 들어 화소 회로를 추가로 배치할 수 있다. 특히, 화소 회로를 추가하면, 그 표시 장치의 해상도를 크게 할 수 있다.
또한 예를 들어, 도 1의 (A)에는, 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a+1, b])의 각 구동 회로(SD) 중 한쪽이 화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]) 각각에 포함되는 화소 회로(PX)에 화상 데이터를 송신하는 구성을 나타내었지만, 본 발명의 일 형태의 표시 장치는 화소 영역(ARA[a, b])과 화소 영역(ARA[a, b+1]) 사이에 스위치를 제공하여, 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a, b+1]) 각각에 포함되는 구동 회로에 중복성을 갖게 하여도 좋다. 또한 상기 구동 회로는 구동 회로(SD)로 하여도 좋고, 화상 데이터의 송신처가 되는 화소 회로(PX)를 선택하는 선택 신호를 송신하는 구동 회로(GD)로 하여도 좋다. 구체적으로는, 예를 들어 본 발명의 일 형태의 표시 장치는 도 5의 (B)에 나타낸 바와 같이, 화소 영역(ARA[a, b])과 화소 영역(ARA[a, b+1]) 사이에 스위치(GSW(b, b+1)_1) 내지 스위치(GSW(b, b+1)_p)가 제공되어도 좋다.
또한 도 5의 (B)에서, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a, b+1])는 각각 구동 회로(GD)를 갖는다. 또한 로컬 드라이버 회로(LD[a, b])에 포함되는 구동 회로(GD)는 일례로서 배선(GL[a, b]_1) 내지 배선(GL[a, b]_p)에 전기적으로 접속되어 있다. 또한 배선(GL[a, b]_1) 내지 배선(GL[a, b]_p)은 일례로서 배선층(LINL)을 통하여 화소 영역(ARA[a, b])의 행 방향을 따라 연장되어 있다. 이와 마찬가지로, 로컬 드라이버 회로(LD[a, b+1])에 포함되는 구동 회로(GD)는 일례로서 배선(GL[a, b+1]_1) 내지 배선(GL[a, b+1]_p)에 전기적으로 접속되어 있다. 또한 배선(GL[a, b]_1) 내지 배선(GL[a, b+1]_p)은 일례로서 배선층(LINL)을 통하여 화소 영역(ARA[a, b+1])의 행 방향을 따라 연장되어 있다.
화소 영역(ARA[a, b])에서, 배선(GL[a, b]_1) 내지 배선(GL[a, b]_p) 각각은 각 행에 배치된 복수의 화소 회로(PX)에 전기적으로 접속되어 있다. 이와 마찬가지로, 화소 영역(ARA[a, b+1])에서, 배선(GL[a, b+1]_1) 내지 배선(GL[a, b+1]_p) 각각은 각 행에 배치된 복수의 화소 회로(PX)에 전기적으로 접속되어 있다.
또한 화소층(PXAL)(화소 영역(ARA[a, b]) 및 화소 영역(ARA[a, b+1]))에서, 배선(GL[a, b]_1) 내지 배선(GL[a, b]_p) 각각은 스위치(GSW(b, b+1)_1) 내지 스위치(GSW(b, b+1)_p)의 제 1 단자 각각에 일대일로 전기적으로 접속되어 있다. 구체적으로는, 예를 들어 도 5의 (B)에서는, 배선(GL[a, b]_1)은 스위치(GSW(b, b+1)_1)의 제 1 단자에 전기적으로 접속되고, 배선(GL[a, b]_p)은 스위치(GSW(b, b+1)_p)의 제 1 단자에 전기적으로 접속되어 있다.
또한 이와 마찬가지로, 화소층(PXAL)(화소 영역(ARA[a, b]) 및 화소 영역(ARA[a, b+1]))에서, 배선(GL[a, b+1]_1) 내지 배선(GL[a, b+1]_p) 각각은 스위치(GSW(b, b+1)_1) 내지 스위치(GSW(b, b+1)_p)의 제 2 단자 각각에 일대일로 전기적으로 접속되어 있다. 구체적으로는, 예를 들어 도 5의 (B)에서는, 배선(GL[a, b+1]_1)은 스위치(GSW(b, b+1)_1)의 제 2 단자에 전기적으로 접속되고, 배선(GL[a, b+1]_p)은 스위치(GSW(b, b+1)_p)의 제 2 단자에 전기적으로 접속되어 있다.
구동 회로(GD)는 일례로서 화소 어레이(ALP)에서, 화상 데이터의 송신처에 포함되는 화소 회로(PX)를 선택하는 선택 신호를 송신하는 게이트 드라이버 회로로서의 기능을 갖는다.
스위치(GSW(b, b+1)_1) 내지 스위치(GSW(b, b+1)_p)로서는, 예를 들어 스위치(SSW(a, a+1)_1) 내지 스위치(SSW(a, a+1)_q)에 적용할 수 있는 스위치를 사용할 수 있다.
도 5의 (B)에서, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a, b+1]) 각각의 구동 회로(GD)가 적절히 동작하는 경우, 스위치(GSW(b, b+1)_1) 내지 스위치(GSW(b, b+1)_p) 각각을 오프 상태로 한다. 구체적으로는 예를 들어, 로컬 드라이버 회로(LD[a, b])의 구동 회로(GD)가 화소 영역(ARA[a, b])에 포함되는 복수의 화소 회로(PX)에 선택 신호를 송신하고, 또한 로컬 드라이버 회로(LD[a, b+1])의 구동 회로(GD)가 화소 영역(ARA[a, b+1])에 포함되는 복수의 화소 회로(PX)에 화상 데이터를 송신하는 경우, 스위치(GSW(b, b+1)_1) 내지 스위치(SSW(b, b+1)_p) 각각을 오프 상태로 한다.
또한 도 5의 (B)에서, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a, b+1]) 각각의 구동 회로(GD) 중 한쪽이 적절히 동작하지 않는(구동 회로(GD) 중 한쪽에서 동작 불량이 일어난) 경우, 스위치(GSW(b, b+1)_1) 내지 스위치(GSW(b, b+1)_p) 각각을 온 상태로 한다. 구체적으로는 예를 들어, 로컬 드라이버 회로(LD[a, b+1])의 구동 회로(GD)에서 동작 불량이 일어나고, 화소 영역(ARA[a, b+1])에 포함되는 복수의 화소 회로(PX)로의 선택 신호의 송신을 수행할 수 없는 경우, 로컬 드라이버 회로(LD[a, b])의 구동 회로(GD)에 의하여, 화소 영역(ARA[a, b])과 화소 영역(ARA[a, b+1]) 각각에 포함되는 복수의 화소 회로(PX)로의 선택 신호의 송신을 수행한다. 또한 예를 들어, 로컬 드라이버 회로(LD[a, b])의 구동 회로(GD)에서 동작 불량이 일어나고, 화소 영역(ARA[a, b])에 포함되는 복수의 화소 회로(PX)로의 선택 신호의 송신을 수행할 수 없는 경우, 로컬 드라이버 회로(LD[a, b+1])의 구동 회로(GD)에 의하여, 화소 영역(ARA[a, b])과 화소 영역(ARA[a, b+1]) 각각에 포함되는 복수의 화소 회로(PX)로의 선택 신호의 송신을 수행한다.
즉 도 5의 (B)에 나타낸 표시 장치(10)를 구성하면, 인접한 로컬 드라이버 회로(LD) 각각에 포함되는 구동 회로(GD) 중 한쪽에서 동작 불량이 일어난 경우에, 같은 열에 연장되어 배치되는 배선(GL[a, b])과 배선(GL[a, b+1]) 사이를 스위치(GSW(b, b+1))에 의하여 도통 상태로 함으로써, 인접한 로컬 드라이버 회로(LD) 각각에 포함되는 구동 회로(GD) 중 다른 쪽에 의하여, 화소 영역(ARA[a, b]) 및 화소 영역(ARA[a, b+1]) 각각에 포함되는 화소 회로(PX)에 선택 신호를 송신할 수 있다. 따라서 도 5의 (B)에 나타낸 표시 장치(10)를 구성하면, 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a, b+1]) 각각에 포함되는 구동 회로(GD)에 중복성을 갖게 할 수 있다.
또한 도 5의 (B)에는, 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a, b+1]) 각각에 포함되는 구동 회로(GD)에 중복성을 갖게 하는 구성예를 나타내었지만, 예를 들어 로컬 드라이버 회로(LD[a, b])와 로컬 드라이버 회로(LD[a+1, b]) 각각에 포함되는 구동 회로(GD)에 중복성을 갖게 하여도 좋다.
<동작예 1>
다음으로, 위에서 설명한 표시 장치(10)의 동작예에 대하여 설명한다. 또한 여기서는 일례로서 도 6에 나타낸 표시 장치(10A)의 동작예에 대하여 설명한다.
도 6에 나타낸 표시 장치(10A)는 도 1의 (A)에 나타낸 구성의 변형예이고, a를 1로, b를 1로 한 경우의 표시 장치를 나타낸 것이다. 즉 표시 장치(10A)는 화소 영역(ARA[1, 1])과 화소 영역(ARA[2, 1])을 갖는다. 또한 표시 장치(10A)는 8행 4열의 매트릭스로 배열된 화소 회로(PX[1, 1]) 내지 화소 회로(PX[8, 4])를 갖는다. 또한 화소 영역(ARA[1, 1])은 4행 4열의 매트릭스로 배열된 화소 회로(PX[1, 1]) 내지 화소 회로(PX[4, 4])를 갖고, 화소 영역(ARA[2, 1])은 4행 4열의 매트릭스로 배열된 화소 회로(PX[5, 1]) 내지 화소 회로(PX[8, 4])를 갖는다.
또한 화소 영역(ARA[1, 1])에서, 배선(SL[1,1]_1) 내지 배선(SL[1,1]_4) 각각은 열 방향으로 연장되어 배치되고, 배선(GL[1,1]_1) 내지 배선(GL[1,1]_4) 각각은 행 방향으로 연장되어 배치되어 있다. 또한 화소 영역(ARA[2, 1])에서, 배선(SL[2,1]_1) 내지 배선(SL[2,1]_4) 각각은 열 방향으로 연장되어 배치되고, 배선(GL[2,1]_1) 내지 배선(GL[2,1]_4) 각각은 행 방향으로 연장되어 배치되어 있다.
화소 영역(ARA[1, 1])에서, 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4) 각각은 각 열에 배치된 화소 회로(PX)에 전기적으로 접속되어 있다. 예를 들어, 배선(SL[1, 1]_1)은 화소 회로(PX[1, 1]) 내지 화소 회로(PX[4, 1])에 전기적으로 접속되고, 배선(SL[1, 1]_4)은 화소 회로(PX[1, 4]) 내지 화소 회로(PX[4, 4])에 전기적으로 접속되어 있다. 또한 화소 영역(ARA[1, 1])에서, 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 각각은 각 행에 배치된 화소 회로(PX)에 전기적으로 접속되어 있다. 예를 들어, 배선(GL[1, 1]_1)은 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4])에 전기적으로 접속되고, 배선(GL[1, 1]_4)은 화소 회로(PX[4, 1]) 내지 화소 회로(PX[4, 4])에 전기적으로 접속되어 있다.
화소 영역(ARA[2, 1])에서, 배선(SL[2, 1]_1) 내지 배선(SL[2, 1]_4) 각각은 각 열에 배치된 화소 회로(PX)에 전기적으로 접속되어 있다. 예를 들어, 배선(SL[2, 1]_1)은 화소 회로(PX[5, 1]) 내지 화소 회로(PX[8, 1])에 전기적으로 접속되고, 배선(SL[2, 1]_4)은 화소 회로(PX[5, 4]) 내지 화소 회로(PX[8, 4])에 전기적으로 접속되어 있다. 또한 화소 영역(ARA[2, 1])에서, 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4) 각각은 각 행에 배치된 화소 회로(PX)에 전기적으로 접속되어 있다. 예를 들어, 배선(GL[2, 1]_1)은 화소 회로(PX[5, 1]) 내지 화소 회로(PX[5, 4])에 전기적으로 접속되고, 배선(GL[2, 1]_4)은 화소 회로(PX[8, 1]) 내지 화소 회로(PX[8, 4])에 전기적으로 접속되어 있다.
또한 로컬 드라이버 회로(LD[1, 1])에 포함되는 구동 회로(SD)는 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4)에 전기적으로 접속되어 있다. 또한 로컬 드라이버 회로(LD[1, 1])에 포함되는 구동 회로(GD)는 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4)에 전기적으로 접속되어 있다. 또한 로컬 드라이버 회로(LD[2, 1])에 포함되는 구동 회로(SD)는 배선(SL[2, 1]_1) 내지 배선(SL[2, 1]_4)에 전기적으로 접속되어 있다. 또한 로컬 드라이버 회로(LD[2, 1])에 포함되는 구동 회로(GD)는 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4)에 전기적으로 접속되어 있다.
또한 표시 장치(10A)는 스위치(SSW(1, 2)_1) 내지 스위치(SSW(1, 2)_4)를 갖는다. 스위치(SSW(1, 2)_1) 내지 스위치(SSW(1, 2)_4) 각각의 제 1 단자는 화소 영역(ARA[1, 1])의 각 열의 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4)에 일대일로 전기적으로 접속되고, 스위치(SSW(1, 2)_1) 내지 스위치(SSW(1, 2)_4) 각각의 제 2 단자는 화소 영역(ARA[2, 1])의 각 열의 배선(SL[2, 1]_1) 내지 배선(SL[2, 1]_4)에 일대일로 전기적으로 접속되어 있다. 구체적으로는, 스위치(SSW(1, 2)_1)의 제 1 단자는 배선(SL[1, 1]_1)에 전기적으로 접속되고, 스위치(SSW(1, 2)_1)의 제 2 단자는 배선(SL[2, 1]_1)에 전기적으로 접속되어 있다. 또한 스위치(SSW(1, 2)_4)의 제 1 단자는 배선(SL[1, 1]_4)에 전기적으로 접속되고, 스위치(SSW(1, 2)_4)의 제 2 단자는 배선(SL[2, 1]_4)에 전기적으로 접속되어 있다.
다음으로, 도 6의 표시 장치(10A)에서, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[2, 1]) 각각에 포함되는 구동 회로(SD) 및 구동 회로(GD)가 모두 적절히 동작하는 경우에 대하여 설명한다. 도 7은 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[2, 1]) 각각이 적절히 동작하는 경우의 표시 장치(10A)의 동작예를 나타낸 타이밍 차트이다. 도 7의 타이밍 차트는 시각 T1 내지 시각 T16 및 그 주변의 시각에서의, 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4), 및 배선(SL[2, 1]_1) 내지 배선(SL[2, 1]_4)에 입력되는 데이터 신호의 변화와, 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4), 및 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4)에 입력되는 전위의 변화에 대하여 나타낸 것이다.
또한 도 7의 타이밍 차트의 동작예에서는, 스위치(SSW(1, 2)_1) 내지 스위치(SSW(1, 2)_4) 각각은 오프 상태인 것으로 한다.
또한 도 7의 타이밍 차트에서는, 시각 T1, 시각 T2, 시각 T3, 시각 T4, 시각 T5, 시각 T6, 시각 T7, 시각 T8, 시각 T9, 시각 T10, 시각 T11, 시각 T12, 시각 T13, 시각 T14, 시각 T15, 및 시각 T16의 순서로 시간이 경과하는 것으로 한다.
또한 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 또는 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4) 중 적어도 하나에 고레벨 전위가 공급되는 경우, 고레벨 전위가 공급되는 배선(GL)에 전기적으로 접속되는 화소 회로(PX)의 기록 트랜지스터는 온 상태가 되는 것으로 한다. 즉 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 및 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4) 중 어느 하나에 고레벨 전위가 공급되는 기간에는, 고레벨 전위가 공급되는 배선(GL)에 전기적으로 접속되는 화소 회로(PX)로의 화상 데이터의 기록이 가능하다.
시각 T1 전에, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 각각의 구동 회로(GD)로부터 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 및 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4)에 저레벨 전위가 입력된다. 또한 도 7에서는, 저레벨 전위를 Low라고 나타내었다. 그러므로 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 및 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4) 각각에 전기적으로 접속되는 화소 회로(PX)의 기록 트랜지스터는 오프 상태가 된다. 즉 화소 영역(ARA[1, 1]) 및 화소 영역(ARA[2, 1])에 포함되는 화소 회로(PX)로의 화상 데이터의 기록은 수행되지 않는다.
시각 T1 내지 시각 T6에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(GD)로부터 배선(GL[1, 1]_1)에 고레벨 전위가 입력된다. 또한 도 7에서는, 고레벨 전위를 High라고 나타내었다. 그러므로, 시각 T1 내지 시각 T6에, 배선(GL[1, 1]_1)에 전기적으로 접속되는 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4])로의 화상 데이터의 기록이 가능하다.
시각 T2 내지 시각 T5에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(SD)로부터 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4) 각각에 화상 데이터로서 데이터(D[1, 1]), 데이터(D[1, 2]), 데이터(D[1, 3]), 및 데이터(D[1, 4])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[1, 1])에 데이터(D[1, 1])가 기록되고, 화소 회로(PX[1, 2])에 데이터(D[1, 2])가 기록되고, 화소 회로(PX[1, 3])에 데이터(D[1, 3])가 기록되고, 화소 회로(PX[1, 4])에 데이터(D[1, 4])가 기록된다.
시각 T6 후에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(GD)로부터 배선(GL[1, 1]_1)에 저레벨 전위가 입력된다. 그러므로, 시각 T6 후에는, 배선(GL[1, 1]_1)에 전기적으로 접속되어 있는 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4]) 각각의 기록 트랜지스터가 오프 상태가 되기 때문에, 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4]) 각각에는 시각 T6 전에 기록된 데이터(D[1, 1]) 내지 데이터(D[1, 4])가 유지된다.
시각 T3 내지 시각 T8에, 로컬 드라이버 회로(LD[2, 1])의 구동 회로(GD)로부터 배선(GL[2, 1]_1)에 고레벨 전위가 입력된다. 그러므로, 시각 T3 내지 시각 T8에, 배선(GL[2, 1]_1)에 전기적으로 접속되는 화소 회로(PX[5, 1]) 내지 화소 회로(PX[5, 4])로의 화상 데이터의 기록이 가능하다.
시각 T4 내지 시각 T7에, 로컬 드라이버 회로(LD[2, 1])의 구동 회로(SD)로부터 배선(SL[2, 1]_1) 내지 배선(SL[2, 1]_4) 각각에 화상 데이터로서 데이터(D[5, 1]), 데이터(D[5, 2]), 데이터(D[5, 3]), 및 데이터(D[5, 4])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[5, 1])에 데이터(D[5, 1])가 기록되고, 화소 회로(PX[5, 2])에 데이터(D[5, 2])가 기록되고, 화소 회로(PX[5, 3])에 데이터(D[5, 3])가 기록되고, 화소 회로(PX[5, 4])에 데이터(D[5, 4])가 기록된다.
시각 T8 후에, 로컬 드라이버 회로(LD[2, 1])의 구동 회로(GD)로부터 배선(GL[2, 1]_1)에 저레벨 전위가 입력된다. 그러므로, 시각 T8 후에는, 배선(GL[2, 1]_1)에 전기적으로 접속되어 있는 화소 회로(PX[5, 1]) 내지 화소 회로(PX[5, 4]) 각각의 기록 트랜지스터가 오프 상태가 되기 때문에, 화소 회로(PX[5, 1]) 내지 화소 회로(PX[5, 4]) 각각에는 시각 T8 전에 기록된 데이터(D[5, 1]) 내지 데이터(D[5, 4])가 유지된다.
시각 T9 내지 시각 T14에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(GD)로부터 배선(GL[1, 1]_2)에 고레벨 전위가 입력된다. 그러므로, 시각 T9 내지 시각 T14에, 배선(GL[1, 1]_2)에 전기적으로 접속되는 화소 회로(PX[2, 1]) 내지 화소 회로(PX[2, 4])로의 화상 데이터의 기록이 가능하다.
시각 T10 내지 시각 T13에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(SD)로부터 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4) 각각에 화상 데이터로서 데이터(D[2, 1]), 데이터(D[2, 2]), 데이터(D[2, 3]), 및 데이터(D[2, 4])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[2, 1])에 데이터(D[2, 1])가 기록되고, 화소 회로(PX[2, 2])에 데이터(D[2, 2])가 기록되고, 화소 회로(PX[2, 3])에 데이터(D[2, 3])가 기록되고, 화소 회로(PX[2, 4])에 데이터(D[2, 4])가 기록된다.
시각 T14 후에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(GD)로부터 배선(GL[1, 1]_2)에 저레벨 전위가 입력된다. 그러므로, 시각 T14 후에는, 배선(GL[1, 1]_2)에 전기적으로 접속되어 있는 화소 회로(PX[2, 1]) 내지 화소 회로(PX[2, 4]) 각각의 기록 트랜지스터가 오프 상태가 되기 때문에, 화소 회로(PX[2, 1]) 내지 화소 회로(PX[2, 4]) 각각에는 시각 T14 전에 기록된 데이터(D[2, 1]) 내지 데이터(D[2, 4])가 유지된다.
시각 T11 내지 시각 T16에, 로컬 드라이버 회로(LD[2, 1])의 구동 회로(GD)로부터 배선(GL[2, 1]_1)에 고레벨 전위가 입력된다. 그러므로, 시각 T3 내지 시각 T8에, 배선(GL[2, 1]_1)에 전기적으로 접속되는 화소 회로(PX[5, 1]) 내지 화소 회로(PX[5, 4])로의 화상 데이터의 기록이 가능하다.
시각 T12 내지 시각 T15에, 로컬 드라이버 회로(LD[2, 1])의 구동 회로(SD)로부터 배선(SL[2, 1]_1) 내지 배선(SL[2, 1]_4) 각각에 화상 데이터로서 데이터(D[6, 1]), 데이터(D[6, 2]), 데이터(D[6, 3]), 및 데이터(D[6, 4])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[6, 1])에 데이터(D[6, 1])가 기록되고, 화소 회로(PX[6, 2])에 데이터(D[6, 2])가 기록되고, 화소 회로(PX[6, 3])에 데이터(D[6, 3])가 기록되고, 화소 회로(PX[6, 4])에 데이터(D[6, 4])가 기록된다.
시각 T16 후에, 로컬 드라이버 회로(LD[2, 1])의 구동 회로(GD)로부터 배선(GL[2, 1]_2)에 저레벨 전위가 입력된다. 그러므로, 시각 T16 후에는, 배선(GL[2, 1]_2)에 전기적으로 접속되어 있는 화소 회로(PX[6, 1]) 내지 화소 회로(PX[6, 4]) 각각의 기록 트랜지스터가 오프 상태가 되기 때문에, 화소 회로(PX[6, 1]) 내지 화소 회로(PX[6, 4]) 각각에는 시각 T8 전에 기록된 데이터(D[6, 1]) 내지 데이터(D[6, 4])가 유지된다.
또한 시각 T16 후에, 시각 T1 내지 시각 T8의 동작 또는 시각 T9 내지 시각 T16의 동작과 같이, 배선(GL[1, 1]_3), 배선(GL[1, 1]_4), 배선(GL[2, 1]_3), 및 배선(GL[2, 1]_4) 중 어느 것에 선택 신호를 송신함으로써(고레벨 전위를 입력함으로써), 화소 영역(ARA[1, 1])에 포함되는 화소 회로(PX[3, 1]) 내지 화소 회로(PX[4, 4]) 및 화소 영역(ARA[2, 1])에 포함되는 화소 회로(PX[7, 1]) 내지 화소 회로(PX[8, 4])에도 화상 데이터를 기록할 수 있다.
다음으로, 도 6의 표시 장치(10A)에서, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[2, 1]) 각각에 포함되는 구동 회로(SD) 중 한쪽이 적절히 동작하지 않는 경우에 대하여 설명한다. 도 8은 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[2, 1]) 각각에 포함되는 구동 회로(SD) 중 한쪽이 적절히 동작하지 않는 경우의 표시 장치(10A)의 동작예를 나타낸 타이밍 차트이다. 또한 도 8의 타이밍 차트에 기재된 배선, 전위, 및 데이터에 대해서는 도 7의 타이밍 차트의 설명을 참작한다.
또한 도 8의 타이밍 차트의 동작예에서는, 스위치(SSW(1, 2)_1) 내지 스위치(SSW(1, 2)_4) 각각은 온 상태인 것으로 한다. 그러므로, 도 8의 타이밍 차트의 동작예에서는, 배선(SL[1, 1]_1)과 배선(SL[2, 1]_1)에는 같은 데이터가 입력된다. 이와 마찬가지로, 배선(SL[1, 1]_2)과 배선(SL[2, 1]_2)에는 같은 데이터가 입력되고, 배선(SL[1, 1]_3)과 배선(SL[2, 1]_3)에는 같은 데이터가 입력되고, 배선(SL[1, 1]_4)과 배선(SL[2, 1]_4)에는 같은 데이터가 입력된다.
시각 T1 전에, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 각각의 구동 회로(GD)로부터 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 및 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4)에 저레벨 전위가 입력된다. 또한 도 8에서는, 저레벨 전위를 Low라고 나타내었다. 그러므로 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 및 배선(GL[2, 1]_1) 내지 배선(GL[2, 1]_4) 각각에 전기적으로 접속되는 화소 회로(PX)의 기록 트랜지스터는 오프 상태가 된다. 즉 화소 영역(ARA[1, 1]) 및 화소 영역(ARA[2, 1])에 포함되는 화소 회로(PX)로의 화상 데이터의 기록은 수행되지 않는다.
시각 T1 내지 시각 T6에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(GD)로부터 배선(GL[1, 1]_1)에 고레벨 전위가 입력된다. 또한 도 8에서는, 고레벨 전위를 High라고 나타내었다. 그러므로, 시각 T1 내지 시각 T6에, 배선(GL[1, 1]_1)에 전기적으로 접속되는 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4])로의 화상 데이터의 기록이 가능하다.
시각 T2 내지 시각 T5에, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[2, 1]) 중 한쪽의 구동 회로(SD)로부터 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4) 및 배선(SL[2, 1]_1) 내지 배선(SL[2, 1]_4) 각각에 화상 데이터로서 데이터(D[1, 1]), 데이터(D[1, 2]), 데이터(D[1, 3]), 및 데이터(D[1, 4])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[1, 1])에 데이터(D[1, 1])가 기록되고, 화소 회로(PX[1, 2])에 데이터(D[1, 2])가 기록되고, 화소 회로(PX[1, 3])에 데이터(D[1, 3])가 기록되고, 화소 회로(PX[1, 4])에 데이터(D[1, 4])가 기록된다.
시각 T6 후에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(GD)로부터 배선(GL[1, 1]_1)에 저레벨 전위가 입력된다. 그러므로, 시각 T6 후에는, 배선(GL[1, 1]_1)에 전기적으로 접속되어 있는 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4]) 각각의 기록 트랜지스터가 오프 상태가 되기 때문에, 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4]) 각각에는 시각 T6 전에 기록된 데이터(D[1, 1]) 내지 데이터(D[1, 4])가 유지된다.
시각 T9 내지 시각 T14에, 로컬 드라이버 회로(LD[2, 1])의 구동 회로(GD)로부터 배선(GL[2, 1]_1)에 고레벨 전위가 입력된다. 그러므로, 시각 T9 내지 시각 T14에, 배선(GL[2, 1]_1)에 전기적으로 접속되는 화소 회로(PX[5, 1]) 내지 화소 회로(PX[5, 4])로의 화상 데이터의 기록이 가능하다.
시각 T10 내지 시각 T13에, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[2, 1]) 중 한쪽의 구동 회로(SD)로부터 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4) 및 배선(SL[2, 1]_1) 내지 배선(SL[2, 1]_4) 각각에 화상 데이터로서 데이터(D[5, 1]), 데이터(D[5, 2]), 데이터(D[5, 3]), 및 데이터(D[5, 4])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[5, 1])에 데이터(D[5, 1])가 기록되고, 화소 회로(PX[5, 2])에 데이터(D[5, 2])가 기록되고, 화소 회로(PX[5, 3])에 데이터(D[5, 3])가 기록되고, 화소 회로(PX[5, 4])에 데이터(D[5, 4])가 기록된다.
시각 T14 후에, 로컬 드라이버 회로(LD[2, 1])의 구동 회로(GD)로부터 배선(GL[2, 1]_1)에 저레벨 전위가 입력된다. 그러므로, 시각 T14 후에는, 배선(GL[2, 1]_1)에 전기적으로 접속되어 있는 화소 회로(PX[5, 1]) 내지 화소 회로(PX[5, 4]) 각각의 기록 트랜지스터가 오프 상태가 되기 때문에, 화소 회로(PX[5, 1]) 내지 화소 회로(PX[5, 4]) 각각에는 시각 T14 전에 기록된 데이터(D[5, 1]) 내지 데이터(D[5, 4])가 유지된다.
또한 시각 T14 후에, 시각 T1 내지 시각 T6의 동작 또는 시각 T9 내지 시각 T14의 동작과 같이, 배선(GL[1, 1]_2), 배선(GL[1, 1]_3), 배선(GL[1, 1]_4), 배선(GL[2, 1]_2), 배선(GL[2, 1]_3), 및 배선(GL[2, 1]_4) 중 어느 것에 선택 신호를 송신함으로써(고레벨 전위를 입력함으로써), 화소 영역(ARA[1, 1])에 포함되는 화소 회로(PX[2, 1]) 내지 화소 회로(PX[4, 4]) 및 화소 영역(ARA[2, 1])에 포함되는 화소 회로(PX[6, 1]) 내지 화소 회로(PX[8, 4])에도 화상 데이터를 기록할 수 있다.
또한 표시 장치(10A)에서, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[2, 1]) 각각에 포함되는 구동 회로(SD) 중 한쪽이 적절히 동작하지 않는 경우에도, 도 8의 타이밍 차트의 동작예를 수행함으로써 표시 장치(10A)에 포함되는 복수의 화소 회로(PX) 각각에 화상 데이터를 기록할 수 있다.
<동작예 2>
위에서는, 인접한 화소 영역(ARA) 각각에 대응하는 로컬 드라이버 회로(LD)에 포함되는 구동 회로(SD) 중 한쪽이 적절히 동작하지 않는 경우의 표시 장치(10)의 동작예에 대하여 설명하였지만, 여기서는, 인접한 화소 영역(ARA) 각각에 대응하는 로컬 드라이버 회로(LD)에 포함되는 구동 회로(GD) 중 한쪽이 적절히 동작하지 않는 경우의 표시 장치(10)의 동작예에 대하여 설명한다. 또한 여기서는 일례로서 도 9에 나타낸 표시 장치(10B)의 동작예에 대하여 설명한다.
도 9에 나타낸 표시 장치(10B)는 도 5의 (B)에 나타낸 표시 장치(10)의 변형예이고, a를 1로, b를 1로 한 경우의 표시 장치를 나타낸 것이다. 즉 표시 장치(10B)는 화소 영역(ARA[1, 1])과 화소 영역(ARA[1, 2])을 갖는다. 또한 표시 장치(10B)는 4행 8열의 매트릭스로 배열된 화소 회로(PX[1, 1]) 내지 화소 회로(PX[4, 8])를 갖는다. 또한 화소 영역(ARA[1, 1])은 4행 4열의 매트릭스로 배열된 화소 회로(PX[1, 1]) 내지 화소 회로(PX[4, 4])를 갖고, 화소 영역(ARA[1, 2])은 4행 4열의 매트릭스로 배열된 화소 회로(PX[1, 5]) 내지 화소 회로(PX[4, 8])를 갖는다.
또한 화소 영역(ARA[1, 1])에서, 배선(SL[1,1]_1) 내지 배선(SL[1,1]_4) 각각은 열 방향으로 연장되어 배치되고, 배선(GL[1,1]_1) 내지 배선(GL[1,1]_4) 각각은 행 방향으로 연장되어 있다. 또한 화소 영역(ARA[1, 2])에서, 배선(SL[1,2]_1) 내지 배선(SL[1,2]_4) 각각은 열 방향으로 연장되어 배치되고, 배선(GL[1,2]_1) 내지 배선(GL[1,2]_4) 각각은 행 방향으로 연장되어 있다.
화소 영역(ARA[1, 1])에서, 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4) 각각은 각 열에 배치된 화소 회로(PX)에 전기적으로 접속되어 있다. 예를 들어, 배선(SL[1, 1]_1)은 화소 회로(PX[1, 1]) 내지 화소 회로(PX[4, 1])에 전기적으로 접속되고, 배선(SL[1, 1]_4)은 화소 회로(PX[1, 4]) 내지 화소 회로(PX[4, 4])에 전기적으로 접속되어 있다. 또한 화소 영역(ARA[1, 1])에서, 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 각각은 각 행에 배치된 화소 회로(PX)에 전기적으로 접속되어 있다. 예를 들어, 배선(GL[1, 1]_1)은 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4])에 전기적으로 접속되고, 배선(GL[1, 1]_4)은 화소 회로(PX[4, 1]) 내지 화소 회로(PX[4, 4])에 전기적으로 접속되어 있다.
화소 영역(ARA[1, 2])에서, 배선(SL[1, 2]_1) 내지 배선(SL[1, 2]_4) 각각에는 각 열에 배치된 화소 회로(PX)에 전기적으로 접속되어 있다. 예를 들어, 배선(SL[1, 2]_1)은 화소 회로(PX[1, 5]) 내지 화소 회로(PX[4, 5])에 전기적으로 접속되고, 배선(SL[1, 2]_4)은 화소 회로(PX[1, 8]) 내지 화소 회로(PX[4, 8])에 전기적으로 접속되어 있다. 또한 화소 영역(ARA[1, 2])에서, 배선(GL[1, 2]_1) 내지 배선(GL[1, 2]_4) 각각에는 각 행에 배치된 화소 회로(PX)에 전기적으로 접속되어 있다. 예를 들어, 배선(GL[1, 2]_1)은 화소 회로(PX[1, 5]) 내지 화소 회로(PX[1, 8])에 전기적으로 접속되고, 배선(GL[1, 2]_4)은 화소 회로(PX[4, 5]) 내지 화소 회로(PX[4, 8])에 전기적으로 접속되어 있다.
또한 로컬 드라이버 회로(LD[1, 1])에 포함되는 구동 회로(SD)는 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4)에 전기적으로 접속되어 있다. 또한 로컬 드라이버 회로(LD[1, 1])에 포함되는 구동 회로(GD)는 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4)에 전기적으로 접속되어 있다. 또한 로컬 드라이버 회로(LD[1, 2])에 포함되는 구동 회로(SD)는 배선(SL[1, 2]_1) 내지 배선(SL[1, 2]_4)에 전기적으로 접속되어 있다. 또한 로컬 드라이버 회로(LD[1, 2])에 포함되는 구동 회로(GD)는 배선(GL[1, 2]_1) 내지 배선(GL[1, 2]_4)에 전기적으로 접속되어 있다.
또한 표시 장치(10B)는 스위치(GSW(1, 2)_1) 내지 스위치(GSW(1, 2)_4)를 갖는다. 스위치(GSW(1, 2)_1) 내지 스위치(GSW(1, 2)_4) 각각의 제 1 단자는 화소 영역(ARA[1, 1])의 각 열의 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4)에 일대일로 전기적으로 접속되고, 스위치(GSW(1, 2)_1) 내지 스위치(GSW(1, 2)_4) 각각의 제 2 단자는 화소 영역(ARA[1, 2])의 각 열의 배선(GL[1, 2]_1) 내지 배선(GL[1, 2]_4)에 일대일로 전기적으로 접속되어 있다. 구체적으로는, 스위치(GSW(1, 2)_1)의 제 1 단자는 배선(GL[1, 1]_1)에 전기적으로 접속되고, 스위치(GSW(1, 2)_1)의 제 2 단자는 배선(GL[1, 2]_1)에 전기적으로 접속되어 있다. 또한 스위치(GSW(1, 2)_4)의 제 1 단자는 배선(GL[1, 1]_4)에 전기적으로 접속되고, 스위치(SSW(1, 2)_4)의 제 2 단자는 배선(GL[1, 2]_4)에 전기적으로 접속되어 있다.
다음으로, 도 9의 표시 장치(10B)에서, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 각각에 포함되는 구동 회로(GD) 중 한쪽이 적절히 동작하지 않는 경우에 대하여 설명한다. 도 10은 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 각각에 포함되는 구동 회로(SD) 중 한쪽이 적절히 동작하지 않는 경우의 표시 장치(10B)의 동작예를 나타낸 타이밍 차트이다. 또한 도 10의 타이밍 차트에 기재된 배선, 전위, 및 데이터에 대해서는 도 7의 타이밍 차트의 설명을 참작한다.
또한 도 10의 타이밍 차트의 동작예에서는, 스위치(GSW(1, 2)_1) 내지 스위치(GSW(1, 2)_4) 각각은 온 상태인 것으로 한다. 그러므로, 도 10의 타이밍 차트의 동작예에서는, 배선(GL[1, 1]_1)과 배선(GL[2, 1]_1)에는 같은 전위(신호)가 입력된다. 이와 마찬가지로, 배선(GL[1, 1]_2)과 배선(GL[1, 2]_2)에는 같은 전위(신호)가 입력되고, 배선(GL[1, 1]_3)과 배선(GL[1, 2]_3)에는 같은 전위(신호)가 입력되고, 배선(GL[1, 1]_4)과 배선(GL[1, 2]_4)에는 같은 전위(신호)가 입력된다.
시각 T1 전에 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 중 한쪽의 구동 회로(GD)로부터 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4)(배선(GL[1, 2]_1) 내지 배선(GL[1, 2]_4))에 저레벨 전위가 입력된다. 또한 도 10에서는, 저레벨 전위를 Low라고 나타내었다. 그러므로 배선(GL[1, 1]_1) 내지 배선(GL[1, 1]_4) 및 배선(GL[1, 2]_1) 내지 배선(GL[1, 2]_4) 각각에 전기적으로 접속되는 화소 회로(PX)의 기록 트랜지스터는 오프 상태가 된다. 즉 화소 영역(ARA[1, 1]) 및 화소 영역(ARA[1, 2])에 포함되는 화소 회로(PX)로의 화상 데이터의 기록은 수행되지 않는다.
시각 T1 내지 시각 T8에, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 중 한쪽의 구동 회로(GD)로부터 배선(GL[1, 1]_1)(배선(GL[1, 2]_1))에 고레벨 전위가 입력된다. 또한 도 10에서는, 고레벨 전위를 High라고 나타내었다. 그러므로, 시각 T1 내지 시각 T8에, 배선(GL[1, 1]_1) 및 배선(GL[1, 2]_1)에 전기적으로 접속되는 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4]), 및 화소 회로(PX[1, 5]) 내지 화소 회로(PX[1, 8])로의 화상 데이터의 기록이 가능하다.
시각 T2 내지 시각 T5에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(SD)로부터 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4) 각각에 화상 데이터로서 데이터(D[1, 1]), 데이터(D[1, 2]), 데이터(D[1, 3]), 및 데이터(D[1, 4])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[1, 1])에 데이터(D[1, 1])가 기록되고, 화소 회로(PX[1, 2])에 데이터(D[1, 2])가 기록되고, 화소 회로(PX[1, 3])에 데이터(D[1, 3])가 기록되고, 화소 회로(PX[1, 4])에 데이터(D[1, 4])가 기록된다.
시각 T4 내지 시각 T7에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(SD)로부터 배선(SL[1, 2]_1) 내지 배선(SL[1, 2]_4) 각각에 화상 데이터로서 데이터(D[1, 5]), 데이터(D[1, 6]), 데이터(D[1, 7]), 및 데이터(D[1, 8])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[1, 5])에 데이터(D[1, 5])가 기록되고, 화소 회로(PX[1, 6])에 데이터(D[1, 6])가 기록되고, 화소 회로(PX[1, 7])에 데이터(D[1, 7])가 기록되고, 화소 회로(PX[1, 8])에 데이터(D[1, 8])가 기록된다.
시각 T8 후, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 중 한쪽의 구동 회로(GD)로부터 배선(GL[1, 1]_1)(배선(GL[1, 2]_1))에 저레벨 전위가 입력된다. 그러므로, 시각 T8 후에는, 배선(GL[1, 1]_1) 및 배선(GL[1, 2]_1)에 전기적으로 접속되는 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4]), 및 화소 회로(PX[1, 5]) 내지 화소 회로(PX[1, 8]) 각각의 기록 트랜지스터가 오프 상태가 되기 때문에, 화소 회로(PX[1, 1]) 내지 화소 회로(PX[1, 4]), 및 화소 회로(PX[1, 5]) 내지 화소 회로(PX[1, 8]) 각각에는 시각 T8 전에 기록된 데이터(D[1, 1]) 내지 데이터(D[1, 4]) 및 데이터(D[1, 5]) 내지 데이터(D[1, 8])가 유지된다.
시각 T9 내지 시각 T16에, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 중 한쪽의 구동 회로(GD)로부터 배선(GL[1, 1]_2)(배선(GL[1, 2]_2))에 고레벨 전위가 입력된다. 그러므로, 시각 T9 내지 시각 T16에, 배선(GL[1, 1]_2) 및 배선(GL[1, 2]_2)에 전기적으로 접속되는 화소 회로(PX[2, 1]) 내지 화소 회로(PX[2, 4]), 및 화소 회로(PX[2, 5]) 내지 화소 회로(PX[2, 8])로의 화상 데이터의 기록이 가능하다.
시각 T10 내지 시각 T13에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(SD)로부터 배선(SL[1, 1]_1) 내지 배선(SL[1, 1]_4) 각각에 화상 데이터로서 데이터(D[2, 1]), 데이터(D[2, 2]), 데이터(D[2, 3]), 및 데이터(D[2, 4])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[2, 1])에 데이터(D[2, 1])가 기록되고, 화소 회로(PX[2, 2])에 데이터(D[2, 2])가 기록되고, 화소 회로(PX[2, 3])에 데이터(D[2, 3])가 기록되고, 화소 회로(PX[2, 4])에 데이터(D[2, 4])가 기록된다.
시각 T12 내지 시각 T15에, 로컬 드라이버 회로(LD[1, 1])의 구동 회로(SD)로부터 배선(SL[1, 2]_1) 내지 배선(SL[1, 2]_4) 각각에 화상 데이터로서 데이터(D[2, 5]), 데이터(D[2, 6]), 데이터(D[2, 7]), 및 데이터(D[2, 8])가 순차적으로 입력된다. 그러므로, 화소 회로(PX[2, 5])에 데이터(D[2, 5])가 기록되고, 화소 회로(PX[2, 6])에 데이터(D[2, 6])가 기록되고, 화소 회로(PX[2, 7])에 데이터(D[2, 7])가 기록되고, 화소 회로(PX[2, 8])에 데이터(D[2, 8])가 기록된다.
시각 T16 후, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 중 한쪽의 구동 회로(GD)로부터 배선(GL[1, 1]_2)(배선(GL[1, 2]_2))에 저레벨 전위가 입력된다. 그러므로, 시각 T16 후에는, 배선(GL[1, 1]_2) 및 배선(GL[1, 2]_2)에 전기적으로 접속되는 화소 회로(PX[2, 1]) 내지 화소 회로(PX[2, 4]), 및 화소 회로(PX[2, 5]) 내지 화소 회로(PX[2, 8]) 각각의 기록 트랜지스터가 오프 상태가 되기 때문에, 화소 회로(PX[2, 1]) 내지 화소 회로(PX[2, 4]), 및 화소 회로(PX[2, 5]) 내지 화소 회로(PX[2, 8]) 각각에는 시각 T16 전에 기록된 데이터(D[2, 1]) 내지 데이터(D[2, 4]) 및 데이터(D[2, 5]) 내지 데이터(D[2, 8])가 유지된다.
또한 시각 T16 후에, 시각 T1 내지 시각 T8의 동작 또는 시각 T9 내지 시각 T16의 동작과 같이, 배선(GL[1, 1]_3)(배선(GL[1, 2]_3)) 및 배선(GL[1, 1]_4)(배선(GL[1, 2]_4)) 중 어느 것에 선택 신호를 송신함으로써(고레벨 전위를 입력함으로써), 화소 영역(ARA[1, 1])에 포함되는 화소 회로(PX[3, 1]) 내지 화소 회로(PX[4, 4]) 및 화소 영역(ARA[1, 2])에 포함되는 화소 회로(PX[3, 5]) 내지 화소 회로(PX[4, 8])에도 화상 데이터를 기록할 수 있다.
또한 표시 장치(10B)에서, 로컬 드라이버 회로(LD[1, 1]) 및 로컬 드라이버 회로(LD[1, 2]) 각각에 포함되는 구동 회로(GD) 중 한쪽이 적절히 동작하지 않는 경우에도, 도 10의 타이밍 차트의 동작예를 수행함으로써 표시 장치(10B)에 포함되는 복수의 화소 회로(PX) 각각에 화상 데이터를 기록할 수 있다.
상술한 바와 같이, 표시 장치에 도 1의 (A)에 나타낸 회로 구성을 적용함으로써, 표시 장치에 포함되는 구동 회로에 중복성을 갖게 할 수 있다. 또한 상기 구성을 적용함으로써, 2개의 구동 회로 중 한쪽이 예를 들어 동작 불량으로 인하여 동작하지 않는 경우에도, 2개의 구동 회로 중 다른 쪽을 사용함으로써 표시 장치를 적절히 동작시킬 수 있으므로 표시 장치의 수율을 높일 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치의 구성예 및 표시 장치의 제작 방법의 예에 대하여 설명한다.
실시형태 1에서는 로컬 드라이버 회로(LD)에 포함되는 구동 회로(SD)(구동 회로(GD))가 중복성을 갖는 표시 장치에 대하여 설명하였지만, 본 실시형태에서는, 표시 장치의 제작 공정의 도중에 모든 로컬 드라이버 회로(LD)에 포함되는 구동 회로(SD)(구동 회로(GD)) 중 일부가 적절히 동작하지 않는다고 판단하였을 때, 적절히 동작하지 않는 구동 회로(SD)(구동 회로(GD))를 포함하는 로컬 드라이버 회로(LD)와 중첩되는 화소 영역(ARA)에 포함되는 화소 회로(PX)에 다른 로컬 드라이버 회로(LD)에 의하여 화상 데이터 또는 선택 신호를 송신할 수 있는 표시 장치의 제작 방법에 대하여 설명한다.
또한 본 실시형태에서는, 표시 장치의 제작 방법의 일례로서, 도 2의 (A)에 나타낸 화소층(PXAL)의 제작 방법에 대하여 설명한다. 또한 도 2의 (A)에서 기판(BS1)과 기판(BS2)은 서로 접합되기 때문에, 상기 표시 장치의 제작 방법은 기판(BS2) 위의 회로 및 배선의 형성 방법이라고 바꿔 말할 수 있다. 또한 그러므로 본 명세서 등에서는, 본 실시형태에서 설명하는 표시 장치의 제작 방법을 반도체 장치의 제작 방법이라고 바꿔 말할 수 있는 것으로 한다.
도 11의 (A)는 일례로서 도 2의 표시 장치(10)에서 배선(SL)과 배선(SL)의 주변에 형성된 도전체를 나타낸 평면도이다. 또한 도 11의 (B)는 일례로서 도 11의 (A)에 나타낸 일점쇄선 X1-X2에서의 표시 장치(10)의 단면도이다. 또한 도 11의 (A) 및 도 11의 (B)에는 화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b])을 발췌하여 나타내었다.
도 11의 (A)에서, 배선(SL[a, b]) 및 배선(SL[a+1, b]) 각각은 일례로서 도전체(ERA)와, 도전체(CNT1A)와, 도전체(CNT1B)를 갖는다. 또한 배선(SL[a, b])은 저저항 영역(LRA[a, b])을 갖고, 배선(SL[a+1, b])은 저저항 영역(LRA[a+1, b])을 갖는다. 또한 도 11의 (A) 및 도 11의 (B)에서, 화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]) 각각은 도전체(CNT2[1]) 내지 도전체(CNT2[p])와 도전체(ER[1]) 내지 도전체(ER[p])를 갖는다.
화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]) 각각에서, 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])은 일례로서 기판(BS2) 위의 일부에 형성되어 있다. 그러므로, 기판(BS2)은 실리콘 또는 저마늄을 재료로 한 반도체 기판으로 하는 것이 바람직하다.
또한 기판(BS2) 위의 일부에는 일례로서 반도체 영역(SHA)이 형성되어 있다. 구체적으로는, 기판(BS2) 위에서 화소 영역(ARA[a, b])에 포함되는 저저항 영역(LRA[a, b])과 화소 영역(ARA[a+1, b])에 포함되는 저저항 영역(LRA[a+1, b]) 사이에 반도체 영역(SHA)이 형성되어 있다.
또한 기판(BS2) 위의 일부에는 일례로서 분리층(DDL)이 형성되어 있다. 분리층(DDL)은 예를 들어 기판(BS2) 위에 형성되어 있는 복수의 배선들을 분리하기 위하여 제공되어 있다.
반도체 영역(SHA) 위에는 절연체(MSK)가 형성되어 있다. 절연체(MSK)는 일례로서 기판(BS2) 위에 저저항 영역(LRA[a, b])과, 저저항 영역(LRA[a+1, b])과, 반도체 영역(SHA)을 형성하기 위한 마스크로서 기능한다.
분리층(DDL)과, 저저항 영역(LRA[a, b])과, 저저항 영역(LRA[a+1, b])과, 절연체(MSK) 위쪽에는, 일례로서 절연체(INS1), 절연체(INS2), 절연체(INS3), 및 절연체(INS4)가 순차적으로 형성되어 있다.
또한 절연체(INS1) 및 절연체(INS2)는 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])과 중첩되는 일부의 영역에서, 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])이 바닥부가 되는 복수의 개구부가 형성되어 있다. 또한 절연체(INS1) 및 절연체(INS2)에서 분리층(DDL)과 중첩되는 일부의 영역에 복수의 개구부가 형성되어 있다.
화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]) 각각에서, 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])이 바닥부가 되는 복수의 개구부 각각에는 도전체(CNT1B), 및 도전체(CNT2[1]) 내지 도전체(CNT2[p])가 매립되도록 형성되어 있다. 또한 분리층(DDL)과 중첩되는 일부의 영역의 복수의 개구부에는 도전체(CNT1A)가 매립되도록 형성되어 있다.
또한 도전체(CNT1B), 도전체(CNT2[1]) 내지 도전체(CNT2[p]), 도전체(CNT1A) 등은 플러그 또는 배선으로서의 기능을 갖는다. 또한 플러그 또는 배선으로서의 기능을 갖는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우 및 도전체의 일부가 플러그로서 기능하는 경우도 있다. 또한 도전체(CNT1A)는 TSV(Through Silicon Via)라고 불리는 경우가 있다.
또한 절연체(INS3) 및 절연체(INS4)에는 복수의 개구부가 제공되어 있다. 또한 복수의 개구부에는 도전체(ERA)와 도전체(ER[1]) 내지 도전체(ER[p])가 매립되도록 형성되어 있다. 특히, 도전체(ERA)가 매립되어 있는 개구부의 바닥면은 도전체(CNT1A)와 도전체(CNT1B)에 중첩되는 영역을 포함한다. 또한 도전체(ER[1] 내지 도전체(ER[p])가 매립되어 있는 개구부의 바닥면 각각은 도전체(CNT2[1]) 내지 도전체(CNT2[p])에 중첩되는 영역을 포함한다.
또한 화소 영역(ARA[a, b])에서, 도전체(CNT1B)와, 도전체(CNT2[1]) 내지 도전체(CNT2[p]) 각각은 저저항 영역(LRA[a, b])에 전기적으로 접속되어 있다. 또한 화소 영역(ARA[a+1, b])에서, 도전체(CNT1B)와, 도전체(CNT2[1]) 내지 도전체(CNT2[p]) 각각은 저저항 영역(LRA[a+1, b])에 전기적으로 접속되어 있다. 또한 도전체(CNT1B)는 도전체(ERA)에 전기적으로 접속되고, 도전체(ERA)는 도전체(CNT1A)에 전기적으로 접속되어 있다. 또한 도전체(CNT2[1]) 내지 도전체(CNT2[p]) 각각은 도전체(ER[1]) 내지 도전체(ER[p]) 각각에 일대일로 전기적으로 접속되어 있다.
또한 도전체(CNT1A)는 일례로서 기판(BS1)에 형성되어 있는 구동 회로 영역(DRV)에 포함되는 회로(로컬 드라이버 회로(LD[a, b]) 또는 로컬 드라이버 회로(LD[a, b]))에 전기적으로 접속되어 있다(도시하지 않았음). 특히 화소 영역(ARA[a, b])에 포함되는 도전체(CNT1A)는 로컬 드라이버 회로(LD[a, b])에 포함되는 구동 회로(SD)에 전기적으로 접속되고, 화소 영역(ARA[a+1, b])에 포함되는 도전체(CNT1A)는 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD)에 전기적으로 접속되어 있는 것으로 한다.
또한 도전체(ER[1]) 내지 도전체(ER[p])는 예를 들어 화소 영역(ARA[a, b]) 또는 화소 영역(ARA[a+1, b])에 포함되는 화소 회로에 전기적으로 접속되는 배선으로서 기능한다. 또한 도 11의 (A)에는, 도전체(ER[1]) 내지 도전체(ER[p])의 일부만을 도시하고, 상기 화소 회로와의 전기적인 접속 구성은 도시하지 않았다.
도 11의 (A) 및 (B)에 나타낸 바와 같이, 화소 영역(ARA[a, b])에 제공된 배선(SL[a, b]) 및 화소 영역(ARA[a+1, b])에 제공된 배선(SL[a+1, b])은 분리층(DDL)이 아니라 반도체 영역(SHA)에 의하여 분리되어 있다. 또한 도 11의 (A) 및 (B)에 나타낸 구성은 반도체 영역(SHA)의 주변에 게이트 전극으로서 기능하는 도전체가 제공되어 있지 않기 때문에 반도체 영역(SHA)에 전계가 인가되지 않는 구성이다. 그러므로, 도 11의 (A) 및 (B)에 나타낸 표시 장치(10)에서는, 반도체 영역(SHA)에 채널이 형성되지 않기 때문에 배선(SL[a, b]과 배선(SL[a+1, b]) 사이는 비도통 상태가 된다.
또한 예를 들어 기판(BS2) 위의 회로를 구성하기 전 또는 그 공정의 도중에, 기판(BS1) 위에 형성되어 있는 로컬 드라이버 회로(LD[a, b])에 포함되는 구동 회로(SD) 및 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD) 중 한쪽에서 동작 불량이 일어났다고 판단할 수 있는 경우, 기판(BS2) 위의 회로 구성은 도 11의 (A) 및 (B)가 아니라 도 12의 (A)에 나타낸 평면도 및 도 12의 (B)에 나타낸 단면도의 구성으로 변경하여도 좋다.
도 12의 (A) 및 (B) 각각은 도 11의 (A) 및 (B)에서 절연체(MSK)가 제공되지 않은 구성을 갖는다. 도 12의 (A) 및 (B) 각각에서는, 절연체(MSK)가 제공되지 않기 때문에 분리층(DDL)을 제외한 기판(BS2) 위에 저저항 영역(LRA[a, b])과, 저저항 영역(LRA[a+1, b])과, 저저항 영역(LRA3)이 형성된다. 즉 도 12의 (A) 및 (B) 각각은 반도체 영역(SHA)이 제공되지 않은 점이 도 11의 (A) 및 (B)의 구성과 다르다. 그러므로 도 12의 (A) 및 (B)에 나타낸 표시 장치(10)는, 도 11의 (A) 및 (B)와는 달리, 배선(SL[a, b])과 배선(SL[a+1, b]) 사이에서 도통 상태가 된다. 이에 의하여, 기판(BS1) 위에 형성된 로컬 드라이버 회로(LD[a, b])에 포함되는 구동 회로(SD) 및 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD) 중 한쪽에서 동작 불량이 일어난 경우, 로컬 드라이버 회로(LD[a, b])에 포함되는 구동 회로(SD) 및 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD) 중 다른 쪽에 의하여, 화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]) 각각에 포함되는 화소 회로에 화상 데이터를 송신할 수 있다.
다음으로, 도 11의 (A) 및 (B)에 나타낸 표시 장치(10) 또는 도 12의 (A), (B)에 나타낸 표시 장치(10)의 제작 방법에 대하여 설명한다.
도 13은 도 11의 (A) 및 (B)에 나타낸 표시 장치(10) 또는 도 12의 (A), (B)에 나타낸 표시 장치(10)의 제작 방법을 나타낸 흐름도의 일례이다. 표시 장치(10)의 제작 방법은 단계 ST1 내지 단계 ST10을 갖는다.
단계 ST1은 일례로서 기판(BS2)을 준비하는 단계와, 기판(BS2) 위에 분리층(DDL)을 형성하는 단계를 갖는다.
기판(BS2) 위에 분리층(DDL)을 형성하는 방법으로서는, 예를 들어 LOCOS(Local Oxidation of Silicon)법, STI(Shallow Trench Isolation)법, 또는 메사 분리(mesa isolation)법을 사용하여 형성할 수 있다.
단계 ST2는 일례로서 분리층(DDL) 이외의 기판(BS2)의 영역에 웰을 형성하는 단계를 갖는다.
구체적으로는, 예를 들어 p형 불순물(예를 들어 붕소 또는 알루미늄) 또는 n형 불순물(예를 들어 인 또는 비소)을 기판(BS2)의 상면으로부터 주입한다.
또한 경우에 따라서는 기판(BS2)의 영역에 웰을 형성하지 않아도 된다.
단계 ST3은 일례로서 분리층(DDL) 이외의 기판(BS2)의 영역에 절연체(MSK)를 형성하는 단계를 갖는다.
절연체(MSK)로서는 예를 들어 포토리소그래피법을 사용하여 형성할 수 있다. 그러므로 절연체(MSK)로서는 예를 들어 레지스트와 같은 감광성 재료를 사용할 수 있다. 또한 절연체(MSK)로서는 예를 들어 하드 마스크 재료를 사용하여도 좋다. 또한 절연체(MSK)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 또는 질화 실리콘을 사용하여도 좋다.
또한 본 명세서 등에서 산화질화물이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화물이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 예를 들어 산화질화 실리콘이라고 기재한 경우에는, 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이라고 기재한 경우에는, 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
단계 ST4는 일례로서 분리층(DDL)의 영역 및 절연체(MSK)가 형성되어 있는 영역 이외의 기판(BS2)의 영역에 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])을 형성하는 단계를 갖는다.
구체적으로는, 예를 들어 기판(BS2)에 p형 웰이 형성된 경우에는, n형 불순물(예를 들어 인 또는 비소)이 기판(BS2)의 상면으로부터 주입된다. 또한 예를 들어 기판(BS2)에 n형 웰이 형성된 경우에는, p형 불순물(예를 들어 붕소 또는 알루미늄)이 기판(BS2)의 상면으로부터 주입된다.
또한 이때 기판(BS2)의 상면에는 절연체(MSK)가 형성되어 있기 때문에, 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])은 절연체(MSK)가 형성된 영역 이외의 기판(BS2)의 상면에 형성된다. 한편, 절연체(MSK)가 형성된 기판(BS2)의 영역에는 반도체 영역(SHA)이 형성된다. 이에 의하여, 기판(BS2)에 형성된 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])은 도 11의 (A) 및 (B)에 나타낸 구성을 갖는다.
또한 단계 ST4에서는, 분리층(DDL)의 영역 및 절연체(MSK)가 형성된 영역 이외의 기판(BS2)의 영역에, 실리사이드를 형성할 수 있는 재료를 성막하여도 좋다. 실리사이드를 형성할 수 있는 재료로서는, 예를 들어 니켈, 코발트, 몰리브데넘, 텅스텐, 및 타이타늄이 있다.
단계 ST5에서는, 기판(BS1)에 형성된 로컬 드라이버 회로(LD[a, b]), 로컬 드라이버 회로(LD[a+1, b]) 각각에 포함되는 구동 회로(SD)가 적절히 동작하는지 여부의 판정이 수행된다. 구체적으로는, 단계 ST5는 일례로서, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD)가 적절히 동작하는 경우에는 단계 ST7로 이행하고, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a+1, b]) 중 한쪽의 구동 회로(SD)가 적절히 동작하지 않는 경우에는 단계 ST6으로 이행하는 단계를 갖는다.
단계 ST6은 일례로서 절연체(MSK)를 제거하는 단계와, 그 후에 반도체 영역(SHA)에 저저항 영역(LRA3)을 형성하는 단계를 갖는다.
구체적으로는 절연체(MSK)를 제거하고, 그 후에 기판(BS2) 위쪽으로부터 불순물의 주입이 수행된다. 예를 들어 기판(BS2)에 p형 웰이 형성된 경우에는, n형 불순물(예를 들어 인 또는 비소)이 기판(BS2)의 상면으로부터 주입된다. 또한 예를 들어 기판(BS2)에 n형 웰이 형성된 경우에는, p형 불순물(예를 들어 붕소 또는 알루미늄)이 기판(BS2)의 상면으로부터 주입된다. 이에 의하여, 기판(BS2)에 형성된 저저항 영역(LRA[a, b]), 저저항 영역(LRA[a+1, b]), 및 저저항 영역(LRA3)은 도 12의 (A) 및 (B)에 나타낸 구성을 갖는다.
또한 단계 ST6에서는, 절연체(MSK)가 형성된 기판(BS2) 위의 영역에, 실리사이드를 형성할 수 있는 재료를 성막하여도 좋다. 또한 실리사이드를 형성할 수 있는 재료에 대해서는 단계 ST4의 내용을 참작한다.
단계 ST7은 일례로서 기판(BS2) 위쪽에 절연체가 형성되는 단계를 갖는다.
상기 절연체로서는, 예를 들어 도 11의 (B) 및 도 12의 (B)에서의 절연체(INS1) 및 절연체(INS2)로 할 수 있다.
또한 도 11의 (B) 및 도 12의 (B)에서는, 절연체(INS1)와 절연체(INS2)의 2층 구조를 나타내었지만, 단계 ST7에서 형성되는 절연체는 1층 구조로 하여도 좋고, 3층 이상의 구조로 하여도 좋다.
절연체(INS1) 및 절연체(INS2) 각각에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 또는 질화 알루미늄을 적용할 수 있다.
또한 본 명세서에서 산화질화 알루미늄이란 그 조성에서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 알루미늄이란 그 조성에서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
단계 ST8은 일례로서 단계 ST7에서 형성된 절연체에 개구부가 제공되는 단계와, 상기 개구부에 도전체가 형성되는 단계를 갖는다.
상기 도전체로서는, 예를 들어 도 11의 (A), (B), 도 12의 (A), 및 (B)에서의 도전체(CNT1A), 도전체(CNT1B), 및 도전체(CNT2[1]) 내지 도전체(CNT2[p])에 상당한다.
도전체(CNT1B), 도전체(CNT2[1]) 내지 도전체(CNT2[p]), 및 도전체(CNT1A)에는 예를 들어 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료와 같은 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 구체적으로는, 도전체(CNT1B), 도전체(CNT2[1]) 내지 도전체(CNT2[p]), 및 도전체(CNT1A)에는 내열성과 도전성의 양쪽을 갖는 텅스텐, 몰리브데넘 등의 고융점 재료를 사용하는 것이 바람직하고, 특히, 텅스텐을 사용하는 것이 바람직하다. 또는 구체적으로는, 도전체(CNT1B), 도전체(CNT2[1]) 내지 도전체(CNT2[p]), 및 도전체(CNT1A)는 알루미늄, 구리 등의 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써, 배선 저항을 감소시킬 수 있다.
또한 도전체(CNT1A)가 형성되는 개구부의 측면에는, 기판(BS2)과 도전체(CNT1A) 사이를 절연하기 위한 절연체가 제공되는 것이 바람직하다. 그러므로 단계 ST8은 개구부의 측면에 절연체를 형성하는 단계를 가져도 좋다. 또한 상기 절연체에는, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 또는 질화 알루미늄을 적용할 수 있다.
단계 ST9는 일례로서 단계 ST7에서 형성된 절연체 및 단계 ST8에서 형성된 도전체 위쪽에 절연체가 더 형성되는 단계를 갖는다.
단계 ST9에서 형성되는 절연체로서는, 예를 들어 도 11의 (B) 및 도 12의 (B)에서의 절연체(INS3) 및 절연체(INS4)로 할 수 있다.
또한 도 11의 (B) 및 도 12의 (B)에서는, 절연체(INS1)와 절연체(INS2)의 2층 구조를 나타내었지만, 단계 ST9에서 형성되는 절연체는 1층 구조로 하여도 좋고, 3층 이상의 구조로 하여도 좋다.
절연체(INS3)로서는 예를 들어 기판(310) 또는 트랜지스터(300)로부터 절연체(INS3) 위쪽의 영역(예를 들어 화소 회로 등에 포함되는 트랜지스터 또는 발광 디바이스가 제공되는 영역)으로 물 및 수소와 같은 불순물이 확산되지 않도록 하는 배리어 절연막을 사용하는 것이 바람직하다. 그러므로 절연체(INS3)에는 수소 원자, 수소 분자, 및 물 분자와 같은 불순물의 확산을 억제하는 기능을 갖는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또한 상황에 따라서는 절연체(INS3)에는 질소 원자, 질소 분자, 산화 질소 분자(예를 들어 N2O, NO, 및 NO2), 또는 구리 원자와 같은 불순물의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 중 한쪽 또는 양쪽)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 구체적으로는 예를 들어 절연체(INS3)에는 질화 실리콘을 적용할 수 있다.
절연체(INS4)에는 예를 들어 절연체(INS1) 또는 절연체(INS2)에 적용할 수 있는 재료를 사용할 수 있다.
단계 ST10은 일례로서 단계 ST9에서 형성된 절연체에 개구부가 제공되는 단계와, 상기 개구부에 도전체가 형성되는 단계를 갖는다.
상기 도전체로서는, 예를 들어 도 11의 (A), (B), 도 12의 (A), 및 (B)에서의 도전체(ERA) 및 도전체(ER[1]) 내지 도전체(ER[p])에 상당한다.
또한 도전체(ERA) 및 도전체(ER[1]) 내지 도전체(ER[p])에는, 예를 들어 도전체(CNT1B), 도전체(CNT2[1]) 내지 도전체(CNT2[p]), 및 도전체(CNT1A)에 적용할 수 있는 재료를 사용할 수 있다. 도전체(ERA) 및 도전체(ER[1]) 내지 도전체(ER[p])는 금속 재료, 합금 재료, 금속 질화물 재료, 및 금속 산화물 재료와 같은 도전성 재료 중에서 선택된 하나 이상의 재료를 갖는 단층 구조 또는 적층 구조로 할 수 있다.
상기 흐름도에 따르는 제작 방법에 의하여, 도 11의 (A) 및 (B)에 나타낸 표시 장치(10) 또는 도 12의 (A) 및 (B)에 나타낸 표시 장치(10)를 제작할 수 있다.
또한 본 발명의 일 형태의 표시 장치의 동작 방법은 도 13에 나타낸 흐름도의 동작예에 한정되지 않는다. 본 발명의 일 형태의 표시 장치의 동작 방법은 과제를 해결하기만 하면 적절히 변경되어도 좋다.
예를 들어 도 13의 흐름도는 도 14에 나타낸 흐름도로 변경하여도 좋다. 도 14의 흐름도의 동작예는 단계 ST5의 동작을 단계 ST2 후에 수행하는 점, 단계 ST6이 포함되지 않는 점이 도 13의 흐름도와 다르다.
도 14의 흐름도의 동작예에서는, 단계 ST2 후에 단계 ST5가 수행된다. 즉 기판(BS2) 위의 영역에 웰이 형성된 후에, 기판(BS1)에 형성된 로컬 드라이버 회로(LD[a, b]), 로컬 드라이버 회로(LD[a+1, b]) 각각에 포함되는 구동 회로(SD)가 적절히 동작하는지 여부의 판정이 수행된다. 또한 도 14의 흐름도의 동작예에서는, 단계 ST5는 일례로서, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD)가 적절히 동작하는 경우에는, 단계 ST3으로 이행하고, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a+1, b]) 중 한쪽의 구동 회로(SD)가 적절히 동작하지 않는 경우에는, 단계 ST4B로 이행하는 단계를 갖는다.
또한 도 14의 흐름도의 동작예에서는, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD)가 적절히 동작하는 경우에, 단계 ST3이 수행된 후에 단계 ST4A가 수행되고, 단계 ST4A가 수행된 후에 단계 ST7이 수행된다. 구체적으로는, 기판(BS2) 위의 영역에 웰이 형성된 후, 분리층(DDL) 이외의 기판(BS2)의 영역에 절연체(MSK)가 형성되고, 그 후에 단계 ST4A가 수행된다. 단계 ST4A는 도 13의 흐름도의 단계 4와 같이, 분리층(DDL)의 영역 및 절연체(MSK)가 형성되어 있는 영역 이외의 기판(BS2)의 영역에 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])을 형성하는 단계를 갖는다. 또한 단계 ST4A에서 기판(BS2) 위의 상기 영역에 실리사이드가 형성되어도 좋다. 또한 단계 ST4A 후의 단계 ST7에 의하여 기판(BS2) 위쪽에 절연체(도 11의 (B) 및 도 12의 (B)에서의 절연체(INS1) 및 절연체(INS2))가 형성된다.
또한 도 14의 흐름도의 동작예에서는, 로컬 드라이버 회로(LD[a, b]) 및 로컬 드라이버 회로(LD[a+1, b])에 포함되는 구동 회로(SD)가 적절히 동작하지 않는 경우에, 단계 ST4B가 수행되고, 단계 ST4B가 수행된 후에 단계 ST7이 수행된다. 단계 ST4B는 분리층(DDL)의 영역 이외의 기판(BS2)의 영역에 저저항 영역(LRA[a, b]), 저저항 영역(LRA[a+1, b]), 및 저저항 영역(LRA3)을 형성하는 단계를 갖는다. 또한 이때 도 14의 단계 ST3이 수행되지 않기 때문에 저저항 영역(LRA[a, b])과 저저항 영역(LRA[a+1, b]) 사이에는 반도체 영역(SHA)이 형성되지 않는다. 또한 단계 ST4B에서 기판(BS2) 위의 상기 영역에 실리사이드가 형성되어도 좋다. 또한 단계 ST4B 후의 단계 ST7에 의하여 기판(BS2) 위쪽에 절연체(도 11의 (B) 및 도 12의 (B)에서의 절연체(INS1), 절연체(INS2))가 형성된다.
도 14의 흐름도에 나타낸 단계 ST8 내지 단계 ST10에 대해서는, 도 13의 흐름도의 단계 ST8 내지 단계 ST10에 대한 기재를 참작한다.
도 14의 흐름도에 따르는 제작 방법에 의하여, 도 11의 (A) 및 (B)에 나타낸 표시 장치(10) 또는 도 12의 (A) 및 (B)에 나타낸 표시 장치(10)를 제작할 수 있다.
또한 상기 흐름도에 따라 제작되는 표시 장치는 도 11의 (A) 및 (B)에 나타낸 표시 장치(10) 또는 도 12의 (A) 및 (B)에 나타낸 표시 장치(10)에 한정되지 않는다.
예를 들어 상기 흐름도에 따라 제작되는 표시 장치는 도 15의 (A) 및 (B)에 나타낸 표시 장치(10)의 구성을 가져도 좋다. 도 15의 (A) 및 (B)의 표시 장치(10)는 도 13의 단계 ST5에서 단계 ST7로 이행한 경우에 제작되는 구성을 갖고, 도 15의 (A) 및 (B)의 표시 장치(10)에는 일례로서 화소 영역(ARA[a-1, b])(여기서의 a는 2 이상 m-2 이하의 정수로 함), 화소 영역(ARA[a, b]), 화소 영역(ARA[a+1, b]), 및 화소 영역(ARA[a+2, b])을 나타내었다. 각각의 화소 영역(ARA)에는 배선(SL[a-1, b]), 배선(SL[a, b]), 배선(SL[a+1, b]), 및 배선(SL[a+2, b])이 포함된다. 또한 단계 ST5에서 단계 ST7로 이행하기 때문에, 배선(SL[a-1, b])과 배선(SL[a, b]) 사이, 배선(SL[a, b])과 배선(SL[a+1, b]) 사이, 및 배선(SL[a+1, b])과 배선(SL[a+2, b]) 사이에는 반도체 영역(SHA)이 제공되어 있다.
또한 도 15의 (A) 및 (B)의 표시 장치(10)에서는, 일례로서 도전체(CNT1A)는 일점쇄선 X1-X2 위가 아닌 위치에 제공되어 있다. 또한 도 15의 (A)에 나타낸 바와 같이, 도전체(CNT1A)는 도전체(ERA)를 통하여 도전체(CNT1B)에 전기적으로 접속되어 있다.
도 15의 (A) 및 (B)의 표시 장치(10)에서, 화소 영역(ARA[a-1, b])(여기서의 a는 2 이상 m-2 이하의 정수로 함), 화소 영역(ARA[a, b]), 화소 영역(ARA[a+1, b]), 및 화소 영역(ARA[a+2, b]) 중 어느 하나와 중첩되는 로컬 드라이버 회로(LD])에 포함되는 구동 회로(SD)가 적절히 동작하지 않는 경우, 도 15의 (A) 및 (B)에 나타낸 복수의 반도체 영역(SHA) 중 적어도 하나를 선택하고, 도 13의 흐름도의 단계 ST5에 의하여, 선택된 반도체 영역(SHA)을 저저항 영역(LRA3)으로 변경함으로써, 적절히 동작하지 않는 구동 회로(SD)를 포함한 로컬 드라이버 회로(LD])와 중첩되는 화소 영역(ARA)에 포함되는 화소 회로에, 다른 로컬 드라이버 회로(LD)의 구동 회로(SD)로부터 화상 데이터를 송신할 수 있다.
또한 도 15의 (A) 및 (B)에는, 표시 장치(10)가 연속적으로 나란히 배치된 4개의 화소 영역(ARA)과, 인접한 화소 영역(ARA) 사이 각각에 제공되는 반도체 영역(SHA)을 포함한 구성예를 나타내었지만, 연속적으로 나란히 배치된 화소 영역(ARA)의 개수는 3개로 하여도 좋고, 5개 이상으로 하여도 좋다.
또한 예를 들어 상기 흐름도에 따라 제작되는 표시 장치는 도 16의 (A) 및 (B)에 나타낸 표시 장치(10)의 구성을 가져도 좋다. 도 16의 (A) 및 (B)의 표시 장치(10)는 일례로서, 도 13의 단계 ST5에서, 단계 ST7로 이행한 경우에 제작되는 구성을 갖고, 배선(SL[a, b])의 일부가 화소 영역(ARA[a, b])에 포함되는 복수의 화소 회로 각각의 기록 트랜지스터(WTr)의 소스 및 드레인 중 한쪽으로서 기능하고, 배선(SL[a+1, b])의 일부가 화소 영역(ARA[a+1, b])에 포함되는 복수의 화소 회로 각각의 기록 트랜지스터(WTr)의 소스 및 드레인 중 한쪽으로서 기능한다. 또한 이 경우, 기판(BS2) 위쪽에는 일례로서 저저항 영역(LRB)과, 반도체 영역(SHB)과, 도전체(GE)가 형성되어 있다.
도 16의 (A)에서, 기판(BS2) 위에 형성된 저저항 영역(LRB)은 화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]) 각각에 포함되는 기록 트랜지스터(WTr)의 소스 및 드레인 중 다른 쪽으로서 기능한다. 또한 기판(BS2) 위에 형성된 반도체 영역(SHB)은 화소 영역(ARA[a, b]) 및 화소 영역(ARA[a+1, b]) 각각에 포함되는 기록 트랜지스터(WTr)의 채널 형성 영역으로서 기능한다. 또한 반도체 영역(SHB)과 중첩되는 도전체(GE)는 기록 트랜지스터(WTr)의 게이트로서 기능한다.
도 16의 (A) 및 (B)에 나타낸 표시 장치(10)를 구성함으로써, 배선(SL[a, b])(배선(SL[a+1, b])에 포함되는 저저항 영역(LRA[a, b])(저저항 영역(LRA[a+1, b]))의 일부가 화소 회로의 기록 트랜지스터(WTr)의 소스 및 드레인 중 한쪽으로서 기능하기 때문에 화소 회로의 면적을 도 11의 (A), (B), 도 12의 (A) 및 (B)의 표시 장치(10)의 화소 회로의 면적보다 작게 할 수 있는 경우가 있다. 그러므로, 도 16의 (A) 및 (B)의 표시 장치(10)의 해상도를 도 11의 (A), (B), 도 12의 (A) 및 (B)의 표시 장치(10)의 해상도보다 크게 할 수 있는 경우가 있다.
또한 본 명세서 등에서, 흐름도에 나타낸 제작 방법은 공정마다 분류되고, 서로 독립된 단계로서 나타내었다. 그러나 실제의 처리 등에서는, 흐름도에 나타낸 제작 방법을 공정마다 분류하기 어려워, 하나의 단계에 복수의 단계가 관련되는 경우 또는 복수의 단계에 걸쳐 하나의 단계가 관련되는 경우가 있다. 그러므로 흐름도에 나타낸 제작 방법은 명세서에서 설명한 단계에 한정되지 않고, 상황에 따라 단계의 순서를 바꾸거나, 단계를 추가하거나, 단계를 삭제할 수 있다.
또한 본 발명의 일 형태는 본 실시형태에서 설명한 복수의 표시 장치의 구성예를 서로 적절히 조합한 구성으로 하여도 좋다.
또한 본 실시형태에서는, 표시 장치의 제작 공정의 도중에, 모든 로컬 드라이버 회로(LD)에 포함되는 구동 회로(SD)의 일부가 적절히 동작하지 않는다고 판단하였을 때, 적절히 동작하지 않는 구동 회로(SD)를 포함한 로컬 드라이버 회로(LD)와 중첩되는 화소 영역(ARA)에 포함되는 화소 회로(PX)에, 다른 로컬 드라이버 회로(LD)에 의하여 화상 데이터를 송신할 수 있는 표시 장치의 제작 방법에 대하여 설명하였지만, 이를 구동 회로(SD)뿐만 아니라 구동 회로(GD)에도 마찬가지로 적용하여, 모든 로컬 드라이버 회로(LD)에 포함되는 구동 회로(GD)의 일부가 적절히 동작하지 않는다고 판단하였을 때, 적절히 동작하지 않는 구동 회로(GD)를 포함한 로컬 드라이버 회로(LD)와 중첩되는 화소 영역(ARA)에 포함되는 화소 회로(PX)에 대하여, 다른 로컬 드라이버 회로(LD)에 의하여 선택 신호를 송신할 수 있다. 이 경우, 예를 들어 상기 제작 방법에서, 구동 회로(SD)를 구동 회로(GD)로 치환하고, 배선(SL)을 배선(GL)으로 치환하고, 화상 데이터를 선택 신호로 치환하면 좋다.
또한 본 실시형태에서는, 기판(BS2)으로서 반도체 기판을 사용하는 예를 나타내었지만, 본 발명의 일 형태의 표시 장치의 제작 방법은 이에 한정되지 않는다. 본 발명의 일 형태의 표시 장치의 제작 방법은 예를 들어 기판(BS2)을 사용하지 않는 구성, 즉 도 2의 (B)에 나타낸 표시 장치의 구성이어도 상기와 같은 식으로 표시 장치를 제작할 수 있다. 이 경우, 예를 들어 도 11의 (A) 및 (B)에 나타낸 배선(SL[a, b])의 일부의 저저항 영역(LRA[a, b]), 배선(SL[a+1])의 일부의 저저항 영역(LRA[a+1, b]), 및 반도체 영역(SHA)은 금속 산화물이 포함되는 구성으로 하면 좋다. 금속 산화물로서는, 예를 들어 인듐, 원소 M, 및 아연을 포함하는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등 중에서 선택된 1종류 또는 복수 종류) 등의 금속 산화물을 사용할 수 있다. 또한 금속 산화물로서, 상기 이외에, In-Ga 산화물, In-Zn 산화물, 인듐 산화물을 사용하여도 좋다. 특히 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])에 제공되는 금속 산화물은 실시형태 3에서 설명하는 영역(530ba) 및 영역(530bb)과 같이, 캐리어 농도를 높이는 것(n형으로 하는 것)이 바람직하고, 또한 반도체 영역(SHA)에 제공되는 금속 산화물은 캐리어 농도를 낮게 하는 것(i형 또는 실질적으로 i형으로 하는 것)이 바람직하다.
상기 금속 산화물은 예를 들어 스퍼터링법에 의하여 형성할 수 있기 때문에, 반도체 기판을 적용한 기판(BS2)을 사용하지 않고, 표시 장치(10)와 같은 구성을 제작할 수 있다. 그러므로, 배선(SL[a, b]) 및 배선(SL[a+1, b]) 각각의 일부에 캐리어 농도가 높은 금속 산화물을 적용하고, 배선(SL[a, b])과 배선(SL[a+1, b]) 사이에 캐리어 농도가 낮은 금속 산화물을 적용함으로써, 도 2의 (B)에 나타낸 구성에서도, 표시 장치(10)와 같이, 구동 회로가 중복성을 갖는 표시 장치를 제작할 수 있다.
또한 본 실시형태에서는, 배선(SL[a, b])은 저저항 영역(LRA[a, b])을 갖고, 배선(SL[a+1, b])은 저저항 영역(LRA[a+1, b])을 갖는 구성에 대하여 설명하였지만, 본 발명의 일 형태의 표시 장치의 제작 방법은 이에 한정되지 않는다. 본 발명의 일 형태의 표시 장치의 제작 방법은 예를 들어 저저항 영역(LRA[a, b]) 및 저저항 영역(LRA[a+1, b])에 포함되는 반도체를 도전체로 변경한 구성으로 할 수 있다. 이 경우, 예를 들어 기판(BS2) 위가 아니라 절연체 위에 배선(SL[a, b]) 및 배선(SL[a+1, b])이 되는 하나의 배선으로서 도전체를 형성하면 좋다. 또한 2개의 구동 회로의 구동 회로의 양쪽 모두가 적절히 동작하는 경우에는, 예를 들어 레이저 가공기를 사용하여 상기 배선을 배선(SL[a, b])과 배선(SL[a+1, b])으로 분단하면 좋다. 또한 배선(SL[a, b])과 배선(SL[a+1, b])으로의 분단에는 레이저 가공기가 아니라 포토리소그래피법을 사용하여도 좋다. 상술한 제작 방법에 의해서도 구동 회로가 중복성을 갖는 표시 장치를 제작할 수 있다.
상기 표시 장치의 제작 방법에 의하여 표시 장치를 제작함으로써, 표시 장치에 포함되는 구동 회로에 중복성을 갖게 할 수 있다. 또한 2개의 구동 회로 중 한쪽이 동작 불량 등으로 인하여 동작하지 않는 경우에도, 2개의 구동 회로 중 다른 쪽을 사용함으로써 표시 장치를 적절히 동작시킬 수 있으므로 표시 장치의 수율을 높일 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치의 구성예에 대하여 설명한다.
<표시 장치의 구성예>
도 17은 본 발명의 일 형태의 표시 장치의 일례를 나타낸 단면도이다. 도 17에 나타낸 표시 장치(100)는 일례로서 기판(310) 위에 화소 회로 및 구동 회로가 제공된 구성을 갖는다.
구체적으로는, 표시 장치(100)는 일례로서 회로층(SICL)과, 배선층(LINL)과, 화소층(PXAL)을 갖는다. 회로층(SICL)은 일례로서 기판(310)을 갖고, 기판(310) 위에는 트랜지스터(300)가 형성되어 있다. 또한 트랜지스터(300) 위쪽에는 배선층(LINL)이 제공되어 있고, 배선층(LINL)에는 트랜지스터(300), 후술하는 트랜지스터(200), 후술하는 발광 디바이스(150a), 및 발광 디바이스(150b)를 전기적으로 접속하는 배선이 제공되어 있다. 또한 배선층(LINL) 위쪽에는 화소층(PXAL)이 제공되어 있고, 화소층(PXAL)은 일례로서 트랜지스터(200)와 발광 디바이스(150)(도 17에서는 발광 디바이스(150a) 및 발광 디바이스(150b)) 등을 갖는다.
기판(310)에는 예를 들어 단결정 기판(예를 들어 실리콘 또는 저마늄을 재료로 한 반도체 기판)을 사용할 수 있다. 또한 기판(310)에는, 단결정 기판 외에 예를 들어 SOI(Silicon On Insulator) 기판, 유리 기판, 석영 기판, 플라스틱 기판, 사파이어 유리 기판, 금속 기판, 스테인리스·스틸 기판, 스테인리스·스틸·포일을 포함한 기판, 텅스텐 기판, 텅스텐·포일을 포함한 기판, 가요성 기판, 접합 필름, 섬유상 재료를 포함한 종이, 또는 기재 필름을 사용할 수 있다. 또한 유리 기판의 일례로서는 바륨보로실리케이트 유리, 알루미노보로실리케이트 유리, 및 소다석회 유리 등을 들 수 있다. 가요성 기판, 접합 필름, 및 기재 필름 등의 일례로서는 이하의 것을 들 수 있다. 예를 들어 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 및 폴리테트라플루오로에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는 예를 들어 아크릴 수지 등의 합성 수지를 들 수 있다. 또는 예를 들어 폴리프로필렌, 폴리에스터, 폴리플루오린화바이닐, 및 폴리염화바이닐을 들 수 있다. 또는 예를 들어 폴리아마이드, 폴리이미드, 아라미드, 에폭시 수지, 무기 증착 필름, 및 종이류를 들 수 있다. 또한 표시 장치(100)의 제작 공정에 가열 처리가 포함되는 경우에는, 기판(310)으로서 열에 대한 내성이 높은 재료를 선택하는 것이 바람직하다.
본 실시형태에서는, 기판(310)이 실리콘을 재료로서 포함한 반도체 기판인 것으로 가정하여 설명한다.
트랜지스터(300)는 기판(310) 위에 제공되고, 소자 분리층(312), 도전체(316), 절연체(315), 절연체(317), 기판(310)의 일부로 이루어지는 반도체 영역(313), 소스 영역 또는 드레인 영역으로서 기능하는 저저항 영역(314a) 및 저저항 영역(314b)을 갖는다. 그러므로 트랜지스터(300)는 채널 형성 영역에 실리콘이 포함되어 있는 트랜지스터(Si 트랜지스터)이다. 또한 도 17에는, 트랜지스터(300)의 소스 및 드레인 중 한쪽이 후술하는 도전체(328)를 통하여 후술하는 도전체(330), 도전체(356), 및 도전체(366)에 전기적으로 접속되어 있는 구성을 나타내었지만, 본 발명의 일 형태의 반도체 장치의 전기적인 접속 구성은 이에 한정되지 않는다. 본 발명의 일 형태의 반도체 장치는 예를 들어 트랜지스터(300)의 게이트가 도전체(328)를 통하여 도전체(330), 도전체(356), 및 도전체(366)에 전기적으로 접속되어 있는 구성을 가져도 좋다.
트랜지스터(300)는 예를 들어 반도체 영역(313)의 상면 및 채널 폭 방향의 측면이 게이트 절연막으로서 기능하는 절연체(315)를 통하여 도전체(316)를 덮는 구성으로 함으로써 Fin형으로 할 수 있다. 트랜지스터(300)를 Fin형으로 함으로써, 실효적인 채널 폭을 증대시킬 수 있어, 트랜지스터(300)의 온 특성을 향상시킬 수 있다. 또한 게이트 전극의 전계의 기여를 높일 수 있기 때문에, 트랜지스터(300)의 오프 특성을 향상시킬 수 있다.
또한 트랜지스터(300)는 p채널형 및 n채널형 중 어느 쪽이어도 좋다. 또는 트랜지스터(300)를 복수로 제공하고, p채널형 및 n채널형의 양쪽을 사용하여도 좋다.
반도체 영역(313)에서 채널이 형성되는 영역, 그 근방의 영역, 소스 영역 또는 드레인 영역이 되는 저저항 영역(314a)과 저저항 영역(314b)은 실리콘계 반도체를 포함하는 것이 바람직하고, 구체적으로는, 단결정 실리콘을 포함하는 것이 바람직하다. 또는 상술한 각 영역은 예를 들어 저마늄(Ge), 실리콘 저마늄(SiGe), 비소화 갈륨(GaAs), 비소화 알루미늄 갈륨(GaAlAs), 또는 질화 갈륨(GaN)을 갖는 재료로 형성되어도 좋다. 결정 격자에 응력을 가하여 격자 간격을 변화시킴으로써 유효 질량을 제어한 실리콘을 사용한 구성으로 하여도 좋다. 또는 트랜지스터(300)를 비소화 갈륨과 비소화 알루미늄 갈륨을 사용한 HEMT(High Electron Mobility Transistor)로 하여도 좋다.
게이트 전극으로서 기능하는 도전체(316)에는 비소 또는 인과 같은 n형 도전성을 부여하는 원소, 또는 붕소 또는 알루미늄과 같은 p형 도전성을 부여하는 원소를 포함한 실리콘 등의 반도체 재료를 사용할 수 있다. 또는 도전체(316)에는 예를 들어 금속 재료, 합금 재료, 또는 금속 산화물 재료 등의 도전성 재료를 사용할 수 있다.
또한 도전체의 재료에 따라 일함수가 결정되기 때문에, 상기 도전체의 재료를 선택함으로써 트랜지스터의 문턱 전압을 조정할 수 있다. 구체적으로는, 도전체에 질화 타이타늄 및 질화 탄탈럼 중 한쪽 또는 양쪽의 재료를 사용하는 것이 바람직하다. 또한 도전성과 매립성을 양립하기 위하여, 도전체에 텅스텐 및 알루미늄 중 한쪽 또는 양쪽의 금속 재료를 적층하여 사용하는 것이 바람직하고, 특히 텅스텐을 사용하는 것이 내열성의 관점에서 바람직하다.
소자 분리층(312)은 기판(310) 위에 형성되어 있는 복수의 트랜지스터들을 분리하기 위하여 제공되어 있다. 소자 분리층은 예를 들어 LOCOS(Local Oxidation of Silicon)법, STI(Shallow Trench Isolation)법, 또는 메사 분리법을 사용하여 형성할 수 있다.
또한 도 17에 나타낸 트랜지스터(300)는 일례이고, 그 구조에 한정되지 않고, 회로 구성, 및 구동 방법에 따라 적절한 트랜지스터를 사용하면 좋다. 예를 들어 트랜지스터(300)는 Fin형이 아니라 플레이너형 구조로 하여도 좋다.
도 17에 나타낸 트랜지스터(300)에서는 절연체(320), 절연체(322), 절연체(324), 절연체(326)가 기판(310) 측으로부터 순차적으로 적층되어 제공되어 있다.
절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 또는 질화 알루미늄을 사용하면 좋다.
절연체(322)는 절연체(320) 및 절연체(322)로 덮여 있는 트랜지스터(300) 등으로 인하여 생기는 단차를 평탄화하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(322)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법을 사용한 평탄화 처리에 의하여 평탄화되어 있어도 좋다.
또한 절연체(324)에는, 기판(310) 또는 트랜지스터(300) 등으로부터 절연체(324)보다 위쪽의 영역(예를 들어 트랜지스터(200), 발광 디바이스(150a), 발광 디바이스(150b) 등이 제공되어 있는 영역)으로 물 및 수소와 같은 불순물이 확산되지 않도록 하는 배리어 절연막을 사용하는 것이 바람직하다. 따라서 절연체(324)에는 수소 원자, 수소 분자, 물 분자와 같은 불순물의 확산을 억제하는 기능을 갖는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또한 상황에 따라서는 절연체(324)에는 질소 원자, 질소 분자, 산화 질소 분자(예를 들어 N2O, NO, 및 NO2), 구리 원자와 같은 불순물의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 중 한쪽 또는 양쪽)의 확산을 억제하는 기능을 갖는 것이 바람직하다.
수소에 대한 배리어성을 갖는 막으로서 예를 들어, CVD(Chemical Vapor Deposition)법으로 형성한 질화 실리콘을 사용할 수 있다.
수소의 이탈량은 예를 들어 승온 이탈 가스 분석법(TDS: Thermal Desorption Spectrometry)을 사용하여 분석할 수 있다. 예를 들어 절연체(324)의 수소의 이탈량은, TDS에서 막의 표면 온도가 50℃ 내지 500℃의 범위에서 수소 원자로 환산한 이탈량이 절연체(324)의 면적당으로 환산하여 10×1015atoms/cm2 이하, 바람직하게는 5×1015atoms/cm2 이하이면 좋다.
또한 절연체(326)는 절연체(324)보다 유전율이 낮은 것이 바람직하다. 예를 들어 절연체(326)의 비유전율은 4 미만이 바람직하고, 3 미만이 더 바람직하다. 또한 예를 들어 절연체(326)의 비유전율은 절연체(324)의 비유전율의 0.7배 이하가 바람직하고, 0.6배 이하가 더 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다.
또한 절연체(320), 절연체(322), 절연체(324), 및 절연체(326)에는 절연체(326)보다 위쪽에 제공되어 있는 발광 디바이스 등에 접속되는 도전체(328), 및 도전체(330)가 매립되어 있다. 또한 도전체(328) 및 도전체(330)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 플러그 또는 배선으로서의 기능을 갖는 도전체에는, 복수의 구조를 합쳐서 동일한 부호를 부여하는 경우가 있다. 또한 본 명세서 등에서 배선과, 배선에 접속되는 플러그가 일체물이어도 좋다. 즉 도전체의 일부가 배선으로서 기능하는 경우 및 도전체의 일부가 플러그로서 기능하는 경우도 있다.
각 플러그 및 배선(예를 들어 도전체(328) 및 도전체(330))의 재료로서는, 금속 재료, 합금 재료, 금속 질화물 재료, 또는 금속 산화물 재료와 같은 도전성 재료를 단층으로 또는 적층하여 사용할 수 있다. 내열성과 도전성을 양립하는 텅스텐 또는 몰리브데넘과 같은 고융점 재료를 사용하는 것이 바람직하고, 텅스텐을 사용하는 것이 바람직하다. 또는 알루미늄 및 구리와 같은 저저항 도전성 재료로 형성하는 것이 바람직하다. 저저항 도전성 재료를 사용함으로써, 배선 저항을 저감할 수 있다.
절연체(326) 및 도전체(330) 위에 배선층을 제공하여도 좋다. 예를 들어 도 17에서는 절연체(350), 절연체(352), 및 절연체(354)가 절연체(326) 및 도전체(330) 위쪽에 순차적으로 적층되어 제공되어 있다. 또한 절연체(350), 절연체(352), 및 절연체(354)에는 도전체(356)가 형성되어 있다. 도전체(356)는 트랜지스터(300)에 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(356)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
또한 예를 들어 절연체(350)로서는 절연체(324)와 마찬가지로 수소, 산소, 및 물에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 또한 절연체(352) 및 절연체(354)로서는 절연체(326)와 마찬가지로 배선 사이에 발생하는 기생 용량을 저감하기 위하여 비유전율이 비교적 낮은 절연체를 사용하는 것이 바람직하다. 또한 절연체(362) 및 절연체(364)는 층간 절연막 및 평탄화막으로서의 기능을 갖는다. 또한 도전체(356)는 수소, 산소, 및 물에 대한 배리어성을 갖는 도전체를 포함하는 것이 바람직하다.
또한 수소에 대한 배리어성을 갖는 도전체에는, 예를 들어 질화 탄탈럼을 사용하는 것이 좋다. 또한 질화 탄탈럼과 도전성이 높은 텅스텐을 적층함으로써, 배선으로서의 도전성을 유지한 채, 트랜지스터(300)로부터의 수소의 확산을 억제할 수 있다. 이 경우, 수소에 대한 배리어성을 갖는 질화 탄탈럼층이, 수소에 대한 배리어성을 갖는 절연체(350)와 접하는 구조가 바람직하다.
또한 절연체(354) 및 도전체(356) 위에는 절연체(360)와, 절연체(362)와, 절연체(364)가 순차적으로 적층되어 있다.
절연체(360)로서는 절연체(324) 등과 마찬가지로 물 및 수소와 같은 불순물에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(360)에는, 예를 들어 절연체(324)에 적용할 수 있는 재료를 사용할 수 있다.
절연체(362) 및 절연체(364)는 층간 절연막 및 평탄화막으로서의 기능을 갖는다. 또한 절연체(362) 및 절연체(364)로서는, 절연체(324)와 마찬가지로 물 및 수소와 같은 불순물에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(362) 및/또는 절연체(364)에는, 절연체(324)에 적용할 수 있는 재료를 사용할 수 있다.
또한 절연체(360), 절연체(362), 및 절연체(364) 각각에서, 일부의 도전체(356)와 중첩되는 영역에 개구부가 형성되고, 상기 개구부를 매립하도록 도전체(366)가 제공되어 있다. 또한 도전체(366)는 절연체(362) 위에도 형성되어 있다. 도전체(366)는 일례로서 트랜지스터(300)에 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(366)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
절연체(364) 및 도전체(366) 위에는 절연체(370)와 절연체(372)가 순차적으로 적층되어 있다.
절연체(370)로서는, 절연체(324) 등과 마찬가지로 물 및 수소와 같은 불순물에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(370)에는, 예를 들어 절연체(324)에 적용할 수 있는 재료를 사용할 수 있다.
절연체(372)는 층간 절연막 및 평탄화막으로서의 기능을 갖는다. 또한 절연체(372)로서는, 절연체(324)와 마찬가지로 물 및 수소와 같은 불순물에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(372)에는, 절연체(324)에 적용할 수 있는 재료를 사용할 수 있다.
또한 절연체(370) 및 절연체(372) 각각에서, 일부의 도전체(366)와 중첩되는 영역에 개구부가 형성되고, 상기 개구부를 매립하도록 도전체(376)가 제공되어 있다. 또한 도전체(376)는 절연체(372) 위에도 형성되어 있다. 그 후, 에칭 처리 등에 의하여, 도전체(376)를 배선, 단자, 또는 패드 등의 형상으로 패터닝한다.
도전체(376)에는, 예를 들어 구리, 알루미늄, 주석, 아연, 텅스텐, 은, 백금, 또는 금을 사용할 수 있다. 또한 도전체(376)는 후술하는 화소층(PXAL)에 포함되어 있는 도전체(216)에 사용되는 재료와 동일한 성분으로 구성되어 있는 것이 바람직하다.
다음으로, 절연체(372) 및 도전체(376)를 덮도록 절연체(380)를 성막하고, 그 후에 도전체(376)가 노출될 때까지 예를 들어 화학 기계 연마(CMP)법을 사용한 평탄화 처리를 수행한다. 이에 의하여, 도전체(376)를 배선, 단자, 또는 패드로서 기판(310)에 형성할 수 있다.
절연체(380)로서는, 예를 들어 절연체(324)와 마찬가지로 물 및 수소와 같은 불순물이 확산되지 않도록 하는 배리어성을 갖는 막을 사용하는 것이 바람직하다. 즉 절연체(380)에는, 절연체(324)에 적용할 수 있는 재료를 사용하는 것이 바람직하다. 또는 절연체(380)로서는, 예를 들어 절연체(326)와 마찬가지로 배선 사이에 발생하는 기생 용량을 저감하기 위하여 비유전율이 비교적 낮은 절연체를 사용하여도 좋다. 즉 절연체(380)에는, 절연체(326)에 적용할 수 있는 재료를 사용하여도 좋다.
화소층(PXAL)에는 일례로서 기판(210)과, 트랜지스터(200)와, 발광 디바이스(150)(도 17에서는 발광 디바이스(150a)와 발광 디바이스(150b))와, 기판(102)이 제공되어 있다. 또한 화소층(PXAL)에는 일례로서 절연체(220)와, 절연체(222)와, 절연체(226)와, 절연체(250)와, 절연체(252)와, 절연체(111)와, 절연체(112)와, 절연체(113)와, 수지층(161)이 제공되어 있다. 또한 화소층(PXAL)에는 일례로서 도전체(216)와, 도전체(228)와, 도전체(230)와, 도전체(256)와, 도전체(121)(도 17에서는 도전체(121a)와 도전체(121b))와, 도전체(122)가 제공되어 있다.
도 17에서 예를 들어 절연체(202)는 절연체(380)와 함께 접합층으로서의 기능을 갖는다. 절연체(202)는 예를 들어 절연체(380)에 사용되는 재료와 동일한 성분으로 구성되는 것이 바람직하다.
절연체(202) 위쪽에는 기판(210)이 제공되어 있다. 바꿔 말하면, 기판(210)의 하면에는 절연체(202)가 형성되어 있다. 기판(210)으로서는 예를 들어 기판(310)에 적용할 수 있는 기판을 사용하는 것이 바람직하다. 또한 도 17의 표시 장치(100)에서는, 기판(310)이 실리콘을 재료로 한 반도체 기판인 것으로 가정하여 설명한다.
기판(210) 위에는 예를 들어 트랜지스터(200)가 형성되어 있다. 트랜지스터(200)는 실리콘을 재료로 한 반도체 기판인 기판(210) 위에 형성되어 있기 때문에 Si 트랜지스터로서 기능한다. 또한 트랜지스터(200)의 구성에 대해서는 트랜지스터(300)의 설명을 참작한다.
트랜지스터(200) 위쪽에는 절연체(220) 및 절연체(222)가 제공되어 있다. 절연체(220)는 예를 들어 절연체(320)와 같이 층간 절연막 및 평탄화막으로서의 기능을 갖는다. 또한 절연체(222)는 예를 들어 절연체(322)와 같이 층간 절연막 및 평탄화막으로서의 기능을 갖는다.
또한 절연체(220) 및 절연체(222)에는 복수의 개구부가 제공되어 있다. 또한 복수의 개구부는 트랜지스터(200)의 소스 및 드레인과 중첩되는 영역 및 도전체(376)와 중첩되는 영역 등에 형성된다. 또한 복수의 개구부 중 트랜지스터(200)의 소스 및 드레인과 중첩되는 영역에 형성된 개구부에는 도전체(228)가 형성된다. 또한 다른 개구부 중 도전체(376)와 중첩되는 영역에 형성된 개구부의 측면에는 절연체(214)가 형성되고, 나머지 개구부에는 도전체(216)가 형성된다. 특히 도전체(216)는 TSV(Through Silicon Via)라고 불리는 경우가 있다.
또한 도전체(216)는 예를 들어 도 11의 (A), (B), 도 12의 (A), (B), 도 15의 (A), 도 16의 (A) 또는 (B)에 나타낸 도전체(CNT1A)로 할 수 있다. 또한 절연체(214)는 예를 들어 도 11의 (A), (B), 도 12의 (A), (B), 도 15의 (A), 도 16의 (A) 또는 (B)에 나타낸 도전체(CNT1A)가 매립된 개구부의 측면에 형성되는 절연체로 할 수 있다.
도전체(216) 및 도전체(228) 중 한쪽 또는 양쪽에는 예를 들어 도전체(328)에 적용할 수 있는 재료를 사용할 수 있다. 특히 도전체(216)는 도전체(376)와 동일한 재료로 형성되는 것이 바람직하다.
절연체(214)는 예를 들어 기판(210)과 도전체(216)를 절연하는 기능을 갖는다. 또한 절연체(214)에는 예를 들어 절연체(320) 또는 절연체(324)에 적용할 수 있는 재료를 사용하는 것이 바람직하다.
기판(310)에 형성된 절연체(380) 및 도전체(376)와, 기판(210)에 형성된 절연체(202) 및 도전체(216)는 일례로서 접합 공정에 의하여 접합되어 있다.
접합 공정을 수행하는 전공정에서는, 예를 들어 기판(310) 측에서 절연체(380)의 표면의 높이와 도전체(376)의 표면의 높이를 일치시키기 위한 평탄화 처리가 수행된다. 또한 이와 마찬가지로, 기판(210) 측에서 절연체(202)의 높이와 도전체(216)의 높이를 일치시키기 위한 평탄화 처리가 수행된다.
접합 공정에서, 절연체(380)와 절연체(202)의 접합, 즉 절연층끼리의 접합을 수행할 때, 연마 등에 의하여 평탄성을 높인 후, 산소 플라스마 등으로 친수성 처리를 수행한 표면들을 접촉시켜 일시적으로 접합하고, 열처리에 의한 탈수로 최종적인 접합을 하는 친수성 접합법 등을 사용할 수 있다. 친수성 접합법에서도 원자 레벨로 결합되기 때문에, 기계적으로 우수한 접합을 얻을 수 있다.
또한 도전체(376)와 도전체(216)의 접합, 즉 도전체끼리의 접합을 수행할 때, 표면의 산화막 및 불순물의 흡착층 등을 스퍼터링 처리 등으로 제거하고, 청정화 및 활성화된 표면끼리를 접촉시켜 접합하는 표면 활성화 접합법을 사용할 수 있다. 또는 온도와 압력을 병용하여 표면들을 접합하는 확산 접합법 등을 사용할 수 있다. 어느 방법에서도 원자 레벨로 결합되기 때문에, 전기적뿐만 아니라 기계적으로도 우수한 접합을 얻을 수 있다.
상술한 접합 공정을 수행함으로써, 기판(310) 측의 도전체(376)를 기판(210) 측의 도전체(216)에 전기적으로 접속할 수 있다. 또한 기판(310) 측의 절연체(380)와 기판(210) 측의 절연체(202)의 기계적인 강도를 갖는 접속을 얻을 수 있다.
기판(310)과 기판(210)을 접합하는 경우, 각 접합면에는 절연층과 금속층이 혼재되기 때문에, 예를 들어 표면 활성화 접합법 및 친수성 접합법을 조합하여 수행하면 좋다. 예를 들어 연마 후에 표면을 세정하고, 금속층의 표면에 산화 방지 처리를 실시한 다음, 친수성 처리를 실시하여 접합을 하는 방법 등을 사용할 수 있다. 또한 금속층의 표면을 금 등의 난(難)산화성 금속으로 하고 친수성 처리를 수행하여도 좋다.
또한 기판(310)과 기판(210)의 접합에는, 상술한 방법 이외의 접합 방법을 사용하여도 좋다. 예를 들어 기판(310)과 기판(210)의 접합 방법으로서는, 플립 칩 본딩 방법을 사용하여도 좋다. 또한 플립 칩 본딩의 방법을 사용하는 경우, 기판(310) 측의 도전체(376) 위쪽에 또는 기판(210) 측의 도전체(216) 아래쪽에 범프 등의 접속 단자를 제공하여도 좋다. 플립 칩 본딩으로서는, 예를 들어 이방성 도전 입자를 포함한 수지를 절연체(380)와 절연체(202) 사이, 및 도전체(376)와 도전체(216) 사이에 주입하여 접합하는 방법, 은 주석 땜납을 사용하여 접합하는 방법 등을 들 수 있다. 또는 범프 및 범프에 접속되는 도전체 각각이 금인 경우, 초음파 접합법을 사용할 수 있다. 또한 충격 등의 물리적 응력을 경감하거나, 열적 응력을 경감하기 위하여, 상기 플립 칩 본딩 방법에 더하여, 언더필을 절연체(380)와 절연체(202) 사이 및 도전체(376)와 도전체(216) 사이에 주입하여도 좋다. 또한 예를 들어 기판(310)과 기판(210)의 접합에는 다이 본딩 필름을 사용하여도 좋다.
절연체(222), 절연체(214), 도전체(216), 및 도전체(228) 위에는, 절연체(224)와 절연체(226)가 순차적으로 적층되어 있다.
절연체(224)는 절연체(324)와 마찬가지로 절연체(224)보다 위쪽의 영역으로 물 및 수소와 같은 불순물이 확산되지 않도록 하는 배리어 절연막인 것이 바람직하다. 그러므로 절연체(224)에는, 예를 들어 절연체(324)에 적용할 수 있는 재료를 사용하는 것이 바람직하다.
절연체(226)는 절연체(326)와 마찬가지로 유전율이 낮은 층간막인 것이 바람직하다. 그러므로 절연체(226)에는 예를 들어 절연체(326)에 적용할 수 있는 재료를 사용하는 것이 바람직하다.
또한 절연체(224) 및 절연체(226)에는 트랜지스터(200), 발광 디바이스(150) 등에 전기적으로 접속되는 도전체(230)가 매립되어 있다. 또한 도전체(230)는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(230)에는 예를 들어, 도전체(328), 도전체(330)에 적용할 수 있는 재료를 사용할 수 있다.
절연체(224) 및 절연체(226) 위에는 절연체(250)와, 절연체(252)와, 절연체(111)가 순차적으로 적층되어 있다.
절연체(250)로서는, 절연체(324)와 마찬가지로 물 및 수소와 같은 불순물에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(250)에는, 예를 들어 절연체(324)에 적용할 수 있는 재료를 사용할 수 있다.
절연체(352)는 층간 절연막 및 평탄화막으로서의 기능을 갖는다. 또한 절연체(352)로서는, 절연체(324)와 마찬가지로 물 및 수소와 같은 불순물에 대한 배리어성을 갖는 절연체를 사용하는 것이 바람직하다. 그러므로 절연체(352)에는, 절연체(324)에 적용할 수 있는 재료를 사용할 수 있다.
절연체(111)로서는 예를 들어 물, 수소, 및 산소의 확산을 억제하는 기능을 갖는 절연체를 사용하는 것이 바람직하고, 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐 갈륨 아연 산화물, 질화 실리콘, 또는 질화산화 실리콘을 사용할 수 있다. 예를 들어 절연체(111)에는, 보다 수소 배리어성이 높은 질화 실리콘을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(111)에는, 수소를 포획 및 고착하는 기능이 높은 산화 알루미늄 또는 산화 마그네슘을 사용하는 것이 바람직하다.
또한 절연체(111)는 평탄성이 높은 막으로 하는 것이 바람직하다. 이 경우, 절연체(111)에는, 예를 들어 아크릴 수지 또는 폴리이미드 등의 유기 재료를 적용할 수 있다.
또한 절연체(250), 절연체(252), 및 절연체(111) 각각에서, 일부의 도전체(230)와 중첩되는 영역에 개구부가 형성되고, 상기 개구부를 매립하도록 도전체(256)가 제공되어 있다. 또한 도전체(256)는 절연체(352) 위에도 형성되어 있다. 도전체(256)는 일례로서 발광 디바이스(150)에 접속되는 플러그 또는 배선으로서의 기능을 갖는다. 또한 도전체(256)는 도전체(328) 및 도전체(330)와 같은 재료를 사용하여 제공할 수 있다.
절연체(111) 위쪽에는 발광 디바이스(150a) 및 발광 디바이스(150b)가 제공되어 있다.
여기서 발광 디바이스(150a) 및 발광 디바이스(150b)에 대하여 설명한다.
본 실시형태에서 설명하는 발광 디바이스란 예를 들어 유기 EL 소자(OLED(Organic Light Emitting Diode)라고도 함) 등의 자발광형 발광 디바이스를 말한다. 또한 화소 회로에 전기적으로 접속되는 발광 디바이스로서는, LED(Light Emitting Diode), 마이크로 LED, QLED(Quantum-dot Light Emitting Diode), 또는 반도체 레이저와 같은 자발광형 발광 디바이스를 사용할 수 있다.
절연체(111) 위에는, 발광 디바이스(150a) 및 발광 디바이스(150b) 각각의 화소 전극으로서 기능하는 도전체(121a) 및 도전체(121b)가 제공되어 있다. 또한 도 17에서는, 절연체(111)의 일부 위에는 도전체(121a) 및 도전체(121b)가 제공되지 않은 영역이 존재한다. 또한 본 명세서 등에서는 도전체(121a) 및 도전체(121b)를 통틀어 도전체(121)라고 부르는 경우가 있다.
도전체(121a) 및 도전체(121b)는, 예를 들어 절연체(111) 위에 도전막을 성막하고, 이 도전막에 대하여 패터닝 공정 및 에칭 공정을 수행함으로써 형성할 수 있다.
도전체(121a) 및 도전체(121b)는 각각 일례로서 표시 장치(100)가 포함하는 발광 디바이스(150a) 및 발광 디바이스(150b)의 애노드로서 기능한다.
도전체(121a) 및 도전체(121b)에는 예를 들어 인듐 주석 산화물(ITO라고 불리는 경우가 있음) 등을 적용할 수 있다.
또한 도전체(121a) 및 도전체(121b)는 각각 단층에 한정되지 않고, 2층 이상의 적층 구조를 가져도 좋다. 예를 들어 첫 번째 층의 도전체로서 가시광에 대한 반사율이 높은 도전체를 적용하고, 가장 위층의 도전체로서 투광성이 높은 도전체를 적용할 수 있다. 가시광에 대하여 반사율이 높은 도전체로서는, 예를 들어 은, 알루미늄, 은(Ag)과 팔라듐(Pd)과 구리(Cu)의 합금막(Ag-Pd-Cu(APC)막)이 있다. 또한 투광성이 높은 도전체로서는 예를 들어 상술한 인듐 주석 산화물 등이 있다. 또한 도전체(121a) 및 도전체(121b)로서는, 예를 들어 한 쌍의 타이타늄에 끼워진 알루미늄의 적층막(Ti, Al, Ti의 순서의 적층막), 한 쌍의 인듐 주석 산화물에 끼워진 은의 적층막(ITO, Ag, ITO의 순서의 적층막) 등으로 할 수 있다.
절연체(111) 위의 일부 및 도전체(121a) 위에는 EL층(141a)이 제공되어 있다. 또한 절연체(111) 위의 일부 및 도전체(121b) 위에는 EL층(141b)이 제공되어 있다. 또한 도 17에서는, 절연체(111)의 일부 위에, EL층(141a) 및 EL층(141b)이 제공되지 않은 영역이 존재한다.
또한 EL층(141a) 및 EL층(141b)은 상이한 색의 발광을 나타내는 발광층을 갖는 것이 바람직하다. 예를 들어 EL층(141a)은 적색(R), 녹색(G), 및 청색(B) 중 어느 하나의 발광을 나타내는 발광층을 포함하고, EL층(141b)은 나머지 2개 중 하나의 발광을 나타내는 발광층을 포함할 수 있다. 또한 도 17에는 도시하지 않았지만, EL층(141a) 및 EL층(141b)과는 다른 EL층이 제공되는 경우에는, 이 EL층은 나머지 하나의 발광을 나타내는 발광층을 포함할 수 있다. 이와 같이, 표시 장치(100)는 복수의 화소 전극(도전체(121a) 및 도전체(121b)) 위에 색마다 상이한 발광층을 형성하는 구조(SBS 구조)를 가져도 좋다.
또한 EL층(141a) 및 EL층(141b) 각각에 포함되는 발광층이 발광하는 색의 조합은 상술한 것에 한정되지 않고, 예를 들어 시안, 마젠타, 또는 황색과 같은 색을 사용하여도 좋다. 또한 위에서는, 3색의 예를 나타내었지만, 표시 장치(100)에 포함되는 발광 디바이스(150)가 발광하는 색의 수는 2색으로 하여도 좋고, 3색으로 하여도 좋고, 4색 이상으로 하여도 좋다.
EL층(141a) 및 EL층(141b)은 각각 발광성 유기 화합물을 포함하는 층(발광층) 외에 전자 주입층, 전자 수송층, 정공 주입층, 및 정공 수송층 중 하나 이상을 가져도 좋다.
또한 EL층(141a) 및 EL층(141b)은 예를 들어 증착법(진공 증착법 등), 코팅법(예를 들어 딥 코팅법, 다이 코팅법, 바 코팅법, 스핀 코팅법, 또는 스프레이 코팅법), 인쇄법(예를 들어 잉크젯법, 스크린(공판 인쇄)법, 오프셋(평판 인쇄)법, 플렉소 인쇄(철판 인쇄)법, 그라비어법, 또는 마이크로 콘택트법)과 같은 방법으로 형성할 수 있다.
또한 상기 도포법 또는 인쇄법과 같은 성막 방법을 적용하는 경우, 예를 들어 고분자 화합물(예를 들어 올리고머, 덴드리머, 및 폴리머), 중분자 화합물(저분자와 고분자의 중간 영역의 화합물: 분자량 400 내지 4000), 또는 무기 화합물(예를 들어 퀀텀닷(quantum dot) 재료)을 사용할 수 있다. 또한 퀀텀닷 재료로서는 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어·셸형 퀀텀닷 재료, 또는 코어형 퀀텀닷 재료를 사용할 수 있다.
예를 들어, 도 17의 발광 디바이스(150a) 및 발광 디바이스(150b)는, 도 18의 (A)에 나타낸 발광 디바이스(150)와 같이, 층(4420), 발광층(4411), 및 층(4430)과 같은 복수의 층으로 구성할 수 있다.
층(4420)은 예를 들어 전자 주입성이 높은 물질을 포함하는 층(전자 주입층) 및 전자 수송성이 높은 물질을 포함하는 층(전자 수송층)을 포함할 수 있다. 발광층(4411)은 예를 들어 발광성 화합물을 포함한다. 층(4430)은 예를 들어 정공 주입성이 높은 물질을 포함하는 층(정공 주입층) 및 정공 수송성이 높은 물질을 포함하는 층(정공 수송층)을 가질 수 있다.
한 쌍의 전극(도전체(121)와 후술하는 도전체(122)) 사이에 제공된 층(4420), 발광층(4411), 및 층(4430)을 갖는 구성은 하나의 발광 유닛으로서 기능할 수 있고, 본 명세서 등에서는 도 18의 (A)의 구성을 싱글 구조라고 부른다.
또한 도 18의 (B)는 도 18의 (A)에 나타낸 발광 디바이스(150)가 포함하는 EL층(141)의 변형예를 나타낸 것이다. 구체적으로 도 18의 (B)에 나타낸 발광 디바이스(150)는 도전체(121) 위의 층(4430-1)과, 층(4430-1) 위의 층(4430-2)과, 층(4430-2) 위의 발광층(4411)과, 발광층(4411) 위의 층(4420-1)과, 층(4420-1) 위의 층(4420-2)과, 층(4420-2) 위의 도전체(122)를 포함한다. 예를 들어 도전체(121)를 양극으로 하고 도전체(122)를 음극으로 한 경우, 층(4430-1)이 정공 주입층으로서 기능하고, 층(4430-2)이 정공 수송층으로서 기능하고, 층(4420-1)이 전자 수송층으로서 기능하고, 층(4420-2)이 전자 주입층으로서 기능한다. 또는 도전체(121)를 음극으로 하고 도전체(122)를 양극으로 한 경우에는, 층(4430-1)이 전자 주입층으로서 기능하고, 층(4430-2)이 전자 수송층으로서 기능하고, 층(4420-1)이 정공 수송층으로서 기능하고, 층(4420-2)이 정공 주입층으로서 기능한다. 이러한 층 구조로 함으로써, 발광층(4411)에 캐리어가 효율적으로 주입되어, 발광층(4411) 내에서의 캐리어의 재결합의 효율을 높일 수 있다.
또한 도 18의 (C)에 나타낸 바와 같이, 층(4420)과 층(4430) 사이에 복수의 발광층(예를 들어 발광층(4411), 발광층(4412), 및 발광층(4413))이 제공된 구성도 싱글 구조의 베리에이션이다.
또한 층(4420), 발광층(4411), 층(4430)과 같은 복수의 층을 갖는 적층체를 발광 유닛이라고 부르는 경우가 있다. 또한 복수의 발광 유닛은 중간층(전하 발생층)을 개재(介在)하여 직렬로 접속될 수 있다. 구체적으로는, 도 18의 (D)에 나타낸 바와 같이, 복수의 발광 유닛인 발광 유닛(4400a) 및 발광 유닛(4400b)이 중간층(전하 발생층)(4440)을 개재하여 직렬로 접속될 수 있다. 또한 본 명세서에서는 이와 같은 구조를 탠덤 구조라고 부른다. 또한 본 명세서 등에서는, 탠덤 구조를 예를 들어 스택 구조라고 바꿔 말하는 경우가 있다. 또한 발광 디바이스를 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 디바이스로 할 수 있다. 또한 발광 디바이스를 탠덤 구조로 함으로써, 발광 디바이스의 발광 효율의 향상 및 발광 디바이스의 수명의 향상이 기대된다. 도 17의 표시 장치(100)의 발광 디바이스(150)를 탠덤 구조로 하는 경우, EL층(141)은 예를 들어 발광 유닛(4400a)의 층(4420), 발광층(4411), 및 층(4430), 중간층(4440), 발광 유닛(4400b)의 층(4420), 발광층(4412), 및 층(4430)을 포함하는 구성으로 할 수 있다.
또한 백색을 표시시키는 경우, 앞에 기재된 SBS 구조는 상술한 싱글 구조 및 탠덤 구조보다 소비 전력을 낮출 수 있다. 그러므로 소비 전력을 낮추고자 하는 경우에는 SBS 구조를 사용하는 것이 바람직하다. 한편 싱글 구조 및 탠덤 구조는 SBS 구조보다 제조 공정이 간단하기 때문에 제조 비용을 낮출 수 있거나 제조 수율을 높일 수 있어 바람직하다.
발광 디바이스(150)의 발광색은, EL층(141)을 구성하는 재료에 따라 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색으로 할 수 있다. 또한 발광 디바이스(150)에 마이크로캐비티 구조를 부여함으로써 색 순도를 더 높일 수 있다.
백색광을 방출하는 발광 디바이스는 발광층에 2종류 이상의 발광 물질을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 2개 이상의 발광 물질의 각 발광이 보색의 관계가 되는 발광 물질을 선택하면 좋다.
발광층은 R(적색), G(녹색), B(청색), Y(황색), 및 O(주황색)의 발광색 중에서 선택된 2개 이상의 발광 물질을 포함하는 것이 바람직하다. 또는 발광 물질을 2개 이상 갖고, 각 발광 물질의 발광은 R, G, 및 B 중에서 선택된 2개 이상의 색의 스펙트럼 성분을 포함하는 것이 바람직하다.
또한 도 17에 나타낸 바와 같이, 상이한 색의 발광 디바이스 간에서 2개의 EL층 사이에 틈이 있다. 이와 같이 EL층(141a) 및 EL층(141b)이 서로 접하지 않도록 제공되는 것이 바람직하다. 이로써 인접한 2개의 EL층을 통하여 전류가 흘러, 의도치 않은 발광이 발생되는 것(크로스토크라고도 함)을 적합하게 방지할 수 있다. 그러므로 명암비를 높일 수 있고, 표시 품질이 높은 표시 장치를 실현할 수 있다.
EL층(141a) 및 EL층(141b)의 형성 방법으로서는, 예를 들어 포토리소그래피법을 사용한 방법을 들 수 있다. 예를 들어 EL층(141a) 및 EL층(141b)이 되는 EL막을 절연체(111) 위 및 도전체(121) 위에 성막하고, 그 후에 포토리소그래피법에 의하여 상기 EL막을 패터닝함으로써, EL층(141a) 및 EL층(141b)을 형성할 수 있다. 또한 상기 EL막 위에 도전체(122)를 형성하여 그 후에 포토리소그래피법에 의하여 도전체(122)도 포함하여 상기 EL막을 패터닝하여, EL층(141a) 및 EL층(141b)을 형성하여도 좋다. 또한 이 경우 EL층(141a) 및 EL층(141b) 각각의 구조는 같게 된다. 그러므로 이 형성 방법이 사용된 표시 장치(100)로 컬러 표시를 수행하고자 하는 경우, EL층(141a) 및 EL층(141b) 각각을 포함하는 발광 디바이스(150a) 및 발광 디바이스(150b)를 백색의 발광을 나타내는 발광 디바이스로 하고, 표시 장치(100)를 상기 발광 디바이스로부터의 광을 착색층(컬러 필터)을 통하여 외부로 사출하는 구성으로 하면 좋다.
또한 EL층(141a) 및 EL층(141b)의 형성 방법으로서는, EL층(141a)이 되는 EL막을 절연체(111) 위 및 도전체(121) 위에 한 번 성막하고, 그 후 포토리소그래피법에 의하여 EL층(141a)을 형성한다. 그리고 같은 방법으로 EL층(141b)을 소정의 영역에 형성한다. 이 방법을 사용함으로써, EL층(141a) 및 EL층(141b) 각각을 다른 구성으로 할 수 있기 때문에, 표시 장치(100)를 SBS 구조로 할 수 있다.
또한 상술한 방법에 의하여, 인접한 화소와 화소 간의 거리를 짧게 할 수 있다. 이에 의하여, 표시부에 포함되는 화소의 개수를 늘릴 수 있기 때문에, 표시 장치의 해상도를 높일 수 있다. 또한 예를 들어 인접한 화소와 화소 간의 거리는 5μm 이하가 바람직하고, 1μm 이하가 더 바람직하다.
상술한 방법에 의하여, 도 17의 표시 장치(100)를 구성함으로써, 해상도가 바람직하게는 1000ppi 이상, 더 바람직하게는 3000ppi 이상, 더욱 바람직하게는 5000ppi 이상인 표시 장치를 실현할 수 있다.
또한 EL층(141a) 및 EL층(141b)의 형성 방법으로서는, 포토리소그래피법 이외에, 나노 임프린트법, 또는 리프트 오프법을 사용하여도 좋다. 또한 메탈 마스크로서 차폐 마스크를 사용한 성막 방법에 의하여, 섬 형상의 박막을 직접 형성하여도 좋다.
절연체(111) 위, EL층(141a) 위, 및 EL층(141b) 위에는, 도전체(122)가 제공되어 있다. 또한 도전체(122) 위에 절연체(113)가 제공되어 있다.
도전체(122)는, 예를 들어 발광 디바이스(150a) 및 발광 디바이스(150b) 각각의 공통 전극으로서 기능한다. 또한 발광 디바이스(150)로부터의 발광을 표시 장치(100) 위쪽으로 사출할 수 있도록, 도전체(122)는 투광성을 갖는 도전 재료를 갖는 것이 바람직하다.
도전체(122)로서는 도전성이 높고 투광성 및 광 반사성을 갖는 재료(반투과 반반사 전극이라고 불리는 경우가 있음)인 것이 바람직하다. 도전체(122)로서는 예를 들어 은과 마그네슘의 합금 또는 인듐 주석 산화물을 적용할 수 있다.
절연체(113)는 예를 들어 발광 디바이스(150a) 및 발광 디바이스(150b)를 보호하는 패시베이션막으로서 기능한다. 그러므로 절연체(113)는 예를 들어 물의 침입을 방지하는 재료를 사용하여 형성되는 것이 바람직하다. 절연체(113)로서는 예를 들어 절연체(111)에 적용할 수 있는 재료를 사용할 수 있다. 구체적으로는 산화 알루미늄, 질화 실리콘, 또는 질화산화 실리콘을 사용할 수 있다.
절연체(113) 위에는 수지층(161)이 제공되어 있다. 또한 수지층(161) 위에는 기판(102)이 제공되어 있다.
기판(102)으로서는, 예를 들어 투광성을 갖는 기판을 적용하는 것이 바람직하다. 기판(102)에 투광성을 갖는 기판을 사용하면, 발광 디바이스(150a) 및 발광 디바이스(150b)로부터 방출되는 광을 기판(102) 위쪽으로 사출할 수 있다.
또한 본 발명의 일 형태의 표시 장치는 도 17에 나타낸 표시 장치(100)의 구성에 한정되지 않는다. 본 발명의 일 형태의 표시 장치의 구성은 과제를 해결하기만 하면 적절히 변경되어도 좋다.
예를 들어 도 17의 표시 장치(100)의 화소층(PXAL)에 포함되는 트랜지스터(200)는 채널 형성 영역에 금속 산화물을 갖는 트랜지스터(이하, OS 트랜지스터라고 부름)로 하여도 좋다. 도 19에 나타낸 표시 장치(100)는 도 17의 표시 장치(100)의 회로층(SICL) 및 배선층(LINL) 위쪽에 트랜지스터(200)를 대신하는 트랜지스터(500)(OS 트랜지스터) 및 발광 디바이스(150)가 제공된 구성을 갖는다.
도 19에서, 트랜지스터(500)는 절연체(512) 위에 제공되어 있다. 절연체(512)는 절연체(364) 및 도전체(366) 위쪽에 제공되어 있고, 절연체(512)에는 산소 및 수소에 대한 배리어성이 있는 물질을 사용하는 것이 바람직하다. 구체적으로는, 절연체(512)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 또는 질화 알루미늄을 사용하면 좋다.
수소에 대한 배리어성을 갖는 막에는, 예를 들어 CVD법으로 형성한 질화 실리콘을 사용할 수 있다. 여기서, 트랜지스터(500)와 같은 산화물 반도체를 갖는 반도체 소자로 수소가 확산됨으로써 상기 반도체 소자의 특성이 저하되는 경우가 있다. 따라서, 트랜지스터(500)와 트랜지스터(300) 사이에 수소의 확산을 억제하는 막을 사용하는 것이 바람직하다. 수소의 확산을 억제하는 막이란, 구체적으로는 수소의 이탈량이 적은 막이다.
또한 예를 들어 절연체(512)에는 절연체(320)와 같은 재료를 사용할 수 있다. 또한 이들 절연체에 유전율이 비교적 낮은 재료를 적용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(512)로서 산화 실리콘막 또는 산화질화 실리콘막을 사용할 수 있다.
여기서, 트랜지스터(500)에 대하여 자세히 설명한다. 도 20의 (A) 및 (B)는 OS 트랜지스터인 트랜지스터(500)의 구성의 일례이다. 또한 도 20의 (A)는 OS 트랜지스터의 채널 길이 방향의 단면도이고, 도 20의 (B)는 OS 트랜지스터의 채널 폭 방향의 단면도이다.
또한 도 20의 (A) 및 (B)에 나타낸 바와 같이, 절연체(512) 위에는 절연체(514) 및 절연체(516)가 형성되어 있다.
절연체(514)로서는, 기판(310) 또는 절연체(512) 아래쪽의 회로 소자 등이 제공되는 영역 등으로부터 트랜지스터(500)가 제공되는 영역으로 수소, 불순물이 확산되지 않도록 하는 배리어성을 갖는 막을 사용하는 것이 바람직하다. 따라서 절연체(514)에는 예를 들어 CVD법으로 형성한 질화 실리콘을 사용할 수 있다.
또한 절연체(516)로서는 예를 들어 절연체(512)와 같은 재료를 사용할 수 있다.
도 20의 (A) 및 (B)에 나타낸 바와 같이, 트랜지스터(500)는 절연체(514) 위의 절연체(516)와, 절연체(514) 또는 절연체(516)에 매립되도록 배치된 도전체(503)(도전체(503a) 및 도전체(503b))와, 절연체(516) 위 및 도전체(503) 위의 절연체(522)와, 절연체(522) 위의 절연체(524)와, 절연체(524) 위의 산화물(530a)과, 산화물(530a) 위의 산화물(530b)과, 산화물(530b) 위의 도전체(542a)와, 도전체(542a) 위의 절연체(571a)와, 산화물(530b) 위의 도전체(542b)와, 도전체(542b) 위의 절연체(571b)와, 산화물(530b) 위의 절연체(552)와, 절연체(552) 위의 절연체(550)와, 절연체(550) 위의 절연체(554)와, 절연체(554) 위에 위치하고 산화물(530b)의 일부와 중첩되는 도전체(560)(도전체(560a) 및 도전체(560b))와, 절연체(522), 절연체(524), 산화물(530a), 산화물(530b), 도전체(542a), 도전체(542b), 절연체(571a), 및 절연체(571b) 위에 배치되는 절연체(544)를 갖는다. 여기서 도 20의 (A) 및 (B)에 나타낸 바와 같이, 절연체(552)는 절연체(522)의 상면, 절연체(524)의 측면, 산화물(530a)의 측면, 산화물(530b)의 측면 및 상면, 도전체(542)의 측면, 절연체(571)의 측면, 절연체(544)의 측면, 절연체(580)의 측면, 및 절연체(550)의 하면과 접한다. 또한 도전체(560)의 상면은 절연체(554)의 상부, 절연체(550)의 상부, 절연체(552)의 상부, 및 절연체(580)의 상면과 높이가 실질적으로 일치하도록 배치된다. 또한 절연체(574)는 도전체(560)의 상면, 절연체(552)의 상부, 절연체(550)의 상부, 절연체(554)의 상부, 및 절연체(580)의 상면 중 적어도 어느 것의 일부와 접한다.
절연체(580) 및 절연체(544)에는 산화물(530b)에 도달하는 개구가 제공된다. 상기 개구 내에 절연체(552), 절연체(550), 절연체(554), 및 도전체(560)가 배치되어 있다. 또한 트랜지스터(500)의 채널 길이 방향에서, 절연체(571a)와 절연체(571b) 사이 및 도전체(542a)와 도전체(542b) 사이에 도전체(560), 절연체(552), 절연체(550), 및 절연체(554)가 제공되어 있다. 절연체(554)는 도전체(560)의 측면과 접하는 영역과 도전체(560)의 밑면과 접하는 영역을 포함한다.
산화물(530)은 절연체(524) 위에 배치된 산화물(530a)과, 산화물(530a) 위에 배치된 산화물(530b)을 갖는 것이 바람직하다. 산화물(530b) 아래에 산화물(530a)을 가짐으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로 불순물이 확산되는 것을 억제할 수 있다.
또한 트랜지스터(500)에서 산화물(530)은 산화물(530a)과 산화물(530b)의 2층이 적층된 구성을 갖지만, 본 발명은 이에 한정되지 않는다. 예를 들어 트랜지스터(500)는 산화물(530b)의 단층 구조 또는 3층 이상의 층의 적층 구조를 갖는 구성으로 할 수 있다. 또는 산화물(530a) 및 산화물(530b)이 각각 적층 구조를 갖는 구성으로 할 수 있다.
도전체(560)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하고, 도전체(503)는 제 2 게이트(백 게이트라고도 함) 전극으로서 기능한다. 또한 절연체(552), 절연체(550), 및 절연체(554)는 제 1 게이트 절연체로서 기능하고, 절연체(522) 및 절연체(524)는 제 2 게이트 절연체로서 기능한다. 또한 게이트 절연체를 게이트 절연층 또는 게이트 절연막이라고 부르는 경우도 있다. 또한 도전체(542a)는 소스 및 드레인 중 한쪽으로서 기능하고, 도전체(542b)는 소스 및 드레인 중 다른 쪽으로서 기능한다. 또한 산화물(530)에서 도전체(560)와 중첩되는 영역의 적어도 일부는 채널 형성 영역으로서 기능한다.
여기서, 도 20의 (A)에서의 채널 형성 영역 근방의 확대도를 도 21의 (A)에 나타내었다. 산화물(530b)에 산소가 공급됨으로써, 도전체(542a)와 도전체(542b) 사이의 영역에 채널 형성 영역이 형성된다. 따라서 도 21의 (A)에 나타낸 바와 같이, 산화물(530b)은 트랜지스터(500)의 채널 형성 영역으로서 기능하는 영역(530bc)과, 영역(530bc)을 사이에 두고 제공되고 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)을 갖는다. 영역(530bc)은 적어도 일부가 도전체(560)와 중첩되어 있다. 바꿔 말하면, 영역(530bc)은 도전체(542a)와 도전체(542b) 사이의 영역에 제공되어 있다. 영역(530ba)은 도전체(542a)와 중첩되어 제공되고, 영역(530bb)은 도전체(542b)와 중첩되어 제공되어 있다.
채널 형성 영역으로서 기능하는 영역(530bc)은 영역(530ba) 및 영역(530bb)보다 산소 결손(본 명세서 등에서는 금속 산화물 내의 산소 결손을 VO(oxygen vacancy)라고 부르는 경우가 있음)이 적거나 불순물 농도가 낮기 때문에, 캐리어 농도가 낮고 저항이 높은 영역이다. 따라서 영역(530bc)은 i형(진성) 또는 실질적으로 i형이라고 할 수 있다.
금속 산화물을 사용한 트랜지스터는 금속 산화물 내의 채널이 형성되는 영역에 불순물 또는 산소 결손(VO)이 존재하면 전기 특성이 변동되기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한 산소 결손(VO) 근방의 수소가 산소 결손(VO)에 들어가 결함(이하, VOH라고 부르는 경우가 있음)을 형성하여, 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 특성)을 갖기 쉽다. 따라서 산화물 반도체 내의 채널이 형성되는 영역에서는 불순물, 산소 결손, 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다.
또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)은 산소 결손(VO)이 많거나, 수소, 질소, 및 금속 원소와 같은 불순물의 농도가 높다. 그러므로 영역(530ba) 및 영역(530bb)은 캐리어 농도가 증가되어 저항이 감소된 영역이라고 할 수 있다. 즉 영역(530ba) 및 영역(530bb)은 영역(530bc)보다 캐리어 농도가 높고 저항이 낮은 n형 영역이다.
여기서, 채널 형성 영역으로서 기능하는 영역(530bc)의 캐리어 농도는 1×1018cm-3 이하인 것이 바람직하고, 1×1017cm-3 미만인 것이 더 바람직하고, 1×1016cm-3 미만인 것이 더 바람직하고, 1×1013cm-3 미만인 것이 더 바람직하고, 1×1012cm-3 미만인 것이 더 바람직하다. 또한 채널 형성 영역으로서 기능하는 영역(530bc)의 캐리어 농도의 하한값은 특별히 한정되지 않고, 예를 들어 1×10-9cm-3로 할 수 있다.
또한 캐리어 농도가 영역(530ba) 및 영역(530bb)의 캐리어 농도와 동등하거나 이보다 낮으며, 영역(530bc)의 캐리어 농도와 동등하거나 이보다 높은 영역이 영역(530bc)과 영역(530ba) 또는 영역(530bb) 사이에 형성되어 있어도 좋다. 즉 상기 영역은 영역(530bc)과 영역(530ba) 또는 영역(530bb)의 접합 영역으로서 기능한다. 상기 접합 영역에서는 수소 농도가 영역(530ba) 및 영역(530bb)의 수소 농도와 동등하거나 이보다 낮으며, 영역(530bc)의 수소 농도와 동등하거나 이보다 높은 경우가 있다. 또한 상기 접합 영역에서는 산소 결손이 영역(530ba) 및 영역(530bb)의 산소 결손과 동등하거나 이보다 적으며, 영역(530bc)의 산소 결손과 동등하거나 이보다 많은 경우가 있다.
또한 도 21의 (A)에는 영역(530ba), 영역(530bb), 및 영역(530bc)이 산화물(530b)에 형성되는 예를 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 상기 각 영역은 산화물(530b)뿐만 아니라 산화물(530a)에도 형성되어도 좋다.
또한 산화물(530)에서는, 각 영역의 경계를 명확하게 검출하기가 어려운 경우가 있다. 각 영역 내에서 검출되는 금속 원소, 그리고 수소 및 질소와 같은 불순물 원소의 농도는 영역마다 단계적으로 변화되는 것에 한정되지 않고, 각 영역 내에서도 연속적으로 변화되어도 좋다. 즉 채널 형성 영역에 가까운 영역일수록 금속 원소, 그리고 수소 및 질소와 같은 불순물 원소의 농도가 감소되면 좋다.
트랜지스터(500)에서는, 채널 형성 영역을 포함하는 산화물(530)(산화물(530a) 및 산화물(530b))로서, 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다.
또한 반도체로서 기능하는 금속 산화물은 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상인 것이 바람직하다. 이와 같이, 밴드 갭이 큰 금속 산화물을 사용함으로써, 트랜지스터의 오프 전류를 감소시킬 수 있다.
산화물(530)로서는, 예를 들어 인듐, 원소 M, 및 아연을 갖는 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 구리, 바나듐, 베릴륨, 붕소, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 중에서 선택된 1종류 또는 복수 종류)을 사용하는 것이 좋다. 또한 산화물(530)로서 In-Ga 산화물, In-Zn 산화물, 또는 인듐 산화물을 사용하여도 좋다.
여기서, 산화물(530b)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비는 산화물(530a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
이와 같이, 산화물(530b) 아래에 산화물(530a)을 배치함으로써, 산화물(530a)보다 아래쪽에 형성된 구조물로부터 산화물(530b)로 불순물 및 산소가 확산되는 것을 억제할 수 있다.
또한 산화물(530a) 및 산화물(530b)이 산소 이외에 공통의 원소를 가짐으로써(주성분으로 함으로써), 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있기 때문에, 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아 높은 온 전류를 얻을 수 있다.
산화물 반도체를 사용한 트랜지스터는 산화물 반도체 내의 채널이 형성되는 영역에 불순물 및 산소 결손이 존재하면 전기 특성이 변동되기 쉬워 신뢰성이 떨어지는 경우가 있다. 또한 산소 결손 근방의 수소가, 산소 결손에 수소가 들어간 결함(이하, VOH라고 부르는 경우가 있음)을 형성하여 캐리어가 되는 전자를 생성하는 경우가 있다. 그러므로 산화물 반도체 내의 채널이 형성되는 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성(게이트 전극에 전압을 인가하지 않아도 채널이 존재하고, 트랜지스터에 전류가 흐르는 특성)을 갖기 쉽다. 따라서 산화물 반도체 내의 채널이 형성되는 영역에서는 불순물, 산소 결손, 및 VOH는 가능한 한 저감되어 있는 것이 바람직하다. 바꿔 말하면, 산화물 반도체 내의 채널이 형성되는 영역은 캐리어 농도가 감소되고, i형(진성화) 또는 실질적으로 i형인 것이 바람직하다.
한편 가열에 의하여 이탈되는 산소(이하, 과잉 산소라고 부르는 경우가 있음)를 포함한 절연체를 산화물 반도체 근방에 제공하고 열처리를 수행함으로써, 상기 절연체로부터 산화물 반도체에 산소를 공급하여 산소 결손 및 VOH를 저감할 수 있다. 다만 소스 영역 또는 드레인 영역에 과잉량의 산소가 공급되면, 트랜지스터(500)의 온 전류의 저하 또는 전계 효과 이동도의 저하가 일어날 우려가 있다. 또한 소스 영역 또는 드레인 영역에 공급되는 산소의 양의 편차가 기판면 내에서 생김으로써, 트랜지스터를 포함한 반도체 장치의 특성에 편차가 생긴다.
따라서 산화물 반도체 내에서 채널 형성 영역으로서 기능하는 영역(530bc)은 캐리어 농도가 감소되고, i형 또는 실질적으로 i형인 것이 바람직하지만, 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)은 캐리어 농도가 높고, n형인 것이 바람직하다. 즉 산화물 반도체의 영역(530bc)의 산소 결손 및 VOH를 저감하고, 영역(530ba) 및 영역(530bb)에 과잉량의 산소가 공급되지 않도록 하는 것이 바람직하다.
그러므로 본 실시형태에서는 산화물(530b) 위에 도전체(542a) 및 도전체(542b)를 제공한 상태로, 산소를 포함한 분위기에서 마이크로파 처리를 수행하여, 영역(530bc)의 산소 결손 및 VOH를 저감한다. 여기서, 마이크로파 처리란, 예를 들어 마이크로파를 사용하여 고밀도 플라스마를 발생시키는 전원을 갖는 장치를 사용한 처리를 말한다.
산소를 포함한 분위기에서 마이크로파 처리를 수행함으로써, 마이크로파 또는 RF 등의 고주파를 사용하여 산소 가스를 플라스마화하고, 상기 산소 플라스마를 작용시킬 수 있다. 이때 마이크로파 또는 RF 등의 고주파를 영역(530bc)에 조사할 수도 있다. 플라스마 또는 마이크로파의 작용에 의하여, 영역(530bc)의 VOH를 분단하고, 수소(H)를 영역(530bc)에서 제거하고, 산소 결손(VO)을 산소로 보전(補塡)할 수 있다. 즉 영역(530bc)에서 "VOH→H+VO"라는 반응이 일어나, 영역(530bc)의 수소 농도를 감소시킬 수 있다. 따라서 영역(530bc) 내의 산소 결손 및 VOH를 저감하여 캐리어 농도를 감소시킬 수 있다.
또한 산소를 포함한 분위기에서 마이크로파 처리를 수행하는 경우, 마이크로파 또는 RF 등의 고주파, 산소 플라스마 등은 도전체(542a) 및 도전체(542b)에 의하여 차폐되므로, 영역(530ba) 및 영역(530bb)에는 작용되지 않는다. 또한 산소 플라스마의 작용은 산화물(530b) 및 도전체(542)를 덮어 제공된 절연체(571) 및 절연체(580)에 의하여 저감할 수 있다. 이에 의하여, 마이크로파 처리를 수행하는 경우에 영역(530ba) 및 영역(530bb)에서 VOH가 저감되지 않고 과잉량의 산소가 공급되지 않기 때문에, 캐리어 농도가 감소되는 것을 방지할 수 있다.
또한 절연체(552)가 되는 절연막의 성막 후 또는 절연체(550)가 되는 절연막의 성막 후에, 산소를 포함한 분위기에서 마이크로파 처리를 수행하는 것이 바람직하다. 이와 같이 절연체(552) 또는 절연체(550)를 통하여 산소를 포함한 분위기에서 마이크로파 처리를 수행함으로써, 영역(530bc) 내에 산소를 효율적으로 주입할 수 있다. 또한 절연체(552)를 도전체(542)의 측면 및 영역(530bc)의 표면과 접하도록 배치함으로써, 영역(530bc)에 필요 이상의 산소가 주입되는 것을 억제하여, 도전체(542)의 측면이 산화되는 것을 억제할 수 있다. 또한 절연체(550)가 되는 절연막의 성막 시에 도전체(542)의 측면이 산화되는 것을 억제할 수 있다.
또한 영역(530bc) 내에 주입되는 산소는 산소 원자, 산소 분자, 산소 라디칼(O 라디칼이라고도 하고, 홀전자(unpaired electron)를 갖는 원자 또는 분자, 혹은 이온임) 등의 다양한 형태를 갖는다. 또한 영역(530bc) 내에 주입되는 산소는 상술한 형태 중 어느 하나 또는 복수를 갖는 것이 바람직하고, 특히 산소 라디칼인 것이 적합하다. 또한 절연체(552) 및 절연체(550)의 막질을 향상시킬 수 있기 때문에, 트랜지스터(500)의 신뢰성이 향상된다.
이러한 식으로, 산화물 반도체의 영역(530bc)에서 산소 결손 및 VOH를 선택적으로 제거하여, 영역(530bc)을 i형 또는 실질적으로 i형으로 할 수 있다. 또한 소스 영역 또는 드레인 영역으로서 기능하는 영역(530ba) 및 영역(530bb)에 과잉량의 산소가 공급되는 것을 억제하여, 마이크로파 처리를 수행하기 전의 n형 영역의 상태를 유지할 수 있다. 이에 의하여, 트랜지스터(500)의 전기 특성의 변동이 억제되므로, 기판면 내에서의 트랜지스터(500)의 전기 특성의 편차를 줄일 수 있다.
상기 구성으로 함으로써, 트랜지스터 특성의 편차가 적은 반도체 장치(또는 표시 장치)를 제공할 수 있다. 또한 신뢰성이 양호한 반도체 장치(또는 표시 장치)를 제공할 수 있다. 또한 전기 특성이 양호한 반도체 장치(또는 표시 장치)를 제공할 수 있다.
또한 도 20의 (B)에 나타낸 바와 같이, 트랜지스터(500)의 채널 폭 방향의 단면에서 보았을 때, 산화물(530b)의 측면과 산화물(530b)의 상면 사이에 만곡면을 가져도 좋다. 즉 상기 측면의 단부와 상기 상면의 단부는 만곡되어도 좋다(이하, 라운드 형상이라고도 함).
상기 만곡면의 곡률 반경은 0nm보다 크고, 도전체(542)와 중첩되는 영역에서의 산화물(530b)의 막 두께보다 작거나 상기 만곡면을 갖지 않는 영역의 길이의 절반보다 작은 것이 바람직하다. 상기 만곡면의 곡률 반경은 구체적으로 0nm보다 크고 20nm 이하, 바람직하게는 1nm 이상 15nm 이하, 더 바람직하게는 2nm 이상 10nm 이하로 한다. 이와 같은 형상으로 함으로써, 산화물(530b)에 대한 절연체(552), 절연체(550), 절연체(554), 및 도전체(560)의 피복성을 높일 수 있다.
산화물(530)은 화학 조성이 다른 복수의 산화물층의 적층 구조를 갖는 것이 바람직하다. 구체적으로는, 산화물(530a)로서 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비가 산화물(530b)로서 사용하는 금속 산화물에서의 주성분인 금속 원소에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530a)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비가 산화물(530b)로서 사용하는 금속 산화물에서의 In에 대한 원소 M의 원자수비보다 높은 것이 바람직하다. 또한 산화물(530b)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비가 산화물(530a)로서 사용하는 금속 산화물에서의 원소 M에 대한 In의 원자수비보다 높은 것이 바람직하다.
여기서, 산화물(530a)과 산화물(530b)의 접합부에서 전도대 하단은 완만하게 변화된다. 바꿔 말하면, 산화물(530a)과 산화물(530b)의 접합부에서의 전도대 하단은 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 산화물(530a)과 산화물(530b)의 계면에 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는, 산화물(530a)과 산화물(530b)이 산소 이외에 공통의 원소를 주성분으로서 가짐으로써, 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 산화물(530b)이 In-M-Zn 산화물인 경우, 산화물(530a)로서 In-M-Zn 산화물, M-Zn 산화물, 원소 M의 산화물, In-Zn 산화물, 또는 인듐 산화물을 사용하여도 좋다.
구체적으로는 산화물(530a)로서, In:M:Zn=1:3:4[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=1:1:0.5[원자수비] 또는 그 근방의 조성을 갖는 금속 산화물을 사용하면 좋다. 또한 산화물(530b)로서, In:M:Zn=1:1:1[원자수비] 또는 그 근방의 조성, 혹은 In:M:Zn=4:2:3[원자수비] 또는 그 근방의 조성을 갖는 금속 산화물을 사용하면 좋다. 또한 근방의 조성이란, 원하는 원자수비의 ±30%의 범위를 포함한 것이다. 또한 원소 M으로서 갈륨을 사용하는 것이 바람직하다.
또한 금속 산화물을 스퍼터링법으로 성막하는 경우, 상기 원자수비는 성막된 금속 산화물의 원자수비에 한정되지 않고, 금속 산화물의 성막에 사용하는 스퍼터링 타깃의 원자수비이어도 좋다.
또한 도 20의 (A) 등에 나타낸 바와 같이, 산화물(530)의 상면 및 측면과 접하여 산화 알루미늄 등으로 형성되는 절연체(552)를 제공함으로써, 산화물(530)과 절연체(552)의 계면 및 그 근방에 산화물(530)에 포함되는 인듐이 편재되는 경우가 있다. 이 경우, 산화물(530)의 표면 근방이 인듐 산화물 또는 In-Zn 산화물과 비슷한 원자수비를 갖는다. 이와 같이 산화물(530), 특히 산화물(530b)의 표면 근방의 인듐의 원자수비가 높아짐으로써, 트랜지스터(500)의 전계 효과 이동도를 향상시킬 수 있다.
산화물(530a) 및 산화물(530b)을 상술한 구성으로 함으로써, 산화물(530a)과 산화물(530b)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(500)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581) 중에서 선택된 하나 이상은 물 및 수소와 같은 불순물이 기판 측으로부터 또는 트랜지스터(500) 위쪽으로부터 트랜지스터(500)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581) 중에서 선택된 하나 이상에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(예를 들어 N2O, NO, 및 NO2 등), 및 구리 원자와 같은 불순물의 확산을 억제하는 기능을 갖는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 중 한쪽 또는 양쪽)의 확산을 억제하는 기능을 갖는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)로서는 물 및 수소와 같은 불순물과 산소의 확산을 억제하는 기능을 갖는 절연체를 사용하는 것이 바람직하고, 예를 들어 산화 알루미늄, 산화 마그네슘, 산화 하프늄, 산화 갈륨, 인듐-갈륨-아연 산화물, 질화 실리콘, 또는 질화산화 실리콘을 사용할 수 있다. 예를 들어 절연체(512), 절연체(544), 및 절연체(576)에, 보다 수소 배리어성이 높은 질화 실리콘 등을 사용하는 것이 바람직하다. 또한 예를 들어 절연체(514), 절연체(571), 절연체(574), 및 절연체(581)에, 수소를 포획 및 고착하는 기능이 높은 산화 알루미늄 또는 산화 마그네슘 등을 사용하는 것이 바람직하다. 이에 의하여, 물 및 수소와 같은 불순물이 절연체(512) 및 절연체(514)를 통하여 기판 측으로부터 트랜지스터(500) 측으로 확산되는 것을 억제할 수 있다. 또는 물 및 수소와 같은 불순물이 절연체(581)보다 외측에 배치되어 있는 층간 절연막 등으로부터 트랜지스터(500) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(524) 등에 포함되는 산소가 절연체(512) 및 절연체(514)를 통하여 기판 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(580)에 포함되는 산소가 절연체(574)를 통하여 트랜지스터(500)보다 위쪽으로 확산되는 것을 억제할 수 있다. 이와 같이, 트랜지스터(500)를 물 및 수소와 같은 불순물과 산소의 확산을 억제하는 기능을 갖는 절연체(512), 절연체(514), 절연체(571), 절연체(544), 절연체(574), 절연체(576), 및 절연체(581)로 둘러싸는 구조로 하는 것이 바람직하다.
여기서 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)에 비정질 구조를 갖는 산화물을 사용하는 것이 바람직하다. 예를 들어 AlOx(x는 0보다 큰 임의의 수) 또는 MgOy(y는 0보다 큰 임의의 수)의 금속 산화물을 사용하는 것이 바람직하다. 이와 같은 비정질 구조를 갖는 금속 산화물에서는, 산소 원자가 댕글링 본드(dangling bond)를 갖고, 상기 댕글링 본드로 수소를 포획 또는 고착하는 성질을 갖는 경우가 있다. 이와 같은 비정질 구조를 갖는 금속 산화물을 트랜지스터(500)의 구성 요소로서 사용하거나 트랜지스터(500)의 주위에 제공함으로써, 트랜지스터(500)에 포함되는 수소 또는 트랜지스터(500)의 주위에 존재하는 수소를 포획 또는 고착할 수 있다. 특히 트랜지스터(500)의 채널 형성 영역에 포함되는 수소를 포획 또는 고착하는 것이 바람직하다. 비정질 구조를 갖는 금속 산화물을 트랜지스터(500)의 구성 요소로서 사용하거나 트랜지스터(500)의 주위에 제공함으로써, 특성이 양호하고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
또한 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)는 비정질 구조를 갖는 것이 바람직하지만, 일부에 다결정 구조의 영역이 형성되어 있어도 좋다. 또한 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)는 비정질 구조의 층과 다결정 구조의 층이 적층된 다층 구조를 가져도 좋다. 예를 들어 비정질 구조의 층 위에 다결정 구조의 층이 형성된 적층 구조이어도 좋다.
절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)의 성막은 예를 들어 스퍼터링법을 사용하여 수행하면 좋다. 스퍼터링법은 수소를 포함한 분자를 성막 가스에 사용하지 않아도 되기 때문에, 절연체(512), 절연체(514), 절연체(544), 절연체(571), 절연체(574), 절연체(576), 및 절연체(581)의 수소 농도를 감소시킬 수 있다. 또한 성막 방법은 스퍼터링법에 한정되지 않고, 화학 기상 성장(CVD)법, 분자선 에피택시(MBE)법, 펄스 레이저 퇴적(PLD)법, 원자층 퇴적(ALD(Atomic Layer Deposition))법을 적절히 사용하여도 좋다.
또한 절연체(512), 절연체(544), 및 절연체(576)의 저항률을 낮추는 것이 바람직한 경우가 있다. 예를 들어 절연체(512), 절연체(544), 및 절연체(576)의 저항률을 대략 1×1013Ωcm로 함으로써, 반도체 장치 제작 공정의 플라스마 등을 사용하는 처리에서 절연체(512), 절연체(544), 및 절연체(576)가 도전체(503), 도전체(542), 및 도전체(560)의 차지 업을 완화할 수 있는 경우가 있다. 절연체(512), 절연체(544), 및 절연체(576)의 저항률은 바람직하게는 1×1010Ωcm 이상 1×1015Ωcm 이하로 한다.
또한 절연체(516), 절연체(574), 절연체(580), 및 절연체(581)는 절연체(514)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 예를 들어 절연체(516), 절연체(580), 및 절연체(581)에는 산화 실리콘 또는 산화질화 실리콘을 사용할 수 있다. 또한 예를 들어 절연체(516), 절연체(580), 및 절연체(581)에는 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소와 질소를 첨가한 산화 실리콘, 또는 공공(空孔)을 갖는 산화 실리콘을 사용할 수 있다.
또한 절연체(581)는 일례로서 층간막, 또는 평탄화막으로서 기능하는 절연체인 것이 바람직하다.
도전체(503)는 산화물(530) 및 도전체(560)와 중첩되도록 배치된다. 여기서 도전체(503)는 절연체(516)에 형성된 개구에 매립되어 제공되는 것이 바람직하다. 또한 도전체(503)의 일부가 절연체(514)에 매립되는 경우가 있다.
도전체(503)는 도전체(503a) 및 도전체(503b)를 포함한다. 도전체(503a)는 상기 개구의 밑면 및 측벽과 접하여 제공된다. 도전체(503b)는 도전체(503a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(503b)의 상부의 높이는 도전체(503a)의 상부의 높이 및 절연체(516)의 상부의 높이와 실질적으로 일치한다.
여기서 도전체(503a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(예를 들어 N2O, NO, 및 NO2), 구리 원자와 같은 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 중에서 선택된 하나 이상)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
도전체(503a)에 수소의 확산을 저감하는 기능을 갖는 도전성 재료를 사용함으로써, 도전체(503b)에 포함되는 수소와 같은 불순물이 절연체(524)를 통하여 산화물(530)로 확산되는 것을 방지할 수 있다. 또한 도전체(503a)에 산소의 확산을 억제하는 기능을 갖는 도전성 재료를 사용함으로써, 도전체(503b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄을 사용하는 것이 바람직하다. 따라서 도전체(503a)는 상기 도전성 재료의 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(503a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(503b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(503b)에는 텅스텐을 사용하면 좋다.
도전체(503)는 제 2 게이트 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(503)에 인가하는 전위를 도전체(560)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(500)의 문턱 전압(Vth)을 제어할 수 있다. 특히 도전체(503)에 음의 전위를 인가함으로써, 트랜지스터(500)의 Vth를 더 크게 하고, 오프 전류를 감소시킬 수 있다. 따라서 도전체(503)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다 도전체(560)에 인가하는 전위가 0V일 때의 드레인 전류를 감소시킬 수 있다.
또한 산화물(530)을 고순도 진성으로 하고 산화물(530)에서 불순물이 가능한 한 배제된 상태로 한 경우, 도전체(503) 및 도전체(560) 중 한쪽 또는 양쪽에 전위를 공급하지 않고, 트랜지스터(500)를 노멀리 오프로(트랜지스터(500)의 문턱 전압을 0V보다 크게) 하는 것을 기대할 수 있는 경우가 있다. 이 경우에는 도전체(560)와 도전체(503)를 접속하여 동일 전위가 공급되도록 하는 것이 적합하다.
또한 도전체(503)의 전기 저항률은 상기 도전체(503)에 인가하는 전위를 고려하여 설계되고, 도전체(503)의 막 두께는 상기 전기 저항률에 따라 설정된다. 또한 절연체(516)의 막 두께는 도전체(503)와 거의 같다. 여기서, 도전체(503)의 설계상 허용되는 범위에서 도전체(503) 및 절연체(516)의 막 두께를 얇게 하는 것이 바람직하다. 절연체(516)의 막 두께를 얇게 함으로써, 절연체(516) 내에 포함되는 수소와 같은 불순물의 절대량을 감소시킬 수 있기 때문에, 상기 불순물이 산화물(530)로 확산되는 것을 저감할 수 있다.
또한 도전체(503)는 상면에서 보았을 때 산화물(530)에서 도전체(542a) 및 도전체(542b)와 중첩되지 않는 영역의 크기보다 크게 제공되는 것이 좋다. 특히 도 20의 (B)에 나타낸 바와 같이, 도전체(503)는 산화물(530a) 및 산화물(530b)의 채널 폭 방향의 단부보다 외측의 영역으로도 연장되어 있는 것이 바람직하다. 즉 산화물(530)의 채널 폭 방향에서의 측면의 외측에서 도전체(503)와 도전체(560)는 절연체를 개재(介在)하여 중첩되어 있는 것이 바람직하다. 상기 구성을 가짐으로써, 제 1 게이트 전극으로서 기능하는 도전체(560)의 전계와 제 2 게이트 전극으로서 기능하는 도전체(503)의 전계에 의하여, 산화물(530)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 본 명세서에서는, 제 1 게이트 및 제 2 게이트의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 surrounded channel(S-channel) 구조라고 부른다.
또한 본 명세서 등에서 S-channel 구조의 트랜지스터란, 한 쌍의 게이트 전극 중 한쪽 및 다른 쪽의 전계에 의하여 채널 형성 영역을 전기적으로 둘러싸는 트랜지스터의 구조를 말한다. 또한 본 명세서 등에서 개시하는 S-channel 구조는 Fin형 구조 및 플레이너형 구조와는 다르다. S-channel 구조를 채용함으로써, 단채널 효과에 대한 내성을 높일 수 있고, 바꿔 말하면 단채널 효과가 발생하기 어려운 트랜지스터로 할 수 있다.
트랜지스터(500)를 노멀리 오프로 하고, 또한 상기 S-Channel 구조로 함으로써, 채널 형성 영역을 전기적으로 둘러쌀 수 있다. 그러므로 트랜지스터(500)를 GAA(Gate All Around) 구조 또는 LGAA(Lateral Gate All Around) 구조로 간주할 수도 있다. 트랜지스터(500)를 S-Channel 구조, GAA 구조, 또는 LGAA 구조로 함으로써, 산화물(530)과 게이트 절연막의 계면 또는 계면 근방에 형성되는 채널 형성 영역을 산화물(530)의 벌크 전체에 형성할 수 있다. 바꿔 말하면 트랜지스터(500)를 S-Channel 구조, GAA 구조, 또는 LGAA 구조로 함으로써, 캐리어 경로로서 벌크 전체를 사용하는 소위 Bulk-Flow형으로 할 수 있다. Bulk-Flow형의 트랜지스터 구조로 함으로써, 트랜지스터에 흐르는 전류 밀도를 향상시킬 수 있기 때문에, 트랜지스터의 온 전류의 향상 또는 트랜지스터의 전계 효과 이동도의 향상을 기대할 수 있다.
또한 도 20의 (B)에 나타낸 바와 같이, 도전체(503)는 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전체(503) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다. 또한 도전체(503)는 반드시 각 트랜지스터에 하나씩 제공될 필요는 없다. 예를 들어 도전체(503)를 복수의 트랜지스터로 공유하는 구성으로 하여도 좋다.
또한 트랜지스터(500)에서 도전체(503)는 도전체(503a)와 도전체(503b)가 적층된 구성을 갖지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(503)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다.
절연체(522) 및 절연체(524)는 게이트 절연체로서 기능한다.
절연체(522)는 수소(예를 들어 수소 원자 및 수소 분자 중 한쪽 또는 양쪽)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 또한 절연체(522)는 산소(예를 들어 산소 원자 및 산소 분자 중 한쪽 또는 양쪽)의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연체(522)는 절연체(524)보다 수소 및 산소 중 한쪽 또는 양쪽의 확산을 억제하는 기능을 갖는 것이 바람직하다.
절연체(522)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체로서는 산화 알루미늄, 산화 하프늄, 및 알루미늄과 하프늄을 포함한 산화물(하프늄 알루미네이트)을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(522)를 형성한 경우, 절연체(522)는 산화물(530)로부터 기판 측으로의 산소의 방출과, 트랜지스터(500)의 주변부로부터 산화물(530)로의 수소와 같은 불순물의 확산을 억제하는 층으로서 기능한다. 따라서 절연체(522)를 제공함으로써, 수소와 같은 불순물이 트랜지스터(500)의 내측으로 확산되는 것을 억제하고, 산화물(530) 내에 산소 결손이 생성되는 것을 억제할 수 있다. 또한 절연체(524) 또는 산화물(530)에 포함되는 산소와 도전체(503)가 반응하는 것을 억제할 수 있다.
또는 상기 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 또는 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 또한 절연체(522)로서는 이들 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층시킨 것을 사용하여도 좋다.
또한 절연체(522)로서는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄 등의 소위 high-k 재료를 포함한 절연체를 단층으로 또는 적층하여 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체가 박막화됨으로써 누설 전류 등의 문제가 발생하는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있다. 또한 절연체(522)에는 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST)와 같은 유전율이 높은 물질을 사용할 수 있는 경우도 있다.
산화물(530)과 접하는 절연체(524)에는, 예를 들어 산화 실리콘 또는 산화질화 실리콘을 적절히 사용하면 좋다.
또한 트랜지스터(500)의 제작 공정 중에서, 산화물(530)의 표면이 노출된 상태에서 가열 처리를 수행하는 것이 적합하다. 상기 가열 처리는 예를 들어 100℃ 이상 600℃ 이하, 바람직하게는 350℃ 이상 550℃ 이하에서 수행하면 좋다. 또한 가열 처리는 질소 가스 또는 불활성 가스 분위기, 혹은 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함한 분위기에서 수행한다. 예를 들어 가열 처리는 산소 분위기에서 수행하는 것이 바람직하다. 이로써, 산화물(530)에 산소를 공급하여 산소 결손(VO)을 저감할 수 있다. 또한 가열 처리는 감압 상태에서 수행하여도 좋다. 또는 가열 처리는 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행한 후에, 이탈된 산소를 보충하기 위하여 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함한 분위기에서 수행하여도 좋다. 또는 산화성 가스를 10ppm 이상, 1% 이상, 또는 10% 이상 포함한 분위기에서 가열 처리를 수행한 후에, 연속하여 질소 가스 또는 불활성 가스 분위기에서 가열 처리를 수행하여도 좋다.
또한 산화물(530)에 대하여 가산소화 처리를 수행함으로써, 공급된 산소에 의하여 산화물(530) 내의 산소 결손을 수복(修復)할 수 있고, 바꿔 말하면 "VO+O→null"이라는 반응을 촉진할 수 있다. 또한 산화물(530) 내에 잔존한 수소와 공급된 산소가 반응함으로써, 상기 수소를 H2O로서 제거(탈수화)할 수 있다. 이에 의하여, 산화물(530) 내에 잔존한 수소가 산소 결손과 재결합되어 VOH가 형성되는 것을 억제할 수 있다.
또한 절연체(522) 및 절연체(524)가 2층 이상의 적층 구조를 가져도 좋다. 이 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 또한 절연체(524)는 산화물(530a)과 중첩시켜 섬 형상으로 형성되어도 좋다. 이 경우, 절연체(544)가 절연체(524)의 측면 및 절연체(522)의 상면과 접하는 구성이 된다.
도전체(542a) 및 도전체(542b)는 산화물(530b)의 상면과 접하여 제공된다. 도전체(542a) 및 도전체(542b)는 각각 트랜지스터(500)의 소스 전극 또는 드레인 전극으로서 기능한다.
도전체(542)(도전체(542a) 및 도전체(542b))에는, 예를 들어 탄탈럼을 포함한 질화물, 타이타늄을 포함한 질화물, 몰리브데넘을 포함한 질화물, 텅스텐을 포함한 질화물, 탄탈럼과 알루미늄을 포함한 질화물, 타이타늄과 알루미늄을 포함한 질화물 등을 사용하는 것이 바람직하다. 본 발명의 일 형태에서는 탄탈럼을 포함한 질화물이 특히 바람직하다. 또한 예를 들어 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함한 산화물, 란타넘과 니켈을 포함한 산화물을 사용하여도 좋다. 이들 재료는 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
또한 산화물(530b) 등에 포함되는 수소가 도전체(542a) 또는 도전체(542b)로 확산되는 경우가 있다. 특히 도전체(542a) 및 도전체(542b)에 탄탈럼을 포함한 질화물을 사용함으로써, 산화물(530b)에 포함되는 수소는 도전체(542a) 또는 도전체(542b)로 확산되기 쉽고, 확산된 수소는 도전체(542a) 또는 도전체(542b)가 갖는 질소와 결합되는 경우가 있다. 즉 산화물(530b) 등에 포함되는 수소는 도전체(542a) 또는 도전체(542b)에 흡수되는 경우가 있다.
또한 도전체(542)의 측면과 도전체(542)의 상면 사이에 만곡면이 형성되지 않는 것이 바람직하다. 상기 만곡면이 형성되지 않는 도전체(542)로 함으로써, 채널 폭 방향의 단면에서의 도전체(542)의 단면적을 크게 할 수 있다. 이에 의하여, 도전체(542)의 도전율을 증가시켜, 트랜지스터(500)의 온 전류를 높일 수 있다.
절연체(571a)는 도전체(542a)의 상면과 접하여 제공되고, 절연체(571b)는 도전체(542b)의 상면과 접하여 제공되어 있다. 절연체(571)는 적어도 산소에 대한 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(571)는 산소의 확산을 억제하는 기능을 갖는 것이 바람직하다. 예를 들어 절연체(571)는 절연체(580)보다 산소의 확산을 억제하는 기능을 갖는 것이 바람직하다. 절연체(571)에는 예를 들어 질화 실리콘과 같은 실리콘을 포함한 질화물을 사용하면 좋다. 또한 절연체(571)는 수소와 같은 불순물을 포획하는 기능을 갖는 것이 바람직하다. 그 경우, 절연체(571)로서는, 비정질 구조를 갖는 금속 산화물, 예를 들어 산화 알루미늄 또는 산화 마그네슘과 같은 절연체를 사용하면 좋다. 특히, 절연체(571)에 비정질 구조를 갖는 산화 알루미늄 또는 비정질 구조의 산화 알루미늄을 사용함으로써, 수소를 더 효과적으로 포획 또는 고착할 수 있는 경우가 있기 때문에 바람직하다. 이에 의하여, 특성이 양호하고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
절연체(544)는 절연체(524), 산화물(530a), 산화물(530b), 도전체(542), 및 절연체(571)를 덮도록 제공된다. 절연체(544)는 수소를 포획 및 고착하는 기능을 갖는 것이 바람직하다. 그 경우, 절연체(544)로서는, 질화 실리콘, 또는 비정질 구조를 갖는 금속 산화물, 예를 들어 산화 알루미늄 또는 산화 마그네슘과 같은 절연체를 포함하는 것이 바람직하다. 또한 예를 들어 절연체(544)로서, 산화 알루미늄과, 상기 산화 알루미늄 위의 질화 실리콘의 적층막을 사용하여도 좋다.
상술한 바와 같은 절연체(571) 및 절연체(544)를 제공함으로써, 산소에 대한 배리어성을 갖는 절연체로 도전체(542)를 감쌀 수 있다. 즉 절연체(524) 및 절연체(580)에 포함되는 산소가 도전체(542)로 확산되는 것을 방지할 수 있다. 이에 의하여, 절연체(524) 및 절연체(580)에 포함되는 산소에 의하여 도전체(542)가 직접 산화되므로, 저항률이 증대되고 온 전류가 감소되는 것을 억제할 수 있다.
절연체(552)는 게이트 절연체의 일부로서 기능한다. 절연체(552)로서는 산소에 대한 배리어 절연막을 사용하는 것이 바람직하다. 절연체(552)로서는, 상술한 절연체(574)로서 사용할 수 있는 절연체를 사용하면 좋다. 절연체(552)로서는, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체에는 산화 알루미늄, 산화 하프늄, 알루미늄과 하프늄을 포함한 산화물(하프늄 알루미네이트), 예를 들어 하프늄과 실리콘을 포함한 산화물(하프늄 실리케이트)을 사용할 수 있다. 본 실시형태에서는 절연체(552)에 산화 알루미늄을 사용한다. 이 경우, 절연체(552)는 적어도 산소와 알루미늄을 갖는다.
도 20의 (B)에 나타낸 바와 같이, 절연체(552)는 산화물(530b)의 상면 및 측면, 산화물(530a)의 측면, 절연체(524)의 측면, 그리고 절연체(522)의 상면과 접하여 제공된다. 즉 산화물(530a), 산화물(530b), 및 절연체(524)에서 도전체(560)와 중첩되는 영역은 채널 폭 방향의 단면에서 절연체(552)로 덮여 있다. 이에 의하여, 열처리 등을 수행하였을 때, 산화물(530a) 및 산화물(530b)로부터 산소가 이탈되는 것을, 산소에 대한 배리어성을 갖는 절연체(552)로 막을 수 있다. 따라서 산화물(530a) 및 산화물(530b)에 산소 결손(Vo)이 형성되는 것을 저감할 수 있다. 이에 의하여, 영역(530bc)에 형성되는 산소 결손(Vo) 및 VOH를 저감할 수 있다. 따라서 트랜지스터(500)의 전기 특성을 양호하게 하고 신뢰성을 향상시킬 수 있다.
또한 반대로 절연체(580) 및 절연체(550) 등에 과잉량의 산소가 포함되어 있어도, 상기 산소가 산화물(530a) 및 산화물(530b)에 과잉으로 공급되는 것을 억제할 수 있다. 따라서 영역(530bc)을 통한 산소에 의하여 영역(530ba) 및 영역(530bb)이 과잉으로 산화되어 트랜지스터(500)의 온 전류가 감소되거나 전계 효과 이동도가 저하되는 것을 억제할 수 있다.
또한 도 20의 (A)에 나타낸 바와 같이, 절연체(552)는 도전체(542), 절연체(544), 절연체(571), 및 절연체(580) 각각의 측면과 접하여 제공된다. 따라서 도전체(542)의 측면이 산화되어 상기 측면에 산화막이 형성되는 것을 저감할 수 있다. 이에 의하여, 트랜지스터(500)의 온 전류가 감소되거나 전계 효과 이동도가 저하되는 것을 억제할 수 있다.
또한 절연체(552)는 절연체(554), 절연체(550), 및 도전체(560)와 함께, 절연체(580) 등에 형성된 개구에 제공될 필요가 있다. 트랜지스터(500)를 미세화하기 위하여, 절연체(552)의 막 두께는 얇은 것이 바람직하다. 절연체(552)의 막 두께는 0.1nm 이상, 0.5nm 이상, 또는 1.0nm 이상이며, 1.0nm 이하, 3.0nm 이하, 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다. 이 경우, 절연체(552)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다. 또한 절연체(552)의 막 두께는 절연체(550)의 막 두께보다 얇은 것이 바람직하다. 이 경우, 절연체(552)는 적어도 일부에서 절연체(550)보다 막 두께가 얇은 영역을 가지면 좋다.
절연체(552)를 상술한 바와 같이 얇은 막 두께로 성막하기 위해서는 ALD법을 사용하는 것이 바람직하다. ALD법은, 반응을 위한 제 1 원료 가스(예를 들어 전구체 또는 금속 전구체라고도 불리는 경우가 있음)와 제 2 원료 가스(예를 들어 반응제, 산화제, 또는 비금속 전구체라고도 불리는 경우가 있음)를 체임버에 번갈아 도입하고, 이들 원료 가스의 도입을 반복함으로써 성막을 수행하는 방법이다. ALD법은, 전구체 및 반응제의 반응을 열 에너지만으로 수행하는 열 ALD법, 플라스마 여기된 반응제를 사용하는 PEALD(Plasma Enhanced ALD)법 등이 있다. PEALD법에서는 플라스마를 이용함으로써 더 낮은 온도에서 성막을 할 수 있기 때문에 바람직한 경우가 있다.
ALD법에서는 원자의 성질인 자기 제어성을 이용하여 한 층씩 원자를 퇴적할 수 있기 때문에, 매우 얇게 성막이 가능하고, 종횡비가 높은 구조에 대한 성막이 가능하고, 핀홀과 같은 결함이 적은 성막이 가능하고, 피복성이 우수한 성막이 가능하고, 저온에서의 성막이 가능하다는 효과가 있다. 따라서 절연체(580)에 형성된 개구의 측면에 절연체(552)를 상술한 바와 같은 얇은 막 두께로 피복성 좋게 성막할 수 있다.
또한 ALD법에서 사용하는 전구체에는 탄소가 포함되는 경우가 있다. 그러므로 ALD법으로 제공된 막은 다른 성막법으로 제공된 막보다 탄소와 같은 불순물을 많이 포함하는 경우가 있다. 또한 불순물의 정량은 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry) 또는 X선 광전자 분광법(XPS: X-ray Photoelectron Spectroscopy)을 사용하여 수행할 수 있다.
절연체(550)는 게이트 절연체의 일부로서 기능한다. 절연체(550)는 절연체(552)의 상면과 접하여 배치되는 것이 바람직하다. 절연체(550)에는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소와 질소를 첨가한 산화 실리콘, 및 공공을 갖는 산화 실리콘을 사용할 수 있다. 특히 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이므로 바람직하다. 이 경우, 절연체(550)는 적어도 산소와 실리콘을 갖는다.
절연체(524)와 같이, 절연체(550)는 물 및 수소와 같은 불순물의 농도가 감소되어 있는 것이 바람직하다. 절연체(550)의 막 두께는 하한값이 1nm 또는 0.5nm이고, 상한값이 15nm 또는 20nm인 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다. 예를 들어 절연체(550)의 막 두께는 0.5nm 이상 20nm 이하가 바람직하고, 1nm 이상 15nm 이하가 바람직하다. 이 경우, 절연체(550)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다.
도 20의 (A) 및 (B) 등에서는 절연체(550)를 단층으로 한 구성을 나타내었지만, 본 발명은 이에 한정되지 않고, 2층 이상의 적층 구조로 하여도 좋다. 예를 들어 도 21의 (B)에 나타낸 바와 같이, 절연체(550)를 절연체(550a)와, 절연체(550a) 위의 절연체(550b)의 2층의 적층 구조로 하여도 좋다.
도 21의 (B)에 나타낸 바와 같이, 절연체(550)를 2층의 적층 구조로 하는 경우, 아래층인 절연체(550a)는 산소가 투과하기 쉬운 절연체를 사용하여 형성되고, 위층인 절연체(550b)는 산소의 확산을 억제하는 기능을 갖는 절연체를 사용하여 형성되는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(550a)에 포함되는 산소가 도전체(560)로 확산되는 것을 억제할 수 있다. 즉 산화물(530)에 공급하는 산소량의 감소를 억제할 수 있다. 또한 절연체(550a)에 포함되는 산소로 인한 도전체(560)의 산화를 억제할 수 있다. 예를 들어 절연체(550a)는 상술한 절연체(550)에 사용할 수 있는 재료를 사용하여 제공하고, 절연체(550b)로서는 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함한 절연체를 사용하는 것이 좋다. 상기 절연체로서는, 예를 들어 산화 알루미늄, 산화 하프늄, 알루미늄과 하프늄을 포함한 산화물(하프늄 알루미네이트), 또는 하프늄과 실리콘을 포함한 산화물(하프늄 실리케이트)을 들 수 있다. 본 실시형태에서는 절연체(550b)에 산화 하프늄을 사용한다. 이 경우, 절연체(550b)는 적어도 산소와 하프늄을 갖는다. 또한 절연체(550b)의 막 두께는 0.5nm 이상 또는 1.0nm 이상으로 하는 것이 바람직하고, 3.0nm 이하 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다. 이 경우, 절연체(550b)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다.
또한 절연체(550a)에 산화 실리콘 및 산화질화 실리콘을 사용하는 경우, 절연체(550b)에는 비유전율이 높은 high-k 재료인 절연성 재료를 사용하여도 좋다. 게이트 절연체를 절연체(550a)와 절연체(550b)의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지하면서 트랜지스터 동작 시에 인가되는 게이트 전위를 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)를 감소시킬 수 있다. 따라서 절연체(550)의 절연 내압을 높일 수 있다.
절연체(554)는 게이트 절연체의 일부로서 기능한다. 절연체(554)로서는 수소에 대한 배리어 절연막을 사용하는 것이 바람직하다. 이에 의하여, 도전체(560)에 포함되는 수소와 같은 불순물이 절연체(550) 및 산화물(530b)로 확산되는 것을 방지할 수 있다. 절연체(554)로서는, 상술한 절연체(576)로서 사용할 수 있는 절연체를 사용하면 좋다. 예를 들어 절연체(554)에는 PEALD법으로 성막한 질화 실리콘을 사용하면 좋다. 이 경우, 절연체(554)는 적어도 질소와 실리콘을 갖는다.
또한 절연체(554)는 산소에 대한 배리어성을 더 가져도 좋다. 이에 의하여, 절연체(550)에 포함되는 산소가 도전체(560)로 확산되는 것을 억제할 수 있다.
또한 절연체(554)는 절연체(552), 절연체(550), 및 도전체(560)와 함께, 절연체(580) 등에 형성된 개구에 제공될 필요가 있다. 트랜지스터(500)를 미세화하기 위하여, 절연체(554)의 막 두께는 얇은 것이 바람직하다. 절연체(554)의 막 두께는 0.1nm 이상, 0.5nm 이상, 또는 1.0nm 이상으로 하는 것이 바람직하고, 3.0nm 이하 또는 5.0nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다. 이 경우, 절연체(554)는 적어도 일부에서 상기와 같은 막 두께의 영역을 가지면 좋다. 또한 절연체(554)의 막 두께는 절연체(550)의 막 두께보다 얇은 것이 바람직하다. 이 경우, 절연체(554)는 적어도 일부에서 절연체(550)보다 막 두께가 얇은 영역을 가지면 좋다.
도전체(560)는 트랜지스터(500)의 제 1 게이트 전극으로서 기능한다. 도전체(560)는 도전체(560a)와, 도전체(560a) 위에 배치된 도전체(560b)를 갖는 것이 바람직하다. 예를 들어 도전체(560a)는 도전체(560b)의 밑면 및 측면을 감싸도록 배치되는 것이 바람직하다. 또한 도 20의 (A) 및 (B)에 나타낸 바와 같이, 도전체(560)의 상면의 높이의 위치는 절연체(550)의 상부의 높이의 위치와 실질적으로 일치한다. 또한 도 20의 (A) 및 (B)에서는 도전체(560)를 도전체(560a)와 도전체(560b)의 2층 구조로 나타내었지만, 도전체(560)는 상기 2층 구조 외에도 단층 구조 또는 3층 이상의 적층 구조로 할 수 있다.
도전체(560a)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자, 및 구리 원자와 같은 불순물의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자 및 산소 분자 중 한쪽 또는 양쪽)의 확산을 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(560a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(550)에 포함되는 산소로 인하여 도전체(560b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 갖는 도전성 재료로서는, 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다.
또한 도전체(560)는 배선으로서도 기능하기 때문에, 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 도전체(560b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(560b)는 적층 구조로 할 수 있다. 구체적으로는, 예를 들어 도전체(560b)는 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 할 수 있다.
또한 트랜지스터(500)에서 도전체(560)는 절연체(580)에 형성된 개구를 매립하도록 자기 정합(self-aligned)적으로 형성된다. 도전체(560)를 이와 같이 형성함으로써, 도전체(542a)와 도전체(542b) 사이의 영역에 도전체(560)를 위치 맞춤 없이 확실하게 배치할 수 있다.
또한 도 20의 (B)에 나타낸 바와 같이, 트랜지스터(500)의 채널 폭 방향에서 절연체(522)의 밑면을 기준으로 하였을 때, 도전체(560)와 산화물(530b)이 중첩되지 않는 영역에서의 도전체(560)의 밑면의 높이는 산화물(530b)의 밑면의 높이보다 낮은 것이 바람직하다. 게이트 전극으로서 기능하는 도전체(560)가 절연체(550) 등을 개재하여 산화물(530b)의 채널 형성 영역의 측면 및 상면을 덮는 구성으로 함으로써, 도전체(560)의 전계를 산화물(530b)의 채널 형성 영역 전체에 작용시키기 쉬워진다. 따라서 트랜지스터(500)의 온 전류를 증대시키고 주파수 특성을 향상시킬 수 있다. 절연체(522)의 밑면을 기준으로 하였을 때, 산화물(530a) 및 산화물(530b)과 도전체(560)가 중첩되지 않는 영역에서의 도전체(560)의 밑면의 높이와 산화물(530b)의 밑면의 높이의 차이는 0nm 이상, 3nm 이상, 또는 5nm 이상으로 하는 것이 바람직하고, 20nm 이하, 50nm 이하, 또는 100nm 이하로 하는 것이 바람직하다. 또한 상술한 하한값 및 상한값은 서로 조합할 수 있는 것으로 한다.
절연체(580)는 절연체(544) 위에 제공되고, 절연체(550) 및 도전체(560)가 제공되는 영역에 개구가 형성되어 있다. 또한 절연체(580)의 상면은 평탄화되어 있어도 좋다.
층간막으로서 기능하는 절연체(580)는 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 발생하는 기생 용량을 저감할 수 있다. 절연체(580)는 예를 들어 절연체(516)와 같은 재료를 사용하여 제공되는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이므로 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 및 공공을 갖는 산화 실리콘과 같은 재료는 가열에 의하여 이탈되는 산소를 포함한 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(580)에서는 물 및 수소와 같은 불순물의 농도가 감소되어 있는 것이 바람직하다. 예를 들어 절연체(580)에는 산화 실리콘 또는 산화질화 실리콘과 같은 실리콘을 포함한 산화물을 적절히 사용하면 좋다.
절연체(574)는 물 및 수소와 같은 불순물이 위쪽으로부터 절연체(580)로 확산되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하고, 수소와 같은 불순물을 포획하는 기능을 갖는 것이 바람직하다. 또한 절연체(574)는 산소의 투과를 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(574)로서는, 비정질 구조를 갖는 금속 산화물, 예를 들어 산화 알루미늄과 같은 절연체를 사용하면 좋다. 이 경우, 절연체(574)는 적어도 산소와 알루미늄을 갖는다. 절연체(512)와 절연체(581) 사이에 끼워진 영역에, 수소와 같은 불순물을 포획하는 기능을 갖는 절연체(574)를 절연체(580)와 접하여 제공함으로써, 절연체(580)에 포함되는 수소와 같은 불순물을 포획하고, 상기 영역 내에서의 수소의 양을 일정하게 할 수 있다. 특히, 절연체(574)에 비정질 구조를 갖는 산화 알루미늄을 사용함으로써, 수소를 더 효과적으로 포획 또는 고착할 수 있는 경우가 있기 때문에 바람직하다. 이에 의하여, 특성이 양호하고 신뢰성이 높은 트랜지스터(500) 및 반도체 장치를 제작할 수 있다.
절연체(576)는 물 및 수소와 같은 불순물이 위쪽으로부터 절연체(580)로 확산되는 것을 억제하는 배리어 절연막으로서 기능한다. 절연체(576)는 절연체(574) 위에 배치된다. 절연체(576)에는 질화 실리콘 또는 질화산화 실리콘과 같은 실리콘을 포함한 질화물을 사용하는 것이 바람직하다. 예를 들어 절연체(576)로서 스퍼터링법으로 성막된 질화 실리콘을 사용하면 좋다. 절연체(576)를 스퍼터링법으로 성막함으로써, 밀도가 높은 질화 실리콘막을 형성할 수 있다. 또한 절연체(576)로서, 스퍼터링법으로 성막된 질화 실리콘 위에 PEALD법 또는 CVD법으로 성막된 질화 실리콘을 더 적층하여도 좋다.
또한 트랜지스터(500)의 제 1 단자 및 제 2 단자 중 한쪽은 플러그로서 기능하는 도전체(540a)에 전기적으로 접속되고, 트랜지스터(500)의 제 1 단자 및 제 2 단자 중 다른 쪽은 도전체(540b)에 전기적으로 접속되어 있다. 또한 도전체(540a) 및 도전체(540b)는 위쪽의 발광 디바이스(150) 등에 전기적으로 접속하기 위한 배선으로서 기능하는 경우가 있다. 또한 도 19의 표시 장치(100)의 경우, 도전체(540a) 및 도전체(540b)를 트랜지스터(300)에 전기적으로 접속하기 위한 배선으로 하여도 좋다. 또한 본 명세서 등에서는 도전체(540a) 및 도전체(540b)를 통틀어 도전체(540)라고 부르기로 한다.
도전체(540a)는 일례로서 도전체(542a)와 중첩되는 영역에 제공되어 있다. 구체적으로는, 도전체(542a)와 중첩되는 영역에, 도 20의 (A)에 나타낸 절연체(571), 절연체(544), 절연체(580), 절연체(574), 절연체(576), 및 절연체(581)에는 개구부가 형성되어 있고, 도전체(540a)는 상기 개구부의 내측에 제공되어 있다. 또한 도전체(540b)는 일례로서 도전체(542b)와 중첩되는 영역에 제공되어 있다. 구체적으로는, 도전체(542b)와 중첩되는 영역에, 도 20의 (A)에 나타낸 절연체(571), 절연체(544), 절연체(580), 절연체(574), 절연체(576), 및 절연체(581)에는 개구부가 형성되어 있고, 도전체(540b)는 상기 개구부의 내측에 제공되어 있다.
또한 도 20의 (A)에 나타낸 바와 같이, 도전체(542a)와 중첩되는 영역의 개구부의 측면과 도전체(540a) 사이에는 불순물에 대한 배리어성을 갖는 절연체로서 절연체(541a)를 제공하여도 좋다. 이와 마찬가지로 도전체(542b)와 중첩되는 영역의 개구부의 측면과 도전체(540b) 사이에는 불순물에 대한 배리어성을 갖는 절연체로서 절연체(541b)를 제공하여도 좋다. 또한 본 명세서 등에서는 절연체(541a) 및 절연체(541b)를 통틀어 절연체(541)라고 부르기로 한다.
도전체(540a) 및 도전체(540b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(540a) 및 도전체(540b)는 적층 구조로 하여도 좋다.
또한 도전체(540)를 적층 구조로 하는 경우, 절연체(574), 절연체(576), 절연체(581), 절연체(580), 절연체(544), 및 절연체(571) 근방에 배치되는 제 1 도전체에는 물 및 수소와 같은 불순물의 투과를 억제하는 기능을 갖는 도전성 재료를 사용하는 것이 바람직하다. 상기 도전성 재료로서는, 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 및 산화 루테늄을 들 수 있다. 또한 물 및 수소와 같은 불순물의 투과를 억제하는 기능을 갖는 도전성 재료를 단층으로 또는 적층하여 사용하여도 좋다. 또한 절연체(576)보다 위층에 포함되는 물 및 수소와 같은 불순물이 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)에 혼입되는 것을 억제할 수 있다.
절연체(541a) 및 절연체(541b)로서는 예를 들어 절연체(544)로서 사용할 수 있는 배리어 절연막을 사용하면 좋다. 예를 들어 절연체(541a) 및 절연체(541b)로서는 질화 실리콘, 산화 알루미늄, 및 질화산화 실리콘과 같은 절연체를 사용하면 좋다. 절연체(541a) 및 절연체(541b)는 절연체(574), 절연체(576), 및 절연체(571)와 접하여 제공되기 때문에, 절연체(580) 등에 포함되는 물 및 수소와 같은 불순물이 도전체(540a) 및 도전체(540b)를 통하여 산화물(530)에 혼입되는 것을 억제할 수 있다. 특히, 질화 실리콘은 수소에 대한 차단성이 높기 때문에 적합하다. 또한 절연체(580)에 포함되는 산소가 도전체(540a) 및 도전체(540b)에 흡수되는 것을 방지할 수 있다.
도 20의 (A)에 나타낸 바와 같이 절연체(541a)와 절연체(541b)를 적층 구조로 하는 경우, 절연체(580) 등의 개구의 내벽과 접하는 제 1 절연체와, 그 내측의 제 2 절연체는, 산소에 대한 배리어 절연막과 수소에 대한 배리어 절연막을 조합한 것을 사용하여 형성되는 것이 바람직하다.
예를 들어 제 1 절연체로서 ALD법으로 성막된 산화 알루미늄을 사용하고, 제 2 절연체로서 PEALD법으로 성막된 질화 실리콘을 사용하면 좋다. 이와 같은 구성으로 함으로써, 도전체(540)의 산화를 억제하고, 도전체(540)에 수소가 혼입되는 것을 저감할 수 있다.
또한 트랜지스터(500)에서는 절연체(541)의 제 1 절연체와 절연체(541)의 제 2 도전체가 적층되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 절연체(541)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다. 또한 트랜지스터(500)에서는 도전체(540)의 제 1 도전체와 도전체(540)의 제 2 도전체가 적층되어 있지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(540)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다.
또한 본 발명의 일 형태의 반도체 장치에 포함되는 트랜지스터의 구조는 도 20의 (A) 및 (B)에 나타낸 트랜지스터(500)의 구조에 한정되지 않는다. 본 발명의 일 형태의 반도체 장치에 포함되는 트랜지스터의 구조는 상황에 따라 변경하여도 좋다.
<표시 장치의 밀봉 구조의 예>
다음으로, 도 17의 표시 장치(100)에 적용할 수 있는 발광 디바이스(150)의 밀봉 구조에 대하여 설명한다.
도 22의 (A)는 도 17의 표시 장치(100)에 적용할 수 있는 밀봉 구조의 예를 나타낸 단면도이다. 구체적으로는, 도 22의 (A)에는 도 17의 표시 장치(100)의 화소 어레이(ALP)의 단부와 상기 단부의 주변에 제공되는 재료를 도시하였다. 또한 도 22의 (A)에는 표시 장치(100)의 화소층(PXAL)의 일부만을 발췌하여 도시하였다. 구체적으로, 도 22의 (A)에는, 절연체(111)와, 트랜지스터(200)에 접속되는 플러그에 더하여, 절연체(111)보다 위쪽에 위치하는 절연체, 도전체, 및 발광 디바이스(150a)를 도시하였다.
도 22의 (A)에는, 접속 전극으로서 기능하는 도전체(121CM)도 도시하였다. 접속 전극은 일례로서 공통 전극으로서 기능하는 도전체(122)에 전위(예를 들어 발광 디바이스(150a)에서의 애노드 전위 또는 캐소드 전위)를 공급하는 기능을 갖는다. 또한 도전체(121CM)는 도전체(121a) 또는 도전체(121b)에 적용할 수 있는 재료를 사용할 수 있다. 또한 도전체(121CM)로서 도전체(121a) 또는 도전체(121b)에 적용할 수 있는 재료를 사용하는 경우, 도전체(121CM)는 도전체(121a) 및 도전체(121b) 중 한쪽 또는 양쪽과 동시에 형성할 수 있다.
도 22의 (A)의 표시 장치(100)에서, 화소 어레이(ALP)의 단부 또는 상기 단부의 주변에는 접착층(164)이 제공되어 있다. 구체적으로는, 절연체(111)와 기판(102)이 접착층(164)을 개재하도록 표시 장치(100)가 구성되어 있다.
접착층(164)은 예를 들어 수분과 같은 불순물의 투과를 억제하는 재료를 사용하여 형성되는 것이 바람직하다. 접착층(164)에 상기 재료를 사용함으로써, 표시 장치(100)의 신뢰성을 높일 수 있다.
접착층(164)을 사용하여, 절연체(111)와 기판(102)을 수지층(161)을 개재하여 접합한 구조는 고체 밀봉 구조라고 불리는 경우가 있다. 또한 고체 밀봉 구조에서 수지층(161)이 접착층(164)과 마찬가지로 절연체(111)와 기판(102)을 접합하는 기능을 갖는 경우, 접착층(164)은 반드시 제공하지 않아도 된다.
한편 접착층(164)을 사용하여, 절연체(111)와 기판(102)을 수지층(161) 대신에 불활성 가스를 충전하여 접합한 구조는 중공 밀봉 구조라고 불리는 경우가 있다(도시하지 않았음). 불활성 가스로서는, 예를 들어 질소 및 아르곤이 있다.
또한 도 22의 (A)에 나타낸 표시 장치(100)의 밀봉 구조에서, 접착층은 2개 이상 중첩시켜 사용하여도 좋다. 예를 들어 도 22의 (B)에 나타낸 바와 같이, 접착층(164)의 내측에(접착층(164)과 수지층(161) 사이에) 접착층(165)을 더 제공하여도 좋다. 접착층을 2개 이상 중첩시킴으로써, 수분과 같은 불순물의 투과를 더 억제할 수 있기 때문에, 표시 장치(100)의 신뢰성을 더 높일 수 있다.
또한 접착층(165)에 건조제를 혼입시켜도 좋다. 이에 의하여 접착층(164) 및 접착층(165)의 내측에 형성되어 있는 수지층(161), 절연체, 도전체, EL층 등에 포함되어 있는 수분이 상기 건조제에 의하여 흡착되기 때문에, 표시 장치(100)의 신뢰성을 높일 수 있다.
또한 도 22의 (B)의 표시 장치(100)에서는 고체 밀봉 구조를 나타내었지만, 중공 밀봉 구조로 하여도 좋다.
또한 도 22의 (A) 및 (B)의 표시 장치(100)의 밀봉 구조에서, 수지층(161) 대신에 불활성 액체를 충전하여도 좋다. 불활성 액체로서는, 예를 들어 플루오린계 불활성 액체가 있다.
<표시 장치의 변형예>
또한 본 발명의 일 형태는 상술한 구성에 한정되지 않고, 상황에 따라 상술한 구성을 적절히 변경할 수 있다. 이하에서 도 17의 표시 장치(100)의 변경예를 도 23의 (A) 내지 도 25의 (B)를 사용하여 설명한다. 또한 도 23의 (A) 내지 도 25의 (B)에는 표시 장치(100)의 화소층(PXAL)의 일부만을 발췌하여 도시하였다. 구체적으로, 도 23의 (A) 내지 도 25의 (B) 각각에는, 절연체(111)와, 트랜지스터(500)에 접속되는 플러그에 더하여, 절연체(111)보다 위쪽에 위치하는 절연체, 도전체, 발광 디바이스(150a), 및 발광 디바이스(150b)를 도시하였다. 특히, 도 23의 (A) 내지 도 25의 (B)에는, 발광 디바이스(150c), 도전체(121c), 및 EL층(141c)도 도시하였다.
또한 예를 들어 EL층(141c)이 나타내는 광의 색은 EL층(141a) 및 EL층(141b)이 나타내는 광의 색과 달라도 좋다. 또한 예를 들어 표시 장치(100)의 구성으로서는, 발광 디바이스(150a) 내지 발광 디바이스(150c)가 발광하는 색의 수를 2색으로 하여도 좋다. 또한 예를 들어 표시 장치(100)의 구성으로서는, 발광 디바이스(150)의 개수를 증가시켜, 복수의 발광 디바이스가 발광하는 색의 수를 4색 이상으로 하여도 좋다(도시하지 않았음).
또한 예를 들어 표시 장치(100)의 구성으로서는, 도 23의 (A)에 나타낸 바와 같이, EL층(141a) 내지 EL층(141c)을 절연체(111) 위에 제공하지 않는 구성으로 하여도 좋다. 즉 EL층(141a) 내지 EL층(141c) 각각은 도전체(121a) 내지 도전체(121c)와 중첩되는 일부의 영역에만 제공되어도 좋다. 또한 바꿔 말하면, EL층(141a) 내지 EL층(141c) 각각이 형성되는 영역은 도전체(121a) 내지 도전체(121c)의 영역보다 작아도 좋다.
또한 예를 들어 표시 장치(100)의 구성으로서는, 도 23의 (B)에 나타낸 바와 같이, 발광 디바이스의 한 쌍의 전극 중 한쪽에 상당하는 도전체(121a), 도전체(121b), 및 도전체(121c) 각각 사이에 절연체(114)를 제공하여도 좋다. 절연체(114)로서는, 인접한 발광 디바이스의 한 쌍의 전극 중 한쪽 사이의 오목부를 매립하여 평탄하게 하는 재료로 하는 것이 바람직하다.
절연체(114)에는 예를 들어 산화 절연막, 질화 절연막, 산화질화 절연막, 및 질화산화 절연막과 같은 무기 절연막을 사용할 수 있다. 또한 절연체(114)는 단층 구조이어도 좋고, 적층 구조이어도 좋다. 산화 절연막으로서는 산화 실리콘막, 산화 알루미늄막, 산화 마그네슘막, 인듐 갈륨 아연 산화물막, 산화 갈륨막, 산화 저마늄막, 산화 이트륨막, 산화 지르코늄막, 산화 란타넘막, 산화 네오디뮴막, 산화 하프늄막, 및 산화 탄탈럼막을 들 수 있다. 또한 질화 절연막으로서는 질화 실리콘막 및 질화 알루미늄막을 들 수 있다. 또한 산화질화 절연막으로서는 산화질화 실리콘막, 산화질화 알루미늄막을 들 수 있다. 또한 질화산화 절연막으로서는 질화산화 실리콘막, 질화산화 알루미늄막을 들 수 있다. 또한 상술한 재료의 형성 방법으로서는, 예를 들어 스퍼터링법, CVD법, PLD법, 또는 ALD법을 사용할 수 있다.
또한 절연체(114)로서는 예를 들어 유기 재료를 사용하여도 좋다. 상기 유기 재료로서는 예를 들어 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 이미드 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실리콘(silicone) 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체를 적용할 수 있다. 또한 절연체(114)로서 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 풀루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지와 같은 유기 재료를 사용하여도 좋다. 또한 절연체(114)에는 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포토레지스트를 사용하여도 좋다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 들 수 있다.
또한 도 23의 (B)에 나타낸 도전체(121a), 도전체(121b), 및 도전체(121c) 각각의 단부는 도 17에 나타낸 도전체(121a), 도전체(121b), 및 도전체(121c)에 비하여 경사가 가파르지만, 도 17에 나타낸 도전체(121a), 도전체(121b), 및 도전체(121c)와 경사가 같아도 좋다.
또한 예를 들어 표시 장치(100)의 구성으로서는, 도 23의 (C)에 나타낸 바와 같이 EL층(141a) 위 내지 EL층(141c) 위에 EL층(142)이 형성된 구성으로 하여도 좋다. 구체적으로는, 예를 들어 도 18의 (A)에서 EL층(141a) 내지 EL층(141c)이 층(4430) 및 발광층(4411)을 포함하는 구성으로 한 경우, EL층(142)은 층(4420)을 포함하는 구성으로 하면 좋다. 이 경우, EL층(142)에 포함되는 층(4420)은 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각에서의 공통의 층으로서 기능한다. 이와 마찬가지로, 예를 들어 도 18의 (C)에서 EL층(141a) 내지 EL층(141c)이 층(4430), 발광층(4411), 발광층(4412), 및 발광층(4413)을 포함하는 구성으로 한 경우, EL층(142)이 층(4420)을 포함하는 구성으로 함으로써 EL층(142)에 포함되는 층(4420)이 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각에서의 공통의 층으로서 기능한다. 또한 예를 들어 도 18의 (D)에서, EL층(141a) 내지 EL층(141c)이 발광 유닛(4400b)의 층(4430), 발광층(4412), 및 층(4420)과, 중간층(4440)과, 발광 유닛(4400a)의 층(4430), 및 발광층(4411)을 포함하는 구성으로 한 경우, EL층(142)이 발광 유닛(4400b)의 층(4420)을 포함하는 구성으로 함으로써, EL층(142)에 포함되는 발광 유닛(4400a)의 층(4420)이 발광 디바이스(150a) 내지 발광 디바이스(150c) 각각에서의 공통의 층으로서 기능한다.
또한 예를 들어 표시 장치(100)의 구성으로서는 절연체(113)를 단층이 아니라 2층 이상의 적층 구조로 하여도 좋다. 절연체(113)는 예를 들어 첫 번째 층으로서 무기 재료의 절연체를 적용하고, 두 번째 층으로서 유기 재료의 절연체를 적용하고, 세 번째 층으로서 무기 재료의 절연체를 적용한 3층의 적층 구조로 하여도 좋다. 도 23의 (D)에는, 절연체(113a)를 무기 재료의 절연체로 하고, 절연체(113b)를 유기 재료의 절연체로 하고, 절연체(113c)를 무기 재료의 절연체로 하고, 절연체(113a), 절연체(113b), 및 절연체(113c)를 포함한 절연체(113)를 다층 구조로 한 표시 장치(100)의 일부의 단면도를 도시하였다.
또한 예를 들어 표시 장치(100)의 구성으로서는 EL층(141a) 내지 EL층(141c) 각각에 마이크로캐비티 구조(미소 공진기 구조)를 제공하여도 좋다. 마이크로캐비티 구조란 예를 들어 상부 전극(공통 전극)인 도전체(122)로서 투광성 및 광 반사성을 갖는 도전 재료를 사용하고, 하부 전극(화소 전극)인 도전체(121)로서 광 반사성을 갖는 도전 재료를 사용하여 발광층의 하면과 하부 전극의 상면 간의 거리, 즉 도 18의 (A)에서의 층(4430)의 막 두께를 EL층(141)에 포함되는 발광층이 방출하는 광의 색의 파장에 따른 두께로 하는 구조를 가리킨다.
예를 들어 하부 전극에 의하여 반사되어 되돌아온 광(반사광)은 발광층으로부터 상부 전극에 직접 입사하는 광(입사광)과의 큰 간섭을 일으키기 때문에, 하부 전극과 발광층 간의 광학 거리를 (2n-1)λ/4(다만, n은 1 이상의 자연수이고, λ는 증폭하고자 하는 발광의 파장임)로 조절하는 것이 바람직하다. 상기 광학 거리를 조절함으로써, 파장 λ 각각의 반사광과 입사광의 위상을 맞추어 발광층으로부터의 발광을 더 증폭할 수 있다. 한편 반사광과 입사광이 파장 λ 이외인 경우, 위상이 맞추어지지 않기 때문에 공진되지 않아 감쇠한다.
또한 상기 구성에서 EL층은 복수의 발광층을 포함하여도 좋고 단일의 발광층을 포함하여도 좋다. 또한 예를 들어 상술한 탠덤형 발광 디바이스의 구성과 조합하여, 하나의 발광 디바이스에 전하 발생층을 끼워 복수의 EL층을 제공하고, 각 EL층에 단수 또는 복수의 발광층을 형성하는 구성에 적용하여도 좋다.
마이크로캐비티 구조를 가짐으로써 정면 방향에서의 특정 파장의 광의 발광 강도를 높일 수 있기 때문에, 저소비 전력화를 도모할 수 있다. 특히 VR 및 AR와 같은 XR용 기기의 경우, 기기를 장착한 사용자의 눈에는 발광 디바이스의 정면 방향으로부터의 광이 입사하는 경우가 많으므로 XR용 기기의 표시 장치에 마이크로캐비티 구조를 제공하는 것은 바람직하다고 할 수 있다. 또한 적색, 황색, 녹색, 및 청색의 4색의 부화소로 영상을 표시하는 표시 장치의 경우, 황색 발광에 의한 휘도 향상 효과에 더하여, 모든 부화소에서 각 색의 파장에 맞춘 마이크로캐비티 구조를 적용할 수 있기 때문에, 특성이 양호한 표시 장치로 할 수 있다.
도 24의 (A)에는 일례로서 마이크로캐비티 구조를 제공한 경우의 표시 장치(100)의 일부의 단면도를 나타내었다. 또한 발광 디바이스(150a)가 청색(B)의 발광을 나타내는 발광층을 갖고, 발광 디바이스(150b)가 녹색(G)의 발광을 나타내는 발광층을 갖고, 발광 디바이스(150c)가 적색(R)의 발광을 나타내는 발광층을 갖는 경우, 도 24의 (A)에 나타낸 바와 같이, EL층(141a), EL층(141b), 및 EL층(141c)의 순서로 막 두께를 두껍게 하는 것이 바람직하다. 구체적으로는 EL층(141a), EL층(141b), 및 EL층(141c) 각각에 포함되는 층(4430)의 막 두께를 각각의 발광층이 나타내는 발광의 색에 따라 결정하면 좋다. 이 경우, EL층(141a)에 포함되는 층(4430)이 가장 얇고, EL층(141c)에 포함되는 층(4430)이 가장 두껍다.
또한 예를 들어 표시 장치(100)의 구성으로서는, 착색층(컬러 필터)이 포함되어 있어도 좋다. 도 24의 (B)에는 일례로서 수지층(161)과 기판(102) 사이에 착색층(162a), 착색층(162b), 및 착색층(162c)이 포함되어 있는 구성을 나타내었다. 또한 착색층(162a) 내지 착색층(162c)은 예를 들어 기판(102)에 형성할 수 있다. 또한 발광 디바이스(150a)가 청색(B)의 발광을 나타내는 발광층을 갖고, 발광 디바이스(150b)가 녹색(G)의 발광을 나타내는 발광층을 갖고, 발광 디바이스(150c)가 적색(R)의 발광을 나타내는 발광층을 갖는 경우, 착색층(162a)을 청색으로 하고, 착색층(162b)을 녹색으로 하고, 착색층(162c)을 적색으로 한다.
도 24의 (B)에 나타낸 표시 장치(100)는, 착색층(162a) 내지 착색층(162c)이 제공된 기판(102)을, 수지층(161)을 개재하여, 발광 디바이스(150a) 내지 발광 디바이스(150c)까지 형성된 기판(310)에 접합함으로써 구성할 수 있다. 이때 발광 디바이스(150a)와 착색층(162a)이 중첩되고, 발광 디바이스(150b)와 착색층(162b)이 중첩되고, 발광 디바이스(150c)와 착색층(162c)이 중첩되도록 접합하는 것이 바람직하다. 표시 장치(100)에 착색층(162a) 내지 착색층(162c)을 제공함으로써, 예를 들어 발광 디바이스(150b)가 방출한 광은 착색층(162a) 또는 착색층(162c)을 통하여 기판(102) 위쪽으로 사출되지 않고, 착색층(162b)을 통하여 기판(102) 위쪽으로 사출된다. 즉 표시 장치(100)의 발광 디바이스(150)로부터의 비스듬한 방향(기판(102)의 상면을 수평면으로 하였을 때의 앙각 방향)의 광을 차단할 수 있으므로, 표시 장치(100)의 시야각 의존성을 낮출 수 있고, 표시 장치(100)에 표시되는 화상을 비스듬한 방향에서 보았을 때의 상기 화상의 표시 품질의 저하를 방지할 수 있다.
또한 기판(102)에 형성된 착색층(162a) 내지 착색층(162c)은 오버코트층이라고 불리는 수지로 덮여 있어도 좋다. 구체적으로는 표시 장치(100)는 수지층(161), 상기 오버코트층, 착색층(162a) 내지 착색층(162c), 기판(102)의 순서로 적층되어 있어도 좋다(도시하지 않았음). 또한 오버코트층에 사용되는 수지로서는, 예를 들어 투광성을 갖고, 아크릴 수지 또는 에폭시 수지를 기반으로 한 열 경화성 재료 등이 있다.
또한 예를 들어 표시 장치(100)의 구성으로서는 착색층에 더하여 블랙 매트릭스가 포함되어 있어도 좋다(도시하지 않았음). 착색층(162a)과 착색층(162b) 사이, 착색층(162b)과 착색층(162c) 사이, 착색층(162c)과 착색층(162a) 사이에 블랙 매트릭스를 제공함으로써 표시 장치(100)의 발광 디바이스(150)로부터의 비스듬한 방향(기판(102)의 상면을 수평면으로 하였을 때의 앙각 방향)의 광을 더 차단할 수 있으므로, 표시 장치(100)에 표시되는 화상을 비스듬한 방향에서 보았을 때의 상기 화상의 표시 품질의 저하를 더 방지할 수 있다.
또한 도 24의 (B)에 나타낸 바와 같이, 표시 장치가 착색층을 갖는 경우, 표시 장치가 갖는 발광 디바이스(150a) 내지 발광 디바이스(150c)는 모두 백색광을 나타내는 발광 디바이스로 하여도 좋다(도시하지 않았음). 또한 상기 발광 디바이스는 예를 들어 싱글 구조 또는 탠덤 구조로 할 수 있다.
또한 예를 들어 표시 장치(100)의 구성으로서는, 도 25의 (A)에 나타낸 바와 같이, 도전체(121a) 내지 도전체(121c)가 절연체(111)에 매립되는 구성으로 하여도 좋다. 상기 구성은 일례로서 절연체(111)에 도전체(121a) 내지 도전체(121c)를 매립하기 위한 개구부를 형성한 후, 도전체(121a) 내지 도전체(121c)가 되는 도전막을 성막하고, 그 후에 절연체(111)가 노출될 때까지 화학 기계 연마(CMP)법을 수행함으로써 얻을 수 있다.
또한 예를 들어 표시 장치(100)의 구성으로서는, 도 25의 (B)에 나타낸 바와 같이, 도전체(121a) 내지 도전체(121c) 위에 절연체(112)를 제공한 구성으로 하여도 좋다. 또한 도 25의 (B)에서는, 도전체(121a) 위, 도전체(121b) 위, 및 도전체(121c) 위의 일부에는 절연체(112)가 제공되지 않은 영역이 존재한다. 예를 들어 절연체(111) 위, 도전체(121a) 위, 도전체(121b) 위, 및 도전체(121c) 위에 절연체(112)가 되는 절연막을 형성하고, 포토리소그래피법을 사용하여 상기 절연막에 대하여 패터닝을 수행함으로써, 상기 절연막에서 도전체(121a) 위, 도전체(121b) 위, 및 도전체(121c) 위와 중첩되는 일부의 영역에 도전체(121a), 도전체(121b), 및 도전체(121c) 각각에 도달하는 개구부를 형성함으로써 절연체(112)를 제공할 수 있다.
절연체(112)는 예를 들어 절연성을 갖는 무기막으로 할 수 있다. 절연성을 갖는 무기막으로서는 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, 또는 질화 알루미늄을 사용할 수 있다.
또한 절연체(112)는 절연층을 갖는 유기막으로 하여도 좋다. 절연체(112)에 적용할 수 있는 유기막으로서는 예를 들어 폴리이미드가 있다.
또한 절연체(112)는 다층 구조를 가져도 좋고, 예를 들어 다층 구조로서는, 제 1 층을 유기 재료의 절연체로 하고, 제 2 층을 무기 재료의 절연체로 한 2층 구조를 사용하여도 좋다(도시하지 않았음).
또한 상술한 표시 장치(100)는 도전체(121a) 내지 도전체(121c)를 애노드로 하고 도전체(122)를 캐소드로 한 구성으로 하였지만, 표시 장치(100)는 도전체(121a) 내지 도전체(121c)를 캐소드로 하고 도전체(122)를 애노드로 한 구성으로 하여도 좋다. 즉 위에서 설명한 제작 공정에서, EL층(141a) 내지 EL층(141c), 및 EL층(142)에 포함되는 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 및 전자 주입층의 적층 순서를 거꾸로 하여도 좋다.
또한 본 명세서 등에 개시된 절연체, 도전체, 및 반도체는 PVD(Physical Vapor Deposition)법, CVD법으로 형성할 수 있다. PVD법으로서는, 예를 들어 스퍼터링법, 저항 가열 증착법, 전자 빔 증착법, PLD(Pulsed Laser Deposition)법이 있다. 또한 CVD법으로서, 플라스마 CVD법, 열 CVD법에 의한 형성을 들 수 있다. 특히 열 CVD법으로서는, 예를 들어 MOCVD(Metal Organic Chemical Vapor Deposition)법, ALD법이 있다.
열 CVD법은 플라스마를 사용하지 않는 성막 방법이기 때문에 플라스마 대미지로 인하여 결함이 생성되는 일이 없다는 이점을 갖는다.
열 CVD법은 원료 가스와 산화제를 동시에 체임버 내에 공급하고, 체임버 내를 대기압 또는 감압하로 하고, 기판 근방 또는 기판 위에서 반응시켜 기판 위에 퇴적시킴으로써 성막을 수행하여도 좋다.
또한 ALD법에서는 체임버 내를 대기압 또는 감압하로 하고, 반응을 위한 원료 가스를 체임버에 순차적으로 도입하고, 그 가스 도입의 절차를 반복함으로써 성막을 수행하여도 좋다. 예를 들어 각 스위칭 밸브(고속 밸브라고도 부름)를 전환하여 2종류 이상의 원료 가스를 순차적으로 체임버에 공급하고, 복수 종류의 원료 가스가 섞이지 않도록, 제 1 원료 가스를 도입함과 동시에 또는 제 1 원료 가스를 도입한 후에 불활성 가스(예를 들어 아르곤 또는 질소) 등을 도입하고, 제 2 원료 가스를 도입한다. 또한 불활성 가스를 동시에 도입하는 경우에는, 불활성 가스는 캐리어 가스가 되고, 또한 제 2 원료 가스를 도입할 때에도 불활성 가스를 동시에 도입하여도 좋다. 또한 불활성 가스를 도입하는 대신에, 진공 배기에 의하여 제 1 원료 가스를 배출한 후, 제 2 원료 가스를 도입하여도 좋다. 제 1 원료 가스가 기판의 표면에 흡착됨으로써 제 1 얇은 층이 성막되고, 나중에 도입되는 제 2 원료 가스와 제 1 얇은 층이 반응함으로써 제 1 얇은 층 위에 제 2 얇은 층이 적층되어, 박막이 형성된다. 이 가스 도입의 절차를 제어하면서 원하는 두께가 될 때까지 여러 번 반복함으로써, 단차 피복성이 우수한 박막을 형성할 수 있다. 박막의 두께는 가스 도입의 절차를 반복하는 횟수에 의하여 조절할 수 있기 때문에, 막 두께를 정밀하게 조절할 수 있어, 미세한 FET를 제작하는 경우에 적합하다.
MOCVD법, ALD법 등의 열 CVD법은 앞에서 기재한 실시형태에 개시된 금속막, 반도체막, 무기 절연막 등 다양한 막을 형성할 수 있으며, 예를 들어 In-Ga-Zn-O막을 성막하는 경우에는 트라이메틸 인듐(In(CH3)3), 트라이메틸 갈륨(Ga(CH3)3), 및 다이메틸 아연(Zn(CH3)2)을 사용한다. 또한 이들 조합에 한정되지 않고, 트라이메틸갈륨 대신에 트라이에틸갈륨(Ga(C2H5)3)을 사용할 수도 있고, 다이메틸아연 대신에 다이에틸아연(Zn(C2H5)2)을 사용할 수도 있다.
예를 들어 ALD법을 이용하는 성막 장치에 의하여 산화 하프늄막을 형성하는 경우에는, 용매와 하프늄 전구체 화합물을 포함하는 액체(하프늄알콕사이드 및 테트라키스다이메틸아마이드하프늄(TDMAH, Hf[N(CH3)2]4)과 같은 하프늄아마이드)를 기화시킨 원료 가스와, 산화제로서 오존(O3)의 2종류의 가스를 사용한다. 또한 다른 재료로서는 예를 들어 테트라키스(에틸메틸아마이드)하프늄이 있다.
예를 들어 ALD법을 이용하는 성막 장치에 의하여 산화 알루미늄막을 형성하는 경우에는, 용매와 알루미늄 전구체 화합물을 포함하는 액체(예를 들어 트라이메틸알루미늄(TMA, Al(CH3)3))를 기화시킨 원료 가스와, 산화제로서 H2O의 2종류의 가스를 사용한다. 또한 다른 재료로서는 예를 들어 트리스(다이메틸아마이드)알루미늄, 트라이아이소뷰틸알루미늄, 및 알루미늄트리스(2,2,6,6-테트라메틸-3,5-헵테인다이오네이트)가 있다.
예를 들어 ALD법을 이용하는 성막 장치에 의하여 산화 실리콘막을 형성하는 경우에는, 헥사클로로다이실레인을 피성막면에 흡착시키고 산화성 가스(O2, 일산화이질소)의 라디칼을 공급하여 흡착물과 반응시킨다.
예를 들어 ALD법을 이용하는 성막 장치에 의하여 텅스텐막을 형성하는 경우에는, WF6 가스와 B2H6 가스를 순차적으로 반복하여 도입함으로써 초기 텅스텐막을 형성한 다음, WF6 가스와 H2 가스를 순차적으로 반복하여 도입함으로써 텅스텐막을 형성한다. 또한 B2H6 가스 대신에 SiH4 가스를 사용하여도 좋다.
예를 들어 ALD법을 이용하는 성막 장치에 의하여 산화물 반도체막으로서 In-Ga-Zn-O막을 성막하는 경우에는 전구체(일반적으로는, 예를 들어 금속 전구체라고 불리는 경우가 있음)와 산화제(일반적으로는, 예를 들어 반응제 또는 비금속 전구체라고 불리는 경우가 있음)의 도입을 순차적으로 반복함으로써 형성한다. 구체적으로는, 예를 들어 전구체인 In(CH3)3 가스와 산화제인 O3 가스를 도입하여 In-O층을 형성하고, 그 후 전구체인 Ga(CH3)3 가스와 산화제인 O3 가스를 도입하여 GaO층을 형성하고, 그 후 전구체인 Zn(CH3)2 가스와 산화제인 O3 가스를 도입하여 ZnO층을 형성한다. 또한 이들 층의 순서는 이 예에 한정되지 않는다. 또한 이들 가스를 사용하여 In-Ga-O층, In-Zn-O층, 또는 Ga-Zn-O층과 같은 혼합 산화물층을 형성하여도 좋다. 또한 O3 가스 대신에 Ar과 같은 불활성 가스로 물을 버블링하여 얻어진 H2O 가스를 사용하여도 좋지만 H를 포함하지 않는 O3 가스를 사용하는 것이 더 바람직하다. 또한 In(CH3)3 가스 대신에 In(C2H5)3 가스를 사용하여도 좋다. 또한 Ga(CH3)3 가스 대신에 Ga(C2H5)3 가스를 사용하여도 좋다. 또한 Zn(CH3)2 가스를 사용하여도 좋다.
또한 본 발명의 일 형태의 표시 장치의 표시부의 화면 비율(종횡비)는 특별히 한정되지 않는다. 예를 들어 표시 장치는 1:1(정방형), 4:3, 16:9, 또는 16:10과 같은 다양한 화면 비율에 대응할 수 있다.
또한 본 발명의 일 형태의 표시 장치의 형상은 특별히 한정되지 않는다. 예를 들어 표시 장치로서는 직사각형, 다각형(예를 들어 팔각형 등), 원형, 또는 타원형과 같은 다양한 형상에 대응할 수 있다.
<화소 회로의 구성예>
여기서, 화소층(PXAL)에 포함될 수 있는 화소 회로의 구성예에 대하여 설명한다.
도 26의 (A) 및 (B)는 화소층(PXAL)에 포함될 수 있는 화소 회로의 구성예 및 화소 회로에 접속되는 발광 디바이스(150)를 나타낸 것이다. 또한 도 26의 (A)는 화소층(PXAL)에 포함되는 화소 회로(400)의 각 회로 소자의 접속을 나타낸 도면이고, 도 26의 (B)는 구동 회로(30)를 갖는 회로층(SICL), 화소 회로가 갖는 복수의 트랜지스터를 갖는 층(OSL), 발광 디바이스(150)를 갖는 층(EML)의 상하의 위치 관계를 모식적으로 나타낸 도면이다. 또한 도 26의 (B)에 나타낸 표시 장치(100)의 화소층(PXAL)은 일례로서 층(OSL) 및 층(EML)을 갖는다. 또한 도 26의 (B)에 나타낸 층(OSL)에 포함되는 트랜지스터(500A), 트랜지스터(500B), 또는 트랜지스터(500C)는 도 17에서의 트랜지스터(200)에 상당한다. 또한 도 26의 (B)에 나타낸 층(EML)에 포함되는 발광 디바이스(150)는 도 17에서의 발광 디바이스(150a) 또는 발광 디바이스(150b)에 상당한다.
도 26의 (A) 및 (B)에 일례로서 나타낸 화소 회로(400)는 트랜지스터(500A), 트랜지스터(500B), 트랜지스터(500C), 및 용량 소자(600)를 갖는다. 트랜지스터(500A), 트랜지스터(500B), 및 트랜지스터(500C)는 일례로서 상술한 트랜지스터(200)에 적용할 수 있는 트랜지스터로 할 수 있다. 즉 트랜지스터(500A), 트랜지스터(500B), 및 트랜지스터(500C)는 Si 트랜지스터로 할 수 있다. 또는 트랜지스터(500A), 트랜지스터(500B), 및 트랜지스터(500C)는 일례로서 상술한 트랜지스터(500)에 적용할 수 있는 트랜지스터로 할 수 있다. 즉 트랜지스터(500A), 트랜지스터(500B), 및 트랜지스터(500C)는 OS 트랜지스터로 할 수 있다. 특히, 트랜지스터(500A), 트랜지스터(500B), 및 트랜지스터(500C)를 OS 트랜지스터로 한 경우, 트랜지스터(500A), 트랜지스터(500B), 및 트랜지스터(500C) 각각은 백 게이트 전극을 갖는 것이 바람직하고, 이 경우, 백 게이트 전극에 게이트 전극과 같은 신호를 공급하는 구성, 백 게이트 전극에 게이트 전극과는 다른 신호를 공급하는 구성으로 할 수 있다. 또한 도 26의 (A) 및 (B)에서는, 트랜지스터(500A), 트랜지스터(500B), 및 트랜지스터(500C)는 백 게이트 전극을 갖지만, 트랜지스터(500A), 트랜지스터(500B), 및 트랜지스터(500C)는 백 게이트 전극을 갖지 않아도 된다.
트랜지스터(500B)는 트랜지스터(500A)에 전기적으로 접속되는 게이트 전극과, 발광 디바이스(150)에 전기적으로 접속되는 제 1 전극과, 배선(ANO)에 전기적으로 접속되는 제 2 전극을 갖는다. 배선(ANO)은 발광 디바이스(150)에 전류를 공급하기 위한 전위를 인가하는 배선이다.
트랜지스터(500A)는 트랜지스터(500B)의 게이트 전극에 전기적으로 접속되는 제 1 단자와, 소스선으로서 기능하는 배선(SL)에 전기적으로 접속되는 제 2 단자와, 게이트선으로서 기능하는 배선(GL1)의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 갖는 게이트 전극을 갖는다.
트랜지스터(500C)는 배선(V0)에 전기적으로 접속되는 제 1 단자와, 발광 디바이스(150)에 전기적으로 접속되는 제 2 단자와, 게이트선으로서 기능하는 배선(GL2)의 전위에 기초하여 도통 상태 또는 비도통 상태를 제어하는 기능을 갖는 게이트 전극을 갖는다. 배선(V0)은 기준 전위를 인가하는 배선 및 화소 회로(400)에 흐르는 전류를 구동 회로(30)에 출력하기 위한 배선이다.
용량 소자(600)는 트랜지스터(500B)의 게이트 전극에 전기적으로 접속되는 도전막과, 트랜지스터(500C)의 제 2 전극에 전기적으로 접속되는 도전막을 갖는다.
발광 디바이스(150)는 트랜지스터(500B)의 제 1 전극에 전기적으로 접속되는 제 1 전극과, 배선(VCOM)에 전기적으로 접속되는 제 2 전극을 갖는다. 배선(VCOM)은 발광 디바이스(150)에 전류를 공급하기 위한 전위를 인가하는 배선이다.
이에 의하여, 트랜지스터(500B)의 게이트 전극에 공급되는 화상 신호에 따라 발광 디바이스(150)로부터 방출되는 광의 강도를 제어할 수 있다. 또한 트랜지스터(500C)를 통하여 공급되는 배선(V0)의 기준 전위에 의하여 트랜지스터(500B)의 게이트-소스 간 전압의 편차를 억제할 수 있다.
또한 화소 파라미터의 설정에 사용할 수 있는 전류값을 배선(V0)으로부터 출력할 수 있다. 더 구체적으로는, 배선(V0)은 트랜지스터(500B)에 흐르는 전류 또는 발광 디바이스(150)에 흐르는 전류를 외부에 출력하기 위한 모니터선으로서 기능할 수 있다. 배선(V0)에 출력된 전류는 예를 들어 소스 폴로어 회로에 의하여 전압으로 변환되고 외부에 출력된다. 또는 예를 들어 A-D 컨버터에 의하여 디지털 신호로 변환되고 외부에 출력될 수 있다.
또한 도 26의 (B)에 일례로서 나타낸 구성에서는, 화소 회로(400)와 구동 회로(30)를 전기적으로 접속하는 배선을 짧게 할 수 있기 때문에 상기 배선의 배선 저항을 감소시킬 수 있다. 따라서 데이터의 기록을 고속으로 수행할 수 있어 표시 장치(100)를 고속으로 구동시킬 수 있다. 이에 의하여, 표시 장치(100)가 갖는 화소 회로(400)의 개수가 많아도 충분한 프레임 기간을 확보할 수 있기 때문에 표시 장치(100)의 화소 밀도를 높일 수 있다. 또한 표시 장치(100)의 화소 밀도를 높임으로써, 표시 장치(100)에 의하여 표시되는 화상의 정세도를 높일 수 있다. 예를 들어 표시 장치(100)의 화소 밀도는 1000ppi 이상, 5000ppi 이상, 또는 7000ppi 이상으로 할 수 있다. 따라서 표시 장치(100)는 예를 들어 AR용 또는 VR용 표시 장치로 할 수 있고, 예를 들어 헤드 마운트 디스플레이와 같은 표시부와 사용자 간의 거리가 가까운 전자 기기에 적합하게 적용할 수 있다.
또한 도 26의 (A) 및 (B)에는 총 3개의 트랜지스터를 갖는 화소 회로(400)를 일례로서 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 이하에서는, 화소 회로(400)에 적용할 수 있는 화소 회로의 구성예에 대하여 설명한다.
도 27의 (A)에 나타낸 화소 회로(400A)는 트랜지스터(500A), 트랜지스터(500B), 및 용량 소자(600)를 갖는다. 또한 도 27의 (A)에는 화소 회로(400A)에 접속되는 발광 디바이스(150)를 나타내었다. 또한 화소 회로(400A)에는 배선(SL), 배선(GL), 배선(ANO), 및 배선(VCOM)이 전기적으로 접속되어 있다.
트랜지스터(500A)는 게이트가 배선(GL)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 배선(SL)에 전기적으로 접속되고, 다른 쪽이 트랜지스터(500B)의 게이트 및 용량 소자(600)의 한쪽 전극에 전기적으로 접속되어 있다. 트랜지스터(500B)에서, 소스 및 드레인 중 한쪽은 배선(ANO)과 전기적으로 접속되고, 다른 쪽은 발광 디바이스(150)의 애노드와 전기적으로 접속되어 있다. 용량 소자(600)는 다른 쪽 전극이 발광 디바이스(150)의 애노드와 전기적으로 접속되어 있다. 발광 디바이스(150)는 캐소드가 배선(VCOM)과 전기적으로 접속되어 있다.
도 27의 (B)에 나타낸 화소 회로(400B)는 화소 회로(400A)에 트랜지스터(500C)를 추가한 구성을 갖는다. 또한 화소 회로(400B)에는 배선(V0)이 전기적으로 접속되어 있다.
도 27의 (C)의 화소 회로(400C)는 상기 화소 회로(400A)의 트랜지스터(500A) 및 트랜지스터(500B)로서 게이트와 백 게이트가 전기적으로 접속된 트랜지스터를 적용한 경우의 예를 나타낸 것이다. 또한 도 27의 (D)의 화소 회로(400D)는 화소 회로(400B)에 상기 트랜지스터를 적용한 경우의 예를 나타낸 것이다. 이에 의하여, 트랜지스터가 흘리는 전류를 증대시킬 수 있다. 또한 여기서는 모든 트랜지스터로서 한 쌍의 게이트가 전기적으로 접속된 트랜지스터를 적용하였지만, 이에 한정되지 않는다. 또한 한 쌍의 게이트를 갖고, 이들이 각각 다른 배선에 전기적으로 접속되는 트랜지스터를 적용하여도 좋다. 예를 들어 한쪽 게이트와 소스가 전기적으로 접속된 트랜지스터를 사용함으로써 신뢰성을 높일 수 있다.
도 28의 (A)에 나타낸 화소 회로(400E)는 상기 화소 회로(400B)에 트랜지스터(500D)를 추가한 구성을 갖는다. 또한 화소 회로(400E)에는 3개의 게이트선으로서 기능하는 배선(배선(GL1), 배선(GL2), 및 배선(GL3))이 전기적으로 접속되어 있다.
트랜지스터(500D)는 게이트가 배선(GL3)에 전기적으로 접속되고, 소스 및 드레인 중 한쪽이 트랜지스터(500B)의 게이트에 전기적으로 접속되고, 다른 쪽이 배선(V0)에 전기적으로 접속되어 있다. 또한 트랜지스터(500A)의 게이트가 배선(GL1)에 전기적으로 접속되고, 트랜지스터(500C)의 게이트가 배선(GL2)에 전기적으로 접속되어 있다.
트랜지스터(500C)와 트랜지스터(500D)를 동시에 도통 상태로 함으로써, 트랜지스터(500B)의 소스와 게이트가 같은 전위가 되어 트랜지스터(500B)를 비도통 상태로 할 수 있다. 이에 의하여, 발광 디바이스(150)에 흐르는 전류를 강제적으로 차단할 수 있다. 이러한 화소 회로는 표시 기간과 소등 기간을 교대로 제공하는 표시 방법을 사용하는 경우에 적합하다.
도 28의 (B)의 화소 회로(400F)는 상기 화소 회로(400E)에 용량 소자(600A)를 추가한 경우의 예를 나타낸 것이다. 용량 소자(600A)는 저장 커패시터로서 기능한다.
도 28의 (C)의 화소 회로(400G) 및 도 28의 (D)의 화소 회로(400H)는 각각 상기 화소 회로(400E) 또는 화소 회로(400F)로서 게이트와 백 게이트가 전기적으로 접속된 트랜지스터를 적용한 경우의 예를 나타낸 것이다. 트랜지스터(500A), 트랜지스터(500C), 트랜지스터(500D)로서는 게이트와 백 게이트가 전기적으로 접속된 트랜지스터가 적용되고, 트랜지스터(500B)로서는 게이트가 소스에 전기적으로 접속된 트랜지스터가 적용되어 있다.
<발광 디바이스의 평면 개략도 및 그 단면 모식도>
도 29의 (A)는 본 발명의 일 형태의 표시 장치(100)에서 하나의 화소 내에 발광 디바이스와 수광 디바이스를 배치한 경우의 구성예를 나타낸 평면 개략도이다. 표시 장치(100)는 적색광을 방출하는 발광 디바이스(150R), 녹색광을 방출하는 발광 디바이스(150G), 청색광을 방출하는 발광 디바이스(150B), 및 수광 디바이스(160)를 각각 복수로 갖는다. 도 29의 (A)에서는 각 발광 디바이스(150)를 쉽게 구별하기 위하여, 각 발광 디바이스(150)의 발광 영역 내에 R, G, 및 B의 부호를 붙였다. 또한 각 발광 디바이스(160)의 수광 영역 내에 PD의 부호를 붙였다.
발광 디바이스(150R), 발광 디바이스(150G), 발광 디바이스(150B), 및 수광 디바이스(160)는 각각 매트릭스로 배열되어 있다. 도 29의 (A)의 예에서는 X방향으로 발광 디바이스(150R), 발광 디바이스(150G), 및 발광 디바이스(150B)가 배열되고, 그 아래에 수광 디바이스(160)가 배열되어 있다. 또한 도 29의 (A)에는 X방향과 교차하는 Y방향으로 같은 색의 광을 방출하는 발광 디바이스(150)가 배열된 구성을 일례로서 나타내었다. 도 29의 (A)에 나타낸 표시 장치(100)에서는, 예를 들어 X방향으로 배열되는 발광 디바이스(150R)를 갖는 부화소와, 발광 디바이스(150G)를 갖는 부화소와, 발광 디바이스(150B)를 갖는 부화소와, 이들 부화소 아래에 제공되는 수광 디바이스(160)를 갖는 부화소로 화소(80)를 구성할 수 있다.
발광 디바이스(150R), 발광 디바이스(150G), 및 발광 디바이스(150B)로서는 OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode)와 같은 EL 소자를 사용하는 것이 바람직하다. EL 소자가 갖는 발광 물질로서는, 형광을 방출하는 물질(형광 재료), 인광을 방출하는 물질(인광 재료), 무기 화합물(예를 들어 퀀텀닷 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료)을 들 수 있다. 또한 TADF 재료로서는 단일항 여기 상태와 삼중항 여기 상태 사이가 열평형 상태에 있는 재료를 사용하여도 좋다. 이러한 TADF 재료는 발광 수명(들뜬 수명)이 짧아지기 때문에, 발광 소자의 고휘도 영역에서의 효율 저하를 억제할 수 있다.
수광 디바이스(160)로서는 예를 들어 pn형 또는 pin형 포토다이오드를 사용할 수 있다. 수광 디바이스(160)는 수광 디바이스(160)에 입사하는 광을 검출하고 전하를 발생시키는 광전 변환 소자로서 기능한다. 입사하는 광의 양에 따라 발생하는 전하의 양이 결정된다.
특히 수광 디바이스(160)로서는 유기 화합물을 포함한 층을 포함하는 유기 포토다이오드를 사용하는 것이 바람직하다. 유기 포토다이오드는 박형화, 경량화, 및 대면적화가 용이하고, 또한 형상 및 디자인의 자유도가 높기 때문에, 다양한 표시 장치에 적용할 수 있다.
본 발명의 일 형태에서는 발광 디바이스(150)로서 유기 EL 소자를 사용하고, 수광 디바이스(160)로서 유기 포토다이오드를 사용한다. 유기 EL 소자 및 유기 포토다이오드는 동일한 기판에 형성할 수 있다. 따라서 유기 EL 소자를 사용한 표시 장치에 유기 포토다이오드를 포함시킬 수 있다. 또한 유기 EL 소자끼리 및 유기 포토다이오드의 분리는 포토리소그래피법에 의하여 수행하는 것이 바람직하다. 이로써, 발광 디바이스끼리 및 유기 포토다이오드 사이의 간격을 좁힐 수 있기 때문에, 예를 들어 메탈 마스크 등의 섀도 마스크를 사용한 경우에 비하여 개구율이 높은 표시 장치를 실현할 수 있다.
도 29의 (A)에는, 공통 전극으로서 기능하는 도전체(122)와, 접속 전극으로서 기능하는 도전체(123)를 나타내었다. 여기서, 도전체(123)는 도전체(122)에 전기적으로 접속된다. 도전체(123)는 발광 디바이스(150) 및 수광 디바이스(160)가 배열되는 표시부 외부에 제공된다. 또한 도 29의 (A)에는 발광 디바이스(150), 수광 디바이스(160), 및 도전체(123)와 중첩되는 영역을 갖는 도전체(122)를 파선으로 나타내었다.
도전체(123)는 표시부의 외주를 따라 제공할 수 있다. 예를 들어 표시부의 외주의 1변을 따라 제공되어도 좋고, 표시부의 외주의 2변 이상에 걸쳐 제공되어도 좋다. 즉, 표시 영역의 상면 형상이 직사각형인 경우에는 도전체(123)의 상면 형상은 띠 형상, L자 형상, 디귿자 형상(대괄호 형상), 또는 사각형 등으로 할 수 있다.
도 29의 (B)는 표시 장치(100)의 구성예를 나타낸 평면 개략도이고, 도 29의 (A)에 나타낸 표시 장치(100)의 변형예이다. 도 29의 (B)에 나타낸 표시 장치(100)는 적외광을 방출하는 발광 디바이스(150IR)를 갖는 점이 도 29의 (A)에 나타낸 표시 장치(100)와 다르다. 발광 디바이스(150IR)는 예를 들어 근적외광(파장 750nm 이상 1300nm 이하의 광)을 방출할 수 있다.
도 29의 (B)의 예에서는 X방향으로 발광 디바이스(150R), 발광 디바이스(150G), 및 발광 디바이스(150B) 외에 발광 디바이스(150IR)가 배열되고, 그 아래에 수광 디바이스(160)가 배열된다. 또한 수광 디바이스(160)는 적외광을 검출하는 기능을 갖는다.
도 30의 (A)는 도 29의 (A)의 일점쇄선 A1-A2에 대응한 단면도이고, 도 30의 (B)는 도 29의 (A)의 일점쇄선 B1-B2에 대응한 단면도이다. 또한 도 30의 (C)는 도 29의 (A)의 일점쇄선 C1-C2에 대응한 단면도이고, 도 30의 (D)는 도 29의 (A)의 일점쇄선 D1-D2에 대응한 단면도이다. 발광 디바이스(150R), 발광 디바이스(150G), 발광 디바이스(150B), 및 수광 디바이스(160)는 절연체(111) 위에 제공된다. 또한 표시 장치(100)가 발광 디바이스(150IR)를 갖는 경우, 발광 디바이스(150IR)는 절연체(111) 위에 제공된다.
본 명세서 등에서, 예를 들어 "A 위의 B" 또는 "A 아래의 B"라고 하는 경우, 반드시 A와 B가 접하는 영역을 가질 필요는 없다.
도 30의 (A)에는 도 29의 (A)에서의 발광 디바이스(150R), 발광 디바이스(150G), 및 발광 디바이스(150B)의 단면 구성예를 나타내었다. 또한 도 30의 (B)에는 도 29의 (A)에서의 수광 디바이스(160)의 단면 구성예를 나타내었다.
발광 디바이스(150R)는 화소 전극으로서 기능하는 도전체(121R), 정공 주입층(85R), 정공 수송층(86R), 발광층(87R), 전자 수송층(88R), 공통층(89), 및 도전체(122)를 갖는다. 발광 디바이스(150G)는 화소 전극으로서 기능하는 도전체(121G), 정공 주입층(85G), 정공 수송층(86G), 발광층(87G), 전자 수송층(88G), 공통층(89), 및 도전체(122)를 갖는다. 발광 디바이스(150B)는 화소 전극으로서 기능하는 도전체(121B), 정공 주입층(85B), 정공 수송층(86B), 발광층(87B), 전자 수송층(88B), 공통층(89), 및 도전체(122)를 갖는다. 수광 디바이스(160)는 화소 전극으로서 기능하는 도전체(121PD), 정공 수송층(86PD), 수광층(90), 전자 수송층(88PD), 공통층(89), 및 도전체(122)를 갖는다.
도전체(121R), 도전체(121G), 및 도전체(121B)로서는, 예를 들어 도 17에 나타낸 도전체(121a), 도전체(121b), 및 도전체(121c)를 사용할 수 있다.
공통층(89)은 발광 디바이스(150)에서 전자 주입층으로서의 기능을 갖는다. 한편, 공통층(89)은 수광 디바이스(160)에서 전자 수송층으로서의 기능을 갖는다. 그러므로 수광 디바이스(160)는 전자 수송층(88PD)을 갖지 않아도 된다.
정공 주입층(85), 정공 수송층(86), 전자 수송층(88), 및 공통층(89)은 기능층이라고도 할 수 있다.
도전체(121), 정공 주입층(85), 정공 수송층(86), 발광층(87), 및 전자 수송층(88)은 소자마다 분리하여 제공할 수 있다. 공통층(89) 및 도전체(122)는 발광 디바이스(150R), 발광 디바이스(150G), 발광 디바이스(150B), 및 수광 디바이스(160)에 공통적으로 제공된다.
또한 발광 디바이스(150) 및 수광 디바이스(160)는 도 30의 (A)에 나타낸 층 외에 정공 차단층 및 전자 차단층을 가져도 좋다. 또한 발광 디바이스(150) 및 수광 디바이스(160)는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하는 층을 가져도 좋다.
절연층(92)은 도전체(121R)의 단부, 도전체(121G)의 단부, 도전체(121B)의 단부, 및 도전체(121PD)의 단부를 덮도록 제공되어 있다. 절연층(92)의 단부는 테이퍼 형상인 것이 바람직하다. 또한 절연층(92)은 필요 없으면 제공하지 않아도 된다.
예를 들어 정공 주입층(85R), 정공 주입층(85G), 정공 주입층(85B), 및 정공 수송층(86PD)은 각각 도전체(121)의 상면과 접하는 영역과 절연층(92)의 표면과 접하는 영역을 갖는다. 또한 정공 주입층(85R)의 단부, 정공 주입층(85G)의 단부, 정공 주입층(85B)의 단부, 및 정공 수송층(86PD)의 단부는 절연층(92) 위에 위치한다.
또한 공통층(89)과 절연층(92) 사이에는 공극이 제공된다. 이에 의하여, 공통층(89)이 발광층(87)의 측면, 수광층(90)의 측면, 정공 수송층(86)의 측면, 및 정공 주입층(85)의 측면과 접하는 것을 억제할 수 있다. 이로써 발광 디바이스(150)에서의 단락 및 수광 디바이스(160)에서의 단락을 억제할 수 있다.
상기 공극은 예를 들어 인접한 발광층(87)들 간의 거리가 짧을수록 형성되기 쉽다. 예를 들어 상기 거리를 1μm 이하, 바람직하게는 500nm 이하, 더 바람직하게는 200nm 이하, 100nm 이하, 90nm 이하, 70nm 이하, 50nm 이하, 30nm 이하, 20nm 이하, 15nm 이하, 또는 10nm 이하로 하면 상기 공극을 적합하게 형성할 수 있다.
또한 도전체(122) 위에는 보호층(91)이 제공된다. 보호층(91)은 위쪽으로부터 각 발광 소자로 물과 같은 불순물이 확산되는 것을 방지하는 기능을 갖는다.
보호층(91)은 예를 들어 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조를 가질 수 있다. 무기 절연막으로서는 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 산화 하프늄막 등의 산화물막 또는 질화물막을 들 수 있다. 또는 보호층(91)에 인듐 갈륨 산화물, 인듐 갈륨 아연 산화물 등의 반도체 재료를 사용하여도 좋다.
또한 보호층(91)으로서 무기 절연막과 유기 절연막의 적층막을 사용할 수도 있다. 예를 들어, 한 쌍의 무기 절연막 사이에 유기 절연막을 끼운 구성으로 하는 것이 바람직하다. 또한 유기 절연막이 평탄화막으로서 기능하는 것이 바람직하다. 이에 의하여, 유기 절연막의 상면을 평탄하게 할 수 있기 때문에, 그 위의 무기 절연막의 피복성이 향상되어, 배리어성을 높일 수 있다. 또한 보호층(91)의 상면이 평탄하게 되기 때문에, 보호층(91) 위쪽에 구조물(예를 들어 컬러 필터, 터치 센서의 전극, 또는 렌즈 어레이)을 제공하는 경우에, 아래쪽의 구조에 기인하는 요철 형상의 영향을 경감할 수 있어 바람직하다.
도 30의 (C)는 Y방향에서의 표시 장치(100)의 단면 구성예를 나타낸 것이고, 구체적으로는 발광 디바이스(150R) 및 수광 디바이스(160)의 단면 구성예를 나타낸 것이다. 또한 발광 디바이스(150G) 및 발광 디바이스(150B)도 발광 디바이스(150R)와 마찬가지로 Y방향으로 배열될 수 있다.
도 30의 (D)에는 접속 전극으로서 기능하는 도전체(123)와 공통 전극으로서 기능하는 도전체(122)가 전기적으로 접속되는 접속부(93)를 나타내었다. 접속부(93)에서는, 도전체(123) 위에 도전체(122)가 접촉하여 제공되고, 도전체(122)를 덮어 보호층(91)이 제공된다. 또한 도전체(123)의 단부를 덮어 절연층(92)이 제공된다.
도 30의 (A)에는, 발광 디바이스(150)에 아래층부터 순서대로 도전체(121), 정공 주입층(85), 정공 수송층(86), 발광층(87), 전자 수송층(88), 공통층(89)(전자 주입층), 및 도전체(122)가 제공되고, 수광 디바이스(160)에 아래층부터 순서대로 도전체(121PD), 정공 수송층(86PD), 수광층(90), 전자 수송층(88PD), 공통층(89), 및 도전체(122)가 제공되는 구성을 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 발광 디바이스(150)에 아래층부터 순서대로 화소 전극으로서 기능하는 도전체, 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층, 및 공통 전극으로서 기능하는 도전체가 제공되고, 수광 디바이스(160)에 아래층부터 순서대로 화소 전극으로서 기능하는 도전체, 전자 수송층, 수광층, 정공 수송층, 및 공통 전극으로서 기능하는 도전체가 제공되어도 좋다. 이 경우, 발광 디바이스(150)가 갖는 정공 주입층을 공통층으로 할 수 있고, 상기 공통층은 수광 디바이스(160)가 갖는 정공 수송층과 공통 전극 사이에 제공할 수 있다. 또한 발광 디바이스(150)에서 전자 주입층은 소자마다 분리할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치를 적용한 표시 모듈에 대하여 설명한다.
<표시 모듈의 구성예>
먼저 본 발명의 일 형태의 표시 장치를 갖는 표시 모듈에 대하여 설명한다.
도 31의 (A)에 표시 모듈(1280)의 사시도를 나타내었다. 표시 모듈(1280)은 발광 장치(100)와 FPC(1290)를 갖는다.
표시 모듈(1280)은 기판(1291) 및 기판(1292)을 갖는다. 표시 모듈(1280)은 표시부(1281)를 갖는다. 표시부(1281)는 표시 모듈(1280)에서의 화상을 표시하는 영역이고, 후술하는 화소부(1284)에 제공되는 각 화소로부터의 광을 시인할 수 있는 영역이다.
도 31의 (B)에 기판(1291) 측의 구성을 모식적으로 나타낸 사시도를 나타내었다. 기판(1291) 위에는 회로부(1282)와, 회로부(1282) 위의 화소 회로부(1283)와, 화소 회로부(1283) 위의 화소부(1284)가 적층되어 있다. 또한 기판(1291) 위의 화소부(1284)와 중첩되지 않는 부분에 FPC(1290)와 접속하기 위한 단자부(1285)가 제공되어 있다. 단자부(1285)와 회로부(1282)는 복수의 배선으로 구성되는 배선부(1286)에 의하여 전기적으로 접속되어 있다.
또한 화소부(1284) 및 화소 회로부(1283)는 예를 들어 상술한 화소층(PXAL)에 상당한다. 또한 회로부(1282)는 예를 들어 상술한 회로층(SICL)에 상당한다.
화소부(1284)는 주기적으로 배열된 복수의 화소(1284a)를 갖는다. 도 31의 (B)의 오른쪽에 하나의 화소(1284a)의 확대도를 나타내었다. 화소(1284a)는 발광색이 서로 다른 발광 디바이스(1430a), 발광 디바이스(1430b), 및 발광 디바이스(1430c)를 갖는다. 또한 발광 디바이스(1430a), 발광 디바이스(1430b), 및 발광 디바이스(1430c)는 예를 들어 상술한 발광 디바이스(150a), 발광 디바이스(150b), 및 발광 디바이스(150c)에 상당하는 상술한 복수의 발광 디바이스는 도 31의 (B)에 나타낸 바와 같이 스트라이프 배열로 배치하여도 좋다. 또한 델타 배열 및 펜타일 배열과 같은 다양한 배열 방법을 적용할 수 있다.
화소 회로부(1283)는 주기적으로 배열된 복수의 화소 회로(1283a)를 갖는다.
하나의 화소 회로(1283a)는 하나의 화소(1284a)가 갖는 3개의 발광 디바이스의 발광을 제어하는 회로이다. 하나의 화소 회로(1283a)는 하나의 발광 디바이스의 발광을 제어하는 회로가 3개 제공되는 구성으로 하여도 좋다. 예를 들어, 화소 회로(1283a)는 하나의 발광 디바이스당 하나의 선택 트랜지스터와, 하나의 전류 제어용 트랜지스터(구동 트랜지스터)와, 용량 소자를 적어도 갖는 구성으로 할 수 있다. 이때 선택 트랜지스터의 게이트에는 게이트 신호가 입력되고, 소스 및 드레인 중 한쪽에는 소스 신호가 입력된다. 이로써, 액티브 매트릭스형 표시 장치가 실현되어 있다.
회로부(1282)는 화소 회로부(1283)의 각 화소 회로(1283a)를 구동하는 회로를 갖는다. 예를 들어, 게이트선 구동 회로 및 소스선 구동 회로 중 한쪽 또는 양쪽을 갖는 것이 바람직하다. 이 이외에, 연산 회로, 메모리 회로, 및 전원 회로 등 중에서 선택된 하나 이상을 가져도 좋다.
FPC(1290)는 외부로부터 회로부(1282)에 비디오 신호 또는 전원 전위를 공급하기 위한 배선으로서 기능한다. 또한 FPC(1290) 위에 IC가 실장되어 있어도 좋다.
표시 모듈(1280)은 화소부(1284)의 아래쪽에 화소 회로부(1283) 및 회로부(1282) 중 한쪽 또는 양쪽이 적층된 구성으로 할 수 있기 때문에, 표시부(1281)의 개구율(유효 표시 면적비)을 매우 높게 할 수 있다. 예를 들어 표시부(1281)의 개구율은 40% 이상 100% 미만, 바람직하게는 50% 이상 95% 이하, 더 바람직하게는 60% 이상 95% 이하로 할 수 있다. 또한 화소(1284a)를 매우 높은 밀도로 배치할 수 있고, 표시부(1281)의 정세도를 매우 높게 할 수 있다. 예를 들어, 표시부(1281)에는 2000ppi 이상, 바람직하게는 3000ppi 이상, 더 바람직하게는 5000ppi 이상, 더욱 바람직하게는 6000ppi 이상이고, 20000ppi 이하 또는 30000ppi 이하의 정세도로 화소(1284a)가 배치되는 것이 바람직하다.
이와 같은 표시 모듈(1280)은 매우 고정세하기 때문에, 헤드 마운트 디스플레이 등의 VR용 기기, 또는 안경형 AR용 기기에 적합하게 사용할 수 있다. 예를 들어, 렌즈를 통하여 표시 모듈(1280)의 표시부를 시인하는 구성이어도, 표시 모듈(1280)은 정세도가 매우 높은 표시부(1281)를 갖기 때문에, 렌즈로 표시부가 확대되어도 화소가 시인되지 않고, 몰입감이 높은 표시를 수행할 수 있다. 또한 표시 모듈(1280)은 이에 한정되지 않고, 비교적 소형의 표시부를 갖는 전자 기기에 적합하게 사용할 수 있다. 예를 들어 손목시계와 같은 장착형 전자 기기의 표시부에 적합하게 사용할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태의 전자 기기의 일례로서 표시 장치가 적용된 헤드 마운트 디스플레이에 대하여 설명한다.
도 32의 (A) 및 (B)에는 헤드 마운트 디스플레이(8300)의 외관을 도시하였다.
헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 조작 버튼(8303), 및 밴드상 고정구(8304)를 갖는다.
조작 버튼(8303)은 예를 들어 전원 버튼으로서의 기능을 갖는다. 또한 헤드 마운트 디스플레이(8300)는 조작 버튼(8303) 이외의 버튼을 가져도 좋다.
또한 도 32의 (C)에 도시된 바와 같이, 표시부(8302)와 사용자의 눈 위치 사이에 렌즈(8305)를 가져도 좋다. 렌즈(8305)에 의하여 사용자는 표시부(8302)를 확대하여 볼 수 있기 때문에 임장감이 더 높아진다. 이때 도 32의 (C)에 도시된 바와 같이 시도(視度) 조절을 위하여 렌즈의 위치를 변화시키는 다이얼(8306)을 가져도 좋다.
표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 표시 장치는 정세도가 매우 높기 때문에, 도 32의 (C)와 같이 렌즈(8305)를 사용하여 확대한 경우에도 사용자에게 화소가 시인되지 않아 현실감이 더 높은 영상을 표시할 수 있다.
도 32의 (A) 내지 (C)에는 1장의 표시부(8302)를 갖는 경우의 예를 나타내었다. 이와 같은 구성으로 함으로써 부품 점수를 삭감할 수 있다.
표시부(8302)는 좌우 2개의 영역에 각각 오른쪽 눈용 화상과 왼쪽 눈용 화상의 2개의 화상을 나란히 표시할 수 있다. 이로써, 양안 시차를 사용한 입체 영상을 표시할 수 있다.
또한 표시부(8302)의 전역에 걸쳐, 양쪽 눈으로 시인 가능한 하나의 화상을 표시하여도 좋다. 이로써, 시야의 양단에 걸쳐 파노라마 영상을 표시할 수 있게 되어 현실감이 높아진다.
여기서, 헤드 마운트 디스플레이(8300)는 사용자의 머리 크기 또는 눈 위치 등에 따라 표시부(8302)의 곡률을 적절한 값으로 변화시키는 기구를 갖는 것이 바람직하다. 예를 들어, 표시부(8302)의 곡률을 조정하기 위한 다이얼(8307)을 조작함으로써, 사용자가 스스로 표시부(8302)의 곡률을 조정하여도 좋다. 또는 사용자의 머리 크기 또는 눈 위치 등을 검출하는 센서(예를 들어 카메라, 접촉식 센서, 또는 비접촉식 센서)를 하우징(8301)에 제공하고, 센서의 검출 데이터에 기초하여 표시부(8302)의 곡률을 조정하는 기구가 포함되어도 좋다.
또한 렌즈(8305)를 사용하는 경우에는, 표시부(8302)의 곡률과 동기하여 렌즈(8305)의 위치 및 각도를 조정하는 기구가 포함되는 것이 바람직하다. 또는 다이얼(8306)이 렌즈의 각도를 조정하는 기능을 가져도 좋다.
도 32의 (E) 및 (F)에는 표시부(8302)의 곡률을 제어하는 구동부(8308)가 포함되는 예를 나타내었다. 구동부(8308)는 표시부(8302)의 적어도 일부에 고정되어 있다. 구동부(8308)는 표시부(8302)에 고정되는 부분이 변형 또는 이동함으로써, 표시부(8302)를 변형시키는 기능을 갖는다.
도 32의 (E)에는 머리가 비교적 큰 사용자(8310)가 하우징(8301)을 착용한 경우의 모식도를 도시하였다. 이때 표시부(8302)의 형상은 곡률이 비교적 작게(곡률 반경이 크게) 되도록 구동부(8308)에 의하여 조정된다.
한편 도 32의 (F)에는 사용자(8310)와 비교하여 머리가 작은 사용자(8311)가 하우징(8301)을 착용한 경우를 나타내었다. 또한 사용자(8311)는 사용자(8310)와 비교하여 양쪽 눈 사이의 간격이 좁다. 이때 표시부(8302)의 형상은 표시부(8302)의 곡률이 크게(곡률 반경이 작게) 되도록 구동부(8308)에 의하여 조정된다. 도 32의 (F)에 있어서는 도 32의 (E)에서의 표시부(8302)의 위치 및 형상을 파선으로 나타내었다.
이와 같이, 헤드 마운트 디스플레이(8300)는 표시부(8302)의 곡률을 조정하는 기구를 가짐으로써 남녀노소 다양한 사용자에게 최적의 표시를 제공할 수 있다.
또한 표시부(8302)에 표시하는 콘텐츠에 따라 표시부(8302)의 곡률을 변화시킴으로써 사용자가 높은 임장감을 느끼게 할 수도 있다. 예를 들어 표시부(8302)의 곡률을 진동시킴으로써 흔들림을 표현할 수 있다. 이와 같이, 콘텐츠 내의 장면에 맞추어 다양한 연출을 할 수 있고, 사용자에게 새로운 체험을 제공할 수 있다. 또한 이때 하우징(8301)에 제공된 진동 모듈과 연동시킴으로써, 임장감이 더 높은 표시가 가능해진다.
또한 헤드 마운트 디스플레이(8300)는 도 32의 (D)에 도시된 바와 같이 2개의 표시부(8302)를 가져도 좋다.
2개의 표시부(8302)를 가짐으로써, 사용자는 한쪽 눈마다 하나의 표시부를 볼 수 있다. 이로써, 시차를 사용한 3차원 표시를 수행하는 경우에도 높은 해상도의 영상을 표시할 수 있다. 또한 표시부(8302)는 사용자의 눈을 대략 중심으로 한 원호 형상으로 만곡되어 있다. 이로써, 사용자의 눈으로부터 표시부의 표시면까지의 거리가 일정하게 되므로, 사용자는 더 자연스러운 영상을 볼 수 있다. 또한 표시부로부터의 광의 휘도 및 색도가 보는 각도에 따라 변화되는 경우에도, 표시부의 표시면의 법선 방향으로 사용자의 눈이 위치하기 때문에 실질적으로 그 영향을 무시할 수 있어, 더 현실감이 있는 영상을 표시할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 6)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치를 사용하여 제작할 수 있는 표시 모듈에 대하여 설명한다.
도 33의 (A)에 도시된 표시 모듈(6000)은 상부 커버(6001)와 하부 커버(6002) 사이에 FPC(6005)가 접속된 표시 장치(6006), 프레임(6009), 인쇄 기판(6010), 및 배터리(6011)를 갖는다.
예를 들어 본 발명의 일 형태를 사용하여 제작된 표시 장치를 표시 장치(6006)에 사용할 수 있다. 표시 장치(6006)에 의하여 소비 전력이 매우 낮은 표시 모듈을 실현할 수 있다.
상부 커버(6001) 및 하부 커버(6002)는 표시 장치(6006)의 크기에 맞추어 형상 및 치수를 적절히 변경할 수 있다.
표시 장치(6006)는 터치 패널로서의 기능을 가져도 좋다.
프레임(6009)은 표시 장치(6006)를 보호하는 기능, 인쇄 기판(6010)의 동작에 의하여 발생하는 전자기파를 차단하는 기능, 및 방열판으로서의 기능 중에서 선택된 하나 이상을 가져도 좋다.
인쇄 기판(6010)은 전원 회로, 비디오 신호 및 클록 신호를 출력하기 위한 신호 처리 회로, 배터리 제어 회로 등을 갖는다.
도 33의 (B)는 광학식 터치 센서를 구비하는 표시 모듈(6000)의 단면 개략도이다.
표시 모듈(6000)은 인쇄 기판(6010)에 제공된 발광부(6015) 및 수광부(6016)를 갖는다. 또한 상부 커버(6001)와 하부 커버(6002)로 둘러싸인 영역에 한 쌍의 도광부(도광부(6017a) 및 도광부(6017b))를 갖는다.
표시 장치(6006)는 프레임(6009)을 개재하여 인쇄 기판(6010) 및 배터리(6011)와 중첩되어 제공된다. 표시 장치(6006)와 프레임(6009)은 도광부(6017a), 도광부(6017b)에 고정되어 있다.
발광부(6015)로부터 방출된 광(6018)은 도광부(6017a)에 의하여 표시 장치(6006) 상부를 경유하고, 도광부(6017b)를 통과하여 수광부(6016)에 도달한다. 예를 들어 손가락 또는 스타일러스 등의 피검지체에 의하여 광(6018)이 차단됨으로써 터치 조작을 검출할 수 있다.
발광부(6015)는 예를 들어 표시 장치(6006)의 인접한 2변을 따라 복수로 제공된다. 수광부(6016)는 발광부(6015)와 대향되는 위치에 복수로 제공된다. 이로써 터치 조작이 행해진 위치의 정보를 취득할 수 있다.
발광부(6015)에는 예를 들어 LED 소자와 같은 광원을 사용할 수 있고, 특히 적외선을 발하는 광원을 사용하는 것이 바람직하다. 수광부(6016)에는 발광부(6015)가 발하는 광을 수광하여 전기 신호로 변환하는 광전 소자를 사용할 수 있다. 바람직하게는 적외선을 수광할 수 있는 포토다이오드를 사용할 수 있다.
광(6018)을 투과시키는 도광부(6017a), 도광부(6017b)를 사용함으로써, 발광부(6015)와 수광부(6016)를 표시 장치(6006) 아래 측에 배치할 수 있고, 외광이 수광부(6016)에 도달하여 터치 센서가 오동작하는 것을 억제할 수 있다. 특히 가시광을 흡수하고 적외선을 투과시키는 수지를 사용하면 터치 센서의 오동작을 더 효과적으로 억제할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 7)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치를 적용할 수 있는 전자 기기의 예에 대하여 설명한다.
도 34의 (A)에 도시된 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508)을 갖는다. 표시부(6502)는 터치 패널 기능을 갖는다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 34의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함하는 단면 개략도이다.
하우징(6501)의 표시면 측에는 투광성을 갖는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 및 배터리(6518)가 배치되어 있다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 도시하지 않은 접착층에 의하여 고정되어 있다.
또한 표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접혀 있다. 또한 이 접힌 부분에 FPC(6515)가 접속되어 있다. FPC(6515)에는 IC(6516)가 실장되어 있다. 또한 FPC(6515)는 인쇄 기판(6517)에 제공된 단자와 접속되어 있다.
표시 패널(6511)에는 예를 들어 플렉시블 디스플레이 패널을 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에, 전자 기기의 두께를 늘리지 않고 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면에 FPC(6515)와의 접속부를 배치함으로써, 슬림 베젤의 전자 기기를 실현할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 8)
본 실시형태에서는, 본 발명의 일 형태를 사용하여 제작된 표시 장치를 포함하는 전자 기기에 대하여 설명한다.
이하에서 예시하는 전자 기기는 표시부에 본 발명의 일 형태의 표시 장치를 포함한다. 따라서, 높은 해상도가 실현된 전자 기기이다.
본 발명의 일 형태는 표시 장치와, 안테나, 배터리, 하우징, 카메라, 스피커, 마이크로폰, 터치 센서, 및 조작 버튼 중에서 선택된 하나 이상을 갖는다.
본 발명의 일 형태인 전자 기기는 이차 전지를 가져도 좋고, 비접촉 전력 전송(傳送)을 사용하여 이차 전지를 충전할 수 있는 것이 바람직하다.
이차 전지로서는 예를 들어 겔 형상의 전해질을 사용하는 리튬 폴리머 전지(리튬 이온 폴리머 전지)의 리튬 이온 이차 전지, 니켈 수소 전지, 니켈 카드뮴 전지, 유기 라디칼 전지, 납 축전지, 공기 이차 전지, 니켈 아연 전지, 및 은 아연 전지가 있다.
본 발명의 일 형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써, 표시부에 영상 또는 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 갖는 경우, 안테나를 비접촉 전력 전송에 사용하여도 좋다.
본 발명의 일 형태의 전자 기기의 표시부에는 예를 들어 풀 하이비전, 4K2K, 8K4K, 16K8K, 또는 그 이상의 해상도를 갖는 영상을 표시할 수 있다.
전자 기기로서는 예를 들어 텔레비전 장치, 노트북형 퍼스널 컴퓨터, 모니터 장치, 디지털 사이니지, 파칭코기, 및 게임기와 같은 비교적 큰 화면을 갖는 전자 기기가 있다. 전자 기기로서는 이들 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 및 음향 재생 장치가 있다.
본 발명의 일 형태가 적용된 전자 기기는 예를 들어 건물(예를 들어 가옥 및 빌딩) 또는 이동체(예를 들어 자동차) 각각의 내장 또는 외장이 갖는 평면 또는 곡면을 따라 제공할 수 있다.
도 35의 (A)는 파인더(8100)가 장착된 상태의 카메라(8000)의 외관을 도시한 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 및 셔터 버튼(8004)을 갖는다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착되어 있다.
또한 카메라(8000)는 렌즈(8006)와 하우징이 일체화되어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누르거나 터치 패널로서 기능하는 표시부(8002)를 터치함으로써 촬상할 수 있다.
하우징(8001)은 전극을 갖는 마운트를 갖고, 파인더(8100) 외에 스트로보 장치를 접속할 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 또는 버튼(8103)을 갖는다.
하우징(8101)은 카메라(8000)의 마운트와 결합하는 마운트에 의하여 카메라(8000)에 장착되어 있다. 파인더(8100)는 카메라(8000)로부터 수신한 영상을 표시부(8102)에 표시할 수 있다.
버튼(8103)은 예를 들어 전원 버튼으로서의 기능을 갖는다.
카메라(8000)의 표시부(8002) 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 또한 파인더가 내장된 카메라(8000)이어도 좋다.
도 35의 (B)는 웨어러블 단말기의 일례인 정보 단말기(5900)의 외관을 나타낸 도면이다. 정보 단말기(5900)는 하우징(5901), 표시부(5902), 조작 버튼(5903), 조작자(操作子)(5904), 및 밴드(5905)를 갖는다.
웨어러블 단말기에 앞의 실시형태에서 설명한 표시 장치를 적용함으로써, 표시부(5902)에서 표시 품질이 높은 화상을 표시할 수 있다.
도 35의 (C)는 게임기의 일례인 휴대용 게임기(5200)의 외관을 나타낸 도면이다. 휴대용 게임기(5200)는 하우징(5201), 표시부(5202), 및 버튼(5203)을 갖는다.
또한 휴대용 게임기(5200)의 영상은 텔레비전 장치, 퍼스널 컴퓨터용 디스플레이, 게임용 디스플레이, 또는 헤드 마운트 디스플레이의 표시 장치에 의하여 출력할 수 있다.
휴대용 게임기(5200)에 앞의 실시형태에서 설명한 표시 장치를 적용함으로써, 표시부(5202)에서 표시 품질이 높은 화상을 표시할 수 있다. 또한 저소비 전력의 휴대용 게임기(5200)를 실현할 수 있다. 또한 소비 전력이 낮으면 회로로부터의 발열을 저감할 수 있기 때문에, 발열로 인한 그 회로 자체, 주변 회로, 및 모듈에 대한 영향을 줄일 수 있다.
도 36의 (A)는 헤드 마운트 디스플레이(8200)의 외관을 도시한 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 및 케이블(8205)을 갖는다. 또한 장착부(8201)에는 배터리(8206)가 내장되어 있다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기를 갖고, 수신한 영상 정보를 표시부(8204)에 표시할 수 있다. 또한 본체(8203)는 카메라를 갖고, 사용자의 안구 또는 눈꺼풀의 움직임의 정보를 입력 수단으로서 사용할 수 있다.
또한 장착부(8201)는 사용자와 접하는 위치에 사용자의 안구의 움직임에 따라 흐르는 전류를 검지할 수 있는 복수의 전극이 제공되고, 시선을 인식하는 기능을 가져도 좋다. 또한 전극을 흐르는 전류에 의하여 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)는 예를 들어 온도 센서, 압력 센서, 또는 가속도 센서와 같은 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능, 사용자의 머리 움직임에 맞추어 표시부(8204)에 표시되는 영상을 변화시키는 기능 등을 가져도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 36의 (B), (C), 및 (D)는 헤드 마운트 디스플레이(8300)의 외관을 도시한 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 밴드상의 고정구(8304), 및 한 쌍의 렌즈(8305)를 갖는다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하면, 사용자가 높은 임장감을 느낄 수 있어 바람직하다. 또한 표시부(8302)의 상이한 영역에 표시된 다른 화상을 렌즈(8305)를 통하여 시인함으로써 시차를 사용한 3차원 표시를 할 수도 있다. 또한 하나의 표시부(8302)를 제공하는 구성에 한정되지 않고, 2개의 표시부(8302)를 제공하여 사용자의 한쪽 눈마다 하나의 표시부를 배치하여도 좋다.
또한 표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 반도체 장치를 갖는 표시 장치는 정세도가 매우 높기 때문에, 도 36의 (D)와 같이 렌즈(8305)를 사용하여 확대한 경우에도 사용자에게 화소가 시인되지 않고, 현실감이 더 높은 영상을 표시할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
SICL: 회로층, LINL: 배선층, PXAL: 화소층, BS1: 기판, BS2: 기판, LIA: 영역, DRV: 구동 회로 영역, ALP: 화소 어레이, LD: 로컬 드라이버 회로, SD: 구동 회로, GD: 구동 회로, CON: 컨트롤러, PG: 전압 생성 회로, ARA: 화소 영역, PX: 화소 회로, SL: 배선, GL: 배선, SSW: 스위치, GSW: 스위치, CNT1A: 도전체, CNT1B: 도전체, CNT2: 도전체, ER: 도전체, ERA: 도전체, LRA: 저저항 영역, LRA3: 저저항 영역, SHA: 반도체 영역, DDL: 분리층, MSK: 절연체, INS1: 절연체, INS2: 절연체, INS3: 절연체, INS4: 절연체, WTr: 기록 트랜지스터, GE: 도전체, SHB: 반도체 영역, LRB: 저저항 영역, EML: 층, OSL: 층, ANO: 배선, GL1: 배선, GL2: 배선, GL3: 배선, V0: 배선, VCOM: 배선, 10: 표시 장치, 10A: 표시 장치, 10B: 표시 장치, 30: 구동 회로, 80: 화소, 85R: 정공 주입층, 85G: 정공 주입층, 85B: 정공 주입층, 86R: 정공 수송층, 86G: 정공 수송층, 86B: 정공 수송층, 86PD: 정공 수송층, 87R: 발광층, 87G: 발광층, 87B: 발광층, 88R: 전자 수송층, 88G: 전자 수송층, 88B: 전자 수송층, 88PD: 전자 수송층, 89: 공통층, 90: 수광층, 91: 보호층, 92: 절연층, 93: 접속부, 100: 표시 장치, 102: 기판, 111: 절연체, 112: 절연체, 113: 절연체, 113a: 절연체, 113b: 절연체, 113c: 절연체, 114: 절연체, 121a: 도전체, 121b: 도전체, 121c: 도전체, 121R: 도전체, 121G: 도전체, 121B: 도전체, 121PD: 도전체, 121CM: 도전체, 122: 도전체, 123: 도전체, 141a: EL층, 141b: EL층, 141c: EL층, 142: EL층, 150: 발광 디바이스, 150a: 발광 디바이스, 150b: 발광 디바이스, 150c: 발광 디바이스, 150R: 발광 디바이스, 150G: 발광 디바이스, 150B: 발광 디바이스, 150IR: 발광 디바이스, 160: 수광 디바이스, 161: 수지층, 162a: 착색층, 162b: 착색층, 162c: 착색층, 164: 접착층, 165: 접착층, 200: 트랜지스터, 202: 절연체, 210: 기판, 214: 절연체, 216: 도전체, 220: 절연체, 222: 절연체, 224: 절연체, 226: 절연체, 228: 도전체, 230: 도전체, 250: 절연체, 252: 절연체, 256: 도전체, 300: 트랜지스터, 310: 기판, 312: 소자 분리층, 313: 반도체 영역, 314a: 저저항 영역, 314b: 저저항 영역, 315: 절연체, 316: 도전체, 317: 절연체, 320: 절연체, 322: 절연체, 324: 절연체, 326: 절연체, 328: 도전체, 330: 도전체, 350: 절연체, 352: 절연체, 354: 절연체, 356: 도전체, 360: 절연체, 362: 절연체, 364: 절연체, 366: 도전체, 370: 절연체, 372: 절연체, 376: 도전체, 380: 절연체, 400: 화소 회로, 400A: 화소 회로, 400B: 화소 회로, 400C: 화소 회로, 400D: 화소 회로, 400E: 화소 회로, 400F: 화소 회로, 400G: 화소 회로, 400H: 화소 회로, 500: 트랜지스터, 500A: 트랜지스터, 500B: 트랜지스터, 500C: 트랜지스터, 500D: 트랜지스터, 503: 도전체, 503a: 도전체, 503b: 도전체, 512: 절연체, 514: 절연체, 516: 절연체, 522: 절연체, 524: 절연체, 530: 산화물, 530a: 산화물, 530b: 산화물, 530ba: 영역, 530bb: 영역, 530bc: 영역, 540: 도전체, 540a: 도전체, 540b: 도전체, 541: 절연체, 541a: 절연체, 541b: 절연체, 542: 도전체, 542a: 도전체, 542b: 도전체, 544: 절연체, 550: 절연체, 550a: 절연체, 550b: 절연체, 552: 절연체, 554: 절연체, 560: 도전체, 560a: 도전체, 560b: 도전체, 571: 절연체, 571a: 절연체, 571b: 절연체, 574: 절연체, 576: 절연체, 580: 절연체, 581: 절연체, 600: 용량 소자, 600A: 용량 소자, 1280: 표시 모듈, 1281: 표시부, 1290: FPC, 1283: 화소 회로부, 1283a: 화소 회로, 1284: 화소부, 1284a: 화소, 1285: 단자부, 1286: 배선부, 1291: 기판, 1292: 기판, 1430a: 발광 디바이스, 1430b: 발광 디바이스, 1430c: 발광 디바이스, 4400a: 발광 유닛, 4400b: 발광 유닛, 4411: 발광층, 4412: 발광층, 4413: 발광층, 4420: 층, 4420-1: 층, 4420-2: 층, 4430: 층, 4430-1: 층, 4430-2: 층, 4440: 중간층, 5200: 휴대용 게임기, 5201: 하우징, 5202: 표시부, 5203: 버튼, 5900: 정보 단말기, 5901: 하우징, 5902: 표시부, 5903: 조작 버튼, 5904: 조작자, 5905: 밴드, 6000: 표시 모듈, 6001: 상부 커버, 6002: 하부 커버, 6005:FPC, 6006: 표시 장치, 6009: 프레임, 6010: 인쇄 기판, 6011: 배터리, 6015: 발광부, 6016: 수광부, 6017a: 도광부, 6017b: 도광부, 6018:광, 6500: 전자 기기, 6501: 하우징, 6502: 표시부, 6503: 전원 버튼, 6504: 버튼, 6505: 스피커, 6506: 마이크로폰, 6507: 카메라, 6508: 광원, 6510: 보호부재, 6511: 표시 패널, 6512: 광학부재, 6513: 터치 센서 패널, 6515: FPC, 6516: IC, 6517: 인쇄 기판, 6518: 배터리, 8000: 카메라, 8001: 하우징, 8002: 표시부, 8003: 조작 버튼, 8004: 셔터 버튼, 8006: 렌즈, 8100: 파인더, 8101: 하우징, 8102: 표시부, 8103: 버튼, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8303: 조작 버튼, 8304: 고정구, 8305: 렌즈, 8306: 다이얼, 8307: 다이얼, 8308: 구동부, 8310: 사용자, 8311: 사용자
Claims (6)
- 표시 장치로서,
제 1 층과, 상기 제 1 층 위쪽에 위치하는 제 2 층을 갖고,
상기 제 1 층은 제 1 구동 회로와 제 2 구동 회로를 갖고,
상기 제 2 층은 제 1 화소 영역과 제 2 화소 영역을 갖고,
상기 제 1 화소 영역은 제 1 화소 회로를 갖고,
상기 제 2 화소 영역은 제 2 화소 회로를 갖고,
상기 제 1 화소 영역은 상기 제 1 구동 회로와 중첩되는 영역을 갖고,
상기 제 2 화소 영역은 상기 제 2 구동 회로와 중첩되는 영역을 갖고,
상기 제 1 화소 회로는 제 1 배선을 통하여 상기 제 1 구동 회로에 전기적으로 접속되고,
상기 제 2 화소 회로는 제 2 배선을 통하여 상기 제 2 구동 회로에 전기적으로 접속되고,
상기 제 1 배선은 스위치를 통하여 상기 제 2 배선에 전기적으로 접속되고,
상기 스위치가 오프 상태일 때, 상기 제 1 구동 회로는 상기 제 1 화소 회로에 제 1 화상 데이터를 송신하고, 상기 제 2 구동 회로는 상기 제 2 화소 회로에 제 2 화상 데이터를 송신하고,
상기 스위치가 온 상태일 때, 상기 제 1 구동 회로는 상기 제 1 화소 회로에 상기 제 1 화상 데이터를 송신하고, 상기 제 2 화소 회로에 상기 제 2 화상 데이터를 송신하는, 표시 장치.
- 제 1 항에 있어서,
상기 스위치는 상기 제 1 층 또는 상기 제 2 층에 포함되는, 표시 장치.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 1 층이 제 1 기판을 갖고,
상기 제 2 층이 제 2 기판을 갖고,
상기 제 1 기판 및 상기 제 2 기판 각각은 실리콘을 재료로 한 반도체 기판이고,
상기 제 1 구동 회로 및 상기 제 2 구동 회로 각각에 포함되는 트랜지스터의 채널 형성 영역은 상기 제 1 기판에 포함되는 실리콘을 갖고,
상기 제 1 화소 영역 및 상기 제 2 화소 영역 각각에 포함되는 트랜지스터의 채널 형성 영역은 상기 제 2 기판에 포함되는 실리콘을 갖는, 표시 장치.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 1 층은 제 1 기판을 갖고,
상기 제 1 기판은 실리콘을 재료로 한 반도체 기판이고,
상기 제 1 구동 회로 및 상기 제 2 구동 회로 각각에 포함되는 트랜지스터는 상기 제 1 기판 위에 형성되는 트랜지스터이고,
상기 제 1 화소 영역 및 상기 제 2 화소 영역 각각에 포함되는 트랜지스터는 채널 형성 영역에 금속 산화물을 포함하는 트랜지스터인, 표시 장치.
- 전자 기기로서,
제 1 항 내지 제 4 항 중 어느 한 항에 따른 표시 장치와, 하우징을 갖는, 전자 기기.
- 제 2 기판을 갖고,
상기 제 2 기판이 실리콘을 재료로 한 반도체 기판인 반도체 장치의 제작 방법으로서,
제 1 단계 내지 제 7 단계를 갖고,
상기 제 1 단계는 상기 제 2 기판에 분리층을 형성하는 단계를 갖고,
상기 제 2 단계는 상기 제 2 기판에서 상기 분리층이 형성된 영역 이외에 웰을 형성하는 단계를 갖고,
상기 제 3 단계는 상기 제 2 기판에서 상기 웰이 형성된 영역 위의 일부에 제 1 절연체를 형성하는 단계를 갖고,
상기 제 4 단계는 상기 제 2 기판에서 상기 분리층 및 상기 제 1 절연체가 형성된 영역 이외에, 제 1 저저항 영역과 제 2 저저항 영역을 형성하는 단계를 갖고,
상기 제 5 단계는 제 1 기판에 포함되는 제 1 구동 회로 및 제 2 구동 회로 중 한쪽에서 동작 불량이 일어난 경우에는 상기 제 6 단계로 이행하고, 상기 제 1 기판에 포함되는 상기 제 1 구동 회로 및 상기 제 2 구동 회로의 양쪽에서 동작 불량이 일어나지 않은 경우에는 상기 제 7 단계로 이행하는 단계를 갖고,
상기 제 6 단계는 상기 제 1 절연층을 제거하는 단계와, 상기 제 2 기판에서 상기 제 1 절연체가 형성된 영역에 제 3 저저항 영역을 형성하는 단계를 갖고,
상기 제 7 단계는 상기 제 2 기판 위에 제 2 절연체를 형성하는 단계와, 상기 제 2 절연체에서 상기 분리층과, 상기 제 1 저저항 영역과, 상기 제 2 저저항 영역에 중첩되는 영역에 개구부를 제공하고, 상기 개구부에 도전체를 형성하는 단계를 갖는, 반도체 장치의 제작 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021060330 | 2021-03-31 | ||
| JPJP-P-2021-060330 | 2021-03-31 | ||
| PCT/IB2022/052461 WO2022208221A1 (ja) | 2021-03-31 | 2022-03-18 | 表示装置、電子機器、及び半導体装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230164090A true KR20230164090A (ko) | 2023-12-01 |
Family
ID=83455647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237035595A KR20230164090A (ko) | 2021-03-31 | 2022-03-18 | 표시 장치, 전자 기기, 및 반도체 장치의 제작 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240179987A1 (ko) |
| JP (1) | JPWO2022208221A1 (ko) |
| KR (1) | KR20230164090A (ko) |
| CN (1) | CN116997950A (ko) |
| WO (1) | WO2022208221A1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019220278A1 (ja) | 2018-05-17 | 2019-11-21 | 株式会社半導体エネルギー研究所 | 表示装置、及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030112204A1 (en) * | 2001-11-14 | 2003-06-19 | Polydisplay Asa | Cascading of multi-or bi-stable liquid crystal display elements in large self-organizing scalable low frame rate display boards |
| JP2012138712A (ja) * | 2010-12-24 | 2012-07-19 | Sharp Corp | ディスプレイおよびマルチディスプレイ装置 |
| US9640149B2 (en) * | 2015-07-21 | 2017-05-02 | Think Silicon Sa | Methods for fixed rate block based compression of image data |
| JP2018146730A (ja) * | 2017-03-03 | 2018-09-20 | 株式会社半導体エネルギー研究所 | 表示装置、および表示装置の動作方法 |
| TWI692747B (zh) * | 2019-03-28 | 2020-05-01 | 聚積科技股份有限公司 | 顯示系統及其共用驅動電路 |
| TWI697883B (zh) * | 2019-03-28 | 2020-07-01 | 聚積科技股份有限公司 | 顯示系統及其驅動電路 |
-
2022
- 2022-03-18 JP JP2023509881A patent/JPWO2022208221A1/ja active Pending
- 2022-03-18 KR KR1020237035595A patent/KR20230164090A/ko unknown
- 2022-03-18 CN CN202280021797.6A patent/CN116997950A/zh active Pending
- 2022-03-18 US US18/284,622 patent/US20240179987A1/en active Pending
- 2022-03-18 WO PCT/IB2022/052461 patent/WO2022208221A1/ja active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019220278A1 (ja) | 2018-05-17 | 2019-11-21 | 株式会社半導体エネルギー研究所 | 表示装置、及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2022208221A1 (ko) | 2022-10-06 |
| US20240179987A1 (en) | 2024-05-30 |
| WO2022208221A1 (ja) | 2022-10-06 |
| CN116997950A (zh) | 2023-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11217624B2 (en) | Display device | |
| JP2022140373A (ja) | 半導体装置、表示装置、電子機器、及び半導体装置の動作方法 | |
| US20230335605A1 (en) | Semiconductor device | |
| WO2022118151A1 (ja) | 表示システム、及び電子機器 | |
| WO2022208221A1 (ja) | 表示装置、電子機器、及び半導体装置の作製方法 | |
| WO2022200937A1 (ja) | 表示装置、及び電子機器 | |
| WO2022162490A1 (ja) | 表示装置、及び電子機器 | |
| WO2022167883A1 (ja) | 表示装置の作製方法 | |
| WO2022137013A1 (ja) | 表示装置、電子機器、及び表示装置の作製方法 | |
| WO2022249001A1 (ja) | 半導体装置、表示装置、及び電子機器 | |
| WO2022167893A1 (ja) | 半導体装置 | |
| CN116745834A (zh) | 显示装置及电子设备 | |
| WO2022248972A1 (ja) | 半導体装置、表示装置、及び電子機器 | |
| WO2023012566A1 (ja) | 電子機器、及び電子機器の動作方法 | |
| WO2023073479A1 (ja) | 表示装置、及び電子機器 | |
| WO2023052914A1 (ja) | 表示装置、電子機器、及び発光装置の動作方法 | |
| WO2022162497A1 (ja) | 半導体装置および電子機器 | |
| KR20230128297A (ko) | 표시 장치 및 전자 기기 | |
| CN116547737A (zh) | 显示系统及电子设备 | |
| KR20240004595A (ko) | 전자 기기 | |
| KR20230145080A (ko) | 표시 장치, 전자 기기 | |
| CN116802717A (zh) | 半导体装置 | |
| CN116783639A (zh) | 显示装置、电子设备 | |
| KR20230165318A (ko) | 표시 장치, 전자 기기, 및 표시 장치의 제작 방법 | |
| KR20230146572A (ko) | 전자 기기 |