CN116802717A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN116802717A
CN116802717A CN202280011470.0A CN202280011470A CN116802717A CN 116802717 A CN116802717 A CN 116802717A CN 202280011470 A CN202280011470 A CN 202280011470A CN 116802717 A CN116802717 A CN 116802717A
Authority
CN
China
Prior art keywords
layer
semiconductor device
insulator
conductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280011470.0A
Other languages
English (en)
Inventor
山崎舜平
池田隆之
大贯达也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority claimed from PCT/IB2022/050612 external-priority patent/WO2022167893A1/ja
Publication of CN116802717A publication Critical patent/CN116802717A/zh
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)

Abstract

提供一种新颖半导体装置。该半导体装置包括第一层、第一层上的第二层以及第二层上的第三层,第一层具有包括第一晶体管的功能电路,第二层具有包括第二晶体管的多个像素电路,第三层包括多个发光元件,多个像素电路之一与多个发光元件之一电连接,功能电路具有控制像素电路的工作的功能,像素电路具有控制发光元件的发光亮度的功能。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
注意,本发明的一个方式不局限于上述技术领域。作为本说明书等公开的本发明的一个方式的技术领域的例子,可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入输出装置、它们的驱动方法或它们的制造方法。
背景技术
近年来,有显示装置的高清晰化的需求。作为需要高清晰显示装置的设备,例如有面向虚拟现实(VR:Virtual Reality)、增强现实(AR:Augmented Reality)、替代现实(SR:Substitutional Reality)或混合现实(MR:Mixed Reality)的设备,近年来这些设备的开发很活跃。用于这些设备的显示装置不仅被要求高清晰化而且被要求小型化。
作为VR、AR、SR及MR的统称有xR。作为xR用显示装置,可以举出包括有机EL(Electro Luminescence)元件或发光二极管(LED:Light Emitting Diode)等发光元件的发光装置以及液晶显示装置等。
例如,有机EL元件的基本结构是在一对电极之间夹有包含发光性有机化合物的层的结构。通过对该元件施加电压,可以得到来自发光性有机化合物的发光。由于应用上述有机EL元件的显示装置不需要液晶显示装置等所需要的背光源,所以可以实现薄型、轻量、高对比度且低功耗的显示装置。例如,专利文献1公开了使用有机EL元件的显示装置的例子。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2002-324673号公报
发明内容
发明所要解决的技术问题
xR用显示装置被要求小型化、低功耗化以及多功能化等。
本发明的一个方式的目的之一是提供一种小型化的显示装置。本发明的一个方式的目的之一是提供一种实现高颜色再现性的显示装置。本发明的一个方式的目的之一是提供一种高清晰度的显示装置。本发明的一个方式的目的之一是提供一种高发光亮度的显示装置。本发明的一个方式的目的之一是提供一种可靠性高的显示装置。本发明的一个方式的目的之一是提供一种新颖显示装置。
注意,这些目的的记载不妨碍其他目的的存在。注意,本发明的一个方式并不需要实现所有上述目的。另外,可以从说明书、附图、权利要求书等的记载抽出上述以外的目的。
解决技术问题的手段
(1)本发明的一个方式是一种半导体装置,该半导体装置包括第一层、第一层上的第二层以及第二层上的第三层,第一层具有包括第一晶体管的功能电路,第二层具有包括第二晶体管的多个像素电路,第三层包括多个发光元件,多个像素电路之一与多个发光元件之一电连接,功能电路具有控制像素电路的工作的功能,像素电路具有控制发光元件的发光亮度的功能。
另外,在(1)中,作为第一晶体管及第二晶体管也可以使用Si晶体管。第一层及第二层也可以具有通过Cu-Cu键合连接的区域。
另外,在(1)中,作为第二晶体管也可以使用OS晶体管。
(2)本发明的另一个方式是一种半导体装置,该半导体装置包括第一层、第一层上的第二层以及第二层上的第一构件,第一层具有功能电路,第二层具有包括多个像素的显示部以及多个存储部,多个像素各自包括像素电路及像素电路上的发光元件,多个存储部沿着显示部的外周的至少一部分而配置,显示部和多个存储部被第一构件覆盖。在(2)中,存储部优选配置在密封区域。在(2)中,第三层也可以具有透光性。
(3)本发明的一个方式是一种半导体装置,该半导体装置包括第一层、第一层上的第二层以及第二层上的第三层,第一层具有包括多个存储单元的存储部,第二层具有功能电路,第三层具有包括多个像素的显示部,功能电路包括存储部驱动电路及显示部驱动电路,多个像素各自包括像素电路及像素电路上的发光元件。
另外,在(3)中,存储单元包括第一晶体管,功能电路包括第二晶体管,像素电路包括第三晶体管。例如,第一晶体管中的第一半导体层的组成及第二晶体管中的第二半导体层的组成也可以与第三晶体管中的第三半导体层的组成不同。
上述存储部也可以包括DRAM。上述发光元件也可以为有机EL元件。发光元件也可以具有串联结构。包括多个像素电路及多个发光元件的区域的对角尺寸优选为0.5英寸以上且2.0英寸以下。换言之,显示部的对角尺寸优选为0.5英寸以上且2.0英寸以下。
上述功能电路也可以包括CPU、GPU、超分辨率电路、传感器电路、通信电路和输入输出电路中的至少一个。上述第一构件也可以具有透光性。
发明效果
根据本发明的一个方式可以提供一种小型化的显示装置。根据本发明的一个方式可以提供一种实现高颜色再现性的显示装置。根据本发明的一个方式可以提供一种高清晰度的显示装置。根据本发明的一个方式可以提供一种高发光亮度的显示装置。根据本发明的一个方式可以提供一种可靠性高的显示装置。根据本发明的一个方式可以提供一种新颖显示装置。
注意,这些效果的记载不妨碍其他效果的存在。注意,本发明的一个方式并不需要具有所有上述效果。另外,可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图说明
图1A是说明半导体装置的结构例子的立体图。图1B是半导体装置的方框图。
图2是说明半导体装置的结构例子的立体图。
图3是说明显示部驱动电路的结构例子的方框图。
图4A及图4B1至图4B6是说明显示部的结构例子的图。
图5A及图5B是说明半导体装置的结构例子的图。
图6A及图6B是说明半导体装置的结构例子的图。
图7是说明半导体装置的结构例子的立体图。
图8A及图8B是说明半导体装置的结构例子的立体图。
图9A及图9B是说明半导体装置的结构例子的立体图。
图10A及图10B是说明半导体装置的结构例子的立体图。
图11A及图11B是说明半导体装置的结构例子的立体图。
图12A及图12B是说明半导体装置的结构例子的立体图。
图13A及图13B是说明半导体装置的结构例子的立体图。
图14A及图14B是说明半导体装置的结构例子的立体图。
图15A及图15B是说明半导体装置的结构例子的图。
图16A及图16B是说明半导体装置的结构例子的图。
图17A至图17C是说明半导体装置的工作例子的图。
图18是示出半导体装置的结构例子的截面图。
图19是示出半导体装置的结构例子的截面图。
图20是示出半导体装置的结构例子的截面图。
图21是示出半导体装置的结构例子的截面图。
图22是示出半导体装置的结构例子的截面图。
图23是示出半导体装置的结构例子的截面图。
图24是示出半导体装置的结构例子的截面图。
图25是示出半导体装置的结构例子的截面图。
图26是示出半导体装置的结构例子的截面图。
图27是示出半导体装置的结构例子的截面图。
图28是示出半导体装置的结构例子的截面图。
图29A至图29D是说明发光元件的结构例子的图。
图30A至图30D是示出显示装置的结构例子的图。
图31A至图31D是示出显示装置的结构例子的图。
图32A是示出晶体管的结构例子的俯视图。图32B及图32C是示出晶体管的结构例子的截面图。
图33A是说明结晶结构的分类的图。图33B是说明CAAC-IGZO膜的XRD谱的图。图33C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图34A至图34E是说明电子设备的一个例子的图。
具体实施方式
以下,参照附图说明实施方式。注意,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在以下实施方式所记载的内容中。
在本说明书等中,半导体装置是指利用半导体特性的装置以及包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。此外,半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如,作为半导体装置的例子,有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。此外,存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置,或者有时包括半导体装置。
此外,在本说明书等中,当记载为“X与Y连接”时,表示在本说明书等中公开了如下情况:X与Y电连接的情况;X与Y在功能上连接的情况;以及X与Y直接连接的情况。因此,不局限于附图或文中所示的连接关系,例如其他的连接关系也在附图或文中所记载的范围内记载。X和Y都是对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。
作为X和Y电连接的情况的一个例子,可以在X和Y之间连接一个以上的能够电连接X和Y的元件(例如开关、晶体管、电容器、电感器、电阻器、二极管、显示器件、发光器件、负载等)。此外,开关的开启状态及关闭状态被控制。换言之,通过使开关处于导通状态(开启状态)或非导通状态(关闭状态)来控制是否使电流流过。
作为X与Y在功能上连接的情况的一个例子,可以在X与Y之间连接有一个以上的能够在功能上连接X与Y的电路(例如,逻辑电路(反相器、NAND电路、NOR电路等)、信号转换电路(数字模拟转换电路、模拟数字转换电路、伽马校正电路等)、电位电平转换电路(电源电路(升压电路、降压电路等)、改变信号的电位电平的电平转移电路等)、电压源、电流源、切换电路、放大电路(能够增大信号振幅或电流量等的电路、运算放大器、差分放大电路、源极跟随电路、缓冲电路等)、信号产生电路、存储电路、控制电路等)。注意,例如,即使在X与Y之间夹有其他电路,当从X输出的信号传送到Y时,就可以说X与Y在功能上是连接着的。
此外,当明确地记载为“X与Y电连接”时,包括如下情况:X与Y电连接的情况(换言之,以中间夹有其他元件或其他电路的方式连接X与Y的情况);以及X与Y直接连接的情况(换言之,以中间不夹有其他元件或其他电路的方式连接X与Y的情况)。
例如,可以表达为“X、Y、晶体管的源极(或第一端子等)与晶体管的漏极(或第二端子等)互相电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表达为“晶体管的源极(或第一端子等)与X电连接,晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)与Y依次电连接”。或者,可以表达为“X通过晶体管的源极(或第一端子等)及晶体管的漏极(或第二端子等)与Y电连接,X、晶体管的源极(或第一端子等)、晶体管的漏极(或第二端子等)、Y依次设置”。通过使用与这种例子同样的表达方法规定电路结构中的连接顺序,可以区分晶体管的源极(或第一端子等)与漏极(或第二端子等)而决定技术范围。注意,这种表达方法是一个例子,不局限于上述表达方法。在此,X和Y为对象物(例如,装置、元件、电路、布线、电极、端子、导电膜、层等)。
此外,即使在电路图上独立的构成要素彼此电连接,也有时一个构成要素兼有多个构成要素的功能。例如,在布线的一部分用作电极时,一个导电膜兼有布线和电极的两个构成要素的功能。因此,本说明书中的“电连接”的范畴内还包括这种一个导电膜兼有多个构成要素的功能的情况。
在本说明书等中,“电容器”例如可以包括具有高于0F的静电电容值的电路元件、具有高于0F的静电电容值的布线的区域、寄生电容、晶体管的栅极电容等。因此,在本说明书等中,“电容器”除包括具有一对电极及在该电极之间的介电体的电路元件外还包括产生在布线和布线之间的寄生电容、产生在晶体管的源极和漏极中的一个与栅极之间栅极电容等。“电容器”、“寄生电容”、“栅极电容”等也可以称为“电容”等,与此相反,“电容”也可以称为“电容器”、“寄生电容”、“栅极电容”等。此外,“电容”的“一对电极”也可以称为“一对导电体”、“一对导电区域”、“一对区域”等。静电电容值例如可以为0.05fF以上且10pF以下。此外,例如,还可以为1pF以上且10μF以下。
在本说明书等中,晶体管包括栅极、源极以及漏极这三个端子。栅极用作控制晶体管的导通状态的控制端子。用作源极或漏极的两个端子是晶体管的输入输出端子。根据晶体管的导电型(n沟道型、p沟道型)及对晶体管的三个端子施加的电位的高低,两个输入输出端子中的一方用作源极而另一方用作漏极。因此,在本说明书等中,源极和漏极可以相互调换。在本说明书等中,在说明晶体管的连接关系时,使用“源极和漏极中的一个”(第一电极或第一端子)、“源极和漏极中的另一个”(第二电极或第二端子)的表述。此外,根据晶体管的结构,有时除了上述三个端子以外还包括背栅极。在此情况下,在本说明书等中,有时将晶体管的栅极和背栅极中的一个称为第一栅极,将晶体管的栅极和背栅极的另一个称为第二栅极。并且,在相同晶体管中,有时可以将“栅极”与“背栅极”相互调换。此外,在晶体管包括三个以上的栅极时,在本说明书等中,有时将各栅极称为第一栅极、第二栅极、第三栅极等。
此外,在本说明书等中,“节点”也可以根据电路结构或器件结构等称为端子、布线、电极、导电层、导电体或杂质区域等。此外,端子、布线等也可以称为“节点”。
此外,在本说明书等中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此,该序数词不限制构成要素的个数。此外,该序数词不限制构成要素的顺序。例如,本说明书等的实施方式之一中附有“第一”的构成要素有可能在其他的实施方式或权利要求书等中附有“第二”的构成要素。此外,例如,在本说明书等中,一个实施方式中的“第一”所指的构成要素有可能在其他实施方式或权利要求书等中被省略。
另外,在本说明书等中,为了方便起见,有时使用“上”、“下”、“上方”或“下方”等表示配置的词句以参照附图说明构成要素的位置关系。此外,构成要素的位置关系根据描述各结构的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,在“位于导电体的顶面的绝缘体”的表述中,通过将所示的附图的方向旋转180度,也可以称为“位于导电体的底面的绝缘体”。
此外,“上”及“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,如果是“绝缘层A上的电极B”的表述,则不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外,在本说明书等中,根据状况,可以互相调换“膜”和“层”等词句。例如,有时可以将“导电层”变换为“导电膜”。此外,有时可以将“绝缘膜”变换为“绝缘层”。此外,根据情况或状态,可以使用其他词句代替“膜”和“层”等词句。例如,有时可以将“导电层”或“导电膜”变换为“导电体”。此外,例如有时可以将“绝缘层”或“绝缘膜”变换为“绝缘体”。
注意,在本说明书等中,“电极”、“布线”、“端子”等词句不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外,例如,有时将“端子”用作“布线”或“电极”的一部分,反之亦然。再者,“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此,例如,“电极”可以为“布线”或“端子”的一部分,例如,“端子”可以为“布线”或“电极”的一部分。此外,“电极”、“布线”、“端子”等的词句有时置换为“区域”等词句。
在本说明书等中,根据情况或状态,可以互相调换“布线”、“信号线”及“电源线”等词句。例如,有时可以将“布线”变换为“信号线”。此外,例如有时可以将“布线”变换为“电源线”。反之亦然,有时可以将“信号线”或“电源线”变换为“布线”。有时可以将“电源线”变换为“信号线”。反之亦然,有时可以将“信号线”变换为“电源线”。此外,根据情况或状态,可以将施加到布线的“电位”变换为“信号”。反之亦然,有时可以将“信号”变换为“电位”。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此,也包括该角度为-5°以上且5°以下的状态。”大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此,也包括该角度为85°以上且95°以下的状态。”大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
参照附图说明本说明书所记载的实施方式。注意,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅限定在实施方式所记载的内容中。注意,在实施方式中的发明的结构中,有时在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略反复说明。在立体图或俯视图等中,为了明确起见,有时省略部分构成要素的图示。
在本说明书的附图中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明并不局限于附图中的尺寸或纵横比。此外,在附图中,示意性地示出理想的例子,因此本发明不局限于附图所示的形状或数值等。例如,可以包括因噪声或定时偏差等所引起的信号、电压或电流的不均匀等。
注意,在下面说明的发明结构中,在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分,而省略反复说明。此外,当表示具有相同功能的部分时有时使用相同的阴影线,而不特别附加附图标记。
在本说明书等中,在多个构成要素使用同一符号并且需要区分它们时,有时对符号附加“A”、“b”、“_1”、“[n]”、“[m,n]”等用于识别的符号。
(实施方式1)
说明根据本发明的一个方式的半导体装置。根据本发明的一个方式的半导体装置可以被用作显示装置。
<半导体装置100A的结构例子>
图1A及图2是根据本发明的一个方式的半导体装置100A的立体图。图1B是说明半导体装置100A的结构的方框图。半导体装置100A包括层10上的层20、层20上的层30以及层30上的密封衬底40。另外,层30包括多个像素电路51,密封衬底40和多个像素电路51之间设置有层60。在图2中,为了容易理解半导体装置100A的结构,分开示出层10、层20、层30、层60及密封衬底40等。
层10包括存储部11。另外,存储部11包括多个存储单元12。存储单元12被用作存储元件。作为存储部11可以使用各种存储方式的存储装置。例如,也可以使用DRAM(DynamicRandom Access Memory)、SRAM(Static Random Access Memory)、相变存储器(PCM:Phase-Change Memory)、电阻式存储器(ReRAM:Resistive Random Access Memory)、磁电式存储器(MRAM:Magnetoresistive Random Access Memory)、铁电存储器(FeRAM:FerroelectricRandom Access Memory)、反铁电存储器(Antiferroelectric Memory)等。
另外,作为存储部11也可以使用快闪存储器。另外,作为存储部11也可以使用NOSRAM(Nonvolaite Oxide Semiconductor Random Access Memory)或DOSRAM(DynamicOxide Semiconductor Random Access Memory)。NOSRAM及DOSRAM是使用在沟道形成区域中包含氧化物半导体的晶体管(以下,也称为“OS晶体管”)的存储装置的一种。
存储部11也可以包括多种存储装置。例如,也可以包括非易失性存储装置及易失性存储装置。存储部11具有保持在半导体装置100A中使用的各种程序、以及半导体装置100A的工作所需要的数据等的功能。
层20包括功能电路90及端子部29。功能电路90包括CPU21(Central ProcessingUnit)、GPU22(Graphics Processing Unit)、显示部驱动电路23、存储部驱动电路24、超分辨率电路25、传感器电路26、通信电路27及输入输出电路28。
注意,功能电路90既可以不包括这些构成要素的全部,又可以包括其他的构成要素。例如,也可以包括生成多个不同电位的电位生成电路及/或分别控制半导体装置100A的各电路的供电及停止供电的电源管理电路等。可以按构成CPU21的各电路进行供电及停止供电。例如,关于在构成CPU21的电路中判断为暂时不使用的电路,停止供电且在需要时再次开始供电,由此可以降低功耗。将再次开始供电时需要的数据在该电路停止之前储存在CPU21中的存储电路或存储部11等即可。通过储存在电路恢复时需要的数据,可以实现停止电路的快速恢复。此外,也可以停止供应时钟信号来停止电路工作。
另外,功能电路90也可以包括DSP(Digital Signal Processor)及/或FPGA(FieldProgrammable Gate Array)等。
CPU21具有根据储存在存储部11中的程序控制设置在GPU22及层20中的电路的工作的功能。GPU22具有进行用来形成图像数据的运算处理的功能。另外,GPU22可以并行进行大量行列运算(积和运算),所以例如可以高速地进行使用神经网络的运算处理。GPU22例如具有使用储存在存储部11中的校正数据对图像数据进行校正的功能。例如,GPU22具有生成将亮度、颜色及/或对比度等校正后的图像数据的功能。
显示部驱动电路23与层30中的多个像素电路51电连接,并具有向多个像素电路51供应图像数据的功能。作为显示部驱动电路23可以使用移位寄存器、电平转换器、反相器、锁存器、模拟开关或逻辑电路等各种电路。
另外,与层30重叠地设置有层60。层60包括多个发光元件61。一个发光元件61和一个像素电路51电连接,来被用作一个像素。像素电路51控制发光元件61的发光亮度。另外,由多个像素构成显示部31。换言之,也可以说显示部31包括多个像素。另外,层60也可以包括在层30中。此时,可以说显示部31包括在层30中。后面将说明像素电路51及发光元件61。
超分辨率电路25具有将显示部31中的任意像素的电位使用该像素周围的像素的电位和权重的积和运算而决定的功能。超分辨率电路25具有对分辨率比显示部31低的图像数据进行上转换的功能。另外,超分辨率电路25具有对分辨率比显示部31高的图像数据进行下转换的功能。
虽然图像数据的上转换或下转换可以使用GPU22进行,但是由于包括超分辨率电路25可以降低GPU22的负载。例如,使用GPU22进行到2K分辨率(或4K分辨率)的处理且使用超分辨率电路25上转换为4K分辨率(或8K分辨率),由此可以降低GPU22的负载。另外,可以提高半导体装置100A的处理速度。
存储部驱动电路24与层10中的存储部11电连接,并具有对存储部11写入数据的功能以及从存储部11读出数据的功能。
传感器电路26具有取得人的视觉、听觉、触觉、味觉和嗅觉中的任一个或多个信息的功能。更具体地说,传感器电路26具有检测或测量力、位移、位置、速度、加速度、角速度、转速、距离、光、磁、温度、声音、时间、电场、电流、电压、电力、辐射线、湿度、倾斜度、振动、气味或红外线的功能中的至少一个。另外,传感器电路26也可以具有除此之外的功能。
通信电路27具有以无线或有线进行通信的功能。尤其在具有以无线进行通信的功能时能够省略用来进行连接的电缆等的部件数,所以是优选的。
通信电路27在具有以无线进行通信的功能时可以通过天线进行通信。作为通信协议或通信技术可以使用:通信标准诸如LTE(Long Term Evolution:长期演进)、GSM(GlobalSystem for Mobile Communication:全球移动通讯系统)(注册商标)、EDGE(EnhancedData Rates for GSM Evolution:GSM增强数据率演进)、CDMA2000(Code DivisionMultiple Access 2000:码分多址2000)、W-CDMA(注册商标);或者由IEEE(电气电子工程师学会)通信标准化的规格诸如Wi-Fi(注册商标)、Bluetooth(注册商标)、ZigBee(注册商标)等。
通信电路27可以通过World Wide Web(WWW:万维网)的基础的因特网、内联网、外联网、PAN(Personal Area Network:个人网)、LAN(Local Area Network:局域网)、CAN(Campus Area Network:校园网)、MAN(Metropolitan Area Network:城域网)、WAN(WideArea Network:广域网)、GAN(Global Area Network:全球网)等计算机网络使半导体装置100A与其他设备连接,来输入或输出信息。
输入输出电路28具有将通过端子部29供应到半导体装置100A的信号分配给CPU21及/或GPU22等的各电路的功能。另外,输入输出电路28具有将通过通信电路27供应到半导体装置100A的信号分配给CPU21及/或GPU22等的各电路的功能。
另外,输入输出电路28具有通过端子部29将信号输出到外部的功能。另外,输入输出电路28具有通过通信电路27将信号输出到外部的功能。
因为FPC(Flexible printed circuits)等电连接到端子部29,所以在与端子部29重叠的区域中没有形成层30及密封衬底40。
图3是说明显示部驱动电路23的结构例子的方框图。显示部驱动电路23包括控制电路71、时序控制器72、串并行转换电路73、锁存电路74、DAC75、放大电路76、第一驱动电路232及第二驱动电路233。注意,显示部驱动电路23既可以不包括这些构成要素的全部,又可以包括其他的构成要素。
控制电路71与时序控制器72、串并行转换电路73、锁存电路74、DAC75、放大电路76、第一驱动电路232及第二驱动电路233电连接,并具有控制显示部驱动电路23的工作的功能。例如,控制DAC75的输出特性的调节、没有更新显示图像时的放大电路76的停止等。另外,控制电路71具有在显示部31被分割为多个子屏而驱动时按各子屏控制上述工作的功能。另外,控制电路71也可以具有按各子屏控制GPU22及超分辨率电路25等所使用的权重的设定条件等的功能。
时序控制器72具有根据帧频控制显示图像的更新时序的功能。在显示部31被分割为多个子屏而驱动时,时序控制器72具有按各子屏控制显示图像的更新时序的功能。
串并行转换电路73具有将以串口通信方式输入的数字图像信号按各信号线(例如,后述的布线237)分配的功能。分配的数字图像信号一旦保持在锁存电路74中,然后由DAC75转换为模拟图像信号。模拟图像信号由放大电路76放大且被供应到信号线。
图4A是说明显示部驱动电路23和显示部31的连接关系的方框图。
显示部驱动电路23包括第一驱动电路232及第二驱动电路233。第一驱动电路232中的电路例如被用作扫描线驱动电路。第二驱动电路233中的电路例如被用作信号线驱动电路。此外,在隔着显示部31与第一驱动电路232相对的位置也可以设置某个电路。在隔着显示部31与第二驱动电路233相对的位置也可以设置某个电路。
有时将显示部驱动电路23称为“外围驱动电路”。作为外围驱动电路也可以使用移位寄存器、电平转换器、反相器、锁存器、模拟开关、逻辑电路等各种电路。在外围驱动电路中可以使用晶体管及电容器等。
另外,显示部31包括:彼此大致平行地配置且其电位被第一驱动电路232中的电路控制的m个(m为1以上的整数)布线236;以及彼此大致平行地配置且其电位被第二驱动电路233中的电路控制的n个(n为1以上的整数)布线237。布线236与第一驱动电路232电连接。布线237与第二驱动电路233电连接。
显示部31包括配置为矩阵状的多个像素230。例如,通过将控制红色光的像素230、控制绿色光的像素230以及控制蓝色光的像素230总用作一个像素240并控制每个像素230的发光量(发光亮度),能够实现全彩色显示。由此,该三个像素230被用作子像素。换言之,三个子像素分别控制红色光、绿色光或蓝色光的发光量等(参照图4B1)。此外,三个子像素分别控制的光的颜色不局限于红色(R)、绿色(G)、蓝色(B)的组合,也可以是青色(C)、品红色(M)、黄色(Y)的组合(参照图4B2)。另外,三个子像素的面积也可以不同。当根据发光颜色而发光效率及可靠性等不同时,也可以按发光颜色改变子像素的面积(参照图4B3)。另外,可以将图4B3所示的子像素的配置结构称为“S-Stripe排列”。
另外,也可以将四个子像素总用作一个像素。例如,也可以对分别控制红色光、绿色光、蓝色光的三个子像素追加控制白色光的子像素(参照图4B4)。通过追加控制白色光的子像素,能够提高显示区域的亮度。此外,也可以对分别控制红色光、绿色光、蓝色光的三个子像素追加控制黄色光的子像素(参照图4B5)。另外,也可以对分别控制青色光、品红色光、黄色光的三个子像素追加控制白色光的子像素(参照图4B6)。
通过增加用作一个像素的子像素的数量可以适当地组合控制红色、绿色、蓝色、青色、品红色及黄色等的光的子像素而使用,由此可以提高半色调的再现性。因此,可以提高颜色再现性。
本发明的一个方式的显示装置可以再现各种规格的色域。例如,可以再现如下规格的色域等:在电视广播中使用的PAL(Phase Alternating Line:逐行倒相)规格及NTSC(National Television System Committee:美国国家电视标准委员会)规格;在用于个人计算机、数码相机、打印机等电子设备的显示装置中广泛使用的sRGB(standard RGB:标准RGB)规格及Adobe RGB规格;在HDTV(High Definition Television,也被称为高清)中使用的ITU-R BT.709(International Telecommunication Union RadiocommunicationSector Broadcasting Service(Television)709:国际电信联盟无线电通信部门广播服务(电视)709)规格;在数字电影放映中使用的DCI-P3(Digital Cinema Initiatives P3:数字电影倡导联盟P3)规格;以及在UHDTV(Ultra High Definition Television,也被称为超高清)中使用的ITU-R BT.2020(REC.2020(Recommendation2020:建议2020))规格等。
当将像素240配置为1920×1080的矩阵状时,可以实现能够以所谓全高清(也称为“2K分辨率”、“2K1K”或“2K”等)的分辨率进行全彩色显示的显示部31。另外,例如,当将像素240配置为3840×2160的矩阵状时,可以实现能够以所谓超高清(也称为“4K分辨率”、“4K2K”或“4K”等)的分辨率进行全彩色显示的显示部31。另外,例如,当将像素240配置为7680×4320的矩阵状时,可以实现能够以所谓超高清(也称为“8K分辨率”、“8K4K”或“8K”等)的分辨率进行全彩色显示的显示部31。通过增加像素240,还可以实现能够以16K或32K的分辨率进行全彩色显示的显示部31。
另外,显示部31的像素密度(清晰度)优选为1000ppi以上且10000ppi以下。例如,可以为2000ppi以上且6000ppi以下,也可以为3000ppi以上且5000ppi以下。
注意,显示部31的屏幕比例(纵横比)没有特别的限制。半导体装置100A的显示部31例如可以对应于1:1(正方形)、4:3、16:9、16:10等各种屏幕比例。
当将半导体装置100A用作xR用显示装置时,可以将显示部31的对角尺寸设定为0.1英寸以上且5.0英寸以下,优选为0.5英寸以上且2.0英寸以下,更优选为1英寸以上且1.7英寸以下。例如,也可以将显示部31的对角尺寸设定为1.5英寸或1.5英寸附近。通过将显示部31的对角尺寸设定为2.0英寸以下,优选为1.5英寸附近,可以以曝光装置(典型的是扫描装置)的一次曝光处理进行处理,所以可以提高制造工艺的生产率。
图5示出像素230的电路结构例子。像素230包括像素电路51及发光元件61。图5A是示出像素230中的各元件的连接的图。图5B是示意性地示出包括显示部驱动电路23的层20、包括像素电路51的层30及包括发光元件61的层60的上下关系的图。
在图5A及图5B中作为一个例子示出的像素电路51包括晶体管52A、晶体管52B、晶体管52C及电容器53。晶体管52A、晶体管52B、晶体管52C可以使用OS晶体管构成。晶体管52A、晶体管52B、晶体管52C的各OS晶体管优选包括背栅电极,此时可以具有向背栅电极供应与栅电极相同的信号的结构或向背栅电极供应与栅电极不同的信号的结构。
晶体管52B包括与晶体管52A电连接的栅电极、与发光元件61电连接的第一端子以及与布线ANO电连接的第二端子。布线ANO是用来供应电位的布线,该电位用来给发光元件61提供电流。
晶体管52A包括与晶体管52B的栅电极电连接的第一端子以及与被用作源极线的布线SL电连接的第二端子,并具有根据被用作栅极线的布线GL1的电位控制导通状态或非导通状态的功能。
晶体管52C包括与布线V0电连接的第一端子以及与发光元件61电连接的第二端子,并具有根据被用作栅极线的布线GL2的电位控制导通状态或非导通状态的功能。布线V0是用来供应基准电位的布线,并是用来将流过像素电路51的电流输出到显示部驱动电路23的布线。
电容器53包括与晶体管52B的栅电极电连接的导电膜以及与晶体管52C的第二端子电连接的导电膜。
发光元件61包括与晶体管52B的第一端子电连接的第一电极以及与布线VCOM电连接的第二电极。布线VCOM是用来供应电位的布线,该电位用来给发光元件61提供电流。
由此,可以根据供应到晶体管52B的栅电极的图像信号而控制发光元件61发射的光的强度。此外,根据通过晶体管52C供应的布线V0的基准电位可以抑制晶体管52B的栅极-源极间电位的不均匀。
此外,可以从布线V0输出可用于像素参数的设定的电流值。更具体而言,布线V0可以被用作将流过晶体管52B的电流或流过发光元件61的电流输出到外部的监控线。也可以使用源极跟随电路等将输出到布线V0的电流转换为电压。
作为发光元件61,可以使用LED(Light Emitting Diode)或OLED(Organic LightEmitting Diode,也称为“有机EL元件”或“OEL”)等自发光型显示元件。另外,作为发光元件61,也可以使用Micro LED、QLED(Quantum-dot Light Emitting Diode)、半导体激光器等自发光型发光元件。
在图5B所示的结构例子中,可以缩短电连接像素电路51和显示部驱动电路23的布线,所以可以减小该布线的布线电阻。另外,可以减小该布线的寄生电容。因此,可以高速地进行数据写入,所以显示部31可以高速地驱动。由此,即使增加像素电路51也可以确保充分的帧期间,可以提高显示部31的像素密度。另外,通过提高显示部31的像素密度,可以提高显示在显示部31上的图像的清晰度。例如,可以使显示部31的像素密度为1000ppi以上、5000ppi以上或者7000ppi以上。因此,可以将半导体装置100A例如用于AR或VR等xR用显示装置。可以将根据本发明的一个方式的半导体装置100A适当地用于HMD等显示部与使用者的距离近的电子设备。
图6A示出图5A所示的像素230的电路结构的变形例子。图6A所示的电路结构具有从图5A所示的电路结构中去除晶体管52C、布线GL2及布线V0的结构。
例如,如图6B所示,也可以作为晶体管52A使用包括背栅极的晶体管而将背栅极与栅极电连接。另外,如图6B所示的晶体管52B那样,也可以将背栅极与晶体管的源极和漏极中的一个电连接。
如上所述,本发明的一个方式的半导体装置100A具有层叠显示部31、功能电路90及存储部11的结构。通过层叠显示部31、功能电路90及存储部11,可以实现半导体装置100A的小型化。另外,与显示部31重叠地设置显示部驱动电路23,可以使显示部31周围的边框宽度极为小,可以增加显示部31的面积。因此,可以提高显示部31的分辨率。由此,可以提高半导体装置100A的显示质量。
另外,在显示部31的分辨率被固定时,可以增加每一个像素的占有面积。因此,可以提高显示部31的发光亮度。另外,可以提高像素的开口率。例如,可以使像素的开口率为40%以上且小于100%,优选为50%以上且95%以下,更优选为60%以上且95%以下。另外,由于增加每一个像素的占有面积,可以降低提供给像素的电流之密度。因此,可以降低施加到像素的负载,可以提高半导体装置100A的可靠性。
另外,通过层叠显示部31、功能电路90及存储部11可以缩短电连接它们的布线。因此,减小布线电阻及寄生电容,可以提高半导体装置100A的工作速度。另外,半导体装置100A的功耗被降低。
例如,当在GPU22中进行行列运算时,将用于运算的大量的数据及运算结果数据暂时储存在存储部11中。GPU22和存储部11越近延迟时间越短,可以实现高速的运算处理。
尤其是,在由包括显示部31的层30与包括存储部11的层10夹持包括功能电路90的层20的结构中,可以缩短连接显示部31和显示部驱动电路23的布线以及连接存储部11和存储部驱动电路24的布线的双方,所以是优选的。
注意,虽然未图示,但是在半导体装置100A中层10优选与热导率高的材料(例如,铜、铝等金属材料)接触。
<变形例子>
接着,说明半导体装置100A的变形例子。为了减少重复的说明,主要对不同于半导体装置100A的内容进行说明。关于以下没有记载的说明,可以参照有关半导体装置100A的说明。
<变形例子1>
图7示出半导体装置100A的变形例子的半导体装置100B。图7是根据本发明的一个方式的半导体装置100B的立体图。在图7中,为了容易理解半导体装置100B的结构,分开示出层10、层20、层30、层60及密封衬底40等。
半导体装置100B的与半导体装置100A不同之处在于:层10和层20的叠层顺序。具体而言,半导体装置100B包括层20上的层10、层10上的层30以及层30上的密封衬底40。另外,包括层10上的端子部19代替层20上的端子部29。注意,虽然未图示但是半导体装置100B中的层20优选与散热体接触。注意,散热体具有将半导体装置100B中产生的热释放到半导体装置100B的外部的功能。
根据本发明的一个方式的半导体装置中可以根据目的或用途而改变各层的叠层顺序。
<变形例子2>
图8示出半导体装置100A的变形例子的半导体装置100C。图8A及图8B是根据本发明的一个方式的半导体装置100C的立体图。在图8B中,为了容易理解半导体装置100C的结构,分开示出层10、层20及层30。
半导体装置100C不包括层20上的端子部29,包括层30上的端子39代替端子部29。
<变形例子3>
图9示出半导体装置100A的变形例子的半导体装置100D。图9A及图9B是根据本发明的一个方式的半导体装置100D的立体图。在图9B中,为了容易理解半导体装置100D的结构,分开示出层20、层30及密封衬底40。
半导体装置100D不包括层10,在层30上的显示部31周边包括被用作存储部11的多个存储器芯片32代替层10。多个存储器芯片32沿着显示部31的外围而配置。在半导体装置100D中,沿着显示部31的三边配置存储器芯片32,在其他一边使用多个引线38电连接层30和层20。引线38可以利用引线键合法形成。
作为存储器芯片32可以使用DRAM、SRAM或快闪存储器等各种存储装置。另外,可以利用各向异性导电粘合剂、球键合或引线键合等各种材料及方法将存储器芯片32安装到层30。另外,也可以利用Cu-Cu键合(在键合界面使各Cu焊盘露出,使两个焊盘接触来确保电连接的方法)或TSV(Through Silicon Via,硅通孔)和凸块的键合将存储器芯片32安装到层30。
另外,存储器芯片32优选配置在重叠于贴合层30和密封衬底40的密封剂712(也称为“密封材料”。后面将说明密封剂712)的位置上。将层30、密封剂712及密封衬底40重叠的区域称为“密封区域”。通过将存储器芯片32设置在密封区域中,可以高效地配置存储器芯片32。
在以与密封材料重叠的方式设置存储器芯片32时,显示部31及存储器芯片32被密封衬底40覆盖。通过使用密封衬底40覆盖存储器芯片32,可以防止来自外部的杂质等扩散到存储器芯片32。
<变形例子4>
图10示出半导体装置100D的变形例子的半导体装置100E。图10A及图10B是根据本发明的一个方式的半导体装置100E的立体图。在图10B中,为了容易理解半导体装置100E的结构,分开示出层20、层30及密封衬底40。注意,省略层60的记载。
在半导体装置100E中,沿着与显示部31相邻的四边中的一对相对的两边配置存储器芯片32,沿着另一对两边包括电连接层30和层20的引线38。
通过增加电连接层30和层20的引线38,可以提高层30和层20之间的信号传输速度。
<变形例子5>
图11示出半导体装置100D的变形例子的半导体装置100F。图11A及图11B是根据本发明的一个方式的半导体装置100F的立体图。在图11B中,为了容易理解半导体装置100F的结构,分开示出层20、层30及密封衬底40等。注意,省略层60的记载。
半导体装置100F的密封衬底40包括多个切口部42。切口部42配置在与存储器芯片32重叠的位置上。
在半导体装置100F中,以将存储器芯片32收在切口部42中的方式贴合密封衬底40和层30。半导体装置100E可以比半导体装置100D薄。
<变形例子6>
图12示出半导体装置100D的变形例子的半导体装置100G。图12A及图12B是根据本发明的一个方式的半导体装置100G的立体图。在图12B中,为了容易理解半导体装置100G的结构,分开示出层20、层30及密封衬底40等。注意,省略层60的记载。
半导体装置100G的与半导体装置100D不同之处在于:密封衬底40与显示部31重叠而不与存储器芯片32重叠。
在密封衬底40不与存储器芯片32重叠而与显示部31重叠时,可以减小半导体装置100G的厚度。另外,因为密封衬底40较小,所以可以实现半导体装置100G的轻量化。
<变形例子7>
图13示出半导体装置100C的变形例子的半导体装置100H。图13A及图13B是半导体装置100H的立体图。半导体装置100H的与半导体装置100C不同之处在于:不包括层10。在图13B中,为了容易理解半导体装置100H的结构,分开示出层20、层30及密封衬底40等。
另外,半导体装置100H的与半导体装置100C不同之处在于:层20包括存储部11。由于不包括层10,可以减小半导体装置100H的厚度。另外,由于不包括层10,可以实现半导体装置100H的轻量化。
<变形例子8>
图14示出半导体装置100H的变形例子的半导体装置100I。图14A及图14B是半导体装置100I的立体图。半导体装置100I的与半导体装置100H不同之处在于:不包括层20。在图14B中,为了容易理解半导体装置100I的结构,分开示出层30及密封衬底40等。
另外,半导体装置100I在层30中包括显示部驱动电路23及像素电路51。根据目的及/或用途,可以在层30中形成需要的功能电路。另外,通过根据目的及/或用途不设置不需要的功能电路,可以降低半导体装置的功耗及制造成本。另外,可以减小半导体装置的厚度,因此可以实现轻量化。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式2)
在本实施方式中,说明将层30所包括的显示部31分割为多个子屏35的情况的结构例子。
图15A示出将显示部31分割为32个子屏35的情况的结构例子。图15A示出配置为4行8列的矩阵状的子屏35。通过将显示部31分割为多个子屏35,可以停止不需要更新显示图像的区域中的子屏35的工作。换言之,可以只使需要更新显示图像的改写的区域中的子屏35工作。因此,可以降低半导体装置的功耗。
另外,因为像素电路51由关态电流极小的OS晶体管构成,可以长期间保持写入到像素的数据。因此,可以任意设定显示的帧频(使帧频为可变的)。另外,显示部31可以按各子屏35驱动。因此,帧频也可以按各子屏35设定。
另外,在将显示部31分割为多个子屏35的结构中,在层20中设置与各子屏35对应的第一驱动电路232及第二驱动电路233。图15B示出在与子屏35重叠的区域中设置第一驱动电路232及第二驱动电路233的例子。注意,在图15B中,用虚线示出相当于子屏35的边缘部的位置。另外,在图15B中,示出在其中央或中央附近交叉的方式配置对于各子屏35设置的第一驱动电路232和第二驱动电路233的例子,但是本发明的一个方式不局限于此。
另外,在层20和层30之间设置包括存储部11的层10的情况下,在层10的与第一驱动电路232及第二驱动电路233重叠的区域中不设置存储单元12。由此,可以以贯通层10且其间的距离短的方式电连接第一驱动电路232及第二驱动电路233与子屏35。
图16A示出层10的结构例子。注意,在图16A中,用虚线示出相当于子屏35的边缘部的位置。图16A示出在重叠于子屏35的区域中多个存储单元12被分为四个存储单元群15的例子。另外,相邻的存储单元群15间是与层20的第一驱动电路232及第二驱动电路233重叠的区域,不设置存储单元12。
图16B是说明层10、层20及层30中的与一个子屏35重叠的区域的立体图。通过在重叠于层20的第一驱动电路232及第二驱动电路233的区域中不设置存储单元12,可以将电连接第一驱动电路232及第二驱动电路233与子屏35的导电体55向层10、层20及层30的层叠方向延伸。因此,可以使第一驱动电路232及第二驱动电路233与子屏35的连接距离为极短,布线电阻及寄生电容较少,因此可以实现高速工作。另外,影像信号的劣化少,因此半导体装置的显示质量得到提高。另外,可以降低半导体装置的功耗。注意,导电体55由设置在各层中的导电体及TSV等构成。
另外,根据本发明的一个方式的半导体装置例如可以使用多个布线并行处理GPU22和存储部11之间的数据通信。因此,根据本发明的一个方式的半导体装置可以实现高速工作。另外,根据本发明的一个方式的半导体装置不需要按HDMI(注册商标)、MIPI(注册商标)或Display port等通信规格压缩在GPU22中被进行运算处理且储存在存储部11中的图像数据。因此,根据本发明的一个方式的半导体装置可以实现高速工作及低功耗化。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式3)
根据本发明的一个方式的半导体装置也可以包括显示校正系统。该显示校正系统可以通过校正流过发光元件61的电流IEL来减少亮点或暗点等基于不良像素的显示不良。
图17A所示的电路图是抽出图5A所示的像素电路51的一部分的图。与进行正常显示的像素相比,引起亮点的不良像素中的流过发光元件61的电流IEL大得多。与进行正常显示的像素相比,引起暗点的不良像素中的流过发光元件61的电流IEL小得多。
CPU21定期取得通过晶体管52C流过的监控电流IMONI的数据。将该监控电流IMONI的电流量转换为CPU21能够处理的数字数据,使用该数字数据在CPU21或GPU22中进行运算处理。通过CPU21或GPU22中的运算处理推定不良像素,进行校正以不容易看到不良像素所引起的显示不良。例如,在图17B所示的像素230D为不良像素的情况下,校正流过相邻的像素230N的电流IEL
例如可以通过基于人工神经网络诸如深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等执行运算来估计该校正。
通过上述校正,将流过相邻的像素230N的电流IEL校正为电流IEL_C,作为合成不良像素的像素230D和像素230N而得到的像素230C进行显示(参照图17C)。通过作为像素230C进行显示,可以使亮点或暗点等起因于不良像素的显示不良不容易被看到而接近正常显示。
此外,在根据本发明的一个方式的半导体装置中,在上述运算处理中可以将运算中途的数据保持在存储部11中。在根据本发明的一个方式的半导体装置中,显示部31、功能电路90及存储部11彼此靠近,因此可以在进行基于人工神经网络的运算等庞大运算量的运算处理时实现高速处理,所以是特别有效的。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式4)
在本实施方式中,说明根据本发明的一个方式的半导体装置的截面结构例子。
<<半导体装置100A>>
图18是示出半导体装置100A的结构例子的截面图,示出半导体装置100A的一部分。如上所述,半导体装置100A由层10、层20、层30、层60及密封衬底40构成。
[层10]
层10包括衬底701,衬底701上设置有晶体管431。晶体管431例如是存储单元12中的晶体管。
作为衬底701,例如可以使用单晶硅衬底等单晶半导体衬底。此外,也可以使用单晶半导体衬底以外的半导体衬底作为衬底701。
晶体管431包括被用作栅电极的导电体443、被用作栅极绝缘体的绝缘体445以及衬底701的一部分。衬底701的一部分被用作晶体管431的包括沟道形成区域的区域(半导体区域447)、源区域(低电阻区域449a和低电阻区域449b中的一个)及漏区域(低电阻区域449a和低电阻区域449b中的另一个)。晶体管431既可以是p沟道型晶体管,又可以是n沟道型晶体管。
当作为衬底701使用单晶硅衬底时,晶体管431是在沟道形成区域中含有硅的晶体管(也称为“Si晶体管”)。
晶体管431由元件分离层403与其他的晶体管电分离。图18示出晶体管431及其他晶体管由元件分离层403电分离的情况。元件分离层403可以利用LOCOS(LOCal Oxidationof Silicon:硅局部氧化)法或STI(Shallow Trench Isolation:浅沟槽隔离)法等形成。
在此,在晶体管431中,半导体区域447具有凸形状。此外,半导体区域447的侧面及顶面以隔着绝缘体445被导电体443覆盖的方式设置。注意,图18未示出导电体443覆盖半导体区域447的侧面的情况。导电体443可以使用调整功函数的材料。
像晶体管431那样,半导体区域具有凸形状的晶体管因利用半导体衬底的凸部而可以被称为鳍型晶体管。此外,也可以以与凸部的顶面接触的方式具有被用作用来形成凸部的掩模的绝缘体。此外,虽然在图18中示出对衬底701的一部分进行加工来形成凸部的情况,但是也可以对SOI衬底进行加工来形成具有凸形状的半导体。
此外,图18所示的晶体管431的结构只是一个例子而不局限于该结构,可以根据电路结构或电路工作方法等使用合适的晶体管。例如,晶体管431可以为平面型晶体管。
衬底701上除了设置有元件分离层403、晶体管431以外还设置有绝缘体405、绝缘体407、绝缘体409及绝缘体411。绝缘体405、绝缘体407、绝缘体409及绝缘体411中嵌入导电体451。在此,可以使导电体451的顶面的高度与绝缘体411的顶面的高度大致相同。
导电体451及绝缘体411上设置有绝缘体421及绝缘体422。绝缘体421及绝缘体422中嵌入导电体453。在此,可以使导电体453的顶面的高度与绝缘体422的顶面的高度大致相同。
导电体453及绝缘体422上设置有绝缘体423。绝缘体423中嵌入导电体455。在此,可以使导电体455的顶面的高度与绝缘体423的顶面的高度大致相同。
此外,可以根据需要层叠绝缘体及导电体等,使层10具有多层布线结构。
[层20]
层20包括衬底702,衬底702上设置有晶体管441及晶体管442。晶体管441例如是显示部驱动电路23中的晶体管。晶体管442例如是存储部驱动电路24中的晶体管。
与衬底701同样,作为衬底702可以使用单晶硅衬底等单晶半导体衬底。此外,也可以作为衬底702使用单晶半导体衬底以外的半导体衬底。层20也可以具有与层10同样的结构。因此,省略层20的详细说明。
在图18中,层20中的晶体管442与层10中的晶体管431通过导电体456电连接。导电体456被用作TSV。此外,层10与层20也可以通过凸块等电连接。
层20包括导电体760。导电体760是端子部29中的导电体。在图18中,示出导电体760通过各向异性导电体780与FPC716(Flexible Printed Circuit)电连接的例子。将各种信号等通过FPC716提供给半导体装置100A。
另外,导电体760通过导电体353、导电体355及导电体357与层20中的导电体347电连接。在图18中,作为电连接导电体760和导电体347的导电体示出导电体353、导电体355及导电体357这三个,但是本发明的一个方式不局限于此。电连接导电体760和导电体347的导电体可以是一个、两个或四个以上。通过设置电连接导电体760和导电体347的多个导电体,可以降低接触电阻。
[层30]
层30设置在层20上。层30包括绝缘体214,绝缘体214上设置有晶体管750。晶体管750例如可以为像素电路51中的晶体管。作为晶体管750可以适当地使用OS晶体管。OS晶体管具有关态电流极小的特征。由此,可以长时间保持图像数据等,从而可以降低刷新频率。由此,可以降低半导体装置100A的功耗。
绝缘体254、绝缘体280、绝缘体274及绝缘体281中嵌入导电体301(301a及导电体301b)。导电体301a与晶体管750的源极和漏极中的一个电连接,导电体301b与晶体管750的源极和漏极中的另一个电连接。在此,可以使导电体301a及导电体301b的顶面的高度与绝缘体281的顶面的高度大致相同。
绝缘体361中嵌入导电体311、导电体313、导电体331、电容790、导电体333及导电体335。导电体311及导电体313与晶体管750电连接并用作布线。导电体333及导电体335与电容790电连接。在此,可以使导电体331、导电体333及导电体335的顶面的高度与绝缘体361的顶面的高度大致相同。
绝缘体363中嵌入导电体341、导电体343及导电体351。在此,可以使导电体351的顶面的高度与绝缘体363的顶面的高度大致相同。
绝缘体405、绝缘体407、绝缘体409、绝缘体411、绝缘体421、绝缘体422、绝缘体423、绝缘体214、绝缘体280、绝缘体274、绝缘体281、绝缘体361及绝缘体363用作层间膜,也可以用作分别覆盖其下方的凹凸形状的平坦化膜。例如,可以通过利用化学机械抛光(CMP:Chemical Mechanical Polishing)法等的平坦化处理使绝缘体363的顶面平坦化,以提高平坦性。
如图18所示,电容790包括下部电极321、上部电极325。此外,下部电极321与上部电极325之间设置有绝缘体323。也就是说,电容790具有一对电极间夹有用作介电体的绝缘体323的叠层型结构。此外,虽然图18示出绝缘体281上设置有电容790的例子,但是也可以在与绝缘体281不同的绝缘体上设置电容790。
图18示出导电体301a及导电体301b形成在同一层中的例子。此外,还示出导电体311、导电体313及下部电极321形成在同一层中的例子。此外,还示出导电体331、导电体333及导电体335形成在同一层中的例子。此外,还示出导电体341及导电体343形成在同一层中的例子。此外,还示出导电体353、导电体355及导电体357形成在同一层中的例子。通过在同一层中形成多个导电体,可以简化半导体装置100A的制造工序,由此可以降低半导体装置100A的制造成本。此外,它们也可以分别形成在不同的层中并含有不同种类的材料。
[层60]
层60设置在层30上。层60包括发光元件61。发光元件61包括导电体772、EL层786及导电体788。EL层786包含有机化合物或者量子点等无机化合物。
作为可用于有机化合物的材料,可以举出荧光性材料或磷光性材料等。此外,作为可用作量子点的材料,可以举出胶状量子点材料、合金型量子点材料、核壳(Core Shell)型量子点材料、核型量子点材料等。
导电体772通过导电体351、导电体341、导电体331、导电体313及导电体301b电连接于晶体管750的源极和漏极中的另一个。导电体772形成在绝缘体363上,并被用作像素电极。
可以将对可见光具有透光性的材料或对可见光具有反射性的材料用于导电体772。作为透光性材料例如也可以使用含有铟及锌的氧化物材料、含有铟、镓及锌的氧化物材料(也称为“IGZO”)、含有铟及锡的氧化物材料(也称为“ITO”)或者含有铟、锡及硅的氧化物材料(也称为“ITSO”)等。另外,作为反射性材料,例如也可以使用含有铝、银等的材料。
例如,当从导电体788一侧发射发光元件61所发射的光时,导电体772优选包含反射性材料。导电体772既可以具有单层结构,又可以具有多个层的叠层结构。例如,当将导电体772用作阳极时,也可以采用在两层ITO之间夹有银的三层结构。
另外,当导电体772接触的被形成面含有氮化硅时,导电体772也可以具有从被形成面一侧依次层叠铝、氧化钛和ITO(或ITSO)的三层结构。另外,当导电体772接触的被形成面含有氮化硅时,导电体772也可以具有从被形成面一侧依次层叠铝和IGZO的两层结构。
导电体301、导电体331、导电体351、导电体353、导电体355、导电体357、导电体453、导电体456及导电体760等也可以具有与其他实施方式所说明的导电体245同样的结构。例如,与发光元件61电连接的导电体351也可以为含有钨及氮化钛的导电体。更具体而言,也可以采用绝缘体363的侧壁和钨隔着氮化钛相邻的结构。
虽然图18中没有进行图示,但半导体装置100A中可以设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。
在图18所示的半导体装置100A中,将反射性材料用于导电体772,将透光性材料用于导电体788,可以使发光元件61为向导电体788一侧发射光的顶部发射结构的发光元件。发光元件61也可以具有向导电体772一侧发射光的底部发射结构或者向导电体772及导电体788的双方发射光的双面发射结构。并且,设置有结构体778。
[密封衬底40]
密封衬底40以覆盖显示部31及层60的方式设置在层30的上方。密封衬底40通过密封剂712(也称为“密封材料”)贴合到层30。当发光元件61为具有顶部发射结构或底部发射结构的发光元件时,将透光性材料用于密封衬底40。
通过设置密封衬底40可以防止杂质侵入层60,因此可以提高半导体装置100A的可靠性。
层60一侧设置有遮光层738。遮光层738具有遮蔽从邻接区域发射的光的功能。另外,遮光层738具有防止外光到达晶体管750等的功能。
另外,遮光层738被绝缘体734覆盖。绝缘体734根据需要设置即可。另外,在本实施方式中,示出在发光元件61和绝缘体734之间设置填充层732的固体密封结构,但是也可以采用不设置填充层732的中空密封结构。当作为半导体装置100A采用中空密封结构时,也可以相当于填充层732的部分中填充含有第18族元素(稀有气体(贵气体))及/或氮等的惰性气体。当向密封衬底40一侧发射发光元件61所发射的光时,作为填充层732优选使用透光性材料。
作为根据本发明的一个方式的半导体装置中的晶体管可以使用包括各种半导体的晶体管。例如,可以使用在沟道形成区域中包含单晶半导体、多晶半导体、微晶半导体或非晶半导体的晶体管。另外,不局限于主要成分由单一元素构成的单体半导体,也可以使用化合物半导体(例如,SiGe、GaAs等)或氧化物半导体等。
另外,作为根据本发明的一个方式的半导体装置中的晶体管可以使用各种结构的晶体管。例如,可以使用平面型、FIN(鳍)型、TRI-GATE(三栅)型、顶栅型、底栅型、双栅型(在沟道上下配置有栅极)等各种结构的晶体管。另外,作为根据本发明的一个方式的晶体管可以使用MOS型晶体管、接合型晶体管、双极晶体管等。
<变形例子1>
图19示出图18所示的半导体装置100A的变形例子。图19所示的半导体装置100A的与图18所示的半导体装置100A不同之处在于设置有着色层736。此外,着色层736具有与发光元件61重叠的区域。通过设置着色层736,可以提高从发光元件61提取的光的色纯度。因此,半导体装置100A能够显示高质量图像。此外,因为半导体装置100A中的所有发光元件61例如可以为发射白色光的发光元件,所以不需要分别涂布形成EL层786,可以实现高清晰的半导体装置100A。
发光元件61可以具有光学微腔谐振器(微腔)结构。由此,即使不设置着色层也可以提取规定的颜色的光(例如RGB),由此半导体装置100A能够进行彩色显示。通过采用不设置着色层的结构,可以抑制由着色层吸收光。由此,半导体装置100A能够显示高亮度图像,并且可以降低半导体装置100A的功耗。此外,当通过在各像素中将EL层786形成为岛状或者在各像素列中将EL层786形成为条状,也就是说,通过分别涂布来形成EL层786时,也可以采用不设置着色层的结构。此外,半导体装置100A的亮度例如可以为500cd/m2以上且20000cd/m2以下,优选为1000cd/m2以上且20000cd/m2以下,更优选为5000cd/m2以上且20000cd/m2以下。
<<半导体装置100C>>
图20示出作为半导体装置100A的变形例子的半导体装置100C的截面结构例子。在图20所示的半导体装置100C的截面结构例子中,在层30中的绝缘体361上包括导电体348代替导电体347。
导电体348通过导电体353、导电体355及导电体357与导电体760电连接。导电体348与导电体347同样地起到作用。
<变形例子1>
图21示出在层10上隔着层20重叠层30的结构的情况的截面结构例子。图21是半导体装置100C的变形例子。在图21中,以层20中的晶体管和层10中的晶体管相对的方式在层10上重叠设置层20。因此,层30设置在层20中的衬底702一侧。
层10中的导电体与层20中的导电体例如可以通过Cu-Cu键合电连接。在图21中,例如层10中的导电体455与层20中的导电体465通过Cu-Cu键合电连接。此时,导电体455和导电体465使用含有Cu(铜)的导电体形成。另外,嵌入设置有导电体455的绝缘体423和嵌入设置有导电体465的绝缘体424优选为包含相同元素的绝缘体。例如,绝缘体423和绝缘体424可以为氧化硅或氧氮化硅。在绝缘体423和绝缘体424为包含相同元素的绝缘体时,增强层10和层20的贴合强度。另外,优选在贴合层10和层20之前,对两者的贴合表面进行CMP处理等来提高两者的表面的平坦性。
注意,根据贴合时的位置对准精度,导电体455和导电体465的接合位置有时完全一致,有时不完全一致。图21示出不完全一致的情况。
另外,在图21中,层20中的导电体和层30中的导电体也可以通过TSV电连接。例如,层20中的导电体461及导电体462都是贯通衬底702的TSV。
<变形例子2>
图22示出半导体装置100C的变形例子。图22所示的截面结构例子示出使用Si晶体管构成层30中的晶体管的例子。在图22中,层30包括衬底703,衬底703上设置有晶体管750。衬底703例如是单晶硅衬底。因此,图22所示的晶体管750在形成沟道的半导体层中包含单晶硅。另外,作为衬底703可以使用与衬底701及衬底702同样的衬底。图22所示的半导体装置100C的层30以对与层20同样的结构追加的方式包括绝缘体361、绝缘体363、导电体348及电容790等。
在半导体装置100A、半导体装置100B及半导体装置100D至半导体装置100G中,作为层30中的晶体管也可以使用OS晶体管以外的晶体管(例如,Si晶体管)。根据目的或用途,作为层10、层20及层30中的晶体管可以使用各种晶体管。
<变形例子3>
另外,如图23所示,也可以在层10和层20之间设置凸块454及粘合层457。层10和层20被粘合层457固定并通过凸块454电连接。在图23中,导电体456和导电体455通过凸块454电连接。同样,也可以在层20和层30之间设置凸块458及粘合层459。层20和层30被粘合层459固定并通过凸块458电连接。注意,电连接层10和层20的凸块454的数量不局限于一个,也可以为多个。电连接层20和层30的凸块458的数量不局限于一个,也可以为多个。
<<半导体装置100H>>
图24示出作为半导体装置100C的变形例子的半导体装置100H的截面结构例子。图24相当于从图20所示的半导体装置100C的截面结构例子消除层10的截面结构。因为半导体装置100H不包括层10,所以不需要设置导电体456等用来电连接层10和层20的构成要素。
<变形例子1>
图25示出半导体装置100H的变形例子。图25所示的截面结构例子示出使用Si晶体管构成层30中的晶体管的例子。图25中的层30可以具有与图22所示的层30同样的结构。
<变形例子2>
另外,在是图25所示的结构的情况下,如图26所示,也可以在层20和层30之间设置凸块458及粘合层459。层20和层30被粘合层459固定并通过凸块458电连接。与图23所示的结构例子同样,电连接层20和层30的凸块458的数量不局限于一个,也可以为多个。
<变形例子3>
另外,当使用Si晶体管构成层30中的晶体管时,也可以以层30中的晶体管和层20中的晶体管相对的方式在层20上重叠设置层30(参照图27)。在图27所示的层30中,衬底703上设置有绝缘体361及绝缘体363。另外,绝缘体361上设置有导电体348。另外,导电体341及导电体351嵌入绝缘体363中。
层20中的导电体与层30中的导电体例如可以通过Cu-Cu键合电连接。在图27中,例如层20中的导电体465与层30中的导电体475通过Cu-Cu键合电连接。此时,导电体465和导电体475使用含有Cu(铜)的导电体形成。另外,嵌入设置有导电体465的绝缘体424和嵌入设置有导电体475的绝缘体425优选为包含相同元素的绝缘体。例如,绝缘体424和绝缘体425可以为氧化硅或氧氮化硅。在绝缘体424和绝缘体425为包含相同元素的绝缘体时,增强层20和层30的贴合强度。另外,优选在贴合层20和层30之前,对两者的贴合表面进行CMP处理等来提高两者的表面的平坦性。
注意,根据贴合时的位置对准精度,导电体465和导电体475的接合位置有时完全一致,有时不完全一致。图27示出不完全一致的情况。
另外,在图27中,也可以将TSV设置在层30中。图27所示的导电体471及导电体472都是贯通衬底703的TSV。在图27中,导电体471与导电体341电连接。另外,导电体472与导电体348电连接。
<<半导体装置100I>>
图28示出半导体装置100I的截面结构例子。图28所示的半导体装置100I是图25所示的半导体装置100H的变形例子。因此,图28是使用Si晶体管构成层30中的晶体管的情况的截面结构例子。
如在上述实施方式中说明,半导体装置100I在层30中包括显示部驱动电路23及像素电路51。图28中的晶体管750例如是像素电路51中的晶体管。另外,图28中的晶体管751例如是显示部驱动电路23中的晶体管。
根据目的及/或用途,可以在层30中形成需要的功能电路。另外,通过根据目的及/或用途不设置不需要的功能电路,可以降低半导体装置的功耗及制造成本。另外,可以减小半导体装置的厚度,因此可以实现轻量化。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式5)
在本实施方式中,说明发光元件61(也称为“发光器件”)。
<显示元件的结构例子>
如图29A所示,发光元件61在一对电极(导电体772和导电体788)间包括EL层786。EL层786可以由层4420、发光层4411、层4430等多个层构成。层4420例如可以包括含有电子注入性高的物质的层(电子注入层)及含有电子传输性高的物质的层(电子传输层)等。发光层4411例如包含发光化合物。层4430例如可以包括含有空穴注入性高的物质的层(空穴注入层)及含有空穴传输性高的物质的层(空穴传输层)。
包括设置在一对电极间的层4420、发光层4411及层4430的结构可以用作单一的发光单元,在本说明书等中将图29A的结构称为单结构。
此外,图29B是图29A所示的发光元件61所包括的EL层786的变形例子。具体而言,图29B所示的发光元件61包括导电体772上的层4430-1、层4430-1上的层4430-2、层4430-2上的发光层4411、发光层4411上的层4420-1、层4420-1上的层4420-2以及层4420-2上的导电体788。例如,在将导电体772及导电体788分别用作阳极及阴极时,层4430-1被用作空穴注入层,层4430-2被用作空穴传输层,层4420-1被用作电子传输层,层4420-2被用作电子注入层。或者,在将导电体772及导电体788分别用作阴极及阳极时,层4430-1被用作电子注入层,层4430-2被用作电子传输层,层4420-1被用作空穴传输层,层4420-2被用作空穴注入层。通过采用这种层结构,能够向发光层4411高效地注入载流子,而提高发光层4411内的载流子的再结合效率。
此外,如图29C所示,层4420与层4430之间设置有多个发光层(发光层4411、发光层4412、发光层4413)的结构也是单结构的变形例子。
如图29D所示,多个发光单元(EL层786a、EL层786b)隔着中间层(电荷产生层)4440串联连接的结构在本说明书中被称为串联结构或叠层结构。通过采用串联结构,可以实现能够进行高亮度发光的发光元件。
另外,当发光元件61具有图29D所示的串联结构时,可以使EL层786a和EL层786b的发光颜色相同。例如,EL层786a及EL层786b的发光颜色也可以都是绿色。当显示部31包括R、G、B这三个子像素,各子像素包括发光元件时,各子像素的发光元件也可以具有串联结构。具体而言,R的子像素的EL层786a及EL层786b都包含能够发射红色光的材料,G的子像素的EL层786a及EL层786b都包含能够发射绿色光的材料,B的子像素的EL层786a及EL层786b都包含能够发射蓝色光的材料。换言之,发光层4411和发光层4412的材料也可以相同。通过使EL层786a和EL层786b的发光颜色相同,可以降低单位发光亮度的电流密度。因此,可以提高发光元件61的可靠性。
发光元件的发光颜色可以根据构成EL层786的材料为红色、绿色、蓝色、青色、品红色、黄色或白色等。另外,通过使发光元件具有微腔结构,可以进一步提高色纯度。
发光层也可以包含每个发光呈现R(红)、G(绿)、B(蓝)、Y(黄)、O(橙)等的两种以上的发光物质。白色发光元件(也称为“白色发光器件”)优选具有发光层包含两种以上的发光物质的结构。为了得到白色发光,选择各发光处于补色关系的两种以上的发光物质即可。例如,通过使第一发光层的发光颜色与第二发光层的发光颜色处于补色关系,可以得到在发光元件整体上以白色发光的发光元件。此外,包括三个以上的发光层的发光元件也是同样的。
发光层优选包含每个发光呈现R(红)、G(绿)、B(蓝)、Y(黄)、O(橙)等的两种以上的发光物质。或者,优选包含每个发光包含R、G、B中的两种以上的光谱成分的两种以上的发光物质。
<发光元件61的形成方法>
以下说明发光元件61的形成方法。
图30A是发光元件61的俯视示意图。发光元件61包括呈现红色的多个发光元件61R、呈现绿色的多个发光元件61G及呈现蓝色的多个发光元件61B。在图30A中为了便于区别各发光元件,在各发光元件的发光区域内附上符号“R”、“G”、“B”。此外,也可以将图30A所示的发光元件61的结构称为SBS(Side By Side)结构。另外,图30A所示的结构采用具有红色(R)、绿色(G)及蓝色(B)这三个颜色的结构作为一个例子,但不局限于此。例如,也可以采用具有四个以上的颜色的结构。
发光元件61R、发光元件61G及发光元件61B都排列为矩阵状。图30A示出所谓的条纹排列,即在一个方向上排列同一个颜色的发光元件的排列。注意,发光元件的排列方法不局限于此,可以采用delta排列、zigzag排列等排列方法,也可以采用pentile排列。
作为发光元件61R、发光元件61G及发光元件61B,优选使用OLED(Organic LightEmitting Diode:有机发光二极管)或QLED(Quantum-dot Light Emitting Diode:量子点发光二极管)等有机EL器件。作为EL元件所包含的发光物质,可以举出发射荧光的物质(荧光材料)、发射磷光的物质(磷光材料)、无机化合物(量子点材料等)、呈现热活化延迟荧光的物质(热活化延迟荧光(Thermally activated delayed fluorescence:TADF)材料)等。
图30B为对应于图30A中的点划线A1-A2的截面示意图。图30B示出发光元件61R、发光元件61G及发光元件61B的截面。发光元件61R、发光元件61G及发光元件61B都设置在绝缘层251上并包括被用作像素电极的导电体772及被用作公共电极的导电体788。作为绝缘层251,可以使用无机绝缘膜和有机绝缘膜中的一方或双方。作为绝缘层251,优选使用无机绝缘膜。作为无机绝缘膜,例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜等氧化物绝缘膜及氮化物绝缘膜。
发光元件61R在被用作像素电极的导电体772与被用作公共电极的导电体788之间包括EL层786R。EL层786R包含发射至少在红色波长区域具有强度的光的发光性有机化合物。发光元件61G中的EL层786G包含发射至少在绿色波长区域具有强度的光的发光性有机化合物。发光元件61B中的EL层786B包含发射至少在蓝色波长区域具有强度的光的发光性有机化合物。
除了包含发光性有机化合物的层(发光层)以外,EL层786R、EL层786G及EL层786B各自还可以包括电子注入层、电子传输层、空穴注入层及空穴传输层中的一个以上。
每个发光元件都设置有被用作像素电极的导电体772。另外,被用作公共电极的导电体788为各发光元件共同使用的一连续的层。被用作像素电极的导电体772和被用作公共电极的导电体788中的任一个使用对可见光具有透光性的导电膜,另一个使用具有反射性的导电膜。通过使被用作像素电极的导电体772具有透光性而被用作公共电极的导电体788具有反射性,可以制造底面发射型(底部发射结构)显示装置,与此相反,通过使被用作像素电极的导电体772具有反射性而被用作公共电极的导电体788具有透光性,可以制造顶面发射型(顶部发射结构)显示装置。注意,通过使被用作像素电极的导电体772和被用作公共电极的导电体788都具有透光性,也可以制造双面发射型(双面发射结构)显示装置。
以覆盖被用作像素电极的导电体772的端部的方式设置绝缘层272。绝缘层272的端部优选为锥形形状。绝缘层272可以使用与可用于绝缘层251的材料同样的材料。
EL层786R、EL层786G及EL层786B各自包括与被用作像素电极的导电体772的顶面接触的区域以及与绝缘层272的表面接触的区域。另外,EL层786R、EL层786G及EL层786B的端部位于绝缘层272上。
如图30B所示,在颜色不同的发光元件之间,在两个EL层之间设置间隙。如此,优选以互不接触的方式设置EL层786R、EL层786G及EL层786B。由此,可以适当地防止电流流过相邻的两个EL层而产生非意图性发光(也称为串扰)。因此,可以提高对比度并实现显示品质高的显示装置。
可以利用使用金属掩模等遮蔽掩模的真空蒸镀法等分开形成EL层786R、EL层786G及EL层786B。另外,也可以通过光刻法分开形成上述EL层。通过利用光刻法,可以实现在使用金属掩模时难以实现的高清晰度的显示装置。
注意,在本说明书等中,有时将使用金属掩模或FMM(Fine Metal Mask,高精细金属掩模)制造的器件称为MM(Metal Mask)结构的器件。另外,在本说明书等中,有时将不使用金属掩模或FMM制造的器件称为MML(Metal Mask Less)结构的器件。
此外,以覆盖发光发光元件61R、发光元件61G及发光元件61B的方式在被用作公共电极的导电体788上设置保护层271。保护层271具有防止水等杂质从上方扩散到各发光元件的功能。
保护层271例如可以采用至少包括无机绝缘膜的单层结构或叠层结构。作为无机绝缘膜,例如可以举出氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧氮化铝膜、氧化铪膜等氧化物膜或氮化物膜。另外,作为保护层271也可以使用铟镓氧化物、铟镓锌氧化物(IGZO)等半导体材料。另外,保护层271利用ALD法、CVD法及溅射法形成即可。注意,作为保护层271例示出具有包括无机绝缘膜的结构,但不局限于此。例如,保护层271也可以具有无机绝缘膜和有机绝缘膜的叠层结构。
在本说明书中,氮氧化物是指氮含量大于氧含量的化合物。另外,氧氮化物是指氧含量大于氮含量的化合物。此外,例如可以使用卢瑟福背散射光谱学法(RBS:RutherfordBackscattering Spectrometry)等来测定各元素的含量。
当保护层271使用铟镓锌氧化物时,可以利用湿蚀刻法或干蚀刻法进行加工。例如,当保护层271使用IGZO时,可以使用草酸、磷酸或混合药液(例如,磷酸、醋酸、硝酸和水的混合药液(也称为混合酸铝蚀刻液))等药液。该混合酸铝蚀刻液可以以磷酸:醋酸:硝酸:水=53.3:6.7:3.3:36.7附近的体积比进行配制。
图30C示出与上述结构不同的例子。具体而言,在图30C中包括呈现白色光的发光元件61W。发光元件61W在被用作像素电极的导电体772与被用作公共电极的导电体788之间包括呈现白色光的EL层786W。
作为EL层786W,例如可以采用层叠有以各自的发光颜色成为补色关系的方式选择的两个以上的发光层的结构。另外,也可以使用在发光层之间夹着电荷产生层的叠层型EL层。
图30C并列地示出三个发光元件61W。左边的发光元件61W的上部设置有着色层264R。着色层264R被用作使红色光透过的带通滤光片。同样地,中间的发光元件61W的上部设置有使绿色光透过的着色层264G,右边的发光元件61W的上部设置有使蓝色光透过的着色层264B。由此,可以使显示装置显示彩色图像。
在此,在相邻的两个发光元件61W之间,EL层786W与被用作公共电极的导电体788彼此分开。由此,可以防止在相邻的两个发光元件61W中电流通过EL层786W流过而产生非意图性发光。特别是在作为EL层786W使用两个发光层之间设有电荷产生层的叠层型EL层时具有如下问题:当清晰度越高,即相邻的像素间的距离越小时,串扰的影响越明显,而对比度降低。因此,通过采用这种结构,可以实现兼具高清晰度和高对比度的显示装置。
优选利用光刻法分开EL层786W及被用作公共电极的导电体788。由此,可以缩小发光元件之间的间隙,例如与使用金属掩模等遮蔽掩模时相比,可以实现具有高开口率的显示装置。
注意,底部发射结构的发光元件中在被用作像素电极的导电体772与绝缘层251之间设置着色层即可。
图30D示出与上述结构不同的例子。具体而言,在图30D中,发光元件61R、发光元件61G与发光元件61B之间没有设置绝缘层272。通过采用该结构,可以实现开口率较高的显示装置。另外,保护层271覆盖EL层786R、EL层786G及EL层786B的侧面。通过采用该结构,可以抑制有可能从EL层786R、EL层786G及EL层786B的侧面进入的杂质(典型的是水等)。另外,在图30D所示的结构中,导电体772、EL层786R及导电体788的顶面形状大致一致。这种结构可以在形成导电体772、EL层786R及导电体788之后利用抗蚀剂掩模等一齐形成。这种工艺由于将导电体788用作掩模对EL层786R及导电体788进行加工,因此也可以被称为自对准构图。注意,在此对EL层786R进行说明,但EL层786G及EL层786B也可以采用同样的结构。
另外,在图30D中,保护层271上还设置有保护层273。例如,通过利用能够沉积覆盖性较高的膜的装置(典型的是ALD装置等)形成保护层271且利用沉积其覆盖性比保护层271低的膜的装置(典型的是溅射装置)形成保护层273,可以在保护层271与保护层273之间设置区域275。换言之,区域275位于EL层786R与EL层786G之间以及EL层786G与EL层786B之间。
区域275例如包含选自空气、氮、氧、二氧化碳和第18族元素(典型的为氦、氖、氩、氪、氙等)等中的任一个或多个。另外,区域275有时例如包含在沉积保护层273时使用的气体。例如,在利用溅射法沉积保护层273时,区域275有时包含上述第18族元素中的任一个或多个。注意,在区域275包含气体时,可以利用气相层析法等进行气体的识别等。或者,在利用溅射法沉积保护层273时,保护层273的膜中也有时包含在进行溅射时使用的气体。在此情况下,当利用能量分散型X射线分析(EDX分析)等分析保护层273时有时检测出氩等元素。
另外,在区域275的折射率比保护层271的折射率低时,EL层786R、EL层786G或EL层786B所发射的光在保护层271与区域275的界面反射。由此,有时可以抑制EL层786R、EL层786G或EL层786B所发射的光入射到相邻的像素。由此,可以抑制从相邻的像素混入不同发光颜色,而可以提高显示装置的显示品质。
此外,在采用图30D所示的结构时,可以使发光元件61R与发光元件61G间的区域或者发光元件61G与发光元件61B间的区域(以下,简单地称为发光元件间的距离)变窄。具体而言,可以将发光元件间的距离设为1μm以下,优选为500nm以下,更优选为200nm以下、100nm以下、90nm以下、70nm以下、50nm以下、30nm以下、20nm以下、15nm以下或者10nm以下。换言之,具有EL层786R的侧面与EL层786G的侧面的间隔或者EL层786G的侧面与EL层786B的侧面的间隔为1μm以下的区域,优选为0.5μm(500nm)以下的区域,更优选为100nm以下的区域。
另外,例如,在区域275包含气体时,可以在进行发光元件间的元件分离的同时抑制来自各发光元件的光的混合或串扰等。
另外,也可以用填充剂填充区域275。作为填充剂,可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂、EVA(乙烯-乙酸乙烯酯)树脂等。另外,作为填充剂也可以使用光致抗蚀剂。被用作填充剂的光致抗蚀剂既可以是正型光致抗蚀剂,又可以是负型光致抗蚀剂。
另外,在对上述白色发光器件(单结构或串联结构)和SBS结构的发光器件进行比较的情况下,可以使SBS结构的发光器件的功耗比白色发光器件低。当想要将功耗抑制为低时,优选采用SBS结构的发光器件。另一方面,白色发光器件的制造工艺比SBS结构的发光器件简单,由此可以降低制造成本或者提高制造成品率,所以是优选的。
图31A示出与上述结构不同的例子。具体而言,图31A所示的结构的与图30D所示的结构不同之处在于绝缘层251的结构。在对发光元件61R、发光元件61G及发光元件61B进行加工时绝缘层251的顶面的一部分被削掉而具有凹部。该凹部中形成保护层271。换言之,在从截面看时具有保护层271的底面位于导电体772的底面的下方的区域。通过具有该区域,可以适当地抑制可从下方进入到发光元件61R、发光元件61G及发光元件61B的杂质(典型的是水等)。此外,上述凹部可在通过湿蚀刻等去除可在发光元件61R、发光元件61G及发光元件61B的加工中附着于各发光元件的侧面的杂质(也称为残渣物)时形成。通过在去除上述残渣物之后以保护层271覆盖各发光元件的侧面,可以实现可靠性高的显示装置。
另外,图31B示出与上述结构不同的例子。具体而言,图31B所示的结构除了图31A所示的结构之外还包括绝缘层276及微透镜阵列277。绝缘层276被用作粘合层。另外,在绝缘层276的折射率比微透镜阵列277的折射率低时,微透镜阵列277可以聚集发光元件61R、发光元件61G及发光元件61B所发射的光。由此,可以提高显示装置的光提取效率。尤其在使用者从显示装置的显示面的正面看该显示面时,可以看到明亮的图像,所以这是优选的。此外,作为绝缘层276,可以使用紫外线固化粘合剂等光固化粘合剂、反应固化粘合剂、热固化粘合剂、厌氧粘合剂等各种固化粘合剂。作为这些粘合剂,可以举出环氧树脂、丙烯酸树脂、硅酮树脂、酚醛树脂、聚酰亚胺树脂、酰亚胺树脂、PVC(聚氯乙烯)树脂、PVB(聚乙烯醇缩丁醛)树脂、EVA(乙烯-乙酸乙烯酯)树脂等。尤其是,优选使用环氧树脂等透湿性低的材料。此外,也可以使用两液混合型树脂。此外,也可以使用粘合薄片等。
另外,图31C示出与上述结构不同的例子。具体而言,图31C所示的结构包括三个发光元件61W而代替图31A所示的结构中的发光元件61R、发光元件61G及发光元件61B。另外,在三个发光元件61W的上方包括绝缘层276,并在绝缘层276的上方包括着色层264R、着色层264G及着色层264B。具体而言,重叠于左侧的发光元件61W的位置上设置有透过红色光的着色层264R,重叠于中央的发光元件61W的位置上设置有透过绿色光的着色层264G,重叠于右侧的发光元件61W的位置上设置有透过蓝色光的着色层264B。由此,半导体装置可以显示彩色图像。图31C所示的结构也是图30C所示的结构的变形例子。
另外,图31D示出与上述结构不同的例子。具体而言,在图31D所示的结构中,保护层271以邻接于导电体772及EL层786的侧面的方式设置。另外,导电体788设置为各发光元件共同使用的一连续的层。另外,在图31D所示的结构中,区域275优选被填充剂填充。
通过使发光元件61具有光学微腔谐振器(微腔)结构,可以提高发光颜色的色纯度。在使发光元件61具有微腔结构时,将导电体772与导电体788间的距离d和EL层786的折射率n的积(光学距离)设定为波长λ的二分之一的m倍(m为1以上的整数),即可。距离d可以由算式1求出。
d=m×λ/(2×n)···算式1。
根据算式1,在微腔结构的发光元件61中基于所发射的光的波长(发光颜色)来决定距离d。距离d相当于EL层786的厚度。因此,EL层786G有时以比EL层786B厚的方式设置,EL层786R有时以比EL层786G厚的方式设置。
注意,严格地说,距离d是被用作反射电极的导电体772中的反射区域至被用作半透射-半反射电极的导电体788中的反射区域的距离。例如,在导电体772是银与透明导电膜的ITO的叠层且ITO位于EL层786一侧的情况下,通过调整ITO的厚度可以设定对应于发光颜色的距离d。就是说,即使EL层786R、EL层786G及EL层786B的厚度都相同,也通过改变该ITO的厚度可以得到适合于发光颜色的距离d。
然而,有时难以严格地决定导电体772及导电体788中的反射区域的位置。此时,假设为,通过将导电体772及导电体788中的任意位置假设为反射区域可以充分得到微腔效应。
发光元件61由空穴传输层、空穴传输层、发光层、电子传输层、电子注入层等构成。将在其他实施方式中说明发光元件61的详细的结构例子。为了提高微腔结构的光提取效率,优选将被用作反射电极的导电体772至发光层的光学距离设为λ/4的奇数倍。为了实现该光学距离,优选调整构成发光元件61的各层的厚度。
另外,在从导电体788一侧发射光时,导电体788的反射率优选比其透过率高。导电体788的光透过率优选为2%以上且50%以下,更优选为2%以上且30%以下,进一步优选为2%以上且10%以下。通过降低导电体788的透过率(提高其反射率),可以提高微腔效应。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式6)
在本实施方式中,说明可以用于根据本发明的一个方式的半导体装置的晶体管。
<晶体管的结构例子>
图32A、图32B及图32C是可以用于根据本发明的一个方式的半导体装置的晶体管200及晶体管200周边的俯视图及截面图。可以将晶体管200应用于根据本发明的一个方式的半导体装置。例如,可以用于层30中的晶体管。
图32A是晶体管200的俯视图。此外,图32B及图32C是晶体管200的截面图。在此,图32B是沿着图32A中的点划线A1-A2的截面图,该截面图相当于晶体管200的沟道长度方向上的截面图。图32C是沿着图32A中的点划线A3-A4的截面图,该截面图相当于晶体管200的沟道宽度方向上的截面图。注意,为了容易理解,在图32A的俯视图中省略部分构成要素。
如图32A至图32C所示,晶体管200包括:配置在衬底(未图示)上的金属氧化物231a;配置在金属氧化物231a上的金属氧化物231b;配置在金属氧化物231b上的相互分离的导电体242a及导电体242b;配置在导电体242a及导电体242b上并形成有导电体242a与导电体242b之间的开口的绝缘体280;配置在开口中的导电体260;配置在金属氧化物231b、导电体242a、导电体242b以及绝缘体280与导电体260之间的绝缘体250;以及配置在金属氧化物231b、导电体242a、导电体242b以及绝缘体280与绝缘体250之间的金属氧化物231c。在此,如图32B和图32C所示,导电体260的顶面优选与绝缘体250、绝缘体254、金属氧化物231c以及绝缘体280的顶面大致对齐。以下,金属氧化物231a、金属氧化物231b以及金属氧化物231c有时被统称为金属氧化物231。此外,导电体242a及导电体242b有时被统称为导电体242。
在图32A至图32C所示的晶体管200中,导电体242a及导电体242b的位于导电体260一侧的侧面具有大致垂直的形状。此外,图32A至图32C所示的晶体管200不局限于此,导电体242a及导电体242b的侧面和底面所形成的角度也可以为10°以上且80°以下,优选为30°以上且60°以下。此外,导电体242a和导电体242b的相对的侧面也可以具有多个面。
如图32A至图32C所示,优选绝缘体224、金属氧化物231a、金属氧化物231b、导电体242a、导电体242b及金属氧化物231c与绝缘体280之间配置有绝缘体254。在此,如图32B、图32C所示,绝缘体254优选与金属氧化物231c的侧面、导电体242a的顶面及侧面、导电体242b的顶面及侧面、金属氧化物231a及金属氧化物231b的侧面以及绝缘体224的顶面接触。
注意,在晶体管200中,形成沟道的区域(以下也称为沟道形成区域)及其附近层叠有金属氧化物231a、金属氧化物231b及金属氧化物231c的三层,但是本发明不局限于此。例如,可以是金属氧化物231b与金属氧化物231c的两层结构或者四层以上的叠层结构。此外,在晶体管200中,导电体260具有两层结构,但是本发明不局限于此。例如,导电体260也可以具有单层结构或三层以上的叠层结构。此外,金属氧化物231a、金属氧化物231b以及金属氧化物231c也可以各自具有两层以上的叠层结构。
例如,在金属氧化物231c具有由第一金属氧化物和第一金属氧化物上的第二金属氧化物构成的叠层结构的情况下,优选的是,第一金属氧化物具有与金属氧化物231b同样的组成,而第二金属氧化物具有与金属氧化物231a同样的组成。
在此,导电体260被用作晶体管的栅电极,导电体242a及导电体242b各被用作源电极或漏电极。如上所述,导电体260以嵌入绝缘体280的开口及被夹在导电体242a与导电体242b之间的区域中的方式形成。在此,导电体260、导电体242a及导电体242b的配置相对于绝缘体280的开口自对准地被选择。也就是说,在晶体管200中,栅电极可以自对准地配置在源电极与漏电极之间。由此,可以以不设置用于对准的余地的方式形成导电体260,所以可以实现晶体管200的占有面积的缩小。由此,可以实现显示装置的高清晰化。此外,可以实现窄边框的显示装置。
此外,如图32A至图32C所示,导电体260优选包括配置在绝缘体250的内侧的导电体260a及以嵌入导电体260a的内侧的方式配置的导电体260b。
此外,晶体管200优选包括配置在衬底(未图示)上的绝缘体214、配置在绝缘体214上的绝缘体216、以嵌入绝缘体216的方式配置的导电体205、配置在绝缘体216及导电体205上的绝缘体222以及配置在绝缘体222上的绝缘体224。优选在绝缘体224上配置有金属氧化物231a。
优选在晶体管200上配置有被用作层间膜的绝缘体274及绝缘体281。在此,绝缘体274优选与导电体260、绝缘体250、绝缘体254、金属氧化物231c以及绝缘体280的顶面接触。
此外,绝缘体222、绝缘体254以及绝缘体274优选具有抑制氢(例如,氢原子、氢分子等)中的至少一个的扩散的功能。例如,绝缘体222、绝缘体254以及绝缘体274的氢透过性优选低于绝缘体224、绝缘体250以及绝缘体280。此外,绝缘体222及绝缘体254优选具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能。例如,绝缘体222及绝缘体254的氧透过性优选低于绝缘体224、绝缘体250以及绝缘体280。
在此,绝缘体224、金属氧化物231以及绝缘体250与绝缘体280及绝缘体281由绝缘体254以及绝缘体274相隔。由此,可以抑制包含在绝缘体280及绝缘体281中的氢等杂质或过剩的氧混入绝缘体224、金属氧化物231以及绝缘体250中。
优选的是,设置与晶体管200电连接且被用作插头的导电体245(导电体245a及导电体245b)。此外,还包括与被用作插头的导电体245的侧面接触的绝缘体241(绝缘体241a及绝缘体241b)。也就是说,绝缘体241以与绝缘体254、绝缘体280、绝缘体274以及绝缘体281的开口的内壁接触的方式形成。此外,可以以与绝缘体241的侧面接触的方式设置有导电体245的第一导电体且在其内侧设置有导电体245的第二导电体。在此,导电体245的顶面的高度与绝缘体281的顶面的高度可以大致相同。此外,示出晶体管200中层叠有导电体245的第一导电体及导电体245的第二导电体的结构,但是本发明不局限于此。例如,导电体245也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下,有时按形成顺序赋予序数以进行区別。
此外,优选在晶体管200中将被用作氧化物半导体的金属氧化物(以下也称为氧化物半导体)用于包含沟道形成区域的金属氧化物231(金属氧化物231a、金属氧化物231b及金属氧化物231c)。例如,作为成为金属氧化物231的沟道形成区域的金属氧化物,优选使用其带隙为2eV以上,优选为2.5eV以上的金属氧化物。
作为上述金属氧化物,优选至少包含铟(In)或锌(Zn)。尤其是,优选包含铟(In)及锌(Zn)。此外,除此之外,优选还包含元素M。元素M可以为铝(Al)、镓(Ga)、钇(Y)、锡(Sn)、硼(B)、钛(Ti)、铁(Fe)、镍(Ni)、锗(Ge)、锆(Zr)、钼(Mo)、镧(La)、铈(Ce)、钕(Nd)、铪(Hf)、钽(Ta)、钨(W)、镁(Mg)、钴(Co)中的一种以上。尤其是,元素M优选为铝(Al)、镓(Ga)、钇(Y)和锡(Sn)中的一种以上。另外,元素M更优选包含Ga和Sn中的任一方或双方。
此外,如图32B所示,金属氧化物231b中的不与导电体242重叠的区域的厚度有时比其与导电体242重叠的区域的厚度薄。该厚度薄的区域在形成导电体242a及导电体242b时去除金属氧化物231b的顶面的一部分而形成。当在金属氧化物231b的顶面上沉积成为导电体242的导电膜时,有时在与该导电膜的界面附近形成低电阻区域。如此,通过去除金属氧化物231b的顶面上的位于导电体242a与导电体242b之间的低电阻区域,可以抑制沟道形成在该区域中。
通过本发明的一个方式,可以提供一种包括尺寸小的晶体管并其清晰度高的显示装置。此外,可以提供一种包括通态电流大的晶体管并其亮度高的显示装置。此外,可以提供一种包括工作速度快的晶体管并其工作速度快的显示装置。此外,可以提供一种包括电特性稳定的晶体管并其可靠性高的显示装置。此外,可以提供一种包括关态电流小的晶体管并其功耗低的显示装置。
说明可以用于本发明的一个方式的显示装置的晶体管200的详细结构。
导电体205以包括与金属氧化物231及导电体260重叠的区域的方式配置。此外,导电体205优选以嵌入绝缘体216中的方式设置。
导电体205包括导电体205a、导电体205b及导电体205c。导电体205a与设置在绝缘体216中的开口的底面及侧壁接触。导电体205b以埋入于形成在导电体205a的凹部的方式设置。在此,导电体205b的顶面低于导电体205a的顶面及绝缘体216的顶面。导电体205c与导电体205b的顶面及导电体205a的侧面接触。在此,导电体205c的顶面的高度与导电体205a的顶面的高度及绝缘体216的顶面的高度大致一致。换言之,导电体205b由导电体205a及导电体205c包围。
作为导电体205a及导电体205c优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。或者,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体205a及导电体205c使用具有抑制氢的扩散的功能的导电材料,可以抑制含在导电体205b中的氢等杂质通过绝缘体224等扩散到金属氧化物231。此外,通过作为导电体205a及导电体205c使用具有抑制氧的扩散的功能的导电材料,可以抑制导电体205b被氧化而导电率下降。作为具有抑制氧扩散的功能的导电材料,例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。由此,导电体205a可以采用上述导电材料的单层或叠层。例如,作为导电体205a使用氮化钛即可。
此外,导电体205b优选使用以钨、铜或铝为主要成分的导电材料。例如,导电体205b可以使用钨。
在此,导电体260有时被用作第一栅极(也称为顶栅极)电极。此外,导电体205有时被用作第二栅极(也称为底栅极)电极。在此情况下,通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动,可以控制晶体管200的Vth。尤其是,通过对导电体205供应负电位,可以使晶体管200的Vth大于0V且可以减小关态电流。因此,与不对导电体205供应负电位时相比,在对导电体205供应负电位的情况下,可以减小对导电体260供应的电位为0V时的漏极电流。
导电体205优选比金属氧化物231中的沟道形成区域大。尤其是,如图32C所示,导电体205优选延伸到与沟道宽度方向上的金属氧化物231交叉的端部的外侧的区域。就是说,优选在金属氧化物231的沟道宽度方向的侧面的外侧,导电体205和导电体260隔着绝缘体重叠。
通过具有上述结构,可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕金属氧化物231的沟道形成区域。
此外,如图32C所示,将导电体205延伸来用作布线。但是,本发明不局限于此,也可以在导电体205下设置被用作布线的导电体。
绝缘体214优选被用作抑制水或氢等杂质从衬底一侧进入晶体管200的阻挡绝缘膜。因此,作为绝缘体214优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。或者,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
例如,优选的是,作为绝缘体214使用氧化铝或氮化硅等。由此,可以抑制水或氢等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。或者,可以抑制包含在绝缘体224等中的氧扩散到与绝缘体214相比更靠近衬底一侧。
被用作层间膜的绝缘体216、绝缘体280及绝缘体281的介电常数优选比绝缘体214低。通过将介电常数低的材料作为层间膜,可以减少产生在布线之间的寄生电容。例如,作为绝缘体216、绝缘体280及绝缘体281,适当地使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。
绝缘体222及绝缘体224被用作栅极绝缘体。
在此,在与金属氧化物231接触的绝缘体224中,优选通过加热使氧脱离。在本说明书中,有时将通过加热脱离的氧称为过剩氧。例如,作为绝缘体224适当地使用氧化硅或氧氮化硅等,即可。通过以与金属氧化物231接触的方式设置包含氧的绝缘体,可以减少金属氧化物231中的氧空位,从而可以提高晶体管200的可靠性。
具体而言,作为绝缘体224,优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal Desorption Spectroscopy:热脱附谱)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上,优选为1.0×1019atoms/cm3以上,进一步优选为2.0×1019atoms/cm3以上,或者3.0×1020atoms/cm3以上的氧化物膜。此外,进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下,或者100℃以上且400℃以下的范围内。
此外,如图32C所示,有时在绝缘体224中不与绝缘体254重叠并不与金属氧化物231b重叠的区域的厚度比其他区域的厚度薄。在绝缘体224中,不与绝缘体254重叠并不与金属氧化物231b重叠的区域优选具有足够使上述氧扩散的厚度。
与绝缘体214等同样,绝缘体222优选被用作抑制水或氢等杂质从衬底一侧混入晶体管200的阻挡绝缘膜。例如,绝缘体222的氢透过性优选比绝缘体224低。通过由绝缘体222、绝缘体254以及绝缘体274围绕绝缘体224、金属氧化物231以及绝缘体250等,可以抑制水或氢等杂质从外部进入晶体管200。
再者,绝缘体222优选具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如,绝缘体222的氧透过性优选比绝缘体224低。通过使绝缘体222具有抑制氧及杂质的扩散的功能,可以减少金属氧化物231所含的氧扩散到衬底一侧,所以是优选的。此外,可以抑制导电体205与绝缘体224及金属氧化物231所含的氧起反应。
绝缘体222优选使用包含作为绝缘材料的铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体,优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体222时,绝缘体222被用作抑制氧从金属氧化物231释放以及氢等杂质从晶体管200的周围部进入金属氧化物231的层。
或者,例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外,也可以对上述绝缘体进行氮化处理。还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
作为绝缘体222,例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时,由于栅极绝缘体的薄膜化,有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料,可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
此外,绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时,不局限于由相同材料构成的叠层结构,也可以是由不同材料构成的叠层结构。例如,也可以在绝缘体222下设置与绝缘体224同样的绝缘体。
金属氧化物231包括金属氧化物231a、金属氧化物231a上的金属氧化物231b及金属氧化物231b上的金属氧化物231c。当在金属氧化物231b下设置有金属氧化物231a时,可以抑制杂质从形成在金属氧化物231a下方的结构物扩散到金属氧化物231b。当在金属氧化物231b上设置有金属氧化物231c时,可以抑制杂质从形成在金属氧化物231c的上方的结构物扩散到金属氧化物231b。
此外,金属氧化物231优选具有各金属原子的原子个数比互不相同的氧化物层的叠层结构。例如,在金属氧化物231至少包含铟(In)及元素M的情况下,金属氧化物231a的构成元素中的元素M与其他元素的原子个数比优选大于金属氧化物231b的构成元素中的元素M与其他元素的原子个数比。此外,金属氧化物231a中的元素M与In的原子个数比优选大于金属氧化物231b中的元素M与In的原子个数比。在此,金属氧化物231c可以使用可用于金属氧化物231a或金属氧化物231b的金属氧化物。
优选的是,使金属氧化物231a及金属氧化物231c的导带底的能量高于金属氧化物231b的导带底的能量。换言之,金属氧化物231a及金属氧化物231c的电子亲和势优选小于金属氧化物231b的电子亲和势。在此情况下,金属氧化物231c优选使用可以用于金属氧化物231a的金属氧化物。具体而言,金属氧化物231c的构成元素中的元素M与其他元素的原子个数比优选大于金属氧化物231b的构成元素中的元素M与其他元素的原子个数比。此外,金属氧化物231c中的元素M与In的原子个数比优选大于金属氧化物231b中的元素M与In的原子个数比。
在此,在金属氧化物231a、金属氧化物231b及金属氧化物231c的接合部中,导带底的能级平缓地变化。换言之,也可以将上述情况表达为金属氧化物231a、金属氧化物231b及金属氧化物231c的接合部的导带底的能级连续地变化或者连续地接合。为此,优选降低形成在金属氧化物231a与金属氧化物231b的界面以及金属氧化物231b与金属氧化物231c的界面的混合层的缺陷态密度。
具体而言,通过使金属氧化物231a与金属氧化物231b以及金属氧化物231b与金属氧化物231c除了氧之外还包含共同元素(为主要成分),可以形成缺陷态密度低的混合层。例如,在金属氧化物231b为In-Ga-Zn氧化物的情况下,作为金属氧化物231a及金属氧化物231c可以使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。此外,金属氧化物231c可以具有叠层结构。例如,可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的Ga-Zn氧化物的叠层结构,或者,可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的氧化镓的叠层结构。换言之,作为金属氧化物231c,也可以使用In-Ga-Zn氧化物和不包含In的氧化物的叠层结构。
具体而言,作为金属氧化物231a使用In:Ga:Zn=1:3:4[原子个数比]或1:1:0.5[原子个数比]的金属氧化物,即可。此外,作为金属氧化物231b使用In:Ga:Zn=4:2:3[原子个数比]或3:1:2[原子个数比]的金属氧化物,即可。此外,作为金属氧化物231c使用In:Ga:Zn=1:3:4[原子个数比]、In:Ga:Zn=4:2:3[原子个数比]、Ga:Zn=2:1[原子个数比]或Ga:Zn=2:5[原子个数比]的金属氧化物,即可。此外,作为金属氧化物231c具有叠层结构的情况下的具体例子,可以举出In:Ga:Zn=4:2:3[原子个数比]和Ga:Zn=2:1[原子个数比]的叠层结构、In:Ga:Zn=4:2:3[原子个数比]和Ga:Zn=2:5[原子个数比]的叠层结构、In:Ga:Zn=4:2:3[原子个数比]和氧化镓的叠层结构等。
此时,载流子的主要路径为金属氧化物231b。通过使金属氧化物231a及金属氧化物231c具有上述结构,可以降低金属氧化物231a与金属氧化物231b的界面及金属氧化物231b与金属氧化物231c的界面的缺陷态密度。因此,界面散射对载流子传导的影响减少,从而晶体管200可以得到大通态电流及高频率特性。此外,在金属氧化物231c具有叠层结构时,被期待降低上述金属氧化物231b和金属氧化物231c的界面的缺陷态密度的效果及抑制金属氧化物231c所含的构成元素扩散到绝缘体250一侧的效果。更具体而言,在金属氧化物231c具有叠层结构时,因为使不包含In的氧化物位于叠层结构的上方,所以可以抑制会扩散到绝缘体250一侧的In。由于绝缘体250被用作栅极绝缘体,因此在In扩散在其中的情况下导致晶体管的特性不良。由此,通过使金属氧化物231c具有叠层结构,可以提供可靠性高的显示装置。
在金属氧化物231b上设置被用作源电极及漏电极的导电体242(导电体242a及导电体242b)。作为导电体242,优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如,优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外,氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料,所以是优选的。
通过以与金属氧化物231接触的方式形成上述导电体242,金属氧化物231中的导电体242附近的氧浓度有时降低。此外,在金属氧化物231中的导电体242附近有时形成包括包含在导电体242中的金属及金属氧化物231的成分的金属化合物层。在此情况下,金属氧化物231的导电体242附近的区域中的载流子浓度增加,该区域的电阻降低。
在此,导电体242a与导电体242b之间的区域以与绝缘体280的开口重叠的方式形成。因此,可以在导电体242a与导电体242b之间自对准地配置导电体260。
绝缘体250被用作栅极绝缘体。绝缘体250优选与金属氧化物231c的顶面接触地配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。
与绝缘体224同样,优选降低绝缘体250中的水或氢等杂质的浓度。绝缘体250的厚度优选为1nm以上且20nm以下。
此外,也可以在绝缘体250与导电体260之间设置金属氧化物。该金属氧化物优选抑制氧从绝缘体250扩散到导电体260。由此,可以抑制因绝缘体250中的氧所导致的导电体260的氧化。
此外,该金属氧化物有时被用作栅极绝缘体的一部分。因此,在将氧化硅或氧氮化硅等用于绝缘体250的情况下,作为该金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与该金属氧化物的叠层结构,可以形成具有热稳定性且相对介电常数高的叠层结构。因此,可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外,可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT:Equivalent oxide thickness)。
具体而言,可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。特别是,优选使用作为包含铝及铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
虽然在图32A至图32C中,导电体260具有两层结构,但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用上述具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电体。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外,当导电体260a具有抑制氧的扩散的功能时,可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电材料,例如,优选使用钽、氮化钽、钌或氧化钌等。
作为导电体260b优选使用以钨、铜或铝为主要成分的导电材料。此外,由于导电体260还被用作布线,所以优选使用导电性高的导电体。例如,可以使用以钨、铜或铝为主要成分的导电材料。此外,导电体260b可以具有叠层结构,例如可以具有钛或氮化钛与上述导电材料的叠层结构。
此外,如图32A和图32C所示,在金属氧化物231b的不与导电体242重叠的区域,即金属氧化物231的沟道形成区域中,金属氧化物231的侧面被导电体260覆盖。由此,可以容易将被用作第一栅电极的导电体260的电场影响到金属氧化物231的侧面。由此,可以提高晶体管200的通态电流及频率特性。
绝缘体254与绝缘体214等同样地优选被用作抑制水或氢等杂质从绝缘体280一侧混入晶体管200的阻挡绝缘膜。例如,绝缘体254的氢透过性优选比绝缘体224低。再者,如图32B、图32C所示,绝缘体254优选与金属氧化物231c的侧面、导电体242a的顶面及侧面、导电体242b的顶面及侧面、金属氧化物231a及金属氧化物231b的侧面以及绝缘体224的顶面接触。通过采用这种结构,可以抑制绝缘体280所包含的氢从导电体242a、导电体242b、金属氧化物231a、金属氧化物231b及绝缘体224的顶面或侧面进入金属氧化物231。
再者,绝缘体254还具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)。例如,绝缘体254的氧透过性优选比绝缘体280或绝缘体224低。
绝缘体254优选通过溅射法沉积。通过在包含氧的气氛下使用溅射法沉积绝缘体254,可以对绝缘体224的与绝缘体254接触的区域附近添加氧。由此,可以将氧从该区域通过绝缘体224供应到金属氧化物231中。在此,通过使绝缘体254具有抑制氧扩散到上方的功能,可以防止氧从金属氧化物231扩散到绝缘体280。此外,通过使绝缘体222具有抑制氧扩散到下方的功能,可以防止氧从金属氧化物231扩散到衬底一侧。如此,对金属氧化物231中的沟道形成区域供应氧。由此,可以减少金属氧化物231的氧空位并抑制晶体管的常开启化。
作为绝缘体254,例如可以沉积包含铝及铪中的一方或双方的氧化物的绝缘体。注意,作为包含铝和铪中的一方或双方的氧化物的绝缘体,优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
通过由对氢具有阻挡性的绝缘体254覆盖绝缘体224、绝缘体250以及金属氧化物231,绝缘体280由绝缘体254与绝缘体224、金属氧化物231以及绝缘体250分开。由此,可以抑制从晶体管200的外部进入氢等杂质,从而可以对晶体管200赋予良好的电特性及可靠性。
绝缘体280优选隔着绝缘体254设置在绝缘体224、金属氧化物231及导电体242上。例如,作为绝缘体280,优选包括氧化硅、氧氮化硅、氮氧化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。特别是,因为氧化硅、氧氮化硅、具有空孔的氧化硅等的材料容易形成包含通过加热脱离的氧的区域,所以是优选的。
此外,优选绝缘体280中的水或氢等杂质的浓度得到降低。此外,绝缘体280的顶面也可以被平坦化。
绝缘体274优选与绝缘体214等同样地被用作抑制水或氢等杂质从上方混入到绝缘体280的阻挡绝缘膜。作为绝缘体274,例如可以使用能够用于绝缘体214、绝缘体254等的绝缘体。
优选在绝缘体274上设置被用作层间膜的绝缘体281。与绝缘体224等同样,优选绝缘体281中的水或氢等杂质的浓度得到降低。
在形成于绝缘体281、绝缘体274、绝缘体280及绝缘体254中的开口中配置导电体245a及导电体245b。导电体245a及导电体245b以中间夹着导电体260的方式设置。此外,导电体245a及导电体245b的顶面的高度与绝缘体281的顶面可以位于同一平面上。
此外,以与绝缘体281、绝缘体274、绝缘体280以及绝缘体254的开口的内壁接触的方式设置有绝缘体241a,以与其侧面接触的方式形成有导电体245a的第一导电体。导电体242a位于该开口的底部的至少一部分,导电体245a与导电体242a接触。同样,以与绝缘体281、绝缘体274、绝缘体280以及绝缘体254的开口的内壁接触的方式设置有绝缘体241b,以与其侧面接触的方式形成有导电体245b的第一导电体。导电体242b位于该开口的底部的至少一部分,导电体245b与导电体242b接触。
导电体245a及导电体245b优选使用以钨、铜或铝为主要成分的导电材料。此外,导电体245a及导电体245b也可以具有叠层结构。
当作为导电体245采用叠层结构时,作为与金属氧化物231a、金属氧化物231b、导电体242、绝缘体254、绝缘体280、绝缘体274及绝缘体281接触的导电体优选使用上述具有抑制水或氢等杂质的扩散的功能的导电体。例如,优选使用钽、氮化钽、钛、氮化钛、钌或氧化钌等。可以以单层或叠层使用具有抑制水或氢等杂质的扩散的功能的导电材料。通过使用该导电材料,可以防止添加到绝缘体280的氧被导电体245a及导电体245b吸收。此外,可以防止水或氢等杂质从绝缘体281的上方的层通过导电体245a及导电体245b进入金属氧化物231。
作为绝缘体241a及绝缘体241b,例如使用能够用于绝缘体254等的绝缘体,即可。因为绝缘体241a及绝缘体241b与绝缘体254及接触地设置,所以可以抑制从绝缘体280等水或氢等杂质经过导电体245a及导电体245b混入金属氧化物231。此外,可以抑制绝缘体280所包含的氧被导电体245a及导电体245b吸收。
虽然未图示,但是可以以与导电体245a的顶面及导电体245b的顶面接触的方式配置被用作布线的导电体。被用作布线的导电体优选使用以钨、铜或铝为主要成分的导电材料。此外,该导电体可以具有叠层结构,例如,可以具有钛或氮化钛与上述导电材料的叠层结构。此外,该导电体也可以以嵌入绝缘体的开口中的方式形成。
<晶体管的构成材料>
以下,说明可用于晶体管的构成材料。
[衬底]
作为形成晶体管200的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底,例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。此外,作为半导体衬底,例如可以举出由硅或锗等构成的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。再者,还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底,例如有SOI(Silicon On Insulator;绝缘体上硅)衬底等。作为导电体衬底,可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者,可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。再者,还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。或者,也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件,可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
[绝缘体]
作为绝缘体,有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物以及金属氮氧化物等。
例如,当进行晶体管的微型化及高集成化时,由于栅极绝缘体的薄膜化,有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料,可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面,通过将相对介电常数较低的材料用于被用作层间膜的绝缘体,可以减少产生在布线之间的寄生电容。因此,优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体,可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体,可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
通过由具有抑制氢等杂质及氧的透过的功能的绝缘体(绝缘体214、绝缘体222、绝缘体254及绝缘体274等)围绕使用氧化物半导体的晶体管,可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体,例如可以以单层或叠层使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体。具体而言,作为具有抑制氢等杂质及氧的透过的功能的绝缘体,可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽等金属氧化物、氮化铝、氮化铝钛、氮化钛、氮氧化硅或氮化硅等金属氮化物。
被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如,通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于金属氧化物231的结构,可以填补金属氧化物231所包含的氧空位。
[导电体]
作为导电体,优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如,优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外,氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料,所以是优选的。此外,也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
此外,也可以层叠多个由上述材料形成的导电层。例如,也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外,也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外,也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外,在将金属氧化物用于晶体管的沟道形成区域的情况下,作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下,优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧,从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是,作为被用作栅电极的导电体,优选使用含有包含在形成沟道的金属氧化物中的金属元素及氧的导电材料。此外,也可以使用含有上述金属元素及氮的导电材料。例如,也可以使用氮化钛、氮化钽等包含氮的导电材料。此外,可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外,也可以使用包含氮的铟镓锌氧化物。通过使用上述材料,有时可以俘获形成沟道的金属氧化物所包含的氢。或者,有时可以俘获从外方的绝缘体等进入的氢。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式7)
在本实施方式中,说明可用于上述实施方式中说明的OS晶体管的金属氧化物(以下称为氧化物半导体)。
<结晶结构的分类>
首先,对氧化物半导体中的结晶结构的分类参照图33A进行说明。图33A是说明氧化物半导体,典型为IGZO(包含In、Ga及Zn的金属氧化物)的结晶结构的分类的图。
如图33A所示那样,氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外,在“Amorphous”中包含completely amorphous。此外,在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(excluding single crystal and poly crystal)。此外,在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外,“Crystal”的分类中包含single crystal及poly crystal。
此外,图33A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态,是属于新的边界区域(New crystalline phase)的结构。就是说,将该结构可以说是与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”完全不同的结构。
此外,可以使用X射线衍射(XRD:X-Ray Diffraction)光谱对膜或衬底的结晶结构进行评价。在此,图33B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外,将GIXD法也称为薄膜法或Seemann-Bohlin法。下面,将图33B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外,图33B所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,图33B所示的CAAC-IGZO膜的厚度为500nm。
如图33B所示,在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰。具体而言,在CAAC-IGZO膜的XRD谱中,2θ=31°附近检测出表示c轴取向的峰。此外,如图33B所示那样,2θ=31°附近的峰在以检测出峰强度的角度为轴时左右非对称。
可以使用通过纳米束电子衍射法(NBED:Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图33C示出CAAC-IGZO膜的衍射图案。图33C通过是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外,图33C所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,在纳米束电子衍射法中,进行束径为1nm的电子衍射。
如图33C所示那样,在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
[氧化物半导体的结构]
此外,在注目于氧化物半导体的结晶结构的情况下,有时氧化物半导体的分类与图33A不同。例如,氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体,例如可以举出上述CAAC-OS及nc-OS。此外,在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此,对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体,该多个结晶区域的c轴取向于特定的方向。此外,特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外,结晶区域是具有原子排列的周期性的区域。注意,在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者,CAAC-OS具有在a-b面方向上多个结晶区域连接的区域,有时该区域具有畸变。此外,畸变是指在多个结晶区域连接的区域中,晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之,CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外,上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下,该结晶区域的最大径小于10nm。此外,结晶区域由多个微小结晶构成的情况下,有时该结晶区域的尺寸为几十nm左右。
此外,在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中,有CAAC-OS具有层叠有含有铟(In)及氧的层(以下,In层)、含有元素M、锌(Zn)及氧的层(以下,(M,Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外,铟和元素M可以彼此置换。因此,有时(M,Zn)层包含铟。此外,有时In层包含元素M。注意,有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如,当对CAAC-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-plane XRD测量中,在2θ=31°或其附近检测出表示c轴取向的峰。注意,表示c轴取向的峰的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
例如,在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外,在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时,某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下,虽然该结晶区域中的晶格排列基本上是六方晶格,但是单位晶格并不局限于正六角形,有是非正六角形的情况。此外,在上述畸变中,有时具有五角形、七角形等晶格排列。此外,在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说,晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外,确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获,因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此,确认不到明确的晶界的CAAC-OS是对晶体管的半导体层提供具有优异的结晶结构的结晶性氧化物之一。注意,为了构成CAAC-OS,优选为包含Zn的结构。例如,与In氧化物相比,In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生,所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。此外,氧化物半导体的结晶性有时因杂质的混入及/或缺陷的生成等而降低,因此可以说CAAC-OS是杂质及缺陷(氧空位等)少的氧化物半导体。因此,包含CAAC-OS的氧化物半导体的物理性质稳定。因此,包含CAAC-OS的氧化物半导体具有高耐热性及高可靠性。此外,CAAC-OS对制造工序中的高温度(所谓热积存:thermal budget)也很稳定。由此,通过在OS晶体管中使用CAAC-OS,可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之,nc-OS具有微小的结晶。此外,例如,该微小的结晶的尺寸为1nm以上且10nm以下,尤其为1nm以上且3nm以下,将该微小的结晶称为纳米晶。此外,nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-like OS及非晶氧化物半导体没有差别。例如,在对nc-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-plane XRD测量中,检测不出表示结晶性的峰。此外,在对nc-OS膜进行使用其束径比纳米晶大(例如,50nm以上)的电子束的电子衍射(也称为选区电子衍射)时,观察到类似光晕图案的衍射图案。另一方面,在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下,有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说,a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外,a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
[氧化物半导体的构成]
接着,说明上述的CAC-OS的详细内容。此外,CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成,其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。注意,在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状,该区域的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。
再者,CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的构成(下面也称为云状)。就是说,CAC-OS是指具有该第一区域和该第二区域混合的构成的复合金属氧化物。
在此,将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如,在In-Ga-Zn氧化物的CAC-OS中,第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外,第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外,例如,第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外,第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言,上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外,上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之,可以将上述第一区域称为以In为主要成分的区域。此外,可以将上述第二区域称为以Ga为主要成分的区域。
注意,有时观察不到上述第一区域和上述第二区域的明确的边界。
例如,在In-Ga-Zn氧化物的CAC-OS中,根据通过能量分散型X射线分析法(EDX:Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像,可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的构成。
在将CAC-OS用于晶体管的情况下,通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用,可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之,在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能,在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离,可以最大限度地提高各功能。因此,通过将CAC-OS用于晶体管,可以实现大通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-likeOS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<具有氧化物半导体的晶体管>
接着,说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管,可以实现场效应迁移率高的晶体管。此外,可以实现可靠性高的晶体管。
优选将载流子浓度低的氧化物半导体用于晶体管。例如,氧化物半导体的载流子浓度可以为1×1017cm-3以下,优选为1×1015cm-3以下,更优选为1×1013cm-3以下,进一步优选为1×1011cm-3以下,更进一步优选低于1×1010cm-3,且1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下,可以降低氧化物半导体膜的杂质浓度以降低缺陷态密度。在本说明书等中,将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外,有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。
被氧化物半导体的陷阱态俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此,为了使晶体管的电特性稳定,降低氧化物半导体的杂质浓度是有效的。为了降低氧化物半导体的杂质浓度,优选还降低附近膜的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此,说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅及/或碳时,在氧化物半导体中形成缺陷态。因此,将氧化物半导体中或氧化物半导体的界面附近的硅及碳的浓度(通过SIMS测得的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
当氧化物半导体包含碱金属或碱土金属时,有时形成缺陷态而形成载流子。因此,使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。因此,使通过SIMS测得的氧化物半导体中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时,容易产生作为载流子的电子,使载流子浓度增高,而n型化。其结果是,在将包含氮的氧化物半导体用于半导体的晶体管容易具有常开启特性。或者,在氧化物半导体包含氮时,有时形成陷阱态。其结果,有时晶体管的电特性不稳定。因此,将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水,因此有时形成氧空位。当氢进入该氧空位时,有时产生作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,使用包含氢的氧化物半导体的晶体管容易具有常开启特性。由此,优选尽可能地减少氧化物半导体中的氢。具体而言,在氧化物半导体中,将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3,优选低于1×1019atoms/cm3,更优选低于5×1018atoms/cm3,进一步优选低于1×1018atoms/cm3
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域,可以使晶体管具有稳定的电特性。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
(实施方式8)
在本实施方式中,对可以适用本发明的一个方式的半导体装置的电子设备进行说明。
可以将本发明的一个方式的半导体装置用于电子设备的显示部。由此,可以实现显示质量高的电子设备。或者,可以实现极高精密度的电子设备。或者,可以实现可靠性高的电子设备。
作为使用根据本发明的一个方式的半导体装置等的电子设备,可以举出电视机、显示器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在DVD(Digital Versatile Disc:数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式CD播放器、收音机、磁带录音机、头戴式耳机立体音响、立体音响、台钟、挂钟、无绳电话子机、无线电收发机、车载电话、移动电话、便携式信息终端、平板终端、便携式游戏机、弹珠机等固定型游戏机、计算器、电子笔记本、电子书阅读器终端、电子翻译器、声音输入器、摄像机、数字静态照相机、电动刮刀、微波炉等高频加热装置、电饭煲、电动洗衣机、电动吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、餐具洗涤机、餐具干燥机、干衣机、烘被机、电冰箱、电冷冻箱、电冷冻冷藏箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备等。再者,还可以举出工业设备诸如引导灯、信号机、传送带、电梯、自动扶梯、工业机器人、蓄电系统、用于电力均匀化、智能电网的蓄电装置等。另外,通过使用燃料的发动机或利用来自蓄电体的电力的电动机推进的移动体等也有时包括在电子设备的范畴内。作为上述移动体,例如可以举出电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HEV)、插电式混合动力汽车(PHEV)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的带有发动机的自行车、二轮摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船等。
此外,根据本发明的一个方式的电子设备也可以包括二次电池(电池),优选通过非接触电力传送对该二次电池充电。
作为二次电池,例如,可以举出锂离子二次电池、镍氢电池、镍镉电池、有机自由基电池、铅蓄电池、空气二次电池、镍锌电池、银锌电池等。
根据本发明的一个方式的电子设备也可以包括天线。通过由天线接收信号,可以在显示部上显示图像及数据等。另外,在电子设备包括天线及二次电池时,可以将天线用于非接触电力传送。
根据本发明的一个方式的电子设备也可以包括传感器(该传感器具有测量如下因素的功能:力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
根据本发明的一个方式的电子设备可以具有各种功能。例如,可以具有如下功能:将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能;触控面板的功能;显示日历、日期或时间等的功能;执行各种软件(程序)的功能;进行无线通信的功能;读出储存在存储介质中的程序或数据的功能;等。
此外,包括多个显示部的电子设备可以具有在显示部的一部分主要显示图像信息而在显示部的其他部分主要显示文本信息的功能,或者具有通过将考虑了视差的图像显示于多个显示部上来显示三维图像的功能等。并且,具有图像接收部的电子设备可以具有如下功能:拍摄静态图像或动态图像;对所拍摄的图像进行自动或手工校正;将所拍摄的图像储存在记录介质(外部或内置于电子设备中)中;将所拍摄的图像显示在显示部上;等。另外,本发明的一个方式的电子设备所具有的功能不局限于此,该电子设备可以具有各种功能。
根据本发明的一个方式的半导体装置可以显示高清晰的图像。由此,尤其可以适当地用于携带式电子设备、穿戴式电子设备(穿戴设备)以及电子书阅读器等。例如,可以适当地用于VR(Virtual Reality:虚拟现实)设备或AR(Augmented Reality:增强现实)设备等xR设备。
图34A示出头戴显示器810的外观。头戴显示器810包括安装部811、透镜812、主体813、显示部814以及电缆815等。另外,在安装部811中内置有电池816。可以将根据本发明的一个方式的半导体装置用于显示部814。
通过电缆815,将电力从电池816供应到主体813。主体813具备无线接收器等,能够将所接收的图像数据等影像信息显示到显示部814上。另外,通过利用设置在主体813中的摄像头捕捉使用者的眼球及/或眼睑的动作,并根据该信息算出使用者的视线,可以利用使用者的视线作为输入方法。
另外,也可以对安装部811的被使用者接触的位置设置多个电极。主体813也可以具有通过检测根据使用者的眼球的动作而流过电极的电流,识别使用者的视线的功能。此外,主体813可以具有通过检测流过该电极的电流来监控使用者的脉搏的功能。安装部811可以具有温度传感器、压力传感器、加速度传感器等各种传感器,也可以具有将使用者的生物信息显示在显示部814上的功能。另外,也可以检测出使用者的头部的动作等,并与使用者的头部的动作等同步地使显示在显示部814上的映像变化。
图34B示出头戴显示器820的外观。头戴显示器820是护目镜型信息处理装置。
头戴显示器820包括框体821、操作按钮823、带状固定件824及两个显示部822。由于包括两个显示部822,因此使用者可以用两个眼睛看到不同的显示部。由此,即使在用视差进行3D显示等的情况下,也可以显示分辨率高的映像。另外,固定件824设置有电池825。虽然电池825也可以设置在框体821中,但是通过设置在固定件824中,可以使头戴显示器820的重心为后方,使用者的佩戴舒适度得到提高,所以是优选的。除了电池825以外还可以将用来工作显示部822的驱动电路等设置在固定件824中以调节头戴显示器820的重心。
操作按钮823具有电源按钮等的功能。另外,也可以包括操作按钮823以外的按钮。
可以将根据本发明的一个方式的半导体装置用于显示部822。因为根据本发明的一个方式的半导体装置具有极高的清晰度,所以像素不容易被使用者看到而可以显示现实感更高的映像。
图34C示出包括取景器840的照相机830的外观。
照相机830包括框体831、显示部832、操作按钮833、快门按钮834等。另外,照相机830安装有可装卸的镜头836。
在此,虽然照相机830具有能够从框体831拆卸下镜头836而交换的结构,但是镜头836和框体也可以被形成为一体。
通过按下快门按钮834,照相机830可以进行摄影。另外,也可以使显示部832具有触摸面板的功能,通过触摸显示部832可以进行摄像。
照相机830的框体831包括具有电极的嵌入器,除了取景器840,还可以将闪光灯装置等连接到框体831。
取景器840包括框体841、显示部842以及按钮843等。
框体841包括嵌合到照相机830的嵌入器的嵌入器,可以将取景器840安装到照相机830。另外,该嵌入器包括电极,可以将从照相机830经过该电极接收的映像等显示到显示部842上。
按钮843被用作电源按钮。通过利用按钮843,可以切换显示部842的显示或非显示。
可以将根据本发明的一个方式的半导体装置用于照相机830的显示部832及取景器840的显示部842。
另外,在图34C中,照相机830与取景器840是分开且可拆卸的电子设备,但是也可以在照相机830的框体831中内置有具备根据本发明的一个方式的半导体装置的取景器。
图34D所示的信息终端850包括框体851、显示部852、麦克风857、扬声器部854、摄像头853及操作开关855等。可以将根据本发明的一个方式的半导体装置用于显示部852。显示部852被用作触摸面板。另外,信息终端850在框体851的内侧具有天线、电池等。信息终端850例如可以被用作智能手机、移动电话、平板信息终端、平板电脑或电子书阅读器终端等。
图34E是手表型信息终端的一个例子。信息终端860包括框体861、显示部862、带子863、带扣864、操作开关865、输入输出端子866等。另外,信息终端860在框体861的内侧具有天线、电池等。信息终端860可以执行移动电话、电子邮件、文章的阅读及编写、音乐播放、网络通信、电脑游戏等各种应用程序。
此外,显示部862具备触摸传感器,可以用手指或触屏笔等触摸屏幕来进行操作。例如,通过触摸显示于显示部862的图标867,可以启动应用程序。操作开关865除了时刻设定之外,还可以具有电源开关、无线通信的开关、静音模式的设置及取消、省电模式的设置及取消等各种功能。例如,通过利用组装在信息终端860中的操作系统,可以设定操作开关865的功能。
此外,信息终端860可以执行被通信标准化的近距离无线通信。例如,通过与可无线通信的耳麦通信,可以进行免提通话。此外,信息终端860具备输入输出端子866,可以通过输入输出端子866与其他信息终端发送和接收数据。此外,也可以通过输入输出端子866进行充电。此外,充电工作也可以利用无线供电进行,而不利用输入输出端子866。
本实施方式所示的结构可以与其他实施方式等所示的结构适当地组合而实施。
[符号说明]
10:层、11:存储部、12:存储单元、15:存储单元群、19:端子部、20:层、21:CPU、22:GPU、23:显示部驱动电路、24:存储部驱动电路、25:超分辨率电路、26:传感器电路、27:通信电路、28:输入输出电路、29:端子部、30:层、31:显示部、32:存储器芯片、35:子屏、38:引线、39:端子部、40:密封衬底、42:切口部、51:像素电路、53:电容器、55:导电体、60:层、61:发光元件、71:控制电路、72:时序控制器、73:串并行转换电路、74:锁存电路、75:DAC、76:放大电路、90:功能电路

Claims (20)

1.一种半导体装置,包括:
第一层、所述第一层上的第二层以及所述第二层上的第三层,
其中,所述第一层具有包括第一晶体管的功能电路,
所述第二层具有包括第二晶体管的多个像素电路,
所述第三层包括多个发光元件,
所述多个像素电路之一与所述多个发光元件之一电连接,
所述功能电路具有控制所述像素电路的工作的功能,
并且,所述像素电路具有控制所述发光元件的发光亮度的功能。
2.根据权利要求1所述的半导体装置,
其中所述第一晶体管为Si晶体管,
并且所述第二晶体管为Si晶体管。
3.根据权利要求2所述的半导体装置,
其中所述第一层和所述第二层具有通过Cu-Cu键合连接的区域。
4.根据权利要求1所述的半导体装置,
其中所述第一晶体管为Si晶体管,
并且所述第二晶体管为OS晶体管。
5.根据权利要求1至4中任一项所述的半导体装置,
其中所述功能电路包括CPU、GPU、超分辨率电路、传感器电路、通信电路和输入输出电路中的至少一个。
6.根据权利要求1至5中任一项所述的半导体装置,
其中所述发光元件为有机EL元件。
7.根据权利要求6所述的半导体装置,
其中所述发光元件具有串联结构。
8.根据权利要求1至7中任一项所述的半导体装置,
其中在包括所述多个像素电路和所述多个发光元件的区域中,所述区域的对角尺寸为0.5英寸以上且2.0英寸以下。
9.一种半导体装置,包括:
第一层、所述第一层上的第二层以及所述第二层上的第一构件,
其中,所述第一层具有功能电路,
所述第二层具有包括多个像素的显示部以及多个存储部,
所述多个像素各自包括像素电路及所述像素电路上的发光元件,
所述多个存储部沿着所述显示部的外周的至少一部分而配置,
并且,所述显示部和所述多个存储部被所述第一构件覆盖。
10.根据权利要求9所述的半导体装置,
其中所述存储部配置在密封区域。
11.根据权利要求9或10所述的半导体装置,
其中所述显示部的对角尺寸为0.5英寸以上且2.0英寸以下。
12.根据权利要求9至11中任一项所述的半导体装置,
其中所述存储部包括DRAM。
13.根据权利要求9至12中任一项所述的半导体装置,
其中所述发光元件为有机EL元件。
14.根据权利要求9至13中任一项所述的半导体装置,
其中所述发光元件具有串联结构。
15.根据权利要求9至14中任一项所述的半导体装置,
其中所述第一构件具有透光性。
16.一种半导体装置,包括:
第一层、所述第一层上的第二层以及所述第二层上的第三层,
其中,所述第一层具有包括多个存储单元的存储部,
所述第二层具有功能电路,
所述第三层具有包括多个像素的显示部,
所述功能电路包括存储部驱动电路及显示部驱动电路,
并且,所述多个像素各自包括像素电路及所述像素电路上的发光元件。
17.根据权利要求16所述的半导体装置,
其中所述存储单元包括第一晶体管,
所述功能电路包括第二晶体管,
所述像素电路包括第三晶体管,
并且所述第一晶体管中的第一半导体层的组成及所述第二晶体管中的第二半导体层的组成与所述第三晶体管中的第三半导体层的组成不同。
18.根据权利要求16或17所述的半导体装置,
其中所述存储部包括DRAM。
19.根据权利要求16至18中任一项所述的半导体装置,
其中所述发光元件为有机EL元件。
20.根据权利要求19所述的半导体装置,
其中所述发光元件具有串联结构。
CN202280011470.0A 2021-02-05 2022-01-25 半导体装置 Pending CN116802717A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2021-017187 2021-02-05
JP2021-024487 2021-02-18
JP2021025502 2021-02-19
JP2021-025502 2021-02-19
PCT/IB2022/050612 WO2022167893A1 (ja) 2021-02-05 2022-01-25 半導体装置

Publications (1)

Publication Number Publication Date
CN116802717A true CN116802717A (zh) 2023-09-22

Family

ID=88040296

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280011470.0A Pending CN116802717A (zh) 2021-02-05 2022-01-25 半导体装置

Country Status (1)

Country Link
CN (1) CN116802717A (zh)

Similar Documents

Publication Publication Date Title
WO2022167893A1 (ja) 半導体装置
WO2022118141A1 (ja) 表示装置、および表示補正システム
WO2022123388A1 (ja) 表示システム
US20230335605A1 (en) Semiconductor device
CN114902323A (zh) 显示装置及电子设备
US20230197004A1 (en) Display apparatus and electronic device
CN114207512A (zh) 显示装置的工作方法
WO2022118151A1 (ja) 表示システム、及び電子機器
CN116802717A (zh) 半导体装置
US20240172521A1 (en) Semiconductor Device And Electronic Apparatus
US20240265882A1 (en) Semiconductor device, display apparatus, and electronic device
WO2024154034A1 (ja) 表示装置
US20240179987A1 (en) Display Apparatus, Electronic Device, and Method of Manufacturing Semiconductor Device
WO2022200937A1 (ja) 表示装置、及び電子機器
WO2022153146A1 (ja) 表示装置および電子機器
WO2023037203A1 (ja) 半導体装置
WO2023073479A1 (ja) 表示装置、及び電子機器
US20240196653A1 (en) Display device
WO2022123390A1 (ja) 表示システムの動作方法
WO2022162497A1 (ja) 半導体装置および電子機器
CN116783639A (zh) 显示装置、电子设备
TW202232455A (zh) 顯示裝置、電子裝置
CN118160027A (zh) 显示装置及电子设备
CN116547737A (zh) 显示系统及电子设备
CN116802726A (zh) 半导体装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination