JP2018146730A - 表示装置、および表示装置の動作方法 - Google Patents

Abstract

【課題】画像処理部において処理を行うことにより、処理前の画像データに比べて、画質の向上した画像データを提供する。または画像処理部において処理を行うことにより、処理前の画像データに比べて、よりダイナミックレンジの広い画像データを提供する。
【解決手段】画像処理部が処理を行うためのパラメータを格納するスキャンチェーンレジスタと、画像データを格納するフレームメモリと、画像処理部を有し、画像データは、各々の画素の輝度データを有し、画像処理部は、画像データを処理することにより、輝度の最大値の０．９倍より高い輝度を有する画素数を減少させる機能を有し、フレームメモリとスキャンチェーンレジスタは、電源供給が遮断されている状態で、データを保持する機能を有し、スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有する、表示装置である。
【選択図】図１５

Description

本発明の一形態は、表示装置に関する。

なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

そのため、より具体的に本明細書等で開示する本発明の一形態の技術分野としては、半導体装置、表示装置、電子機器、それらの駆動方法、または、それらの製造方法を一例としてあげることができる。なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。

近年、表示装置の性能の向上により、より高い輝度、より高いコントラストの表現が可能となっている。

一方、酸化物半導体を用いたトランジスタはオフ電流が非常に小さいため、液晶ディスプレイや有機ＥＬディスプレイの画素に適用した場合、静止画を表示する際のリフレッシュ頻度を少なくし、消費電力を低減することができる。

また、オフ電流が小さいことを利用して、酸化物半導体を用いたトランジスタを不揮発性の記憶装置に用いた例が開示されている（特許文献２）。

特開２００８−７６７５５号公報 特開２０１１−１５１３８３号公報

本発明の一態様は、画像処理部において処理を行うことにより、処理前の画像データに比べて、画質の向上した画像データを提供することを課題の一とする。または、本発明の一態様は、画像処理部において処理を行うことにより、処理前の画像データに比べて、白とびの抑制された画像データを提供することを課題の一とする。または、本発明の一態様は、画像処理部において処理を行うことにより、処理前の画像データに比べて、黒つぶれの抑制された画像データを提供することを課題の一とする。または、本発明の一態様は、画像処理部において処理を行うことにより、処理前の画像データに比べて、よりダイナミックレンジの広い画像データを提供することを課題の一とする。ここでダイナミックレンジとは例えば、最も高い輝度と最も低い輝度との比である。

なお、本発明の一形態は、必ずしも上記の課題の全てを解決する必要はなく、少なくとも一つの課題を解決できるものであればよい。また、上記の課題の記載は、他の課題の存在を妨げるものではない。これら以外の課題は、明細書、特許請求の範囲、図面などの記載から自ずと明らかになるものであり、明細書、特許請求の範囲、図面などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、コントローラと、スキャンチェーンレジスタと、フレームメモリと、画像処理部と、を有し、フレームメモリは、画像データを格納する機能を有し、画像データは、各々の画素の輝度データを有し、画像処理部は、画像データを処理することにより、画像データにおける輝度の最大値の０．９倍より高い輝度を有する画素数を、画像処理後に減少させる機能を有し、スキャンチェーンレジスタは、画像処理部が処理を行うためのパラメータを格納する機能を有し、フレームメモリは、フレームメモリへの電源供給が遮断されている状態で、画像データを保持する機能を有し、スキャンチェーンレジスタは、電源供給が遮断されている状態で、パラメータを保持する機能を有し、スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、コントローラは、スキャンチェーンレジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有する、表示装置である。

または、本発明の一態様は、コントローラと、スキャンチェーンレジスタと、フレームメモリと、画像処理部と、を有し、フレームメモリは、画像データを格納する機能を有し、画像データは、各々の画素の輝度データを有し、画像処理部は、画像データを処理することにより、画像データにおいて輝度の最大値の０．１倍より低い輝度を有する画素数を、画像処理後に増加させる機能を有し、フレームメモリは、フレームメモリへの電源供給が遮断されている状態で、画像データを保持する機能を有し、スキャンチェーンレジスタは、電源供給が遮断されている状態で、パラメータを保持する機能を有し、スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、コントローラは、スキャンチェーンレジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有する、表示装置である。

または、本発明の一態様は、コントローラと、スキャンチェーンレジスタと、フレームメモリと、画像処理部と、を有し、フレームメモリは、画像データを格納する機能を有し、画像データは、各々の画素の輝度データを有し、スキャンチェーンレジスタは、画像データが有する輝度データと、輝度データの変換後の輝度データと、を対応づけたテーブルデータを有し、画像処理部に入力された画像データは、テーブルデータに基づき変換された後に画像処理部より出力され、スキャンチェーンレジスタは、画像処理部が処理を行うためのパラメータを格納する機能を有し、フレームメモリは、フレームメモリへの電源供給が遮断されている状態で、画像データを保持する機能を有し、スキャンチェーンレジスタは、電源供給が遮断されている状態で、パラメータを保持する機能を有し、スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、コントローラは、スキャンチェーンレジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有する、表示装置である。

また、上記構成において、ヒストグラム検出回路を有し、ヒストグラム検出回路は、画像データが有する輝度データのヒストグラムを作成する機能を有することが好ましい。

または、本発明の一態様は、コントローラと、スキャンチェーンレジスタと、フレームメモリと、画像処理部と、を有し、フレームメモリは、画像データを格納する機能を有し、画像データは、各々の画素の輝度データを有し、画像処理部は、画像データを処理することにより、画像データが有する輝度の最大値を、画像処理後に高くする機能を有し、フレームメモリは、フレームメモリへの電源供給が遮断されている状態で、画像データを保持する機能を有し、スキャンチェーンレジスタは、電源供給が遮断されている状態で、パラメータを保持する機能を有し、スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、第１コントローラは、スキャンチェーンレジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有する、表示装置である。

または、本発明の一態様は、コントローラと、スキャンチェーンレジスタと、フレームメモリと、画像処理部と、を有し、フレームメモリは、画像データを格納する機能を有し、画像データは、各々の画素の輝度データを有し、画像処理部は、画像データを処理することにより、画像データの階調を増加させる機能を有し、フレームメモリは、フレームメモリへの電源供給が遮断されている状態で、画像データを保持する機能を有し、スキャンチェーンレジスタは、電源供給が遮断されている状態で、パラメータを保持する機能を有し、スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、第１コントローラは、スキャンチェーンレジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有する、表示装置である。

または、本発明の一態様は、コントローラと、レジスタと、フレームメモリと、画像処理部と、を有し、画像処理部は、検出回路を有し、レジスタは、スキャンチェーンレジスタと、揮発性のレジスタと、を有し、画像データは、各々の画素の輝度データを有し、フレームメモリは、フレームメモリへの電源供給が遮断されている状態で、画像データを保持する機能を有し、スキャンチェーンレジスタは、電源供給が遮断されている状態で、パラメータを保持する機能を有し、スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、コントローラは、スキャンチェーンレジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有し、フレームメモリに画像データを格納する第１のステップと、検出回路により、フレームメモリに格納された画像データから第１の特徴を有する第１の領域を抽出する第２のステップと、抽出された第１の特徴に応じた第１のパラメータをスキャンチェーンレジスタに格納する第３のステップと、スキャンチェーンレジスタに格納された第１のパラメータを揮発性のレジスタにロードし、第１のパラメータを用いて画像処理を第１の領域に対して行う第４のステップと、を有する、表示装置の動作方法である。

また、上記構成において例えば、第１の特徴とは、白とび画素を有することである。また、上記構成において例えば、第１の特徴は、黒つぶれ画素を有することである。また、上記構成において例えば、第１の特徴は、パターン認識により認識された物体を有することである。

または、本発明の一態様は、コントローラと、レジスタと、フレームメモリと、画像処理部と、を有し、画像処理部は、検出回路を有し、レジスタは、第１のスキャンチェーンレジスタと、第２のスキャンチェーンレジスタと、揮発性のレジスタと、を有し、画像データは、各々の画素の輝度データを有し、フレームメモリは、フレームメモリへの電源供給が遮断されている状態で、画像データを保持する機能を有し、第１のスキャンチェーンレジスタおよび第２のスキャンチェーンレジスタは、電源供給が遮断されている状態で、パラメータを保持する機能を有し、第１のスキャンチェーンレジスタおよび第２のスキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、コントローラは、第１のスキャンチェーンレジスタ、第２のスキャンチェーンレジスタ、フレームメモリ、および画像処理部に対する電源供給を制御する機能を有し、フレームメモリに画像データを格納する第１のステップと、検出回路により、フレームメモリに格納された画像データから第１の特徴を有する第１の領域を抽出する第２のステップと、抽出された第１の特徴に応じた第１のパラメータを第１のスキャンチェーンレジスタに格納する第３のステップと、第１のスキャンチェーンレジスタに格納された第１のパラメータを揮発性のレジスタにロードし、第１のパラメータを用いて画像処理を第１の領域に対して行う第４のステップと、検出回路により、フレームメモリに格納された画像データから第２の特徴を有する第２の領域を抽出する第５のステップと、抽出された第２の特徴に応じた第２のパラメータを第２のスキャンチェーンレジスタに格納する第６のステップと、第２のスキャンチェーンレジスタに格納された第２のパラメータを揮発性のレジスタにロードし、第２のパラメータを用いて画像処理を第２の領域に対して行う第７のステップと、を有する、表示装置の動作方法である。

本発明の一態様により、画像処理部において処理を行うことにより、処理前の画像データに比べて、画質の向上した画像データを提供することができる。また、本発明の一態様により、画像処理部において処理を行うことにより、処理前の画像データに比べて、白とびの抑制された画像データを提供することができる。また、本発明の一態様により、画像処理部において処理を行うことにより、処理前の画像データに比べて、黒つぶれの抑制された画像データを提供することができる。また、本発明の一態様により、画像処理部において処理を行うことにより、処理前の画像データに比べて、よりダイナミックレンジの広い画像データを提供することができる。

なお本発明の一形態の効果は、上記列挙した効果に限定されない。上記列挙した効果は、他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。なお、本発明の一形態は、上記列挙した効果、および他の効果のうち、少なくとも一つの効果を有するものである。従って本発明の一形態は、場合によっては、上記列挙した効果を有さない場合もある。

表示装置の構成例を示すブロック図。 タッチセンサユニットの構成例を示す図。 コントローラＩＣの構成例を示すブロック図。 フレームメモリの構成例を示すブロック図。 レジスタの構成例を示すブロック図。 レジスタの構成例を示す回路図。 レジスタの構成例を示す回路図。 レジスタの動作例を示すタイミングチャート。 コントローラＩＣの構成例を示すブロック図。 パラメータを説明する図。 ヒストグラムを示す図。 処理を示すフロー図。 処理を示すフロー図。 画像の一例。 パラメータを説明する図。 表示ユニットを説明する図。 表示ユニットを説明する図。 画素を説明する図。 表示装置の構成例。 表示装置の構成例。 レーザ照射方法及びレーザ結晶化装置を説明する図。 レーザ照射方法を説明する図。 画素ユニットを説明する図。 画素ユニットを説明する図。 表示装置の回路を説明する図及び画素の上面図。 表示装置の回路を説明する図。 表示装置の回路を説明する図及び画素の上面図。 表示装置の構成を説明する図。 表示装置の構成を説明する図。 電子機器を説明する図。

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。

また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル形成領域を有しており、チャネル形成領域を介して、ドレインとソースとの間に電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。

また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。又は、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流をいう場合がある。

トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。したがって、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することをいう場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、又は、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。

一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０^−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０^−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０^−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０^−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、又は、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０^−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０^−１９Ａ以下である、という場合がある。当該トランジスタのドレイン電流が１×１０^−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０^−２２Ａ以下である、という場合がある。

また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。

トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、又は１２５℃におけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、又は、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。

トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、又は２０Ｖにおけるオフ電流を表す場合がある。又は、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、又は、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。

上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流をいう場合もある。

また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。

なお、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

（実施の形態１）
本実施の形態では、表示装置について説明する。特に、表示装置のコントローラＩＣについて説明する。

＜＜表示装置＞＞
図１は、表示装置の構成例を示すブロック図である。表示装置１００は、表示ユニット１１０、タッチセンサユニット１２０を有する。

＜表示ユニット＞
表示ユニット１１０は、画素アレイ１１１、ゲートドライバ１１３、およびコントローラＩＣ１１５を有する。

画素アレイ１１１は、複数の画素１０を有し、それぞれの画素１０はトランジスタを用いて駆動されるアクティブ型の素子である。また、画素１０は、表示素子を有する。表示素子は例えば、透過素子、反射素子、発光素子、等である。透過素子として例えば透過型の液晶素子が挙げられる。反射素子として例えば反射型の液晶素子、電子ペーパー、等が挙げられる。発光素子として例えばＥＬ素子が挙げられる。画素アレイ１１１のより具体的な構成例については、実施の形態２にて、説明する。

ゲートドライバ１１３は、表示素子を選択するためのゲート線を駆動する機能を有する。表示素子にデータ信号を供給するソース線を駆動するソースドライバは、コントローラＩＣ１１５に設けられている。コントローラＩＣ１１５は、表示装置１００の動作を統括的に制御する機能を備える。コントローラＩＣ１１５の数は、画素アレイの画素数に応じて決定される。

図１の例では、画素アレイ１１１と共にゲートドライバ１１３が同一基板上に集積されている例を示しているが、ゲートドライバ１１３を専用ＩＣとすることもできる。あるいは、コントローラＩＣ１１５に、ゲートドライバ１１３を組み込んでもよい。

ここでは、コントローラＩＣ１１５の実装方式は、ＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式としているが、実装方式に特段の制約はなく、ＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｌｅｘｉｂｌｅ）方式、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式などでもよい。タッチセンサユニット１２０のＩＣの実装方式についても同様である。

なお、画素１０に使用されるトランジスタは、チャネル形成領域に酸化物半導体を有するトランジスタ（「ＯＳトランジスタ」ともいう。）であり、Ｓｉトランジスタに比べてオフ電流が低いトランジスタである。ＯＳトランジスタは、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にすることで、オフ電流を極めて低くすることができる。

もしくは、画素１０に使用されるトランジスタとして、オフ電流が低ければ酸化物半導体を適用しないトランジスタとすることができる。例えば、バンドギャップが大きい半導体を適用したトランジスタを適用してもよい。バンドギャップが大きい半導体とは、バンドギャップが２．２ｅＶ以上の半導体である。例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなどが挙げられる。

画素１０に、オフ電流が低いトランジスタを用いることで、表示画面を書き換える必要がない場合（すなわち静止画を表示する場合）、一時的にゲートドライバ１１３およびソースドライバを停止することができる（以下、「アイドリングストップ」、もしくは「ＩＤＳ駆動」と呼ぶ。）。ＩＤＳ駆動によって、表示装置１００の消費電力を低減することができる。

＜タッチセンサユニット＞
図１に示す、タッチセンサユニット１２０は、センサアレイ１２１、および周辺回路１２５を有する。周辺回路１２５は、タッチセンサドライバ（以下、「ＴＳドライバ」と呼ぶ。）１２６、センス回路１２７を有する。周辺回路１２５は専用ＩＣで構成することができる。

図２に、タッチセンサユニット１２０の構成例を示す。ここでは、タッチセンサユニット１２０が相互容量タッチセンサユニットである例を示す。センサアレイ１２１は、ｍ本（ｍは１以上の整数）の配線ＤＲＬ、ｎ本（ｎは１以上の整数）の配線ＳＮＬを有する。配線ＤＲＬはドライブ線であり、配線ＳＮＬはセンス線である。ここでは、第α番の配線ＤＲＬを配線ＤＲＬ＜α＞と呼び、第β番の配線ＳＮＬを配線ＳＮＬ＜β＞と呼ぶこととする。容量ＣＴ_αβは、配線ＤＲＬ＜α＞と配線ＳＮＬ＜β＞との間に形成される容量である。

ｍ本の配線ＤＲＬはＴＳドライバ１２６に電気的に接続されている。ＴＳドライバ１２６は配線ＤＲＬを駆動する機能を有する。ｎ本の配線ＳＮＬはセンス回路１２７に電気的に接続されている。センス回路１２７は、配線ＳＮＬの信号を検出する機能を有する。ＴＳドライバ１２６によって配線ＤＲＬ＜α＞が駆動されているときの配線ＳＮＬ＜β＞の信号は、容量ＣＴ_αβの容量値の変化量の情報をもつ。ｎ本の配線ＳＮＬの信号を解析することで、タッチの有無、タッチ位置などの情報を得ることができる。

＜＜コントローラＩＣ＞＞
図３は、コントローラＩＣ１１５の構成例を示すブロック図である。コントローラＩＣ１１５は、インターフェース１５０、フレームメモリ１５１、デコーダ１５２、センサコントローラ１５３、コントローラ１５４、クロック生成回路１５５、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０、およびタッチセンサコントローラ１８４を有する。

コントローラＩＣ１１５とホスト１４０との通信は、インターフェース１５０を介して行われる。ホスト１４０からは、画像データ、各種制御信号等がコントローラＩＣ１１５に送られる。また、コントローラＩＣ１１５からは、タッチセンサコントローラ１８４が取得したタッチ位置などの情報が、ホスト１４０に送られる。なお、コントローラＩＣ１１５が有するそれぞれの回路は、ホスト１４０の規格、表示装置１００の仕様等によって、適宜取捨される。

フレームメモリ１５１は、コントローラＩＣ１１５に入力された画像データを保存するためのメモリである。ホストから圧縮された画像データが送られる場合、フレームメモリ１５１は、圧縮された画像データを格納することが可能である。デコーダ１５２は、圧縮された画像データを伸長するための回路である。画像データを伸長する必要がない場合、デコーダ１５２は処理を行わない。または、デコーダ１５２を、フレームメモリ１５１とインターフェース１５０との間に、配置することもできる。

画像処理部１６０は、画像データに対して各種画像処理を行う機能を有する。例えば、画像処理部１６０は、ガンマ補正回路１６１、調光調色回路１６２、ＥＬ補正回路１６４、補正回路１６５を有する。

画像処理部１６０は、検出回路１５７と、補正回路１６５と、を有する。

検出回路１５７は、白とび画素、および黒つぶれ画素を検出する機能を有する。あるいは検出回路１５７は、白とび画素を有する領域、および黒つぶれ画素を有する領域、を検出する機能を有する。あるいは検出回路１５７は、パターン認識により画像が有する物体等を検出する機能を有する。また、検出回路１５７は、ヒストグラム生成回路１５９を有することが好ましい。ヒストグラム生成回路１５９は、階調、輝度、色彩度、等のデータを基にヒストグラムを生成する。例えば、ある領域、あるいは画面全体の画素が有する輝度のヒストグラム、色彩度のヒストグラム、等を生成することができる。

補正回路１６５は、ヒストグラム生成回路１５９が生成したヒストグラムを基に演算を行い、画像処理のためのパラメータを生成することができる。

補正回路１６５は、輝度の変換を行った後に画像の彩度の分布に著しい変化が生じる場合には、彩度の変換を行うことが好ましい。

本発明の一態様の表示装置は、より高い輝度を用いてダイナミックレンジを広げた画像を表示させることができる。

表示装置に入力される画像データでは、撮影された画像データに対してある領域の階調が圧縮される場合がある。例えば、輝度の高い領域の階調が圧縮される。本発明の一態様の表示装置は、圧縮された階調、ここでは例として輝度の高い領域において圧縮された階調、を伸長し、ダイナミックレンジの広い画像を表示させる。

画像処理部において、輝度の高い領域の階調を伸長する場合には、輝度の高い階調の画素の画像データに対してのみ、処理を行ってもよい。あるいは、輝度の高い階調の画素を有する領域、例として輝度の高い階調の画素を有する物体等、のみ、処理を行ってもよい。全ての階調の画素の画像データにおいてデータ処理を行う場合と比較して、処理を行う画像データの量を少なくすることができ、処理時間を短縮することができる。特に８Ｋなどの高精細画像データの場合、データ処理量が膨大となるため、処理を行う画像データの量をできる限り少なくすることが求められる。

ここで、画像処理部における処理を行った後、階調数が増加してもよい。あるいは、輝度の高い領域の階調を伸長して階調数を増加させた後、階調数が補正前の画像データと同一となるように補正を行ってもよい。

ここで画像処理部における処理により必ずしも画像データのダイナミックレンジを変化させなくてもよい。

ＥＬ補正回路１６４は、表示素子が例えば発光素子であり、ソースドライバ１８０が表示素子を流れる電流を検出する電流検出回路を備えている場合、設けられる。ＥＬ補正回路１６４は、ソースドライバ１８０の電流検出回路から送信される信号に基づいて、表示素子の輝度を調節する機能を有する。

画像処理部１６０で処理された画像データは、メモリ１７０を経て、ソースドライバ１８０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。ソースドライバ１８０は、入力された画像データを処理し、画素アレイ１１１のソース線に書き込む機能を有する。

タイミングコントローラ１７３は、ソースドライバ１８０、タッチセンサコントローラ１８４、表示ユニット１１０のゲートドライバ１１３で使用するタイミング信号を生成する機能を有する。

タッチセンサコントローラ１８４は、タッチセンサユニット１２０のＴＳドライバ１２６、センス回路１２７を制御する機能をもつ。センス回路１２７で読み出されたタッチ情報を含む信号は、タッチセンサコントローラ１８４で処理され、インターフェース１５０を介して、ホスト１４０に送出される。ホスト１４０は、タッチ情報を反映した画像データを生成し、コントローラＩＣ１１５に送出する。なお、コントローラＩＣ１１５で、画像データにタッチ情報を反映する構成も可能である。

クロック生成回路１５５は、コントローラＩＣ１１５で使用されるクロック信号を生成する機能を有する。コントローラ１５４は、インターフェース１５０を介してホスト１４０から送られる各種制御信号を処理し、コントローラＩＣ１１５内の各種回路を制御する機能を有する。また、コントローラ１５４は、コントローラＩＣ１１５内の各種回路への電源供給を制御する機能を有する。以下、使われていない回路への電源供給を一時的に遮断することを、パワーゲーティングと呼ぶ。

レジスタ１７５は、コントローラＩＣ１１５の動作に用いられるデータを格納する。レジスタ１７５が格納するデータには、画像処理部１６０が補正処理を行うために使用するパラメータ、タイミングコントローラ１７３が各種タイミング信号の波形生成に用いるパラメータなどがある。レジスタ１７５は、複数のレジスタで構成されるスキャンチェーンレジスタを備える。

センサコントローラ１５３には、光センサ１４３が電気的に接続されている。光センサ１４３には外光１４５を検知し、検知信号を生成する。センサコントローラ１５３は検知信号を基に、制御信号を生成する。センサコントローラ１５３で生成される制御信号は、例えば、コントローラ１５４に出力される。

画像処理部１６０は、表示装置１００の仕様によって、ＲＧＢ−ＲＧＢＷ変換回路など、他の処理回路を有している場合がある。ＲＧＢ−ＲＧＢＷ変換回路とは、ＲＧＢ（赤、緑、青）画像データを、ＲＧＢＷ（赤、緑、青、白）画像信号に変換する機能をもつ回路である。すなわち、表示装置１００がＲＧＢＷ４色の画素を有する場合、画像データ内のＷ（白）成分を、Ｗ（白）画素を用いて表示することで、消費電力を低減することができる。なお、ＲＧＢ−ＲＧＢＷ変換回路はこれに限らず、例えば、ＲＧＢ−ＲＧＢＹ（赤、緑、青、黄）変換回路などでもよい。

上記、補正のためのパラメータは、レジスタ１７５に格納することができる。また、上記以外にレジスタ１７５に格納できるパラメータとしては、ＥＬ補正回路１６４のデータ、ユーザーが設定した表示装置１００の輝度、色調、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、タッチセンサコントローラ１８４の感度などがある。

＜パワーゲーティング＞
コントローラ１５４は、ホスト１４０から送られる画像データに変化がない場合、コントローラＩＣ１１５内の一部回路をパワーゲーティングすることができる。具体的には、例えば、領域１９０内の回路（フレームメモリ１５１、デコーダ１５２、画像処理部１６０、メモリ１７０、タイミングコントローラ１７３、レジスタ１７５、ソースドライバ１８０）を指す。ホスト１４０から画像データに変化がないことを示す制御信号をコントローラＩＣ１１５に送信し、当該制御信号をコントローラ１５４で検出した場合にパワーゲーティングする構成が可能である。

領域１９０内の回路は、画像データに関する回路と、表示ユニット１１０を駆動するための回路であるため、画像データに変化がない場合は、一時的に領域１９０内の回路を停止することができる。なお、画像データに変化がない場合でも、画素１０に使用されるトランジスタがデータを保持できる時間（アイドリングストップが可能な時間）、および表示素子が液晶素子の場合には、焼き付き防止のため行う反転駆動の時間を考慮してもよい。

例えば、コントローラ１５４はタイマ機能を組み込むことで、タイマで測定した時間に基づいて、領域１９０内の回路への電源供給を再開するタイミングを決定してもよい。なお、フレームメモリ１５１もしくはメモリ１７０に画像データを保存しておき、当該画像データを反転駆動時に表示ユニット１１０に供給する画像データとする構成が可能である。このような構成とすることで、ホスト１４０から画像データを送信することなく反転駆動が実行できる。したがって、ホスト１４０からのデータ送信量を低減でき、コントローラＩＣ１１５の消費電力を低減することができる。

以下、フレームメモリ１５１、レジスタ１７５の具体的な回路構成を説明する。なお、パワーゲーティングすることができる回路として説明した、領域１９０内の回路、センサコントローラ１５３、およびタッチセンサコントローラ１８４等は、この限りではない。コントローラＩＣ１１５の構成、ホスト１４０の規格、表示装置１００の仕様等によって、様々な組み合わせが考えられる。

＜フレームメモリ１５１＞
図４（Ａ）に、フレームメモリ１５１の構成例を示す。フレームメモリ１５１は、制御部２０２、セルアレイ２０３、周辺回路２０８を有する。周辺回路２０８は、センスアンプ回路２０４、ドライバ２０５、メインアンプ２０６、入出力回路２０７を有する。

制御部２０２は、フレームメモリ１５１を制御する機能を有する。例えば、制御部２０２は、ドライバ２０５、メインアンプ２０６、および入出力回路２０７を制御する。

ドライバ２０５には、複数の配線ＷＬ、ＣＳＥＬが電気的に接続されている。ドライバ２０５は、複数の配線ＷＬ、ＣＳＥＬに出力する信号を生成する。

セルアレイ２０３は、複数のメモリセル２０９を有する。メモリセル２０９は、配線ＷＬ、ＬＢＬ（またはＬＢＬＢ）、ＢＧＬに、電気的に接続されている。配線ＷＬはワード線であり、配線ＬＢＬ、ＬＢＬＢは、ローカルビット線である。図４（Ａ）の例では、セルアレイ２０３の構成は、折り返しビット線方式であるが、開放ビット線方式とすることもできる。

図４（Ｂ）に、メモリセル２０９の構成例を示す。メモリセル２０９は、トランジスタＭＷ１、容量素子ＣＳ１を有する。メモリセル２０９は、ＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）のメモリセルと同様の回路構成を有する。ここでは、トランジスタＭＷ１はバックゲートをもつトランジスタである。トランジスタＭＷ１のバックゲートは、配線ＢＧＬに電気的に接続されている。配線ＢＧＬには、電圧Ｖｂｇ＿ｗ１が入力される。

トランジスタＭＷ１は、チャネル形成領域に酸化物半導体を有するトランジスタ（「ＯＳトランジスタ」ともいう。）である。ＯＳトランジスタはオフ電流が極めて小さいため、ＯＳトランジスタでメモリセル２０９を構成することで、容量素子ＣＳ１から電荷がリークすることを抑えられるため、フレームメモリ１５１のリフレッシュ動作の頻度を低減できる。また、電源供給が遮断されても、フレームメモリ１５１は長時間画像データを保持することが可能である。また、電圧Ｖｂｇ＿ｗ１を負電圧にすることで、トランジスタＭＷ１の閾値電圧を正電位側にシフトさせることができ、メモリセル２０９の保持時間を長くすることができる。

ここでいう、オフ電流とは、トランジスタがオフ状態のときにソースとドレインとの間に流れる電流をいう。トランジスタがｎチャネル型である場合、例えば、しきい値電圧が０Ｖ乃至２Ｖ程度であれば、ソースに対するゲートの電圧が負の電圧であるときの、ソースとドレインとの間に流れる電流をオフ電流と呼ぶことができる。また、オフ電流が極めて小さいとは、例えば、チャネル幅１μｍあたりのオフ電流が１００ｚＡ（ｚ；ゼプト、１０^−２１）以下であることをいう。オフ電流は小さいほど好ましいため、この規格化されたオフ電流が１０ｚＡ／μｍ以下、あるいは１ｚＡ／μｍ以下とすることが好ましく、１０ｙＡ／μｍ（ｙ；ヨクト、１０^−２４）以下であることがより好ましい。

酸化物半導体のバンドギャップは３．０ｅＶ以上であるため、ＯＳトランジスタは熱励起によるリーク電流が小さく、また上掲のようにオフ電流が極めて小さい。チャネル形成領域に適用される酸化物半導体は、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含む酸化物半導体であることが好ましい。このような酸化物半導体としては、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、例えばＡｌ、Ｇａ、ＹまたはＳｎ）が代表的である。電子供与体（ドナー）となる水分または水素等の不純物を低減し、かつ酸素欠損も低減することで、酸化物半導体をｉ型（真性半導体）にする、あるいはｉ型に限りなく近づけることができる。ここでは、このような酸化物半導体は高純度化された酸化物半導体と呼ぶことができる。例えば、チャネル形成領域に高純度化された酸化物半導体を適用することで、チャネル幅で規格化されたＯＳトランジスタのオフ電流を数ｙＡ／μｍ以上数ｚＡ／μｍ以下程度に低くすることができる。

セルアレイ２０３が有する複数のメモリセル２０９の、トランジスタＭＷ１はＯＳトランジスタであるため、その他の回路のトランジスタは、例えば、シリコンウエハに作製されるＳｉトランジスタとすることができる。これにより、セルアレイ２０３をセンスアンプ回路２０４に積層して設けることができる。よって、フレームメモリ１５１の回路面積を縮小でき、コントローラＩＣ１１５の小型化につながる。

セルアレイ２０３は、センスアンプ回路２０４に積層して設けられている。センスアンプ回路２０４は、複数のセンスアンプＳＡを有する。センスアンプＳＡは隣接する配線ＬＢＬ、ＬＢＬＢ（ローカルビット線対）、配線ＧＢＬ、ＧＢＬＢ（グローバルビット線対）、複数の配線ＣＳＥＬに電気的に接続されている。センスアンプＳＡは、配線ＬＢＬと配線ＬＢＬＢとの電位差を増幅する機能を有する。

センスアンプ回路２０４には、４本の配線ＬＢＬに対して１本の配線ＧＢＬが設けられ、４本の配線ＬＢＬＢに対して１本の配線ＧＢＬＢが設けられているが、センスアンプ回路２０４の構成は、図５（Ａ）の構成例に限定されない。

メインアンプ２０６は、センスアンプ回路２０４および入出力回路２０７に接続されている。メインアンプ２０６は、配線ＧＢＬと配線ＧＢＬＢの電位差を増幅する機能を有する。メインアンプ２０６は省略することができる。

入出力回路２０７は、書き込みデータに対応する電位を配線ＧＢＬと配線ＧＢＬＢ、またはメインアンプ２０６に出力する機能、配線ＧＢＬと配線ＧＢＬＢの電位、またはメインアンプ２０６の出力電位を読み出し、データとして外部に出力する機能を有する。配線ＣＳＥＬの信号によって、データを読み出すセンスアンプＳＡ、およびデータを書き込むセンスアンプＳＡを選択することができる。よって、入出力回路２０７は、マルチプレクサなどの選択回路が不要であるため、回路構成を簡単化でき、占有面積を縮小することができる。

＜レジスタ１７５＞
図５乃至図７を参照して、レジスタ１７５の構成例を、図８を参照してレジスタ１７５の動作例を説明する。

図５は、レジスタ１７５の構成例を示すブロック図である。レジスタ１７５は、レジスタ部２３０、およびスキャンチェーンレジスタ部２３１、２３２を有する。スキャンチェーンレジスタ部２３１と、スキャンチェーンレジスタ部２３２には、それぞれ異なるパラメータが保存されることが好ましい。例えば、一方にはあるフレームの画像に対する画像処理に用いるパラメータが保存され、他方には、該フレームの次のフレームの画像に対する画像処理に用いるパラメータが保存される。あるいは例えば、一方には第１の画像処理、ここでは例として第１の領域の白とび補正のためのパラメータが保存され、他方には同一フレームの第２の画像処理、ここでは例として第２の領域の黒つぶれ補正のためのパラメータが保存される。

レジスタ部２３０は、複数のレジスタ２３５を有する。スキャンチェーンレジスタ部２３１は、複数のレジスタ２３６、ノードＳＣＩＮ１、ＳＣＯＴ１を有する。スキャンチェーンレジスタ部２３２は、複数のレジスタ２３７、ノードＳＣＩＮ２、ＳＣＯＴ２を有する。ここではレジスタ１７５がスキャンチェーンレジスタ部を２つ有する例を示すが、レジスタ１７５は、不揮発性レジスタを有するスキャンチェーンレジスタ部を３以上有してもよい。

レジスタ２３６、２３７は、電源が遮断された状態でもデータが消失しない不揮発性レジスタである。レジスタ２３６、２３７を不揮発化するため、レジスタ２３６、２３７は、ＯＳトランジスタを用いた保持回路を備えている。

他方、レジスタ２３５は揮発性レジスタである。レジスタ２３５の回路構成には特段の制約はなく、データを記憶することが可能な回路であればよく、ラッチ回路、フリップフロップ回路などで構成すればよい。画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部２３０にアクセスし、対応するレジスタ２３５からデータを取り込む。あるいは、画像処理部１６０、およびタイミングコントローラ１７３は、レジスタ部２３０から供給されるデータにしたがって、処理内容が制御される。

レジスタ１７５に格納しているデータを更新する場合、まず、スキャンチェーンレジスタ部２３１、２３２のデータを変更する。スキャンチェーンレジスタ部２３１のデータを変更するには、スキャンクロック信号ＳＣＫ１をトグルさせながら、ノードＳＣＩＮ１よりデータを入力する。ノードＳＣＩＮ１より入力されたデータは、スキャンクロック信号ＳＣＫ１に従い、各レジスタ２３６のデータを更新する。最終段のレジスタ２３６は、ノードＳＣＯＴ１よりデータを出力する。同様に、スキャンチェーンレジスタ部２３２のデータを変更するには、スキャンクロック信号ＳＣＫ２をトグルさせながら、ノードＳＣＩＮ２よりデータを入力する。ノードＳＣＩＮ２より入力されたデータは、スキャンクロック信号ＳＣＫ２に従い、各レジスタ２３７のデータを更新する。最終段のレジスタ２３７のは、ノードＳＣＯＴ２よりデータを出力する。

ここで、ノードＳＣＩＮ１、ノードＳＣＩＮ２より入力されるデータは、表示装置１００の製造者が設定し、ホスト１４０から送信されるデータ、表示装置１００の使用者が設定し、ホスト１４０から送信されるデータ、または、センサコントローラ１５３で生成される制御信号に対応し、コントローラ１５４から送信されるデータなどである。

スキャンチェーンレジスタ部２３１の各レジスタ２３６のデータを書き換えた後、各レジスタ２３６のデータを、レジスタ部２３０の各レジスタ２３５に一括してロードする。または、スキャンチェーンレジスタ部２３２の各レジスタ２３７のデータを書き換えた後、各レジスタ２３７のデータを、レジスタ部２３０の各レジスタ２３５に一括してロードする。

また、画像処理部１６０は、第１のパラメータを用いて画像データを処理する場合、スキャンチェーンレジスタ部２３１のデータを必要とし、第２のパラメータを用いて画像データを処理する場合、スキャンチェーンレジスタ部２３２のデータを必要とする。この場合、スキャンチェーンレジスタ部２３１、２３２のデータが変更されたか否かにかかわらず、スキャンチェーンレジスタ部２３１のデータをレジスタ部２３０に、または、スキャンチェーンレジスタ部２３２のデータをレジスタ部２３０に、ロードする。

これにより、画像処理部１６０、およびタイミングコントローラ１７３等は、一括して更新されたデータを使用して、各種処理を行うことができる。データの更新に同時性が保たれるため、コントローラＩＣ１１５の安定した動作を実現できる。スキャンチェーンレジスタ部２３１、２３２とレジスタ部２３０とを備えることで、画像処理部１６０、およびタイミングコントローラ１７３が動作中でも、スキャンチェーンレジスタ部２３１、２３２のデータを更新することができる。

コントローラＩＣ１１５のパワーゲーティング実行時には、レジスタ２３６、２３７において、保持回路にデータを格納（セーブ）してから電源を遮断する。電源復帰後、レジスタ２３６もしくはレジスタ２３７のデータを、レジスタ２３５に復帰（ロード）して通常動作を再開する。なお、レジスタ２３６もしくはレジスタ２３７に格納されているデータと、レジスタ２３５に格納されているデータとが整合しない場合は、レジスタ２３５のデータをレジスタ２３６もしくはレジスタ２３７にセーブした後、あらためて、レジスタ２３６、２３７の保持回路にデータを格納する構成が好ましい。データが整合しない場合としては、スキャンチェーンレジスタ部２３１、２３２のデータを変更している場合などが挙げられる。

図６、図７を用いて、レジスタ１７５の回路構成例を説明する。

レジスタ部２３０は、Ｎ個（Ｎは２以上の整数）のレジスタ２３５を有する。レジスタ部２３０には、信号ＬＤＡ１、ＬＤＡ２が入力される。信号ＬＤＡ１、ＬＤＡ２は、データのロードを制御するための信号である。

スキャンチェーンレジスタ部２３１、２３２は、それぞれ、Ｎ個のレジスタ２３６、２３７を有する。スキャンチェーンレジスタ部２３１には、スキャンクロック信号ＳＣＫ１、信号ＳＶＡ１、ＳＶＢ１、ＬＤＢ１が入力される。スキャンチェーンレジスタ部２３２には、スキャンクロック信号ＳＣＫ２、信号ＳＶＡ２、ＳＶＢ２、ＬＤＢ２が入力される。信号ＬＤＢ１、ＬＤＢ２はデータのロードを制御するための信号であり、信号ＳＶＡ１、ＳＶＡ２、ＳＶＢ１、ＳＶＢ２は、データのセーブを制御するための信号である。

なお、本明細書において、複数のレジスタ２３５のうち１個を特定する必要があるときは、レジスタ２３５［１］等と表記する。また、レジスタ２３５と記載した場合は、任意のレジスタ２３５を指している。他の要素についても同様である。

レジスタ２３５は、ラッチ回路３０、ＭＵＸ（マルチプレクサ）３１を有する。レジスタ２３６は、セレクタ４０、フリップフロップ回路４１、保持回路４２、ノードＳＤＩ１、ＳＤＯ１を有する。レジスタ２３７は、セレクタ４５、フリップフロップ回路４６、保持回路４７、ノードＳＤＩ２、ＳＤＯ２を有する。ノードＳＤＩ１、ＳＤＩ２はデータが入力されるノードであり、ノードＳＤＯ１、ＳＤＯ２はデータが出力されるノードである。

＜レジスタ２３５＞
レジスタ２３５は揮発性レジスタである。ノードＱ、Ａは、ラッチ回路３０の出力ノードであり、論理が同じデータを出力する。ノードＱは、画像処理部１６０またはタイミングコントローラ１７３等に電気的に接続され、ノードＡは、レジスタ２３６、２３７に電気的に接続されている。ラッチ回路３０に特段の制約はなく、フリップフロップ回路など、他の回路を設けてもよい。

ＭＵＸ３１は、ラッチ回路３０に入力するデータを選択する機能を有する。信号ＬＤＡ１、ＬＤＡ２は、ＭＵＸ３１の制御信号である。図６の例では、信号ＬＤＡ１が“Ｈ“であり、かつＬＤＡ２が”Ｌ“である場合、ノードＳＤＯ１のデータによってラッチ回路３０のデータが更新される。他方、信号ＬＤＡ１が“Ｌ“であり、かつＬＤＡ２が”Ｈ“である場合、ノードＳＤＯ２のデータによってラッチ回路３０のデータが更新される。

レジスタ２３６、２３７は、不揮発性レジスタである。図７を用いて、レジスタ２３６、２３７のより具体的な回路構成例を説明する。

＜レジスタ２３６＞
レジスタ２３６において、セレクタ４０とフリップフロップ回路４１とで、スキャンフリップフロップ回路が構成されている。スキャンチェーンレジスタ部２３１がシフトレジスタとして動作する場合、レジスタ２３６は、ノードＳＤＩ１からデータを取り込み、ノードＳＤＯ１からデータを出力する。ノードＳＤＯ１のデータは、次段のレジスタ２３６のノードＳＤＩ１に入力される。

信号ＳＶＡ１は、セレクタ４０の制御信号である。信号ＳＶＡ１が“Ｈ”である場合、セレクタ４０は、フリップフロップ回路４１の入力ノードと、レジスタ２３５のノードＡ間を導通し、信号ＳＶＡ１が“Ｌ”である場合、セレクタ４０はフリップフロップ回路４１の入力ノードと、ノードＳＤＩ１間を導通する。

フリップフロップ回路４１は、図７の回路構成に限定されず、様々なフリップフロップ回路を適用することができる。フリップフロップ回路４１のノードＮ１、ＮＢ１に、保持回路４２が電気的に接続されている。信号ＬＤＢ１、ＳＶＢ１は、保持回路４２の制御信号である。

保持回路４２は、フリップフロップ回路４１が保持するデータを記憶するための回路であり、２個のメモリ回路４３、４４を有する。ここでは、メモリ回路４３、４４は３トランジスタ型のゲインセルで構成されている。メモリ回路４３は、トランジスタＭ１１乃至Ｍ１３、容量素子ＣＳ１、ノードＳＮ１を有し、メモリ回路４４は、トランジスタＭ１４乃至Ｍ１６、容量素子ＣＳ２、ノードＳＮ２を有する。ノードＳＮ１、ＳＮ２は、メモリ回路４３、４４の保持ノードである。

メモリ回路４３は、ノードＮ１のデータをバックアップし、バックアップしたデータをノードＮＢ１にロードする機能を有し、メモリ回路４４は、ノードＮＢ１のデータをバックアップし、バックアップしたデータをノードＮ１にロードする機能を有する。信号ＳＶＢ１に従い、メモリ回路４３はノードＮ１のデータをノードＳＮ１に書き込み、メモリ回路４４はノードＮＢ１のデータをノードＳＮ２に書き込む。信号ＬＤＢ１に従い、メモリ回路４３はノードＳＮ１のデータをノードＮＢ１に書き込み、メモリ回路４４はノードＳＮ２のデータをノードＮ１に書き込む。

トランジスタＭ１１、Ｍ１４がＯＳトランジスタであるので、保持回路４２は、電源が遮断された状態でも長時間データを保持することが可能である。レジスタ２３６において、トランジスタＭ１１、Ｍ１４以外のトランジスタは、Ｓｉトランジスタで構成してもよい。

＜レジスタ２３７＞
レジスタ２３７の回路構成は、レジスタ２３６と同様のため、レジスタ２３７の詳細な説明はレジスタ２３６の説明を援用する。

レジスタ２３７において、セレクタ４５とフリップフロップ回路４６とで、スキャンフリップフロップ回路が構成されている。セレクタ４５は、信号ＳＶＡ２に従い、ノードＡまたはノードＳＤＩ２の一方を選択し、選択したノードとフリップフロップ回路４６の入力ノード間を導通する。

フリップフロップ回路４６のノードＮ２、ＮＢ２には、保持回路４７が電気的に接続されている。保持回路４７は、メモリ回路４８、４９を有する。メモリ回路４８は、トランジスタＭ２１乃至Ｍ２３、容量素子ＣＳ３、ノードＳＮ３を有する。メモリ回路４９は、トランジスタＭ２４乃至Ｍ２６、容量素子ＣＳ４、ノードＳＮ４を有する。メモリ回路４８は、信号ＳＶＢ２に従いフリップフロップ回路４６のデータを格納し、信号ＬＤＢ２に従い、保持しているデータをフリップフロップ回路４６にロードする。

トランジスタＭ２１、Ｍ２４がＯＳトランジスタであるので、保持回路４７は、電源が遮断された状態でも長時間データを保持することが可能である。トランジスタＭ２１、トランジスタＭ２４は、トランジスタＭＷ１（図４（Ｂ））と同様にバックゲートを有するトランジスタであってもよい。トランジスタＭ１１、Ｍ１４についても同様である。

レジスタ２３７において、トランジスタＭ２１、Ｍ２４以外のトランジスタは、Ｓｉトランジスタで構成してもよい。

なお、図７には、フリップフロップ回路４６の前段のインバータループの相補データを保持回路４７でバックアップする例を示している。フリップフロップ回路４６の後段のインバータループの相補データをバックアップできるように、保持回路４７を設けてもよい。これは、レジスタ２３６でも同様である。保持回路４２、４７をこのような構成とすることで、バックアップしたデータのロードが非同期で行えるため、高速なデータのロードができる。これにより、パワーゲーティング時に、コントローラＩＣ１１５を電源オフ状態から通常動作状態に復帰させる時間を短縮できる。

＜レジスタ１７５の動作例＞
図８を参照して、レジスタ１７５の動作例を説明する。図８は、レジスタ１７５の動作例を示すタイミングチャートである。図８において、Ｔ１、Ｔ２等は期間を表す。ＰＬＤＤはレジスタ１７５に電位ＶＤＤを供給する配線である。電位ＶＤＤは電源電位である。また、ノードＮ１等の波形において、ハッチングで示されている箇所は、論理が“Ｈ”か“Ｌ”か定まらない不定値であることを示している。

期間Ｔ１では、スキャンチェーンレジスタ部２３１、２３２をスキャン動作させて、それぞれにデータを書書き込んでいる。この間、信号ＳＶＡ１、ＳＶＡＢは“Ｌ”であり、スキャンクロック信号ＳＣＫ１、ＳＣＫ２はアクティブである。したがって、セレクタ４０によって、ノードＳＤＩ１とフリップフロップ回路４１の入力ノード間が導通され、セレクタ４５によって、ノードＳＤＩ２とフリップフロップ回路４６の入力ノード間が導通される。

スキャンチェーンレジスタ部２３１のＮ段のレジスタ２３６にデータを書き込むため、スキャンクロック信号ＳＣＫ１に同期して、ノードＳＣＩＮ１のデータが更新される。レジスタ２３６［ｋ］（ｋは１以上Ｎ以下の整数）において、スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノードＳＤＯ１［ｋ］のデータが更新され、スキャンクロック信号ＳＣＫ１の立ち下がりエッジに同期して、ノードＳＤＯ１［ｋ］のデータによって、ノードＮ１［ｋ＋１］が更新される。スキャンクロック信号ＳＣＫ１がトグルを繰り返すことで、ノードＳＣＩＮ１のデータが各段のレジスタ２３６をシフトしていく。ノードＳＣＯＴ１から、各段のレジスタ２３６に格納されるデータを順次取得することができる。

スキャンチェーンレジスタ部２３２のシフト動作も、スキャンチェーンレジスタ部２３１と同様に実行される。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノードＳＤＯ２のデータが更新される。

期間Ｔ２では、レジスタ部２３０のデータの更新動作が行われる。信号ＬＤＡ１が“Ｈ”に遷移することで、ＭＵＸ３１［ｋ］によって、ノードＳＤＯ１［ｋ］とラッチ回路３０［ｋ］の入力ノード間が導通される。ラッチ回路３０［ｋ］は、レジスタ２３６［ｋ］が保持するデータＤｋを格納する。ノードＱ［ｋ］、Ａ［ｋ］からはデータＤｋが出力される。つまり、信号ＬＤＡ１を“Ｈ”にすることで、スキャンチェーンレジスタ部２３１が保持しているデータＤ１乃至ＤＮが、レジスタ部２３０に一括してロードされる。これにより、画像処理部１６０、およびタイミングコントローラ１７３が使用するパラメータなどを一括して変更することができる。

スキャンチェーンレジスタ部２３２が保持しているデータによって、レジスタ部２３０のデータを更新する場合は、信号ＬＤＡ１を“Ｌ”に維持し、信号ＬＤＡ２を“Ｈ”にすればよい。

なお、Ｔ２で、スキャンクロック信号ＳＣＫ１および信号ＳＶＡ１が“Ｌ”になることで、ノードＮ１［１］とノードＳＣＩＮ１間が導通されるため、ノードＮ１［１］の電位は、ノードＳＣＩＮ１の電位に応じて変化する。同様に、スキャンクロック信号ＳＣＫ２および信号ＳＶＡ２が“Ｌ”になることで、ノードＮ１［２］の電位は、ノードＳＣＩＮ２の電位に応じて変換する。

期間Ｔ３では、レジスタ１７５は通常動作を行っている。ノードＱ［１］乃至Ｑ［Ｎ］から、期間Ｔ２で書き込まれたデータＤ１乃至ＤＮを出力する。この間、スキャンチェーンレジスタ部２３１をスキャン動作させて、スキャンチェーンレジスタ部２３１のデータ変更を行ってもよい。スキャンチェーンレジスタ部２３１のデータを変更した後、信号ＬＤＡ１を“Ｈ”にすることで、レジスタ部２３０のデータを書き換えてもよい。スキャンチェーンレジスタ部２３２についても同様である。

期間Ｔ１０では、パワーゲーティング動作が行われる。パワーゲーティング動作は、レジスタ１７５のバックアップ動作、電源オフ動作、レジスタ１７５のリカバリ動作に大別される。

期間Ｔ４では、レジスタ１７５のバックアップ動作が行われる。まず、信号ＳＶＡ１を“Ｈ”にし、その後、スキャンクロック信号ＳＣＫ１を“Ｈ”にすることで、レジスタ部２３０が格納しているデータＤ１乃至ＤＮを、スキャンチェーンレジスタ部２３１のフリップフロップ回路４１に書き込む。図８の例では、信号の制御を簡単化するため、スキャンクロック信号ＳＣＫ２をスキャンクロック信号ＳＣＫ１と共に、“Ｈ”にしているが、“Ｌ”で維持してもよい。

信号ＳＶＡ１が“Ｈ”になることで、セレクタ４０はラッチ回路３０のノードＡとフリップフロップ回路４１の入力ノード間を導通する。スキャンクロック信号ＳＣＫ１が“Ｌ”であるため、フリップフロップ回路４１のノードＮ１にノードＡのデータが書き込まれる。スキャンクロック信号ＳＣＫ１が“Ｈ”に遷移することで、ノードＮ１とノードＡ間が非導通状態になり、かつノードＮ１［１］とノードＳＣＩＮ１間が非導通状態になる。

なお、レジスタ部２３０が格納しているデータが、スキャンチェーンレジスタ部２３２からロードされたデータである場合、レジスタ部２３０のデータはスキャンチェーンレジスタ部２３２でバックアップされる。この場合は、信号ＳＶＡ２を“Ｈ”にし、その後、スキャンクロック信号ＳＣＫ２を“Ｈ”する。

次に、スキャンチェーンレジスタ部２３１、２３２のバックアップ動作が行われる。この間、信号ＳＶＢ１、ＳＶＢ２を“Ｈ”にする。信号ＳＶＢ１が“Ｈ”になることで、フリップフロップ回路４１のノードＮ１、ＮＢ１のデータが保持回路４２のノードＳＮ１、ＳＮ２に書き込まれる。信号ＳＶＢ２が“Ｈ”になることで、フリップフロップ回路４６のノードＮ１、ＮＢ１のデータが保持回路４７のノードＳＮ３、ＳＮ４に書き込まれる。

信号ＳＶＢ１、ＳＶＢ２を“Ｌ”にすることで、レジスタ１７５のバックアップ動作が終了する。

期間Ｔ５は、電源オフ動作が行われる。配線ＰＬＤＤへの電位ＶＤＤの供給を停止する。配線ＰＬＤＤは徐々に放電される。配線ＰＬＤＤの電位が低下するため、ラッチ回路３０、フリップフロップ回路４１、４６のデータは消失するが、保持回路４２、４７のデータは消失しない。

期間Ｔ６は、スキャンチェーンレジスタ部２３１、２３２のリカバリ動作が行われる。まず、配線ＰＬＤＤに電位ＶＤＤの供給を開始する。配線ＰＬＤＤの電位は上昇し、やがて電位ＶＤＤになる。

次に、信号ＬＤＢ１、ＬＤＢ２を“Ｈ”にし、かつスキャンクロック信号ＳＣＫ１、ＳＣＬ２を１クロック入力する。信号ＬＤＢ１が“Ｈ”になることで、保持回路４２は、ノードＳＮ１、ＳＮ２のデータをフリップフロップ回路４１のノードＮ１、ＮＢ１に書き込む。スキャンクロック信号ＳＣＫ１の立ち上がりエッジに同期して、ノードＮ１のデータがノードＳＤＯ１に入力される。信号ＬＤＢ２が“Ｈ”になることで、保持回路４７は、ノードＳＮ３、ＳＮ４のデータを、フリップフロップ回路４６のノードＮ２、ＮＢ２に書き込む。スキャンクロック信号ＳＣＫ２の立ち上がりエッジに同期して、ノードＮ２のデータはノードＳＤＯ２に入力される。

信号ＬＤＢ１、ＬＤＢ２を“Ｌ”にすることで、リカバリ動作が終了する。

期間Ｔ７では、レジスタ部２３０のリカバリ動作が行われる。期間Ｔ３の状態にレジスタ部２３０を復帰させるため、信号ＬＤＡ１を“Ｈ”にする。期間Ｔ７のリカバリ動作は、期間Ｔ３のレジスタ部２３０のデータ更新動作と同じ動作であり、スキャンチェーンレジスタ部２３１が保持しているデータＤ１乃至ＤＮが、一括してレジスタ部２３０にロードされる。信号ＬＤＡ１を“Ｌ”にすることで、リカバリ動作が終了する。

期間Ｔ８ではレジスタ１７５は通常動作を行い、ノードＱ［１］乃至Ｑ［Ｎ］から、期間Ｔ７で書き込まれたデータＤ１乃至ＤＮを出力する。

＜コントローラＩＣの他の構成例＞
以下に、コントローラＩＣの他の構成例を説明する。

図９に、ソースドライバを内蔵しないコントローラＩＣの構成例を示す。図１０に示すコントローラＩＣ１１７は、コントローラＩＣ１１５の変形例であり、領域１９１を有する。コントローラ１５４は、領域１９１内の回路への電源供給を制御する。

領域１９１には、ソースドライバが設けられていない。そのため、表示ユニット１１０は、ソースドライバＩＣ１８６を有する。ソースドライバＩＣ１８６の数は、画素アレイ１１１の画素数に応じて決定される。

ゲートドライバ１１３と同様に、画素アレイ１１１の基板上にソースドライバを作製してもよい。

コントローラＩＣ１１７に、ＴＳドライバ１２６およびセンス回路１２７の一方または双方を設けてもよい。コントローラＩＣ１１５も同様である。

検出回路１５７は、輪郭の検出を行うことができる。例えば、画像が有する物体等の認識を行うことができる。

また検出回路１５７により認識された物体等の輪郭を、補正回路１６５により強調する処理（エッジ強調処理）を行ってもよい。

また検出回路１５７は、白とびの検出、および黒つぶれの検出を行うことができる。白とびは例えば、ある輝度以上の画素がある個数以上隣接する場合、とすることができる。黒つぶれは例えば、ある輝度以下の画素がある個数以上隣接する場合、とすることができる。白とびが検出された画素を「白とび画素」、黒つぶれが検出された画素を「黒つぶれ画素」と呼ぶ。

なお、スキャンチェーンレジスタ部２３１およびスキャンチェーンレジスタ部２３２に例えば、白とびや、黒つぶれに対応する輝度、個数など特徴的なパラメータを格納し、検出回路１５７は該パラメータを用いて検出を行ってもよい。あるいはレジスタ１７５が、不揮発性レジスタを有する第３のスキャンチェーンレジスタを有し、第３のスキャンチェーンレジスタに検出回路１５７が処理を行うためのパラメータが格納されてもよい。

検出回路１５７がヒストグラム生成回路１５９を有する場合には、画像データのヒストグラムを作成し、解析を行うことにより白とびや黒つぶれを検出できる場合がある。

白とび画素が検出された場合には例えば、輝度の高い領域の階調を拡張させる処理を行う。ここで白とび画素が有する画像データについてのみ処理を行ってもよいし、全ての画像データについて処理を行ってもよい。

黒つぶれ画素が検出された場合には例えば、輝度の低い領域の階調を拡張させる処理を行う。ここで黒つぶれ画素が有する画像データについてのみ処理を行ってもよいし、全ての画像データについて処理を行ってもよい。

白とび画素や、黒つぶれ画素について、周囲の画素値に基づき補正データを作成することができる。該補正データに基づき、画像処理を行えばよい。例えば、輝度の高い領域の階調を拡張させる際に、白とび画素と隣接する画素の情報を用いて、白とび画素の輝度を推測してもよい。また例えば、輝度の低い領域の階調を拡張させる際に、黒つぶれ画素と隣接する画素の情報を用いて、黒つぶれ画素の輝度を推測してもよい。

ここで、インターフェース１５０に与えられる画像データが階調、あるいは輝度が圧縮されたデータであり、かつ、圧縮前の画像データとの差分データがインターフェース１５０に与えられる場合には、画像処理として、画像データに該差分データを加算する処理を行ってもよい。

＜＜動作例＞＞
表示装置１００に関するコントローラＩＣ１１５とレジスタ１７５の動作例について、出荷前と、表示装置１００を有する電子機器の起動時、および通常動作時に分けて説明する。

＜出荷前＞
出荷前には、表示装置１００の仕様等に関するパラメータを、レジスタ１７５に格納する。これらのパラメータには、例えば、画素数、タッチセンサ数、タイミングコントローラ１７３が各種タイミング信号の生成に用いるパラメータ、ソースドライバ１８０が表示素子を流れる電流を検出する電流検出回路を備えている場合、ＥＬ補正回路１６４の補正データ等がある。また、白とび、および黒つぶれを抑制するための画像処理に用いるパラメータが格納される。これらのパラメータは、レジスタ１７５以外に、専用のＲＯＭを設けて格納してもよい。

＜起動時＞
表示装置１００を有する電子機器の起動時には、ホスト１４０より送られるユーザー設定等のパラメータを、レジスタ１７５に格納する。これらのパラメータには、例えば、表示の輝度や色調、タッチセンサの感度、省エネルギー設定（表示を暗くする、または表示を消す、までの時間）、また、ガンマ補正のカーブやテーブル等がある。なお、当該パラメータをレジスタ１７５に格納する際、コントローラ１５４からレジスタ１７５にクロック信号ＣＫ１乃至ＣＫ４及び当該クロック信号ＣＫ１乃至ＣＫ４に同期して当該パラメータに相当するデータが送信される。

＜通常動作＞
通常動作には、動画等を表示している状態、静止画を表示している状態、表示を行わない状態等に分けられる。動画等を表示している状態は、画像処理部１６０、およびタイミングコントローラ１７３等は動作中であるが、レジスタ１７５のデータ変更は、スキャンチェーンレジスタ部２３１または２３２に対して行われるため、画像処理部１６０等への影響はない。スキャンチェーンレジスタ部２３１または２３２のデータ変更が終わった後、スキャンチェーンレジスタ部２３１または２３２のデータをレジスタ部２３０へ一括してロードすることで、レジスタ１７５のデータ変更が完了する。また、画像処理部１６０等は当該データに対応した動作に切り替わる。

［パラメータの一例］
画像処理部１６０が画像処理に用いるパラメータは、スキャンチェーンレジスタ部２３１または２３２に格納され、画像処理を行う際にはレジスタ部２３０にロードされる。

パラメータの設定方式には、テーブル方式、関数近似方式がある。画像処理に用いるパラメータの一例を、図１０（Ａ）および（Ｂ）に示す。

図１０（Ａ）は、テーブル方式の一例を示す。図１０（Ａ）の横軸は画像処理前のデータ：Ｙ（図中のＤａｔａ Ｙ）、縦軸は画像処理後のデータ：Ｚ（図中のＤａｔａ Ｚ）をそれぞれ表す。スキャンチェーンレジスタ部２３１または２３２は例えば、画像データＹｎに対して、補正された画像データＺｎをパラメータとしてテーブルに格納される。テーブル方式では、当該テーブルに対応するパラメータを格納するレジスタを多数必要とするが、補正の自由度が高い。

一方、あらかじめ経験的に画像データＹに対して、補正された画像データＺを決められる場合には、図１０（Ｂ）のように、関数近似方式を採用する構成が有効である。ａ１、ａ２、ｂ２等がパラメータである。図１０（Ｂ）に示すように、ＹとＺとの関係が数式で決められている。ＹがＹ１以下の領域においてはＺ＝（ａ１）×Ｙの関係を有し、ＹがＹ１より大きくＹ２以下の領域においてはＺ＝（ａ２）×Ｙ＋（ｂ２）の関係を有し、ＹがＹ２より大きい領域においてはＺ＝（ａ３）×Ｙ＋（ｂ３）の関係を有する。スキャンチェーンレジスタ部２３１または２３２にはこれらの関係を表す式が格納される。図１０（Ｂ）は区間毎に線形近似する方法を示しているが、非線形関数で近似する方法も可能である。関数近似方式では、補正の自由度は低いが、関数を定義するパラメータを格納するレジスタが少なくて済む。

画像処理前の画像データを用いて作成されたヒストグラムの解析結果を基に、画像処理を施すことが好ましい。また、ヒストグラムの解析を行うことにより、白とびや黒とびを検出できる場合がある。

タイミングコントローラ１７３が使用するパラメータは、例えば、図１０（Ｃ）に示すように、タイミングコントローラ１７３の生成信号が、基準信号に対して“Ｌ”（または“Ｈ”）となるタイミングを示すものである。パラメータＲａ（またはＲｂ）は、基準信号に対して“Ｌ”（または“Ｈ”）となるタイミングが、クロック何周期分であるかを示している。

図１１（Ａ）および（Ｂ）はヒストグラム生成回路を用いて作成された画像処理前のデータ：Ｙのヒストグラムである。横軸として、画像データが有する輝度を用いる。例えば、図１１（Ａ）では、図１１（Ｂ）と比較して、輝度の高い領域において分布の偏りがみられる。図１１（Ｂ）では白とびが発生している可能性があるため、白とびを抑制する画像処理を施すことが好ましい。なお、図１１（Ａ）では輝度の高い領域において、裾が凹の形状を有し単調減少するのに対し、図１１（Ｂ）では輝度の最大値において輝度が単調減少する様子がみられず、むしろ増加する傾向がみられ、飽和がみられる。このような傾向は、白とびに繋がる場合がある。ここで減少および増加とは、ヒストグラムのカーブにおいて１回乃至数回の平均化処理を行った後に減少する傾向、および増加する傾向、がみられる場合を指してもよい。平均化処理として移動平均を用いてもよい。また、凹の形状を有するとは例えば、変化率が増加する場合や、二回微分が正の値を有する場合を指し、凸の形状を有するとは例えば、変化率が減少する場合や、二回微分が負の値を有する場合を指す。

＜動作例２＞
ここで一例として、白とびを抑制する画像処理を行う場合について、図１２に示すフロー図を用いて説明する。

まずステップＳ０００において、処理を開始する。次にステップＳ１０１において、画像データがインターフェース１５０に与えられる。与えられた画像データはフレームメモリ１５１に格納される。フレームメモリ１５１に格納された画像データはデコーダ１５２において伸長された後、検出回路１５７に入力される。

次にステップＳ１０２において、フレームメモリに格納された画像データについて、検出回路１５７が検出を行う。画像データにおいて白とび画素が検出された場合には、次のステップにおいて、画像処理を行う。なお、画像データにおいて白とび画素が検出されない場合でも、より優れた画質を提供するために、画像処理を行ってもよい。

次にステップＳ１０３において、画像処理を行う領域と、画像処理の内容を選択する。ここでは一例として、白とびが検出された領域において、白とび抑制の画像処理を行う。また、白とび抑制の画像処理を行う前に、エッジ処理を行ってもよい。画像処理の内容が選択されたら、次のステップにおいて画像処理のためのパラメータをレジスタに格納する。

次にステップＳ１０４において、画像処理に用いるパラメータをスキャンチェーンレジスタ部２３１または２３２に格納する。画像処理に用いるパラメータがあらかじめスキャンチェーンレジスタ部２３１または２３２に格納されている場合には、ステップＳ１０４をスキップしてもよい。あるいはステップＳ１０４において、あらかじめ格納されている値の変更を行ってもよい。

ここで白とび検出と黒つぶれ検出を連続で行う場合には例えば、ステップＳ１０４において、スキャンチェーンレジスタ部２３１に白とび抑制の画像処理を行うためのパラメータを、スキャンチェーンレジスタ部２３２に黒つぶれ抑制の画像処理を行うためのパラメータを、それぞれ保存する。

次にステップＳ１０５において、スキャンチェーンレジスタ部２３１または２３２に格納されたパラメータをレジスタ部２３０にロードし、該パラメータを基に画像データに処理を施す。処理後の画像データは、メモリ１７０に格納される。

ここで白とび検出と黒つぶれ検出を連続で行う場合には例えば、ステップＳ１０５において、スキャンチェーンレジスタ部２３１からレジスタ部２３０にパラメータをロードし、白とび抑制の画像処理を行った後、スキャンチェーンレジスタ部２３２からレジスタ部２３０にパラメータをロードし、黒つぶれ抑制の画像処理を行う。

最後に、ステップＳ２００により、処理を終了する。

メモリ１７０に格納された画像データは、ソースドライバ１８０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。メモリ１７０は１フレーム分もしくは複数フレーム分の画像データを格納するフレームメモリとする構成、１行分もしくは複数行数分の画像データを格納するラインメモリとする構成が可能である。

なお、ステップＳ１０１乃至ステップＳ１０６において、「白とび画素」を「黒つぶれ画素」に置き換え、画像処理に用いるパラメータを「白とびを抑制する画像処理に用いるパラメータ（以降、パラメータＷ）から「黒つぶれを抑制する画像処理に用いるパラメータ（以降、パラメータＢ）に変更して処理を行うことにより、黒つぶれを抑制する画像処理とすることができる。また例えば、スキャンチェーンレジスタ部２３１にパラメータＷ、スキャンチェーンレジスタ部２３２にパラメータＢと、が格納され、ステップＳ１０４において、パラメータＷをレジスタ部２３０にロードして画像データに処理を施した後、続けて、パラメータＢをレジスタ部２３０にロードして画像データに処理を施してもよい。

＜動作例３＞
以下には画像認識を行い、認識された結果に基づき画像処理を行う一例を図１３に示すフロー図を用いて説明する。

まずステップＳ３００において、処理を開始する。次にステップＳ３０１において、画像データがインターフェース１５０に与えられる。与えられた画像データはフレームメモリ１５１に格納される。フレームメモリ１５１に格納された画像データはデコーダ１５２において伸長された後、検出回路１５７に入力される。

次にステップＳ３０２において、フレームメモリに格納された画像データについて、検出回路１５７が検出を行う。ここでは一例として、画像のパターン認識を用いて、物体などを抽出する。例えば図１４（Ａ）に示すように、パターン認識を行い、画像に「うさぎ９９１」と「人間の女性９９２」が認識される例を示す。パターン認識には例えば、いわゆるＡＩ（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）を用いた画像処理を用いることができる。例えば、ニューラルネットワーク（ディープニューラルネットワークなど）を用いた画像処理を用いることができる。ここでフレームメモリに格納される画像データは、１フレームの全体の画像データでもよいし、１フレームのうち、一部の領域が保存された時点において、検出回路１５７が検出を開始してもよい。このような場合には例えば、１フレームが、数回に分けてフレームメモリに保存される。またこのような場合に例えば、１フレームのうち「うさぎ９１１」を有する領域の画像データが保存された時点において、検出回路１５７が検出を開始し、「うさぎ９９１」が認識される場合がある。

次にステップＳ３０３において、画像処理を行う領域と、画像処理の内容を選択する。ここでは、第１の画像処理として「うさぎ９９１が検出された領域」に対して、第１の画像処理を行い、第２の画像処理として、「人間の女性９９２が検出された領域」に対して、第２の画像処理を行う。画像処理の内容が選択されたら、次のステップにおいて画像処理のためのパラメータをレジスタに格納する。

次にステップＳ３０４乃至ステップＳ３０５の処理を、画像処理を行う領域の数と、その処理内容に応じ、繰り返し行う。ここでは例えばまず、「うさぎ９９１が検出された領域」に対してステップＳ３０４乃至ステップＳ３０５の処理を行った後、「人間の女性９９２が検出された領域」に対してステップＳ３０４乃至ステップＳ３０５の処理を行う。ここで、スキャンチェーンレジスタ部２３１およびスキャンチェーンレジスタ部２３２には例えば、うさぎに特徴的なパラメータや、人間の女性に特徴的なパラメータが格納され、検出回路１５７は該パラメータを用いて検出を行うことが好ましい。

ステップＳ３０４において、画像処理に用いるパラメータをスキャンチェーンレジスタ部２３１または２３２に格納する。画像処理に用いるパラメータがあらかじめスキャンチェーンレジスタ部２３１または２３２に格納されている場合には、ステップＳ３０４をスキップしてもよい。あるいはステップＳ３０４において、あらかじめ格納されている値の変更を行ってもよい。スキャンチェーンレジスタ部２３１およびスキャンチェーンレジスタ部２３２に保存される画像処理用のパラメータは例えば、画像処理を行う対象物に対応したパラメータ、例えばうさぎや、人間の女性の、それぞれの色彩、輝度カーブ、等の特徴に近づくような画像処理を行うためのパラメータが格納される。またパラメータとして、人間の女性の輪郭において、白とびしやすい領域、例えば頬の領域、に関する情報を有することが好ましい。このように白とびしやすい領域に対して、白とび抑制の処理を行うことが好ましい。

ここで、第ｋ回目の繰り返しにおいて用いるパラメータをスキャンチェーンレジスタ部２３１に保存し、第ｋ＋１回目の繰り返しにおいて用いるパラメータをスキャンチェーンレジスタ部２３２に保存し、スキャンチェーンレジスタ部２３１および２３２のパラメータを交互にレジスタ部２３０にロードする構成が可能である。このような構成とすることにより、スキャンチェーンレジスタにパラメータを繰り返し保存する必要がなく、したがって、パラメータの保存に要する時間を削減できるので、画像処理の演算速度を高めることができる。

次にステップＳ３０５において、スキャンチェーンレジスタ部２３１または２３２に格納されたパラメータをレジスタ部２３０にロードし、該パラメータを基に画像データに処理を施す。処理後の画像データは、レジスタ部２３０に格納される。最後に、ステップＳ４００により、処理を終了する。

レジスタ部２３０に格納された画像データは、メモリ１７０を経て、ソースドライバ１８０に出力される。メモリ１７０は、画像データを一時的に格納するためのメモリである。

以上の処理を行うことにより、図１４（Ｂ）に示すように、うさぎ９９１および人間の女性９９２がより明確に表現された画像を実現することができる。例えば、うさぎの陰影、人間の女性の顔の陰影、等がより明確に表現された画像となる。

［白とび抑制］
白とびとは例えば、画像データの輝度の高い領域、より具体的には画像データにおける輝度の最大値の０．９倍より高い輝度を有する領域、あるいは階調値が高い領域において充分な階調数で表現できない領域、もしくは、当該領域で表示コントラストの違いを十分には認識できない現象を指す。すなわち、本来は好ましい画像に比べて、階調が圧縮されている領域を指す。白つぶれの抑制とは例えば、画像データの輝度の高いい領域、あるいは階調値が高い領域において、表示装置の視認者の視覚特性に合わせて、よりはっきりとした画像を提供することを指す。

図１５（Ａ）は、輝度データ：ＸＬ（図中においてＤａｔａ ＸＬ）と輝度データ：ＹＬ（図中においてＤａｔａ ＹＬ）の関係を表すグラフである。輝度データ：ＸＬは例えば、撮像装置で撮像した本来の画像データ、すなわち、より質の高い画像を提供できる画像データに対応する。また、表示装置の最高輝度が撮像装置で撮像可能な最高輝度より低い場合に、表示装置に合わせて高輝度側の画像データの階調を圧縮する必要がある。このようにして生成されたデータが輝度データ：ＹＬに対応する。

本発明の一態様の表示装置において、最高輝度がより高い表示装置を用いるものとし、画像処理により輝度データ：ＸＬにより近い画像データが提供されることが好ましい。

輝度データ：ＸＬは例えば画像データの輝度の高い領域を圧縮する前のデータ、例えば撮像直後のデータである。ただし、撮像装置の受光部の性能により、撮像された時点の画像データにおいて既に輝度の高い領域が圧縮されている場合もある。

輝度データ：ＹＬは、インターフェース１５０に与えられる画像データが有する輝度データである。輝度データ：ＹＬにおいては、輝度データ：ＸＬと比較して、輝度の高い領域の階調が圧縮されているため、画像処理部１６０において例えば、図１２（Ｂ）に示すように、圧縮された階調を伸長させる処理を行い、輝度データ：ＺＬ（図中においてＤａｔａ ＺＬ）を作成する。本処理により、白とび画素が減少する。例えば本処理により、輝度の最大値近傍の領域を占める画素数が減少する。例えば本処理により、輝度の最大値の０．８倍より高い輝度、あるいは０．９倍より高い輝度、を有する画素数が減少する。

ここで図１５（Ａ）に示すように輝度データ：ＹＬの輝度の最大値はＬ２であり、図１５（Ｂ）に示すように輝度データ：Ｚの輝度の最大値はＬ３であり、図１５（Ｂ）においてはＬ３はＬ２より大きい値を有するが、図１５（Ｃ）に示すように画像処理を行った後、Ｌ３がＬ２に一致するようにレベル調整を行ってもよい。ここでＬ２’は、表示装置の最高輝度に相当する。

［黒つぶれ抑制］
黒つぶれとは例えば、画像データの輝度の低い領域、より具体的には画像データにおいて輝度の最大値の０．１倍より低い輝度を有する領域、もしくは、当該領域で表示コントラストの違いを十分には認識できない現象を指す。黒つぶれの抑制とは例えば、画像データの輝度の低い領域、あるいは階調値が低い領域において、表示装置の視認者の視覚特性に合わせて、よりはっきりとした画像を提供することを指す。

図１５（Ｄ）は、輝度データ：ＸＬ、輝度データ：ＹＬおよび輝度データ：ＺＬの関係を表すグラフである。図１２において、インターフェース１５０に与えられる輝度データ：ＹＬに対して、視認者の視覚特性に合わせ、輝度の低い領域の階調を伸長させたデータが輝度データ：Ｚである。輝度データＺにおいては、輝度の低い領域の階調、ここでは輝度がＬ４以下の領域の階調を伸長させるのとともに、輝度がＬ４より大きい領域の階調は圧縮を行うことにより輝度データ：Ｚの輝度の最大値を、輝度データ：ＹＬの最大値Ｌ５と一致させている。なお、画像処理部１６０における画像処理の前後において、画像データの階調数は一致しなくてもよい。

例えば、画像処理前の画像データが８ビットの２５６階調のデータで、画像処理後の画像データが１２ビットの４０９６階調のデータであってもよい。このような場合には輝度がＬ４より大きい領域の階調は圧縮は、輝度がＬ４以下の領域に対して相対的に圧縮されることを指し、処理前の画像データに比べれば輝度がＬ４以下の領域と、輝度がＬ４より大きい領域のいずれにおいても、階調は伸長される。

本処理により、黒つぶれ画素が減少する。例えば本処理により、輝度の最小値近傍の領域を占める画素数が減少する。例えば本処理により、輝度の最大値の０．２倍より低い輝度、あるいは０．１倍より低い輝度、を有する画素数が増加する。

［パラメータＷおよびパラメータＢ］
パラメータＷおよびパラメータＢとして例えば、テーブルデータを用いることができる。画像データは例えば、各画素に対応するデータ、例えば輝度データ、階調値、等を有する。画像処理には例えば、各画素が有する輝度データ：ＹＬと、該輝度データの変換後の輝度データ：ＺＬと、を対応付けるテーブルデータを用いることができる。

あるいは、パラメータＷおよびパラメータＢとして例えば、輝度データ：ＹＬと輝度データ：ＺＬの関係をあらわす数式を用いることができる。ここで該数式は、輝度の数値範囲ごとに応じてそれぞれ異なる数式であってもよい。

全ての画素の画像データに対して画像処理を行ってもよいが、ある条件を満たす画素の画像データのみに対して画像処理を行うことにより、画像処理に要する時間を短縮することができる。

外光の明るさに応じて、画像処理のパラメータを変更してもよい。一例として、外光が明るい場合には、輝度が低い領域の階調がより認識しづらい場合がある。このような場合には、外光の明るさに応じたパラメータをレジスタ１７５に格納し、光センサ１４３が検知する外光の明るさに応じたパラメータを用いて処理を行えばよい。

［ＩＤＳ駆動］
静止画を表示中でＩＤＳ駆動が可能な状態では、レジスタ１７５は、例えば、領域１９０内の他の回路と同様、パワーゲーティングすることができる。この場合、スキャンチェーンレジスタ部２３１または２３２のデータを更新中であれば、レジスタ部２３０のデータをスキャンチェーンレジスタ部２３１または２３２にセーブすることが好ましい。

パワーゲーティングから復帰する際は、信号ＲＳ、ＬＤに従い、スキャンチェーンレジスタ部２３１および２３２のデータをレジスタ部２３０にロードする。このようにして、パワーゲーティング前と同じ状態で、レジスタ１７５のデータは有効となる。なお、パワーゲーティングの状態であっても、ホスト１４０よりレジスタ１７５のパラメータ変更要求があった場合、レジスタ１７５のパワーゲーティングを解除し、パラメータを変更することができる。

表示を行わない状態では、例えば、領域１９０内の回路（レジスタ１７５を含む）は、パワーゲーティングすることができる。この場合、ホスト１４０も停止することがあるが、フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、パワーゲーティングから復帰する際には、ホスト１４０の復帰を待たずに、パワーゲーティング前の表示（静止画）を行うことができる。

例えば、折りたたみ式の携帯電話の表示部に表示装置１００を適用する場合、開閉センサ１４４の信号によって、携帯電話が折りたたまれ、表示装置１００の表示面が使用されないことが検出されたとき、領域１９０内の回路に加えて、センサコントローラ１５３、およびタッチセンサコントローラ１８４等をパワーゲーティングすることができる。

携帯電話が折りたたまれたとき、ホスト１４０の規格によっては、ホスト１４０が停止する場合がある。ホスト１４０が停止した状態で、携帯電話が再び展開されても、フレームメモリ１５１およびレジスタ１７５は不揮発性であるので、ホスト１４０から画像データ、各種制御信号等が送られる前に、フレームメモリ１５１内の画像データを表示することができる。

以上のように、レジスタ１７５はスキャンチェーンレジスタ部２３１および２３２と、レジスタ部２３０を有し、スキャンチェーンレジスタ部２３１または２３２に対してデータ変更を行うことで、画像処理部１６０およびタイミングコントローラ１７３等へ影響を与えることなく、スムーズなパラメータ変更を行うことができる。また、スキャンチェーンレジスタ部２３１および２３２の各レジスタは、ＯＳトランジスタを用いた不揮発性レジスタであるため、表示装置の動作状況に合わせたパワーゲーティングが容易である。また、フレームメモリ１５１も不揮発性であるため、電源供給が再開された時、速やかに表示を再開することができる。パワーゲーティング状態への移行と復帰をスムーズに行うことができ、低消費電力化が可能なシステムを実現することができる。

（実施の形態２）
本実施の形態では、上記実施の形態に示す表示装置の詳細について説明を行う。

《ブロック図》
図１６（Ａ）は、表示ユニット９０の構成を説明するためのブロック図である。表示ユニット９０は、画素アレイ９１と、ゲートドライバ３４ａと、ゲートドライバ３４ｂと、ソースドライバ３２と、を有する。図１６（Ａ）において、ゲートドライバ３４ａ、３４ｂは、画素アレイ９１の左右にそれぞれ設けられている。

また、表示ユニット９０は、各々が略平行に配設され、且つ、ゲートドライバ３４ａ、３４ｂによって電位が制御され複数の走査線ＧＬと、各々が略平行に配設され、且つ、ソースドライバ３２によって電位が制御される複数の信号線ＳＬと、を有する。さらに、画素アレイ９１はマトリクス状に配設された複数の画素３６を有する。

画素アレイ９１において、各走査線ＧＬは、画素３６のうち、いずれかの行に配設された複数の画素３６と電気的に接続される。また、各信号線ＳＬは、画素３６のうち、いずれかの列に配設された複数の画素３６に電気的に接続される。

また、ゲートドライバ３４ａ、３４ｂおよびソースドライバ３２（以下、まとめて駆動回路と呼ぶ）が有するトランジスタは、画素３６を構成するトランジスタと同時に形成することができる。

また、駆動回路部の一部または全部を他の基板上に形成して、表示ユニット９０と電気的に接続してもよい。例えば、駆動回路部の一部または全部を、単結晶基板を用いたＩＣチップで形成し、表示ユニット９０と電気的に接続してもよい。上記ＩＣチップの数は１つに限らず、画素３６の数に応じて必要なだけ設ければよい。例えば、ＣＯＧ（Ｃｈｉｐ ｏｎ ｇｌａｓｓ）法またはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）法を用いて、上記ＩＣチップを表示ユニット９０に設けることができる。

図１６（Ｂ）は、図１６（Ａ）の画素アレイ９１を、画素アレイ３１ａ、３１ｂ、３１ｃ、３１ｄの４つに分割し、ソースドライバ３２をソースドライバ３２ａ、３２ｂの２つに分けて画素アレイの上下に配置した例を示している。画素アレイ３１ａ、３１ｂに含まれる画素３６は、信号線ＳＬａを介して、ソースドライバ３２ａと電気的に接続される。画素アレイ３１ｃ、３１ｄに含まれる画素３６は、信号線ＳＬｂを介して、ソースドライバ３２ｂと電気的に接続される。なお、画素アレイ９１の分割数は４つに限らず、任意の数で分割を行ってもよい。

図１６（Ｂ）に示す構成は、１本の信号線に接続される画素３６の数を少なくすることができる。すなわち、１本の信号線に接続される容量を小さくすることができる。その結果、表示ユニット９０は、信号線に画像データを書き込む時間を短縮することができる。図１６（Ｂ）に示す構成は、特に８Ｋ（７６８０×４３２０）など、高精細な表示ユニットに適用することが好ましい。例えば、４Ｋ（３８４０×２１６０）の画素数をもつ画素アレイを、画素アレイ３１ａ乃至３１ｄにそれぞれ適用することで、８Ｋの画素数をもつ表示ユニット９０を実現することができる。

図１７（Ａ）は、図１６（Ａ）の信号線ＳＬを、信号線ＳＬ１、ＳＬ２の２本に分割した例を示している。同じ列に配置された複数の画素３６は、信号線ＳＬ１または信号線ＳＬ２と、交互に、電気的に接続される。

図１７（Ａ）に示す構成は、１本の信号線に接続される画素３６の数を少なくすることができる。その結果、表示ユニット９０は、信号線に画像データを書き込む時間を短縮することができる。

また、図１６（Ｂ）に示す構成は、画素アレイと画素アレイの間に繋ぎ目が生じ、その影響が表示画像に表れてしまうが、図１７（Ａ）に示す構成は繋ぎ目が存在しないため、上述の問題を回避することができる。その結果、表示ユニット９０は、繋ぎ目のない滑らかな画像を表示することができる。

なお、信号線ＳＬを分割する数は２本に限定されない、例えば、図１７（Ｂ）は信号線ＳＬを信号線ＳＬ１、ＳＬ２、ＳＬ３、ＳＬ４の４本に分割した例である。

表示ユニット９０は、図１７（Ｂ）に示す構成にすることで、１本の信号線に接続される画素３６の数をさらに少なくすることができる。その結果、表示ユニット９０は、信号線に画像データを書き込む時間をより短縮することができる。また、繋ぎ目のない滑らかな画像を表示することができる。

《画素回路》
次に、上述の画素３６に用いることができる回路構成について、図１８を用いて説明を行う。

図１８（Ａ）に示す画素３６は、トランジスタ３４３１と、容量素子３２３３と、液晶素子３４３２と、を有する。

トランジスタ３４３１のソース電極またはドレイン電極の一方は、信号線ＳＬに電気的に接続され、他方はノード３４３６に電気的に接続される。トランジスタ３４３１のゲート電極は走査線ＧＬに電気的に接続される。トランジスタ３４３１は、ノード３４３６へのデータ信号の書き込みを制御する機能を有する。

容量素子３２３３の一対の電極の一方は、特定の電位が供給される配線（以下、「容量線ＣＬ」ともいう。）に電気的に接続され、他方は、ノード３４３６に電気的に接続される。容量線ＣＬの電位は、画素３６の仕様に応じて適宜設定される。容量素子３２３３は、ノード３４３６に書き込まれたデータを保持する機能を有する。

液晶素子３４３２の一対の電極の一方は共通の電位（コモン電位）が与えられ、他方はノード３４３６に電気的に接続される。液晶素子３４３２に含まれる液晶は、ノード３４３６に書き込まれる電位により配向状態が決定される。

液晶素子３４３２のモードとしては、例えば、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、他の例として、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、様々なモードを用いることができる。

図１８（Ｂ）に示す画素３６は、トランジスタ３４３１と、容量素子３２３３と、トランジスタ３２３２と、発光素子３１２５と、を有する。

トランジスタ３４３１のソース電極またはドレイン電極の一方はデータ信号が与えられる信号線ＳＬに電気的に接続され、他方はノード３４３５に電気的に接続される。トランジスタ３４３１のゲート電極はゲート信号が与えられる走査線ＧＬに電気的に接続される。トランジスタ３４３１はデータ信号のノード３４３５への書き込みを制御する機能を有する。

容量素子３２３３の一対の電極の一方はノード３４３５に電気的に接続され、他方はノード３４３７に電気的に接続される。容量素子３２３３はノード３４３５に書き込まれたデータを保持する保持容量としての機能を有する。

トランジスタ３２３２のソース電極またはドレイン電極の一方は電位供給線ＶＬ＿ａに電気的に接続され、他方はノード３４３７に電気的に接続される。トランジスタ３２３２のゲート電極はノード３４３５に電気的に接続される。トランジスタ３２３２は、発光素子３１２５に流れる電流を制御する機能を有する。

発光素子３１２５のアノードまたはカソードの一方は電位供給線ＶＬ＿ｂに電気的に接続され、他方はノード３４３７に電気的に接続される。

発光素子３１２５としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、これに限定されず、例えば無機材料からなる無機ＥＬ素子を用いても良い。

例えば、電位供給線ＶＬ＿ａはＶ_ＤＤを供給する機能を有する。また、電位供給線ＶＬ＿ｂはＶ_ＳＳを供給する機能を有する。また、電位供給線ＶＬ＿ｃはＶ_ＳＳを供給する機能を有する。

《断面図》
次に、表示ユニット９０の構成例を示す断面図を図１９および図２０を用いて説明を行う。

図１９（Ａ）、（Ｂ）に示す表示ユニット９０は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。電極４０１５は、第１の電極層４０３０と同じ導電層から形成されている。

また第１の基板４００１上に設けられた画素３６は、トランジスタを有しており、図１９（Ａ）では、画素３６に含まれるトランジスタ３４３１を例示し、図１９（Ｂ）では、画素３６に含まれるトランジスタ３２３２を例示している。

また、トランジスタ３４３１、３２３２は、絶縁層４１０２上に設けられている。また、トランジスタ３４３１、３２３２は、絶縁層４１０２上に形成された電極５１７を有し、電極５１７上に絶縁層４１０３が形成されている。絶縁層４１０３上に半導体層５１２が形成されている。半導体層５１２上に電極５１０及び電極５１１が形成され、電極５１０及び電極５１１上に絶縁層４１１０及び絶縁層４１１１が形成され、絶縁層４１１０及び絶縁層４１１１上に電極５１６が形成されている。電極５１０及び電極５１１は、配線４０１４と同じ導電層で形成されている。

トランジスタ３４３１、３２３２において、電極５１７はゲート電極としての機能を有し、電極５１０はソース電極またはドレイン電極の一方としての機能を有し、電極５１１はソース電極またはドレイン電極の他方としての機能を有し、電極５１６はバックゲート電極としての機能を有する。

トランジスタ３４３１、３２３２はボトムゲート及びバックゲートを有することで、オン電流を増大させることができる。また、トランジスタの閾値を制御することができる。なお、電極５１６は、製造工程を簡略化するため、場合によっては省略してもよい。

トランジスタ３４３１、３２３２において、半導体層５１２はチャネル形成領域としての機能を有する。半導体層５１２として、結晶シリコン、多結晶シリコン、非晶質シリコン、酸化物半導体、有機半導体、などを用いればよい。また、必要に応じて、半導体層５１２の導電率を高めるため、または、トランジスタの閾値を制御するために、半導体層５１２に不純物を導入してもよい。

非晶質シリコンを用いたトランジスタは、多結晶シリコンを用いたトランジスタ等に比べ、工程が簡単で、コストが安い。また大型の基板で作製しやすいといった利点がある。なお、一般に、トランジスタに用いる非晶質シリコンは水素を多く含む。このため、水素を多く含む非晶質シリコンを「水素化アモルファスシリコン」または「ａ−Ｓｉ：Ｈ」という場合がある。また、非晶質シリコンは、多結晶シリコンよりも低温で形成できるため、作製工程中の最高温度を下げることができる。よって、基板、導電層、および絶縁層などに、耐熱性の低い材料を用いることができる。このように、非晶質シリコンは生産性が極めて高い。本発明の一態様の表示装置を大型のディスプレイに用いる場合には特に、非晶質シリコンを用いることが好ましい。

多結晶シリコンを用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して、電界効果移動度をより高くすることができる。よって、トランジスタに接続される負荷が大きい場合においても、高い駆動周波数で動作させることができる。

多結晶シリコンは例えば、非晶質シリコンをレーザを用いて結晶化させるにより作製することができる。また、非晶質シリコンの一部の領域のみを結晶化させてもよい。

また、酸化物半導体をチャネル領域に有するトランジスタは、非晶質シリコンを用いたトランジスタと比較して、電界効果移動度をより高くすることができる。よって、トランジスタに接続される負荷が大きい場合においても、高い駆動周波数で動作させることができる。また、酸化物半導体をチャネル領域に有するトランジスタは、生産性が高く、大型の基板で作成しやすいといった利点がある。また酸化物半導体をチャネル領域に有するトランジスタはオフ電流が極めて低く、酸化物半導体をチャネル領域に有するトランジスタを用いた表示装置は消費電力を低減できる場合がある。

半導体層５１２として金属酸化物を用いた場合、半導体層５１２はインジウム（Ｉｎ）を含むことが好ましい。半導体層５１２がインジウムを含む金属酸化物の場合、半導体層５１２はキャリア移動度（電子移動度）が高くなる。また、半導体層５１２は、元素Ｍを含む酸化物半導体であると好ましい。元素Ｍは、好ましくは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）またはスズ（Ｓｎ）などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、イットリウム（Ｙ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）などがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。また、半導体層５１２は、亜鉛（Ｚｎ）を含む金属酸化物であると好ましい。亜鉛を含む金属酸化物は結晶化しやすくなる場合がある。

半導体層５１２は、インジウムを含む金属酸化物に限定されない。半導体層５１２は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む金属酸化物、ガリウムを含む金属酸化物、スズを含む金属酸化物などであっても構わない。

また、図１９（Ａ）、（Ｂ）に示す表示ユニット９０は、容量素子３２３３を有する。容量素子３２３３は、電極５１１と電極４０２１が絶縁層４１０３を介して重なる領域を有する。電極４０２１は、電極５１７と同じ導電層で形成されている。

図１９（Ａ）は、表示素子として液晶素子を用いた液晶表示ユニットの一例である。図１９（Ａ）において、表示素子である液晶素子３４３２は、第１の電極層４０３０、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。

またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。

表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。

また、液晶材料の固有抵抗は、１×１０^９Ω・ｃｍ以上であり、好ましくは１×１０^１１Ω・ｃｍ以上であり、さらに好ましくは１×１０^１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。

トランジスタ３４３１にＯＳトランジスタを用いた場合、トランジスタ３４３１は、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。

また、表示ユニットにおいて、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。

図１９（Ｂ）は、表示素子としてＥＬ素子などの発光素子を用いた表示ユニットの一例である。ＥＬ素子は有機ＥＬ素子と無機ＥＬ素子に区別される。

有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）などを有していてもよい。ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。

図１９（Ｂ）は、発光素子３１２５として有機ＥＬ素子を用いた例を説明する。

図１９（Ｂ）において、発光素子３１２５は、画素３６に設けられたトランジスタ３２３２と電気的に接続している。なお発光素子３１２５の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光素子３１２５から取り出す光の方向などに合わせて、発光素子３１２５の構成は適宜変えることができる。

隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

発光素子３１２５に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。

シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。

第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。

また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。

また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体またはその誘導体等が挙げられる。

発光素子３１２５が光を外部に取り出すため、少なくとも第１の電極層４０３０または第２の電極層４０３１の一方が透明であればよい。表示ユニットは、光の取り出し方によって、上面射出（トップエミッション）構造と、下面射出（ボトムエミッション）構造と、両面射出（デュアルエミッション）構造に分類される。上面射出構造は、基板４００６から光を取り出す場合をいう。下面射出構造は、基板４００１から光を取り出す場合をいう。両面射出構造は、基板４００６と基板４００１の両方から光を取り出す場合をいう。例えば、上面射出構造の場合、第２の電極層４０３１を透明にすればよい。例えば、下面射出構造の場合、第１の電極層４０３０を透明にすればよい。例えば、両面射出構造の場合、第１の電極層４０３０及び第２の電極層４０３１を透明にすればよい。

図２０（Ａ）は、図１９（Ａ）に示すトランジスタ３４３１に、トップゲート型のトランジスタを設けた場合の断面図を示している。同様に、図２０（Ｂ）は、図１９（Ｂ）に示すトランジスタ３２３２に、トップゲート型のトランジスタを設けた場合の断面図を示している。

図２０（Ａ）、（Ｂ）のトランジスタ３４３１、３２３２において、電極５１７はゲート電極としての機能を有し、電極５１０はソース電極またはドレイン電極の一方としての機能を有し、電極５１１はソース電極またはドレイン電極の他方としての機能を有する。

図２０（Ａ）、（Ｂ）のその他の構成要素の詳細については、図１９（Ａ）、（Ｂ）の記載を参照すればよい。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、トランジスタの半導体層に用いることのできる多結晶シリコンの結晶化方法及びレーザ結晶化装置の一例について説明する。

結晶性の良好な多結晶シリコン層を形成するには、基板上に非晶質シリコン層を設け、当該非晶質シリコン層にレーザ光を照射して結晶化することが好ましい。例えば、レーザ光を線状ビームとし、当該線状ビームを非晶質シリコン層に照射しながら基板を移動させることで、基板上の所望の領域に多結晶シリコン層を形成することができる。

線状ビームを用いた方法は、スループットが比較的良好である。一方で、ある領域に対してレーザ光が相対的に移動しながら複数回照射される方法であるため、レーザ光の出力変動及びそれに起因するビームプロファイルの変化による結晶性のばらつきが生じやすい。例えば、当該方法で結晶化させた半導体層を表示装置の画素が有するトランジスタに用いると、結晶性のばらつきに起因したランダムな縞模様が表示に見えることがある。

また、線状ビームの長さは基板の一辺の長さ以上であることが理想的であるが、線状ビームの長さは、レーザ発振器の出力と光学系の構成によって制限される。したがって、大型基板の処理では基板面内を折り返してレーザ照射することが現実的である。そのため、レーザ光をオーバーラップして照射する領域が生じる。当該領域の結晶性は、他の領域の結晶性と異なりやすいため、当該領域では表示ムラが生じることがある。

上記のような問題を抑えるために、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行って結晶化させてもよい。局所的なレーザ照射では、結晶性のばらつきの少ない多結晶シリコン層を形成しやすい。

図２１（Ａ）は、基板上に形成した非晶質シリコン層に局所的にレーザ照射を行う方法を説明する図である。

光学系ユニット８２１から射出されるレーザ光８２６は、ミラー８２２で反射されてマイクロレンズアレイ８２３に入射する。マイクロレンズアレイ８２３は、レーザ光８２６を集光して複数のレーザビーム８２７を形成する。

ステージ８１５には、非晶質シリコン層８４０を形成した基板８３０が固定される。非晶質シリコン層８４０に複数のレーザビーム８２７を照射することで、複数の多結晶シリコン層８４１を同時に形成することができる。

マイクロレンズアレイ８２３が有する個々のマイクロレンズは、表示装置の画素ピッチに合わせて設けることが好ましい。又は、画素ピッチの整数倍の間隔で設けてもよい。いずれの場合においても、レーザ照射とステージ８１５のＸ方向又はＹ方向の移動を繰り返すことで、全ての画素に対応した領域に多結晶シリコン層を形成することができる。

例えば、マイクロレンズアレイ８２３が画素ピッチでＸ方向にＭ行、Ｙ方向にＮ列（Ｍ、Ｎは自然数）のマイクロレンズを有するとき、まず所定の開始位置でレーザ光を照射し、Ｍ行Ｎ列の多結晶シリコン層を形成する。そして、Ｙ方向にＭ行分の距離だけ移動させてレーザ光を照射し、Ｍ行２Ｎ列の多結晶シリコン層８４１を形成する。当該工程を繰り返し行うことで所望の領域に複数の多結晶シリコン層８４１を形成することができる。また、折り返してレーザ照射工程を行う場合は、Ｘ方向にＮ列分の距離だけ移動させてレーザ照射を行い、さらにＹ方向にＭ行分の距離の移動とレーザ光の照射を繰り返せばよい。

なお、レーザ光の発振周波数とステージ８１５の移動速度を適切に調整すれば、ステージ８１５を一方向に移動させながらレーザ照射を行う方法でも、画素ピッチで多結晶シリコン層を形成することができる。

レーザビーム８２７のサイズは、例えば、一つのトランジスタの半導体層全体が含まれる程度の面積とすることができる。又は、一つのトランジスタのチャネル領域全体が含まれる程度の面積とすることができる。又は、一つのトランジスタのチャネル領域の一部が含まれる程度の面積とすることができる。これらは、必要とするトランジスタの電気特性に応じて使い分ければよい。

なお、一つの画素に複数のトランジスタを有する表示装置を対象とした場合、レーザビーム８２７は、一つの画素内の各トランジスタの半導体層全体が含まれる程度の面積とすることができる。また、レーザビーム８２７は、複数の画素が有するトランジスタの半導体層全体が含まれる程度の面積としてもよい。

また、図２２（Ａ）に示すように、ミラー８２２とマイクロレンズアレイ８２３との間にマスク８２４を設けてもよい。マスク８２４には、各マイクロレンズに対応した複数の開口部が設けられる。当該開口部の形状はレーザビーム８２７の形状に反映させることができ、図２２（Ａ）のようにマスク８２４が円形の開口部を有する場合は、円形のレーザビーム８２７を得ることができる。また、マスク８２４が矩形の開口部を有する場合は、矩形のレーザビーム８２７を得ることができる。マスク８２４は、例えば、トランジスタのチャネル領域のみを結晶化させたい場合などに有効である。なお、マスク８２４は、図２２（Ｂ）に示すように光学系ユニット８２１とミラー８２２との間に設けてもよい。

図２１（Ｂ）は、上記に示した局所的なレーザ照射の工程に用いることのできるレーザ結晶化装置の主要な構成を説明する斜視図である。レーザ結晶化装置は、Ｘ−Ｙステージの構成要素である移動機構８１２、移動機構８１３及びステージ８１５を有する。また、レーザビーム８２７を成形するためのレーザ発振器８２０、光学系ユニット８２１、ミラー８２２、マイクロレンズアレイ８２３を有する。

移動機構８１２及び移動機構８１３は、水平方向に往復直線運動をする機能を備える。移動機構８１２及び移動機構８１３に動力を与える機構としては、例えば、モータで駆動するボールネジ機構８１６などを用いることができる。移動機構８１２及び移動機構８１３のそれぞれの移動方向は垂直に交わるため、移動機構８１３に固定されるステージ８１５はＸ方向及びＹ方向に自在に移動させることができる。

ステージ８１５は真空吸着機構などの固定機構を有し、基板８３０などを固定することができる。また、ステージ８１５は、必要に応じて加熱機構を有していてもよい。なお、図示はしていないが、ステージ８１５はプッシャーピン及びその上下機構を有し、基板８３０などを搬出入する際は、基板８３０などを上下に移動させることができる。

レーザ発振器８２０は、処理の目的に適した波長及び強度の光が出力できればよく、パルスレーザが好ましいがＣＷレーザであってもよい。代表的には、波長３５１−３５３ｎｍ（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）などの紫外光を照射できるエキシマレーザを用いることができる。又は、固体レーザ（ＹＡＧレーザ、ファイバーレーザなど）の二倍波（５１５ｎｍ、５３２ｎｍなど）又は三倍波（３４３ｎｍ、３５５ｎｍなど）を用いてもよい。また、レーザ発振器８２０は複数であってもよい。

光学系ユニット８２１は、例えば、ミラー、ビームエクスパンダ、ビームホモジナイザ等を有し、レーザ発振器８２０から出力されるレーザ光８２５のエネルギーの面内分布を均一化させつつ伸張させることができる。

ミラー８２２には、例えば、誘電体多層膜ミラーを用いることができ、レーザ光の入射角が略４５°となるように設置する。マイクロレンズアレイ８２３には、例えば、石英板の上面又は上下面に複数の凸レンズが設けられたような形状とすることができる。

以上のレーザ結晶化装置を用いることにより、結晶性のばらつきの少ない多結晶シリコン層を形成することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態４）
本実施の形態では、本発明の一態様のハイブリッドディスプレイについて説明する。

また、ハイブリッド表示方法とは、同一画素又は同一副画素において複数の光を表示し、文字又は／及び画像を表示する方法である。また、ハイブリッドディスプレイとは、表示部に含まれる同一画素又は同一副画素において複数の光を表示し、文字又は／及び画像を表示する集合体である。

ハイブリッド表示方法の一例としては、同一画素又は同一副画素において、第１の光と、第２の光の表示タイミングを異ならせて表示する方法がある。このとき、同一画素又は同一副画素において、同一色調（赤、緑、又は青、もしくはシアン、マゼンタ、又はイエローのいずれかの一）の第１の光及び第２の光を同時に表示し、表示部において文字又は／及び画像を表示させることができる。

また、ハイブリッド表示方法の一例としては、反射光と自発光とを同一画素又は同一副画素で表示する方法がある。同一色調の反射光及び自発光（例えば、ＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）光、ＬＥＤ光等）を、同一画素又は同一副画素で、同時に表示させることができる。

なお、ハイブリッド表示方法において、同一画素又は同一副画素ではなく、隣接する画素又は隣接する副画素において、複数の光を表示してもよい（１の一部）。また、第１の光及び第２の光を同時に表示するとは、人の目の感覚でちらつきを感知しない程度に第１の光及び第２の光を同じ期間表示することをいい、人の目の感覚でちらつきを感知しなければ、第１の光の表示期間と第２の光の表示期間がずれていてもよい。

また、ハイブリッドディスプレイは、同一の画素又は同一の副画素において、複数の表示素子を有し、同じ期間に複数の表示素子それぞれが表示する集合体である。また、ハイブリッドディスプレイは、同一の画素又は同一の副画素において、複数の表示素子と、表示素子を駆動する能動素子とを有する。能動素子として、スイッチ、トランジスタ、薄膜トランジスタ等がある。複数の表示素子それぞれに能動素子が接続されているため、複数の表示素子それぞれの表示を個別に制御することができる。

なお、本明細書等において、上記構成のいずれか１つ又は複数の表現を満たすものを、ハイブリッド表示という。実施の形態１のコントローラＩＣ１１５は、ハイブリッドディスプレイを制御することができる。なお、本発明の一態様の表示装置において、表示ユニットが有する画素の輝度を調整する場合には例えば、光を射出する自発光素子により輝度を調整すればよい。

また、ハイブリッドディスプレイは、同一画素又は同一副画素に複数の表示素子を有する。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出する自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制御することができる。ハイブリッドディスプレイは、表示部において、反射光、及び自発光のいずれか一方又は双方を用いて、文字及び／又は画像を表示する機能を有する。

本発明の一態様の表示装置は、可視光を反射する第１の表示素子が設けられた画素を有することができる。又は、可視光を発する第２の表示素子が設けられた画素を有することができる。又は、第１の表示素子及び第２の表示素子が設けられた画素を有することができる。

本実施の形態では、可視光を反射する第１の表示素子と、可視光を発する第２の表示素子とを有する表示装置について説明する。

表示装置は、第１の表示素子が反射する第１の光と、第２の表示素子が発する第２の光のうち、いずれか一方、又は両方により、画像を表示する機能を有する。又は、表示装置は、第１の表示素子が反射する第１の光の光量と、第２の表示素子が発する第２の光の光量と、をそれぞれ制御することにより、階調を表現する機能を有する。

また、表示装置は、第１の表示素子の反射光の光量を制御することにより階調を表現する第１の画素と、第２の表示素子からの発光の光量を制御することにより階調を表現する第２の画素を有する構成とすることが好ましい。第１の画素及び第２の画素は、例えばそれぞれマトリクス状に複数配置され、表示部を構成する。

また、第１の画素と第２の画素は、同数且つ同ピッチで、表示領域内に配置されていることが好ましい。このとき、隣接する第１の画素と第２の画素を合わせて、画素ユニットと呼ぶことができる。これにより、後述するように複数の第１の画素のみで表示された画像と、複数の第２の画素のみで表示された画像、ならびに複数の第１の画素及び複数の第２の画素の両方で表示された画像のそれぞれは、同じ表示領域に表示することができる。

第１の画素が有する第１の表示素子には、外光を反射して表示する素子を用いることができる。このような素子は、光源を持たないため、表示の際の消費電力を極めて小さくすることが可能となる。

第１の表示素子には、代表的には反射型の液晶素子を用いることができる。又は、第１の表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した素子などを用いることができる。

第２の画素が有する第２の表示素子は光源を有し、その光源からの光を利用して表示する素子を用いることができる。特に、電界を印加することにより発光性の物質から発光を取り出すことのできる、電界発光素子を用いることが好ましい。このような画素が射出する光は、その輝度や色度が外光に左右されることがないため、色再現性が高く（色域が広く）、且つコントラストの高い、つまり鮮やかな表示を行うことができる。

第２の表示素子には、例えばＯＬＥＤ（、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの自発光性の発光素子を用いることができる。又は、第２の画素が有する表示素子として、光源であるバックライトと、バックライトからの光の透過光の光量を制御する透過型の液晶素子とを組み合わせたものを用いてもよい。

透過型又は半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。

画像データの画像処理により高い輝度の階調を伸長する場合において、階調を伸長する画素に対応する領域のバックライトの輝度を高めることが好ましい。

第１の画素は、例えば白色（Ｗ）を呈する副画素、又は例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の光をそれぞれ呈する副画素を有する構成とすることができる。また、第２の画素も同様に、例えば白色（Ｗ）を呈する副画素、又は例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の光をそれぞれ呈する副画素を有する構成とすることができる。なお、第１の画素及び第２の画素がそれぞれ有する副画素は、４色以上であってもよい。副画素の種類が多いほど、消費電力を低減することが可能で、また色再現性を高めることができる。

本発明の一態様は、第１の画素で画像を表示する第１のモード、第２の画素で画像を表示する第２のモード、及び第１の画素及び第２の画素で画像を表示する第３のモードを切り替えることができる。また、第１の画素及び第２の画素のそれぞれに異なる画像信号を入力し、合成画像を表示することもできる。

第１のモードは、第１の表示素子による反射光を用いて画像を表示するモードである。第１のモードは光源が不要であるため、極めて低消費電力な駆動モードである。例えば、外光の照度が十分高く、且つ外光が白色光又はその近傍の光である場合に有効である。第１のモードは、例えば本や書類などの文字情報を表示することに適した表示モードである。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。

第２のモードでは、第２の表示素子による発光を利用して画像を表示するモードである。そのため、外光の照度や色度によらず、極めて鮮やかな（コントラストが高く、且つ色再現性の高い）表示を行うことができる。例えば、夜間や暗い室内など、外光の照度が極めて小さい場合などに有効である。また外光が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第２のモードでは輝度を抑えた表示を行うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減することができる。第２のモードは、鮮やかな画像や滑らかな動画などを表示することに適したモードである。

第３のモードでは、第１の表示素子による反射光と、第２の表示素子による発光の両方を利用して表示を行うモードである。具体的には、第１の画素が呈する光と、第１の画素と隣接する第２の画素が呈する光を混色させることにより、１つの色を表現するように駆動する。第１のモードよりも鮮やかな表示をしつつ、第２のモードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的低い場合や、外光の色度が白色ではない場合などに有効である。

以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。

［表示装置の構成例］

図２３は、本発明の一態様の表示装置が有する表示領域７０を説明する図である。表示領域７０は、マトリクス状に配置された複数の画素ユニット７５を有する。画素ユニット７５は、画素７６と、画素７７を有する。

図２３では、画素７６及び画素７７が、それぞれ赤色（ＲＬ）、緑色（ＧＬ）、青色（ＢＬ）の３色に対応する表示素子を有する場合の例を示している。

画素７６は、赤色（ＲＬ）に対応する表示素子７６Ｒ、緑色（ＧＬ）に対応する表示素子７６Ｇ、青色（ＢＬ）に対応する表示素子７６Ｂを有する。表示素子７６Ｒ、７６Ｇ、７６Ｂはそれぞれ、光源の光を利用した第２の表示素子である。

画素７７は、赤色（ＲＬ）に対応する表示素子７７Ｒ、緑色（ＧＬ）に対応する表示素子７７Ｇ、青色（ＢＬ）に対応する表示素子７７Ｂを有する。表示素子７７Ｒ、７７Ｇ、７７Ｂはそれぞれ、外光の反射を利用した第１の表示素子である。

以上が表示装置の構成例についての説明である。

［画素ユニットの構成例］
続いて、図２４（Ａ）、（Ｂ）、（Ｃ）を用いて画素ユニット７５について説明する。図２４（Ａ）、（Ｂ）、（Ｃ）は、画素ユニット７５の構成例を示す模式図である。

画素７６は、表示素子７６Ｒ、表示素子７６Ｇ、表示素子７６Ｂを有する。表示素子７６Ｒは、光源を有し、画素７６に入力される第２の階調値に含まれる赤色に対応する階調値に応じた輝度の赤色の光ＲＬ２を、表示面側に射出する。表示素子７６Ｇ、表示素子７６Ｂも同様に、それぞれ緑色の光ＧＬ２又は青色の光ＢＬ２を、表示面側に射出する。

画素７７は、表示素子７７Ｒ、表示素子７７Ｇ、表示素子７７Ｂを有する。表示素子７７Ｒは、外光を反射し、画素７７に入力される第１の階調値に含まれる赤色に対応する階調値に応じた輝度の赤色の光ＲＬ１を、表示面側に射出する。表示素子７７Ｇ、表示素子７７Ｂも同様に、それぞれ緑色の光ＧＬ１又は青色の光ＢＬ１を、表示面側に射出する。

〔第１のモード〕
図２４（Ａ）は、外光を反射する表示素子７７Ｒ、表示素子７７Ｇ、表示素子７７Ｂを駆動して画像を表示する動作モードの例を示している。図２４（Ａ）に示すように、画素ユニット７５は、例えば外光の照度が十分に高い場合などでは、画素７６を駆動させずに、画素７７からの光（光ＲＬ１、光ＧＬ１、および光ＢＬ１）のみを混色させることにより、所定の色の光７９を表示面側に射出することもできる。これにより、極めて低消費電力な駆動を行うことができる。

〔第２のモード〕
図２４（Ｂ）は、表示素子７６Ｒ、表示素子７６Ｇ、表示素子７６Ｂを駆動して画像を表示する動作モードの例を示している。図２４（Ｂ）に示すように、画素ユニット７５は、例えば外光の照度が極めて小さい場合などでは、画素７７を駆動させずに、画素７６からの光（光ＲＬ２、光ＧＬ２、および光ＢＬ２）のみを混色させることにより、所定の色の光７９を表示面側に射出することもできる。これにより鮮やかな表示を行うことができる。また外光の照度が小さい場合に輝度を低くすることで、使用者が感じる眩しさを抑えると共に消費電力を低減できる。

〔第３のモード〕
図２４（Ｃ）は、外光を反射する表示素子７７Ｒ、表示素子７７Ｇ、表示素子７７Ｂと、光を発する表示素子７６Ｒ、表示素子７６Ｇ、表示素子７６Ｂの両方を駆動して画像を表示する動作モードの例を示している。図２４（Ｃ）に示すように、画素ユニット７５は、光ＲＬ１、光ＧＬ１、光ＢＬ１、光ＲＬ２、光ＧＬ２、及び光ＢＬ２の６つの光を混色させることにより、所定の色の光７９を表示面側に射出することができる。

したがって、図２３で示した表示領域７０は、画素ユニットに発光型の表示素子と、反射型の表示素子とを有しているため、選択領域を表示するのに好適である。例えば、反射型の表示素子で表示領域７０の表示を行っているときに、発光型の表示素子で、選択領域を表示することができる。また、発光型の表示素子で表示領域７０の表示を行っているときに、反射型の表示素子で、選択領域を表示してもよい。もしくは、反射型の表示素子の階調データを変更することで選択領域を表示してもよいし、発光型の表示素子の階調データを変更することで選択領域を表示してもよい。

以上が画素ユニット７５の構成例についての説明である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態５）
以下では、実施の形態４で説明したハイブリッドディスプレイの構成の具体例について説明する。以下で例示する表示ユニットは、反射型の液晶素子と、発光素子の両方を有し、透過モードと反射モードの両方の表示を行うことのできる、表示ユニットである。

［構成例］
図２５（Ａ）は、表示装置４００の構成の一例を示すブロック図である。表示装置４００は、表示部３６２にマトリクス状に配列した複数の画素４１０を有する。また表示装置４００は、回路ＧＤと、回路ＳＤを有する。また、方向Ｒに配列した複数の画素４１０、回路ＧＤと電気的に接続する複数の配線ＧＤ１、複数の配線ＧＤ２、複数の配線ＡＮＯ、及び複数の配線ＣＳＣＯＭを有する。また、方向Ｃに配列した複数の画素４１０、回路ＳＤと電気的に接続する複数の配線Ｓ１、及び複数の配線Ｓ２を有する。

なお、ここでは簡単のために回路ＧＤと回路ＳＤを１つずつ有する構成を示したが、液晶素子を駆動する回路ＧＤ及び回路ＳＤと、発光素子を駆動する回路ＧＤ及び回路ＳＤとを、別々に設けてもよい。

画素４１０は、反射型の液晶素子と、発光素子を有する。画素４１０において、液晶素子と発光素子とは、互いに重なる部分を有する。

図２５（Ｂ１）は、画素４１０が有する導電層５７１ｂの構成例を示す。導電層５７１ｂは、画素４１０における液晶素子の反射電極として機能する。また導電層５７１ｂには、開口４５１が設けられている。

図２５（Ｂ１）には、導電層５７１ｂと重なる領域に位置する発光素子３６０を破線で示している。発光素子３６０は、導電層５７１ｂが有する開口４５１と重ねて配置されている。これにより、発光素子３６０が発する光は、開口４５１を介して表示面側に射出される。

図２５（Ｂ１）では、方向Ｒに隣接する画素４１０が異なる色に対応する画素である。このとき、図２５（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口４５１が一列に配列されないように、導電層５７１ｂの異なる位置に設けられていることが好ましい。これにより、２つの発光素子３６０を離すことが可能で、発光素子３６０が発する光が隣接する画素４１０が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子３６０を離して配置することができるため、発光素子３６０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。

また、図２５（Ｂ２）に示すような配列としてもよい。

非開口部の総面積に対する開口４５１の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口４５１の総面積の比の値が小さすぎると、発光素子３６０を用いた表示が暗くなってしまう。

また、反射電極として機能する導電層５７１ｂに設ける開口４５１の面積が小さすぎると、発光素子３６０が射出する光から取り出せる光の効率が低下してしまう。

開口４５１の形状は、例えば多角形、四角形、楕円形、円形又は十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口４５１を隣接する画素に寄せて配置してもよい。好ましくは、開口４５１を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。

［回路構成例］
図２６は、画素４１０の構成例を示す回路図である。図２６では、隣接する２つの画素４１０を示している。

画素４１０は、スイッチＳＷ１、容量素子Ｃ１、液晶素子３４０、スイッチＳＷ２、トランジスタＭ、容量素子Ｃ２、及び発光素子３６０等を有する。また、画素４１０には、配線ＧＤ１、配線ＧＤ３、配線ＡＮＯ、配線ＣＳＣＯＭ、配線Ｓ１、及び配線Ｓ２が電気的に接続されている。また、図２６では、液晶素子３４０と電気的に接続する配線ＶＣＯＭ１、及び発光素子３６０と電気的に接続する配線ＶＣＯＭ２を示している。

図２６では、スイッチＳＷ１及びスイッチＳＷ２に、トランジスタを用いた場合の例を示している。

スイッチＳＷ１は、ゲートが配線ＧＤ３と接続され、ソース又はドレインの一方が配線Ｓ１と接続され、ソース又はドレインの他方が容量素子Ｃ１の一方の電極、及び液晶素子３４０の一方の電極と接続されている。容量素子Ｃ１は、他方の電極が配線ＣＳＣＯＭと接続されている。液晶素子３４０は、他方の電極が配線ＶＣＯＭ１と接続されている。

また、スイッチＳＷ２は、ゲートが配線ＧＤ１と接続され、ソース又はドレインの一方が配線Ｓ２と接続され、ソース又はドレインの他方が、容量素子Ｃ２の一方の電極、トランジスタＭのゲートと接続されている。容量素子Ｃ２は、他方の電極が配線ＣＳＣＯＭと接続されている。トランジスタＭは、ソース又はドレインの他方が発光素子３６０の一方の電極と接続されている。発光素子３６０は、他方の電極が配線ＶＣＯＭ２と接続されている。

図２６では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。

配線ＧＤ３には、スイッチＳＷ１を導通状態又は非導通状態に制御する信号を与えることができる。配線ＶＣＯＭ１には、所定の電位を与えることができる。配線Ｓ１には、液晶素子３４０が有する液晶の配向状態を制御する信号を与えることができる。配線ＣＳＣＯＭには、所定の電位を与えることができる。

配線ＧＤ１には、スイッチＳＷ２を導通状態又は非導通状態に制御する信号を与えることができる。配線ＶＣＯＭ２及び配線ＡＮＯには、発光素子３６０が発光する電位差が生じる電位をそれぞれ与えることができる。配線Ｓ２には、トランジスタＭの導通状態を制御する信号を与えることができる。

図２６に示す画素４１０は、例えば、反射モードの表示を行う場合には、配線ＧＤ３及び配線Ｓ１に与える信号により駆動し、液晶素子３４０による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線ＧＤ１及び配線Ｓ２に与える信号により駆動し、発光素子３６０を発光させて表示することができる。また、両方のモードで駆動する場合には、配線ＧＤ１、配線ＧＤ３、配線Ｓ１及び配線Ｓ２のそれぞれに与える信号により駆動することができる。

なお、図２７では一つの画素４１０に、一つの液晶素子３４０と一つの発光素子３６０とを有する例を示したが、これに限られない。図２７（Ａ）は、一つの画素４１０に一つの液晶素子３４０と４つの発光素子３６０（発光素子３６０ｒ、３６０ｇ、３６０ｂ、３６０ｗ）を有する例を示している。

図２７（Ａ）では図２６の例に加えて、画素４１０に配線ＧＤ４及び配線Ｓ３が接続されている。

図２７（Ａ）に示す例では、例えば４つの発光素子３６０を、それぞれ赤色（ＲＬ）、緑色（ＧＬ）、青色（ＢＬ）、及び白色（ＷＬ）を呈する発光素子を用いることができる。また液晶素子３４０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。

また、図２７（Ｂ）には、画素４１０の構成例を示している。画素４１０は、電極３１１が有する開口部と重なる発光素子３６０ｗと、電極３１１の周囲に配置された発光素子３６０ｒ、発光素子３６０ｇ、及び発光素子３６０ｂとを有する。発光素子３６０ｒ、発光素子３６０ｇ、及び発光素子３６０ｂは、発光面積がほぼ同等であることが好ましい。

［表示ユニットの構成例］
図２８は、本発明の一態様の表示ユニット３００の斜視概略図である。表示ユニット３００は、基板３５１と基板３６１とが貼り合わされた構成を有する。図２８では、基板３６１を破線で明示している。

表示ユニット３００は、表示部３６２、回路３６４、配線３６５等を有する。基板３５１には、例えば回路３６４、配線３６５、及び画素電極として機能する導電層５７１ｂ等が設けられる。また図２８では基板３５１上にＩＣ３７３とＦＰＣ３７２が実装されている例を示している。そのため、図２８に示す構成は、表示ユニット３００とＦＰＣ３７２及びＩＣ３７３を有する表示モジュールということもできる。

回路３６４は、例えば走査線駆動回路として機能する回路を用いることができる。

配線３６５は、表示部や回路３６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ３７２を介して外部、又はＩＣ３７３から配線３６５に入力される。

また、図２８では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板３５１にＩＣ３７３が設けられている例を示している。ＩＣ３７３は、例えば走査線駆動回路、又は配線駆動回路などとしての機能を有するＩＣを適用できる。なお表示ユニット３００が走査線駆動回路及び配線駆動回路として機能する回路を備える場合や、走査線駆動回路や配線駆動回路として機能する回路を外部に設け、ＦＰＣ３７２を介して表示ユニット３００を駆動するための信号を入力する場合などでは、ＩＣ３７３を設けない構成としてもよい。また、ＩＣ３７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰＣ３７２に実装してもよい。

図２８には、表示部３６２の一部の拡大図を示している。表示部３６２には、複数の表示素子が有する導電層５７１ｂがマトリクス状に配置されている。導電層５７１ｂは、可視光を反射する機能を有し、後述する液晶素子３４０の反射電極として機能する。

また、図２８に示すように、導電層５７１ｂは開口を有する。さらに導電層５７１ｂよりも基板３５１側に、発光素子３６０を有する。発光素子３６０からの光は、導電層５７１ｂの開口を介して基板３６１側に射出される。

また、基板３６１上には入力装置３６６を設けることができる。例えば、シート状の静電容量方式のタッチセンサを表示部３６２に重ねて設ける構成とすればよい。又は、基板３６１と基板３５１との間にタッチセンサを設けてもよい。基板３６１と基板３５１との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。

［断面構成例］
図２９に、図２８で例示した表示ユニットの、ＦＰＣ３７２を含む領域の一部、回路３６４を含む領域の一部及び表示部３６２を含む領域の一部をそれぞれ切断したときの断面の一例を示す。なお、図２９においてはボトムゲート型のトランジスタを用いたが、トップゲート型のトランジスタを用いてもよい。

表示ユニットは、基板３５１と基板３６１の間に、絶縁層２２０を有する。また基板３５１と絶縁層２２０の間に、発光素子３６０、トランジスタ３０１、トランジスタ３０５、トランジスタ３０６６、着色層１３４等を有する。また絶縁層２２０と基板３６１の間に、液晶素子３４０、着色層１３５等を有する。また基板３６１と絶縁層２２０は接着層３４３を介して接着され、基板３５１と絶縁層２２０は接着層１４２を介して接着されている。

トランジスタ３０６は、液晶素子３４０と電気的に接続し、トランジスタ３０５は、発光素子３６０と電気的に接続する。トランジスタ３０５とトランジスタ３０６は、いずれも絶縁層２２０の基板３５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。

基板３６１には、着色層１３５、遮光層１３６、絶縁層３２５、及び液晶素子３４０の共通電極として機能する導電層５７３、配向膜１３３ｂ、絶縁層３１７等が設けられている。絶縁層３１７は、液晶素子３４０のセルギャップを保持するためのスペーサとして機能する。

絶縁層２２０の基板３５１側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、及び絶縁層２１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１５が設けられている。絶縁層２１４及び絶縁層２１５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、又は２層であってもよい。また平坦化層として機能する絶縁層２１４は、不要であれば設けなくてもよい。

また、トランジスタ３０１、トランジスタ３０５、及びトランジスタ３０６は、一部がゲートとして機能する導電層２２１、一部がソース又はドレインとして機能する導電層２２２、半導体層３３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。

液晶素子３４０は反射型の液晶素子である。液晶素子３４０は、導電層３７０、液晶３１２、導電層５７３が積層された積層構造を有する。また、導電層３７０の基板３５１側に接して、可視光を反射する導電層５７１ｂが設けられている。導電層５７１ｂは開口２５１を有する。また、導電層３７０及び導電層５７３は可視光を透過する材料を含む。また、液晶３１２と導電層３７０の間に配向膜１３３ａが設けられ、液晶３１２と導電層５７３の間に配向膜１３３ｂが設けられている。

基板３６１の外側の面には、光拡散板１２９及び偏光板２４０を配置する。偏光板２４０としては直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、外光反射を抑制するために光拡散板１２９が設けられる。また、偏光板の種類に応じて、液晶素子３４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。

液晶素子３４０において、導電層５７１ｂは可視光を反射する機能を有し、導電層５７３は可視光を透過する機能を有する。基板３６１側から入射した光は、偏光板２４０により偏光され、導電層５７３、液晶３１２を透過し、導電層５７１ｂで反射する。そして、液晶３１２及び導電層５７３を再度透過して、偏光板２４０に達する。このとき、導電層５７１ｂと導電層５７３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板２４０を介して射出される光の強度を制御することができる。また光は着色層１３５によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。

発光素子３６０は、ボトムエミッション型の発光素子である。発光素子３６０は、絶縁層２２０側から導電層２９１、ＥＬ層１９２、及び導電層１９３ｂの順に積層された積層構造を有する。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層１９３ｂは可視光を反射する材料を含み、導電層２９１及び導電層１９３ａは可視光を透過する材料を含む。発光素子３６０が発する光は、着色層１３４、絶縁層２２０、開口２５１、導電層５７３等を介して、基板３６１側に射出される。

ここで、図２９に示すように、開口２５１には可視光を透過する導電層３７０が設けられていることが好ましい。これにより、開口２５１と重なる領域においてもそれ以外の領域と同様に液晶３１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。

導電層２９１の端部を覆う絶縁層２１６上には、絶縁層２１７が設けられている。絶縁層２１７は、絶縁層２２０と基板３５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層１９２や導電層１９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制するための機能を有していてもよい。なお、絶縁層２１７は不要であれば設けなくてもよい。

トランジスタ３０５のソース又はドレインの一方は、導電層２２４を介して発光素子３６０の導電層２９１と電気的に接続されている。

トランジスタ３０６のソース又はドレインの一方は、接続部３０７を介して導電層５７１ｂと電気的に接続されている。導電層５７１ｂと導電層３７０は接して設けられ、これらは電気的に接続されている。ここで、接続部３０７は、絶縁層２２０に設けられた開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。

基板３５１と基板３６１が重ならない領域には、接続部３０４が設けられている。接続部３０４は、接続層２４２を介してＦＰＣ３７２と電気的に接続されている。接続部３０４は接続部３０７と同様の構成を有している。接続部３０４の上面は、導電層３７０と同一の導電膜を加工して得られた導電層が露出している。これにより、接続部３０４とＦＰＣ３７２とを接続層２４２を介して電気的に接続することができる。

接着層３４３が設けられる一部の領域には、接続部２５２が設けられている。接続部２５２において、導電層３７０と同一の導電膜を加工して得られた導電層と、導電層５７３の一部が、接続体２４３により電気的に接続されている。したがって、基板３６１側に形成された導電層５７３に、基板３５１側に接続されたＦＰＣ３７２から入力される信号又は電位を、接続部２５２を介して供給することができる。

接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂又はシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体２４３として、弾性変形、又は塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体２４３は、図２９に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。

接続体２４３は、接着層３４３に覆われるように配置することが好ましい。例えば、硬化前の接着層３４３に接続体２４３を分散させておけばよい。

図２９では、回路３６４の例としてトランジスタ３０１が設けられている例を示している。

図２９では、トランジスタ３０１及びトランジスタ３０５の例として、チャネルが形成される半導体層３３１を２つのゲートで挟持する構成が適用されている。一方のゲートは導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層３３１と重なる導電層２２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示ユニットを大型化、又は高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。

なお、回路３６４が有するトランジスタと、表示部３６２が有するトランジスタは、同じ構造であってもよい。また回路３６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。

各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２又は絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示ユニットを実現できる。

基板３６１側において、着色層１３５、遮光層１３６を覆って絶縁層３２５が設けられている。絶縁層３２５は、平坦化層としての機能を有していてもよい。絶縁層３２５により、導電層５７３の表面を概略平坦にできるため、液晶３１２の配向状態を均一にできる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態６）
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、及びスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。また、ＯＳ ＦＥＴと記載する場合においては、金属酸化物又は酸化物半導体を有するトランジスタと換言することができる。

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、及びＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、又は材料の構成の一例を表す。

また、本明細書等において、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。

また、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。

すなわち、ＣＡＣ−ＯＳ又はＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、又は金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。

＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ−ＯＳの構成について説明する。

ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれていてもよい。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯ_Ｘ１（Ｘ１は０よりも大きい実数）とする。）、又はインジウム亜鉛酸化物（以下、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯ_Ｘ３（Ｘ３は０よりも大きい実数）とする。）、又はガリウム亜鉛酸化物（以下、Ｇａ_Ｘ４Ｚｎ_Ｙ４Ｏ_Ｚ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯ_Ｘ１、又はＩｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。

つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ_３（ＺｎＯ）_ｍ１（ｍ１は自然数）、又はＩｎ_{（１＋ｘ０）}Ｇａ_{（１−ｘ０）}Ｏ_３（ＺｎＯ）_ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。

上記結晶性の化合物は、単結晶構造、多結晶構造、又はＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。

なお、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とは、明確な境界が観察できない場合がある。

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウムなどから選ばれた一種、又は複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。

ＣＡＣ−ＯＳは、例えば基板を加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つ又は複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法の一つであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯ_Ｘ３が主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯ_Ｘ３などが主成分である領域と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。

ここで、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域は、ＧａＯ_Ｘ３などが主成分である領域と比較して、導電性が高い領域である。つまり、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。

一方、ＧａＯ_Ｘ３などが主成分である領域は、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯ_Ｘ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。

したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯ_Ｘ３などに起因する絶縁性と、Ｉｎ_Ｘ２Ｚｎ_Ｙ２Ｏ_Ｚ２、又はＩｎＯ_Ｘ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉ_ｏｎ）、及び高い電界効果移動度（μ）を実現することができる。

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、ディスプレイをはじめとする様々な半導体装置に最適である。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態７）
本実施の形態では、本発明の一態様の電子機器について、図面を参照して説明する。

以下で例示する電子機器は、表示部に本発明の一態様の表示装置を備えるものである。したがって、高い解像度が実現された電子機器である。また高い解像度と、大きな画面が両立された電子機器とすることができる。

本発明の一態様の電子機器の表示部には、例えばフルハイビジョン、４Ｋ２Ｋ、８Ｋ４Ｋ、１６Ｋ８Ｋ、又はそれ以上の解像度を有する映像を表示させることができる。また、表示部の画面サイズとしては、対角２０インチ以上、又は対角３０インチ以上、又は対角５０インチ以上、対角６０インチ以上、又は対角７０インチ以上とすることもできる。

電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。

本発明の一態様の電子機器又は照明装置は、家屋もしくはビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことができる。

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）を有していてもよい。

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラム又はデータを読み出す機能等を有することができる。

図３０（Ａ）にテレビジョン装置の一例を示す。テレビジョン装置７１００は、筐体７１０１に表示部７０００が組み込まれている。ここでは、スタンド７１０３により筐体７１０１を支持した構成を示している。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図３０（Ａ）に示すテレビジョン装置７１００の操作は、筐体７１０１が備える操作スイッチや、別体のリモコン操作機７１１１により行うことができる。又は、表示部７０００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作してもよい。リモコン操作機７１１１は、当該リモコン操作機７１１１から出力する情報を表示する表示部を有していてもよい。リモコン操作機７１１１が備える操作キー又はタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示される映像を操作することができる。

なお、テレビジョン装置７１００は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

図３０（Ｂ）に、ノート型パーソナルコンピュータ７２００を示す。ノート型パーソナルコンピュータ７２００は、筐体７２１１、キーボード７２１２、ポインティングデバイス７２１３、外部接続ポート７２１４等を有する。筐体７２１１に、表示部７０００が組み込まれている。

表示部７０００に、本発明の一態様の表示装置を適用することができる。

図３０（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）の一例を示す。

図３０（Ｃ）に示すデジタルサイネージ７３００は、筐体７３０１、表示部７０００、及びスピーカ７３０３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、又は操作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。

また、図３０（Ｄ）は円柱状の柱７４０１に取り付けられたデジタルサイネージ７４００である。デジタルサイネージ７４００は、柱７４０１の曲面に沿って設けられた表示部７０００を有する。

図３０（Ｃ）、（Ｄ）において、表示部７０００に、本発明の一態様の表示装置を適用することができる。

表示部７０００が広いほど、一度に提供できる情報量を増やすことができる。また、表示部７０００が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。また表示部７０００は、タッチパネルを備えていることが好ましい。利用者は、表示部７０００の一部をタッチ操作することで、表示部７０００の一部に表示領域７００１を用いて利用者に詳細な情報を提供することができる。

表示部７０００にタッチパネルを適用することで、表示部７０００に画像又は動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

また、図３０（Ｃ）、（Ｄ）に示すように、デジタルサイネージ７３００又はデジタルサイネージ７４００は、ユーザが所持するスマートフォン等の情報端末機７３１１又は情報端末機７４１１と無線通信により連携可能であることが好ましい。例えば、表示部７０００に表示される広告の情報を、情報端末機７３１１又は情報端末機７４１１の画面に表示させることができる。また、情報端末機７３１１又は情報端末機７４１１を操作することで、表示部７０００の表示を切り替えることができる。

また、デジタルサイネージ７３００又はデジタルサイネージ７４００に、情報端末機７３１１又は情報端末機７４１１の画面を操作手段（コントローラ、もしくはタッチパネル）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。

図３０（Ｅ）は、携帯情報端末７５００の斜視図である。携帯情報端末は、例えば、電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることができる。本実施の形態で例示する携帯情報端末は、例えば、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。

携帯情報端末７５００は、文字及び画像情報等をその複数の面に表示することができる。例えば、図３０（Ｅ）に示すように、３つの操作キー７５０２を一の面に表示し、矩形で示す情報７５０３を他の面に表示することができる。操作キー７５０２は、表示部７０００に表示され、タッチパネルを介して操作されてもよい。図３０（Ｅ）は、携帯情報端末の横側に情報が表示される例を示す。また、携帯情報端末の３面以上に情報を表示してもよい。

なお、情報の例としては、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知、電子メール又は電話などの着信を知らせる表示、電子メールなどの題名もしくは送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。又は、情報が表示されている位置に、情報の代わりに、操作キー、アイコンなどを表示してもよい。

図３０（Ｆ）はタブレット型のパーソナルコンピュータであり、筐体７６０１、筐体７６０２、本発明の一態様に係る表示部７０００、光センサ７６０４、光センサ７６０５、スイッチ７６０６等を有する。表示部７０００は、筐体７６０１及び筐体７６０２によって支持されている。そして、表示部７０００は可撓性を有する基板を用いて形成されているため形状をフレキシブルに曲げることができる機能を有する。

筐体７６０１と筐体７６０２の間の角度をヒンジ７６０７及び７６０８において変更することで、筐体７６０１と筐体７６０２が重なるように、表示部７０００を折りたたむことができる。図示してはいないが、開閉センサを内蔵させ、上記角度の変化を表示装置７６０３において使用条件の情報として用いても良い。タブレット型のパーソナルコンピュータに本発明の一態様に係る表示部７０００を用いることで、使用環境における外光の強度に左右されずに、表示部７０００に表示品質の高い画像を表示することができ、消費電力も抑えることができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

１０ 画素
３０ ラッチ回路
３１ ＭＵＸ
３１ａ 画素アレイ
３１ｂ 画素アレイ
３１ｃ 画素アレイ
３１ｄ 画素アレイ
３２ ソースドライバ
３２ａ ソースドライバ
３２ｂ ソースドライバ
３４ａ ゲートドライバ
３４ｂ ゲートドライバ
３６ 画素
４０ セレクタ
４１ フリップフロップ回路
４２ 保持回路
４３ メモリ回路
４４ メモリ回路
４５ セレクタ
４６ フリップフロップ回路
４７ 保持回路
４８ メモリ回路
４９ メモリ回路
７０ 表示領域
７５ 画素ユニット
７６ 画素
７６Ｂ 表示素子
７６Ｇ 表示素子
７６Ｒ 表示素子
７７ 画素
７７Ｂ 表示素子
７７Ｇ 表示素子
７７Ｒ 表示素子
７９ 光
９０ 表示ユニット
９１ 画素アレイ
１００ 表示装置
１１０ 表示ユニット
１１１ 画素アレイ
１１３ ゲートドライバ
１１５ コントローラＩＣ
１１７ コントローラＩＣ
１２０ タッチセンサユニット
１２１ センサアレイ
１２５ 周辺回路
１２６ ＴＳドライバ
１２７ センス回路
１２９ 光拡散板
１３３ａ 配向膜
１３３ｂ 配向膜
１３４ 着色層
１３５ 着色層
１３６ 遮光層
１４０ ホスト
１４２ 接着層
１４３ 光センサ
１４４ 開閉センサ
１４５ 外光
１５０ インターフェース
１５１ フレームメモリ
１５２ デコーダ
１５３ センサコントローラ
１５４ コントローラ
１５５ クロック生成回路
１５７ 検出回路
１５９ ヒストグラム生成回路
１６０ 画像処理部
１６１ ガンマ補正回路
１６２ 調光調色回路
１６４ ＥＬ補正回路
１６５ 補正回路
１７０ メモリ
１７３ タイミングコントローラ
１７５ レジスタ
１８０ ソースドライバ
１８４ タッチセンサコントローラ
１８６ ソースドライバＩＣ
１９０ 領域
１９１ 領域
１９２ ＥＬ層
１９３ａ 導電層
１９３ｂ 導電層
２０２ 制御部
２０３ セルアレイ
２０４ センスアンプ回路
２０５ ドライバ
２０６ メインアンプ
２０７ 入出力回路
２０８ 周辺回路
２０９ メモリセル
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２１６ 絶縁層
２１７ 絶縁層
２２０ 絶縁層
２２１ 導電層
２２２ 導電層
２２３ 導電層
２２４ 導電層
２３０ レジスタ部
２３１ スキャンチェーンレジスタ部
２３２ スキャンチェーンレジスタ部
２３５ レジスタ
２３６ レジスタ
２３７ レジスタ
２４０ 偏光板
２４２ 接続層
２４３ 接続体
２５１ 開口
２５２ 接続部
２９１ 導電層
３００ 表示ユニット
３０１ トランジスタ
３０５ トランジスタ
３０６ トランジスタ
３０４ 接続部
３０７ 接続部
３１１ 電極
３１２ 液晶
３１７ 絶縁層
３２５ 絶縁層
３３１ 半導体層
３４０ 液晶素子
３４３ 接着層
３５１ 基板
３６０ 発光素子
３６０ｂ 発光素子
３６０ｇ 発光素子
３６０ｒ 発光素子
３６０ｗ 発光素子
３６１ 基板
３６２ 表示部
３６４ 回路
３６５ 配線
３６６ 入力装置
３７０ 導電層
３７２ ＦＰＣ
３７３ ＩＣ
４００ 表示装置
４１０ 画素
４５１ 開口
５１０ 電極
５１１ 電極
５１２ 半導体層
５１６ 電極
５１７ 電極
５７１ｂ 導電層
５７３ 導電層
８１２ 移動機構
８１３ 移動機構
８１５ ステージ
８１６ ボールネジ機構
８２０ レーザ発振器
８２１ 光学系ユニット
８２２ ミラー
８２３ マイクロレンズアレイ
８２４ マスク
８２５ レーザ光
８２６ レーザ光
８２７ レーザビーム
８３０ 基板
８４０ 非晶質シリコン層
８４１ 多結晶シリコン層
９９１ うさぎ
９９２ 女性
１１０１ ディスプレイコントローラ
３０６６ トランジスタ
３１２５ 発光素子
３２３２ トランジスタ
３２３３ 容量素子
３４３１ トランジスタ
３４３２ 液晶素子
３４３５ ノード
３４３６ ノード
３４３７ ノード
４００１ 基板
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１４ 配線
４０１５ 電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２１ 電極
４０３０ 電極層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４１０２ 絶縁層
４１０３ 絶縁層
４１１０ 絶縁層
４１１１ 絶縁層
４１１２ 絶縁層
４５１０ 隔壁
４５１１ 発光層
４５１４ 充填材
７０００ 表示部
７００１ 表示領域
７１００ テレビジョン装置
７１０１ 筐体
７１０３ スタンド
７１１１ リモコン操作機
７２００ ノート型パーソナルコンピュータ
７２１１ 筐体
７２１２ キーボード
７２１３ ポインティングデバイス
７２１４ 外部接続ポート
７３００ デジタルサイネージ
７３０１ 筐体
７３０３ スピーカ
７３１１ 情報端末機
７４００ デジタルサイネージ
７４０１ 柱
７４１１ 情報端末機
７５００ 携帯情報端末
７５０２ 操作キー
７５０３ 情報
７６０１ 筐体
７６０２ 筐体
７６０３ 表示装置
７６０４ 光センサ
７６０５ 光センサ
７６０６ スイッチ
７６０７ ヒンジ

Claims (11)

1. コントローラと、
   スキャンチェーンレジスタと、
   フレームメモリと、
   画像処理部と、を有し、
   前記フレームメモリは、画像データを格納する機能を有し、
   前記画像データは、各々の画素の輝度データを有し、
   前記画像処理部は、前記画像データを処理することにより、前記画像データにおける輝度の最大値の０．９倍より高い輝度を有する画素数を、画像処理後に減少させる機能を有し、
   前記スキャンチェーンレジスタは、前記画像処理部が処理を行うためのパラメータを格納する機能を有し、
   前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を有し、
   前記スキャンチェーンレジスタは、電源供給が遮断されている状態で、前記パラメータを保持する機能を有し、
   前記スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、
   前記コントローラは、前記スキャンチェーンレジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有する、表示装置。
2. コントローラと、
   スキャンチェーンレジスタと、
   フレームメモリと、
   画像処理部と、を有し、
   前記フレームメモリは、画像データを格納する機能を有し、
   前記画像データは、各々の画素の輝度データを有し、
   前記画像処理部は、前記画像データを処理することにより、前記画像データにおいて輝度の最大値の０．１倍より低い輝度を有する画素数を、画像処理後に増加させる機能を有し、
   前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を有し、
   前記スキャンチェーンレジスタは、電源供給が遮断されている状態で、前記パラメータを保持する機能を有し、
   前記スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、
   前記コントローラは、前記スキャンチェーンレジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有する、表示装置。
3. コントローラと、
   スキャンチェーンレジスタと、
   フレームメモリと、
   画像処理部と、を有し、
   前記フレームメモリは、画像データを格納する機能を有し、
   前記画像データは、各々の画素の輝度データを有し、
   前記スキャンチェーンレジスタは、前記画像データが有する輝度データと、前記輝度データの変換後の輝度データと、を対応づけたテーブルデータを有し、
   前記画像処理部に入力された前記画像データは、前記テーブルデータに基づき変換された後に画像処理部より出力され、
   前記スキャンチェーンレジスタは、前記画像処理部が処理を行うためのパラメータを格納する機能を有し、
   前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を有し、
   前記スキャンチェーンレジスタは、電源供給が遮断されている状態で、前記パラメータを保持する機能を有し、
   前記スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、
   前記コントローラは、前記スキャンチェーンレジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有する、表示装置。
4. 請求項１乃至請求項３において、
   ヒストグラム検出回路を有し、
   前記ヒストグラム検出回路は、画像データが有する輝度データのヒストグラムを作成する機能を有する、表示装置。
5. コントローラと、
   スキャンチェーンレジスタと、
   フレームメモリと、
   画像処理部と、を有し、
   前記フレームメモリは、画像データを格納する機能を有し、
   前記画像データは、各々の画素の輝度データを有し、
   前記画像処理部は、前記画像データを処理することにより、前記画像データが有する輝度の最大値を、画像処理後に高くする機能を有し、
   前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を有し、
   前記スキャンチェーンレジスタは、電源供給が遮断されている状態で、前記パラメータを保持する機能を有し、
   前記スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、
   前記第１コントローラは、前記スキャンチェーンレジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有する、表示装置。
6. コントローラと、
   スキャンチェーンレジスタと、
   フレームメモリと、
   画像処理部と、を有し、
   前記フレームメモリは、画像データを格納する機能を有し、
   前記画像データは、各々の画素の輝度データを有し、
   前記画像処理部は、前記画像データを処理することにより、前記画像データの階調を増加させる機能を有し、
   前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を有し、
   前記スキャンチェーンレジスタは、電源供給が遮断されている状態で、前記パラメータを保持する機能を有し、
   前記スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、
   前記第１コントローラは、前記スキャンチェーンレジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有する、表示装置。
7. コントローラと、
   レジスタと、
   フレームメモリと、
   画像処理部と、を有し、
   前記画像処理部は、検出回路を有し、
   前記レジスタは、スキャンチェーンレジスタと、揮発性のレジスタと、を有し、
   前記画像データは、各々の画素の輝度データを有し、
   前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を有し、
   前記スキャンチェーンレジスタは、電源供給が遮断されている状態で、前記パラメータを保持する機能を有し、
   前記スキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、
   前記コントローラは、前記スキャンチェーンレジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有し、
   前記フレームメモリに前記画像データを格納する第１のステップと、
   検出回路により、前記フレームメモリに格納された前記画像データから第１の特徴を有する第１の領域を抽出する第２のステップと、
   抽出された前記第１の特徴に応じた第１のパラメータを前記スキャンチェーンレジスタに格納する第３のステップと、
   前記スキャンチェーンレジスタに格納された前記第１のパラメータを前記揮発性のレジスタにロードし、前記第１のパラメータを用いて画像処理を前記第１の領域に対して行う第４のステップと、
   を有する、表示装置の動作方法。
8. 請求項７において、
   前記第１の特徴は、白とび画素を有することである表示装置の動作方法。
9. 請求項７において、
   前記第１の特徴は、黒つぶれ画素を有することである半導体装置の動作方法。
10. 請求項７において、
    前記第１の特徴は、パターン認識により認識された物体を有することである表示装置の動作方法。
11. コントローラと、
    レジスタと、
    フレームメモリと、
    画像処理部と、を有し、
    前記画像処理部は、検出回路を有し、
    前記レジスタは、第１のスキャンチェーンレジスタと、第２のスキャンチェーンレジスタと、揮発性のレジスタと、を有し、
    前記画像データは、各々の画素の輝度データを有し、
    前記フレームメモリは、前記フレームメモリへの電源供給が遮断されている状態で、前記画像データを保持する機能を有し、
    前記第１のスキャンチェーンレジスタおよび前記第２のスキャンチェーンレジスタは、電源供給が遮断されている状態で、前記パラメータを保持する機能を有し、
    前記第１のスキャンチェーンレジスタおよび前記第２のスキャンチェーンレジスタを構成するトランジスタは、チャネル形成領域に酸化物半導体を有し、
    前記コントローラは、前記第１のスキャンチェーンレジスタ、前記第２のスキャンチェーンレジスタ、前記フレームメモリ、および前記画像処理部に対する電源供給を制御する機能を有し、
    前記フレームメモリに前記画像データを格納する第１のステップと、
    前記検出回路により、前記フレームメモリに格納された前記画像データから第１の特徴を有する第１の領域を抽出する第２のステップと、
    抽出された前記第１の特徴に応じた第１のパラメータを前記第１のスキャンチェーンレジスタに格納する第３のステップと、
    前記第１のスキャンチェーンレジスタに格納された前記第１のパラメータを前記揮発性のレジスタにロードし、前記第１のパラメータを用いて画像処理を前記第１の領域に対して行う第４のステップと、
    前記検出回路により、前記フレームメモリに格納された前記画像データから第２の特徴を有する第２の領域を抽出する第５のステップと、
    抽出された前記第２の特徴に応じた第２のパラメータを前記第２のスキャンチェーンレジスタに格納する第６のステップと、
    前記第２のスキャンチェーンレジスタに格納された前記第２のパラメータを前記揮発性のレジスタにロードし、前記第２のパラメータを用いて画像処理を前記第２の領域に対して行う第７のステップと、
    を有する、表示装置の動作方法。

Images