KR20230146572A - 전자 기기 - Google Patents

전자 기기 Download PDF

Info

Publication number
KR20230146572A
KR20230146572A KR1020237030956A KR20237030956A KR20230146572A KR 20230146572 A KR20230146572 A KR 20230146572A KR 1020237030956 A KR1020237030956 A KR 1020237030956A KR 20237030956 A KR20237030956 A KR 20237030956A KR 20230146572 A KR20230146572 A KR 20230146572A
Authority
KR
South Korea
Prior art keywords
light
conductor
insulator
layer
oxide
Prior art date
Application number
KR1020237030956A
Other languages
English (en)
Inventor
타카유키 이케다
히사오 이케다
타츠야 오누키
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230146572A publication Critical patent/KR20230146572A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B3/00—Apparatus for testing the eyes; Instruments for examining the eyes
    • A61B3/10—Objective types, i.e. instruments for examining the eyes independent of the patients' perceptions or reactions
    • A61B3/12—Objective types, i.e. instruments for examining the eyes independent of the patients' perceptions or reactions for looking at the eye fundus, e.g. ophthalmoscopes
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B3/00—Apparatus for testing the eyes; Instruments for examining the eyes
    • A61B3/0016—Operational features thereof
    • A61B3/0041—Operational features thereof characterised by display arrangements
    • A61B3/005—Constructional features of the display
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B3/00—Apparatus for testing the eyes; Instruments for examining the eyes
    • A61B3/10—Objective types, i.e. instruments for examining the eyes independent of the patients' perceptions or reactions
    • A61B3/14—Arrangements specially adapted for eye photography
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/02—Viewing or reading apparatus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H10K59/95—Assemblies of multiple devices comprising at least one organic light-emitting element wherein all light-emitting elements are organic, e.g. assembled OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K65/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element and at least one organic radiation-sensitive element, e.g. organic opto-couplers
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B90/00—Instruments, implements or accessories specially adapted for surgery or diagnosis and not covered by any of the groups A61B1/00 - A61B50/00, e.g. for luxation treatment or for protecting wound edges
    • A61B90/50—Supports for surgical instruments, e.g. articulated arms
    • A61B2090/502—Headgear, e.g. helmet, spectacles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Public Health (AREA)
  • Molecular Biology (AREA)
  • Veterinary Medicine (AREA)
  • General Health & Medical Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • Surgery (AREA)
  • Biophysics (AREA)
  • Ophthalmology & Optometry (AREA)
  • Biomedical Technology (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Sustainable Development (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 형태는 신규 표시 장치 또는 표시 시스템을 제공하는 것을 목적 중 하나로 한다. 또한, 본 발명의 일 형태는 낮은 비용으로 제조할 수 있고, 사용자에게 다양한 기능을 제공할 수 있는 표시 장치 또는 표시 시스템을 제공하는 것을 목적 중 하나로 한다. 화소는 발광색이 서로 다른 발광 소자, 발광 소자(IR), 수광 소자(PS), 적외광 센서(IRS)를 가진다. 안저의 촬영은 적외광을 발하는 발광 소자를 광원으로 하여, 수광 소자(IRS)로 수행한다. 표시 패널의 기판은 미세 가공이 가능하고, 고집적화가 가능한 단결정 Si 기판을 사용하여 제작한다.

Description

전자 기기
반도체 장치 및 그 제작 방법에 관한 것이다. 본 발명의 일 형태는 특히 유기 일렉트로루미네선스(Electroluminescence, 이하 EL이라고도 기재함) 현상을 이용한 전자 기기 및 표시 시스템에 관한 것이다.
또한 본 명세서에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기 광학 장치, 반도체 회로, 및 전자 기기는 모두 반도체 장치이다.
텔레비전 수상기로 대표되는 대형 표시 장치부터 손목시계로 대표되는 소형 표시 장치까지 다양한 표시 장치가 시장에 보급되고 있다. 근년, 스마트폰으로 대표되는 휴대 전화, 태블릿형 정보 단말기, 노트북형 PC(퍼스널 컴퓨터)로 대표되는 정보 단말기가 널리 보급되고 있다. 또한, 머리 장착 방식 또는 안경 방식을 사용하는 표시 장치(특허문헌 1)도 개발되고 있다.
또한, EL 현상을 이용한 발광 소자가 알려져 있다. 이 발광 소자는 자발광형이기 때문에 콘트라스트가 높고 입력 신호에 대한 응답 속도가 빠르다. 그리고, 이 발광 소자를 응용한, 소비 전력이 절감되고 제조 공정이 쉬운 고정세(高精細)화 및 기판의 대형화에 대한 대응이 쉬운 표시 장치가 알려져 있다(특허문헌 2).
일본 공개특허공보 특개2016-110117호 일본 공개특허공보 특개2011-238908호
본 발명의 일 형태는 신규 표시 장치 또는 표시 시스템을 제공하는 것을 목적 중 하나로 한다. 또한, 본 발명의 일 형태는 낮은 비용으로 제조할 수 있고, 사용자에게 다양한 기능을 제공할 수 있는 표시 장치 또는 표시 시스템을 제공하는 것을 목적 중 하나로 한다. 또한, 본 발명의 일 형태는 사용자의 눈의 정보를 얻을 수 있는 표시 장치 또는 표시 시스템을 제공하는 것을 목적 중 하나로 한다.
본 명세서에서 개시(開示)하는 구성은 사용자의 머리에 장착되는 전자 기기이고, 동일한 기판 또는 동일한 기판 위에 트랜지스터와 발광 소자와 수광 소자를 가지는 표시 장치를 가지고, 표시 장치는 화상을 표시하는 기능과 사용자의 안저를 촬상하는 기능을 가지는 전자 기기이다.
상기 구성에 있어서 발광 소자는 가시광을 발하는 유기 발광 소자이다. 유기 발광 소자가 발하는 발광은 적색, 녹색, 청색, 또는 백색이다.
또한, 상기 구성에 있어서 발광 소자는 비가시광을 발하는 유기 발광 소자이다. 예를 들어 적외광을 발광하는 유기 발광 소자이다.
또한 상기 각 구성에 있어서, 트랜지스터의 반도체층에는 단결정 실리콘을 사용한다. 트랜지스터의 반도체층에 단결정 실리콘을 사용하는 경우에는 단결정 Si 기판을 사용하여 공지의 방법으로 n형 또는 p형의 불순물 원소를 도핑함으로써 저저항 영역을 형성한다.
또한 상기 각 구성에 있어서, 트랜지스터의 반도체층에는 산화물 반도체를 사용한다. 트랜지스터의 반도체층에 산화물 반도체를 사용하는 경우에는 기판 위에 스퍼터링법을 사용하여 성막한다.
또한, 상기 각 구성에 있어서 전자 기기는 발광 소자와 수광 소자를 가지고, 사용자의 눈을 촬상함으로써 안저 화상을 얻어 진단할 수 있다.
본 명세서에서 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 호칭하는 경우가 있다. 또한 본 명세서에서 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 호칭하는 경우가 있다.
또한, 본 명세서에서 각 색의 발광 디바이스(여기서는 청색(B), 녹색(G), 및 적색(R))의 발광층을 구분 형성하거나 개별 도포하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. 또한 본 명세서에서 백색광을 발할 수 있는 발광 디바이스를 백색 발광 디바이스라고 부르는 경우가 있다. 또한 백색 발광 디바이스는 착색층(예를 들어 컬러 필터)과 조합함으로써 풀 컬러 표시의 발광 장치를 실현할 수 있다.
또한 발광 디바이스는 싱글 구조와 탠덤 구조로 크게 나눌 수 있다. 싱글 구조의 디바이스는 한 쌍의 전극 사이에 하나의 발광 유닛을 가지고, 상기 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 2개 이상의 발광층의 각 발광이 보색 관계가 되는 발광층을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색 관계가 되도록 함으로써 발광 디바이스 전체로서 백색을 발광하는 구성을 얻을 수 있다. 또한 3개 이상의 발광층을 포함한 발광 디바이스의 경우도 마찬가지이다.
탠덤 구조의 디바이스는 한 쌍의 전극 사이에 2개 이상의 복수의 발광 유닛을 가지고, 각 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는 복수의 발광 유닛의 발광층으로부터의 광을 조합하여 백색 발광이 얻어지는 구성으로 하면 좋다. 또한 백색 발광이 얻어지는 구성은, 싱글 구조의 구성과 같다. 또한 탠덤 구조의 디바이스에서, 복수의 발광 유닛 사이에는 전하 발생층의 중간층이 제공되는 것이 바람직하다.
또한 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와 SBS 구조의 발광 디바이스를 비교한 경우, SBS 구조의 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮출 수 있다. 소비 전력을 낮게 하고자 하는 경우에 있어서는, SBS 구조의 발광 디바이스를 사용하는 것이 바람직하다. 한편 백색 발광 디바이스는 제조 프로세스가 SBS 구조의 발광 디바이스보다 간단하기 때문에 제조 비용을 낮게 하거나, 제조 수율을 높게 할 수 있어 바람직하다.
본 발명의 일 형태에 의하여 사용자의 눈의 정보를 정확하게 인식할 수 있는 전자 기기를 제공할 수 있다. 또는 본 발명의 일 형태에 의하여 신규 전자 기기를 제공할 수 있다.
도 1의 (A)는 본 발명의 일 형태를 도시한 표시 장치 및 눈의 단면 개념도이고, 도 1의 (B)는 망막 패턴을 도시한 모식도이고, 도 1의 (C)는 표시 패널의 사시도이다.
도 2의 (A)는 본 발명의 일 형태를 도시한 표시 패널의 사시도이고, 도 2의 (B) 및 (C)는 화소의 배치예를 도시한 상면 모식도이다.
도 3의 (A)는 본 발명의 일 형태를 도시한 단면 모식도이고, 도 3의 (B) 및 (C)는 전자 기기의 외관 모식도이다.
도 4의 (A), (B), 및 (C)는 본 발명의 일 형태를 도시한 표시 패널의 단면 모식도이다.
도 5의 (A), (B), 및 (C)는 본 발명의 일 형태를 도시한 표시 패널의 모식도이다.
도 6은 본 발명의 일 형태를 도시한 전자 기기의 사시도이다.
도 7의 (A)는 본 발명의 일 형태를 도시한 화소의 배치예를 도시한 상면도이고 도 7의 (B)는 표시 패널의 단면 모식도이다.
도 8은 본 발명의 일 형태를 도시한 상면 모식도이다.
도 9는 반도체 장치의 구성예를 도시한 단면도이다.
도 10은 반도체 장치의 구성예를 도시한 단면도이다.
도 11은 반도체 장치의 구성예를 도시한 단면도이다.
도 12는 반도체 장치의 구성예를 도시한 단면도이다.
도 13은 반도체 장치의 구성예를 도시한 단면도이다.
도 14는 반도체 장치의 구성예를 도시한 단면도이다.
도 15의 (A) 내지 (D)는 발광 소자의 구성예를 설명하는 도면이다.
도 16의 (A) 내지 (D)는 표시 장치의 구성예를 도시한 도면이다.
도 17의 (A) 내지 (D)는 표시 장치의 구성예를 도시한 도면이다.
도 18의 (A)는 트랜지스터의 구성예를 도시한 상면도이다. 도 18의 (B) 및 (C)는 트랜지스터의 구성예를 도시한 단면도이다.
도 19의 (A)는 IGZO의 결정 구조의 분류를 설명하는 도면이다. 도 19의 (B)는 CAAC-IGZO막의 XRD 스펙트럼을 설명하는 도면이다. 도 19의 (C)는 CAAC-IGZO막의 나노빔 전자 회절 패턴을 설명하는 도면이다.
이하에서는, 본 발명의 실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해된다. 또한 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것이 아니다.
또한, 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명하는 각 도면에 있어서, 각 구성의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 스케일에 반드시 한정되는 것은 아니다.
또한 본 명세서에서의 "제 1" 또는 "제 2"와 같은 서수사는 구성 요소의 혼동을 피하기 위하여 붙이는 것이며, 수적으로 한정하는 것이 아니다.
또한, 본 명세서에서, '위에', '아래에', '왼쪽에', '오른쪽에'와 같은 배치를 나타내는 말은 구성끼리의 위치 관계를 도면을 참조하여 설명하기 위하여 편의상 사용하고 있다. 또한 구성끼리의 위치 관계는 각 구성을 묘사하는 방향에 따라 적절히 변화된다. 따라서 명세서에서 설명된 말에 한정되지 않고, 상황에 따라 적절히 바꿔 말할 수 있다.
트랜지스터는 반도체 소자의 일종이며, 전류 또는 전압의 증폭, 도통 또는 비도통을 제어하는 스위칭 동작을 실현할 수 있다. 본 명세서에서의 트랜지스터는 IGFET(Insulated Gate Field Effect Transistor) 또는 박막 트랜지스터(TFT: Thin Film Transistor)를 포함한다.
또한, 본 명세서에 있어서, 트랜지스터가 가지는 소스와 드레인의 기능은, 트랜지스터의 극성 또는 회로 동작에서 전류의 방향이 변화되는 경우에는 바뀔 수 있다. 그러므로 소스 또는 드레인이라는 용어는 서로 바꿔 사용할 수 있는 것으로 한다.
또한 본 명세서에서 '전기적으로 접속'에는 직접 접속되는 경우와, '어떠한 전기적 작용을 가지는 것'을 통하여 접속되는 경우가 포함된다. 여기서 '어떠한 전기적 작용을 가지는 것'은 접속 대상 간에서의 전기 신호의 주고받음을 가능하게 하는 것이면 특별한 제한을 받지 않는다. 따라서 '전기적으로 접속된다'라고 표현되는 경우에도 실제의 회로에서는 물리적인 접속 부분이 없고, 배선이 연장되어 있을 뿐인 경우도 있다. 또한 '직접 접속'이라고 표현되는 경우에도, 상이한 도전체가 콘택트를 통하여 접속되는 경우가 포함된다. 또한 배선에는 상이한 도전체가 하나 이상의 같은 원소를 포함하는 경우와, 상이한 원소를 포함하는 경우가 있다.
또한 본 명세서에서 오프 전류란, 특별한 설명이 없는 한, 트랜지스터가 오프 상태(비도통 상태, 차단 상태라고도 함)일 때의 드레인 전류를 말한다. 오프 상태란, 특별한 설명이 없는 한, n채널형 트랜지스터에서는 게이트와 소스 사이의 전압 Vgs가 문턱 전압 Vth보다 낮은(p채널형 트랜지스터에서는 Vth보다 높은) 상태를 말한다.
또한 본 명세서에서 '전극' 또는 '배선'이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 '전극' 또는 '배선'이라는 용어는 복수의 '전극' 또는 '배선'이 일체가 되어 형성되어 있는 경우도 포함한다.
또한 본 명세서에서 '저항 소자'의 저항값이 배선의 길이에 따라 결정되는 경우가 있다. 또는 저항값은 배선에 사용되는 도전체와는 다른 저항률을 가지는 도전체와 접속함으로써 결정되는 경우가 있다. 또는 반도체에 불순물을 도핑함으로써 저항값이 결정되는 경우가 있다.
또한 본 명세서에서 전기 회로에서의 "단자"란, 전류 또는 전압의 입력 또는 출력, 신호의 수신 또는 송신이 수행되는 부분을 가리킨다. 따라서 배선 또는 전극의 일부가 단자로서 기능하는 경우가 있다.
본 명세서에서 금속 산화물(metal oxide)이란, 넓은 의미로의 금속의 산화물이다. 금속 산화물은 산화물 절연체, 산화물 도전체(투명 산화물 도전체를 포함함), 산화물 반도체(Oxide Semiconductor 또는 단순히 OS라고도 함)로 분류된다. 예를 들어 트랜지스터의 활성층에 금속 산화물을 사용한 경우, 상기 금속 산화물을 산화물 반도체라고 부르는 경우가 있다. 즉 OS FET라고 기재하는 경우에는, 금속 산화물 또는 산화물 반도체를 포함하는 트랜지스터로 바꿔 말할 수 있다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 전자 기기에 대하여 도면을 참조하여 설명한다.
도 1의 (A)는 표시 패널(280)과 사용자의 눈의 위치 관계를 도시한 모식도이다. 표시 패널(280)은 복수의 발광 소자와 복수의 수광 소자를 가진다. 표시 패널(280)의 발광 소자로부터의 발광(951)을 조사하고, 광학계(950)를 통하여 눈에 조사하여 반사된 광을 수광 소자로 수광하고, 눈의 주변, 눈의 표면, 또는 눈 내부(안저)를 촬상한다. 예를 들어, 도 1의 (A)에 도시한 표시 패널(280)은 발광 소자 및 수광 소자를 가지기 때문에 광학계(950)를 통하여 안저를 촬영하여 망막 패턴의 화상 데이터를 취득할 수 있다. 다만, 광학계(950)로 초점을 조절하면 그 외의 것은 촬상하기 어려워진다. 예를 들어 안저에 초점을 맞춘 경우에는 눈의 주변은 초점이 맞지 않기 때문에 거의 촬상할 수 없다.
사용자의 눈은 수정체(942), 망막(941), 시신경(943), 초자체(947), 맥락막(948), 및 각막으로 구성되어 있다. 또한, 각막과 수정체 사이에 동공이 있지만, 간략화를 위하여 각막 및 동공은 도시하지 않았다. 섬모체는 홍채에서 이어지는 조직이고, 섬모체에서 이어지는 조직이 맥락막(948)이다. 홍채와 동공의 역할은 카메라의 조리개와 같이 망막(941)에 조사되는 광을 조절하는 것이다. 망막(941)의 모양, 소위 망막 패턴은 기본적으로는 태어나서 죽을 때까지 변화하지 않는 것이 알려져 있고, 망막 패턴을 사용함으로써 개인 인증을 할 수 있다. 표시 패널(280)로 얻어지는 망막 패턴을 사용하여, 원격지에서도 눈의 진단을 수행할 수 있다.
도 1의 (B)에 얻어지는 오른쪽 눈의 망막 패턴의 일례를 나타내었다. 망막(941)에서는 시신경 유두(944), 정맥(945), 동맥(946), 황반, 또는 중심와를 관찰할 수 있다. 시신경 유두(944)는 시신경(943)과 망막(941)의 경계 부분을 가리키고, 시신경 유두(944)에서 정맥(945) 및 동맥(946)이 분기되도록 배치되어 있다. 또한, 안저란, 안구의 뒤쪽 부분을 가리키고 있으며, 망막(941), 초자체(947), 맥락막(948), 시신경 유두(944) 등의 총칭이다. 또한, 왼쪽 눈의 경우, 시신경 유두(944)는 망막 패턴의 왼쪽에 위치하고, 도 1의 (B)의 오른쪽 눈의 망막 패턴이 좌우 반전되어 있다.
표시 패널(280)의 수광 소자를 사용하여 안저의 망막 패턴을 취득하기 위해서는 동공을 열 필요가 있다. 동공을 열고 안저를 촬상하기 위하여 다음 순서로 표시를 바꾼다. 표시 패널(280)의 표시 화면을 서서히 어둡게 하여 사용자의 눈을 암순응시킨다. 16.7ms 이하의 짧은 시간 동안 표시 화면을 밝게 하여 촬상한다. 그 후, 표시 화면을 서서히 원래 밝기로 되돌린다.
또한, 표시 패널(280)을 사용하여, 사용자의 눈의 피로도를 검출할 수도 있다. 일정 기간 동안 표시 화면을 밝게 하여 촬상할 때, 사용자가 눈을 깜박이면 촬영할 수 없기 때문에 그 횟수, 타이밍, 또는 눈을 감는 시간을 검출함으로써, 빈도, 눈 깜박임의 간격, 또는 눈을 감는 시간으로부터 AI(Artificial Intelligence)를 이용한 시스템을 사용하여 눈의 피로도를 추정할 수도 있다.
또한, 표시 패널(280)의 표시 화면을 어둡게 하는 동안에 여러 번 촬상하여도 좋다. 여러 번 촬상함으로써 망막 혈관의 박동을 검출하고, 또한 사용자의 안정 상태 또는 긴장 상태의 판정을 AI를 이용한 시스템을 사용하여 수행할 수도 있다. 또한, 표시 패널(280)에 의하여 얻어지는 다양한 데이터를 사용하여 고혈압의 진단 또는 당뇨병의 진단도 AI를 이용한 시스템을 사용하여 수행할 수 있다. AI를 이용한 시스템을 사용하는 경우에는 표시 패널(280)에 제어 회로를 탑재한다. 제어 회로에는 CPU(Central Processor Unit) 또는 GPU(Graphics Processing Unit)를 사용한다. 또한, 제어 회로에는 CPU와 GPU를 하나로 통합한 칩을 APU(Accelerated Processing Unit)를 사용할 수도 있다. AI 시스템을 제공한 IC(추론 칩이라고도 함)를 사용하여도 좋다. AI 시스템을 제공한 IC는 뉴럴 네트워크 연산을 수행하는 회로(마이크로프로세서)라고 하는 경우도 있다.
또한, 표시 패널(280)의 표시 화면을 어둡게 하는 동안에 화면에 주목하기 쉬운 패턴을 표시 패널(280)의 표시 화면에 표시함으로써 안구의 방향을 제어하여도 좋다.
표시 패널(280)과 눈의 표면(예를 들어 각막)까지의 거리는 약 2cm 이하가 바람직하다. 이 위치 관계를 실현하기 위하여 초점 거리가 짧은 광학계(950)가 표시 패널(280)과 눈 사이에 배치된다.
광학계(950)에 의하여 화면을 10배로 확대하여 표시한 경우, 예를 들어 표시 패널(280)의 표시 화면 크기를 대각선 약 1인치의 크기로 한 경우에서는 센서 화소 피치가 약 10.4μm가 되지만, 망막의 정맥(945) 또는 동맥(946) 각각의 혈관 직경은 약 100μm보다 작고, 촬상할 수 있다.
도 1의 (C)는 표시 패널(280)의 사시도를 나타낸 것이다. 표시 패널(280)은 표시 장치(400C)와 FPC(290)를 가진다. 표시 패널(280)은 시스템 디스플레이라고 할 수도 있다.
표시 패널(280)은 기판(291) 및 기판(292)을 가진다. 표시 패널(280)은 화소부(284)를 가진다. 화소부(284)는 표시 패널(280)에서의 화상을 표시하는 영역이고, 후술하는 화소부(284)에 제공되는 각 화소로부터의 광을 시인(視認)할 수 있는 영역이다.
도 2의 (A)에 기판(291) 측의 구성을 모식적으로 나타낸 사시도를 나타내었다. 기판(291) 위에는 회로부(282)와, 회로부(282) 위의 화소 회로부(283)와, 화소 회로부(283) 위의 화소부(284)가 적층되어 있다. 또한 기판(291) 위에서 화소부(284)와 중첩되지 않은 부분에 FPC(290)와 접속하기 위한 단자부(285)가 제공되어 있다. 단자부(285)와 회로부(282)는 복수의 배선으로 구성되는 배선부(286)에 의하여 전기적으로 접속되어 있다.
화소부(284)는 주기적으로 배열된 복수의 화소(284a)를 가진다. 도 2의 (A)의 오른쪽에 하나의 화소(284a)의 확대도를 나타내었다. 화소(284a)는 발광색이 서로 다른 발광 소자(430a), 발광 소자(430b), 발광 소자(430c), 발광 소자(430IR), 수광 소자(430PS), 적외광 센서(430IRS)를 가진다. 발광 소자(430a), 발광 소자(430b), 발광 소자(430c)는 도 2의 (A)에 나타낸 바와 같이 스트라이프 배열로 배치하지만 특별히 한정되지 않는다. 또한, 도 2의 (B)에 화소(284a)의 배치의 일례를 나타내었다. 도 2의 (B)에서는 녹색(G)의 발광 소자, 청색(B)의 발광 소자, 적색(R)의 발광 소자, 발광 소자(4301R), 수광 소자(430PS), 적외광 센서(430IRS)가 각각 배치되어 있는 예를 나타내었다.
발광 소자(430a), 발광 소자(430b), 발광 소자(430c), 및 발광 소자(4301R)로서는, OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode)로 대표되는 EL 소자를 사용하는 것이 바람직하다. EL 소자가 가지는 발광 물질로서는, 형광을 발하는 물질(형광 재료), 인광을 발하는 물질(인광 재료), 무기 화합물(퀀텀닷(quantum dot) 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료)을 들 수 있다. 또한 발광 소자로서 마이크로 LED(Light Emitting Diode)로 대표되는 LED를 사용할 수도 있다.
발광 소자(430IR)는 비가시광을 방출한다. 여기서는, 발광 소자(430IR)가 적외광(IR)을 방출하는 예를 나타내었다. 수광 소자(430PS)는 적어도 발광 소자(430IR)로부터 방출되는 적외광에 감도를 가지는 광전 변환 소자이다.
수광 소자(430PS)는 예를 들어 700nm 이상 900nm 이하의 파장 영역 내에 감도를 가지면 좋다. 또한, 수광 소자(430PS)는 적외광뿐만 아니라 발광 소자(430IR), 발광 소자(430a), 발광 소자(430b), 및 발광 소자(430c) 각각이 방출하는 광에도 감도를 가지는 것이 바람직하다. 수광 소자(430PS)가 가시광 및 적외광에 감도를 가지는 경우, 예를 들어 500nm 이상 1000nm 이하의 파장 영역, 500nm 이상 950nm 이하의 파장 영역, 또는 500nm 이상 900nm 이하의 파장 영역에 감도를 가지는 것이 바람직하다.
수광 소자(430PS)로서는 예를 들어 pn형 또는 pin형 포토다이오드를 사용할 수 있다. 수광 소자는 수광 소자에 입사하는 광을 검출하고 전하를 발생시키는 광전 변환 소자로서 기능한다. 광전 변환 소자는 입사하는 광의 양에 따라 발생하는 전하량이 결정된다. 특히, 수광 소자(430PS)로서 유기 화합물을 포함하는 층을 가지는 유기 포토다이오드(OPD: Organic Photo Diode)를 사용하는 것이 바람직하다. 이에 의하여, 제 1 발광 소자, 제 2 발광 소자, 및 수광 소자를 제작하는 생산 설비, 제조 장치, 및 이들에 사용될 수 있는 재료를 부분적으로 공통화할 수 있어 제작 비용을 절감할 수 있다. 또한 이들의 제작 공정을 간략화할 수 있으므로 제조 수율을 향상시킬 수 있다. 유기 포토다이오드는 박형화, 경량화, 및 대면적화가 용이하고, 형상 및 디자인의 자유도가 높으므로 다양한 표시 장치에 적용할 수 있다.
화소 회로부(283)는 주기적으로 배열된 복수의 화소 회로(283a)를 가진다.
하나의 화소 회로(283a)는 하나의 화소(284a)가 가지는 3개의 발광 소자의 발광을 제어하는 회로이다. 하나의 화소 회로(283a)는 하나의 발광 소자의 발광을 제어하는 회로가 3개 제공되는 구성으로 하여도 좋다. 예를 들어, 화소 회로(283a)는 하나의 발광 소자마다 하나의 선택 트랜지스터와, 하나의 전류 제어용 트랜지스터(구동 트랜지스터)와, 용량 소자를 적어도 가지는 구성으로 할 수 있다. 이때 선택 트랜지스터의 게이트에는 게이트 신호가 입력되고, 소스 및 드레인 중 한쪽에는 소스 신호가 입력된다. 이로써 액티브 매트릭스형 표시 장치가 실현되어 있다.
회로부(282)는 화소 회로부(283)의 각 화소 회로(283a)를 구동하는 회로를 가진다. 예를 들어 게이트선 구동 회로 및 소스선 구동 회로 중 한쪽 또는 양쪽을 가지는 것이 바람직하다. 이들 이외에, 연산 회로, 메모리 회로, 제어 회로, 및 전원 회로 중 적어도 하나를 가져도 좋다.
FPC(290)는 외부로부터 회로부(282)에 비디오 신호 또는 전원 전위를 공급하기 위한 배선으로서 기능한다. 또한 FPC(290) 위에 IC가 실장되어 있어도 좋다.
표시 패널(280)은 화소부(284)의 아래쪽에 화소 회로부(283) 및 회로부(282) 중 한쪽 또는 양쪽이 적층된 구성으로 할 수 있기 때문에, 화소부(284)의 개구율(유효 표시 면적비)을 매우 높게 할 수 있다. 예를 들어 화소부(284)의 개구율은 40% 이상 100% 미만, 바람직하게는 50% 이상 95% 이하, 더 바람직하게는 60% 이상 95% 이하로 할 수 있다. 또한 화소(284a)를 매우 높은 밀도로 배치할 수 있어, 화소부(284)의 정세도를 매우 높게 할 수 있다. 예를 들어 화소부(284)에는 2000ppi 이상, 바람직하게는 3000ppi 이상, 더 바람직하게는 5000ppi 이상, 더욱 바람직하게는 6000ppi 이상이고, 20000ppi 이하 또는 30000ppi 이하의 정세도로 화소(284a)가 배치되는 것이 바람직하다.
또한, 도 2의 (C)에 도 2의 (B)의 화소부(284a)와는 다른 화소부(284b)의 예를 나타내었다. 도 2의 (C)는 녹색(G)의 발광 소자, 청색(B)의 발광 소자, 적색(R)의 발광 소자에 더하여 백색(W)의 발광 소자를 제공하는 예이다.
도 3의 (A)에 본 발명의 일 형태의 표시 장치를 가지는 전자 기기(80)의 단면도의 일례를 나타내었다. 또한, 전자 기기(80)를 안경 방식으로 한 경우의 일례를 도 3의 (C)에 나타내고, 사용자가 장착한 예를 도 3의 (B)에 나타내었다. 도 3의 (B)에 도시하지 않았지만, 전자 기기(80)는 표시 패널(280)을 구동시키기 위한 이차 전지를 가진다.
도 3의 (A)에 나타낸 표시 패널(280)은 도 2의 (B)에서의 일점쇄선 A1-A2 간의 단면 구조에 상당한다. 도 3의 (A)에 나타낸 전자 기기(80)는 하우징(103)과 보호 부재(105) 사이에 표시 패널(280)을 가진다. 표시 패널(280)은 기판(291)과 기판(292) 사이에 복수의 발광 소자 및 복수의 수광 소자를 가진다. 여기서, 도 3의 (A) 및 (B)는 전자 기기(80)의 표시 장치로서의 기능과, 대상물(사용자(81)의 안저)을 촬상하는 기능을 설명하는 모식도이다.
전자 기기(80)에서는 풀 컬러 표시에는 적색광(951R)을 발하는 발광 소자(130R), 녹색광(951G)을 발하는 발광 소자(130G), 청색광(951B)을 발하는 발광 소자(130B)를 사용하고, 안저의 촬영은 적외광인 발광(951IR)을 발하는 발광 소자를 광원으로 하여 수광 소자(IRS)로 수행한다.
또한, 수광 소자(PS)는 RGB인 반사광 또는 외광을 수광할 수 있고, 눈의 주변의 밝기를 검출할 수 있고, 안저를 촬영하기 전에 어둡게 되어 있는지 여부를 확인할 수 있다. 또한, 이 확인이 불필요한 경우에는 수광 소자(PS)를 제공하지 않아도 된다.
적외광인 발광(951IR)을 발하는 발광 소자 및 수광 소자(IRS)와 중첩되는 영역에는 안저에 초점이 맞도록 광학계를 설치한다.
도 3의 (A)에서 표시 패널(280)의 기판(291)은 유리 기판 또는 플라스틱 기판을 사용하여 스위칭 소자를 형성하고, 그 위에 스위칭 소자와 전기적으로 접속되는 유기 EL 소자(OEL) 또는 수광 소자를 형성하여도 좋지만, 미세 가공이 가능하고, 고집적화가 가능한 단결정 Si 기판을 사용하여 제작하는 것이 바람직하다.
또한, 전자 기기(80)에 탑재하는 표시 패널(280)의 구성예를 도 4의 (A), (B), 및 (C)에 나타내었다. 또한, 도 4의 (A), (B), 및 (C)는 도 1의 (A)에 대응하고, 같은 부분에는 같은 부호를 사용한다.
도 4의 (A)에서는 표시 패널의 구동 회로를 형성한 단결정 Si 기판 위에 산화물 반도체(OS)를 사용한 스위칭 소자를 형성하고, 이 스위칭 소자와 전기적으로 접속되는 유기 EL 소자(OEL)를 형성하는 예를 나타내었다. 고정세 디스플레이로 하는 경우, 각 화소의 구동 트랜지스터에 흐르는 전류가 나노암페어 레벨이 되어, 실리콘을 사용한 트랜지스터에서는 전류가 지나치게 많이 흐르기 때문에 OS 트랜지스터가 적합하다. 또한, 흑색 표시에서 오프 전류가 낮은 것이 바람직하고, 오프 전류가 낮은 OS 트랜지스터가 적합하다. 또한, 유기 EL 소자를 사용하는 경우, 바람직하게는 10V 이상의 내압이 필요하게 되고, 실리콘을 사용한 트랜지스터보다 OS 트랜지스터가 적합하다. 유기 EL 소자(OEL)로부터의 발광(951)은 화상 표시를 사용자에게 인식시킬 수 있다. 또한, 유기 EL 소자를 가지는 층에 적외광을 발하는 발광 소자(IR)와 수광 소자인 OPD를 형성한 경우, 적외광을 발하여 사용자의 안저에서 반사한 광을 OPD로 수광함으로써 안저 촬영을 수행할 수 있다. 또한, 수광 소자를 단결정 Si 기판에 형성하고, 적외광을 발하여 사용자의 안저에서 반사한 광을 수광 영역에 실리콘을 포함하는 포토다이오드로 수광함으로써 안저 촬영을 수행하여도 좋다.
또한, 도 4의 (B)에는 2장의 단결정 Si 기판을 접합하는 예를 나타내었다. 구동 회로 또는 제어 회로를 형성한 제 1 단결정 Si 기판과, 유기 EL 소자(OEL)와 전기적으로 접속되는 스위칭 소자를 형성한 제 2 단결정 Si 기판을 공지의 기술을 사용하여 접합한다. 제 2 단결정 Si 기판에 수광 소자를 형성하고, 적외광을 발하여 사용자의 안저에서 반사한 광을 수광 영역에 실리콘을 포함하는 포토다이오드로 수광함으로써 안저 촬영을 수행하여도 좋다.
도 4의 (B)의 외부에서는 도 3의 (C)에 나타낸 전자 기기(80)에 제공한 외부 카메라(91)로 촬영한 것을 표시한다. AR 방식으로는 표시하는 위치를 맞추는 것이 어렵지만, 외부 카메라(91)로 촬영한 화상을 인식함으로써 현실을 확장하는 것이 가능해진다. 또한, 전자 기기(80)에서의 안경다리 부분에 배터리(92)를 제공하여도 좋다. 상기 배터리(92)는 외부 카메라(91) 또는 표시 패널(280)에 전력을 공급하는 기능을 가진다.
또한, 도 4의 (C)에는 단결정 Si 기판을 박막화시킨 예를 나타내었다. 도 4의 (C)의 단결정 Si 기판에는 수광 소자와, 유기 EL 소자(OEL)와 전기적으로 접속되는 스위칭 소자를 형성하고, 구동 회로 또는 제어 회로는 외장한다.
또한, 도 4의 (A) 및 (C)에서는 단결정 Si 기판의 두께가 얇은 경우에는 가시광을 투과시킬 수도 있다. 따라서, 외광을 투과시키는 AR 방식의 전자 기기로 할 수도 있다.
또한, 도 5의 (A), (B), 및 (C)에 표시 패널(280)의 크기의 베리에이션의 예를 나타내었다. 또한, 도 5의 (A), (B), 및 (C)에서 표시 패널(280)의 주연 형상은 직사각형으로 하였지만 특별히 한정되지 않고, 원형 또는 타원형으로 하여도 좋다.
도 5의 (A)는 사용자의 머리에 표시 패널(280)을 장착한 경우에 사용자의 한쪽 눈에만 중첩되는 예이며, 단안식인 예를 나타낸 것이다. 또한, 양쪽 눈의 안저를 촬영하는 경우에는 오른쪽 눈용과 왼쪽 눈용의 2개의 전자 기기를 준비한다. 도 5의 (A)에서는 표시 패널(280)의 구성에 단결정 Si 기판을 사용하는 경우, 크기가 작기 때문에 제조 비용을 절감할 수 있다. 도 8의 (A)에 나타낸 바와 같이 1장의 실리콘 웨이퍼로부터 복수의 칩을 추출할 수 있다. 예를 들어 12인치의 실리콘 웨이퍼를 사용하여 칩 크기를 26mm×16.5mm로 하는 경우, 1장의 웨이퍼로부터 142개의 칩을 얻을 수 있다. 하나의 칩에는 화면 크기가 19.9mm×14.9mm(대각선 0.99인치)의 표시 패널을 제작할 수 있고, 화소수를 1920×1440으로 하고 해상도를 2449ppi로 할 수 있다. 또한, 사용자의 머리에 표시 패널(280)을 장착한 경우에 전자 기기 전체를 경량화할 수 있다.
도 5의 (B)에는 오른쪽 눈용 표시 패널(280R)과 왼쪽 눈용 표시 패널(280L)을 따로따로 제공하는 안경 방식의 예를 나타내었다.
도 5의 (C)는 1장의 표시 패널(280)이 양쪽 눈과 중첩되는 예이며, 화면 크기가 다른 예보다 큰 면적을 가지는 예를 나타낸 것이다. 표시 패널(280)의 면적이 크기 때문에 눈의 위치 맞춤에서 마진이 넓어, 사용자의 개인차에 대응할 수 있다.
도 5의 (A), (B), 및 (C)에 나타낸 예에서는 종래의 안과 진단 장치에 비하여 큰 폭으로 소형화 및 경량화를 실현할 수 있다.
눈에는 수차가 있으므로, 표시 화면에 표시된 화상이 망막 위에 완전히 투영되는 것은 아니다. 뇌가 학습에 의하여 이미지를 구축한다. 반대로 망막 패턴은 센서 위에 종래의 안과 진단 장치와 같은 명료한 패턴을 투영하지 않는다. 또한, AI를 이용한 시스템을 사용하여 인증 또는 건강 감시를 수행할 수 있다.
AI를 이용한 시스템을 사용하는 경우에는 연산 처리를 전자 기기 내부에서 수행하는 경우와, 촬상한 화상 데이터를 네트워크를 통하여 외부에 송신하고 외부의 연산 장치에서 연산을 수행하는 경우와, 이들을 조합하는 경우가 있다.
전자 기기 내부에서 연산 처리의 일부 또는 전부를 수행하는 경우에는 도 4의 (A), (B), 및 (C)에 나타낸 단결정 Si 기판에 제어 회로를 제공할 필요가 있다. 또한, 연산 처리의 일부를 수행하는 경우에는 산화물 반도체(OS)를 사용한 트랜지스터에 의하여 연산 회로를 형성하여도 좋다.
외부에 송신하는 경우에는 데이터의 송수신 회로를 전자 기기에 탑재하고, AI를 이용한 시스템을 사용한다.
또한, 사용자가 소유하는 휴대 정보 단말기와 근거리 통신을 할 수 있게 하여도 좋다. 휴대 정보 단말기에 AI를 이용한 시스템을 사용하는 애플리케이션을 다운로드하면 휴대 정보 단말기와 데이터를 주고받음으로써 인증 또는 건강 감시를 수행할 수도 있다.
건강 감시의 일례로서 표시 패널(280)을 사용하여 눈의 건강 감시를 수행할 수 있다.
표시 패널(280)을 가지는 전자 기기의 장착 시에 안저를 정기적으로 촬상한다. 안저의 촬영 시에는 표시를 어둡게 하여 사용자의 눈을 암순응시키는 기간이 있고, 그 기간 중에 촬상할 수 없는 시간은 눈을 깜박이는 시간 또는 눈을 감는 시간이기 때문에 그 일정 기간에서의 눈 깜박임의 횟수 또는 시간의 데이터를 취득하고 축적해 둔다. 또한, 데이터 취득 시에 피로한 눈의 자각 증상의 정도도 함께 사용자가 입력함으로써 훈련 데이터를 작성하여, 축적된 데이터에 기초하여 눈의 피로 또는 눈의 이상을 AI를 이용한 시스템을 사용하여 검출할 수도 있다.
또한, 도 3의 (B)에서는 안경 방식의 전자 기기(80)의 예를 나타내었지만 머리에 장착한다면 특별히 한정되지 않고, 도 6에 나타낸 바와 같이 헤드 마운트 디스플레이(HMD: Head Mounted Display)라고 불리는 전자 기기(80)의 표시 패널(280)을 탑재하여도 좋다. 또한, 전자 기기(80)는 고글형 전자 기기라고 할 수 있다.
도 6에서는 도 5의 (C)에 나타낸 바와 같이 양쪽 눈과 중첩되는 표시 패널(280)을 사용하는 예를 나타내었다.
전자 기기(80)는 하우징(31)과, 표시 패널(280)과, 고정구(34)와, 배터리(37)와, 한 쌍의 광학 부재(광학 부재(35a), 광학 부재(35b))와, 한 쌍의 프레임(프레임(36a), 프레임(36b))을 가진다. 또한 전자 기기(80)를 구동시키기 위한 배터리(37)는 고정구(34)에 내장 또는 접하여 제공되어 있는 케이블을 통하여 전자 기기(80)의 각 부분에 전력을 공급한다. 배터리(37)를 하우징(31)에 제공하는 구성으로 하여도 좋지만 고정구(34)에 제공하는 구성으로 함으로써 전자 기기(80)의 중심을 뒤쪽에 둘 수 있어, 사용자의 장착감이 높아지기 때문에 적합하다. 또한, 배터리(37) 이외에도 전자 기기(80)의 중심을 조정하기 위하여 표시 패널(280)을 동작시키는 구동 회로를 고정구(34)에 제공하여도 좋다.
또한, 전자 기기(80)에는 개구부(32)가 제공되어 있고, 개구부(32)와 접하도록 광학 부재(35a), 광학 부재(35b), 프레임(36a), 및 프레임(36b)이 제공되어 있다. 프레임(36a), 프레임(36b)은 광학 부재(35a), 광학 부재(35b)의 측면과 접하고, 광학 부재(35a), 광학 부재(35b)를 각각 둘러싸도록 제공되어 있다. 또한, 표시 패널(280)은 하우징(31) 내부에 제공할 수 있다.
표시 패널(280)은 화상을 표시하는 기능을 가진다. 표시 패널(280)에 표시된 화상은 전자 기기(80)의 사용자가 광학 부재(35a), 광학 부재(35b)를 통하여 시인할 수 있다. 표시 패널(280)은 고정세 화상을 표시하는 기능을 가지는 것이 바람직하다. 예를 들어, 표시 패널(280)은 표시 영역의 크기를 8인치로 한 경우에 8K4K의 해상도의 화상을 표시하는 기능을 가지는 것이 바람직하다.
전자 기기(80)의 사용자는 표시 패널(280)에 표시된 화상을 광학 부재(35a), 광학 부재(35b)를 통하여 시인할 수 있다. 전자 기기(80)는 VR 표시가 가능한 전자 기기로 할 수 있다.
표시 패널(280)은 광을 검출하는 기능도 가진다. 표시 패널(280)에는 광전 변환 소자인 수광 소자가 제공된다.
표시 패널(280)의 발광 소자가 발하는 광이 예를 들어 전자 기기(80)의 사용자의 얼굴에 조사되어, 반사된 광을 표시 패널(280)의 수광 소자에 의하여 검출할 수 있다. 예를 들어, 표시 패널(280)은 전자 기기(80)를 장착한 사용자의 눈 및 그 주변의 상태를 검출하는 기능을 가질 수 있다. 따라서, 전자 기기(80)는 사용자의 표정의 사용자의 얼굴의 특징을 인식하는 기능을 가질 수 있기 때문에, 예를 들어, 사용자의 피로도, 감정을 추정하는 기능을 가질 수 있다. 전자 기기(80)는 예를 들어 눈물 어린 눈의 검출, 눈 깜박임의 검출, 또는 시선의 검출을 할 수 있다.
표시 패널(280)은 표시를 위한 발광 소자와는 다른 발광 소자, 예를 들어 적외광, 예를 들어 근적외광을 발하는 소자를 가지는 것이 바람직하다. 이 경우, 표시 패널(280)의 수광 소자는 예를 들어 적외광, 예를 들어 근적외광을 검출하는 기능을 가지는 것이 바람직하다. 이로써, 전자 기기(80)는 사용자의 안저를 촬상할 수 있다.
(실시형태 2)
본 실시형태에서는 OPD를 사용하는 것이 아니라, 광원(104)으로서 발광 다이오드(LED: Light Emitting Diode)를 사용하는 예를 설명한다.
또한, 도 7의 (A)에서는 도 2의 (B)의 화소부(284a)와는 다른 화소부(284c)의 예를 나타내었다. 도 7의 (A)에서는 녹색(G)의 발광 소자, 청색(B)의 발광 소자, 적색(R)의 발광 소자에 더하여 적외광 센서(IRS)를 제공하는 예를 나타내었다.
도 7의 (B)에 나타낸 표시 패널(280)은 도 7의 (A)에서의 일점쇄선 A3-A4 간의 단면 구조에 상당한다. 하우징(103)과 보호 부재(105) 사이에 표시 패널(280)을 가진다. 여기서 도 7의 (B)에 나타낸 표시 패널(280)은 표시 장치로서의 기능과 대상물(사용자(81)의 얼굴, 눈의 홍채, 또는 안저)을 촬상하는 기능을 가진다. 또한, 도 7의 (A) 및 (B)에서는 광원(104)으로서 발광 다이오드(LED)를 사용한다. 도 7의 (B)에서는 표시 패널(280)과 중첩되지 않는 위치에 광원(104)이 배치되어 있는 예를 나타내었다. 이때, 광원(104)의 발광(951IR)은 보호 부재(105)를 통하여 전자 기기의 외부로 사출된다. 표시 패널(280)은 기판(106)과 기판(102) 사이에 복수의 발광 디바이스 및 복수의 수광 디바이스를 가진다. 부화소(R)는 적색광(951R)을 발하는 발광 디바이스(130R)를 가진다. 부화소(G)는 녹색광(951G)을 발하는 발광 디바이스(130G)를 가진다. 부화소(B)는 청색광(951B)을 발하는 발광 디바이스(130B)를 가진다. 이들 부화소를 사용함으로써 표시 패널(280)로 풀 컬러의 화상을 표시할 수 있다. 또한, 부화소(PS)는 수광 디바이스(150PS)를 가지고, 광(32RGB)을 수광한다. 또한, 광원(104)이 발한 적외광(951IR)은 대상물(여기서는 안저)에 의하여 반사되고 대상물로부터의 반사광(321R)이 수광 디바이스(150IRS)에 입사한다. 대상물은, 전자 기기에 접촉하지 않지만, 수광 디바이스(150IRS)를 사용하여 대상물을 검출할 수 있다.
도 7의 (B)에 나타낸 표시 패널(280)을 사용한 경우, 풀 컬러 촬영에서는 적색광(951R)을 발하는 발광 소자(130R), 녹색광(951G)을 발하는 발광 소자(130G), 청색광(951B)을 발하는 발광 소자(130B)를 광원으로 하고, 적외광을 사용한 촬영에서는 적외광인 발광(951IR)을 발하는 발광 소자를 광원으로 한다.
전자 기기의 광학계를 탈착 가능하게 함으로써 풀 컬러 표시와 안저의 촬상을 전환하여 사용할 수도 있다.
본 실시형태는 다른 실시형태와 자유로이 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 도 4의 (A)에 대응하는 표시 패널(280)을 구성하는 반도체 장치(100A)의 단면 구성예에 대하여 설명한다.
도 9는 반도체 장치(100A)의 구성예를 나타낸 단면도이며, 반도체 장치(100A)의 일부를 나타낸 것이다. 상술한 바와 같이, 반도체 장치(100A)는 층(10), 층(20), 층(30), 층(60), 및 밀봉 기판(40)으로 구성된다.
[층(10)]
층(10)은 기판(701)을 가지고, 기판(701) 위에 트랜지스터(431)가 제공되어 있다. 트랜지스터(431)는 예를 들어 메모리 셀이 가지는 트랜지스터이다.
기판(701)으로서 단결정 실리콘 기판으로 대표되는 단결정 반도체 기판을 사용할 수 있다. 또한, 기판(701)으로서 단결정 반도체 기판 이외의 반도체 기판을 사용하여도 좋다.
트랜지스터(431)는 게이트 전극으로서의 기능을 가지는 도전체(443)와, 게이트 절연체로서의 기능을 가지는 절연체(445)와, 기판(701)의 일부를 가진다. 기판(701)의 일부는 트랜지스터(431)의 채널 형성 영역을 포함하는 영역(반도체 영역(447)), 소스 영역(저저항 영역(449a) 및 저저항 영역(449b) 중 한쪽), 및 드레인 영역(저저항 영역(449a) 및 저저항 영역(449b) 중 다른 쪽)으로서 기능한다. 트랜지스터(431)는 p채널형 트랜지스터이어도 좋고, n채널형 트랜지스터이어도 좋다.
기판(701)으로서 단결정 실리콘 기판으로 대표되는 단결정 반도체 기판을 사용하는 경우, 트랜지스터(431)는 채널 형성 영역에 실리콘을 포함하는 트랜지스터('Si 트랜지스터'라고도 함)이다.
트랜지스터(431)는 소자 분리층(403)에 의하여 다른 트랜지스터와 전기적으로 분리된다. 도 9에는 소자 분리층(403)에 의하여 트랜지스터(431)와 다른 트랜지스터가 전기적으로 분리되는 경우를 도시하였다. 소자 분리층(403)은 LOCOS(LOCal Oxidation of Silicon)법 또는 STI(Shallow Trench Isolation)법을 사용하여 형성할 수 있다.
여기서, 트랜지스터(431)에서 반도체 영역(447)이 볼록 형상을 가진다. 또한 도전체(443)는 절연체(445)를 개재(介在)하여 반도체 영역(447)의 측면 및 상면을 덮도록 제공되어 있다. 또한 도 9에서는 도전체(443)가 반도체 영역(447)의 측면을 덮는 모습을 도시하지 않았다. 도전체(443)에는 일함수를 조정하는 재료를 사용할 수 있다.
트랜지스터(431)와 같이 반도체 영역이 볼록 형상을 가지는 트랜지스터는 반도체 기판의 볼록부를 이용하기 때문에 FIN형 트랜지스터라고 부를 수 있다. 또한 볼록부의 상부에 접하여, 볼록부를 형성하기 위한 마스크로서의 기능을 가지는 절연체를 가져도 좋다. 또한 도 9에서는 기판(701)의 일부를 가공하여 볼록부를 형성하는 구성을 나타내었지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체를 형성하여도 좋다.
또한 도 9에 나타낸 트랜지스터(431)의 구성은 일례이며, 그 구성에 한정되지 않고, 회로 구성 또는 회로의 동작 방법에 따라 적절한 구성으로 하면 좋다. 예를 들어 트랜지스터(431)는 플레이너형 트랜지스터이어도 좋다.
기판(701) 위에는 소자 분리층(403), 그리고 트랜지스터(431) 이외에, 절연체(405), 절연체(407), 절연체(409), 및 절연체(411)가 제공된다. 또한, 절연체(405) 내, 절연체(407) 내, 절연체(409) 내, 및 절연체(411) 내에 도전체(451)가 매립되어 있다. 여기서 도전체(451)의 상면의 높이와 절연체(411)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(451) 위 및 절연체(411) 위에 절연체(421) 및 절연체(422)가 제공된다. 절연체(421) 내 및 절연체(422) 내에 도전체(453)가 매립되어 있다. 여기서 도전체(453)의 상면의 높이와 절연체(422)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(453) 위 및 절연체(422) 위에 절연체(423)가 제공된다. 절연체(423) 내에 도전체(455)가 매립되어 있다. 여기서 도전체(455)의 상면의 높이와 절연체(423)의 상면의 높이는 같은 정도로 할 수 있다.
또한, 필요에 따라 절연체 및 도전체를 적층하여 층(10)을 다층 배선 구조로 하여도 좋다.
[층(20)]
층(20)은 기판(702)을 가지고, 기판(702) 위에 트랜지스터(441) 및 트랜지스터(442)가 제공되어 있다. 트랜지스터(441)는 예를 들어 표시부 구동 회로가 가지는 트랜지스터이다. 트랜지스터(442)는 예를 들어 기억부 구동 회로가 가지는 트랜지스터이다.
기판(702)으로서 기판(701)과 마찬가지로 단결정 실리콘 기판으로 대표되는 단결정 반도체 기판을 사용할 수 있다. 또한, 기판(702)으로서 단결정 반도체 기판 이외의 반도체 기판을 사용하여도 좋다. 층(20)은 층(10)과 같은 구성으로 할 수 있다. 따라서, 층(20)에 대한 자세한 설명은 생략한다.
도 9에서는 층(20)이 가지는 트랜지스터(442)와 층(10)이 가지는 트랜지스터(431)가 도전체(456)를 통하여 전기적으로 접속된다. 도전체(456)는 TSV로서 기능한다. 또한, 층(10)과 층(20)은 범프를 통하여 전기적으로 접속되어도 좋다.
층(20)은 도전체(760)를 가진다. 도전체(760)는 단자부가 가지는 도전체이다. 도 9에서는 도전체(760)가 이방성 도전체(780)를 통하여 FPC(716)(Flexible Printed Circuit)에 전기적으로 접속하는 예를 나타내었다. FPC(716)를 통하여 반도체 장치(100A)에 각종 신호가 공급된다.
또한, 도전체(760)는 도전체(353), 도전체(355), 및 도전체(357)를 통하여 층(20)이 가지는 도전체(347)와 전기적으로 접속된다. 도 9에는 도전체(760)와 도전체(347)를 전기적으로 접속하는 도전체로서 도전체(353), 도전체(355), 및 도전체(357)의 3개를 도시하였지만, 본 발명의 일 형태는 이에 한정되지 않는다. 도전체(760)와 도전체(347)를 전기적으로 접속하는 도전체는 하나로 하여도 좋고, 2개로 하여도 좋고, 4개 이상으로 하여도 좋다. 도전체(760)와 도전체(347)를 전기적으로 접속하는 도전체를 복수로 제공함으로써 접촉 저항을 저감할 수 있다.
[층(30)]
층(30)은 층(20) 위에 제공되어 있다. 층(30)은 절연체(214)를 가지고, 절연체(214) 위에 트랜지스터(750)가 제공되어 있다. 트랜지스터(750)는 예를 들어 화소 회로가 가지는 트랜지스터이다. 트랜지스터(750)로서는 OS 트랜지스터를 적합하게 사용할 수 있다. OS 트랜지스터는 오프 전류가 매우 낮다는 특징을 가진다. 따라서, 화상 데이터의 유지 시간을 길게 할 수 있기 때문에, 리프레시 동작의 빈도를 낮출 수 있다. 따라서 반도체 장치(100A)의 소비 전력을 절감할 수 있다.
절연체(254) 내, 절연체(279) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(301a) 및 도전체(301b)가 매립되어 있다. 도전체(301a)는 트랜지스터(750)의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 도전체(301b)는 트랜지스터(750)의 소스 및 드레인 중 다른 쪽과 전기적으로 접속된다. 여기서 도전체(301a) 및 도전체(301b)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(361) 내에 도전체(311), 도전체(313), 도전체(331), 용량 소자(790), 도전체(333), 및 도전체(335)가 매립되어 있다. 도전체(311) 및 도전체(313)는 트랜지스터(750)와 전기적으로 접속되고, 배선으로서의 기능을 가진다. 도전체(333) 및 도전체(335)는 용량 소자(790)와 전기적으로 접속된다. 여기서 도전체(331), 도전체(333), 및 도전체(335)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(363) 내에 도전체(341), 도전체(343), 및 도전체(351)가 매립되어 있다. 여기서 도전체(351)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(405), 절연체(407), 절연체(409), 절연체(411), 절연체(421), 절연체(422), 절연체(423), 절연체(214), 절연체(279), 절연체(274), 절연체(281), 절연체(361), 및 절연체(363)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어, 절연체(363)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법을 사용한 평탄화 처리에 의하여 평탄화되어도 좋다.
도 9에 나타낸 바와 같이 용량 소자(790)는 하부 전극(321)과 상부 전극(325)을 가진다. 또한 하부 전극(321)과 상부 전극(325) 사이에는 절연체(323)가 제공된다. 즉 용량 소자(790)는 한 쌍의 전극 사이에 유전체로서 기능하는 절연체(323)가 끼워진 적층형 구조이다. 또한 도 9에서는 절연체(281) 위에 용량 소자(790)를 제공하는 예를 나타내었지만, 절연체(281)와 상이한 절연체 위에 용량 소자(790)를 제공하여도 좋다.
도 9에 있어서, 도전체(301a) 및 도전체(301b)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(311), 도전체(313), 및 하부 전극(321)이 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(331), 도전체(333), 및 도전체(335)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(341) 및 도전체(343)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(353), 도전체(355), 및 도전체(357)가 동일한 층에 형성되는 예를 나타내었다. 복수의 도전체를 동일한 층에 형성함으로써, 반도체 장치(100A)의 제작 공정을 간략하게 할 수 있기 때문에 반도체 장치(100A)의 제조 비용을 삭감할 수 있다. 또한 이들은 각각 다른 층에 형성되어도 좋고, 상이한 종류의 재료를 포함하여도 좋다.
[층(60)]
층(60)은 층(30) 위에 제공되어 있다. 층(60)은 발광 소자(61)를 가진다. 발광 소자(61)는 도전체(772), EL층(786), 및 도전체(788)를 가진다. EL층(786)은 유기 화합물 또는 퀀텀닷의 무기 화합물을 포함한다.
유기 화합물에 사용할 수 있는 재료로서 형광성 재료 또는 인광성 재료를 들 수 있다. 또한 퀀텀닷에 사용할 수 있는 재료로서 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어 셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료를 들 수 있다.
도전체(772)는 도전체(351), 도전체(341), 도전체(331), 도전체(313), 및 도전체(301b)를 통하여 트랜지스터(750)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 도전체(772)는 절연체(363) 위에 형성되며 화소 전극으로서의 기능을 가진다.
도전체(772)에는 가시광에 대하여 투광성을 가지는 재료 또는 반사성을 가지는 재료를 사용할 수 있다. 투광성 재료로서 예를 들어 인듐, 아연을 포함하는 산화물 재료, 인듐, 갈륨, 아연을 포함하는 산화물 재료('IGZO'라고도 함), 인듐, 아연, 주석을 포함하는 산화물 재료('ITO'라고도 함), 또는 인듐, 아연, 주석, 실리콘을 첨가한 재료('ITSO'라고도 함)를 사용하여도 좋다. 또한, 반사성 재료로서는 예를 들어 알루미늄 또는 은을 포함하는 재료를 사용하여도 좋다.
예를 들어, 발광 소자(61)가 발하는 광을 도전체(788) 측으로부터 사출시키는 경우에는 도전체(772)가 반사성 재료를 포함하는 것이 바람직하다. 도전체(772)는 단층 구조를 가져도 좋고, 복수 층의 적층 구조를 가져도 좋다. 예를 들어 도전체(772)를 양극으로서 사용하는 경우, 2층의 ITO 사이에 은을 끼우는 3층 구조로 하여도 좋다.
또한, 도전체(772)가 접하는 피형성면에 질화 실리콘이 포함되는 경우, 도전체(772)를 피형성면 측으로부터 순차적으로 알루미늄, 산화 타이타늄, 및 ITO(또는 ITSO)를 적층하는 3층 구조로 하여도 좋다. 또한, 도전체(772)가 접하는 피형성면에 질화 실리콘이 포함되는 경우, 도전체(772)를 피형성면 측으로부터 순차적으로 알루미늄과 IGZO를 적층하는 2층 구조로 하여도 좋다.
또한, 도전체(301a), 도전체(301b), 도전체(331), 도전체(351), 도전체(353), 도전체(355), 도전체(357), 도전체(453), 도전체(456), 및 도전체(760)는 다른 실시형태에서 설명하는 도전체(245a), 도전체(245b)와 같은 구성으로 하여도 좋다. 예를 들어, 발광 소자(61)와 전기적으로 접속되는 도전체(351)를 텅스텐과 질화 타이타늄을 포함하는 도전체로 하여도 좋다. 더 구체적으로는 절연체(363)의 측벽과 텅스텐이 질화 타이타늄을 개재하여 인접한 구조로 하여도 좋다.
도 9에는 도시하지 않았지만, 반도체 장치(100A)에는 편광 부재, 위상차 부재, 반사 방지 부재의 광학 부재(광학 기판)를 제공할 수 있다.
도 9에 나타낸 반도체 장치(100A)에서는 절연체(363) 위에 절연체(730)가 제공된다. 여기서 절연체(730)는 도전체(772)의 일부를 덮는 구성으로 할 수 있다. 또한, 도전체(788)에 투광성 재료를 사용하여, 발광 소자(61)를 도전체(788) 측에 광을 사출하는 톱 이미션 구조의 발광 소자로 할 수 있다. 또한 발광 소자(61)는 도전체(772) 측에 광을 사출하는 보텀 이미션 구조 또는 도전체(772) 및 도전체(788)의 양쪽에 광을 사출하는 듀얼 이미션 구조로 하여도 좋다. 또한 구조체(778)가 절연체(730)와 EL층(786) 사이에 제공된다.
[밀봉 기판(40)]
밀봉 기판(40)은 표시부 및 층(60)을 덮어, 층(30) 위쪽에 제공되어 있다. 밀봉 기판(40)은 실재(712)('밀봉재'라고도 함)에 의하여 층(30)과 접합되어 있다. 발광 소자(61)가 톱 이미션 구조 또는 듀얼 이미션 구조의 발광 소자인 경우에는 밀봉 기판(40)에 투광성을 가지는 재료를 사용한다.
밀봉 기판(40)을 제공함으로써 층(60)에 대한 불순물의 침입을 방지할 수 있어, 반도체 장치(100A)의 신뢰성을 높일 수 있다.
층(60) 측에는 차광층(738)이 제공되어 있다. 차광층(738)은 인접한 영역으로부터 발해지는 광을 차단하는 기능을 가진다. 또한 차광층(738)은 외광이 트랜지스터(750)에 도달하는 것을 방지하는 기능을 가진다. 도 9에서는 차광층(738)은 절연체(730)와 중첩되는 영역을 가지도록 제공되어 있다.
또한 차광층(738)은 절연체(734)로 덮여 있다. 절연체(734)는 필요에 따라 제공하면 좋다. 또한, 본 실시형태에서는 발광 소자(61)와 절연체(734) 사이에 충전층(732)을 제공하는 고체 밀봉 구조를 나타내었지만 충전층(732)을 제공하지 않는 중공 밀봉 구조이어도 좋다. 반도체 장치(100A)를 중공 밀봉 구조로 하는 경우에는 충전층(732)에 상당하는 부분에 18족 원소(비활성 기체) 및/또는 질소를 포함하는 불활성 가스를 봉입하여도 좋다. 발광 소자(61)가 발하는 광이 밀봉 기판(40) 측으로 사출되는 경우에는 충전층(732)으로서 투광성을 가지는 재료를 사용하는 것이 바람직하다.
<변형예 1>
도 9에 나타낸 반도체 장치(100A)의 변형예를 도 10에 나타내었다. 도 10에 나타낸 반도체 장치(100A)는 착색층(736)이 제공되는 점에서 도 9에 나타낸 반도체 장치(100A)와 다르다. 또한 착색층(736)은 발광 소자(61)와 중첩되는 영역을 가지도록 제공되어 있다. 착색층(736)을 제공함으로써, 발광 소자(61)로부터 추출되는 광의 색 순도를 높일 수 있다. 이로써, 반도체 장치(100A)에 고품질의 화상을 표시할 수 있다. 또한 예를 들어 반도체 장치(100A)의 모든 발광 소자(61)를 백색광을 발하는 발광 소자로 할 수 있기 때문에, EL층(786)을 개별 도포 방식으로 형성하지 않아도 되므로 고정세의 반도체 장치(100A)로 할 수 있다.
발광 소자(61)는 미소 광공진기(마이크로캐비티) 구조를 가질 수 있다. 이로써, 착색층을 제공하지 않아도 소정의 색의 광(예를 들어 RGB)을 추출할 수 있으므로 반도체 장치(100A)는 컬러 표시를 수행할 수 있다. 착색층을 제공하지 않는 구성으로 함으로써, 착색층에 의한 광의 흡수를 억제할 수 있다. 이로써, 반도체 장치(100A)는 고휘도의 화상을 표시할 수 있고, 또한 반도체 장치(100A)의 소비 전력을 저감할 수 있다. 또한 EL층(786)을 화소마다 섬 형상 또는 화소 열마다 줄무늬 형상으로 형성하는 방식, 즉 개별 도포 방식에 의하여 형성하는 경우에도, 착색층을 제공하지 않는 구성으로 할 수 있다. 또한 반도체 장치(100A)의 휘도는 예를 들어 500cd/m2 이상 20000cd/m2 이하로, 바람직하게는 1000cd/m2 이상 20000cd/m2 이하로, 더 바람직하게는 5000cd/m2 이상 20000cd/m2 이하로 할 수 있다.
<변형예 2>
반도체 장치(100A)의 변형예인 반도체 장치(100B)의 단면 구성예를 도 11에 나타내었다. 도 11에 나타낸 반도체 장치(100B)의 단면 구성예에서는 도전체(347) 대신에 층(30)이 가지는 절연체(361) 위에 도전체(348)를 가진다.
도전체(348)는 도전체(353), 도전체(355), 및 도전체(357)를 통하여, 도전체(760)와 전기적으로 접속된다. 도전체(348)는 도전체(347)와 마찬가지로 기능한다.
<변형예 3>
층(10) 위에 층(20)을 개재하여 층(30)이 중첩되는 경우의 단면 구성예를 도 12에 나타내었다. 반도체 장치(100B)의 변형예인 반도체 장치(100C)의 단면 구성예를 도 12에 나타내었다. 도 12에서는 층(20)을, 층(20)이 가지는 트랜지스터와 층(10)이 가지는 트랜지스터가 대향하도록 층(10) 위에 중첩하여 제공한다. 따라서, 층(30)은 층(20)이 가지는 기판(702) 측에 제공되어 있다.
층(10)이 가지는 도전체와 층(20)이 가지는 도전체는 예를 들어 Cu-Cu 결합에 의하여 전기적으로 접속할 수 있다. 도 12에서 예를 들어 층(10)이 가지는 도전체(455)와 층(20)이 가지는 도전체(465)는 Cu-Cu 결합에 의하여 전기적으로 접속한다. 이 경우, 도전체(455)와 도전체(465)를 Cu(구리)를 포함하는 도전체로 형성한다. 또한, 도전체(455)가 매립되도록 제공되어 있는 절연체(423)와 도전체(465)가 매립되도록 제공되어 있는 절연체(424)는 모두 같은 원소를 포함하는 절연체인 것이 바람직하다. 예를 들어 절연체(423)와 절연체(424) 각각을 산화 실리콘 또는 산화질화 실리콘으로 하면 좋다. 절연체(423)와 절연체(424)를 같은 원소를 포함하는 절연체로 함으로써 층(10)과 층(20)의 접합 강도가 높아진다. 또한, 층(10)과 층(20)의 접합을 수행하기 전에 이들 접합면에 대하여 CMP 처리를 수행하여, 이들 표면의 평탄성을 높이는 것이 바람직하다.
또한, 도 12에서 층(10)이 가지는 도전체와 층(20)이 가지는 도전체는 TSV를 통하여 전기적으로 접속하여도 좋다. 예를 들어 층(20)이 가지는 도전체(461) 및 도전체(462)는 모두 기판(702)을 관통하는 TSV이다.
<변형예 4>
반도체 장치(100C)의 변형예인 반도체 장치(100D)의 단면 구성예를 도 13에 나타내었다. 도 13은 도 4의 (C)의 표시 패널(280)에 대응하는 반도체 장치이다. 도 13에 나타낸 단면 구성예에서는 층(30)이 가지는 트랜지스터를 Si 트랜지스터로 구성하는 예를 나타내었다.
또한, 도 14에 나타낸 바와 같이 층(10)과 층(20) 사이에 범프(454)와 접착층(457)을 제공하여도 좋다. 도 14에 반도체 장치(100D)의 변형예인 반도체 장치(100G)의 단면 구성예를 나타내었다. 도 14는 도 4의 (B)의 표시 패널(280)에 대응하는 반도체 장치이다. 층(10)과 층(20)은 접착층(457)에 의하여 고정되고, 범프(454)에 의하여 전기적으로 접속된다. 도 14에서는 도전체(456)와 도전체(455)가 범프(454)를 통하여 전기적으로 접속되어 있다. 마찬가지로 층(20)과 층(30) 사이에 범프(458)와 접착층(459)을 제공하여도 좋다. 층(20)과 층(30)은 접착층(459)에 의하여 고정되고 범프(458)에 의하여 전기적으로 접속된다. 또한, 층(10)과 층(20)을 전기적으로 접속하는 범프(454)의 개수는 하나에 한정되지 않고, 복수 개이어도 좋다. 층(20)과 층(30)을 전기적으로 접속하는 범프(458)의 개수는 하나에 한정되지 않고, 복수 개이어도 좋다.
반도체 장치(100A), 반도체 장치(100B), 반도체 장치(100C), 반도체 장치(100D), 및 반도체 장치(100G)에서도 층(30)이 가지는 트랜지스터에 OS 트랜지스터 이외의 트랜지스터(예를 들어 Si 트랜지스터)를 사용하여도 좋다. 층(10), 층(20), 및 층(30)이 가지는 트랜지스터에는 목적 또는 용도에 따라 다양한 트랜지스터를 사용할 수 있다.
본 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 4)
본 실시형태에서는 발광 소자(61)('발광 디바이스'라고도 함)에 대하여 설명한다.
<발광 소자의 구성예>
도 15의 (A)에 도시된 바와 같이, 발광 소자(61)는 한 쌍의 전극(도전체(772), 도전체(788)) 사이에 EL층(786)을 가진다. EL층(786)은 층(4420), 발광층(4411), 또는 층(4430)의 복수의 층으로 구성할 수 있다. 층(4420)은 예를 들어 전자 주입성이 높은 물질을 포함하는 층(전자 주입층) 및 전자 수송성이 높은 물질을 포함하는 층(전자 수송층)을 가질 수 있다. 발광층(4411)은 예를 들어 발광성 화합물을 가진다. 층(4430)은 예를 들어 정공 주입성이 높은 물질을 포함하는 층(정공 주입층) 및 정공 수송성이 높은 물질을 포함하는 층(정공 수송층)을 가질 수 있다.
한 쌍의 전극 사이에 제공된 층(4420), 발광층(4411), 및 층(4430)을 가지는 구성은 하나의 발광 유닛으로서 기능할 수 있고, 본 명세서에서는 도 15의 (A)의 구성을 싱글 구조라고 부른다.
또한 도 15의 (B)는 도 15의 (A)에 나타낸 발광 소자(61)에 포함되는 EL층(786)의 변형예이다. 구체적으로는 도 15의 (B)에 도시된 발광 소자(61)는 도전체(772) 위의 층(4430-1)과, 층(4430-1) 위의 층(4430-2)과, 층(4430-2) 위의 발광층(4411)과, 발광층(4411) 위의 층(4420-1)과, 층(4420-1) 위의 층(4420-2)과, 층(4420-2) 위의 도전체(788)를 기진다. 예를 들어 도전체(772)를 양극으로 하고 도전체(788)를 음극으로 한 경우, 층(4430-1)이 정공 주입층으로서 기능하고, 층(4430-2)이 정공 수송층으로서 기능하고, 층(4420-1)이 전자 수송층으로서 기능하고, 층(4420-2)이 전자 주입층으로서 기능한다. 또는 도전체(772)를 음극으로 하고 도전체(788)를 양극으로 한 경우, 층(4430-1)이 전자 주입층으로서 기능하고, 층(4430-2)이 전자 수송층으로서 기능하고, 층(4420-1)이 정공 수송층으로서 기능하고, 층(4420-2)이 정공 주입층으로서 기능한다. 이러한 층 구조로 함으로써, 발광층(4411)에 캐리어를 효율적으로 주입하여, 발광층(4411) 내에서의 캐리어의 재결합의 효율을 높일 수 있다.
또한 도 15의 (C)에 도시된 바와 같이 층(4420)과 층(4430) 사이에 복수의 발광층(발광층(4411), 발광층(4412), 발광층(4413))이 제공되는 구성도 싱글 구조의 일례이다.
또한 도 15의 (D)에 도시된 바와 같이, 복수의 발광 유닛(EL층(786a), EL층(786b))이 중간층(전하 발생층(4440))을 개재하여 직렬로 접속된 구성을 본 명세서에서는 탠덤 구조 또는 스택 구조라고 부른다. 또한 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 소자를 실현할 수 있다.
또한, 발광 소자(61)를 도 15의 (D)에 나타낸 탠덤 구조로 하는 경우, EL층(786a)과 EL층(786b) 각각의 발광색을 같게 하여도 좋다. 예를 들어 EL층(786a) 및 EL층(786b)의 발광색을 모두 녹색으로 하여도 좋다. 또한, 표시부가 R, G, B의 3개의 부화소를 포함하고, 각 부화소가 발광 소자를 가지는 경우, 각 부화소의 발광 소자를 탠덤 구조로 하여도 좋다. 구체적으로는 R의 부화소의 EL층(786a) 및 EL층(786b)은 각각 적색 발광이 가능한 재료를 가지고, G의 부화소의 EL층(786a) 및 EL층(786b)은 각각 녹색 발광이 가능한 재료를 가지고, B의 부화소의 EL층(786a) 및 EL층(786b)은 각각 청색 발광이 가능한 재료를 가진다. 바꿔 말하면, 발광층(4411)과 발광층(4412)의 재료가 같아도 좋다. EL층(786a)과 EL층(786b)의 발광색을 같게 함으로써 단위 발광 휘도당 전류 밀도를 저감할 수 있다. 따라서, 발광 소자(61)의 신뢰성을 높일 수 있다.
발광 소자의 발광색은 EL층(786)을 구성하는 재료에 따라 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색으로 할 수 있다. 또한 발광 소자에 마이크로캐비티 구조를 부여함으로써 색 순도를 더 높일 수 있다.
발광층은 R(적색), G(녹색), B(청색), Y(황색), 또는 O(주황색)의 발광을 나타내는 발광 물질을 2개 이상 포함하여도 좋다. 백색의 광을 발하는 발광 소자('백색 발광 디바이스'라고도 함)는 발광층에 2종류 이상의 발광 물질을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 2개 이상의 발광 물질의 각 발광이 보색 관계가 되는 발광 물질을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색 관계가 되도록 함으로써 발광 소자 전체로서 백색을 발광하는 발광 소자를 얻을 수 있다. 또한 3개 이상의 발광층을 포함한 발광 소자의 경우도 마찬가지이다.
발광층은 R(적색), G(녹색), B(청색), Y(황색), O(주황색)의 발광을 나타내는 발광 물질을 2개 이상 포함하는 것이 바람직하다. 또는 발광 물질을 2개 이상 가지고, 각 발광 물질의 발광은 R, G, B 중 2개 이상의 색의 스펙트럼 성분을 포함하는 것이 바람직하다.
<발광 소자(61)의 형성 방법>
이하에서는 발광 소자(61)의 형성 방법에 대하여 설명한다.
도 16의 (A)에 발광 소자(61)의 상면 개략도를 나타내었다. 발광 소자(61)는 적색을 나타내는 발광 소자(61R), 녹색을 나타내는 발광 소자(61G), 및 청색을 나타내는 발광 소자(61B)를 각각 복수로 가진다. 도 16의 (A)에서는, 각 발광 소자를 쉽게 구별하기 위하여 각 발광 소자의 발광 영역 내에 R, G, B의 부호를 붙였다. 또한 도 16의 (A)에 도시된 발광 소자(61)의 구성을 SBS(Side By Side) 구조라고 불러도 좋다. 또한 도 16의 (A)에는 적색(R), 녹색(G), 및 청색(B)의 3개의 색을 가지는 구성을 예시하였지만, 이에 한정되지 않는다. 예를 들어 4개 이상의 색을 가지는 구성으로 하여도 좋다.
발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)는 각각 매트릭스 형태로 배열되어 있다. 도 16의 (A)에는 한 방향으로 동일한 색의 발광 소자가 배열된 소위 스트라이프 배열을 나타내었다. 또한 발광 소자의 배열 방법은 이에 한정되지 않고, 델타 배열, 지그재그 배열의 배열 방법을 적용하여도 좋고, 펜타일 배열을 사용할 수도 있다.
발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)로서는 OLED(Organic Light Emitting Diode) 또는 QLED(Quantum-dot Light Emitting Diode)로 대표되는 유기 EL 디바이스를 사용하는 것이 바람직하다. EL 소자가 가지는 발광 물질로서는, 형광을 발하는 물질(형광 재료), 인광을 발하는 물질(인광 재료), 무기 화합물(퀀텀닷 재료), 열 활성화 지연 형광을 나타내는 물질(열 활성화 지연 형광(Thermally activated delayed fluorescence: TADF) 재료를 들 수 있다.
도 16의 (B)는 도 16의 (A) 중의 일점쇄선 A5-A6에 대응하는 단면 개략도이다. 도 16의 (B)에는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)의 단면을 도시하였다. 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)는 각각 절연층(251) 위에 제공되고, 화소 전극으로서 기능하는 도전체(772) 및 공통 전극으로서 기능하는 도전체(788)를 가진다. 절연층(251)으로서는 무기 절연막 및 유기 절연막 중 한쪽 또는 양쪽을 사용할 수 있다. 절연층(251)으로서 무기 절연막을 사용하는 것이 바람직하다. 무기 절연막으로서는 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 또는 산화 하프늄막의 산화물 절연막 및 질화물 절연막이 있다.
발광 소자(61R)는 화소 전극으로서 기능하는 도전체(772)와 공통 전극으로서 기능하는 도전체(788) 사이에 EL층(786R)을 가진다. EL층(786R)은 적어도 적색의 파장 영역에 강도를 가지는 광을 발하는 발광성 유기 화합물을 포함한다. 발광 소자(61G)가 가지는 EL층(786G)은 적어도 녹색의 파장 영역에 강도를 가지는 광을 발하는 발광성 유기 화합물을 포함한다. 발광 소자(61B)가 가지는 EL층(786B)은 적어도 청색의 파장 영역에 강도를 가지는 광을 발하는 발광성 유기 화합물을 포함한다.
EL층(786R), EL층(786G), 및 EL층(786B)은 각각 발광성 유기 화합물을 포함하는 층(발광층) 이외에, 전자 주입층, 전자 수송층, 정공 주입층, 및 정공 수송층 중 하나 이상을 가져도 좋다.
화소 전극으로서 기능하는 도전체(772)는 발광 소자마다 제공되어 있다. 또한 공통 전극으로서 기능하는 도전체(788)는 각 발광 소자에 공통되는 연속된 층으로서 제공되어 있다. 화소 전극으로서 기능하는 도전체(772)와 공통 전극으로서 기능하는 도전체(788) 중 어느 한쪽에 가시광에 대하여 투광성을 가지는 도전막을 사용하고, 다른 쪽에 반사성을 가지는 도전막을 사용한다. 화소 전극으로서 기능하는 도전체(772)에 투광성을 가지는 도전막을 사용하고, 공통 전극으로서 기능하는 도전체(788)에 반사성을 가지는 도전막을 사용함으로써 하면 발광형(보텀 이미션형)의 표시 장치로 할 수 있고, 반대로 화소 전극으로서 기능하는 도전체(772)에 반사성을 가지는 도전막을 사용하고, 공통 전극으로서 기능하는 도전체(788)에 투광성을 가지는 도전막을 사용함으로써 상면 발광형(톱 이미션형)의 표시 장치로 할 수 있다. 또한 화소 전극으로서 기능하는 도전체(772)와 공통 전극으로서 기능하는 도전체(788)의 양쪽에 투광성을 가지는 도전막을 사용함으로써, 양면 사출형(듀얼 이미션형)의 표시 장치로 할 수도 있다.
화소 전극으로서 기능하는 도전체(772)의 단부를 덮어 절연층(272)이 제공되어 있다. 절연층(272)의 단부는 테이퍼 형상인 것이 바람직하다. 절연층(272)에는 절연층(251)에 사용할 수 있는 재료와 같은 재료를 사용할 수 있다.
EL층(786R), EL층(786G), 및 EL층(786B)은 각각 화소 전극으로서 기능하는 도전체(772)의 상면에 접하는 영역과, 절연층(272)의 표면에 접하는 영역을 가진다. 또한 EL층(786R), EL층(786G), 및 EL층(786B)의 단부는 절연층(272) 위에 위치한다.
도 16의 (B)에 나타낸 바와 같이, 상이한 색의 발광 소자 간에서, 2개의 EL층 사이에 틈이 제공되어 있다. 이와 같이, EL층(786R), EL층(786G), 및 EL층(786B)이 서로 접하지 않도록 제공되어 있는 것이 바람직하다. 이로써, 인접한 2개의 EL층을 통하여 전류가 흘러, 의도치 않은 발광이 발생되는 것(크로스토크라고도 함)을 적합하게 방지할 수 있다. 그러므로 콘트라스트를 높일 수 있어, 표시 품질이 높은 표시 장치를 실현할 수 있다.
EL층(786R), EL층(786G), 및 EL층(786B)은 메탈 마스크로 대표되는 섀도 마스크를 사용한 진공 증착법에 의하여 개별적으로 제작할 수 있다. 또는 포토리소그래피법으로 이들을 개별적으로 제작하여도 좋다. 포토리소그래피법을 사용함으로써, 메탈 마스크를 사용한 경우에는 실현이 어려운, 높은 정세도의 표시 장치를 실현할 수 있다.
또한 공통 전극으로서 기능하는 도전체(788) 위에는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)를 덮어 보호층(271)이 제공되어 있다. 보호층(271)은 위쪽으로부터 각 발광 소자로 물로 대표되는 불순물이 확산되는 것을 방지하는 기능을 가진다.
보호층(271)은, 예를 들어 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조로 할 수 있다. 무기 절연막으로서는 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 산화 하프늄막으로 대표되는 산화물막 또는 질화물막이 있다. 또는 보호층(271)으로서 인듐 갈륨 산화물, 인듐 갈륨 아연 산화물(IGZO)로 대표되는 반도체 재료를 사용하여도 좋다. 또한 보호층(271)은 ALD법, CVD법, 및 스퍼터링법을 사용하여 형성하면 좋다. 또한 보호층(271)으로서, 무기 절연막을 포함하는 구성을 예시하였지만 이에 한정되지 않는다. 예를 들어 보호층(271)을 무기 절연막과 유기 절연막의 적층 구조로 하여도 좋다.
또한 본 명세서 중에서 질화산화물이란 산소보다 질소의 함유량이 많은 화합물을 말한다. 또한 산화질화물이란 질소보다 산소의 함유량이 많은 화합물을 말한다. 또한 각 원소의 함유량은 예를 들어 러더퍼드 후방 산란법(RBS: Rutherford Backscattering Spectrometry)을 사용하여 측정할 수 있다.
보호층(271)으로서, 인듐 갈륨 아연 산화물을 사용하는 경우, 웨트 에칭법 또는 드라이 에칭법을 사용하여 가공할 수 있다. 예를 들어 보호층(271)으로서 IGZO를 사용하는 경우, 옥살산, 인산, 또는 혼합 약액(예를 들어 인산, 아세트산, 질산, 및 물의 혼합 약액(혼산 알루미늄 에칭액이라고도 함))으로 대표되는 약액을 사용할 수 있다. 또한 상기 혼산 알루미늄 에칭액은 체적비로 인산:아세트산:질산:물=53.3:6.7:3.3:36.7 근방의 비율로 할 수 있다.
도 16의 (C)에는 상기와 상이한 예를 도시하였다. 구체적으로는 도 16의 (C)에서는, 백색의 광을 나타내는 발광 소자(61W)를 가진다. 발광 소자(61W)는 화소 전극으로서 기능하는 도전체(772)와 공통 전극으로서 기능하는 도전체(788) 사이에 백색의 광을 나타내는 EL층(786W)을 가진다.
EL층(786W)으로서는, 예를 들어 각각의 발광색이 보색 관계가 되도록 선택된 2개 이상의 발광층을 적층한 구성으로 할 수 있다. 또한 발광층 사이에 전하 발생층이 끼워진 적층형 EL층을 사용하여도 좋다.
도 16의 (C)에는 3개의 발광 소자(61W)를 배열한 구성을 나타내었다. 왼쪽의 발광 소자(61W)의 상부에는 착색층(264R)이 제공되어 있다. 착색층(264R)은 적색의 광을 투과시키는 밴드 패스 필터로서 기능한다. 마찬가지로, 중앙의 발광 소자(61W)의 상부에는 녹색의 광을 투과시키는 착색층(264G)이 제공되고, 오른쪽의 발광 소자(61W)의 상부에는 청색의 광을 투과시키는 착색층(264B)이 제공되어 있다. 이로써 표시 장치는 컬러 화상을 표시할 수 있다.
여기서, 인접한 2개의 발광 소자(61W) 사이에서 EL층(786W)과 공통 전극으로서 기능하는 도전체(788)가 각각 분리되어 있다. 이로써, 인접한 2개의 발광 소자(61W)에서 EL층(786W)을 통하여 전류가 흘러, 의도치 않은 발광이 발생되는 것을 방지할 수 있다. 특히, EL층(786W)으로서 2개의 발광층 사이에 전하 발생층이 제공되는 적층형 EL층을 사용한 경우에는, 정세도가 높을수록, 즉 인접 화소 간의 거리가 작을수록, 크로스토크의 영향이 현저히 나타나고, 콘트라스트가 저하된다는 문제가 생긴다. 그러므로, 이와 같은 구성으로 함으로써, 높은 정세도와 높은 콘트라스트를 겸비하는 표시 장치를 실현할 수 있다.
EL층(786W)과 공통 전극으로서 기능하는 도전체(788)는 포토리소그래피법으로 분리시키는 것이 바람직하다. 이로써 발광 소자 간의 간격을 좁힐 수 있기 때문에, 예를 들어 메탈 마스크의 섀도 마스크를 사용한 경우에 비하여 개구율이 높은 표시 장치를 실현할 수 있다.
또한 보텀 이미션형 발광 소자의 경우에는 화소 전극으로서 기능하는 도전체(772)와 절연층(251) 사이에 착색층을 제공하면 좋다.
도 16의 (D)에는 상기와 상이한 예를 도시하였다. 구체적으로는 도 16의 (D)는 발광 소자(61R)와, 발광 소자(61G)와, 발광 소자(61B) 사이에 절연층(272)이 제공되지 않은 구성이다. 상기 구성으로 함으로써, 개구율이 높은 표시 장치로 할 수 있다. 또한 보호층(271)이 EL층(786R), EL층(786G), 및 EL층(786B)의 측면을 덮는 구성이다. 상기 구성으로 함으로써, EL층(786R), EL층(786G), 및 EL층(786B)의 측면으로부터 들어올 수 있는 불순물(대표적으로는 물)을 억제할 수 있다. 또한 도 16의 (D)에 도시된 구성에서는, 도전체(772), EL층(786R), 및 도전체(788)의 상면 형상이 실질적으로 일치한다. 이러한 구조는 도전체(772), EL층(786R), 및 도전체(788)를 형성한 후, 레지스트 마스크를 사용하여 일괄적으로 형성할 수 있다. 이러한 공정은 도전체(788)를 마스크로서 사용하여 EL층(786R) 및 도전체(788)를 가공하기 때문에, 셀프 얼라인 패터닝이라고 부를 수도 있다. 또한 여기서는 EL층(786R)에 대하여 설명하였지만, EL층(786G) 및 EL층(786B)에 대해서도 같은 구성으로 할 수 있다.
또한 도 16의 (D)는 보호층(271) 위에 보호층(273)이 더 제공되는 구조이다. 예를 들어 보호층(271)을 피복성이 높은 막을 성막할 수 있는 장치(대표적으로는 ALD 장치)를 사용하여 형성하고, 보호층(273)을 보호층(271)보다 피복성이 낮은 막이 성막되는 장치(대표적으로는 스퍼터링 장치)를 사용하여 형성함으로써, 보호층(271)과 보호층(273) 사이에 공극(275)을 제공할 수 있다. 또한 환언하면 공극(275)은 EL층(786R)과 EL층(786G) 사이 및 EL층(786G)과 EL층(786B) 사이에 위치한다.
또한 공극(275)은 예를 들어 공기, 질소, 산소, 이산화 탄소, 및 18족 원소(대표적으로는, 헬륨, 네온, 아르곤, 제논, 크립톤)에서 선택되는 어느 하나 또는 복수를 가진다. 또한 공극(275)에는, 예를 들어 보호층(273)의 성막 시에 사용하는 기체가 포함되는 경우가 있다. 예를 들어 스퍼터링법으로 보호층(273)을 성막하는 경우, 공극(275)에는 상기 18족 원소 중 어느 하나 또는 복수가 포함되는 경우가 있다. 또한 공극(275)에 기체가 포함되는 경우, 가스 크로마토그래피법에 의하여 기체의 동정을 수행할 수 있다. 또는 스퍼터링법으로 보호층(273)을 성막하는 경우, 보호층(273)의 막 내에도 스퍼터링 시에 사용한 가스가 포함되는 경우가 있다. 이 경우, 보호층(273)을 에너지 분산형 X선 분석(EDX 분석)으로 해석하였을 때, 아르곤의 원소가 검출되는 경우가 있다.
또한 공극(275)의 굴절률이 보호층(271)의 굴절률보다 낮은 경우, EL층(786R), EL층(786G), 또는 EL층(786B)으로부터 발해지는 광이 보호층(271)과 공극(275)의 계면에서 반사된다. 이로써 EL층(786R), EL층(786G), 또는 EL층(786B) 으로부터 발해지는 광이 인접한 화소에 입사하는 것을 억제할 수 있는 경우가 있다. 이로써 근접 화소로부터의 상이한 발광색의 혼입을 억제할 수 있기 때문에, 표시 장치의 표시 품질을 높일 수 있다.
또한 도 16의 (D)에 도시된 구성의 경우, 발광 소자(61R)와 발광 소자(61G) 사이의 영역 또는 발광 소자(61G)와 발광 소자(61B) 사이의 영역(이하에서는, 단순히 발광 소자 간의 거리라고 함)을 좁힐 수 있다. 구체적으로는 발광 소자 간의 거리를 1μm 이하, 바람직하게는 500nm 이하로, 더 바람직하게는 200nm 이하로, 100nm 이하로, 90nm 이하로, 70nm 이하로, 50nm 이하로, 30nm 이하로, 20nm 이하로, 15nm 이하로, 또는 10nm 이하로 할 수 있다. 바꿔 말하면, EL층(786R)의 측면과 EL층(786G)의 측면의 간격 또는 EL층(786G)의 측면과 EL층(786B)의 측면의 간격이 1μm 이하인 영역을 가지고, 바람직하게는 0.5μm(500nm) 이하인 영역을 가지고, 더 바람직하게는 100nm 이하인 영역을 가진다.
또한 예를 들어 공극(275)이 기체를 가지는 경우, 도 16의 (D)에 나타낸 구성을 에어 아이솔레이션 구조라고 부를 수 있다. 에어 아이솔레이션 구조를 가짐으로써, 발광 소자 사이에서 소자를 분리시키면서, 각 발광 소자로부터의 광의 혼색 또는 크로스토크를 억제할 수 있다.
또한, 공극(275)을 충전재로 매립하여도 좋다. 충전재로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지를 들 수 있다. 또한, 충전재로서 포토레지스트를 사용하여도 좋다. 충전재로서 사용하는 포토레지스트는 포지티브형 포토레지스트이어도 좋고, 네거티브형 포토레지스트이어도 좋다.
또한, 공극(275)을 충전재로 매립하는 경우, 무기 절연 재료와 유기 절연 재료를 조합하는 것이 바람직하다. 구체적으로는 산화 알루미늄과 이 산화 알루미늄 위의 포토레지스트를 제공하는 적층 구조를 들 수 있다. 또한, 상술한 산화 알루미늄은 ALD법을 사용하여 형성하면 피복성을 높일 수 있기 때문에 적합하다.
또한 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와 SBS 구조의 발광 디바이스를 비교한 경우, SBS 구조의 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮출 수 있다. 소비 전력을 낮게 하고자 하는 경우에는, SBS 구조의 발광 디바이스를 사용하는 것이 바람직하다. 한편 백색 발광 디바이스는 제조 프로세스가 SBS 구조의 발광 디바이스보다 간단하기 때문에 제조 비용을 낮게 하거나, 제조 수율을 높게 할 수 있어 바람직하다.
도 17의 (A)에는 상기와 다른 예를 나타내었다. 구체적으로는, 도 17의 (A)에 나타낸 구성은 도 16의 (D)에 나타낸 구성과 절연층(251)의 구성이 상이하다. 절연층(251)은 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)의 가공 시에 상면의 일부가 연삭되어 오목부를 가진다. 또한 상기 오목부에는 보호층(271)이 형성된다. 바꿔 말하면, 단면에서 보았을 때 도전체(772)의 하면보다 보호층(271)의 하면이 아래에 위치하는 영역을 가진다. 상기 영역을 가짐으로써, 아래쪽으로부터 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)에 들어갈 수 있는 불순물(대표적으로는 물)을 적합하게 억제할 수 있다. 또한 상기 오목부는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)의 가공 시에 각 발광 소자의 측면에 부착될 수 있는 불순물(잔류물이라고도 함)을 웨트 에칭에 의하여 제거할 때 형성될 수 있다. 상기 잔류물을 제거한 후, 각 발광 소자의 측면을 보호층(271)으로 덮음으로써 신뢰성이 높은 표시 장치로 할 수 있다.
또한 도 17의 (B)에는 상기와 다른 예를 나타내었다. 구체적으로는, 도 17의 (B)에 나타낸 구성은 도 17의 (A)에 나타낸 구성에 더하여 절연층(276)과 마이크로렌즈 어레이(277)를 가진다. 절연층(276)은 접착층으로서의 기능을 가진다. 또한 절연층(276)의 굴절률이 마이크로렌즈 어레이(277)의 굴절률보다 낮은 경우, 마이크로렌즈 어레이(277)는 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B)로부터 발해지는 광을 집광할 수 있다. 이에 의하여, 표시 장치의 광 추출 효율을 높일 수 있다. 특히 사용자가 표시 장치의 표시면의 정면으로부터 상기 표시면을 보았을 때, 밝은 화상을 시인할 수 있으므로 적합하다. 또한 절연층(276)으로서는 자외선 경화형의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기형 접착제의 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, EVA(에틸렌바이닐아세테이트) 수지를 들 수 있다. 특히 에폭시 수지와 같은 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 접착 시트를 사용하여도 좋다.
또한 도 17의 (C)에는 상기와 상이한 예를 도시하였다. 구체적으로는 도 17의 (C)에 도시된 구성은 도 17의 (A)에 도시된 구성에서의 발광 소자(61R), 발광 소자(61G), 및 발광 소자(61B) 대신에 3개의 발광 소자(61W)를 가진다. 또한 3개의 발광 소자(61W)의 위쪽에 절연층(276)을 가지고, 절연층(276)의 위쪽에 착색층(264R), 착색층(264G), 및 착색층(264B)을 가진다. 구체적으로는 왼쪽의 발광 소자(61W)와 중첩되는 위치에 적색의 광을 투과시키는 착색층(264R)이 제공되고, 중앙의 발광 소자(61W)와 중첩되는 위치에 녹색의 광을 투과시키는 착색층(264G)이 제공되고, 오른쪽의 발광 소자(61W)와 중첩되는 위치에 청색의 광을 투과시키는 착색층(264B)이 제공되어 있다. 이로써 반도체 장치는 컬러 화상을 표시할 수 있다. 도 17의 (C)에 도시된 구성은 도 16의 (C)에 도시된 구성의 변형예이기도 하다.
또한 도 17의 (D)에는 상기와 상이한 예를 도시하였다. 구체적으로는 도 17의 (D)에 도시된 구성에서는 보호층(271)이 도전체(772) 및 EL층(786)의 측면과 인접하여 제공되어 있다. 또한 도전체(788)는 각 발광 소자에 공통되는 연속된 층으로서 제공되어 있다. 또한 도 17의 (D)에 도시된 구성에서는 공극(275)이 충전재로 매립되어 있는 것이 바람직하다.
발광 소자(61)에 미소 광공진기(마이크로캐비티) 구조를 부여함으로써 발광색의 색 순도를 높일 수 있다. 발광 소자(61)에 마이크로캐비티 구조를 부여하기 위해서는 도전체(772)와 도전체(788) 사이의 거리 d와 EL층(786)의 굴절률 n의 곱(광학 거리)이 파장 λ의 2분의 1의 m배(m은 1 이상의 정수임)가 되도록 구성하면 좋다. 거리 d는 수학식 1로 산출할 수 있다.
d=m×λ/(2×n) ··· 수학식 1.
수학식 1에 따르면 마이크로캐비티 구조의 발광 소자(61)는 발광하는 광의 파장(발광색)에 따라 거리 d가 결정된다. 거리 d는 EL층(786)의 두께에 상당한다. 따라서 EL층(786G)은 EL층(786B)보다 두껍게 제공되고, EL층(786R)은 EL층(786G)보다 두껍게 제공되는 경우가 있다.
또한 엄밀하게는 거리 d는 반사 전극으로서 기능하는 도전체(772)의 반사 영역에서 반투과·반반사 전극으로서 기능하는 도전체(788)의 반사 영역까지의 거리이다. 예를 들어 도전체(772)가 은과 투명 도전막인 ITO의 적층이고, ITO가 EL층(786) 측에 있는 경우, ITO의 막 두께를 조정함으로써 발광색에 따른 거리 d를 설정할 수 있다. 즉 EL층(786R), EL층(786G), 및 EL층(786B)의 두께가 같아도, 상기 ITO의 두께를 변경함으로써 발광색에 적합한 거리 d를 얻을 수 있다.
그러나 도전체(772) 및 도전체(788)에서의 반사 영역의 위치를 엄밀하게 결정하기 어려운 경우가 있다. 이 경우, 도전체(772)와 도전체(788)의 임의의 위치를 반사 영역으로 가정함으로써 마이크로캐비티의 효과를 충분히 얻을 수 있는 것으로 한다.
발광 소자(61)는 정공 수송층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층으로 구성된다. 발광 소자(61)의 자세한 구성예에 대해서는 다른 실시형태에서 설명한다. 마이크로캐비티 구조에서 광의 추출 효율을 높이기 위하여 반사 전극으로서 기능하는 도전체(772)에서 발광층까지의 광학 거리를 λ/4의 홀수배로 하는 것이 바람직하다. 상기 광학 거리를 실현하기 위하여 발광 소자(61)를 구성하는 각 층의 두께를 적절히 조정하는 것이 바람직하다.
또한 광을 도전체(788) 측으로부터 사출하는 경우에는 도전체(788)의 반사율이 투과율보다 큰 것이 바람직하다. 도전체(788)의 광의 투과율을 바람직하게는 2% 이상 50% 이하로, 더 바람직하게는 2% 이상 30% 이하로, 더 바람직하게는 2% 이상 10% 이하로 하면 좋다. 도전체(788)의 투과율을 작게 (반사율을 크게) 함으로써 마이크로캐비티의 효과를 높일 수 있다.
본 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 5)
본 실시형태에서는, 본 발명의 일 형태에 따른 반도체 장치에 사용할 수 있는 트랜지스터에 대하여 설명한다.
<트랜지스터의 구성예>
도 18의 (A), (B), 및 (C)는 본 발명의 일 형태에 따른 반도체 장치에 사용할 수 있는 트랜지스터(200) 및 트랜지스터(200) 주변의 상면도 및 단면도이다. 본 발명의 일 형태에 따른 반도체 장치에 트랜지스터(200)를 적용할 수 있다. 예를 들어 층(30)이 가지는 트랜지스터에 사용할 수 있다.
도 18의 (A)는 트랜지스터(200)의 상면도이다. 또한 도 18의 (B) 및 (C)는 트랜지스터(200)의 단면도이다. 여기서 도 18의 (B)는 도 18의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 길이 방향의 단면도이기도 하다. 또한 도 18의 (C)는 도 18의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200)의 채널 폭 방향의 단면도이기도 하다. 또한 도 18의 (A)의 상면도에서는, 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
도 18에 도시된 바와 같이, 트랜지스터(200)는 기판(도시하지 않았음) 위에 배치된 금속 산화물(231a), 금속 산화물(231a) 위에 배치된 금속 산화물(231b), 금속 산화물(231b) 위에 서로 이격되어 배치된 도전체(242a) 및 도전체(242b), 도전체(242a) 및 도전체(242b) 위에 배치되고 도전체(242a)와 도전체(242b) 사이에 개구가 형성된 절연체(279), 개구 내에 배치된 도전체(260), 금속 산화물(231b), 도전체(242a), 도전체(242b), 및 절연체(279)와 도전체(260) 사이에 배치된 절연체(250), 그리고 금속 산화물(231b), 도전체(242a), 도전체(242b), 및 절연체(279)와 절연체(250) 사이에 배치된 금속 산화물(231c)을 가진다. 여기서 도 18의 (B) 및 (C)에 도시된 바와 같이, 도전체(260)의 상면은 절연체(250), 절연체(254), 금속 산화물(231c), 및 절연체(279)의 상면과 실질적으로 일치하는 것이 바람직하다. 또한 이하에서는 금속 산화물(231a), 금속 산화물(231b), 및 금속 산화물(231c)을 통틀어 금속 산화물(231)이라고 하는 경우가 있다.
도 18에 도시된 트랜지스터(200)에서는, 도전체(242a) 및 도전체(242b)의 도전체(260) 측의 측면이 실질적으로 수직인 형상을 가진다. 또한 도 18에 도시된 트랜지스터(200)는 이에 한정되지 않고, 도전체(242a) 및 도전체(242b)의 측면과 바닥면이 이루는 각을 10° 이상 80° 이하로, 바람직하게는 30° 이상 60° 이하로 하여도 좋다. 또한 도전체(242a) 및 도전체(242b)의 대향하는 측면이 복수의 면을 가져도 좋다.
도 18에 도시된 바와 같이, 절연체(224), 금속 산화물(231a), 금속 산화물(231b), 도전체(242a), 도전체(242b), 및 금속 산화물(231c)과 절연체(279) 사이에 절연체(254)가 배치되는 것이 바람직하다. 여기서 절연체(254)는 도 18의 (B) 및 (C)에 도시된 바와 같이, 금속 산화물(231c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(231a) 및 금속 산화물(231b)의 측면, 그리고 절연체(224)의 상면과 접촉하는 것이 바람직하다.
또한 트랜지스터(200)에서는 채널이 형성되는 영역(이하, 채널 형성 영역이라고도 함)과 그 근방에 있어서, 금속 산화물(231a), 금속 산화물(231b), 및 금속 산화물(231c)의 3층을 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 금속 산화물(231b)과 금속 산화물(231c)의 2층 구조, 또는 4층 이상의 적층 구조를 제공하는 구성으로 하여도 좋다. 또한 트랜지스터(200)에서는 도전체(260)를 2층의 적층 구조로 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(260)는 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다. 또한 금속 산화물(231a), 금속 산화물(231b), 및 금속 산화물(231c) 각각이 2층 이상의 적층 구조를 가져도 좋다.
예를 들어 금속 산화물(231c)이 제 1 금속 산화물과, 제 1 금속 산화물 위의 제 2 금속 산화물로 이루어지는 적층 구조를 가지는 경우, 제 1 금속 산화물은 금속 산화물(231b)과 같은 조성을 가지고, 제 2 금속 산화물은 금속 산화물(231a)과 같은 조성을 가지는 것이 바람직하다.
여기서, 도전체(260)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(242a) 및 도전체(242b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이 도전체(260)는 절연체(279)의 개구 및 도전체(242a)와 도전체(242b)에 끼워진 영역에 매립되도록 형성된다. 여기서 도전체(260), 도전체(242a), 및 도전체(242b)의 배치는 절연체(279)의 개구에 대하여 자기 정합(自己整合)적으로 선택된다. 즉 트랜지스터(200)에서 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치할 수 있다. 따라서 도전체(260)를 위치 얼라인먼트의 마진을 제공하지 않고 형성할 수 있기 때문에, 트랜지스터(200)의 점유 면적의 축소를 도모할 수 있다. 이로써 정세도가 높은 표시 장치로 할 수 있다. 또한 표시 장치를 슬림 베젤로 할 수 있다.
도 18에 나타낸 바와 같이, 도전체(260)는 절연체(250)의 내측에 제공된 도전체(260a)와, 도전체(260a)의 내측에 매립되도록 제공된 도전체(260b)를 가지는 것이 바람직하다.
트랜지스터(200)는 기판(도시하지 않았음) 위에 배치된 절연체(214)와, 절연체(214) 위에 배치된 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216)와 도전체(205) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)를 가지는 것이 바람직하다. 절연체(224) 위에 금속 산화물(231a)이 배치되는 것이 바람직하다.
트랜지스터(200) 위에 층간막으로서 기능하는 절연체(274) 및 절연체(281)가 배치되는 것이 바람직하다. 여기서 절연체(274)는 도전체(260), 절연체(250), 절연체(254), 금속 산화물(231c), 및 절연체(279)의 상면에 접하여 배치되는 것이 바람직하다.
절연체(222), 절연체(254), 및 절연체(274)는 수소(예를 들어 수소 원자, 수소 분자) 중 적어도 하나의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222), 절연체(254), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(279)보다 수소 투과성이 낮은 것이 바람직하다. 또한 절연체(222) 및 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자) 중 적어도 하나의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222) 및 절연체(254)는 절연체(224), 절연체(250), 및 절연체(279)보다 산소 투과성이 낮은 것이 바람직하다.
여기서 절연체(224), 금속 산화물(231), 및 절연체(250)는 절연체(254) 및 절연체(274)에 의하여 절연체(279) 및 절연체(281)와 이격되어 있다. 그러므로 절연체(224), 금속 산화물(231), 및 절연체(250)에, 절연체(279) 및 절연체(281)에 포함되는 수소의 불순물 또는 과잉한 산소가 혼입되는 것을 억제할 수 있다.
트랜지스터(200)에 전기적으로 접속되고 플러그로서 기능하는 도전체(245a) 및 도전체(245b)가 제공되는 것이 바람직하다. 또한 플러그로서 기능하는 도전체(245a), 도전체(245b)의 측면에 접하여 절연체(절연체(241a) 및 절연체(241b))가 제공된다. 즉 절연체(254), 절연체(279), 절연체(274), 및 절연체(281)의 개구의 내벽에 접하여 절연체(241a), 절연체(241b)가 제공된다. 또한 절연체(241a), 절연체(241b)의 측면에 접하여 도전체(245a), 도전체(245b)의 제 1 도전체가 제공되고, 더 내측에 도전체(245a), 도전체(245b)의 제 2 도전체가 제공되는 구성으로 하여도 좋다. 여기서 도전체(245a), 도전체(245b)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(200)에서 도전체(245a), 도전체(245b)의 제 1 도전체 및 도전체(245a), 도전체(245b)의 제 2 도전체를 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되지 않는다. 예를 들어 도전체(245a), 도전체(245b)를 단층 또는 3층 이상의 적층 구조로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순서대로 서수를 붙여 구별하는 경우가 있다.
트랜지스터(200)는 채널 형성 영역을 포함하는 금속 산화물(231)(금속 산화물(231a), 금속 산화물(231b), 및 금속 산화물(231c))에 산화물 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다. 예를 들어 금속 산화물(231)의 채널 형성 영역이 되는 금속 산화물로서, 밴드 갭이 2eV 이상이고, 바람직하게는 2.5eV 이상인 금속 산화물을 사용하는 것이 바람직하다.
상기 금속 산화물로서, 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 인듐(In) 및 아연(Zn)을 포함하는 것이 바람직하다. 또한 이들에 더하여 원소 M이 포함되는 것이 바람직하다. 원소 M으로서, 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 주석(Sn), 붕소(B), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 마그네슘(Mg), 및 코발트(Co) 중 하나 이상을 사용할 수 있다. 특히 원소 M은 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 및 주석(Sn) 중 하나 이상으로 하는 것이 바람직하다. 또한 원소 M은 갈륨(Ga) 및 주석(Sn) 중 어느 한쪽 또는 양쪽을 가지는 것이 더 바람직하다.
또한 도 18의 (B)에 나타낸 바와 같이, 금속 산화물(231b)은 도전체(242a) 및 도전체(242b)와 중첩되지 않는 영역의 막 두께가 도전체(242a) 및 도전체(242b)와 중첩되는 영역의 막 두께보다 얇아지는 경우가 있다. 이는 도전체(242a) 및 도전체(242b)를 형성할 때, 금속 산화물(231b)의 상면의 일부를 제거함으로써 형성된다. 금속 산화물(231b)의 상면에서는, 도전체(242a) 및 도전체(242b)가 되는 도전막을 성막하였을 때 상기 도전막과의 계면 근방에 저항이 낮은 영역이 형성되는 경우가 있다. 이와 같이 금속 산화물(231b)의 상면의 도전체(242a)와 도전체(242b) 사이에 위치하는 저항이 낮은 영역을 제거함으로써, 상기 영역에 채널이 형성되는 것을 방지할 수 있다.
본 발명의 일 형태에 의하여 크기가 작은 트랜지스터를 가지고 정세도가 높은 표시 장치를 제공할 수 있다. 또는 온 전류가 큰 트랜지스터를 가지고 휘도가 높은 표시 장치를 제공할 수 있다. 또는 동작이 빠른 트랜지스터를 가지고 동작이 빠른 표시 장치를 제공할 수 있다. 또는 전기 특성이 안정된 트랜지스터를 가지고 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는 오프 전류가 작은 트랜지스터를 가지고 소비 전력이 낮은 표시 장치를 제공할 수 있다.
본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200)의 자세한 구성에 대하여 설명한다.
도전체(205)는 금속 산화물(231) 및 도전체(260)와 중첩되는 영역을 가지도록 배치된다. 또한 도전체(205)는 절연체(216)에 매립되어 제공되는 것이 바람직하다.
도전체(205)는 도전체(205a), 도전체(205b), 및 도전체(205c)를 가진다. 도전체(205a)는 절연체(216)에 제공된 개구의 저면 및 측벽에 접하여 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서, 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면보다 낮아진다. 도전체(205c)는 도전체(205b)의 상면 및 도전체(205a)의 측면에 접하여 제공된다. 여기서 도전체(205c)의 상면의 높이는 도전체(205a)의 상면의 높이 및 절연체(216)의 상면의 높이와 대략 일치한다. 즉 도전체(205b)는 도전체(205a) 및 도전체(205c)로 감싸이는 구성이다.
도전체(205a) 및 도전체(205c)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2), 구리 원자의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(205a) 및 도전체(205c)에 수소의 확산을 저감하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)에 포함되는 수소로 대표되는 불순물이 절연체(224)를 통하여 금속 산화물(231)로 확산되는 것을 억제할 수 있다. 또한 도전체(205a) 및 도전체(205c)에 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄을 사용하는 것이 바람직하다. 따라서 도전체(205a)로서는 상기 도전성 재료를 단층 또는 적층으로 하면 좋다. 예를 들어 도전체(205a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(205b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(205b)에는 텅스텐을 사용하면 좋다.
여기서 도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(205)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200)의 Vth를 제어할 수 있다. 특히, 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(200)의 Vth를 0V보다 크게 하고 오프 전류를 작게 할 수 있게 된다. 따라서 도전체(205)에 음의 전위를 인가하는 경우에는 인가하지 않는 경우보다, 도전체(260)에 인가되는 전위가 0V일 때의 드레인 전류를 더 작게 할 수 있다.
도전체(205)는 금속 산화물(231)에서의 채널 형성 영역보다 크게 제공하는 것이 좋다. 특히 도 18의 (C)에 나타낸 바와 같이, 도전체(205)는 금속 산화물(231)의 채널 폭 방향과 교차되는 단부보다 외측의 영역에서도 연장되어 있는 것이 바람직하다. 즉 금속 산화물(231)의 채널 폭 방향에서의 측면의 외측에서 도전체(205)와 도전체(260)가 절연체를 개재하여 중첩되어 있는 것이 바람직하다.
상기 구성을 가짐으로써, 제 1 게이트 전극으로서의 기능을 가지는 도전체(260)의 전계와 제 2 게이트 전극으로서의 기능을 가지는 도전체(205)의 전계에 의하여 금속 산화물(231)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다.
도 18의 (C)에 나타낸 바와 같이, 도전체(205)는 연장되어 배선으로서도 기능한다. 다만 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다.
절연체(214)는 물 또는 수소로 대표되는 불순물이 기판 측으로부터 트랜지스터(200)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(214)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2), 구리 원자로 대표되는 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자) 중 적어도 하나의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
예를 들어, 절연체(214)로서 산화 알루미늄 또는 질화 실리콘을 사용하는 것이 바람직하다. 이로써, 물 또는 수소로 대표되는 불순물이 절연체(214)보다 기판 측으로부터 트랜지스터(200) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224)에 포함되는 산소가 절연체(214)보다 기판 측으로 확산되는 것을 억제할 수 있다.
층간막으로서 기능하는 절연체(216), 절연체(279), 및 절연체(281)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막에 사용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216), 절연체(279), 및 절연체(281)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공(空孔)을 가지는 산화 실리콘을 적절히 사용하면 좋다.
절연체(222) 및 절연체(224)는 게이트 절연체로서의 기능을 가진다.
여기서 금속 산화물(231)과 접하는 절연체(224)는 가열에 의하여 산소를 이탈시키는 것이 바람직하다. 본 명세서에서는 가열에 의하여 이탈되는 산소를 과잉 산소라고 부르는 경우가 있다. 예를 들어 절연체(224)에는 산화 실리콘 또는 산화질화 실리콘을 적절히 사용하면 좋다. 산소를 포함하는 절연체를 금속 산화물(231)에 접하여 제공함으로써, 금속 산화물(231) 내의 산소 결손을 저감하여, 트랜지스터(200)의 신뢰성을 향상시킬 수 있다.
구체적으로는 절연체(224)로서 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란, TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시에서의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하의 범위가 바람직하다.
도 18의 (C)에 나타낸 바와 같이, 절연체(224)에서 절연체(254)와 중첩되지 않으며 금속 산화물(231b)과 중첩되지 않는 영역의 막 두께는 이 외의 영역의 막 두께보다 얇아지는 경우가 있다. 절연체(224)에서 절연체(254)와 중첩되지 않으며 금속 산화물(231b)과 중첩되지 않는 영역의 막 두께는 상기 산소를 충분히 확산시킬 수 있는 막 두께인 것이 바람직하다.
절연체(222)는 절연체(214)와 마찬가지로, 물 또는 수소로 대표되는 불순물이 기판 측으로부터 트랜지스터(200)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 절연체(222), 절연체(254), 및 절연체(274)에 의하여 절연체(224), 금속 산화물(231), 및 절연체(250)를 둘러쌈으로써, 외부로부터 물 또는 수소로 대표되는 불순물이 트랜지스터(200)로 침입하는 것을 억제할 수 있다.
또한 절연체(222)는 산소(예를 들어 산소 원자, 산소 분자) 중 적어도 하나의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다. 절연체(222)가 산소 및 불순물의 확산을 억제하는 기능을 가짐으로써, 금속 산화물(231)에 포함되는 산소가 기판 측으로 확산되는 것을 저감할 수 있어 바람직하다. 또한 도전체(205)가 절연체(224) 및 금속 산화물(231)에 포함되는 산소와 반응하는 것을 억제할 수 있다.
절연체(222)로서는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하는 것이 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서, 산화 알루미늄, 산화 하프늄, 그리고 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트)을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 금속 산화물(231)로부터의 산소의 방출 및 트랜지스터(200)의 주변부로부터 금속 산화물(231)에 대한 수소로 대표되는 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다.
절연체(222)에는 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST)와 같은 소위 high-k 재료를 포함하는 절연체를 단층으로 또는 적층하여 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체의 박막화로 인하여 누설 전류의 문제가 발생되는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서, 트랜지스터 동작 시의 게이트 전위의 저감이 가능하게 된다.
또한 절연체(222) 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 그 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조로 하여도 좋다. 예를 들어 절연체(222) 아래에 절연체(224)와 같은 절연체를 제공하는 구성으로 하여도 좋다.
금속 산화물(231)은 금속 산화물(231a)과, 금속 산화물(231a) 위의 금속 산화물(231b)과, 금속 산화물(231b) 위의 금속 산화물(231c)을 가진다. 금속 산화물(231b) 아래에 금속 산화물(231a)을 가짐으로써, 금속 산화물(231a)보다 아래쪽에 형성된 구조물로부터 금속 산화물(231b)에 대한 불순물의 확산을 억제할 수 있다. 또한 금속 산화물(231b) 위에 금속 산화물(231c)을 가짐으로써, 금속 산화물(231c)보다 위쪽에 형성된 구조물로부터 금속 산화물(231b)에 대한 불순물의 확산을 억제할 수 있다.
또한 금속 산화물(231)은 각 금속 원자의 원자수비가 상이한 복수의 산화물층의 적층 구조를 가지는 것이 바람직하다. 예를 들어 금속 산화물(231)이 적어도 인듐(In)과 원소 M을 포함하는 경우, 금속 산화물(231a)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(231a)에 포함되는 원소 M의 원자수의 비율은 금속 산화물(231b)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(231b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(231a)에 포함되는 원소 M의 In에 대한 원자수비는 금속 산화물(231b)에 포함되는 원소 M의 In에 대한 원자수비보다 큰 것이 바람직하다. 여기서 금속 산화물(231c)로서는 금속 산화물(231a) 또는 금속 산화물(231b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
금속 산화물(231a) 및 금속 산화물(231c)의 전도대 하단의 에너지가 금속 산화물(231b)의 전도대 하단의 에너지보다 높아지는 것이 바람직하다. 또한 바꿔 말하면, 금속 산화물(231a) 및 금속 산화물(231c)의 전자 친화력이 금속 산화물(231b)의 전자 친화력보다 작은 것이 바람직하다. 이 경우, 금속 산화물(231c)로서는 금속 산화물(231a)에 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 구체적으로는 금속 산화물(231c)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(231c)에 포함되는 원소 M의 원자수의 비율은 금속 산화물(231b)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(231b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(231c)에 포함되는 원소 M의 In에 대한 원자수비는 금속 산화물(231b)에 포함되는 원소 M의 In에 대한 원자수비보다 큰 것이 바람직하다.
여기서 금속 산화물(231a), 금속 산화물(231b), 및 금속 산화물(231c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 바꿔 말하면, 금속 산화물(231a), 금속 산화물(231b), 및 금속 산화물(231c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 금속 산화물(231a)과 금속 산화물(231b)의 계면 및 금속 산화물(231b)과 금속 산화물(231c)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮추는 것이 좋다.
구체적으로는 금속 산화물(231a)과 금속 산화물(231b), 금속 산화물(231b)과 금속 산화물(231c)이 산소 이외에 공통되는 원소를 가짐으로써(주성분으로 함으로써), 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 금속 산화물(231b)이 In-Ga-Zn 산화물인 경우, 금속 산화물(231a) 및 금속 산화물(231c)로서, In-Ga-Zn 산화물, Ga-Zn 산화물, 및 산화 갈륨을 사용하여도 좋다. 또한 금속 산화물(231c)을 적층 구조로 하여도 좋다. 예를 들어 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 Ga-Zn 산화물의 적층 구조, 또는 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 산화 갈륨의 적층 구조를 사용할 수 있다. 바꿔 말하면, In-Ga-Zn 산화물과 In을 포함하지 않는 산화물의 적층 구조를 금속 산화물(231c)로서 사용하여도 좋다.
구체적으로는 금속 산화물(231a)로서, In:Ga:Zn=1:3:4[원자수비] 또는 1:1:0.5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(231b)로서, In:Ga:Zn=4:2:3[원자수비] 또는 3:1:2[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(231c)로서, In:Ga:Zn=1:3:4[원자수비], In:Ga:Zn=4:2:3[원자수비], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(231c)을 적층 구조로 하는 경우의 구체적인 예로서, In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:1[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:5[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 산화 갈륨의 적층 구조를 들 수 있다.
이때, 캐리어의 주된 경로는 금속 산화물(231b)이다. 금속 산화물(231a), 금속 산화물(231c)을 상술한 구성으로 함으로써, 금속 산화물(231a)과 금속 산화물(231b)의 계면 및 금속 산화물(231b)과 금속 산화물(231c)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(200)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다. 또한 금속 산화물(231c)을 적층 구조로 한 경우, 상술한 금속 산화물(231b)과 금속 산화물(231c)의 계면에서의 결함 준위 밀도를 낮추는 효과에 더하여, 금속 산화물(231c)이 가지는 구성 원소가 절연체(250) 측으로 확산되는 것을 억제하는 것이 기대된다. 더 구체적으로는 금속 산화물(231c)을 적층 구조로 하고, 적층 구조의 위쪽에 In을 포함하지 않는 산화물을 위치하게 하기 때문에 절연체(250) 측으로 확산될 수 있는 In을 억제할 수 있다. 절연체(250)는 게이트 절연체로서 기능하기 때문에, In이 확산된 경우, 트랜지스터의 특성 불량이 된다. 따라서 금속 산화물(231c)을 적층 구조로 함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있게 된다.
금속 산화물(231b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(242a) 및 도전체(242b)가 제공된다. 도전체(242a) 및 도전체(242b)로서, 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘에서 선택된 금속 원소 또는 상술한 금속 원소를 성분으로 하는 합금이나, 상술한 금속 원소를 조합한 합금을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 그리고 란타넘과 니켈을 포함하는 산화물을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 그리고 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
금속 산화물(231)과 접하도록 상기 도전체(242a) 및 도전체(242b)를 제공하면 금속 산화물(231)의 도전체(242a) 및 도전체(242b) 근방에서 산소 농도가 저감하는 경우가 있다. 또한 금속 산화물(231)의 도전체(242a) 및 도전체(242b) 근방에서 도전체(242a) 및 도전체(242b)에 포함되는 금속과 금속 산화물(231)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 금속 산화물(231)의 도전체(242a) 및 도전체(242b) 근방의 영역에서 캐리어 농도가 증가하여 상기 영역은 저저항 영역이 된다.
여기서 도전체(242a)와 도전체(242b) 사이의 영역은 절연체(279)의 개구에 중첩되어 형성된다. 이에 의하여 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 금속 산화물(231c)의 상면에 접하여 배치되는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이기 때문에 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로, 절연체(250) 내의 물 또는 수소로 대표되는 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)에 대한 산소 확산을 억제하는 것이 바람직하다. 이로써, 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
상기 금속 산화물은 게이트 절연체의 일부로서의 기능을 가지는 경우가 있다. 따라서 절연체(250)에 산화 실리콘 또는 산화질화 실리콘을 사용하는 경우, 상기 금속 산화물로서는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 게이트 절연체를 절연체(250)와 상기 금속 산화물의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서 게이트 절연체의 물리적 막 두께를 유지한 채, 트랜지스터 동작 시에 인가하는 게이트 전위를 저감할 수 있다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)의 박막화가 가능하게 된다.
구체적으로는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘에서 선택된 1종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 특히, 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체인 산화 알루미늄, 산화 하프늄, 그리고 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트)을 사용하는 것이 바람직하다.
도전체(260)는 도 18에서는 2층 구조로 나타내었지만, 단층 구조로 하여도 좋고, 3층 이상의 적층 구조로 하여도 좋다.
도전체(260a)에는 상술한 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2), 구리 원자로 대표되는 불순물의 확산을 억제하는 기능을 가지는 도전체를 사용하는 것이 바람직하다. 또는 산소(산소 원자, 또는 산소 분자)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄을 사용하는 것이 바람직하다.
도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(260)는 배선으로서도 기능하기 때문에 도전성이 높은 도전체를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조로 하여도 좋다.
도 18의 (A) 및 (C)에 나타낸 바와 같이, 금속 산화물(231b)에서 도전체(242a) 및 도전체(242b)와 중첩되지 않는 영역, 환언하면 금속 산화물(231)의 채널 형성 영역에서 금속 산화물(231)은 측면이 도전체(260)로 덮이도록 배치되어 있다. 이로써, 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계를 금속 산화물(231)의 측면에 작용시키기 쉬워진다. 따라서 트랜지스터(200)의 온 전류를 증대시켜 주파수 특성을 향상시킬 수 있다.
절연체(254)는 절연체(214)와 마찬가지로, 물 또는 수소로 대표되는 불순물이 절연체(279) 측으로부터 트랜지스터(200)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(254)는 수소 투과성이 절연체(224)보다 낮은 것이 바람직하다. 또한 도 18의 (B) 및 (C)에 나타낸 바와 같이, 절연체(254)는 금속 산화물(231c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(231a) 및 금속 산화물(231b)의 측면, 그리고 절연체(224)의 상면과 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써, 절연체(279)에 포함되는 수소가 도전체(242a), 도전체(242b), 금속 산화물(231a), 금속 산화물(231b), 및 절연체(224)의 상면 또는 측면으로부터 금속 산화물(231)로 침입하는 것을 억제할 수 있다.
또한 절연체(254)는 산소(산소 원자 또는 산소 분자)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어 절연체(254)는 절연체(279) 또는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다.
절연체(254)는 스퍼터링법을 사용하여 성막되는 것이 바람직하다. 절연체(254)를 산소를 포함하는 분위기에서 스퍼터링법을 사용하여 성막함으로써, 절연체(224)에서 절연체(254)와 접하는 영역 근방에 산소를 첨가할 수 있다. 이로써, 상기 영역으로부터 절연체(224)를 통하여 금속 산화물(231) 내에 산소를 공급할 수 있다. 여기서, 절연체(254)가 위쪽으로의 산소 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(231)로부터 절연체(279)로 확산되는 것을 방지할 수 있다. 또한 절연체(222)가 아래쪽으로의 산소 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(231)로부터 기판 측으로 확산되는 것을 방지할 수 있다. 이와 같이 하여 금속 산화물(231)의 채널 형성 영역에 산소가 공급된다. 이로써, 금속 산화물(231)의 산소 결손을 저감하여 트랜지스터의 노멀리 온화를 억제할 수 있다.
절연체(254)로서, 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 성막하는 것이 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서, 산화 알루미늄, 산화 하프늄, 그리고 알루미늄 및 하프늄을 포함하는 산화물(하프늄 알루미네이트)을 사용하는 것이 바람직하다.
수소에 대하여 배리어성을 가지는 절연체(254)로 절연체(224), 절연체(250), 및 금속 산화물(231)을 덮음으로써, 절연체(279)는 절연체(254)에 의하여 절연체(224), 금속 산화물(231), 및 절연체(250)와 이격되어 있다. 이로써, 트랜지스터(200)의 외부로부터 수소로 대표되는 불순물이 침입하는 것을 억제할 수 있기 때문에 트랜지스터(200)에 양호한 전기 특성 및 신뢰성을 부여할 수 있다.
절연체(279)는 절연체(254)를 개재하여 절연체(224), 금속 산화물(231), 도전체(242a), 및 도전체(242b) 위에 제공된다. 예를 들어 절연체(279)는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘을 가지는 것이 바람직하다. 특히, 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 특히, 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘의 재료는 가열에 의하여 이탈되는 산소를 포함하는 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(279) 내의 물 또는 수소로 대표되는 불순물의 농도가 저감되어 있는 것이 바람직하다. 또한 절연체(279)의 상면은 평탄화되어도 좋다.
절연체(274)는 절연체(214)와 마찬가지로, 물 또는 수소로 대표되는 불순물이 위쪽으로부터 절연체(279)에 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 절연체(274)로서 예를 들어 절연체(214), 절연체(254)에 사용할 수 있는 절연체를 사용하면 좋다.
절연체(274) 위에 층간막으로서 기능하는 절연체(281)를 제공하는 것이 바람직하다. 절연체(281)는 절연체(224)와 마찬가지로, 막 내의 물 또는 수소로 대표되는 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(281), 절연체(274), 절연체(279), 및 절연체(254)에 형성된 개구에 도전체(245a) 및 도전체(245b)를 배치한다. 도전체(245a) 및 도전체(245b)는 도전체(260)를 끼워 대향되어 제공된다. 또한 도전체(245a) 및 도전체(245b)의 상면의 높이는 절연체(281)의 상면과 동일 평면상으로 하여도 좋다.
또한 절연체(281), 절연체(274), 절연체(279), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241a)가 제공되고, 그 측면에 접하여 도전체(245a)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242a)가 위치하고, 도전체(245a)가 도전체(242a)와 접한다. 마찬가지로, 절연체(281), 절연체(274), 절연체(279), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241b)가 제공되고, 그 측면에 접하여 도전체(245b)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242b)가 위치하고, 도전체(245b)가 도전체(242b)와 접한다.
도전체(245a) 및 도전체(245b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(245a) 및 도전체(245b)는 적층 구조로 하여도 좋다.
도전체(242a), 도전체(242b)를 적층 구조로 하는 경우, 금속 산화물(231a), 금속 산화물(231b), 도전체(242a), 도전체(242b), 절연체(254), 절연체(279), 절연체(274), 절연체(281)와 접하는 도전체에는 상술한 물 또는 수소로 대표되는 불순물의 확산을 억제하는 기능을 가지는 도전체를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 또는 산화 루테늄을 사용하는 것이 바람직하다. 또한 물 또는 수소로 대표되는 불순물의 확산을 억제하는 기능을 가지는 도전성 재료는 단층으로 또는 적층하여 사용하여도 좋다. 상기 도전성 재료를 사용함으로써, 절연체(279)에 첨가된 산소가 도전체(245a) 및 도전체(245b)에 흡수되는 것을 억제할 수 있다. 또한 절연체(281)보다 위층으로부터 물 또는 수소로 대표되는 불순물이 도전체(245a) 및 도전체(245b)를 통하여 금속 산화물(231)에 혼입되는 것을 억제할 수 있다.
절연체(241a) 및 절연체(241b)로서, 예를 들어 절연체(254)에 사용할 수 있는 절연체를 사용하면 좋다. 절연체(241a) 및 절연체(241b)는 절연체(254)에 접하여 제공되기 때문에, 절연체(279)로부터 물 또는 수소로 대표되는 불순물이 도전체(245a) 및 도전체(245b)를 통하여 금속 산화물(231)에 혼입되는 것을 억제할 수 있다. 또한 절연체(279)에 포함되는 산소가 도전체(245a) 및 도전체(245b)에 흡수되는 것을 억제할 수 있다.
도시하지 않았지만, 도전체(245a)의 상면 및 도전체(245b)의 상면과 접촉하여 배선으로서 기능하는 도전체를 배치하여도 좋다. 배선으로서 기능하는 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성하여도 좋다.
<트랜지스터의 구성 재료>
트랜지스터에 사용할 수 있는 구성 재료에 대하여 설명한다.
[기판]
트랜지스터(200)를 형성하는 기판으로서, 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판), 수지 기판이 있다. 또한 반도체 기판으로서 예를 들어 실리콘, 저마늄으로 이루어지는 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판이 있다. 도전체 기판으로서 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판이 있다. 또는 금속의 질화물을 포함한 기판, 금속의 산화물을 포함한 기판이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자가 있다.
[절연체]
절연체로서, 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체의 박막화로 인하여 누설 전류의 문제가 발생되는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있다. 한편, 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
비유전율이 높은 절연체로서, 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 포함한 산화물, 알루미늄 및 하프늄을 포함한 산화질화물, 실리콘 및 하프늄을 포함한 산화물, 실리콘 및 하프늄을 포함한 산화질화물, 또는 실리콘 및 하프늄을 포함한 질화물이 있다.
비유전율이 낮은 절연체로서, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지가 있다.
산화물 반도체를 사용한 트랜지스터는 수소로 대표되는 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체(절연체(214), 절연체(222), 절연체(254), 및 절연체(274))로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소로 대표되는 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 단층으로 또는 적층하여 사용하면 좋다. 구체적으로는 수소로 대표되는 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서, 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼으로 대표되는 금속 산화물, 질화 알루미늄, 질화 알루미늄 타이타늄, 질화 타이타늄, 질화산화 실리콘, 또는 질화 실리콘으로 대표되는 금속 질화물을 사용할 수 있다.
게이트 절연체로서 기능하는 절연체는 가열에 의하여 이탈되는 산소를 포함하는 영역을 가지는 절연체인 것이 바람직하다. 예를 들어, 가열에 의하여 이탈되는 산소를 포함하는 영역을 가지는 산화 실리콘 또는 산화질화 실리콘을 금속 산화물(231)과 접하는 구조로 함으로써, 금속 산화물(231)이 가지는 산소 결손을 보상할 수 있다.
[도전체]
도전체로서 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘에서 선택된 금속 원소, 또는 상술한 금속 원소를 성분으로 하는 합금이나 상술한 금속 원소를 조합한 합금을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 그리고 란타넘과 니켈을 포함하는 산화물을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 그리고 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인으로 대표되는 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는 전기 전도도가 높은 반도체인, 니켈실리사이드의 실리사이드를 사용하여도 좋다.
상기 재료로 형성되는 도전체를 복수 적층하여 사용하여도 좋다. 예를 들어, 상술한 금속 원소를 포함한 재료와 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 금속 산화물을 사용하는 경우, 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함하는 재료와 산소를 포함하는 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우, 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히, 게이트 전극으로서 기능하는 도전체로서 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함하는 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄, 질화 탄탈럼의 질소를 포함하는 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는 외부의 절연체로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
본 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 사용할 수 있다.
(실시형태 6)
본 실시형태에서는, 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물(이하, 산화물 반도체라고도 함)에 대하여 설명한다.
<결정 구조의 분류>
우선, 산화물 반도체에서의 결정 구조의 분류에 대하여 도 19의 (A)를 사용하여 설명한다. 도 19의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 19의 (A)에 나타낸 바와 같이, 산화물 반도체는 'Amorphous(무정형)'와, 'Crystalline(결정성)'과, 'Crystal(결정)'로 크게 분류된다. 또한 'Amorphous' 중에는 completely amorphous가 포함된다. 또한 'Crystalline' 중에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다(excluding single crystal and poly crystal). 또한 'Crystalline'의 분류에서는 single crystal, poly crystal, 및 completely amorphous는 제외된다. 또한 'Crystal' 중에는 single crystal 및 poly crystal이 포함된다.
또한 도 19의 (A)에 나타낸 굵은 테두리 내의 구조는 'Amorphous(무정형)'와 'Crystal(결정)' 사이의 중간 상태이고, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 'Crystal(결정)' 또는 에너지적으로 불안정한 'Amorphous(무정형)'와는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서 'Crystalline'으로 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정으로 얻어지는 XRD 스펙트럼을 도 19의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이하에서는, 도 19의 (B)에 나타낸 GIXD 측정으로 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 기재한다. 도 19의 (B)에 나타낸 세로축은 Intensity이고, 가로축은 2θ이다. 또한 도 19의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 19의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 19의 (B)에 나타낸 바와 같이, CAAC-IGZO막의 XRD 스펙트럼에서는, 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는, CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 19의 (B)에 나타낸 바와 같이, 2θ=31° 근방의 피크는 피크 강도가 검출된 각도를 축으로 하여 좌우 비대칭이다.
막 또는 기판의 결정 구조는 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 19의 (C)에 나타내었다. 도 19의 (C)는 전자선을 기판에 대하여 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴이다. 또한 도 19의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 나노빔 전자 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 19의 (C)에 나타낸 바와 같이, CAAC-IGZO막의 회절 패턴에서는 c축 배향을 나타내는 복수의 스폿이 관찰된다.
[산화물 반도체의 구조]
또한 산화물 반도체는 결정 구조에 주목한 경우, 도 19의 (A)와 상이한 분류가 되는 경우가 있다. 예를 들어, 산화물 반도체는 단결정 산화물 반도체와 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서 예를 들어, 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체가 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS의 자세한 내용에 대하여 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉, CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역의 각각은 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 중에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함한 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 포함한 층(이하, (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환할 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 또한 조성에 따라 변동되는 경우가 있다.
예를 들어, CAAC-OS막의 전자선 회절 패턴에 있어서 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 상기 변형에 있어서 오각형 또는 칠각형의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉, 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가, a-b면 방향에 있어서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 간의 결합 거리가 변화되는 것에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획됨으로써 트랜지스터의 온 전류의 저하 또는 전계 효과 이동도의 저하을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 구성이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생이 억제될 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입 및/또는 결함의 생성에 의하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물 및 결함(산소 결손)이 적은 산화물 반도체라고도 할 수 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 높일 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 환언하면, nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서 nc-OS는 분석 방법에 따라서는 a-like OS 및 비정질 산화물 반도체와 구별이 되지 않는 경우가 있다. 예를 들어, XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는, 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 프로브 직경이 큰(예를 들어 50nm 이상) 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 수행하면, 헤일로(halo) 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉, a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 내의 수소 농도가 높다.
[산화물 반도체의 구성]
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함한 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉, CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]으로 표기한다. 예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는, 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크며, [Ga]가 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크며, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는, 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물이 주성분인 영역이다. 즉, 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역이라고 환언할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에서는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과 Ga를 주성분으로 하는 영역(제 2 영역)이 편재하고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉, CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 다른 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태에 따른 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 포함한 트랜지스터>
이어서, 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어, 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더 바람직하게는 1×1011cm-3 이하, 더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서에서, 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 하는 경우가 있다.
고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮아지는 경우가 있다.
산화물 반도체의 트랩 준위에 포획된 전하는 소실될 때까지 걸리는 시간이 길어 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물에는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소의 하나인 실리콘 및/또는 탄소가 포함되면 산화물 반도체에서 결함 준위가 형성된다. 그러므로, 산화물 반도체에서의 실리콘 및 탄소의 농도와, 산화물 반도체의 계면 근방의 실리콘 및 탄소의 농도(SIMS에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고, 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로, SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
산화물 반도체에 질소가 포함되면 캐리어인 전자가 발생하고 캐리어 농도가 증가하여 n형화되기 쉽다. 그러므로 질소가 포함된 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로, SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더 바람직하게는 5×1017atoms/cm3 이하로 한다.
산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서, SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 사용할 수 있다.
10: 층, 20: 층, 30: 층, 31: 하우징, 32: 개구부, 34: 고정구, 35a: 광학 부재, 35b: 광학 부재, 36a: 프레임, 36b: 프레임, 37: 배터리, 40: 밀봉 기판, 60: 층, 61: 발광 소자, 61B: 발광 소자, 61G: 발광 소자, 61R: 발광 소자, 61W: 발광 소자, 80: 전자 기기, 81: 사용자, 91: 외부 카메라, 92: 배터리, 100A: 반도체 장치, 100B: 반도체 장치, 100C: 반도체 장치, 100D: 반도체 장치, 100G: 반도체 장치, 103: 하우징, 104: 광원, 105: 보호 부재, 130B: 발광 소자, 130G: 발광 소자, 130R: 발광 소자, 200: 트랜지스터, 205: 도전체, 205a: 도전체, 205b: 도전체, 205c: 도전체, 214: 절연체, 216: 절연체, 222: 절연체, 224: 절연체, 231: 금속 산화물, 231a:금속 산화물, 231b: 금속 산화물, 231c: 금속 산화물, 241a: 절연체, 241b: 절연체, 242a: 도전체, 242b: 도전체, 245a: 도전체, 245b: 도전체, 250: 절연체, 251: 절연층, 254: 절연체, 260: 도전체, 260a: 도전체, 260b: 도전체, 264B: 착색층, 264G: 착색층, 264R: 착색층, 271: 보호층, 272: 절연층, 273: 보호층, 274: 절연체, 275: 공극, 276: 절연층, 277: 마이크로렌즈 어레이, 279: 절연체, 280: 표시 패널, 280L: 표시 패널, 280R: 표시 패널, 281: 절연체, 282: 회로부, 283: 화소 회로부, 283a: 화소 회로, 284: 화소부, 284a: 화소, 284b: 화소부, 284c: 화소부, 285: 단자부, 286: 배선부, 290: FPC, 291: 기판, 292: 기판, 301a: 도전체, 301b: 도전체, 311: 도전체, 313: 도전체, 321: 하부 전극, 323: 절연체, 325: 상부 전극, 331: 도전체, 333: 도전체, 335: 도전체, 341: 도전체, 343: 도전체, 347: 도전체, 348: 도전체, 351: 도전체, 353: 도전체, 355: 도전체, 357: 도전체, 361: 절연체, 363: 절연체, 400C: 표시 장치, 403: 소자 분리층, 405: 절연체, 407: 절연체, 409: 절연체, 411: 절연체, 421: 절연체, 422: 절연체, 423: 절연체, 424: 절연체, 430a: 발광 소자, 430b: 발광 소자, 430c: 발광 소자, 431: 트랜지스터, 441: 트랜지스터, 442: 트랜지스터, 443: 도전체, 445: 절연체, 447: 반도체 영역, 449a: 저저항 영역, 449b: 저저항 영역, 451: 도전체, 453: 도전체, 454: 범프, 455: 도전체, 456: 도전체, 457: 접착층, 458: 범프, 459: 접착층, 461: 도전체, 462: 도전체, 465: 도전체, 701: 기판, 702: 기판, 712: 실재, 716: FPC, 730: 절연체, 732: 충전층, 734: 절연체, 736: 착색층, 738: 차광층, 750: 트랜지스터, 760: 도전체, 772: 도전체, 778: 구조체, 780: 이방성 도전체, 786: EL층, 786a: EL층, 786b: EL층, 786B: EL층, 786G: EL층, 786R: EL층, 786W: EL층, 788: 도전체, 790: 용량 소자, 941: 망막, 942: 수정체, 943: 시신경, 944: 시신경 유두, 945: 정맥, 946: 동맥, 947: 초자체, 948: 맥락막, 950: 광학계, 951: 발광, 951B: 광, 951G: 광, 951IR: 발광, 951R: 광, 4411: 발광층, 4412: 발광층, 4413: 발광층, 4420: 층, 4420-1: 층, 4420-2: 층, 4430: 층, 4430-1: 층, 4430-2: 층

Claims (6)

  1. 전자 기기로서,
    사용자의 머리에 장착되는 전자 기기이고,
    동일한 기판 내 또는 동일한 기판 위에 트랜지스터와 발광 소자와 수광 소자를 가지는 표시 장치를 가지고
    상기 표시 장치는 화상을 표시하는 기능과,
    상기 사용자의 안저를 촬상하는 기능을 가지는, 전자 기기.
  2. 제 1 항에 있어서,
    상기 발광 소자는 유기 발광 소자인, 전자 기기.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 발광 소자는 적외광을 발광하는 유기 발광 소자인, 전자 기기.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 트랜지스터의 반도체층은 단결정 실리콘인, 전자 기기.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 트랜지스터의 반도체층은 산화물 반도체인, 전자 기기.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 사용자의 눈을 촬상함으로써 진단하는, 전자 기기.
KR1020237030956A 2021-02-18 2022-02-07 전자 기기 KR20230146572A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021024547 2021-02-18
JPJP-P-2021-024547 2021-02-18
PCT/IB2022/051022 WO2022175776A1 (ja) 2021-02-18 2022-02-07 電子機器

Publications (1)

Publication Number Publication Date
KR20230146572A true KR20230146572A (ko) 2023-10-19

Family

ID=82932139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237030956A KR20230146572A (ko) 2021-02-18 2022-02-07 전자 기기

Country Status (5)

Country Link
US (1) US20240122028A1 (ko)
JP (1) JPWO2022175776A1 (ko)
KR (1) KR20230146572A (ko)
CN (1) CN116847777A (ko)
WO (1) WO2022175776A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024141889A1 (ja) * 2022-12-28 2024-07-04 株式会社半導体エネルギー研究所 電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238908A (ja) 2010-04-16 2011-11-24 Semiconductor Energy Lab Co Ltd 発光装置、及び電子機器
JP2016110117A (ja) 2014-11-28 2016-06-20 株式会社半導体エネルギー研究所 表示装置、モジュール、表示システム、及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002218421A (ja) * 2001-01-22 2002-08-02 Toshiba Corp 撮像素子一体型平面表示装置
JP5338032B2 (ja) * 2007-03-26 2013-11-13 セイコーエプソン株式会社 電気光学装置および電子機器
US9949637B1 (en) * 2013-11-25 2018-04-24 Verily Life Sciences Llc Fluorescent imaging on a head-mountable device
KR101848453B1 (ko) * 2016-08-19 2018-04-13 서울대학교병원 헤드마운트 디스플레이를 이용한 안구의 소정 부위에 대한 촬영장치
US10733439B1 (en) * 2016-10-20 2020-08-04 Facebook Technologies, Llc Imaging retina in head-mounted displays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011238908A (ja) 2010-04-16 2011-11-24 Semiconductor Energy Lab Co Ltd 発光装置、及び電子機器
JP2016110117A (ja) 2014-11-28 2016-06-20 株式会社半導体エネルギー研究所 表示装置、モジュール、表示システム、及び電子機器

Also Published As

Publication number Publication date
WO2022175776A1 (ja) 2022-08-25
JPWO2022175776A1 (ko) 2022-08-25
US20240122028A1 (en) 2024-04-11
CN116847777A (zh) 2023-10-03

Similar Documents

Publication Publication Date Title
JP7534190B2 (ja) 表示装置の作製方法
JP7528016B2 (ja) 発光装置、表示装置、撮像装置、及び電子機器
US20230022494A1 (en) Display apparatus and electronic device
JP2024129092A (ja) 有機発光装置、表示装置、及び電子機器
KR20230137946A (ko) 반도체 장치
WO2022175776A1 (ja) 電子機器
KR20230111203A (ko) 표시 시스템 및 전자 기기
KR20220138858A (ko) 표시 장치 및 전자 기기
WO2023285908A1 (ja) 電子装置
WO2022162497A1 (ja) 半導体装置および電子機器
WO2024127814A1 (ja) 有機発光素子
WO2024127797A1 (ja) 有機発光素子
WO2022234383A1 (ja) 電子機器
US20240181883A1 (en) Moving object
US20240118548A1 (en) Display device and electronic device
WO2023233760A1 (ja) 発光装置、表示装置、光電変換装置、電子機器、および、発光装置の製造方法
WO2024154034A1 (ja) 表示装置
WO2022123390A1 (ja) 表示システムの動作方法
WO2022167890A1 (ja) 電子装置
WO2023012566A1 (ja) 電子機器、及び電子機器の動作方法
US20240179987A1 (en) Display Apparatus, Electronic Device, and Method of Manufacturing Semiconductor Device
WO2022153146A1 (ja) 表示装置および電子機器
CN116802726A (zh) 半导体装置及电子设备
WO2022234402A1 (ja) 電子機器
KR20240101634A (ko) 표시 장치 및 전자 기기