JP2012138712A - ディスプレイおよびマルチディスプレイ装置 - Google Patents

ディスプレイおよびマルチディスプレイ装置 Download PDF

Info

Publication number
JP2012138712A
JP2012138712A JP2010288810A JP2010288810A JP2012138712A JP 2012138712 A JP2012138712 A JP 2012138712A JP 2010288810 A JP2010288810 A JP 2010288810A JP 2010288810 A JP2010288810 A JP 2010288810A JP 2012138712 A JP2012138712 A JP 2012138712A
Authority
JP
Japan
Prior art keywords
display
video
delay
displays
daisy chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010288810A
Other languages
English (en)
Inventor
Seiji Tada
聖二 多田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010288810A priority Critical patent/JP2012138712A/ja
Publication of JP2012138712A publication Critical patent/JP2012138712A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】複数のディスプレイをデイジーチェーン接続してなるマルチディスプレイ装置において、映像信号の遅延を抑制し、表示品位の向上を図る
【解決手段】デイジーチェーン接続されているディスプレイの接続台数と、デイジーチェーン接続における自機の接続順序とを記憶部18に格納しておき、条件判断部21は上記接続順序と上記接続台数とに基づき、自機における映像遅延時間を算出する。映像遅延処理部22は、算出された上記映像遅延時間分、表示前の映像信号を遅延させる。
【選択図】図1

Description

本発明は、デイジーチェーン接続によってマルチディスプレイ装置を構成可能なディスプレイと、複数のディスプレイをデイジーチェーン接続してなるマルチディスプレイ装置に関する。
マルチディスプレイ装置では、従来、バス配線等を用いて複数のディスプレイを並列接続する方法が知られている(特許文献1,特許文献2参照)。一方、一般的な機器の接続方法としては、デイジーチェーン接続もよく知られている。
このため、マルチディスプレイ装置においても、複数のディスプレイの接続方法として、デイジーチェーン接続を適用することが考えられる。尚、デイジーチェーン接続においては、1)並列接続に必要な分配器など追加の設備が必要ではない、2)隣り合うディスプレイ間を接続すればよいので並列接続と比較してケーブル長が短くて済みノイズに強い、などのメリットがある。
特開2003−173614号公報(2003年6月20日公開) 特開2003−153128号公報(2003年5月23日公開)
多数のディスプレイをデイジーチェーン接続した場合、信号源に近いディスプレイでは、映像信号の遅延は問題にはならないが、多数のディスプレイを経由した後に接続されたディスプレイでは遅延が発生する。同時に同じ映像を表示する場合、複数台のディスプレイで1枚の映像を表示する場合等では、各ディスプレイで映像遅延量が異なると、映像の同期ずれや、スクロールする映像では表示位置ずれが発生し、表示品位が悪くなる。
本願発明は、上記の課題に鑑みてなされたものであり、複数のディスプレイをデイジーチェーン接続してなるマルチディスプレイ装置において、映像信号の遅延を抑制し、表示品位の向上を図ることを目的とする。
上記の課題を解決するために、本発明は、デイジーチェーン接続されることでマルチディスプレイ装置を構成することが可能なディスプレイにおいて、デイジーチェーン接続されているディスプレイの接続台数と、デイジーチェーン接続における自機の接続順序とを記憶する記憶手段と、上記接続順序と上記接続台数とに基づき、自機における映像遅延時間を算出する条件判断手段と、上記条件判断手段によって算出された上記映像遅延時間分、表示前の映像信号を遅延させる映像遅延手段とを備えていることを特徴としている。
上記の構成によれば、マルチディスプレイ装置を構成する各ディスプレイにおいて、上記接続台数と接続順序を設定しておけば、上記条件判断手段によって映像遅延時間が算出され、上記映像遅延手段によってその時間分、映像が遅延される。このため、映像信号の遅延を抑制して表示品位の向上を図ることでき、表示品位の改善と映像遅延の手動調整を行うための人的コストを大幅に抑制できる。
また、上記ディスプレイにおいて、上記映像遅延手段は、上記映像遅延時間分、上記映像信号を映像処理用メモリに転送して上記映像信号を遅延させる構成とすることができる。
また、上記ディスプレイにおいて、上記条件判断手段は、上記映像遅延時間を遅延フレーム数として算出するものであり、上記映像処理用メモリは、フレームバッファである構成とすることができる。
上記の構成によれば、上記映像信号は映像処理用メモリであるフレームバッファに転送されることで遅延量を調整されるものであり、簡易な構成で追加の機材コストをかけることが映像遅延処理を行うことができる。
本発明は、デイジーチェーン接続されることでマルチディスプレイ装置を構成することが可能なディスプレイにおいて、デイジーチェーン接続されているディスプレイの接続台数と、デイジーチェーン接続における自機の接続順序とを記憶する記憶手段と、上記接続順序と上記接続台数とに基づき、自機における映像遅延時間を算出する条件判断手段と、上記条件判断手段によって算出された上記映像遅延時間分、表示前の映像信号を遅延させる映像遅延手段とを備えている。
それゆえ、映像信号の遅延を抑制して表示品位の向上を図ることでき、表示品位の改善と映像遅延の手動調整を行うための人的コストを大幅に抑制できるといった効果を奏する。
本発明の一実施形態を示すものであり、マルチディスプレイ装置を構成するディスプレイの構成を示すブロック図である。 複数のディスプレイをデイジーチェーン接続したマルチディスプレイ装置の構成例を示す図である。 映像遅延処理の動作を示すフローチャートである。 図1のディスプレイにおける映像遅延処理部の構成を示すブロック図である。
以下、本発明の実施の形態について、詳細に説明する。図2は、複数のディスプレイをデイジーチェーン接続したマルチディスプレイ装置の構成例を示すものであり、ここでは、3×10=30台のディスプレイを接続した例を用いる。無論、本発明においてディスプレイの接続台数は特に限定されない。
デイジーチェーン接続された複数のディスプレイは、その接続順にID番号が割り当てられている。すなわち、接続の最初にあるディスプレイはID番号が1であり、最後にあるディスプレイはID番号が30である。
デイジーチェーン接続を用いたマルチディスプレイ装置では、信号源から供給される映像信号は、ID番号が1のディスプレイからID番号が30のディスプレイまで映像信号が順次送られる。このため、映像信号の入力タイミングは全てのディスプレイで同じとはならず、接続順が後ろの方のディスプレイほど映像信号の入力が遅れることとなる。
ここで、図2に示す例のマルチディスプレイ装置において、10台デイジーチェーンする毎に、1フレーム(約16msec)分の映像遅延が発生すると仮定する。この場合、1台目(ID番号が1)のディスプレイにおける映像遅延をゼロとすると、10台目(ID番号が10)のディスプレイまでは、映像遅延量が1フレーム未満である。そして、11台目から20台目までのディスプレイでは映像遅延量が1フレーム以上2フレーム未満となり、21台目から30台目までのディスプレイでは映像遅延量が2フレーム以上3フレーム未満となる。
このため、上記マルチディスプレイ装置では、接続順序が早い(ID番号が小さい)ディスプレイではフレームバッファを用いて映像表示を遅延させ、全てのディスプレイにおいてそれぞれの映像遅延量が所定の範囲内に収まるようにする。1台目から10台目までのディスプレイでは映像信号が入力されてから2フレーム分遅延させて表示を行い、11台目から20台目までのディスプレイでは映像信号が入力されてから1フレーム分遅延させて表示を行う。21台目から30台目までのディスプレイでは、このような表示遅延は行わず、映像信号が入力されたタイミングで表示を行う。
上記の処理により、デイジーチェーン接続されている各ディスプレイにおいて、それぞれの映像遅延量が1フレーム以内の範囲に調整されるため、映像同期のずれによる表示品位の悪化は発生しない。
続いて、本実施形態のマルチディスプレイ装置を構成する各ディスプレイの具体的構成について、図1を用いてより詳細に説明する。
図1は、ディスプレイ10の構成を示すブロック図である。尚、図1では、ID番号が1から4までのディスプレイが接続された状態を示しており、ID番号が1のディスプレイのみ具体的な構成を示しているが、他のディスプレイも基本的には同一の構成を有している。
本実施の形態に係るディスプレイ10は、制御部11、表示駆動部12、表示部13、通信部14、映像入力部15、映像出力部16、操作入力部17、および記憶部(記憶手段)18を備えた構成である。また、制御部11は、条件判断部(条件判断手段)21および映像遅延処理部(映像遅延手段)22を備えている。
映像入力部15は、外部から供給される映像信号の入力処理を行う手段である。ID番号が1のディスプレイでは、映像信号源である映像出力機器30から映像信号が入力されるが、ID番号が2以降のディスプレイでは、前段のディスプレイから順次送られてくる映像信号が入力される。したがって、映像入力部15では、入力された映像信号を、自機での表示のために制御部11に送ると共に、後段のディスプレイに出力するために映像出力部16へ送る。すなわち、図1においてID番号が連続する2つのディスプレイは、前段ディスプレイの映像出力部16と後段ディスプレイの映像入力部15とが接続されることによって、デイジーチェーン接続されている。
制御部11は、映像入力部15を介して入力された映像信号を表示駆動部12を介して表示部13で表示させる。また、この時、条件判断部21にて必要な遅延時間を算出し、映像遅延処理部22にて映像遅延処理を行う。制御部11は、ディスプレイ設定情報(ディスプレイのID番号、入力モード、接続モード、デイジーチェーン台数)に応じて映像遅延処理を行う。
通信部14は、マルチディスプレイ装置全体を制御する制御端末31との通信を行うための手段である。すなわち、各ディスプレイ10と制御端末31とは、通信部14で接続されており、ディスプレイ制御用コマンドを送受信できる。通信部14の通信手段は、RS−232C、有線LAN、無線LAN、HDMI CECなどが利用される。
操作入力部17は、ユーザがディスプレイの操作入力を行うための手段である。操作入力部17は、リモコンや本体キーで、ディスプレイの設定変更など、ユーザーによる操作を受け付ける。
記憶部18は、条件判断部21および映像遅延処理部22の判断処理および表示遅延制御で用いられるパラメータとしてディスプレイ設定情報(ディスプレイのID番号、入力モード、接続モード、デイジーチェーン台数)を格納している。ディスプレイ設定情報は、通信部14を介して制御端末31から入力されても良く、操作入力部17を介してユーザによって入力されてもよい。
続いて、条件判断部21での判断処理および映像遅延処理部22での映像遅延処理について、図3および図4を用いて詳細に説明する。
制御部11内の条件判断部21は、最初に入力モードの切替があるか否かを判断し(S1)、切替があれば、ディスプレイ設定情報の入力モードから、デイジーチェーン出力可能な入力であるか否かを判断する(S2)。可能であるならば、次に、接続モードから、映像信号源との直接接続であるか、デイジーチェーン接続であるかの判断を行う(S3)。ここで、最初に入力モードの切替があるか否かを判断しているのは、ディスプレイが、デイジーチェーン接続可能な入力モードと、可能ではない入力モードを有している場合を想定しているためである。例えば、DVIモードはデイジーチェーン接続可能であるが、HDMIモードはデイジーチェーン接続ができない。そのため、入力モード切替時に映像遅延量の判断をすれば良いことになる。
入力モードの切替がない場合(S1でNO)、映像遅延の変更は必要ない(S4)。デイジーチェーン出力が可能でない場合(S2でNO)、もしくは映像信号源との直接接続である場合(S3でNO)、映像遅延処理は必要ないので、制御部11は入力された映像信号を遅延無しで表示させる(S5)。
また、デイジーチェーン接続されている場合は、デイジーチェーン台数とディスプレイのID番号とから条件判断部21が映像遅延時間を計算する。このため、制御部11は、記憶部18に格納されているディスプレイ設定情報からデイジーチェーン台数NとディスプレイのID番号nとを読み出す(S6,S7)。条件判断部21は、読み出されたデイジーチェーン台数NとディスプレイのID番号nとから、下記(1)式を用いて映像遅延時間を算出する。尚、ここでは映像遅延時間は遅延フレーム数として算出される。
F=|(N−n)×t/T| ・・・(1)
(1)式において、Fは遅延フレーム数、Tは1フレーム期間である。さらに、tは、デイジーチェーン1台分の遅延時間であり、ディスプレイの映像信号入出力デバイス(すなわち、映像入力部15および映像出力部16)における固有の値である。上述したように、10台デイジーチェーンする毎に1フレーム(16msec)分の映像遅延が発生すると仮定するならば、t=1.6msecである。
映像遅延処理部22は、条件判断部21で決定した映像遅延時間分の映像遅延処理を行う。このため、映像遅延処理部22は、図4に示すように、映像処理部22Aと映像処理用メモリ(フレームバッファ)22Bとを備えている。すなわち、映像遅延処理では、映像入力部15から入力される映像信号を、遅延フレーム数分の遅延が生じるように映像処理部22Aから映像処理用メモリ22Bに転送し(S9)、その後、遅延処理後の映像信号を表示駆動部12に出力する(S10)。尚、映像処理部22Aは、さらにIP変換やノイズ除去等の処理を行う。
このように、本実施の形態に係るディスプレイでは、ディスプレイ側での設置状態に応じて、映像遅延量の調整を自動で行うことができる。このため、表示品位の改善と映像遅延の手動調整を行うための、人的コスト、追加の機材コストをかける必要が無い。
尚、上記映像遅延処理にあたって、映像処理用メモリ22Bは遅延フレーム数分のメモリ容量を有することが必要である。すなわち、上記例では、1台目から10台目までのディスプレイにおいて最大2フレーム分の遅延を生じさせる必要があるため、映像処理用メモリ22Bとして2フレーム分のフレームバッファが必要となる。逆に言えば、上記マルチディスプレイ装置では、映像処理用メモリ22Bの容量、デイジーチェーン1台分の遅延時間t、映像信号における1フレーム期間によってデイジーチェーン接続が可能な最大接続台数が決まる。
また、上記説明では、マルチディスプレイ装置を構成する各ディスプレイは基本的には同一の構成であるとしたが、映像処理用メモリ22Bの容量に関しては、接続順序によって異ならせても良い。すなわち、上記例では、2フレーム分の遅延を生じさせる1台目から10台目までのディスプレイでは映像処理用メモリ22Bの容量を2フレーム分とし、1フレーム分の遅延を生じさせる11台目から20台目までのディスプレイでは映像処理用メモリ22Bの容量を1フレーム分としても良い。さらに、遅延を生じさせない21台目から30台目までのディスプレイでは映像処理用メモリ22Bを省略することもできる。すなわち、複数のディスプレイをデイジーチェーン接続して構成されたマルチディスプレイにおいて、少なくとも一台が本発明のディスプレイである場合も含む。但し、製品としての供給を考えれば、各ディスプレイにおいて映像処理用メモリ22Bの容量は同一であることが好ましい。
また、上記説明では、映像処理用メモリ22Bをフレームバッファとしたが、遅延時間が小さくければ、映像処理用メモリ22Bにラインバッファを用いた制御とすることも可能である。
さらに、条件判断部21における遅延時間算出は、前述した(1)式に代えて下記(2)式を用いることも可能である。
F=|N×t/T|−|(n−1)×t/T| ・・・(2)
例えば、デイジーチェーン台数を25台、10台デイジーチェーンする毎に1フレーム分の映像遅延が発生すると仮定した場合、(1)式を用いて遅延時間を算出すると、ID番号が1〜5のディスプレイでは2フレーム分の遅延、ID番号が6〜15のディスプレイでは1フレーム分の遅延、ID番号が16〜25のディスプレイでは遅延無しとなる。一方、(2)式を用いて遅延時間を算出すると、ID番号が1〜10のディスプレイでは2フレーム分の遅延、ID番号が11〜20のディスプレイでは1フレーム分の遅延、ID番号が21〜25のディスプレイでは遅延無しとなる。このように、どちらの算出式を用いても、それぞれのディスプレイの映像遅延量は1フレーム以内の範囲に調整できる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、デイジーチェーン接続された複数のディスプレイにおける映像信号ズレを抑制でき、複数のディスプレイを接続してなるマルチディスプレイ装置に利用することができる。
10 ディスプレイ
11 制御部
12 表示駆動部
13 表示部
14 通信部
15 映像入力部
16 映像出力部
17 操作入力部
18 記憶部(記憶手段)
21 条件判断部(条件判断手段)
22 映像遅延処理部(映像遅延手段)
22A 映像処理部
22B 映像処理用メモリ
30 映像出力機器
31 制御端末

Claims (5)

  1. デイジーチェーン接続されることでマルチディスプレイ装置を構成することが可能なディスプレイにおいて、
    デイジーチェーン接続されているディスプレイの接続台数と、デイジーチェーン接続における自機の接続順序とを記憶する記憶手段と、
    上記接続順序と上記接続台数とに基づき、自機における映像遅延時間を算出する条件判断手段と、
    上記条件判断手段によって算出された上記映像遅延時間分、表示前の映像信号を遅延させる映像遅延手段とを備えていることを特徴とするディスプレイ。
  2. 上記映像遅延手段は、上記映像遅延時間分、上記映像信号を映像処理用メモリに転送して上記映像信号を遅延させることを特徴とする請求項1に記載のディスプレイ。
  3. 上記条件判断手段は、上記映像遅延時間を遅延フレーム数として算出するものであり、
    上記映像処理用メモリは、フレームバッファであることを特徴とする請求項2に記載のディスプレイ。
  4. 上記請求項1から3の何れか一項に記載のディスプレイを複数台デイジーチェーン接続して構成されていることを特徴とするマルチディスプレイ装置。
  5. 複数のディスプレイをデイジーチェーン接続して構成されており、
    上記複数のディスプレイのうちの少なくとも一台は、上記請求項1から3の何れか一項に記載のディスプレイであることを特徴とするマルチディスプレイ装置。
JP2010288810A 2010-12-24 2010-12-24 ディスプレイおよびマルチディスプレイ装置 Pending JP2012138712A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010288810A JP2012138712A (ja) 2010-12-24 2010-12-24 ディスプレイおよびマルチディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010288810A JP2012138712A (ja) 2010-12-24 2010-12-24 ディスプレイおよびマルチディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2012138712A true JP2012138712A (ja) 2012-07-19

Family

ID=46675803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010288810A Pending JP2012138712A (ja) 2010-12-24 2010-12-24 ディスプレイおよびマルチディスプレイ装置

Country Status (1)

Country Link
JP (1) JP2012138712A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174630A1 (ja) * 2013-04-25 2014-10-30 Necディスプレイソリューションズ株式会社 マルチモニタ、マルチモニタの表示方法
JP2015064718A (ja) * 2013-09-25 2015-04-09 アンリツ株式会社 信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法
JP2016225744A (ja) * 2015-05-28 2016-12-28 株式会社リコー 無線通信システム及び方法
JP2017063392A (ja) * 2015-09-25 2017-03-30 ブラザー工業株式会社 映像処理装置及び映像処理システム
KR101724430B1 (ko) * 2016-09-20 2017-04-10 (주)베이직테크 Led 영상 장치의 동기화 장치 및 방법
WO2017130353A1 (ja) * 2016-01-28 2017-08-03 Necディスプレイソリューションズ株式会社 マルチディスプレイ装置及びマルチディスプレイ装置の制御方法
WO2022004449A1 (ja) * 2020-07-03 2022-01-06 ソニーグループ株式会社 伝送システム、伝送方法、及び、伝送機器
US11221815B2 (en) 2015-02-25 2022-01-11 Sharp Nec Display Solutions, Ltd. Display system, display device, and display method
WO2022208221A1 (ja) * 2021-03-31 2022-10-06 株式会社半導体エネルギー研究所 表示装置、電子機器、及び半導体装置の作製方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014174630A1 (ja) * 2013-04-25 2014-10-30 Necディスプレイソリューションズ株式会社 マルチモニタ、マルチモニタの表示方法
US10073667B2 (en) 2013-04-25 2018-09-11 Nec Display Solutions, Ltd. Multi-monitor and display method for multi-monitor
JP2015064718A (ja) * 2013-09-25 2015-04-09 アンリツ株式会社 信号処理装置、信号分析システム、信号発生システム、信号分析方法、及び信号発生方法
US11221815B2 (en) 2015-02-25 2022-01-11 Sharp Nec Display Solutions, Ltd. Display system, display device, and display method
JP2016225744A (ja) * 2015-05-28 2016-12-28 株式会社リコー 無線通信システム及び方法
JP2017063392A (ja) * 2015-09-25 2017-03-30 ブラザー工業株式会社 映像処理装置及び映像処理システム
JPWO2017130353A1 (ja) * 2016-01-28 2018-07-19 Necディスプレイソリューションズ株式会社 マルチディスプレイ装置及びマルチディスプレイ装置の制御方法
CN108496218A (zh) * 2016-01-28 2018-09-04 Nec显示器解决方案株式会社 多显示器设备以及用于控制多显示器设备的方法
WO2017130353A1 (ja) * 2016-01-28 2017-08-03 Necディスプレイソリューションズ株式会社 マルチディスプレイ装置及びマルチディスプレイ装置の制御方法
CN108496218B (zh) * 2016-01-28 2021-10-29 夏普Nec显示器解决方案株式会社 多显示器设备以及用于控制多显示器设备的方法
EP3410426B1 (en) * 2016-01-28 2023-09-06 Sharp NEC Display Solutions, Ltd. Multi-display device and method for controlling multi-display device
KR101724430B1 (ko) * 2016-09-20 2017-04-10 (주)베이직테크 Led 영상 장치의 동기화 장치 및 방법
WO2022004449A1 (ja) * 2020-07-03 2022-01-06 ソニーグループ株式会社 伝送システム、伝送方法、及び、伝送機器
WO2022208221A1 (ja) * 2021-03-31 2022-10-06 株式会社半導体エネルギー研究所 表示装置、電子機器、及び半導体装置の作製方法

Similar Documents

Publication Publication Date Title
JP2012138712A (ja) ディスプレイおよびマルチディスプレイ装置
CN101491090B (zh) 用于同步显示流的方法和系统
KR20110054775A (ko) 디스플레이 구동장치, 디스플레이 구동시스템 및 디스플레이 구동방법
KR102293145B1 (ko) 소스 구동기 및 타이밍 제어기를 포함하는 표시 구동 장치 및 표시 구동 장치의 동작 방법
JP2009531979A5 (ja)
US9286851B2 (en) Display panel driving device and driving method for saving electrical energy thereof
US20150294614A1 (en) Display panel driving method, driving device and display device
WO2015136571A1 (ja) 表示装置及びその駆動方法
CN202275592U (zh) 用于液晶显示器过驱动控制的系统
JP2010256810A5 (ja)
US9019249B2 (en) Display panel driving device and driving method thereof for saving electrical energy
KR20090106070A (ko) 모니터의 화면 설정 시스템 및 제어 방법
TWI483237B (zh) 用於顯示一視訊信號之系統方法及電腦程式產品
KR20130093432A (ko) 구동 장치, 이를 포함하는 표시 장치 및 그 구동 방법
JP5968011B2 (ja) 画像処理装置及びその制御方法
WO2016135881A1 (ja) 表示システム、表示方法、及び表示プログラム
JP2016035488A (ja) タイミングコントローラおよびそれを用いたディスプレイ装置
JP2007156462A5 (ja)
JP6189273B2 (ja) 映像処理装置
EP1526499A3 (en) Method and apparatus for driving a plasma display panel
CN101989400B (zh) 帧速率可扩充的图像处理系统及方法
KR100738497B1 (ko) 멀티싱크 영상 출력 시스템
JP2005234566A (ja) 表示システム及び画像処理装置
JP2002221952A (ja) 画像データ伝送方法並びに該伝送方法を用いた画像表示システム及び表示装置
TWI600003B (zh) 採用遞色技術的顯示處理器以及時序處理器