JP2020187186A - 表示装置、及び電子機器 - Google Patents

表示装置、及び電子機器 Download PDF

Info

Publication number
JP2020187186A
JP2020187186A JP2019090097A JP2019090097A JP2020187186A JP 2020187186 A JP2020187186 A JP 2020187186A JP 2019090097 A JP2019090097 A JP 2019090097A JP 2019090097 A JP2019090097 A JP 2019090097A JP 2020187186 A JP2020187186 A JP 2020187186A
Authority
JP
Japan
Prior art keywords
transistor
wiring
driver circuit
circuit
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019090097A
Other languages
English (en)
Other versions
JP7308655B2 (ja
Inventor
誠一 米田
Seiichi Yoneda
誠一 米田
池田　隆之
Takayuki Ikeda
隆之 池田
英智 小林
Hidetomo Kobayashi
英智 小林
英明 宍戸
Hideaki Shishido
英明 宍戸
中川　貴史
Takashi Nakagawa
貴史 中川
秀一 勝井
Shuichi Katsui
秀一 勝井
清貴 木村
Kiyotaka Kimura
清貴 木村
丈也 廣瀬
Fumiya HIROSE
丈也 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020187186A publication Critical patent/JP2020187186A/ja
Application granted granted Critical
Publication of JP7308655B2 publication Critical patent/JP7308655B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】信頼性の高い表示装置を提供する。高速に動作する表示装置を提供する。【解決手段】第１の層と、第２の層と、が積層して設けられた表示装置。第１の層は、インターフェース回路と、バッファ素子と、ソースドライバ回路と、を有し、第２の層は、表示部を有する。バッファ素子と、ソースドライバ回路と、は表示部と重なる領域を有するように設けられる。インターフェース回路は、バッファ素子の入力端子と電気的に接続され、バッファ素子の出力端子は、ソースドライバ回路と電気的に接続されている。また、ソースドライバ回路は、バッファ回路を有していてもよい。この場合、バッファ素子の出力端子が、バッファ回路の入力端子と電気的に接続された構成とすることができる。【選択図】図２

Description

本発明の一態様は、表示装置及びその動作方法、並びに電子機器に関する。本発明の一態様は、表示装置の作製方法に関する。本発明の一態様は、トランジスタ、及びトランジスタの作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、又はμＦＥと言う場合がある）を高めた半導体装置が開示されている。
半導体層に用いることのできる金属酸化物は、スパッタリング法等を用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高機能の表示装置を実現できる。
また、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ Ｒｅａｌｉｔｙ）又は仮想現実（ＶＲ：Ｖｉｒｔｕａｌ Ｒｅａｌｉｔｙ）用の表示装置として、ウェアラブル型の表示装置や、据え置き型の表示装置が普及しつつある。ウェアラブル型の表示装置としては、例えば、ヘッドマウントディスプレイ（ＨＭＤ：Ｈｅａｄ Ｍｏｕｎｔｅｄ Ｄｉｓｐｌａｙ）や眼鏡型の表示装置等がある。据え置き型の表示装置としては、例えば、ヘッドアップディスプレイ（ＨＵＤ：Ｈｅａｄ−Ｕｐ Ｄｉｓｐｌａｙ）等がある。
さらに、撮像装置を有する電子機器であるデジタルカメラ等に設けられる、撮像される画像を撮像前に確認するために用いるビューファインダーとして、電子ビューファインダーが用いられている。電子ビューファインダーには表示部が設けられ、撮像素子により得られる像を当該表示部に画像として表示することができる。例えば、特許文献２では、画像中心部から画像周辺部にわたって良好な視度状態を得ることができる電子ビューファインダーについて開示されている。
特開２０１４−７３９９号公報 特開２０１２−４２５６９号公報
ヘッドマウントディスプレイ（ＨＭＤ）等、表示面と使用者の距離が近い表示装置においては使用者が画素を視認しやすく、粒状感を強く感じてしまうことから、ＡＲやＶＲの没入感や臨場感が薄れる場合がある。また、電子ビューファインダーには光学ファインダーと同様に接眼部が設けられ、電子ビューファインダーの表示部に表示される画像は、接眼部に使用者の眼を近づけることにより視認される。このため、電子ビューファインダーの表示部と、使用者と、の距離が近くなる。これにより、使用者が表示部に設けられた画素を視認しやすいため、粒状感を強く感じてしまう場合がある。以上のようなことから、ＨＭＤ及び電子ビューファインダーにおいては、使用者に画素を視認されないように精細な画素を備える表示装置が望まれる。例えば、１０００ｐｐｉ以上、好ましくは５０００ｐｐｉ以上、より好ましくは１００００ｐｐｉの画素密度であることが好ましい。また、例えば特に電子ビューファインダーに設けられる表示装置においては、４Ｋ（画素数：３８４０×２１６０）、５Ｋ（画素数：５１２０×２８８０）、又はそれ以上の解像度の画像を表示できることが好ましい。
本発明の一態様は、画素数が多い表示装置を提供することを課題の一とする。又は、本発明の一態様は、精細度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、高解像度の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高品位の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、臨場感の高い画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高輝度の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高ダイナミックレンジの表示装置を提供することを課題の一とする。又は、本発明の一態様は、狭額縁化した表示装置を提供することを課題の一とする。又は、本発明の一態様は、小型の表示装置を提供することを課題の一とする。又は、本発明の一態様は、高速に動作する表示装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低い表示装置を提供することを課題の一とする。又は、本発明の一態様は、低価格な表示装置を提供することを課題の一とする。又は、本発明の一態様は、信頼性が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、レイアウトの自由度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置の動作方法を提供することを課題の一とする。又は、本発明の一態様は、新規な電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から抽出することが可能である。
本発明の一態様は、第１の層と、第２の層と、が積層して設けられた表示装置であって、第１の層には、インターフェース回路と、バッファ素子と、ソースドライバ回路と、が設けられ、第２の層は、表示部を有し、表示部には、画素がマトリクス状に配列され、バッファ素子は、画素と重なる領域を有し、ソースドライバ回路は、画素と重なる領域を有し、インターフェース回路は、バッファ素子の入力端子と電気的に接続され、バッファ素子の出力端子は、ソースドライバ回路と電気的に接続されている表示装置である。
又は、上記態様において、ソースドライバ回路は、バッファ回路を有し、バッファ素子の出力端子は、バッファ回路の入力端子と電気的に接続されていてもよい。
又は、上記態様において、バッファ素子は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、ソースドライバ回路は、第１のトランジスタのソース又はドレインの一方、及び第２のトランジスタのソース又はドレインの一方と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第３のトランジスタのソース又はドレインの一方と電気的に接続され、第２のトランジスタのゲートは、インターフェース回路と電気的に接続されていてもよい。
又は、上記態様において、第１の層は、ゲートドライバ回路を有し、ゲートドライバ回路は、画素と重なる領域を有し、ゲートドライバ回路は、ソースドライバ回路と重なる領域を有してもよい。
又は、上記態様において、バッファ素子は、ゲートドライバ回路と、ソースドライバ回路と、が重なる領域に設けられてもよい。
又は、上記態様において、画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有してもよい。
又は、本発明の一態様は、インターフェース回路と、第１のバッファ素子と、第２のバッファ素子と、第３のバッファ素子と、第１のソースドライバ回路と、第２のソースドライバ回路と、が設けられ、インターフェース回路は、第１のバッファ素子の入力端子、及び第２のバッファ素子の入力端子と電気的に接続され、第１のバッファ素子の出力端子は、第１のソースドライバ回路と電気的に接続され、第２のバッファ素子の出力端子は、第３のバッファ素子の入力端子と電気的に接続され、第３のバッファ素子の出力端子は、第２のソースドライバ回路と電気的に接続されている表示装置である。
又は、上記態様において、表示装置は、第１のゲートドライバ回路と、第２のゲートドライバ回路と、を有し、第１のゲートドライバ回路は、第１のソースドライバ回路と重なる領域を有し、第２のゲートドライバ回路は、第２のソースドライバ回路と重なる領域を有してもよい。
又は、上記態様において、第１及び第２のバッファ素子は、第１のゲートドライバ回路と、第１のソースドライバ回路と、が重なる領域に設けられ、第３のバッファ素子は、第２のゲートドライバ回路と、第２のソースドライバ回路と、が重なる領域に設けられてもよい。
又は、本発明の一態様は、第１の層と、第２の層と、が積層して設けられた表示装置であって、第１の層は、インターフェース回路と、第１のバッファ素子と、第２のバッファ素子と、第３のバッファ素子と、第１のソースドライバ回路と、第２のソースドライバ回路と、が設けられ、第２の層は第１の表示部と、第２の表示部と、を有し、第１の表示部には、第１の画素がマトリクス状に配列され、第２の表示部には、第２の画素がマトリクス状に配列され、第１のバッファ素子は、第１の画素と重なる領域を有し、第２のバッファ素子は、第１の画素と重なる領域を有し、第１のソースドライバ回路は、第１の画素と重なる領域を有し、第３のバッファ素子は、第２の画素と重なる領域を有し、第２のソースドライバ回路は、第２の画素と重なる領域を有し、インターフェース回路は、第１のバッファ素子の入力端子、及び第２のバッファ素子の入力端子と電気的に接続され、第１のバッファ素子の出力端子は、第１のソースドライバ回路と電気的に接続され、第２のバッファ素子の出力端子は、第３のバッファ素子の入力端子と電気的に接続され、第３のバッファ素子の出力端子は、第２のソースドライバ回路と電気的に接続されている表示装置である。
又は、上記態様において、第１の層は、第１のゲートドライバ回路と、第２のゲートドライバ回路と、を有し、第１のゲートドライバ回路は、第１の画素と重なる領域を有し、第２のゲートドライバ回路は、第２の画素と重なる領域を有し、第１のゲートドライバ回路は、第１のソースドライバ回路と重なる領域を有し、第２のゲートドライバ回路は、第２のソースドライバ回路と重なる領域を有してもよい。
又は、上記態様において、第１及び第２のバッファ素子は、第１のゲートドライバ回路と、第１のソースドライバ回路と、が重なる領域に設けられ、第３のバッファ素子は、第２のゲートドライバ回路と、第２のソースドライバ回路と、が重なる領域に設けられてもよい。
又は、上記態様において、第１及び第２の画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有してもよい。
又は、上記態様において、第１のソースドライバ回路は、第１のバッファ回路を有し、第２のソースドライバ回路は、第２のバッファ回路を有し、第１のバッファ素子の出力端子は、第１のバッファ回路の入力端子と電気的に接続され、第３のバッファ素子の出力端子は、第２のバッファ回路の入力端子と電気的に接続されていてもよい。
又は、上記態様において、第１のバッファ素子は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、第１のソースドライバ回路は、第１のトランジスタのソース又はドレインの一方、及び第２のトランジスタのソース又はドレインの一方と電気的に接続され、第２のトランジスタのソース又はドレインの他方は、第３のトランジスタのソース又はドレインの一方と電気的に接続され、第２のトランジスタのゲートは、インターフェース回路と電気的に接続され、第２のバッファ素子は、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、第４のトランジスタのソース又はドレインの一方は、第５のトランジスタのソース又はドレインの一方と電気的に接続され、第５のトランジスタのソース又はドレインの他方は、第６のトランジスタのソース又はドレインの一方と電気的に接続され、第５のトランジスタのゲートは、インターフェース回路と電気的に接続され、第３のバッファ素子は、第７のトランジスタと、第８のトランジスタと、第９のトランジスタと、を有し、第２のソースドライバ回路は、第７のトランジスタのソース又はドレインの一方、及び第８のトランジスタのソース又はドレインの一方と電気的に接続され、第７のトランジスタのゲートは、第４のトランジスタのゲートと電気的に接続され、第８のトランジスタのソース又はドレインの他方は、第９のトランジスタのソース又はドレインの一方と電気的に接続され、第８のトランジスタのゲートは、第４のトランジスタのソース又はドレインの一方と電気的に接続されていてもよい。
本発明の一態様の表示装置と、レンズと、を有する電子機器も、本発明の一態様である。
本発明の一態様により、画素数が多い表示装置を提供することができる。又は、本発明の一態様により、精細度が高い表示装置を提供することができる。又は、本発明の一態様により、高解像度の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高品位の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、臨場感の高い画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高輝度の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高ダイナミックレンジの表示装置を提供することができる。又は、本発明の一態様により、狭額縁化した表示装置を提供することができる。又は、本発明の一態様により、小型の表示装置を提供することができる。又は、本発明の一態様により、高速に動作する表示装置を提供することができる。又は、本発明の一態様により、消費電力が低い表示装置を提供することができる。又は、本発明の一態様により、低価格な表示装置を提供することができる。又は、本発明の一態様により、信頼性が高い表示装置を提供することができる。又は、本発明の一態様により、レイアウトの自由度が高い表示装置を提供することができる。又は、本発明の一態様により、新規な表示装置を提供することができる。又は、本発明の一態様により、新規な表示装置の動作方法を提供することができる。又は、本発明の一態様により、新規な電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項等の記載から抽出することが可能である。
図１は、表示装置の構成例を示すブロック図である。 図２は、表示装置の構成例を示すブロック図である。 図３は、表示装置の構成例を示すブロック図である。 図４は、表示装置の構成例を示す回路図である。 図５は、表示装置の構成例を示す回路図である。 図６は、表示装置の構成例を示す回路図である。 図７は、表示装置の動作方法の一例を示すタイミングチャートである。 図８は、表示装置の動作方法の一例を示すタイミングチャートである。 図９は、表示装置の動作方法の一例を示すタイミングチャートである。 図１０は、表示装置の構成例を示す回路図である。 図１１は、表示装置の動作方法の一例を示すタイミングチャートである。 図１２は、表示装置の動作方法の一例を示すタイミングチャートである。 図１３は、表示装置の動作方法の一例を示すタイミングチャートである。 図１４は、ソースドライバ回路の構成例を示すブロック図である。 図１５は、表示装置の構成例を示すブロック図である。 図１６は、シフトレジスタの構成例を示すブロック図である。 図１７（Ａ）は、シフトレジスタの構成例を示すブロック図である。図１７（Ｂ）は、シフトレジスタの構成例を示す回路図である。 図１８は、ゲートドライバ回路及びソースドライバ回路の配置を示す模式図である。 図１９は、ゲートドライバ回路及びソースドライバ回路の構成例を示す上面図である。 図２０は、ゲートドライバ回路、ソースドライバ回路、及びバッファ回路の構成例を示す上面図である。 図２１は、表示装置の構成例を示すブロック図である。 図２２は、表示装置の構成例を示すブロック図である。 図２３は、表示装置の構成例を示すブロック図である。 図２４（Ａ）乃至図２４（Ｅ）は、画素の構成例を示す図である。 図２５（Ａ）乃至図２５（Ｃ）は、画素の構成例を示す回路図である。 図２６（Ａ）、図２６（Ｃ）、及び図２６（Ｄ）は、画素の構成例を示す回路図である。図２６（Ｂ）は、画素の動作方法の一例を示すタイミングチャートである。 図２７（Ａ）乃至図２７（Ｄ）は、画素の構成例を示す回路図である。 図２８は、表示装置の構成例を示すブロック図である。 図２９は、表示装置の動作例を説明する図である。 図３０は、表示装置の構成例を示す断面図である。 図３１は、表示装置の構成例を示す断面図である。 図３２は、表示装置の構成例を示す断面図である。 図３３は、表示装置の構成例を示す断面図である。 図３４は、表示装置の構成例を示す断面図である。 図３５は、表示装置の構成例を示す断面図である。 図３６（Ａ）乃至図３６（Ｅ）は、発光素子の構成例を示す図である。 図３７（Ａ）は、トランジスタの構成例を示す上面図である。図３７（Ｂ）及び図３７（Ｃ）は、トランジスタの構成例を示す断面図である。 図３８（Ａ）は、トランジスタの構成例を示す上面図である。図３８（Ｂ）及び図３８（Ｃ）は、トランジスタの構成例を示す断面図である。 図３９（Ａ）は、トランジスタの構成例を示す上面図である。図３９（Ｂ）及び図３９（Ｃ）は、トランジスタの構成例を示す断面図である。 図４０は、表示装置の構成例を示すブロック図である。 図４１は、シフトレジスタの構成例を示す回路図である。 図４２は、画素の構成例を示す回路図である。 図４３は、画素の動作方法の一例を示すタイミングチャートである。 図４４（Ａ）乃至図４４（Ｅ）は、電子機器の例を示す斜視図である。 図４５（Ａ）乃至図４５（Ｇ）は、電子機器の例を示す斜視図である。 図４６（Ａ）、（Ｂ）は、実施例に係るトランジスタの断面ＴＥＭ写真である。 図４７（Ａ）は、実施例に係るＩｄ−Ｖｇ特性の測定結果を示す図である。図４７（Ｂ）は、実施例に係るＩｇ−Ｖｇ特性の測定結果を示す図である。 図４８は、実施例に係るＩｄ−Ｖｇ特性の測定結果を示す図である。 図４９（Ａ）は、実施例に係るＩｄ−Ｖｇ特性の測定結果を示す図である。図４９（Ｂ）は、実施例に係るＩｄ−Ｖｄ特性の測定結果を示す図である。 図５０は、実施例に係るＩｄ−Ｖｄ特性の測定結果を示す図である。 図５１（Ａ）及び図５１（Ｂ）は、実施例に係るＩｄ−Ｖｇ特性の測定結果を示す図である。 図５２は、実施例に係るゲートドライバ回路の、出力電位の時間経過である。 図５３は、実施例に係るゲートドライバ回路の、オシロスコープによる測定結果である。 図５４は、実施例に係る表示装置による画像の表示結果である。 図５５（Ａ）は、実施例に係る表示装置の外観を示す写真である。図５５（Ｂ）は、実施例に係る表示装置による画像の表示結果である。 図５６（Ａ）は、実施例に係る表示装置の外観を示す写真である。図５６（Ｂ）は、実施例に係る表示装置による画像の表示結果である。 図５７は、実施例に係るシミュレーション結果である。 図５８は、実施例に係る表示装置による画像の表示結果である。 図５９（Ａ）及び図５９（Ｂ）は、実施例に係る表示装置による画像の表示結果である。 図６０は、実施例に係る表示装置が有する画素から射出される光の輝度を、階調ごとに示すグラフである。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。
また、本明細書において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタが有するソースとドレインの機能は、トランジスタの極性や、回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ等のスイッチング素子、抵抗素子、インダクタ、キャパシタ、バッファ回路、その他の各種機能を有する素子、回路等が含まれる。また、インバータも、「何らかの電気的作用を有するもの」に含まれる場合があるものとする。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖｔｈよりも高い）状態をいう。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。例えば、実際の製造工程において、エッチング等の処理により層やレジストマスク等が意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分又は同様な機能・材料等を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能・材料等を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、酸化物又は酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について説明する。
本発明の一態様は、第１の層と、第２の層と、が積層して設けられた表示装置に関する。第１の層は、インターフェース回路と、ゲートドライバ回路と、ソースドライバ回路と、を有し、第２の層は、表示部を有する。ゲートドライバ回路及びソースドライバ回路は、表示部と重なる領域を有するように設けられる。これにより、本発明の一態様の表示装置を狭額縁化することができ、また小型化することができる。なお、インターフェース回路は、表示装置の外部から画像データを受信して、当該画像データを画像信号としてソースドライバ回路に供給する機能を有する。また、インターフェース回路は、例えば表示装置の外周部に設けることができる。
また、ゲートドライバ回路とソースドライバ回路は、明確に分離されず、重なる領域を有する。これにより、当該重なる領域を有さない場合より、さらに表示装置を狭額縁化することができ、また小型化することができる。
ここで、ゲートドライバ回路及びソースドライバ回路が、表示部と重ならない構成とする場合、ゲートドライバ回路及びソースドライバ回路は、例えば表示部の外側周辺部に設けることとなる。この場合、２行２列分より多くの表示部を設けることは、ゲートドライバ回路及びソースドライバ回路の設置場所等の観点から難しい。一方、本発明の一態様の表示装置では、ゲートドライバ回路及びソースドライバ回路を、表示部が設けられた層とは異なる層に設けることにより、表示部と重なる領域を有するように設けることができるので、２行２列分より多くの表示部を設けることができる。
以上のように、ゲートドライバ回路及びソースドライバ回路を、表示部と重なる領域を有するように設けることにより、本発明の一態様の表示装置には、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置より、多くの表示部を設けることができる。多くの表示部を設けることにより、１個の表示部に設けられる画素の個数を少なくすることができる。したがって、本発明の一態様の表示装置を、例えば高速に動作させることができる。よって、本発明の一態様の表示装置の精細度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置より高めることができる。例えば、本発明の一態様の表示装置の画素密度を１０００ｐｐｉ以上とすることができ、５０００ｐｐｉ以上とすることができ、１００００ｐｐｉとすることができる。また、本発明の一態様の表示装置により表示することができる画像の解像度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置により表示することができる画像の解像度より高めることができる。
ここで、ゲートドライバ回路及びソースドライバ回路を、表示部と重なる領域を有するように設け、インターフェース回路を本発明の一態様の表示装置の外周部に設けると、インターフェース回路からソースドライバ回路までの配線距離が長くなる場合がある。このため、インターフェース回路が受信した画像データを画像信号としてソースドライバ回路に供給しようとすると、画像信号が減衰し、ソースドライバ回路が画像信号を正しく認識できない場合がある。例えば、画像信号がデジタル信号である場合は、当該信号のビットが“０”と“１”のどちらであるかをソースドライバ回路が正しく認識できない場合がある。また、画像信号の減衰により、インターフェース回路からソースドライバ回路への画像信号の供給に長期間を要する場合がある。
そこで、本発明の一態様の表示装置では、インターフェース回路と、ソースドライバ回路と、の間にバッファ回路を設ける。具体的には、バッファ回路を、当該バッファ回路の入力端子がインターフェース回路と電気的に接続され、当該バッファ回路の出力端子がソースドライバ回路と電気的に接続されるように設ける。これにより、ソースドライバ回路が画像信号を正しく認識することができるようになるので、本発明の一態様の表示装置の信頼性を高めることができる。また、本発明の一態様の表示装置の動作を高速化することができる。なお、バッファ回路は、第１の層に、表示部と重なる領域を有するように設けることができる。
また、ソースドライバ回路にもバッファ回路を設けてもよい。例えば、インターフェース回路と、ソースドライバ回路と、の間に設けられたバッファ回路（第１のバッファ回路）の出力端子が、ソースドライバ回路に設けられたバッファ回路（第２のバッファ回路）の入力端子と電気的に接続されるようにすることができる。これにより、第１のバッファ回路が出力した画像信号がソースドライバ回路に入力されるまでに、当該画像信号が減衰したとしても、ソースドライバ回路に入力された画像信号を正しく処理することができる。したがって、本発明の一態様の表示装置の信頼性を高めることができる。また、本発明の一態様の表示装置の動作を高速化することができる。
＜表示装置の構成例１＞
図１は、本発明の一態様の表示装置である表示装置１０の構成例を示すブロック図である。表示装置１０は、層２０と、層２０の上方に積層された層３０を有する。層２０にはゲートドライバ回路２１と、ソースドライバ回路２２と、バッファ回路２５と、インターフェース回路５０と、が設けられる。なお、インターフェース回路５０は、例えば表示装置１０の外周部に設けることができる。
層３０には表示部３３が設けられ、表示部３３には画素３４がマトリクス状に配列されている。層２０と層３０の間には、層間絶縁層を設けることができる。なお、層３０の上方に層２０を積層して設けてもよい。また、インターフェース回路５０を層３０に設けてもよい。この場合、層２０にはインターフェース回路５０を設けない構成とすることができる。
インターフェース回路５０は、バッファ回路２５の入力端子と電気的に接続されている。バッファ回路２５の出力端子は、ソースドライバ回路２２と電気的に接続されている。
同一行の画素３４は、配線３１を介してゲートドライバ回路２１と電気的に接続され、同一列の画素３４は、配線３２を介してソースドライバ回路２２と電気的に接続されている。配線３１は、走査線としての機能を有し、配線３２は、データ線としての機能を有する。
なお、図１では、１行の画素３４が１本の配線３１によって電気的に接続され、１列の画素３４が１本の配線３２によって電気的に接続されている構成を示しているが、本発明の一態様はこれに限らない。例えば、１行の画素３４が２本以上の配線３１によって電気的に接続されていてもよいし、１列の画素３４が２本以上の配線３２によって電気的に接続されていてもよい。つまり、例えば１個の画素３４が、２本以上の走査線と電気的に接続されていてもよいし、２本以上のデータ線と電気的に接続されていてもよい。また、例えば１本の配線３１が、２行以上の画素３４と電気的に接続されていてもよいし、１本の配線３２が２列以上の画素３４と電気的に接続されていてもよい。つまり、例えば１本の配線３１を２行以上の画素３４で共有してもよいし、１本の配線３２を２列以上の画素３４で共有してもよい。
ゲートドライバ回路２１は、画素３４の動作を制御するための信号を生成し、配線３１を介して当該信号を画素３４に供給する機能を有する。インターフェース回路５０は、表示装置１０の外部から画像データを受信して、当該画像データを画像信号として出力する機能を有する。インターフェース回路５０は、例えばシリアル−パラレル変換回路を有する。これにより、表示装置１０が受信した画像データがシリアルの画像データである場合、当該画像データをパラレル変換することができる。よって、インターフェース回路５０が画像データを出力する際の負荷が大きくても、インターフェース回路５０は画像データを出力することができる。
バッファ回路２５には、インターフェース回路５０が出力した画像信号が入力される。バッファ回路２５は、例えばユニティゲインバッファとすることができ、入力された信号と対応する信号を出力する機能を有する。例えば、バッファ回路２５に入力された信号がデジタル信号である場合、バッファ回路２５は、当該信号と対応するビットの信号を出力する機能を有する。例えば、バッファ回路２５に入力された信号のビットが“０”である場合は、バッファ回路２５は“０”の信号を出力することができ、バッファ回路２５に入力された信号のビットが“１”である場合は、バッファ回路２５は“１”の信号を出力することができる。なお、バッファ回路２５に入力された信号のビットが“０”である場合に、バッファ回路２５が“１”の信号を出力し、バッファ回路２５に入力された信号のビットが“１”である場合に、バッファ回路２５が“０”の信号を出力してもよい。つまり、バッファ回路２５は、非反転バッファ回路、又は反転バッファ回路のいずれであってもよい。
ソースドライバ回路２２は、バッファ回路２５が出力した画像信号に対応する信号を、配線３２を介して画素３４に供給する機能を有する。例えば、ソースドライバ回路２２はデジタルアナログ変換回路（以下、ＤＡ変換回路）を有し、当該ＤＡ変換回路によりデジタル信号である画像信号をアナログ信号に変換し、当該アナログ信号を画素３４に供給することができる。
表示部３３は、ソースドライバ回路２２が画素３４に供給した信号に対応する画像を表示する機能を有する。具体的には、上記信号に対応する輝度の光を画素３４から射出することにより、表示部３３に画像が表示される。
図１では、層２０と層３０の位置関係を一点鎖線及び白抜き丸印で示しており、一点鎖線で結ばれた、層２０の白抜き丸印と層３０の白抜き丸印が互いに重なっている。なお、他の図においても、同様の表記を行う。
表示装置１０において、ゲートドライバ回路２１及びソースドライバ回路２２が、表示部３３と重なる領域を有するように設けられている。例えば、ゲートドライバ回路２１、及びソースドライバ回路２２は、画素３４と重なる領域を有している。ゲートドライバ回路２１及びソースドライバ回路２２と、表示部３３と、を、互いに重なる領域を有するように積層して設けることで、表示装置１０を狭額縁化することができ、また小型化することができる。
一方、ゲートドライバ回路２１及びソースドライバ回路２２を、表示部３３と重なる領域を有するように設け、インターフェース回路５０を表示装置１０の外周部に設けると、インターフェース回路５０からソースドライバ回路２２までの配線距離が長くなる場合がある。このため、インターフェース回路５０が受信した画像データを画像信号としてソースドライバ回路２２に供給しようとすると、画像信号が減衰し、ソースドライバ回路２２が画像信号を正しく認識できない場合がある。例えば、画像信号がデジタル信号である場合は、当該信号のビットが“０”と“１”のどちらであるかをソースドライバ回路２２が正しく認識できない場合がある。また、画像信号の減衰により、インターフェース回路５０からソースドライバ回路２２への画像信号の供給に長期間を要する場合がある。
そこで、表示装置１０では、インターフェース回路５０と、ソースドライバ回路２２と、の間にバッファ回路２５を設ける。具体的には、例えばバッファ回路２５を、前述のように入力端子がインターフェース回路５０と電気的に接続され、出力端子がソースドライバ回路２２と電気的に接続されるように設ける。バッファ回路２５は、前述のようにユニティゲインバッファとすることができるので、インターフェース回路５０が出力した画像信号が減衰したとしても、画像信号がソースドライバ回路２２に入力される前に減衰分を回復させることができる。これにより、ソースドライバ回路２２が画像信号を正しく認識することができるようになるので、表示装置１０の信頼性を高めることができる。また、表示装置１０の動作を高速化することができる。なお、バッファ回路２５は、図１に示すように、層２０に、表示部３３と重なる領域を有するように設けることができる。
ゲートドライバ回路２１とソースドライバ回路２２は、明確に分離されず、重なる領域を有することができる。当該領域を、領域２３とする。領域２３を有することにより、ゲートドライバ回路２１及びソースドライバ回路２２の占有面積を小さくすることができる。よって、表示部３３の面積が小さい場合であっても、ゲートドライバ回路２１及びソースドライバ回路２２を、表示部３３からはみ出すことなく設けることができる。又は、ゲートドライバ回路２１及びソースドライバ回路２２の、表示部３３と重ならない領域の面積を小さくすることができる。以上より、領域２３を有さない場合よりさらに狭額縁化することができ、また小型化することができる。
図１には、層２０にゲートドライバ回路２１、ソースドライバ回路２２、バッファ回路２５、及びインターフェース回路５０がそれぞれ１個ずつ設けられ、層３０に表示部３３が１個設けられた構成例を示しているが、層３０に表示部３３を複数設けてもよい。つまり、層３０に設けられた表示部を分割してもよい。図２は、図１に示す構成の変形例であり、層３０に３行３列の表示部３３が設けられる場合の、表示装置１０の構成例を示している。なお、層３０には、２行２列の表示部３３が設けられていてもよいし、４行４列以上の表示部３３が設けられていてもよい。また、層３０に設けられる表示部３３の行数と列数は異なっていてもよい。図２に示す構成の表示装置１０では、例えば全ての表示部３３を用いて１枚の画像を表示することができる。
本明細書等において、例えば１行１列目、２行１列目、３行１列目、１行２列目、２行２列目、３行２列目、１行３列目、２行３列目、３行３列目の表示部３３を、それぞれ［１，１］、［２，１］、［３，１］、［１，２］、［２，２］、［３，２］、［１，３］、［２，３］、［３，３］という表記により区別する。また、当該表示部３３に対応する各種回路等、例えば当該表示部３３と重なる領域を有する各種回路等を同様の表記により区別する。例えば、表示部３３［１，１］と重なる領域を有するソースドライバ回路２２を、ソースドライバ回路２２［１，１］と記載して他のソースドライバ回路２２と区別する。
図２は、図の明瞭化のために、配線３１、及び配線３２を省略しているが、実際には、図２に示す構成の表示装置１０には配線３１、及び配線３２が設けられている。また、インターフェース回路５０と、バッファ回路２５と、ソースドライバ回路２２と、の間の信号の入出力関係を省略しているが、実際には前述した信号の入出力が行われる。なお、他の図においても、図２と同様に一部の構成要素等を省略している場合がある。
表示装置１０には、ゲートドライバ回路２１、ソースドライバ回路２２、及びバッファ回路２５を、例えば表示部３３と同数設けることができる。この場合、ゲートドライバ回路２１を、当該ゲートドライバ回路２１が信号を供給する画素３４が設けられた表示部３３と重なる領域を有するように設けることができる。また、ソースドライバ回路２２を、当該ソースドライバ回路２２が信号を供給する画素３４が設けられた表示部３３と重なる領域を有するように設けることができる。
また、表示装置１０には、インターフェース回路５０を、例えば図２に示すように、表示部３３の列ごとに設けることができる。図２に示す構成の表示装置１０では、３列の表示部３３が層３０に設けられているので、インターフェース回路５０が３個設けられている。また、層２０には、インターフェース回路５０を、例えば表示部３３の行ごとに設けることができる。又は、層２０に、インターフェース回路５０を１個だけ設けてもよい。又は、層２０に、インターフェース回路５０を行ごとかつ列ごとに設けてもよい。この場合、表示装置１０に３行３列の表示部３３が設けられているとすると、６個のインターフェース回路５０を設けることができる。
本明細書等において、例えば１列目、２列目、３列目の表示部３３に対応するインターフェース回路５０を、それぞれ［１］、［２］、［３］という表記により区別する。
表示部３３を複数設け、これに合わせてゲートドライバ回路２１、ソースドライバ回路２２、バッファ回路２５、及びインターフェース回路５０を設けることにより、１個の表示部３３に設けられる画素３４の個数を減らすことができる。複数設けられたゲートドライバ回路２１は、それぞれ並列して動作させることができ、複数設けられたソースドライバ回路２２は、それぞれ並列して動作させることができるので、例えば１フレームの画像に対応する信号を画素３４に書き込むために要する時間を短くすることができる。よって、１フレーム期間の長さを短くすることができ、表示装置１０の動作を高速化することができる。このため、表示装置１０が有する画素３４の個数を多くすることができ、表示装置１０の精細度を高めることができる。また、表示装置１０により表示することができる画像の解像度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置により表示することができる画像の解像度より高めることができる。さらに、クロック周波数を小さくすることができるので、表示装置１０の消費電力を低減することができる。
ここで、ゲートドライバ回路及びソースドライバ回路が、表示部と重ならない構成とする場合、ゲートドライバ回路及びソースドライバ回路は、例えば表示部の外側周辺部に設けることとなる。この場合、２行２列分より多くの表示部を設けることは、ゲートドライバ回路及びソースドライバ回路の設置場所等の観点から難しい。一方、表示装置１０では、ゲートドライバ回路及びソースドライバ回路を、表示部が設けられた層とは異なる層に設けることにより、表示部と重なる領域を有するように設けることができるので、図２に示すように２行２列分より多くの表示部を設けることができる。
以上のように、ゲートドライバ回路２１及びソースドライバ回路２２を、表示部３３と重なる領域を有するように設けることにより、表示装置１０には、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置より、多くの表示部３３を設けることができる。多くの表示部を設けることにより、１個の表示部に設けられる画素の個数を少なくすることができる。これにより、表示装置１０を、例えば高速に動作させることができる。よって、表示装置１０の精細度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置より高めることができる。例えば、表示装置１０の画素密度を１０００ｐｐｉ以上とすることができ、５０００ｐｐｉ以上とすることができ、１００００ｐｐｉとすることができる。よって、表示装置１０に、粒状感が少ない高品位の画像を表示することができ、臨場感の高い画像を表示することができる。したがって、表示装置１０は、特に、表示面と使用者の距離が近い機器、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末等に好適に用いることができる。また、ＶＲ機器や、ＡＲ機器等にも好適に用いることができる。さらに、撮像装置を有する電子機器であるデジタルカメラ等に設けられる、電子ビューファインダー等のビューファインダーにも好適に用いることができる。
また、表示装置１０により表示することができる画像の解像度を、ゲートドライバ回路及びソースドライバ回路が表示部と重ならない構成の表示装置により表示することができる画像の解像度より高めることができる。例えば、表示装置１０をビューファインダーに用いる場合、表示装置１０は４Ｋ、５Ｋ、又はそれ以上の解像度の画像を表示することができる。
図３は、図２に示す構成の表示装置１０における、インターフェース回路５０、バッファ回路２５、及びソースドライバ回路２２の電気的な接続関係を示す図である。
インターフェース回路５０［１］は、バッファ回路２５［１，１］の入力端子と電気的に接続されている。バッファ回路２５［１，１］の出力端子は、ソースドライバ回路２２［１，１］、及びバッファ回路２５［２，１］の入力端子と電気的に接続されている。バッファ回路２５［２，１］の出力端子は、ソースドライバ回路２２［２，１］、及びバッファ回路２５［３，１］の入力端子と電気的に接続されている。バッファ回路２５［３，１］の出力端子は、ソースドライバ回路２２［３，１］と電気的に接続されている。
インターフェース回路５０［２］は、バッファ回路２５［１，２］の入力端子と電気的に接続されている。バッファ回路２５［１，２］の出力端子は、ソースドライバ回路２２［１，２］、及びバッファ回路２５［２，２］の入力端子と電気的に接続されている。バッファ回路２５［２，２］の出力端子は、ソースドライバ回路２２［２，２］、及びバッファ回路２５［３，２］の入力端子と電気的に接続されている。バッファ回路２５［３，２］の出力端子は、ソースドライバ回路２２［３，２］と電気的に接続されている。
インターフェース回路５０［３］は、バッファ回路２５［１，３］の入力端子と電気的に接続されている。バッファ回路２５［１，３］の出力端子は、ソースドライバ回路２２［１，３］、及びバッファ回路２５［２，３］の入力端子と電気的に接続されている。バッファ回路２５［２，３］の出力端子は、ソースドライバ回路２２［２，３］、及びバッファ回路２５［３，３］の入力端子と電気的に接続されている。バッファ回路２５［３，３］の出力端子は、ソースドライバ回路２２［３，３］と電気的に接続されている。
前述のように、インターフェース回路５０は、例えば表示装置１０の外周部に設けられる。よって、例えば図２及び図３に示すように、インターフェース回路５０を表示部３３の列ごとに設ける場合、インターフェース回路５０から２行目のソースドライバ回路２２までの配線距離は、インターフェース回路５０から１行目のソースドライバ回路２２までの配線距離より長くなる。例えば、インターフェース回路５０［１］からソースドライバ回路２２［２，１］までの配線距離は、インターフェース回路５０［１］からソースドライバ回路２２［１，１］までの配線距離より長くなる。このため、例えばインターフェース回路５０［１］が受信した画像データを画像信号としてソースドライバ回路２２［２，１］に供給しようとすると、画像信号がバッファ回路２５［２，１］に入力されるまでに画像信号が減衰する場合がある。これにより、バッファ回路２５［２，１］を通したとしても、ソースドライバ回路２２［２，１］が画像信号を正しく認識できない場合がある。また、画像信号の減衰により、インターフェース回路５０［１］からソースドライバ回路２２［２，１］への画像信号の供給に長期間を要する場合がある。
そこで、インターフェース回路５０から出力された画像信号を、１行目のバッファ回路２５に通してから２行目のバッファ回路２５に通すことが好ましい。これにより、画像信号が２行目のバッファ回路２５に入力されるまでに減衰することを抑制することができる。例えば、インターフェース回路５０［１］から出力された画像信号を、バッファ回路２５［１，１］に通してからバッファ回路２５［２，１］に通すことにより、画像信号がバッファ回路２５［２，１］に入力されるまでに減衰することを抑制することができる。これにより、例えばソースドライバ回路２２［２，１］が画像信号を正しく認識することができるようになるので、表示装置１０の信頼性を高めることができる。また、表示装置１０の動作を高速化することができる。
また、インターフェース回路５０から３行目のソースドライバ回路２２までの配線距離は、インターフェース回路５０から２行目のソースドライバ回路２２までの配線距離より長くなる。例えば、インターフェース回路５０［１］からソースドライバ回路２２［３，１］までの配線距離は、インターフェース回路５０［１］からソースドライバ回路２２［２，１］までの配線距離より長くなる。このため、例えばインターフェース回路５０［１］が受信した画像データを画像信号としてソースドライバ回路２２［３，１］に供給しようとすると、画像信号がバッファ回路２５［３，１］に入力されるまでに画像信号が減衰する場合がある。
そこで、インターフェース回路５０から出力された画像信号を、１行目のバッファ回路２５、及び２行目のバッファ回路２５に通してから３行目のバッファ回路２５に通すことが好ましい。これにより、画像信号が３行目のバッファ回路２５に入力されるまでに減衰することを抑制することができる。例えば、インターフェース回路５０［１］から出力された画像信号を、バッファ回路２５［１，１］、及びバッファ回路２５［２，１］に通してからバッファ回路２５［３，１］に通すことにより、画像信号がバッファ回路２５［３，１］に入力されるまでに減衰することを抑制することができる。これにより、例えばソースドライバ回路２２［３，１］が画像信号を正しく認識することができるようになるので、表示装置１０の信頼性を高めることができる。また、表示装置１０の動作を高速化することができる。
表示装置１０を以上のような構成とすることにより、インターフェース回路５０からの配線距離が遠いソースドライバ回路２２に供給される画像信号には、多くのバッファ回路２５を通すことができる。これにより、インターフェース回路５０からの配線距離が遠いソースドライバ回路２２であっても、画像信号を正しく認識することができるようになるので、表示装置１０の信頼性を高めることができる。また、表示装置１０の動作を高速化することができる。
＜バッファ回路の構成例１＞
図４は、バッファ回路２５［１，１］、バッファ回路２５［２，１］、及びバッファ回路２５［３，１］の具体的な構成例を示す回路図である。なお、図４には、バッファ回路２５との電気的な接続関係を示すため、インターフェース回路５０［１］、ソースドライバ回路２２［１，１］、ソースドライバ回路２２［２，１］、及びソースドライバ回路２２［３，１］も示している。つまり、図２に示す構成の表示装置１０の一部の具体的な構成例を示す図であるということができる。
バッファ回路２５［１，１］は、バッファ素子２８ａ［１，１］、バッファ素子２８ｂ［１，１］、及びバッファ素子２８ｃ［１，１］を有する。バッファ回路２５［２，１］は、バッファ素子２８ｂ［２，１］、及びバッファ素子２８ｃ［２，１］を有する。バッファ回路２５［３，１］は、バッファ素子２８ｃ［３，１］を有する。
バッファ素子２８ａ［１，１］は、トランジスタ８１ａ［１，１］と、トランジスタ８２ａ［１，１］と、を有する。バッファ素子２８ｂ［１，１］は、トランジスタ８１ｂ［１，１］と、トランジスタ８２ｂ［１，１］と、を有する。バッファ素子２８ｃ［１，１］は、トランジスタ８１ｃ［１，１］と、トランジスタ８２ｃ［１，１］と、を有する。バッファ素子２８ｂ［２，１］は、トランジスタ８１ｂ［２，１］と、トランジスタ８２ｂ［２，１］と、を有する。バッファ素子２８ｃ［２，１］は、トランジスタ８１ｃ［２，１］と、トランジスタ８２ｃ［２，１］と、を有する。バッファ素子２８ｃ［３，１］は、トランジスタ８１ｃ［３，１］と、トランジスタ８２ｃ［３，１］と、を有する。
トランジスタ８１ａ［１，１］のソース又はドレインの一方、及びトランジスタ８２ａ［１，１］のソース又はドレインの一方は、配線２９ａを介してソースドライバ回路２２［１，１］と電気的に接続されている。トランジスタ８１ａ［１，１］のソース又はドレインの他方、及びトランジスタ８１ａ［１，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ａ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８２ａ［１，１］のゲートは、配線２７ａと電気的に接続されている。
トランジスタ８１ｂ［１，１］のソース又はドレインの一方、及びトランジスタ８２ｂ［１，１］のソース又はドレインの一方は、トランジスタ８２ｂ［２，１］のゲートと電気的に接続されている。トランジスタ８１ｂ［１，１］のソース又はドレインの他方、及びトランジスタ８１ｂ［１，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｂ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８２ｂ［１，１］のゲートは、配線２７ｂを介してインターフェース回路５０［１］と電気的に接続されている。
トランジスタ８１ｃ［１，１］のソース又はドレインの一方、及びトランジスタ８２ｃ［１，１］のソース又はドレインの一方は、トランジスタ８２ｃ［２，１］のゲートと電気的に接続されている。トランジスタ８１ｃ［１，１］のソース又はドレインの他方、及びトランジスタ８１ｃ［１，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｃ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８２ｃ［１，１］のゲートは、配線２７ｃと電気的に接続されている。
トランジスタ８１ｂ［２，１］のソース又はドレインの一方、及びトランジスタ８２ｂ［２，１］のソース又はドレインの一方は、配線２９ｂを介してソースドライバ回路２２［２，１］と電気的に接続されている。トランジスタ８１ｂ［２，１］のソース又はドレインの他方、及びトランジスタ８１ｂ［２，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｂ［２，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。
トランジスタ８１ｃ［２，１］のソース又はドレインの一方、及びトランジスタ８２ｃ［２，１］のソース又はドレインの一方は、トランジスタ８２ｃ［３，１］のゲートと電気的に接続されている。トランジスタ８１ｃ［２，１］のソース又はドレインの他方、及びトランジスタ８１ｃ［２，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｃ［２，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。
トランジスタ８１ｃ［３，１］のソース又はドレインの一方、及びトランジスタ８２ｃ［３，１］のソース又はドレインの一方は、配線２９ｃを介してソースドライバ回路２２［３，１］と電気的に接続されている。トランジスタ８１ｃ［３，１］のソース又はドレインの他方、及びトランジスタ８１ｃ［３，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｃ［３，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。
ここで、配線９１及び配線９２は、例えば電源線としての機能を有し、定電位を供給することができる。例えば、配線９１には高電位を供給することができ、配線９２には低電位を供給することができる。
なお、図４では、バッファ素子２８が有するトランジスタ８１及びトランジスタ８２をｎチャネル型トランジスタとしているが、例えば配線９１に低電位を供給し、配線９２に高電位を供給すること等により、トランジスタ８１及びトランジスタ８２をｐチャネル型トランジスタとすることができる。
本明細書等において、「バッファ素子２８」と記載した場合は、バッファ素子２８ａ、バッファ素子２８ｂ、及びバッファ素子２８ｃ等のいずれをも示す。また、「トランジスタ８１」と記載した場合は、トランジスタ８１ａ、トランジスタ８１ｂ、トランジスタ８１ｃ等のいずれをも示し、「トランジスタ８２」と記載した場合は、トランジスタ８２ａ、トランジスタ８２ｂ、トランジスタ８２ｃ等のいずれをも示す。なお、他の素子等においても同様の記載をする場合がある。
図４に示す構成のバッファ素子２８において、トランジスタ８２のゲートをバッファ回路２５の入力端子とすることができ、トランジスタ８１のソース又はドレインの一方、及びトランジスタ８２のソース又はドレインの一方をバッファ回路２５の出力端子とすることができる。
バッファ素子２８が図４に示す構成である場合において、バッファ素子２８に高電位の信号が入力された場合は、当該バッファ素子２８は低電位の信号を出力する。また、バッファ素子２８に低電位の信号が入力された場合は、当該バッファ素子２８は高電位の信号を出力する。つまり、図４に示す構成のバッファ素子２８は反転バッファである。したがって、インターフェース回路５０から出力された画像信号のビットと、ソースドライバ回路２２に入力される信号のビットと、が異なる場合がある。そこで、インターフェース回路５０から出力された画像信号のビットと、ソースドライバ回路２２に入力される信号のビットと、を同一にするために、例えばインターフェース回路５０とバッファ回路２５との間にインバータ回路を設けることができる。
図４では、インターフェース回路５０［１］とバッファ素子２８ａ［１，１］との間にインバータ回路２６ａを設け、インターフェース回路５０［１］とバッファ素子２８ｃ［１，１］との間にインバータ回路２６ｃを設ける構成を示している。具体的には、インバータ回路２６ａの入力端子はインターフェース回路５０［１］と電気的に接続され、インバータ回路２６ａの出力端子は配線２７ａと電気的に接続されている。また、インバータ回路２６ｃの入力端子はインターフェース回路５０［１］と電気的に接続され、インバータ回路２６ｃの出力端子は配線２７ｃと電気的に接続されている。なお、インバータ回路２６ａ及びインバータ回路２６ｃの構成は、バッファ素子２８が反転バッファである場合は、バッファ素子２８と同様の構成とすることができる。
図４に示すとおり、ソースドライバ回路２２［１，１］に入力される画像信号は、インターフェース回路５０［１］から出力された後、１個のバッファ素子２８を通る。このため、インバータ回路２６ａを設けることで、ソースドライバ回路２２［１，１］に入力される信号のビットを、インターフェース回路５０［１］から出力された画像信号のビットと同一にすることができる。また、ソースドライバ回路２２［３，１］に入力される画像信号は、インターフェース回路５０［１］から出力された後、３個のバッファ素子２８を通る。このため、インバータ回路２６ｃを設けることで、ソースドライバ回路２２［３，１］に入力される信号のビットを、インターフェース回路５０［１］から出力された画像信号のビットと同一にすることができる。なお、ソースドライバ回路２２［２，１］に入力される画像信号は、インターフェース回路５０［１］から出力された後、２個のバッファ素子２８を通る。よって、インターフェース回路５０［１］と、バッファ素子２８ｂ［１，１］と、の間にはインバータ回路を設けなくても、ソースドライバ回路２２［２，１］に入力される信号のビットを、インターフェース回路５０［１］から出力された画像信号のビットと同一にすることができる。
なお、インバータ回路２６ａ及びインバータ回路２６ｃは、インターフェース回路５０［１］とバッファ回路２５［１，１］との間に設けなくてもよい。例えば、インバータ回路２６ａを、バッファ素子２８ａ［１，１］とソースドライバ回路２２［１，１］との間に設けてもよい。また、インバータ回路２６ｃを、バッファ素子２８ｃ［１，１］とバッファ素子２８ｃ［２，１］との間に設けてもよいし、バッファ素子２８ｃ［２，１］とバッファ素子２８ｃ［３，１］との間に設けてもよいし、バッファ素子２８ｃ［３，１］とソースドライバ回路２２［３，１］との間に設けてもよい。
図３に示すバッファ回路２５［１，２］、及びバッファ回路２５［１，３］は、バッファ回路２５［１，１］と同様の構成とすることができる。また、バッファ回路２５［２，２］、及びバッファ回路２５［２，３］は、バッファ回路２５［２，１］と同様の構成とすることができる。さらに、バッファ回路２５［３，２］、及びバッファ回路２５［３，３］は、バッファ回路２５［３，１］と同様の構成とすることができる。この場合、例えばインターフェース回路５０［２］とバッファ回路２５［１，２］との間にインバータ回路２６ａ及びインバータ回路２６ｃを設けることができる。また、例えばインターフェース回路５０［３］とバッファ回路２５［１，３］との間にインバータ回路２６ａ及びインバータ回路２６ｃを設けることができる。
＜バッファ回路の構成例２＞
図５は、バッファ回路２５［１，１］、バッファ回路２５［２，１］、及びバッファ回路２５［３，１］の具体的な構成例等を示す回路図であり、図４に示す構成例の変形例である。図５に示す構成は、バッファ素子２８がトランジスタ８１及びトランジスタ８２の他、トランジスタ９３及びトランジスタ９４を有する点で、図４に示す構成と異なる。
具体的には、バッファ素子２８ａ［１，１］は、トランジスタ９３ａ［１，１］、及びトランジスタ９４ａ［１，１］を有する。バッファ素子２８ｂ［１，１］は、トランジスタ９３ｂ［１，１］、及びトランジスタ９４ｂ［１，１］を有する。バッファ素子２８ｃ［１，１］は、トランジスタ９３ｃ［１，１］、及びトランジスタ９４ｃ［１，１］を有する。バッファ素子２８ｂ［２，１］は、トランジスタ９３ｂ［２，１］、及びトランジスタ９４ｂ［２，１］を有する。バッファ素子２８ｃ［２，１］は、トランジスタ９３ｃ［２，１］、及びトランジスタ９４ｃ［２，１］を有する。バッファ素子２８ｃ［３，１］は、トランジスタ９３ｃ［３，１］、及びトランジスタ９４ｃ［３，１］を有する。
トランジスタ８１ａ［１，１］のソース又はドレインの一方、及びトランジスタ８２ａ［１，１］のソース又はドレインの一方は、トランジスタ９３ａ［１，１］のゲートと電気的に接続されている。トランジスタ８１ａ［１，１］のソース又はドレインの他方、及びトランジスタ８１ａ［１，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ａ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ９３ａ［１，１］のソース又はドレインの一方、及びトランジスタ９４ａ［１，１］のソース又はドレインの一方は、配線２９ａを介してソースドライバ回路２２［１，１］と電気的に接続されている。トランジスタ９３ａ［１，１］のソース又はドレインの他方は、配線９５と電気的に接続されている。トランジスタ９４ａ［１，１］のソース又はドレインの他方は、配線９６と電気的に接続されている。トランジスタ８２ａ［１，１］のゲート、及びトランジスタ９４ａ［１，１］のゲートは、配線２７ａと電気的に接続されている。
トランジスタ８１ｂ［１，１］のソース又はドレインの一方、及びトランジスタ８２ｂ［１，１］のソース又はドレインの一方は、トランジスタ９３ｂ［１，１］のゲートと電気的に接続されている。トランジスタ８１ｂ［１，１］のソース又はドレインの他方、及びトランジスタ８１ｂ［１，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｂ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ９３ｂ［１，１］のソース又はドレインの一方、及びトランジスタ９４ｂ［１，１］のソース又はドレインの一方は、トランジスタ８２ｂ［２，１］のゲート、及びトランジスタ９４ｂ［２，１］のゲートと電気的に接続されている。トランジスタ９３ｂ［１，１］のソース又はドレインの他方は、配線９５と電気的に接続されている。トランジスタ９４ｂ［１，１］のソース又はドレインの他方は、配線９６と電気的に接続されている。トランジスタ８２ｂ［１，１］のゲート、及びトランジスタ９４ｂ［１，１］のゲートは、配線２７ｂと電気的に接続されている。
トランジスタ８１ｃ［１，１］のソース又はドレインの一方、及びトランジスタ８２ｃ［１，１］のソース又はドレインの一方は、トランジスタ９３ｃ［１，１］のゲートと電気的に接続されている。トランジスタ８１ｃ［１，１］のソース又はドレインの他方、及びトランジスタ８１ｃ［１，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｃ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ９３ｃ［１，１］のソース又はドレインの一方、及びトランジスタ９４ｃ［１，１］のソース又はドレインの一方は、トランジスタ８２ｃ［２，１］のゲート、及びトランジスタ９４ｃ［２，１］のゲートと電気的に接続されている。トランジスタ９３ｃ［１，１］のソース又はドレインの他方は、配線９５と電気的に接続されている。トランジスタ９４ｃ［１，１］のソース又はドレインの他方は、配線９６と電気的に接続されている。トランジスタ８２ｃ［１，１］のゲート、及びトランジスタ９４ｃ［１，１］のゲートは、配線２７ｃと電気的に接続されている。
トランジスタ８１ｂ［２，１］のソース又はドレインの一方、及びトランジスタ８２ｂ［２，１］のソース又はドレインの一方は、トランジスタ９３ｂ［２，１］のゲートと電気的に接続されている。トランジスタ８１ｂ［２，１］のソース又はドレインの他方、及びトランジスタ８１ｂ［２，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｂ［２，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ９３ｂ［２，１］のソース又はドレインの一方、及びトランジスタ９４ｂ［２，１］のソース又はドレインの一方は、配線２９ｂを介してソースドライバ回路２２［２，１］と電気的に接続されている。トランジスタ９３ｂ［２，１］のソース又はドレインの他方は、配線９５と電気的に接続されている。トランジスタ９４ｂ［２，１］のソース又はドレインの他方は、配線９６と電気的に接続されている。
トランジスタ８１ｃ［２，１］のソース又はドレインの一方、及びトランジスタ８２ｃ［２，１］のソース又はドレインの一方は、トランジスタ９３ｃ［２，１］のゲートと電気的に接続されている。トランジスタ８１ｃ［２，１］のソース又はドレインの他方、及びトランジスタ８１ｃ［２，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｃ［２，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ９３ｃ［２，１］のソース又はドレインの一方、及びトランジスタ９４ｃ［２，１］のソース又はドレインの一方は、トランジスタ８２ｃ［３，１］のゲート、及びトランジスタ９４ｃ［３，１］のゲートと電気的に接続されている。トランジスタ９３ｃ［２，１］のソース又はドレインの他方は、配線９５と電気的に接続されている。トランジスタ９４ｃ［２，１］のソース又はドレインの他方は、配線９６と電気的に接続されている。
トランジスタ８１ｃ［３，１］のソース又はドレインの一方、及びトランジスタ８２ｃ［３，１］のソース又はドレインの一方は、トランジスタ９３ｃ［３，１］のゲートと電気的に接続されている。トランジスタ８１ｃ［３，１］のソース又はドレインの他方、及びトランジスタ８１ｃ［３，１］のゲートは、配線９１と電気的に接続されている。トランジスタ８２ｃ［３，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ９３ｃ［３，１］のソース又はドレインの一方、及びトランジスタ９４ｃ［３，１］のソース又はドレインの一方は、配線２９ｃを介してソースドライバ回路２２［３，１］と電気的に接続されている。トランジスタ９３ｃ［３，１］のソース又はドレインの他方は、配線９５と電気的に接続されている。トランジスタ９４ｃ［３，１］のソース又はドレインの他方は、配線９６と電気的に接続されている。
ここで、配線９５及び配線９６は、配線９１及び配線９２と同様に、例えば電源線としての機能を有し、定電位を供給することができる。例えば、配線９５には高電位を供給することができ、配線９６には低電位を供給することができる。また、配線９１に供給される電位は、配線９５に供給される電位より高い電位とすることができる。
なお、図５では、トランジスタ９３及びトランジスタ９４をｎチャネル型トランジスタとしているが、例えば配線９５に低電位を供給し、配線９６に高電位を供給すること等により、トランジスタ９３及びトランジスタ９４をｐチャネル型トランジスタとすることができる。
図５に示す構成のバッファ素子２８において、トランジスタ８２のゲート、及びトランジスタ９４のゲートをバッファ回路２５の入力端子とすることができ、トランジスタ９３のソース又はドレインの一方、及びトランジスタ９４のソース又はドレインの一方をバッファ回路２５の出力端子とすることができる。
バッファ回路２５を図５に示す構成とすることにより、バッファ回路２５から出力される信号の電位が、トランジスタ８１等のしきい値電圧により減衰することを抑制することができる。これにより、例えばソースドライバ回路２２が信号を正しく認識することができるようになるので、表示装置１０の信頼性を高めることができる。また、表示装置１０の動作を高速化することができる。
＜バッファ回路の構成例３＞
図６は、バッファ回路２５［１，１］、バッファ回路２５［２，１］、及びバッファ回路２５［３，１］の、図４に示す構成とは異なる構成例を示す回路図である。なお、図６には、図４と同様に、バッファ回路２５との電気的な接続関係を示すため、インターフェース回路５０［１］、ソースドライバ回路２２［１，１］、ソースドライバ回路２２［２，１］、及びソースドライバ回路２２［３，１］も示している。つまり、図２に示す構成の表示装置１０の一部の具体的な構成例を示す図であるということができる。
図４に示す場合と同様に、バッファ回路２５［１，１］は、バッファ素子２８ａ［１，１］、バッファ素子２８ｂ［１，１］、及びバッファ素子２８ｃ［１，１］を有する。また、バッファ回路２５［２，１］は、バッファ素子２８ｂ［２，１］、及びバッファ素子２８ｃ［２，１］を有する。さらに、バッファ回路２５［３，１］は、バッファ素子２８ｃ［３，１］を有する。
図６に示すバッファ素子２８ａ［１，１］は、トランジスタ８４ａ［１，１］と、トランジスタ８５ａ［１，１］と、トランジスタ８６ａ［１，１］と、を有する。バッファ素子２８ｂ［１，１］は、トランジスタ８４ｂ［１，１］と、トランジスタ８５ｂ［１，１］と、トランジスタ８６ｂ［１，１］と、を有する。バッファ素子２８ｃ［１，１］は、トランジスタ８４ｃ［１，１］と、トランジスタ８５ｃ［１，１］と、トランジスタ８６ｃ［１，１］と、を有する。バッファ素子２８ｂ［２，１］は、トランジスタ８４ｂ［２，１］と、トランジスタ８５ｂ［２，１］と、トランジスタ８６ｂ［２，１］と、を有する。バッファ素子２８ｃ［２，１］は、トランジスタ８４ｃ［２，１］と、トランジスタ８５ｃ［２，１］と、トランジスタ８６ｃ［２，１］と、を有する。バッファ素子２８ｃ［３，１］は、トランジスタ８４ｃ［３，１］と、トランジスタ８５ｃ［３，１］と、トランジスタ８６ｃ［３，１］と、を有する。
トランジスタ８４ａ［１，１］のソース又はドレインの一方、及びトランジスタ８５ａ［１，１］のソース又はドレインの一方は、配線２９ａを介してソースドライバ回路２２［１，１］と電気的に接続されている。トランジスタ８４ａ［１，１］のソース又はドレインの他方は、配線９１と電気的に接続されている。トランジスタ８４ａ［１，１］のゲートは、配線８７ａと電気的に接続されている。トランジスタ８５ａ［１，１］のソース又はドレインの他方は、トランジスタ８６ａ［１，１］のソース又はドレインの一方と電気的に接続されている。トランジスタ８５ａ［１，１］のゲートは、配線２７ａと電気的に接続されている。トランジスタ８６ａ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８６ａ［１，１］のゲートは、配線８８ａ［１，１］と電気的に接続されている。
トランジスタ８４ｂ［１，１］のソース又はドレインの一方、及びトランジスタ８５ｂ［１，１］のソース又はドレインの一方は、配線８３ｂ［１，１］と電気的に接続されている。トランジスタ８４ｂ［１，１］のソース又はドレインの他方は、配線９１と電気的に接続されている。トランジスタ８４ｂ［１，１］のゲートは、配線８７ｂと電気的に接続されている。トランジスタ８５ｂ［１，１］のソース又はドレインの他方は、トランジスタ８６ｂ［１，１］のソース又はドレインの一方と電気的に接続されている。トランジスタ８５ｂ［１，１］のゲートは、配線２７ｂを介してインターフェース回路５０［１］と電気的に接続されている。トランジスタ８６ｂ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８６ｂ［１，１］のゲートは、配線８８ｂ［１，１］と電気的に接続されている。
トランジスタ８４ｃ［１，１］のソース又はドレインの一方、及びトランジスタ８５ｃ［１，１］のソース又はドレインの一方は、配線８３ｃ［１，１］と電気的に接続されている。トランジスタ８４ｃ［１，１］のソース又はドレインの他方は、配線９１と電気的に接続されている。トランジスタ８４ｃ［１，１］のゲートは、配線８７ｃと電気的に接続されている。トランジスタ８５ｃ［１，１］のソース又はドレインの他方は、トランジスタ８６ｃ［１，１］のソース又はドレインの一方と電気的に接続されている。トランジスタ８５ｃ［１，１］のゲートは、配線２７ｃと電気的に接続されている。トランジスタ８６ｃ［１，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８６ｃ［１，１］のゲートは、配線８８ｃ［１，１］と電気的に接続されている。
トランジスタ８４ｂ［２，１］のソース又はドレインの一方、及びトランジスタ８５ｂ［２，１］のソース又はドレインの一方は、配線２９ｂを介してソースドライバ回路２２［２，１］と電気的に接続されている。トランジスタ８４ｂ［２，１］のソース又はドレインの他方は、配線９１と電気的に接続されている。トランジスタ８４ｂ［２，１］のゲートは、配線８７ｂと電気的に接続されている。トランジスタ８５ｂ［２，１］のソース又はドレインの他方は、トランジスタ８６ｂ［２，１］のソース又はドレインの一方と電気的に接続されている。トランジスタ８５ｂ［２，１］のゲートは、配線８３ｂ［１，１］と電気的に接続されている。トランジスタ８６ｂ［２，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８６ｂ［２，１］のゲートは、配線８８ｂ［２，１］と電気的に接続されている。
トランジスタ８４ｃ［２，１］のソース又はドレインの一方、及びトランジスタ８５ｃ［２，１］のソース又はドレインの一方は、配線８３ｃ［２，１］と電気的に接続されている。トランジスタ８４ｃ［２，１］のソース又はドレインの他方は、配線９１と電気的に接続されている。トランジスタ８４ｃ［２，１］のゲートは、配線８７ｃと電気的に接続されている。トランジスタ８５ｃ［２，１］のソース又はドレインの他方は、トランジスタ８６ｃ［２，１］のソース又はドレインの一方と電気的に接続されている。トランジスタ８５ｃ［２，１］のゲートは、配線８３ｃ［１，１］と電気的に接続されている。トランジスタ８６ｃ［２，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８６ｃ［２，１］のゲートは、配線８８ｃ［２，１］と電気的に接続されている。
トランジスタ８４ｃ［３，１］のソース又はドレインの一方、及びトランジスタ８５ｃ［３，１］のソース又はドレインの一方は、配線２９ｃを介してソースドライバ回路２２［３，１］と電気的に接続されている。トランジスタ８４ｃ［３，１］のソース又はドレインの他方は、配線９１と電気的に接続されている。トランジスタ８４ｃ［３，１］のゲートは、配線８７ｃと電気的に接続されている。トランジスタ８５ｃ［３，１］のソース又はドレインの他方は、トランジスタ８６ｃ［３，１］のソース又はドレインの一方と電気的に接続されている。トランジスタ８５ｃ［３，１］のゲートは、配線８３ｃ［２，１］と電気的に接続されている。トランジスタ８６ｃ［３，１］のソース又はドレインの他方は、配線９２と電気的に接続されている。トランジスタ８６ｃ［３，１］のゲートは、配線８８ｃ［３，１］と電気的に接続されている。
前述のように、配線９１には高電位を供給することができ、配線９２には低電位を供給することができる。
なお、図６では、バッファ素子２８が有するトランジスタ８４乃至トランジスタ８６をｎチャネル型トランジスタとしているが、例えば高電位と低電位を適宜入れ替えることにより、トランジスタ８４乃至トランジスタ８６をｐチャネル型トランジスタとすることができる。
また、配線８７及び配線８８は、例えば図２に示すゲートドライバ回路２１と電気的に接続することができる。この場合、ゲートドライバ回路２１は、バッファ回路２５の動作を制御するための信号を生成し、配線８７又は配線８８を介して当該信号をバッファ回路２５に供給する機能を有することができる。
図６に示す構成のバッファ素子２８において、トランジスタ８５のゲートをバッファ回路２５の入力端子とすることができ、トランジスタ８４のソース又はドレインの一方、及びトランジスタ８５のソース又はドレインの一方をバッファ回路２５の出力端子とすることができる。
［バッファ素子の動作方法の一例］
次に、図６に示す構成のバッファ素子２８の動作方法の一例を説明する。図７は、バッファ素子２８ａ［１，１］の動作方法の一例を示すタイミングチャートである。また、図８は、バッファ素子２８ｂ［１，１］、及びバッファ素子２８ｂ［２，１］の動作方法の一例を示すタイミングチャートである。さらに、図９は、バッファ素子２８ｃ［１，１］、バッファ素子２８ｃ［２，１］、及びバッファ素子２８ｃ［３，１］の動作方法の一例を示すタイミングチャートである。なお、図７乃至図９において、“Ｈ”は高電位を示し、“Ｌ”は低電位を示す。また、他の図面等においても同様の表記をする場合がある。
バッファ素子２８ａ［１，１］の動作方法の一例を、図７を参照して説明する。まず、時刻Ｔ０１において、配線８７ａの電位を高電位とし、配線８８ａ［１，１］の電位を低電位とする。これにより、トランジスタ８４ａ［１，１］が導通状態となり、トランジスタ８６ａ［１，１］が非導通状態となるので、配線２９ａの電位が配線９１の電位である高電位となる。これにより、配線２９ａの電位がリセットされる。
その後、配線２７ａの電位が、インターフェース回路５０［１］から出力された画像信号の電位に対応する電位となる。これにより、当該画像信号に対応する信号が、配線２７ａを介してバッファ素子２８ａ［１，１］に入力される。ここでは、配線２７ａの電位が高電位になるとする。これにより、トランジスタ８５ａ［１，１］が導通状態となる。
時刻Ｔ０２において、配線８７ａの電位を低電位とし、配線８８ａ［１，１］の電位を高電位とする。これにより、トランジスタ８４ａ［１，１］が非導通状態となり、トランジスタ８６ａ［１，１］が導通状態となる。以上により、トランジスタ８５ａ［１，１］及びトランジスタ８６ａ［１，１］が導通状態となることとなり、配線２９ａの電位は配線９２の電位である低電位となる。よって、低電位の信号がソースドライバ回路２２［１，１］に供給される。
ここで、配線２７ａを介してバッファ素子２８ａ［１，１］に入力された信号は高電位の信号である。一方、インターフェース回路５０［１］はインバータ回路２６ａの入力端子と電気的に接続され、インバータ回路２６ｂの出力端子は配線２７ａと電気的に接続されている。以上より、インターフェース回路５０［１］は低電位の画像信号を出力したということができる。よって、インターフェース回路５０［１］が出力した画像信号、及びソースドライバ回路２２［１，１］に入力される信号のいずれもが、低電位の信号であるということができる。
時刻Ｔ０３において、配線８７ａの電位を高電位とし、配線８８ａ［１，１］の電位を低電位とする。これにより、トランジスタ８４ａ［１，１］が導通状態となり、トランジスタ８６ａ［１，１］が非導通状態となるので、配線２９ａの電位が配線９１の電位である高電位となる。これにより、配線２９ａの電位がリセットされる。
その後、配線２７ａの電位が、インターフェース回路５０［１］から出力された画像信号の電位に対応する電位となる。これにより、当該画像信号に対応する信号が、配線２７ａを介してバッファ素子２８ａ［１，１］に入力される。ここでは、配線２７ａの電位が低電位になるとする。これにより、トランジスタ８５ａ［１，１］は非導通状態となる。
時刻Ｔ０４において、配線８７ａの電位を低電位とし、配線８８ａ［１，１］の電位を高電位とする。これにより、トランジスタ８４ａ［１，１］が非導通状態となり、トランジスタ８６ａ［１，１］が導通状態となる。しかしながら、トランジスタ８５ａ［１，１］は非導通状態のままであるので、配線２９ａの電位は高電位に保持される。よって、高電位の信号がソースドライバ回路２２［１，１］に供給される。
ここで、配線２７ａを介してバッファ素子２８ａ［１，１］に入力された信号は低電位の信号であることから、インターフェース回路５０［１］は高電位の画像信号を出力したということができる。以上より、インターフェース回路５０［１］が出力する画像信号、及びソースドライバ回路２２［１，１］に入力される信号のいずれもが、高電位の信号であるということができる。
時刻Ｔ０５において、配線８７ａの電位を高電位とし、配線８８ａ［１，１］の電位を低電位とする。これにより、トランジスタ８４ａ［１，１］が導通状態となり、トランジスタ８６ａ［１，１］が非導通状態となるので、配線２９ａの電位が配線９１の電位である高電位となる。これにより、配線２９ａの電位がリセットされる。
以上のように、配線２９ａの電位のリセットと、インターフェース回路５０［１］が出力した画像信号と対応する信号のソースドライバ回路２２［１，１］への供給と、を交互に繰り返す。以上がバッファ素子２８ａ［１，１］の動作方法の一例である。
バッファ素子２８ｂ［１，１］、及びバッファ素子２８ｂ［２，１］の動作方法の一例を、図８を参照して説明する。まず、時刻Ｔ１１において、配線８７ｂの電位を高電位とし、配線８８ａ［１，１］の電位、及び配線８８ｂ［２，１］の電位を低電位とする。これにより、トランジスタ８４ｂ［１，１］、及びトランジスタ８４ｂ［２，１］が導通状態となり、トランジスタ８６ｂ［１，１］、及びトランジスタ８６ｂ［２，１］が非導通状態となる。よって、配線８３ｂ［１，１］の電位、及び配線２９ｂの電位が配線９１の電位である高電位となる。これにより、配線８３ｂ［１，１］の電位、及び配線２９ｂの電位がリセットされる。なお、配線８３ｂ［１，１］の電位が高電位となることから、トランジスタ８５ｂ［２，１］が導通状態となる。
その後、配線２７ｂの電位が、インターフェース回路５０［１］から出力された画像信号の電位に対応する電位となる。これにより、当該画像信号に対応する信号が、配線２７ｂを介してバッファ素子２８ｂ［１，１］に入力される。ここでは、配線２７ｂの電位が高電位になるとする。これにより、トランジスタ８５ｂ［１，１］が導通状態となる。
時刻Ｔ１２において、配線８７ｂの電位を低電位とし、配線８８ｂ［１，１］の電位を高電位とする。これにより、トランジスタ８４ｂ［１，１］、及びトランジスタ８４ｂ［２，１］が非導通状態となり、トランジスタ８６ｂ［１，１］が導通状態となる。以上により、トランジスタ８５ｂ［１，１］及びトランジスタ８６ｂ［１，１］が導通状態となることとなり、配線８３ｂ［１，１］の電位は配線９２の電位である低電位となる。よって、トランジスタ８５ｂ［２，１］が非導通状態となる。
時刻Ｔ１３において、配線８８ｂ［２，１］の電位を高電位とする。これにより、トランジスタ８６ｂ［２，１］が導通状態となる。しかしながら、トランジスタ８５ｂ［２，１］は非導通状態のままであるので、配線２９ｂの電位は高電位に保持される。よって、高電位の信号がソースドライバ回路２２［２，１］に供給される。
ここで、配線２７ｂを介してバッファ素子２８ｂ［１，１］に入力された信号は高電位の信号であることから、インターフェース回路５０［１］が出力した画像信号、及びソースドライバ回路２２［２，１］に入力される信号のいずれもが、高電位の信号であるということができる。
時刻Ｔ１４において、配線８７ｂの電位を高電位とし、配線８８ｂ［１，１］の電位、及び配線８８ｂ［２，１］の電位を低電位とする。これにより、トランジスタ８４ｂ［１，１］、及びトランジスタ８４ｂ［２，１］が導通状態となり、トランジスタ８６ｂ［１，１］、及びトランジスタ８６ｂ［２，１］が非導通状態となる。よって、配線８３ｂ［１，１］の電位、及び配線２９ｂの電位が配線９１の電位である高電位となる。これにより、配線８３ｂ［１，１］の電位、及び配線２９ｂの電位がリセットされる。なお、配線８３ｂ［１，１］の電位が高電位となることから、トランジスタ８５ｂ［２，１］が導通状態となる。
その後、配線２７ｂの電位が、インターフェース回路５０［１］から出力された画像信号の電位に対応する電位となる。これにより、当該画像信号に対応する信号が、配線２７ｂを介してバッファ素子２８ｂ［１，１］に入力される。ここでは、配線２７ｂの電位が低電位になるとする。これにより、トランジスタ８５ｂ［１，１］は非導通状態となる。
時刻Ｔ１５において、配線８７ｂの電位を低電位とし、配線８８ｂ［１，１］の電位を高電位とする。これにより、トランジスタ８４ｂ［１，１］、及びトランジスタ８４ｂ［２，１］が非導通状態となり、トランジスタ８６ｂ［１，１］が導通状態となる。しかしながら、トランジスタ８５ｂ［１，１］は非導通状態のままであるので、配線８３ｂ［１，１］の電位は高電位に保持される。よって、トランジスタ８５ｂ［２，１］は導通状態となったままとなる。
時刻Ｔ１６において、配線８８ｂ［２，１］の電位を高電位とする。これにより、トランジスタ８６ｂ［２，１］が導通状態となる。以上により、トランジスタ８５ｂ［２，１］、及びトランジスタ８６ｂ［２，１］が導通状態となることとなり、配線２９ｂの電位が配線９２の電位である低電位となる。よって、低電位の信号がソースドライバ回路２２［２，１］に供給される。
ここで、配線２７ｂを介してバッファ素子２８ｂ［１，１］に入力された信号は低電位の信号であることから、インターフェース回路５０［１］が出力した画像信号、及びソースドライバ回路２２［２，１］に入力される信号のいずれもが、低電位の信号であるということができる。
時刻Ｔ１７において、配線８７ｂの電位を高電位とし、配線８８ｂ［１，１］の電位、及び配線８８ｂ［２，１］の電位を低電位とする。これにより、トランジスタ８４ｂ［１，１］、及びトランジスタ８４ｂ［２，１］が導通状態となり、トランジスタ８６ｂ［１，１］、及びトランジスタ８６ｂ［２，１］が非導通状態となる。よって、配線８３ｂ［１，１］の電位、及び配線２９ｂの電位が配線９１の電位である高電位となる。これにより、配線８３ｂ［１，１］の電位、及び配線２９ｂの電位がリセットされる。なお、配線８３ｂ［１，１］の電位が高電位となることから、トランジスタ８５ｂ［２，１］が導通状態となる。
以上のように、配線８３ｂ［１，１］の電位、及び配線２９ｂの電位のリセットと、インターフェース回路５０［１］が出力した画像信号と対応する信号のソースドライバ回路２２［２，１］への供給と、を交互に繰り返す。以上がバッファ素子２８ｂ［１，１］、及びバッファ素子２８ｂ［２，１］の動作方法の一例である。
バッファ素子２８ｃ［１，１］、バッファ素子２８ｃ［２，１］、及びバッファ素子２８ｃ［３，１］の動作方法の一例を、図９を参照して説明する。まず、時刻Ｔ２１において、配線８７ｃの電位を高電位とし、配線８８ｃ［１，１］の電位、配線８８ｃ［２，１］の電位、及び配線８８ｃ［３，１］の電位を低電位とする。これにより、トランジスタ８４ｃ［１，１］、トランジスタ８４ｃ［２，１］、及びトランジスタ８４ｃ［３，１］が導通状態となり、トランジスタ８６ｃ［１，１］、トランジスタ８６ｃ［２，１］、及びトランジスタ８６ｃ［３，１］が非導通状態となる。よって、配線８３ｃ［１，１］の電位、配線８３ｃ［２，１］の電位、及び配線２９ｃの電位が配線９１の電位である高電位となる。これにより、配線８３ｃ［１，１］の電位、配線８３ｃ［２，１］の電位、及び配線２９ｃの電位がリセットされる。なお、配線８３ｃ［１，１］の電位が高電位となることから、トランジスタ８５ｃ［２，１］が導通状態となる。また、配線８３ｃ［２，１］の電位が高電位となることから、トランジスタ８５ｃ［３，１］が導通状態となる。
その後、配線２７ｃの電位が、インターフェース回路５０［１］から出力された画像信号の電位に対応する電位となる。これにより、当該画像信号に対応する信号が、配線２７ｃを介してバッファ素子２８ｃ［１，１］に入力される。ここでは、配線２７ｃの電位が高電位になるとする。これにより、トランジスタ８５ｃ［１，１］が導通状態となる。
時刻Ｔ２２において、配線８７ｃの電位を低電位とし、配線８８ｃ［１，１］の電位を高電位とする。これにより、トランジスタ８４ｃ［１，１］、トランジスタ８４ｃ［２，１］、及びトランジスタ８４ｃ［３，１］が非導通状態となり、トランジスタ８６ｃ［１，１］が導通状態となる。以上により、トランジスタ８５ｃ［１，１］及びトランジスタ８６ｃ［１，１］が導通状態となることとなり、配線８３ｃ［１，１］の電位は配線９２の電位である低電位となる。よって、トランジスタ８５ｃ［２，１］が非導通状態となる。
時刻Ｔ２３において、配線８８ｃ［２，１］の電位を高電位とする。これにより、トランジスタ８６ｃ［２，１］が導通状態となる。しかしながら、トランジスタ８５ｃ［２，１］は非導通状態のままであるので、配線８３ｃ［２，１］の電位は高電位に保持される。よって、トランジスタ８５ｃ［３，１］は導通状態となったままとなる。
時刻Ｔ２４において、配線８８ｃ［３，１］の電位を高電位とする。これにより、トランジスタ８６ｃ［３，１］が導通状態となる。以上により、トランジスタ８５ｃ［３，１］、及びトランジスタ８６ｃ［３，１］が導通状態となることとなり、配線２９ｃの電位が配線９２の電位である低電位となる。よって、低電位の信号がソースドライバ回路２２［３，１］に供給される。
ここで、配線２７ｃを介してバッファ素子２８ｃ［１，１］に入力された信号は高電位の信号である。一方、インターフェース回路５０［１］はインバータ回路２６ｃの入力端子と電気的に接続され、インバータ回路２６ｃの出力端子は配線２７ｃと電気的に接続されている。以上より、インターフェース回路５０［１］は低電位の画像信号を出力したということができる。よって、インターフェース回路５０［１］が出力した画像信号、及びソースドライバ回路２２［３，１］に入力される信号のいずれもが、低電位の信号であるということができる。
時刻Ｔ２５において、配線８７ｃの電位を高電位とし、配線８８ｃ［１，１］の電位、配線８８ｃ［２，１］の電位、及び配線８８ｃ［３，１］の電位を低電位とする。これにより、トランジスタ８４ｃ［１，１］、トランジスタ８４ｃ［２，１］、及びトランジスタ８４ｃ［３，１］が導通状態となり、トランジスタ８６ｃ［１，１］、トランジスタ８６ｃ［２，１］、及びトランジスタ８６ｃ［３，１］が非導通状態となる。よって、配線８３ｃ［１，１］の電位、配線８３ｃ［２，１］の電位、及び配線２９ｃの電位が配線９１の電位である高電位となる。これにより、配線８３ｃ［１，１］の電位、配線８３ｃ［２，１］の電位、及び配線２９ｃの電位がリセットされる。なお、配線８３ｃ［１，１］の電位が高電位となることから、トランジスタ８５ｃ［２，１］が導通状態となる。また、配線８３ｃ［２，１］の電位が高電位となることから、トランジスタ８５ｃ［３，１］が導通状態となる。
その後、配線２７ｃの電位が、インターフェース回路５０［１］から出力された画像信号の電位に対応する電位となる。これにより、当該画像信号に対応する信号が、配線２７ｃを介してバッファ素子２８ｃ［１，１］に入力される。ここでは、配線２７ｃの電位が低電位になるとする。これにより、トランジスタ８５ｃ［１，１］が非導通状態となる。
時刻Ｔ２６において、配線８７ｃの電位を低電位とし、配線８８ｃ［１，１］の電位を高電位とする。これにより、トランジスタ８４ｃ［１，１］、トランジスタ８４ｃ［２，１］、及びトランジスタ８４ｃ［３，１］が非導通状態となり、トランジスタ８６ｃ［１，１］が導通状態となる。しかしながら、トランジスタ８５ｃ［１，１］は非導通状態のままであるので、配線８３ｃ［１，１］の電位は高電位に保持される。よって、トランジスタ８５ｃ［２，１］は導通状態となったままとなる。
時刻Ｔ２７において、配線８８ｃ［２，１］の電位を高電位とする。これにより、トランジスタ８６ｃ［２，１］が導通状態となる。以上により、トランジスタ８５ｃ［２，１］、及びトランジスタ８６ｃ［２，１］が導通状態となることとなり、配線８３ｃ［２，１］の電位が配線９２の電位である低電位となる。よって、トランジスタ８５ｃ［３，１］は非導通状態となる。
時刻Ｔ２８において、配線８８ｃ［３，１］の電位を高電位とする。これにより、トランジスタ８６ｃ［３，１］が導通状態となる。しかしながら、トランジスタ８５ｃ［３，１］は非導通状態のままであるので、配線２９ｃの電位は高電位に保持される。よって、高電位の信号がソースドライバ回路２２［３，１］に供給される。
ここで、配線２７ｃを介してバッファ素子２８ｃ［１，１］に入力された信号は低電位の信号であることから、インターフェース回路５０［１］は高電位の画像信号を出力したということができる。以上より、インターフェース回路５０［１］が出力する画像信号、及びソースドライバ回路２２［３，１］に入力される信号のいずれもが、高電位の信号であるということができる。
時刻Ｔ２９において、配線８７ｃの電位を高電位とし、配線８８ｃ［１，１］の電位、配線８８ｃ［２，１］の電位、及び配線８８ｃ［３，１］の電位を低電位とする。これにより、トランジスタ８４ｃ［１，１］、トランジスタ８４ｃ［２，１］、及びトランジスタ８４ｃ［３，１］が導通状態となり、トランジスタ８６ｃ［１，１］、トランジスタ８６ｃ［２，１］、及びトランジスタ８６ｃ［３，１］が非導通状態となる。よって、配線８３ｃ［１，１］の電位、配線８３ｃ［２，１］の電位、及び配線２９ｃの電位が配線９１の電位である高電位となる。これにより、配線８３ｃ［１，１］の電位、配線８３ｃ［２，１］の電位、及び配線２９ｃの電位がリセットされる。なお、配線８３ｃ［１，１］の電位が高電位となることから、トランジスタ８５ｃ［２，１］が導通状態となる。また、配線８３ｃ［２，１］の電位が高電位となることから、トランジスタ８５ｃ［３，１］が導通状態となる。
以上のように、配線８３ｃ［１，１］の電位、配線８３ｃ［２，１］の電位、及び配線２９ｃの電位のリセットと、インターフェース回路５０［１］が出力した画像信号と対応する信号のソースドライバ回路２２［３，１］への供給と、を交互に繰り返す。以上がバッファ素子２８ｃ［１，１］、バッファ素子２８ｃ［２，１］、及びバッファ素子２８ｃ［３，１］の動作方法の一例である。
なお、図７に示す動作と、図８に示す動作と、図９に示す動作と、は並行して行うことができる。
図６に示す構成のバッファ素子２８において、トランジスタ８４乃至トランジスタ８６の極性を互いに同一としても、トランジスタ８４と、トランジスタ８５と、トランジスタ８６と、を同時に導通状態とする期間を設けることなく動作させることができる。これにより、配線９１から配線９２に電流が流れることを抑制することができる。つまり、配線９１と配線９２との間に設けられたトランジスタを貫通する電流が流れることを抑制することができる。これにより、表示装置１０の消費電力を低減することができる。
ここで、トランジスタ８４及びトランジスタ８５には、ＯＳトランジスタを適用することができる。金属酸化物は、バンドギャップを２ｅＶ以上、又は２．５ｅＶ以上とすることができる。よって、ＯＳトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さくなる。よって、トランジスタ８４及びトランジスタ８５にＯＳトランジスタを適用することにより、配線２９の電位、及び配線８３の電位を長期間に亘って保持することができる。
金属酸化物として、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、又は錫を用いるとよい。また、金属酸化物として、酸化インジウム、酸化亜鉛、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、又は酸化ガリウムを用いてもよい。
なお、トランジスタ８４乃至トランジスタ８６として、Ｓｉをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）等、ＯＳトランジスタ以外のトランジスタを用いてもよい。ここで、Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（代表的には、低温ポリシリコン）を有するトランジスタ、単結晶シリコンを有するトランジスタ等が挙げられる。
＜バッファ回路の構成例４＞
図１０は、バッファ回路２５［１，１］、バッファ回路２５［２，１］、及びバッファ回路２５［３，１］の具体的な構成例等を示す回路図であり、図６に示す構成例の変形例である。図１０に示す構成は、遅延回路８９が設けられている点で、図６に示す構成と異なる。
図１０に示すように、配線８８ｂ［１，１］は、トランジスタ８６ｂ［１，１］のゲートの他、遅延回路８９ｂ［１，１］の入力端子と電気的に接続されている。遅延回路８９ｂ［１，１］の出力端子は、配線８８ｂ［２，１］を介してトランジスタ８６ｂ［２，１］のゲートと電気的に接続されている。
また、配線８８ｃ［１，１］は、トランジスタ８６ｃ［１，１］のゲートの他、遅延回路８９ｃ［１，１］の入力端子と電気的に接続されている。遅延回路８９ｃ［１，１］の出力端子は、配線８８ｃ［２，１］を介してトランジスタ８６ｃ［２，１］のゲートと電気的に接続されている。
さらに、配線８８ｃ［２，１］は、トランジスタ８６ｃ［２，１］のゲートの他、遅延回路８９ｃ［２，１］の入力端子と電気的に接続されている。遅延回路８９ｃ［２，１］の出力端子は、配線８８ｃ［３，１］を介してトランジスタ８６ｃ［３，１］のゲートと電気的に接続されている。
遅延回路８９は、入力された信号を、一定期間遅らせて出力する機能を有する。例えば、入力された信号を、１クロック期間経過後に出力する機能を有する。例えば、入力された信号を、０．５クロック期間経過後に出力する機能を有する。
図６に示す場合では、配線８８ｂ［１，１］の電位と、配線８８ｂ［２，１］の電位と、を個別に制御している。また、配線８８ｃ［１，１］の電位と、配線８８ｃ［２，１］の電位と、配線８８ｃ［３，１］の電位と、を個別に制御している。一方、図１０に示す場合では、配線８８ｂ［１，１］の電位を制御すれば、配線８８ｂ［２，１］の電位は自動的に制御される。また、配線８８ｃ［１，１］の電位を制御すれば、配線８８ｃ［２，１］の電位、及び配線８８ｃ［３，１］の電位は自動的に制御される。以上により、表示装置１０の動作の制御を簡易に行うことができる。
［バッファ素子の動作方法の一例］
次に、図１０に示す場合における、バッファ素子２８の動作方法の一例を説明する。図１１は、バッファ素子２８ａ［１，１］の動作方法の一例を示すタイミングチャートである。また、図１２は、バッファ素子２８ｂ［１，１］、及びバッファ素子２８ｂ［２，１］の動作方法の一例を示すタイミングチャートである。さらに、図１３は、バッファ素子２８ｃ［１，１］、バッファ素子２８ｃ［２，１］、及びバッファ素子２８ｃ［３，１］の動作方法の一例を示すタイミングチャートである。
図１０に示す場合におけるバッファ素子２８ａ［１，１］の動作方法は、図６に示す場合におけるバッファ素子２８ａ［１，１］の動作方法と同一なものとすることができる。そこで、図１１に示す動作方法は、図７に示す動作方法と同一なものとしている。
バッファ素子２８ｂ［１，１］、及びバッファ素子２８ｂ［２，１］が動作する場合、図１２に示すように、時刻Ｔ１２において配線８８ｂ［１，１］が高電位となり、時刻Ｔ１３において配線８８ｂ［１，１］が低電位となる。また、時刻Ｔ１３において配線８８ｂ［２，１］が高電位となり、時刻Ｔ１４において配線８８ｂ［２，１］が低電位となる。
その後、時刻Ｔ１５において配線８８ｂ［１，１］が高電位となり、時刻Ｔ１６において配線８８ｂ［１，１］が低電位となる。また、時刻Ｔ１６において配線８８ｂ［２，１］が高電位となり、時刻Ｔ１７において配線８８ｂ［２，１］が低電位となる。
つまり、配線８８ｂ［１，１］の電位が高電位となった後に、遅れて配線８８ｂ［２，１］の電位が高電位となる。また、配線８８ｂ［１，１］の電位が低電位となった後に、遅れて配線８８ｂ［２，１］の電位が低電位となる。よって、配線８８ｂ［１，１］に入力された信号が、遅れて配線８８ｂ［２，１］に入力されるということができる。なお、図１２に示す動作方法では、配線８８ｂ［１，１］の電位が低電位となる時刻と、配線８８ｂ［２，１］の電位が高電位となる時刻と、を同一としているが、同一でなくてもよい。また、配線８８ｂ［１，１］の電位が高電位となっている期間と、配線８８ｂ［２，１］の電位が高電位となっている期間と、が重なっていないが、重なる期間を有してもよい。
図１０に示す構成を有する表示装置１０が動作する場合、図１２に示すように、配線８８ｂ［１，１］の電位が高電位となっている期間の長さと、配線８８ｂ［２，１］の電位が高電位となっている期間の長さと、は例えば等しくなる。一方、図８に示す動作では、配線８８ｂ［１，１］の電位が高電位となっている期間の長さを、配線８８ｂ［２，１］の電位が高電位となっている期間の長さより長くすることができる。なお、図６に示す構成を有する表示装置１０が動作する場合においても、バッファ素子２８ｂ［１，１］、及びバッファ素子２８ｂ［２，１］を図１２に示す方法で動作させてもよい。
バッファ素子２８ｃ［１，１］、バッファ素子２８ｃ［２，１］、及びバッファ素子２８ｃ［３，１］が動作する場合、図１３に示すように、時刻Ｔ２２において配線８８ｃ［１，１］が高電位となり、時刻Ｔ２３において配線８８ｃ［１，１］が低電位となる。また、時刻Ｔ２３において配線８８ｃ［２，１］が高電位となり、時刻Ｔ２４において配線８８ｃ［２，１］が低電位となる。さらに、時刻Ｔ２４において配線８８ｃ［３，１］が高電位となり、時刻Ｔ２５において配線８８ｃ［３，１］が低電位となる。
その後、時刻Ｔ２６において配線８８ｃ［１，１］が高電位となり、時刻Ｔ２７において配線８８ｃ［１，１］が低電位となる。また、時刻Ｔ２７において配線８８ｃ［２，１］が高電位となり、時刻Ｔ２８において配線８８ｃ［２，１］が低電位となる。さらに、時刻Ｔ２８において配線８８ｃ［３，１］が高電位となり、時刻Ｔ２９において配線８８ｃ［３，１］が低電位となる。
つまり、配線８８ｃ［１，１］の電位が高電位となった後に、遅れて配線８８ｃ［２，１］の電位が高電位となり、さらに遅れて配線８８ｃ［３，１］の電位が高電位となる。また、配線８８ｃ［１，１］の電位が低電位となった後に、遅れて配線８８ｃ［２，１］の電位が低電位となり、さらに遅れて配線８８ｃ［３，１］の電位が低電位となる。よって、配線８８ｃ［１，１］に入力された信号が、遅れて配線８８ｃ［２，１］に入力され、さらに遅れて配線８８ｃ［３，１］に入力されるということができる。
なお、図１３に示す動作方法では、配線８８ｃ［１，１］の電位が低電位となる時刻と、配線８８ｃ［２，１］の電位が高電位となる時刻と、を同一としているが、同一でなくてもよい。また、図１３に示す動作方法では、配線８８ｃ［２，１］の電位が低電位となる時刻と、配線８８ｃ［３，１］の電位が高電位となる時刻と、を同一としているが、同一でなくてもよい。また、図１３に示す動作方法では、配線８８ｃ［１，１］の電位が高電位となっている期間と、配線８８ｃ［２，１］の電位が高電位となっている期間と、が重なっていないが、重なる期間を有してもよい。また、配線８８ｃ［２，１］の電位が高電位となっている期間と、配線８８ｃ［３，１］の電位が高電位となっている期間と、が重なっていないが、重なる期間を有してもよい。さらに、配線８８ｃ［１，１］の電位が高電位となっている期間と、配線８８ｃ［３，１］の電位が高電位となっている期間と、が重なる期間を有してもよい。
図１０に示す構成を有する表示装置１０が動作する場合、図１３に示すように、配線８８ｃ［１，１］が高電位となっている期間の長さと、配線８８ｃ［２，１］が高電位となっている期間の長さと、配線８８ｃ［３，１］が高電位となっている期間の長さと、は例えば等しくなる。一方、図９に示す動作では、配線８８ｃ［１，１］が高電位となっている期間の長さを、配線８８ｃ［２，１］が高電位となっている期間の長さより長くすることができる。また、配線８８ｃ［２，１］が高電位となっている期間の長さを、配線８８ｃ［３，１］が高電位となっている期間の長さより長くすることができる。なお、図６に示す構成を有する表示装置１０が動作する場合においても、バッファ素子２８ｃ［１，１］、バッファ素子２８ｃ［２，１］、及びバッファ素子２８ｃ［３，１］を図１３に示す方法で動作させてもよい。
＜ソースドライバ回路の構成例＞
図１４は、ソースドライバ回路２２の構成例を示すブロック図である。なお、図１４には、ソースドライバ回路２２と電気的に接続されているバッファ回路２５も示している。
ソースドライバ回路２２は、バッファ回路４３と、シフトレジスタ回路４４と、ラッチ回路４５と、ＤＡ変換回路４６と、アンプ回路４７と、を有する。なお、図１４では、１個のソースドライバ回路２２がバッファ回路４３、シフトレジスタ回路４４、ラッチ回路４５、ＤＡ変換回路４６、及びアンプ回路４７をそれぞれ１個ずつ有する構成としているが、実際には上記回路をそれぞれ複数有する構成とすることができる。例えば、１個のソースドライバ回路２２には、図１等に示す表示部３３に設けられた画素３４の列数と対応する個数の、バッファ回路４３、シフトレジスタ回路４４、ラッチ回路４５、ＤＡ変換回路４６、及びアンプ回路４７を設けることができる。例えば、１個のソースドライバ回路２２には、図１等に示す表示部３３に設けられた画素３４の列数と同数の上記回路を設けることができる。
図１４では、１個のソースドライバ回路２２が、バッファ回路４３、シフトレジスタ回路４４、ラッチ回路４５、ＤＡ変換回路４６、及びアンプ回路４７をそれぞれｎ個（ｎは２以上の整数）ずつ有する構成を示している。ここで、ｎ個のバッファ回路４３、シフトレジスタ回路４４、ラッチ回路４５、ＤＡ変換回路４６、及びアンプ回路４７を、それぞれ［１］乃至［ｎ］という表記により区別する。
バッファ回路２５の出力端子は、バッファ回路４３の入力端子と電気的に接続されている。バッファ回路４３の出力端子、及びシフトレジスタ回路４４は、ラッチ回路４５と電気的に接続されている。ラッチ回路４５は、ＤＡ変換回路４６と電気的に接続されている。ＤＡ変換回路４６は、アンプ回路４７の入力端子と電気的に接続されている。アンプ回路４７の出力端子は、配線３２と電気的に接続されている。なお、アンプ回路４７［１］の出力端子と電気的に接続されている配線３２を配線３２［１］と表記し、アンプ回路４７［ｎ］の出力端子と電気的に接続されている配線３２を配線３２［ｎ］と表記している。
バッファ回路４３は、例えばユニティゲインバッファとすることができ、バッファ回路２５と同様の構成とすることができる。つまり、バッファ回路４３は、例えば図４乃至図６、又は図１０に示す構成のバッファ素子２８を有する構成とすることができる。バッファ回路４３は、バッファ素子２８を例えば１個又は２個有する構成とすることができる。
ソースドライバ回路２２にバッファ回路４３を設けない場合、バッファ回路２５が出力した信号がソースドライバ回路２２に入力されるまでに減衰し、ソースドライバ回路２２が当該信号を正しく認識できない場合がある。例えば、バッファ回路２５が出力した信号がラッチ回路４５に入力されるまでに減衰し、ソースドライバ回路２２が当該信号を正しく認識できない場合がある。また、信号の減衰により、ソースドライバ回路２２による当該信号の処理に長期間を要する場合がある。特に、バッファ回路２５とソースドライバ回路２２との間の配線距離が遠い場合、具体的には、例えばバッファ回路２５とラッチ回路４５との間の配線距離が遠い場合に、これらが顕著になる場合がある。
そこで、ソースドライバ回路２２にバッファ回路４３を設けることにより、バッファ回路２５が出力した信号が減衰したとしても、バッファ回路４３により減衰分を回復させることができる。これにより、ソースドライバ回路２２が有するシフトレジスタ回路４４、ラッチ回路４５、及びＤＡ変換回路４６等が、ソースドライバ回路２２に入力された信号を正しく認識できるようになるため、表示装置１０の信頼性を高めることができる。また、ソースドライバ回路２２が有するシフトレジスタ回路４４、ラッチ回路４５、及びＤＡ変換回路４６等が、ソースドライバ回路２２に入力された信号を高速に処理できるようになるので、表示装置１０の動作を高速化することができる。
さらに、バッファ回路２５とソースドライバ回路２２との間の配線距離を遠くすることができるので、バッファ回路２５の配置の自由度を高めることができる。よって、表示装置１０のレイアウトの自由度を高めることができる。
シフトレジスタ回路４４は、ラッチ回路４５の動作を制御するための信号を生成する機能を有する。ラッチ回路４５は、バッファ回路４３が出力した信号を保持又は出力する機能を有する。ラッチ回路４５において、当該信号の保持又は出力のどちらの動作を行うかは、シフトレジスタ回路４４から供給された信号に基づいて選択される。
ＤＡ変換回路４６は、ラッチ回路４５が出力したデジタルの画像信号を、アナログの画像信号に変換する機能を有する。
アンプ回路４７は、ＤＡ変換回路４６が出力した画像信号を増幅して、データ線としての機能を有する配線３２に出力する機能を有する。アンプ回路４７を設けることにより、画像信号を安定的に画素３４に供給することができる。アンプ回路４７としては、オペアンプ等を有するボルテージフォロワ回路等を適用することができる。なお、アンプ回路として差動入力回路を有する回路を用いる場合、当該差動入力回路のオフセット電圧は、限りなく０Ｖとすることが好ましい。
＜表示装置の構成例２＞
図１５は、表示装置１０の構成例を示すブロック図であり、図１に示す構成の変形例である。図１５に示す構成の表示装置１０には、１個の表示部３３に対しゲートドライバ回路２１が２個（ゲートドライバ回路２１ａ、ゲートドライバ回路２１ｂ）設けられ、ソースドライバ回路２２が２個（ソースドライバ回路２２ａ、ソースドライバ回路２２ｂ）設けられている。なお、１個の表示部３３に対しゲートドライバ回路２１を３個以上設けてもよいし、４個設けてもよいし、５個以上設けてもよい。また、１個の表示部３３に対しソースドライバ回路２２を３個以上設けてもよいし、４個設けてもよいし、５個以上設けてもよい。
ここで、１個の表示部３３に対し２個以上のソースドライバ回路２２が設けられている場合であっても、バッファ回路２５の個数は１個の表示部３３に対し１個とすることができる。なお、バッファ回路２５を２個以上設けてもよい。例えば、図１５ではソースドライバ回路２２ａの近傍にバッファ回路２５を設けているが、ソースドライバ回路２２ｂの近傍にもバッファ回路２５を設けてもよい。
図１５に示す構成の表示装置１０では、奇数行目の画素３４は、配線３１ａを介してゲートドライバ回路２１ａと電気的に接続され、偶数行目の画素３４は、配線３１ｂを介してゲートドライバ回路２１ｂと電気的に接続されている。配線３１ａ及び配線３１ｂは、配線３１と同様に走査線としての機能を有する。
また、図１５に示す構成の表示装置１０では、奇数列目の画素３４は、配線３２ａを介してソースドライバ回路２２ａと電気的に接続され、偶数列目の画素３４は、配線３２ｂを介してソースドライバ回路２２ｂと電気的に接続されている。配線３２ａ及び配線３２ｂは、配線３２と同様にデータ線としての機能を有する。
ゲートドライバ回路２１ａは、奇数行目の画素３４の動作を制御するための信号を生成し、配線３１ａを介して当該信号を奇数行目の画素３４に供給する機能を有する。ゲートドライバ回路２１ｂは、偶数行目の画素３４の動作を制御するための信号を生成し、配線３１ｂを介して当該信号を偶数行目の画素３４に供給する機能を有する。
ソースドライバ回路２２ａは、バッファ回路２５が出力した画像信号に対応する信号を、配線３２ａを介して奇数列目の画素３４に供給する機能を有する。ソースドライバ回路２２ｂは、バッファ回路２５が出力した画像信号に対応する信号を、配線３２ｂを介して偶数列目の画素３４に供給する機能を有する。
ゲートドライバ回路２１ａ及びゲートドライバ回路２１ｂ、並びにソースドライバ回路２２ａ及びソースドライバ回路２２ｂは、表示部３３と重なる領域を有する。例えば、ゲートドライバ回路２１ａ及びゲートドライバ回路２１ｂ、並びにソースドライバ回路２２ａ及びソースドライバ回路２２ｂは、画素３４と重なる領域を有する。
ゲートドライバ回路２１ａとソースドライバ回路２２ａとは、明確に分離されず、重なる領域である領域２３ａを有することができる。ゲートドライバ回路２１ｂとソースドライバ回路２２ａとは、明確に分離されず、重なる領域である領域２３ｂを有することができる。ゲートドライバ回路２１ａとソースドライバ回路２２ｂとは、明確に分離されず、重なる領域である領域２３ｃを有することができる。ゲートドライバ回路２１ｂとソースドライバ回路２２ｂとは、明確に分離されず、重なる領域である領域２３ｄを有することができる。
図１５に示す構成の表示装置１０では、ゲートドライバ回路２１ａを動作させて奇数行目の全ての画素３４に画像信号を書き込んだ後、ゲートドライバ回路２１ｂを動作させて偶数行目の全ての画素３４に画像信号を書き込むことができる。つまり、図１５に示す構成の表示装置１０では、インターレース方式により動作させることができる。インターレース方式により動作させることにより、表示装置１０の動作を高速化し、フレーム周波数を高めることができる。また、１フレーム期間に画像信号が書き込まれる画素３４の個数を、プログレッシブ方式により表示装置１０を動作させる場合の半分とすることができる。よって、表示装置１０をインターレース方式により動作させる場合、プログレッシブ方式により動作させる場合よりクロック周波数を小さくすることができるので、表示装置１０の消費電力を小さくすることができる。
図１５に示すようにゲートドライバ回路２１及びソースドライバ回路２２を複数設けることにより、ゲートドライバ回路２１及びソースドライバ回路２２を構成するトランジスタ等の素子の密度を小さくすることができる。これにより、表示装置１０のレイアウトの自由度を高めることができる。
＜ゲートドライバ回路の構成例＞
図１６は、ゲートドライバ回路２１の構成例を示すブロック図である。ゲートドライバ回路２１は、複数のセット・リセットフリップフロップで構成されるシフトレジスタ回路ＳＲを有する。シフトレジスタ回路ＳＲは、走査線としての機能を有する配線３１と電気的に接続されており、配線３１に信号を出力する機能を有する。
信号ＲＥＳはリセット信号であり、信号ＲＥＳを例えば高電位とすることでシフトレジスタ回路ＳＲの出力を全て低電位とすることができる。信号ＳＰはスタートパルス信号であり、当該信号をゲートドライバ回路２１に入力することにより、シフトレジスタ回路ＳＲによるシフト動作を開始することができる。信号ＰＷＣはパルス幅制御信号であり、シフトレジスタ回路ＳＲが配線３１に出力する信号のパルス幅を制御する機能を有する。信号ＣＬＫ［１］、信号ＣＬＫ［２］、信号ＣＬＫ［３］、及び信号ＣＬＫ［４］はクロック信号であり、１個のシフトレジスタＳＲには、信号ＣＬＫ［１］乃至信号ＣＬＫ［４］のうち、例えば２つの信号を入力することができる。
なお、図１６に示す構成は、シフトレジスタ回路ＳＲと電気的に接続された配線３１を他の配線とすること等により、ソースドライバ回路２２が有するシフトレジスタ回路４４等にも適用することができる。
図１７（Ａ）は、シフトレジスタ回路ＳＲに入力される信号、及びシフトレジスタ回路ＳＲから出力される信号を示す図である。ここで、図１７（Ａ）では、クロック信号として、信号ＣＬＫ［１］及び信号ＣＬＫ［３］が入力される場合を示している。
信号ＦＯは出力信号であり、例えば配線３１に出力される信号である。信号ＳＲＯＵＴはシフト信号であり、次段のシフトレジスタ回路ＳＲに入力される信号ＬＩＮとすることができる。以上、図１７（Ａ）に示す信号のうち、信号ＲＥＳ、信号ＰＷＣ、信号ＣＬＫ［１］、信号ＣＬＫ［３］、及び信号ＬＩＮはシフトレジスタ回路ＳＲに入力される信号であり、信号ＦＯ、及び信号ＳＲＯＵＴはシフトレジスタ回路ＳＲから出力される信号である。
図１７（Ｂ）は、入出力信号が図１７（Ａ）に示す信号であるシフトレジスタ回路ＳＲの構成例を示す回路図である。シフトレジスタ回路ＳＲは、トランジスタ５１乃至トランジスタ６３と、容量素子６４乃至容量素子６６と、を有する。
トランジスタ５１のソース又はドレインの一方は、トランジスタ５２のソース又はドレインの一方、トランジスタ５６のソース又はドレインの一方、及びトランジスタ５９のソース又はドレインの一方と電気的に接続されている。トランジスタ５２のゲートは、トランジスタ５３のソース又はドレインの一方、トランジスタ５４のソース又はドレインの一方、トランジスタ５５のソース又はドレインの一方、トランジスタ５８のゲート、トランジスタ６１のゲート、及び容量素子６４の一方の電極と電気的に接続されている。トランジスタ５６のソース又はドレインの他方は、トランジスタ５７のゲート、及び容量素子６５の一方の電極と電気的に接続されている。トランジスタ５９のソース又はドレインの他方は、トランジスタ６０のゲート、及び容量素子６６の一方の電極と電気的に接続されている。トランジスタ６０のソース又はドレインの一方は、トランジスタ６１のソース又はドレインの一方、トランジスタ６２のゲート、及び容量素子６６の他方の電極と電気的に接続されている。
トランジスタ５１のゲート、及びトランジスタ５５のゲートには、信号ＬＩＮが入力される。トランジスタ５３のゲートには、信号ＣＬＫ［３］が入力される。トランジスタ５４のゲートには、信号ＲＥＳが入力される。トランジスタ５７のソース又はドレインの一方には、信号ＣＬＫ［１］が入力される。トランジスタ６０のソース又はドレインの他方には、信号ＰＷＣが入力される。
トランジスタ６２のソース又はドレインの一方、及びトランジスタ６３のソース又はドレインの一方は、配線３１と電気的に接続されており、前述のように配線３１からは信号ＦＯが出力される。トランジスタ５７のソース又はドレインの他方、トランジスタ５８のソース又はドレインの一方、及び容量素子６５の他方の電極からは、信号ＳＲＯＵＴが出力される。
トランジスタ５１のソース又はドレインの他方、トランジスタ５３のソース又はドレインの他方、トランジスタ５４のソース又はドレインの他方、トランジスタ５６のゲート、トランジスタ５９のゲート、及びトランジスタ６２のソース又はドレインの他方には、電位ＶＤＤが供給される。トランジスタ５２のソース又はドレインの他方、トランジスタ５５のソース又はドレインの他方、トランジスタ５８のソース又はドレインの他方、トランジスタ６１のソース又はドレインの他方、トランジスタ６３のソース又はドレインの他方、及び容量素子６４の他方の電極には、電位ＶＳＳが供給される。
本明細書等において、電位ＶＤＤは例えば高電位とすることができ、電位ＶＳＳは例えば低電位とすることができる。
トランジスタ６３は、バイアストランジスタであり、定電流源としての機能を有する。トランジスタ６３のゲートには、バイアス電位である電位Ｖｂｉａｓを供給することができる。
トランジスタ６２と、トランジスタ６３と、によりソースフォロワ回路６７が構成される。シフトレジスタ回路ＳＲにソースフォロワ回路６７を設けることにより、シフトレジスタ回路ＳＲの内部で配線抵抗、寄生容量等に起因する信号の減衰等が発生しても、これに起因する信号ＦＯの電位の低下を抑制することができる。これにより、表示装置１０の動作を高速化することができる。なお、ソースフォロワ回路６７は、バッファとしての機能を有していれば、ソースフォロワ回路以外の回路としてもよい。
＜領域２３の構成例＞
図１８は、ゲートドライバ回路２１とソースドライバ回路２２が重なる領域である領域２３の構成例を示す図である。図１８に示すように、領域２３には、ゲートドライバ回路２１を構成する素子を有する領域と、ソースドライバ回路２２を構成する素子を有する領域と、が一定の規則性を持って設けられる。図１８では、ゲートドライバ回路２１を構成する素子としてトランジスタ７１を示し、ソースドライバ回路２２を構成する素子としてトランジスタ７２を示している。
図１８では、ゲートドライバ回路２１を構成する素子を有する領域が１行目と３行目に設けられ、ソースドライバ回路２２を構成する素子を有する領域が２行目と４行目に設けられる場合を示している。領域２３において、ゲートドライバ回路２１を構成する素子を有する各領域の間には、ダミー素子が設けられる。また、ソースドライバ回路２２を構成する素子を有する各領域の間には、ダミー素子が設けられる。図１８には、トランジスタ７１の四方、及びトランジスタ７２の四方に、ダミー素子としてダミートランジスタ７３が設けられる場合の、領域２３の構成例を示している。ここで、ダミー素子が設けられる領域を、領域７４とする。
領域２３にダミートランジスタ７３等のダミー素子を設けることにより、当該ダミー素子が不純物を吸収し、トランジスタ７１及びトランジスタ７２等に不純物が拡散することを抑制することができる。これにより、トランジスタ７１及びトランジスタ７２等の信頼性を高めることができるので、表示装置１０の信頼性を高めることができる。なお、図１８では、トランジスタ７１及びトランジスタ７２、並びにダミートランジスタ７３がマトリクス状に配列されているが、マトリクス状に配列されていなくてもよい。
図１９は、領域２３の一部である領域７０の構成例を示す上面図である。図１８、図１９に示すように、領域７０には、トランジスタ７１が１個、トランジスタ７２が１個、ダミートランジスタ７３が２個設けられている。図１９に示すように、トランジスタ７１は、チャネル形成領域１１０と、ソース領域１１１と、ドレイン領域１１２と、を有する。また、チャネル形成領域１１０と重なる領域を有するように、ゲート電極１１３を有する。
なお、図１９等では、ゲート絶縁体等の構成要素は省略している。また、図１９等ではチャネル形成領域と、ソース領域と、ドレイン領域と、を明確に分離せず記載している。
ソース領域１１１には開口部１１４が設けられ、開口部１１４を介してソース領域１１１は配線１１５と電気的に接続されている。ドレイン領域１１２には開口部１１６が設けられ、開口部１１６を介してドレイン領域１１２は配線１１７と電気的に接続されている。
ゲート電極１１３には開口部１１８が設けられ、開口部１１８を介してゲート電極１１３は配線１２１と電気的に接続されている。配線１１５には開口部１１９が設けられ、開口部１１９を介して配線１１５は配線１２２と電気的に接続されている。配線１１７には開口部１２０が設けられ、開口部１２０を介して配線１１７は配線１２３と電気的に接続されている。つまり、ソース領域１１１は配線１１５を介して配線１２２と電気的に接続され、ドレイン領域１１２は配線１１７を介して配線１２３と電気的に接続されている。
トランジスタ７２は、チャネル形成領域１３０と、ソース領域１３１と、ドレイン領域１３２と、を有する。また、チャネル形成領域１３０と重なる領域を有するように、ゲート電極１３３を有する。
ソース領域１３１には開口部１３４が設けられ、開口部１３４を介してソース領域１３１は配線１３５と電気的に接続されている。ドレイン領域１３２には開口部１３６が設けられ、開口部１３６を介してドレイン領域１３２は配線１３７と電気的に接続されている。
ゲート電極１３３には開口部１３８が設けられ、開口部１３８を介してゲート電極１３３は配線１４１と電気的に接続されている。配線１３５には開口部１３９が設けられ、開口部１３９を介して配線１３５は配線１４２と電気的に接続されている。配線１３７には開口部１４０が設けられ、開口部１４０を介して配線１３７は配線１４３と電気的に接続されている。つまり、ソース領域１３１は配線１３５を介して配線１４２と電気的に接続され、ドレイン領域１３２は配線１３７を介して配線１４３と電気的に接続されている。
なお、チャネル形成領域１１０と、チャネル形成領域１３０と、は互いに同一の層に設けることができる。また、ソース領域１１１及びドレイン領域１１２と、ソース領域１３１及びドレイン領域１３２と、は互いに同一の層に設けることができる。また、ゲート電極１１３と、ゲート電極１３３と、は互いに同一の層に設けることができる。また、配線１１５及び配線１１７と、配線１３５及び配線１３７と、は互いに同一の層に設けることができる。つまり、トランジスタ７１と、トランジスタ７２と、は互いに同一の層に設けることができる。これにより、トランジスタ７１と、トランジスタ７２と、を互いに異なる層に設ける場合より、表示装置１０の作製工程を簡略にすることができ、表示装置１０を低価格なものとすることができる。
ゲートドライバ回路２１を構成するトランジスタ７１と電気的に接続されている配線１２１乃至配線１２３は、互いに同一の層に設けられている。また、ソースドライバ回路２２を構成するトランジスタ７２と電気的に接続されている配線１４１乃至配線１４３は、互いに同一の層に設けられている。さらに、配線１２１乃至配線１２３は、配線１４１乃至配線１４３と異なる層に設けられている。以上により、ゲートドライバ回路２１を構成する素子であるトランジスタ７１と、ソースドライバ回路２２を構成する素子であるトランジスタ７２と、が電気的に短絡することを抑制することができる。よって、ゲートドライバ回路２１とソースドライバ回路２２が明確に分離されず、重なる領域を有していても、ゲートドライバ回路２１及びソースドライバ回路２２の誤動作を抑制することができる。これにより、表示装置１０の信頼性を高めることができる。
本明細書等において、「Ａと同一の層」とは、例えばＡと同一工程において形成された同一材料を有する層を意味する。
図１９では、配線１２１乃至配線１２３より上層に配線１４１乃至配線１４３が設けられる構成を示しているが、配線１２１乃至配線１２３より下層に配線１４１乃至配線１４３を設けてもよい。
また、図１９では配線１２１乃至配線１２３が水平方向に延伸し、配線１４１乃至配線１４３が垂直方向に延伸する構成を示しているが、本発明の一態様はこれに限らない。例えば、配線１２１乃至配線１２３を垂直方向に延伸し、配線１４１乃至配線１４３を水平方向に延伸する構成としてもよい。又は、配線１２１乃至配線１２３、及び配線１４１乃至配線１４３の両方が、水平方向に延伸、又は垂直方向に延伸していてもよい。
ダミートランジスタ７３は、半導体１５１と、導電体１５２と、を有する。導電体１５２は半導体１５１と重なる領域を有する。半導体１５１は、トランジスタ７１及びトランジスタ７２のチャネル形成領域と同一の層に形成することができる。また、導電体１５２は、トランジスタ７１及びトランジスタ７２のゲート電極と同一の層に形成することができる。なお、ダミートランジスタ７３は、半導体１５１又は導電体１５２の一方を有さない構成としてもよい。
半導体１５１及び導電体１５２は、他の配線等と電気的に接続されない構成とすることができる。半導体１５１及び／又は導電体１５２には、定電位を供給してもよい。例えば、接地電位を供給してもよい。
領域２３には、ゲートドライバ回路２１及びソースドライバ回路２２の他に、バッファ回路２５を設けてもよい。例えば、ゲートドライバ回路２１を構成する素子を有する各領域の間に、バッファ回路２５を構成する素子を設けてもよい。また、ソースドライバ回路２２を構成する素子を有する各領域の間に、バッファ回路２５を構成する素子を設けてもよい。つまり、領域７４にバッファ回路２５を設けてもよい。例えば、図１８等に示すダミートランジスタ７３等のダミー素子の一部又は全部を、バッファ回路２５を構成する素子に置き換えることにより、領域７４にバッファ回路２５を設けることができる。なお、例えばバッファ回路２５［１，１］は、ゲートドライバ回路２１［１，１］とソースドライバ回路２２［１，１］とが重なる領域である領域２３［１，１］に設けることができる。
図２０は、領域７０の構成例を示す上面図であり、図１９に示すダミートランジスタ７３の代わりに、図４等に示す構成のバッファ回路２５が有するトランジスタ８１、及びトランジスタ８２を設けている。
トランジスタ８１は、チャネル形成領域１６０と、ソース領域１６１と、ドレイン領域１６２と、を有する。また、チャネル形成領域１６０と重なる領域を有するように、ゲート電極１６３を有する。
ソース領域１６１には開口部１６４が設けられ、開口部１６４を介してソース領域１６１は配線１６５と電気的に接続されている。ドレイン領域１６２には開口部１６６が設けられ、開口部１６６を介してドレイン領域１６２は配線１６７と電気的に接続されている。
ゲート電極１６３には開口部１６８が設けられ、開口部１６８を介してゲート電極１６３は配線１７１と電気的に接続されている。配線１６７には開口部１７０が設けられ、開口部１７０を介して配線１６７は配線１７１と電気的に接続されている。つまり、ゲート電極１６３とドレイン領域１６２とは、配線１７１、及び配線１６７を介して電気的に接続されている。
また、配線１６５には開口部１６９が設けられ、開口部１６９を介して配線１６５は配線１７２と電気的に接続されている。つまり、ソース領域１６１は配線１６５を介して配線１７２と電気的に接続されている。
トランジスタ８２は、チャネル形成領域１８０と、ソース領域１８１と、ドレイン領域１８２と、を有する。また、チャネル形成領域１８０と重なる領域を有するように、ゲート電極１８３を有する。
ソース領域１８１には開口部１８４が設けられ、開口部１８４を介してソース領域１８１は配線１８５と電気的に接続されている。ドレイン領域１８２には開口部１８６が設けられ、開口部１８６を介してドレイン領域１８２は配線１８７と電気的に接続されている。
ゲート電極１８３には開口部１８８が設けられ、開口部１８８を介してゲート電極１８３は配線１９１と電気的に接続されている。配線１８５には開口部１８９が設けられ、開口部１８９を介して配線１８５は配線１９２と電気的に接続されている。つまり、ソース領域１８１は配線１８５を介して配線１９２と電気的に接続されている。
また、配線１８７には開口部１９０が設けられ、開口部１９０を介して配線１８７は配線１７２と電気的に接続されている。つまり、トランジスタ８１のソース領域１６１と、トランジスタ８２のドレイン領域１８２と、は配線１６５、配線１７２、及び配線１８７を介して電気的に接続されている。
なお、チャネル形成領域１６０及びチャネル形成領域１８０は、チャネル形成領域１１０又はチャネル形成領域１３０と同一の層に設けることができる。また、ソース領域１６１及びドレイン領域１６２、並びにソース領域１８１及びドレイン領域１８２は、ソース領域１１１若しくはドレイン領域１１２、又はソース領域１３１若しくはドレイン領域１３２と同一の層に設けることができる。
また、ゲート電極１６３及びゲート電極１８３は、ゲート電極１１３又はゲート電極１３３と同一の層に設けることができる。さらに、配線１６５及び配線１６７、並びに配線１８５及び配線１８７は、配線１１５若しくは配線１１７、又は配線１３５若しくは配線１３７と同一の層に設けることができる。つまり、トランジスタ７１、トランジスタ７２、トランジスタ８１、及びトランジスタ８２は、全て同一の層に設けることができる。これにより、表示装置１０の作製工程を簡略にすることができ、表示装置１０を低価格なものとすることができる。
バッファ回路２５を構成するトランジスタ８１及び／又はトランジスタ８２と電気的に接続されている配線１７１、配線１７２、配線１９１、及び配線１９２は、互いに同一の層に設けることができる。図２０では、配線１７１、配線１７２、配線１９１、及び配線１９２が、配線１２１乃至配線１２３と同一の層に設けられる場合を示している。なお、配線１７１、配線１７２、配線１９１、及び配線１９２を、配線１４１乃至配線１４３と同一の層に設けてもよい。または、配線１７１、配線１７２、配線１９１、及び配線１９２を、配線１２１乃至配線１２３、及び配線１４１乃至配線１４３のいずれとも異なる層に設けてもよい。
また、図２０では、配線１７１、配線１７２、配線１９１、及び配線１９２が水平方向に延伸する構成を示しているが、必ずしも水平方向に延伸していなくてもよい。
バッファ回路２５を構成する素子を、ゲートドライバ回路２１とソースドライバ回路２２とが重なる領域である領域２３に設けることにより、バッファ回路２５とソースドライバ回路２２との間の配線距離を近くすることができる。これにより、バッファ回路２５が出力した信号が、バッファ回路４３に入力されるまでに減衰することを抑制することができる。したがって、バッファ回路２５が出力した信号を、バッファ回路４３等が正しく認識できるようになり、表示装置１０の信頼性を高めることができる。
なお、図５、図６、及び図１０に示すバッファ素子２８を領域２３に設けてもよい。例えばダミートランジスタ７３の一部又は全部を、トランジスタ９３、トランジスタ９４、トランジスタ８４、トランジスタ８５、又はトランジスタ８６に置き換えることにより、図５、図６、及び図１０に示すバッファ素子２８を領域２３に設けることができる。
＜表示装置の構成例３＞
図２１は、表示装置１０の構成例を示すブロック図であり、図１に示す構成の変形例である。図２１に示す構成の表示装置１０では、ソースドライバ回路２２が、配線３２の両端と接続されている。配線３２の複数箇所をソースドライバ回路２２と接続することにより、配線抵抗、寄生容量等に起因する、信号遅延等を抑制することができる。これにより、表示装置１０の動作を高速化することができる。
なお、配線３２の一端及び他端だけでなく、配線３２の他の部分がソースドライバ回路２２と接続されていてもよい。例えば、配線３２の中心部が、ソースドライバ回路２２と接続されていてもよい。配線３２と、ソースドライバ回路２２と、の接続箇所を増加させることにより、信号遅延等をさらに抑制することができ、表示装置１０の動作をさらに高速化することができる。なお、例えば配線３２の一端と、配線３２の中心部と、がソースドライバ回路２２と接続され、配線３２の他端はソースドライバ回路２２と接続されていなくてもよい。
また、１個のソースドライバ回路２２が、配線３２の複数箇所と接続される場合、図２１に示すようにソースドライバ回路２２の占有面積が大きくなる。この場合であっても、ソースドライバ回路２２は表示部３３と重なる領域を有するように積層して設けられており、またゲートドライバ回路２１とソースドライバ回路２２は明確に分離されず重なる領域を有しているので、表示装置１０が大型化することを抑制することができる。なお、図２１では、ゲートドライバ回路２１の全体が、ソースドライバ回路２２と明確に分離されずに重なっているが、１個のソースドライバ回路２２が配線３２の複数箇所と接続される場合であっても、ゲートドライバ回路２１の一部のみがソースドライバ回路２２と重なる構成としてもよい。
なお、配線３１の複数箇所が１個のゲートドライバ回路２１と接続されていてもよい。これによっても、信号遅延等を抑制し、表示装置１０の動作を高速化することができる。このような構成とする場合、図２１に示すソースドライバ回路２２と同様に占有面積が大きくなる。しかしながら、ゲートドライバ回路２１が表示部３３と重なる領域を有するように積層して設けられており、またゲートドライバ回路２１とソースドライバ回路２２は明確に分離されず重なる領域を有しているので、表示装置１０が大型化することを抑制することができる。
図２２は、表示装置１０の構成例を示すブロック図であり、図２に示す構成の変形例である。図２２に示す構成の表示装置１０では、ゲートドライバ回路２１が表示部３３の列数と同数設けられている。図２２に示す構成の表示装置１０では、３列の表示部３３が設けられているので、ゲートドライバ回路２１が３個設けられている。また、３行の表示部３３が設けられており、３行１列の表示部３３が１個のゲートドライバ回路２１を共有している。
図２３は、表示装置１０の構成例を示すブロック図であり、図２に示す構成の変形例である。図２３に示す構成の表示装置１０では、ゲートドライバ回路２１が１個設けられている。図２３に示す構成の表示装置１０では、３行３列の表示部３３が１個のゲートドライバ回路２１を共有している。なお、図２３に示す構成の表示装置１０では、ゲートドライバ回路２１が表示部３３と重ならない構成とすることができる。
また、図示しないが、ソースドライバ回路２２も、表示部３３と同数設ける構成としなくてもよく、表示部３３より多くてもよいし、少なくてもよい。
＜画素の構成例＞
図２４（Ａ）乃至（Ｅ）は、表示装置１０に設けられる画素３４が呈する色について説明する図である。図７（Ａ）に示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、及び青色（Ｂ）を呈する画素３４を本発明の一態様の表示装置に設けることができる。または、図２４（Ｂ）に示すように、シアン（Ｃ）を呈する画素３４、マゼンタ（Ｍ）を呈する画素３４、及び黄色（Ｙ）を呈する画素３４が表示装置１０に設けられていてもよい。
または、図２４（Ｃ）に示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、青色（Ｂ）を呈する画素３４、及び白色（Ｗ）を呈する画素３４が表示装置１０に設けられていてもよい。または、図２４（Ｄ）に示すように、赤色（Ｒ）を呈する画素３４、緑色（Ｇ）を呈する画素３４、青色（Ｂ）を呈する画素３４、及び黄色（Ｙ）を呈する画素３４が表示装置１０に設けられていてもよい。または、図２４（Ｅ）に示すように、シアン（Ｃ）を呈する画素３４、マゼンタ（Ｍ）を呈する画素３４、黄色（Ｙ）を呈する画素３４、及び白色（Ｗ）を呈する画素３４が表示装置１０に設けられていてもよい。
図２４（Ｃ）、（Ｅ）に示すように、白色を呈する画素３４を表示装置１０に設けることで、表示される画像の輝度を高めることができる。また、図２４（Ｄ）等に示すように、画素３４が呈する色の種類を増やすことで、中間色の再現性を高めることができるため、表示品位を高めることができる。
図２５（Ａ）、（Ｂ）は、画素３４の構成例を示す回路図である。図２５（Ａ）に示す構成の画素３４は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。また画素３４には、配線３１及び配線３２の他、配線３５等が電気的に接続されている。
液晶素子５７０の一方の電極の電位は、画素３４の仕様に応じて適宜設定される。液晶素子５７０は、画素３４に書き込まれる画像信号により配向状態が設定される。なお、複数の画素３４のそれぞれが有する液晶素子５７０の一方の電極に共通の電位（コモン電位）を供給してもよい。また、各行の画素３４の液晶素子５７０の一方の電極に異なる電位を供給してもよい。
また、図２５（Ｂ）に示す構成の画素３４は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。発光素子５７２としては、例えばエレクトロルミネッセンスを利用するＥＬ素子を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（以下、ＥＬ層ともいう。）を有する。一対の電極間に、ＥＬ素子のしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。
また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。
なお、発光素子５７２以外の発光素子についても、発光素子５７２と同様の素子を用いることができる。
トランジスタ５５２のソース又はドレインの一方は、配線３２と電気的に接続されている。トランジスタ５５２のソース又はドレインの他方は、容量素子５６２の一方の電極、及びトランジスタ５５４のゲートと電気的に接続されている。容量素子５６２の他方の電極は、配線３５ａと電気的に接続されている。トランジスタ５５２のゲートは、配線３１と電気的に接続されている。トランジスタ５５４のソース又はドレインの一方は、配線３５ａと電気的に接続されている。トランジスタ５５４のソース又はドレインの他方は、発光素子５７２の一方の電極と電気的に接続されている。発光素子５７２の他方の電極は、配線３５ｂと電気的に接続されている。配線３５ａには例えば低電位が供給され、配線３５ｂには例えば高電位が供給される。
図２５（Ｂ）に示す構成の画素３４では、トランジスタ５５４のゲートに供給される電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。
図２５（Ｂ）に示す構成の画素３４と異なる構成を図２５（Ｃ）に示す。図２５（Ｃ）に示す構成の画素３４において、トランジスタ５５２のソース又はドレインの一方は、配線３２と電気的に接続されている。トランジスタ５５２のソース又はドレインの他方は、容量素子５６２の一方の電極、及びトランジスタ５５４のゲートと電気的に接続されている。トランジスタ５５２のゲートは、配線３１と電気的に接続されている。トランジスタ５５４のソース又はドレインの一方は、配線３５ａと電気的に接続されている。トランジスタ５５４のソース又はドレインの他方は、容量素子５６２の他方の電極、及び発光素子５７２の一方の電極と電気的に接続されている。発光素子５７２の他方の電極は、配線３５ｂと電気的に接続されている。配線３５ａには例えば高電位が供給され、配線３５ｂには例えば低電位が供給される。
図２６（Ａ）は、画素３４の構成例であり、メモリを有する点が図２５（Ａ）乃至図２５（Ｃ）に示す構成の画素３４と異なる。図２６（Ａ）に示す構成の画素３４は、トランジスタ５１１、トランジスタ５１３、容量素子５１５、及び回路４０１を有する。また画素３４には、走査線としての機能を有する配線３１として配線３１＿１及び配線３１＿２が電気的に接続され、データ線としての機能を有する配線３２として配線３２＿１及び配線３２＿２が電気的に接続されている。
トランジスタ５１１のソース又はドレインの一方は、配線３２＿１と電気的に接続されている。トランジスタ５１１のソース又はドレインの他方は、容量素子５１５の一方の電極と電気的に接続されている。トランジスタ５１１のゲートは、配線３１＿１と電気的に接続されている。トランジスタ５１３のソース又はドレインの一方は、配線３２＿２と電気的に接続されている。トランジスタ５１３のソース又はドレインの他方は、容量素子５１５の他方の電極、及び回路４０１と電気的に接続されている。トランジスタ５１３のゲートは、配線３１＿２と電気的に接続されている。
回路４０１は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機発光素子やＬＥＤ素子等の発光素子、液晶素子、又はＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）素子等を適用することができる。
本明細書等において、発光素子、液晶素子等の表示素子に供給される電圧とは、当該表示素子の一方の電極に印加される電位と、当該表示素子の他方の電極に印加される電位と、の差を示す。
トランジスタ５１１と容量素子５１５とを接続するノードをＮ１、トランジスタ５１３と回路４０１とを接続するノードをＮ２とする。
画素３４は、トランジスタ５１１をオフ状態とすることで、ノードＮ１の電位を保持することができる。また、トランジスタ５１３をオフ状態とすることで、ノードＮ２の電位を保持することができる。さらに、トランジスタ５１３をオフ状態として、トランジスタ５１１を介してノードＮ１に所定の電位を書き込むことで、容量素子５１５を介した容量結合により、ノードＮ１の電位の変位に応じてノードＮ２の電位を変化させることができる。
ここで、トランジスタ５１１及びトランジスタ５１３には、ＯＳトランジスタを適用することができる。金属酸化物は、バンドギャップを２ｅＶ以上、又は２．５ｅＶ以上とすることができる。よって、ＯＳトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さくなる。よって、トランジスタ５１１及びトランジスタ５１３にＯＳトランジスタを適用することにより、ノードＮ１及びノードＮ２の電位を長期間に亘って保持することができる。
〔画素の動作方法の一例〕
続いて、図２６（Ｂ）を用いて、図２６（Ａ）に示す構成の画素３４の動作方法の一例を説明する。図２６（Ｂ）は、図２６（Ａ）に示す構成の画素３４の動作に係るタイミングチャートである。なお、ここでは説明を容易にするため、配線抵抗等の各種抵抗や、トランジスタや配線等の寄生容量、及びトランジスタのしきい値電圧等の影響は考慮しない。
図２６（Ｂ）に示す動作では、１フレーム期間を期間Ｔ１と期間Ｔ２とに分ける。期間Ｔ１はノードＮ２に電位を書き込む期間であり、期間Ｔ２はノードＮ１に電位を書き込む期間である。
期間Ｔ１では、配線３１＿１と配線３１＿２の両方に、トランジスタをオン状態にする電位を供給する。また、配線３２＿１には固定電位である電位Ｖｒｅｆを供給し、配線３２＿２には電位Ｖｗを供給する。
ノードＮ１には、トランジスタ５１１を介して配線３２＿１から電位Ｖｒｅｆが供給される。また、ノードＮ２には、トランジスタ５１３を介して配線３２＿２から電位Ｖｗが供給される。したがって、容量素子５１５には電位差Ｖｗ−Ｖｒｅｆが保持された状態となる。
続いて期間Ｔ２では、配線３１＿１にはトランジスタ５１１をオン状態とする電位を供給し、配線３１＿２にはトランジスタ５１３をオフ状態とする電位を供給する。また、配線３２＿１には電位Ｖｄａｔａを供給し、配線３２＿２には所定の定電位を供給する。なお、配線３２＿２の電位はフローティングとしてもよい。
ノードＮ１には、トランジスタ５１１を介して電位Ｖｄａｔａが供給される。このとき、容量素子５１５による容量結合により、電位Ｖｄａｔａに応じてノードＮ２の電位が電位ｄＶだけ変化する。すなわち、回路４０１には、電位Ｖｗと電位ｄＶを足した電位が入力されることとなる。なお、図２６（Ｂ）ではｄＶが正の値であるように示しているが、負の値であってもよい。すなわち、電位Ｖｄａｔａが電位Ｖｒｅｆより低くてもよい。
ここで、電位ｄＶは、容量素子５１５の容量値と、回路４０１の容量値によって概ね決定される。容量素子５１５の容量値が回路４０１の容量値よりも十分に大きい場合、電位ｄＶは電位差Ｖｄａｔａ−Ｖｒｅｆに近い電位となる。
このように、画素３４は、２種類のデータ信号を組み合わせて表示素子を含む回路４０１に供給する電位を生成することができるため、表示部３３に表示される画像を画素３４の内部で補正することができる。ここで、２種類のデータ信号の一方は、前述の画像信号とすることができ、２種類のデータ信号の他方は、例えば補正信号とすることができる。例えば、期間Ｔ１に補正信号に対応する電位ＶｗをノードＮ２に供給した後、期間Ｔ２に画像信号に対応する電位ＶｄａｔａをノードＮ１に供給することにより、表示部３３に表示される画像は、画像信号を補正信号により補正したものとすることができる。なお、画像信号だけでなく、補正信号等も表示装置１０が有するソースドライバ回路２２により生成することができる。
また画素３４は、配線３２＿１及び配線３２＿２に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ（ＨＤＲ）表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を行うことができる。これにより、配線３２＿１又は配線３２＿２に供給可能な最大電位に対応する輝度より高い輝度の光を、画素３４から射出することができる。
〔回路４０１の構成例〕
図２６（Ｃ）、（Ｄ）は、回路４０１の具体的な構成例を含めた、画素３４の構成例を示している。図２６（Ｃ）に示す構成の画素３４に設けられた回路４０１は、液晶素子５７０と、容量素子５１７とを有する。
液晶素子５７０の一方の電極は、ノードＮ２と電気的に接続されている。液晶素子５７０の他方の電極は、配線５３３と電気的に接続されている。容量素子５１７の一方の電極は、ノードＮ２と電気的に接続されている。容量素子５１７の他方の電極は、配線５３１と電気的に接続されている。配線５３１及び配線５３３は、表示装置１０に設けられた例えば全ての画素３４について、共通の配線とすることができる。この場合、配線５３１及び配線５３３に供給される電位は共通電位となる。
容量素子５１７は保持容量としての機能を有する。なお、容量素子５１７は省略してもよい。
図２６（Ｃ）に示す構成の画素３４は、ソースドライバ回路２２等が生成可能な電位以上の電位を液晶素子５７０の一方の電極に供給することができる。このため、ソースドライバ回路２２を高耐圧なものとしなくても液晶素子５７０に高電圧を供給することができ、表示装置１０を低価格なものとすることができる。または、表示装置１０の消費電力の増加を抑制しつつ、例えばオーバードライブ駆動により高速な表示を実現すること、駆動電圧の高い液晶材料を適用すること等ができる。また、配線３２＿１又は配線３２＿２に補正信号を供給することで、使用温度や液晶素子５７０の劣化状態等に応じて画像信号を補正することができる。
図２６（Ｄ）に示す構成の画素３４に設けられた回路４０１は、発光素子５７２と、トランジスタ５２１と、容量素子５１７とを有する。
トランジスタ５２１のソース又はドレインの一方は、配線５３７と電気的に接続されている。トランジスタ５２１のソース又はドレインの他方は、発光素子５７２の一方の電極と電気的に接続されている。トランジスタ５２１のゲートは、ノードＮ２と電気的に接続されている。容量素子５１７の一方の電極は、ノードＮ２と電気的に接続されている。容量素子５１７の他方の電極は、配線５３５と電気的に接続されている。発光素子５７２の他方の電極は、配線５３９と電気的に接続されている。
配線５３５は、表示装置１０に設けられた例えば全ての画素３４について、共通の配線とすることができる。この場合、配線５３５に供給される電位は共通電位となる。また、配線５３７及び配線５３９には、定電位を供給することができる。例えば、配線５３７には例えば高電位を供給することができ、配線５３９には例えば低電位を供給することができる。
トランジスタ５２１は、発光素子５７２に供給する電流を制御する機能を有する。容量素子５１７は保持容量としての機能を有する。容量素子５１７は省略してもよい。
なお、図２６（Ｄ）では発光素子５７２のアノード側がトランジスタ５２１と電気的に接続される構成を示しているが、カソード側にトランジスタ５２１を電気的に接続してもよい。この場合は、配線５３７に供給される電位の値と、配線５３７に供給される電位の値とを適宜変更することができる。
図２６（Ｄ）に示す構成の画素３４は、ソースドライバ回路２２等が生成可能な電位以上の電位を発光素子５７２の一方の電極に供給することができる。このため、ソースドライバ回路２２を高耐圧なものとしなくてもトランジスタ５２１のゲートに高い電位を供給することができ、表示装置１０を低価格なものとすることができる。トランジスタ５２１のゲートに高い電位を供給することで、発光素子５７２に大きな電流を流すことができるため、図２６（Ｄ）に示す構成の画素３４では例えばＨＤＲ表示等を実現することができる。また、配線３２＿１又は配線３２＿２に補正信号を供給することで、トランジスタ５２１や発光素子５７２の電気特性のばらつきの補正を行うこともできる。
また、トランジスタ５２１のゲートに高い電位を供給することで、発光素子５７２に高電圧を供給することができる。具体的には、例えば配線５３７の電位を高くすることができる。よって、発光素子５７２を有機ＥＬ素子とする場合は、発光素子を後述するタンデム構造とすることができる。これにより、発光素子５７２の電流効率及び外部量子効率を高めることができる。よって、表示装置１０に高輝度の画像を表示することができる。また、表示装置１０の消費電力を低減することができる。
なお、図２６（Ｃ）、（Ｄ）で例示した回路に限られず、別途トランジスタや容量素子等を追加した構成としてもよい。例えば、図２６（Ｃ）、（Ｄ）に示す構成から、トランジスタと容量素子を１個ずつ追加することにより、電位を保持することができるノードを３つとすることができることができる。つまり、電位を保持することができるノードを、ノードＮ１とノードＮ２以外にもう１個、画素３４に設ける構成とすることができる。これにより、ノードＮ２の電位をさらに高いものとすることができる。よって、画素３４が図２６（Ｃ）に示す構成である場合、液晶素子５７０にさらに高い電圧を供給することができる。また、画素３４が図２６（Ｄ）に示す構成である場合、発光素子５７２にさらに大きな電流を流すことができる。
図２７（Ａ）乃至（Ｄ）は、表示素子として発光素子５７２を適用する場合の、回路４０１の構成例を示す図である。図２７（Ａ）に示す構成の回路４０１は、図２６（Ｄ）に示す構成の回路４０１と同様に、容量素子５１７と、トランジスタ５２１と、発光素子５７２と、を有する。
図２７（Ａ）に示す構成の回路４０１において、ノードＮ２には、トランジスタ５２１のゲート、及び容量素子５１７の一方の電極が電気的に接続されている。トランジスタ５２１のソース又はドレインの一方は、配線５３７と電気的に接続されている。トランジスタ５２１のソース又はドレインの他方は、容量素子５１７の他方の電極と電気的に接続されている。容量素子５１７の他方の電極は、発光素子５７２の一方の電極と電気的に接続されている。発光素子５７２の他方の電極は、配線５３９と電気的に接続されている。
図２７（Ｂ）に示す構成の回路４０１も、図２６（Ｄ）に示す構成の回路４０１と同様に、容量素子５１７と、トランジスタ５２１と、発光素子５７２と、を有する。
図２７（Ｂ）に示す構成の回路４０１において、ノードＮ２には、トランジスタ５２１のゲート、及び容量素子５１７の一方の電極が電気的に接続されている。発光素子５７２の一方の電極は、配線５３７と電気的に接続されている。発光素子５７２の他方の電極は、トランジスタ５２１のソース又はドレインの一方と電気的に接続されている。トランジスタ５２１のソース又はドレインの他方は、容量素子５１７の他方の電極と電気的に接続されている。容量素子５１７の他方の電極は、配線５３９と電気的に接続されている。
図２７（Ｃ）には、図２７（Ａ）に示す回路４０１にトランジスタ５２５を付加した場合の、回路４０１の構成例を示している。トランジスタ５２５のソース又はドレインの一方は、トランジスタ５２１のソース又はドレインの他方、及び容量素子５１７の他方の電極と電気的に接続されている。トランジスタ５２５のソース又はドレインの他方は、発光素子５７２の一方の電極と電気的に接続されている。トランジスタ５２５のゲートは、配線５４１と電気的に接続されている。配線５４１は、トランジスタ５２５の導通を制御する走査線としての機能を有する。
図２７（Ｃ）に示す構成の回路４０１を有する画素３４では、ノードＮ２の電位がトランジスタ５２１のしきい値電圧以上となっても、トランジスタ５２５をオン状態としなければ発光素子５７２に電流が流れない。このため、表示装置１０の誤動作を抑制することができる。
図２７（Ｄ）には、図２７（Ｃ）に示す回路４０１にトランジスタ５２７を付加した場合の、回路４０１の構成例を示している。トランジスタ５２７のソース又はドレインの一方は、トランジスタ５２１のソース又はドレインの他方と電気的に接続されている。トランジスタ５２７のソース又はドレインの他方は、配線５４３と電気的に接続されている。トランジスタ５２７のゲートは、配線５４５と電気的に接続されている。配線５４５は、トランジスタ５２７の導通を制御する走査線としての機能を有する。
配線５４３は、基準電位等の特定の電位の供給源と電気的に接続することができる。配線５４３からトランジスタ５２１のソース又はドレインの他方に特定の電位を供給することで、画像信号の画素３４への書き込みを安定化させることができる。
また、配線５４３は回路５２０と電気的に接続することができる。回路５２０は、上記特定の電位の供給源、トランジスタ５２１の電気特性を取得する機能、及び補正信号を生成する機能の１つ以上を有することができる。
＜表示装置の構成例４＞
図２８は、画素３４が図２６（Ａ）、（Ｃ）、（Ｄ）に示す構成である場合の、表示装置１０の構成例を示すブロック図である。図２８に示す構成の表示装置１０には、図１に示す表示装置１０の構成要素に加え、デマルチプレクサ回路２４が設けられる。デマルチプレクサ回路２４は、図２８に示すように、例えば層２０に設けることができる。なお、デマルチプレクサ回路２４の個数は、例えば表示部３３に設けられた画素３４の列数と同数とすることができる。
ゲートドライバ回路２１は、配線３１＿１を介して画素３４と電気的に接続されている。ゲートドライバ回路２１は、配線３１＿２を介して画素３４と電気的に接続されている。配線３１＿１及び配線３１＿２は、走査線としての機能を有する。
ソースドライバ回路２２は、デマルチプレクサ回路２４の入力端子と電気的に接続されている。デマルチプレクサ回路２４の第１の出力端子は、配線３２＿１を介して画素３４と電気的に接続されている。デマルチプレクサ回路２４の第２の出力端子は、配線３２＿２を介して画素３４と電気的に接続されている。配線３２＿１及び配線３２＿２は、データ線としての機能を有する。
なお、ソースドライバ回路２２と、デマルチプレクサ回路２４と、をまとめてソースドライバ回路と呼んでもよい。つまり、デマルチプレクサ回路２４は、ソースドライバ回路２２に含まれるとしてもよい。
図２８に示す構成の表示装置１０において、ソースドライバ回路２２は、画像信号Ｓ１及び画像信号Ｓ２を生成する機能を有する。デマルチプレクサ回路２４は、配線３２＿１を介して画像信号Ｓ１を画素３４に供給する機能を有し、配線３２＿２を介して画像信号Ｓ２を画素３４に供給する機能を有する。ここで、図２８に示す構成の表示装置１０を図２６（Ｂ）に示す方法で動作させるとすると、電位Ｖｄａｔａを画像信号Ｓ１に対応する電位とすることができ、電位Ｖｗを画像信号Ｓ２に対応する電位とすることができる。
図２６（Ｂ）に示すように、ノードＮ２に電位Ｖｗを供給した後、ノードＮ１に電位Ｖｄａｔａを供給することにより、ノードＮ２の電位は“Ｖｗ＋ｄＶ”となる。ここで、前述のように、電位ｄＶは電位Ｖｄａｔａに対応する電位である。よって、画像信号Ｓ２に画像信号Ｓ１を付加することができる。つまり、画像信号Ｓ２に画像信号Ｓ１を重ね合わせることができる。
画像信号Ｓ１に対応する電位Ｖｄａｔａ、及び画像信号Ｓ２に対応する電位Ｖｗの大きさは、ソースドライバ回路２２の耐圧等に応じて制限される。そこで、画像信号Ｓ１と画像信号Ｓ２を重ね合わせることにより、ソースドライバ回路２２が出力可能な電位より高い電位の画像信号に対応する画像を、表示部３３に表示することができる。これにより、高輝度の画像を表示部３３に表示することができる。特に、画素３４が表示素子として発光素子５７２を有する場合、発光素子５７２に大電流を流すことができるので、高輝度の画像を表示部３３に表示することができる。また、表示部３３が表示することができる画像の輝度の幅である、ダイナミックレンジを拡大することができる。
画像信号Ｓ１に対応する画像と、画像信号Ｓ２に対応する画像と、は同一でもよいし、異なっていてもよい。画像信号Ｓ１に対応する画像と、画像信号Ｓ２に対応する画像と、が同一である場合、表示部３３には、画像信号Ｓ１に対応する画像の輝度、及び画像信号Ｓ２に対応する画像の輝度より高い輝度の画像を表示することができる。
図２９は、画像信号Ｓ１に対応する画像Ｐ１を、文字のみを含む画像とし、画像信号Ｓ２に対応する画像Ｐ２を、絵と文字が含まれる画像とする場合を示している。この場合、画像Ｐ１と画像Ｐ２を重ね合わせることで、文字の輝度を高めることができ、例えば文字を強調することができる。また、図２６（Ｂ）に示すように、ノードＮ２に電位Ｖｗが書き込まれた後に、ノードＮ２の電位が電位Ｖｄａｔａに応じて変化することから、画像信号Ｓ２に対応する電位Ｖｗを書き換える場合は、画像信号Ｓ１の電位Ｖｄａｔａを再度書き込まなければならない。一方、電位Ｖｄａｔａを書き換える場合は、図２６（Ｂ）に示す時刻Ｔ１においてノードＮ２に書き込まれた電荷が、トランジスタ５１３等からリークせずに保持されている限り、電位Ｖｗを書き換える必要がない。よって、図２９に示す場合において、電位Ｖｄａｔａの値を調整することにより、文字の輝度を調整することができる。
ここで、前述のように、画像信号Ｓ２に対応する電位Ｖｗを書き換える場合は、画像信号Ｓ１に対応する電位Ｖｄａｔａを再度書き込まなければならない。一方、電位Ｖｄａｔａを書き換える場合は、電位Ｖｗを書き換える必要がない。よって、画像Ｐ２は、画像Ｐ１より書き換え頻度が低い画像とすることが好ましい。なお、画像Ｐ１は、文字のみを含む画像に限定されず、画像Ｐ２は、絵と文字が含まれる画像に限定されない。
＜表示装置の断面構成例＞
図３０は、表示装置１０の構成例を示す断面図である。表示装置１０は、基板７０１及び基板７０５を有し、基板７０１と基板７０５はシール材７１２により貼り合わされている。
基板７０１として、単結晶シリコン基板等の単結晶半導体基板を用いることができる。なお、基板７０１として単結晶半導体基板以外の半導体基板を用いてもよい。
基板７０１上にトランジスタ４４１、及びトランジスタ６０１が設けられる。トランジスタ４４１は、インターフェース回路５０に設けられるトランジスタとすることができる。トランジスタ６０１は、ゲートドライバ回路２１に設けられるトランジスタ、ソースドライバ回路２２に設けられるトランジスタ、又はバッファ回路２５に設けられるトランジスタとすることができる。つまり、トランジスタ４４１及びトランジスタ６０１は、図１等に示す層２０に設けることができる。
トランジスタ４４１は、ゲート電極としての機能を有する導電体４４３と、ゲート絶縁体としての機能を有する絶縁体４４５と、基板７０１の一部と、からなり、チャネル形成領域を含む半導体領域４４７、ソース領域又はドレイン領域の一方としての機能を有する低抵抗領域４４９ａ、及びソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂを有する。トランジスタ４４１は、ｐチャネル型又はｎチャネル型のいずれでもよい。
トランジスタ４４１は、素子分離層４０３によって他のトランジスタと電気的に分離される。図３０では、素子分離層４０３によってトランジスタ４４１とトランジスタ６０１が電気的に分離される場合を示している。素子分離層４０３は、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法、又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。
ここで、図３０に示すトランジスタ４４１は半導体領域４４７が凸形状を有する。また、半導体領域４４７の側面及び上面を、絶縁体４４５を介して、導電体４４３が覆うように設けられている。なお、図３０では、導電体４４３が半導体領域４４７の側面を覆う様子は図示していない。また、導電体４４３には仕事関数を調整する材料を用いることができる。
トランジスタ４４１のような半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図３０では基板７０１の一部を加工して凸部を形成する構成を示しているが、ＳＯＩ基板を加工して凸形状を有する半導体を形成してもよい。
なお、図３０に示すトランジスタ４４１の構成は一例であり、その構成に限定されず、回路構成又は回路の動作方法等に応じて適切な構成とすればよい。例えば、トランジスタ４４１は、プレーナー型トランジスタであってもよい。
トランジスタ６０１は、トランジスタ４４１と同様の構成とすることができる。
基板７０１上には、素子分離層４０３、並びにトランジスタ４４１及びトランジスタ６０１の他、絶縁体４０５、絶縁体４０７、絶縁体４０９、及び絶縁体４１１が設けられる。絶縁体４０５中、絶縁体４０７中、絶縁体４０９中、及び絶縁体４１１中に導電体４５１が埋設されている。ここで、導電体４５１の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。
導電体４５１上、及び絶縁体４１１上に絶縁体４１３及び絶縁体４１５が設けられる。また、絶縁体４１３中、及び絶縁体４１５中に導電体４５７が埋設されている。導電体４５７は、図１９及び図２０に示す配線１２１乃至配線１２３と同一の層に設けることができる。ここで、導電体４５７の上面の高さと、絶縁体４１５の上面の高さは同程度にできる。
導電体４５７上、及び絶縁体４１５上に絶縁体４１７及び絶縁体４１９が設けられる。また、絶縁体４１７中、及び絶縁体４１９中に導電体４５９が埋設されている。導電体４５９は、図１９及び図２０等に示す配線１４１乃至配線１４３と同一の層に設けることができる。ここで、導電体４５９の上面の高さと、絶縁体４１９の上面の高さは同程度にできる。
導電体４５９上、及び絶縁体４１９上に絶縁体４２１及び絶縁体２１４が設けられる。絶縁体４２１中、及び絶縁体２１４中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
導電体４５３上、及び絶縁体２１４上に絶縁体２１６が設けられる。絶縁体２１６中に導電体４５５が埋設されている。ここで、導電体４５５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。
導電体４５５上、及び絶縁体２１６上に絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１が設けられる。絶縁体２２２中、絶縁体２２４中、絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０５が埋設されている。ここで、導電体３０５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
導電体３０５上、及び絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１７、及び導電体３３７が埋設されている。ここで、導電体３３７の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
導電体３３７上、及び絶縁体３６１上に絶縁体３６３が設けられる。絶縁体３６３中に導電体３４７、導電体３５３、導電体３５５、及び導電体３５７が埋設されている。ここで、導電体３５３、導電体３５５、及び導電体３５７の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
導電体３５３上、導電体３５５上、導電体３５７上、及び絶縁体３６３上に接続電極７６０が設けられる。また、接続電極７６０と電気的に接続されるように異方性導電体７８０が設けられ、異方性導電体７８０と電気的に接続されるようにＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）７１６が設けられる。ＦＰＣ７１６によって、表示装置１０の外部から、表示装置１０に各種信号等が供給される。
図３０に示すように、トランジスタ４４１のソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂは、導電体４５１、導電体４５７、導電体４５９、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続されている。ここで、図３０では接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体として、導電体３５３、導電体３５５、及び導電体３５７の３つを示しているが本発明の一態様はこれに限らない。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を１つとしてもよいし、２つとしてもよいし、４つ以上としてもよい。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を複数設けることで、接触抵抗を小さくすることができる。
絶縁体２１４上には、トランジスタ７５０が設けられる。トランジスタ７５０は、画素３４に設けられるトランジスタとすることができる。つまり、トランジスタ７５０は、図１等に示す層３０に設けることができる。トランジスタ７５０は、ＯＳトランジスタを用いることができる。ＯＳトランジスタは、オフ電流が極めて低いという特徴を有する。よって、画像信号等の保持時間を長くすることができるので、リフレッシュ動作の頻度を少なくできる。よって、表示装置１０の消費電力を低減することができる。
絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０１ａ、及び導電体３０１ｂが埋設されている。導電体３０１ａは、トランジスタ７５０のソース又はドレインの一方と電気的に接続され、導電体３０１ｂは、トランジスタ７５０のソース又はドレインの他方と電気的に接続されている。ここで、導電体３０１ａ、及び導電体３０１ｂの上面の高さと、絶縁体２８１の上面の高さは同程度にできる。
なお、トランジスタ４４１及びトランジスタ６０１等が設けられる層と、トランジスタ７５０等が設けられる層と、の間に、ＯＳトランジスタ等を設けてもよい。また、トランジスタ７５０等が設けられる層より上層に、ＯＳトランジスタ等を設けてもよい。
絶縁体３６１中に導電体３１１、導電体３１３、導電体３３１、容量素子７９０、導電体３３３、及び導電体３３５が埋設されている。導電体３１１及び導電体３１３はトランジスタ７５０と電気的に接続され、配線としての機能を有する。導電体３３３及び導電体３３５は、容量素子７９０と電気的に接続されている。ここで、導電体３３１、導電体３３３、及び導電体３３５の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。
絶縁体３６３中に導電体３４１、導電体３４３、及び導電体３５１が埋設されている。ここで、導電体３５１の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。
絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１、絶縁体４１３、絶縁体４１５、絶縁体４１７、絶縁体４１９、絶縁体４２１、絶縁体２１４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１、及び絶縁体３６３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁体３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
図３０に示すように、容量素子７９０は下部電極３２１と、上部電極３２５と、を有する。また、下部電極３２１と上部電極３２５との間には、絶縁体３２３が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能する絶縁体３２３が挟持された積層型の構造である。なお、図３０では絶縁体２８１上に容量素子７９０を設ける例を示しているが、絶縁体２８１と異なる絶縁体上に、容量素子７９０を設けてもよい。
図３０において、導電体３０１ａ、導電体３０１ｂ、及び導電体３０５が同一の層に形成される例を示している。また、導電体３１１、導電体３１３、導電体３１７、及び下部電極３２１が同一の層に形成される例を示している。また、導電体３３１、導電体３３３、導電体３３５、及び導電体３３７が同一の層に形成される例を示している。また、導電体３４１、導電体３４３、及び導電体３４７が同一の層に形成される例を示している。さらに、導電体３５１、導電体３５３、導電体３５５、及び導電体３５７が同一の層に形成される例を示している。このように、複数の導電体を同一の層に形成することにより、表示装置１０の作製工程を簡略にすることができるので、表示装置１０を低価格なものとすることができる。なお、これらはそれぞれ異なる層に形成されてもよく、異なる種類の材料を有してもよい。
図３０に示す表示装置１０は、液晶素子５７０を有する。液晶素子５７０は、導電体７７２、導電体７７４、及びこれらの間に液晶層７７６を有する。導電体７７４は、基板７０５側に設けられ、共通電極としての機能を有する。また、導電体７７２は、導電体３５１、導電体３４１、導電体３３１、導電体３１３、及び導電体３０１ｂを介して、トランジスタ７５０のソース又はドレインの他方と電気的に接続されている。導電体７７２は絶縁体３６３上に形成され、画素電極としての機能を有する。
導電体７７２には、可視光に対して透光性の材料、又は反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。
導電体７７２に反射性の材料を用いると、表示装置１０は反射型の液晶表示装置となる。一方、導電体７７２に透光性の材料を用い、また基板７０１等にも透光性の材料を用いると、表示装置１０は透過型の液晶表示装置となる。表示装置１０が反射型の液晶表示装置である場合、視認側に偏光板を設ける。一方、表示装置１０が透過型の液晶表示装置である場合、液晶素子を挟むように一対の偏光板を設ける。
また、図３０には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）、及びバックライト、サイドライト等の光源を適宜設けることができる。
絶縁体３６３と、導電体７７４との間に、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、基板７０１と基板７０５の間の距離（セルギャップ）を制御する機能を有する。なお、構造体７７８として、球状のスペーサを用いてもよい。
基板７０５側には、遮光層７３８と、着色層７３６と、これらに接する絶縁体７３４と、が設けられる。遮光層７３８は、隣接する領域から発せられる光を遮る機能を有する。又は、遮光層７３８は、外光がトランジスタ７５０等に達することを遮る機能を有する。なお、着色層７３６は、液晶素子５７０と重なる領域を有するように設けられている。
液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。
また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等を用いることができる。
また、液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶等を用いた、散乱型の液晶を用いることもできる。このとき、着色層７３６を設けずに白黒表示を行う構成としてもよいし、着色層７３６を用いてカラー表示を行う構成としてもよい。
また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色層７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する副画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められる等の利点がある。
図３０に示す構成の表示装置１０は、表示素子として液晶素子を用いているが、本発明の一態様はこれに限らない。図３１は、図３０に示す表示装置１０の変形例であり、表示素子として発光素子を用いている点が、図３０に示す表示装置１０と異なる。
図３１に示す表示装置１０は、発光素子５７２を有する。発光素子５７２は、導電体７７２、ＥＬ層７８６、及び導電体７８８を有する。ＥＬ層７８６は、有機化合物、又は量子ドット等の無機化合物を有する。
有機化合物に用いることのできる材料としては、蛍光性材料又は燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。
図３１に示す表示装置１０には、絶縁体３６３上に絶縁体７３０が設けられる。ここで、絶縁体７３０は、導電体７７２の一部を覆う構成とすることができる。また、発光素子５７２は透光性の導電体７８８を有し、トップエミッション型の発光素子である。なお、発光素子５７２は、導電体７７２側に光を射出するボトムエミッション構造や、導電体７７２及び導電体７８８の双方に光を射出するデュアルエミッション構造としてもよい。
発光素子５７２は、詳細は後述するが、マイクロキャビティ構造を有することができる。これにより、着色層を設けなくても所定の色の光（例えば、ＲＧＢ）を取り出すことができ、表示装置１０はカラー表示を行うことができる。着色層を設けない構成とすることにより、着色層による光の吸収を抑制することができる。これにより、表示装置１０は高輝度の画像を表示することができ、また表示装置１０の消費電力を低減することができる。なお、ＥＬ層７８６を画素毎に島状又は画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においても、着色層を設けない構成とすることができる。
なお、遮光層７３８は絶縁体７３０と重なる領域を有するように設けられている。また、遮光層７３８は、絶縁体７３４で覆われている。また、発光素子５７２と絶縁体７３４の間は封止層７３２で充填されている。
さらに、構造体７７８は、絶縁体７３０とＥＬ層７８６との間に設けられる。また、構造体７７８は、絶縁体７３０と絶縁体７３４との間に設けられる。
図３２は、図３１に示す表示装置１０の変形例であり、着色層７３６を設けている点が図３１に示す表示装置１０と異なる。着色層７３６を設けることにより、発光素子５７２から取り出される光の色純度を高めることができる。これにより、表示装置１０に高品位の画像を表示することができる。また、表示装置１０の例えば全ての発光素子５７２を、白色光を発する発光素子とすることができるので、ＥＬ層７８６を塗り分けにより形成しなくてもよく、表示装置１０を高精細なものとすることができる。
図３０乃至図３２では、トランジスタ４４１及びトランジスタ６０１を、基板７０１の内部にチャネル形成領域が形成されるように設け、トランジスタ４４１及びトランジスタ６０１の上に積層して、ＯＳトランジスタを設ける構成を示したが、本発明の一態様はこれに限らない。図３３は図３０の変形例、図３４は図３１の変形例、図３５は図３２の変形例であり、トランジスタ４４１及びトランジスタ６０１ではなく、ＯＳトランジスタであるトランジスタ６０２及びトランジスタ６０３の上に積層して、トランジスタ７５０が設けられている点が図３０乃至図３２に示す構成の表示装置１０と異なる。つまり、図３３乃至図３５に示す構成の表示装置１０は、ＯＳトランジスタが積層して設けられている。
基板７０１上には絶縁体６１３及び絶縁体６１４が設けられ、絶縁体６１４上にはトランジスタ６０２及びトランジスタ６０３が設けられる。なお、基板７０１と、絶縁体６１３と、の間にトランジスタ等が設けられていてもよい。例えば、基板７０１と、絶縁体６１３と、の間に、図３０乃至図３２で示したトランジスタ４４１及びトランジスタ６０１と同様の構成のトランジスタを設けてもよい。また、トランジスタ６０２及びトランジスタ６０３等が設けられる層と、トランジスタ７５０等が設けられる層と、の間に、ＯＳトランジスタ等を設けてもよい。さらに、トランジスタ７５０等が設けられる層より上層に、ＯＳトランジスタ等を設けてもよい。
トランジスタ６０２はインターフェース回路５０に設けられるトランジスタとすることができる。トランジスタ６０３は、ゲートドライバ回路２１に設けられるトランジスタ、ソースドライバ回路２２に設けられるトランジスタ、又はバッファ回路２５に設けられるトランジスタとすることができる。つまり、トランジスタ６０２及びトランジスタ６０３は、図１等に示す層２０に設けることができる。
トランジスタ６０２及びトランジスタ６０３は、トランジスタ７５０と同様の構成のトランジスタとすることができる。なお、トランジスタ６０２及びトランジスタ６０３を、トランジスタ７５０と異なる構成のＯＳトランジスタとしてもよい。
絶縁体６１４上には、トランジスタ６０２及びトランジスタ６０３の他、絶縁体６１６、絶縁体６２２、絶縁体６２４、絶縁体６５４、絶縁体６４４、絶縁体６８０、絶縁体６７４、及び絶縁体６８１が設けられる。絶縁体６５４中、絶縁体６４４中、絶縁体６８０中、絶縁体６７４中、及び絶縁体６８１中に導電体４６１が埋設されている。ここで、導電体４６１の上面の高さと、絶縁体６８１の上面の高さは同程度にできる。
導電体４６１上、及び絶縁体６８１上に絶縁体５０１が設けられる。絶縁体５０１中に導電体４６３が埋設されている。ここで、導電体４６３の上面の高さと、絶縁体５０１の上面の高さは同程度にできる。
導電体４６３上、及び絶縁体５０１上に絶縁体５０３が設けられる。絶縁体５０３中に導電体４６５が埋設されている。ここで、導電体４６５の上面の高さと、絶縁体５０３の上面の高さは同程度にできる。
導電体４６５上、及び絶縁体５０３上に絶縁体５０５が設けられる。また、絶縁体５０５中に導電体４６７が埋設されている。導電体４６７は、図１９、図２０等に示す配線１２１乃至配線１２３と同一の層に設けることができる。ここで、導電体４６７の上面の高さと、絶縁体５０５の上面の高さは同程度にできる。
導電体４６７上、及び絶縁体５０５上に絶縁体５０７が設けられる。絶縁体５０７中に導電体４６９が埋設されている。ここで、導電体４６９の上面の高さと、絶縁体５０７の上面の高さは同程度にできる。
導電体４６９上、及び絶縁体５０７上に絶縁体５０９が設けられる。また、絶縁体５０９中に導電体４７１が埋設されている。導電体４７１は、図１９、図２０等に示す配線１４１乃至配線１４３と同一の層に設けることができる。ここで、導電体４７１の上面の高さと、絶縁体５０９の上面の高さは同程度にできる。
導電体４７１上、及び絶縁体５０９上に絶縁体４２１及び絶縁体２１４が設けられる。絶縁体４２１中、及び絶縁体２１４中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。
図３３乃至図３５に示すように、トランジスタ６０２のソース又はドレインの一方は、導電体４６１、導電体４６３、導電体４６５、導電体４６７、導電体４６９、導電体４７１、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続されている。
絶縁体６１３、絶縁体６１４、絶縁体６８０、絶縁体６７４、絶縁体６８１、絶縁体５０１、絶縁体５０３、絶縁体５０５、絶縁体５０７、及び絶縁体５０９は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。
表示装置１０を図３３乃至図３５に示す構成とすることにより、表示装置１０を狭額縁化、小型化させつつ、表示装置１０が有するトランジスタを全てＯＳトランジスタとすることができる。これにより、異なる種類のトランジスタを作成する必要がなくなるので、表示装置１０の作製コストを低減することができ、表示装置１０を低価格なものとすることができる。
＜発光素子の構成例＞
図３６（Ａ）乃至（Ｅ）は、発光素子５７２の構成例を示す図である。図３６（Ａ）には、導電体７７２と導電体７８８の間にＥＬ層７８６が挟まれた構造（シングル構造）を示す。前述のとおり、ＥＬ層７８６には発光材料が含まれ、例えば、有機化合物である発光材料が含まれる。
図３６（Ｂ）は、ＥＬ層７８６の積層構造を示す図である。ここで、図３６（Ｂ）に示す構造の発光素子５７２では、導電体７７２は陽極としての機能を有し、導電体７８８は陰極としての機能を有する。
ＥＬ層７８６は、導電体７７２の上に、正孔注入層７２１、正孔輸送層７２２、発光層７２３、電子輸送層７２４、電子注入層７２５が順次積層された構造を有する。なお、導電体７７２が陰極としての機能を有し、導電体７８８が陽極としての機能を有する場合は、積層順は逆になる。
発光層７２３は、発光材料や複数の材料を適宜組み合わせて有しており、所望の発光色を呈する蛍光発光や燐光発光が得られる構成とすることができる。また、発光層７２３を発光色の異なる積層構造としてもよい。なお、この場合、積層された各発光層に用いる発光物質やその他の物質は、それぞれ異なる材料を用いればよい。
発光素子５７２において、例えば、図３６（Ｂ）に示す導電体７７２を反射電極とし、導電体７８８を半透過・半反射電極とし、微小光共振器（マイクロキャビティ）構造とすることにより、ＥＬ層７８６に含まれる発光層７２３から得られる発光を両電極間で共振させ、導電体７８８を透過して射出される発光を強めることができる。
なお、発光素子５７２の導電体７７２が、反射性を有する導電性材料と透光性を有する導電性材料（透明導電膜）との積層構造からなる反射電極である場合、透明導電膜の膜厚を制御することにより光学調整を行うことができる。具体的には、発光層７２３から得られる光の波長λに対して、導電体７７２と、導電体７８８との電極間距離がｍλ／２（ただし、ｍは自然数）近傍となるように調整するのが好ましい。
また、発光層７２３から得られる所望の光（波長：λ）を増幅させるために、導電体７７２から発光層の所望の光が得られる領域（発光領域）までの光学距離と、導電体７８８から発光層７２３の所望の光が得られる領域（発光領域）までの光学距離と、をそれぞれ（２ｍ’＋１）λ／４（ただし、ｍ’は自然数）近傍となるように調節するのが好ましい。なお、ここでいう発光領域とは、発光層７２３における正孔（ホール）と電子との再結合領域を示す。
このような光学調整を行うことにより、発光層７２３から得られる特定の単色光のスペクトルを狭線化させ、色純度のよい発光を得ることができる。
但し、上記の場合、導電体７７２と導電体７８８との光学距離は、厳密には導電体７７２における反射領域から導電体７８８における反射領域までの総厚ということができる。しかし、導電体７７２や導電体７８８における反射領域を厳密に決定することは困難であるため、導電体７７２と導電体７８８の任意の位置を反射領域と仮定することで充分に上述の効果を得ることができるものとする。また、導電体７７２と、所望の光が得られる発光層との光学距離は、厳密には導電体７７２における反射領域と、所望の光が得られる発光層における発光領域との光学距離であるということができる。しかし、導電体７７２における反射領域や、所望の光が得られる発光層における発光領域を厳密に決定することは困難であるため、導電体７７２の任意の位置を反射領域、所望の光が得られる発光層の任意の位置を発光領域と仮定することで充分に上述の効果を得ることができるものとする。
図３６（Ｂ）に示す発光素子５７２は、マイクロキャビティ構造を有するため、同じＥＬ層を有していても異なる波長の光（単色光）を取り出すことができる。従って、異なる発光色を得るための塗り分け（例えば、ＲＧＢ）が不要となる。従って、高精細化を実現することが容易である。また、着色層との組み合わせも可能である。さらに、特定波長の正面方向の発光強度を強めることが可能となるため、低消費電力化を図ることができる。
なお、図３６（Ｂ）に示す発光素子５７２は、マイクロキャビティ構造を有していなくてもよい。この場合、発光層７２３が白色光を発する構造とし、着色層を設けることにより、所定の色の光（例えば、ＲＧＢ）を取り出すことができる。また、ＥＬ層７８６を形成する際、異なる発光色を得るための塗り分けを行えば、着色層を設けなくても所定の色の光を取り出すことができる。
導電体７７２と導電体７８８の少なくとも一方は、透光性を有する電極（透明電極、半透過・半反射電極など）とすることができる。透光性を有する電極が透明電極の場合、透明電極の可視光の透過率は、４０％以上とする。また、半透過・半反射電極の場合、半透過・半反射電極の可視光の反射率は、２０％以上８０％以下、好ましくは４０％以上７０％以下とする。また、これらの電極の抵抗率は、１×１０−２Ωｃｍ以下が好ましい。
導電体７７２または導電体７８８が、反射性を有する電極（反射電極）である場合、反射性を有する電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、この電極の抵抗率は、１×１０−２Ωｃｍ以下が好ましい。
発光素子５７２の構成は、図３６（Ｃ）に示す構成としてもよい。図３６（Ｃ）には、導電体７７２と導電体７８８との間に２層のＥＬ層（ＥＬ層７８６ａ及びＥＬ層７８６ｂ）が設けられ、ＥＬ層７８６ａとＥＬ層７８６ｂとの間に電荷発生層７９２を有する積層構造（タンデム構造）の発光素子５７２を示す。発光素子５７２をタンデム構造とすることで、発光素子５７２の電流効率及び外部量子効率を高めることができる。よって、表示装置１０に高輝度の画像を表示することができる。また、表示装置１０の消費電力を低減することができる。ここで、ＥＬ層７８６ａ及びＥＬ層７８６ｂは、図３６（Ｂ）に示すＥＬ層７８６と同様の構成とすることができる。
電荷発生層７９２は、導電体７７２と導電体７８８との間に電圧を供給したときに、ＥＬ層７８６ａ及びＥＬ層７８６ｂのうち、一方に電子を注入し、他方に正孔（ホール）を注入する機能を有する。したがって、導電体７７２の電位が導電体７８８の電位より高くなるように電圧を供給すると、電荷発生層７９２からＥＬ層７８６ａに電子が注入され、電荷発生層７９２からＥＬ層７８６ｂに正孔が注入されることになる。
なお、電荷発生層７９２は、光取り出し効率の点から、可視光を透過する（具体的には、電荷発生層７９２の可視光の透過率が、４０％以上である）ことが好ましい。また、電荷発生層７９２の導電率は、導電体７７２の導電率、又は導電体７８８の導電率より低くてもよい。
発光素子５７２の構成は、図３６（Ｄ）に示す構成としてもよい。図３６（Ｄ）には、導電体７７２と導電体７８８との間に３層のＥＬ層（ＥＬ層７８６ａ、ＥＬ層７８６ｂ、及びＥＬ層７８６ｃ）が設けられ、ＥＬ層７８６ａとＥＬ層７８６ｂとの間、及びＥＬ層７８６ｂとＥＬ層７８６ｃとの間に電荷発生層７９２を有するタンデム構造の発光素子５７２を示す。ここで、ＥＬ層７８６ａ、ＥＬ層７８６ｂ、及びＥＬ層７８６ｃは、図３６（Ｂ）に示すＥＬ層７８６と同様の構成とすることができる。発光素子５７２を図３６（Ｄ）に示す構成とすることにより、発光素子５７２の電流効率及び外部量子効率をさらに高めることができる。よって、表示装置１０にさらに高輝度の画像を表示することができる。また、表示装置１０の消費電力をさらに低減することができる。
発光素子５７２の構成は、図３６（Ｅ）に示す構成としてもよい。図３６（Ｅ）には、導電体７７２と導電体７８８との間にｎ層のＥＬ層（ＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ））が設けられ、それぞれのＥＬ層７８６の間に電荷発生層７９２を有するタンデム構造の発光素子５７２を示す。ここで、ＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ）は、図３６（Ｂ）に示すＥＬ層７８６と同様の構成とすることができる。なお、図３６（Ｅ）には、ＥＬ層７８６のうち、ＥＬ層７８６（１）、ＥＬ層７８６（ｍ）、及びＥＬ層７８６（ｎ）を示している。ここで、ｍは２以上ｎ未満の整数とし、ｎはｍ以上の整数とする。ｎの値が大きいほど、発光素子５７２の電流効率及び外部量子効率を高めることができる。よって、表示装置１０に高輝度の画像を表示することができる。また、表示装置１０の消費電力を低減することができる。
＜発光素子の構成材料＞
次に、発光素子５７２に用いることができる構成材料について説明する。
＜＜導電体７７２及び導電体７８８＞＞
導電体７７２及び導電体７８８には、陽極及び陰極の機能が満たせるのであれば、以下に示す材料を適宜組み合わせて用いることができる。例えば、金属、合金、電気伝導性化合物、及びこれらの混合物などを適宜用いることができる。具体的には、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物が挙げられる。その他、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、イットリウム（Ｙ）、ネオジム（Ｎｄ）などの金属、及びこれらを適宜組み合わせて含む合金を用いることもできる。その他、上記例示のない元素周期表の第１族または第２族に属する元素（例えば、リチウム（Ｌｉ）、セシウム（Ｃｓ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ））、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）などの希土類金属及びこれらを適宜組み合わせて含む合金、その他グラフェン等を用いることができる。
＜＜正孔注入層７２１及び正孔輸送層７２２＞＞
正孔注入層７２１は、陽極である導電体７７２又は電荷発生層７９２からＥＬ層７８６に正孔を注入する層であり、正孔注入性の高い材料を含む層である。ここで、ＥＬ層７８６は、ＥＬ層７８６ａ、ＥＬ層７８６ｂ、ＥＬ層７８６ｃ、及びＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ）を含むものとする。
正孔注入性の高い材料としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等の遷移金属酸化物が挙げられる。この他、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（略称：ＣｕＰＣ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、Ｎ，Ｎ’−ビス｛４−［ビス（３−メチルフェニル）アミノ］フェニル｝−Ｎ，Ｎ’−ジフェニル−（１，１’−ビフェニル）−４，４’−ジアミン（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、またはポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（略称：ＰＥＤＯＴ／ＰＳＳ）等の高分子等を用いることができる。
また、正孔注入性の高い材料としては、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料を用いることもできる。この場合、アクセプター性材料により正孔輸送性材料から電子が引き抜かれて正孔注入層７２１で正孔が発生し、正孔輸送層７２２を介して発光層７２３に正孔が注入される。なお、正孔注入層７２１は、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料からなる単層で形成してもよいが、正孔輸送性材料とアクセプター性材料（電子受容性材料）とをそれぞれ別の層で積層して形成してもよい。
正孔輸送層７２２は、正孔注入層７２１によって、導電体７７２から注入された正孔を発光層７２３に輸送する層である。なお、正孔輸送層７２２は、正孔輸送性材料を含む層である。正孔輸送層７２２に用いる正孔輸送性材料は、特に正孔注入層７２１のＨＯＭＯ準位と同じ、あるいは近いＨＯＭＯ準位を有するものを用いることが好ましい。
正孔注入層７２１に用いるアクセプター性材料としては、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。その他、キノジメタン誘導体やクロラニル誘導体、ヘキサアザトリフェニレン誘導体などの有機アクセプターを用いることができる。具体的には、７，７，８，８−テトラシアノ−２，３，５，６−テトラフルオロキノジメタン（略称：Ｆ４−ＴＣＮＱ）、クロラニル、２，３，６，７，１０，１１−ヘキサシアノ−１，４，５，８，９，１２−ヘキサアザトリフェニレン（略称：ＨＡＴ−ＣＮ）等を用いることができる。
正孔注入層７２１及び正孔輸送層７２２に用いる正孔輸送性材料としては、１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いることができる。
正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体やインドール誘導体）や芳香族アミン化合物が好ましく、具体例としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢまたはα−ＮＰＤ）、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）、４−フェニル−４’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ＢＰＡＦＬＰ）、４−フェニル−３’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ｍＢＰＡＦＬＰ）、４−フェニル−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡ１ＢＰ）、３−［４−（９−フェナントリル）−フェニル］−９−フェニル−９Ｈ−カルバゾール（略称：ＰＣＰＰｎ）、Ｎ−（４−ビフェニル）−Ｎ−（９，９−ジメチル−９Ｈ−フルオレン−２−イル）−９−フェニル−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＢｉＦ）、Ｎ−（１，１’−ビフェニル−４−イル）−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］−９，９−ジメチル−９Ｈ−フルオレン−２−アミン（略称：ＰＣＢＢｉＦ）、４，４’−ジフェニル−４’’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＢｉ１ＢＰ）、４−（１−ナフチル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＮＢ）、４，４’−ジ（１−ナフチル）−４’’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＮＢＢ）、９，９−ジメチル−Ｎ−フェニル−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］フルオレン−２−アミン（略称：ＰＣＢＡＦ）、Ｎ−フェニル−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］スピロ−９，９’−ビフルオレン−２−アミン（略称：ＰＣＢＡＳＦ）、４，４’，４’’−トリス（カルバゾール−９−イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）などの芳香族アミン骨格を有する化合物、１，３−ビス（Ｎ−カルバゾリル）ベンゼン（略称：ｍＣＰ）、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、３，６−ビス（３，５−ジフェニルフェニル）−９−フェニルカルバゾール（略称：ＣｚＴＰ）、３，３’−ビス（９−フェニル−９Ｈ−カルバゾール）（略称：ＰＣＣＰ）、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）などのカルバゾール骨格を有する化合物、４，４’，４’’−（ベンゼン−１，３，５−トリイル）トリ（ジベンゾチオフェン）（略称：ＤＢＴ３Ｐ−ＩＩ）、２，８−ジフェニル−４−［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ジベンゾチオフェン（略称：ＤＢＴＦＬＰ−ＩＩＩ）、４−［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］−６−フェニルジベンゾチオフェン（略称：ＤＢＴＦＬＰ−ＩＶ）などのチオフェン骨格を有する化合物、４，４’，４’’−（ベンゼン−１，３，５−トリイル）トリ（ジベンゾフラン）（略称：ＤＢＦ３Ｐ−ＩＩ）、４−｛３−［３−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］フェニル｝ジベンゾフラン（略称：ｍｍＤＢＦＦＬＢｉ−ＩＩ）などのフラン骨格を有する化合物が挙げられる。
さらに、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジフェニルアミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）などの高分子化合物を用いることもできる。
但し、正孔輸送性材料は、上記に限られることなく公知の様々な材料を１種または複数種組み合わせて正孔輸送性材料として正孔注入層７２１及び正孔輸送層７２２に用いることができる。なお、正孔輸送層７２２は、各々複数の層から形成されていてもよい。すなわち、例えば第１の正孔輸送層と第２の正孔輸送層とが積層されていてもよい。
＜＜発光層７２３＞＞
発光層７２３は、発光物質を含む層である。なお、発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色などの発光色を呈する物質を適宜用いる。ここで、図３６（Ｃ）、（Ｄ）、（Ｅ）に示すように、発光素子５７２が複数のＥＬ層を有する場合、それぞれのＥＬ層に設けられる発光層７２３に異なる発光物質を用いることにより、異なる発光色を呈する構成（例えば、補色の関係にある発光色を組み合わせて得られる白色発光）とすることができる。例えば、発光素子５７２が図３６（Ｃ）に示す構成である場合、ＥＬ層７８６ａに設けられる発光層７２３に用いられる発光物質と、ＥＬ層７８６ｂに設けられる発光層７２３に用いられる発光物質と、を異ならせることにより、ＥＬ層７８６ａが呈する発光色と、ＥＬ層７８６ｂが呈する発光色と、を異ならせることができる。なお、一つの発光層が異なる発光物質を有する積層構造であってもよい。
また、発光層７２３は、発光物質（ゲスト材料）に加えて、１種または複数種の有機化合物（ホスト材料、アシスト材料）を有していてもよい。また、１種または複数種の有機化合物としては、正孔輸送性材料や電子輸送性材料の一方または両方を用いることができる。
発光層７２３に用いることができる発光物質としては、特に限定は無く、一重項励起エネルギーを可視光領域の発光に変える発光物質、または三重項励起エネルギーを可視光領域の発光に変える発光物質を用いることができる。なお、上記発光物質としては、例えば、以下のようなものが挙げられる。
一重項励起エネルギーを発光に変える発光物質としては、蛍光を発する物質（蛍光材料）が挙げられ、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、ナフタレン誘導体などが挙げられる。特にピレン誘導体は発光量子収率が高いので好ましい。ピレン誘導体の具体例としては、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ビス［３−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ピレン−１，６−ジアミン（略称：１，６ｍＭｅｍＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ピレン−１，６−ジアミン（略称：１，６ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−ビス（ジベンゾフラン−２−イル）−Ｎ，Ｎ’−ジフェニルピレン−１，６−ジアミン（略称：１，６ＦｒＡＰｒｎ）、Ｎ，Ｎ’−ビス（ジベンゾチオフェン−２−イル）−Ｎ，Ｎ’−ジフェニルピレン−１，６−ジアミン（略称：１，６ＴｈＡＰｒｎ）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（Ｎ−フェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−６−アミン］（略称：１，６ＢｎｆＡＰｒｎ）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（Ｎ−フェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−８−アミン］（略称：１，６ＢｎｆＡＰｒｎ−０２）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（６，Ｎ−ジフェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−８−アミン］（略称：１，６ＢｎｆＡＰｒｎ−０３）などが挙げられる。またピレン誘導体は、本発明の一態様における青色の色度を達成するのに有用な化合物群である。
その他にも、５，６−ビス［４−（１０−フェニル−９−アントリル）フェニル］−２，２’−ビピリジン（略称：ＰＡＰ２ＢＰｙ）、５，６−ビス［４’−（１０−フェニル−９−アントリル）ビフェニル−４−イル］−２，２’−ビピリジン（略称：ＰＡＰＰ２ＢＰｙ）、Ｎ，Ｎ’−ビス［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ，Ｎ’−ジフェニルスチルベン−４，４’−ジアミン（略称：ＹＧＡ２Ｓ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（９，１０−ジフェニル−２−アントリル）トリフェニルアミン（略称：２ＹＧＡＰＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＡ）、４−（１０−フェニル−９−アントリル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＰＡ）、４−［４−（１０−フェニル−９−アントリル）フェニル］−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＰＢＡ）、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、Ｎ，Ｎ’’−（２−ｔｅｒｔ−ブチルアントラセン−９，１０−ジイルジ−４，１−フェニレン）ビス［Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン］（略称：ＤＰＡＢＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＰＰＡ）、Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＰＰＡ）等を用いることができる。
また、三重項励起エネルギーを発光に変える発光物質としては、例えば、燐光を発する物質（燐光材料）や熱活性化遅延蛍光を示す熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料が挙げられる。
燐光材料としては、有機金属錯体、金属錯体（白金錯体）、希土類金属錯体等が挙げられる。これらは、物質ごとに異なる発光色（発光ピーク）を示すため、必要に応じて適宜選択して用いる。
青色または緑色を呈し、発光スペクトルのピーク波長が４５０ｎｍ以上５７０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、トリス｛２−［５−（２−メチルフェニル）−４−（２，６−ジメチルフェニル）−４Ｈ−１，２，４−トリアゾール−３−イル−κＮ２］フェニル−κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｔｚ−ｄｍｐ）３］）、トリス（５−メチル−３，４−ジフェニル−４Ｈ−１，２，４−トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ）３］）、トリス［４−（３−ビフェニル）−５−イソプロピル−３−フェニル−４Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｔｚ−３ｂ）３］）、トリス［３−（５−ビフェニル）−５−イソプロピル−４−フェニル−４Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒ５ｂｔｚ）３］）、のような４Ｈ−トリアゾール骨格を有する有機金属錯体、トリス［３−メチル−１−（２−メチルフェニル）−５−フェニル−１Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ１−ｍｐ）３］）、トリス（１−メチル−５−フェニル−３−プロピル−１Ｈ−１，２，４−トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｐｒｐｔｚ１−Ｍｅ）３］）のような１Ｈ−トリアゾール骨格を有する有機金属錯体、ｆａｃ−トリス［１−（２，６−ジイソプロピルフェニル）−２−フェニル−１Ｈ−イミダゾール］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｍｉ）３］）、トリス［３−（２，６−ジメチルフェニル）−７−メチルイミダゾ［１，２−ｆ］フェナントリジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｉｍｐｔ−Ｍｅ）３］）のようなイミダゾール骨格を有する有機金属錯体、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）テトラキス（１−ピラゾリル）ボラート（略称：ＦＩｒ６）、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：ＦＩｒｐｉｃ）、ビス［２−（３，５−ビストリフルオロメチルフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）ピコリナート（略称：［Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ）］）、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒ（ａｃａｃ））のように電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体等が挙げられる。
緑色または黄色を呈し、発光スペクトルのピーク波長が４９５ｎｍ以上５９０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、トリス（４−メチル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）３］）、トリス（４−ｔ−ブチル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）３］）、（アセチルアセトナト）ビス（６−メチル−４−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（６−ｔｅｒｔ−ブチル−４−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［６−（２−ノルボルニル）−４−フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｎｂｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［５−メチル−６−（２−メチルフェニル）−４−フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｍｐｐｍ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス｛４，６−ジメチル−２−［６−（２，６−ジメチルフェニル）−４−ピリミジニル−κＮ３］フェニル−κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｐｍ−ｄｍｐ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（４，６−ジフェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｐｍ）２（ａｃａｃ）］）のようなピリミジン骨格を有する有機金属イリジウム錯体、（アセチルアセトナト）ビス（３，５−ジメチル−２−フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ−Ｍｅ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（５−イソプロピル−３−メチル−２−フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ−ｉＰｒ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属イリジウム錯体、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｐｙ）３］）、ビス（２−フェニルピリジナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｐｙ）２（ａｃａｃ）］）、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｚｑ）２（ａｃａｃ）］）、トリス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｂｚｑ）３］）、トリス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｑ）３］）、ビス（２−フェニルキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属イリジウム錯体、ビス（２，４−ジフェニル−１，３−オキサゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｄｐｏ）２（ａｃａｃ）］）、ビス｛２−［４’−（パーフルオロフェニル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐ−ＰＦ−ｐｈ）２（ａｃａｃ）］）、ビス（２−フェニルベンゾチアゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｔ）２（ａｃａｃ）］）などの有機金属錯体の他、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ）（略称：［Ｔｂ（ａｃａｃ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
上述した中で、ピリジン骨格（特にフェニルピリジン骨格）またはピリミジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における緑色の色度を達成するのに有用な化合物群である。
黄色または赤色を呈し、発光スペクトルのピーク波長が５７０ｎｍ以上７５０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。
例えば、（ジイソブチリルメタナト）ビス［４，６−ビス（３−メチルフェニル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｉｂｍ）］）、ビス［４，６−ビス（３−メチルフェニル）ピリミジナト］（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）２（ｄｐｍ）］）、（ジピバロイルメタナト）ビス［４，６−ジ（ナフタレン−１−イル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄ１ｎｐｍ）２（ｄｐｍ）］）のようなピリミジン骨格を有する有機金属錯体、（アセチルアセトナト）ビス（２，３，５−トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ａｃａｃ）］）、ビス（２，３，５−トリフェニルピラジナト）（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）２（ｄｐｍ）］）、ビス｛４，６−ジメチル−２−［３−（３，５−ジメチルフェニル）−５−フェニル−２−ピラジニル−κＮ］フェニル−κＣ｝（２，６−ジメチル−３，５−ヘプタンジオナト−κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ−Ｐ）２（ｄｉｂｍ）］）、ビス｛４，６−ジメチル−２−［５−（４−シアノ−２，６−ジメチルフェニル）−３−（３，５−ジメチルフェニル）−２−ピラジニル−κＮ］フェニル−κＣ｝（２，２，６，６−テトラメチル−３，５−ヘプタンジオナト−κ２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ−ｄｍＣＰ）２（ｄｐｍ）］）、（アセチルアセトナト）ビス［２−メチル−３−フェニルキノキサリナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｑ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス（２，３−ジフェニルキノキサリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｑ）２（ａｃａｃ）］）、（アセチルアセトナト）ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属錯体や、トリス（１−フェニルイソキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｉｑ）３］）、ビス（１−フェニルイソキノリナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｉｑ）２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属錯体、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン白金（ＩＩ）（略称：［ＰｔＯＥＰ］）のような白金錯体、トリス（１，３−ジフェニル−１，３−プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＤＢＭ）３（Ｐｈｅｎ）］）、トリス［１−（２−テノイル）−３，３，３−トリフルオロアセトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＴＴＡ）３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。
上述した中で、ピラジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における赤色の色度を達成するのに有用な化合物群である。特に、［Ｉｒ（ｄｍｄｐｐｒ−ｄｍＣＰ）２（ｄｐｍ）］のようにシアノ基を有する有機金属イリジウム錯体は、安定性が高く好ましい。
なお、青色の発光物質としては、フォトルミネッセンスのピーク波長が４３０ｎｍ以上４７０ｎｍ以下、より好ましくは４３０ｎｍ以上４６０ｎｍ以下の物質を用いればよい。また、緑色の発光物質としては、フォトルミネッセンスのピーク波長が５００ｎｍ以上５４０ｎｍ以下、より好ましくは５００ｎｍ以上５３０ｎｍ以下の物質を用いればよい。赤色の発光物質としては、フォトルミネッセンスのピーク波長が６１０ｎｍ以上６８０ｎｍ以下、より好ましくは６２０ｎｍ以上６８０ｎｍ以下の物質を用いればよい。なお、フォトルミネッセンス測定は溶液、薄膜のいずれでもよい。
このような化合物と、マイクロキャビティ効果を併用することで、より容易に上述した色度を達成することができる。この時、マイクロキャビティ効果を得るのに必要な半透過・半反射電極（金属薄膜部分）の膜厚は、２０ｎｍ以上４０ｎｍ以下が好ましい。より好ましくは２５ｎｍより大きく、４０ｎｍ以下である。なお、４０ｎｍを超えると効率が低下してしまう可能性がある。
発光層７２３に用いる有機化合物（ホスト材料、アシスト材料）としては、発光物質（ゲスト材料）のエネルギーギャップより大きなエネルギーギャップを有する物質を、一種もしくは複数種選択して用いればよい。なお、上述した正孔輸送性材料及び後述する電子輸送性材料は、それぞれ、ホスト材料またはアシスト材料として用いることもできる。
発光物質が蛍光材料である場合、ホスト材料としては、一重項励起状態のエネルギー準位が大きく、三重項励起状態のエネルギー準位が小さい有機化合物を用いるのが好ましい。例えば、アントラセン誘導体やテトラセン誘導体を用いるのが好ましい。具体的には、９−フェニル−３−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＰＣｚＰＡ）、３−［４−（１−ナフチル）−フェニル］−９−フェニル−９Ｈ−カルバゾール（略称：ＰＣＰＮ）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）、７−［４−（１０−フェニル−９−アントリル）フェニル］−７Ｈ−ジベンゾ［ｃ，ｇ］カルバゾール（略称：ｃｇＤＢＣｚＰＡ）、６−［３−（９，１０−ジフェニル−２−アントリル）フェニル］−ベンゾ［ｂ］ナフト［１，２−ｄ］フラン（略称：２ｍＢｎｆＰＰＡ）、９−フェニル−１０−｛４−（９−フェニル−９Ｈ−フルオレン−９−イル）ビフェニル−４’−イル｝アントラセン（略称：ＦＬＰＰＡ）、５，１２−ジフェニルテトラセン、５，１２−ビス（ビフェニル−２−イル）テトラセンなどが挙げられる。
発光物質が燐光材料である場合、ホスト材料としては、発光物質の三重項励起エネルギー（基底状態と三重項励起状態とのエネルギー差）よりも三重項励起エネルギーの大きい有機化合物を選択すればよい。なお、この場合には、亜鉛やアルミニウム系金属錯体の他、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾイミダゾール誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ピリミジン誘導体、トリアジン誘導体、ピリジン誘導体、ビピリジン誘導体、フェナントロリン誘導体等の他、芳香族アミンやカルバゾール誘導体等を用いることができる。
具体的には、トリス（８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（ＩＩＩ）（略称：ＢＡｌｑ）、ビス（８−キノリノラト）亜鉛（ＩＩ）（略称：Ｚｎｑ）、ビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＰＢＯ）、ビス［２−（２−ベンゾチアゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＢＴＺ）などの金属錯体、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２，９−ビス（ナフタレン−２−イル）−４，７−ジフェニル−１，１０−フェナントロリン（略称：ＮＢｐｈｅｎ）、９−［４−（５−フェニル−１，３，４−オキサジアゾール−２−イル）フェニル］−９Ｈ−カルバゾール（略称：ＣＯ１１）などの複素環化合物、ＮＰＢ、ＴＰＤ、ＢＳＰＢなどの芳香族アミン化合物が挙げられる。
また、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、クリセン誘導体、ジベンゾ［ｇ，ｐ］クリセン誘導体等の縮合多環芳香族化合物が挙げられ、具体的には、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、Ｎ，Ｎ−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＣｚＡ１ＰＡ）、４−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＤＰｈＰＡ）、ＹＧＡＰＡ、ＰＣＡＰＡ、Ｎ，９−ジフェニル−Ｎ−｛４−［４−（１０−フェニル−９−アントリル）フェニル］フェニル｝−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＢＡ）、９，１０−ジフェニル−２−［Ｎ−フェニル−Ｎ−（９−フェニル−９Ｈ−カルバゾール−３−イル）アミノ］アントラセン（略称：２ＰＣＡＰＡ）、６，１２−ジメトキシ−５，１１−ジフェニルクリセン、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’−オクタフェニルジベンゾ［ｇ，ｐ］クリセン−２，７，１０，１５−テトラアミン（略称：ＤＢＣ１）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）、３，６−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＤＰＣｚＰＡ）、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、９，９’−ビアントリル（略称：ＢＡＮＴ）、９，９’−（スチルベン−３，３’−ジイル）ジフェナントレン（略称：ＤＰＮＳ）、９，９’−（スチルベン−４，４’−ジイル）ジフェナントレン（略称：ＤＰＮＳ２）、１，３，５−トリ（１−ピレニル）ベンゼン（略称：ＴＰＢ３）などを用いることができる。
また、発光層７２３に複数の有機化合物を用いる場合、励起錯体を形成する化合物を発光物質と混合して用いることが好ましい。この場合、様々な有機化合物を適宜組み合わせて用いることができるが、効率よく励起錯体を形成するためには、正孔を受け取りやすい化合物（正孔輸送性材料）と、電子を受け取りやすい化合物（電子輸送性材料）とを組み合わせることが特に好ましい。なお、正孔輸送性材料及び電子輸送性材料の具体例については、本実施の形態で示す材料を用いることができる。
ＴＡＤＦ材料とは、三重項励起状態をわずかな熱エネルギーによって一重項励起状態にアップコンバート（逆項間交差）が可能で、一重項励起状態からの発光（蛍光）を効率よく呈する材料のことである。また、熱活性化遅延蛍光が効率良く得られる条件としては、三重項励起準位と一重項励起準位のエネルギー差が０ｅＶ以上０．２ｅＶ以下、好ましくは０ｅＶ以上０．１ｅＶ以下であることが挙げられる。また、ＴＡＤＦ材料における遅延蛍光とは、通常の蛍光と同様のスペクトルを持ちながら、寿命が著しく長い発光をいう。その寿命は、１０−６秒以上、好ましくは１０−３秒以上である。
ＴＡＤＦ材料としては、例えば、フラーレンやその誘導体、プロフラビン等のアクリジン誘導体、エオシン等が挙げられる。また、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、スズ（Ｓｎ）、白金（Ｐｔ）、インジウム（Ｉｎ）、もしくはパラジウム（Ｐｄ）等を含む金属含有ポルフィリンが挙げられる。金属含有ポルフィリンとしては、例えば、プロトポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｐｒｏｔｏ ＩＸ））、メソポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｍｅｓｏ ＩＸ））、ヘマトポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｈｅｍａｔｏ ＩＸ））、コプロポルフィリンテトラメチルエステル−フッ化スズ錯体（ＳｎＦ２（Ｃｏｐｒｏ ＩＩＩ−４Ｍｅ））、オクタエチルポルフィリン−フッ化スズ錯体（ＳｎＦ２（ＯＥＰ））、エチオポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｅｔｉｏ Ｉ））、オクタエチルポルフィリン−塩化白金錯体（ＰｔＣｌ２ＯＥＰ）等が挙げられる。
その他にも、２−（ビフェニル−４−イル）−４，６−ビス（１２−フェニルインドロ［２，３−ａ］カルバゾール−１１−イル）−１，３，５−トリアジン（ＰＩＣ−ＴＲＺ）、２−｛４−［３−（Ｎ−フェニル−９Ｈ−カルバゾール−３−イル）−９Ｈ−カルバゾール−９−イル］フェニル｝−４，６−ジフェニル−１，３，５−トリアジン（ＰＣＣｚＰＴｚｎ）、２−［４−（１０Ｈ−フェノキサジン−１０−イル）フェニル］−４，６−ジフェニル−１，３，５−トリアジン（ＰＸＺ−ＴＲＺ）、３−［４−（５−フェニル−５，１０−ジヒドロフェナジン−１０−イル）フェニル］−４，５−ジフェニル−１，２，４−トリアゾール（ＰＰＺ−３ＴＰＴ）、３−（９，９−ジメチル−９Ｈ−アクリジン−１０−イル）−９Ｈ−キサンテン−９−オン（ＡＣＲＸＴＮ）、ビス［４−（９，９−ジメチル−９，１０−ジヒドロアクリジン）フェニル］スルホン（ＤＭＡＣ−ＤＰＳ）、１０−フェニル−１０Ｈ，１０’Ｈ−スピロ［アクリジン−９，９’−アントラセン］−１０’−オン（ＡＣＲＳＡ）、等のπ電子過剰型複素芳香環及びπ電子不足型複素芳香環を有する複素環化合物を用いることができる。なお、π電子過剰型複素芳香環とπ電子不足型複素芳香環とが直接結合した物質は、π電子過剰型複素芳香環のドナー性とπ電子不足型複素芳香環のアクセプター性が共に強くなり、一重項励起状態と三重項励起状態のエネルギー差が小さくなるため、特に好ましい。
なお、ＴＡＤＦ材料を用いる場合、他の有機化合物と組み合わせて用いることもできる。
＜＜電子輸送層７２４＞＞
電子輸送層７２４は、電子注入層７２５によって、導電体７８８から注入された電子を発光層７２３に輸送する層である。なお、電子輸送層７２４は、電子輸送性材料を含む層である。電子輸送層７２４に用いる電子輸送性材料は、１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものを用いることができる。
電子輸送性材料としては、キノリン配位子、ベンゾキノリン配位子、オキサゾール配位子、あるいはチアゾール配位子を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェナントロリン誘導体、ピリジン誘導体、ビピリジン誘導体などが挙げられる。その他、含窒素複素芳香族化合物のようなπ電子不足型複素芳香族化合物を用いることもできる。
具体的には、Ａｌｑ３、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ＢＡｌｑ、Ｚｎ（ＢＯＸ）２、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などの金属錯体、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４’−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４’’−ビフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：Ｂｐｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、４，４’−ビス（５−メチルベンゾオキサゾール−２−イル）スチルベン（略称：ＢｚＯｓ）などの複素芳香族化合物、２−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＰＤＢｑ−ＩＩ）、２−［３’−（ジベンゾチオフェン−４−イル）ビフェニル−３−イル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＢＰＤＢｑ−ＩＩ）、２−［４−（３，６−ジフェニル−９Ｈ−カルバゾール−９−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ＣｚＰＤＢｑ−ＩＩＩ）、７−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：７ｍＤＢＴＰＤＢｑ−ＩＩ）、６−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：６ｍＤＢＴＰＤＢｑ−ＩＩ）等のキノキサリンないしはジベンゾキノキサリン誘導体を用いることができる。
また、ポリ（２，５−ピリジンジイル）（略称：ＰＰｙ）、ポリ［（９，９−ジヘキシルフルオレン−２，７−ジイル）−ｃｏ−（ピリジン−３，５−ジイル）］（略称：ＰＦ−Ｐｙ）、ポリ［（９，９−ジオクチルフルオレン−２，７−ジイル）−ｃｏ−（２，２’−ビピリジン−６，６’−ジイル）］（略称：ＰＦ−ＢＰｙ）のような高分子化合物を用いることもできる。
また、電子輸送層７２４は、単層のものだけでなく、上記物質からなる層が２層以上積層した構造であってもよい。
＜＜電子注入層７２５＞＞
電子注入層７２５は、電子注入性の高い物質を含む層である。電子注入層７２５には、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ２）、リチウム酸化物（ＬｉＯｘ）等のようなアルカリ金属、アルカリ土類金属、またはそれらの化合物を用いることができる。また、フッ化エルビウム（ＥｒＦ３）のような希土類金属化合物を用いることができる。また、電子注入層７２５にエレクトライドを用いてもよい。エレクトライドとしては、例えば、カルシウムとアルミニウムの混合酸化物に電子を高濃度添加した物質等が挙げられる。なお、上述した電子輸送層７２４を構成する物質を用いることもできる。
また、電子注入層７２５に、有機化合物と電子供与体（ドナー）とを混合してなる複合材料を用いてもよい。このような複合材料は、電子供与体によって有機化合物に電子が発生するため、電子注入性及び電子輸送性に優れている。この場合、有機化合物としては、発生した電子の輸送に優れた材料であることが好ましく、具体的には、例えば上述した電子輸送層７２４に用いる電子輸送性材料（金属錯体や複素芳香族化合物等）を用いることができる。電子供与体としては、有機化合物に対し電子供与性を示す物質であればよい。具体的には、アルカリ金属やアルカリ土類金属や希土類金属が好ましく、リチウム、セシウム、マグネシウム、カルシウム、エルビウム、イッテルビウム等が挙げられる。また、アルカリ金属酸化物やアルカリ土類金属酸化物が好ましく、リチウム酸化物、カルシウム酸化物、バリウム酸化物等が挙げられる。また、酸化マグネシウムのようなルイス塩基を用いることもできる。また、テトラチアフルバレン（略称：ＴＴＦ）等の有機化合物を用いることもできる。
＜＜電荷発生層７９２＞＞
電荷発生層７９２は、導電体７７２と導電体７８８との間に電圧を印加したときに、当該電荷発生層７９２に接する２つのＥＬ層７８６のうち、導電体７７２と近い側のＥＬ層７８６に電子を注入し、導電体７８８と違い側のＥＬ層７８６に正孔を注入する機能を有する。例えば、図３６（Ｃ）に示す構成の発光素子５７２において、電荷発生層７９２は、ＥＬ層７８６ａに電子を注入し、ＥＬ層７８６ｂに正孔を注入する機能を有する。なお、電荷発生層７９２は、正孔輸送性材料に電子受容体（アクセプター）が添加された構成であっても、電子輸送性材料に電子供与体（ドナー）が添加された構成であってもよい。また、これらの両方の構成が積層されていてもよい。なお、上述した材料を用いて電荷発生層７９２を形成することにより、ＥＬ層が積層された場合における表示装置１０の駆動電圧の上昇を抑制することができる。
電荷発生層７９２において、正孔輸送性材料に電子受容体が添加された構成とする場合、電子受容体としては、７，７，８，８−テトラシアノ−２，３，５，６−テトラフルオロキノジメタン（略称：Ｆ４−ＴＣＮＱ）、クロラニル等を挙げることができる。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウムなどが挙げられる。
電荷発生層７９２において、電子輸送性材料に電子供与体が添加された構成とする場合、電子供与体としては、アルカリ金属またはアルカリ土類金属または希土類金属または元素周期表における第２、第１３族に属する金属及びその酸化物、炭酸塩を用いることができる。具体的には、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、イッテルビウム（Ｙｂ）、インジウム（Ｉｎ）、酸化リチウム、炭酸セシウムなどを用いることが好ましい。また、テトラチアナフタセンのような有機化合物を電子供与体として用いてもよい。
なお、発光素子５７２の作製には、蒸着法などの真空プロセスや、スピンコート法やインクジェット法などの溶液プロセスを用いることができる。蒸着法を用いる場合には、スパッタ法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法などの物理蒸着法（ＰＶＤ法）や、化学蒸着法（ＣＶＤ法）等を用いることができる。特に発光素子のＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、マイクロコンタクト法等）などの方法により形成することができる。
なお、本実施の形態で示す発光素子のＥＬ層を構成する各機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層は、上述した材料に限られることはなく、それ以外の材料であっても各層の機能を満たせるものであれば組み合わせて用いることができる。一例としては、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００〜４０００）、無機化合物（量子ドット材料等）等を用いることができる。なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様である表示装置に用いることができるトランジスタについて説明する。
＜トランジスタの構成例１＞
図３７（Ａ）、図３７（Ｂ）、及び図３７（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ａ、及びトランジスタ２００Ａ周辺の上面図及び断面図である。本発明の一態様の表示装置に、トランジスタ２００Ａを適用することができる。
図３７（Ａ）は、トランジスタ２００Ａの上面図である。また、図３７（Ｂ）、及び図３７（Ｃ）は、トランジスタ２００Ａの断面図である。ここで、図３７（Ｂ）は、図３７（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル長方向の断面図でもある。また、図３７（Ｃ）は、図３７（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル幅方向の断面図でもある。なお、図３７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図３７（Ａ）、（Ｂ）、（Ｃ）に示すように、トランジスタ２００Ａは、基板（図示しない。）の上に配置された金属酸化物２３０ａと、金属酸化物２３０ａの上に配置された金属酸化物２３０ｂと、金属酸化物２３０ｂの上に、互いに離隔して配置された導電体２４２ａ、及び導電体２４２ｂと、導電体２４２ａ及び導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、絶縁体２５０と、の間に配置された金属酸化物２３０ｃと、を有する。ここで、図３７（Ｂ）及び図３７（Ｃ）に示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面と略一致することが好ましい。なお、以下において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃをまとめて金属酸化物２３０という場合がある。また、導電体２４２ａ及び導電体２４２ｂをまとめて導電体２４２という場合がある。
図３７（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ２００Ａでは、導電体２４２ａ及び導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図３７（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ２００Ａは、これに限られるものではなく、導電体２４２ａ及び導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａ及び導電体２４２ｂの対向する側面が、複数の面を有していてもよい。
また、図３７（Ａ）、（Ｂ）、（Ｃ）に示すように、絶縁体２２４、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び金属酸化物２３０ｃと、絶縁体２８０と、の間に絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図３７（Ｂ）及び図３７（Ｃ）に示すように、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａ及び金属酸化物２３０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。
なお、トランジスタ２００Ａでは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物２３０ｂと金属酸化物２３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００Ａでは、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、金属酸化物２３０ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物２３０ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物２３０ａと同様の組成を有することが好ましい。
ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａ及び導電体２４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、及び導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａ及び導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００Ａにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるので、トランジスタ２００Ａの占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。
また、図３７（Ａ）、（Ｂ）、（Ｃ）に示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。
また、トランジスタ２００Ａは、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、を有することが好ましい。絶縁体２２４の上に金属酸化物２３０ａが配置されることが好ましい。
また、トランジスタ２００Ａの上に、層間膜として機能する絶縁体２７４、及び絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面に接して配置されることが好ましい。
絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、水素（例えば、水素原子、水素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、及び絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、及び絶縁体２５４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より酸素透過性が低いことが好ましい。
ここで、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０は、絶縁体２８０及び絶縁体２８１と、絶縁体２５４、及び絶縁体２７４によって離隔されている。ゆえに、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０に、絶縁体２８０及び絶縁体２８１に含まれる水素等の不純物や、過剰な酸素が、絶縁体２２４、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び絶縁体２５０に混入するのを抑制することができる。
また、トランジスタ２００Ａと電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、及び導電体２４０ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、及び絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。また、絶縁体２４１の側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられる構成にしてもよい。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００Ａでは、導電体２４０の第１の導電体及び導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、又は３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
また、トランジスタ２００Ａは、チャネル形成領域を含む金属酸化物２３０（金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物２３０のチャネル形成領域となる金属酸化物としては、前述のようにバンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。
また、図３７（Ｂ）に示すように、金属酸化物２３０ｂは、導電体２４２と重ならない領域の膜厚が、導電体２４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体２４２ａ及び導電体２４２ｂを形成する際に、金属酸化物２３０ｂの上面の一部を除去することにより形成される。金属酸化物２３０ｂの上面には、導電体２４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物２３０ｂの上面の導電体２４２ａと導電体２４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。
本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。又は、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。又は、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。又は、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。又は、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。
本発明の一態様である表示装置に用いることができるトランジスタ２００Ａの詳細な構成について説明する。
導電体２０５は、金属酸化物２３０、及び導電体２６０と、重なる領域を有するように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、金属酸化物２３０ｂ及び金属酸化物２３０ｃの結晶性の向上を図ることができる。
ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００ＡのＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００ＡのＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
また、導電体２０５は、金属酸化物２３０におけるチャネル形成領域よりも、大きく設けるとよい。特に、図３７（Ｃ）に示すように、導電体２０５は、金属酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、金属酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。
また、図３７（Ｃ）に示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。
また、導電体２０５は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２０５の下に水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電体を用いてもよい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電体を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又はすべての拡散を抑制する機能とする。
導電体２０５の下に、酸素の拡散を抑制する機能を有する導電体を用いることにより、導電体２０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電体としては、例えば、タンタル、窒化タンタル、ルテニウム又は酸化ルテニウム等を用いることが好ましい。したがって、導電体２０５の第１の導電体としては、上記導電性材料を単層又は積層とすればよい。
絶縁体２１４は、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１４として、酸化アルミニウム又は窒化シリコン等を用いることが好ましい。これにより、水又は水素等の不純物が絶縁体２１４よりも基板側からトランジスタ２００Ａ側に拡散するのを抑制することができる。又は、絶縁体２２４等に含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。
また、層間膜として機能する絶縁体２１６、絶縁体２８０、及び絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、及び絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を適宜用いればよい。
絶縁体２２２及び絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、金属酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコン又は酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物２３０に接して設けることにより、金属酸化物２３０中の酸素欠損を低減し、トランジスタ２００Ａの信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、又は３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。
また、図３７（Ｃ）に示すように、絶縁体２２４は、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体２２２は、絶縁体２１４等と同様に、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、及び絶縁体２７４によって、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０等を囲むことにより、外方から水又は水素等の不純物がトランジスタ２００Ａに侵入することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、金属酸化物２３０が有する酸素が、基板側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、金属酸化物２３０が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、金属酸化物２３０からの酸素の放出や、トランジスタ２００Ａの周辺部から金属酸化物２３０への水素等の不純物の混入を抑制する層として機能する。
又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）又は（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２、及び絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
金属酸化物２３０は、金属酸化物２３０ａと、金属酸化物２３０ａ上の金属酸化物２３０ｂと、金属酸化物２３０ｂ上の金属酸化物２３０ｃと、を有する。金属酸化物２３０ｂ下に金属酸化物２３０ａを有することで、金属酸化物２３０ａよりも下方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。また、金属酸化物２３０ｂ上に金属酸化物２３０ｃを有することで、金属酸化物２３０ｃよりも上方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、金属酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、金属酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、金属酸化物２３０ｃは、金属酸化物２３０ａ又は金属酸化物２３０ｂに用いることができる金属酸化物を用いることができる。
金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃは、結晶性を有することが好ましく、特に、ＣＡＡＣ−ＯＳを用いることが好ましい。ＣＡＡＣ−ＯＳ等の結晶性を有する酸化物は、不純物や欠陥（酸素欠損等）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極又はドレイン電極による、金属酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、金属酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００Ａは、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
また、金属酸化物２３０ａ及び金属酸化物２３０ｃの伝導帯下端のエネルギーが、金属酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物２３０ａ及び金属酸化物２３０ｃの電子親和力が、金属酸化物２３０ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物２３０ｃは、金属酸化物２３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物２３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、金属酸化物２３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、金属酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、金属酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、金属酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
ここで、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、金属酸化物２３０ａと金属酸化物２３０ｂ、金属酸化物２３０ｂと金属酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物（ＩＧＺＯともいう）の場合、金属酸化物２３０ａ及び金属酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物２３０ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、又はＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物２３０ｃとして用いてもよい。
具体的には、金属酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又は１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又は３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、又はＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は金属酸化物２３０ｂとなる。金属酸化物２３０ａ、金属酸化物２３０ｃを上述の構成とすることで、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００Ａは高いオン電流、及び高い周波数特性を得ることができる。なお、金属酸化物２３０ｃを積層構造とした場合、上述の金属酸化物２３０ｂと、金属酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、金属酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物２３０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。
金属酸化物２３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、金属酸化物２３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の表示装置を提供できる。
金属酸化物２３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）が設けられる。導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。
金属酸化物２３０と接するように上記導電体２４２を設けることで、金属酸化物２３０の導電体２４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物２３０の導電体２４２近傍において、導電体２４２に含まれる金属と、金属酸化物２３０の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物２３０の導電体２４２近傍の領域において、キャリア密度が増加し、当該領域は、低抵抗領域となる。
ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、金属酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。これにより、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
導電体２６０は、図３７では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。
また、導電体２６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
また、図３７（Ａ）及び図３７（Ｃ）に示すように、金属酸化物２３０ｂの導電体２４２と重ならない領域、言い換えると、金属酸化物２３０のチャネル形成領域において、金属酸化物２３０の側面が導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能する導電体２６０の電界を、金属酸化物２３０の側面に作用させやすくなる。よって、トランジスタ２００Ａのオン電流を増大させ、周波数特性を向上させることができる。
絶縁体２５４は、絶縁体２１４等と同様に、水又は水素等の不純物が、絶縁体２８０側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図３７（Ｂ）及び図３７（Ｃ）に示すように、絶縁体２５４は、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａ及び金属酸化物２３０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、金属酸化物２３０ａ、金属酸化物２３０ｂ及び絶縁体２２４の上面又は側面から金属酸化物２３０に侵入するのを抑制することができる。
さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の少なくとも一の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０又は絶縁体２２４より酸素透過性が低いことが好ましい。
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して金属酸化物２３０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物２３０のチャネル形成領域に酸素が供給される。これにより、金属酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体２５４としては、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。
水素に対してバリア性を有する絶縁体２５４によって、絶縁体２２４、絶縁体２５０、及び金属酸化物２３０が覆うことで、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０と離隔されている。これにより、トランジスタ２００Ａの外方から水素等の不純物が浸入することを抑制できるので、トランジスタ２００Ａに良好な電気特性及び信頼性を与えることができる。
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、金属酸化物２３０、及び導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０中の水又は水素等の不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
絶縁体２７４は、絶縁体２１４等と同様に、水又は水素等の不純物が、上方から絶縁体２８０に混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２７４としては、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。
また、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４に形成された開口に、導電体２４０ａ及び導電体２４０ｂを配置する。導電体２４０ａ及び導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａ及び導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。
導電体２４０ａ及び導電体２４０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａ及び導電体２４０ｂは積層構造としてもよい。
また、導電体２４０を積層構造とする場合、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水又は水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、水又は水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層又は積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入するのを抑制することができる。
絶縁体２４１ａ及び絶縁体２４１ｂとしては、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａ及び絶縁体２４１ｂは、絶縁体２５４に接して設けられるので、絶縁体２８０等から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入するのを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。
また、図示しないが、導電体２４０ａの上面、及び導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
＜トランジスタの構成例２＞
図３８（Ａ）、図３８（Ｂ）、及び図３８（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｂ、及びトランジスタ２００Ｂ周辺の上面図及び断面図である。トランジスタ２００Ｂは、トランジスタ２００Ａの変形例である。
図３８（Ａ）は、トランジスタ２００Ｂの上面図である。また、図３８（Ｂ）、及び図３８（Ｃ）は、トランジスタ２００Ｂの断面図である。ここで、図３８（Ｂ）は、図３８（Ａ）にＢ１−Ｂ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル長方向の断面図でもある。また、図３８（Ｃ）は、図３８（Ａ）にＢ３−Ｂ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル幅方向の断面図でもある。なお、図３８（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００Ｂでは、導電体２４２ａ及び導電体２４２ｂが、金属酸化物２３０ｃ、絶縁体２５０、及び導電体２６０と重なる領域を有する。これにより、トランジスタ２００Ｂはオン電流が高いトランジスタとすることができる。また、トランジスタ２００Ｂは制御しやすいトランジスタとすることができる。
ゲート電極として機能する導電体２６０は、導電体２６０ａと、導電体２６０ａ上の導電体２６０ｂと、を有する。導電体２６０ａは、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電体２６０ａが酸素の拡散を抑制する機能を有することにより、導電体２６０ｂの材料選択性を向上することができる。つまり、導電体２６０ａを有することで、導電体２６０ｂの酸化が抑制され、導電率が低下することを防止することができる。
また、導電体２６０の上面及び側面、絶縁体２５０の側面、及び金属酸化物２３０ｃの側面を覆うように絶縁体２５４を設けることが好ましい。なお、絶縁体２５４は、水又は水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。
絶縁体２５４を設けることで、導電体２６０の酸化を抑制することができる。また、絶縁体２５４を有することで、絶縁体２８０が有する水、水素等の不純物がトランジスタ２００Ｂへ拡散することを抑制することができる。
＜トランジスタの構成例３＞
図３９（Ａ）、図３９（Ｂ）、及び図３９（Ｃ）は、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｃ、及びトランジスタ２００Ｃ周辺の上面図及び断面図である。トランジスタ２００Ｃは、トランジスタ２００Ａの変形例である。
図３９（Ａ）は、トランジスタ２００Ｃの上面図である。また、図３９（Ｂ）、及び図３９（Ｃ）は、トランジスタ２００Ｃの断面図である。ここで、図３９（Ｂ）は、図３９（Ａ）にＣ１−Ｃ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル長方向の断面図でもある。また、図３９（Ｃ）は、図３９（Ａ）にＣ３−Ｃ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル幅方向の断面図でもある。なお、図３９（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００Ｃでは、金属酸化物２３０ｃ上に絶縁体２５０を有し、絶縁体２５０上に金属酸化物２５２を有する。また、金属酸化物２５２上に導電体２６０を有し、導電体２６０上に絶縁体２７０を有する。また、絶縁体２７０上に絶縁体２７１を有する。
金属酸化物２５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体２５０と導電体２６０との間に、酸素の拡散を抑制する金属酸化物２５２を設けることで、導電体２６０への酸素の拡散が抑制される。つまり、金属酸化物２３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体２６０の酸化を抑制することができる。
なお、金属酸化物２５２は、ゲート電極の一部としての機能を有してもよい。例えば、金属酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコン等を用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
トランジスタ２００Ｃにおいて、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。
金属酸化物２５２を有することで、ゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００Ｃのオン電流の向上を図ることができる。又は、ゲート絶縁体として機能する場合は、絶縁体２５０及び金属酸化物２５２の物理的な厚みにより、導電体２６０と、金属酸化物２３０との間の距離を保つことで、導電体２６０と金属酸化物２３０との間のリーク電流を抑制することができる。したがって、絶縁体２５０と金属酸化物２５２との積層構造を設けることで、導電体２６０と金属酸化物２３０との間の物理的な距離、及び導電体２６０から金属酸化物２３０へかかる電界強度を、容易に調整することができる。
具体的には、金属酸化物２５２として、金属酸化物２３０に用いることができる酸化物半導体を低抵抗化したものを用いることができる。又は、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。
特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウム膜よりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。
絶縁体２７０は、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウム等を用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方からの水又は水素等の不純物が、導電体２６０及び絶縁体２５０を介して、金属酸化物２３０に混入することを抑制することができる。
絶縁体２７１はハードマスクとして機能する。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。
なお、絶縁体２７１に、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。
絶縁体２７１をハードマスクとして用いて、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、金属酸化物２３０ｂ表面の一部を露出させることができる。
また、トランジスタ２００Ｃは、露出した金属酸化物２３０ｂ表面の一部に領域２４３ａ及び領域２４３ｂを有する。領域２４３ａ又は領域２４３ｂの一方はソース領域として機能し、領域２４３ａ又は領域２４３ｂの他方はドレイン領域として機能する。
領域２４３ａ及び領域２４３ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理等を用いて、露出した金属酸化物２３０ｂ表面にリン又はボロン等の不純物元素を導入することで実現できる。なお、本実施の形態等において「不純物元素」とは、主成分元素以外の元素のことをいう。
また、金属酸化物２３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を金属酸化物２３０ｂに拡散させて領域２４３ａ及び領域２４３ｂを形成することもできる。
金属酸化物２３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域２４３ａ及び領域２４３ｂを「不純物領域」又は「低抵抗領域」という場合がある。
絶縁体２７１及び／又は導電体２６０をマスクとして用いることで、領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域２４３ａ及び／又は領域２４３ｂと、導電体２６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域２４３ａ又は領域２４３ｂ）の間にオフセット領域が形成されない。領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上等を実現できる。
トランジスタ２００Ｃは、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの側面に絶縁体２７２を有する。絶縁体２７２は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等であることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体２７２に用いると、後の工程で絶縁体２７２中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体２７２は、酸素を拡散する機能を有することが好ましい。
なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体２７２の形成後に前述した不純物元素の導入を行なうことで実現できる。この場合、絶縁体２７２も絶縁体２７１等と同様にマスクとして機能する。よって、金属酸化物２３０ｂの絶縁体２７２と重なる領域に不純物元素が導入されず、当該領域の電気抵抗率を高いままとすることができる。
また、トランジスタ２００Ｃは、絶縁体２７２、金属酸化物２３０上に絶縁体２５４を有する。絶縁体２５４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水又は水素等の不純物の少ない絶縁体を成膜することができる。
なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。したがって、絶縁体２５４が金属酸化物２３０及び絶縁体２７２から水素及び水を吸収することで、金属酸化物２３０及び絶縁体２７２の水素濃度を低減することができる。
＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板としては、例えば、シリコン、ゲルマニウム等の半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板等がある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。
例えば、トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、又はシリコン及びハフニウムを有する窒化物等がある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等がある。
また、酸化物半導体を用いたトランジスタは、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、及び絶縁体２７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。具体的には、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン又は窒化シリコン等の金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコン又は酸化窒化シリコンを金属酸化物２３０と接する構造とすることで、金属酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。
また、上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素及び酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。又は、外方の絶縁体等から混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
金属酸化物は、少なくともインジウム又は亜鉛を含むことが好ましい。特に、インジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム又は錫等が含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、又はマグネシウム等から選ばれた一種、又は複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有するＩｎ−Ｍ−Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、又は錫等とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウム等がある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体等がある。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
また、金属酸化物にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属又はアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属又はアルカリ土類金属の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。したがって、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性又は信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜又は多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜又は多結晶金属酸化物の薄膜を基板上に形成するには、高温又はレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、実施の形態２の図３７（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ２００Ａを有する表示装置について説明する。
表示装置が有するトランジスタとしてトランジスタ２００Ａを適用することにより、トランジスタを微細なものとすることができる。これにより、表示装置を高精細化することができる。例えば、画素密度を２０００ｐｐｉ以上とすることができる。又は、画素密度を５０００ｐｐｉ以上とすることができる。
図４０は、本発明の一態様の表示装置である表示装置８００の構成例を示すブロック図である。表示装置１０は、表示部８０１と、ゲートドライバ回路８０３ａと、ゲートドライバ回路８０３ｂと、ソースドライバ回路８０４と、を有する。表示部８０１には、画素８０２がマトリクス状に設けられる。ゲートドライバ回路８０３ａ、及びゲートドライバ回路８０３ｂは、シフトレジスタ回路ＳＲを有する。
ゲートドライバ回路８０３ａ、ゲートドライバ回路８０３ｂ、及びソースドライバ回路８０４は、内蔵型であってもよいし、外付け型であってもよい。例えば、ゲートドライバ回路８０３ａ、及びゲートドライバ回路８０３ｂを内蔵型とし、ソースドライバ回路８０４を外付け型とすることができる。
同一行の画素８０２は、配線８０５を介してゲートドライバ回路８０３ａ、又はゲートドライバ回路８０３ｂと電気的に接続されている。同一列の画素８０２は、配線８０６を介してソースドライバ回路８０４と電気的に接続されている。配線８０５は走査線としての機能を有し、配線８０６はデータ線としての機能を有する。
ここで、ゲートドライバ回路８０３ａは、例えば奇数行目の画素８０２と電気的に接続され、ゲートドライバ回路８０３ｂは、例えば偶数行目の画素８０２と電気的に接続されている構成とすることができる。
なお、図４０では、１個の画素８０２が１本の配線８０５、及び１本の配線８０６と電気的に接続されている構成を示しているが、本発明の一態様はこれに限らない。例えば、１個の配線が２本の配線８０５、及び２本の配線８０６と電気的に接続されていてもよい。又は、例えば、１個の配線が３本以上の配線８０５、及びは３本以上の配線８０６と電気的に接続されていてもよい。
ゲートドライバ回路８０３ａ及びゲートドライバ回路８０３ｂは、画素８０２の動作を制御するための信号を生成し、配線８０５を介して当該信号を画素８０２に供給する機能を有する。
表示装置８００は、図４０に示すようにゲートドライバ回路を複数設けることにより、１個のゲートドライバ回路に設けられるシフトレジスタ回路ＳＲの個数（段数）等を少なくすることができる。これにより、ゲートドライバ回路を１個しか設けない場合より、表示装置８００のレイアウトの自由度を高めることができる。なお、表示装置８００には、ソースドライバ回路を２個設けてもよい。
ソースドライバ回路８０４は、画像信号を、配線８０６を介して画素８０２に供給する機能を有する。例えば、ソースドライバ回路８０４はＤＡ変換回路を有し、当該ＤＡ変換回路によりデジタル信号である画像信号をアナログ信号に変換し、当該アナログ信号を画素８０２に供給することができる。
ゲートドライバ回路８０３ａ及びゲートドライバ回路８０３ｂは、図１６に示すゲートドライバ回路２１の構成と同様の構成とすることができる。ここで、ゲートドライバ回路８０３ａ、及びゲートドライバ回路８０３ｂが有するシフトレジスタ回路ＳＲの構成例を図４１に示す。
図４１に示す構成のシフトレジスタ回路ＳＲは、トランジスタ８１１乃至トランジスタ８２１と、容量素子８２２乃至容量素子８２４と、を有する。
トランジスタ８１１のソース又はドレインの一方は、トランジスタ８１２のソース又はドレインの一方、トランジスタ８１６のソース又はドレインの一方、及びトランジスタ８１９のソース又はドレインの一方と電気的に接続されている。トランジスタ８１２のゲートは、トランジスタ８１３のソース又はドレインの一方、トランジスタ８１４のソース又はドレインの一方、トランジスタ８１５のソース又はドレインの一方、トランジスタ８１８のゲート、トランジスタ８２１のゲート、及び容量素子８２２の一方の電極と電気的に接続されている。トランジスタ８１６のソース又はドレインの他方は、トランジスタ８１７のゲート、及び容量素子８２３の一方の電極と電気的に接続されている。トランジスタ８１９のソース又はドレインの他方は、トランジスタ８２０のゲート、及び容量素子８２４のソース又はドレインの一方と電気的に接続されている。
トランジスタ８１１のゲート、及びトランジスタ８１４のゲートには、信号ＬＩＮが入力される。トランジスタ８１３のゲートには、信号ＣＬＫ２が入力される。トランジスタ８１５のゲートには、信号ＲＥＳが入力される。トランジスタ８１７のソース又はドレインの他方には、信号ＣＬＫ１が入力される。トランジスタ８２０のソース又はドレインの一方には、信号ＰＷＣが入力される。
トランジスタ８１７のソース又はドレインの他方、トランジスタ８１８のソース又はドレインの一方、及び容量素子８２３の他方の電極からは、信号ＳＲＯＵＴが出力される。トランジスタ８２０のソース又はドレインの他方、トランジスタ８２１のソース又はドレインの一方、及び容量素子８２４の他方の電極からは、信号ＧＯＵＴが出力される。
トランジスタ８１１のソース又はドレインの他方、トランジスタ８１３のソース又はドレインの他方、トランジスタ８１５のソース又はドレインの他方、トランジスタ８１６のゲート、及びトランジスタ８１９のゲートには、電位ＶＤＤが供給される。トランジスタ８１２のソース又はドレインの他方、トランジスタ８１４のソース又はドレインの他方、トランジスタ８１８のソース又はドレインの他方、及びトランジスタ８２１のソース又はドレインの他方、及び容量素子８２２のソース又はドレインの他方には、例えば接地電位が供給される。
信号ＲＥＳはリセット信号であり、信号ＲＥＳを例えば高電位とすることでシフトレジスタ回路ＳＲの出力を全て低電位とすることができる。信号ＰＷＣはパルス幅制御信号であり、シフトレジスタ回路ＳＲが配線８０５に出力する信号のパルス幅を制御する機能を有する。信号ＣＬＫ１、及び信号ＣＬＫ２は、クロック信号である。
信号ＧＯＵＴは出力信号であり、配線８０５に出力される信号である。信号ＳＲＯＵＴはシフト信号であり、次段のシフトレジスタ回路ＳＲに入力される信号ＬＩＮとすることができる。
トランジスタ８１１乃至トランジスタ８２１は、ゲートの他、ボトムゲートを有する。トランジスタ８１１のゲートはトランジスタ８１１のボトムゲートと電気的に接続され、トランジスタ８１３のゲートはトランジスタ８１３のボトムゲートと電気的に接続され、トランジスタ８１５のゲートはトランジスタ８１５のボトムゲートと電気的に接続され、トランジスタ８１６のゲートはトランジスタ８１６のボトムゲートと電気的に接続され、トランジスタ８１７のゲートはトランジスタ８１７のボトムゲートと電気的に接続され、トランジスタ８１９のゲートはトランジスタ８１９のボトムゲートと電気的に接続され、トランジスタ８２０のゲートはトランジスタ８２０のボトムゲートと電気的に接続されている。これにより、トランジスタ８１１、トランジスタ８１３、トランジスタ８１５、トランジスタ８１６、トランジスタ８１７、トランジスタ８１９、及びトランジスタ８２０のオン電流を大きくすることができる。
トランジスタ８１２のボトムゲート、トランジスタ８１８のボトムゲート、及びトランジスタ８２１のボトムゲートには、信号ＶＢＧ１が入力される。トランジスタ８１４のボトムゲートには、信号ＶＢＧ２が入力される。これにより、トランジスタ８１２、トランジスタ８１４、トランジスタ８１８、及びトランジスタ８２１は、ボトムゲートの電位をゲート電位と独立して制御することができる。よって、トランジスタ８１２、トランジスタ８１４、トランジスタ８１８、及びトランジスタ８２１は、オン電流を大きくし、オフ電流を小さくすることができる。
画素８０２は、図２５乃至図２７に示す画素３４の構成と同様の構成とすることができる。又は、図４２に示す構成とすることができる。図４２に示す構成の画素８０２は、図２６及び図２７に示す構成の画素３４と同様に、メモリを有する画素であるということができる。
図４２に示す構成の画素８０２は、互いに積層して設けられた層８３０及び層８４０を有する。層８４０は、層８３０の下方に設けることができる。なお、層８４０を、層８３０の上方に設けてもよい。
層８３０には、表示素子８３１、トランジスタ８３２、トランジスタ８３３、及び容量素子８３４が設けられる。層８４０には、トランジスタ８４１、トランジスタ８４２、及び容量素子８４３が設けられる。また、図４２に示す構成の画素８０２には、走査線としての機能を有する配線８０５として配線８０５＿１及び配線８０５＿２が電気的に接続され、データ線としての機能を有する配線８０６として配線８０６＿１及び配線８０６＿２が電気的に接続されている。
表示素子８３１は、発光素子５７２と同様に、例えばＥＬ素子、例えば有機ＥＬ素子とすることができる。
トランジスタ８３２のソース又はドレインの一方は、トランジスタ８３３のゲートと電気的に接続されている。トランジスタ８３３のゲートは、容量素子８３４の一方の電極と電気的に接続されている。トランジスタ８３３のソース又はドレインの一方は、容量素子８３４の他方の電極と電気的に接続されている。容量素子８３４の他方の電極は、表示素子８３１の一方の電極と電気的に接続されている。
トランジスタ８３２のソース又はドレインの一方、トランジスタ８３３のゲート、及び容量素子８３４の一方の電極が電気的に接続されるノードをＮ１１とする。また、表示素子８３１の一方の電極、トランジスタ８３３のソースまたはドレインの一方、及び容量素子８３４の他方の電極が電気的に接続されるノードをＮ１２とする。
トランジスタ８３２のソースまたはドレインの他方は、配線８０６＿２と電気的に接続されている。トランジスタ８３２のゲートは、配線８０５＿２と電気的に接続されている。トランジスタ８３３のソースまたはドレインの他方は、配線８３５と電気的に接続されている。表示素子８３１の他方の電極は、配線８３６と電気的に接続されている。
トランジスタ８４１のソース又はドレインの一方は、容量素子８４３の一方の電極と電気的に接続されている。容量素子８４３の他方の電極は、層８３０が有するノードＮ１１と電気的に接続されている。トランジスタ８４２のソース又はドレインの一方は、ノードＮ１２と電気的に接続されている。ここで、トランジスタ８４１のソース又はドレインの一方が電気的に接続されるノードをＮ１３とする。
トランジスタ８４１のソース又はドレインの他方は、配線８０６＿１と電気的に接続されている。トランジスタ８４１のゲート、及びトランジスタ８４２のゲートは、配線８０５＿１と電気的に接続されている。トランジスタ８４２のソース又はドレインの他方は、配線８４４と電気的に接続されている。ここで、配線８４４はモニタ線としての機能を有し、配線８４４を流れる電流を検出すること等により、表示素子８３１の電気特性等を検出することができる。
画素８０２は、トランジスタ８３２をオフ状態とすることで、ノードＮ１１の電位を保持することができる。また、トランジスタ８４１をオフ状態とすることで、ノードＮ１３の電位を保持することができる。さらに、トランジスタ８３２をオフ状態として、トランジスタ８４１を介してノードＮ１３に所定の電位を書き込むことで、容量素子８４３を介した容量結合により、ノードＮ１３の電位の変化に応じてノードＮ１１の電位を変化させることができる。
トランジスタ８３２及びトランジスタ８４１には、ＯＳトランジスタ等の、オフ電流が小さいトランジスタを適用することが好ましい。これにより、ノードＮ１１及びノードＮ１３の電位を長期間に渡って保持することができる。また、トランジスタ８３２、トランジスタ８３３、トランジスタ８４１、及びトランジスタ８４２の全てに、ＯＳトランジスタを適用することができる。
上記ＯＳトランジスタの構成は、前述のように図３７（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ２００Ａとすることができる。これにより、表示装置８００を高精細なものとすることができる。
図４２に示す構成の画素８０２において、層８３０に形成されている回路は、図２５（Ｃ）に示す構成と同様の構成である。つまり、層８３０には、表示装置８００が表示を行う際に最低限必要となる回路を形成する素子、素子等が設けられており、その他の素子、素子等は層８４０に設けられているということができる。画素８０２をこのような積層構成とすることにより、図２５（Ｃ）に示す構成よりトランジスタ、容量素子等の数を増加させた場合であっても、表示装置８００を高精細化なものとすることができる。
画素８０２を図４２に示す構成とし、表示装置８００が有するトランジスタとして図３７（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ２００Ａを適用することにより、表示部８０１に設けられている画素８０２の画素密度を２０００ｐｐｉ以上とすることができる。又は、画素８０２の画素密度を２５００ｐｐｉ以上とすることができる。
図４３は、図４２に示す構成の画素８０２の動作方法の一例を示すタイミングチャートである。図４３は、配線３１＿１を配線８０５＿１とし、配線３１＿２を配線８０５＿２とし、配線３２＿１を配線８０６＿１とし、配線３２＿２を配線８０６＿２とし、ノードＮ１をノードＮ１３とし、ノードＮ２をノードＮ１１とした他は、図２６（Ｂ）と同様である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様である表示装置を備える電子機器について説明する。
図４４（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。カメラ８０００には、撮像装置が設けられている。カメラ８０００は、例えばデジタルカメラとすることができる。なお、図４４（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としているが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。ファインダー８１００は、電子ビューファインダーとすることができる。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した画像等を表示部８１０２に表示させることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、表示部８００２又は表示部８１０２と、使用者と、の距離が近くても、使用者に画素が視認されることなく、より臨場感の高い画像を表示部８００２又は表示部８１０２に表示することができる。特に、ファインダー８１００に設けられる表示部８１０２に表示される画像は、ファインダー８１００の接眼部に使用者の眼を近づけることにより視認されるため、使用者と、表示部８１０２と、の間の距離が非常に近くなる。よって、表示部８１０２には本発明の一態様の表示装置を適用することが特に好ましい。なお、表示部８１０２に本発明の一態様の表示装置を適用する場合、表示部８１０２に表示できる画像の解像度は、４Ｋ、５Ｋ、又はそれ以上とすることができる。
なお、カメラ８０００に設けられた撮像装置により撮像できる画像の解像度を、表示部８００２又は表示部８１０２に表示できる画像の解像度と同等、又はそれ以上であることが好ましい。例えば、表示部８１０２に４Ｋの解像度の画像を表示できる場合は、カメラ８０００には４Ｋ以上の画像を撮像できる撮像装置を設けることが好ましい。また、例えば、表示部８１０２に５Ｋの解像度の画像を表示できる場合は、カメラ８０００には５Ｋ以上の画像を撮像できる撮像装置を設けることが好ましい。
図４４（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等に対応する画像を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動き等を検出し、表示部８２０４に表示する画像をその動きに合わせて変化させてもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。これにより、ヘッドマウントディスプレイ８２００を狭額縁化し、表示部８２０４に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。また、ヘッドマウントディスプレイ８２００の信頼性を高めることができる。
図４４（Ｃ）、（Ｄ）、（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて精細度が高いため、図４４（Ｅ）のようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より臨場感の高い画像を表示することができる。
次に、図４４（Ａ）乃至図４４（Ｅ）に示す電子機器と、異なる電子機器の一例を図４５（Ａ）乃至図４５（Ｇ）に示す。
図４５（Ａ）乃至図４５（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン９００８等を有する。
図４５（Ａ）乃至図４５（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図４５（Ａ）乃至図４５（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図４５（Ａ）乃至図４５（Ｇ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図４５（Ａ）乃至図４５（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図４５（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。
テレビジョン装置９１００が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、テレビジョン装置９１００を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。また、テレビジョン装置９１００の信頼性を高めることができる。
図４５（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳、又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話等の着信を知らせる表示、電子メールやＳＮＳ等の題名、電子メールやＳＮＳ等の送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度等がある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０等を表示してもよい。
携帯情報端末９１０１が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９１０１を小型化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。また、携帯情報端末９１０１の信頼性を高めることができる。
図４５（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
携帯情報端末９１０２が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９１０１を小型化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。また、携帯情報端末９１０２の信頼性を高めることができる。
図４５（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
携帯情報端末９２００が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９２００を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。また、携帯情報端末９２００の信頼性を高めることができる。
図４５（Ｅ）、（Ｆ）、（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図４５（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図４５（Ｆ）が携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図４５（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
携帯情報端末９２０１が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９２０１を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。また、携帯情報端末９２０１の信頼性を高めることができる。
本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、ＯＳトランジスタを作製した結果について説明する。
本実施例では、図３７（Ａ）、（Ｂ）、（Ｃ）に示すトランジスタ２００Ａと同様の構成のトランジスタを作製した。当該トランジスタは、チャネル幅を６０ｎｍ、ゲート絶縁体の厚さをＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）換算で６ｎｍにした。また、チャネルが形成される半導体にＣＡＡＣ−ＩＧＺＯを用いた。本実施例で作製したトランジスタは、半導体にＣＡＡＣ−ＩＧＺＯを用いた。当該トランジスタは、半導体にＣＡＡＣ−ＩＧＺＯを用いた電界効果型のトランジスタ（「ＣＡＡＣ−ＩＧＺＯトランジスタ」ともいう。）である。
図４６（Ａ）、（Ｂ）に、本実施例で作製したトランジスタの断面ＴＥＭ写真を示す。図４６（Ａ）は、当該トランジスタのチャネル長方向の断面ＴＥＭ写真であり、図４６（Ｂ）は、当該トランジスタのチャネル幅方向の断面ＴＥＭ写真である。図４６（Ａ）、（Ｂ）には、本実施例で作製したトランジスタのゲート電極（ＴＧＥ）、ゲート絶縁体（ＴＧＩ）、ソース電極及びドレイン電極（ＳＤＥ）、半導体（ＣＡＡＣ−ＩＧＺＯ）、バックゲート絶縁体（ＢＧＩ）、並びにバックゲート電極（ＢＧＥ）が示されている。なお、図４６（Ｂ）は、ゲート電極及びバックゲート電極を通るチャネル幅方向の断面ＴＥＭ写真であるため、ＳＤＥは写っていない。
図４６（Ａ）、（Ｂ）に示すように、ＣＡＡＣ−ＩＧＺＯトランジスタを作製できることが確認された。
本実施例では、ＯＳトランジスタの電気特性を測定した結果について説明する。
本実施例では、図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタのドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）、ドレイン電流と移動度（μＦＥ）との関係、及びドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）を測定した。本実施例において電流を測定した測定器の測定下限は、１×１０−１２Ａである。
図４７（Ａ）、（Ｂ）、図４８は、チャネル長が６０ｎｍ、チャネル幅が６０ｎｍであるＯＳトランジスタの電気特性の測定結果を示すグラフである。図４７（Ａ）、及び図４８はＩｄ−Ｖｇ特性の測定結果を示すグラフであり、図４７（Ｂ）はゲート電流（Ｉｇ）と、Ｖｇとの関係を示すグラフである。図４７（Ａ）に示すグラフにおいて、実線はＶｄｓを１．２Ｖとした場合のＩｄ−Ｖｇ特性を示し、点線はＶｄｓを０．１Ｖとした場合のＩｄ−Ｖｇ特性を示す。また、図４８に示すＩｄ−Ｖｇ特性は、ドレイン電圧Ｖｄを４Ｖとして測定した。
図４９（Ａ）、（Ｂ）、図５０は、チャネル長が２００ｎｍ、チャネル幅が６０ｎｍであるＯＳトランジスタの電気特性の測定結果を示すグラフである。図４９（Ａ）はＩｄ−Ｖｇ特性の測定結果を示すグラフであり、図４９（Ｂ）、及び図５０はＩｄ−Ｖｄ特性の測定結果を示すグラフである。図４９（Ａ）に示すグラフにおいて、実線はＶｄｓを１．２Ｖとした場合のＩｄ−Ｖｇ特性を示し、点線はＶｄｓを０．１Ｖとした場合のＩｄ−Ｖｇ特性を示す。また、図４９（Ｂ）に示すグラフにおいて、実線はゲート電位を１．７Ｖとした場合のＩｄ−Ｖｄ特性を示し、破線はゲート電位を１．０Ｖとした場合のＩｄ−Ｖｄ特性を示し、点線はゲート電位を０．８Ｖとした場合のＩｄ−Ｖｄ特性を示す。さらに、図５０に示すＩｄ−Ｖｄ特性は、ゲート電圧Ｖｇを３Ｖとして測定した。
図５１（Ａ）、（Ｂ）は、図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタを２個積層して作製した場合の、当該ＯＳトランジスタのＩｄ−Ｖｇ特性の測定結果を示すグラフである。図５１（Ａ）は、上層のＯＳトランジスタのＩｄ−Ｖｇ特性であり、図５１（Ｂ）は、下層のＯＳトランジスタのＩｄ−Ｖｇ特性である。ここで、Ｉｄ−Ｖｇ特性を測定したＯＳトランジスタのチャネル長を３６０ｎｍ、チャネル幅を３６０ｎｍとした。また、ドレイン電圧Ｖｄは０．１Ｖ、又は３．３Ｖとした。
図４７（Ａ）、図４８、図４９（Ａ）、及び図５１（Ａ）、（Ｂ）より、図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタのオフ電流が、測定下限を下回ることが確認された。また、図４７（Ｂ）より、図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタのゲートに供給される電位が５Ｖ以下であれば、当該ゲートからのリーク電流は十分に小さくなることが確認された。さらに、図４９（Ｂ）、及び図５０より、図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタは、チャネル長が小さくても良好な飽和性を示すことが確認された。また、有機ＥＬ素子の電極を、図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタのドレインと電気的に接続した場合であっても、当該有機ＥＬ素子を制御するために十分な大きさの電流を流すことができることが確認された。
本実施例では、表示装置に設けられるゲートドライバ回路を作製し、シミュレーション及び実測により評価を行った結果について説明する。また、当該ゲートドライバ回路を有する表示装置を作製し、画像を表示させた結果について説明する。
本実施例では、図４０に示す構成の表示装置８００を想定して、表示装置８００が有するゲートドライバ回路８０３ａ、及びゲートドライバ回路８０３ｂを作製した。想定した表示装置８００の仕様を表１に示す。ゲートドライバ回路８０３ａ、及びゲートドライバ回路８０３ｂの構成は、図１６及び図４１に示すものとした。ここで、トランジスタ８１１乃至トランジスタ８２１は、全て図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタとした。なお、画素は図２５（Ｃ）に示す構成を想定した。
図５２は、ゲートドライバ回路８０３ａとゲートドライバ回路８０３ｂの、出力電位の時間経過を示すグラフである。具体的には、図５２の実線グラフは、ゲートドライバ回路８０３ａから、１行目の画素８０２と電気的に接続されている配線８０５に出力された電位を示している。また、図５２の点線グラフは、ゲートドライバ回路８０３ｂから、２行目の画素８０２と電気的に接続されている配線８０５に出力された電位を示している。
図５２より、ゲートドライバ回路の立下り時間は約２４０ｎｓであり、ソースドライバ回路のセトリング時間を約５５４０ｎｓ確保できることが確認された。
図５３（Ａ）、（Ｂ）は、本実施例で作製したゲートドライバ回路の、オシロスコープによる測定結果である。図５３（Ａ）は、ゲートドライバ回路に入力される電位の経時変化を示し、図５３（Ｂ）は、ゲートドライバ回路から出力される電位の経時変化を示す。
図５３（Ａ）、（Ｂ）より、立下り時間が５０ｎｓとなることが確認された。また、本実施例で作製したゲートドライバ回路は、動作に異常をきたさないような耐圧を有していることが確認された。
図５４は、本実施例で作製したゲートドライバ回路であるゲートドライバ回路８０３ａ、及びゲートドライバ回路８０３ｂを有する表示装置８００により画像を表示させた場合の表示結果である。図５４に示すように、本実施例で作製したゲートドライバ回路を有する表示装置は、画像を表示できることが確認された。
本実施例では、表示装置を作製して、画像を表示させた結果について説明する。
本実施例では、図４０に示す構成の表示装置８００を作製した。作製した表示装置８００の仕様を表２に示す。ここで、表示装置８００が有する画素８０２は、図２５（Ｃ）に示す構成とした。また、画素８０２が有するトランジスタ５５２及びトランジスタ５５４は、図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタとした。さらに、トランジスタ５５２及びトランジスタ５５４のチャネル長は、６０ｎｍ以上２００ｎｍ以下とした。
図５５（Ａ）、及び図５６（Ａ）は、本実施例で作製した表示装置８００の外観を示す写真である。ここで、図５５（Ａ）に示す表示装置８００が有する画素８０２は、図２５（Ｃ）に示す構成とした。また、図５６（Ａ）に示す表示装置８００が有する画素８０２は、図２５（Ｂ）に示す構成とした。
図５５（Ａ）、及び図５６（Ａ）に示す「Ｄｉｓｐｌａｙ Ａｒｅａ」が表示部８０１である。表示部８０１の大きさは、６．１４ｍｍ×３．１６ｍｍとなった。
図５５（Ｂ）は、図５５（Ａ）に示す「Ｄｉｓｐｌａｙ Ａｒｅａ」を示す写真である。図５６（Ｂ）は、図５６（Ａ）に示す「Ｄｉｓｐｌａｙ Ａｒｅａ」を示す写真である。図５５（Ｂ）、及び図５６（Ｂ）に示すように、画素密度を５０００ｐｐｉ以上としても表示装置８００は画像を表示できることが確認された。
本実施例では、実施例４とは異なる仕様の表示装置を作製して、画像を表示させた結果について説明する。
表３は、本実施例でレイアウトを行った表示装置の仕様である。
本実施例では、図４０に示す構成の表示装置８００のレイアウトを行った。表示装置８００が有する画素８０２は、図４２に示すように２層積層構造とした。また、回路構成は図４２と同様だが、１層構造、つまり全ての表示素子、トランジスタ、及び容量素子を同一の層に設けた構成の画素８０２を有する表示装置８００のレイアウトも行った。ここで、トランジスタ８３２、トランジスタ８３３、トランジスタ８４１、及びトランジスタ８４２は、全て図３７（Ａ）、（Ｂ）、（Ｃ）に示す構成のＯＳトランジスタとした。
表４に、レイアウトを行った表示装置８００が有する画素８０２のサイズを示す。また、表４に、レイアウトを行った表示装置８００の画素密度を示す。
表４に示すように、画素８０２を図４２に示すように２層積層構造とすることにより、１層構造とした場合より画素８０２の面積が約７０％減少し、画素密度が約１．７倍となると試算された。
また、レイアウトを行った表示装置８００を、図４３に示す方法でシミュレーションにより動作させた。図５７は、電位Ｖｗを０．０Ｖ、０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖ、２．５Ｖ、又は３．０Ｖとした場合の、ノードＮ１１の電位と電位Ｖｄａｔａの関係を示すグラフである。ここで、電位Ｖｒｅｆを０Ｖ、モニタ線としての機能を有する配線８４４の電位を０Ｖとした。また、容量素子８３４の容量値と容量素子８４３の容量値は等しいとした。
図５７より、電位Ｖｗが０．０Ｖ、０．５Ｖ、１．０Ｖ、１．５Ｖ、２．０Ｖ、２．５Ｖ、及び３．０Ｖのいずれの場合であっても、電位Ｖｄａｔａを大きくすることによりノードＮ１１の電位が大きくなることが確認された。
図５８は、本実施例で作製した表示装置８００により画像を表示した場合の表示結果である。図５８に示すように、画素を２層積層構造とし、画素密度を２０００ｐｐｉ以上としても表示装置８００は画像を表示できることが確認された。
また、本実施例では、表示装置８００を図４３に示す方法で動作させた。ここで、電位Ｖｄａｔａの大きさを変えて２つの条件で動作させた。条件１では、電位Ｖｄａｔａは電位Ｖｒｅｆと等しくした。つまり、期間Ｔ２における配線８０６＿１の電位を、期間Ｔ１における配線８０６＿１の電位と等しくした。条件２では、電位Ｖｄａｔａは電位Ｖｗと等しくした。つまり、期間Ｔ２における配線８０６＿１の電位を、期間Ｔ１における配線８０６＿１の電位と異ならせた。なお、条件１での電位Ｖｗと、条件２での電位Ｖｗと、は等しくした。
図５９（Ａ）は、条件１で表示装置８００を動作させた場合の画像の表示結果であり、図５９（Ｂ）は、条件２で表示装置８００を動作させた場合の画像の表示結果である。条件２では、条件１より高輝度の画像を表示できることが確認された。
図６０は、表示装置８００を図４３に示す方法で動作させた場合に、画素８０２から射出される光の輝度を階調ごとに示すグラフである。点線グラフは条件１で表示装置８００を動作させた場合を示し、実線グラフは条件２で表示装置８００を動作させた場合を示す。なお、表示装置８００は、画素８０２として、赤色（Ｒ）の光を射出する副画素、緑色（Ｇ）の光を射出する副画素、及び青色（Ｂ）の光を射出する副画素を有するが、それぞれの副画素から射出される光の階調はすべて等しくした。つまり、グレー表示を行った。
図６０に示すように、階調が等しい場合、条件２では条件１より高輝度の光を画素８０２が射出できることが確認された。
１０ 表示装置
２０ 層
２１ ゲートドライバ回路
２１ａ ゲートドライバ回路
２１ｂ ゲートドライバ回路
２２ ソースドライバ回路
２２ａ ソースドライバ回路
２２ｂ ソースドライバ回路
２３ 領域
２３ａ 領域
２３ｂ 領域
２３ｃ 領域
２３ｄ 領域
２４ デマルチプレクサ回路
２５ バッファ回路
２６ａ インバータ回路
２６ｂ インバータ回路
２６ｃ インバータ回路
２７ａ 配線
２７ｂ 配線
２７ｃ 配線
２８ バッファ素子
２８ａ バッファ素子
２８ｂ バッファ素子
２８ｃ バッファ素子
２９ 配線
２９ａ 配線
２９ｂ 配線
２９ｃ 配線
３０ 層
３１ 配線
３１＿１ 配線
３１＿２ 配線
３１ａ 配線
３１ｂ 配線
３２ 配線
３２＿１ 配線
３２＿２ 配線
３２ａ 配線
３２ｂ 配線
３３ 表示部
３４ 画素
３５ 配線
３５ａ 配線
３５ｂ 配線
４３ バッファ回路
４４ シフトレジスタ回路
４５ ラッチ回路
４６ ＤＡ変換回路
４７ アンプ回路
５０ インターフェース回路
５１ トランジスタ
５２ トランジスタ
５３ トランジスタ
５４ トランジスタ
５５ トランジスタ
５６ トランジスタ
５７ トランジスタ
５８ トランジスタ
５９ トランジスタ
６０ トランジスタ
６１ トランジスタ
６２ トランジスタ
６３ トランジスタ
６４ 容量素子
６５ 容量素子
６６ 容量素子
６７ ソースフォロワ回路
７０ 領域
７１ トランジスタ
７２ トランジスタ
７３ ダミートランジスタ
７４ 領域
８１ トランジスタ
８１ａ トランジスタ
８１ｂ トランジスタ
８１ｃ トランジスタ
８２ トランジスタ
８２ａ トランジスタ
８２ｂ トランジスタ
８２ｃ トランジスタ
８３ 配線
８３ｂ 配線
８３ｃ 配線
８４ トランジスタ
８４ａ トランジスタ
８４ｂ トランジスタ
８４ｃ トランジスタ
８５ トランジスタ
８５ａ トランジスタ
８５ｂ トランジスタ
８５ｃ トランジスタ
８６ トランジスタ
８６ａ トランジスタ
８６ｂ トランジスタ
８６ｃ トランジスタ
８７ 配線
８７ａ 配線
８７ｂ 配線
８７ｃ 配線
８８ 配線
８８ａ 配線
８８ｂ 配線
８８ｃ 配線
８９ 遅延回路
８９ｂ 遅延回路
８９ｃ 遅延回路
９１ 配線
９２ 配線
９３ トランジスタ
９３ａ トランジスタ
９３ｂ トランジスタ
９３ｃ トランジスタ
９４ トランジスタ
９４ａ トランジスタ
９４ｂ トランジスタ
９４ｃ トランジスタ
９５ 配線
９６ 配線
１１０ チャネル形成領域
１１１ ソース領域
１１２ ドレイン領域
１１３ ゲート電極
１１４ 開口部
１１５ 配線
１１６ 開口部
１１７ 配線
１１８ 開口部
１１９ 開口部
１２０ 開口部
１２１ 配線
１２２ 配線
１２３ 配線
１３０ チャネル形成領域
１３１ ソース領域
１３２ ドレイン領域
１３３ ゲート電極
１３４ 開口部
１３５ 配線
１３６ 開口部
１３７ 配線
１３８ 開口部
１３９ 開口部
１４０ 開口部
１４１ 配線
１４２ 配線
１４３ 配線
１５１ 半導体
１５２ 導電体
１６０ チャネル形成領域
１６１ ソース領域
１６２ ドレイン領域
１６３ ゲート電極
１６４ 開口部
１６５ 配線
１６６ 開口部
１６７ 配線
１６８ 開口部
１６９ 開口部
１７０ 開口部
１７１ 配線
１７２ 配線
１８０ チャネル形成領域
１８１ ソース領域
１８２ ドレイン領域
１８３ ゲート電極
１８４ 開口部
１８５ 配線
１８６ 開口部
１８７ 配線
１８８ 開口部
１８９ 開口部
１９０ 開口部
１９１ 配線
１９２ 配線
２００ トランジスタ
２００Ａ トランジスタ
２００Ｂ トランジスタ
２００Ｃ トランジスタ
２０５ 導電体
２１４ 絶縁体
２１６ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 金属酸化物
２３０ａ 金属酸化物
２３０ｂ 金属酸化物
２３０ｃ 金属酸化物
２４０ 導電体
２４０ａ 導電体
２４０ｂ 導電体
２４１ 絶縁体
２４１ａ 絶縁体
２４１ｂ 絶縁体
２４２ 導電体
２４２ａ 導電体
２４２ｂ 導電体
２４３ａ 領域
２４３ｂ 領域
２４４ 絶縁体
２５０ 絶縁体
２５２ 金属酸化物
２５４ 絶縁体
２６０ 導電体
２６０ａ 導電体
２６０ｂ 導電体
２７０ 絶縁体
２７１ 絶縁体
２７２ 絶縁体
２７４ 絶縁体
２８０ 絶縁体
２８１ 絶縁体
３０１ａ 導電体
３０１ｂ 導電体
３０５ 導電体
３１１ 導電体
３１３ 導電体
３１７ 導電体
３２１ 下部電極
３２３ 絶縁体
３２５ 上部電極
３３１ 導電体
３３３ 導電体
３３５ 導電体
３３７ 導電体
３４１ 導電体
３４３ 導電体
３４７ 導電体
３５１ 導電体
３５３ 導電体
３５５ 導電体
３５７ 導電体
３６１ 絶縁体
３６３ 絶縁体
４０１ 回路
４０３ 素子分離層
４０５ 絶縁体
４０７ 絶縁体
４０９ 絶縁体
４１１ 絶縁体
４１３ 絶縁体
４１５ 絶縁体
４１７ 絶縁体
４１９ 絶縁体
４２１ 絶縁体
４４１ トランジスタ
４４３ 導電体
４４５ 絶縁体
４４７ 半導体領域
４４９ａ 低抵抗領域
４４９ｂ 低抵抗領域
４５１ 導電体
４５３ 導電体
４５５ 導電体
４５７ 導電体
４５９ 導電体
４６１ 導電体
４６３ 導電体
４６５ 導電体
４６７ 導電体
４６９ 導電体
４７１ 導電体
５０１ 絶縁体
５０３ 絶縁体
５０５ 絶縁体
５０７ 絶縁体
５０９ 絶縁体
５１１ トランジスタ
５１３ トランジスタ
５１５ 容量素子
５１７ 容量素子
５２０ 回路
５２１ トランジスタ
５２５ トランジスタ
５２７ トランジスタ
５３１ 配線
５３３ 配線
５３５ 配線
５３７ 配線
５３９ 配線
５４１ 配線
５４３ 配線
５４５ 配線
５５０ トランジスタ
５５２ トランジスタ
５５４ トランジスタ
５６０ 容量素子
５６２ 容量素子
５７０ 液晶素子
５７２ 発光素子
６０１ トランジスタ
６０２ トランジスタ
６０３ トランジスタ
６１３ 絶縁体
６１４ 絶縁体
６１６ 絶縁体
６２２ 絶縁体
６２４ 絶縁体
６４４ 絶縁体
６５４ 絶縁体
６７４ 絶縁体
６８０ 絶縁体
６８１ 絶縁体
７０１ 基板
７０５ 基板
７１２ シール材
７１６ ＦＰＣ
７２１ 正孔注入層
７２２ 正孔輸送層
７２３ 発光層
７２４ 電子輸送層
７２５ 電子注入層
７３０ 絶縁体
７３２ 封止層
７３４ 絶縁体
７３６ 着色層
７３８ 遮光層
７５０ トランジスタ
７６０ 接続電極
７７２ 導電体
７７４ 導電体
７７６ 液晶層
７７８ 構造体
７８０ 異方性導電体
７８６ ＥＬ層
７８６ａ ＥＬ層
７８６ｂ ＥＬ層
７８６ｃ ＥＬ層
７８８ 導電体
７９０ 容量素子
７９２ 電荷発生層
８００ 表示装置
８０１ 表示部
８０２ 画素
８０３ａ ゲートドライバ回路
８０３ｂ ゲートドライバ回路
８０４ ソースドライバ回路
８０５ 配線
８０５＿１ 配線
８０５＿２ 配線
８０６ 配線
８０６＿１ 配線
８０６＿２ 配線
８１１ トランジスタ
８１２ トランジスタ
８１３ トランジスタ
８１４ トランジスタ
８１５ トランジスタ
８１６ トランジスタ
８１７ トランジスタ
８１８ トランジスタ
８１９ トランジスタ
８２０ トランジスタ
８２１ トランジスタ
８２２ 容量素子
８２３ 容量素子
８２４ 容量素子
８３０ 層
８３１ 表示素子
８３２ トランジスタ
８３３ トランジスタ
８３４ 容量素子
８３５ 配線
８３６ 配線
８４０ 層
８４１ トランジスタ
８４２ トランジスタ
８４３ 容量素子
８４４ 配線
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末

Claims (16)

  1. 第１の層と、第２の層と、が積層して設けられた表示装置であって、
    前記第１の層には、インターフェース回路と、バッファ素子と、ソースドライバ回路と、が設けられ、
    前記第２の層は、表示部を有し、
    前記表示部には、画素がマトリクス状に配列され、
    前記バッファ素子は、前記画素と重なる領域を有し、
    前記ソースドライバ回路は、前記画素と重なる領域を有し、
    前記インターフェース回路は、前記バッファ素子の入力端子と電気的に接続され、
    前記バッファ素子の出力端子は、前記ソースドライバ回路と電気的に接続されている表示装置。
  2. 請求項１において、
    前記ソースドライバ回路は、バッファ回路を有し、
    前記バッファ素子の出力端子は、前記バッファ回路の入力端子と電気的に接続されている表示装置。
  3. 請求項１又は２において、
    前記バッファ素子は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、
    前記ソースドライバ回路は、前記第１のトランジスタのソース又はドレインの一方、及び前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのゲートは、前記インターフェース回路と電気的に接続されている表示装置。
  4. 請求項１乃至３のいずれか一項において、
    前記第１の層は、ゲートドライバ回路を有し、
    前記ゲートドライバ回路は、前記画素と重なる領域を有し、
    前記ゲートドライバ回路は、前記ソースドライバ回路と重なる領域を有する表示装置。
  5. 請求項４において、
    前記バッファ素子は、前記ゲートドライバ回路と、前記ソースドライバ回路と、が重なる前記領域に設けられる表示装置。
  6. 請求項１乃至５のいずれか一項において、
    前記画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、
    前記金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有する表示装置。
  7. インターフェース回路と、第１のバッファ素子と、第２のバッファ素子と、第３のバッファ素子と、第１のソースドライバ回路と、第２のソースドライバ回路と、が設けられ、
    前記インターフェース回路は、前記第１のバッファ素子の入力端子、及び前記第２のバッファ素子の入力端子と電気的に接続され、
    前記第１のバッファ素子の出力端子は、前記第１のソースドライバ回路と電気的に接続され、
    前記第２のバッファ素子の出力端子は、前記第３のバッファ素子の入力端子と電気的に接続され、
    前記第３のバッファ素子の出力端子は、前記第２のソースドライバ回路と電気的に接続されている表示装置。
  8. 請求項７において、
    前記表示装置は、第１のゲートドライバ回路と、第２のゲートドライバ回路と、を有し、
    前記第１のゲートドライバ回路は、前記第１のソースドライバ回路と重なる領域を有し、
    前記第２のゲートドライバ回路は、前記第２のソースドライバ回路と重なる領域を有する表示装置。
  9. 請求項８において、
    前記第１及び第２のバッファ素子は、前記第１のゲートドライバ回路と、前記第１のソースドライバ回路と、が重なる前記領域に設けられ、
    前記第３のバッファ素子は、前記第２のゲートドライバ回路と、前記第２のソースドライバ回路と、が重なる前記領域に設けられる表示装置。
  10. 第１の層と、第２の層と、が積層して設けられた表示装置であって、
    前記第１の層は、インターフェース回路と、第１のバッファ素子と、第２のバッファ素子と、第３のバッファ素子と、第１のソースドライバ回路と、第２のソースドライバ回路と、が設けられ、
    前記第２の層は第１の表示部と、第２の表示部と、を有し、
    前記第１の表示部には、第１の画素がマトリクス状に配列され、
    前記第２の表示部には、第２の画素がマトリクス状に配列され、
    前記第１のバッファ素子は、前記第１の画素と重なる領域を有し、
    前記第２のバッファ素子は、前記第１の画素と重なる領域を有し、
    前記第１のソースドライバ回路は、前記第１の画素と重なる領域を有し、
    前記第３のバッファ素子は、前記第２の画素と重なる領域を有し、
    前記第２のソースドライバ回路は、前記第２の画素と重なる領域を有し、
    前記インターフェース回路は、前記第１のバッファ素子の入力端子、及び前記第２のバッファ素子の入力端子と電気的に接続され、
    前記第１のバッファ素子の出力端子は、前記第１のソースドライバ回路と電気的に接続され、
    前記第２のバッファ素子の出力端子は、前記第３のバッファ素子の入力端子と電気的に接続され、
    前記第３のバッファ素子の出力端子は、前記第２のソースドライバ回路と電気的に接続されている表示装置。
  11. 請求項１０において、
    前記第１の層は、第１のゲートドライバ回路と、第２のゲートドライバ回路と、を有し、
    前記第１のゲートドライバ回路は、前記第１の画素と重なる領域を有し、
    前記第２のゲートドライバ回路は、前記第２の画素と重なる領域を有し、
    前記第１のゲートドライバ回路は、前記第１のソースドライバ回路と重なる領域を有し、
    前記第２のゲートドライバ回路は、前記第２のソースドライバ回路と重なる領域を有する表示装置。
  12. 請求項１１において、
    前記第１及び第２のバッファ素子は、前記第１のゲートドライバ回路と、前記第１のソースドライバ回路と、が重なる前記領域に設けられ、
    前記第３のバッファ素子は、前記第２のゲートドライバ回路と、前記第２のソースドライバ回路と、が重なる前記領域に設けられる表示装置。
  13. 請求項１０乃至１２のいずれか一項において、
    前記第１及び第２の画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、
    前記金属酸化物は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有する表示装置。
  14. 請求項７乃至１３のいずれか一項において、
    前記第１のソースドライバ回路は、第１のバッファ回路を有し、
    前記第２のソースドライバ回路は、第２のバッファ回路を有し、
    前記第１のバッファ素子の出力端子は、前記第１のバッファ回路の入力端子と電気的に接続され、
    前記第３のバッファ素子の出力端子は、前記第２のバッファ回路の入力端子と電気的に接続されている表示装置。
  15. 請求項７乃至１４のいずれか一項において、
    前記第１のバッファ素子は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、
    前記第１のソースドライバ回路は、前記第１のトランジスタのソース又はドレインの一方、及び前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのゲートは、前記インターフェース回路と電気的に接続され、
    前記第２のバッファ素子は、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
    前記第４のトランジスタのソース又はドレインの一方は、前記第５のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第５のトランジスタのゲートは、前記インターフェース回路と電気的に接続され、
    前記第３のバッファ素子は、第７のトランジスタと、第８のトランジスタと、第９のトランジスタと、を有し、
    前記第２のソースドライバ回路は、前記第７のトランジスタのソース又はドレインの一方、及び前記第８のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第７のトランジスタのゲートは、前記第４のトランジスタのゲートと電気的に接続され、
    前記第８のトランジスタのソース又はドレインの他方は、前記第９のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第８のトランジスタのゲートは、前記第４のトランジスタのソース又はドレインの一方と電気的に接続されている表示装置。
  16. 請求項１乃至１５のいずれか一項に記載された表示装置と、
    レンズと、を有する電子機器。
JP2019090097A 2018-07-13 2019-05-10 表示装置、及び電子機器 Active JP7308655B2 (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2018132868 2018-07-13
JP2018132868 2018-07-13
JP2018224930 2018-11-30
JP2018224930 2018-11-30
JP2019048172 2019-03-15
JP2019048172 2019-03-15
JP2019082408 2019-04-24
JP2019082408 2019-04-24
JP2019088250 2019-05-08
JP2019088250 2019-05-08

Publications (2)

Publication Number Publication Date
JP2020187186A true JP2020187186A (ja) 2020-11-19
JP7308655B2 JP7308655B2 (ja) 2023-07-14

Family

ID=73222747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090097A Active JP7308655B2 (ja) 2018-07-13 2019-05-10 表示装置、及び電子機器

Country Status (1)

Country Link
JP (1) JP7308655B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113724588A (zh) * 2021-08-16 2021-11-30 武汉华星光电技术有限公司 显示系统
WO2022123388A1 (ja) * 2020-12-11 2022-06-16 株式会社半導体エネルギー研究所 表示システム
WO2022153146A1 (ja) * 2021-01-14 2022-07-21 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2022162490A1 (ja) * 2021-01-28 2022-08-04 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2022200937A1 (ja) * 2021-03-25 2022-09-29 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2023057854A1 (ja) * 2021-10-08 2023-04-13 株式会社半導体エネルギー研究所 電子装置
WO2023100015A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007286586A (ja) * 2006-04-13 2007-11-01 Lg Phillips Lcd Co Ltd 表示装置の駆動回路及びその駆動方法
JP2009116293A (ja) * 2007-11-08 2009-05-28 Samsung Mobile Display Co Ltd 有機電界発光表示装置
JP2014053967A (ja) * 2004-12-13 2014-03-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2018063398A (ja) * 2016-10-14 2018-04-19 株式会社ジャパンディスプレイ 表示装置
JP2018101783A (ja) * 2016-12-16 2018-06-28 株式会社半導体エネルギー研究所 半導体装置、表示システム及び電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014053967A (ja) * 2004-12-13 2014-03-20 Semiconductor Energy Lab Co Ltd 半導体装置
JP2007286586A (ja) * 2006-04-13 2007-11-01 Lg Phillips Lcd Co Ltd 表示装置の駆動回路及びその駆動方法
JP2009116293A (ja) * 2007-11-08 2009-05-28 Samsung Mobile Display Co Ltd 有機電界発光表示装置
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器
JP2018063398A (ja) * 2016-10-14 2018-04-19 株式会社ジャパンディスプレイ 表示装置
JP2018101783A (ja) * 2016-12-16 2018-06-28 株式会社半導体エネルギー研究所 半導体装置、表示システム及び電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022123388A1 (ja) * 2020-12-11 2022-06-16 株式会社半導体エネルギー研究所 表示システム
WO2022153146A1 (ja) * 2021-01-14 2022-07-21 株式会社半導体エネルギー研究所 表示装置および電子機器
WO2022162490A1 (ja) * 2021-01-28 2022-08-04 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2022200937A1 (ja) * 2021-03-25 2022-09-29 株式会社半導体エネルギー研究所 表示装置、及び電子機器
CN113724588A (zh) * 2021-08-16 2021-11-30 武汉华星光电技术有限公司 显示系统
WO2023057854A1 (ja) * 2021-10-08 2023-04-13 株式会社半導体エネルギー研究所 電子装置
WO2023100015A1 (ja) * 2021-11-30 2023-06-08 株式会社半導体エネルギー研究所 表示装置、及び電子機器

Also Published As

Publication number Publication date
JP7308655B2 (ja) 2023-07-14

Similar Documents

Publication Publication Date Title
JP7247176B2 (ja) 表示装置、及び電子機器
JP7308655B2 (ja) 表示装置、及び電子機器
JP2022189942A (ja) 発光装置
WO2020229917A1 (ja) 表示装置
WO2020194107A1 (ja) 表示装置およびその動作方法
KR102625628B1 (ko) 표시 장치, 표시 모듈, 및 전자 기기
JP2020140707A (ja) 眼鏡型電子機器
WO2020229920A1 (ja) 半導体装置、および半導体装置の動作方法
WO2020261036A1 (ja) 表示装置
US11793010B2 (en) Display device, display module, and electronic device
WO2020222061A1 (ja) 表示装置の動作方法
WO2022263968A1 (ja) 表示装置、電子機器
TWI841368B (zh) 顯示器裝置、顯示器模組及電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230704

R150 Certificate of patent or registration of utility model

Ref document number: 7308655

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150