WO2020229917A1 - 表示装置 - Google Patents

Abstract

狭額縁化した表示装置を提供する。第１の層と、第２の層と、第３の層と、が積層して設けられた 表示装置。第１の層は、ゲートドライバ回路と、データドライバ回路と、を有し、第２の層は、デ マルチプレクサ回路を有し、第３の層は、表示部を有する。表示部には、画素がマトリクス状に配 列され、デマルチプレクサ回路の入力端子は、データドライバ回路と電気的に接続され、デマルチ プレクサ回路の出力端子は、画素と電気的に接続される。ゲートドライバ回路、及びデータドライ バ回路は、前記画素と重なる領域を有するように設けられる。また、ゲートドライバ回路とデータ ドライバ回路は、明確に分離されず、重なる領域を有する。ゲートドライバ回路及びデータドライ バ回路は、それぞれ５個以上設けることができる。

Description

表示装置

本発明の一態様は、表示装置に関する。

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。

トランジスタに適用可能な半導体材料として、金属酸化物を用いた酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、又はμＦＥと言う場合がある）を高めた半導体装置が開示されている。

半導体層に用いることのできる金属酸化物は、スパッタリング法等を用いて形成できるため、大型の表示装置を構成するトランジスタの半導体層に用いることができる。また、多結晶シリコンや非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられる。また、金属酸化物を用いたトランジスタは、非晶質シリコンを用いた場合に比べて高い電界効果移動度を有するため、駆動回路を設けた高機能の表示装置を実現できる。

また、拡張現実（ＡＲ：Ａｕｇｍｅｎｔｅｄ　Ｒｅａｌｉｔｙ）又は仮想現実（ＶＲ：Ｖｉｒｔｕａｌ　Ｒｅａｌｉｔｙ）用の表示装置として、ウェアラブル型の表示装置、及び据え置き型の表示装置が普及しつつある。ウェアラブル型の表示装置としては、例えば、ヘッドマウントディスプレイ（ＨＭＤ：Ｈｅａｄ　Ｍｏｕｎｔｅｄ　Ｄｉｓｐｌａｙ）や眼鏡型の表示装置等がある。据え置き型の表示装置としては、例えば、ヘッドアップディスプレイ（ＨＵＤ：Ｈｅａｄ−Ｕｐ　Ｄｉｓｐｌａｙ）等がある。

さらに、撮像装置を有する電子機器であるデジタルカメラ等に設けられる、撮像される画像を撮像前に確認するために用いるビューファインダーとして、電子ビューファインダーが用いられている。電子ビューファインダーには表示部が設けられ、撮像デバイスにより得られる像を当該表示部に画像として表示することができる。例えば、特許文献２では、画像中心部から画像周辺部にわたって良好な視度状態を得ることができる電子ビューファインダーについて開示されている。

特開２０１４−７３９９号公報 特開２０１２−４２５６９号公報

ヘッドマウントディスプレイ（ＨＭＤ）等、表示面と使用者の距離が近い表示装置においては使用者が画素を視認しやすく、粒状感を強く感じてしまうことから、ＡＲやＶＲの没入感や臨場感が薄れる場合がある。また、電子ビューファインダーには光学ファインダーと同様に接眼部が設けられ、電子ビューファインダーの表示部に表示される画像は、接眼部に使用者の眼を近づけることにより視認される。このため、電子ビューファインダーの表示部と、使用者と、の距離が近くなる。これにより、使用者が表示部に設けられた画素を視認しやすいため、粒状感を強く感じてしまう場合がある。以上のようなことから、ＨＭＤ及び電子ビューファインダーにおいては、使用者に画素を視認されないように精細な画素を備える表示装置が望まれる。例えば、画素密度を１０００ｐｐｉ以上とすることが好ましく、２０００ｐｐｉ以上とすることがより好ましく、５０００ｐｐｉ以上とすることがさらに好ましい。また、例えば電子ビューファインダーに設けられる表示装置においては、４Ｋ（画素数：３８４０×２１６０）、５Ｋ（画素数：５１２０×２８８０）、又はそれ以上の解像度の画像を表示できることが好ましい。

一方、画素密度が高くなると、データドライバ回路等の駆動回路に設けられるトランジスタ等も高密度集積化して設ける必要がある。しかしながら、高密度集積化の限界等の理由により、表示部の面積に比してデータドライバ回路の占有面積が大きくなる可能性がある。これにより、表示部が設けられていない領域である額縁が大きくなる可能性がある。

本発明の一態様は、狭額縁化した表示装置を提供することを課題の一とする。又は、本発明の一態様は、小型の表示装置を提供することを課題の一とする。又は、本発明の一態様は、レイアウトの自由度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、画素密度が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、高精細な画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高品位の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、臨場感の高い画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高輝度の画像を表示することができる表示装置を提供することを課題の一とする。又は、本発明の一態様は、高速に動作する表示装置を提供することを課題の一とする。又は、本発明の一態様は、消費電力が低い表示装置を提供することを課題の一とする。又は、本発明の一態様は、低価格な表示装置を提供することを課題の一とする。又は、本発明の一態様は、信頼性が高い表示装置を提供することを課題の一とする。又は、本発明の一態様は、新規な表示装置を提供することを課題の一とする。又は、本発明の一態様は、上記表示装置の動作方法を提供することを課題の一とする。又は、本発明の一態様は、上記表示装置を有する電子機器を提供することを課題の一とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項等の記載から抽出することが可能である。

本発明の一態様は、第１の層と、第２の層と、第３の層と、が積層して設けられた表示装置であって、第１の層は、ゲートドライバ回路と、データドライバ回路と、を有し、第２の層は、デマルチプレクサ回路を有し、第３の層は、表示部を有し、表示部には、画素がマトリクス状に配列され、デマルチプレクサ回路の入力端子は、データドライバ回路と電気的に接続され、デマルチプレクサ回路の出力端子は、画素と電気的に接続され、ゲートドライバ回路は、画素と重なる領域を有し、データドライバ回路は、画素と重なる領域を有し、ゲートドライバ回路は、データドライバ回路と重なる領域を有する表示装置である。

又は、上記態様において、デマルチプレクサ回路は、画素と重なる領域を有してもよい。

又は、上記態様において、表示装置は、Ｄ／Ａ変換回路を有し、Ｄ／Ａ変換回路は、電位生成回路と、パストランジスタロジック回路と、を有し、電位生成回路は、データドライバ回路の外部に設けられ、パストランジスタロジック回路は、データドライバ回路に設けられ、Ｄ／Ａ変換回路に設けられるパストランジスタロジック回路の個数は、表示部に設けられる画素の列数より少なく、Ｄ／Ａ変換回路に設けられる電位生成回路の個数は、パストランジスタロジック回路の個数より少なく、電位生成回路は、互いに大きさの異なる複数の電位を生成する機能を有し、パストランジスタロジック回路は、画像データを受信し、当該画像データのデジタル値を基にして、電位生成回路が生成した電位のいずれかを出力する機能を有してもよい。

又は、上記態様において、パストランジスタロジック回路の個数は、画素の列数の１／２以下であってもよい。

又は、上記態様において、画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有してもよい。

又は、本発明の一態様は、第１の層と、第２の層と、第３の層と、が積層して設けられた表示装置であって、第１の層は、ゲートドライバ回路と、第１のデータドライバ回路と、第２のデータドライバ回路と、第３のデータドライバ回路と、第４のデータドライバ回路と、第５のデータドライバ回路と、有し、第２の層は、第１のデマルチプレクサ回路と、第２のデマルチプレクサ回路と、第３のデマルチプレクサ回路と、第４のデマルチプレクサ回路と、第５のデマルチプレクサ回路と、を有し、第３の層は、第１の表示部と、第２の表示部と、第３の表示部と、第４の表示部と、第５の表示部と、を有し、第１の表示部には、第１の画素がマトリクス状に配列され、第２の表示部には、第２の画素がマトリクス状に配列され、第３の表示部には、第３の画素がマトリクス状に配列され、第４の表示部には、第４の画素がマトリクス状に配列され、第５の表示部には、第５の画素がマトリクス状に配列され、第１のデマルチプレクサ回路の入力端子は、第１のデータドライバ回路と電気的に接続され、第２のデマルチプレクサ回路の入力端子は、第２のデータドライバ回路と電気的に接続され、第３のデマルチプレクサ回路の入力端子は、第３のデータドライバ回路と電気的に接続され、第４のデマルチプレクサ回路の入力端子は、第４のデータドライバ回路と電気的に接続され、第５のデマルチプレクサ回路の入力端子は、第５のデータドライバ回路と電気的に接続され、第１のデマルチプレクサ回路の出力端子は、第１の画素と電気的に接続され、第２のデマルチプレクサ回路の出力端子は、第２の画素と電気的に接続され、第３のデマルチプレクサ回路の出力端子は、第３の画素と電気的に接続され、第４のデマルチプレクサ回路の出力端子は、第４の画素と電気的に接続され、第５のデマルチプレクサ回路の出力端子は、第５の画素と電気的に接続され、ゲートドライバ回路は、第１の画素と重なる領域を有し、第１のデータドライバ回路は、第１の画素と重なる領域を有し、第２のデータドライバ回路は、第２の画素と重なる領域を有し、第３のデータドライバ回路は、第３の画素と重なる領域を有し、第４のデータドライバ回路は、第４の画素と重なる領域を有し、第５のデータドライバ回路は、第５の画素と重なる領域を有し、ゲートドライバ回路は、第１のデータドライバ回路と重なる領域を有する表示装置である。

又は、上記態様において、第１のデマルチプレクサ回路は、第１の画素と重なる領域を有し、第２のデマルチプレクサ回路は、第２の画素と重なる領域を有し、第３のデマルチプレクサ回路は、第３の画素と重なる領域を有し、第４のデマルチプレクサ回路は、第４の画素と重なる領域を有し、第５のデマルチプレクサ回路は、第５の画素と重なる領域を有してもよい。

又は、上記態様において、表示装置は、Ｄ／Ａ変換回路を有し、Ｄ／Ａ変換回路は、電位生成回路と、第１のパストランジスタロジック回路と、第２のパストランジスタロジック回路と、第３のパストランジスタロジック回路と、第４のパストランジスタロジック回路と、第５のパストランジスタロジック回路と、を有し、電位生成回路は、第１乃至第５のデータドライバ回路の外部に設けられ、第１のパストランジスタロジック回路は、第１のデータドライバ回路に設けられ、第２のパストランジスタロジック回路は、第２のデータドライバ回路に設けられ、第３のパストランジスタロジック回路は、第３のデータドライバ回路に設けられ、第４のパストランジスタロジック回路は、第４のデータドライバ回路に設けられ、第５のパストランジスタロジック回路は、第５のデータドライバ回路に設けられ、Ｄ／Ａ変換回路に設けられる第１のパストランジスタロジック回路の個数は、第１の表示部に設けられる第１の画素の列数より少なく、Ｄ／Ａ変換回路に設けられる第２のパストランジスタロジック回路の個数は、第２の表示部に設けられる第２の画素の列数より少なく、Ｄ／Ａ変換回路に設けられる第３のパストランジスタロジック回路の個数は、第３の表示部に設けられる第３の画素の列数より少なく、Ｄ／Ａ変換回路に設けられる第４のパストランジスタロジック回路の個数は、第４の表示部に設けられる第４の画素の列数より少なく、Ｄ／Ａ変換回路に設けられる第５のパストランジスタロジック回路の個数は、第５の表示部に設けられる第５の画素の列数より少なく、Ｄ／Ａ変換回路に設けられる電位生成回路の個数は、第１のパストランジスタロジック回路の個数より少なく、Ｄ／Ａ変換回路に設けられる電位生成回路の個数は、第２のパストランジスタロジック回路の個数より少なく、Ｄ／Ａ変換回路に設けられる電位生成回路の個数は、第３のパストランジスタロジック回路の個数より少なく、Ｄ／Ａ変換回路に設けられる電位生成回路の個数は、第４のパストランジスタロジック回路の個数より少なく、Ｄ／Ａ変換回路に設けられる電位生成回路の個数は、第５のパストランジスタロジック回路の個数より少なく、電位生成回路は、互いに大きさの異なる複数の電位を生成する機能を有し、第１乃至第５のパストランジスタロジック回路は、画像データを受信し、当該画像データのデジタル値を基にして、電位生成回路が生成した電位のいずれかを出力する機能を有してもよい。

又は、上記態様において、第１のパストランジスタロジック回路の個数は、第１の画素の列数の１／２以下であり、第２のパストランジスタロジック回路の個数は、第２の画素の列数の１／２以下であり、第３のパストランジスタロジック回路の個数は、第３の画素の列数の１／２以下であり、第４のパストランジスタロジック回路の個数は、第４の画素の列数の１／２以下であり、第５のパストランジスタロジック回路の個数は、第５の画素の列数の１／２以下であってもよい。

又は、上記態様において、第１乃至第５の画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、金属酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有してもよい。

本発明の一態様により、狭額縁化した表示装置を提供することができる。又は、本発明の一態様により、小型の表示装置を提供することができる。又は、本発明の一態様により、レイアウトの自由度が高い表示装置を提供することができる。又は、本発明の一態様により、画素密度が高い表示装置を提供することができる。又は、本発明の一態様により、高精細な画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高品位の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、臨場感の高い画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高輝度の画像を表示することができる表示装置を提供することができる。又は、本発明の一態様により、高速に動作する表示装置を提供することができる。又は、本発明の一態様により、消費電力が低い表示装置を提供することができる。又は、本発明の一態様により、低価格な表示装置を提供することができる。又は、本発明の一態様により、信頼性が高い表示装置を提供することができる。又は、本発明の一態様により、新規な表示装置を提供することができる。又は、本発明の一態様により、上記表示装置の動作方法を提供することができる。又は、本発明の一態様により、上記表示装置を有する電子機器を提供することができる。

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項等の記載から抽出することが可能である。

図１Ａは、表示装置の構成例を示すブロック図である。図１Ｂは、表示装置の構成例を示す模式図である。
図２は、表示装置の構成例を示すブロック図である。
図３は、表示装置の構成例を示すブロック図である。
図４Ａ乃至図４Ｃは、画素の構成例を示す回路図である。
図５は、表示装置の動作方法の一例を示すタイミングチャートである。
図６は、表示装置の構成例を示すブロック図である。
図７は、表示装置の構成例を示すブロック図である。
図８は、表示装置の構成例を示すブロック図である。
図９は、表示装置の構成例を示すブロック図である。
図１０は、表示装置の構成例を示すブロック図である。
図１１は、表示装置の構成例を示すブロック図である。
図１２は、表示装置の構成例を示すブロック図である。
図１３は、Ｄ／Ａ変換回路の構成例を示す回路図である。
図１４は、ゲートドライバ回路の構成例を示すブロック図である。
図１５Ａは、レジスタ回路の構成例を示すブロック図である。図１５Ｂは、レジスタ回路の構成例を示す回路図である。
図１６は、ゲートドライバ回路及びデータドライバ回路の配置を示す模式図である。
図１７は、ゲートドライバ回路及びデータドライバ回路の構成例を示す上面図である。
図１８は、表示装置の構成例を示す断面図である。
図１９は、表示装置の構成例を示す断面図である。
図２０は、表示装置の構成例を示す断面図である。
図２１は、表示装置の構成例を示す断面図である。
図２２は、表示装置の構成例を示す断面図である。
図２３は、表示装置の構成例を示す断面図である。
図２４Ａ及び図２４Ｂは、画素の構成例を示す上面図である。
図２５は、画素の構成例を示す上面図である。
図２６は、画素の構成例を示す断面図である。
図２７Ａ乃至図２７Ｅは、発光素子の構成例を示す図である。
図２８Ａは、トランジスタの構成例を示す上面図である。図２８Ｂ及び図２８Ｃは、トランジスタの構成例を示す断面図である。
図２９Ａは、トランジスタの構成例を示す上面図である。図２９Ｂ及び図２９Ｃは、トランジスタの構成例を示す断面図である。
図３０Ａは、トランジスタの構成例を示す上面図である。図３０Ｂ及び図３０Ｃは、トランジスタの構成例を示す断面図である。
図３１ＡはＩＧＺＯの結晶構造の分類を説明する図である。図３１ＢはＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルを説明する図である。図３１ＣはＣＡＡＣ−ＩＧＺＯ膜の極微電子線回折パターンを説明する図である。
図３２Ａ乃至図３２Ｅは、電子機器の例を示す斜視図である。
図３３Ａ乃至図３３Ｇは、電子機器の例を示す斜視図である。

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

また、本明細書で説明する各図において、各構成の大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。

また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。

また、本明細書において、「上に」、「下に」等の配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

また、本明細書等において、トランジスタが有するソースとドレインの機能は、トランジスタの極性、又は回路動作において電流の方向が変化する場合等には入れ替わることがある。このため、ソースやドレインの用語は、入れ替えて用いることができるものとする。

本明細書等において「電極」「配線」「端子」等の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合等も含む。また、例えば、「端子」は「配線」や「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」等が一体となって形成されている場合等も含む。そのため、例えば、「電極」は「配線」又は「端子」の一部とすることができ、また、例えば、「端子」は「配線」又は「電極」の一部とすることができる。また、「電極」「配線」「端子」等の用語は、場合によって、「領域」等の用語に置き換える場合がある。

また、本明細書等において、「抵抗」の抵抗値を、配線の長さによって決める場合がある。又は、抵抗値は、配線で用いる導電体とは異なる抵抗率を有する導電体と接続することにより決める場合がある。又は、半導体に不純物をドーピングすることで抵抗値を決める場合がある。

また、本明細書等において、「電気的に接続」には、直接接続している場合と、「何らかの電気的作用を有するもの」を介して接続される場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。また、「直接接続」と表現される場合であっても、異なる導電体がコンタクトを介して接続される場合が含まれる。なお、配線には、異なる導電体が一つ以上の同じ元素を含む場合と、異なる元素を含む場合と、がある。

また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。

また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ_ｇｓがしきい値電圧Ｖ_ｔｈよりも低い（ｐチャネル型トランジスタでは、Ｖ_ｔｈよりも高い）状態をいう。

また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値等に限定されない。例えば、実際の製造工程において、エッチング等の処理により層やレジストマスク等が意図せずに目減りすることがあるが、理解を容易とするために図に反映しないことがある。また、図面において、同一部分又は同様な機能・材料等を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能・材料等を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

本明細書等において、金属酸化物（ｍｅｔａｌ　ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ又は単にＯＳともいう）等に分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、酸化物又は酸化物半導体を有するトランジスタと換言することができる。

（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について説明する。

本発明の一態様は、第１の層と、第２の層と、第３の層と、が積層して設けられた表示装置に関する。第１の層は、ゲートドライバ回路と、データドライバ回路と、を有し、第２の層は、デマルチプレクサ回路を有し、第３の層は、表示部を有する。表示部には、画素がマトリクス状に配列されている。ゲートドライバ回路及びデータドライバ回路は、表示部と重なる領域を有するように設けられる。これにより、本発明の一態様の表示装置を狭額縁化することができ、また小型化することができる。

また、ゲートドライバ回路とデータドライバ回路は、明確に分離されず、重なる領域を有する。これにより、当該重なる領域を有さない場合より、さらに表示装置を狭額縁化することができ、また小型化することができる。

ここで、ゲートドライバ回路及びデータドライバ回路が、表示部と重ならない構成とする場合、ゲートドライバ回路及びデータドライバ回路は、例えば表示部の外周部に設けることとなる。この場合、２行２列分より多くの表示部を設けることは、データドライバ回路の設置場所等の観点から難しい。一方、本発明の一態様の表示装置では、ゲートドライバ回路及びデータドライバ回路を、表示部が設けられた層とは異なる層に設けることにより、表示部と重なる領域を有するように設けることができる。よって、２行２列分より多くの表示部を設けることができる。つまり、本発明の一態様の表示装置には、ゲートドライバ回路及びデータドライバ回路を、それぞれ５個以上設けることができる。

以上のように、ゲートドライバ回路及びデータドライバ回路を、表示部と重なる領域を有するように設けることにより、ゲートドライバ回路及びデータドライバ回路が表示部と重ならない構成の表示装置より、例えば高速に動作させることができる。よって、本発明の一態様の表示装置の画素密度を、ゲートドライバ回路及びデータドライバ回路が表示部と重ならない構成の表示装置より高めることができる。例えば、本発明の一態様の表示装置の画素密度を１０００ｐｐｉ以上とすることができ、２０００ｐｐｉ以上とすることができ、５０００ｐｐｉ以上とすることができる。これにより、本発明の一態様の表示装置は、高精細な画像を表示することができる。

ここで、本発明の一態様の表示装置の画素密度を高くすると、データドライバ回路等の駆動回路に設けられるトランジスタ等も高密度集積化して設ける必要がある。しかしながら、高密度集積化の限界等の理由により、表示部の面積に比してデータドライバ回路の占有面積が大きくなる可能性がある。これにより、データドライバ回路の、表示部と重ならない部分の面積が大きくなり、したがって表示部が設けられていない領域である額縁が大きくなる可能性がある。

一方、本発明の一態様の表示装置は、前述のように第２の層にデマルチプレクサ回路が設けられる。デマルチプレクサ回路の入力端子は、データドライバ回路と電気的に接続され、デマルチプレクサ回路の出力端子は、画素と電気的に接続される。具体的には、デマルチプレクサ回路が出力端子として第１の出力端子と、第２の出力端子と、を有する場合、第１の出力端子と、第２の出力端子と、は互いに異なる列の画素と電気的に接続される。これにより、デマルチプレクサ回路は、データドライバ回路が生成した画像データの供給先を切り替える機能を有することができる。よって、データドライバ回路の構成を簡易なものとすることができる。具体的には、例えば、データドライバ回路が有するトランジスタ等の素子の個数を減らすことができる。これにより、データドライバ回路の占有面積を小さくすることができる。したがって、データドライバ回路の、表示部と重ならない部分の面積を小さくすることができる。これにより、本発明の一態様の表示装置を狭額縁化することができる。

デマルチプレクサ回路は、前述のようにデータドライバ回路が設けられる層、及び表示部が設けられる層のいずれとも異なる層に設けられる。これにより、レイアウトの自由度を高めつつ、デマルチプレクサ回路を表示部と重なる領域を有するように設けることができる。したがって、例えばデマルチプレクサ回路をデータドライバ回路と同一の層に設ける場合より、本発明の一態様の表示装置をさらに狭額縁化することができ、また小型化することができる。

＜表示装置１０の構成例１＞
図１Ａは、本発明の一態様の表示装置である表示装置１０の構成例を示すブロック図である。表示装置１０はゲートドライバ回路２１と、データドライバ回路２２と、回路４０と、を有する。また、表示装置１０は、画素３４がｍ行ｎ列（ｍ、ｎは１以上の整数）のマトリクス状に配列された表示部３３を有する。さらに、表示装置１０はデマルチプレクサ回路８１を有する。

本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“＿１”、“＿２”、“［ｎ］”、“［ｍ，ｎ］”等の識別用の符号を付記して記載する場合がある。例えば、１行１列目の画素３４を画素３４［１，１］と記載し、ｍ行ｎ列目の画素３４を画素３４［ｍ，ｎ］と記載する。

データドライバ回路２２は、配線８２を介してデマルチプレクサ回路８１の入力端子と電気的に接続される。また、デマルチプレクサ回路８１の選択制御信号入力端子は、配線８３と電気的に接続される。さらに、デマルチプレクサ回路８１は複数の出力端子を有し、当該複数の出力端子は、互いに異なる配線３２を介して画素３４と電気的に接続される。

本明細書等において、「デマルチプレクサ回路の出力端子」という場合、デマルチプレクサ回路が複数有する出力端子のいずれか１つを示す場合がある。例えば、「配線が、デマルチプレクサ回路の出力端子と電気的に接続される。」という場合、当該配線は、複数の出力端子のうちの１つと電気的に接続される場合がある。

ゲートドライバ回路２１は、配線３１を介して画素３４と電気的に接続される。また、回路４０は、データドライバ回路２２と電気的に接続される。なお、回路４０は、その他の回路等と電気的に接続されていてもよい。

図１Ａでは、同一列の画素３４が同一の配線３２と電気的に接続され、同一行の画素３４が同一の配線３１と電気的に接続される構成を示している。本明細書等において、例えば１列目の画素３４と電気的に接続される配線３２を配線３２［１］と記載し、ｎ列目の画素３４と電気的に接続される配線３２を配線３２［ｎ］と記載する。また、例えば１行目の画素３４と電気的に接続される配線３１を配線３１［１］と記載し、ｍ行目の画素３４と電気的に接続される配線３１を配線３１［ｍ］と記載する。

データドライバ回路２２は、画像データを生成する機能を有する。画像データは、配線８２を介してデマルチプレクサ回路８１に供給される。

デマルチプレクサ回路８１は、入力端子から入力された画像データを、選択制御信号入力端子に入力される信号に応じて、つまり配線８３の電位に応じて複数の出力端子のうちのいずれか１つから出力する機能を有する。例えば、デマルチプレクサ回路８１が第１の出力端子と、第２の出力端子と、を有し、選択制御信号が１ビットのデジタル信号である場合、選択制御信号が高電位である場合は入力された画像データを第１の出力端子から出力することができる。一方、選択制御信号が低電位である場合はデマルチプレクサ回路８１に入力された画像データを第２の出力端子から出力することができる。なお、選択制御信号が低電位である場合はデマルチプレクサ回路８１に入力された画像データを第１の出力端子から出力し、高電位である場合は第２の出力端子から出力してもよい。

以上のように、デマルチプレクサ回路８１に入力された画像データは、配線３２に出力されて画素３４に供給される。よって、配線３２は、データ線としての機能を有することができる。

前述のように、デマルチプレクサ回路８１は複数の出力端子を有し、出力端子１つあたり１本の配線３２と電気的に接続することができる。よって、表示装置１０が有するデマルチプレクサ回路８１の数は、画素３４の列数であるｎより少なくすることができる。例えば、デマルチプレクサ回路８１が出力端子として第１の出力端子と、第２の出力端子と、を有する場合、表示装置１０はｎ／２個のデマルチプレクサ回路８１を有することができる。また、デマルチプレクサ回路８１が出力端子として第１の出力端子と、第２の出力端子と、第３の出力端子と、を有する場合、表示装置１０はｎ／３個のデマルチプレクサ回路８１を有することができる。また、デマルチプレクサ回路８１が出力端子として第１乃至第ｋ（ｋは２以上ｎ以下の整数）の出力端子を有する場合、表示装置１０はｎ／ｋ個のデマルチプレクサ回路８１を有することができる。

なお、選択制御信号のビット数は、デマルチプレクサ回路８１が有する出力端子の数に応じた数とすることができる。例えば、デマルチプレクサ回路８１が第１乃至第４の出力端子を有する場合、選択制御信号は２ビットのデジタル信号とすることができる。例えば、デマルチプレクサ回路８１が第１乃至第ｋの出力端子を有する場合、選択制御信号はｌｏｇ_２（ｋ）ビットのデジタル信号とすることができる。

図１Ａでは、デマルチプレクサ回路８１が、出力端子として第１の出力端子と、第２の出力端子と、を有する場合を示している。この場合、前述のように表示装置１０はｎ／２個のデマルチプレクサ回路８１を有することができる。

本明細書等において、複数のデマルチプレクサ回路８１を、デマルチプレクサ回路８１［１］、デマルチプレクサ回路８１［２］等と記載して区別している。例えば、ｎ／２個のデマルチプレクサ回路８１を、デマルチプレクサ回路８１［１］乃至デマルチプレクサ回路８１［ｎ／２］と記載して互いに区別している。なお、例えばデマルチプレクサ回路８１［１］の入力端子と電気的に接続される配線８２を配線８２［１］と記載し、デマルチプレクサ回路８１［１］の選択制御信号入力端子と電気的に接続される配線８３を配線８３［１］と記載する。また、例えばデマルチプレクサ回路８１［ｎ／２］の入力端子と電気的に接続される配線８２を配線８２［ｎ／２］と記載し、デマルチプレクサ回路８１［ｎ／２］の選択制御信号入力端子と電気的に接続される配線８３を配線８３［ｎ／２］と記載する。

ゲートドライバ回路２１は、データドライバ回路２２が生成した画像データに対応する電位が書き込まれる画素３４を選択する機能を有する。例えば、ゲートドライバ回路２１は、選択信号を生成して、特定の行の画素３４に当該選択信号を供給することができる。選択信号が供給された画素３４には、画像データに対応する電位を書き込むことができる。

ここで、ゲートドライバ回路２１は、例えば１行目の画素３４を選択した後２行目の画素３４を選択し、ｍ行目の画素３４まで順次選択した後再び１行目の画素３４を選択する。つまり、ゲートドライバ回路２１は、画素３４を走査する機能を有するということができる。また、選択信号は、ゲートドライバ回路２１から配線３１を介して画素３４に供給することができる。以上より、配線３１は走査線としての機能を有するということができる。なお、インターレース駆動を行う場合、１行目の画素３４を選択した後、２行目の画素３４を選択せず、例えば３行目、又は４行目以降の画素３４を選択する。例えば、ｍを偶数とする場合、奇数行目の画素３４を順次選択した後、偶数行目の画素３４を順次選択することができる。

回路４０は、例えば、データドライバ回路２２が生成する画像データの基となるデータを受信し、受信したデータをデータドライバ回路２２に供給する機能を有する。また、回路４０は、スタートパルス信号及びクロック信号等を生成する、制御回路としての機能を有する。その他、回路４０は、ゲートドライバ回路２１及びデータドライバ回路２２が有さない機能を有する回路とすることができる。

表示部３３は、画素３４に供給された画像データに対応する画像を表示する機能を有する。具体的には、画像データに対応する輝度の光を画素３４から射出することにより、表示部３３に画像が表示される。

なお、画素３４から射出される光の色は、例えば赤色、緑色、青色等とすることができる。例えば、赤色の光を射出する画素３４、緑色の光を射出する画素３４、及び青色の光を射出する画素３４を表示部３３に設けることにより、表示装置１０はフルカラー表示を行うことができる。この場合、画素３４は、副画素であるということができる。

図１Ｂは、表示装置１０の構成例を示す模式図である。図１Ｂに示すように、表示装置１０は層２０と、層８０と、層３０と、の積層構成とすることができる。図１Ｂでは、層２０の上方に層８０を設け、層８０の上方に層３０を設ける構成を示している。層２０と層８０の間、及び層８０と層３０の間には、層間絶縁層を設けることができる。なお、層２０、層８０、及び層３０の積層順は、図１Ｂに示すものに限らない。例えば、層３０の上方に層８０を設け、層８０の上方に層２０を設けてもよい。

層２０には、例えばゲートドライバ回路２１、データドライバ回路２２、及び回路４０を設けることができる。層８０には、例えばデマルチプレクサ回路８１を設けることができる。層３０には、例えば表示部３３を設けることができる。ここで、層２０に設けられるゲートドライバ回路２１、データドライバ回路２２、及び回路４０等は、表示装置１０を駆動させるために必要な回路である。よって、これらの回路は駆動回路と呼ぶことができる。なお、デマルチプレクサ回路８１を駆動回路と呼んでもよい。

図２は、図１Ｂに示す層２０、層８０、及び層３０の構成例を示す図である。図２では、層２０と層３０の位置関係を一点鎖線及び白抜き丸印で示しており、一点鎖線で結ばれた、層２０の白抜き丸印と層３０の白抜き丸印が互いに重なっている。なお、他の図においても、同様の表記を行う。

表示装置１０は、層２０に設けられたゲートドライバ回路２１及びデータドライバ回路２２が、表示部３３と重なる領域を有している。例えば、ゲートドライバ回路２１及びデータドライバ回路２２は、画素３４と重なる領域を有している。ゲートドライバ回路２１及びデータドライバ回路２２と、表示部３３と、を、互いに重なる領域を有するように積層して設けることで、表示部３３が設けられていない領域である額縁の面積を小さくすることができる。よって、表示装置１０を狭額縁化することができる。また、表示装置１０を狭額縁化することにより、表示装置１０を小型化することができる。

また、ゲートドライバ回路２１とデータドライバ回路２２は、明確に分離されず、重なる領域を有する。当該領域を、領域２３とする。領域２３を有することにより、ゲートドライバ回路２１とデータドライバ回路２２の占有面積の合計を小さくすることができる。よって、表示部３３の面積が小さい場合であっても、ゲートドライバ回路２１とデータドライバ回路２２を、表示部３３からはみ出すことなく設けることができる。又は、ゲートドライバ回路２１とデータドライバ回路２２の、表示部３３と重ならない領域の面積を小さくすることができる。以上より、表示装置１０を、領域２３を有さない場合よりさらに狭額縁化することができ、また小型化することができる。

ここで、表示装置１０がデマルチプレクサ回路８１を有する構成とすることで、データドライバ回路２２は例えば１列目乃至ｎ列目の画素３４に供給する画像データを、全て同時に生成する必要がなくなる。例えば、デマルチプレクサ回路８１が出力端子として第１の出力端子と、第２の出力端子と、を有し、第１の出力端子には奇数列目の配線３２が電気的に接続されていて、第２の出力端子には偶数列目の配線３２が電気的に接続される場合を考える。この場合、データドライバ回路２２は、奇数列目の画素３４に供給する画像データを生成した後、偶数列目の画素３４に供給する画像データを生成すればよい。以上より、データドライバ回路２２が一度に生成するデータ量を減少させることができるため、データドライバ回路２２の構成を簡易なものとすることができる。具体的には、例えばデータドライバ回路２２が有するトランジスタ等の素子の個数を減らすことができる。これにより、データドライバ回路２２の占有面積を小さくすることができる。したがって、表示部３３の面積が小さい場合であっても、データドライバ回路２２が表示部３３からはみ出すことを抑制することができる。又は、データドライバ回路２２の、表示部３３と重ならない領域の面積を小さくすることができる。以上より、表示装置１０を狭額縁化することができ、また小型化することができる。

また、デマルチプレクサ回路８１は、データドライバ回路２２が設けられる層、及び表示部３３が設けられる層のいずれとも異なる層に設けられる。これにより、レイアウトの自由度を高めつつ、デマルチプレクサ回路８１を表示部３３と重なる領域を有するように設けることができる。例えば、デマルチプレクサ回路８１を画素３４と重なる領域を有するように設けることができる。このため、例えばデマルチプレクサ回路８１をデータドライバ回路２２が設けられる層２０に設ける場合より、表示装置１０をさらに狭額縁化することができ、また小型化することができる。なお、配線８２の抵抗、及び配線３２の抵抗に起因する信号遅延の抑制等の観点から、配線８２の長さ、及び配線３２の長さはできる限り短いことが好ましい。このため、デマルチプレクサ回路８１は、データドライバ回路２２と重なる領域を有するように設けることが好ましい。

回路４０は、表示部３３と重ならないように設けることができる。なお、回路４０を、表示部３３と重なる領域を有するように設けてもよい。

また、ゲートドライバ回路２１、及び／又は回路４０を、層８０に設けてもよい。ゲートドライバ回路２１を層８０に設ける場合、ゲートドライバ回路２１と、デマルチプレクサ回路８１と、が明確に分離されず重なる領域を有するようにしてもよい。

＜回路４０及びデータドライバ回路２２の構成例＞
図３は、回路４０及びデータドライバ回路２２の構成例を示すブロック図である。なお、図３では、図１Ａ及び図２に示すようにデマルチプレクサ回路８１が出力端子を２つ有し、表示装置１０がデマルチプレクサ回路８１をｎ／２個有する場合を示している。

回路４０は、受信回路４１と、シリアルパラレル変換回路４２と、電位生成回路４６ａと、を有する。なお、回路４０は、上記回路の他、様々な回路を設けることができる。例えば、回路４０には、スタートパルス信号及びクロック信号等を生成する機能を有する、制御回路を設けることができる。

データドライバ回路２２は、バッファ回路４３と、シフトレジスタ回路４４と、ラッチ回路４５と、パストランジスタロジック回路４６ｂと、アンプ回路４７と、を有する。ここで、ラッチ回路４５、パストランジスタロジック回路４６ｂ、及びアンプ回路４７は、デマルチプレクサ回路８１と同数ずつ設けることができる。図３では、データドライバ回路２２が、シフトレジスタ回路４４を１個有し、ラッチ回路４５、パストランジスタロジック回路４６ｂ、及びアンプ回路４７をそれぞれｎ／２個ずつ有する場合を示している。本明細書等において、例えばｎ／２個のラッチ回路４５、パストランジスタロジック回路４６ｂ、及びアンプ回路４７を、それぞれラッチ回路４５［１］乃至ラッチ回路４５［ｎ／２］、パストランジスタロジック回路４６ｂ［１］乃至パストランジスタロジック回路４６ｂ［ｎ／２］、アンプ回路４７［１］乃至アンプ回路４７［ｎ／２］と記載して区別している。ここで、例えばデータドライバ回路２２がパストランジスタロジック回路４６ｂをｎ／２個有する場合、電位生成回路４６ａと、パストランジスタロジック回路４６ｂ［１］乃至パストランジスタロジック回路４６ｂ［ｎ／２］と、によりＤ／Ａ（Ｄｉｇｉｔａｌ　ｔｏ　Ａｎａｌｏｇ）変換回路４６が構成される。

受信回路４１は、データドライバ回路２２が生成する画像データの基となるデータを受信する機能を有する。当該データは、シングルエンドのデジタルデータとすることができる。受信回路４１は、ＬＶＤＳ（Ｌｏｗ　Ｖｏｌｔａｇｅ　Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｓｉｇｎａｌｉｎｇ）等のデータ伝送用信号を用いてデータを受信する場合、内部処理可能な信号規格に変換する機能を有してもよい。

シリアルパラレル変換回路４２は、受信回路４１が出力した、シングルエンドのデータをパラレル変換する機能を有する。回路４０にシリアルパラレル変換回路４２を設けることにより、回路４０からデータドライバ回路２２等へのデータ等の伝送時の負荷が大きくても、回路４０からデータドライバ回路２２等へデータ等を伝送することができるようになる。

バッファ回路４３は、例えばユニティゲインバッファとすることができる。バッファ回路４３は、シリアルパラレル変換回路４２から出力されるデータと同一のデータを出力する機能を有する。データドライバ回路２２にバッファ回路４３を設けることにより、シリアルパラレル変換回路４２から出力されるデータに対応する電位が、回路４０からデータドライバ回路２２に伝送される際に配線抵抗等により低下したとしても、当該低下分を回復させることができる。これにより、回路４０からデータドライバ回路２２等へのデータ等の伝送時の負荷が大きくても、データドライバ回路２２等の駆動能力の低下を抑制することができる。

シフトレジスタ回路４４は、ラッチ回路４５の動作を制御するための信号を生成する機能を有する。ラッチ回路４５は、バッファ回路４３が出力したデータを保持又は出力する機能を有する。ラッチ回路４５において、データの保持又は出力のどちらの動作を行うかは、シフトレジスタ回路４４から供給された信号に基づいて選択される。

Ｄ／Ａ変換回路４６は、ラッチ回路４５が出力したデジタルデータを、アナログの画像データに変換する機能を有する。電位生成回路４６ａは、Ｄ／Ａ変換可能なデータのビット数に応じた種類の電位を生成し、パストランジスタロジック回路４６ｂに供給する機能を有する。例えば、Ｄ／Ａ変換回路４６が８ビットのデジタルデータをアナログの画像データに変換する機能を有する場合は、電位生成回路４６ａは互いに大きさの異なる２５６種類の電位を生成することができる。

パストランジスタロジック回路４６ｂは、ラッチ回路４５からデータを受信し、受信したデータのデジタル値を基にして、電位生成回路４６ａが生成した電位のいずれかを、アナログ信号として出力する機能を有する。例えば、データのデジタル値が大きいほど、パストランジスタロジック回路４６ｂが出力する電位を大きくすることができる。

図３に示すように、表示装置１０では、Ｄ／Ａ変換回路４６を構成する回路をデータドライバ回路２２と回路４０に分散して設ける構成とすることができる。具体的には、パストランジスタロジック回路４６ｂのような、データドライバ回路ごとに設けることが好ましい回路はデータドライバ回路２２に設け、電位生成回路４６ａのような、データドライバ回路ごとに設けなくてもよい回路は回路４０に設ける構成とすることができる。これにより、例えば表示装置１０が有する電位生成回路４６ａの個数を、パストランジスタロジック回路４６ｂの個数より少なくすることができる。よって、データドライバ回路２２の占有面積を小さくすることができる。したがって、表示部３３の面積が小さい場合であっても、データドライバ回路２２が表示部３３からはみ出すことを抑制することができる。又は、データドライバ回路２２の、表示部３３と重ならない領域の面積を小さくすることができる。以上より、表示装置１０を狭額縁化することができ、また小型化することができる。ここで、Ｄ／Ａ変換回路４６以外の回路においても、当該回路の構成要素をデータドライバ回路２２と回路４０に分散して設ける構成とすることができる。

アンプ回路４７は、パストランジスタロジック回路４６ｂが出力したアナログ信号を増幅して、配線８２に出力する機能を有する。アンプ回路４７を設けることにより、アナログ信号によって表される画像データを安定的にデマルチプレクサ回路８１に供給することができる。アンプ回路４７としては、オペアンプ等を有するボルテージフォロワ回路等を適用することができる。なお、アンプ回路として差動入力回路を有する回路を用いる場合、当該差動入力回路のオフセット電圧は、限りなく０Ｖとすることが好ましい。

表示装置１０がデマルチプレクサ回路８１を有さない場合、データドライバ回路２２は例えばラッチ回路４５、パストランジスタロジック回路４６ｂ、及びアンプ回路４７をそれぞれｎ個ずつ有する構成とする必要がある。一方、表示装置１０がデマルチプレクサ回路８１を有する場合、図３に示すようにデータドライバ回路２２は例えばラッチ回路４５、パストランジスタロジック回路４６ｂ、及びアンプ回路４７をそれぞれｎ／２個ずつ有する構成とすることができる。以上により、データドライバ回路２２が有するラッチ回路４５、パストランジスタロジック回路４６ｂ、及びアンプ回路４７の個数を減らすことができる。具体的には、データドライバ回路２２が有するラッチ回路４５、パストランジスタロジック回路４６ｂ、及びアンプ回路４７の個数を、画素３４の列数ｎより少なくすることができる。これにより、例えばデータドライバ回路２２が有するトランジスタ等の素子の個数を減らすことができるため、データドライバ回路２２の占有面積を小さくすることができる。したがって、表示部３３の面積が小さい場合であっても、データドライバ回路２２が表示部３３からはみ出すことを抑制することができる。又は、データドライバ回路２２の、表示部３３と重ならない領域の面積を小さくすることができる。以上より、表示装置１０を狭額縁化することができ、また小型化することができる。

ここで、図３ではデマルチプレクサ回路８１が出力端子を２つ有する場合を示した。デマルチプレクサ回路８１が出力端子を３つ以上有する場合、データドライバ回路２２が有するラッチ回路４５、パストランジスタロジック回路４６ｂ、及びアンプ回路４７の個数をさらに減らすことができる。これにより、データドライバ回路２２の占有面積をさらに小さくすることができる。

＜画素３４の構成例＞
図４Ａ及び図４Ｂは、画素３４の構成例を示す回路図である。図４Ａに示す構成の画素３４は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。なお、図４Ａに示す構成の画素３４において、液晶素子５７０等の容量が十分大きいのであれば、容量素子５６０を設けなくてもよい。

トランジスタ５５０のソース又はドレインの一方は、液晶素子５７０の一方の電極と電気的に接続される。液晶素子５７０の一方の電極は、容量素子５６０の一方の電極と電気的に接続される。トランジスタ５５０のソース又はドレインの他方は、配線３２と電気的に接続される。トランジスタ５５０のゲートは、配線３１と電気的に接続される。容量素子５６０の他方の電極は、配線３５と電気的に接続される。なお、トランジスタ５５０のソース又はドレインの一方、液晶素子５７０の一方の電極、及び容量素子５６０の一方の電極が電気的に接続されるノードをノードＦＤとする。

液晶素子５７０の他方の電極の電位は、画素３４の仕様に応じて適宜設定される。液晶素子５７０は、画素３４に書き込まれる画像データにより配向状態が設定される。なお、複数の画素３４のそれぞれが有する液晶素子５７０の他方の電極に共通の電位（コモン電位）を供給してもよい。また、各行の画素３４の液晶素子５７０の他方の電極に異なる電位を供給してもよい。

また、図４Ｂに示す構成の画素３４は、トランジスタ５５２と、トランジスタ５５４と、容量素子５６２と、発光素子５７２と、を有する。なお、トランジスタ５５４のゲート容量等が十分大きいのであれば、容量素子５６２を設けなくてもよい。

トランジスタ５５２のソース又はドレインの一方は、トランジスタ５５４のゲートと電気的に接続される。トランジスタ５５４のゲートは、容量素子５６２の一方の電極と電気的に接続される。トランジスタ５５４のソース又はドレインの一方は、発光素子５７２の一方の電極と電気的に接続される。トランジスタ５５２のソース又はドレインの他方は、配線３２と電気的に接続される。トランジスタ５５２のゲートは、配線３１と電気的に接続される。トランジスタ５５４のソース又はドレインの他方、及び容量素子５６２の他方の電極は、配線３５ａと電気的に接続される。発光素子５７２の他方の電極は、配線３５ｂと電気的に接続される。ここで、トランジスタ５５２のソース又はドレインの一方と、トランジスタ５５４のゲートと、容量素子５６２の一方の電極と、が電気的に接続されるノードをノードＦＤとする。

図４Ｂに示す構成の画素３４では、配線３５ａには例えば低電位を供給することができ、配線３５ｂには例えば高電位を供給することができる。

図４Ｂに示す構成の画素３４では、ノードＦＤの電位に応じて、発光素子５７２に流れる電流が制御されることにより、発光素子５７２からの発光輝度が制御される。

発光素子５７２としては、例えばエレクトロルミネッセンスを利用するＥＬ素子を適用することができる。ＥＬ素子は、一対の電極の間に発光性の化合物を含む層（以下、ＥＬ層ともいう。）を有する。一対の電極間に、ＥＬ素子のしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。

また、ＥＬ素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。

有機ＥＬ素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれＥＬ層に注入される。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

本明細書等において、発光素子、液晶素子等の表示素子に供給される電圧とは、当該表示素子の一方の電極に印加される電位と、当該表示素子の他方の電極に印加される電位と、の差を示す。

なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を有していてもよい。

ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

無機ＥＬ素子は、そのデバイス構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。

発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造、及び両面から発光を取り出す両面射出（デュアルエミッション）構造の発光素子があり、どの射出構造の発光素子も適用することができる。

図４Ｂに示す構成の画素３４の変形例を図４Ｃに示す。図４Ｃに示す構成の画素３４において、トランジスタ５５４のソース又はドレインの一方は、発光素子５７２の一方の電極の他、容量素子５６２の他方の電極と電気的に接続される。一方、配線３５ａは、容量素子５６２の他方の電極とは電気的に接続されていない構成とすることができる。図４Ｃに示す構成の画素３４では、配線３５ａには例えば高電位を供給することができ、配線３５ｂには例えば低電位を供給することができる。

＜表示装置１０の動作方法の一例＞
図５は、図４Ａ乃至図４Ｃに示す構成の画素３４を有する表示装置１０の動作方法の一例を説明するタイミングチャートである。図５に示すタイミングチャートでは、例えばデマルチプレクサ回路８１が出力端子を２つ有し、表示装置１０がデマルチプレクサ回路８１をｎ／２個有する場合の、表示装置１０の動作方法の一例を示している。図５では、画素３４［ｉ，ｊ−１］、及び画素３４［ｉ，ｊ］（ｉは１以上ｍ以下の整数、ｊは２以上ｎ以下の偶数）の動作方法の一例を示している。具体的には、配線３１［ｉ］の電位、配線８３［ｊ／２］の電位、配線８２［ｊ／２］の電位、配線３２［ｊ−１］の電位、配線３２［ｊ］の電位、ノードＦＤ［ｊ−１］の電位、及びノードＦＤ［ｊ］の電位の経時変化を示している。ここで、ノードＦＤ［ｊ−１］はｊ−１列目の画素３４が有するノードＦＤを示し、ノードＦＤ［ｊ］はｊ列目の画素３４が有するノードＦＤを示す。

図５に示すタイミングチャートでは、データドライバ回路２２が画像データを生成し、当該画像データに対応する画像を表示部３３に表示するために行われる動作を示す。具体的には、データＤ［ｉ，ｊ−１］に対応する電位のアナログ信号を画素３４［ｉ，ｊ−１］に供給し、データＤ［ｉ，ｊ］に対応する電位のアナログ信号を画素３４［ｉ，ｊ］に供給する動作を示す。また、配線８３からデマルチプレクサ回路８１に入力される選択制御信号を１ビットのデジタル信号とする。そして、配線８３［ｊ／２］の電位が高電位である場合は、デマルチプレクサ回路８１［ｊ／２］は入力端子から入力された上記アナログ信号を配線３２［ｊ−１］に出力するものとする。一方、配線８３［ｊ／２］の電位が低電位である場合は、デマルチプレクサ回路８１［ｊ／２］は入力端子から入力された上記アナログ信号を配線３２［ｊ］に出力するものとする。

図５に示すタイミングチャートでは、高電位を“Ｈ”で示し、低電位を“Ｌ”で示す。また、説明を容易にするため、配線抵抗等の各種抵抗、トランジスタや配線等の寄生容量、及びトランジスタのしきい値電圧等の影響は考慮しない。

期間Ｔ１において、配線８３［ｊ／２］の電位を高電位とし、配線８２［ｊ／２］の電位をデータＤ［ｉ，ｊ−１］に対応する電位とする。これにより、配線３２［ｊ−１］の電位がデータＤ［ｉ，ｊ−１］に対応する電位となる。また、配線３１［ｉ］の電位を高電位とすることにより、配線３２［ｊ−１］とノードＦＤ［ｉ，ｊ−１］とを導通させておく。以上により、ノードＦＤ［ｊ−１］の電位がデータＤ［ｉ，ｊ−１］に対応する電位となり、データＤ［ｉ，ｊ−１］が画素３４［ｉ，ｊ−１］に書き込まれる。

期間Ｔ２において、配線８３［ｊ／２］の電位を低電位とし、配線８２［ｊ／２］の電位をデータＤ［ｉ，ｊ］に対応する電位とする。これにより、配線３２［ｊ］の電位がデータＤ［ｉ，ｊ］に対応する電位となる。また、配線３１［ｉ］の電位を高電位とすることにより、配線３２［ｊ］とノードＦＤ［ｉ，ｊ］とを導通させておく。以上により、ノードＦＤ［ｊ］の電位がデータＤ［ｉ，ｊ］に対応する電位となり、データＤ［ｉ，ｊ］が画素３４［ｉ，ｊ］に書き込まれる。以上示した動作を、例えば表示装置１０が有するすべての画素３４に対して行う。これにより、表示部３３に画像を表示することができる。

＜表示装置１０の構成例２＞
図６は、表示装置１０の構成例を示す図である。図６に示す構成の表示装置１０は、層３０に表示部３３が複数設けられる点、つまり層３０に設けられた表示部が分割されている点が、図２に示す構成の表示装置１０と異なる。図６では、層３０に３行３列の表示部３３が設けられる場合の、表示装置１０の構成例を示している。なお、層３０には、２行２列の表示部３３が設けられていてもよいし、４行４列以上の表示部３３が設けられていてもよい。また、層３０に設けられる表示部３３の行数と列数は異なっていてもよい。図６に示す構成の表示装置１０では、例えば全ての表示部３３を用いて１枚の画像を表示することができる。

図６は、図の明瞭化のために、配線３１、配線３２、配線８２、及び配線８３を省略しているが、実際には、図６に示す構成の表示装置１０には配線３１、配線３２、配線８２、及び配線８３が設けられる。また、回路４０の電気的な接続関係を省略しているが、実際にはデータドライバ回路２２と電気的に接続される。なお、他の図においても、図６と同様に一部の構成要素等を省略している場合がある。

層２０には、ゲートドライバ回路２１及びデータドライバ回路２２を、例えば表示部３３と同数設けることができる。この場合、ゲートドライバ回路２１を、当該ゲートドライバ回路２１が信号を供給する画素３４が設けられた表示部３３と重なるように設けることができる。また、データドライバ回路２２を、当該データドライバ回路２２が画像データを供給する画素３４が設けられた表示部３３と重なるように設けることができる。

表示部３３を複数設け、これに合わせてゲートドライバ回路２１及びデータドライバ回路２２を設けることにより、１個の表示部３３に設けられる画素３４の個数を減らすことができる。複数設けられたゲートドライバ回路２１は、それぞれ並列して動作させることができ、複数設けられたデータドライバ回路２２は、それぞれ並列して動作させることができるため、例えば１フレームの画像に対応する画像データを画素３４に書き込むために要する時間を短くすることができる。よって、１フレーム期間の長さを短くすることができ、表示装置１０の動作を高速化することができる。このため、表示装置１０が有する画素３４の個数を多くすることができ、表示装置１０により表示される画像の精細度を高めることができる。また、本発明の一態様の表示装置により表示することができる画像の解像度を、ゲートドライバ回路及びデータドライバ回路が表示部と重ならない構成の表示装置により表示することができる画像の解像度より高めることができる。さらに、クロック周波数を小さくすることができるため、表示装置１０の消費電力を小さくすることができる。

ここで、ゲートドライバ回路及びデータドライバ回路が表示部と重ならない構成とする場合、ゲートドライバ回路及びデータドライバ回路は、例えば表示部の外周部に設けることとなる。この場合、２行２列分より多くの表示部を設けることは、データドライバ回路の設置場所等の観点から難しい。一方、表示装置１０では、ゲートドライバ回路及びデータドライバ回路を、表示部が設けられた層とは異なる層に設けることにより、表示部と重なる領域を有するように設けることができる。よって、図６に示すように２行２列分より多くの表示部を設けることができる。つまり、表示装置１０には、ゲートドライバ回路及びデータドライバ回路を、それぞれ５個以上設けることができる。

以上より、表示装置１０は、ゲートドライバ回路及びデータドライバ回路が表示部と重ならない構成の表示装置より、例えば高速に動作させることができる。よって、表示装置１０の画素密度を、ゲートドライバ回路及びデータドライバ回路が表示部と重ならない構成の表示装置より高めることができる。例えば、表示装置１０の画素密度を１０００ｐｐｉ以上とすることができ、２０００ｐｐｉ以上とすることができ、５０００ｐｐｉ以上とすることができる。これにより、表示装置１０に、高精細な画像を表示することができる。よって、表示装置１０に、粒状感が少ない高品位の画像を表示することができ、臨場感の高い画像を表示することができる。したがって、表示装置１０は、特に、表示面と使用者の距離が近い機器、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末等に好適に用いることができる。また、ＶＲ機器、及びＡＲ機器等にも好適に用いることができる。さらに、撮像装置を有する電子機器であるデジタルカメラ等に設けられる、電子ビューファインダー等のビューファインダーにも好適に用いることができる。

また、表示装置１０により表示することができる画像の解像度を、ゲートドライバ回路及びデータドライバ回路が表示部と重ならない構成の表示装置により表示することができる画像の解像度より高めることができる。例えば、表示装置１０をビューファインダーに用いる場合、表示装置１０は４Ｋ、５Ｋ、又はそれ以上の解像度の画像を表示することができる。

ここで、表示装置１０の画素密度を高くすると、データドライバ回路２２等の駆動回路に設けられるトランジスタ等も高密度集積化して設ける必要がある。しかしながら、高密度集積化の限界等の理由により、表示部３３の面積に比してデータドライバ回路２２の占有面積が大きくなる可能性がある。これにより、データドライバ回路２２が表示部３３からはみ出す可能性がある。又は、データドライバ回路２２の、表示部３３と重ならない領域の面積が大きくなる可能性がある。したがって、額縁が大きくなる可能性がある。

一方、表示装置１０にデマルチプレクサ回路８１を設けることで、前述のように例えばデータドライバ回路２２が有するトランジスタ等の素子の個数を減らすことができるため、データドライバ回路２２の占有面積を小さくすることができる。したがって、表示装置１０の画素密度が高い場合であっても、データドライバ回路２２が表示部３３からはみ出すことを抑制することができる。又は、データドライバ回路２２の、表示部３３と重ならない領域の面積を小さくすることができる。以上より、表示装置１０を狭額縁化することができ、また小型化することができる。

なお、層２０にデータドライバ回路２２等が複数設けられ、層３０に表示部３３が複数設けられた構成であっても、図２に示す場合と同様に、表示装置１０に設けられる回路４０の個数は１個とすることができる。よって、図６に示すように、回路４０は、いずれの表示部３３にも重ならないように設けることができる。なお、回路４０を、いずれかの表示部３３と重なる領域を有するように設けてもよい。

図６には、ゲートドライバ回路２１が表示部３３と同数設けられた構成例を示しているが、本発明の一態様はこれに限らない。図７は、図６に示す構成の変形例であり、ゲートドライバ回路２１が表示部３３の列数と同数設けられる場合の、表示装置１０の構成例を示している。図７に示す構成の表示装置１０では、３列の表示部３３が設けられるため、ゲートドライバ回路２１が３個設けられる。また、３行の表示部３３が設けられており、３行１列の表示部３３が１個のゲートドライバ回路２１を共有している。

図８は、図６に示す構成の変形例であり、表示部３３が複数設けられ、ゲートドライバ回路２１が１個設けられる場合の、表示装置１０の構成例を示している。図８に示す構成の表示装置１０では、３行３列の表示部３３が１個のゲートドライバ回路２１を共有している。なお、図８に示す構成の表示装置１０では、ゲートドライバ回路２１が表示部３３と重ならない構成とすることができる。

また、図示しないが、データドライバ回路２２も、表示部３３と同数設ける構成としなくてもよい。表示装置１０が有するデータドライバ回路２２の個数は、表示装置１０に設けられる表示部３３の個数より多くてもよいし、少なくてもよい。

図２には、層２０に回路４０を設ける構成例を示しているが、層２０に回路４０を設けなくてもよい。図９は、図２に示す構成の変形例であり、層３０に回路４０が設けられる場合の、表示装置１０の構成例を示している。また、層８０に回路４０を設けてもよい。なお、回路４０を構成する要素を、層２０、層８０、及び層３０のうちの２層、又は３層に分散して設けてもよい。

図２には、表示部３３とデータドライバ回路を１個ずつ設ける構成例を示しているが、データドライバ回路２２を、表示部３３より多く設けてもよい。図１０は、図２に示す構成の変形例であり、１個の表示部３３に対してデータドライバ回路を２個（データドライバ回路２２ａ、データドライバ回路２２ｂ）設ける場合の、表示装置１０の構成例を示している。

図１０に示す構成の表示装置１０では、奇数番目のデマルチプレクサ回路８１（デマルチプレクサ回路８１［１］、デマルチプレクサ回路８１［３］等）の入力端子はデータドライバ回路２２ａと電気的に接続され、偶数番目のデマルチプレクサ回路８１（デマルチプレクサ回路８１［２］、デマルチプレクサ回路８１［４］等）の入力端子はデータドライバ回路２２ｂと電気的に接続される。なお、図１０では、ｎ／２を偶数としている。

データドライバ回路２２ａは、奇数番目のデマルチプレクサ回路８１の出力端子と電気的に接続される画素３４を用いて表示される画像を表す画像データを生成する機能を有する。データドライバ回路２２ｂは、偶数番目のデマルチプレクサ回路８１の出力端子と電気的に接続される画素３４を用いて表示される画像を表す画像データを生成する機能を有する。なお、データドライバ回路２２ａが生成する画像データと、データドライバ回路２２ｂが生成する画像データと、により１枚の画像を表すということができる。

データドライバ回路２２ａ及びデータドライバ回路２２ｂは、データドライバ回路２２と同様に、表示部３３と重なる領域を有している。例えば、データドライバ回路２２ａ及びデータドライバ回路２２ｂは、データドライバ回路２２と同様に、画素３４と重なる領域を有している。また、データドライバ回路２２ａは、ゲートドライバ回路２１と明確に分離されず、重なる領域である領域２３ａを有する。さらに、データドライバ回路２２ｂは、ゲートドライバ回路２１と明確に分離されず、重なる領域である領域２３ｂを有する。

図１０に示すようにデータドライバ回路を、表示部３３より多く設けることにより、データドライバ回路を構成するトランジスタ等の密度を小さくすることができる。これにより、表示装置１０のレイアウトの自由度を高めることができる。

なお、データドライバ回路２２ａ及びデータドライバ回路２２ｂの構成は、図３に示すデータドライバ回路２２と同様の構成とすることができる。

図２には、表示部３３とゲートドライバ回路を１個ずつ設けられた構成例を示しているが、ゲートドライバ回路を、表示部３３より多く設けてもよい。図１１は、図２に示す構成の変形例であり、１個の表示部３３に対しゲートドライバ回路を２個（ゲートドライバ回路２１ａ、ゲートドライバ回路２１ｂ）設ける場合の、表示装置１０の構成例を示している。

図１１に示す構成の表示装置１０では、奇数行目の画素３４は、配線３１ａを介してゲートドライバ回路２１ａと電気的に接続され、偶数行目の画素３４は、配線３１ｂを介してゲートドライバ回路２１ｂと電気的に接続される。配線３１ａ及び配線３１ｂは、配線３１と同様に走査線としての機能を有する。

ゲートドライバ回路２１ａは、奇数行目の画素３４の動作を制御するための信号を生成し、配線３１ａを介して当該信号を画素３４に供給する機能を有する。ゲートドライバ回路２１ｂは、偶数行目の画素３４の動作を制御するための信号を生成し、配線３１ｂを介して当該信号を画素３４に供給する機能を有する。

ゲートドライバ回路２１ａ及びゲートドライバ回路２１ｂは、ゲートドライバ回路２１と同様に、表示部３３と重なる領域を有している。例えば、ゲートドライバ回路２１ａ及びゲートドライバ回路２１ｂは、ゲートドライバ回路２１と同様に、画素３４と重なる領域を有している。また、ゲートドライバ回路２１ａは、データドライバ回路２２と明確に分離されず、重なる領域である領域２３ｃを有する。さらに、ゲートドライバ回路２１ｂは、データドライバ回路２２と明確に分離されず、重なる領域である領域２３ｄを有する。

図１１に示すようにゲートドライバ回路を、表示部３３より多く設けることにより、ゲートドライバ回路を構成するトランジスタ等の密度を小さくすることができる。これにより、表示装置１０のレイアウトの自由度を高めることができる。

また、図１１に示す構成の表示装置１０では、ゲートドライバ回路２１ａを動作させて奇数行目の全ての画素３４に画像データを書き込んだ後、ゲートドライバ回路２１ｂを動作させて偶数行目の全ての画素３４に画像データを書き込むことができる。つまり、図１１に示す構成の表示装置１０では、インターレース方式により動作させることができる。インターレース方式により動作させることにより、表示装置１０の動作を高速化し、フレーム周波数を高めることができる。また、１フレーム期間に画像データが書き込まれる画素３４の個数を、プログレッシブ方式により表示装置１０を動作させる場合の半分とすることができる。よって、表示装置１０をインターレース方式により動作させる場合、プログレッシブ方式により動作させる場合よりクロック周波数を小さくすることができるため、表示装置１０の消費電力を小さくすることができる。

図２には、配線３２の一端のみが、デマルチプレクサ回路８１の出力端子と接続された構成を示しているが、配線３２の複数箇所がデマルチプレクサ回路の出力端子と接続されていてもよい。配線３２の複数箇所をデータドライバ回路２２と接続することにより、デマルチプレクサ回路の出力端子から画素３４までの配線距離を短くすることができる。これにより、配線抵抗、寄生容量等に起因する、信号遅延等を抑制することができるため、表示装置１０の動作を高速化することができる。図１２は、配線３２の両端がデマルチプレクサ回路の出力端子と接続される場合の、表示装置１０の構成例を示している。

図１２において、配線３２の一端と接続されるデマルチプレクサ回路をデマルチプレクサ回路８１ａとし、配線３２の他端と接続されるデマルチプレクサ回路をデマルチプレクサ回路８１ｂとしている。また、デマルチプレクサ回路８１ａの入力端子は配線８２ａと電気的に接続され、デマルチプレクサ回路８１ｂの入力端子は配線８２ｂと電気的に接続されるとしている。さらに、デマルチプレクサ回路８１ａの選択制御信号入力端子は配線８３ａと電気的に接続され、デマルチプレクサ回路８１ｂの選択制御信号入力端子は配線８３ｂと電気的に接続されるとしている。

なお、配線３２の一端及び他端だけでなく、配線３２の他の部分がデマルチプレクサ回路の出力端子と接続されていてもよい。例えば、配線３２の中心部が、デマルチプレクサ回路の出力端子と接続されていてもよい。配線３２と、デマルチプレクサ回路の出力端子と、の接続箇所を増加させることにより、信号遅延等をさらに抑制することができ、表示装置１０の動作をさらに高速化することができる。なお、例えば配線３２の一端と、配線３２の中心部と、がデマルチプレクサ回路の出力端子と接続され、配線３２の他端はデマルチプレクサ回路の出力端子と接続されていなくてもよい。

なお、配線３１の複数箇所が１個のゲートドライバ回路２１と接続されていてもよい。これによっても、信号遅延等を抑制し、表示装置１０の動作を高速化することができる。

＜Ｄ／Ａ変換回路４６の構成例＞
図１３は、Ｄ／Ａ変換回路４６を構成する、電位生成回路４６ａ、及びパストランジスタロジック回路４６ｂの構成例を示す回路図である。図１３に示す構成のＤ／Ａ変換回路４６は、８ビットのデジタルデータＤＤを、アナログの画像データＩＳに変換することができる。なお、図３に示すように、データドライバ回路２２はパストランジスタロジック回路４６ｂを複数有することができるが、図１３では説明の便宜のため１つのパストランジスタロジック回路４６ｂを図示している。

ここで、例えばデジタルデータＤＤが８ビットのデジタルデータである場合、デジタルデータＤＤは８桁のデジタル値ＤＶにより構成されるということができる。本明細書等において、例えば８桁のデジタル値ＤＶを、位が小さいほうから順にデジタル値ＤＶ＜１＞乃至デジタル値ＤＶ＜８＞と記載して示す。つまり、例えばデジタル値ＤＶ＜１＞乃至デジタル値ＤＶ＜８＞は、それぞれ１ビットの値（例えば、０又は１）を示す。

図１３に示す構成の電位生成回路４６ａは、抵抗素子４８［１］乃至抵抗素子４８［２５６］を有し、これらが直列に接続される。つまり、Ｄ／Ａ変換回路４６は、抵抗ストリング型のＤ／Ａ変換回路とすることができる。

抵抗素子４８［１］の一方の端子には、電位ＶＤＤを供給することができる。抵抗素子４８［２５６］の一方の端子には、電位ＶＳＳを供給することができる。これにより、抵抗素子４８［１］乃至抵抗素子４８［２５６］の各端子から、異なる大きさの電位Ｖ_１乃至Ｖ_２５６を出力することができる。なお、図１３では、電位Ｖ_１を電位ＶＤＤとする場合の電位生成回路４６ａの構成例を示しているが、電位Ｖ_２５６を電位ＶＳＳとする構成としてもよい。また、抵抗素子４８［２５６］を設けず、電位Ｖ_１を電位ＶＤＤ、電位Ｖ_２５６を電位ＶＳＳとしてもよい。

本明細書等において、電位ＶＤＤは例えば高電位とすることができ、電位ＶＳＳは例えば低電位とすることができる。

図１３に示す構成のパストランジスタロジック回路４６ｂは、８段のパストランジスタ４９で構成されている。具体的には、パストランジスタロジック回路４６ｂは、１段につき、電気的に２経路に枝分かれする構成となっており、合計２５６本の経路を有する。つまり、パストランジスタ４９は、トーナメント方式で電気的に接続されるということができる。最終段である８段目のパストランジスタ４９のソース又はドレインの一方からは、アナログの画像データＩＳを出力することができる。

例えば、デジタル値ＤＶ＜１＞は１段目のパストランジスタ４９に供給することができ、デジタル値ＤＶ＜２＞は２段目のパストランジスタ４９に供給することができ、デジタル値ＤＶ＜８＞は８段目のパストランジスタ４９に供給することができる。以上により、画像データＩＳの電位を、デジタルデータＤＤに応じて、電位Ｖ_１乃至電位Ｖ_２５６のいずれかとすることができる。よって、デジタルの画像データを、アナログの画像データＩＳに変換することができる。

なお、図１３に示すパストランジスタロジック回路４６ｂには、ｎチャネル型のパストランジスタ４９と、ｐチャネル型のパストランジスタ４９と、の両方が設けられるが、ｎチャネル型のパストランジスタ４９のみを設ける構成とすることもできる。例えば、デジタル値ＤＶ＜１＞乃至デジタル値ＤＶ＜８＞の他、これらの相補データをパストランジスタ４９のゲートに供給することにより、パストランジスタロジック回路４６ｂに設けられるパストランジスタ４９を、全てｎチャネル型のトランジスタとすることができる。

図１３に示す構成は、８ビット以外のビット数のデジタルデータＤＤをＤ／Ａ変換する機能を有するＤ／Ａ変換回路４６にも適用することができる。例えば、電位生成回路４６ａに抵抗素子４８を１０２４個又は１０２３個設け、パストランジスタロジック回路４６ｂに１０段のパストランジスタ４９を設けることで、Ｄ／Ａ変換回路４６は、１０ビットのデジタルデータＤＤをＤ／Ａ変換する機能を有することができる。

＜ゲートドライバ回路２１の構成例＞
図１４は、ゲートドライバ回路２１の構成例を示すブロック図である。なお、図１１に示すゲートドライバ回路２１ａ、及びゲートドライバ回路２１ｂも同様の構成とすることができる。

ゲートドライバ回路２１は、複数のセット・リセットフリップフロップで構成されるレジスタ回路Ｒを有する。レジスタ回路Ｒは、走査線としての機能を有する配線３１と電気的に接続されており、配線３１に信号を出力する機能を有する。

信号ＲＥＳはリセット信号であり、信号ＲＥＳを例えば高電位とすることでレジスタ回路Ｒの出力を全て低電位とすることができる。信号ＳＰはスタートパルス信号であり、当該信号をゲートドライバ回路２１に入力することにより、レジスタ回路Ｒによるシフト動作を開始することができる。信号ＰＷＣはパルス幅制御信号であり、レジスタ回路Ｒが配線３１に出力する信号のパルス幅を制御する機能を有する。信号ＣＬＫ［１］、信号ＣＬＫ［２］、信号ＣＬＫ［３］、及び信号ＣＬＫ［４］はクロック信号であり、１個のレジスタ回路Ｒには、信号ＣＬＫ［１］乃至信号ＣＬＫ［４］のうち、例えば２つの信号を入力することができる。

なお、図１４に示す構成は、レジスタ回路Ｒと電気的に接続された配線３１を他の配線とすること等により、データドライバ回路２２が有するシフトレジスタ回路４４等にも適用することができる。

図１５Ａは、レジスタ回路Ｒに入力される信号、及びレジスタ回路Ｒから出力される信号を示す図である。ここで、図１５Ａでは、クロック信号として、信号ＣＬＫ［１］及び信号ＣＬＫ［３］が入力される場合を示している。

信号ＦＯは出力信号であり、例えば配線３１に出力される信号である。信号ＳＲＯＵＴはシフト信号であり、次段のレジスタ回路Ｒに入力される信号ＬＩＮとすることができる。以上、図１５Ａに示す信号のうち、信号ＲＥＳ、信号ＰＷＣ、信号ＣＬＫ［１］、信号ＣＬＫ［３］、及び信号ＬＩＮはレジスタ回路Ｒに入力される信号であり、信号ＦＯ、及び信号ＳＲＯＵＴはレジスタ回路Ｒから出力される信号である。

図１５Ｂは、入出力信号が図１５Ａに示す信号であるレジスタ回路Ｒの構成例を示す回路図である。レジスタ回路Ｒは、トランジスタ５１乃至トランジスタ６３と、容量素子６４乃至容量素子６６と、を有する。

トランジスタ５１のソース又はドレインの一方は、トランジスタ５２のソース又はドレインの一方、トランジスタ５６のソース又はドレインの一方、及びトランジスタ５９のソース又はドレインの一方と電気的に接続される。トランジスタ５２のゲートは、トランジスタ５３のソース又はドレインの一方、トランジスタ５４のソース又はドレインの一方、トランジスタ５５のソース又はドレインの一方、トランジスタ５８のゲート、トランジスタ６１のゲート、及び容量素子６４の一方の電極と電気的に接続される。トランジスタ５６のソース又はドレインの他方は、トランジスタ５７のゲート、及び容量素子６５の一方の電極と電気的に接続される。トランジスタ５９のソース又はドレインの他方は、トランジスタ６０のゲート、及び容量素子６６の一方の電極と電気的に接続される。トランジスタ６０のソース又はドレインの一方は、トランジスタ６１のソース又はドレインの一方、トランジスタ６２のゲート、及び容量素子６６の他方の電極と電気的に接続される。

トランジスタ５１のゲート、及びトランジスタ５５のゲートには、信号ＬＩＮが入力される。トランジスタ５３のゲートには、信号ＣＬＫ［３］が入力される。トランジスタ５４のゲートには、信号ＲＥＳが入力される。トランジスタ５７のソース又はドレインの一方には、信号ＣＬＫ［１］が入力される。トランジスタ６０のソース又はドレインの他方には、信号ＰＷＣが入力される。

トランジスタ６２のソース又はドレインの一方、及びトランジスタ６３のソース又はドレインの一方は、配線３１と電気的に接続されており、前述のように配線３１からは信号ＦＯが出力される。トランジスタ５７のソース又はドレインの他方、トランジスタ５８のソース又はドレインの一方、及び容量素子６５の他方の電極からは、信号ＳＲＯＵＴが出力される。

トランジスタ５１のソース又はドレインの他方、トランジスタ５３のソース又はドレインの他方、トランジスタ５４のソース又はドレインの他方、トランジスタ５６のゲート、トランジスタ５９のゲート、及びトランジスタ６２のソース又はドレインの他方には、電位ＶＤＤが供給される。トランジスタ５２のソース又はドレインの他方、トランジスタ５５のソース又はドレインの他方、トランジスタ５８のソース又はドレインの他方、トランジスタ６１のソース又はドレインの他方、トランジスタ６３のソース又はドレインの他方、及び容量素子６４の他方の電極には、電位ＶＳＳが供給される。

トランジスタ６３は、バイアストランジスタであり、定電流源としての機能を有する。トランジスタ６３のゲートには、バイアス電位である電位Ｖｂｉａｓを供給することができる。

トランジスタ６２と、トランジスタ６３と、によりソースフォロワ回路６７が構成される。ソースフォロワ回路は、バッファ回路としての機能を有することができる。よって、レジスタ回路Ｒにソースフォロワ回路６７を設けることにより、レジスタ回路Ｒの内部で配線抵抗、寄生容量等に起因する信号の減衰等が発生しても、これに起因する信号ＦＯの電位の低下を抑制することができる。これにより、表示装置１０の動作を高速化することができる。なお、ソースフォロワ回路６７は、バッファとしての機能を有していれば、ソースフォロワ回路以外の回路としてもよい。例えば、ソース接地回路としてもよい。

＜領域２３の構成例＞
図１６は、ゲートドライバ回路２１とデータドライバ回路２２が重なる領域である領域２３の構成例を示す図である。なお、図１０に示す領域２３ａ及び領域２３ｂ、並びに図１１に示す領域２３ｃ及び領域２３ｄも同様の構成とすることができる。

図１６に示すように、領域２３には、ゲートドライバ回路２１を構成する素子を有する領域と、データドライバ回路２２を構成する素子を有する領域と、が一定の規則性を持って設けられる。図１６では、ゲートドライバ回路２１を構成する素子としてトランジスタ７１を示し、データドライバ回路２２を構成する素子としてトランジスタ７２を示している。

図１６では、ゲートドライバ回路２１を構成する素子を有する領域が１行目と３行目に設けられ、データドライバ回路２２を構成する素子を有する領域が２行目と４行目に設けられる場合を示している。領域２３において、ゲートドライバ回路２１を構成する素子を有する各領域の間には、ダミー素子が設けられる。また、データドライバ回路２２を構成する素子を有する各領域の間には、ダミー素子が設けられる。図１６には、トランジスタ７１の四方、及びトランジスタ７２の四方に、ダミー素子としてダミートランジスタ７３が設けられる場合の、領域２３の構成例を示している。

領域２３にダミートランジスタ７３等のダミー素子を設けることにより、当該ダミー素子が不純物を吸収し、トランジスタ７１及びトランジスタ７２等に不純物が拡散することを抑制することができる。これにより、トランジスタ７１及びトランジスタ７２等の信頼性を高めることができるため、表示装置１０の信頼性を高めることができる。なお、図１６では、トランジスタ７１及びトランジスタ７２、並びにダミートランジスタ７３がマトリクス状に配列されているが、マトリクス状に配列されていなくてもよい。

図１７は、領域２３の一部である領域７０の構成例を示す上面図である。図１６、図１７に示すように、領域７０には、トランジスタ７１が１個、トランジスタ７２が１個、ダミートランジスタ７３が２個設けられる。図１７に示すように、トランジスタ７１は、チャネル形成領域１１０と、ソース領域１１１と、ドレイン領域１１２と、を有する。また、チャネル形成領域１１０と重なる領域を有するように、ゲート電極１１３を有する。

なお、図１７では、ゲート絶縁体等の構成要素は省略している。また、図１７ではチャネル形成領域と、ソース領域と、ドレイン領域と、を明確に分離せず記載している。

ソース領域１１１には開口部１１４が設けられ、開口部１１４を介してソース領域１１１は配線１１５と電気的に接続される。ドレイン領域１１２には開口部１１６が設けられ、開口部１１６を介してドレイン領域１１２は配線１１７と電気的に接続される。

ゲート電極１１３には開口部１１８が設けられ、開口部１１８を介してゲート電極１１３は配線１２１と電気的に接続される。配線１１５には開口部１１９が設けられ、開口部１１９を介して配線１１５は配線１２２と電気的に接続される。配線１１７には開口部１２０が設けられ、開口部１２０を介して配線１１７は配線１２３と電気的に接続される。つまり、ソース領域１１１は配線１１５を介して配線１２２と電気的に接続され、ドレイン領域１１２は配線１１７を介して配線１２３と電気的に接続される。

トランジスタ７２は、チャネル形成領域１３０と、ソース領域１３１と、ドレイン領域１３２と、を有する。また、チャネル形成領域１３０と重なる領域を有するように、ゲート電極１３３を有する。

ソース領域１３１には開口部１３４が設けられ、開口部１３４を介してソース領域１３１は配線１３５と電気的に接続される。ドレイン領域１３２には開口部１３６が設けられ、開口部１３６を介してドレイン領域１３２は配線１３７と電気的に接続される。

ゲート電極１３３には開口部１３８が設けられ、開口部１３８を介してゲート電極１３３は配線１４１と電気的に接続される。配線１３５には開口部１３９が設けられ、開口部１３９を介して配線１３５は配線１４２と電気的に接続される。配線１３７には開口部１４０が設けられ、開口部１４０を介して配線１３７は配線１４３と電気的に接続される。つまり、ソース領域１３１は配線１３５を介して配線１４２と電気的に接続され、ドレイン領域１３２は配線１３７を介して配線１４３と電気的に接続される。

なお、チャネル形成領域１１０と、チャネル形成領域１３０と、は互いに同一の層に設けることができる。また、ソース領域１１１及びドレイン領域１１２と、ソース領域１３１及びドレイン領域１３２と、は互いに同一の層に設けることができる。また、ゲート電極１１３と、ゲート電極１３３と、は互いに同一の層に設けることができる。また、配線１１５及び配線１１７と、配線１３５及び配線１３７と、は互いに同一の層に設けることができる。つまり、トランジスタ７１と、トランジスタ７２と、は互いに同一の層に設けることができる。これにより、トランジスタ７１と、トランジスタ７２と、を互いに異なる層に設ける場合より、表示装置１０の作製工程を簡略にすることができ、表示装置１０を低価格なものとすることができる。

ゲートドライバ回路２１を構成するトランジスタ７１と電気的に接続される配線１２１乃至配線１２３は、互いに同一の層に設けられる。また、データドライバ回路２２を構成するトランジスタ７２と電気的に接続される配線１４１乃至配線１４３は、互いに同一の層に設けられる。さらに、配線１２１乃至配線１２３は、配線１４１乃至配線１４３と異なる層に設けられる。以上により、ゲートドライバ回路２１を構成する素子であるトランジスタ７１と、データドライバ回路２２を構成する素子であるトランジスタ７２と、が電気的に短絡することを抑制することができる。よって、ゲートドライバ回路２１とデータドライバ回路２２が明確に分離されず、重なる領域を有していても、ゲートドライバ回路２１及びデータドライバ回路２２の誤動作を抑制することができる。これにより、表示装置１０の信頼性を高めることができる。

本明細書等において、「Ａと同一の層」とは、例えばＡと同一工程において形成された同一材料を有する層を意味する。

図１７では、配線１２１乃至配線１２３より上層に配線１４１乃至配線１４３が設けられる構成を示しているが、配線１２１乃至配線１２３より下層に配線１４１乃至配線１４３を設けてもよい。

また、図１７では配線１２１乃至配線１２３が水平方向に延伸し、配線１４１乃至配線１４３が垂直方向に延伸する構成を示しているが、本発明の一態様はこれに限らない。例えば、配線１２１乃至配線１２３を垂直方向に延伸し、配線１４１乃至配線１４３を水平方向に延伸する構成としてもよい。又は、配線１２１乃至配線１２３、及び配線１４１乃至配線１４３の両方が、水平方向に延伸、又は垂直方向に延伸していてもよい。

ダミートランジスタ７３は、半導体１５１と、導電体１５２と、を有する。導電体１５２は半導体１５１と重なる領域を有する。半導体１５１は、トランジスタ７１及びトランジスタ７２のチャネル形成領域と同一の層に形成することができる。また、導電体１５２は、トランジスタ７１及びトランジスタ７２のゲート電極と同一の層に形成することができる。なお、ダミートランジスタ７３は、半導体１５１又は導電体１５２の一方を有さない構成としてもよい。

半導体１５１及び導電体１５２は、他の配線等と電気的に接続されない構成とすることができる。半導体１５１及び／又は導電体１５２には、定電位を供給してもよい。例えば、接地電位を供給してもよい。

＜表示装置１０の断面構成例＞
図１８は、表示装置１０の構成例を示す断面図である。表示装置１０は、基板７０１及び基板７０５を有し、基板７０１と基板７０５はシール材７１２により貼り合わされている。

基板７０１として、単結晶シリコン基板等の単結晶半導体基板を用いることができる。なお、基板７０１として単結晶半導体基板以外の半導体基板を用いてもよい。

基板７０１上にトランジスタ４４１、及びトランジスタ６０１が設けられる。トランジスタ４４１は、回路４０に設けられるトランジスタとすることができる。トランジスタ６０１は、ゲートドライバ回路２１に設けられるトランジスタ、又はデータドライバ回路２２に設けられるトランジスタとすることができる。つまり、トランジスタ４４１及びトランジスタ６０１は、図１Ｂ等に示す層２０に設けることができる。

トランジスタ４４１は、ゲート電極としての機能を有する導電体４４３と、ゲート絶縁体としての機能を有する絶縁体４４５と、基板７０１の一部と、からなり、チャネル形成領域を含む半導体領域４４７、ソース領域又はドレイン領域の一方としての機能を有する低抵抗領域４４９ａ、及びソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂを有する。トランジスタ４４１は、ｐチャネル型又はｎチャネル型のいずれでもよい。

トランジスタ４４１は、素子分離層４０３によって他のトランジスタと電気的に分離される。図１８では、素子分離層４０３によってトランジスタ４４１とトランジスタ６０１が電気的に分離される場合を示している。素子分離層４０３は、ＬＯＣＯＳ（ＬＯＣａｌ　Ｏｘｉｄａｔｉｏｎ　ｏｆ　Ｓｉｌｉｃｏｎ）法、又はＳＴＩ（Ｓｈａｌｌｏｗ　Ｔｒｅｎｃｈ　Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。

ここで、図１８に示すトランジスタ４４１は半導体領域４４７が凸形状を有する。また、半導体領域４４７の側面及び上面を、絶縁体４４５を介して、導電体４４３が覆うように設けられる。なお、図１８では、導電体４４３が半導体領域４４７の側面を覆う様子は図示していない。また、導電体４４３には仕事関数を調整する材料を用いることができる。

トランジスタ４４１のような半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有していてもよい。また、図１８では基板７０１の一部を加工して凸部を形成する構成を示しているが、ＳＯＩ基板を加工して凸形状を有する半導体を形成してもよい。

なお、図１８に示すトランジスタ４４１の構成は一例であり、その構成に限定されず、回路構成又は回路の動作方法等に応じて適切な構成とすればよい。例えば、トランジスタ４４１は、プレーナー型トランジスタであってもよい。

トランジスタ６０１は、トランジスタ４４１と同様の構成とすることができる。

基板７０１上には、素子分離層４０３、並びにトランジスタ４４１及びトランジスタ６０１の他、絶縁体４０５、絶縁体４０７、絶縁体４０９、及び絶縁体４１１が設けられる。絶縁体４０５中、絶縁体４０７中、絶縁体４０９中、及び絶縁体４１１中に導電体４５１が埋設されている。ここで、導電体４５１の上面の高さと、絶縁体４１１の上面の高さは同程度にできる。

導電体４５１上、及び絶縁体４１１上に絶縁体４１３及び絶縁体４１５が設けられる。また、絶縁体４１３中、及び絶縁体４１５中に導電体４５７が埋設されている。導電体４５７は、図１７に示す配線１２１乃至配線１２３と同一の層に設けることができる。ここで、導電体４５７の上面の高さと、絶縁体４１５の上面の高さは同程度にできる。

導電体４５７上、及び絶縁体４１５上に絶縁体４１７及び絶縁体４１９が設けられる。また、絶縁体４１７中、及び絶縁体４１９中に導電体４５９が埋設されている。導電体４５９は、図１７に示す配線１４１乃至配線１４３と同一の層に設けることができる。ここで、導電体４５９の上面の高さと、絶縁体４１９の上面の高さは同程度にできる。

導電体４５９上、及び絶縁体４１９上に絶縁体８２１及び絶縁体８１４が設けられる。絶縁体８２１中、及び絶縁体８１４中に導電体８５３が埋設されている。ここで、導電体８５３の上面の高さと、絶縁体８１４の上面の高さは同程度にできる。

導電体８５３上、及び絶縁体８１４上に絶縁体８１６が設けられる。絶縁体８１６中に導電体８５５が埋設されている。ここで、導電体８５５の上面の高さと、絶縁体８１６の上面の高さは同程度にできる。

導電体８５５上、及び絶縁体８１６上に絶縁体８２２、絶縁体８２４、絶縁体８５４、絶縁体８４４、絶縁体８８０、絶縁体８７４、及び絶縁体８８１が設けられる。絶縁体８２２中、絶縁体８２４中、絶縁体８５４中、絶縁体８４４中、絶縁体８８０中、絶縁体８７４中、及び絶縁体８８１中に導電体８０５が埋設されている。ここで、導電体８０５の上面の高さと、絶縁体８８１の上面の高さは同程度にできる。

導電体８１７上、及び絶縁体８８１上に絶縁体４２１及び絶縁体２１４が設けられる。絶縁体４２１中、及び絶縁体２１４中に導電体４５３が埋設されている。ここで、導電体４５３の上面の高さと、絶縁体２１４の上面の高さは同程度にできる。

導電体４５３上、及び絶縁体２１４上に絶縁体２１６が設けられる。絶縁体２１６中に導電体４５５が埋設されている。ここで、導電体４５５の上面の高さと、絶縁体２１６の上面の高さは同程度にできる。

導電体４５５上、及び絶縁体２１６上に絶縁体２２２、絶縁体２２４、絶縁体２５４、絶縁体２４４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１が設けられる。絶縁体２２２中、絶縁体２２４中、絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０５が埋設されている。ここで、導電体３０５の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。

導電体３０５上、及び絶縁体２８１上に絶縁体３６１が設けられる。絶縁体３６１中に導電体３１７、及び導電体３３７が埋設されている。ここで、導電体３３７の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。

導電体３３７上、及び絶縁体３６１上に絶縁体３６３が設けられる。絶縁体３６３中に導電体３４７、導電体３５３、導電体３５５、及び導電体３５７が埋設されている。ここで、導電体３５３、導電体３５５、及び導電体３５７の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。

導電体３５３上、導電体３５５上、導電体３５７上、及び絶縁体３６３上に接続電極７６０が設けられる。また、接続電極７６０と電気的に接続されるように異方性導電体７８０が設けられ、異方性導電体７８０と電気的に接続されるようにＦＰＣ（Ｆｌｅｘｉｂｌｅ　Ｐｒｉｎｔｅｄ　Ｃｉｒｃｕｉｔ）７１６が設けられる。ＦＰＣ７１６によって、表示装置１０の外部から、表示装置１０に各種信号等が供給される。

図１８に示すように、トランジスタ４４１のソース領域又はドレイン領域の他方としての機能を有する低抵抗領域４４９ｂは、導電体４５１、導電体４５７、導電体４５９、導電体８５３、導電体８５５、導電体８０５、導電体８１７、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続される。ここで、図１８では接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体として、導電体３５３、導電体３５５、及び導電体３５７の３つを示しているが本発明の一態様はこれに限らない。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を１つとしてもよいし、２つとしてもよいし、４つ以上としてもよい。接続電極７６０と導電体３４７を電気的に接続する機能を有する導電体を複数設けることで、接触抵抗を小さくすることができる。

絶縁体８１４上には、トランジスタ８００が設けられる。トランジスタ８００は、デマルチプレクサ回路８１に設けられるトランジスタとすることができる。つまり、トランジスタ８００は、図１Ｂに示す層８０に設けられるトランジスタとすることができる。トランジスタ８００は、ＯＳトランジスタとすることができる。

絶縁体８５４中、絶縁体８４４中、絶縁体８８０中、絶縁体８７４中、及び絶縁体８８１中に導電体８０１ａ、及び導電体８０１ｂが埋設されている。導電体８０１ａは、トランジスタ８００のソース又はドレインの一方と電気的に接続され、導電体８０１ｂは、トランジスタ８００のソース又はドレインの他方と電気的に接続される。ここで、導電体８０１ａ、及び導電体８０１ｂの上面の高さと、絶縁体８８１の上面の高さは同程度にできる。

絶縁体２１４上には、トランジスタ５５０が設けられる。前述のように、トランジスタ５５０は、画素３４に設けられるトランジスタとすることができる。つまり、トランジスタ５５０は、図１Ｂ等に示す層３０に設けることができる。トランジスタ５５０は、ＯＳトランジスタとすることができる。ＯＳトランジスタは、オフ電流が極めて低いという特徴を有する。よって、画像データの保持時間を長くすることができるため、リフレッシュ動作の頻度を少なくできる。よって、表示装置１０の消費電力を低減することができる。

絶縁体２５４中、絶縁体２４４中、絶縁体２８０中、絶縁体２７４中、及び絶縁体２８１中に導電体３０１ａ、及び導電体３０１ｂが埋設されている。導電体３０１ａは、トランジスタ５５０のソース又はドレインの一方と電気的に接続され、導電体３０１ｂは、トランジスタ５５０のソース又はドレインの他方と電気的に接続される。ここで、導電体３０１ａ、及び導電体３０１ｂの上面の高さと、絶縁体２８１の上面の高さは同程度にできる。

なお、トランジスタ４４１及びトランジスタ６０１等が設けられる層と、トランジスタ８００等が設けられる層と、の間に、ＯＳトランジスタ等を設けてもよい。また、トランジスタ８００等が設けられる層と、トランジスタ５５０等が設けられる層と、の間に、ＯＳトランジスタ等を設けてもよい。さらに、トランジスタ５５０等が設けられる層より上層に、ＯＳトランジスタ等を設けてもよい。

絶縁体３６１中に導電体３１１、導電体３１３、導電体３３１、容量素子５６０、導電体３３３、及び導電体３３５が埋設されている。導電体３１１及び導電体３１３はトランジスタ５５０と電気的に接続され、配線としての機能を有する。導電体３３３及び導電体３３５は、容量素子５６０と電気的に接続される。ここで、導電体３３１、導電体３３３、及び導電体３３５の上面の高さと、絶縁体３６１の上面の高さは同程度にできる。

絶縁体３６３中に導電体３４１、導電体３４３、及び導電体３５１が埋設されている。ここで、導電体３５１の上面の高さと、絶縁体３６３の上面の高さは同程度にできる。

絶縁体４０５、絶縁体４０７、絶縁体４０９、絶縁体４１１、絶縁体４１３、絶縁体４１５、絶縁体４１７、絶縁体４１９、絶縁体８２１、絶縁体８１４、絶縁体８８０、絶縁体８７４、絶縁体８８１、絶縁体４２１、絶縁体２１４、絶縁体２８０、絶縁体２７４、絶縁体２８１、絶縁体３６１、及び絶縁体３６３は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁体３６３の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。

図１８に示すように、容量素子５６０は下部電極３２１と、上部電極３２５と、を有する。また、下部電極３２１と上部電極３２５との間には、絶縁体３２３が設けられる。すなわち、容量素子５６０は、一対の電極間に誘電体として機能する絶縁体３２３が挟持された積層型の構造である。なお、図１８では絶縁体２８１上に容量素子５６０を設ける例を示しているが、絶縁体２８１と異なる絶縁体上に、容量素子５６０を設けてもよい。

図１８において、導電体８０１ａ、導電体８０１ｂ、及び導電体８０５が同一の層に形成される例を示している。また、導電体８１１、導電体８１３、及び導電体８１７が同一の層に形成される例を示している。また、導電体３０１ａ、導電体３０１ｂ、及び導電体３０５が同一の層に形成される例を示している。また、導電体３１１、導電体３１３、導電体３１７、及び下部電極３２１が同一の層に形成される例を示している。また、導電体３３１、導電体３３３、導電体３３５、及び導電体３３７が同一の層に形成される例を示している。また、導電体３４１、導電体３４３、及び導電体３４７が同一の層に形成される例を示している。さらに、導電体３５１、導電体３５３、導電体３５５、及び導電体３５７が同一の層に形成される例を示している。このように、複数の導電体を同一の層に形成することにより、表示装置１０の作製工程を簡略にすることができるため、表示装置１０を低価格なものとすることができる。なお、これらはそれぞれ異なる層に形成されてもよく、異なる種類の材料を有してもよい。

図１８に示す表示装置１０は、液晶素子５７０を有する。液晶素子５７０は、導電体７７２、導電体７７４、及びこれらの間に液晶層７７６を有する。導電体７７４は、基板７０５側に設けられ、共通電極としての機能を有する。また、導電体７７２は、導電体３５１、導電体３４１、導電体３３１、導電体３１３、及び導電体３０１ｂを介して、トランジスタ５５０のソース又はドレインの他方と電気的に接続される。導電体７７２は絶縁体３６３上に形成され、画素電極としての機能を有する。

導電体７７２には、可視光に対して透光性の材料、又は反射性の材料を用いることができる。透光性の材料としては、例えば、インジウム、亜鉛、スズ等を含む酸化物材料を用いるとよい。反射性の材料としては、例えば、アルミニウム、銀等を含む材料を用いるとよい。

導電体７７２に反射性の材料を用いると、表示装置１０は反射型の液晶表示装置となる。一方、導電体７７２に透光性の材料を用い、また基板７０１等にも透光性の材料を用いると、表示装置１０は透過型の液晶表示装置となる。表示装置１０が反射型の液晶表示装置である場合、視認側に偏光板を設ける。一方、表示装置１０が透過型の液晶表示装置である場合、液晶素子を挟むように一対の偏光板を設ける。

また、図１８には図示しないが、液晶層７７６と接する配向膜を設ける構成としてもよい。また、偏光部材、位相差部材、反射防止部材等の光学部材（光学基板）、及びバックライト、サイドライト等の光源を適宜設けることができる。

絶縁体３６３と、導電体７７４との間に、構造体７７８が設けられる。構造体７７８は柱状のスペーサであり、基板７０１と基板７０５の間の距離（セルギャップ）を制御する機能を有する。なお、構造体７７８として、球状のスペーサを用いてもよい。

基板７０５側には、遮光層７３８と、着色層７３６と、これらに接する絶縁体７３４と、が設けられる。遮光層７３８は、隣接する領域から発せられる光を遮る機能を有する。又は、遮光層７３８は、外光がトランジスタ５５０等に達することを遮る機能を有する。なお、着色層７３６は、液晶素子５７０と重なる領域を有するように設けられる。

液晶層７７６には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、高分子ネットワーク型液晶（ＰＮＬＣ：Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。

また、液晶素子のモードとしては、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等を用いることができる。

また、液晶層７７６に高分子分散型液晶や、高分子ネットワーク型液晶等を用いた、散乱型の液晶を用いることもできる。このとき、着色層７３６を設けずに白黒表示を行う構成としてもよいし、着色層７３６を用いてカラー表示を行う構成としてもよい。

また、液晶素子の駆動方法として、継時加法混色法に基づいてカラー表示を行う、時間分割表示方式（フィールドシーケンシャル駆動方式ともいう）を適用してもよい。その場合、着色層７３６を設けない構成とすることができる。時間分割表示方式を用いた場合、例えばＲ（赤色）、Ｇ（緑色）、Ｂ（青色）のそれぞれの色を呈する画素を設ける必要がないため、画素の開口率を向上させることや、精細度を高められる等の利点がある。

図１８に示す構成の表示装置１０は、表示素子として液晶素子を用いているが、本発明の一態様はこれに限らない。図１９は、図１８に示す表示装置１０の変形例であり、表示素子として発光素子を用いている点が、図１８に示す表示装置１０と異なる。

図１９に示す表示装置１０は、発光素子５７２を有する。発光素子５７２は、導電体７７２、ＥＬ層７８６、及び導電体７８８を有する。ＥＬ層７８６は、発光材料として有機化合物を有することができる。又は、量子ドット等の無機化合物を有することができる。なお、図１９では、トランジスタ５５０の代わりにトランジスタ５５４を示し、容量素子５６０の代わりに容量素子５６２を示している。図１９に示すように、トランジスタ５５４はトランジスタ５５０と同様の構成とすることができ、容量素子５６２は容量素子５６０と同様の構成とすることができる。

有機化合物に用いることのできる材料としては、蛍光性材料又は燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。

図１９に示す表示装置１０には、絶縁体３６３上に絶縁体７３０が設けられる。ここで、絶縁体７３０は、導電体７７２の一部を覆う構成とすることができる。また、発光素子５７２は透光性の導電体７８８を有し、トップエミッション型の発光素子である。なお、発光素子５７２は、導電体７７２側に光を射出するボトムエミッション構造や、導電体７７２及び導電体７８８の双方に光を射出するデュアルエミッション構造としてもよい。

発光素子５７２は、詳細は後述するが、マイクロキャビティ構造を有することができる。これにより、着色層を設けなくても所定の色の光（例えば、ＲＧＢ）を取り出すことができ、表示装置１０はカラー表示を行うことができる。着色層を設けない構成とすることにより、着色層による光の吸収を抑制することができる。これにより、表示装置１０は高輝度の画像を表示することができ、また表示装置１０の消費電力を低減することができる。なお、ＥＬ層７８６を画素毎に島状又は画素列毎に縞状に形成する、すなわち塗り分けにより形成する場合においても、着色層を設けない構成とすることができる。

なお、遮光層７３８は絶縁体７３０と重なる領域を有するように設けられる。また、遮光層７３８は、絶縁体７３４で覆われている。また、発光素子５７２と絶縁体７３４の間は封止層７３２で充填されている。

さらに、構造体７７８は、絶縁体７３０とＥＬ層７８６との間に設けられる。また、構造体７７８は、絶縁体７３０と絶縁体７３４との間に設けられる。

図２０は、図１９に示す表示装置１０の変形例であり、着色層７３６を設けている点が図１９に示す表示装置１０と異なる。着色層７３６を設けることにより、発光素子５７２から取り出される光の色純度を高めることができる。これにより、表示装置１０に高品位の画像を表示することができる。また、表示装置１０の例えば全ての発光素子５７２を、白色光を発する発光素子とすることができるため、ＥＬ層７８６を塗り分けにより形成しなくてもよく、表示装置１０の画素密度を高めることができる。

図１８乃至図２０では、トランジスタ４４１及びトランジスタ６０１を、基板７０１の内部にチャネル形成領域が形成されるように設け、トランジスタ４４１及びトランジスタ６０１の上に積層して、ＯＳトランジスタを設ける構成を示したが、本発明の一態様はこれに限らない。図２１は図１８の変形例、図２２は図１９の変形例、図２３は図２０の変形例であり、トランジスタ４４１及びトランジスタ６０１ではなく、ＯＳトランジスタであるトランジスタ６０２及びトランジスタ６０３の上に積層して、トランジスタ８００と、トランジスタ５５０又はトランジスタ５５４と、が設けられる点が図１８乃至図２０に示す構成の表示装置１０と異なる。つまり、図２１乃至図２３に示す構成の表示装置１０は、ＯＳトランジスタが３層積層して設けられる。

基板７０１上には絶縁体６１３及び絶縁体６１４が設けられ、絶縁体６１４上にはトランジスタ６０２及びトランジスタ６０３が設けられる。なお、基板７０１と、絶縁体６１３と、の間にトランジスタ等が設けられていてもよい。例えば、基板７０１と、絶縁体６１３と、の間に、図１８乃至図２０で示したトランジスタ４４１及びトランジスタ６０１と同様の構成のトランジスタを設けてもよい。また、トランジスタ６０２及びトランジスタ６０３等が設けられる層と、トランジスタ８００等が設けられる層と、の間に、ＯＳトランジスタ等を設けてもよい。また、トランジスタ８００等が設けられる層と、トランジスタ５５０又はトランジスタ５５４等が設けられる層と、の間に、ＯＳトランジスタ等を設けてもよい。さらに、トランジスタ５５０又はトランジスタ５５４等が設けられる層より上層に、ＯＳトランジスタ等を設けてもよい。

トランジスタ６０２は回路４０に設けられるトランジスタとすることができる。トランジスタ６０３は、ゲートドライバ回路２１に設けられるトランジスタ、又はデータドライバ回路２２に設けられるトランジスタとすることができる。つまり、トランジスタ６０２及びトランジスタ６０３は、図１Ｂ等に示す層２０に設けることができる。

トランジスタ６０２及びトランジスタ６０３は、トランジスタ５５０等と同様の構成のトランジスタとすることができる。なお、トランジスタ６０２及びトランジスタ６０３を、トランジスタ５５０及びトランジスタ５５４等と異なる構成のＯＳトランジスタとしてもよい。

絶縁体６１４上には、トランジスタ６０２及びトランジスタ６０３の他、絶縁体６１６、絶縁体６２２、絶縁体６２４、絶縁体６５４、絶縁体６４４、絶縁体６８０、絶縁体６７４、及び絶縁体６８１が設けられる。絶縁体６５４中、絶縁体６４４中、絶縁体６８０中、絶縁体６７４中、及び絶縁体６８１中に導電体４６１が埋設されている。ここで、導電体４６１の上面の高さと、絶縁体６８１の上面の高さは同程度にできる。

導電体４６１上、及び絶縁体６８１上に絶縁体５０１が設けられる。絶縁体５０１中に導電体４６３が埋設されている。ここで、導電体４６３の上面の高さと、絶縁体５０１の上面の高さは同程度にできる。

導電体４６３上、及び絶縁体５０１上に絶縁体５０３が設けられる。絶縁体５０３中に導電体４６５が埋設されている。ここで、導電体４６５の上面の高さと、絶縁体５０３の上面の高さは同程度にできる。

導電体４６５上、及び絶縁体５０３上に絶縁体５０５が設けられる。また、絶縁体５０５中に導電体４６７が埋設されている。導電体４６７は、図１９に示す配線１２１乃至配線１２３と同一の層に設けることができる。ここで、導電体４６７の上面の高さと、絶縁体５０５の上面の高さは同程度にできる。

導電体４６７上、及び絶縁体５０５上に絶縁体５０７が設けられる。絶縁体５０７中に導電体４６９が埋設されている。ここで、導電体４６９の上面の高さと、絶縁体５０７の上面の高さは同程度にできる。

導電体４６９上、及び絶縁体５０７上に絶縁体５０９が設けられる。また、絶縁体５０９中に導電体４７１が埋設されている。導電体４７１は、図１９に示す配線１４１乃至配線１４３と同一の層に設けることができる。ここで、導電体４７１の上面の高さと、絶縁体５０９の上面の高さは同程度にできる。

導電体４７１上、及び絶縁体５０９上に絶縁体８２１及び絶縁体８１４が設けられる。絶縁体８２１中、及び絶縁体８１４中に導電体８５３が埋設されている。ここで、導電体８５３の上面の高さと、絶縁体８１４の上面の高さは同程度にできる。

図２１乃至図２３に示すように、トランジスタ６０２のソース又はドレインの一方は、導電体４６１、導電体４６３、導電体４６５、導電体４６７、導電体４６９、導電体４７１、導電体８５３、導電体８５５、導電体８０５、導電体８１７、導電体４５３、導電体４５５、導電体３０５、導電体３１７、導電体３３７、導電体３４７、導電体３５３、導電体３５５、導電体３５７、接続電極７６０、及び異方性導電体７８０を介して、ＦＰＣ７１６と電気的に接続される。

絶縁体６１３、絶縁体６１４、絶縁体６８０、絶縁体６７４、絶縁体６８１、絶縁体５０１、絶縁体５０３、絶縁体５０５、絶縁体５０７、及び絶縁体５０９は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。

表示装置１０を図２１乃至図２３に示す構成とすることにより、表示装置１０を狭額縁化、小型化させつつ、表示装置１０が有するトランジスタを全てＯＳトランジスタとすることができる。これにより、異なる種類のトランジスタを作成する必要がなくなるため、表示装置１０の作製コストを低減することができ、表示装置１０を低価格なものとすることができる。

＜副画素の構成例＞
図２４Ａ及び図２４Ｂは、本発明の一態様の表示装置に適用することができる副画素９０１の構成例を示す上面図である。副画素９０１は、図４Ｃに示す回路構成とすることができる。つまり、画素３４が発光素子５７２を有する構成である場合、画素３４は図２４Ａ及び図２４Ｂに示す副画素９０１と同様の構成とすることができる。ここで、トランジスタ５５２はゲートの他、バックゲートを有し、当該バックゲートは配線３１と電気的に接続される。また、トランジスタ５５４はゲートの他、バックゲートを有し、当該バックゲートはトランジスタ５５４のソース又はドレインの他方、容量素子５６２の他方の電極、及び発光素子５７２の一方の電極と電気的に接続される。

図２４Ａでは、副画素９０１が有するトランジスタ、容量素子、配線等を構成する導電体、及び半導体を示している。図２４Ｂでは、図２４Ａに示す構成に加え、発光素子５７２の一方の電極としての機能を有する導電体７７２を示している。なお、図２４Ａ及び図２４Ｂのいずれにおいても、発光素子５７２の他方の電極としての機能を有する導電体等は省略している。ここで、発光素子５７２の一方の電極は画素電極としての機能を有し、発光素子５７２の他方の電極は共通電極としての機能を有する。

図２４Ａ及び図２４Ｂに示すように、副画素９０１は、導電体９１１と、導電体９１２と、半導体９１３と、半導体９１４と、導電体９１５ａと、導電体９１５ｂと、導電体９１６ａと、導電体９１６ｂと、導電体９１７と、導電体９１８と、導電体９１９と、導電体９２０と、導電体９２１と、導電体９２２と、導電体９２３と、導電体９２４と、導電体９２５と、導電体９２６と、導電体９２７と、導電体９２８と、導電体９２９と、導電体９３０と、導電体９３１と、導電体７７２と、を有する。

導電体９１１及び導電体９１２は、同一の工程で形成することができる。半導体９１３及び半導体９１４は同一の工程で形成され、導電体９１１及び導電体９１２より後の工程で形成することができる。導電体９１５ａ及び導電体９１５ｂ、並びに導電体９１６ａ及び導電体９１６ｂは同一の工程で形成され、導電体９１１及び導電体９１２より後の工程で形成することができる。導電体９１７及び導電体９１８は同一の工程で形成され、半導体９１３及び半導体９１４、並びに導電体９１５ａ、導電体９１５ｂ、導電体９１６ａ、及び導電体９１６ｂより後の工程で形成することができる。

導電体９１９乃至導電体９２３は同一の工程で形成され、導電体９１７及び導電体９１８より後の工程で形成することができる。導電体９２４は、導電体９１９乃至導電体９２３より後の工程で形成することができる。導電体９２５乃至導電体９２８は同一の工程で形成され、導電体９２４より後の工程で形成することができる。導電体９２９乃至導電体９３１は同一の工程で形成され、導電体９２５乃至導電体９２８より後の工程で形成することができる。導電体７７２は、導電体９２９乃至導電体９３１より後の工程で形成することができる。

本明細書等において、同一の工程で形成した要素は、同一の層に設けられるということができる。例えば、導電体９１１と導電体９１２は同一の工程で形成することができることから、導電体９１１と導電体９１２は同一の層に設けられるということができる。また、後の工程で形成した要素は、先の工程で形成した要素よりも上層に設けられるということができる。例えば、導電体９２９乃至導電体９３１は導電体９２５乃至導電体９２８より後の工程で形成することができることから、導電体９２９乃至導電体９３１は導電体９２５乃至導電体９２８よりも上層に設けられるということができる。

導電体９１１は、トランジスタ５５２のバックゲート電極としての機能を有する。半導体９１３は、トランジスタ５５２のチャネル形成領域を有する。導電体９１５ａは、トランジスタ５５２のソース電極又はドレイン電極の一方としての機能を有する。導電体９１５ｂは、トランジスタ５５２のソース電極又はドレイン電極の他方としての機能を有する。導電体９１７は、トランジスタ５５２のゲート電極としての機能を有する。

導電体９１２は、トランジスタ５５４のバックゲート電極としての機能を有する。半導体９１４は、トランジスタ５５４のチャネル形成領域を有する。導電体９１６ａは、トランジスタ５５４のソース電極又はドレイン電極の一方としての機能を有する。導電体９１６ｂは、トランジスタ５５４のソース電極又はドレイン電極の他方としての機能を有する。導電体９１８は、トランジスタ５５４のゲート電極としての機能を有する。

導電体９１９は、容量素子５６２の一方の電極としての機能を有する。導電体９２４は、容量素子５６２の他方の電極としての機能を有する。導電体９２５は、走査線としての機能を有する配線３１に対応する。導電体９２９は、データ線としての機能を有する配線３２に対応する。導電体９３０は、電源線としての機能を有する配線３５ａに対応する。導電体７７２は、前述のように、発光素子５７２の一方の電極としての機能を有する。

導電体９１１は、導電体９２０と電気的に接続される。導電体９１２は、導電体９２３と電気的に接続される。導電体９１５ａは、導電体９２１と電気的に接続される。導電体９１５ｂは、導電体９１９と電気的に接続される。導電体９１６ａは、導電体９２２と電気的に接続される。

導電体９１６ｂは、導電体９２３と電気的に接続される。つまり、トランジスタ５５４のバックゲート電極としての機能を有する導電体９１２と、トランジスタ５５４のソース電極又はドレイン電極の他方としての機能を有する導電体９１６ｂと、は導電体９２３を介して電気的に接続される。

導電体９１７は、導電体９２０と電気的に接続される。つまり、トランジスタ５５２のバックゲート電極としての機能を有する導電体９１１と、トランジスタ５５２のゲート電極としての機能を有する導電体９１７と、は導電体９２０を介して電気的に接続される。

導電体９２０は、導電体９２５と電気的に接続される。つまり、トランジスタ５５２のゲート電極としての機能を有する導電体９１７と、走査線としての機能を有する導電体９２５と、は導電体９２０を介して電気的に接続される。

導電体９１８は、導電体９１９と電気的に接続される。導電体９２１は、導電体９２６と電気的に接続される。導電体９２２は、導電体９２７と電気的に接続される。導電体９２３は、導電体９２８と電気的に接続される。導電体９２４は、導電体９２８と電気的に接続される。

導電体９２６は、導電体９２９と電気的に接続される。つまり、トランジスタ５５２のソース電極又はドレイン電極の一方としての機能を有する導電体９１５ａと、データ線としての機能を有する導電体９２９と、は導電体９２１及び導電体９２６を介して電気的に接続される。

導電体９２７は、導電体９３０と電気的に接続される。つまり、トランジスタ５５４のソース電極又はドレイン電極の一方としての機能を有する導電体９１６ａと、電源線としての機能を有する導電体９３０と、は導電体９２２、及び導電体９２７を介して電気的に接続される。

導電体９２８は、導電体９３１と電気的に接続される。導電体９３１は、導電体７７２と電気的に接続される。

半導体９１３及び半導体９１４は、例えば金属酸化物を有することができる。よって、トランジスタ５５２及びトランジスタ５５４は、ＯＳトランジスタとすることができる。

図２５は、図２４Ｂに示す構成の副画素９０１により構成された画素９０２の構成例を示す上面図である。図２５において、副画素９０１Ｒは赤色光を射出する機能を有する副画素９０１を示し、副画素９０１Ｇは緑色光を射出する機能を有する副画素９０１を示し、副画素９０１Ｂは青色光を射出する機能を有する副画素９０１を示す。図２５に示すように、副画素９０１Ｒと、副画素９０１Ｇと、副画素９０１Ｂと、により画素９０２が構成されている。具体的には、上段に設けられる副画素９０１Ｒ及び副画素９０１Ｂと、下段に設けられる副画素９０１Ｇと、により一の画素９０２が構成されている。また、上段に設けられる副画素９０１Ｇと、下段に設けられる副画素９０１Ｒ及び副画素９０１Ｂと、により一の画素９０２が構成されている。

図２５では、上段に設けられた副画素９０１Ｒ、副画素９０１Ｇ、及び副画素９０１Ｂと、下段に設けられた副画素９０１Ｒ、副画素９０１Ｇ、及び副画素９０１Ｂと、はそれぞれ左右反転したような構成となっている。このような構成とすることにより、走査線としての機能を有する導電体９２５の延伸方向に向かって同じ色の副画素９０１を交互に配列することができる。これにより、１本のデータ線には、同じ色の光を射出する機能を有する副画素９０１が電気的に接続される構成とすることができる。つまり、副画素９０１Ｒ、副画素９０１Ｇ、及び副画素９０１Ｂのうち２種類以上の副画素９０１が、１本のデータ線と電気的に接続されることを抑制することができる。

図２６は、図２４ＢにＡ１−Ａ２の一点鎖線で示す部位の断面図である。絶縁体１０２１上にトランジスタ５５２、及びトランジスタ５５４が設けられる。また、トランジスタ５５２上、及びトランジスタ５５４上には絶縁体１０２２が設けられ、絶縁体１０２２上には絶縁体１０２３が設けられる。なお、絶縁体１０２１より下層に基板が設けられる。また、当該基板と、絶縁体１０２１と、の間に、図１Ｂ等に示す層２０の構成要素（ゲートドライバ回路２１、データドライバ回路２２、回路４０等）、及び層８０の構成要素（デマルチプレクサ回路８１等）を設けることができる。

図２６に示すように、異なる層に設けられた導電体同士は、プラグとしての機能を有する導電体９９０を介して電気的に接続される。例えば、導電体９１５ａと、導電体９１５ａより上層に設けられる導電体９２１と、は導電体９９０を介して電気的に接続される。導電体９９０は、図１８等に示す導電体８５３、導電体８０５、導電体４５３、導電体３０５、導電体３３７、導電体３５３、導電体３５５、導電体３５７、導電体３０１ａ、導電体３０１ｂ、導電体３３１、導電体３５１、導電体３３３、導電体３３５と同様の構成とすることができる。

導電体９１９乃至導電体９２３上、及び絶縁体１０２３上には、絶縁体１０２４が設けられる。絶縁体１０２４上には、導電体９２４が設けられる。導電体９１９と、絶縁体１０２４と、導電体９２４と、により容量素子５６２が構成されている。

導電体９２４上、及び絶縁体１０２４上には絶縁体１０２５が設けられる。導電体９２５乃至導電体９２８上、及び絶縁体１０２５上には絶縁体１０２６が設けられる。導電体９２９乃至導電体９３１上、及び絶縁体１０２６上には絶縁体１０２７が設けられる。

絶縁体１０２７上には導電体７７２、及び絶縁体７３０が設けられる。ここで、絶縁体７３０は、導電体７７２の一部を覆う構成とすることができる。導電体７７２と、ＥＬ層７８６と、導電体７８８と、により発光素子５７２が構成される。

導電体７８８上には接着層９９１が設けられ、接着層９９１上には絶縁体９９２が設けられる。接着層９９１上の絶縁体９９２は、以下の手順により形成することができる。まず、発光素子５７２等が形成されている基板とは別の基板上に、絶縁体９９２を形成する。次に、導電体７８８と、絶縁体９９２と、を接着層９９１により接着する。その後、絶縁体９９２を形成した基板を剥離する。以上により導電体７８８上に絶縁体９９２を形成することができる。

絶縁体９９２上には、着色層９９３が設けられる。図２６では、着色層９９３として着色層９９３ａ、及び着色層９９３ｂを図示している。着色層９９３上には、接着層９９４により基板９９５が貼り合わされている。

着色層９９３ｂは、着色層９９３ａとは異なる色の光を透過する機能を有する。例えば、画素９０２が赤色光を射出する機能を有する副画素９０１Ｒ、緑色光を射出する機能を有する副画素９０１Ｇ、青色光を射出する機能を有する副画素９０１Ｂから構成され、着色層９９３ａが赤色光を透過する機能を有する場合、着色層９９３ｂは緑色光又は青色光を透過する機能を有する。

絶縁体９９２上に着色層９９３を形成することにより、着色層９９３と発光素子５７２との位置合わせを容易に行うことができる。これにより、本発明の一態様の表示装置の画素密度を高めることができる。

＜発光素子５７２の構成例＞
図２７Ａ乃至図２７Ｅは、発光素子５７２の構成例を示す図である。図２７Ａには、導電体７７２と導電体７８８の間にＥＬ層７８６が挟まれた構造（シングル構造）を示す。前述のとおり、ＥＬ層７８６には発光材料が含まれ、例えば、有機化合物である発光材料が含まれる。

図２７Ｂは、ＥＬ層７８６の積層構造を示す図である。ここで、図２７Ｂに示す構造の発光素子５７２では、導電体７７２は陽極としての機能を有し、導電体７８８は陰極としての機能を有する。

ＥＬ層７８６は、導電体７７２の上に、正孔注入層７２１、正孔輸送層７２２、発光層７２３、電子輸送層７２４、電子注入層７２５が順次積層された構造を有する。なお、導電体７７２が陰極としての機能を有し、導電体７８８が陽極としての機能を有する場合は、積層順は逆になる。

発光層７２３は、発光材料や複数の材料を適宜組み合わせて有しており、所望の発光色を呈する蛍光発光や燐光発光が得られる構成とすることができる。また、発光層７２３を発光色の異なる積層構造としてもよい。なお、この場合、積層された各発光層に用いる発光物質やその他の物質は、それぞれ異なる材料を用いればよい。

発光素子５７２において、例えば、図２７Ｂに示す導電体７７２を反射電極とし、導電体７８８を半透過・半反射電極とし、微小光共振器（マイクロキャビティ）構造とすることにより、ＥＬ層７８６に含まれる発光層７２３から得られる発光を両電極間で共振させ、導電体７８８を透過して射出される発光を強めることができる。

なお、発光素子５７２の導電体７７２が、反射性を有する導電性材料と透光性を有する導電性材料（透明導電膜）との積層構造からなる反射電極である場合、透明導電膜の膜厚を制御することにより光学調整を行うことができる。具体的には、発光層７２３から得られる光の波長λに対して、導電体７７２と、導電体７８８との電極間距離がｍλ／２（ただし、ｍは自然数）近傍となるように調整するのが好ましい。

また、発光層７２３から得られる所望の光（波長：λ）を増幅させるために、導電体７７２から発光層７２３の所望の光が得られる領域（発光領域）までの光学距離と、導電体７８８から発光層７２３の所望の光が得られる領域（発光領域）までの光学距離と、をそれぞれ（２ｍ’＋１）λ／４（ただし、ｍ’は自然数）近傍となるように調節するのが好ましい。なお、ここでいう発光領域とは、発光層７２３における正孔（ホール）と電子との再結合領域を示す。

このような光学調整を行うことにより、発光層７２３から得られる特定の単色光のスペクトルを狭線化させ、色純度のよい発光を得ることができる。

但し、上記の場合、導電体７７２と導電体７８８との光学距離は、厳密には導電体７７２における反射領域から導電体７８８における反射領域までの総厚ということができる。しかし、導電体７７２や導電体７８８における反射領域を厳密に決定することは困難であるため、導電体７７２と導電体７８８の任意の位置を反射領域と仮定することで充分に上述の効果を得ることができるものとする。また、導電体７７２と、所望の光が得られる発光層との光学距離は、厳密には導電体７７２における反射領域と、所望の光が得られる発光層における発光領域との光学距離であるということができる。しかし、導電体７７２における反射領域や、所望の光が得られる発光層における発光領域を厳密に決定することは困難であるため、導電体７７２の任意の位置を反射領域、所望の光が得られる発光層の任意の位置を発光領域と仮定することで充分に上述の効果を得ることができるものとする。

図２７Ｂに示す発光素子５７２は、マイクロキャビティ構造を有するため、同じＥＬ層を有していても異なる波長の光（単色光）を取り出すことができる。従って、異なる発光色を得るための塗り分け（例えば、ＲＧＢ）が不要となる。従って、高精細化を実現することが容易である。また、着色層との組み合わせも可能である。さらに、特定波長の正面方向の発光強度を強めることが可能となるため、低消費電力化を図ることができる。

なお、図２７Ｂに示す発光素子５７２は、マイクロキャビティ構造を有していなくてもよい。この場合、発光層７２３が白色光を発する構造とし、着色層を設けることにより、所定の色の光（例えば、ＲＧＢ）を取り出すことができる。また、ＥＬ層７８６を形成する際、異なる発光色を得るための塗り分けを行えば、着色層を設けなくても所定の色の光を取り出すことができる。

導電体７７２と導電体７８８の少なくとも一方は、透光性を有する電極（透明電極、半透過・半反射電極等）とすることができる。透光性を有する電極が透明電極の場合、透明電極の可視光の透過率は、４０％以上とする。また、半透過・半反射電極の場合、半透過・半反射電極の可視光の反射率は、２０％以上８０％以下、好ましくは４０％以上７０％以下とする。また、これらの電極の抵抗率は、１×１０^−２Ωｃｍ以下が好ましい。

導電体７７２又は導電体７８８が、反射性を有する電極（反射電極）である場合、反射性を有する電極の可視光の反射率は、４０％以上１００％以下、好ましくは７０％以上１００％以下とする。また、この電極の抵抗率は、１×１０^−２Ωｃｍ以下が好ましい。

発光素子５７２の構成は、図２７Ｃに示す構成としてもよい。図２７Ｃには、導電体７７２と導電体７８８との間に２層のＥＬ層（ＥＬ層７８６ａ及びＥＬ層７８６ｂ）が設けられ、ＥＬ層７８６ａとＥＬ層７８６ｂとの間に電荷発生層７９２を有する積層構造（タンデム構造）の発光素子５７２を示す。発光素子５７２をタンデム構造とすることで、発光素子５７２の電流効率及び外部量子効率を高めることができる。よって、表示装置１０に高輝度の画像を表示することができる。また、表示装置１０の消費電力を低減することができる。ここで、ＥＬ層７８６ａ及びＥＬ層７８６ｂは、図２７Ｂに示すＥＬ層７８６と同様の構成とすることができる。

電荷発生層７９２は、導電体７７２と導電体７８８との間に電圧を供給したときに、ＥＬ層７８６ａ及びＥＬ層７８６ｂのうち、一方に電子を注入し、他方に正孔（ホール）を注入する機能を有する。したがって、導電体７７２の電位が導電体７８８の電位より高くなるように電圧を供給すると、電荷発生層７９２からＥＬ層７８６ａに電子が注入され、電荷発生層７９２からＥＬ層７８６ｂに正孔が注入されることになる。

なお、電荷発生層７９２は、光取り出し効率の点から、可視光を透過する（具体的には、電荷発生層７９２の可視光の透過率が、４０％以上である）ことが好ましい。また、電荷発生層７９２の導電率は、導電体７７２の導電率、又は導電体７８８の導電率より低くてもよい。

発光素子５７２の構成は、図２７Ｄに示す構成としてもよい。図２７Ｄには、導電体７７２と導電体７８８との間に３層のＥＬ層（ＥＬ層７８６ａ、ＥＬ層７８６ｂ、及びＥＬ層７８６ｃ）が設けられ、ＥＬ層７８６ａとＥＬ層７８６ｂとの間、及びＥＬ層７８６ｂとＥＬ層７８６ｃとの間に電荷発生層７９２を有するタンデム構造の発光素子５７２を示す。ここで、ＥＬ層７８６ａ、ＥＬ層７８６ｂ、及びＥＬ層７８６ｃは、図２７Ｂに示すＥＬ層７８６と同様の構成とすることができる。発光素子５７２を図２７Ｄに示す構成とすることにより、発光素子５７２の電流効率及び外部量子効率をさらに高めることができる。よって、表示装置１０にさらに高輝度の画像を表示することができる。また、表示装置１０の消費電力をさらに低減することができる。

発光素子５７２の構成は、図２７Ｅに示す構成としてもよい。図２７Ｅには、導電体７７２と導電体７８８との間にｎ層のＥＬ層（ＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ））が設けられ、それぞれのＥＬ層７８６の間に電荷発生層７９２を有するタンデム構造の発光素子５７２を示す。ここで、ＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ）は、図２７Ｂに示すＥＬ層７８６と同様の構成とすることができる。なお、図２７Ｅには、ＥＬ層７８６のうち、ＥＬ層７８６（１）、ＥＬ層７８６（ｍ）、ＥＬ層７８６（ｍ＋１）、及びＥＬ層７８６（ｎ）を示している。ここで、ｍは２以上ｎ未満の整数とし、ｎはｍより大きい整数とする。ｎの値が大きいほど、発光素子５７２の電流効率及び外部量子効率を高めることができる。よって、表示装置１０に高輝度の画像を表示することができる。また、表示装置１０の消費電力を低減することができる。

＜発光素子５７２の構成材料＞
次に、発光素子５７２に用いることができる構成材料について説明する。

＜＜導電体７７２及び導電体７８８＞＞
導電体７７２及び導電体７８８には、陽極及び陰極の機能が満たせるのであれば、以下に示す材料を適宜組み合わせて用いることができる。例えば、金属、合金、電気伝導性化合物、及びこれらの混合物等を適宜用いることができる。具体的には、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｓｉ−Ｓｎ酸化物（ＩＴＳＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物が挙げられる。その他、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、マンガン（Ｍｎ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、パラジウム（Ｐｄ）、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、イットリウム（Ｙ）、ネオジム（Ｎｄ）等の金属、及びこれらを適宜組み合わせて含む合金を用いることもできる。その他、上記例示のない元素周期表の第１族又は第２族に属する元素（例えば、リチウム（Ｌｉ）、セシウム（Ｃｓ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ））、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属及びこれらを適宜組み合わせて含む合金、その他グラフェン等を用いることができる。

＜＜正孔注入層７２１及び正孔輸送層７２２＞＞
正孔注入層７２１は、陽極である導電体７７２又は電荷発生層７９２からＥＬ層７８６に正孔を注入する層であり、正孔注入性の高い材料を含む層である。ここで、ＥＬ層７８６は、ＥＬ層７８６ａ、ＥＬ層７８６ｂ、ＥＬ層７８６ｃ、及びＥＬ層７８６（１）乃至ＥＬ層７８６（ｎ）を含むものとする。

正孔注入性の高い材料としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸化物、マンガン酸化物等の遷移金属酸化物が挙げられる。この他、フタロシアニン（略称：Ｈ_２Ｐｃ）や銅フタロシアニン（略称：ＣｕＰｃ）等のフタロシアニン系の化合物、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＤＰＡＢ）、Ｎ，Ｎ’−ビス｛４−［ビス（３−メチルフェニル）アミノ］フェニル｝−Ｎ，Ｎ’−ジフェニル−（１，１’−ビフェニル）−４，４’−ジアミン（略称：ＤＮＴＰＤ）等の芳香族アミン化合物、又はポリ（３，４−エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）（略称：ＰＥＤＯＴ／ＰＳＳ）等の高分子等を用いることができる。

また、正孔注入性の高い材料としては、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料を用いることもできる。この場合、アクセプター性材料により正孔輸送性材料から電子が引き抜かれて正孔注入層７２１で正孔が発生し、正孔輸送層７２２を介して発光層７２３に正孔が注入される。なお、正孔注入層７２１は、正孔輸送性材料とアクセプター性材料（電子受容性材料）を含む複合材料からなる単層で形成してもよいが、正孔輸送性材料とアクセプター性材料（電子受容性材料）とをそれぞれ別の層で積層して形成してもよい。

正孔輸送層７２２は、正孔注入層７２１によって、導電体７７２から注入された正孔を発光層７２３に輸送する層である。なお、正孔輸送層７２２は、正孔輸送性材料を含む層である。正孔輸送層７２２に用いる正孔輸送性材料は、特に正孔注入層７２１のＨＯＭＯ準位と同じ、あるいは近いＨＯＭＯ準位を有するものを用いることが好ましい。

正孔注入層７２１に用いるアクセプター性材料としては、元素周期表における第４族乃至第８族に属する金属の酸化物を用いることができる。具体的には、酸化モリブデン、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化タングステン、酸化マンガン、酸化レニウムが挙げられる。中でも特に、酸化モリブデンは大気中でも安定であり、吸湿性が低く、扱いやすいため好ましい。その他、キノジメタン誘導体やクロラニル誘導体、ヘキサアザトリフェニレン誘導体等の有機アクセプターを用いることができる。具体的には、７，７，８，８−テトラシアノ−２，３，５，６−テトラフルオロキノジメタン（略称：Ｆ_４−ＴＣＮＱ）、クロラニル、２，３，６，７，１０，１１−ヘキサシアノ−１，４，５，８，９，１２−ヘキサアザトリフェニレン（略称：ＨＡＴ−ＣＮ）等を用いることができる。

正孔注入層７２１及び正孔輸送層７２２に用いる正孔輸送性材料としては、１０^−６ｃｍ^２／Ｖｓ以上の正孔移動度を有する物質が好ましい。なお、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを用いることができる。

正孔輸送性材料としては、π電子過剰型複素芳香族化合物（例えばカルバゾール誘導体やインドール誘導体）や芳香族アミン化合物が好ましく、具体例としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ又はα−ＮＰＤ）、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（スピロ−９，９’−ビフルオレン−２−イル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）、４−フェニル−４’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ＢＰＡＦＬＰ）、４−フェニル−３’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：ｍＢＰＡＦＬＰ）、４−フェニル−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡ１ＢＰ）、３−［４−（９−フェナントリル）−フェニル］−９−フェニル−９Ｈ−カルバゾール（略称：ＰＣＰＰｎ）、Ｎ−（４−ビフェニル）−Ｎ−（９，９−ジメチル−９Ｈ−フルオレン−２−イル）−９−フェニル−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＢｉＦ）、Ｎ−（１，１’−ビフェニル−４−イル）−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］−９，９−ジメチル−９Ｈ−フルオレン−２−アミン（略称：ＰＣＢＢｉＦ）、４，４’−ジフェニル−４’’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＢｉ１ＢＰ）、４−（１−ナフチル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＮＢ）、４，４’−ジ（１−ナフチル）−４’’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＮＢＢ）、９，９−ジメチル−Ｎ−フェニル−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］フルオレン−２−アミン（略称：ＰＣＢＡＦ）、Ｎ−フェニル−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］スピロ−９，９’−ビフルオレン−２−アミン（略称：ＰＣＢＡＳＦ）、４，４’，４’’−トリス（カルバゾール−９−イル）トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）等の芳香族アミン骨格を有する化合物、１，３−ビス（Ｎ−カルバゾリル）ベンゼン（略称：ｍＣＰ）、４，４’−ジ（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）、３，６−ビス（３，５−ジフェニルフェニル）−９−フェニルカルバゾール（略称：ＣｚＴＰ）、３，３’−ビス（９−フェニル−９Ｈ−カルバゾール）（略称：ＰＣＣＰ）、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベンゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）等のカルバゾール骨格を有する化合物、４，４’，４’’−（ベンゼン−１，３，５−トリイル）トリ（ジベンゾチオフェン）（略称：ＤＢＴ３Ｐ−ＩＩ）、２，８−ジフェニル−４−［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ジベンゾチオフェン（略称：ＤＢＴＦＬＰ−ＩＩＩ）、４−［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］−６−フェニルジベンゾチオフェン（略称：ＤＢＴＦＬＰ−ＩＶ）等のチオフェン骨格を有する化合物、４，４’，４’’−（ベンゼン−１，３，５−トリイル）トリ（ジベンゾフラン）（略称：ＤＢＦ３Ｐ−ＩＩ）、４−｛３−［３−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］フェニル｝ジベンゾフラン（略称：ｍｍＤＢＦＦＬＢｉ−ＩＩ）等のフラン骨格を有する化合物が挙げられる。

さらに、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）、ポリ（４−ビニルトリフェニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジフェニルアミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルアミド］（略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ’−ビス（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）等の高分子化合物を用いることもできる。

但し、正孔輸送性材料は、上記に限られることなく公知の様々な材料を１種又は複数種組み合わせて正孔輸送性材料として正孔注入層７２１及び正孔輸送層７２２に用いることができる。なお、正孔輸送層７２２は、複数の層から形成されていてもよい。すなわち、例えば第１の正孔輸送層と第２の正孔輸送層とが積層されていてもよい。

＜＜発光層７２３＞＞
発光層７２３は、発光物質を含む層である。なお、発光物質としては、青色、紫色、青紫色、緑色、黄緑色、黄色、橙色、赤色等の発光色を呈する物質を適宜用いる。ここで、図２７Ｃ乃至図２７Ｅに示すように、発光素子５７２が複数のＥＬ層を有する場合、それぞれのＥＬ層に設けられる発光層７２３に異なる発光物質を用いることにより、異なる発光色を呈する構成（例えば、補色の関係にある発光色を組み合わせて得られる白色発光）とすることができる。例えば、発光素子５７２が図２７Ｃに示す構成である場合、ＥＬ層７８６ａに設けられる発光層７２３に用いられる発光物質と、ＥＬ層７８６ｂに設けられる発光層７２３に用いられる発光物質と、を異ならせることにより、ＥＬ層７８６ａが呈する発光色と、ＥＬ層７８６ｂが呈する発光色と、を異ならせることができる。なお、一つの発光層が異なる発光物質を有する積層構造であってもよい。

また、発光層７２３は、発光物質（ゲスト材料）に加えて、１種又は複数種の有機化合物（ホスト材料、アシスト材料）を有していてもよい。また、１種又は複数種の有機化合物としては、正孔輸送性材料や電子輸送性材料の一方又は両方を用いることができる。

発光層７２３に用いることができる発光物質としては、特に限定は無く、一重項励起エネルギーを可視光領域の発光に変える発光物質、又は三重項励起エネルギーを可視光領域の発光に変える発光物質を用いることができる。なお、上記発光物質としては、例えば、以下のようなものが挙げられる。

一重項励起エネルギーを発光に変える発光物質としては、蛍光を発する物質（蛍光材料）が挙げられ、例えば、ピレン誘導体、アントラセン誘導体、トリフェニレン誘導体、フルオレン誘導体、カルバゾール誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ジベンゾキノキサリン誘導体、キノキサリン誘導体、ピリジン誘導体、ピリミジン誘導体、フェナントレン誘導体、ナフタレン誘導体等が挙げられる。特にピレン誘導体は発光量子収率が高いので好ましい。ピレン誘導体の具体例としては、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ビス［３−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ピレン−１，６−ジアミン（略称：１，６ｍＭｅｍＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ピレン−１，６−ジアミン（略称：１，６ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−ビス（ジベンゾフラン−２−イル）−Ｎ，Ｎ’−ジフェニルピレン−１，６−ジアミン（略称：１，６ＦｒＡＰｒｎ）、Ｎ，Ｎ’−ビス（ジベンゾチオフェン−２−イル）−Ｎ，Ｎ’−ジフェニルピレン−１，６−ジアミン（略称：１，６ＴｈＡＰｒｎ）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（Ｎ−フェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−６−アミン］（略称：１，６ＢｎｆＡＰｒｎ）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（Ｎ−フェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−８−アミン］（略称：１，６ＢｎｆＡＰｒｎ−０２）、Ｎ，Ｎ’−（ピレン−１，６−ジイル）ビス［（６，Ｎ−ジフェニルベンゾ［ｂ］ナフト［１，２−ｄ］フラン）−８−アミン］（略称：１，６ＢｎｆＡＰｒｎ−０３）等が挙げられる。またピレン誘導体は、本発明の一態様における青色の色度を達成するのに有用な化合物群である。

その他にも、５，６−ビス［４−（１０−フェニル−９−アントリル）フェニル］−２，２’−ビピリジン（略称：ＰＡＰ２ＢＰｙ）、５，６−ビス［４’−（１０−フェニル−９−アントリル）ビフェニル−４−イル］−２，２’−ビピリジン（略称：ＰＡＰＰ２ＢＰｙ）、Ｎ，Ｎ’−ビス［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ，Ｎ’−ジフェニルスチルベン−４，４’−ジアミン（略称：ＹＧＡ２Ｓ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ）、４−（９Ｈ−カルバゾール−９−イル）−４’−（９，１０−ジフェニル−２−アントリル）トリフェニルアミン（略称：２ＹＧＡＰＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＡ）、４−（１０−フェニル−９−アントリル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＰＡ）、４−［４−（１０−フェニル−９−アントリル）フェニル］−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＰＢＡ）、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、Ｎ，Ｎ’’−（２−ｔｅｒｔ−ブチルアントラセン−９，１０−ジイルジ−４，１−フェニレン）ビス［Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン］（略称：ＤＰＡＢＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＰＰＡ）、Ｎ−［４−（９，１０−ジフェニル−２−アントリル）フェニル］−Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン（略称：２ＤＰＡＰＰＡ）等を用いることができる。

また、三重項励起エネルギーを発光に変える発光物質としては、例えば、燐光を発する物質（燐光材料）や熱活性化遅延蛍光を示す熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ　ａｃｔｉｖａｔｅｄ　ｄｅｌａｙｅｄ　ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）材料が挙げられる。

燐光材料としては、有機金属錯体、金属錯体（白金錯体）、希土類金属錯体等が挙げられる。これらは、物質ごとに異なる発光色（発光ピーク）を示すため、必要に応じて適宜選択して用いる。

青色又は緑色を呈し、発光スペクトルのピーク波長が４５０ｎｍ以上５７０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。

例えば、トリス｛２−［５−（２−メチルフェニル）−４−（２，６−ジメチルフェニル）−４Ｈ−１，２，４−トリアゾール−３−イル−κＮ２］フェニル−κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｔｚ−ｄｍｐ）_３］）、トリス（５−メチル−３，４−ジフェニル−４Ｈ−１，２，４−トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ）_３］）、トリス［４−（３−ビフェニル）−５−イソプロピル−３−フェニル−４Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｔｚ−３ｂ）_３］）、トリス［３−（５−ビフェニル）−５−イソプロピル−４−フェニル−４Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒ５ｂｔｚ）_３］）、のような４Ｈ−トリアゾール骨格を有する有機金属錯体、トリス［３−メチル−１−（２−メチルフェニル）−５−フェニル−１Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｍｐｔｚ１−ｍｐ）_３］）、トリス（１−メチル−５−フェニル−３−プロピル−１Ｈ−１，２，４−トリアゾラト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｐｒｐｔｚ１−Ｍｅ）_３］）のような１Ｈ−トリアゾール骨格を有する有機金属錯体、ｆａｃ−トリス［１−（２，６−ジイソプロピルフェニル）−２−フェニル−１Ｈ−イミダゾール］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｉＰｒｐｍｉ）_３］）、トリス［３−（２，６−ジメチルフェニル）−７−メチルイミダゾ［１，２−ｆ］フェナントリジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｉｍｐｔ−Ｍｅ）_３］）のようなイミダゾール骨格を有する有機金属錯体、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）テトラキス（１−ピラゾリル）ボラート（略称：ＦＩｒ６）、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）ピコリナート（略称：ＦＩｒｐｉｃ）、ビス［２−（３，５−ビストリフルオロメチルフェニル）ピリジナト−Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）ピコリナート（略称：［Ｉｒ（ＣＦ_３ｐｐｙ）_２（ｐｉｃ）］）、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）アセチルアセトナート（略称：ＦＩｒ（ａｃａｃ））のように電子吸引基を有するフェニルピリジン誘導体を配位子とする有機金属錯体等が挙げられる。

緑色又は黄色を呈し、発光スペクトルのピーク波長が４９５ｎｍ以上５９０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。

例えば、トリス（４−メチル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）_３］）、トリス（４−ｔ−ブチル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）_３］）、（アセチルアセトナト）ビス（６−メチル−４−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｍ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス（６−ｔｅｒｔ−ブチル−４−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔＢｕｐｐｍ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス［６−（２−ノルボルニル）−４−フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｎｂｐｐｍ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス［５−メチル−６−（２−メチルフェニル）−４−フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｍｐｐｍ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス｛４，６−ジメチル−２−［６−（２，６−ジメチルフェニル）−４−ピリミジニル−κＮ３］フェニル−κＣ｝イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｐｐｍ−ｄｍｐ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス（４，６−ジフェニルピリミジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｐｍ）_２（ａｃａｃ）］）のようなピリミジン骨格を有する有機金属イリジウム錯体、（アセチルアセトナト）ビス（３，５−ジメチル−２−フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ−Ｍｅ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス（５−イソプロピル−３−メチル−２−フェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｐｒ−ｉＰｒ）_２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属イリジウム錯体、トリス（２−フェニルピリジナト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｐｙ）_３］）、ビス（２−フェニルピリジナト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｐｙ）_２（ａｃａｃ）］）、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｚｑ）_２（ａｃａｃ）］）、トリス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｂｚｑ）_３］）、トリス（２−フェニルキノリナト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｑ）_３］）、ビス（２−フェニルキノリナト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｑ）_２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属イリジウム錯体、ビス（２，４−ジフェニル−１，３−オキサゾラト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｄｐｏ）_２（ａｃａｃ）］）、ビス｛２−［４’−（パーフルオロフェニル）フェニル］ピリジナト−Ｎ，Ｃ^２’｝イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐ−ＰＦ−ｐｈ）_２（ａｃａｃ）］）、ビス（２−フェニルベンゾチアゾラト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｂｔ）_２（ａｃａｃ）］）等の有機金属錯体の他、トリス（アセチルアセトナト）（モノフェナントロリン）テルビウム（ＩＩＩ）（略称：［Ｔｂ（ａｃａｃ）_３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。

上述した中で、ピリジン骨格（特にフェニルピリジン骨格）又はピリミジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における緑色の色度を達成するのに有用な化合物群である。

黄色又は赤色を呈し、発光スペクトルのピーク波長が５７０ｎｍ以上７５０ｎｍ以下である燐光材料としては、以下のような物質が挙げられる。

例えば、（ジイソブチリルメタナト）ビス［４，６−ビス（３−メチルフェニル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）_２（ｄｉｂｍ）］）、ビス［４，６−ビス（３−メチルフェニル）ピリミジナト］（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（５ｍｄｐｐｍ）_２（ｄｐｍ）］）、（ジピバロイルメタナト）ビス［４，６−ジ（ナフタレン−１−イル）ピリミジナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄ１ｎｐｍ）_２（ｄｐｍ）］）のようなピリミジン骨格を有する有機金属錯体、（アセチルアセトナト）ビス（２，３，５−トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）_２（ａｃａｃ）］）、ビス（２，３，５−トリフェニルピラジナト）（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｔｐｐｒ）_２（ｄｐｍ）］）、ビス｛４，６−ジメチル−２−［３−（３，５−ジメチルフェニル）−５−フェニル−２−ピラジニル−κＮ］フェニル−κＣ｝（２，６−ジメチル−３，５−ヘプタンジオナト−κ^２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ−Ｐ）_２（ｄｉｂｍ）］）、ビス｛４，６−ジメチル−２−［５−（４−シアノ−２，６−ジメチルフェニル）−３−（３，５−ジメチルフェニル）−２−ピラジニル−κＮ］フェニル−κＣ｝（２，２，６，６−テトラメチル−３，５−ヘプタンジオナト−κ^２Ｏ，Ｏ’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｍｄｐｐｒ−ｄｍＣＰ）_２（ｄｐｍ）］）、（アセチルアセトナト）ビス［２−メチル−３−フェニルキノキサリナト−Ｎ，Ｃ^２’］イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｍｐｑ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス（２，３−ジフェニルキノキサリナト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｄｐｑ）_２（ａｃａｃ）］）、（アセチルアセトナト）ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イリジウム（ＩＩＩ）（略称：［Ｉｒ（Ｆｄｐｑ）_２（ａｃａｃ）］）のようなピラジン骨格を有する有機金属錯体や、トリス（１−フェニルイソキノリナト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）（略称：［Ｉｒ（ｐｉｑ）_３］）、ビス（１−フェニルイソキノリナト−Ｎ，Ｃ^２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：［Ｉｒ（ｐｉｑ）_２（ａｃａｃ）］）のようなピリジン骨格を有する有機金属錯体、２，３，７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン白金（ＩＩ）（略称：［ＰｔＯＥＰ］）のような白金錯体、トリス（１，３−ジフェニル−１，３−プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＤＢＭ）_３（Ｐｈｅｎ）］）、トリス［１−（２−テノイル）−３，３，３−トリフルオロアセトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：［Ｅｕ（ＴＴＡ）_３（Ｐｈｅｎ）］）のような希土類金属錯体が挙げられる。

上述した中で、ピラジン骨格を有する有機金属イリジウム錯体は、本発明の一態様における赤色の色度を達成するのに有用な化合物群である。特に、［Ｉｒ（ｄｍｄｐｐｒ−ｄｍＣＰ）_２（ｄｐｍ）］のようにシアノ基を有する有機金属イリジウム錯体は、安定性が高く好ましい。

なお、青色の発光物質としては、フォトルミネッセンスのピーク波長が４３０ｎｍ以上４７０ｎｍ以下、より好ましくは４３０ｎｍ以上４６０ｎｍ以下の物質を用いればよい。また、緑色の発光物質としては、フォトルミネッセンスのピーク波長が５００ｎｍ以上５４０ｎｍ以下、より好ましくは５００ｎｍ以上５３０ｎｍ以下の物質を用いればよい。赤色の発光物質としては、フォトルミネッセンスのピーク波長が６１０ｎｍ以上６８０ｎｍ以下、より好ましくは６２０ｎｍ以上６８０ｎｍ以下の物質を用いればよい。なお、フォトルミネッセンス測定は溶液、薄膜のいずれでもよい。

このような化合物と、マイクロキャビティ効果を併用することで、より容易に上述した色度を達成することができる。この時、マイクロキャビティ効果を得るのに必要な半透過・半反射電極（金属薄膜部分）の膜厚は、２０ｎｍ以上４０ｎｍ以下が好ましい。より好ましくは２５ｎｍより大きく、４０ｎｍ以下である。なお、４０ｎｍを超えると効率が低下してしまう可能性がある。

発光層７２３に用いる有機化合物（ホスト材料、アシスト材料）としては、発光物質（ゲスト材料）のエネルギーギャップより大きなエネルギーギャップを有する物質を、一種もしくは複数種選択して用いればよい。なお、上述した正孔輸送性材料及び後述する電子輸送性材料は、それぞれ、ホスト材料又はアシスト材料として用いることもできる。

発光物質が蛍光材料である場合、ホスト材料としては、一重項励起状態のエネルギー準位が大きく、三重項励起状態のエネルギー準位が小さい有機化合物を用いるのが好ましい。例えば、アントラセン誘導体やテトラセン誘導体を用いるのが好ましい。具体的には、９−フェニル−３−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＰＣｚＰＡ）、３−［４−（１−ナフチル）−フェニル］−９−フェニル−９Ｈ−カルバゾール（略称：ＰＣＰＮ）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）、７−［４−（１０−フェニル−９−アントリル）フェニル］−７Ｈ−ジベンゾ［ｃ，ｇ］カルバゾール（略称：ｃｇＤＢＣｚＰＡ）、６−［３−（９，１０−ジフェニル−２−アントリル）フェニル］−ベンゾ［ｂ］ナフト［１，２−ｄ］フラン（略称：２ｍＢｎｆＰＰＡ）、９−フェニル−１０−｛４−（９−フェニル−９Ｈ−フルオレン−９−イル）ビフェニル−４’−イル｝アントラセン（略称：ＦＬＰＰＡ）、５，１２−ジフェニルテトラセン、５，１２−ビス（ビフェニル−２−イル）テトラセン等が挙げられる。

発光物質が燐光材料である場合、ホスト材料としては、発光物質の三重項励起エネルギー（基底状態と三重項励起状態とのエネルギー差）よりも三重項励起エネルギーの大きい有機化合物を選択すればよい。なお、この場合には、亜鉛やアルミニウム系金属錯体の他、オキサジアゾール誘導体、トリアゾール誘導体、ベンゾイミダゾール誘導体、キノキサリン誘導体、ジベンゾキノキサリン誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ピリミジン誘導体、トリアジン誘導体、ピリジン誘導体、ビピリジン誘導体、フェナントロリン誘導体等の他、芳香族アミンやカルバゾール誘導体等を用いることができる。

具体的には、トリス（８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｑ）、トリス（４−メチル−８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（ＩＩＩ）（略称：ＢＡｌｑ）、ビス（８−キノリノラト）亜鉛（ＩＩ）（略称：Ｚｎｑ）、ビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＰＢＯ）、ビス［２−（２−ベンゾチアゾリル）フェノラト］亜鉛（ＩＩ）（略称：ＺｎＢＴＺ）等の金属錯体、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２，９−ビス（ナフタレン−２−イル）−４，７−ジフェニル−１，１０−フェナントロリン（略称：ＮＢｐｈｅｎ）、９−［４−（５−フェニル−１，３，４−オキサジアゾール−２−イル）フェニル］−９Ｈ−カルバゾール（略称：ＣＯ１１）等の複素環化合物、ＮＰＢ、ＴＰＤ、ＢＳＰＢ等の芳香族アミン化合物が挙げられる。

また、アントラセン誘導体、フェナントレン誘導体、ピレン誘導体、クリセン誘導体、ジベンゾ［ｇ，ｐ］クリセン誘導体等の縮合多環芳香族化合物が挙げられ、具体的には、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、Ｎ，Ｎ−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（略称：ＣｚＡ１ＰＡ）、４−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＤＰｈＰＡ）、ＹＧＡＰＡ、ＰＣＡＰＡ、Ｎ，９−ジフェニル−Ｎ−｛４−［４−（１０−フェニル−９−アントリル）フェニル］フェニル｝−９Ｈ−カルバゾール−３−アミン（略称：ＰＣＡＰＢＡ）、９，１０−ジフェニル−２−［Ｎ−フェニル−Ｎ−（９−フェニル−９Ｈ−カルバゾール−３−イル）アミノ］アントラセン（略称：２ＰＣＡＰＡ）、６，１２−ジメトキシ−５，１１−ジフェニルクリセン、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，Ｎ’’，Ｎ’’’，Ｎ’’’−オクタフェニルジベンゾ［ｇ，ｐ］クリセン−２，７，１０，１５−テトラアミン（略称：ＤＢＣ１）、９−［４−（１０−フェニル−９−アントラセニル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＰＡ）、３，６−ジフェニル−９−［４−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール（略称：ＤＰＣｚＰＡ）、９，１０−ビス（３，５−ジフェニルフェニル）アントラセン（略称：ＤＰＰＡ）、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、９，９’−ビアントリル（略称：ＢＡＮＴ）、９，９’−（スチルベン−３，３’−ジイル）ジフェナントレン（略称：ＤＰＮＳ）、９，９’−（スチルベン−４，４’−ジイル）ジフェナントレン（略称：ＤＰＮＳ２）、１，３，５−トリ（１−ピレニル）ベンゼン（略称：ＴＰＢ３）等を用いることができる。

また、発光層７２３に複数の有機化合物を用いる場合、励起錯体を形成する化合物を発光物質と混合して用いることが好ましい。この場合、様々な有機化合物を適宜組み合わせて用いることができるが、効率よく励起錯体を形成するためには、正孔を受け取りやすい化合物（正孔輸送性材料）と、電子を受け取りやすい化合物（電子輸送性材料）とを組み合わせることが特に好ましい。なお、正孔輸送性材料及び電子輸送性材料の具体例については、本実施の形態で示す材料を用いることができる。

ＴＡＤＦ材料とは、三重項励起状態をわずかな熱エネルギーによって一重項励起状態にアップコンバート（逆項間交差）が可能で、一重項励起状態からの発光（蛍光）を効率よく呈する材料のことである。また、熱活性化遅延蛍光が効率良く得られる条件としては、三重項励起準位と一重項励起準位のエネルギー差が０ｅＶ以上０．２ｅＶ以下、好ましくは０ｅＶ以上０．１ｅＶ以下であることが挙げられる。また、ＴＡＤＦ材料における遅延蛍光とは、通常の蛍光と同様のスペクトルを持ちながら、寿命が著しく長い発光をいう。その寿命は、１０^−６秒以上、好ましくは１０^−３秒以上である。

ＴＡＤＦ材料としては、例えば、フラーレンやその誘導体、プロフラビン等のアクリジン誘導体、エオシン等が挙げられる。また、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、スズ（Ｓｎ）、白金（Ｐｔ）、インジウム（Ｉｎ）、もしくはパラジウム（Ｐｄ）等を含む金属含有ポルフィリンが挙げられる。金属含有ポルフィリンとしては、例えば、プロトポルフィリン−フッ化スズ錯体（ＳｎＦ_２（Ｐｒｏｔｏ　ＩＸ））、メソポルフィリン−フッ化スズ錯体（ＳｎＦ_２（Ｍｅｓｏ　ＩＸ））、ヘマトポルフィリン−フッ化スズ錯体（ＳｎＦ_２（Ｈｅｍａｔｏ　ＩＸ））、コプロポルフィリンテトラメチルエステル−フッ化スズ錯体（ＳｎＦ_２（Ｃｏｐｒｏ　ＩＩＩ−４Ｍｅ））、オクタエチルポルフィリン−フッ化スズ錯体（ＳｎＦ_２（ＯＥＰ））、エチオポルフィリン−フッ化スズ錯体（ＳｎＦ_２（Ｅｔｉｏ　Ｉ））、オクタエチルポルフィリン−塩化白金錯体（ＰｔＣｌ_２ＯＥＰ）等が挙げられる。

その他にも、２−（ビフェニル−４−イル）−４，６−ビス（１２−フェニルインドロ［２，３−ａ］カルバゾール−１１−イル）−１，３，５−トリアジン（ＰＩＣ−ＴＲＺ）、２−｛４−［３−（Ｎ−フェニル−９Ｈ−カルバゾール−３−イル）−９Ｈ−カルバゾール−９−イル］フェニル｝−４，６−ジフェニル−１，３，５−トリアジン（ＰＣＣｚＰＴｚｎ）、２−［４−（１０Ｈ−フェノキサジン−１０−イル）フェニル］−４，６−ジフェニル−１，３，５−トリアジン（ＰＸＺ−ＴＲＺ）、３−［４−（５−フェニル−５，１０−ジヒドロフェナジン−１０−イル）フェニル］−４，５−ジフェニル−１，２，４−トリアゾール（ＰＰＺ−３ＴＰＴ）、３−（９，９−ジメチル−９Ｈ−アクリジン−１０−イル）−９Ｈ−キサンテン−９−オン（ＡＣＲＸＴＮ）、ビス［４−（９，９−ジメチル−９，１０−ジヒドロアクリジン）フェニル］スルホン（ＤＭＡＣ−ＤＰＳ）、１０−フェニル−１０Ｈ，１０’Ｈ−スピロ［アクリジン−９，９’−アントラセン］−１０’−オン（ＡＣＲＳＡ）、等のπ電子過剰型複素芳香環及びπ電子不足型複素芳香環を有する複素環化合物を用いることができる。なお、π電子過剰型複素芳香環とπ電子不足型複素芳香環とが直接結合した物質は、π電子過剰型複素芳香環のドナー性とπ電子不足型複素芳香環のアクセプター性が共に強くなり、一重項励起状態と三重項励起状態のエネルギー差が小さくなるため、特に好ましい。

なお、ＴＡＤＦ材料を用いる場合、他の有機化合物と組み合わせて用いることもできる。

＜＜電子輸送層７２４＞＞
電子輸送層７２４は、電子注入層７２５によって、導電体７８８から注入された電子を発光層７２３に輸送する層である。なお、電子輸送層７２４は、電子輸送性材料を含む層である。電子輸送層７２４に用いる電子輸送性材料は、１×１０^−６ｃｍ^２／Ｖｓ以上の電子移動度を有する物質が好ましい。なお、正孔よりも電子の輸送性の高い物質であれば、これら以外のものを用いることができる。

電子輸送性材料としては、キノリン配位子、ベンゾキノリン配位子、オキサゾール配位子、あるいはチアゾール配位子を有する金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、フェナントロリン誘導体、ピリジン誘導体、ビピリジン誘導体等が挙げられる。その他、含窒素複素芳香族化合物のようなπ電子不足型複素芳香族化合物を用いることもできる。

具体的には、Ａｌｑ_３、トリス（４−メチル−８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ＢＡｌｑ、Ｚｎ（ＢＯＸ）_２、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（ＩＩ）（略称：Ｚｎ（ＢＴＺ）_２）等の金属錯体、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４’−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４’’−ビフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：Ｂｐｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、４，４’−ビス（５−メチルベンゾオキサゾール−２−イル）スチルベン（略称：ＢｚＯｓ）等の複素芳香族化合物、２−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＰＤＢｑ−ＩＩ）、２−［３’−（ジベンゾチオフェン−４−イル）ビフェニル−３−イル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＤＢＴＢＰＤＢｑ−ＩＩ）、２−［４−（３，６−ジフェニル−９Ｈ−カルバゾール−９−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ＣｚＰＤＢｑ−ＩＩＩ）、７−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：７ｍＤＢＴＰＤＢｑ−ＩＩ）、６−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：６ｍＤＢＴＰＤＢｑ−ＩＩ）等のキノキサリンないしはジベンゾキノキサリン誘導体を用いることができる。

また、ポリ（２，５−ピリジンジイル）（略称：ＰＰｙ）、ポリ［（９，９−ジヘキシルフルオレン−２，７−ジイル）−ｃｏ−（ピリジン−３，５−ジイル）］（略称：ＰＦ−Ｐｙ）、ポリ［（９，９−ジオクチルフルオレン−２，７−ジイル）−ｃｏ−（２，２’−ビピリジン−６，６’−ジイル）］（略称：ＰＦ−ＢＰｙ）のような高分子化合物を用いることもできる。

また、電子輸送層７２４は、単層のものだけでなく、上記物質からなる層が２層以上積層した構造であってもよい。

＜＜電子注入層７２５＞＞
電子注入層７２５は、電子注入性の高い物質を含む層である。電子注入層７２５には、フッ化リチウム（ＬｉＦ）、フッ化セシウム（ＣｓＦ）、フッ化カルシウム（ＣａＦ_２）、リチウム酸化物（ＬｉＯ_ｘ）等のようなアルカリ金属、アルカリ土類金属、又はそれらの化合物を用いることができる。また、フッ化エルビウム（ＥｒＦ_３）のような希土類金属化合物を用いることができる。また、電子注入層７２５にエレクトライドを用いてもよい。エレクトライドとしては、例えば、カルシウムとアルミニウムの混合酸化物に電子を高濃度添加した物質等が挙げられる。なお、上述した電子輸送層７２４を構成する物質を用いることもできる。

また、電子注入層７２５に、有機化合物と電子供与体（ドナー）とを混合してなる複合材料を用いてもよい。このような複合材料は、電子供与体によって有機化合物に電子が発生するため、電子注入性及び電子輸送性に優れている。この場合、有機化合物としては、発生した電子の輸送に優れた材料であることが好ましく、具体的には、例えば上述した電子輸送層７２４に用いる電子輸送性材料（金属錯体や複素芳香族化合物等）を用いることができる。電子供与体としては、有機化合物に対し電子供与性を示す物質であればよい。具体的には、アルカリ金属やアルカリ土類金属や希土類金属が好ましく、リチウム、セシウム、マグネシウム、カルシウム、エルビウム、イッテルビウム等が挙げられる。また、アルカリ金属酸化物やアルカリ土類金属酸化物が好ましく、リチウム酸化物、カルシウム酸化物、バリウム酸化物等が挙げられる。また、酸化マグネシウムのようなルイス塩基を用いることもできる。また、テトラチアフルバレン（略称：ＴＴＦ）等の有機化合物を用いることもできる。

＜＜電荷発生層７９２＞＞
電荷発生層７９２は、導電体７７２と導電体７８８との間に電圧を印加したときに、当該電荷発生層７９２に接する２つのＥＬ層７８６のうち、導電体７７２と近い側のＥＬ層７８６に電子を注入し、導電体７８８と近い側のＥＬ層７８６に正孔を注入する機能を有する。例えば、図２７Ｃに示す構成の発光素子５７２において、電荷発生層７９２は、ＥＬ層７８６ａに電子を注入し、ＥＬ層７８６ｂに正孔を注入する機能を有する。なお、電荷発生層７９２は、正孔輸送性材料に電子受容体（アクセプター）が添加された構成であっても、電子輸送性材料に電子供与体（ドナー）が添加された構成であってもよい。また、これらの両方の構成が積層されていてもよい。なお、上述した材料を用いて電荷発生層７９２を形成することにより、ＥＬ層が積層された場合における表示装置１０の駆動電圧の上昇を抑制することができる。

電荷発生層７９２において、正孔輸送性材料に電子受容体が添加された構成とする場合、電子受容体としては、７，７，８，８−テトラシアノ−２，３，５，６−テトラフルオロキノジメタン（略称：Ｆ_４−ＴＣＮＱ）、クロラニル等を挙げることができる。また元素周期表における第４族乃至第８族に属する金属の酸化物を挙げることができる。具体的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸化タングステン、酸化マンガン、酸化レニウム等が挙げられる。

電荷発生層７９２において、電子輸送性材料に電子供与体が添加された構成とする場合、電子供与体としては、アルカリ金属又はアルカリ土類金属又は希土類金属又は元素周期表における第２、第１３族に属する金属及びその酸化物、炭酸塩を用いることができる。具体的には、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、イッテルビウム（Ｙｂ）、インジウム（Ｉｎ）、酸化リチウム、炭酸セシウム等を用いることが好ましい。また、テトラチアナフタセンのような有機化合物を電子供与体として用いてもよい。

なお、発光素子５７２の作製には、蒸着法等の真空プロセスや、スピンコート法やインクジェット法等の溶液プロセスを用いることができる。蒸着法を用いる場合には、スパッタ法、イオンプレーティング法、イオンビーム蒸着法、分子線蒸着法、真空蒸着法等の物理蒸着法（ＰＶＤ法）や、化学蒸着法（ＣＶＤ法）等を用いることができる。特に発光素子のＥＬ層に含まれる機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層については、蒸着法（真空蒸着法等）、塗布法（ディップコート法、ダイコート法、バーコート法、スピンコート法、スプレーコート法等）、印刷法（インクジェット法、スクリーン（孔版印刷）法、オフセット（平版印刷）法、フレキソ（凸版印刷）法、グラビア法、マイクロコンタクト法等）等の方法により形成することができる。

なお、本実施の形態で示す発光素子のＥＬ層を構成する各機能層（正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層）及び電荷発生層は、上述した材料に限られることはなく、それ以外の材料であっても各層の機能を満たせるものであれば組み合わせて用いることができる。一例としては、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００~４０００）、無機化合物（量子ドット材料等）等を用いることができる。なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等を用いることができる。

本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態２）
本実施の形態では、本発明の一態様である表示装置に用いることができるトランジスタについて説明する。

＜トランジスタの構成例１＞
図２８Ａ、図２８Ｂ、及び図２８Ｃは、本発明の一態様である表示装置に用いることができるトランジスタ２００Ａ、及びトランジスタ２００Ａ周辺の上面図及び断面図である。本発明の一態様の表示装置に、トランジスタ２００Ａを適用することができる。

図２８Ａは、トランジスタ２００Ａの上面図である。また、図２８Ｂ、及び図２８Ｃは、トランジスタ２００Ａの断面図である。ここで、図２８Ｂは、図２８ＡにＡ１−Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル長方向の断面図でもある。また、図２８Ｃは、図２８ＡにＡ３−Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル幅方向の断面図でもある。なお、図２８Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。

図２８に示すように、トランジスタ２００Ａは、基板（図示しない。）の上に配置された金属酸化物２３０ａと、金属酸化物２３０ａの上に配置された金属酸化物２３０ｂと、金属酸化物２３０ｂの上に、互いに離隔して配置された導電体２４２ａ、及び導電体２４２ｂと、導電体２４２ａ及び導電体２４２ｂ上に配置され、導電体２４２ａと導電体２４２ｂの間に開口が形成された絶縁体２８０と、開口の中に配置された導電体２６０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、導電体２６０と、の間に配置された絶縁体２５０と、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び絶縁体２８０と、絶縁体２５０と、の間に配置された金属酸化物２３０ｃと、を有する。ここで、図２８Ｂ及び図２８Ｃに示すように、導電体２６０の上面は、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面と略一致することが好ましい。なお、以下において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃをまとめて金属酸化物２３０という場合がある。また、導電体２４２ａ及び導電体２４２ｂをまとめて導電体２４２という場合がある。

図２８に示すトランジスタ２００Ａでは、導電体２４２ａ及び導電体２４２ｂの導電体２６０側の側面が、概略垂直な形状を有している。なお、図２８に示すトランジスタ２００Ａは、これに限られるものではなく、導電体２４２ａ及び導電体２４２ｂの側面と底面がなす角が、１０°以上８０°以下、好ましくは、３０°以上６０°以下としてもよい。また、導電体２４２ａ及び導電体２４２ｂの対向する側面が、複数の面を有していてもよい。

また、図２８に示すように、絶縁体２２４、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２ａ、導電体２４２ｂ、及び金属酸化物２３０ｃと、絶縁体２８０と、の間に絶縁体２５４が配置されることが好ましい。ここで、絶縁体２５４は、図２８Ｂ及び図２８Ｃに示すように、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａ及び金属酸化物２３０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。

なお、トランジスタ２００Ａでは、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物２３０ｂと金属酸化物２３０ｃの２層構造、又は４層以上の積層構造を設ける構成にしてもよい。また、トランジスタ２００Ａでは、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。また、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃのそれぞれが２層以上の積層構造を有していてもよい。

例えば、金属酸化物２３０ｃが第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物からなる積層構造を有する場合、第１の金属酸化物は、金属酸化物２３０ｂと同様の組成を有し、第２の金属酸化物は、金属酸化物２３０ａと同様の組成を有することが好ましい。

ここで、導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａ及び導電体２４２ｂは、それぞれソース電極又はドレイン電極として機能する。上記のように、導電体２６０は、絶縁体２８０の開口、及び導電体２４２ａと導電体２４２ｂに挟まれた領域に埋め込まれるように形成される。ここで、導電体２６０、導電体２４２ａ及び導電体２４２ｂの配置は、絶縁体２８０の開口に対して、自己整合的に選択される。つまり、トランジスタ２００Ａにおいて、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体２６０を位置合わせのマージンを設けることなく形成することができるため、トランジスタ２００Ａの占有面積の縮小を図ることができる。これにより、表示装置の画素密度を高めることができる。また、表示装置を狭額縁にすることができる。

また、図２８に示すように、導電体２６０は、絶縁体２５０の内側に設けられた導電体２６０ａと、導電体２６０ａの内側に埋め込まれるように設けられた導電体２６０ｂと、を有することが好ましい。

また、トランジスタ２００Ａは、基板（図示しない。）の上に配置された絶縁体２１４と、絶縁体２１４の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６と導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、を有することが好ましい。絶縁体２２４の上に金属酸化物２３０ａが配置されることが好ましい。

また、トランジスタ２００Ａの上に、層間膜として機能する絶縁体２７４、及び絶縁体２８１が配置されることが好ましい。ここで、絶縁体２７４は、導電体２６０、絶縁体２５０、絶縁体２５４、金属酸化物２３０ｃ、及び絶縁体２８０の上面に接して配置されることが好ましい。

絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、水素（例えば、水素原子、水素分子等）の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、及び絶縁体２７４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より水素透過性が低いことが好ましい。また、絶縁体２２２、及び絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、及び絶縁体２５４は、絶縁体２２４、絶縁体２５０、及び絶縁体２８０より酸素透過性が低いことが好ましい。

ここで、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０は、絶縁体２８０及び絶縁体２８１と、絶縁体２５４、及び絶縁体２７４によって離隔されている。ゆえに、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０に、絶縁体２８０及び絶縁体２８１に含まれる水素等の不純物、及び過剰な酸素が混入することを抑制することができる。

また、トランジスタ２００Ａと電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、及び導電体２４０ｂ）が設けられることが好ましい。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、及び絶縁体２４１ｂ）が設けられる。つまり、絶縁体２５４、絶縁体２８０、絶縁体２７４、及び絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられる。また、絶縁体２４１の側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられる構成にしてもよい。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００Ａでは、導電体２４０の第１の導電体及び導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、又は３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。

また、トランジスタ２００Ａは、チャネル形成領域を含む金属酸化物２３０（金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物２３０のチャネル形成領域となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。

上記金属酸化物として、少なくともインジウム（Ｉｎ）又は亜鉛（Ｚｎ）を含むことが好ましい。特にインジウム（Ｉｎ）及び亜鉛（Ｚｎ）を含むことが好ましい。また、これらに加えて、元素Ｍが含まれていることが好ましい。元素Ｍとして、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）、コバルト（Ｃｏ）等から選ばれた一種、又は複数種とすることができる。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、又はスズ（Ｓｎ）とすることが好ましい。

また、図２８Ｂに示すように、金属酸化物２３０ｂは、導電体２４２と重ならない領域の膜厚が、導電体２４２と重なる領域の膜厚より薄くなる場合がある。これは、導電体２４２ａ及び導電体２４２ｂを形成する際に、金属酸化物２３０ｂの上面の一部を除去することにより形成される。金属酸化物２３０ｂの上面には、導電体２４２となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物２３０ｂの上面の導電体２４２ａと導電体２４２ｂの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。

本発明の一態様により、サイズが小さいトランジスタを有し、画素密度が高い表示装置を提供することができる。又は、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。又は、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。又は、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。又は、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。

本発明の一態様である表示装置に用いることができるトランジスタ２００Ａの詳細な構成について説明する。

導電体２０５は、金属酸化物２３０、及び導電体２６０と、重なる領域を有するように配置する。また、導電体２０５は、絶縁体２１６に埋め込まれて設けることが好ましい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、金属酸化物２３０ｂ及び金属酸化物２３０ｃの結晶性の向上を図ることができる。

ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と連動させず、独立して変化させることで、トランジスタ２００ＡのＶ_ｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００ＡのＶ_ｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。

また、導電体２０５は、金属酸化物２３０におけるチャネル形成領域よりも、大きく設けるとよい。特に、図２８Ｃに示すように、導電体２０５は、金属酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。

上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、金属酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。

また、図２８Ｃに示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。

また、導電体２０５は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を単層で図示したが、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。

また、導電体２０５の下に水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電体を用いてもよい。又は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する（上記酸素が透過しにくい）導電体を用いることが好ましい。なお、本明細書において、不純物、又は酸素の拡散を抑制する機能とは、上記不純物、又は上記酸素のいずれか一又はすべての拡散を抑制する機能とする。

導電体２０５の下に、酸素の拡散を抑制する機能を有する導電体を用いることにより、導電体２０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電体としては、例えば、タンタル、窒化タンタル、ルテニウム又は酸化ルテニウム等を用いることが好ましい。したがって、導電体２０５としては、上記導電性材料を単層又は積層とすればよい。

絶縁体２１４は、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２等）、銅原子等の不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。

例えば、絶縁体２１４として、酸化アルミニウム又は窒化シリコン等を用いることが好ましい。これにより、水又は水素等の不純物が絶縁体２１４よりも基板側からトランジスタ２００Ａ側に拡散するのを抑制することができる。又は、絶縁体２２４等に含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。

また、層間膜として機能する絶縁体２１６、絶縁体２８０、及び絶縁体２８１は、絶縁体２１４よりも比誘電率が低いことが好ましい。比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、及び絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を適宜用いればよい。

絶縁体２２２及び絶縁体２２４は、ゲート絶縁体としての機能を有する。

ここで、金属酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコン又は酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物２３０に接して設けることにより、金属酸化物２３０中の酸素欠損を低減し、トランジスタ２００Ａの信頼性を向上させることができる。

絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ　Ｄｅｓｏｒｐｔｉｏｎ　Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは１．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、さらに好ましくは２．０×１０^１９ａｔｏｍｓ／ｃｍ^３以上、又は３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、又は１００℃以上４００℃以下の範囲が好ましい。

また、図２８Ｃに示すように、絶縁体２２４は、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２４において、絶縁体２５４と重ならず、且つ金属酸化物２３０ｂと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。

絶縁体２２２は、絶縁体２１４等と同様に、水又は水素等の不純物が、基板側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、及び絶縁体２７４によって、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０等を囲むことにより、外方から水又は水素等の不純物がトランジスタ２００Ａに侵入することを抑制することができる。

さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、金属酸化物２３０が有する酸素が、基板側へ拡散することを低減できるため、好ましい。また、導電体２０５が、絶縁体２２４や、金属酸化物２３０が有する酸素と反応することを抑制することができる。

絶縁体２２２は、絶縁性材料であるアルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を用いるとよい。アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、金属酸化物２３０からの酸素の放出や、トランジスタ２００Ａの周辺部から金属酸化物２３０への水素等の不純物の混入を抑制する層として機能する。

又は、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。又はこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコン又は窒化シリコンを積層して用いてもよい。

また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）又は（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）等のいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層又は積層で用いてもよい。トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ−ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。

なお、絶縁体２２２、及び絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。

金属酸化物２３０は、金属酸化物２３０ａと、金属酸化物２３０ａ上の金属酸化物２３０ｂと、金属酸化物２３０ｂ上の金属酸化物２３０ｃと、を有する。金属酸化物２３０ｂ下に金属酸化物２３０ａを有することで、金属酸化物２３０ａよりも下方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。また、金属酸化物２３０ｂ上に金属酸化物２３０ｃを有することで、金属酸化物２３０ｃよりも上方に形成された構造物から、金属酸化物２３０ｂへの不純物の拡散を抑制することができる。

なお、金属酸化物２３０は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物２３０が、少なくともインジウム（Ｉｎ）と、元素Ｍと、を含む場合、金属酸化物２３０ａを構成する全元素の原子数に対する、金属酸化物２３０ａに含まれる元素Ｍの原子数の割合が、金属酸化物２３０ｂを構成する全元素の原子数に対する、金属酸化物２３０ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物２３０ａに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物２３０ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。ここで、金属酸化物２３０ｃは、金属酸化物２３０ａ又は金属酸化物２３０ｂに用いることができる金属酸化物を用いることができる。

また、金属酸化物２３０ａ及び金属酸化物２３０ｃの伝導帯下端のエネルギーが、金属酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物２３０ａ及び金属酸化物２３０ｃの電子親和力が、金属酸化物２３０ｂの電子親和力より小さいことが好ましい。この場合、金属酸化物２３０ｃは、金属酸化物２３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物２３０ｃを構成する全元素の原子数に対する、金属酸化物２３０ｃに含まれる元素Ｍの原子数の割合が、金属酸化物２３０ｂを構成する全元素の原子数に対する、金属酸化物２３０ｂに含まれる元素Ｍの原子数の割合より高いことが好ましい。また、金属酸化物２３０ｃに含まれる元素Ｍの、Ｉｎに対する原子数比が、金属酸化物２３０ｂに含まれる元素Ｍの、Ｉｎに対する原子数比より大きいことが好ましい。

ここで、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物２３０ａ、金属酸化物２３０ｂ、及び金属酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化又は連続接合するともいうことができる。このようにするためには、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。

具体的には、金属酸化物２３０ａと金属酸化物２３０ｂ、金属酸化物２３０ｂと金属酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物２３０ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、金属酸化物２３０ａ及び金属酸化物２３０ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物２３０ｃを積層構造としてもよい。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上のＧａ−Ｚｎ酸化物との積層構造、又はＩｎ−Ｇａ−Ｚｎ酸化物と、当該Ｉｎ−Ｇａ−Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ−Ｇａ−Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、金属酸化物２３０ｃとして用いてもよい。

具体的には、金属酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、又は１：１：０．５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、又は３：１：２［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、又はＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、金属酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造等が挙げられる。

このとき、キャリアの主たる経路は金属酸化物２３０ｂとなる。金属酸化物２３０ａ、金属酸化物２３０ｃを上述の構成とすることで、金属酸化物２３０ａと金属酸化物２３０ｂとの界面、及び金属酸化物２３０ｂと金属酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００Ａは高いオン電流、及び高い周波数特性を得ることができる。なお、金属酸化物２３０ｃを積層構造とした場合、上述の金属酸化物２３０ｂと、金属酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、金属酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、金属酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物２３０ｃを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。

金属酸化物２３０ｂ上には、ソース電極、及びドレイン電極として機能する導電体２４２（導電体２４２ａ、及び導電体２４２ｂ）が設けられる。導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。

金属酸化物２３０と接するように上記導電体２４２を設けることで、金属酸化物２３０の導電体２４２近傍において、酸素濃度が低減する場合がある。また、金属酸化物２３０の導電体２４２近傍において、導電体２４２に含まれる金属と、金属酸化物２３０の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物２３０の導電体２４２近傍の領域において、キャリア密度が増加し、当該領域は、低抵抗領域となる。

ここで、導電体２４２ａと導電体２４２ｂの間の領域は、絶縁体２８０の開口に重畳して形成される。これにより、導電体２４２ａと導電体２４２ｂの間に導電体２６０を自己整合的に配置することができる。

絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、金属酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、及び酸化窒化シリコンは熱に対し安定であるため好ましい。

絶縁体２５０は、絶縁体２２４と同様に、絶縁体２５０中の水又は水素等の不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。

また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。これにより、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。

また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。

具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又は、マグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。

導電体２６０は、図２８では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。

導電体２６０ａは、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２等）、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。

また、導電体２６０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層構造としてもよい。

また、図２８Ａ及び図２８Ｃに示すように、金属酸化物２３０ｂの導電体２４２と重ならない領域、言い換えると、金属酸化物２３０のチャネル形成領域において、金属酸化物２３０の側面が導電体２６０で覆うように配置されている。これにより、第１のゲート電極としての機能を有する導電体２６０の電界を、金属酸化物２３０の側面に作用させやすくなる。よって、トランジスタ２００Ａのオン電流を増大させ、周波数特性を向上させることができる。

絶縁体２５４は、絶縁体２１４等と同様に、水又は水素等の不純物が、絶縁体２８０側からトランジスタ２００Ａに混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図２８Ｂ及び図２８Ｃに示すように、絶縁体２５４は、金属酸化物２３０ｃの側面、導電体２４２ａの上面と側面、導電体２４２ｂの上面と側面、金属酸化物２３０ａ及び金属酸化物２３０ｂの側面、並びに絶縁体２２４の上面に接することが好ましい。このような構成にすることで、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、金属酸化物２３０ａ、金属酸化物２３０ｂ及び絶縁体２２４の上面又は側面から金属酸化物２３０に侵入するのを抑制することができる。

さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０又は絶縁体２２４より酸素透過性が低いことが好ましい。

絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して金属酸化物２３０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物２３０から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物２３０のチャネル形成領域に酸素が供給される。これにより、金属酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。

絶縁体２５４としては、例えば、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウム及びハフニウムの一方又は双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。

水素に対してバリア性を有する絶縁体２５４によって、絶縁体２２４、絶縁体２５０、及び金属酸化物２３０が覆うことで、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、金属酸化物２３０、及び絶縁体２５０と離隔されている。これにより、トランジスタ２００Ａの外方から水素等の不純物が浸入することを抑制できるため、トランジスタ２００Ａに良好な電気特性及び信頼性を与えることができる。

絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、金属酸化物２３０、及び導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、又は空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。

絶縁体２８０中の水又は水素等の不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。

絶縁体２７４は、絶縁体２１４等と同様に、水又は水素等の不純物が、上方から絶縁体２８０に混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２７４としては、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。

また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４等と同様に、膜中の水又は水素等の不純物濃度が低減されていることが好ましい。

また、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４に形成された開口に、導電体２４０ａ及び導電体２４０ｂを配置する。導電体２４０ａ及び導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａ及び導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。

なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、及び絶縁体２５４の開口の内壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。

導電体２４０ａ及び導電体２４０ｂは、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａ及び導電体２４０ｂは積層構造としてもよい。

また、導電体２４０を積層構造とする場合、金属酸化物２３０ａ、金属酸化物２３０ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、絶縁体２８１と接する導電体には、上述の、水又は水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、又は酸化ルテニウム等を用いることが好ましい。また、水又は水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層又は積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入するのを抑制することができる。

絶縁体２４１ａ及び絶縁体２４１ｂとしては、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａ及び絶縁体２４１ｂは、絶縁体２５４に接して設けられるため、絶縁体２８０等から水又は水素等の不純物が、導電体２４０ａ及び導電体２４０ｂを通じて金属酸化物２３０に混入するのを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０ａ及び導電体２４０ｂに吸収されるのを防ぐことができる。

また、図示しないが、導電体２４０ａの上面、及び導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、又はアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン又は窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。

＜トランジスタの構成例２＞
図２９Ａ、図２９Ｂ、及び図２９Ｃは、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｂ、及びトランジスタ２００Ｂ周辺の上面図及び断面図である。トランジスタ２００Ｂは、トランジスタ２００Ａの変形例である。

図２９Ａは、トランジスタ２００Ｂの上面図である。また、図２９Ｂ、及び図２９Ｃは、トランジスタ２００Ｂの断面図である。ここで、図２９Ｂは、図２９ＡにＢ１−Ｂ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル長方向の断面図でもある。また、図２９Ｃは、図２９ＡにＢ３−Ｂ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル幅方向の断面図でもある。なお、図２９Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。

トランジスタ２００Ｂでは、導電体２４２ａ及び導電体２４２ｂが、金属酸化物２３０ｃ、絶縁体２５０、及び導電体２６０と重なる領域を有する。これにより、トランジスタ２００Ｂはオン電流が高いトランジスタとすることができる。また、トランジスタ２００Ｂは制御しやすいトランジスタとすることができる。

ゲート電極として機能する導電体２６０は、導電体２６０ａと、導電体２６０ａ上の導電体２６０ｂと、を有する。導電体２６０ａは、水素原子、水素分子、水分子、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。又は、酸素（例えば、酸素原子、酸素分子等）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

導電体２６０ａが酸素の拡散を抑制する機能を有することにより、導電体２６０ｂの材料選択性を向上することができる。つまり、導電体２６０ａを有することで、導電体２６０ｂの酸化が抑制され、導電率が低下することを防止することができる。

また、導電体２６０の上面及び側面、絶縁体２５０の側面、及び金属酸化物２３０ｃの側面を覆うように絶縁体２５４を設けることが好ましい。なお、絶縁体２５４は、水又は水素等の不純物、及び酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。

絶縁体２５４を設けることで、導電体２６０の酸化を抑制することができる。また、絶縁体２５４を有することで、絶縁体２８０が有する水、水素等の不純物がトランジスタ２００Ｂへ拡散することを抑制することができる。

＜トランジスタの構成例３＞
図３０Ａ、図３０Ｂ、及び図３０Ｃは、本発明の一態様である表示装置に用いることができるトランジスタ２００Ｃ、及びトランジスタ２００Ｃ周辺の上面図及び断面図である。トランジスタ２００Ｃは、トランジスタ２００Ａの変形例である。

図３０Ａは、トランジスタ２００Ｃの上面図である。また、図３０Ｂ、及び図３０Ｃは、トランジスタ２００Ｃの断面図である。ここで、図３０Ｂは、図３０ＡにＣ１−Ｃ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル長方向の断面図でもある。また、図３０Ｃは、図３０ＡにＣ３−Ｃ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル幅方向の断面図でもある。なお、図３０Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。

トランジスタ２００Ｃでは、金属酸化物２３０ｃ上に絶縁体２５０を有し、絶縁体２５０上に金属酸化物２５２を有する。また、金属酸化物２５２上に導電体２６０を有し、導電体２６０上に絶縁体２７０を有する。また、絶縁体２７０上に絶縁体２７１を有する。

金属酸化物２５２は、酸素拡散を抑制する機能を有することが好ましい。絶縁体２５０と導電体２６０との間に、酸素の拡散を抑制する金属酸化物２５２を設けることで、導電体２６０への酸素の拡散が抑制される。つまり、金属酸化物２３０へ供給する酸素量の減少を抑制することができる。また、酸素による導電体２６０の酸化を抑制することができる。

なお、金属酸化物２５２は、ゲート電極の一部としての機能を有してもよい。例えば、金属酸化物２３０として用いることができる酸化物半導体を、金属酸化物２５２として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、金属酸化物２５２の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。

また、金属酸化物２５２は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコン等を用いる場合、金属酸化物２５２は、比誘電率が高いｈｉｇｈ−ｋ材料である金属酸化物を用いることが好ましい。当該積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁層の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。

トランジスタ２００Ｃにおいて、金属酸化物２５２を単層で示したが、２層以上の積層構造としてもよい。例えば、ゲート電極の一部として機能する金属酸化物と、ゲート絶縁体の一部として機能する金属酸化物とを積層して設けてもよい。

金属酸化物２５２を有することで、ゲート電極として機能する場合は、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００Ｃのオン電流の向上を図ることができる。又は、ゲート絶縁体として機能する場合は、絶縁体２５０及び金属酸化物２５２の物理的な厚みにより、導電体２６０と、金属酸化物２３０との間の距離を保つことで、導電体２６０と金属酸化物２３０との間のリーク電流を抑制することができる。したがって、絶縁体２５０と金属酸化物２５２との積層構造を設けることで、導電体２６０と金属酸化物２３０との間の物理的な距離、及び導電体２６０から金属酸化物２３０へかかる電界強度を、容易に調整することができる。

具体的には、金属酸化物２５２として、金属酸化物２３０に用いることができる酸化物半導体を低抵抗化したものを用いることができる。又は、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、又はマグネシウム等から選ばれた一種、又は二種以上が含まれた金属酸化物を用いることができる。

特に、アルミニウム、又はハフニウムの一方又は双方の酸化物を含む絶縁層である、酸化アルミニウム、酸化ハフニウム、アルミニウム及びハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。特に、ハフニウムアルミネートは、酸化ハフニウムよりも、耐熱性が高い。そのため、後の工程での熱処理において、結晶化しにくいため好ましい。なお、金属酸化物２５２は、必須の構成ではない。求めるトランジスタ特性により、適宜設計すればよい。

絶縁体２７０は、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム又は酸化ハフニウム等を用いることが好ましい。これにより、絶縁体２７０よりも上方からの酸素で導電体２６０が酸化するのを抑制することができる。また、絶縁体２７０よりも上方からの水又は水素等の不純物が、導電体２６０及び絶縁体２５０を介して、金属酸化物２３０に混入することを抑制することができる。

絶縁体２７１はハードマスクとして機能する。絶縁体２７１を設けることで、導電体２６０の加工の際、導電体２６０の側面が概略垂直、具体的には、導電体２６０の側面と基板表面のなす角を、７５度以上１００度以下、好ましくは８０度以上９５度以下とすることができる。

なお、絶縁体２７１に、水又は水素等の不純物、及び酸素の透過を抑制する機能を有する絶縁性材料を用いることで、バリア層としての機能を兼ねさせてもよい。その場合、絶縁体２７０は設けなくともよい。

絶縁体２７１をハードマスクとして用いて、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの一部を選択的に除去することで、これらの側面を略一致させて、かつ、金属酸化物２３０ｂ表面の一部を露出させることができる。

また、トランジスタ２００Ｃは、露出した金属酸化物２３０ｂ表面の一部に領域２４３ａ及び領域２４３ｂを有する。領域２４３ａ又は領域２４３ｂの一方はソース領域として機能し、領域２４３ａ又は領域２４３ｂの他方はドレイン領域として機能する。

領域２４３ａ及び領域２４３ｂの形成は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、又はプラズマ処理等を用いて、露出した金属酸化物２３０ｂ表面にリン又はボロン等の不純物元素を導入することで実現できる。なお、本実施の形態等において「不純物元素」とは、主成分元素以外の元素のことをいう。

また、金属酸化物２３０ｂ表面の一部を露出させた後に金属膜を成膜し、その後加熱処理することにより、該金属膜に含まれる元素を金属酸化物２３０ｂに拡散させて領域２４３ａ及び領域２４３ｂを形成することもできる。

金属酸化物２３０ｂの不純物元素が導入された領域は、電気抵抗率が低下する。このため、領域２４３ａ及び領域２４３ｂを「不純物領域」又は「低抵抗領域」という場合がある。

絶縁体２７１及び／又は導電体２６０をマスクとして用いることで、領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することができる。よって、領域２４３ａ及び／又は領域２４３ｂと、導電体２６０が重ならず、寄生容量を低減することができる。また、チャネル形成領域とソースドレイン領域（領域２４３ａ又は領域２４３ｂ）の間にオフセット領域が形成されない。領域２４３ａ及び領域２４３ｂを自己整合（セルフアライメント）的に形成することにより、オン電流の増加、しきい値電圧の低減、動作周波数の向上等を実現できる。

トランジスタ２００Ｃは、絶縁体２７１、絶縁体２７０、導電体２６０、金属酸化物２５２、絶縁体２５０、及び金属酸化物２３０ｃの側面に絶縁体２７２を有する。絶縁体２７２は、比誘電率の低い絶縁体であることが好ましい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等であることが好ましい。特に、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、空孔を有する酸化シリコンを絶縁体２７２に用いると、後の工程で絶縁体２７２中に過剰酸素領域を容易に形成できるため好ましい。また、酸化シリコン及び酸化窒化シリコンは、熱的に安定であるため好ましい。また、絶縁体２７２は、酸素を拡散する機能を有することが好ましい。

なお、オフ電流を更に低減するため、チャネル形成領域とソースドレイン領域の間にオフセット領域を設けてもよい。オフセット領域とは、電気抵抗率が高い領域であり、前述した不純物元素の導入が行なわれない領域である。オフセット領域の形成は、絶縁体２７２の形成後に前述した不純物元素の導入を行うことで実現できる。この場合、絶縁体２７２も絶縁体２７１等と同様にマスクとして機能する。よって、金属酸化物２３０ｂの絶縁体２７２と重なる領域に不純物元素が導入されず、当該領域の電気抵抗率を高いままとすることができる。

また、トランジスタ２００Ｃは、絶縁体２７２、金属酸化物２３０上に絶縁体２５４を有する。絶縁体２５４は、スパッタリング法を用いて成膜することが好ましい。スパッタリング法を用いることにより、水又は水素等の不純物の少ない絶縁体を成膜することができる。

なお、スパッタリング法を用いた酸化膜は、被成膜構造体から水素を引き抜く場合がある。したがって、絶縁体２５４が金属酸化物２３０及び絶縁体２７２から水素及び水を吸収することで、金属酸化物２３０及び絶縁体２７２の水素濃度を低減することができる。

＜トランジスタの構成材料＞
トランジスタに用いることができる構成材料について説明する。

＜＜基板＞＞
トランジスタを形成する基板としては、例えば、絶縁体基板、半導体基板、又は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板としては、例えば、シリコン、ゲルマニウム等の半導体基板、又は炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎｓｕｌａｔｏｒ）基板等がある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。又は、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体又は半導体が設けられた基板、半導体基板に導電体又は絶縁体が設けられた基板、導電体基板に半導体又は絶縁体が設けられた基板等がある。又は、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。

＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。

例えば、トランジスタの微細化、及び高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ−ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウム及びハフニウムを有する酸化物、アルミニウム及びハフニウムを有する酸化窒化物、シリコン及びハフニウムを有する酸化物、シリコン及びハフニウムを有する酸化窒化物、又はシリコン及びハフニウムを有する窒化物等がある。

また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素及び窒素を添加した酸化シリコン、空孔を有する酸化シリコン、又は樹脂等がある。

また、酸化物半導体を用いたトランジスタは、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、及び絶縁体２７４等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、又はタンタルを含む絶縁体を、単層で、又は積層で用いればよい。具体的には、水素等の不純物及び酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、又は酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン又は窒化シリコン等の金属窒化物を用いることができる。

また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコン又は酸化窒化シリコンを金属酸化物２３０と接する構造とすることで、金属酸化物２３０が有する酸素欠損を補償することができる。

＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、又は上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、又は、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。

また、上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。

なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素及び酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素及び窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。又は、外方の絶縁体等から混入する水素を捕獲することができる場合がある。

本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態３）
本実施の形態では、上記の実施の形態で説明したＯＳトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。

＜結晶構造の分類＞
まず、酸化物半導体における、結晶構造の分類について、図３１Ａを用いて説明を行う。図３１Ａは、酸化物半導体、代表的にはＩＧＺＯ（Ｉｎと、Ｇａと、Ｚｎと、を含む金属酸化物）の結晶構造の分類を説明する図である。

図３１Ａに示すように、酸化物半導体は、大きく分けて「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌｌｉｎｅ（結晶性）」と、「Ｃｒｙｓｔａｌ（結晶）」と、に分類される。また、「Ａｍｏｒｐｈｏｕｓ」の中には、ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓが含まれる。また、「Ｃｒｙｓｔａｌｌｉｎｅ」の中には、ＣＡＡＣ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ）、ｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）、及びＣＡＣ（ｃｌｏｕｄ−ａｌｉｇｎｅｄ　ｃｏｍｐｏｓｉｔｅ）が含まれる。なお、「Ｃｒｙｓｔａｌｌｉｎｅ」の分類には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、ｐｏｌｙ　ｃｒｙｓｔａｌ、及びｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓは除かれる。また、「Ｃｒｙｓｔａｌ」の中には、ｓｉｎｇｌｅ　ｃｒｙｓｔａｌ、及びｐｏｌｙ　ｃｒｙｓｔａｌが含まれる。

なお、図３１Ａに示す太枠内の構造は、「Ａｍｏｒｐｈｏｕｓ（無定形）」と、「Ｃｒｙｓｔａｌ（結晶）」との間の中間状態であり、新しい境界領域（Ｎｅｗ　ｃｒｙｓｔａｌｌｉｎｅ　ｐｈａｓｅ）に属する構造である。すなわち、当該構造は、エネルギー的に不安定な「Ａｍｏｒｐｈｏｕｓ（無定形）」や、「Ｃｒｙｓｔａｌ（結晶）」とは全く異なる構造と言い換えることができる。

なお、膜又は基板の結晶構造は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）スペクトルを用いて評価することができる。ここで、「Ｃｒｙｓｔａｌｌｉｎｅ」に分類されるＣＡＡＣ−ＩＧＺＯ膜のＧＩＸＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ　ＸＲＤ）測定で得られるＸＲＤスペクトルを図３１Ｂに示す。なお、ＧＩＸＤ法は、薄膜法又はＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。以降、図３１Ｂに示すＧＩＸＤ測定で得られるＸＲＤスペクトルを、単にＸＲＤスペクトルと記す。なお、図３１Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、図３１Ｂに示すＣＡＡＣ−ＩＧＺＯ膜の厚さは、５００ｎｍである。

図３１Ｂに示すように、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、ＣＡＡＣ−ＩＧＺＯ膜のＸＲＤスペクトルでは、２θ＝３１°近傍に、ｃ軸配向を示すピークが検出される。なお、図３１Ｂに示すように、２θ＝３１°近傍のピークは、ピーク強度が検出された角度を軸に左右非対称である。

また、膜又は基板の結晶構造は、極微電子線回折法（ＮＢＥＤ：Ｎａｎｏ　Ｂｅａｍ　Ｅｌｅｃｔｒｏｎ　Ｄｉｆｆｒａｃｔｉｏｎ）によって観察される回折パターン（極微電子線回折パターンともいう。）にて評価することができる。ＣＡＡＣ−ＩＧＺＯ膜の回折パターンを、図３１Ｃに示す。図３１Ｃは、電子線を基板に対して平行に入射するＮＢＥＤによって観察される回折パターンである。なお、図３１Ｃに示すＣＡＡＣ−ＩＧＺＯ膜の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］近傍である。また、極微電子線回折法では、プローブ径を１ｎｍとして電子線回折が行われる。

図３１Ｃに示すように、ＣＡＡＣ−ＩＧＺＯ膜の回折パターンでは、ｃ軸配向を示す複数のスポットが観察される。

＜＜酸化物半導体の構造＞＞
なお、酸化物半導体は、結晶構造に着目した場合、図３１Ａとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、上述のＣＡＡＣ−ＯＳ、及びｎｃ−ＯＳがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体、等が含まれる。

ここで、上述のＣＡＡＣ−ＯＳ、ｎｃ−ＯＳ、及びａ−ｌｉｋｅ　ＯＳの詳細について、説明を行う。

［ＣＡＡＣ−ＯＳ］
ＣＡＡＣ−ＯＳは、複数の結晶領域を有し、当該複数の結晶領域はｃ軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、ＣＡＡＣ−ＯＳ膜の厚さ方向、ＣＡＡＣ−ＯＳ膜の被形成面の法線方向、又はＣＡＡＣ−ＯＳ膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、ＣＡＡＣ−ＯＳは、ａ−ｂ面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向し、ａ−ｂ面方向には明らかな配向をしていない酸化物半導体である。

なお、上記複数の結晶領域のそれぞれは、１つ又は複数の微小な結晶（最大径が１０ｎｍ未満である結晶）で構成される。結晶領域が１つの微小な結晶で構成されている場合、当該結晶領域の最大径は１０ｎｍ未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十ｎｍ程度となる場合がある。

また、Ｉｎ−Ｍ−Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、又は複数種）において、ＣＡＡＣ−ＯＳは、インジウム（Ｉｎ）、及び酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛（Ｚｎ）、及び酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能である。よって、（Ｍ，Ｚｎ）層にはインジウムが含まれる場合がある。また、Ｉｎ層には元素Ｍが含まれる場合がある。なお、Ｉｎ層にはＺｎが含まれる場合もある。当該層状構造は、例えば、高分解能ＴＥＭ像において、格子像として観察される。

ＣＡＡＣ−ＯＳ膜に対し、例えば、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、ｃ軸配向を示すピークが２θ＝３１°又はその近傍に検出される。なお、ｃ軸配向を示すピークの位置（２θの値）は、ＣＡＡＣ−ＯＳを構成する金属元素の種類、組成等により変動する場合がある。

また、例えば、ＣＡＡＣ−ＯＳ膜の電子線回折パターンにおいて、複数の輝点（スポット）が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット（ダイレクトスポットともいう。）を対称中心として、点対称の位置に観測される。

上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリー）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でないことや、金属原子が置換することで原子間の結合距離が変化すること等によって、歪みを許容することができるためと考えられる。

なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶（ｐｏｌｙｃｒｙｓｔａｌ）と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないＣＡＡＣ−ＯＳは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、ＣＡＡＣ−ＯＳを構成するには、Ｚｎを有する構成が好ましい。例えば、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｇａ−Ｚｎ酸化物は、Ｉｎ酸化物よりも結晶粒界の発生を抑制できるため好適である。

ＣＡＡＣ−ＯＳは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成等によって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損等）の少ない酸化物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有する酸化物半導体は、物理的性質が安定する。そのため、ＣＡＡＣ−ＯＳを有する酸化物半導体は熱に強く、信頼性が高い。また、ＣＡＡＣ−ＯＳは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、ＯＳトランジスタにＣＡＡＣ−ＯＳを用いると、製造工程の自由度を広げることが可能となる。

［ｎｃ−ＯＳ］
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。別言すると、ｎｃ−ＯＳは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、１ｎｍ以上１０ｎｍ以下、特に１ｎｍ以上３ｎｍ以下であることから、当該微小な結晶をナノ結晶ともいう。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、ＸＲＤ装置を用いて構造解析を行うと、θ／２θスキャンを用いたＯｕｔ−ｏｆ−ｐｌａｎｅ　ＸＲＤ測定では、結晶性を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、ナノ結晶よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、ナノ結晶の大きさと近いかナノ結晶より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。

［ａ−ｌｉｋｅ　ＯＳ］
ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ　ＯＳは、鬆又は低密度領域を有する。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、結晶性が低い。また、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、膜中の水素濃度が高い。

＜＜酸化物半導体の構成＞＞
次に、上述のＣＡＣ−ＯＳの詳細について、説明を行う。なお、ＣＡＣ−ＯＳは材料構成に関する。

［ＣＡＣ−ＯＳ］
ＣＡＣ−ＯＳとは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つ又は複数の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上３ｎｍ以下、又はその近傍のサイズで混合した状態をモザイク状、又はパッチ状ともいう。

さらに、ＣＡＣ−ＯＳとは、第１の領域と、第２の領域と、に材料が分離することでモザイク状となり、当該第１の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、ＣＡＣ−ＯＳは、当該第１の領域と、当該第２の領域とが、混合している構成を有する複合金属酸化物である。

ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを構成する金属元素に対するＩｎ、Ｇａ、及びＺｎの原子数比のそれぞれを、［Ｉｎ］、［Ｇａ］、及び［Ｚｎ］と表記する。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおいて、第１の領域は、［Ｉｎ］が、ＣＡＣ−ＯＳ膜の組成における［Ｉｎ］よりも大きい領域である。また、第２の領域は、［Ｇａ］が、ＣＡＣ−ＯＳ膜の組成における［Ｇａ］よりも大きい領域である。又は、例えば、第１の領域は、［Ｉｎ］が、第２の領域における［Ｉｎ］よりも大きく、且つ、［Ｇａ］が、第２の領域における［Ｇａ］よりも小さい領域である。また、第２の領域は、［Ｇａ］が、第１の領域における［Ｇａ］よりも大きく、且つ、［Ｉｎ］が、第１の領域における［Ｉｎ］よりも小さい領域である。

具体的には、上記第１の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第２の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第１の領域を、Ｉｎを主成分とする領域と言い換えることができる。また、上記第２の領域を、Ｇａを主成分とする領域と言い換えることができる。

なお、上記第１の領域と、上記第２の領域とは、明確な境界が観察できない場合がある。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ　Ｄｉｓｐｅｒｓｉｖｅ　Ｘ−ｒａｙ　ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、Ｉｎを主成分とする領域（第１の領域）と、Ｇａを主成分とする領域（第２の領域）とが、偏在し、混合している構造を有することが確認できる。

ＣＡＣ−ＯＳをトランジスタに用いる場合、第１の領域に起因する導電性と、第２の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳに付与することができる。つまり、ＣＡＣ−ＯＳとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、ＣＡＣ−ＯＳをトランジスタに用いることで、高いオン電流（Ｉ_ｏｎ）、高い電界効果移動度（μ）、及び良好なスイッチング動作を実現することができる。

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ＣＡＣ−ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有していてもよい。

＜酸化物半導体を有するトランジスタ＞
続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。

トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は１×１０^１７ｃｍ^−３以下、好ましくは１×１０^１５ｃｍ^−３以下、さらに好ましくは１×１０^１３ｃｍ^−３以下、より好ましくは１×１０^１１ｃｍ^−３以下、さらに好ましくは１×１０^１０ｃｍ^−３未満であり、１×１０^−９ｃｍ^−３以上である。なお、酸化物半導体膜のキャリア濃度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性又は実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ場合がある。

また、高純度真性又は実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

また、酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

＜不純物＞
ここで、酸化物半導体中における各不純物の影響について説明する。

酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１７ａｔｏｍｓ／ｃｍ^３以下とする。

また、酸化物半導体にアルカリ金属又はアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属又はアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、ＳＩＭＳにより得られる酸化物半導体中のアルカリ金属又はアルカリ土類金属の濃度を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

また、酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体に用いたトランジスタはノーマリーオン特性となりやすい。又は、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。このため、ＳＩＭＳにより得られる酸化物半導体中の窒素濃度を、５×１０^１９ａｔｏｍｓ／ｃｍ^３未満、好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、さらに好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下にする。

また、酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、ＳＩＭＳにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満にする。

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態４）
本実施の形態では、本発明の一態様である表示装置を備える電子機器について説明する。

図３２Ａは、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示す図である。カメラ８０００には、撮像装置が設けられる。カメラ８０００は、例えばデジタルカメラとすることができる。なお、図３２Ａでは、カメラ８０００とファインダー８１００とを別の電子機器とし、これらを脱着可能な構成としているが、カメラ８０００の筐体８００１に、表示装置を備えるファインダーが内蔵されていてもよい。

カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッターボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り付けられている。

ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換することが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。

カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができる。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチすることにより撮像することも可能である。

カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１００のほか、ストロボ装置等を接続することができる。

ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する。ファインダー８１００は、電子ビューファインダーとすることができる。

筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファインダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極を有し、当該電極を介してカメラ８０００から受信した画像等を表示部８１０２に表示させることができる。

ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部８１０２の表示のオン・オフを切り替えることができる。

カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて画素密度が高いため、表示部８００２又は表示部８１０２と、使用者と、の距離が近くても、使用者に画素が視認されることなく、より臨場感の高い画像を表示部８００２又は表示部８１０２に表示することができる。特に、ファインダー８１００に設けられる表示部８１０２に表示される画像は、ファインダー８１００の接眼部に使用者の眼を近づけることにより視認されるため、使用者と、表示部８１０２と、の間の距離が非常に近くなる。よって、表示部８１０２には本発明の一態様の表示装置を適用することが特に好ましい。なお、表示部８１０２に本発明の一態様の表示装置を適用する場合、表示部８１０２に表示できる画像の解像度は、４Ｋ、５Ｋ、又はそれ以上とすることができる。

なお、カメラ８０００に設けられた撮像装置により撮像できる画像の解像度を、表示部８００２又は表示部８１０２に表示できる画像の解像度と同等、又はそれ以上であることが好ましい。例えば、表示部８１０２に４Ｋの解像度の画像を表示できる場合は、カメラ８０００には４Ｋ以上の画像を撮像できる撮像装置を設けることが好ましい。また、例えば、表示部８１０２に５Ｋの解像度の画像を表示できる場合は、カメラ８０００には５Ｋ以上の画像を撮像できる撮像装置を設けることが好ましい。

図３２Ｂは、ヘッドマウントディスプレイ８２００の外観を示す図である。

ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バッテリ８２０６が内蔵されている。

ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２０３は無線受信機等を備え、受信した画像データ等に対応する画像を表示部８２０４に表示させることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動きを捉え、その情報をもとに使用者の視線の座標を算出することにより、使用者の視線を入力手段として用いることができる。

また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、使用者の視線を認識する機能を有していてもよい。また、当該電極に流れる電流を検知することにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭部の動き等を検出し、表示部８２０４に表示する画像をその動きに合わせて変化させてもよい。

表示部８２０４に、本発明の一態様の表示装置を適用することができる。これにより、ヘッドマウントディスプレイ８２００を狭額縁化し、表示部８２０４に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。

図３２Ｃ乃至図３２Ｅは、ヘッドマウントディスプレイ８３００の外観を示す図である。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。

使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。なお、表示部８３０２を湾曲して配置させると好適である。表示部８３０２を湾曲して配置することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる。

なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態様の表示装置は、極めて画素密度が高いため、図３２Ｅのようにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より臨場感の高い画像を表示することができる。

次に、図３２Ａ乃至図３２Ｅに示す電子機器と、異なる電子機器の一例を図３３Ａ乃至図３３Ｇに示す。

図３３Ａ乃至図３３Ｇに示す電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい、又は赤外線を測定する機能を含むもの）、マイクロフォン９００８等を有する。

図３３Ａ乃至図３３Ｇに示す電子機器は、様々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像等）を表示部に表示する機能、タッチパネル機能、カレンダー、日付、又は時刻等を表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。なお、図３３Ａ乃至図３３Ｇに示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３３Ａ乃至図３３Ｇには図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。

図３３Ａ乃至図３３Ｇに示す電子機器の詳細について、以下説明を行う。

図３３Ａは、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、大画面、例えば、５０インチ以上、又は１００インチ以上の表示部９００１を組み込むことが可能である。

テレビジョン装置９１００が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、テレビジョン装置９１００を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。

図３３Ｂは、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳、又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情報端末９１０１は、文字や画像をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコン又は単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話等の着信を知らせる表示、電子メールやＳＮＳ等の題名、電子メールやＳＮＳ等の送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度等がある。又は、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０等を表示してもよい。

携帯情報端末９１０１が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９１０１を小型化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。

図３３Ｃは、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。

携帯情報端末９１０２が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９１０２を小型化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。

図３３Ｄは、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム等の種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。

携帯情報端末９２００が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９２００を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。

図３３Ｅ乃至図３３Ｇは、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３３Ｅが携帯情報端末９２０１を展開した状態の斜視図であり、図３３Ｆが携帯情報端末９２０１を展開した状態又は折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３３Ｇが携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。

携帯情報端末９２０１が有する表示部９００１に、本発明の一態様の表示装置を適用することができる。これにより、携帯情報端末９２０１を狭額縁化し、表示部９００１に高品位の画像を表示することができ、臨場感の高い画像を表示することができる。

本実施の形態で例示した構成例、及びそれらに対応する図面等は、少なくともその一部を他の構成例、又は図面等と適宜組み合わせて実施することができる。

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

１０：表示装置、２０：層、２１：ゲートドライバ回路、２１ａ：ゲートドライバ回路、２１ｂ：ゲートドライバ回路、２２：データドライバ回路、２２ａ：データドライバ回路、２２ｂ：データドライバ回路、２３：領域、２３ａ：領域、２３ｂ：領域、２３ｃ：領域、２３ｄ：領域、３０：層、３１：配線、３１ａ：配線、３１ｂ：配線、３２：配線、３３：表示部、３４：画素、３５：配線、３５ａ：配線、３５ｂ：配線、４０：回路、４１：受信回路、４２：シリアルパラレル変換回路、４３：バッファ回路、４４：シフトレジスタ回路、４５：ラッチ回路、４６：Ｄ／Ａ変換回路、４６ａ：電位生成回路、４６ｂ：パストランジスタロジック回路、４７：アンプ回路、４８：抵抗素子、４９：パストランジスタ、５１：トランジスタ、５２：トランジスタ、５３：トランジスタ、５４：トランジスタ、５５：トランジスタ、５６：トランジスタ、５７：トランジスタ、５８：トランジスタ、５９：トランジスタ、６０：トランジスタ、６１：トランジスタ、６２：トランジスタ、６３：トランジスタ、６４：容量素子、６５：容量素子、６６：容量素子、６７：ソースフォロワ回路、７０：領域、７１：トランジスタ、７２：トランジスタ、７３：ダミートランジスタ、８０：層、８１：デマルチプレクサ回路、８１ａ：デマルチプレクサ回路、８１ｂ：デマルチプレクサ回路、８２：配線、８２ａ：配線、８２ｂ：配線、８３：配線、８３ａ：配線、８３ｂ：配線、１１０：チャネル形成領域、１１１：ソース領域、１１２：ドレイン領域、１１３：ゲート電極、１１４：開口部、１１５：配線、１１６：開口部、１１７：配線、１１８：開口部、１１９：開口部、１２０：開口部、１２１：配線、１２２：配線、１２３：配線、１３０：チャネル形成領域、１３１：ソース領域、１３２：ドレイン領域、１３３：ゲート電極、１３４：開口部、１３５：配線、１３６：開口部、１３７：配線、１３８：開口部、１３９：開口部、１４０：開口部、１４１：配線、１４２：配線、１４３：配線、１５１：半導体、１５２：導電体、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２００Ｃ：トランジスタ、２０５：導電体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：金属酸化物、２３０ａ：金属酸化物、２３０ｂ：金属酸化物、２３０ｃ：金属酸化物、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４３ａ：領域、２４３ｂ：領域、２４４：絶縁体、２５０：絶縁体、２５２：金属酸化物、２５４：絶縁体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２７０：絶縁体、２７１：絶縁体、２７２：絶縁体、２７４：絶縁体、２８０：絶縁体、２８１：絶縁体、３０１ａ：導電体、３０１ｂ：導電体、３０５：導電体、３１１：導電体、３１３：導電体、３１７：導電体、３２１：下部電極、３２３：絶縁体、３２５：上部電極、３３１：導電体、３３３：導電体、３３５：導電体、３３７：導電体、３４１：導電体、３４３：導電体、３４７：導電体、３５１：導電体、３５３：導電体、３５５：導電体、３５７：導電体、３６１：絶縁体、３６３：絶縁体、４０３：素子分離層、４０５：絶縁体、４０７：絶縁体、４０９：絶縁体、４１１：絶縁体、４１３：絶縁体、４１５：絶縁体、４１７：絶縁体、４１９：絶縁体、４２１：絶縁体、４４１：トランジスタ、４４３：導電体、４４５：絶縁体、４４７：半導体領域、４４９ａ：低抵抗領域、４４９ｂ：低抵抗領域、４５１：導電体、４５３：導電体、４５５：導電体、４５７：導電体、４５９：導電体、４６１：導電体、４６３：導電体、４６５：導電体、４６７：導電体、４６９：導電体、４７１：導電体、５０１：絶縁体、５０３：絶縁体、５０５：絶縁体、５０７：絶縁体、５０９：絶縁体、５５０：トランジスタ、５５２：トランジスタ、５５４：トランジスタ、５６０：容量素子、５６２：容量素子、５７０：液晶素子、５７２：発光素子、６０１：トランジスタ、６０２：トランジスタ、６０３：トランジスタ、６１３：絶縁体、６１４：絶縁体、６１６：絶縁体、６２２：絶縁体、６２４：絶縁体、６４４：絶縁体、６５４：絶縁体、６７４：絶縁体、６８０：絶縁体、６８１：絶縁体、７０１：基板、７０５：基板、７１２：シール材、７１６：ＦＰＣ、７２１：正孔注入層、７２２：正孔輸送層、７２３：発光層、７２４：電子輸送層、７２５：電子注入層、７３０：絶縁体、７３２：封止層、７３４：絶縁体、７３６：着色層、７３８：遮光層、７６０：接続電極、７７２：導電体、７７４：導電体、７７６：液晶層、７７８：構造体、７８０：異方性導電体、７８６：ＥＬ層、７８６ａ：ＥＬ層、７８６ｂ：ＥＬ層、７８６ｃ：ＥＬ層、７８８：導電体、７９２：電荷発生層、８００：トランジスタ、８０１ａ：導電体、８０１ｂ：導電体、８０５：導電体、８１１：導電体、８１３：導電体、８１４：絶縁体、８１６：絶縁体、８１７：導電体、８２１：絶縁体、８２２：絶縁体、８２４：絶縁体、８４４：絶縁体、８５３：導電体、８５４：絶縁体、８５５：導電体、８７４：絶縁体、８８０：絶縁体、８８１：絶縁体、９０１：副画素、９０１Ｂ：副画素、９０１Ｇ：副画素、９０１Ｒ：副画素、９０２：画素、９１１：導電体、９１２：導電体、９１３：半導体、９１４：半導体、９１５ａ：導電体、９１５ｂ：導電体、９１６ａ：導電体、９１６ｂ：導電体、９１７：導電体、９１８：導電体、９１９：導電体、９２０：導電体、９２１：導電体、９２２：導電体、９２３：導電体、９２４：導電体、９２５：導電体、９２６：導電体、９２７：導電体、９２８：導電体、９２９：導電体、９３０：導電体、９３１：導電体、９９０：導電体、９９１：接着層、９９２：絶縁体、９９３：着色層、９９３ａ：着色層、９９３ｂ：着色層、９９４：接着層、９９５：基板、１０２１：絶縁体、１０２２：絶縁体、１０２３：絶縁体、１０２４：絶縁体、１０２５：絶縁体、１０２６：絶縁体、１０２７：絶縁体、８０００：カメラ、８００１：筐体、８００２：表示部、８００３：操作ボタン、８００４：シャッターボタン、８００６：レンズ、８１００：ファインダー、８１０１：筐体、８１０２：表示部、８１０３：ボタン、８２００：ヘッドマウントディスプレイ、８２０１：装着部、８２０２：レンズ、８２０３：本体、８２０４：表示部、８２０５：ケーブル、８２０６：バッテリ、８３００：ヘッドマウントディスプレイ、８３０１：筐体、８３０２：表示部、８３０４：固定具、８３０５：レンズ、９０００：筐体、９００１：表示部、９００３：スピーカ、９００５：操作キー、９００６：接続端子、９００７：センサ、９００８：マイクロフォン、９０５０：操作ボタン、９０５１：情報、９０５２：情報、９０５３：情報、９０５４：情報、９０５５：ヒンジ、９１００：テレビジョン装置、９１０１：携帯情報端末、９１０２：携帯情報端末、９２００：携帯情報端末、９２０１：携帯情報端末

Claims (10)

1. 　第１の層と、第２の層と、第３の層と、が積層して設けられた表示装置であって、
   　前記第１の層は、ゲートドライバ回路と、データドライバ回路と、を有し、
   　前記第２の層は、デマルチプレクサ回路を有し、
   　前記第３の層は、表示部を有し、
   　前記表示部には、画素がマトリクス状に配列され、
   　前記デマルチプレクサ回路の入力端子は、前記データドライバ回路と電気的に接続され、
   　前記デマルチプレクサ回路の出力端子は、前記画素と電気的に接続され、
   　前記ゲートドライバ回路は、前記画素と重なる領域を有し、
   　前記データドライバ回路は、前記画素と重なる領域を有し、
   　前記ゲートドライバ回路は、前記データドライバ回路と重なる領域を有する表示装置。
2. 　請求項１において、
   　前記デマルチプレクサ回路は、前記画素と重なる領域を有する表示装置。
3. 　請求項１又は２において、
   　前記表示装置は、Ｄ／Ａ変換回路を有し、
   　前記Ｄ／Ａ変換回路は、電位生成回路と、パストランジスタロジック回路と、を有し、
   　前記電位生成回路は、前記データドライバ回路の外部に設けられ、
   　前記パストランジスタロジック回路は、前記データドライバ回路に設けられ、
   　前記Ｄ／Ａ変換回路に設けられる前記パストランジスタロジック回路の個数は、前記表示部に設けられる前記画素の列数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記電位生成回路の個数は、前記パストランジスタロジック回路の個数より少なく、
   　前記電位生成回路は、互いに大きさの異なる複数の電位を生成する機能を有し、
   　前記パストランジスタロジック回路は、画像データを受信し、当該画像データのデジタル値を基にして、前記電位生成回路が生成した電位のいずれかを出力する機能を有する表示装置。
4. 　請求項３において、
   　前記パストランジスタロジック回路の個数は、前記画素の列数の１／２以下である表示装置。
5. 　請求項１乃至４のいずれか一項において、
   　前記画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、
   　前記金属酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有する表示装置。
6. 　第１の層と、第２の層と、第３の層と、が積層して設けられた表示装置であって、
   　前記第１の層は、ゲートドライバ回路と、第１のデータドライバ回路と、第２のデータドライバ回路と、第３のデータドライバ回路と、第４のデータドライバ回路と、第５のデータドライバ回路と、有し、
   　前記第２の層は、第１のデマルチプレクサ回路と、第２のデマルチプレクサ回路と、第３のデマルチプレクサ回路と、第４のデマルチプレクサ回路と、第５のデマルチプレクサ回路と、を有し、
   　前記第３の層は、第１の表示部と、第２の表示部と、第３の表示部と、第４の表示部と、第５の表示部と、を有し、
   　前記第１の表示部には、第１の画素がマトリクス状に配列され、
   　前記第２の表示部には、第２の画素がマトリクス状に配列され、
   　前記第３の表示部には、第３の画素がマトリクス状に配列され、
   　前記第４の表示部には、第４の画素がマトリクス状に配列され、
   　前記第５の表示部には、第５の画素がマトリクス状に配列され、
   　前記第１のデマルチプレクサ回路の入力端子は、前記第１のデータドライバ回路と電気的に接続され、
   　前記第２のデマルチプレクサ回路の入力端子は、前記第２のデータドライバ回路と電気的に接続され、
   　前記第３のデマルチプレクサ回路の入力端子は、前記第３のデータドライバ回路と電気的に接続され、
   　前記第４のデマルチプレクサ回路の入力端子は、前記第４のデータドライバ回路と電気的に接続され、
   　前記第５のデマルチプレクサ回路の入力端子は、前記第５のデータドライバ回路と電気的に接続され、
   　前記第１のデマルチプレクサ回路の出力端子は、前記第１の画素と電気的に接続され、
   　前記第２のデマルチプレクサ回路の出力端子は、前記第２の画素と電気的に接続され、
   　前記第３のデマルチプレクサ回路の出力端子は、前記第３の画素と電気的に接続され、
   　前記第４のデマルチプレクサ回路の出力端子は、前記第４の画素と電気的に接続され、
   　前記第５のデマルチプレクサ回路の出力端子は、前記第５の画素と電気的に接続され、
   　前記ゲートドライバ回路は、前記第１の画素と重なる領域を有し、
   　前記第１のデータドライバ回路は、前記第１の画素と重なる領域を有し、
   　前記第２のデータドライバ回路は、前記第２の画素と重なる領域を有し、
   　前記第３のデータドライバ回路は、前記第３の画素と重なる領域を有し、
   　前記第４のデータドライバ回路は、前記第４の画素と重なる領域を有し、
   　前記第５のデータドライバ回路は、前記第５の画素と重なる領域を有し、
   　前記ゲートドライバ回路は、前記第１のデータドライバ回路と重なる領域を有する表示装置。
7. 　請求項６において、
   　前記第１のデマルチプレクサ回路は、前記第１の画素と重なる領域を有し、
   　前記第２のデマルチプレクサ回路は、前記第２の画素と重なる領域を有し、
   　前記第３のデマルチプレクサ回路は、前記第３の画素と重なる領域を有し、
   　前記第４のデマルチプレクサ回路は、前記第４の画素と重なる領域を有し、
   　前記第５のデマルチプレクサ回路は、前記第５の画素と重なる領域を有する表示装置。
8. 　請求項６又は７において、
   　前記表示装置は、Ｄ／Ａ変換回路を有し、
   　前記Ｄ／Ａ変換回路は、電位生成回路と、第１のパストランジスタロジック回路と、第２のパストランジスタロジック回路と、第３のパストランジスタロジック回路と、第４のパストランジスタロジック回路と、第５のパストランジスタロジック回路と、を有し、
   　前記電位生成回路は、前記第１乃至第５のデータドライバ回路の外部に設けられ、
   　前記第１のパストランジスタロジック回路は、前記第１のデータドライバ回路に設けられ、
   　前記第２のパストランジスタロジック回路は、前記第２のデータドライバ回路に設けられ、
   　前記第３のパストランジスタロジック回路は、前記第３のデータドライバ回路に設けられ、
   　前記第４のパストランジスタロジック回路は、前記第４のデータドライバ回路に設けられ、
   　前記第５のパストランジスタロジック回路は、前記第５のデータドライバ回路に設けられ、
   　前記Ｄ／Ａ変換回路に設けられる前記第１のパストランジスタロジック回路の個数は、前記第１の表示部に設けられる前記第１の画素の列数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記第２のパストランジスタロジック回路の個数は、前記第２の表示部に設けられる前記第２の画素の列数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記第３のパストランジスタロジック回路の個数は、前記第３の表示部に設けられる前記第３の画素の列数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記第４のパストランジスタロジック回路の個数は、前記第４の表示部に設けられる前記第４の画素の列数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記第５のパストランジスタロジック回路の個数は、前記第５の表示部に設けられる前記第５の画素の列数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記電位生成回路の個数は、前記第１のパストランジスタロジック回路の個数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記電位生成回路の個数は、前記第２のパストランジスタロジック回路の個数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記電位生成回路の個数は、前記第３のパストランジスタロジック回路の個数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記電位生成回路の個数は、前記第４のパストランジスタロジック回路の個数より少なく、
   　前記Ｄ／Ａ変換回路に設けられる前記電位生成回路の個数は、前記第５のパストランジスタロジック回路の個数より少なく、
   　前記電位生成回路は、互いに大きさの異なる複数の電位を生成する機能を有し、
   　前記第１乃至第５のパストランジスタロジック回路は、画像データを受信し、当該画像データのデジタル値を基にして、前記電位生成回路が生成した電位のいずれかを出力する機能を有する表示装置。
9. 　請求項８において、
   　前記第１のパストランジスタロジック回路の個数は、前記第１の画素の列数の１／２以下であり、
   　前記第２のパストランジスタロジック回路の個数は、前記第２の画素の列数の１／２以下であり、
   　前記第３のパストランジスタロジック回路の個数は、前記第３の画素の列数の１／２以下であり、
   　前記第４のパストランジスタロジック回路の個数は、前記第４の画素の列数の１／２以下であり、
   　前記第５のパストランジスタロジック回路の個数は、前記第５の画素の列数の１／２以下である表示装置。
10. 　請求項６乃至９のいずれか一項において、
    　前記第１乃至第５の画素は、チャネル形成領域に金属酸化物を有するトランジスタを有し、
    　前記金属酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、又はＳｎ）と、Ｚｎと、を有する表示装置。

Images