JP7304850B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP7304850B2
JP7304850B2 JP2020517622A JP2020517622A JP7304850B2 JP 7304850 B2 JP7304850 B2 JP 7304850B2 JP 2020517622 A JP2020517622 A JP 2020517622A JP 2020517622 A JP2020517622 A JP 2020517622A JP 7304850 B2 JP7304850 B2 JP 7304850B2
Authority
JP
Japan
Prior art keywords
layer
light
optical adjustment
insulating layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020517622A
Other languages
English (en)
Other versions
JPWO2019215530A1 (ja
Inventor
寿雄 池田
智哉 青山
健輔 吉住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2019215530A1 publication Critical patent/JPWO2019215530A1/ja
Priority to JP2022066108A priority Critical patent/JP2022100348A/ja
Priority to JP2023104806A priority patent/JP2023126843A/ja
Application granted granted Critical
Publication of JP7304850B2 publication Critical patent/JP7304850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/20Filters
    • G02B5/201Filters in the form of arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/856Arrangements for extracting light from the devices comprising reflective means
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00Optical elements other than lenses
    • G02B5/20Filters
    • G02B5/28Interference filters
    • G02B5/285Interference filters comprising deposited thin solid films
    • G02B5/288Interference filters comprising deposited thin solid films comprising at least one thin film resonant cavity, e.g. in bandpass filters
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/1601Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • G06F1/1607Arrangements to support accessories mechanically attached to the display housing
    • G06F1/1609Arrangements to support accessories mechanically attached to the display housing to support filters or lenses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/011Arrangements for interaction with the human body, e.g. for user immersion in virtual reality
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H05B33/24Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers of metallic reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/816Multilayers, e.g. transparent multilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • H10K50/828Transparent cathodes, e.g. comprising thin metal layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/852Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • G02B27/017Head mounted
    • G02B2027/0178Eyeglass type
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01Head-up displays
    • G02B27/017Head mounted
    • G02B27/0172Head mounted characterised by optical features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals

Description

本発明の一態様は、表示装置に関する。本発明の一態様は、表示装置の作製方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。半導体装置は、半導体特性を利用することで機能しうる装置全般を指す。
近年、ディスプレイパネルの高精細化が求められている。高精細なディスプレイパネルが要求される機器として、例えば、仮想現実(VR:Virtual Reality)、または拡張現実(AR:Augmented Reality)向けの機器が、近年盛んに開発されている。
また、ディスプレイパネルに適用可能な表示装置としては、代表的には液晶表示装置、有機EL(Electro Luminescence)素子や発光ダイオード(LED:Light Emitting Diode)等の発光素子を備える発光装置、電気泳動方式などにより表示を行う電子ペーパなどが挙げられる。
有機EL素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機EL素子が適用された表示装置は、液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。例えば、有機EL素子を用いた表示装置の一例が、特許文献1に記載されている。
特開2002-324673号公報
上述したVRまたはAR向けの装着型の機器では、目とディスプレイパネルとの間に焦点調整用のレンズを設ける必要がある。当該レンズにより画面の一部が拡大されるため、ディスプレイパネルの精細度が低いと、現実感や没入感が薄れてしまうといった問題がある。
また、ディスプレイパネルは、高い色再現性が求められる。特に上述したVRまたはAR向けの機器では、色再現性の高いディスプレイパネルを用い、現実の物体色にできるだけ近づけた表示を行うことで、現実感や没入感が高まる。
本発明の一態様は、極めて高精細な表示装置を提供することを課題の一とする。本発明の一態様は、高い色再現性が実現された表示装置を提供することを課題の一とする。本発明の一態様は、高い精細度と、高い色再現性を兼ね備えた表示装置を提供することを課題の一とする。また本発明の一態様は、上述した表示装置を製造する方法を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、第1の発光素子、第2の発光素子、第1の絶縁層、第1の光学調整層、及び第2の光学調整層を有する表示装置である。第1の発光素子及び第2の発光素子は、それぞれ透光性を有する下部電極と、発光層と、半透過性及び半反射性を有する上部電極がこの順に積層される。第1の光学調整層と第2の光学調整層とは、少なくとも上面が可視光を反射する機能を有する。第1の光学調整層は、第2の光学調整層よりも薄い。第1の絶縁層は、第1の光学調整層及び第2の光学調整層を覆って設けられ、且つ、上面が平坦化されている。第1の発光素子は、第1の絶縁層を介して第1の光学調整層と重なり、第2の発光素子は、第1の絶縁層を介して第2の光学調整層と重なる。
また、本発明の他の一態様は、第1の発光素子、第2の発光素子、第1の絶縁層、第1の光学調整層、及び第2の光学調整層を有する表示装置である。第1の発光素子及び第2の発光素子は、それぞれ透光性を有する下部電極と、発光層と、半透過性及び半反射性を有する上部電極がこの順に積層される。第1の光学調整層と第2の光学調整層とは、同一面上に設けられる。第1の絶縁層は、第1の光学調整層及び第2の光学調整層を覆って設けられ、且つ、第1の光学調整層と重なる第1の部分と、第2の光学調整層と重なる第2の部分と、を有する。第1の発光素子は、第1の絶縁層の第1の部分上に設けられ、第2の発光素子は、第1の絶縁層の第2の部分上に設けられる。第1の光学調整層及び第2の光学調整層は、少なくとも上面が可視光を反射する機能を有する。第2の光学調整層は、第1の光学調整層よりも厚い。第1の絶縁層は、上面が平坦化処理されており、且つ、第1の部分が、第2の部分よりも厚い。
また、上記において、第3の発光素子及び第3の光学調整層を有することが好ましい。このとき、第3の光学調整層は、少なくとも上面が可視光を反射する機能を有し、且つ、第1の光学調整層及び第2の光学調整層よりも厚いことが好ましい。さらに、第3の光学調整層の上面は、第1の絶縁層の上面と高さが概略一致し、第3の発光素子の下部電極が、第3の光学調整層の上面に接して設けられることが好ましい。
また、本発明の他の一態様は、第1の発光素子、第2の発光素子、第1の絶縁層、第1の光学調整層、及び第2の光学調整層を有する表示装置である。第1の発光素子は、透光性を有する第1の下部電極と、発光層と、半透過性及び半反射性を有する上部電極と、を有する。第2の発光素子は、透光性を有する第2の下部電極と、上記発光層と、上記上部電極と、を有する。第1の光学調整層と第2の光学調整層とは、同一面上に設けられる。第1の絶縁層は、第1の光学調整層の一部、及び第2の光学調整層の一部を覆って設けられ、且つ、第1の光学調整層と重なる第1の開口と、第2の光学調整層と重なる第2の開口と、を有する。第1の下部電極は、第1の開口の内部に埋め込まれ、第2の下部電極は、第2の開口の内部に埋め込まれる。第1の光学調整層及び第2の光学調整層は、少なくとも上面が可視光を反射する機能を有する。第2の光学調整層は、第1の光学調整層よりも厚い。第1の絶縁層、第1の下部電極、及び第2の下部電極は、それぞれの上面の高さが概略一致するように平坦化処理されている。また第1の下部電極は、第2の下部電極よりも厚い。
また、上記において、第3の発光素子及び第3の光学調整層を有することが好ましい。このとき、第3の発光素子は、透光性を有する第3の下部電極と、上記発光層と、上記上部電極と、を有することが好ましい。また第3の光学調整層は、少なくとも上面が可視光を反射する機能を有し、且つ、第1の光学調整層及び第2の光学調整層よりも厚いことが好ましい。さらに、第3の光学調整層の上面は、第1の絶縁層の上面と高さが概略一致し、第3の下部電極が、第3の光学調整層の上面に接して設けられることが好ましい。
また、本発明の他の一態様は、第1の発光素子、第2の発光素子、第1の絶縁層、第2の絶縁層、第3の絶縁層、第1の光学調整層、第2の光学調整層、第1の導電層、及び第2の導電層を有する表示装置である。第1の発光素子は、透光性を有する第1の下部電極と、発光層と、半透過性及び半反射性を有する上部電極と、を有する。第2の発光素子は、透光性を有する第2の下部電極と、上記発光層と、上記上部電極と、を有する。第1の光学調整層と第2の光学調整層とは、同一面上に設けられる。第1の絶縁層は、第1の光学調整層の一部、及び第2の光学調整層の一部を覆って設けられ、且つ、第1の光学調整層と重なる第1の開口と、第2の光学調整層と重なる第2の開口と、を有する。第1の導電層は、第1の開口の内部において、第1の絶縁層の側面、及び第1の光学調整層の上面に沿って設けられる。第2の導電層は、第2の開口の内部において、第1の絶縁層の側面、及び第2の光学調整層の上面に沿って設けられる。第2の絶縁層は、第1の導電層を介して第1の開口の内部に埋め込まれ、第3の絶縁層は、第2の導電層を介して第2の開口の内部に埋め込まれる。第1の下部電極は、第1の開口上に設けられ、且つ、第1の開口の外縁部において第1の導電層と接する。第2の下部電極は、第2の開口上に設けられ、且つ、第2の開口の外縁部において第2の導電層と接する。第1の導電層及び第2の導電層は、可視光を反射する機能を有する。第2の光学調整層は、第1の光学調整層よりも厚い。第1の絶縁層、第2の絶縁層、及び第3の絶縁層は、それぞれの上面の高さが概略一致するように平坦化処理されている。第2の絶縁層は、第3の絶縁層よりも厚い。
また、上記において、第1の光学調整層は、第1の膜を有し、第2の光学調整層は、第2の膜と、第3の膜とがこの順に積層されていることが好ましい。このとき、第1の膜と、第3の膜とは、可視光を反射する機能を有し、且つ、同一の膜を加工して形成された膜であることが好ましい。
また、上記において、第1の光学調整層は、導電性を有し、第1の光学調整層と、下部電極とが電気的に接続することが好ましい。
また、上記において、トランジスタを含む回路層と、回路層上に第4の絶縁層と、を有することが好ましい。このとき、第1の光学調整層は、第4の絶縁層上に設けられ、トランジスタと、第1の発光素子とが電気的に接続することが好ましい。このとき、トランジスタは、チャネルが形成される半導体層に、結晶性を有する金属酸化物、または単結晶シリコンを含むことが好ましい。
または、上記において、第1のトランジスタを含む第1の回路層と、第2のトランジスタを含む第2の回路層と、第1の回路層上に第4の絶縁層と、第1の回路層と第2の回路層との間に第5の絶縁層と、を有することが好ましい。このとき、第1の光学調整層は、第4の絶縁層上に設けられ、第1のトランジスタと、第1の発光素子とが電気的に接続することが好ましい。またこのとき、第1のトランジスタは、チャネルが形成される第1の半導体層に、結晶性を有する金属酸化物を含み、第2のトランジスタは、チャネルが形成される第2の半導体層に、結晶性を有する金属酸化物、または単結晶シリコンを含むことが好ましい。
また、上記において、第1の発光素子を複数有することが好ましい。このとき、第1の発光素子は、5000ppi以上の精細度でマトリクス状に配置されることが好ましい。
また、本発明の他の一態様は、表示装置の作製方法でであって、被形成面上に、それぞれ厚さの異なる第1の光学調整層と、第2の光学調整層とを形成する工程と、第1の光学調整層及び第2の光学調整層を覆って、第1の絶縁層を成膜する工程と、第1の絶縁層に対して平坦化処理を行ない、上面を平坦化する工程と、第1の絶縁層上に、第1の光学調整層と重なる第1の下部電極と、第2の光学調整層と重なる第2の下部電極とを形成する工程と、第1の下部電極及び第2の下部電極上に発光層と、当該発光層上に上部電極と、を形成する工程と、を有する。また、第1の光学調整層及び第2の光学調整層は、少なくとも上面が可視光を反射するように形成し、第1の下部電極及び第2の下部電極は、それぞれ可視光を透過するように形成し、上部電極は、半透過性及び半反射性を有するように形成する。
本発明の一態様によれば、極めて高精細な表示装置を提供できる。または、高い色再現性が実現された表示装置を提供できる。または、高い精細度と、高い色再現性を兼ね備えた表示装置を提供できる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。
表示装置の構成例。 表示装置の構成例。 表示装置の作製方法例を説明する図。 表示装置の作製方法例を説明する図。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示装置の構成例。 表示モジュールの構成例。 表示装置のブロック図及び回路図。 表示装置の回路図及びタイミングチャート。 電子機器の構成例。 電子機器の構成例。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
なお、本明細書で説明する各図において、各構成要素の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
なお、以下では「上」、「下」などの向きを示す表現は、基本的には図面の向きと合わせて用いるものとする。しかしながら、説明を容易にするためなどの目的で、明細書中の「上」または「下」が意味する向きが、図面とは一致しない場合がある。一例としては、積層体等の積層順(または形成順)などを説明する場合に、図面において当該積層体が設けられる側の面(被形成面、支持面、接着面、平坦面など)が当該積層体よりも上側に位置していても、その向きを下、これとは反対の向きを上、などと表現する場合がある。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」や「絶縁層」という用語は、「導電膜」や「絶縁膜」という用語に相互に交換することが可能な場合がある。
なお、本明細書において、EL層とは発光素子の一対の電極間に設けられ、少なくとも発光性の物質を含む層(発光層とも呼ぶ)、または発光層を含む積層体を示すものとする。
本明細書等において、表示装置の一態様である表示パネルは表示面に画像等を表示(出力)する機能を有するものである。したがって表示パネルは出力装置の一態様である。
また、本明細書等では、表示パネルの基板に、例えばFPC(Flexible Printed Circuit)もしくはTCP(Tape Carrier Package)などのコネクターが取り付けられたもの、または基板にCOG(Chip On Glass)方式等によりICが実装されたものを、表示パネルモジュール、表示モジュール、または単に表示パネルなどと呼ぶ場合がある。
なお、本明細書等において、表示装置の一態様であるタッチパネルは表示面に画像等を表示する機能と、表示面に指やスタイラスなどの被検知体が触れる、押圧する、または近づくことなどを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
タッチパネルは、例えばタッチセンサ付き表示パネル(または表示装置)、タッチセンサ機能つき表示パネル(または表示装置)とも呼ぶことができる。タッチパネルは、表示パネルとタッチセンサパネルとを有する構成とすることもできる。または、表示パネルの内部または表面にタッチセンサとしての機能を有する構成とすることもできる。
また、本明細書等では、タッチパネルの基板に、コネクターやICが実装されたものを、タッチパネルモジュール、表示モジュール、または単にタッチパネルなどと呼ぶ場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様の表示装置、及び表示装置の作製方法について説明する。
本発明の一態様の表示装置は、異なる色の光を呈する発光ユニットを備える。発光ユニットは、少なくとも1つの発光素子を備える。発光素子は、下部電極と、上部電極と、これらの間に発光性の化合物を含む層(発光層、またはEL層ともいう)と、を備える。発光素子としては、有機EL素子、無機EL素子などの電界発光素子を用いることが好ましい。その他、発光ダイオード(LED)を用いてもよい。
また発光ユニットは、発光素子と重なる絶縁層と、当該絶縁層を介して可視光を反射する反射層(光学調整層ともいう)と、を有する。さらに、発光素子は、反射層側の下部電極に可視光を透過する導電膜を用い、上部電極に半透過性及び半反射性を有する導電膜を用いることが好ましい。発光ユニットは、いわゆるマイクロキャビティ構造(微小共振器構造)が実現され、特定の波長の光が強められる。
異なる色の光を呈する2つの発光ユニットに設けられる2つの発光素子は、同様の構成の白色発光を呈する発光素子であることが好ましい。このとき、2つの発光素子間で、発光層と、上部電極を共通とし、下部電極はそれぞれの素子で電気的に絶縁された構成とすることができる。さらに、2つの発光ユニットは、発光素子と、反射層との距離が異なる。これにより、それぞれ異なる波長の光が強められた光を発することができる。
本発明の一態様は、厚さの異なる反射層を形成し、これらを覆って絶縁層を成膜した後に、絶縁層の上面を平坦化処理することで、それぞれの反射層上における厚さが異なる絶縁層が得られる。その後、平坦化された絶縁層の上面に、それぞれの反射層と重なる発光素子を形成することにより、異なる光学距離(光路長)によって異なる色が強められた発光ユニットを作り分けることができる。
すなわち、本発明の一態様の表示装置は、被形成面上に厚さの異なる反射層が設けられ、当該反射層を覆って、上面が平坦化処理された絶縁層が設けられる構成を有する。さらに当該絶縁層上に、それぞれ反射層と重なる領域に発光素子が設けられる構成とすることができる。絶縁層の上面が平坦化処理されることで、反射層の被形成面(または反射層の下面)と、絶縁層の上面との距離は、反射層の厚さに寄らず一定の距離となる。したがって、反射層が厚いほど当該反射層上の絶縁層は薄くなり、同様に反射層が薄いほど当該絶縁層は厚くなる。したがって、発光素子と反射層との間に位置する絶縁層の厚さは、当該反射層の厚さを異ならせることで制御することが可能となる。本発明の一態様が有する反射層は、その厚さにより光学距離(光路長)を調整する機能を有するため、光学調整層とも呼ぶことができる。
2つの発光ユニット間で、発光層と反射層との距離が異なるため、それぞれの発光ユニットが発する光は、異なる波長の光が強められた光となる。そして、それぞれの発光ユニットの光学距離(光路長ともいう)の差は、反射層の厚さの差によって決定される。これにより、2つの発光ユニットの光学距離を、高精度に制御することが可能なため、色再現性が高いだけでなく、発光ユニット間の色ムラが低減され、表示品位の高い表示装置を歩留り良く作製することができる。
また、異なる色を呈する発光ユニット間において、それぞれの発光素子は平坦化された絶縁層の上面に設けられる。そのため、異なる色を呈する発光ユニット間であっても、同じ構成を有する発光素子が同一平面上に形成されるため、光が射出される面(発光面、具体的には、上部電極の上面)の高さを一致させることができる。これにより、発光面の高さが異なることに起因する表示品位の低下が生じないため、色再現性が高く、より品質の高い表示装置を提供することができる。
また、2つの発光ユニットのうち、一方は、反射層上に絶縁層を有さない構成としてもよい。例えば、絶縁層の上面と、反射層の上面とが概略一致するように、絶縁層の上面に対して平坦化処理を行なってもよい。このような方法により絶縁層の平坦化処理を行なうことで、反射層の上面が露出した時点で平坦化処理を終了させることができるため、より精度よく加工を行うことができる。このとき、平坦化処理を行なう前に、反射層上に絶縁層とは異なる材料を含み、可視光を透過する層を積層し、平坦化処理後に、当該層の上面と絶縁層の上面が概略一致する構成としてもよい。こうすることで、反射層の上面が平坦化処理に曝されないため、反射層の反射率などの光学特性の低下を防ぐことができる。
また、絶縁層の反射層と重なる位置に開口を設け、当該開口の内部に発光素子の下部電極を埋め込む構成としてもよい。このとき、絶縁層の上面と、下部電極の上面とが概略一致するように平坦化処理されることが好ましい。これにより、下部電極の端部に段差が生じないため、発光層や上部電極を平坦な面上に形成することができる。これにより、視野角特性や開口率などを向上させることができる。
本発明の一態様の表示装置は、異なる色の発光ユニットを極めて高精度に作り分けることができる。また、隣接する発光素子の被形成面が平坦であり、段差が生じないため、発光素子を極めて高密度に配置することが可能である。そのため、従来の表示装置よりも高い精細度の表示装置を実現することができる。例えば、一以上の発光素子(または発光ユニット)を有する画素が、2000ppi以上、好ましくは3000ppi以上、より好ましくは5000ppi以上、さらに好ましくは6000ppi以上であって、20000ppi以下、または30000ppi以下の精細度で配置される、極めて高精細な表示装置とすることが好ましい。
なお、ここでは説明を容易にするため、主に2つの発光ユニットを用いて説明したが、好ましくは3原色、または4以上の色を呈する発光ユニットを設けることが好ましい。具体的には、それぞれ赤色(R)、緑色(G)、青色(B)の光を呈する発光ユニットを有する構成とすることができる。または、これらに加えて、若しくは置き換えて、黄色(Y)、シアン(C)、マゼンタ(M)、白色(W)などの光を呈する発光ユニットを設ける構成としてもよい。
以下では、より具体的な構成例、及び作製方法例について、図面を参照して説明する。
[構成例1]
図1は、本発明の一態様の表示装置を説明する断面概略図である。表示装置は、それぞれ異なる色を呈する発光ユニット120R、発光ユニット120G、発光ユニット120Bを有する。
発光ユニット120R、発光ユニット120G、及び発光ユニット120Bはそれぞれ、発光素子110を有する。発光素子110は、透光性を有する絶縁層121上に設けられ、下部電極として機能する導電層111と、上部電極として機能する導電層113と、これらに挟持され、発光性の化合物を含むEL層112と、を有する。導電層111は可視光を透過する機能を有し、導電層113は、可視光に対して半透過性及び半反射性を有する。
発光素子110は、導電層111と導電層113の間に電位差を与えることでEL層112に流れる電流により発光する機能を有する電界発光素子を用いることができる。特にEL層に発光性の有機化合物を用いた有機EL素子を適用することが好ましい。また、発光素子110は、発光スペクトルが可視光領域に2つ以上のピークを有する白色光を発する素子であることが好ましい。
ここで、EL層112と導電層113は、各発光ユニットに設けられる発光素子110に亘って、共通に設けられている。導電層113は、例えば共通電位が与えられる電極として機能する。また、各発光素子110に設けられる導電層111には、発光素子110の発光の光量を制御する電位が独立に与えられる。導電層111は、例えば画素電極として機能する。
また、図1では、導電層111の端部を覆って、絶縁層115が設けられている。絶縁層115は、導電層111の端部の段差によってEL層112が薄膜化するなどにより、導電層111と導電層113とが電気的に短絡することを防ぐ機能を有する。またEL層112の被覆性を高めるために、図1に示すように、導電層111上に位置する絶縁層115の端部はテーパ形状を有することが好ましい。
発光ユニット120Rは、発光素子110に加えて、基板101上に設けられた反射層114R(光学調整層ともいう)と、発光素子110と反射層114Rとの間に位置する絶縁層121の一部と、を有する。同様に、発光ユニット120Gは、発光素子110と、反射層114Gと、絶縁層121の一部と、を有する。発光ユニット120Bは、発光素子110と、反射層114Bと、絶縁層121の一部と、を有する。
基板101は、その表面が反射層114R、反射層114G、及び反射層114B等の被形成面を成す。基板101は、少なくとも絶縁性の平坦面を有していればよい。また後述するように、基板101としてトランジスタや配線などを有する回路基板を用いることもできる。なお、パッシブマトリクス方式やセグメント方式が適用された表示装置とする場合には、基板101としてガラス基板などの絶縁性基板を用いることができる。
絶縁層121は、反射層114R、反射層114G、及び反射層114Bを覆って設けられる。絶縁層121は、その上面が平坦化処理され平坦面を成していることが好ましい。言い換えると、絶縁層121の上面の高さが場所によらず概略一定になるように加工されている。または、絶縁層121と、反射層114R等の被形成面(基板101の上面)との距離が、場所に寄らず概略一定になるように加工されている。
ここで、3つの反射層のうち、反射層114Rが最も薄く、反射層114Bが最も厚い。そのため、これら3つの反射層上に位置する絶縁層121は、反射層114Rと重なる部分が最も厚く、反射層114Bと重なる部分が最も薄い。ここで図1に示すように、各発光ユニットにおける反射層の上面と導電層113の下面(すなわち導電層113とEL層112との界面)との距離を、それぞれ距離D、距離D、距離Dとしたとき、距離Dが最も大きく、距離Dが最も小さい。距離D、距離D、距離Dの差は、それぞれの発光ユニットにおける光学距離(光路長)の差に対応する。
3つの発光ユニットのうち、発光ユニット120Rは最も光路長が長いため、最も長波長の光が強められた光Rを射出する。一方、発光ユニット120Bは、最も光路長が短いため、最も短波長の光が強められた光Bを射出する。発光ユニット120Gは、その中間の波長の光が強められた光Gを射出する。例えば光Rは赤色の光が強められた光であり、光Gは緑色の光が強められた光であり、光Bは青色の光が強められた光とすることができる。
このような構成とすることで、異なる色の発光ユニット毎に、発光素子110を作り分ける必要がなく、同じ構成の素子を用いて、色再現性の高いカラー表示を行うことができる。また、発光素子110が有するEL層112を作り分ける必要がないため、発光素子110を極めて高密度に配置することが可能となる。例えば精細度が5000ppiを超える表示装置を実現することができる。
[構成例2]
以下では、回路素子を有する基板を備える表示装置の構成例について説明する。
〔構成例2-1〕
図2(A)は、表示装置100の断面概略図である。表示装置100は、半導体回路を備える基板101上に、上記構成例1で例示した発光ユニット120R、発光ユニット120G、発光ユニット120Bを備える。
基板101は、各発光ユニットを駆動するための回路(画素回路ともいう)や、当該画素回路を駆動するための駆動回路として機能する半導体回路が設けられた基板である。基板101のより具体的な構成例については後述する。
基板101と絶縁層121との間には、絶縁層122を有する。絶縁層122の上面は、反射層114R、反射層114G、及び反射層114Bの被形成面を成す。絶縁層122の上面は平坦であることが好ましい。
また、基板101と、発光素子110の導電層111とは、プラグ131a、導電層132、及びプラグ131bを介して電気的に接続されている。プラグ131aは、絶縁層122に設けられた開口内に埋め込まれるように形成されている。導電層132は、絶縁層122上に設けられている。また、プラグ131bは、絶縁層121に設けられた、導電層132に達する開口内に埋め込まれるように形成されている。また、導電層111は、プラグ131bの上面に接して設けられている。
図2(A)では、導電層132として、反射層114Bと同一の膜を加工して形成した場合の例を示している。なお、これに限られず、導電層132は、反射層114R、または反射層114Gと同一の膜を加工して形成してもよい。また、反射層114R、反射層114G、及び反射層114Bのうち、いずれか2つ以上と同一の膜を積層して形成してもよい。
また、図2(A)では、反射層114R、反射層114G、及び反射層114Bが、基板101や、導電層111と電気的に接続されていない例を示している。例えば、反射層114R、反射層114G、及び反射層114Bは、電気的にフローティングな状態である。なお、反射層114R、反射層114G、及び反射層114Bを導電層132と電気的に接続することで、導電層111と同電位になるようにしてもよい。または、反射層114R、反射層114G、及び反射層114Bと、基板101とを電気的に接続するプラグを絶縁層122に設け、定電位を与える構成としてもよい。
〔構成例2-2〕
図2(B)は、表示装置100Aの断面概略図である。表示装置100Aは、主に反射層114G、反射層114Bの構成が異なる点で、上記表示装置100と相違している。
反射層114Bは、発光素子110側から導電層141、導電層142、及び導電層143が順に積層された積層構造を有する。反射層114Gは、発光素子110側から導電層141及び導電層142が積層された積層構造を有する。反射層114Rは、導電層141により構成されている。
導電層141、導電層142、及び導電層143のうち、導電層141には可視光に対する反射率の高い材料を用いることが好ましい。導電層142及び導電層143には、導電層141よりも反射率の低い材料を用いてもよいが、同じ材料を用いると、加工装置を共通にすることができるため好ましい。
また、図2(B)では、導電層132が、反射層114Bと同じ積層構造を有する例を示している。
なお、導電層142及び導電層143は必ずしも導電性を有する必要はなく、これらに替えて絶縁膜や半導体膜により形成された層を用いてもよい。その場合には、導電層132には導電性を有する層(例えば導電層141)のみを用いることができる。または、導電層132を用いずに、プラグ131aとプラグ131bとが接する構成、もしくは、導電層111と基板101とを1つのプラグで接続する構成としてもよい。
〔構成要素について〕
{発光素子・発光ユニット}
発光素子110に用いることのできる発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、LED、有機EL素子、無機EL素子等を用いることができる。特に、有機EL素子を用いることが好ましい。
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
本発明の一態様では、特に被形成面側とは反対側に光を射出する、トップエミッション型またはデュアルエミッション型の発光素子を好適に用いることができる。
EL層112は少なくとも発光層を有する。EL層112は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質(電子輸送性および正孔輸送性が高い物質)等を含む層をさらに有していてもよい。
EL層112には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。EL層112を構成する層は、それぞれ、蒸着法(真空蒸着法を含む)、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
陰極と陽極の間に、発光素子110の閾値電圧より高い電圧を印加すると、EL層112に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はEL層112において再結合し、EL層112に含まれる発光物質が発光する。
発光素子110として、白色発光の発光素子を適用する場合には、EL層112に2種類以上の発光物質を含む構成とすることが好ましい。例えば2以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれR(赤)、G(緑)、B(青)、Y(黄)、O(橙)等の発光を示す発光物質、またはR、G、Bのうち2以上の色のスペクトル成分を含む発光を示す発光物質のうち、2以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長(例えば350nm乃至750nm)の範囲内に2以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
EL層112は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、EL層112における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料(例えばホスト材料、アシスト材料)を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。
また、発光素子110は、EL層を1つ有するシングル素子であってもよいし、複数のEL層が電荷発生層を介して積層されたタンデム素子であってもよい。
導電層111等に用いることのできる、可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、またはこれら金属材料の窒化物(例えば、窒化チタン)等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。
各反射層に用いることのできる、可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金(アルミニウム合金)を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。
導電層113に用いることのできる、半透過性及び半反射性を有する導電膜としては、上記可視光を反射する導電膜を、可視光が透過する程度に薄く形成した膜を用いることができる。また、当該導電膜と上記可視光を透過する導電膜との積層構造とすることで、導電性や機械的な強度を高めることができる。また、可視光を反射する導電膜上に導電性金属酸化物膜を積層することで、可視光を反射する導電膜の酸化や腐食を抑制できるため、好ましい。
半透過性及び半反射性を有する導電膜は、可視光に対する反射率(例えば400nm乃至700nmの範囲内の所定の波長の光に対する反射率)が、20%以上80%以下、好ましくは40%以上70%以下とすることが好ましい。また、反射性を有する導電膜の可視光に対する反射率は、40%以上100%以下、好ましくは70%以上100%以下とすることが好ましい。また、透光性を有する導電膜の可視光に対する反射率は、0%以上40%以下、好ましくは0%以上30%以下とすることが好ましい。
発光素子及び発光ユニットを構成する電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形成することができる。
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物(オリゴマー、デンドリマー、ポリマー等)を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、12族と16族、13族と15族、または14族と16族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。
各発光ユニットが有する反射層は、少なくとも最も発光素子110側に位置する部分に、上記可視光を反射する導電膜を用いることが好ましい。
各発光ユニットは、その可視光を反射する反射層の表面と、可視光に対して半透過性及び半反射性を有する導電層との間の光学距離は、その強度を強めたい光の波長λに対して、mλ/2(mは自然数)、またはその近傍となるように調整されていることが好ましい。
なお、上述した光学距離は、厳密には反射層の反射面と半透過性及び半反射性を有する導電層の反射面との間の物理的な距離と、これらの間に設けられる層の屈折率との積が関係するため、厳密に調整することは困難である。そのため、反射層の表面、及び半透過性及び半反射性を有する導電層の表面を、それぞれ反射面と仮定して、光学距離を調整することが好ましい。
各発光ユニットにおいて、反射層と導電層111との間に位置する絶縁層121としては、可視光に対する透光性の高い材料を用いることが好ましい。例えば酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜等の無機絶縁膜を、単層で、または積層して用いることができる。また、絶縁層121として屈折率の高い(例えば1.4以上、好ましくは1.5以上の)材料を用いることで、物理的な厚さを薄くすることができ、生産性を高めることができる。
[作製方法例]
本発明の一態様の表示装置の作製方法の一例について、図面を参照して説明する。以下では、上記構成例2で例示した、表示装置100Aを例に挙げて、説明する。
なお、表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD:Chemical Vapor Deposition)法、真空蒸着法、パルスレーザー堆積(PLD:Pulsed Laser Deposition)法、原子層堆積(ALD:Atomic Layer Deposition)法等を用いて形成することができる。CVD法としては、プラズマ化学気相堆積(PECVD:Plasma Enhanced CVD)法や、熱CVD法などがある。また、熱CVD法のひとつに、有機金属化学気相堆積(MOCVD:Metal Organic CVD)法がある。
また、表示装置を構成する薄膜(絶縁膜、半導体膜、導電膜等)は、スピンコート、ディップ、スプレー塗布、インクジェット、ディスペンス、スクリーン印刷、オフセット印刷、ドクターナイフ法、スリットコート、ロールコート、カーテンコート、ナイフコート等の方法により形成することができる。
また、表示装置を構成する薄膜を加工する際には、フォトリソグラフィ法等を用いることができる。それ以外に、ナノインプリント法、サンドブラスト法、リフトオフ法などにより薄膜を加工してもよい。また、メタルマスクなどの遮蔽マスクを用いた成膜方法により、島状の薄膜を直接形成してもよい。
フォトリソグラフィ法としては、代表的には以下の2つの方法がある。一つは、加工したい薄膜上にレジストマスクを形成して、エッチング等により当該薄膜を加工し、レジストマスクを除去する方法である。もう一つは、感光性を有する薄膜を成膜した後に、露光、現像を行って、当該薄膜を所望の形状に加工する方法である。
フォトリソグラフィ法において、露光に用いる光は、例えばi線(波長365nm)、g線(波長436nm)、h線(波長405nm)、またはこれらを混合させた光を用いることができる。そのほか、紫外線やKrFレーザ光、またはArFレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外(EUV:Extreme Ultra-violet)光やX線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、X線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
薄膜のエッチングには、ドライエッチング法、ウェットエッチング法、サンドブラスト法などを用いることができる。
〔基板101の準備〕
基板101としては、少なくとも後の熱処理に耐えうる程度の耐熱性を有する基板を用いることができる。基板101として、絶縁性基板を用いる場合には、ガラス基板、石英基板、サファイア基板、セラミック基板などを用いることができる。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板などの半導体基板を用いることができる。
特に、基板101として、上記半導体基板または絶縁性基板上に、トランジスタなどの半導体素子を含む半導体回路が形成された基板を用いることが好ましい。当該半導体回路は、例えば画素回路、ゲート線駆動回路(ゲートドライバ)、ソース線駆動回路(ソースドライバ)などを構成していることが好ましい。また、上記に加えて演算回路、記憶回路などが構成されていてもよい。
本実施の形態では、少なくとも画素回路が構成された基板を、基板101として用いる。
〔絶縁層122、プラグ131aの形成〕
基板101上に絶縁層122となる絶縁膜を成膜する。続いて、絶縁層122の、プラグ131aを形成する位置に基板101に達する開口を形成する。当該開口は、基板101に設けられた電極や配線に達する開口であることが好ましい。続いて、当該開口を埋めるように導電膜を成膜した後に、絶縁層122の上面が露出するように平坦化処理を行なう。これにより、絶縁層122に埋め込まれたプラグ131aを形成することができる(図3(A))。
平坦化処理としては、代表的には化学的機械研磨(Chemical Mechanical Polishing:CMP)法等の研磨処理法を好適に用いることができる。その他、ドライエッチング処理、プラズマ処理を用いてもよい。なお、研磨処理、ドライエッチング処理、プラズマ処理は複数回行ってもよく、それらを組み合わせて行ってもよい。また、組み合わせて行う場合、工程順も特に限定されず、被処理面の凹凸状態に合わせて適宜設定すればよい。
〔反射層114R、反射層114G、反射層114B、導電層132の形成〕
まず、絶縁層122上に、導電層143となる導電膜143fを成膜する。続いて、導電膜143f上に、レジストマスク151を形成する(図3(B))。レジストマスク151は、後に反射層114Bとなる部分に形成する。また、レジストマスク151は、プラグ131aの上面を覆う部分にも形成する。その後、レジストマスク151に覆われない導電膜143fをエッチングにより除去することで導電層143を形成することができる。その後、レジストマスク151を除去する。
続いて、絶縁層122及び導電層143を覆って、後に導電層142となる導電膜142fを成膜し、当該導電膜142f上にレジストマスク152を形成する(図3(C))。レジストマスク152は、導電膜142fの導電層143(導電層132となる部分を含む)と重なる部分、及び後に反射層114Gとなる部分を覆って設ける。その後、上記と同様に導電膜142fをエッチングすることで、導電層142を形成することができる。
続いて、絶縁層122及び導電層142を覆って、後に導電層141となる導電膜141fを成膜し、当該導電膜141f上にレジストマスク153を形成する(図3(D))。レジストマスク153は、導電膜141fの導電層142と重なる部分、及び後に反射層114Rとなる部分を覆って設ける。その後、上記と同様に導電膜141fをエッチングすることで、導電層141を形成することができる。
以上により、反射層114R、反射層114G、反射層114B、及び導電層132を形成することができる(図3(E))。
なお、導電膜143fや導電膜142fに換えて、絶縁膜を用いる場合には、これらが導電層132となる部分に形成されないように、レジストマスク151またはレジストマスク152を導電層132となる部分に設けない構成とすればよい。
なお、図3(C)では、レジストマスク152の端部と、導電層143の端部とが一致するようにレジストマスク152を形成するように示しているが、これらは厳密に一致する必要はない。また、レジストマスク152を、導電層143の端部を覆うように形成してもよい。その場合、形成される導電層142は、導電層143の端部を覆う形状となる。なお、レジストマスク153と導電層142との位置関係についても同様である。
〔絶縁層121、プラグ131bの形成〕
反射層114R、反射層114G、反射層114B、導電層132を覆って、絶縁層122上に後に絶縁層121となる絶縁膜121fを成膜する(図4(A))。
続いて、絶縁膜121fに、導電層132に達する開口を形成し、当該開口を埋めるように、後にプラグ131bとなる導電膜131bfを成膜する(図4(B))。
その後、絶縁膜121fの上面が露出し、且つ反射層114B上の絶縁膜121fが所望の厚さになるまで平坦化処理を行なうことで、上面が平坦化された絶縁層121と、当該絶縁層121に埋め込まれたプラグ131bを形成することができる(図4(C))。
絶縁膜121fは、少なくとも反射層114Bと重なる部分の厚さが、平坦化処理後に形成される絶縁層121以上の厚さとする。このとき、絶縁膜121fの上面の凹凸形状の影響により、平坦化処理後に導電膜131bfの一部が絶縁膜121fの上面に残ってしまう場合がある。そのため、あらかじめ絶縁膜121fを十分に厚く成膜し、平坦化処理時に、絶縁膜121fの上面が露出した時点から、さらに追加で平坦化処理を行なうことにより、導電膜131bfの残膜を好適に除去することができる。
平坦化処理は、絶縁層121の反射層114Bと重なる部分が所望の厚さになるように、精度よく加工することが好ましい。例えば、CMP法を用いる場合、まず絶縁膜121fの上面の一部が露出するまで一定の加工速度で研磨する。その後、これよりも加工速度の遅い条件で絶縁膜121fが所望の厚さになるまで研磨を行うことで、高精度に加工することが可能となる。
研磨の終了点を検出する方法としては、被処理面の表面に光を照射し、その反射光の変化を検出する光学的な方法、または加工装置が被処理面から受ける研磨抵抗の変化を検出する物理的な方法、被処理面に磁力線を当て、発生する渦電流による磁力線の変化を用いる方法などがある。
絶縁膜121fの上面が露出した後、レーザ干渉計などを用いた光学的な方法により絶縁膜121fの厚さを監視しながら、遅い加工速度の条件で研磨処理を行なうことで、絶縁層121の厚さを高精度に制御することができる。なお、必要に応じて、絶縁層121が所望の厚さになるまで研磨処理を複数回行ってもよい。
〔導電層111の形成〕
絶縁層121、及びプラグ131b上に導電膜を成膜し、不要な部分をエッチングにより除去することにより、プラグ131bと電気的に接続する導電層111を形成する。
〔絶縁層115の形成〕
続いて、導電層111及び絶縁層121を覆って絶縁膜を成膜し、不要な部分をエッチングにより除去することにより、導電層111の端部を覆う絶縁層115を形成する(図4(D))。絶縁層115は、導電層111と重なる領域において、反射層114R、反射層114G、または反射層114Bと重なる開口を有するように加工する。
また、絶縁層115の導電層111上の端部は、テーパ形状となるように加工されていることが好ましい。絶縁層115の端部のテーパ角(被形成面と端面との成す角)としては、0度より大きく60度以下、好ましくは5度以上45度以下、より好ましくは5度以上30度以下とすることが好ましい。
絶縁層115は、有機絶縁膜または無機絶縁膜により形成することができる。特に超高精細(例えば2000ppi以上)の表示装置とする場合には、無機絶縁膜を用いることが好ましい。
〔EL層112、導電層113の形成〕
続いて、導電層111及び絶縁層115上に、EL層112と導電層113を順に成膜することで、発光素子110を形成する(図4(E))。
EL層112は、少なくとも発光性の化合物を含む層を有する。このほかに、電子注入層、電子輸送層、電荷発生層、正孔輸送層、正孔注入層が積層された構成としてもよい。EL層112は、例えば蒸着法、またはインクジェット法等の液相法により形成することができる。
導電層113は、可視光に対して半透過性及び半反射性を有するように形成する。例えば、可視光を透過する程度に薄い金属膜、または合金膜を用いることができる。またはこのような膜に透光性を有する導電膜(例えば金属酸化物膜)を積層してもよい。
以上により、光学距離がそれぞれ異なる発光ユニット120R、発光ユニット120G、及び発光ユニット120Bを形成することができる。
上記作製方法例によれば、各反射層の厚さによって、各発光ユニット間の光学距離の差を精密に制御することができるため、各々の発光ユニットにおける色度のずれなどが生じにくく、色再現性に優れ、極めて表示品位の高い表示装置を簡便に作製することができる。
また、発光素子110や、各反射層は、上面が平坦化された絶縁層上に形成できる。さらに、発光素子110の下部電極(導電層111)が、プラグを介して基板101の画素回路等と電気的に接続される構成とすることができるため、極めて微細な画素を構成することが可能であり、極めて高精細な表示装置を実現することができる。また、発光素子110を画素回路や駆動回路と重ねて配置することができるため、開口率(有効発光面積率)の高い表示装置を実現できる。
[構成例3]
以下では、上記構成例1及び構成例2とは一部の構成の異なる表示装置の構成例について説明する。
〔構成例3-1〕
図5(A)に、表示装置100Bの断面概略図を示す。
表示装置100Bが有する発光ユニット120Rは、反射層114Rと、発光素子110Rを有する。発光素子110Rは、導電層111R、EL層112、及び導電層113を有する。
反射層114Rは、プラグ131aを介して基板101と電気的に接続されている。また、反射層114R上の絶縁層121には、反射層114Rに達する開口が設けられ、当該開口の内部に、導電層111Rが埋め込まれている。また、絶縁層121の上面と、導電層111Rの上面は、これらの境界部に大きな段差が生じないように、それぞれ平坦化されている。EL層112は、平坦化された導電層111Rの上面、及び絶縁層121の上面に接して設けられ、EL層112上に、導電層113が設けられている。このように、EL層112の被形成面が平坦化されているため、上記構成例で例示した絶縁層115を設けない構成とすることができ、開口率を高めることができる。
ここで、表示装置100Bは、反射層114Rと、導電層111Rとは、電気的に接続されているため、上記表示装置100Aが有する導電層132やプラグ131bを設けない構成とすることができる。さらに、プラグ131aの上面は平坦化されているため、プラグ131aと重なる領域も、発光ユニット120Rの発光領域として用いることができ、開口率を高めることができる。
発光ユニット120Gは、発光素子110Gと、反射層114Gとを有する。発光素子110Gは、導電層111G、EL層112、及び導電層113を有する。発光ユニット120Gは、反射層114Gの構成と、導電層111Gの厚さ以外は発光ユニット120Rと同様である。反射層114Gは、導電層141と導電層142とが積層されている。導電層111Gの上面は、導電層111Rと同様に平坦化されているため、導電層111Gは、導電層111Rよりも導電層142の厚さ分、薄く形成されている。
発光ユニット120Bは、発光素子110Bと、反射層114Bとを有する。発光素子110Bは、導電層111B、EL層112、及び導電層113を有する。発光ユニット120Bは、反射層114Bの構成と、導電層111Bの厚さ以外は、発光ユニット120R、発光ユニット120Gと同様である。反射層114Bは、導電層141、導電層142、及び導電層143が積層されている。導電層111Bの上面は、導電層111R等と同様に平坦化されているため、導電層111Bは、導電層111Gよりも導電層143の厚さ分、薄く形成されている。
〔構成例3-2〕
図5(B)に、表示装置100Cの断面概略図を示す。
表示装置100Cが有する発光ユニット120Rは、発光素子110、反射層116R、及び絶縁層146Rを有する。反射層116Rは、導電層141と、導電層144と、を有する。
反射層116Rの導電層141は、絶縁層122上に設けられ、プラグ131aと電気的に接続されている。絶縁層121は、導電層141に達する開口が設けられている。導電層144は、絶縁層121の開口内に設けられ、導電層144の上面、及び当該開口の側壁に沿って設けられている。また、絶縁層146Rは、絶縁層121の開口内であって、導電層144に囲まれる領域に埋め込まれるように設けられている。絶縁層121、絶縁層146R、及び導電層144は、それぞれ上面が平坦化されている。
発光ユニット120Rが有する発光素子110の導電層111は、絶縁層121、絶縁層146R、及び導電層144の上面に接して設けられている。すなわち、導電層144と導電層111とは、絶縁層121の開口の外縁部において、電気的に接続されている。このような構成とすることで、基板101と導電層111とが、プラグ131a、導電層141、及び導電層144を介して電気的に接続することができる。これにより、発光ユニット120Rは、プラグ131aと重なる部分も発光領域として用いることができるため、開口率を高めることができる。
発光ユニット120Gは、絶縁層146R、及び反射層116Rに換えて、絶縁層146G、反射層116Gを有する点で、発光ユニット120Rと相違している。反射層116Gは、導電層141、導電層142、及び導電層144を有する。絶縁層146Gは、その厚さが絶縁層146Rよりも導電層142の厚さ分薄くなるように、加工されている。
発光ユニット120Bは、絶縁層146R、及び反射層116Rに換えて、絶縁層146B、反射層116Gを有する点で、発光ユニット120Rと相違している。反射層116Gは、導電層141、導電層142、導電層143、及び導電層144を有する。絶縁層146Bは、その厚さが絶縁層146Rよりも導電層142及び導電層143の厚さ分薄くなるように、加工されている。
[構成例4]
以下では、上記各構成例とは一部が異なる表示装置の構成例について説明する。
〔構成例4-1〕
図6(A)は、表示装置100Dの断面概略図である。表示装置100Dは、主に発光ユニット120Bの構成が異なる点で、表示装置100Aと相違している。
発光ユニット120Bは、導電層141の上面と、絶縁層121の上面、概略同一平面上に位置している。また、導電層111と導電層141との間には絶縁層121が位置しておらず、これらが接して設けられており、導電層111と導電層141とが電気的に接続されている。
発光ユニット120Bに設けられるプラグ131aは、導電層143と接して設けられている。基板101と導電層111とは、プラグ131a、導電層143、導電層142、導電層141を介して電気的に接続されている。これにより、発光ユニット120Bに導電層132を設ける必要がなく、プラグ131aと重なる部分を発光領域として用いることができるため、開口率を高めることができる。特に、発光ユニット120Bが青色を呈する発光ユニットである場合には、視感度の低い青色の光を発する発光面積を、他の色の光を発する発光面積よりも大きくできるため、より表示品位を高められるだけでなく、消費電力を低減することができる。
また、このような構成とすることで、絶縁層121の上面の平坦化処理において、導電層141が露出したことを検出した時点を、平坦化処理の終了点とすることができる。そのため、発光ユニット120Rや発光ユニット120Gの、絶縁層121の厚さを精度よく制御することが可能となる。これにより、光学距離がずれることによる色度のずれが生じにくく、生産歩留まりを高めることができる。
導電層111は、各発光ユニット間で同じ厚さとすることができる。表示装置100Dでは、発光ユニット120Bの導電層111と反射層114Bの間に絶縁層121が設けられない構成であるため、例えば構成例2で例示した表示装置100Aの場合に比べて、導電層111を厚く形成することが好ましい。導電層111の厚さは、発光ユニット120Bの光学距離に応じて設定することができる。
〔構成例4-2〕
図6(B)は、表示装置100Eの断面概略図である。
発光ユニット120Rは、発光素子110R、導電層145、及び反射層114Rを有する。発光素子110Rは、導電層111R、EL層112、及び導電層113を有する。
反射層114Rを構成する導電層141は、プラグ131aと接するように絶縁層122上に設けられている。導電層145は、透光性を有し、導電層141上に設けられている。絶縁層121は、導電層145に達する開口を有する。導電層111Rは、導電層145に接するように、絶縁層121の当該開口の内部に埋め込まれるように設けられている。導電層111Rの上面と、絶縁層121の上面は、これらの境界に段差が生じないように平坦化されている。基板101と導電層111Rとは、プラグ131a、導電層141、及び導電層145と電気的に接続されている。発光ユニット120Rは、プラグ131aと重なる領域も発光領域として用いることができる。
発光ユニット120Gは、発光素子110G、導電層145、及び反射層114Gを有する。発光素子110Gは、導電層111G、EL層112、及び導電層113を有する。発光ユニット120Gは、反射層114Gが導電層141と導電層142を有する点以外は、発光ユニット120Rと同様の構成を有する。導電層111Gは、導電層142の厚さ分、導電層111Rよりも薄く形成されている。
発光ユニット120Bは、発光素子110B、導電層145、及び反射層114Bを有する。発光素子110Bは、上記発光素子110R及び発光素子110Gとは、導電層111Rまたは導電層111Gに相当する導電層を有してない点で相違している。すなわち、発光素子110Bは、下部電極として機能する導電層145と、EL層112と、導電層113により構成されている。また、発光ユニット120Bにおいて、導電層145の上面は、絶縁層121の上面と概略同一面上に位置するように設けられている。
このような構成とすることで、絶縁層121の上面の平坦化処理において、導電層145が露出したことを検出した時点を、平坦化処理の終了点とすることができる。そのため、絶縁層121の平坦化処理時に、発光ユニット120Rが有する導電層111Rの厚さ、及び発光ユニット120Bが有する導電層111Gの厚さを、精度よく制御することができる。
また、各発光ユニットにおいて、透光性を有する導電層145が、反射面を構成する導電層141の上面を覆う構成とすることで、絶縁層121の開口の形成時、及び平坦化処理時に、導電層141の上面がエッチングまたは平坦化処理に曝されることを防ぐことができる。これにより、導電層141の上面の変質や腐食などにより反射率が低下し、各発光ユニットの発光効率が低下してしまうことを防ぐことができる。導電層145としては、例えば導電性金属酸化物膜などを用いることができる。
[構成例5]
以下では、トランジスタを有する表示装置のより具体的な例について説明する。
〔構成例5-1〕
図7は、表示装置200Aの断面概略図である。
表示装置200Aは、発光ユニット120R、発光ユニット120G、発光ユニット120B、容量素子240、トランジスタ210等を有する。
トランジスタ210は、基板201にチャネル領域が形成されるトランジスタである。基板201としては、例えば単結晶シリコン基板などの半導体基板を用いることができる。トランジスタ210は、基板201の一部、導電層211、低抵抗領域212、絶縁層213、絶縁層214等を有する。導電層211は、ゲート電極として機能する。絶縁層213は、基板201と導電層211の間に位置し、ゲート絶縁層として機能する。低抵抗領域212は、基板201に不純物がドープされた領域であり、ソースまたはドレインの一方として機能する。絶縁層214は、導電層211の側面を覆って設けられ、サイドウォール絶縁層として機能する。
また、基板201に埋め込まれるように、隣接する2つのトランジスタ210の間に素子分離層215が設けられている。
また、トランジスタ210を覆って絶縁層261が設けられ、絶縁層261上に容量素子240が設けられている。
容量素子240は、導電層241と、導電層242と、これらの間に位置する絶縁層243を有する。導電層241は容量素子240の一方の電極として機能し、導電層242は容量素子240の他方の電極として機能し、絶縁層243は容量素子240の誘電体として機能する。
導電層241は絶縁層261上に設けられ、絶縁層261に埋め込まれたプラグ271によってトランジスタ210のソースまたはドレインの一方と電気的に接続されている。絶縁層243は導電層241を覆って設けられる。導電層242は、絶縁層243を介して導電層241と重なる領域に設けられている。
容量素子240を覆って、絶縁層122が設けられ、絶縁層122上に発光ユニット120R、発光ユニット120G、発光ユニット120B、導電層132等が設けられている。ここでは、発光ユニット120R、発光ユニット120G、発光ユニット120B、導電層132の構成として、構成例2-2及び図2(B)で例示した構成を用いた例を示しているが、これに限られず、上記で例示した様々な構成を適用することができる。
表示装置200Aは、発光素子110の導電層113を覆って、絶縁層161、絶縁層162、及び絶縁層163が設けられている。これら3つの絶縁層は、発光素子110に水などの不純物が拡散することを防ぐ保護層として機能する。絶縁層161及び絶縁層163には酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜などの、透湿性の低い無機絶縁膜を用いることが好ましい。また、絶縁層162には、透光性の高い有機絶縁膜を用いることができる。絶縁層162に有機絶縁膜を用いることで、絶縁層162よりも下側の凹凸形状の影響を緩和し、絶縁層163の被形成面を滑らかな面とすることができる。これにより、絶縁層163にピンホールなどの欠陥が生じにくいため、保護層の透湿性をより高めることができる。なお、発光素子110を覆う保護層の構成はこれに限られず、単層、または2層構造としてもよいし、4層以上の積層構造としてもよい。
絶縁層163上には、発光ユニット120Rと重なる着色層165R、発光ユニット120Gと重なる着色層165G、及び発光ユニット120Bと重なる着色層165Bが設けられている。例えば着色層165Rは赤色の光を透過し、着色層165Gは緑色の光を透過し、着色層165Bは青色の光を透過する。これにより、各発光ユニットからの光の色純度を高めることができ、より表示品位の高い表示装置を実現できる。また、絶縁層163上に各着色層を形成することで、後述する基板202側に着色層を形成する場合に比べて、各発光ユニットと各着色層との位置合わせが容易であり、極めて高精細な表示装置を実現できる。
表示装置200Aは、視認側に基板202を有する。基板202と基板201とは、接着層164により貼り合されている。基板202としては、ガラス基板、石英基板、サファイア基板、プラスチック基板などの、透光性を有する基板を用いることができる。
このような構成とすることで、極めて高精細で、表示品位の高い表示装置を実現できる。
〔構成例5-1の変形例〕
図8に示す表示装置200Bは、容量素子の構成が異なる点で、上記表示装置200Aと主に相違している。
図8に示す表示装置200Bは、反射層114R、反射層114G、及び反射層114Bが、それぞれ容量素子240Aの一方の電極を兼ねる構成を有する。
反射層114R、反射層114G、及び反射層114Bは、それぞれ絶縁層243上に設けられている。また反射層114R、反射層114G、及び反射層114Bは、それぞれプラグ271、導電層251a、及びプラグ131aを介してトランジスタ210のソースまたはドレインの一方と電気的に接続されている。一方、導電層241は、プラグ131cを介して、導電層251bと電気的に接続されている。
このような構成とすることで、表示装置200Aに比べて作製工程を簡略化することができ、生産コストを低減することができる。
〔構成例5-2〕
図9は、表示装置200Cの断面概略図である。表示装置200Cは、トランジスタの構成が異なる点で、上記表示装置200Aと主に相違している。
トランジスタ220は、チャネルが形成される半導体層に、金属酸化物(酸化物半導体ともいう)が適用されたトランジスタである。
トランジスタ220は、半導体層221、金属酸化物層222、絶縁層223、導電層224、導電層225、絶縁層226、導電層227等を有する。
トランジスタ220が設けられる基板201aとしては、上述した絶縁性基板または半導体基板を用いることができる。
基板201a上に、絶縁層232が設けられている。絶縁層232は、基板201aから水や水素などの不純物がトランジスタ220に拡散すること、及び半導体層221から絶縁層232側に酸素が脱離することを防ぐバリア層として機能する。絶縁層232としては、例えば酸化アルミニウム膜、酸化ハフニウム膜、窒化シリコン膜などの、酸化リコン膜よりも水素や酸素が拡散しにくい膜を用いることができる。
絶縁層232上に導電層227が設けられ、導電層227を覆って絶縁層226が設けられている。導電層227は、トランジスタ220の第1のゲート電極として機能し、絶縁層226の一部は、第1のゲート絶縁層として機能する。絶縁層226の少なくとも半導体層221と接する部分には、酸化シリコン膜等の酸化物絶縁膜を用いることが好ましい。絶縁層226の上面は、平坦化されていることが好ましい。
半導体層221は、絶縁層226上に設けられる。半導体層221は、半導体特性を有する金属酸化物(酸化物半導体ともいう)膜を有することが好ましい。半導体層221に好適に用いることのできる材料の詳細については後述する。
一対の導電層225は、半導体層221上に接して設けられ、ソース電極及びドレイン電極として機能する。金属酸化物層222は、一対の導電層225の間において、半導体層221の上面を覆って設けられる。金属酸化物層222は、半導体層221に用いることのできる金属酸化物を含むことが好ましい。金属酸化物層222上に、第2のゲート絶縁層として機能する絶縁層223と、第2のゲート電極として機能する導電層224が積層して設けられている。
また、トランジスタ220を覆って絶縁層228が設けられ、絶縁層228上に絶縁層261が設けられている。絶縁層228は、トランジスタ220に絶縁層261等から水や水素などの不純物が拡散すること、及び半導体層221から酸素が脱離することを防ぐバリア層として機能する。絶縁層228としては、上記絶縁層232と同様の絶縁膜を用いることができる。
導電層225と電気的に接続するプラグ271は、絶縁層261に埋め込まれるように設けられている。ここで、プラグ271は、絶縁層261の開口の側面、及び導電層225の上面の一部を覆う導電層271aと、導電層271aの上面に接する導電層271bとを有することが好ましい。このとき、導電層271aとして、水素及び酸素が拡散しにくい導電性材料を用いることが好ましい。
〔構成例5-3〕
図10は、表示装置200Dの断面概略図である。表示装置200Dは、基板201にチャネルが形成されるトランジスタ210と、チャネルが形成される半導体層に金属酸化物を含むトランジスタ220とが積層された構成を有する。
トランジスタ210を覆って絶縁層261が設けられ、絶縁層261上に導電層251が設けられている。また導電層251を覆って絶縁層262が設けられ、絶縁層262上に導電層252が設けられている。導電層251及び導電層252は、それぞれ配線として機能する。また、導電層252を覆って絶縁層263、絶縁層232が設けられ、絶縁層232上にトランジスタ220が設けられている。また、トランジスタ220を覆って絶縁層265が設けられ、絶縁層265上に容量素子240が設けられている。容量素子240とトランジスタ220とは、プラグ274により電気的に接続されている。
トランジスタ220は、画素回路を構成するトランジスタとして用いることができる。また、トランジスタ210は、画素回路を構成するトランジスタや、当該画素回路を駆動するための駆動回路(ゲート線駆動回路、ソース線駆動回路)を構成するトランジスタとして用いることができる。また、トランジスタ210及びトランジスタ220は、演算回路や記憶回路などの各種回路を構成するトランジスタとして用いることができる。
このような構成とすることで、発光ユニットの直下に画素回路だけでなく駆動回路等を形成することができるため、表示領域の周辺に駆動回路を設ける場合に比べて、表示装置を小型化することが可能となる。
〔構成例5-4〕
図11は、表示装置200Eの断面概略図である。表示装置200Eは、上記表示装置200Dに対して、酸化物半導体が適用されたトランジスタを2つ積層した点で、主に相違している。
表示装置200Eは、トランジスタ210とトランジスタ220との間に、トランジスタ230を有する。トランジスタ230は、第1のゲート電極を有していない点以外は、トランジスタ220と同様の構成を有する。なお、トランジスタ230は、トランジスタ220と同様に、第1のゲート電極を有していてもよい。
導電層252を覆って絶縁層263及び絶縁層231が設けられ、絶縁層231上にトランジスタ230が設けられている。トランジスタ230と導電層252とは、プラグ273、導電層253、及びプラグ272を介して電気的に接続されている。また、導電層253を覆って絶縁層264及び絶縁層232が設けられ、絶縁層232上にトランジスタ220が設けられている。
例えば、トランジスタ220は、発光素子110に流れる電流を制御するためのトランジスタとして機能する。また、トランジスタ230は、画素の選択状態を制御するための選択トランジスタとして機能する。また、トランジスタ210は、画素を駆動するための駆動回路を構成するトランジスタなどとして機能する。
このように、トランジスタが形成される層を3層以上積層することで、画素の占有面積をさらに縮小することができ、高精細な表示装置を実現することができる。
[構成要素について]
以下では、表示装置に適用可能なトランジスタ等の構成要素について説明する。
〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、単結晶半導体、または単結晶以外の結晶性を有する半導体(微結晶半導体、多結晶半導体、または一部に結晶領域を有する半導体)のいずれを用いてもよい。単結晶半導体または結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
以下では、特に金属酸化物膜をチャネルが形成される半導体層に用いるトランジスタについて説明する。
トランジスタに用いる半導体材料としては、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である金属酸化物を用いることができる。代表的には、インジウムを含む金属酸化物などであり、例えば、後述するCAC-OSなどを用いることができる。
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい金属酸化物を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。
半導体層は、例えばインジウム、亜鉛およびM(アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属)を含むIn-M-Zn系酸化物で表記される膜とすることができる。
半導体層を構成する金属酸化物がIn-M-Zn系酸化物の場合、In-M-Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=4:2:3、In:M:Zn=4:2:4.1、In:M:Zn=5:1:6、In:M:Zn=5:1:7、In:M:Zn=5:1:8等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
半導体層としては、キャリア密度の低い金属酸化物膜を用いる。例えば、半導体層は、キャリア密度が1×1017/cm以下、好ましくは1×1015/cm以下、さらに好ましくは1×1013/cm以下、より好ましくは1×1011/cm以下、さらに好ましくは1×1010/cm未満であり、1×10-9/cm以上のキャリア密度の金属酸化物を用いることができる。そのような金属酸化物を、高純度真性または実質的に高純度真性な金属酸化物と呼ぶ。当該金属酸化物は、不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する金属酸化物であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成の酸化物半導体を用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層を構成する金属酸化物において、第14族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、アルカリ金属およびアルカリ土類金属は、金属酸化物と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
また、半導体層を構成する金属酸化物に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc-OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a-like OS:amorphous-like oxide semiconductor)、及び非晶質酸化物半導体などがある。
また、本発明の一態様で開示されるトランジスタの半導体層には、CAC-OS(Cloud-Aligned Composite oxide semiconductor)を用いてもよい。
なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体またはCAC-OSを好適に用いることができる。また、非単結晶酸化物半導体としては、nc-OSまたはCAAC-OSを好適に用いることができる。
なお、本発明の一態様では、トランジスタの半導体層として、CAC-OSを用いると好ましい。CAC-OSを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。
なお、半導体層がCAAC-OSの領域、多結晶酸化物半導体の領域、nc-OSの領域、擬似非晶質酸化物半導体の領域、及び非晶質酸化物半導体の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
<CAC-OSの構成>
以下では、本発明の一態様で開示されるトランジスタに用いることができるCAC(Cloud-Aligned Composite)-OSの構成について説明する。
CAC-OSとは、例えば、金属酸化物を構成する元素が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、0.5nm以上10nm以下、好ましくは、1nm以上2nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
例えば、In-Ga-Zn酸化物におけるCAC-OS(CAC-OSの中でもIn-Ga-Zn酸化物を、特にCAC-IGZOと呼称してもよい。)とは、インジウム酸化物(以下、InOX1(X1は0よりも大きい実数)とする。)、またはインジウム亜鉛酸化物(以下、InX2ZnY2Z2(X2、Y2、およびZ2は0よりも大きい実数)とする。)と、ガリウム酸化物(以下、GaOX3(X3は0よりも大きい実数)とする。)、またはガリウム亜鉛酸化物(以下、GaX4ZnY4Z4(X4、Y4、およびZ4は0よりも大きい実数)とする。)などと、に材料が分離することでモザイク状となり、モザイク状のInOX1、またはInX2ZnY2Z2が、膜中に均一に分布した構成(以下、クラウド状ともいう。)である。
つまり、CAC-OSは、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第1の領域の元素Mに対するInの原子数比が、第2の領域の元素Mに対するInの原子数比よりも大きいことを、第1の領域は、第2の領域と比較して、Inの濃度が高いとする。
なお、IGZOは通称であり、In、Ga、Zn、およびOによる1つの化合物をいう場合がある。代表例として、InGaO(ZnO)m1(m1は自然数)、またはIn(1+x0)Ga(1-x0)(ZnO)m0(-1≦x0≦1、m0は任意数)で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはCAAC構造を有する。なお、CAAC構造とは、複数のIGZOのナノ結晶がc軸配向を有し、かつa-b面においては配向せずに連結した結晶構造である。
一方、CAC-OSは、金属酸化物の材料構成に関する。CAC-OSとは、In、Ga、Zn、およびOを含む材料構成において、一部にGaを主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、CAC-OSにおいて、結晶構造は副次的な要素である。
なお、CAC-OSは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Inを主成分とする膜と、Gaを主成分とする膜との2層からなる構造は、含まない。
なお、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とは、明確な境界が観察できない場合がある。
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、CAC-OSは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にInを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
CAC-OSは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、CAC-OSをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス(代表的にはアルゴン)、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を0%以上30%未満、好ましくは0%以上10%以下とすることが好ましい。
CAC-OSは、X線回折(XRD:X-ray diffraction)測定法のひとつであるOut-of-plane法によるθ/2θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、X線回折測定から、測定領域のa-b面方向、およびc軸方向の配向は見られないことが分かる。
またCAC-OSは、プローブ径が1nmの電子線(ナノビーム電子線ともいう。)を照射することで得られる電子線回折パターンにおいて、リング状の輝度の高い領域と、該リング状の領域内に複数の輝点が観測される。従って、電子線回折パターンから、CAC-OSの結晶構造が、平面方向、および断面方向において、配向性を有さないnc(nano-crystal)構造を有することがわかる。
また例えば、In-Ga-Zn酸化物におけるCAC-OSでは、エネルギー分散型X線分光法(EDX:Energy Dispersive X-ray spectroscopy)を用いて取得したEDXマッピングにより、GaOX3が主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
CAC-OSは、金属元素が均一に分布したIGZO化合物とは異なる構造であり、IGZO化合物と異なる性質を有する。つまり、CAC-OSは、GaOX3などが主成分である領域と、InX2ZnY2Z2、またはInOX1が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
ここで、InX2ZnY2Z2、またはInOX1が主成分である領域は、GaOX3などが主成分である領域と比較して、導電性が高い領域である。つまり、InX2ZnY2Z2、またはInOX1が主成分である領域を、キャリアが流れることにより、金属酸化物としての導電性が発現する。従って、InX2ZnY2Z2、またはInOX1が主成分である領域が、金属酸化物中にクラウド状に分布することで、高い電界効果移動度(μ)が実現できる。
一方、GaOX3などが主成分である領域は、InX2ZnY2Z2、またはInOX1が主成分である領域と比較して、絶縁性が高い領域である。つまり、GaOX3などが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
従って、CAC-OSを半導体素子に用いた場合、GaOX3などに起因する絶縁性と、InX2ZnY2Z2、またはInOX1に起因する導電性とが、相補的に作用することにより、高いオン電流(Ion)、および高い電界効果移動度(μ)を実現することができる。
また、CAC-OSを用いた半導体素子は、信頼性が高い。従って、CAC-OSは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
また、半導体層にCAC-OSを有するトランジスタは電界効果移動度が高く、且つ駆動能力が高いので、該トランジスタを、駆動回路、代表的にはゲート信号を生成する走査線駆動回路に用いることで、額縁幅の狭い(狭額縁ともいう)表示装置を提供することができる。また、該トランジスタを、表示装置が有する信号線駆動回路(とくに、信号線駆動回路が有するシフトレジスタの出力端子に接続されるデマルチプレクサ)に用いることで、表示装置に接続される配線数が少ない表示装置を提供することができる。
また、半導体層にCAC-OSを有するトランジスタは低温ポリシリコンを用いたトランジスタのように、レーザ結晶化工程が不要である。これのため、大面積基板を用いた表示装置であっても、製造コストを低減することが可能である。さらに、ウルトラハイビジョン(「4K解像度」、「4K2K」、「4K」)、スーパーハイビジョン(「8K解像度」、「8K4K」、「8K」)のよう高解像度であり、且つ大型の表示装置において、半導体層にCAC-OSを有するトランジスタを駆動回路及び表示部に用いることで、短時間での書き込みが可能であり、表示不良を低減することが可能であり好ましい。
または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。
〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
例えば、透水性の低い絶縁膜の水蒸気透過量は、1×10-5[g/(m・day)]以下、好ましくは1×10-6[g/(m・day)]以下、より好ましくは1×10-7[g/(m・day)]以下、さらに好ましくは1×10-8[g/(m・day)]以下とする。
[表示モジュールの構成例]
以下では、本発明の一態様の表示装置を有する表示モジュールの構成例について説明する。
図12(A)は、表示モジュール280の斜視概略図である。表示モジュール280は、表示装置200と、FPC290とを有する。表示装置200としては、上記構成例5で例示した各表示装置(表示装置200A乃至表示装置200E)を適用することができる。
表示モジュール280は、基板201、基板202を有する。また基板202側に表示部281を有する。表示部281は、表示モジュール280における画像を表示する領域であり、後述する画素部284に設けられる各画素からの光を視認できる領域である。
図12(B)に、基板201側の構成を模式的に示した斜視図を示している。基板201は、回路部282と、回路部282上に画素回路部283と、画素回路部283上に画素部284と、が積層された構成を有する。また、基板201上の画素部284と重ならない部分に、FPC290と接続するための端子部285を有する。また端子部285と回路部282とは、複数の配線により構成される配線部286により電気的に接続されている。
画素部284は、マトリクス状に配列した複数の画素284aを有する。図12(B)の右側に、1つの画素284aの拡大図を示している。画素284aは、発光ユニット120R、発光ユニット120G、及び発光ユニット120Bを有する。
画素回路部283は、マトリクス状に配列した複数の画素回路283aを有する。1つの画素回路283aは、1つの画素284aが有する3つの発光ユニットの発光を制御する回路である。1つの画素回路283aは、1つの発光ユニットの発光を制御する回路が3つ設けられる構成としてもよい。例えば、画素回路283aは、1つの発光ユニットにつき、1つの選択トランジスタと、1つの電流制御用トランジスタ(駆動トランジスタ)と、容量素子と、を少なくとも有する構成とすることができる。このとき、選択トランジスタのゲートにはゲート信号が、ソースまたはドレインの一方にはソース信号が、それぞれ入力される。これにより、アクティブマトリクス型の表示装置が実現される。
回路部282は、画素回路部283の各画素回路283aを駆動する回路を有する。例えば、ゲート線駆動回路、ソース線駆動回路等を有することが好ましい。このほか、演算回路やメモリ回路、電源回路等を有していてもよい。
FPC290は、外部から回路部282にビデオ信号や電源電位を供給するための配線として機能する。また、FPC290上にICが実装されていてもよい。
表示モジュール280は、画素部284の下側に画素回路部283や回路部282等が積層された構成とすることができるため、表示部281の開口率(有効表示面積比)を極めて高くすることができる。例えば表示部281の開口率は、40%以上100%未満、好ましくは50%以上95%以下、より好ましくは60%以上95%以下とすることができる。また、画素284aを極めて高密度に配置することが可能で、表示部281の精細度を極めて高くすることができる。例えば、表示部281には、2000ppi以上、好ましくは3000ppi以上、より好ましくは5000ppi以上、さらに好ましくは6000ppi以上であって、20000ppi以下、または30000ppi以下の精細度で、画素284aが配置されることが好ましい。
このような表示モジュール280は、極めて高精細であることから、ヘッドマウントディスプレイなどのVR向け機器、またはメガネ型のAR向け機器に好適に用いることができる。例えば、レンズを通して表示モジュール280の表示部を視認する構成の場合であっても、表示モジュール280は極めて高精細な表示部281を有するためにレンズで表示部を拡大しても画素が視認されず、没入感の高い表示を行うことができる。また、表示モジュール280はこれに限られず、比較的小型の表示部を有する電子機器に好適に用いることができる。例えばスマートウォッチなどの装着型の電子機器の表示部に好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、本発明の一態様の表示装置について、図13を用いて説明を行う。
図13(A)に示す表示装置は、画素部502と、駆動回路部504と、保護回路506と、端子部507と、を有する。なお、保護回路506は、設けない構成としてもよい。
画素部502は、X行Y列(X、Yはそれぞれ独立に2以上の自然数)に配置された複数の表示素子を駆動する複数の画素回路501を有する。
駆動回路部504は、ゲート線GL_1乃至GL_Xに走査信号を出力するゲートドライバ504a、データ線DL_1乃至DL_Yにデータ信号を供給するソースドライバ504bなどの駆動回路を有する。ゲートドライバ504aは、少なくともシフトレジスタを有する構成とすればよい。またソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。また、シフトレジスタなどを用いてソースドライバ504bを構成してもよい。
端子部507は、外部の回路から表示装置に電源、制御信号、及び画像信号等を入力するための端子が設けられた部分をいう。
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。図13(A)に示す保護回路506は、例えば、ゲートドライバ504aと画素回路501の間の配線である走査線GL、またはソースドライバ504bと画素回路501の間の配線であるデータ線DL等の各種配線に接続される。
また、ゲートドライバ504aとソースドライバ504bは、それぞれ画素部502と同じ基板上に設けられていてもよいし、ゲートドライバ回路またはソースドライバ回路が別途形成された基板(例えば、単結晶半導体膜または多結晶半導体膜で形成された駆動回路基板)をCOGやTAB(Tape Automated Bonding)によって基板に実装する構成としてもよい。
特に、ゲートドライバ504aとソースドライバ504bを画素部502の下方に配置することが好ましい。
また、図13(A)に示す複数の画素回路501は、例えば、図13(B)に示す構成とすることができる。
図13(B)に示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。また画素回路501には、データ線DL_n、走査線GL_m、電位供給線VL_a、電源供給線VL_b等が接続されている。
なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。トランジスタ554のゲートに与えられる電位に応じて、発光素子572に流れる電流が制御されることにより、発光素子572からの発光輝度が制御される。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
以下では、本発明の一態様に適用可能な画素に表示される階調を補正するためのメモリを備える画素回路と、これを有する表示装置について説明する。
[回路構成]
図14(A)に、画素回路400の回路図を示す。画素回路400は、トランジスタM1、トランジスタM2、容量C1、及び回路401を有する。また画素回路400には、配線S1、配線S2、配線G1、及び配線G2が接続される。
トランジスタM1は、ゲートが配線G1と、ソース及びドレインの一方が配線S1と、他方が容量C1の一方の電極と、それぞれ接続する。トランジスタM2は、ゲートが配線G2と、ソース及びドレインの一方が配線S2と、他方が容量C1の他方の電極、及び回路401と、それぞれ接続する。
回路401は、少なくとも一の表示素子を含む回路である。表示素子としては様々な素子を用いることができるが、代表的には有機EL素子やLED素子などの発光素子を用いることができる。これ以外にも、液晶素子、またはMEMS(Micro Electro Mechanical Systems)素子等を用いることもできる。
トランジスタM1と容量C1とを接続するノードをN1、トランジスタM2と回路401とを接続するノードをN2とする。
画素回路400は、トランジスタM1をオフ状態とすることで、ノードN1の電位を保持することができる。また、トランジスタM2をオフ状態とすることで、ノードN2の電位を保持することができる。また、トランジスタM2をオフ状態とした状態で、トランジスタM1を介してノードN1に所定の電位を書き込むことで、容量C1を介した容量結合により、ノードN1の電位の変位に応じてノードN2の電位を変化させることができる。
ここで、トランジスタM1、トランジスタM2のうちの一方または両方に、実施の形態1で例示した、酸化物半導体が適用されたトランジスタを適用することができる。そのため極めて低いオフ電流により、ノードN1及びノードN2の電位を長期間に亘って保持することができる。なお、各ノードの電位を保持する期間が短い場合(具体的には、フレーム周波数が30Hz以上である場合等)には、シリコン等の半導体を適用したトランジスタを用いてもよい。
[駆動方法例]
続いて、図14(B)を用いて、画素回路400の動作方法の一例を説明する。図14(B)は、画素回路400の動作に係るタイミングチャートである。なおここでは説明を容易にするため、配線抵抗などの各種抵抗や、トランジスタや配線などの寄生容量、及びトランジスタのしきい値電圧などの影響は考慮しない。
図14(B)に示す動作では、1フレーム期間を期間T1と期間T2とに分ける。期間T1はノードN2に電位を書き込む期間であり、期間T2はノードN1に電位を書き込む期間である。
〔期間T1〕
期間T1では、配線G1と配線G2の両方に、トランジスタをオン状態にする電位を与える。また、配線S1には固定電位である電位Vrefを供給し、配線S2には第1データ電位Vを供給する。
ノードN1には、トランジスタM1を介して配線S1から電位Vrefが与えられる。また、ノードN2には、トランジスタM2を介して第1データ電位Vが与えられる。したがって、容量C1には電位差V-Vrefが保持された状態となる。
〔期間T2〕
続いて期間T2では、配線G1にはトランジスタM1をオン状態とする電位を与え、配線G2にはトランジスタM2をオフ状態とする電位を与える。また、配線S1には第2データ電位Vdataを供給する。配線S2には所定の定電位を与える、またはフローティングとしてもよい。
ノードN1には、トランジスタM1を介して第2データ電位Vdataが与えられる。このとき、容量C1による容量結合により、第2データ電位Vdataに応じてノードN2の電位が電位dVだけ変化する。すなわち、回路401には、第1データ電位Vwと電位dVを足した電位が入力されることとなる。なお、図14(B)ではdVが正の値であるように示しているが、負の値であってもよい。すなわち、電位Vdataが電位Vrefより低くてもよい。
ここで、電位dVは、容量C1の容量値と、回路401の容量値によって概ね決定される。容量C1の容量値が回路401の容量値よりも十分に大きい場合、電位dVは第2データ電位Vdataに近い電位となる。
このように、画素回路400は、2種類のデータ信号を組み合わせて表示素子を含む回路401に供給する電位を生成することができるため、画素回路400内で階調の補正を行うことが可能となる。
また画素回路400は、配線S1及び配線S2に供給可能な最大電位を超える電位を生成することも可能となる。例えば発光素子を用いた場合では、ハイダイナミックレンジ(HDR)表示等を行うことができる。また、液晶素子を用いた場合では、オーバードライブ駆動等を実現できる。
[適用例]
図14(C)に示す画素回路400ELは、回路401ELを有する。回路401ELは、発光素子EL、トランジスタM3、及び容量C2を有する。
トランジスタM3は、ゲートがノードN2及び容量C2の一方の電極と、ソース及びドレインの一方が電位VHが与えられる配線と、他方が発光素子ELの一方の電極と、それぞれ接続される。容量C2は、他方の電極が電位Vcomが与えられる配線と接続する。発光素子ELは、他方の電極が電位Vが与えられる配線と接続する。
トランジスタM3は、発光素子ELに供給する電流を制御する機能を有する。容量C2は保持容量として機能する。容量C2は不要であれば省略することができる。
なお、ここでは発光素子ELのアノード側がトランジスタM3と接続する構成を示しているが、カソード側にトランジスタM3を接続してもよい。そのとき、電位Vと電位Vの値を適宜変更することができる。
画素回路400ELは、トランジスタM3のゲートに高い電位を与えることで、発光素子ELに大きな電流を流すことができるため、例えばHDR表示などを実現することができる。また、配線S1または配線S2に補正信号を供給することで、トランジスタM3や発光素子ELの電気特性のばらつきの補正を行うこともできる。
なお、図14(C)で例示した回路に限られず、別途トランジスタや容量などを追加した構成としてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態4)
本実施の形態では、本発明の一態様の表示装置を適用した電子機器の構成例について説明する。
本発明の一態様の表示装置及び表示モジュールは、表示機能を有する電子機器等の表示部に適用することができる。このような電子機器としては、例えばテレビジョン装置、ノート型のパーソナルコンピュータ、モニタ装置、デジタルサイネージ、パチンコ機、ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。
特に、本発明の一態様の表示装置及び表示モジュールは、精細度を高めることが可能なため、比較的小さな表示部を有する電子機器に好適に用いることができる。このような電子機器としては、例えば腕時計型やブレスレット型の情報端末機(ウェアラブル機器)や、ヘッドマウントディスプレイなどのVR向け機器、またはメガネ型のAR向け機器等、頭部に装着可能なウェアラブル機器等に好適に用いることができる。
図15(A)に、メガネ型の電子機器700の斜視図を示す。電子機器700は、一対の表示パネル701、一対の筐体702、一対の光学部材703、一対の装着部704等を有する。
電子機器700は、光学部材703の表示領域706に、表示パネル701で表示した画像を投影することができる。また、光学部材703は透光性を有するため、使用者は光学部材703を通して視認される透過像に重ねて、表示領域706に表示された画像を見ることができる。したがって電子機器700は、AR表示が可能な電子機器である。
また一つの筐体702には、前方を撮像することのできるカメラ705が設けられている。また図示しないが、いずれか一方の筐体702は無線受信機、またはケーブルを接続可能なコネクタを備え、外部から筐体702に映像信号等を供給することができる。また、筐体702に、ジャイロセンサなどの加速度センサを備えることで、使用者の頭部の向きを検知して、その向きに応じた画像を表示領域706に表示することもできる。また、筐体702にはバッテリが設けられていることが好ましく、その場合、無線、または有線によって充電することができる。
続いて、図15(B)を用いて、電子機器700の表示領域706への画像の投影方法について説明する。筐体702の内部には、表示パネル701、レンズ711、反射板712が設けられている。また、光学部材703の表示領域706に相当する部分には、ハーフミラーとして機能する反射面713を有する。
表示パネル701から発せられた光715は、レンズ711を通過し、反射板712により光学部材703側へ反射される。光学部材703の内部において、光715は光学部材703の端面で全反射を繰り返し、反射面713に到達することで、反射面713に画像が投影される。これにより、使用者は、反射面713に反射された光715と、光学部材703(反射面713を含む)を透過した透過光716の両方を視認することができる。
図15では、反射板712及び反射面713がそれぞれ曲面を有する例を示している。これにより、これらが平面である場合に比べて、光学設計の自由度を高めることができ、光学部材703を薄くすることができる。なお、反射板712及び反射面713を平面としてもよい。
反射板712としては、鏡面を有する部材を用いることができ、反射率が高いことが好ましい。また、反射面713としては、金属膜の反射を利用したハーフミラーを用いてもよいが、全反射を利用したプリズムなどを用いると、透過光716の透過率を高めることができる。
ここで、筐体702は、レンズ711と表示パネル701との距離や、これらの角度を調整する機構を有していることが好ましい。これにより、ピントの調整や、画像の拡大、縮小などの操作を行うことが可能となる。例えば、レンズ711または表示パネル701の一方または両方が、光軸方向に移動可能な構成とすればよい。
また筐体702は、反射板712の角度を調整可能な機構を有していることが好ましい。反射板712の角度を変えることで、画像が表示される表示領域706の位置を変えることが可能となる。これにより、使用者の目の位置に応じて最適な位置に表示領域706を配置することが可能となる。
表示パネル701には、本発明の一態様の表示装置、または表示モジュールを適用することができる。したがって極めて精細度の高い表示が可能な電子機器700とすることができる。
図16(A)、(B)に、ゴーグル型の電子機器750の斜視図を示す。図16(A)は、電子機器750の正面、平面及び左側面を示す斜視図であり、図16(B)は、電子機器750の背面、底面、及び右側面を示す斜視図である。
電子機器750は、一対の表示パネル751、筐体752、一対の装着部754、緩衝部材755、一対のレンズ756等を有する。一対の表示パネル751は、筐体752の内部の、レンズ756を通して視認できる位置にそれぞれ設けられている。
電子機器750は、VR向けの電子機器である。電子機器750を装着した使用者は、レンズ756を通して表示パネル751に表示される画像を視認することができる。また一対の表示パネル751に異なる画像を表示させることで、視差を用いた3次元表示を行うこともできる。
また、筐体752の背面側には、入力端子757と、出力端子758とが設けられている。入力端子757には映像出力機器等からの映像信号や、筐体752内に設けられるバッテリを充電するための電力等を供給するケーブルを接続することができる。出力端子758としては、例えば音声出力端子として機能し、イヤフォンやヘッドフォン等を接続することができる。なお、無線通信により音声データを出力可能な構成とする場合や、外部の映像出力機器から音声を出力する場合には、当該音声出力端子を設けなくでもよい。
また、筐体752は、レンズ756及び表示パネル751が、使用者の目の位置に応じて最適な位置となるように、これらの左右の位置を調整可能な機構を有していることが好ましい。また、筐体752は、レンズ756と表示パネル751との距離を変えることで、ピントを調整する機構を有していることが好ましい。
表示パネル751には、本発明の一態様の表示装置、または表示モジュールを適用することができる。したがって極めて精細度の高い表示が可能な電子機器750とすることができる。これにより、使用者に高い没入感を感じさせることができる。
緩衝部材755は、使用者の顔(額や頬など)に接触する部分である。緩衝部材755が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材755は、使用者が電子機器750を装着した際に使用者の顔に密着するよう、柔らかな素材を用いることが好ましい。例えばゴム、シリコーンゴム、ウレタン、スポンジなどの素材を用いることができる。また、スポンジ等の表面を布や革(天然皮革または合成皮革)、などで覆ったものを用いると、使用者の顔と緩衝部材755との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材755や装着部754などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングや交換が容易となるため好ましい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
100:表示装置、100A~E:表示装置、101:基板、110:発光素子、110B:発光素子、110G:発光素子、110R:発光素子、111:導電層、111B:導電層、111G:導電層、111R:導電層、112:EL層、113:導電層、114:反射層、114B:反射層、114G:反射層、114R:反射層、115:絶縁層、116G:反射層、116R:反射層、120B:発光ユニット、120G:発光ユニット、120R:発光ユニット、121:絶縁層、121f:絶縁膜、122:絶縁層、131a:プラグ、131b:プラグ、131bf:導電膜、131c:プラグ、132:導電層、141:導電層、141f:導電膜、142:導電層、142f:導電膜、143:導電層、143f:導電膜、144:導電層、145:導電層、146B:絶縁層、146G:絶縁層、146R:絶縁層、151:レジストマスク、152:レジストマスク、153:レジストマスク、161:絶縁層、162:絶縁層、163:絶縁層、164:接着層、165B:着色層、165G:着色層、165R:着色層、200:表示装置、200A~E:表示装置、201:基板、201a:基板、202:基板、210:トランジスタ、211:導電層、212:低抵抗領域、213:絶縁層、214:絶縁層、215:素子分離層、220:トランジスタ、221:半導体層、222:金属酸化物層、223:絶縁層、224:導電層、225:導電層、226:絶縁層、227:導電層、228:絶縁層、230:トランジスタ、231:絶縁層、232:絶縁層、240:容量素子、240A:容量素子、241:導電層、242:導電層、243:絶縁層、251:導電層、251a:導電層、251b:導電層、252:導電層、253:導電層、261:絶縁層、262:絶縁層、263:絶縁層、264:絶縁層、265:絶縁層、271:プラグ、271a:導電層、271b:導電層、272:プラグ、273:プラグ、274:プラグ、280:表示モジュール、281:表示部、282:回路部、283:画素回路部、283a:画素回路、284:画素部、284a:画素、285:端子部、286:配線部、290:FPC

Claims (11)

  1. 第1の発光素子、第2の発光素子、第1の絶縁層、第1の光学調整層、及び第2の光学調整層を有し、
    前記第1の発光素子は、透光性を有する第1の下部電極と、発光層と、半透過性及び半反射性を有する上部電極と、を有し、
    前記第2の発光素子は、透光性を有する第2の下部電極と、前記発光層と、前記上部電極と、を有し、
    前記第1の光学調整層と前記第2の光学調整層とは、同一面上に設けられ、
    前記第1の絶縁層は、前記第1の光学調整層の一部、及び前記第2の光学調整層の一部を覆って設けられ、且つ、前記第1の光学調整層と重なる領域に第1の開口と、前記第2の光学調整層と重なる領域に第2の開口と、を有し、
    前記第1の下部電極は、前記第1の開口の内部に埋め込まれ、
    前記第2の下部電極は、前記第2の開口の内部に埋め込まれ、
    前記第1の光学調整層及び前記第2の光学調整層は、少なくとも上面が可視光を反射する機能を有し、
    前記第2の光学調整層は、前記第1の光学調整層よりも厚く、
    前記第1の絶縁層、前記第1の下部電極、及び前記第2の下部電極は、それぞれの上面の高さが一致するように平坦化処理されており、
    前記第1の下部電極は、前記第2の下部電極よりも厚い、
    表示装置。
  2. 第1の発光素子、第2の発光素子、第1の絶縁層、第1の光学調整層、及び第2の光学調整層を有し、
    前記第1の発光素子は、透光性を有する第1の下部電極と、発光層と、半透過性及び半反射性を有する上部電極と、を有し、
    前記第2の発光素子は、透光性を有する第2の下部電極と、前記発光層と、前記上部電極と、を有し、
    前記第1の光学調整層と前記第2の光学調整層とは、同一面上に設けられ、
    前記第1の絶縁層は、前記第1の光学調整層の一部、及び前記第2の光学調整層の一部を覆って設けられ、且つ、前記第1の光学調整層と重なる領域に第1の開口と、前記第2の光学調整層と重なる領域に第2の開口と、を有し、
    前記第1の下部電極は、前記第1の開口の内部に埋め込まれ、
    前記第2の下部電極は、前記第2の開口の内部に埋め込まれ、
    前記第1の光学調整層及び前記第2の光学調整層は、少なくとも上面が可視光を反射する機能を有し、
    前記第1の絶縁層の上面は、前記第1の下部電極の上面及び前記第2の下部電極の上面と位置が一致する領域を有し、
    前記第1の光学調整層の上面と前記上部電極の下面との距離は、前記第2の光学調整層の上面と前記上部電極の下面との距離より大きい、
    表示装置。
  3. 請求項1又は請求項2において、
    第3の発光素子及び第3の光学調整層を有し、
    前記第3の発光素子は、透光性を有する第3の下部電極と、前記発光層と、前記上部電極と、を有し、
    前記第3の光学調整層は、少なくとも上面が可視光を反射する機能を有し、且つ、前記第1の光学調整層及び前記第2の光学調整層よりも厚く、
    前記第3の光学調整層の上面は、前記第1の絶縁層の上面と高さが一致し、
    前記第3の下部電極が、前記第3の光学調整層の上面に接して設けられる、
    表示装置。
  4. 第1の発光素子、第2の発光素子、第1の絶縁層、第2の絶縁層、第3の絶縁層、第1の光学調整層、第2の光学調整層、第1の導電層、及び第2の導電層を有し、
    前記第1の発光素子は、透光性を有する第1の下部電極と、発光層と、半透過性及び半反射性を有する上部電極と、を有し、
    前記第2の発光素子は、透光性を有する第2の下部電極と、前記発光層と、前記上部電極と、を有し、
    前記第1の光学調整層と前記第2の光学調整層とは、同一面上に設けられ、
    前記第1の絶縁層は、前記第1の光学調整層の一部、及び前記第2の光学調整層の一部を覆って設けられ、且つ、前記第1の光学調整層と重なる領域に第1の開口と、前記第2の光学調整層と重なる領域に第2の開口と、を有し、
    前記第1の導電層は、前記第1の開口の内部において、前記第1の絶縁層の側面、及び前記第1の光学調整層の上面に沿って設けられ、
    前記第2の導電層は、前記第2の開口の内部において、前記第1の絶縁層の側面、及び前記第2の光学調整層の上面に沿って設けられ、
    前記第2の絶縁層は、前記第1の導電層を介して前記第1の開口の内部に埋め込まれ、
    前記第3の絶縁層は、前記第2の導電層を介して前記第2の開口の内部に埋め込まれ、
    前記第1の下部電極は、前記第1の開口上に設けられ、且つ、前記第1の開口の外縁部において前記第1の導電層と接し、
    前記第2の下部電極は、前記第2の開口上に設けられ、且つ、前記第2の開口の外縁部において前記第2の導電層と接し、
    前記第1の導電層及び前記第2の導電層は、可視光を反射する機能を有し、
    前記第2の光学調整層は、前記第1の光学調整層よりも厚く、
    前記第1の絶縁層、前記第2の絶縁層、及び前記第3の絶縁層は、それぞれの上面の高さが一致するように平坦化処理されており、
    前記第2の絶縁層は、前記第3の絶縁層よりも厚い、
    表示装置。
  5. 請求項1乃至請求項のいずれか一において、
    前記第1の光学調整層は、第1の膜を有し、
    前記第2の光学調整層は、第2の膜と、第3の膜とがこの順に積層され、
    前記第1の膜と、前記第3の膜とは、可視光を反射する機能を有し、且つ、同一の膜を加工して形成された膜である、
    表示装置。
  6. 請求項1乃至請求項4のいずれか一において、
    前記第1の光学調整層は、第1の導電層を有し、
    前記第2の光学調整層は、第2の導電層と、第3の導電層とがこの順に積層され、
    前記第1の導電層と、前記第3の導電層とは、可視光を反射する機能を有し、且つ、同一の導電膜の加工を経て形成されたものである、
    表示装置。
  7. 請求項1乃至請求項のいずれか一において、
    トランジスタを含む回路層と、
    前記回路層上に第4の絶縁層と、を有し、
    前記第1の光学調整層は、前記第4の絶縁層上に設けられ、
    前記トランジスタと、前記第1の発光素子とが電気的に接続する、
    表示装置。
  8. 請求項において、
    前記トランジスタは、チャネルが形成される半導体層に、結晶性を有する金属酸化物、または単結晶シリコンを含む、
    表示装置。
  9. 請求項1乃至請求項のいずれか一において、
    第1のトランジスタを含む第1の回路層と、
    第2のトランジスタを含む第2の回路層と、
    前記第1の回路層上に第4の絶縁層と、
    前記第1の回路層と前記第2の回路層との間に第5の絶縁層と、を有し、
    前記第1の光学調整層は、前記第4の絶縁層上に設けられ、
    前記第1のトランジスタと、前記第1の発光素子とが電気的に接続する、
    表示装置。
  10. 請求項において、
    前記第1のトランジスタは、チャネルが形成される第1の半導体層に、結晶性を有する金属酸化物を含み、
    前記第2のトランジスタは、チャネルが形成される第2の半導体層に、結晶性を有する金属酸化物、または単結晶シリコンを含む、
    表示装置。
  11. 請求項1乃至請求項10のいずれか一において、
    前記第1の発光素子を複数有し、
    前記第1の発光素子は、5000ppi以上の精細度でマトリクス状に配置される、
    表示装置。
JP2020517622A 2018-05-11 2019-04-25 表示装置 Active JP7304850B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022066108A JP2022100348A (ja) 2018-05-11 2022-04-13 表示装置
JP2023104806A JP2023126843A (ja) 2018-05-11 2023-06-27 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018091821 2018-05-11
JP2018091821 2018-05-11
PCT/IB2019/053404 WO2019215530A1 (ja) 2018-05-11 2019-04-25 表示装置、及び表示装置の作製方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2022066108A Division JP2022100348A (ja) 2018-05-11 2022-04-13 表示装置
JP2023104806A Division JP2023126843A (ja) 2018-05-11 2023-06-27 表示装置

Publications (2)

Publication Number Publication Date
JPWO2019215530A1 JPWO2019215530A1 (ja) 2021-07-08
JP7304850B2 true JP7304850B2 (ja) 2023-07-07

Family

ID=68466719

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020517622A Active JP7304850B2 (ja) 2018-05-11 2019-04-25 表示装置
JP2022066108A Withdrawn JP2022100348A (ja) 2018-05-11 2022-04-13 表示装置
JP2023104806A Pending JP2023126843A (ja) 2018-05-11 2023-06-27 表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022066108A Withdrawn JP2022100348A (ja) 2018-05-11 2022-04-13 表示装置
JP2023104806A Pending JP2023126843A (ja) 2018-05-11 2023-06-27 表示装置

Country Status (5)

Country Link
US (1) US20210020868A1 (ja)
JP (3) JP7304850B2 (ja)
KR (1) KR20210007988A (ja)
CN (1) CN112106446A (ja)
WO (1) WO2019215530A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102359245B1 (ko) * 2016-07-08 2022-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
FR3085232B1 (fr) * 2018-08-21 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Pixel d’un micro-ecran a diodes electroluminescentes organiques
KR20210031085A (ko) * 2019-09-11 2021-03-19 삼성전자주식회사 발광 소자 및 그 제조방법
CN110610975B (zh) * 2019-09-23 2022-04-08 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111029347B (zh) * 2019-11-27 2022-07-12 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法及oled背板
KR20210115469A (ko) * 2020-03-13 2021-09-27 삼성전자주식회사 발광 소자 및 이를 포함하는 디스플레이 장치
CN111768700B (zh) 2020-06-22 2021-10-08 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2022118140A1 (ja) * 2020-12-04 2022-06-09 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び表示装置の作製方法
JPWO2022124401A1 (ja) * 2020-12-11 2022-06-16
JPWO2022123387A1 (ja) * 2020-12-11 2022-06-16
US20240057403A1 (en) * 2020-12-29 2024-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device
US11810907B2 (en) * 2021-01-27 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Pixel structure for displays
KR20230141798A (ko) * 2021-02-03 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 제작 방법
WO2023203430A1 (ja) * 2022-04-22 2023-10-26 株式会社半導体エネルギー研究所 表示装置および電子機器
CN114911092B (zh) * 2022-05-06 2023-11-28 武汉华星光电技术有限公司 显示面板及其制作方法、显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056017A (ja) 2008-08-29 2010-03-11 Fujifilm Corp カラー表示装置及びその製造方法
JP2011216280A (ja) 2010-03-31 2011-10-27 Fujifilm Corp 光路長調整層転写シート、並びに有機電界発光装置及びその製造方法
JP2013161520A (ja) 2012-02-01 2013-08-19 Seiko Epson Corp 有機el装置の製造方法、有機el装置、及び電子機器
JP2013165014A (ja) 2012-02-13 2013-08-22 Seiko Epson Corp 有機el装置、及び電子機器
JP2013225620A (ja) 2012-04-23 2013-10-31 Semiconductor Energy Lab Co Ltd 表示装置、表示装置の作製方法および電子機器
JP2014191962A (ja) 2013-03-27 2014-10-06 Seiko Epson Corp 有機el装置の製造方法
JP2015041489A5 (ja) 2013-08-21 2016-09-15
JP2016212979A (ja) 2015-04-30 2016-12-15 株式会社ジャパンディスプレイ 表示装置
JP2017062941A (ja) 2015-09-25 2017-03-30 ソニー株式会社 表示装置及びその製造方法
JP2018014320A (ja) 2016-07-08 2018-01-25 株式会社半導体エネルギー研究所 表示装置
JP2018036627A (ja) 2016-08-03 2018-03-08 株式会社半導体エネルギー研究所 表示装置、及び電子機器
JP2018063399A (ja) 2016-10-14 2018-04-19 株式会社半導体エネルギー研究所 表示装置、及び表示装置の駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG118118A1 (en) 2001-02-22 2006-01-27 Semiconductor Energy Lab Organic light emitting device and display using the same
KR100754875B1 (ko) * 2005-11-07 2007-09-04 삼성전자주식회사 표시장치와 그 제조방법
JP5329062B2 (ja) * 2007-08-29 2013-10-30 株式会社ジャパンディスプレイ 有機el表示装置
JP6104099B2 (ja) * 2013-08-21 2017-03-29 株式会社ジャパンディスプレイ 有機el表示装置
JP6372084B2 (ja) * 2014-01-22 2018-08-15 セイコーエプソン株式会社 発光装置、及び電子機器
JP2017072812A (ja) * 2015-10-09 2017-04-13 株式会社ジャパンディスプレイ 表示装置
JP6316901B2 (ja) * 2016-10-27 2018-04-25 株式会社半導体エネルギー研究所 表示装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056017A (ja) 2008-08-29 2010-03-11 Fujifilm Corp カラー表示装置及びその製造方法
JP2011216280A (ja) 2010-03-31 2011-10-27 Fujifilm Corp 光路長調整層転写シート、並びに有機電界発光装置及びその製造方法
JP2013161520A (ja) 2012-02-01 2013-08-19 Seiko Epson Corp 有機el装置の製造方法、有機el装置、及び電子機器
JP2013165014A (ja) 2012-02-13 2013-08-22 Seiko Epson Corp 有機el装置、及び電子機器
JP2013225620A (ja) 2012-04-23 2013-10-31 Semiconductor Energy Lab Co Ltd 表示装置、表示装置の作製方法および電子機器
JP2014191962A (ja) 2013-03-27 2014-10-06 Seiko Epson Corp 有機el装置の製造方法
JP2015041489A5 (ja) 2013-08-21 2016-09-15
JP2016212979A (ja) 2015-04-30 2016-12-15 株式会社ジャパンディスプレイ 表示装置
JP2017062941A (ja) 2015-09-25 2017-03-30 ソニー株式会社 表示装置及びその製造方法
JP2018014320A (ja) 2016-07-08 2018-01-25 株式会社半導体エネルギー研究所 表示装置
JP2018036627A (ja) 2016-08-03 2018-03-08 株式会社半導体エネルギー研究所 表示装置、及び電子機器
JP2018063399A (ja) 2016-10-14 2018-04-19 株式会社半導体エネルギー研究所 表示装置、及び表示装置の駆動方法

Also Published As

Publication number Publication date
KR20210007988A (ko) 2021-01-20
US20210020868A1 (en) 2021-01-21
JP2023126843A (ja) 2023-09-12
JPWO2019215530A1 (ja) 2021-07-08
CN112106446A (zh) 2020-12-18
WO2019215530A1 (ja) 2019-11-14
JP2022100348A (ja) 2022-07-05

Similar Documents

Publication Publication Date Title
JP7304850B2 (ja) 表示装置
JP7432509B2 (ja) 表示装置
US20230197004A1 (en) Display apparatus and electronic device
US20220208939A1 (en) Display device
WO2022118140A1 (ja) 表示装置、表示モジュール、及び表示装置の作製方法
WO2022136995A1 (ja) 表示装置、及び表示装置の作製方法
WO2022130108A1 (ja) 表示装置および表示装置の作製方法
JP2022100763A (ja) 表示装置の補正方法
WO2022144668A1 (ja) 表示装置
US20240057453A1 (en) Display device
WO2023073479A1 (ja) 表示装置、及び電子機器
WO2024018322A1 (ja) 電子機器
WO2022162497A1 (ja) 半導体装置および電子機器
US20240057382A1 (en) Display device and electronic device
US20230113155A1 (en) Electronic device
WO2022167890A1 (ja) 電子装置
WO2023100015A1 (ja) 表示装置、及び電子機器
WO2022259068A1 (ja) 表示装置、表示装置の作製方法、表示モジュール、及び電子機器
CN116997950A (zh) 显示装置、电子设备及半导体装置的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230627

R150 Certificate of patent or registration of utility model

Ref document number: 7304850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150