KR20210031085A - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20210031085A
KR20210031085A KR1020190112589A KR20190112589A KR20210031085A KR 20210031085 A KR20210031085 A KR 20210031085A KR 1020190112589 A KR1020190112589 A KR 1020190112589A KR 20190112589 A KR20190112589 A KR 20190112589A KR 20210031085 A KR20210031085 A KR 20210031085A
Authority
KR
South Korea
Prior art keywords
light
layer
light emitting
layers
insulating layer
Prior art date
Application number
KR1020190112589A
Other languages
English (en)
Inventor
김명수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190112589A priority Critical patent/KR20210031085A/ko
Priority to US16/877,303 priority patent/US11374202B2/en
Publication of KR20210031085A publication Critical patent/KR20210031085A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L51/5271—
    • H01L27/32—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예에 따른 발광 소자는, 기판; 상기 기판 상의 회로 소자를 포함하는 회로 영역; 상기 회로 영역 상의 절연층; 상기 절연층 내의 제1 발광 영역 연결부, 제2 발광 영역 연결부 및 제3 발광 영역 연결부; 및 상기 제1 발광 영역 연결부 상의 제1 발광 영역, 상기 제2 발광 영역 연결부 상의 제2 발광 영역 및 상기 제3 발광 영역 연결부 상의 제3 발광 영역을 포함하는 발광부를 포함하되, 상기 제1 발광 영역 연결부는 제1 하위 광반사층, 상기 제1 하위 광반사층 상의 제1 중간 광반사층, 상기 제1 중간 광반사층 상의 제1 상위 광반사층을 포함하는 제1 광반사층들 및 상기 제1 발광 영역과 연결되는 적어도 하나 이상의 제1 비아 플러그들을 포함하고, 상기 제2 발광 영역 연결부는 제2 하위 광반사층, 상기 제2 하위 광반사층 상의 제2 상위 광반사층을 포함하는 제2 광반사층들 및 상기 제2 발광 영역과 연결되는 적어도 하나 이상의 제2 비아 플러그들을 포함하고, 상기 제3 발광 영역 연결부는 제3 광반사층 및 상기 제3 발광 영역과 연결되는 제3 비아 플러그를 포함한다.

Description

발광 소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHODS OF MANUFACTURING LIGHT EMITTING DEVICE}
본 발명은 발광 소자 및 그 제조방법에 관한 것이다.
액정 디스플레이(Liquid Crystal Display, LCD), 전계방출 디스플레이(Field Emission Display, FED), 발광 다이오드(Organic Light Emitting Diode, OLED) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다. 특히, 가상현실(Virtual Reality, VR) 또는 증강현실(Augmented Reality)의 안경형 모니터로 헤드 장착형 디스플레이(Head Mouted Display, HMD) 등의 제품에는 보다 작은 픽셀 크기를 갖는 마이크로 디스플레이(Micro Display)가 적용되고 있다. 마이크로 디스플레이(Micro Display)가 요구하는 해상도, 휘도, 발광 효율 등의 광학 특징을 개선하기 위해 LCoS(Liquid Crystal on Silicon) 및 OLEDoS(Organic Light Emitting Diode on Silicon)를 개발하기 위한 노력이 진행되고 있다. OLEDoS(Organic Light Emitting Diode on Silicon)는 웨이퍼 기판의 반도체 공정을 이용하여 형성된 디스플레이 기술로, CMOS(Complementary Metal Oxide Semiconductor)가 배치된 반도체 웨이퍼 기판 상에 OLED가 배치된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 광학적 특성이 향상된 발광 소자를 제공하는 것이다.
예시적인 실시예들에 따른 발광 소자는, 기판; 상기 기판 상의 회로 소자를 포함하는 회로 영역; 상기 회로 영역 상의 절연층; 상기 절연층 내의 제1 발광 영역 연결부, 제2 발광 영역 연결부 및 제3 발광 영역 연결부; 및 상기 제1 발광 영역 연결부 상의 제1 발광 영역, 상기 제2 발광 영역 연결부 상의 제2 발광 영역 및 상기 제3 발광 영역 연결부 상의 제3 발광 영역을 포함하는 발광부를 포함하되, 상기 제1 발광 영역 연결부는 제1 하위 광반사층, 상기 제1 하위 광반사층 상의 제1 중간 광반사층, 상기 제1 중간 광반사층 상의 제1 상위 광반사층을 포함하는 제1 광반사층들 및 상기 제1 발광 영역과 연결되는 적어도 하나 이상의 제1 비아 플러그들을 포함하고, 상기 제2 발광 영역 연결부는 제2 하위 광반사층, 상기 제2 하위 광반사층 상의 제2 상위 광반사층을 포함하는 제2 광반사층들 및 상기 제2 발광 영역과 연결되는 적어도 하나 이상의 제2 비아 플러그들을 포함하고, 상기 제3 발광 영역 연결부는 제3 광반사층 및 상기 제3 발광 영역과 연결되는 제3 비아 플러그를 포함한다.
예시적인 실시예들에 따른 발광 소자는, 기판; 상기 기판 상의 절연층;
상기 절연층 내에 개재되는 제1 발광 영역 연결부, 제2 발광 영역 연결부 및 제3 발광 영역 연결부를 포함하되, 상기 제1 발광 영역 연결부는 상기 절연층 내에 수직하게 서로 이격되어 배치되는 다층 구조의 제1 광반사층들 및 상기 제1 광반사층들 중 하나 이상과 각각 연결되는 하나 이상의 제1 비아 플러그를 포함하고, 상기 제2 발광 영역 연결부는 상기 절연층 내에 수직하게 서로 이격되어 배치되는 다층 구조의 제2 광반사층들 및 상기 제2 광반사층들 중 하나 이상과 각각 연결되는 하나 이상의 제2 비아 플러그를 포함하고, 상기 제3 발광 영역 연결부는 상기 절연층 내에 배치되는 제3 광반사층 및 상기 제3 광반사층과 연결되는 제3 비아 플러그를 포함한다.
예시적인 실시예들에 따른 발광 소자는, 제1 방향 및 제2 방향으로 연장되는 상면을 갖는 기판; 상기 기판 상의 절연층; 상기 절연층 내에 배치되고, 상기 제1 방향에서 서로 이격되어 배치되는 제1 광반사층, 제2 광반사층 및 제3 광반사층; 상기 절연층 상에 배치되고, 제1 전극들, 발광층 및 제2 전극을 포함하는 발광부; 및 상기 제1 광반사층과 상기 제1 전극을 연결하는 제1 연결 비아 플러그, 상기 제2 광반사층과 상기 제1 전극을 연결하는 제2 연결 비아 플러그, 상기 제3 광반사층과 상기 제1 전극을 연결하는 제3 연결 비아 플러그를 포함하되, 상기 제1 내지 제3 광반사층들 중 적어도 하나는 서로 다른 폭을 갖고 수직하게 배치되는 복수의 층들을 포함한다.
예시적인 실시예들에 따른 발광 소자의 제조방법은, 기판 상에 금속층들 및 층간 절연층들을 교대로 적층하여 적층 구조물을 형성하는 단계; 상기 적층 구조물의 일부를 제거하여 상기 금속층들이 발광 영역별로 분리된 적층 구조 패턴들을 형성하는 단계; 상기 층간 절연층과 함께 절연층을 구성하도록, 상기 적층 구조 패턴들을 덮으며 상부가 평탄화된 절연 물질 층을 형성하는 단계; 상기 절연층을 관통하여 분리된 상기 금속층들과 각각 연결되는 비아 플러그들을 형성하는 단계; 및 상기 절연층 상의 제1 전극, 발광층 및 제2 전극을 포함하는 발광부를 형성하는 단계를 포함한다.
예시적인 실시예들에 따른 발광 소자의 제조방법은, 기판 상에 금속층을 형성하는 단계; 상기 금속층의 일부를 제거하여 상기 금속층의 하부 영역이 발광 영역별로 분리되고, 복수의 단차를 갖는 금속 패턴들을 형성하는 단계; 상기 금속 패턴들을 절연 물질로 덮어 절연 물질 층을 형성하고, 상기 절연 물질 층의 상부를 평탄화하여 절연층을 형성하는 단계; 상기 절연층을 관통하여 상기 금속 패턴들과 각각 연결되는 비아 플러그들을 형성하는 단계; 및 상기 절연층상의 제1 전극, 발광층 및 제2 전극을 포함하는 발광부를 형성하는 단계를 포함한다.
다층 구조의 광반사층들, 광반사층들을 덮는 절연층 및 광반사층들을 연결하는 비아 플러그들의 구조를 제어하여 색순도 및 발광 효율이 개선된 발광 소자가 제공될 수 있다.
절연층을 관통하는 비아 플러그들이 반도체 공정에서 이용되는 텅스텐(W)을 포함하므로 집적도가 향상된 발광 소자가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 발광 소자를 도시하는 사시도이다.
도 2a는 예시적인 실시예들에 따른 발광 소자의 일부를 도시한 평면도이다.
도 2b는 예시적인 실시예들에 따른 발광 소자를 도시하는 단면도이다.
도 3a는 예시적인 실시예들에 따른 발광 소자의 일부를 도시한 평면도이다.
도 3b는 예시적인 실시예들에 따른 발광 소자를 도시하는 단면도이다.
도 4a는 예시적인 실시예들에 따른 발광 소자의 일부를 도시한 평면도이다.
도 4b는 예시적인 실시예들에 따른 발광 소자를 도시하는 단면도이다.
도 5a는 예시적인 실시예들에 따른 발광 소자의 일부를 도시한 평면도이다.
도 5b는 예시적인 실시예들에 따른 발광 소자를 도시하는 단면도이다.
도 6a 내지 도 8은 예시적인 실시예들에 따른 발광 소자를 도시하는 단면도들이다.
도 9는 예시적인 실시예들에 따른 발광 소자의 일부를 도시한 평면도이다.
도 10은 예시적인 실시예들에 따른 발광 소자를 도시하는 사시도이다.
도 11a 내지 도 11c은 예시적인 실시예들에 따른 발광 소자의 제조 방법 순서를 나타낸 흐름도이다.
도 12 내지 도 18은 예시적인 실시예들에 따른 발광 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
도 19a 및 도 19b은 예시적인 실시예들에 따른 발광 소자의 제조 방법 순서를 나타낸 흐름도이다.
도 20 내지 도 26은 예시적인 실시예들에 따른 발광 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 예시적인 실시예들에 따른 발광 소자를 도시하는 분해 사시도이다. 도 2a는 도 1의 발광 소자의 일 영역을 화살표(A) 방향에서 보았을 때의 평면도를 도시한다. 도 2b는 도 1의 발광 소자를 절단선 I-I'를 따라서 절단한 단면에 대응하는 영역을 도시한다.
도 1, 도 2a 및 도 2b를 참조하면, 발광 소자(100a)는 기판(101), 기판(101) 상의 회로 영역(110), 회로 영역(110) 상의 절연층(140), 절연층(140) 상의 발광부(EP), 발광부(EP) 상의 봉지층(180), 봉지층(180) 상의 컬러 필터들(190)을 포함할 수 있다. 발광부(EP)는 제1 전극들(150), 발광층(160), 제2 전극(170)을 포함할 수 있으나, 이에 한정되는 것은 아니다.
기판(101)은 x 방향과 y 방향으로 연장되는 상면(101S)을 가질 수 있다. x 방향 및 y 방향은 기판의 상면(101S)에 평행할 수 있으며, 서로 수직 교차할 수 있다. 기판(101)은 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 기판(101)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(101)은 벌크 웨이퍼, 에피택셜층, 에피택셜 층, SOI(Silicon On Insulator)층, 또는 SeOI(Semiconductor On Insulator)층 등으로 제공될 수도 있다.
기판(101) 상에 회로 영역(110)이 배치될 수 있다. 회로 영역(110)은 회로 소자들(106), 회로 콘택 플러그들(108) 및 회로 영역 절연층(109)을 포함할 수 있다. 회로 소자들(106)은 구동 트랜지스터들을 포함할 수 있으며, 구동 트랜지스터들은 예를 들어, MOSFET일 수 있으나, 이에 한정되는 것은 아니다. 각각의 회로 소자들(106)은 게이트 절연층(102), 게이트 전극(103), 소스/드레인 영역들(104), 채널 영역(105)을 포함할 수 있다. 각각의 회로 소자들(106)은 회로 소자들(106) 사이에 배치되는 소자 분리 영역(107)에 의해 상호 분리될 수 있다.
게이트 절연층(102)은 기판(101) 상에 배치될 수 있다. 게이트 절연층(102)은 산화물, 질화물 또는 고유전율(high-k) 물질을 포함할 수 있다. 고유전율 물질은, 실리콘 산화막(SiO2)보다 높은 유전 상수(dielectric constant)를 가지는 유전 물질을 의미할 수 있다. 고유전율 물질은, 예를 들어, 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlxOy), 란탄 하프늄 산화물(LaHfxOy), 하프늄 알루미늄 산화물(HfAlxOy), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나일 수 있다.
게이트 전극(103)은 게이트 절연층(102) 상에 배치될 수 있다. 게이트 전극(103)은 도전성 물질을 포함할 수 있으며, 예를 들어, 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 또는 텅스텐 질화막(WN)과 같은 금속 질화물, 및/또는 알루미늄(Al), 텅스텐(W), 또는 몰리브덴(Mo) 등의 금속 물질 또는 도핑된(doped) 폴리실리콘과 같은 반도체 물질을 포함할 수 있다. 게이트 전극(103)은 2개 이상의 다중층으로 구성될 수도 있다.
소스/드레인 영역들(104)은 게이트 전극(103)의 양 측에서 기판(101) 내에 배치될 수 있다. 소스/드레인 영역들(104)은 실리콘(Si)을 포함하는 반도체층일 수 있으며, 서로 다른 종류 및/또는 농도의 불순물들을 포함할 수 있다.
채널 영역(105)은 게이트 전극(103)의 아래에서 기판(101) 내에 배치될 수 있다. 채널 영역(105)은 소스/드레인 영역들(104)과 연결될 수 있다. 채널 영역(105)은 반도체 물질로 이루어질 수 있으며, 예를 들어, 실리콘(Si), 실리콘 게르마늄(SiGe), 및 게르마늄(Ge) 중 적어도 하나를 포함할 수 있다.
회로 콘택 플러그들(108)은 종횡비에 따라 하부의 폭이 상부의 폭보다 좁아지는 경사진 측면을 가질 수 있으나, 이에 한정되지는 않는다. 회로 콘택 플러그들(108)은 소스/드레인 영역들(104)을 리세스하여 접촉할 수 있으며, 소스/드레인 영역들(104)의 상면을 따라 접촉하도록 배치될 수도 있다. 회로 콘택 플러그들(108)은 예를 들어, 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 또는 텅스텐 질화막(WN)과 같은 금속 질화물, 및/또는 알루미늄(Al), 텅스텐(W), 또는 몰리브덴(Mo) 등의 금속 물질을 포함할 수 있다.
회로 영역 절연층(109)이 기판(101) 상에서 회로 소자(106) 상에 배치될 수 있다. 회로 콘택 플러그들(108)은 회로 영역 절연층(109)을 관통하여 소스/드레인 영역들(104)과 전기적으로 연결될 수 있다. 도시되지 않은 영역에서, 게이트 전극(103)에도 회로 콘택 플러그들(108)이 연결될 수 있다.
도시되지 않았지만, 회로 영역(110)은 게이트 라인들 및 게이트 라인들과 교차하도록 배치된 데이터 라인들을 더 포함할 수 있다. 게이트 라인들은 게이트 구동부에 연결되어 게이트 신호들을 공급받을 수 있다. 데이터 라인들은 데이터 구동부에 연결되어 데이터 전압들을 공급받을 수 있다.
회로 소자들(106)이 구성하는 구동 트랜지스터들의 각각은 게이트 라인으로부터 게이트 신호가 입력되는 경우 데이터 라인의 데이터 전압에 따라 발광 영역의 전극들에 소정의 전압을 공급할 수 있다. 예를 들어, 게이트 라인으로부터 게이트 신호가 입력되고, 데이터 라인의 전압에 의해 구동 트랜지스터가 동작하고, 구동 트랜지스터 상에 배치되는 각각의 제1 전극(150)에 소정의 전압을 공급할 수 있다.
본 발명의 일 실시예에 따른 발광 소자(100a)는 복수의 픽셀(P)로 구성될 수 있다. 하나의 픽셀(P)은 일 방향, 예를 들어, x 방향에서 연속된 세 개의 서브 픽셀(SP)을 포함할 수 있다. 서브 픽셀(SP)은 각각 서로 다른 파장 영역대의 빛을 방출할 수 있으며, 예를 들어, 연속된 세 개의 서브 픽셀(SP)은 각각 적색, 녹색 및 청색광을 외부로 방출할 수 있다. 적색, 녹색 및 청색광을 외부로 방출하는 세 개의 서브 픽셀(SP)로 구성된 하나의 픽셀(P)은 전체로서 백색광을 발광할 수 있다.
본 발명의 일 실시예에 따른 발광 소자(100a)는 복수의 픽셀(P)을 갖는 표시 영역이 정의된 기판(101) 상에 복수의 픽셀(P)을 이루는 각각의 서브 픽셀(SP)에 대응되는 구동 트랜지스터들, 발광 영역들(E1, E2, E3) 및 발광 영역 연결부들(C1, C2, C3)을 포함할 수 있다. 구동 트랜지스터들에 대해서는 앞서 설명하였으므로, 이하 발광 영역들(E1, E2, E3) 및 발광 영역 연결부들(C1, C2, C3)에 대해서 설명하기로 한다. 우선 회로 영역(110)과 발광 영역들(E1, E2, E3) 사이에서 발광 영역 연결부들(C1, C2, C3)이 개재될 수 있는 공간을 제공하는 절연층(140)에 대해 설명하기로 한다.
절연층(140)은 회로 영역(110) 상에 배치될 수 있으며, 발광 영역들(E1, E2, E3)의 하부에 배치될 수 있다. 절연층(140)은 제1 내지 제3 발광 영역 연결부들(C1, C2, C3)을 둘러쌀 수 있다. 절연층(140)은 회로 영역 절연층(109)의 상면을 일부 덮을 수 있다. 절연층(140)은 기판(101)의 상면(101S)에 평행한 상면을 가질 수 있다. 절연층(140)의 상면은 실질적으로 평탄한 면일 수 있으나, 이에 한정되는 것은 아니다.
절연층(140)은 공진기(resonant cavity) 구조를 가질 수 있다. 공진기 구조란 발광층에서 발광된 광이 상기 발광층 하부에 배치되는 광반사층들에 의해 반사되고, 상기 광반사층들과 제2 전극(170) 사이에서 반사 및 재반사를 반복하면서 서로 보강 간섭을 일으켜 증폭되는 경우 공진(resonant) 현상이 일어나는 구조를 의미한다. 이러한 공진기 구조를 가짐으로써, 빛의 보강 간섭에 의해 원하는 파장의 빛의 세기를 증폭하여 외부로 방출할 수 있으므로, 발광 소자의 광 추출 효율을 향상시킬 수 있다. 또한, 원하는 파장의 광에 대한 휘도가 상승하고, 조건에 일치하는 파장만 보강되고 조건에 맞지 않는 파장은 상쇄되므로 스펙트럼이 좁아져서 색순도가 개선되고 발광 효율이 향상될 수 있으며, 휘도 상승으로 인해 낮은 전류에서 구동하여 소비 전력이 낮은 발광 소자를 제공할 수 있다.
절연층(140)은 발광부(EP)에서 발광된 광이 투과되어 공진기 구조를 제공하므로 높은 투과율을 갖는 물질을 포함할 수 있다. 한편, 각각의 서브 픽셀(SP)에 대응하는 구동 트랜지스터들은 각각의 발광 영역들(E1, E2, E3)을 비아 플러그들을 통해 제어하므로, 비아 플러그들이 배치되는 절연층(140)은 비아 플러그들을 서로 절연시키도록 절연성 물질을 포함할 수 있다. 절연층(140)은 예를 들어, 실리콘 산화물과 같이 투과율이 높은 절연성 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
제1 발광 영역 연결부(C1), 제2 발광 영역 연결부(C2) 및 제3 발광 영역 연결부(C3)는 절연층(140) 내에 배치될 수 있다. 제1 내지 제3 발광 영역 연결부들(C1, C2, C3) 각각은 상술한 서브 픽셀(SP)에 각각 대응하는 부분들일 수 있다. 제1 내지 제3 발광 영역 연결부들(C1, C2, C3)은 복수의 광반사층들과 적어도 하나 이상의 비아 플러그들을 각각 포함할 수 있다.
제1 발광 영역 연결부(C1)는 회로 영역(110) 상의 제1 하위 광반사층(111), 제1 하위 광반사층(111) 상의 제1 중간 광반사층(112), 제1 중간 광반사층(112) 상의 제1 상위 광반사층(113)을 포함할 수 있다. 제1 하위 광반사층(111), 제1 중간 광반사층(112) 및 제1 상위 광반사층(113)은 제1 광반사층들(111, 112, 113)로 지칭될 수 있다. 제1 광반사층들(111, 112, 113)은 절연층(140) 내에 수직하게 서로 이격되어 배치되는 다층 구조일 수 있다. 제1 광반사층들(111, 112, 113)은 절연층(140)에 의해 둘러싸일 수 있으며, 제1 광반사층들(111, 112, 113) 사이에 절연층(140)이 배치될 수 있다. 구체적으로, 절연층(140)은 제1 하위 광반사층(111)의 상면 및 측면들을 둘러싸고, 제1 중간 광반사층(112) 및 제1 상위 광반사층(113)의 각각의 상면, 하면 및 측면들을 둘러쌀 수 있다. 다만, 이에 한정되는 것은 아니며, 다른 실시예에서, 절연층(140)과 제1 광반사층들(111, 112, 113)의 배치 관계는 달라질 수 있다.
일 실시예에서, 제1 광반사층들(111, 112, 113)은 각각 기판(101)의 상면(101S)과 실질적으로 평행한 상면을 가질 수 있다. 제1 광반사층들(111, 112, 113)의 각각은 일 방향, 예를 들어, x 방향의 폭이 서로 다를 수 있다. 제1 하위 광반사층(111)은 제1 중간 광반사층(112)보다 기판(101)의 상면(101S)에 평행한 방향에서 더 연장될 수 있다. 예를 들어, 제1 하위 광반사층(111)은 제1 중간 광반사층(112)보다 x 방향에서 더 연장될 수 있다. 제1 하위 광반사층(111)의 상면의 면적은 제1 중간 광반사층(112)의 상면의 면적보다 클 수 있다. 제1 중간 광반사층(112)은 제1 상위 광반사층(113)보다 기판(101)의 상면(101S)에 평행한 방향에서 더 연장될 수 있다. 예를 들어, 제1 중간 광반사층(112)은 제1 상위 광반사층(113)보다 x 방향에서 더 연장될 수 있다. 제1 중간 광반사층(112)의 상면의 면적은 제1 상위 광반사층(113)의 상면의 면적보다 클 수 있다. 제1 하위 광반사층(111)의 상면은 제1 중간 광반사층(112)의 하면과 마주할 수 있고, 제1 중간 광반사층(112)의 상면은 제1 상위 광반사층(113)의 하면과 마주할 수 있다.
제2 발광 영역 연결부(C2)는 회로 영역(110) 상의 제2 하위 광반사층(121), 제2 하위 광반사층(121) 상의 제2 상위 광반사층(122)을 포함할 수 있다. 제2 하위 광반사층(121) 및 제2 상위 광반사층(122)은 제2 광반사층들(121, 122)로 지칭될 수 있다. 제2 광반사층들(121, 122)은 절연층(140) 내에 수직하게 서로 이격되어 배치되는 다층 구조일 수 있다. 제2 광반사층들(121, 122)은 절연층(140)에 의해 둘러싸일 수 있다. 구체적으로, 절연층(140)은 제2 하위 광반사층(121)의 상면 및 측면들을 둘러싸고, 제2 상위 광반사층(122)의 상면, 하면 및 측면들을 둘러쌀 수 있다. 다만, 이에 한정되는 것은 아니며, 다른 실시예에서, 절연층(140)과 제2 광반사층들(121, 122)의 배치 관계는 달라질 수 있다.
일 실시예에서, 제2 광반사층들(121, 122)은 각각 기판(101)의 상면(101S)과실질적으로 평행한 상면을 가질 수 있다. 제2 광반사층들(121, 122)의 각각은 일 방향, 예를 들어, x 방향의 폭이 서로 다를 수 있다. 제2 하위 광반사층(121)은 제1 상위 광반사층(122)보다 기판(101)의 상면(101S)에 평행한 방향에서 더 연장될 수 있다. 예를 들어, 제2 하위 광반사층(121)은 제2 상위 광반사층(122)보다 x 방향에서 더 연장될 수 있다. 제2 하위 광반사층(121)의 상면의 면적은 제2 상위 광반사층(122)의 상면의 면적보다 클 수 있다. 제2 하위 광반사층(121)의 상면은 제2 상위 광반사층(122)의 하면과 마주할 수 있다.
제3 발광 영역 연결부(C3)는 회로 영역(110) 상의 제3 광반사층(131)을 포함할 수 있다. 절연층(140)은 제3 광반사층(131)의 상면 및 측면들을 둘러쌀 수 있으나, 이에 한정되는 것은 아니다.
제1 및 제2 하위 광반사층(111, 121) 및 제3 광반사층(131)은 구동 트랜지스터들과 각각 전기적으로 연결될 수 있다. 예를 들어, 제1 및 제2 하위 광반사층(111, 121) 및 제3 광반사층(131) 각각은 회로 콘택 플러그들(108)을 통해 각각의 소스/드레인 영역들(104)과 전기적으로 연결될 수 있다.
제1 내지 제3 광반사층들(111, 112, 113, 121, 122, 131)의 각각의 두께는 약 20nm 내지 약 300nm 범위의 값을 가질 수 있으나, 실시예들에 따라서 다양하게 변경될 수 있다. 예를 들어, 제1 내지 제3 광반사층들(111, 112, 113, 121, 122, 131)의 각각의 두께는 약 30nm 내지 약 70nm 범위일 수 있다.
제1 내지 제3 광반사층들(111, 112, 113, 121, 122, 131)은 발광부(EP)에서 발광한 광을 반사시킬 수 있다. 특히, 제1 및 제2 상위 광반사층(113, 122) 및 제3 광반사층(131)은 발광부(EP)에서 발광한 광 중 다수가 반사되는 층일 수 있다. 제1 및 제2 상위 광반사층(113, 122) 및 제3 광반사층(131)은 기판(101)의 상면(101S)에 수직한 z 방향에서 서로 다른 높이에 배치될 수 있고, 절연층(140)은 제1 및 제2 상위 광반사층(113, 122) 및 제3 광반사층(131) 각각의 상면으로부터 절연층(140)의 상면까지 서로 다른 두께를 가지므로, 절연층(140)은 공진기 구조를 가질 수 있다. 예를 들어, 절연층(140)은 제1 상위 광반사층(113)의 상면으로부터 z 방향에서 제1 두께(T1)를 가질 수 있고, 제2 상위 광반사층(122)의 상면으로부터 z 방향에서 제1 두께(T1)보다 큰 제2 두께(T2)를 가질 수 있고, 제3 광반사층(131)의 상면으로부터 z 방향에서 제2 두께(T2)보다 큰 제3 두께(T3)를 가질 수 있다. 제1 내지 제3 두께(T1, T2, T3)는 각각 약 50nm 내지 약 900nm 범위의 값을 가질 수 있다. 예를 들어, 제1 두께(T1)는 약 70 nm 내지 약 90nm의 범위, 제2 두께(T2)는 약 160nm 내지 약 200nm의 범위, 제3 두께(T3)는 약 260nm 내지 약 300nm의 범위일 수 있으나, 이에 한정되는 것은 아니다. 절연층(140)은 각각의 서브 픽셀(SP)의 공진기 구조를 고려한 제1 내지 제3 두께(T1, T2, T3)를 가질 수 있다. 제1 내지 제3 두께(T1, T2, T3)는 각각의 서브 픽셀(SP)에서 방출하고자 하는 광의 파장에 따라 다양하게 달라질 수 있다.
본 발명의 일 실시예에 따른 발광 소자는 절연층(140)의 제1 내지 제3 두께(T1, T2, T3)가 각각의 서브 픽셀(SP)의 공진기 구조를 고려한 구조를 제공하므로, 빛의 보강 간섭에 의해 원하는 파장의 빛의 세기를 증폭하여 외부로 방출할 수 있으므로, 발광 소자의 광 추출 효율을 향상시킬 수 있다. 또한, 원하는 파장의 광에 대한 휘도가 상승하고, 조건에 일치하는 파장만 보강되고 조건에 맞지 않는 파장은 상쇄되므로 스펙트럼이 좁아져서 색순도가 개선되고 발광 효율이 향상될 수 있으며, 휘도 상승으로 인해 낮은 전류에서 구동하여 소비 전력이 낮은 발광 소자를 제공할 수 있다.
제1 내지 제3 광반사층들(111, 112, 113, 121, 122, 131) 중 적어도 하나는 서로 다른 폭을 갖고 수직하게 배치되는 복수의 층들을 포함하는 것으로 이해될 수 있다. 예를 들어, 제1 광반사층들(111, 112, 113)은 서로 다른 폭을 갖고 수직하게 배치되는 복수의 층들을 포함할 수 있으며, 본 발명의 일 실시예에서 상기 복수의 층들은 서로 폭이 다른 제1 하위 광반사층(111), 제1 중간 광반사층(112) 및 제1 상위 광반사층(113)일 수 있으나, 이에 한정되는 것은 아니다. 다른 실시예에서, 상기 복수의 층들은 하부층에서 상부층으로 갈수록 폭이 작아질 수 있고, 수직하게 서로 이격될 수도 있고, 서로 접촉할 수도 있으나, 이에 한정되는 것은 아니다.
제1 내지 제3 광반사층들(111, 112, 113, 121, 122, 131)은 반사율이 높은 금속 물질을 포함할 수 있으며, 서로 동일하거나 다른 금속 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 광반사층들(111, 112, 113, 121, 122, 131)은 알루미늄(Al) 또는 은(Ag)과 같은 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 발광 영역 연결부(C1)는 제1 발광 영역(E1)과 연결되는 제1 연결 비아 플러그(P11)를 포함할 수 있다. 제1 연결 비아 플러그(P11)는 제1 하위 광반사층(111)과 연결될 수 있다. 제1 연결 비아 플러그(P11)은 절연층(140) 내에 배치되고, 절연층(140) 상의 제1 전극(150)과 연결될 수 있다. 제1 연결 비아 플러그(P11)는 종횡비에 따라 하부로 갈수록 폭이 좁아질 수 있다. 제1 연결 비아 플러그(P11)는 상부에서 보았을 때(도 2a 참조), 제1 하위 광반사층(111)이 제1 중간 광반사층(112)에 의해 중첩되지 않는 부분에 배치될 수 있다. 제1 연결 비아 플러그(P11)는 제1 하위 광반사층(111)의 모서리에 배치될 수 있으나, 이에 한정되는 것은 아니며, 제1 하위 광반사층(111)이 제1 중간 광반사층(112)에 의해 중첩되지 않는 부분 중 어느 곳이나 배치될 수 있다. 예를 들어, 제1 연결 비아 플러그(P11)은 제1 하위 광반사층(111)의 상면의 꼭지점에 인접하여 배치될 수 있다.
제2 발광 영역 연결부(C2)는 제2 발광 영역(E2)과 연결되는 제2 연결 비아 플러그(P21)를 포함할 수 있다. 제2 연결 비아 플러그(P21)은 제2 하위 광반사층(121)과 연결될 수 있다. 제2 연결 비아 플러그(P21)은 절연층(140) 내에 배치되고, 절연층(140) 상의 제1 전극(150)과 연결될 수 있다. 제2 연결 비아 플러그(P21)은 종횡비에 따라 하부로 갈수록 폭이 좁아질 수 있다. 제2 연결 비아 플러그(P21)는 상부에서 보았을 때(도 2a 참조), 제2 하위 광반사층(121)이 제2 상위 광반사층(122)에 의해 중첩되지 않는 부분에 배치될 수 있다. 제2 연결 비아 플러그(P21)는 제2 하위 광반사층(121)의 모서리에 배치될 수 있으나, 이에 한정되는 것은 아니며, 제2 하위 광반사층(121)이 제2 상위 광반사층(122)에 의해 중첩되지 않는 부분 중 어느 곳이나 배치될 수 있다. 예를 들어, 제2 연결 비아 플러그(P21)은 제2 하위 광반사층(121)의 상면의 꼭지점에 인접하여 배치될 수 있다.
제3 발광 영역 연결부(C3)는 제3 광반사층(131)과 연결되는 제3 연결 비아 플러그(P31)를 포함할 수 있다. 제3 연결 비아 플러그(P31)는 절연층(140) 내에 배치되고, z 방향으로 연장되어 제1 전극들(150)과 연결될 수 있다. 제3 연결 비아 플러그(P31)는 종횡비에 따라 하부로 갈수록 폭이 좁아질 수 있다. 제3 연결 비아 플러그(P31)은 상부에서 보았을 때(도 2a 참조), 제3 광반사층(131)의 상면으 모서리 또는 꼭지점에 인접하여 배치될 수 있다.
제1 내지 제3 발광 영역 연결부들(C1, C2, C3)은 각각 하나의 연결 비아 플러그들(P11, P21, P31)을 포함하므로, 발광부(EP)에서 발광된 광이 반사되는 광반사층의 면적을 증가시킬 수 있고, 광 추출 효율이 향상될 수 있다.
상술한 제1 내지 제3 연결 비아 플러그들(P11, P21, P31)의 폭은 약 0.1μm 내지 약 1μm 범위 내의 값을 가질 수 있다. 제1 내지 제3 연결 비아 플러그들(P11, P21, P31)은 같은 공정 단계에서 형성되어 실질적으로 동일한 폭을 가질 수 있다. 다만, 이에 한정되지는 않으며, 제1 내지 제3 연결 비아 플러그들(P11, P21, P31)의 폭은 실시예들에 따라 다양하게 달라질 수 있다.
일 실시예에서, 제1 내지 제3 연결 비아 플러그들(P11, P21, P31)은 반도체 공정에서 이용되는 텅스텐(W) 또는 구리(Cu)와 같은 도전성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 디스플레이 장치 제조 공정 상 비아 플러그들은 인듐주석산화물(Indium Tin Oxide, ITO)로 형성되나, 본 발명의 일 실시예에 따른 발광 소자는 반도체 공정에서 진행되므로 비아 플러그들은 텅스텐(W)과 같은 금속 물질로 형성될 수 있다. 발광 소자의 픽셀의 크기가 작아짐에 따라 비아 홀들의 크기도 작아지는데, 좁아진 비아 홀들을 텅스텐(W)으로 매립함으로써 보이드(void)를 방지하여 신뢰도가 향상된 발광 소자를 제공할 수 있다.
제1 내지 제3 연결 비아 플러그들(P11, P21, P31)은 도전성 물질을 포함하고, 제1 하위 광반사층(111), 제2 하위 광반사층(121) 및 제3 광반사층(131)과 각각 전기적으로 연결될 수 있으며, 제1 하위 광반사층(111), 제2 하위 광반사층(121) 및 제3 광반사층(131)과 각각 연결되는 회로 콘택 플러그들(108)을 통하여 회로 소자들(106)과 전기적으로 연결될 수 있다. 이로써, 게이트 라인 및 데이터 라인의 전압에 의해 동작하는 회로 소자들(106)은 제1 내지 제3 연결 비아 플러그들(P11, P21, P31)을 통하여 제1 전극들(150)에 소정의 전압을 공급할 수 있다.
일 실시예에서, 제1 전극들(150), 발광층(160) 및 제2 전극(170)은 발광부(EP)를 구성할 수 있다. 발광부(EP)는 제1 전극들(150)에서 주입되는 정공과 제2 전극(170)에서 주입되는 전자가 발광층(160) 내로 수송되어 엑시톤(exiton)을 이루고, 엑시톤이 여기상태에서 기저상태로 천이될 때 빛이 발생되어 가시광선의 형태로 방출되는 영역을 제공할 수 있다. 발광부(EP)는 서브 픽셀(SP) 별로 제1 발광 영역(E1), 제2 발광 영역(E2) 및 제3 발광 영역(E3)을 포함할 수 있다. 제1 내지 제3 발광 영역(E1, E2, E3)은 절연층(140) 상에 배치되며, 제1 전극들(150), 발광층(160) 및 제2 전극(170)을 각각 포함할 수 있다. 제1 발광 영역(E1)은 제1 발광 영역 연결부(C1) 상에 배치되고, 제1 연결 비아 플러그(P11)를 통해 제1 하위 광반사층(111)과 연결될 수 있다. 제2 발광 영역(E2)은 제2 발광 영역 연결부(C2) 상에 배치되고, 제2 연결 비아 플러그(P21)를 통해 제2 하위 광반사층(121)과 연결될 수 있다. 제3 발광 영역(E3)은 제3 발광 영역 연결부(C3) 상에 배치되고, 제3 연결 비아 플러그(P31)를 통해 제3 광반사층(131)과 연결될 수 있다.
제1 전극들(150)은 절연층(140)의 상면의 일부를 덮고, 상술한 상술한 비아 플러그들(P11, P13, P21, P22, P31)과 각각 연결될 수 있다. 제1 전극들(150) 각각은 절연층(140) 상에서 실질적으로 동일한 높이에 배치될 수 있다. 제1 전극들(150)은 광을 투과시킬 수 있는 투명한 금속 물질(Transparent Conductive Material)을 포함할 수 있다. 예를 들어, 제1 전극들(150)은 인듐주석산화물(Indium Tin Oxide, ITO), 주석 산화물(Tin Oxide, TO), 인듐아연산화물(Indium Zinc Oxide, IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide, ITZO) 중 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
발광층(160)은 제1 전극들(150)의 상면 및 측면을 덮을 수 있으며, 제1 전극들(150)과 절연층(140)이 중첩되지 않는 영역에서 절연층(140)의 상면 일부를 덮을 수 있다. 발광층(160)은 절연층(140)의 서로 다른 두께로 인해 상부면이 굴곡진 형상을 포함할 수 있다. 발광층(160)은 픽셀(P)에 공통적으로 배치되는 공통층일 수 있다. 발광층(160)은 발광물질로 이루어진 단일층으로 구성되거나, 또는 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer), 및 전자주입층(electron injection layer)의 다중층으로 구성될 수 있다. 정공주입층은 제1 전극들(150)으로부터 발광층(160)으로 정공의 주입을 원할하게 하는 역할을 할 수 있다. 정공수송층은 정공을 쉽게 발광층으로 운반시킬 뿐만 아니라 제2 전극(170)으로부터 발생한 전자를 발광층으로 이동되는 것을 억제시켜 줌으로써 발광효율을 높일 수 있는 역할을 할 수 있다. 전자주입층은 전자의 주입을 원활하게 하는 역할을 할 수 있다. 전자수송층은 전자를 쉽게 발광층으로 운반시키는 역할을 할 수 있다. 발광층은 백색 광을 발광할 수 있다. 발광층은 적색 발광층, 녹색 발광층, 청색 발광층이 적층된 복수의 층들로 이루어진 구조일 수 있다. 본 발명의 일 실시예에 따른 발광 소자(100a)는 정공주입층, 정공수송층, 발광층, 전자수송층, 및 전자주입층 중 발광층을 제외한 적어도 어느 하나가 생략된 발광층(160)을 포함할 수 있다.
제2 전극(170)은 발광층(160)의 상면을 덮을 수 있다. 제2 전극(170)은 픽셀(P)에 공통적으로 배치되는 공통층일 수 있다. 제2 전극(170)은 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금을 포함할 수 있으며, 인듐주석산화물(Indium Tin Oxide, ITO), 인듐아연산화물(Indium Zinc Oxide, IZO) 등의 투명 전극용 물질로 형성된 보조 전극이나 버스 전극 라인을 더 포함할 수 있다. 예를 들어, 제2 전극(170)은 마그네슘과 은의 합금(Mg : Ag)으로 이루어져 반투과의 특성을 가질 수 있다. 발광층으로부터 방출된 빛은 제2 전극(170)을 통해 외부로 표시되는데, 제2 전극(170)은 반투과 특성을 가지므로, 일부의 빛은 제2 전극(170)에 반사되어 다시 제1 전극들(150) 또는 광반사층들(130)을 향할 수 있다.
봉지층(180)은 제2 전극(170)의 상면을 덮을 수 있다. 봉지층(180)의 상면은 기판(101)의 상면에 평행할 수 있다. 봉지층(180)은 발광층(160) 및 제2 전극(170)에 산소 또는 수분이 침투되는 것을 방지할 수 있다.
컬러 필터들(190)은 봉지층(180)의 상면을 덮을 수 있다. 컬러 필터들(190)은 적색 컬러 필터(190R), 녹색 컬러 필터(190G), 및 청색 컬러 필터(190B)를 포함할 수 있다. 적색 컬러 필터(190R)는 발광층(160)에서 발광되는 빛 중 적색광(파장: 620nm 내지 750nm)을 선택적으로 투과시킬 수 있다. 녹색 컬러 필터(190R)은 발광층(160)에서 발광되는 빛 중 녹색광(파장: 495nm 내지 570nm)을 선택적으로 투과시킬 수 있다. 청색 컬러 필터(190B)는 발광층(160)에서 발광되는 빛 중 청색광(파장: 450nm 내지 490nm)을 선택적으로 투과시킬 수 있다.
제1 발광 영역 연결부(C1), 제1 발광 영역 연결부(C1)를 둘러싸는 절연층(140)의 일 부분, 제1 발광 영역 연결부(C1) 상에서 제1 연결 비아 플러그(P11)과 연결되는 제1 발광 영역(E1) 및 청색 컬러 필터(190B)는 기판(101)의 상면(101S)에 수직한 방향에서 중첩될 수 있으며, 청색 서브 픽셀(B)로 정의될 수 있다. 제2 발광 영역 연결부(C2), 제2 발광 영역 연결부(C2)를 둘러싸는 절연층(140)의 일 부분, 제2 발광 영역 연결부(C2) 상에서 제2 연결 비아 플러그(P21)과 연결되는 제2 발광 영역(E2) 및 녹색 컬러 필터(190G)는 기판(101)의 상면(101S)에 수직한 방향에서 중첩될 수 있으며, 녹색 서브 픽셀(G)로 정의될 수 있다. 제3 발광 영역 연결부(C3), 제3 발광 영역 연결부(C3)를 둘러싸는 절연층(140)의 일 부분, 제3 발광 영역 연결부(C3) 상에서 제3 연결 비아 플러그(P31)과 연결되는 제3 발광 영역(E3) 및 적색 컬러 필터(190R)는 기판(101)의 상면(101S)에 수직한 방향에서 중첩될 수 있으며, 적색 서브 픽셀(R)로 정의될 수 있다. 적색 서브 픽셀(R)에서 적색광을 외부로 방출하고, 녹색 서브 피셀(G)에서 녹색광을 외부로 방출하고, 청색 서브 픽셀(B)에서 청색광을 외부로 방출할 수 있다.
다음으로, 도 3a 내지 도 10을 참고하여, 본 발명의 변형 실시예에 따른 발광 소자에 대해 설명하기로 한다.
도 3a는 도 1의 발광 소자를 화살표(A) 방향에서 보았을 때의 평면도에 대응하는 영역을 도시한다. 도 3b는 도 1의 발광 소자를 절단선 I-I'를 따라서 절단한 단면에 대응하는 영역을 도시한다.
도 3a 및 도 3b를 참조하면, 발광 소자(100b)는 도 2a 및 도 2b의 실시예에서와 달리, 제1 발광 영역 연결부(C1)는 제1 발광 영역(E1)과 연결되는 적어도 하나 이상의 제1 비아 플러그들을 포함할 수 있다. 상기 제1 비아 플러그들 중 하나는 제1 하위 광반사층(111)과 연결되는 제1 연결 비아 플러그(P11)일 수 있으며, 다른 하나는 제1 상위 광반사층(113)과 연결되는 제1 비아 플러그(P13)일 수 있다. 제1 비아 플러그(P13)는 상부에서 보았을 때(도 2a 참조), 제1 상위 광반사층(113)의 상면의 모서리 또는 꼭지점에 인접하여 배치될 수 있으나, 이에 한정되는 것은 아니며, 제1 상위 광반사층(113)의 상의 어느 곳에나 배치될 수 있다. 제1 연결 비아 플러그(P11) 및 제1 비아 플러그(P13)은 x 방향에서 동일선 상에 위치할 수 있으나, 이에 한정되는 것은 아니며, x 방향에서 다른선 상에 위치할 수도 있다. 또한, 발광 소자(100b)는 도 2a 및 도 2b의 실시예에서와 달리, 제2 발광 영역 연결부(C2)는 제2 발광 영역(E2)과 연결되는 적어도 하나 이상의 제2 비아 플러그들을 포함할 수 있다. 상기 제2 비아 플러그들 중 하나는 제2 하위 광반사층(121)과 연결되는 제2 연결 비아 플러그(P21)일 수 있으며, 다른 하나는 제2 상위 광반사층(122)과 연결되는 제2 비아 플러그(P22)일 수 있다. 제2 비아 플러그(P22)는 상부에서 보았을 때(도 2a 참조), 제2 상위 광반사층(113)의 상면의 모서리 또는 꼭지점에 인접하여 배치될 수 있으나, 이에 한정되는 것은 아니며, 제2 상위 광반사층(122)의 상의 어느 곳에나 배치될 수 있다. 제2 연결 비아 플러그(P21) 및 제2 비아 플러그(P22)은 x 방향에서 동일선 상에 위치할 수 있으나, 이에 한정되는 것은 아니며, x 방향에서 다른선 상에 위치할 수도 있다.
도 4a는 도 1의 발광 소자를 화살표(A) 방향에서 보았을 때의 평면도에 대응하는 영역을 도시한다. 도 4b는 도 1의 발광 소자를 절단선 I-I'를 따라서 절단한 단면에 대응하는 영역을 도시한다.
도 4a 및 도 4b를 참조하면, 발광 소자(100c)는 도 3a 및 도 3b의 실시예에서와 달리, 제1 발광 영역 연결부(C1)는 적어도 하나 이상의 제1 비아 플러그들을 포함할 수 있으며, 상기 적어도 하나 이상의 제1 비아 플러그들의 각각은 제1 하위 광반사층(111), 제1 중간 광반사층(112) 및 제1 상위 광반사층(113)과 각각 연결될 수 있다. 상기 세 개의 제1 비아 플러그들 중 하나는 제1 하위 광반사층(111)과 연결되는 제1 연결 비아 플러그(P11)일 수 있으며, 나머지는 제1 중간 광반사층(112)과 연결되는 제1 비아 플러그(P12) 및 제1 상위 광반사층(113)과 연결되는 제1 비아 플러그(P13)일 수 있다. 제1 연결 비아 플러그(P11)는 상부에서 보았을 때, 제1 하위 광반사층(111)이 제1 중간 광반사층(112)에 의해 중첩되지 않는 부분에 배치될 수 있으며, 제1 비아 플러그(P12)는 상부에서 보았을 때, 제1 중간 광반사층(112)이 제1 상위 광반사층(113)에 의해 중첩되지 않는 부분에 배치될 수 있다. 제1 연결 비아 플러그(P11), 제1 비아 플러그(P12, P13)는 각각 제1 하위 광반사층(111), 제1 중간 광반사층(112) 및 제1 상위 광반사층(113)의 상면의 모서리 또는 꼭지점에 인접하여 배치될 수 있다. 제1 비아 플러그(P12)의 폭은 약 0.1μm 내지 1μm 범위 내의 값을 가질 수 있다. 제1 비아 플러그(P12)의 폭은 실시예들에 따라 다양하게 달라질 수 있다. 제1 비아 플러그(P12)은 반도체 공정에서 이용되는 텅스텐(W) 또는 구리(Cu)와 같은 도전성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 발광 소자(100c)는 도 3a 및 도 3b의 실시예에서와 달리, 제1 비아 플러그(P12)를 더 포함하므로, 제1 상위 광반사층(113)의 상면의 면적은 줄어들 수 있다.
도 5a는 도 1의 발광 소자를 화살표(A) 방향에서 보았을 때의 평면도에 대응하는 영역을 도시한다. 도 5b는 도 1의 발광 소자를 절단선 I-I'를 따라서 절단한 단면에 대응하는 영역을 도시한다.
도 5a 및 도 5b를 참조하면, 발광 소자(100d)는 제1 발광 영역 연결부(C1), 제2 발광 영역 연결부(C2) 및 제3 발광 영역 연결부(C3) 사이에 배치되고, 기판(101)의 상면(101S)에 수직한 z 방향으로 연장되는 분리 절연층(145)을 더 포함할 수 있다. 분리 절연층(145)은 절연층(140) 내에 배치될 수 있으며, 제1 내지 제3 발광 영역 연결부들(C1, C2, C3)을 상호 분리시킬 수 있다. 분리 절연층(145)은 제1 하위 광반사층(111) 및 제2 하위 광반사층(121) 사이로 연장될 수 있으며, 제2 하위 광반사층(121) 및 제3 광반사층(131) 사이로 연장될 수 있다. 분리 절연층(145)은 x 방향으로 연장되어 복수의 픽셀(P)을 상호 분리시킬 수 있으며, y 방향으로 연장되어 서브 픽셀(SP)을 상호 분리시킬 수 있다. 분리 절연층(145)은 광흡수율이 낮고 전기적으로 절연성을 갖는 물질을 포함할 수 있다. 분리 절연층(145)은 예를 들어, 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물을 포함할 수 있다. 이와 달리, 일 실시예에서, 분리 절연층(145)은 광 반사성을 갖는 물질을 포함할 수 있다. 분리 절연층(145)은 절연층(140) 내에서 투과 또는 광반사층들에 의해 반사되는 광들이 제1 내지 제3 발광 영역 연결부들(C1, C2, C3) 사이에서 서로 간섭하지 않도록 광 차단 역할을 할 수 있다. 이로써, 원하는 파장의 광에 대한 휘도가 상승하고, 색순도가 개선되고, 발광 효율이 향상된 발광 소자를 제공할 수 있다.
도 6a 및 도 6b는 도 1의 발광 소자를 절단선 I-I'를 따라서 절단한 단면에 대응하는 영역들을 각각 도시한다.
도 6a를 참조하면, 발광 소자(100e)는 도 2a 및 도 2b의 실시예에서와 달리, 제1 하위 광반사층(111), 제2 하위 광반사층(121) 및 제3 광반사층(131)의 하부에 각각 배치되는 하부 버퍼층들(111L, 121L, 131L)을 더 포함할 수 있다. 하부 버퍼층들(111L, 121L, 131L)은 티타늄(Ti)과 질화 티타늄(TiN)의 이중층 구조를 포함할 수 있다. 하부 버퍼층들(111L, 121L, 131L)을 제1 하위 광반사층(111), 제2 하위 광반사층(121) 및 제3 광반사층(131)과 회로 콘택 플러그들(108)간 접착력을 증가시킬 수 있고, 금속간 접촉 저항을 감소시키는 역할을 할 수 있다.
도 6b를 참조하면, 발광 소자(100f)는 도 6a의 실시예에서와 달리, 제1 하위 광반사층(111), 제2 하위 광반사층(121), 제3 광반사층(131), 제1 중간 광반사층(112), 제1 상위 광반사층(113) 및 제2 상위 광반사층(121)의 각각의 상부에 배치되는 상부 버퍼층들(111U, 121U, 131U, 112U, 113U, 121U)을 더 포함할 수 있다. 상부 버퍼층들(111U, 121U, 131U, 112U, 113U, 121U) 질화 티타늄(TiN)을 포함할 수 있다. 상부 버퍼층들(111U, 121U, 131U, 112U, 113U, 121U)은 광반사층들과 비아 플러그들의 접착력을 증가시킬 수 있고, 광반사층들을 보호하는 역할을 할 수 있다.
도 7a 및 도 7b는 도 1의 발광 소자를 절단선 I-I'를 따라서 절단한 단면에 대응하는 영역들을 각각 도시한다.
도 7a를 참조하면, 발광 소자(100g)는 도 2a 및 도 2b의 실시예에서와 달리, 제1 하위 광반사층(111a), 제1 중간 광반사층(112a) 및 제1 상위 광반사층(113a) 사이, 제2 하위 광반사층(121a) 및 제2 상위 광반사층(122a) 사이에 절연층(140)이 배치되지 않을 수 있다. 제1 하위 광반사층(111a)은 제1 중간 광반사층(112a)과 서로 접촉할 수 있고, 제1 중간 광반사층(112a)은 제1 상위 광반사층(113a)과 서로 접촉할 수 있으나, 이에 한정되는 것은 아니다. 제2 하위 광반사층(121a)은 제2 상위 광반사층(122a)과 서로 접촉할 수 있으나, 이에 한정되는 것은 아니다.
도 7b를 참조하면, 발광 소자(100h)는 도 7a의 실시예에서와 달리, 제1 하위 광반사층(111a), 제2 하위 광반사층(121a), 제3 광반사층(131)의 각각의 하부에 하부 버퍼층들(111aL, 121aL, 131aL)을 더 포함할 수 있고, 상부에 상부 버퍼층들(111aU, 121aU, 131aU)을 더 포함할 수 있다. 하부 버퍼층들(111aL, 121aL, 131aL) 및 상부 버퍼층들(111aU, 121aU, 131aU)은 티타늄(Ti) 또는 질화 티타늄(TiN)을 포함할 수 있다. 하부 버퍼층들(111aL, 121aL, 131aL) 및 상부 버퍼층들(111aU, 121aU, 131aU)은 광반사층들을 보호하고, 금속간 접착력을 증가시키고, 금속간 접촉 저항을 감소시키는 역할을 할 수 있다.
도 8은 도 1의 발광 소자를 절단선 I-I'를 따라서 절단한 단면에 대응하는 영역을 도시한다.
도 8을 참조하면, 발광 소자(100i)는 도 2a 및 도 2b의 실시예에서와 달리, 제1 광반사층들(111b, 112b, 113b)이 서로 다른 두께를 가질 수 있으며, 제2 광반사층들(121b, 122b)이 서로 다른 두께를 가질 수 있다. 제1 및 제2 광반사층들(111b, 112b, 113b, 121b, 122b)은 하위층에서 상위층으로 갈수록 두께가 얇아질 수 있다. 예를 들어, 제1 하위 광반사층(111b)은 제1 반사층 두께(T11)를 갖고, 제1 중간 광반사층(112b)은 제1 반사층 두께(T11)보다 얇은 제2 반사층 두께(T12)를 갖고, 제1 상위 광반사층(113b)은 제2 반사층 두께(T12)보다 얇은 제3 반사층 두께(T13)를 가질 수 있다. 다만 이에 한정되는 것은 아니며, 제1 광반사층들(111b, 112b, 113b), 제2 광반사층들(121b, 122b) 및 제3 광반사층(131b)의 각각의 두께는 실시예들에 따라 다양하게 변경될 수 있다.
도 9는 도 1의 발광 소자를 화살표(A) 방향에서 보았을 때의 평면도에 대응하는 영역을 도시한다.
도 9를 참조하면, 도 2a의 실시예에서와 달리, 광반사층들의 상면의 모양이 다를 수 있으며, 요철 구조를 가질 수 있다. 상기 요철 구조는 복수의 돌출부 및 절개부로 이루어질 수 있다. 제1 중간 광반사층(112c)은 제1 연결 비아 플러그(P11)에 인접한 일면에서 복수의 제1 돌출부(p112c) 및 제1 돌출부(p112c) 사이의 제1 절개부(i112c)를 포함할 수 있다. 제1 상위 광반사층(113c)은 제1 연결 비아 플러그(P11)에 인접한 일면에서 복수의 제2 돌출부(p113c) 및 제2 돌출부(p113c) 사이의 제2 절개부(i113c)를 포함할 수 있다. 제2 상위 광반사층(122c)은 제2 연결 비아 플러그(P21)에 인접한 일면에서 복수의 제3 돌출부(p122c) 및 제3 돌출부(p122c) 사이의 제3 절개부(i122c)를 포함할 수 있다. 상기 제1 내지 제3 돌출부(p112c, p113c, p122c) 및 상기 제1 내지 제3 절개부(i112c, i113c, i122c)로 인해, 제1 상위 광반사층(113c)의 상면 및 제2 상위 광반사층(122c)의 상면의 면적은 보다 넓어질 수 있다. 따라서, 발광부에서 발광된 광이 보다 면적이 넓어진 광반사층에 반사되어 공진기 구조로 인한 공진 효과를 증가시켜 광 추출 효율을 향상시킬 수 있다. 광반사층들의 상면의 모양은 도 9에 도시된 것에 한정되지 않으며, 실시예들에 따라 다양하게 변경될 수 있다.
도 10은 예시적인 실시예들에 따른 발광 소자를 도시하는 분해 사시도이다.
도 1을 참조하여 설명한 것과 달리, 도 10의 발광 소자(200)는 본 발명의 실시예들 중 LCoS(Liquid Crystal on Silicon)인 경우를 도시한다.
발광 소자(200)는 기판(201), 기판(201) 상의 회로 영역(210), 회로 영역(210) 상의 절연층(240), 절연층(240) 상의 전극층(250), 전극층(250) 상의 하부 배향층(255), 하부 배향층(255) 상의 액정층(260), 액정층(260) 상의 상부 배향층(265), 상부 배향층(265) 상의 투명 전극층(270), 투명 전극층(270) 상의 컬러 필터(280), 컬러 필터(280) 상의 유리 기판(290)을 포함할 수 있다. 유리 기판(290)의 외부에 광원이 존재하여, 광원에서 발광된 광이 발광 소자(200) 내로 투과되고, 발광 소자(200)의 반사층에 의해 반사되어 다시 외부로 방출될 수 있다. 발광 소자(200)는 상기와 같은 구성들 외에 다른 구성을 더 포함할 수 있으며, 상기 구성들의 배치 순서는 달라질 수 있다.
다음으로, 도 11a 내지 도 18를 참조하여, 본 발명의 실시예에 따른 발광 소자의 제조 방법에 대해 설명하기로 한다. 도 11a 내지 도 11c는 예시적인 실시예들에 따른 발광 소자의 제조 방법 순서를 나타낸 흐름도이며, 도 12 내지 도 18은 예시적인 실시예들에 따른 발광 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
도 11a 및 도 12를 참조하면, 기판(101)이 준비되고, 기판(101) 상에 금속층들(130a, 130b, 130c) 및 층간 절연층들(140a, 140b, 140c)을 교대로 적층하여 적층 구조물(SS)을 형성할 수 있다(S10). 금속층들(130a, 130b, 130c)은 실질적으로 서로 동일한 두께를 가질 수 있으며, 층간 절연층들(140a, 140b, 140c) 또한 실질적으로 서로 동일한 두께를 가질 수 있다. 다만, 다른 실시예에서, 금속층들(130a, 130b, 130c)은 기판(101)의 상면(101S)에 수직한 방향에서 서로 다른 두께로 이격되어 적층될 수도 있다. 적층 구조물(SS)은 도 1을 참고하여 설명한 서브 픽셀(SP)에 대응하여 제1 영역(R1), 제2 영역(R2) 및 제3 영역(R3)을 포함할 수 있다.
기판(101) 상에 금속층들(130a, 130b, 130c) 및 층간 절연층들(140a, 140b, 140c)을 교대로 적층하기 이전에, 기판(101) 상에 회로 영역(110)을 형성할 수 있다. 회로 영역(110)은 회로 소자들(106), 회로 콘택 플러그들(108) 및 회로 영역 절연층(109)을 포함할 수 있으며, 회로 소자들(106)은 게이트 절연층(102), 게이트 전극(103), 소스/드레인 영역들(104) 및 채널 영역(105)을 포함할 수 있다.
다른 실시예에서, 금속층들(130a, 130b, 130c) 및 층간 절연층들(140a, 140b, 140c) 사이에 버퍼층을 더 적층할 수 있다. 예를 들어, 하위 금속층(130a)의 하부에 버퍼층을 먼저 형성할 수 있으며, 하위 금속층(130a)의 상부 및 하위 층간 절연층(140a)의 하부에 버퍼층을 더 형성할 수 있으며, 중간 금속층(130b)의 상부에 버퍼층을 더 형성할 수 있다.
도 11a, 도 11b 및 도 13 내지 도 15를 참조하면, 적층 구조물(SS)의 일부를 제거하여 금속층들(130a, 130b, 130c)이 발광 영역별로 분리된 적층 구조 패턴들(PP) 형성할 수 있다(S20).
먼저, 도1, 도 11b, 도 12 및 도 13을 참조하면, 금속층들(130a, 130b, 130c) 중 상위 금속층(130c)의 일부 및 층간 절연층들(140a, 140b, 140c) 중 중간 및 상위 층간 절연층(140b, 140c)의 일부를 제거하여 적층 구조물(SS)의 제1 단차(S1)를 형성할 수 있다(S23). 제1 단차(S1)는 제1 영역(R1)에 형성될 수 있으며, 제2 및 제3 영역(R2, R3) 상의 상위 금속층(130c) 및 상위 층간 절연층(140c)은 제거될 수 있다. 제1 단차(S1)가 형성되는 단계에서 중간 층간 절연층(140b) 내에 리세스를 형성할 수 있다. 제1 단차(S1)는 상위 금속층(130c)을 분리시켜 도 2b 등에 도시된 것과 같이 제1 상위 광반사층(113)을 형성할 수 있다. 제1 영역(R1)에서 제1 단차(S1)는 제1 상위 광반사층(113)의 측면을 노출시킬 수 있다. 인접하는 픽셀(P)에도 제1 단차(S1)가 같은 공정 단계에서 형성되므로, 제1 단차(S1)로 노출된 제1 상위 광반사층(113)의 측면에 대향하는 다른 측면을 노출시키는 단차가 형성될 수 있다.
다음으로, 도1, 도 11b 및 도 14를 참조하면, 금속층들(130a, 130b, 130c) 중 중간 금속층(130b)의 일부 및 층간 절연층들(140a, 140b, 140c) 중 하위 및 중간 층간 절연층(140a, 140b)의 일부를 제거하여 중간 금속층(140b)을 분리할 수 있다(S26). 제1 및 제2 영역(R1, R2)의 계면에서 중간 금속층(130b)의 일부와 하위 및 중간 층간 절연층(140a, 140b)의 일부를 제거하여 제2 단차(S2)를 형성할 수 있고, 제2 영역(R2)에서 중간 금속층(130b)의 다른 일부 및 하위 및 중간 층간 절연층(140a, 140b)의 다른 일부를 제거하여 제3 단차(S3)를 형성할 수 있다. 제2 및 제3 단차(S2, S3)에 의해 중간 금속층(130b)이 분리되어 도 2b 등에 도시된 것과 같이, 제1 중간 광반사층(112)과 제2 상위 광반사층(122)을 형성할 수 있고, 제3 단차(S3)에 의해 제3 영역(R3) 상의 중간 금속층(130b)은 제거될 수 있다. 제2 및 제3 단차(S2, S3)가 형성되는 단계에서, 하위 층간 절연층(140c) 내에 리세스를 형성할 수 있다. 인접하는 픽셀(P)에도 제2 및 제3 단차(S2, S3)가 같은 공정 단계에서 형성되므로, 제1 영역(R1)에서 제2 단차(S2)가 형성된 제1 중간 광반사층(112)의 제1 측면에 대향하는 제2 측면에도 단차가 형성될 수 있다.
다음으로, 도1, 도 11b 및 도 15를 참조하면, 금속층들(130a, 130b, 130c) 중 하위 금속층(130a)의 일부 및 층간 절연층들(140a, 140b, 140c) 중 하위 층간 절연층(140a)의 일부를 제거하여 하위 금속층(140a)을 분리할 수 있다(S29). 제1 영역 및 제2 영역(R1, R2)의 계면에 인접한 하위 금속층(130a)의 일부 및 하위 층간 절연층(140a)의 일부를 제거하여 제4 단차(S4)를 형성할 수 있고, 제2 영역 및 제3 영역(R2, R3)의 계면에 인접한 하위 금속층(130a)의 다른 일부 및 하위 층간 절연층(140a)의 다른 일부를 제거하여 제5 단차(S5)를 형성할 수 있다. 제4 및 제5 단차(S4, S5)에 의해 하위 금속층(130c)이 분리되어 도 2b 등에 도시된 것과 같이, 제1 하위 광반사층(111), 제2 하위 광반사층(121) 및 제3 광반사층(131)을 형성할 수 있다. 제4 및 제5 단차(S4, S5)가 형성되는 단계에서, 회로 영역 절연층(109)의 상면의 일부가 노출될 수 있다. 인접하는 픽셀(P)에도 제4 및 제5 단차(S4, S5)가 같은 공정 단계에서 형성되므로, 제4 단차(S2)가 형성된 제1 하위 광반사층(111)의 제1 측면에 대향하는 제2 측면에도 단차가 형성될 수 있다.
도 11a 및 도 16을 참조하면, 층간 절연층들(140a, 140b, 140c)과 함께 절연층(140)을 구성하도록, 적층 구조 패턴들(PP)을 덮으며 상부가 평탄화된 절연 물질 층을 형성할 수 있다(S30). 적층 구조 패턴들(PP)의 제1 내지 제5 단차들(S1, S2, S3, S4, S5)을 절연 물질로 덮으면서 적층 구조 패턴들(PP)의 상부를 소정의 두께로 덮는 예비 절연층을 형성하고, 예비 절연층의 상부를 평탄화하여 절연 물질 층을 형성할 수 있다. 절연 물질 층은 층간 절연층들(140a, 140b, 140c)과 실질적으로 동일한 물질을 포함할 수 있고, 함께 절연층(140)을 구성할 수 있다.
다른 실시예에서, 절연층(140)을 구성하는 단계 이후, 후술할 발광부(EP)를 형성하는 단계 이전에, 절연층(140)을 관통하여 적층 구조 패턴들(PP) 사이에 배치되는 분리 절연층(145)을 형성할 수 있다. 도 5a 및 도 5b를 함께 참조하면, 적층 구조 패턴들(PP) 사이에서 x 방향 및 y 방향으로 연장되고, 절연층(140)을 관통하는 트랜치를 형성하고, 트랜치를 광흡수율이 낮고 전기적으로 절연성을 갖는 물질 또는 광 반사성을 갖는 물질로 채워 분리 절연층(145)을 형성할 수 있다.
도 11a, 도 11c 및 도 17을 참조하면, 절연층(140)을 관통하여 서로 분리된 금속층들(130a, 130b, 130c)과 각각 연결되는 비아 플러그들(P)을 형성할 수 있다(S40).
먼저, 절연층(140)을 관통하여 금속층들(130a, 130b, 130c)의 상면 일부를 노출시키는 비아 홀들을 형성할 수 있다(S43). 마스크층을 이용하여 절연층(140)을 이방성 식각하여 비아 홀들을 형성할 수 있다. 비아 홀들 각각은 절연층(140) 내에서 연결되는 금속층들(130a, 130b, 130c)에 따라 서로 다른 높이를 갖도록 형성될 수 있다.
다음으로, 비아 홀들을 도전성 물질로 채울 수 있다(S46). 비아 홀들의 내부를 텅스텐(W) 또는 구리(Cu) 등과 같은 도전성 물질로 채울 수 있다. 상기 도전성 물질은 비아 홀들의 내부를 채우면서, 절연층(140)의 상면에도 적층될 수 있다.
다음으로, 도전성 물질의 일부를 에치백(Etch Back) 공정으로 제거할 수 있다(S49). 에치백 공정에 의해, 절연층(140)의 상면에 적층된 상기 도전성 물질이 제거될 수 있으며, 비아 홀들의 내부를 채우는 도전성 물질도 일부 제거될 수 있으나, 이에 한정되는 것은 아니다. 에치백 공정에 의해, 텅스텐을 포함하는 비아 플러그들을 형성할 수 있으며, 비아 플러그들의 상면이 절연층(140)의 상면과 실질적으로 공면을 이룰 수 있다.
도 1, 도 11a 및 도 18를 참조하면, 절연층(140) 상의 제1 전극들(150), 발광층(160) 및 제2 전극(170)을 포함하는 발광부(EP)를 형성할 수 있다(S50).
먼저, 절연층(140)의 상면을 덮고 비아 플러그들과 연결되는 제1 전극들(150)을 형성할 수 있다. 제1 전극들(150)은 x 방향 및 y 방향에서 서로 이격되도록 형성될 수 있으며, 서브 픽셀(SP)에 대응하여 형성될 수 있다. 제1 전극들(150)은 실질적으로 동일한 두께로 형성될 수 있다.
다음으로, 제1 전극들(150)의 상면을 덮고, 절연층(140)의 상면 일부를 덮는 발광층(160), 발광층(160)의 상면을 덮는 제2 전극(170), 제2 전극(170)의 상면을 덮는 봉지층(180), 봉지층(180)의 상면을 덮는 컬러 필터들(190)을 순차적으로 형성할 수 있다. 발광층(160) 및 제2 전극(170)은 공통층일 수 있으며, x 방향 및 y 방향에서 연장될 수 있다. 봉지층(180)은 하부에 배치되는 제2 전극(170) 및 발광층(160)을 보호할 수 있고, 컬러 필터들(190)은 각 서브 픽셀(P)에 대응하여 적색 컬러 필터(190R), 녹색 컬러 필터(190G) 및 청색 컬러 필터(190B)을 포함할 수 있다. 도시되지 않았지만, 컬러 필터들(190) 사이에 광 차단 물질을 포함하는 격벽이 더 형성될 수 있다.
다음으로, 도 19a 내지 도 26를 참조하여, 본 발명의 실시예에 따른 발광 소자의 제조방법에 대해 설명하기로 한다. 도 19a 및 도 19b는 예시적인 실시예들에 따른 발광 소자의 제조방법 순서를 나타낸 흐름도이며, 도 20 내지 도 26은 예시적인 실시예들에 따른 발광 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
도 19a 및 도 20을 참조하면, 기판(101)이 준비되고, 기판(101) 상에 금속층(126)을 적층할 수 있다(S10'). 금속층(126)은 실질적으로 균일한 두께로 형성될 수 있으며, 도 1을 참고하여 설명한 서브 픽셀(SP)에 대응하여 제1 영역(R1), 제2 영역(R2) 및 제3 영역(R3)을 포함할 수 있다.
기판(101) 상에 금속층(126) 적층하기 이전에, 기판(101) 상에 회로 영역(110)을 형성할 수 있다. 회로 영역(110)은 회로 소자들(106), 회로 콘택 플러그들(108) 및 회로 영역 절연층(109)을 포함할 수 있으며, 회로 소자들(106)은 게이트 절연층(102), 게이트 전극(103), 소스/드레인 영역들(104) 및 채널 영역(105)을 포함할 수 있다.
다른 실시예에서, 기판(101) 상에 금속층(126)을 적층하는 단계에서, 금속층(126) 내부에 버퍼층들을 더 형성할 수 있다.
도 19a, 도 19b 및 도 21 내지 도 23을 참조하면, 금속층(126) 일부를 제거하여 금속층(126)하부 영역이 발광 영역별로 분리되고, 복수의 단차를 갖는 금속 패턴들(129)을 형성할 수 있다(S20').
먼저, 도1, 도 19b 및 도 21을 참조하면, 금속층(126)의 상부 영역의 일부를 제거하여 제1 단차(S1a)를 갖는 제 금속 패턴(127)을 형성할 수 있다(S23'). 제1 단차(S1a)는 제1 영역(R1)에 형성될 수 있으며, 제2 및 제3 영역(R2, R3) 상의 금속층(126)의 상부 영역의 일부는 제거되어 제1 금속 패턴(127)을 형성할 수 있다. 제1 영역(R1)에서 제1 금속 패턴(127)의 측면이 노출될 수 있다. 인접하는 픽셀(P)에도 제1 단차(S1a)가 같은 공정 단계에서 형성되므로, 제1 영역(R1)에서 제1 단차(S1a)가 형성된 제1 금속 패턴(127)의 제1 측면에 대향하는 제2 측면에도 단차가 형성될 수 있다.
다음으로, 도1, 도 19b 및 도 22를 참조하면, 제1 금속 패턴(127) 중 제1 단차(S1a)가 형성된 영역의 일부를 제거하여 제2 단차(S2a) 및 제3 단차(S3a)를 갖는 제2 금속 패턴(128)을 형성할 수 있다(S26'). 제1 및 제2 영역(R1, R2)의 계면에 인접한 제1 금속 패턴(127)의 일부를 제거하여 제2 단차(S2)를 형성할 수 있고, 제2 및 제3 영역(R2, R3) 사이에 제1 금속 패턴(127)의 다른 일부 제거하여 제3 단차(S3a)를 형성할 수 있다. 제2 및 제3 단차(S2, S3)에 의해 중간 금속층(130b)이 분리되어 도 7a에 도시된 것과 같이, 제1 중간 광반사층(112a)과 제2 상위 광반사층(122a)을 형성할 수 있고, 제3 단차(S3)에 의해 제3 영역(R3) 상의 제1 금속 패턴(127)의 일부가 제거될 수 있다. 인접하는 픽셀(P)에도 제2 및 제3 단차(S2a, S3a)가 같은 공정 단계에서 형성되므로, 제1 영역(R1)에서 제2 단차(S2a)가 형성된 제2 금속 패턴(128)의 제1 측면에 대향하는 제2 측면에도 단차가 형성될 수 있다.
다음으로, 도1, 도 19b 및 도 23를 참조하면, 제2 금속 패턴(128) 중 제2 단차(S2a) 및 제3 단차(S3a)가 형성된 영역의 일부를 제거하여 제4 단차(S4a) 및 제5 단차(S5a)를 갖는 금속 패턴들(129)을 형성할 수 있다(S29'). 제2 단차(S2a)가 형성된 영역에서 제2 금속 패턴(128)의 일부를 제거하여 제4 단차(S4a)를 형성할 수 있고, 제3 단차(S3a)가 형성된 영역에서 제2 금속 패턴(128)의 다른 일부를 제거하여 제5 단차(S5a)를 형성할 수 있다. 제4 및 제5 단차(S4a, S5a)에 의해 제2 금속 패턴(128)이 분리되어 도 2b 등에 도시된 것과 같이, 제1 하위 광반사층(111a), 제2 하위 광반사층(121a) 및 제3 광반사층(131a)을 형성할 수 있다. 이로써, 제1 영역(R1)에서의 제1 하위 광반사층(111a), 제1 중간 광반사층(112a) 및 제1 상위 광반사층(113a)과 제2 영역(R2)에서의 제2 하위 광반사층(121a) 및 제2 상위 광반사층(122a)과 제3 영역(R3)에서의 제3 광반사층(131a)을 포함하는 금속 패턴들(129)을 형성할 수 있다. 인접하는 픽셀(P)에도 제4 및 제5 단차(S4a, S5a)가 같은 공정 단계에서 형성되므로, 제1 영역(R1)에서 제4 단차(S4a)가 형성된 제1 하위 광반사층(111a)의 제1 측면에 대향하는 제2 측면에도 단차가 형성될 수 있고, 제3 영역(R3)에서 제5 단차(S5a)가 형성된 제3 광반사층(131a)의 제1 측면에 대향하는 제2 측면에도 단차가 형성될 수 있다.
도 19a 및 도 24를 참조하면, 금속 패턴들(129)을 절연 물질로 덮어 절연 물질 층을 형성하고, 절연 물질 층의 상부를 평탄화하여 절연층을 형성할 수 있다(S30'). 금속 패턴들(129)의 제1 내지 제5 단차들(S1a, S2a, S3a, S4a, S5a)을 절연 물질로 덮으면서 금속 패턴들(129)의 상부를 소정의 두께로 덮는 절연 물질 층을 형성하고, 절연 물질 층의 상부를 평탄화하여 절연층을 형성할 수 있다.
도 19a 및 도 25를 참조하면, 절연층(140)을 관통하여 금속 패턴들(129)과 각각 연결되는 비아 플러그들(P)을 형성할 수 있다(S40'). 비아 플러그들(P)를 형성하는 공정은 도 11c 및 도 17을 참조하여 설명한 것과 동일하므로 생략하기로 한다.
도 1, 도 19a 및 도 26을 참조하면, 절연층(140) 상의 제1 전극들(150), 발광층(160) 및 제2 전극(170)을 포함하는 발광부(EP)를 형성할 수 있다(S50'). 발광부(EP)를 형성하는 공정은 도 11a 및 도 18을 참조하여 설명한 것과 동일하므로 생략하기로 한다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200 : 발광 소자 101 : 기판
102 : 게이트 절연층 103 : 게이트 전극
104 : 소스/드레인 영역들 105 : 채널 영역
106 : 회로 소자들 107 : 소자 분리 영역
108 : 회로 콘택 플러그들 109 : 회로 영역 절연층
110 : 회로 영역 111 : 제1 하위 광반사층
112 : 제1 중간 광반사층 113 : 제1 상위 광반사층
121 : 제2 하위 광반사층 122 : 제2 상위 광반사층
131 : 제3 광반사층 140 : 절연층 150 : 제1 전극들 160 : 발광층 170 : 제2 전극 180 : 봉지층 190 : 컬러 필터들 C1 : 제1 발광 영역 연결부
C2 : 제2 발광 영역 연결부 C3 : 제3 발광 영역 연결부
E1 : 제1 발광 영역 E2 : 제2 발광 영역
E3 : 제3 발광 영역 EP : 발광부 P11 : 제1 연결 비아 플러그 P12, P13 : 제1 비아 플러그
P21 : 제2 연결 비아 플러그 P22 : 제2 비아 플러그
P31 : 제3 연결 비아 플러그

Claims (20)

  1. 기판;
    상기 기판 상의 회로 소자를 포함하는 회로 영역;
    상기 회로 영역 상의 절연층;
    상기 절연층 내의 제1 발광 영역 연결부, 제2 발광 영역 연결부 및 제3 발광 영역 연결부; 및
    상기 제1 발광 영역 연결부 상의 제1 발광 영역, 상기 제2 발광 영역 연결부 상의 제2 발광 영역 및 상기 제3 발광 영역 연결부 상의 제3 발광 영역을 포함하는 발광부를 포함하되,
    상기 제1 발광 영역 연결부는 제1 하위 광반사층, 상기 제1 하위 광반사층 상의 제1 중간 광반사층, 상기 제1 중간 광반사층 상의 제1 상위 광반사층을 포함하는 제1 광반사층들 및 상기 제1 발광 영역과 연결되는 적어도 하나 이상의 제1 비아 플러그들을 포함하고,
    상기 제2 발광 영역 연결부는 제2 하위 광반사층, 상기 제2 하위 광반사층 상의 제2 상위 광반사층을 포함하는 제2 광반사층들 및 상기 제2 발광 영역과 연결되는 적어도 하나 이상의 제2 비아 플러그들을 포함하고,
    상기 제3 발광 영역 연결부는 제3 광반사층 및 상기 제3 발광 영역과 연결되는 제3 비아 플러그를 포함하는 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 하위 광반사층은 상기 제1 중간 광반사층보다 상기 기판의 상면에 평행한 적어도 일 방향에서 더 길게 연장되고,
    상기 제1 중간 광반사층은 상기 제1 상위 광반사층보다 상기 기판의 상면에 평행한 적어도 일 방향에서 더 길게 연장되고,
    상기 제2 하위 광반사층은 상기 제2 상위 광반사층보다 상기 기판의 상면에 평행한 적어도 일 방향에서 더 길게 연장되는 발광 소자.
  3. 제1 항에 있어서,
    상기 제1 비아 플러그들 중 하나는 상기 제1 하위 광반사층과 연결되고,
    상기 제2 비아 플러그들 중 하나는 상기 제2 하위 광반사층과 연결되고,
    상기 제3 비아 플러그는 상기 제3 광반사층과 연결되는 발광 소자.
  4. 제3 항에 있어서,
    상기 제1 비아 플러그들의 각각은 상기 제1 하위 광반사층, 상기 제1 중간 광반사층 및 상기 제1 상위 광반사층과 연결되고,
    상기 제2 비아 플러그들의 각각은 상기 제2 하위 광반사층 및 상기 제2 상위 광반사층과 연결되는 발광 소자.
  5. 제 1 항에 있어서,
    상기 절연층의 상면은 상기 기판의 상면에 평행하고,
    상기 절연층은 상기 제1 내지 제3 발광 영역과 상기 제1 내지 제3 발광 영역 연결부 사이에서 공진기(resonant cavity) 구조가 구비되도록 서로 다른 두께를 갖는 발광 소자.
  6. 제5 항에 있어서,
    상기 절연층은 상기 제1 상위 광반사층의 상면에서 상기 절연층의 상면까지의 제1 두께를 갖고, 상기 제2 상위 광반사층의 상면에서 상기 절연층의 상면까지의 제2 두께를 갖고, 상기 제3 광반사층의 상면에서 상기 절연층의 상면까지 제3 두께를 갖고,
    상기 제1 두께는 상기 제2 두께보다 작고, 상기 제2 두께는 상기 제3 두께보다 작은 발광 소자.
  7. 제6 항에 있어서,
    상기 제1 내지 제3 두께는 50nm 내지 900nm의 범위인 발광 소자.
  8. 제1 항에 있어서,
    상기 제1 내지 제3 발광 영역 상의 봉지층; 및
    상기 봉지층 상의 적색, 녹색 및 청색의 컬러 필터를 더 포함하는 발광 소자.
  9. 제1 항에 있어서,
    상기 회로 소자는 게이트 절연층, 상기 게이트 절연층 상의 게이트 전극, 및 상기 게이트 전극의 양 측에서 상기 기판 내에 배치되는 소스/드레인 영역들을 포함하고,
    상기 회로 소자는 상기 소스/드레인 영역들과 전기적으로 연결되는 회로 콘택 플러그들을 통해 상기 제1 하위 광반사층, 상기 제2 하위 광반사층 및 상기 제3 광반사층과 연결되는 발광 소자.
  10. 기판;
    상기 기판 상의 절연층;
    상기 절연층 내에 개재되는 제1 발광 영역 연결부, 제2 발광 영역 연결부 및 제3 발광 영역 연결부를 포함하되,
    상기 제1 발광 영역 연결부는 상기 절연층 내에 수직하게 서로 이격되어 배치되는 다층 구조의 제1 광반사층들 및 상기 제1 광반사층들 중 하나 이상과 각각 연결되는 하나 이상의 제1 비아 플러그를 포함하고,
    상기 제2 발광 영역 연결부는 상기 절연층 내에 수직하게 서로 이격되어 배치되는 다층 구조의 제2 광반사층들 및 상기 제2 광반사층들 중 하나 이상과 각각 연결되는 하나 이상의 제2 비아 플러그를 포함하고,
    상기 제3 발광 영역 연결부는 상기 절연층 내에 배치되는 제3 광반사층 및 상기 제3 광반사층과 연결되는 제3 비아 플러그를 포함하는 발광 소자.
  11. 제10 항에 있어서,
    상기 제1 비아 플러그는 상기 제1 광반사층들 중 하부에 위치하는 제1 하위 광반사층과 연결되고,
    상기 제2 비아 플러그는 상기 제2 광반사층들 중 하부에 위치하는 제2 하위 광반사층과 연결되는 발광 소자.
  12. 제10 항에 있어서,
    상기 제1 내지 제3 발광 영역 연결부 사이에 배치되고, 상기 기판의 상면에 수직한 방향으로 연장되는 분리 절연층을 더 포함하는 발광 소자.
  13. 제10 항에 있어서,
    상기 제1 광반사층들 중 하부에 배치되는 제1 하위 광반사층, 상기 제2 광반사층들 중 하부에 배치되는 제2 하위 광반사층 및 제3 광반사층의 아래에 각각 배치되는 하부 버퍼층을 더 포함하는 발광 소자.
  14. 제10 항에 있어서,
    상기 제1 광반사층들, 상기 제2 광반사층들 및 제3 광반사층의 각각의 상부에 배치되는 상부 버퍼층을 더 포함하는 발광 소자.
  15. 제10 항에 있어서,
    다층 구조로 이루어진 상기 제1 및 제2 광반사층들은 하위층에서 상위층으로 갈수록 두께가 얇아지는 발광 소자.
  16. 제10 항에 있어서,
    상기 절연층 상에서 상기 제1 비아 플러그와 연결되는 제1 발광 영역;
    상기 절연층 상에서 상기 제2 비아 플러그와 연결되는 제2 발광 영역; 및
    상기 절연층 상에서 상기 제3 비아 플러그와 연결되는 제3 발광 영역을 더 포함하는 발광 소자.
  17. 제10 항에 있어서,
    상기 제1 내지 제3 발광 영역 연결부 상의 전극층, 상기 전극층 상의 하부 배향층, 상기 하부 배향층 상의 액정층, 상기 액정층 상의 상부 배향층, 상기 상부 배향층 상의 투명 전극층, 상기 투명 전극층 상의 컬러 필터를 더 포함하는 발광 소자.
  18. 기판 상에 금속층들 및 층간 절연층들을 교대로 적층하여 적층 구조물을 형성하는 단계;
    상기 적층 구조물의 일부를 제거하여 상기 금속층들이 발광 영역별로 분리된 적층 구조 패턴들을 형성하는 단계;
    상기 층간 절연층과 함께 절연층을 구성하도록, 상기 적층 구조 패턴들을 덮으며 상부가 평탄화된 절연 물질 층을 형성하는 단계;
    상기 절연층을 관통하여 분리된 상기 금속층들과 각각 연결되는 비아 플러그들을 형성하는 단계; 및
    상기 절연층 상의 제1 전극, 발광층 및 제2 전극을 포함하는 발광부를 형성하는 단계를 포함하는 발광 소자의 제조방법.
  19. 제18 항에 있어서,
    상기 적층 구조 패턴들을 형성하는 단계는,
    상기 금속층들 중 상위 금속층의 일부 및 상기 층간 절연층들 중 상위 및 중간 층간 절연층의 일부를 제거하여 상기 적층 구조물의 단차를 형성하는 단계;
    상기 금속층들 중 중간 금속층의 일부 및 상기 층간 절연층들 중 중간 및 하위 층간 절연층의 일부를 제거하여 중간 금속층을 분리하는 단계; 및
    상기 금속층들 중 하위 금속층의 일부 및 상기 층간 절연층들 중 하위 층간 절연층의 일부를 제거하여 하위 금속층을 분리하는 단계를 포함하는 발광 소자의 제조방법.
  20. 제18 항에 있어서,
    상기 비아 플러그들을 형성하는 단계는,
    상기 절연층을 관통하여 상기 금속층들의 상면 일부를 노출시키는 비아 홀들을 형성하는 단계;
    상기 비아 홀들을 도전성 물질로 채우는 단계; 및
    상기 도전성 물질의 일부를 에치백(Etch Back) 공정으로 제거하는 단계를 포함하는 발광 소자의 제조방법.


KR1020190112589A 2019-09-11 2019-09-11 발광 소자 및 그 제조방법 KR20210031085A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190112589A KR20210031085A (ko) 2019-09-11 2019-09-11 발광 소자 및 그 제조방법
US16/877,303 US11374202B2 (en) 2019-09-11 2020-05-18 Light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190112589A KR20210031085A (ko) 2019-09-11 2019-09-11 발광 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210031085A true KR20210031085A (ko) 2021-03-19

Family

ID=74850486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190112589A KR20210031085A (ko) 2019-09-11 2019-09-11 발광 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US11374202B2 (ko)
KR (1) KR20210031085A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
KR20220030361A (ko) * 2020-08-28 2022-03-11 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
KR20220068547A (ko) * 2020-11-19 2022-05-26 엘지디스플레이 주식회사 전계 발광 표시 장치
CN118019389A (zh) * 2022-11-09 2024-05-10 三星显示有限公司 像素和显示装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1143394C (zh) 1996-08-27 2004-03-24 精工爱普生株式会社 剥离方法、溥膜器件的转移方法和薄膜器件
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101429933B1 (ko) 2007-07-03 2014-08-14 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR20100084229A (ko) 2009-01-16 2010-07-26 엘지전자 주식회사 모터용 로터 아셈블리
JP2014026902A (ja) 2012-07-30 2014-02-06 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP6186698B2 (ja) 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置、電子機器
JP2014137914A (ja) * 2013-01-17 2014-07-28 Japan Display Inc 有機エレクトロルミネッセンス表示装置
JP6286941B2 (ja) * 2013-08-27 2018-03-07 セイコーエプソン株式会社 発光装置、発光装置の製造方法、電子機器
CN103700782B (zh) 2013-12-26 2015-12-09 合肥京东方光电科技有限公司 一种oled显示面板及其制备方法
CN104409468B (zh) 2014-10-29 2018-09-14 京东方科技集团股份有限公司 显示基板及其显示装置、制作方法
JP2016143630A (ja) 2015-02-05 2016-08-08 セイコーエプソン株式会社 有機ｅｌ装置、及び電子機器
CN104867961B (zh) 2015-04-24 2020-06-30 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
JP6601047B2 (ja) * 2015-08-07 2019-11-06 ソニー株式会社 発光素子及びその製造方法、並びに、表示装置
JP2017062941A (ja) 2015-09-25 2017-03-30 ソニー株式会社 表示装置及びその製造方法
JP2017068927A (ja) 2015-09-28 2017-04-06 セイコーエプソン株式会社 有機発光装置および電子機器
CN109390372B (zh) * 2017-08-08 2021-11-16 合肥视涯技术有限公司 像素结构及其形成方法、显示屏
US20210020868A1 (en) * 2018-05-11 2021-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and fabrication method thereof
CN110459699B (zh) * 2019-08-30 2022-07-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US11374202B2 (en) 2022-06-28
US20210074953A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
KR20210031085A (ko) 발광 소자 및 그 제조방법
CN108987423B (zh) 显示装置
US11362145B2 (en) Organic light emitting device and method of manufacturing the same
JP6099420B2 (ja) 発光装置
CN111223885A (zh) 显示装置和制造其的方法
KR102539570B1 (ko) 유기발광표시장치
US7977875B2 (en) Light emitting display
KR102504630B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR101454752B1 (ko) 유기발광다이오드표시장치 및 그 제조 방법
KR102514938B1 (ko) 표시장치
JP7410231B2 (ja) ディスプレイ装置、電子機器
KR20180041796A (ko) 표시 장치 및 그 제조 방법
US11769788B2 (en) High-resolution display device
KR20150029158A (ko) 유기 발광 표시 장치
CN112951879A (zh) 显示装置
KR102156345B1 (ko) 유기 발광 다이오드 및 이를 포함하는 표시 장치
WO2013099744A1 (ja) 表示装置
KR20210081761A (ko) Led 표시장치 및 led소자 제조방법
KR20040000629A (ko) 유기 전계 발광 표시 장치와 그 제조 방법
KR102519547B1 (ko) 유기발광표시장치와 그를 포함한 헤드 장착형 디스플레이, 및 이의 제조방법
KR20220109894A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
CN114078992A (zh) 发光元件、制造发光元件的方法以及显示装置
WO2023092535A1 (zh) 显示基板
WO2024116973A1 (ja) 発光素子及び発光装置
US20230018385A1 (en) Light-emitting element and display device including the same