CN117730424A - 发光元件和包括发光元件的显示设备 - Google Patents

发光元件和包括发光元件的显示设备 Download PDF

Info

Publication number
CN117730424A
CN117730424A CN202280049613.7A CN202280049613A CN117730424A CN 117730424 A CN117730424 A CN 117730424A CN 202280049613 A CN202280049613 A CN 202280049613A CN 117730424 A CN117730424 A CN 117730424A
Authority
CN
China
Prior art keywords
insulating film
light emitting
emitting element
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280049613.7A
Other languages
English (en)
Inventor
车炯来
金东旭
徐东均
沈泳出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117730424A publication Critical patent/CN117730424A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H01L33/0012—Devices characterised by their operation having p-n or hi-lo junctions p-i-n devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

提供了发光元件和包括发光元件的显示设备。发光元件包括：发光元件芯，包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的发光层；氮化物绝缘膜，围绕发光元件芯的侧表面；第一元件绝缘膜，围绕氮化物绝缘膜的外表面；以及第二元件绝缘膜，围绕第一元件绝缘膜的外表面，其中，氮化物绝缘膜的厚度小于第一元件绝缘膜的厚度和第二元件绝缘膜的厚度。

Description

发光元件和包括发光元件的显示设备
技术领域
本公开涉及发光元件和包括发光元件的显示设备。
背景技术
随着多媒体技术的发展，显示设备变得越来越重要。因此，已经使用了各种显示设备，诸如有机发光二极管(OLED)显示设备、液晶显示(LCD)设备等。
典型的显示设备包括显示面板，诸如有机发光显示面板或液晶显示(LCD)面板。发光显示面板可以包括发光元件。例如，发光二极管(LED)包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机LED。
发明内容
技术问题
本公开的技术目的是提供一种发光元件，其中，直接设置在包括半导体层的发光元件芯的侧面上的第一元件绝缘膜实现为氮化物绝缘膜，并且减少了发光元件芯的表面缺陷，从而改善了发光元件的效率和可靠性。
此外，本公开的技术目的是提供一种发光元件，其中，直接设置在包括半导体层的发光元件芯的侧面上的氮化物绝缘膜的厚度小于第二元件绝缘膜的厚度和第三元件绝缘膜的厚度中的每一个，使得保持氮化物绝缘膜的结晶度，从而有效地防止杂质的扩散。
此外，本公开的技术目的是提供一种包括发光元件的显示设备，其中，直接设置在包括半导体层的发光元件芯的侧面上的第一元件绝缘膜实现为氮化物绝缘膜，并且减少了发光元件芯的表面缺陷，从而改善了元件的效率和可靠性。
应当注意，本公开的方面不限于上述方面，并且本公开的其他未提及的方面将由本领域技术人员从以下描述中清楚地理解。
技术方案
根据本公开的实施方式，发光元件包括：发光元件芯，包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的发光层；氮化物绝缘膜，围绕发光元件芯的侧面；第一元件绝缘膜，围绕氮化物绝缘膜的外侧面；以及第二元件绝缘膜，围绕第一元件绝缘膜的外侧面，其中，氮化物绝缘膜的厚度小于第一元件绝缘膜的厚度和第二元件绝缘膜的厚度中的每一个。
氮化物绝缘膜的内侧面可以与发光元件芯的侧面接触。
发光元件芯的侧面可以包括第一半导体层的侧面、第二半导体层的侧面和发光层的侧面中的至少一个。
氮化物绝缘膜的厚度可以在1nm至5nm的范围内。
第一元件绝缘膜的介电常数可以大于第二元件绝缘膜的介电常数。
第二元件绝缘膜的蚀刻速率可以与第一元件绝缘膜的蚀刻速率不同。
第一元件绝缘膜可以具有10或更大的介电常数和3eV或更高的能隙。
氮化物绝缘膜可以具有等于或小于临界厚度的厚度。
氮化物绝缘膜可以包括AlN和SiNx中的至少一个。
第一元件绝缘膜可以包括氧化硅(SiOx)、氧化铝(AlxOy)、氧化铪硅(HfSiOx)、氧化钪(ScxOy)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锶(SrO)、氧化钇(YxOy)、氧化钽(TaxOy)、氧化钡(BaO)、氧化钨(WOx)、氧化钛(TiOx)和氧化镧(LaxOy)中的至少一个。
根据本公开的实施方式，发光元件包括：发光元件芯，包括第一半导体层、设置在第一半导体层上的发光层以及设置在发光层上的第二半导体层；第一元件绝缘膜，围绕发光元件芯的侧面；第二元件绝缘膜，围绕第一元件绝缘膜的外侧面；以及第三元件绝缘膜，围绕第二元件绝缘膜的外侧面，其中，第一元件绝缘膜具有在1nm至5nm的范围内的厚度。
第一元件绝缘膜可以包括基于氮化物的绝缘材料。
第二元件绝缘膜的厚度可以大于第一元件绝缘膜的厚度，并且第三元件绝缘膜的厚度可以大于第一元件绝缘膜的厚度。
第一元件绝缘膜可以接触发光元件芯的侧面，并且发光元件芯的侧面可以包括第一半导体层的侧面、第二半导体层的侧面和发光层的侧面中的至少一个。
第二元件绝缘膜的介电常数可以大于第三元件绝缘膜的介电常数。
根据本公开的实施方式，显示设备包括：第一电极和第二电极，设置在衬底上并且彼此间隔开；以及发光元件，设置在第一电极和第二电极上，其中，发光元件包括：发光元件芯，包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的发光层；氮化物绝缘膜，围绕发光元件芯的侧面；第一元件绝缘膜，围绕氮化物绝缘膜的外侧面；以及第二元件绝缘膜，围绕第一元件绝缘膜的外侧面，并且氮化物绝缘膜的厚度小于第一元件绝缘膜的厚度和第二元件绝缘膜的厚度中的每一个。
氮化物绝缘膜的内侧面可以接触发光元件芯的侧面。
氮化物绝缘膜的厚度可以在1nm至5nm的范围内。
第一元件绝缘膜的介电常数可以大于第二元件绝缘膜的介电常数。
氮化物绝缘膜可以具有等于或小于临界厚度的厚度。
其它实施方式的细节包括在详细描述和附图中。
有益效果
根据实施方式的发光元件包括发光元件芯以及第一绝缘膜、第二元件绝缘膜和第三元件绝缘膜，发光元件芯包括半导体层，第一绝缘膜、第二元件绝缘膜和第三元件绝缘膜围绕发光元件芯的侧面(外圆周面)并且依次设置在其上。第一元件绝缘膜可以实现为包括基于氮化物的绝缘材料的氮化物绝缘膜。第一元件绝缘膜可以直接设置在发光元件芯的外圆周面上。因此，可以减少在发光元件的制造工艺期间可能出现的发光元件芯的表面缺陷，并且可以防止杂质(例如，氧气)从第二元件绝缘膜或第三元件绝缘膜扩散到发光元件芯的半导体层中。第一元件绝缘膜可以具有小于或等于预定厚度的厚度，使得可以保持第一元件绝缘膜的材料的结晶度，从而有效地防止杂质从第二元件绝缘膜和/或第三元件绝缘膜扩散到发光元件芯的半导体层。因此，可以改善发光元件的元件效率(或发光效率)和可靠性。
根据实施方式的显示设备可以包括具有改善的元件效率和可靠性的上述发光元件，并且具有改善的显示质量。
根据实施方式的效果不受以上示例的内容的限制，并且更多的各种效果包括在本公开中。
附图说明
图1是根据实施方式的发光元件的示意性立体图。
图2是根据实施方式的发光元件的示意性剖视图。
图3是根据另一实施方式的发光元件的示意性剖视图。
图4是根据又一实施方式的发光元件的示意性剖视图。
图5至图10是根据实施方式的用于制造发光元件的方法的步骤的示意性剖视图。
图11是根据实施方式的显示设备的示意性平面图。
图12是示出根据实施方式的显示设备的像素的示意性平面布局图。
图13是示出沿着图12中的线I-I'截取的示例的示意性剖视图。
图14是示出图13的区域A的示例的示意性放大剖视图。
图15是示出图13的区域A的另一示例的示意性放大剖视图。
图16是示出图13的区域A的又一示例的示意性放大剖视图。
具体实施方式
现在将在下文中参考附图更全面地描述本公开，附图中示出了本公开的优选实施方式。然而，本公开可以以不同的形式来实施，并且不应被解释为限于本文中阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域技术人员完全传达本公开的范围。
还将理解，当层被称为“在”另一层或衬底“上”时，它可以直接在另一层或衬底上，或者还可以存在居间层。在整个说明书中，相同的附图标记表示相同的组件。
将理解，尽管可以在本文中使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本公开的教导的情况下，下面讨论的第一元件可以被称为第二元件。类似地，第二元件也可以被称为第一元件。
在下文中，将参考附图描述实施方式。
图1是根据实施方式的发光元件的示意性立体图。图2是根据实施方式的发光元件的示意性剖视图。
参考图1和图2，发光元件ED可以是颗粒状元件，并且可以具有拥有预定纵横比的杆形状或圆柱形形状。发光元件ED可以具有在方向X上延伸的形状。发光元件ED的延伸方向(或纵向方向)上的长度可以大于发光元件ED的直径。纵横比可以在1.2:1至100:1的范围内。然而，本公开不限于此。例如，发光元件ED可以具有圆柱体、杆、线、管等的形状，或者可以具有诸如立方体、长方体或六棱柱的多边形棱柱的形状，或者可以具有在一方向上延伸并且具有部分倾斜的外部面的形状。在下文中，在示出发光元件ED的形状的附图中，术语“方向X”、“发光元件ED的延伸方向X”和“发光元件ED的长度方向X”可以以彼此可互换的方式使用。
发光元件ED可以具有纳米级(大于或等于1nm且小于1μm)至微米级(大于或等于1μm且小于1mm)的尺寸。在实施方式中，发光元件ED的直径和长度两者可以具有纳米级的尺寸，或者可以具有微米级的尺寸。在一些其它实施方式中，发光元件ED的直径可以具有纳米级的尺寸，而发光元件ED的长度可以具有微米级的尺寸。在一些实施方式中，一些发光元件ED中的每一个可以在其直径和/或长度上具有纳米级的尺寸，而其他一些发光元件ED中的每一个可以在其直径和/或长度上具有微米级的尺寸。
在实施方式中，发光元件ED可以实现为无机发光二极管。无机发光二极管可以包括半导体层。例如，无机发光二极管可以包括第一导电类型(例如，n型)半导体层、第二导电类型(例如，p型)半导体层以及插置在其之间的有源半导体层。有源半导体层可以分别从第一导电类型半导体层和第二导电类型半导体层接收空穴和电子。因此，到达有源半导体层的空穴和电子可以彼此组合以发光。在彼此面对的两个电极之间并且在特定方向上产生电场的情况下，无机发光二极管可以在具有不同极性的两个电极之间均匀地定向。
发光元件ED可以包括发光元件芯30、第一元件绝缘膜39、第二元件绝缘膜381和第三元件绝缘膜382。
发光元件芯30可以具有在方向X上延伸的形状。发光元件芯30可以具有杆或圆柱形形状。然而，本公开不限于此。发光元件芯30可以具有多边形棱柱的形状，诸如立方体、长方体、六边形棱柱等，或者可以具有在方向X上延伸的形状，并且具有部分倾斜的外部面。
发光元件芯30可以包括第一半导体层31、第二半导体层32、发光层33和元件电极层37。第一半导体层31、发光层33、第二半导体层32和元件电极层37可以在作为发光元件芯30的纵向方向的方向X上顺序堆叠。
第一半导体层31可以掺杂有第一导电类型掺杂剂。第一导电类型可以是n型，并且第一导电类型掺杂剂可以包括Si、Ge和Sn中的至少一种。然而，第一导电类型掺杂剂不限于此。例如，第一半导体层31可以用作n型半导体。在实施方式中，第一半导体层31可以由掺杂有n型掺杂剂Si的n-GaN制成。
第二半导体层32可以与第一半导体层31间隔开，并且发光层33可以插置在第一半导体层31和第二半导体层32之间。第二半导体层32可以掺杂有第二导电类型掺杂剂。第二导电类型可以是p型，并且第二导电类型掺杂剂可以包括Mg、Zn、Ca、Se和Ba中的至少一种。然而，第二导电类型掺杂剂不限于此。例如，第二半导体层32可以用作p型半导体。在实施方式中，第二半导体层32可以由掺杂有p型掺杂剂Mg的p-GaN制成。
在示例中，附图示出了第一半导体层31和第二半导体层32中的每一个由单层构成。然而，本公开不限于此。取决于发光层33的材料，第一半导体层31和第二半导体层32中的每一个还可以包括更多数量的层，诸如包覆层或拉伸应变势垒减小(TSBR)层。
发光层33可以设置在第一半导体层31和第二半导体层32之间。发光层33可以包括具有单量子阱结构或多量子阱结构的材料。在发光层33中，基于通过第一半导体层31和第二半导体层32施加到其的电信号，电子和空穴可以彼此复合，从而发光。例如，在发光层33发射蓝色波长带的光的情况下，发光层33可以包括例如AlGaN、AlGaInN等。
在一些实施方式中，发光层33可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料彼此交替堆叠的结构。取决于发射光的波长带，发光层33可以包括除AlGaN或AlGaInN之外的III-V族化合物半导体材料。从发光层33发射的光可以不限于蓝色波长带的光，并且在一些情况下可以是红色波长带或绿色波长带。
从发光层33发射的光可以通过发光元件ED的方向X(例如，发光元件ED的纵向方向)上的相对端面并且通过发光元件ED的侧面输出。从发光层33发射的光的输出方向不限于一个方向。
在电极分别电连接到发光元件ED的两个相对端以向第一半导体层31和第二半导体层32施加电信号的情况下，元件电极层37可以设置在第二半导体层32与电极中的一个之间并减小第二半导体层32与电极之间的电阻。元件电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO(氧化铟锡)、IZO(氧化铟锌)或ITZO(氧化铟锡锌)中的至少一种。元件电极层37可以包括掺杂有n型或p型掺杂剂的半导体材料。
第一元件绝缘膜39可以围绕发光元件芯30的侧面(或外圆周面)。第一元件绝缘膜39可以围绕包括在发光元件芯30中的层(例如，第一半导体层31、第二半导体层32、发光层33、元件电极层37等)的侧面。第一元件绝缘膜39可以至少围绕第一半导体层31、发光层33和第二半导体层32的侧面，并且可以在发光元件芯30延伸的方向X上延伸。例如，第一元件绝缘膜39可以进一步围绕元件电极层37的侧面。
第一元件绝缘膜39可以围绕发光元件芯30的侧面并暴露发光元件芯30的相对端面。第一元件绝缘膜39可以不设置在发光元件芯30的相对端面(或图1中的发光元件芯30的顶面和底面)上，使得发光元件芯30的元件电极层37和第一半导体层31可以暴露在第一元件绝缘膜39之外。
第一元件绝缘膜39可以包括基于氮化物的绝缘材料。例如，第一元件绝缘膜39可以实现为氮化物绝缘膜39。在实施方式中，第一元件绝缘膜39可以包括AlN或SiNx。在下文中，为了在本文中便于描述，具有相同附图标记“39”的第一元件绝缘膜39和氮化物绝缘膜39可以彼此互换地使用。
第一元件绝缘膜39可以直接设置在发光元件芯30的侧面上。第一元件绝缘膜39可以直接接触发光元件芯30的侧面。因此，第一元件绝缘膜39的内侧面可以接触发光元件芯30的侧面(或者与其接触)。由于第一元件绝缘膜39包括基于氮化物的绝缘材料并且直接形成在发光元件芯30的侧面上，所以第一元件绝缘膜39可以减少在发光元件芯30的第一半导体层31、第二半导体层32和发光层33的侧面上出现的表面缺陷。在如将在下面描述的发光元件ED的制造工艺期间的用于形成发光元件芯30的蚀刻工艺中，在发光元件芯30的侧面上出现的表面缺陷可以是在最外半导体层的暴露表面上出现的缺陷。此外，第一元件绝缘膜39可以插置在发光元件芯30和第二元件绝缘膜381之间，并且因此可以防止杂质从第二元件绝缘膜381或第三元件绝缘膜382扩散到发光元件芯30的半导体层(例如，第一半导体层31、第二半导体层32或发光层33)中。
第二元件绝缘膜381可以设置在第一元件绝缘膜39的外侧面(或外圆周面)上。第二元件绝缘膜381可以围绕第一元件绝缘膜39的外侧面。
第二元件绝缘膜381可以围绕第一元件绝缘膜39的外侧面并且在方向X上延伸。以与第一元件绝缘膜39类似的方式，第二元件绝缘膜381可以覆盖发光元件芯30的侧面，并且暴露发光元件芯30的相对端面。尽管图中示出第二元件绝缘膜381在发光元件ED的长度方向X上延伸以覆盖第一半导体层31、第二半导体层32、发光层33和元件电极层37的侧面，但是本公开不限于此。例如，第二元件绝缘膜381可以仅覆盖半导体层中的一些的侧面(包括发光层33的侧面)。作为另一示例，第二元件绝缘膜381可以覆盖元件电极层37的侧面的部分区域，并且暴露元件电极层37的侧面的另一部分区域。
第二元件绝缘膜381可以包括具有绝缘能力的材料。在实施方式中，第二元件绝缘膜381可以包括具有3电子伏特(eV)或更大的能隙(或带隙)和高介电常数(高k)的绝缘材料。如本文中所使用的，术语“高介电常数”可以意指介电常数K为10或更大。例如，第二元件绝缘膜381可以包括介电常数(或介电系数)为10或更大的绝缘材料。在实施方式中，具有3电子伏特(eV)或更大的能隙和10或更大的介电常数(或介电系数)的绝缘材料的示例可以包括氧化硅(SiOx)、氧化铝(AlxOy)、氧化铪硅(HfSiOx)、氧化钪(ScxOy)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锶(SrO)、氧化钇(YxOy)、氧化钽(TaxOy)、氧化钡(BaO)、氧化钨(WOx)、氧化钛(TiOx)、氧化镧(LaxOy)等中的至少一种。
第二元件绝缘膜381可以包括具有3电子伏特(eV)或更大的能隙和10或更大的介电常数(或介电系数)的绝缘材料，并且因此可以允许在发光层33中发生带弯曲效应(band-bending effect)，以提高电子注入效率并改善低灰度级效率，从而改善发光元件ED的发光效率。
第二元件绝缘膜381可以保护发光元件芯30的第一半导体层31、第二半导体层32和发光层33。第二元件绝缘膜381可以防止在用于将电信号传输到发光元件ED的电极和发光层33彼此直接接触的情况下可能发生的电短路。例如，第二元件绝缘膜381可以将发光层33与用于将电信号传输到发光元件ED的电极电绝缘。此外，第二元件绝缘膜381可以包括具有高介电系数和约3电子伏特(eV)或更大的能隙的绝缘材料，并且因此可以由于带弯曲效应而增加电子注入效率，从而改善发光元件ED的发光效率。
第三元件绝缘膜382可以设置在第二元件绝缘膜381的外侧面(或外圆周面)上。第三元件绝缘膜382可以围绕第二元件绝缘膜381的外侧面。
第三元件绝缘膜382可以围绕第二元件绝缘膜381的外侧面并且可以在方向X上延伸。以与第一元件绝缘膜39和第二元件绝缘膜381类似的方式，第三元件绝缘膜382可以覆盖发光元件芯30的侧面，并且暴露发光元件芯30的相对端面。尽管图中示出第三元件绝缘膜382在发光元件ED的长度方向X上延伸以覆盖第一半导体层31、第二半导体层32、发光层33和元件电极层37的侧面，但是本公开不限于此。
第三元件绝缘膜382可以保护第二元件绝缘膜381。例如，第三元件绝缘膜382可以围绕第二元件绝缘膜381的外侧面，并且防止在下面将描述的显示设备10的制造工艺期间的形成显示设备10的第二绝缘层520和/或其它构件的工艺中对第二元件绝缘膜381和/或发光元件芯30的损坏。
图1和图2示出了第三元件绝缘膜382完全覆盖第二元件绝缘膜381的外侧面。然而，本公开不限于此。例如，第三元件绝缘膜382可以在发光元件ED的设置有元件电极层37的端部分上暴露第二元件绝缘膜381的外侧面的一部分。例如，第二元件绝缘膜381的外侧面的设置在发光元件ED的端部分上并且与元件电极层37相邻的部分可以由第三元件绝缘膜382暴露。
第三元件绝缘膜382可以包括具有绝缘能力的材料。在实施方式中，第三元件绝缘膜382可以包括介电系数不同于第二元件绝缘膜381的介电系数的绝缘材料。具体地，第三元件绝缘膜382可以包括介电系数小于第二元件绝缘膜381的介电系数的绝缘材料。在实施方式中，第三元件绝缘膜382可以包括具有与第二元件绝缘膜381的介电系数不同的介电系数的氧化铝(AlxOy)或氮化铝(AlxNy)。在下面将描述的显示设备10的制造工艺期间在干法蚀刻工艺中使用蚀刻剂的情况下，第三元件绝缘膜382可以包括具有比第二元件绝缘膜381的蚀刻速率低的蚀刻速率的材料。然而，本公开不限于此。因此，即使形成(或构成)发光元件ED的最外面的第三元件绝缘膜382暴露于在显示设备10的制造工艺中使用的蚀刻剂，因为使用蚀刻剂的第三元件绝缘膜382的蚀刻速率相对较低，所以第三元件绝缘膜382可以稳定地保护发光元件芯30和第二元件绝缘膜381。
在示例中，第一元件绝缘膜39、第二元件绝缘膜381和第三元件绝缘膜382可以具有预定厚度，以改善发光元件ED的发光效率和可靠性。例如，第一元件绝缘膜39的厚度d1、第二元件绝缘膜381的厚度d2和第三元件绝缘膜382的厚度d3可以彼此不同。
在实施方式中，第一元件绝缘膜39的厚度d1可以小于第二元件绝缘膜381的厚度d2。第一元件绝缘膜39的厚度d1可以小于第三元件绝缘膜382的厚度d3。因为第一元件绝缘膜39的厚度d1小于第二元件绝缘膜381的厚度d2和第三元件绝缘膜382的厚度d3中的每一个，所以第一元件绝缘膜39可以减小发光元件芯30的表面缺陷，并且同时可以有效地防止杂质从第二元件绝缘膜381和/或第三元件绝缘膜382扩散到发光元件芯30的半导体层(例如，第一半导体层31、第二半导体层32、发光层33等)中。
第三元件绝缘膜382的厚度d3可以大于第二元件绝缘膜381的厚度d2。然而，本公开不限于此。在第三元件绝缘膜382的厚度d3大于第二元件绝缘膜381的厚度d2的情况下，在显示设备10的制造工艺中，第三元件绝缘膜382可以稳定地保护第二元件绝缘膜381和发光元件芯30。
在实施方式中，第二元件绝缘膜381的厚度d2可以在10nm至15nm的范围内。第三元件绝缘膜382的厚度d3可以在40nm至60nm的范围内。然而，本公开不限于此。第二元件绝缘膜381的厚度d2和第三元件绝缘膜382的厚度d3中的每一个可以具有不同于上述范围并且包括在大于第一元件绝缘膜39的厚度d1的范围内的值。例如，第二元件绝缘膜381的厚度d2和第三元件绝缘膜382的厚度d3可以大于第一元件绝缘膜39的厚度d1，并且不同于上述厚度。
在第一元件绝缘膜39包括基于氮化物的绝缘材料的实施方式中，在第一元件绝缘膜39具有与具有单晶的绝缘膜(在下文中，单晶绝缘膜)的特性类似的特性的情况下，第一元件绝缘膜39可以有效地防止杂质从第二元件绝缘膜381和/或第三元件绝缘膜382扩散到发光元件芯30的半导体层中。就此而言，为了使第一元件绝缘膜39具有与单晶绝缘膜的特性类似的特性，第一元件绝缘膜39的厚度d1可以等于或小于临界厚度。如本文中所使用的，术语“临界厚度”可以定义为在形成薄膜的工艺中薄膜保持单晶结构的厚度。
在第一元件绝缘膜39有效地防止杂质从第二元件绝缘膜381和/或第三元件绝缘膜382扩散到发光元件芯30的半导体层中的情况下，第一元件绝缘膜39的厚度d1可以等于或小于第一元件绝缘膜39的材料的临界厚度，并且等于或大于第一元件绝缘膜39可以防止杂质扩散的最小厚度。在第一元件绝缘膜39包括AlN的实施方式中，第一元件绝缘膜39的厚度d1可以在1nm至5nm的范围内或者在2nm至3nm的范围内。
具体地，在第一元件绝缘膜39包括AlN的实施方式中，在第一元件绝缘膜39的厚度d1小于或等于5mm的情况下，第一元件绝缘膜39可以具有与单晶绝缘膜的特性类似的特性。在第一元件绝缘膜39的厚度d1等于或大于1nm的情况下，第一元件绝缘膜39可以防止杂质从第二元件绝缘膜381和第三元件绝缘膜382扩散到发光元件芯30的半导体层中。在第二元件绝缘膜381或第三元件绝缘膜382中的至少一个包含氧气的情况下，第一元件绝缘膜381可以防止氧气从第二元件绝缘膜381或第三元件绝缘膜382扩散到发光元件芯30的半导体层中以降低发光元件ED的发光效率或可靠性。
图3是根据另一实施方式的发光元件的示意性剖视图。图4是根据又一实施方式的发光元件的示意性剖视图。
参考图3，根据实施方式的发光元件ED与根据图2中的实施方式的发光元件ED的不同之处至少在于，第二元件绝缘膜381的第二厚度d2大于第三元件绝缘膜382的第三厚度d3。参考图4，根据实施方式的发光元件ED与根据图2中的实施方式的发光元件ED的不同之处至少在于，第二元件绝缘膜381的第二厚度d2和第三元件绝缘膜382的第三厚度d3彼此相等。
参考图3和图4，第二元件绝缘膜381的厚度d2和第三元件绝缘膜382的厚度d3中的每一个可以具有10nm至200nm的范围。本公开不限于此。第二元件绝缘膜381的厚度d2和第三元件绝缘膜382的厚度d3可以在40nm至120nm的范围内调整，并且第二元件绝缘膜381的第二厚度d2可以等于或大于第三元件绝缘膜382的第三厚度d3。
在下文中，参考其它附图，将以顺序的方式描述根据实施方式的发光元件ED的制造工艺。
图5至图10是根据实施方式的用于制造发光元件的方法的步骤的示意性剖视图。
在下文中，在用于示出发光元件ED的制造工艺的实施方式的附图中，限定了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以彼此垂直，并且第三方向DR3可以垂直于由第一方向DR1和第二方向DR2限定的平面。
第三方向DR3可以是平行于方向X(例如，形成在下层衬底1000上的发光元件ED的延伸方向)的方向。在用于描述发光元件ED的制造工艺的实施方式中，除非另有说明，否则“顶”是指第三方向DR3上的一侧，且“向上”是指发光元件ED的半导体层堆叠在下层衬底1000的面(或顶面)上的方向，且“顶面”是指面向第三方向DR3上的一侧的表面。在用于描述发光元件ED的制造工艺的实施方式中，除非另有说明，否则“底”是指第三方向DR3上的相对侧，并且“底面”是指面向第三方向DR3上的相对侧的表面。
参考图5，该方法可以包括准备下层衬底1000。例如，可以在用于制造发光元件ED的方法(例如，参考图10)中准备下层衬底1000。
例如，下层衬底1000可以包括基础衬底1100和设置在基础衬底1100上的缓冲材料层1200。
基础衬底1100可以包括蓝宝石衬底(AlxOy)或诸如玻璃衬底的透明衬底。然而，本公开不限于此。基础衬底1100可以包括由GaN、SiC、ZnO、Si、GaP和GaAs中的至少一种制成的导电衬底。在实施方式中，基础衬底1100可以实现为蓝宝石衬底(AlxOy)。
可以在基础衬底1100上形成半导体层。半导体层可以通过使用外延生长在基础衬底1100上生长籽晶来形成。用于形成半导体层的方法可以包括电子束蒸发、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射、金属有机化学气相沉积(MOCVD)等。
缓冲材料层1200可以形成在基础衬底1100的面(或顶面)上。缓冲材料层1200可以减小基础衬底1100和下面将描述的第一半导体材料层3100(参考图6)的晶格常数之间的差。缓冲材料层1200可以包括未掺杂的半导体。缓冲材料层1200和第一半导体层3100可以包括相同的材料。缓冲材料层1200可以不掺杂有第一导电类型掺杂剂或第二导电类型掺杂剂，例如n型或p型掺杂剂。尽管图中示出缓冲材料层1200由单层组成，但是缓冲材料层1200可以由多层组成。取决于基础衬底1100的类型，缓冲材料层1200可以被省略。
参考图6，可以在下层衬底1000上形成第一堆叠结构3000。
例如，第一半导体材料层3100、发光材料层3300、第二半导体材料层3200和电极材料层3700可以顺序地堆叠在下层衬底1000上，并且第一堆叠结构3000可以形成在下层衬底1000上。
包括在第一堆叠结构3000中的层可以分别对应于包括在根据实施方式的发光元件芯30(例如，参见图1)中的层。例如，第一堆叠结构3000的第一半导体材料层3100、发光材料层3300、第二半导体材料层3200和电极材料层3700可以分别对应于发光元件芯30的第一半导体层31、发光层33、第二半导体层32和元件电极层37。例如，第一堆叠结构3000的第一半导体层3100、发光层3300、第二半导体层3200和电极层3700可以分别包括与发光元件芯30的第一半导体层31、发光层33、第二半导体层32和元件电极层37相同的材料。
参考图7，可以蚀刻第一堆叠结构3000以形成彼此间隔开的发光元件芯30。
例如，如图7中所示彼此间隔开的发光元件芯30可以使用在垂直于下层衬底1000的顶面的方向(例如，第三方向DR3)上蚀刻第一堆叠结构3000的工艺来形成。可以使用常规图案化方案蚀刻第一堆叠结构3000。例如，图案化方案可以包括在第一堆叠结构3000的顶面上形成蚀刻掩模层，并且在第三方向DR3上沿着蚀刻掩模层蚀刻第一堆叠结构3000。
例如，蚀刻第一堆叠结构3000的工艺可以包括干法蚀刻、湿法蚀刻、反应离子蚀刻(RIE)、电感耦合等离子体反应离子蚀刻(ICP-RIE)等。干法蚀刻可以允许各向异性蚀刻并且可以适于竖直蚀刻。在实施方式中，可以使用干法蚀刻和湿法蚀刻的组合来执行第一堆叠结构3000的蚀刻。例如，可以首先在第三方向DR3上进行干法蚀刻，并且然后，可以执行作为各向同性蚀刻的湿法蚀刻，使得所得到的侧壁可以在垂直于下层衬底1000的顶面的方向上延伸。
在示例中，通过蚀刻第一堆叠结构3000形成的发光元件芯30中的每一个的表面可能由于蚀刻工艺中使用的蚀刻剂而具有缺陷。例如，包括在发光元件芯30中的每一个中的半导体层可以在其表面中具有半导体材料的缺陷。例如，表面缺陷可以出现在发光元件芯30的第一半导体层31、第二半导体层32和发光层33的侧面中的每一个上。表面缺陷可以是在暴露于在用于将第一堆叠结构3000形成为发光元件芯30的蚀刻工艺中使用的蚀刻剂的发光元件芯30的半导体层中的每一个的表面上出现的缺陷。
在发光元件芯30的侧面上出现的表面缺陷可以导致注入到半导体层中的电子的泄漏或注入到半导体层中的空穴的俘获。这可以干扰电子和空穴的组合，从而降低发光元件ED的光效率。此外，在含有氧的元件绝缘层直接形成在具有表面缺陷的发光元件芯30的外部面上的情况下，氧可以沿着元件绝缘层和发光元件芯30之间的边界从元件绝缘层扩散到半导体层中，从而可以降低发光元件ED的元件效率和可靠性。
参考图8，可以在发光元件芯30上顺序地形成第一绝缘材料层3900、第二绝缘材料层3810和第三绝缘材料层3820。
如上所述，在用于形成发光元件芯30的蚀刻工艺中，表面缺陷可能出现在发光元件芯30的半导体层的外部面上。因此，为了防止表面缺陷或者为了防止杂质或氧气从元件绝缘层38扩散，可以在发光元件芯30上形成第一绝缘材料层3900。
第一绝缘材料层3900可以形成在发光元件芯30上。第一绝缘材料层3900可以形成为遍及整个下层衬底1000。例如，第一绝缘层3900可以形成在发光元件芯30的外部面和下层衬底1000的顶面的通过相邻发光元件芯30之间的空间暴露的部分上。发光元件芯30的外部面可以包括发光元件芯30的顶面和侧面。第一绝缘材料层3900可以直接设置在发光元件芯30的顶面和侧面上。因此，第一绝缘材料层3900可以直接设置在发光元件芯30的半导体层的侧面上并与之接触。
第一绝缘材料层3900可以经由后续工艺改变成如上所述的发光元件ED的第一元件绝缘膜39。因此，第一绝缘材料层3900可以包括构成第一元件绝缘膜39的材料。例如，第一绝缘层3900可以包括含氮的绝缘材料。在实施方式中，第一绝缘材料层3900可以包括AlN或SiNx。
第一绝缘材料层3900可以具有预定的厚度，以改善如上所述的发光元件ED的效率并保持如上所述的发光元件ED的可靠性。例如，第一绝缘材料层3900可以具有约5nm或更小的厚度以保持结晶度。第一绝缘材料层3900的厚度可以在1nm至5nm的范围内。例如，第一绝缘层3900的厚度可以在2nm至3nm的范围内。
例如，可以使用原子层沉积(ALD)或等离子体原子层沉积(PEALD)来形成第一绝缘材料层3900。在实施方式中，可以使用原子层沉积(ALD)形成第一绝缘材料层3900。
第二绝缘材料层3810和第三绝缘材料层3820可以顺序地堆叠在第一绝缘材料层3900上。
例如，第二绝缘材料层3810可以形成在第一绝缘材料层3900的外部面上。第三绝缘材料层3820可以形成在第二绝缘材料层3810的外部面上。第一绝缘材料层3900可以形成在整个第二绝缘材料层3810上。第三绝缘材料层3820可以形成在整个第二绝缘材料层3810上。
第二绝缘材料层3810可以经由后续工艺改变成发光元件ED的第二元件绝缘膜381。第三绝缘材料层3820可以经由后续工艺改变成发光元件ED的第三元件绝缘膜382。因此，第二绝缘材料层3810可以包括形成第二元件绝缘膜381的材料，例如，具有3电子伏特(eV)或更大的能隙和10或更大的介电常数(或介电系数)的材料。具有3电子伏特(eV)或更大的能隙和10或更大的介电常数(或介电系数)的材料已经在上面描述第二元件绝缘膜381时例示。此外，第三绝缘材料层3820可以包括介电常数小于第二绝缘材料层3820的介电常数的绝缘材料。第二绝缘材料层3810和第三绝缘材料层3820中的每一个的厚度可以大于第一绝缘材料层3900的厚度。
例如，可以使用原子层沉积(ALD)、化学气相沉积(CVD)或等离子体原子层沉积(PEALD)来形成第二绝缘材料层3810和第三绝缘材料层3820中的每一个。
参考图9，该方法可以包括部分地去除第一绝缘材料层3900、第二绝缘材料层3810和第三绝缘材料层3820，以分别形成围绕发光元件芯30的侧面的第一元件绝缘膜39、第二元件绝缘膜381和第三元件绝缘膜382。
形成第一元件绝缘膜39、第二元件绝缘膜381和第三元件绝缘膜382的工艺可以包括蚀刻工艺以部分地去除第一绝缘材料层3900、第二绝缘材料层3810和第三绝缘材料层3820，从而可以暴露发光元件芯30的端面(例如，元件电极层37的顶面)。部分去除第一绝缘材料层3900、第二绝缘材料层3810和第三绝缘材料层3820的工艺可以经由诸如干法蚀刻或蚀刻回退的各向异性蚀刻工艺来执行。
参考图10，可以从下层衬底1000去除发光元件ED。例如，从下层衬底1000去除发光元件ED的工艺可以不受限制。例如，可以使用物理去除方法或化学去除方法来执行去除发光元件ED的工艺。
图11是根据实施方式的显示设备的示意性平面图。
参考图11，显示设备10可以显示视频或静止图像。显示设备10可以指提供显示屏的任何电子设备。例如，显示设备10可以包括提供显示屏的电视、膝上型计算机、监视器、广告牌、物联网、移动电话、智能电话、平板PC、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、PMP(便携式多媒体播放器)、导航、游戏机、数码相机、便携式摄像机等。
显示设备10可以包括提供显示屏的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下文中，将描述其中显示面板实施为上述发光元件ED(具体地，无机发光二极管显示面板)的示例。然而，本公开不限于此。应用于上述发光元件ED(具体地，无机发光二极管显示面板)的相同技术思想可以应用于其它显示面板。
在下文中，在用于示出显示设备10的实施方式的附图中限定了第四方向DR4、第五方向DR5和第六方向DR6。第四方向DR4和第五方向DR5可以形成(构成)平面，并且可以在该平面中彼此垂直。第六方向DR6可以是垂直于由第四方向DR4和第五方向DR5限定的平面的方向。第六方向DR6可以垂直于第四方向DR4和第五方向DR5中的每一个。在用于描述显示设备10的实施方式中，第六方向DR6可以表示显示设备10的厚度方向。
显示设备10在平面图中可以具有矩形形状，该矩形形状包括在第四方向DR4上延伸的长边和在第五方向DR5上延伸的短边。显示设备10的长边和短边彼此相交的拐角在平面图上可以具有直角。然而，本公开不限于此。显示设备10的拐角可以具有圆润形状。显示设备10的平面形状可以不限于所示的形状，并且可以具有其它形状，诸如正方形、具有圆润拐角的矩形、其它多边形和圆形。
显示设备10的显示面可以设置在第六方向DR6(例如，显示设备10的厚度方向)上的一侧上。在用于描述显示设备10的实施方式中，除非另有说明，否则“顶”表示第六方向DR6(例如，显示设备10的显示方向)上的一侧，并且“顶面”是指面向第六方向DR6上的一侧的表面。此外，“底”是指第六方向DR6(例如，与显示方向相反的方向)上的相对侧，并且“底面”是指面向第六方向DR6上的相对侧的表面。此外，“左”、“右”、“上”和“下”表示平面图中的显示设备10的方向。例如，“右”表示第四方向DR4上的一侧，“左”表示第四方向DR4上的另一侧，“上”表示第五方向DR5上的一侧，并且“下”表示第五方向DR5上的另一侧。
显示设备10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是指显示画面的区域，并且非显示区域NDA是指不显示画面的区域。
显示区域DPA的平面形状可以对应于显示设备10的平面形状。例如，显示区域DPA的平面形状可以具有类似于显示设备10的整个平面形状的矩形形状。显示区域DPA通常可以占据显示设备10的内部区域。
显示区域DPA可以包括像素PX。像素PX可以布置成矩阵形式。每个像素PX的平面形状可以是矩形或正方形。然而，本公开不限于此。每个像素PX的平面形状可以是菱形，其中每一边相对于一方向倾斜。像素PX可以交替地布置成条类型或pentile类型。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全或部分地围绕显示区域DPA。在实施方式中，显示区域DPA可以具有矩形形状，并且非显示区域NDA可以具有分别与显示区域DPA的四个边相邻的四个部分。非显示区域NDA可以构成显示设备10的边框。在非显示区域NDA中，可以设置显示设备10的线和电路驱动器或者其上安装有外部设备的焊盘。
图12是示出根据实施方式的显示设备的像素的示意性平面布局图。图13是示出沿着图12中的线I-I'截取的示例的示意性剖视图。
参考图12，显示设备10的每个像素PX可以包括发光区域EMA和非发光区域。发光区域EMA是指从发光元件ED发出的光从其输出的区域。非发光区域可以限定为从发光元件ED发射的光不到达并且因此不输出光的区域。
发光区域EMA可以包括其中设置有发光元件ED的区域以及与其相邻的区域。此外，从发光元件ED发射的光可以从另一构件反射或者在另一构件处折射，并且光(例如，从另一构件反射或被另一构件折射的光)可以通过发光区域EMA的区域发射。
每个像素PX还可以包括设置在非发光区域中的子区域SA。发光元件ED可以不设置在子区域SA中。子区域SA在平面图中可以设置在发光区域EMA上方，并且设置在像素PX内。子区域SA可以设置在设置成在第五方向DR5上彼此相邻的像素PX的发光区域EMA之间。子区域SA可以包括电极层200和接触电极700经由接触部CT1和CT2彼此电连接的区域。
子区域SA可以包括分离部分ROP。子区域SA的分离部分ROP可以分别将包括在第一像素PX中的电极层200的第一电极210和第二电极220与包括在第二像素PX中的电极层200的第一电极210和第二电极220分离，第二像素PX在第五方向DR5上与第一像素PX相邻。例如，第二像素PX的第一电极210和第二电极220的下部分(例如，参考图12)在平面图中可以与第一像素PX的上部分重叠。
参考图12和图13，显示设备10可以包括衬底SUB、设置在衬底SUB上的电路元件层以及设置在电路元件层上的发光元件层。
衬底SUB可以实现为绝缘衬底。衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。衬底SUB可以实现为刚性衬底，或者可以实现为可弯曲、可折叠或可卷曲的柔性衬底。
电路元件层可以设置在衬底SUB上。电路元件层可以包括下层金属层110、半导体层120、第一导电层130、第二导电层140、第三导电层150和绝缘膜。
下层金属层110可以设置在衬底SUB上。下层金属层110可以包括光阻挡图案BML。光阻挡图案BML可以覆盖设置在光阻挡图案BML上方的晶体管TR的有源层ACT的沟道区域。然而，本公开不限于此。光阻挡图案BML可以被省略。
下层金属层110可以包括阻挡光的材料。例如，下层金属层110可以由不透光的不透明金属材料制成。
缓冲层161可以设置在下层金属层110上。缓冲层161可以覆盖其上设置有下层金属层110的衬底SUB的整体。缓冲层161可以保护晶体管TR免受侵入衬底SUB(其易于被湿气渗透)的湿气的影响。
半导体层120可以设置在缓冲层161上。半导体层120可以包括晶体管TR的有源层ACT。如上所述，在平面图中，晶体管TR的有源层ACT可以与下层金属层110的光阻挡图案BML重叠。
半导体层120可以包括多晶硅、单晶硅、氧化物半导体等。在实施方式中，在半导体层120包括多晶硅的情况下，可以通过结晶非晶硅来制造多晶硅。在半导体层120包括多晶硅的情况下，晶体管TR的有源层ACT可以包括掺杂有杂质的掺杂区域和设置在它们之间的沟道区域。在另一实施方式中，半导体层120可以包括氧化物半导体。半导体层120的氧化物半导体可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等中的至少一种。
栅极绝缘膜162可以设置在半导体层120上。栅极绝缘膜162可以用作晶体管TR的栅极绝缘膜。栅极绝缘膜162可以由多个层的堆叠组成，在多个层中，包括无机材料(例如，氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一个)的无机层彼此交替堆叠。
第一导电层130可以设置在栅极绝缘膜162上。第一导电层130可以包括晶体管TR的栅电极GE。栅电极GE可以在第六方向DR6(例如，衬底SUB的厚度方向)上与有源层ACT的沟道区域重叠。
第一层间绝缘膜163可以设置在第一导电层130上。第一层间绝缘膜163可以覆盖栅电极GE。第一层间绝缘膜163可以用作第一导电层130和设置在其上的其它层之间的绝缘膜，并且可以保护第一导电层130。
第二导电层140可以设置在第一层间绝缘膜163上。第二导电层140可以包括晶体管TR的漏电极SD1和晶体管TR的源电极SD2。
晶体管TR的漏电极SD1和源电极SD2可以分别经由延伸穿过第一层间绝缘膜163和栅极绝缘膜162的接触孔电连接到晶体管TR的有源层ACT的两个相对端。此外，晶体管TR的源电极SD2可以经由延伸穿过第一层间绝缘膜163、栅极绝缘膜162和缓冲层161的另一接触孔电连接到下层金属层110的光阻挡图案BML。
第二层间绝缘膜164可以设置在第二导电层140上。第二层间绝缘膜164可以覆盖晶体管TR的漏电极SD1和晶体管TR的源电极SD2。第二层间绝缘膜164可以用作第二导电层140和设置在其上的其它层之间的绝缘膜，并且可以保护第二导电层140。
第三导电层150可以设置在第二层间绝缘膜164上。第三导电层150可以包括第一电压线VL1、第二电压线VL2和导电图案CDP。
第一电压线VL1可以在衬底SUB的厚度方向(例如，第六方向DR6)上与晶体管TR的漏电极SD1的至少一部分重叠。待提供给晶体管TR的高电势电压(或第一电力电压)可以施加到第一电压线VL1。例如，高电势电压(或第一电力电压)可以通过第一电压线VL1提供给晶体管TR。
第二电压线VL2可以经由延伸穿过下面将描述的通孔层166和钝化层165的第二电极接触孔CTS电连接到第二电极220。低于提供给第一电压线VL1的高电势电压的低电势电压(或第二电力电压)可以施加到第二电压线VL2。例如，待提供给晶体管TR的高电势电压(或第一电力电压)可以施加到第一电压线VL1，并且低于提供给第一电压线VL1的高电势电压的低电势电压(或第二电力电压)可以施加到第二电压线VL2。
导电图案CDP可以电连接到晶体管TR的源电极SD2。导电图案CDP可以经由延伸穿过第二层间绝缘膜164的接触孔电连接到晶体管TR的源电极SD2。此外，导电图案CDP可以经由延伸穿过下面将描述的通孔层166和钝化层165的第一电极接触孔CTD电连接到第一电极210。晶体管TR可以经由导电图案CDP将从第一电压线VL1施加的第一电力电压传输到第一电极210。
钝化层165可以设置在第三导电层150上。钝化层165可以覆盖第三导电层150。钝化层165可以保护第三导电层150。
如上所述的缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164和钝化层165中的每一个可以包括彼此交替堆叠的无机层。例如，如上所述的缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164和钝化层165中的每一个可以由其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一个的两个无机层堆叠的叠层构成或者由其中包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一个的多个无机层彼此交替地堆叠的叠层构成。然而，本公开不限于此。如上所述的缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164和钝化层165中的每一个可以由包括上述绝缘材料的单个无机层构成。
通孔层166可以设置在钝化层165上。通孔层166可以包括有机绝缘材料，例如诸如聚酰亚胺(PI)的有机材料。通孔层166可以使表面平坦化。因此，其上设置有将在下面描述的发光元件层的通孔层166的顶面或顶表面可以被大致平坦化，而不管设置在其之下的图案的形状或存在与否。
发光元件层可以设置在电路元件层上。发光元件层可以设置在通孔层166上。发光元件层可以包括第一堤400、电极层200、第一绝缘层510、第二堤600、发光元件ED和接触电极700。
第一堤400可以设置在通孔层166上并且设置在发光区域EMA中。第一堤400可以直接设置在通孔层166的面上。第一堤400可以具有其中第一堤400的至少一部分向上(例如，朝向第六方向DR6上的一侧)突出超过通孔层166的面的结构。第一堤400的突出部分可以具有倾斜的侧面。第一堤400可以包括倾斜的侧面，并且在向上方向(例如，显示方向)上改变(或引导)朝向第一堤400的侧面从发光元件ED发射的光的行进方向。
第一堤400可以包括彼此间隔开的第一子堤410和第二子堤420。彼此间隔开的第一子堤410和第二子堤420可以用作反射分隔壁，其可以在其之间提供其中设置有发光元件ED的空间，并且同时在显示方向上改变(或引导)从发光元件ED发射的光的方向。
尽管附图示出第一堤400的侧面以线性形状倾斜，但是本公开不限于此。例如，第一堤400的侧面(或外部面)可以具有圆润形状、半圆形形状或半椭圆形形状。在实施方式中，第一堤400可以包括有机绝缘材料，诸如聚酰亚胺(PI)。然而，本公开不限于此。
电极层200可以具有在一方向上延伸的形状，并且可以延伸跨过发光区域EMA和子区域SA。电极层200可以将从电路元件层施加的电信号传输到发光元件ED，使得发光元件ED发光。此外，电极层200可以用于产生在使发光元件ED均匀定向的工艺中使用的电场。
电极层200可以设置在第一堤400上，并且通孔层166的一部分不被第一堤400覆盖。在发光区域EMA中，电极层200可以设置在第一堤400上，并且在非发光区域中，电极层200可以设置在通孔层166的未被第一堤400覆盖的部分上。
电极层200可以包括第一电极210和第二电极220。第一电极210和第二电极220可以彼此间隔开。
在平面图中，第一电极210可以设置在每个像素PX的左侧上。在平面图中，第一电极210可以具有在第五方向DR5上延伸的形状。第一电极210可以延伸跨过发光区域EMA和子区域SA。在平面图中，第一电极210可以在第五方向DR5上延伸，并且可以通过子区域SA的分离部分ROP与在第五方向DR5上与每个像素PX相邻的像素PX的第一电极210分离。
第二电极220可以在第四方向DR4上与第一电极210间隔开。在平面图中，第二电极220可以设置在每个像素PX的右侧上。在平面图中，第二电极220可以具有在第五方向DR5上延伸的形状。第二电极220可以延伸跨过发光区域EMA和子区域SA。在平面图中，第二电极220可以在第五方向DR5上延伸，并且可以通过子区域SA的分离部分ROP与在第五方向DR5上与每个像素PX相邻的像素PX的第二电极220分离。
例如，在发光区域EMA中，第一电极210可以设置在第一子堤410上，并且第二电极220可以设置在第二子堤420上。第一电极210可以从第一子堤410向外延伸，并且可以设置在通孔层166的未被第一子堤410覆盖的部分上。类似地，第二电极220可以从第二子堤420向外延伸并且设置在通孔层166的未被第二子堤420覆盖的部分上。第一电极210的一部分和第二电极220的一部分可以彼此面对，并且可以设置在第一子堤410和第二子堤420之间的空间中。通孔层166的在第一电极210和第二电极220彼此间隔开并且彼此面对的区域中的一部分可以被暴露。例如，通孔层166可以在第一电极210和第二电极220之间部分地暴露。
第一电极210可以与在第五方向DR5上与像素PX相邻的另一像素PX的相邻第一电极210间隔开，并且子区域SA中的分离部分ROP可以插置在其之间。类似地，第二电极220可以与在第五方向DR5上与像素PX相邻的另一像素PX的第二电极220间隔开，并且子区域SA中的分离部分ROP可以插置在其之间。因此，在子区域SA中的分离部分ROP的区域中，第一电极210和第二电极220可以不覆盖通孔层166，并且可以暴露通孔层166的部分。
第一电极210可以经由延伸穿过通孔层166和钝化层165的第一电极接触孔CTD电连接到电路元件层的导电图案CDP。例如，第一电极210可以接触导电图案CDP的顶面的通过第一电极接触孔CTD暴露的一部分。从第一电压线VL1施加的第一电力电压可以经由导电图案CDP传输到第一电极210。
第二电极220可以经由延伸穿过通孔层166和钝化层165的第二电极接触孔CTS电连接到电路元件层的第二电压线VL2。例如，第二电极220可以接触第二电压线VL2的顶面的通过第二电极接触孔CTS暴露的一部分。从第二电压线VL2施加的第二电力电压可以传送到第二电极220。
电极层200可以包括高反射性导电材料。例如，电极层200可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者包括铝(Al)、镍(Ni)、镧(La)等的合金。电极层200可以将从发光元件ED发射并且朝向第一堤400的侧面行进的光朝向每个像素PX的顶部反射。
然而，本公开不限于此。电极层200还可以包括透明导电材料。例如，电极层200可以包括诸如ITO(氧化铟锡)、IZO(氧化铟锌)、ITZO(氧化铟锡锌)等的材料。在一些实施方式中，电极层200可以具有其中由透明导电材料制成的至少一个层和由具有高反射率的金属制成的至少一个层彼此堆叠的结构，或者可以由包括透明导电材料和具有高反射率的金属的单层构成。例如，电极层200可以具有堆叠结构，诸如ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO。
第一绝缘层510可以设置在其上形成有电极层200的通孔层166上。第一绝缘层510可以保护电极层200并且使第一电极210和第二电极220彼此电绝缘。
第一绝缘层510可以包括无机绝缘材料。例如，第一绝缘层510可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(AlxOy)和氮化铝(AlN)的无机绝缘材料中的至少一种。由无机材料制成的第一绝缘层510可以具有对应于设置在其之下的电极层200的图案形状的表面形状。例如，第一绝缘层510可以具有根据设置在第一绝缘层510之下的电极层200的形状的台阶结构。例如，第一绝缘层510可以包括台阶结构，在台阶结构中，其顶面的一部分在第一电极210和第二电极220之间的空间区域中凹陷(或凹入)。因此，设置在第一电极210和第二电极220的顶面上的第一绝缘层510的顶面的竖直高度可以高于设置在通孔层166的其上未设置第一电极210和第二电极220的部分的顶面上的第一绝缘层510的顶面的竖直高度。如本文中所使用的，可以基于没有台阶结构的平坦化参考面(例如，通孔层166的顶面)测量层的顶面的竖直高度。
第一绝缘层510可以包括暴露第一电极210的顶面的一部分并且设置在子区域SA中的第一接触部CT1以及暴露第二电极220的顶面的一部分并且设置在子区域SA中的第二接触部CT2。第一电极210可以经由延伸穿过第一绝缘层510并且设置在子区域SA中的第一接触部CT1电连接到下面将描述的第一接触电极710。第二电极220可以经由延伸穿过第一绝缘层510并且设置在子区域SA中的第二接触部CT2电连接到下面将描述的第二接触电极720。
第二堤600可以设置在第一绝缘层510上。在平面图中，第二堤600可以包括布置在第四方向DR4和第五方向DR5上并且布置成网格图案的部分。
第二堤600可以沿着像素PX之间的边界设置并且设置在像素PX之间的边界处，以将相邻像素PX彼此区分开。此外，第二堤600可以将发光区域EMA和子区域SA彼此区分开。此外，第二堤600可以具有比第一堤400的竖直尺寸大的竖直尺寸，从而防止包含分散在其中的发光元件ED的墨水流入相邻像素PX中，并且墨水可以在显示设备10的制造工艺期间的喷墨印刷工艺(例如，均匀地定向发光元件ED)中保留在发光区域EMA中。
发光元件ED可以设置在发光区域EMA中。发光元件ED可以不设置在子区域SA中。
发光元件ED可以设置在第一绝缘层510上并且设置在第一子堤410和第二子堤420之间。发光元件ED可以设置在第一电极210和第二电极220之间以及第一绝缘层510上。
发光元件ED可以具有在一方向上延伸的形状。发光元件ED可以定向为使得其两个相对端分别设置在第一电极210和第二电极220上。例如，发光元件ED可以布置成使得发光元件ED中的每一个的一端可以设置在第一电极210上，并且发光元件ED中的每一个的相对端可以设置在第二电极220上。
图中的每个发光元件ED的长度(例如，发光元件ED的第四方向DR4上的长度)可以小于在第四方向DR4上彼此间隔开的第一子堤410和第二子堤420之间的最短间隔。此外，每个发光元件ED的长度可以大于在第四方向DR4上彼此间隔开的第一电极210和第二电极220之间的最短间隔。第一子堤410和第二子堤420之间的第四方向DR4上的间隔可以大于每个发光元件ED的长度。第一电极210和第二电极220之间的第四方向DR4上的间隔可以小于每个发光元件ED的长度。因此，发光元件ED可以设置在第一子堤410和第二子堤420之间的区域中，并且发光元件ED中的每一个的相对端可以分别设置在第一电极210和第二电极220上。
发光元件ED可以在第一电极210和第二电极220延伸的第五方向DR5上彼此间隔开，并且可以以彼此基本上平行的方式定向。
第二绝缘层520可以设置在发光元件ED上。第二绝缘层520可以部分地设置在发光元件ED上，以暴露发光元件ED的两个相对端。第二绝缘层520可以部分地围绕发光元件ED的外部面，使得发光元件ED的一端和相对端不被其覆盖。
在平面图中，设置在发光元件ED上的第二绝缘层520的一部分可以在第五方向DR5上延伸并且设置在第一绝缘层510上，并且因此可以在每个像素PX内构成线性或岛状图案。在显示设备10的制造工艺中，第二绝缘层520可以保护发光元件ED并固定发光元件ED。此外，第二绝缘层520可以填充发光元件ED和设置在其之下的第一绝缘层510之间的空间。
接触电极700可以设置在第二绝缘层520上。接触电极700可以设置在其上设置有发光元件ED的第一绝缘层510上。接触电极700可以包括彼此间隔开的第一接触电极710和第二接触电极720。
第一接触电极710可以设置在第一电极210上和发光区域EMA中。设置在第一电极210上的第一接触电极710可以具有在第五方向DR5上延伸的形状。第一接触电极710可以接触第一电极210和发光元件ED的一端。
第一接触电极710可以经由延伸穿过第一绝缘层510并且设置在子区域SA中的第一接触部CT1与第一电极210接触。在发光区域EMA中，第一接触电极710可以接触发光元件ED的一端。例如，第一接触电极710可以将第一电极210和发光元件ED的一端彼此电连接。
第二接触电极720可以设置在第二电极220上和发光区域EMA中。设置在第二电极220上的第二接触电极720可以具有在第五方向DR5上延伸的形状。第二接触电极720可以接触第二电极220和发光元件ED的相对端。
第二接触电极720可以经由延伸穿过第一绝缘层510并且设置在子区域SA中的第二接触部CT2接触第二电极220。在发光区域EMA中，第二接触电极720可以接触发光元件ED的相对端。例如，第二接触电极720可以将第二电极220和发光元件ED的相对端彼此电连接。
第一接触电极710和第二接触电极720可以彼此间隔开并且设置在发光元件ED上。例如，第一接触电极710和第二接触电极720可以彼此间隔开，并且第二绝缘层520可以设置在它们之间。第一接触电极710和第二接触电极720可以彼此电绝缘。
第一接触电极710和第二接触电极720可以包括相同的材料。例如，第一接触电极710和第二接触电极720中的每一个可以包括导电材料。例如，第一接触电极710和第二接触电极720中的每一个可以包括ITO、IZO、ITZO、铝(Al)等中的至少一种。在示例中，第一接触电极710和第二接触电极720中的每一个可以包括透明导电材料。在第一接触电极710和第二接触电极720中的每一个由透明导电材料制成的情况下，从发光元件ED发射的光可以穿过第一接触电极710和第二接触电极720，并且然后可以朝向第一电极210和第二电极220前进，并且然后可以从第一电极210和第二电极220中的每一个的表面反射。
第一接触电极710和第二接触电极720可以由相同的材料制成，并且可以构成相同的层。可以使用相同的工艺同时形成第一接触电极710和第二接触电极720。
第三绝缘层530可以设置在接触电极700上。第三绝缘层530可以覆盖设置在其之下的发光元件层。第三绝缘层530可以覆盖第一堤400、电极层200、第一绝缘层510、发光元件ED和接触电极700。第三绝缘层530可以设置在第二堤600上并且覆盖第二堤600。
第三绝缘层530可以保护设置在其之下的发光元件层免受诸如湿气/氧气或灰尘颗粒的异物的影响。第三绝缘层530可以保护第一堤400、电极层200、第一绝缘层510、发光元件ED和接触电极700。
图14是示出图13的区域A的示例的示意性放大剖视图。
参考图14，发光元件ED可以定向成使得发光元件ED的延伸方向平行于衬底SUB的面。包括在发光元件ED中的半导体层可以在平行于衬底SUB的顶面或通孔层166的顶面的方向上顺序布置。例如，发光元件ED的第一半导体层31、发光层33和第二半导体层32可以在平行于衬底SUB的顶面的方向上顺序布置。
例如，在跨过发光元件ED的两个相对端的剖视图中，第一半导体层31、发光层33、第二半导体层32和元件电极层37可以在平行于衬底SUB的顶面的方向上顺序布置。
发光元件ED可以定向为使得其一端设置在第一电极210上并且其相对端设置在第二电极220上。然而，本公开不限于此。发光元件ED可以定向为使得其一端设置在第二电极220上，并且其相对端设置在第一电极210上。
第二绝缘层520可以设置在发光元件ED上。第二绝缘层520可以围绕发光元件ED的外部面。第二绝缘层520可以设置在发光元件ED的第三元件绝缘膜382上，并且可以围绕发光元件ED的第三元件绝缘膜382的面向显示方向DR6的外侧面。例如，第二绝缘层520可以围绕发光元件ED的第三元件绝缘膜382的上面(例如，外侧面)。
在设置发光元件ED的区域中，第二绝缘层520可以围绕发光元件ED的外部面，具体地，围绕发光元件ED的第三元件绝缘膜382。在没有设置发光元件ED的区域中，第二绝缘层520可以设置在第一绝缘层510的未被发光元件ED覆盖的部分上。
第一接触电极710可以接触发光元件ED的未被第二绝缘层520覆盖的一端。例如，第一接触电极710可以围绕发光元件ED的未被第二绝缘层520覆盖的一个端面。第一接触电极710可以接触发光元件ED的元件绝缘层38和元件电极层37。
第二接触电极720可以接触发光元件ED的未被第二绝缘层520覆盖的相对端。例如，第二接触电极720可以围绕发光元件ED的未被第二绝缘层520覆盖的相对端面。第二接触电极720可以接触发光元件ED的元件绝缘层38和第一半导体层31。
第一接触电极710和第二接触电极720可以彼此间隔开，并且第二绝缘层520可以插置在其之间。第一接触电极710和第二接触电极720可以暴露第二绝缘层520的顶面的至少一部分。
第一接触电极710和第二接触电极720可以构成相同的层，并且可以包括相同的材料。例如，可以使用掩模工艺同时形成第一接触电极710和第二接触电极720。因此，因为不需要用于形成第一接触电极710和第二接触电极720的额外的掩模工艺，所以可以改善显示设备10的制造工艺的效率。
图15是示出图13的区域A的另一示例的示意性放大剖视图。
参考图15，根据本实施方式的显示设备10与图14中的实施方式的不同之处可以至少在于，接触电极700_1包括分别构成不同层的第一接触电极710和第二接触电极720_1，并且显示设备10还包括第四绝缘层540。
例如，接触电极700_1可以包括分别构成不同层的第一接触电极710和第二接触电极720_1。
第一接触电极710可以设置在第一电极210和发光元件ED的一端上。第一接触电极710可以从发光元件ED的一端朝向第二绝缘层520延伸，并且因此可以进一步设置在第二绝缘层520的侧壁和第二绝缘层520的顶面上。第一接触电极710可以设置在第二绝缘层520的顶面上，使得第二绝缘层520的顶面的至少一部分可以暴露。
第四绝缘层540可以设置在第一接触电极710上。第四绝缘层540可以覆盖整个第一接触电极710。第四绝缘层540可以覆盖第二绝缘层520的整个侧壁和整个顶面。然而，第四绝缘层540可以不设置在第二绝缘层520的相对侧壁上。第四绝缘层540的一端可以与第二绝缘层520的另一侧壁对准。
第二接触电极720_1可以设置在第二电极220和发光元件ED的相对端上。第二接触电极720_1可以从发光元件ED的相对端朝向第二绝缘层520延伸，并且因此可以进一步设置在第二绝缘层520的相对侧壁和第四绝缘层540的顶面上。
第三绝缘层530可以设置在第四绝缘层540和第二接触电极720_1上。第三绝缘层530可以设置在第四绝缘层540和第二接触电极720_1上，并且覆盖(或重叠)第四绝缘层540和第二接触电极720_1。
在该实施方式中，形成分别构成不同层的第一接触电极710和第二接触电极720_1并且在它们之间插置第四绝缘层540可以需要显示设备10的额外工艺，并且因此降低显示设备10的制造工艺的效率，但是可以允许改善显示设备10的可靠性。具体地，形成分别构成不同层的第一接触电极710和第二接触电极720_1并且在其之间插置第四绝缘层540可以允许在显示设备10的制造工艺中第一接触电极710和第二接触电极720_1之间短路的可能性最小化。
图16是示出图13的区域A的又一示例的示意性放大剖视图。
参考图16，根据本实施方式的显示设备10与图14中的实施方式的不同之处至少在于，发光元件ED的第三元件绝缘膜382_1的面向显示方向的厚度基于其区域而变化。
例如，设置在第一电极210和第二电极220之间的发光元件ED的第三元件绝缘膜382_1可以具有基于其区域而变化的厚度。在跨过发光元件ED的剖视图中，位于发光元件芯30上方的第三元件绝缘膜382_1在其在平面图中与第二绝缘层520重叠的区域中具有第一厚度d31)。在跨过发光元件ED的剖视图中，位于发光元件芯30上方的第三元件绝缘膜382_1可以在其与第二绝缘层520不重叠的区域中具有小于第一厚度d31的第二厚度d32。在跨过发光元件ED的剖视图中，位于发光元件芯30下方的第三元件绝缘膜382_1可以具有等于第一厚度d31的第三厚度d33。位于发光元件芯30上方的第三元件绝缘膜382_1的一部分可以面向显示方向。位于发光元件芯30下方的第三元件绝缘膜382_1的另一部分可以面向第一绝缘层510。
例如，第三元件绝缘膜382_1的与第二绝缘层520重叠并且位于发光元件芯30上方的部分的厚度和第三元件绝缘膜382_1的位于发光元件芯30下方的部分的厚度可以彼此相等。第三元件绝缘膜382_1的与第二绝缘层520不重叠并且位于发光元件芯30上方的部分可以具有比第三元件绝缘膜382_1的与第二绝缘层520重叠并且位于发光元件芯30上方的部分的厚度小的厚度。这可以在第三元件绝缘膜382_1的一部分在显示设备10的制造工艺期间被蚀刻掉的情况下实现。
例如，在显示设备10的制造工艺期间，第三元件绝缘膜382_1可以构成设置在通孔层166上的发光元件ED的外部面，使得第三元件绝缘膜382_1可以保护发光元件芯30和第二元件绝缘膜381免受在蚀刻工艺中使用的蚀刻剂的影响，该蚀刻工艺用于形成在均匀定向发光元件ED的工艺之后形成的构件。第三元件绝缘膜382_1的与第二绝缘层520不重叠并且在显示方向上暴露的部分可以被蚀刻。因此，第三元件绝缘膜382_1可以具有基于区域变化的厚度。
尽管第三元件绝缘膜382_1在显示设备10的制造工艺期间被部分地蚀刻和去除，但是第三元件绝缘膜382_1可以形成为具有大于特定值的厚度，并且第二元件绝缘膜381、第一元件绝缘膜39和发光元件芯30可以被稳定地保护。因此，如上所述，在实施方式中，第三元件绝缘膜382_1的厚度可以大于第二元件绝缘膜381的厚度和第一元件绝缘膜39的厚度中的每一个。然而，本公开不限于此。在根据另一实施方式的发光元件ED中，第三元件绝缘膜382_1的厚度可以小于或等于第二元件绝缘膜381的厚度，并且可以大于第一元件绝缘膜39的厚度。
在结束详细描述时，本领域的技术人员将理解，在基本上不脱离本公开的原理的情况下，可以对实施方式进行许多变化和修改。因此，所公开的实施方式仅在一般和描述性意义上使用，而不是出于限制的目的。

Claims (20)

1.发光元件，包括：
发光元件芯，包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
发光层，设置在所述第一半导体层和所述第二半导体层之间；
氮化物绝缘膜，围绕所述发光元件芯的侧面；
第一元件绝缘膜，围绕所述氮化物绝缘膜的外侧面；以及
第二元件绝缘膜，围绕所述第一元件绝缘膜的外侧面，
其中，所述氮化物绝缘膜的厚度小于所述第一元件绝缘膜的厚度和所述第二元件绝缘膜的厚度中的每一个。
2.根据权利要求1所述的发光元件，其中，所述氮化物绝缘膜的内侧面与所述发光元件芯的所述侧面接触。
3.根据权利要求2所述的发光元件，其中，所述发光元件芯的所述侧面包括所述第一半导体层的侧面、所述第二半导体层的侧面和所述发光层的侧面中的至少一个。
4.根据权利要求1所述的发光元件，其中，所述氮化物绝缘膜的厚度在1nm至5nm的范围内。
5.根据权利要求1所述的发光元件，其中，所述第一元件绝缘膜的介电常数大于所述第二元件绝缘膜的介电常数。
6.根据权利要求5所述的发光元件，其中，所述第二元件绝缘膜的蚀刻速率与所述第一元件绝缘膜的蚀刻速率不同。
7.根据权利要求5所述的发光元件，其中，所述第一元件绝缘膜具有10或更大的介电常数和3eV或更大的能隙。
8.根据权利要求1所述的发光元件，其中，所述氮化物绝缘膜具有等于或小于临界厚度的厚度。
9.根据权利要求1所述的发光元件，其中，所述氮化物绝缘膜包括AlN和SiNx中的至少一个。
10.根据权利要求9所述的发光元件，其中，所述第一元件绝缘膜包括氧化硅(SiOx)、氧化铝(AlxOy)、氧化铪硅(HfSiOx)、氧化钪(ScxOy)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锶(SrO)、氧化钇(YxOy)、氧化钽(TaxOy)、氧化钡(BaO)、氧化钨(WOx)、氧化钛(TiOx)和氧化镧(LaxOy)中的至少一个。
11.发光元件，包括：
发光元件芯，包括：
第一半导体层；
发光层，设置在所述第一半导体层上；以及
第二半导体层，设置在所述发光层上；
第一元件绝缘膜，围绕所述发光元件芯的侧面；
第二元件绝缘膜，围绕所述第一元件绝缘膜的外侧面；以及
第三元件绝缘膜，围绕所述第二元件绝缘膜的外侧面，
其中，所述第一元件绝缘膜具有在1nm至5nm的范围内的厚度。
12.根据权利要求11所述的发光元件，其中，所述第一元件绝缘膜包括基于氮化物的绝缘材料。
13.根据权利要求11所述的发光元件，其中，
所述第二元件绝缘膜的厚度大于所述第一元件绝缘膜的厚度，以及
所述第三元件绝缘膜的厚度大于所述第一元件绝缘膜的所述厚度。
14.根据权利要求11所述的发光元件，其中，
所述第一元件绝缘膜接触所述发光元件芯的所述侧面，以及
所述发光元件芯的所述侧面包括所述第一半导体层的侧面、所述第二半导体层的侧面和所述发光层的侧面中的至少一个。
15.根据权利要求11所述的发光元件，其中，所述第二元件绝缘膜的介电常数大于所述第三元件绝缘膜的介电常数。
16.显示设备，包括：
第一电极和第二电极，设置在衬底上并且彼此间隔开；以及
发光元件，设置在所述第一电极和所述第二电极上，其中，
所述发光元件包括：
发光元件芯，包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
发光层，设置在所述第一半导体层和所述第二半导体层之间；
氮化物绝缘膜，围绕所述发光元件芯的侧面；
第一元件绝缘膜，围绕所述氮化物绝缘膜的外侧面；以及
第二元件绝缘膜，围绕所述第一元件绝缘膜的外侧面，以及
所述氮化物绝缘膜的厚度小于所述第一元件绝缘膜的厚度和所述第二元件绝缘膜的厚度中的每一个。
17.根据权利要求16所述的显示设备，其中，所述氮化物绝缘膜的内侧面接触所述发光元件芯的所述侧面。
18.根据权利要求16所述的显示设备，其中，所述氮化物绝缘膜的厚度在1nm至5nm的范围内。
19.根据权利要求16所述的显示设备，其中，所述第一元件绝缘膜的介电常数大于所述第二元件绝缘膜的介电常数。
20.根据权利要求16所述的显示设备，其中，所述氮化物绝缘膜具有等于或小于临界厚度的厚度。
CN202280049613.7A 2021-07-19 2022-07-19 发光元件和包括发光元件的显示设备 Pending CN117730424A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210094040A KR20230013705A (ko) 2021-07-19 2021-07-19 발광 소자 및 이를 포함하는 표시 장치
KR10-2021-0094040 2021-07-19
PCT/KR2022/010505 WO2023003311A1 (ko) 2021-07-19 2022-07-19 발광 소자 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN117730424A true CN117730424A (zh) 2024-03-19

Family

ID=84891490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280049613.7A Pending CN117730424A (zh) 2021-07-19 2022-07-19 发光元件和包括发光元件的显示设备

Country Status (4)

Country Link
US (1) US20230018385A1 (zh)
KR (1) KR20230013705A (zh)
CN (1) CN117730424A (zh)
WO (1) WO2023003311A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
JP6035736B2 (ja) * 2011-10-26 2016-11-30 ソニー株式会社 発光素子およびその製造方法、並びに発光装置
KR101674052B1 (ko) * 2014-11-18 2016-11-09 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
KR102054091B1 (ko) * 2015-12-22 2019-12-09 애플 인크. 비방사 재결합을 완화하기 위한 led 측벽 프로세싱
KR102568353B1 (ko) * 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치

Also Published As

Publication number Publication date
US20230018385A1 (en) 2023-01-19
WO2023003311A1 (ko) 2023-01-26
KR20230013705A (ko) 2023-01-27

Similar Documents

Publication Publication Date Title
CN114365289A (zh) 发光器件、用于其的制造方法和包括其的显示装置
US20230006101A1 (en) Light-emitting element and display device comprising same
US20220376144A1 (en) Light-emitting diode and display device comprising same
US20230352621A1 (en) Light-emitting device, manufacturing method therefor, and display apparatus
US20230018385A1 (en) Light-emitting element and display device including the same
KR20220014388A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20230215986A1 (en) Light-emitting element and display device including the same
KR20220021946A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20230066350A1 (en) Light emitting element and display device including the same
US20230369542A1 (en) Light-emitting device, manufacturing method for light-emitting device, and display apparatus
US20230207740A1 (en) Light emitting element and display device including the same
CN117882202A (zh) 发光二极管和包括其的显示装置
US20220384673A1 (en) Light emitting element and method for manufacturing the same
US20230282778A1 (en) Light-emitting element and display device including the same
JP2023126086A (ja) 発光素子とそれを含む表示装置
CN115606003A (zh) 发光元件和包括该发光元件的显示装置
CN115485863A (zh) 发光器件和包括该发光器件的显示设备
CN116156956A (zh) 发光元件及包括该发光元件的显示装置
KR20230161550A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20230107435A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20240077536A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
CN116114059A (zh) 显示装置
CN116741794A (zh) 显示装置及该显示装置的制造方法
CN114303253A (zh) 发光元件和包括该发光元件的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication