JP2023126086A - 発光素子とそれを含む表示装置 - Google Patents

発光素子とそれを含む表示装置 Download PDF

Info

Publication number
JP2023126086A
JP2023126086A JP2022136978A JP2022136978A JP2023126086A JP 2023126086 A JP2023126086 A JP 2023126086A JP 2022136978 A JP2022136978 A JP 2022136978A JP 2022136978 A JP2022136978 A JP 2022136978A JP 2023126086 A JP2023126086 A JP 2023126086A
Authority
JP
Japan
Prior art keywords
layer
light emitting
electrode
emitting device
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022136978A
Other languages
English (en)
Inventor
サンホ チョン，
Sang Ho Jeon
ジソン チェ，
Ji Song Chae
サンフン イ，
Sang Hun Lee
ジンヒョク ジャン，
Jin Hyuk Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2023126086A publication Critical patent/JP2023126086A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】発光素子およびそれを含む表示装置が提供される。【解決手段】発光素子は、第１型にドープされた第１半導体層３１と、第２型にドープされた第２半導体層３２と、前記第１半導体層と前記第２半導体層との間に配置され、第１物質層３４０と第２物質層３５１、３５２とを有する発光層３３と、を含み、前記第１物質層は酸化亜鉛（ＺｎＯ）系物質を含み、前記第２物質層はガリウム窒化物（ＧａＮ）系物質を含む。前記発光層は複数の前記第１物質層と複数の前記第２物質層とが交互に積層された多重層を有していてもよい。【選択図】図１

Description

本発明は発光素子およびそれを含む表示装置に関する。
表示装置はマルチメディアの発達につれてその重要性が高まっている。これに応じて有機発光表示装置（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ，ＯＬＥＤ）、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）などのような多様な種類の表示装置が使用されている。
表示装置の画像を表示する装置として、有機発光表示パネルや液晶表示パネルのような表示パネルを含む。表示パネルは発光素子を含み得、発光素子は発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＬＥＤ）であり得る。発光ダイオードは有機物を発光物質として用いる有機発光ダイオード（ＯＬＥＤ）、無機物を発光物質として用いる無機発光ダイオードなどがある。
本発明が解決しようとする課題は、発光層の量子効率が改善された発光素子およびそれを含む表示装置を提供することにある。
本発明の課題は以上で言及した課題に制限されず、言及されていない他の技術的課題は以下の記載から当業者に明確に理解されることができる。
前記課題を解決するための一実施形態による発光素子は、第１型にドープされた第１半導体層、第２型にドープされた第２半導体層、および前記第１半導体層と前記第２半導体層との間に配置され、第１物質層および第２物質層を有する発光層と、を含み、前記第１物質層は酸化亜鉛（ＺｎＯ）系物質を含み、前記第２物質層はガリウム窒化物（ＧａＮ）系物質を含む。
前記発光層は複数の前記第１物質層と複数の前記第２物質層とが交互に積層された多重層を有し得る。
前記第１物質層のバンドギャップエネルギは前記第２物質層のバンドギャップエネルギより小さくてもよい。
前記発光層は（ＧａＮ）１－ｘ（ＺｎＯ）ｘを含み、ｘは０．２２から０．７５までの範囲であり得る。
前記発光層から放出された光の波長範囲は４５０ｎｍ以上４９５ｎｍ以下であり得る。
前記発光層は（ＧａＮ）１－ｘ（ＺｎＯ）ｘを含み、ｘは０．２２以下であり得る。
前記発光層から放出された光の波長範囲は４９５ｎｍ以上５５０ｎｍ以下であり得る。
前記発光層のバンドギャップエネルギの範囲は２．２ｅＶ以上２．７ｅＶ以下であり得る。
前記発光層から放出された光の量子効率は７９％以上であり得る。
前記第１物質層と前記第２物質層の格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）率は１．８％以下であり得る。
前記第１物質層はインジウム（Ｉｎ）をさらに含み得る。
前記発光層から放出された光の波長の範囲は５５０ｎｍ以上６９０ｎｍ以下であり得る。
前記発光層のバンドギャップエネルギの範囲は１．８ｅＶ以上２．２ｅＶ以下であり得る。
前記第１物質層のインジウム（Ｉｎ）の含有量は１０％以下であり得る。
前記発光素子の縦横比が１．２：１以上１００：１以下のロッド構造体の形状を有し得る。
前記第２半導体層上に配置される素子電極層と、前記第１半導体層、前記発光層、および前記第２半導体層の外側面を囲む絶縁膜と、をさらに含み得る。
前記他の課題を解決するための一実施形態による表示装置は、基板上に互いに離隔した第１電極および第２電極と、前記第１電極と前記第２電極との間に配置され、第１端部および第２端部を有する発光素子と、前記発光素子の第１端部と接触する第１連結電極と、前記発光素子の第２端部と接触する第２連結電極と、を含み、前記発光素子は、第１半導体層、第２半導体層、および前記第１半導体層と前記第２半導体層との間に配置された発光層を含み、前記発光層は酸化亜鉛（ＺｎＯ）系物質を含む第１物質層とガリウム窒化物（ＧａＮ）系物質を含む第２物質層を含む。
前記発光素子の前記第１物質層と前記第２物質層とは前記基板の一面と平行な方向に交互に配置され得る。
前記発光層は（ＧａＮ）１－ｘ（ＺｎＯ）ｘを含み、ｘは０．２２から０．７５までの範囲であり得る。
前記第１物質層は１０％以下のインジウム（Ｉｎ）をさらに含み得る。
実施形態による発光素子およびそれを含む表示装置によれば、酸化亜鉛（ＺｎＯ）系物質とガリウム窒化物（ＧａＮ）系物質を含む発光層を含み得る。そのため、発光素子およびそれを含む表示装置は量子効率が改善された可視光線波長帯域の光を放出することができる。
実施形態による効果は、以上で例示した内容によって制限されず、より多様な効果が本明細書内に含まれている。
一実施形態による発光素子の概略的な斜視図である。 一実施形態による発光素子の断面図である。 他の実施形態による発光素子の発光層の断面図である。 一実施形態による発光素子の第１物質層の酸化亜鉛（ＺｎＯ）含有量－バンドギャップエネルギグラフである。 一実施形態による発光層と比較例のエネルギ準位を示す概念図である。 他の実施形態による発光素子の断面図である。 一実施形態による発光素子の製造方法を示す工程断面図である。 一実施形態による発光素子の製造方法を示す工程断面図である。 一実施形態による発光素子の製造方法を示す工程断面図である。 一実施形態による発光素子の製造方法を示す工程断面図である。 一実施形態による発光素子の製造方法を示す工程断面図である。 一実施形態による発光素子の製造方法を示す工程断面図である。 一実施形態による表示装置の平面図である。 一実施形態による表示装置の一画素を示す平面配置図である。 図１４のＩ－Ｉ’線を沿って切断した一例を示す断面図である。 図１５のＡ領域を拡大した一例を示す拡大断面図である。 図１５のＡ領域を拡大した他の例を示す拡大断面図である。 図１５のＡ領域を拡大したまた他の例を示す拡大断面図である。
以下、添付する図面を参照して具体的な実施形態について説明する。
図１は一実施形態による発光素子の概略的な斜視図である。図２は一実施形態による発光素子の断面図である。図３は図２による発光素子の発光層を具体化した断面図である。図４は一実施形態による発光素子の第１物質層の酸化亜鉛（ＺｎＯ）含有量－バンドギャップエネルギグラフである。
図１および図２を参照すると、発光素子ＥＤは粒子状素子であって、所定の縦横比を有するロッドまたは円筒状の形状であり得る。発光素子ＥＤは一方向ＤＲ３に延びた形状を有し、前記発光素子ＥＤの延長方向（または長手方向、ＤＲ３）への長さは発光素子ＥＤの直径より大きい。例えば、発光素子ＥＤは円筒、ロッド（Ｒｏｄ）、ワイヤ（Ｗｉｒｅ）、チューブ（Ｔｕｂｅ）などの形状を有することもでき、正六面体、直六面体、六角柱形など多角柱の形状を有するか、または一方向に延びるが、外面が部分的に傾斜した形状を有することもできる。以下、発光素子ＥＤの形状を説明する図面において、一方向ＤＲ３、発光素子ＥＤの延長方向ＤＲ３および発光素子ＥＤの長手方向ＤＲ３の用語は相互混用して称され得る。
発光素子ＥＤはナノメータ（ｎａｎｏ－ｍｅｔｅｒ）スケール（１ｎｍ以上１ｕｍ未満）ないしマイクロメータ（ｍｉｃｒｏ－ｍｅｔｅｒ）スケール（１ｕｍ以上１ｍｍ未満）の大きさを有することができる。これに制限されるものではないが、発光素子ＥＤの延長方向ＤＲ３への長さは約１μｍ以上１０μｍ以下であり、好ましくは４μｍ以上５μｍ以下であり得、発光素子ＥＤの直径は５００ｎｍであり得る。発光素子ＥＤの縦横比は１．２：１以上１００：１以下であり得るが、これに制限されるものではない。
一実施形態で、発光素子ＥＤは無機物からなる無機発光ダイオードであり得る。無機発光ダイオードは複数の半導体層を含み得る。例えば、無機発光ダイオードは第１導電型（例えば、ｎ型）半導体層、第２導電型（例えば、ｐ型）半導体層およびこれらの間に介在した活性半導体層を含み得る。活性半導体層は第１導電型半導体層と第２導電型半導体層からそれぞれ正孔と電子の提供を受け、活性半導体層に到達した正孔と電子は相互結合して発光する。また、無機発光ダイオードは互いに対向する二つの電極の間に特定方向に電界を形成すると極性が形成される前記二つの電極の間に整列できる。
発光素子ＥＤは第１半導体層３１、第２半導体層３２、発光層３３、素子電極層３７、および絶縁膜３８を含み得る。第１半導体層３１、第２半導体層３２、発光層３３、および素子電極層３７は発光素子ＥＤの長手方向である一方向ＤＲ３に沿って順次積層される。
第１半導体層３１はｎ型半導体であり得る。第１半導体層３１はＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料を含み得る。例えば、第１半導体層３１はｎ型ドーパントでドープされたＡｌＧａＩｎＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのいずれか一つ以上であり得る。第１半導体層３１にドープされたｎ型ドーパントはＳｉ、Ｇｅ、Ｓｎ、Ｓｅなどであり得る。
第２半導体層３２は発光層３３を間に置いて第１半導体層３１上に配置される。第２半導体層３２はｐ型半導体であり得、第２半導体層３２はＡｌｘＧａｙＩｎ１－ｘ－ｙＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）の化学式を有する半導体材料を含み得る。例えば、第２半導体層３２はｐ型ドーパントでドープされたＡｌＧａＩｎＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのいずれか一つ以上であり得る。第２半導体層３２にドープされたｐ型ドーパントはＭｇ、Ｚｎ、Ｃａ、Ｂａなどであり得る。
一方、図面では第１半導体層３１と第２半導体層３２が一つの層として構成されたことを示しているが、これに制限されるものではない。発光層３３の物質によって第１半導体層３１と第２半導体層３２はより多くの数の層、例えばクラッド層（Ｃｌａｄ ｌａｙｅｒ）またはＴＳＢＲ（Ｔｅｎｓｉｌｅ ｓｔｒａｉｎ ｂａｒｒｉｅｒ ｒｅｄｕｃｉｎｇ）層をさらに含むこともできる。例えば、発光素子ＥＤは第１半導体層３１と発光層３３の間、または第２半導体層３２と発光層３３の間に配置された他の半導体層をさらに含み得る。第１半導体層３１と発光層３３の間に配置された半導体層はｎ型ドーパントでドープされたＡｌＧａＩｎＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ，ＩｎＮおよびＳＬｓのいずれか一つ以上であり得、第２半導体層３２と発光層３３の間に配置された半導体層はｐ型ドーパントでドープされたＡｌＧａＩｎＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのいずれか一つ以上であり得る。
一実施形態で、発光層３３は第１半導体層３１と第２半導体層３２の間に配置される。発光層３３は第１物質層３４０と第２物質層３５１，３５２を含み、多重量子井戸（Ｍｕｌｔｉ－ｑｕａｎｔｕｍ ｗｅｌｌ）構造を有することができる。発光層３３が多重量子井戸構造を有する場合、発光層３３は第１物質層３４０と第２物質層３５１，３５２が互いに交互に積層された多層膜であり得る。この場合、第１物質層３４０は発光層３３に注入される電子と正孔が再結合する井戸層（Ｗｅｌｌ ｌａｙｅｒ）であり、第２物質層３５１，３５２はエネルギ障壁機能をするバリヤー層（Ｂａｒｒｉｅｒ ｌａｙｅｒ）であり得る。第１物質層３４０のバンドギャップエネルギが第２物質層３５１，３５２のバンドギャップエネルギより小さくてもよい。
第２物質層３５１，３５２の間には第１物質層３４０が介在する。図２では、井戸層である第１物質層３４０の下部に第１バリヤー層である第２物質層３５１が配置され、第１物質層３４０の上部に第２バリヤー層である第２物質層３５２が配置されていることを例示しているが、これに制限されない。例えば、発光層３３は図３のように複数の第１物質層３４０と複数の第２物質層３５１，３５２が互いに交互に積層された多層膜であり得る。
発光層３３は第１半導体層３１から供給された電子と第２半導体層３２から供給された正孔の結合により光を放出する。発光層３３は可視光線波長帯の光、例えば、青色波長帯の光、緑色波長帯の光、および赤色波長帯の光を放出する。第１物質層３４０は青色、緑色、および赤色波長帯の光に対応するバンドギャップエネルギを有する半導体物質を含み得る。第１物質層３４０と第２物質層３５１，３５２の含有量比に応じて発光層３３から放出する光の波長帯が変わり得る。
例えば、第１物質層３４０はＩＩ－ＶＩ族化合物である酸化亜鉛（ＺｎＯ）系物質を含み得る。第２物質層３５１，３５２はガリウム窒化物（ＧａＮ）系、例えば、ＧａＮ、ＡｌＧａＮなどの物質を含み得る。発光層３３は（ＧａＮ）１－ｘ（ＺｎＯ）ｘ（０≦ｘ≦１）の化学式（またはＧａＺｎＮＯ）を有する半導体材料を含み、第１物質層３４０と第２物質層３５１，３５２が互いに交互に積層される構造を有することができる。発光層３３は亜鉛（Ｚｎ）の含有量を調整して可視光線波長帯域に対応するバンドギャップエネルギを有することができる。
図４を参照すると、発光層３３の酸化亜鉛（ＺｎＯ）とガリウム窒化物（ＧａＮ）の組成比によるバンドギャップエネルギの変化が示されている。Ｘ軸は化学式（ＧａＮ）１－ｘ（ＺｎＯ）ｘにおいて酸化亜鉛（ＺｎＯ）の組成比であるｘを示し、Ｙ軸はバンドギャップエネルギを示す。Ｘ軸が左側から右側に行くほど亜鉛（Ｚｎ）含有量が増加し得、Ｙ軸が下側から上側に行くほどバンドギャップエネルギが増加し得る。
発光層３３は第１物質層３４０の酸化亜鉛（ＺｎＯ）と第２物質層３５１，３５２のガリウム窒化物（ＧａＮ）の成分比率によって互いに異なる色の光を放出する。
第１物質層３４０の酸化亜鉛（ＺｎＯ）の組成であるｘが０．２２以下であるか、０．７５以上である場合、発光層３３から放出された光のバンドギャップエネルギは概ね２．５ｅＶ以上２．７ｅＶ以下であり得る。この場合、発光層３３から放出された光の波長帯域は概ね４５０ｎｍ以上４９５ｎｍ以下であり、青色波長帯域の光であり得る。
第１物質層３４０の酸化亜鉛（ＺｎＯ）の組成であるｘが０．２２以上０．７５以下である場合、発光層３３から放出された光のバンドギャップエネルギは概ね２．２ｅＶ以上２．５ｅＶ以下であり得る。この場合、発光層３３から放出された光の波長帯域は概ね４９５ｎｍ以上５５０ｎｍ以下であり、緑色波長帯域の光であり得る。
特に、第１物質層３４０の酸化亜鉛（ＺｎＯ）の組成であるｘが０．５である場合、発光層３３から放出された光のバンドギャップエネルギは２．２ｅＶまで減少し得る。発光層３３は酸化亜鉛（ＺｎＯ）の含有量を調整して放出される光のバンドギャップエネルギを緑色波長帯域まで減少させることができる。
一方、発光層３３がインジウム（Ｉｎ）をさらに含む場合、５５０ｎｍ以上６９０ｎｍ以下の波長帯域の光、すなわち赤色波長帯域の光を放出することもできる。これについては図６で詳しく説明する。
一方、発光層３３は酸化亜鉛（ＺｎＯ）の含有量を調整して青色、緑色、または赤色波長帯域の光を放出できるので、量子効率の低下を改善することができる。すなわち、発光層３３は量子効率が高い青色、緑色、または赤色波長帯域の光を放出することができる。これについては図５のグラフを参照してより詳細に説明する。
発光層３３から放出される光は発光素子ＥＤの長手方向である一方向ＤＲ３への両端部面だけでなく、発光素子ＥＤの側面にも放出され得る。発光層３３から放出される光は一つの方向に出光方向が制限されない。
素子電極層３７はオーミック（Ｏｈｍｉｃ）連結電極であり得る。ただし、これに制限されず、ショットキー（Ｓｃｈｏｔｔｋｙ）連結電極でもあり得る。発光素子ＥＤは少なくとも一つの素子電極層３７を含み得る。発光素子ＥＤは一つ以上の素子電極層３７を含み得るが、これに制限されず素子電極層３７は省略することもできる。
素子電極層３７は表示装置１０で発光素子ＥＤが電極または連結電極と電気的に接続されるとき、発光素子ＥＤと電極または連結電極の間の抵抗を減少させる。素子電極層３７は伝導性のある金属を含み得る。例えば、素子電極層３７はアルミニウム（Ａｌ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、金（Ａｕ）、銀（Ａｇ）、ＩＴＯ、ＩＺＯおよびＩＴＺＯの少なくともいずれか一つを含み得る。
絶縁膜３８は上述した複数の半導体層および電極層の外面を囲むように配置される。例えば、絶縁膜３８は少なくとも発光層３３の外面を囲むように配置され、発光素子ＥＤの長手方向の両端部は露出するように形成される。また、絶縁膜３８は発光素子ＥＤの少なくとも一端部と隣接する領域で断面視において上面がラウンド形状に形成されることもできる。
絶縁膜３８は絶縁特性を有する物質、例えば、シリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、窒化アルミニウム（ＡｌＮｘ）、酸化アルミニウム（ＡｌＯｘ）、ジルコニウム酸化物（ＺｒＯｘ）、ハフニウム酸化物（ＨｆＯｘ）、およびチタン酸化物（ＴｉＯｘ）の少なくとも一つを含み得る。図面では絶縁膜３８が単一層で形成されたことが例示しているが、これに制限されず、いくつかの実施形態で絶縁膜３８は複数の層が積層された多重層構造で形成されることもできる。
絶縁膜３８は発光素子ＥＤの半導体層および電極層を保護する機能をする。絶縁膜３８は発光素子ＥＤに電気信号が伝達される電極と直接接触する場合、発光層３３に発生し得る電気的短絡を防止できる。また、絶縁膜３８は発光素子ＥＤの発光効率の低下を防止できる。
また、絶縁膜３８は外面が表面処理される。発光素子ＥＤは所定のインク内で分散した状態で電極上に噴射されて整列する。ここで、発光素子ＥＤがインク内で隣接する他の発光素子ＥＤと凝集せずに分散した状態を保持するために、絶縁膜３８は表面が疎水性または親水性処理され得る。
図５は一実施形態による発光層と比較例のエネルギ準位を示す概念図である。
図５を参照すると、図５（ａ）は一実施形態による発光層３３の第１物質層３４０と第２物質層３５１，３５２の概念図と長手方向によるエネルギ準位を示し、図５（ｂ）は比較例による発光層の概念図と長手方向によるエネルギ準位を示している。比較例による発光層はＧａＮを含むバリヤー層とその間に介在したＩｎＧａＮを含む井戸層に該当する。
グラフを参照する前に、下記の表１を参照すると、本実施形態による発光層３３の第１物質層３４０は第２物質層３５１，３５２と類似の格子定数（ｌａｔｔｉｃｅ ｃｏｎｓｔａｎｔ）を有することができる。それに対して、比較例による発光層の井戸層（ＩｎＧａＮ）とバリヤー層（ＧａＮ）は格子定数の差異が相対的に大きい。ここで、格子定数は発光層３３の物質の結晶を構成し、３次元空間上に規則性を有して繰り返し配列されている原子の配列を定義するための定数であって、格子を構成する最小繰り返し単位である単位胞のエッジの長さ（例えば、ｘ軸長さ：ａ，ｙ軸長さ：ｂ，ｚ軸長さ：ｃ）で表される。
Figure 2023126086000002
表１を参照すると、第１物質層３４０（すなわち、井戸層）のＺｎＯの格子定数（ａまたはｃ値）は第２物質層３５１，３５２（すなわち、バリヤー層）のＧａＮの格子定数（ａまたはｃ値）と近接する。第１物質層３４０と第２物質層３５１，３５２の格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）率は概ね１．８％であるか、その以下またはそれ以上であり得る。これとは異なり、比較例で井戸層に酸化亜鉛（ＺｎＯ）の代わりにインジウム（Ｉｎ）を含むＩｎＧａＮが添加される場合、井戸層（ＩｎＧａＮ）の格子定数（ａまたはｃ値）はバリヤー層（ＧａＮ）の格子定数（ａまたはｃ値）と差異が大きい。比較例の井戸層（ＩｎＧａＮ）とバリヤー層（ＧａＮ）の格子不整合率は概ね１０．８％であり得る。すなわち、発光層３３の第１物質層３４０と第２物質層３５１，３５２の間の格子不整合率はＩｎを含む発光層の格子不整合率より概ね１０倍減少した値を有し得る。
一実施形態により、発光層３３が格子定数の差異が小さい第１物質層３４０と第２物質層３５１，３５２を含む場合、第１物質層３４０と第２物質層３５１，３５２は超格子構造（ｓｕｐｅｒｌａｔｔｉｃｅ）を形成することができる。すなわち、ＺｎＯとＧａＮは概ね０Ｋ以上８００Ｋ以下の温度で相分離なしに単位格子内で一定規則を有して配列された結晶構造を形成することができる。第１物質層３４０と第２物質層３５１，３５２が超格子構造を有する場合、発光層３３の第１物質層３４０と第２物質層３５１，３５２の間に発生するストレイン（ｓｔｒａｉｎ）を最小化することができる。
これとは異なり、比較例で発光層３３がインジウム（Ｉｎ）を含む場合、井戸層（ＩｎＧａＮ）とバリヤー層（ＧａＮ）の間の格子不整合によるストレインが発生し、これは量子閉じ込めシュタルク効果（Ｑｕａｎｔｕｍ－Ｃｏｎｆｉｎｅｄ Ｓｔａｃｋ Ｅｆｆｅｃｔ、以下「ＱＣＳＥ現象」）およびＩｎが固まる現象を誘発する合金の変動現象（ａｌｌｏｙ ｆｌｕｃｔｕａｔｉｏｎ）をもたらす。
比較例によりインジウム（Ｉｎ）の含有量に応じて放出する光の波長が変わる発光層の場合、インジウム（Ｉｎ）の含有量が大きいほど放出する光が青色から緑色、緑色から赤色に移動し得る。例えば、インジウム（Ｉｎ）の含有量が概ね１０％より大きい場合、緑色と赤色の光を放出し得る。ただし、インジウム（Ｉｎ）の含有量が大きいほど発光層の格子定数が増加するので、井戸層とバリヤー層の間の格子不整合率が増加し、ストレインによる内部欠陥が増加し得る。そのため、発光層のインジウム（Ｉｎ）の含有量を高めて緑色または赤色波長帯域の光を放出する場合、図５（ｂ）のように井戸層（ＩｎＧａＮ）のエネルギ準位が傾斜する（ｔｉｌｔｉｎｇ）ＱＣＳＥ現象が発生し得る。これはバンドギャップエネルギを変化させるので、放出光の量子効率減少と色波長が変化するカラーシフト（ｃｏｌｏｒ ｓｈｉｆｔ）をもたらす。すなわち、発光層がインジウム（Ｉｎ）を含む場合、緑色または赤色光の量子効率が低い。例えば、緑色光の量子効率は同じ電流密度で青色光の量子効率である７９％より２２％減少した５７％程度であり得る。
以下、表２を参照して実施形態と比較例によるＱＣＳＥを誘発するピエゾ分極（ｐｉｅｚｏ ｐｏｌａｒｉｚａｔｉｏｎ）の数値を比較して、本実施形態で発光層３３の量子効率改善の原因について説明する。
Figure 2023126086000003
井戸層とバリヤー層の格子定数の差異はピエゾ分極（Ｐｐｚ）を誘発し得る。井戸層とバリヤー層の格子定数の差異によって井戸層の界面にピエゾ分極（Ｐｐｚ）による双極子が形成され得る。前記ピエゾ分極（Ｐｐｚ）は上述したＱＣＳＥ効果により井戸層のエネルギ準位が傾斜する（ｔｉｌｔｉｎｇ）現象の原因であり得る。すなわち、ピエゾ分極が増加するほど発光層の量子効率が減少することになる。
表２において、ＺｎＯを含む第１物質層３４０のピエゾ分極（Ｐｐｚ＿ＺｎＯ）は、ＩｎＧａＮを含む井戸層のピエゾ分極（Ｐｐｚ＿ＩｎＧａＮ）より概ね８３％減少し得る。第１物質層３４０を含む場合、図５（ａ）のように井戸層のエネルギ準位が傾斜する（ｔｉｌｔｉｎｇ）ＱＣＳＥ現象が減少し得る。そのため、発光層３３の量子効率が増加し、色波長が変化するカラーシフト現象を改善することができる。すなわち、発光層が亜鉛（Ｚｎ）を含む場合、緑色または赤色光の量子効率は青色光の量子効率と同一または類似し得る。例えば、緑色光の量子効率は同じ電流密度で青色光の量子効率である７９％と同一であるかまたはそれに近接する。
また、発光層３３の第１物質層３４０と第２物質層３５１，３５２は、超格子構造を形成するので、ＺｎＯが固まることを防止できる。すなわち、ＺｎＯは固まることなくＧａＮと規則的に配列できるので、比較例のように井戸層（ＩｎＧａＮ）とバリヤー層（ＧａＮ）の格子定数の差異によってＩｎが固まる合金の変動現象（ａｌｌｏｙ ｆｌｕｃｔｕａｔｉｏｎ）が発生しない。前記合金の変動現象が改善されることにより光の放出なしに電子と正孔が結合する非発光再結合（ｎｏｎ－ｒａｄｉａｔｉｖｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）の発生頻度が減少し得る。すなわち、発光層３３の量子効率の減少が最小化することができる。
まとめると、本実施形態による発光層３３はＺｎＯを含む第１物質層３４０とＧａＮを含む第２物質層３５１，３５２を含み得る。発光層３３は第１物質層３４０の亜鉛（Ｚｎ）の含有量に応じて青色、緑色、および赤色波長帯域の光を放出し得る。特に、発光層３３は亜鉛（Ｚｎ）の含有量が２２％以上であるか７５％以上である場合、量子効率が改善された青色波長帯域の光を放出し得、亜鉛（Ｚｎ）の含有量が２２％～７５％である場合、量子効率が改善された緑色波長帯域の光を放出し得る。
以下、他の実施形態による発光素子ＥＤ＿１について説明する。
図６は他の実施形態による発光素子の断面図である。
一実施形態による発光素子ＥＤ＿１の発光層３３＿１は第１物質層３４０＿１、および第２物質層３５１＿１，３５２＿１が交互に積層された多層膜構造を含み得る。発光素子ＥＤ＿１は第１半導体層３１、第２物質層３５１＿１、第１物質層３４０＿１、第２物質層３５２＿１、第２半導体層３２、および素子電極層３７が長手方向ＤＲ３に沿って順次形成される。
発光層３３＿１が井戸層に対応する第１物質層３４０＿１とバリヤー層に対応する第２物質層３５１＿１，３５２＿１が互いに交互に積層された多重量子井戸構造を有する点は以前の実施形態と同一である。発光層３３＿１の第１物質層３４０＿１が酸化亜鉛（ＺｎＯ）にインジウム（Ｉｎ）をさらに含む点で以前の実施形態とは差異がある。一実施形態で、第１物質層３４０＿１は酸化亜鉛（ＺｎＯ）とインジウム（Ｉｎ）を含み、第２物質層３５１＿１，３５２＿１はガリウム窒化物（ＧａＮ）を含み得る。すなわち、発光層３３＿１はＩｎＧａＺｎＯＮの化学式を有する半導体材料を含み得る。
第１物質層３４０＿１は酸化亜鉛（ＺｎＯ）とインジウム（Ｉｎ）を含むことで、亜鉛（Ｚｎ）の含有量とインジウム（Ｉｎ）の含有量に応じて放出する光の波長を調節する。第１物質層３４０＿１を含む発光層３３＿１は青色波長または緑色波長帯域の光だけでなく、赤色波長帯域の光を放出することができる。
例えば、第１物質層３４０＿１はインジウム（Ｉｎ）の含有量を調節して高い量子効率を有する赤色波長帯域の光を放出する。インジウム（Ｉｎ）の含有量が増加するほど第１物質層３４０＿１が放出する光が赤色波長帯域に移動し、インジウム（Ｉｎ）の含有量が減少するほど放出する光が青色波長帯域に移動する。第１物質層３４０＿１がインジウム（Ｉｎ）を含む場合、発光素子ＥＤ＿１から放出された光は可視光線波長帯域を有する程減少したバンドギャップエネルギを有し、量子効率の低下は改善できる。
例えば、第１物質層３４０＿１が０％以上２０％以下、特に０％以上１０％以下のインジウム（Ｉｎ）をさらに含む場合、発光層３３＿１から放出された光のバンドギャップエネルギは概ね１．８ｅＶ以上２．２ｅＶ以下まで減少する。発光層３３＿１から放出された光の波長帯域は概ね５５０ｎｍ以上６９０ｎｍ以下であり、赤色波長帯域の光であり得る。
また、第１物質層３４０＿１の酸化亜鉛（ＺｎＯ）の含有量が２２％以下であるか、７５％以上である場合、バンドギャップエネルギは概ね２．５ｅＶ以上２．７ｅＶ以下まで減少する。発光層３３＿１から放出された光の波長帯域は概ね４５０ｎｍ以上４９５ｎｍ以下であり、青色波長帯域の光であり得る。ただし、これに制限されず、酸化亜鉛（ＺｎＯ）の含有量はインジウム（Ｉｎ）の含有量に応じてさらに少ないか、さらに多くてもよい。
また、第１物質層３４０＿１の酸化亜鉛（ＺｎＯ）の含有量が２２％以上７５％以下である場合、発光層３３＿１から放出された光のバンドギャップエネルギは概ね２．２ｅＶ以上２．５ｅＶ以下まで減少する。発光層３３＿１から放出された光の波長帯域は概ね４９５ｎｍ以上５５０ｎｍ以下であり、緑色波長帯域の光であり得る。ただし、これに制限されず、酸化亜鉛（ＺｎＯ）の含有量はインジウム（Ｉｎ）の含有量に応じてさらに少ないか、さらに多くてもよい。
まとめると、本実施形態による発光層３３＿１は酸化亜鉛（ＺｎＯ）とインジウム（Ｉｎ）を含む第１物質層３４０＿１およびガリウム窒化物（ＧａＮ）を含む第２物質層３５１＿１，３５２＿１を含み得る。発光層３３＿１は第１物質層３４０＿１の亜鉛（Ｚｎ）とインジウム（Ｉｎ）の含有量に応じて青色、緑色、および赤色波長帯域の光を放出し得る。発光層３３＿１は量子効率の減少を最小化して青色、緑色、および赤色波長帯域の光を放出する。
以下、他の図面を参照して一実施形態による発光素子ＥＤの製造工程について順に説明する。
図７～図１２は一実施形態による発光素子の製造方法を示す工程断面図である。
以下、発光素子ＥＤの製造工程を説明する実施形態の図面には第１方向ＤＲ１、第２方向ＤＲ２および第３方向ＤＲ３が定義されている。第１方向ＤＲ１と第２方向ＤＲ２は互いに垂直な方向であり、第３方向ＤＲ３は第１方向ＤＲ１と第２方向ＤＲ２が位置した平面と垂直な方向であり得る。第３方向ＤＲ３は前述したように発光素子ＥＤの延長方向（または長手方向）または一方向であり得る。
発光素子ＥＤの製造工程を説明する実施形態で別に言及がない限り、「上部」は第３方向ＤＲ３の一方であり、下部基板１０００の一面（または上面）から発光素子ＥＤの複数の半導体層が積層される方向を示し、「上面」は第３方向ＤＲ３の一側に向かう表面を示す。また、「下部」は第３方向ＤＲ３の他方を示し、「下面」は第３方向ＤＲ３の他側に向かう表面を指す。
先に、図７を参照すると、下部基板１０００を準備する。
具体的には、下部基板１０００はベース基板１１００およびベース基板１１００上に配置されたバッファ物質層１２００を含み得る。
ベース基板１１００はサファイア基板（ＡｌｘＯｙ）またはガラスのような透明性基板を含み得る。ただし、これに制限されるものではなく、ベース基板１１００はＧａＮ、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＰおよびＧａＡｓなどのような導電性基板を含むこともできる。例示的な実施形態で、ベース基板１１００はサファイア基板（ＡｌｘＯｙ）であり得る。
バッファ物質層１２００はベース基板１１００の一面（または上面）上に形成される。バッファ物質層１２００はその上に形成される第１半導体物質層３１００とベース基板１１００の格子定数の差異を減らす役割をする。
一例として、バッファ物質層１２００はアンドープ（Ｕｎｄｏｐｅｄ）半導体を含み得る。バッファ物質層１２００は実質的に第１半導体物質層３１００（図８参照）と同じ物質を含むが、ｎ型またはｐ型にドープされていない物質であるか、ドーピング濃度が第１半導体物質層３１００より小さくてもよい。例示的な実施形態で、バッファ物質層１２００はＺｎＯ、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮの少なくともいずれか一つであり得るが、これに制限されない。
下部基板１０００上には複数の半導体物質層が形成される。エピタキシャル法（Ｅｐｉｔａｘｉａｌ）により成長する複数の半導体物質層はシード（Ｓｅｅｄ）結晶を成長させて形成される。ここで、半導体物質層を形成する方法は、電子ビーム蒸着法、物理的気相蒸着法（Ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＰＶＤ）、化学的気相蒸着法（Ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＣＶＤ）、プラズマレーザ蒸着法（Ｐｌａｓｍａ ｌａｓｅｒ ｄｅｐｏｓｉｔｉｏｎ，ＰＬＤ）、二重型熱蒸着法（Ｄｕａｌ－ｔｙｐｅ ｔｈｅｒｍａｌ ｅｖａｐｏｒａｔｉｏｎ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、金属－有機物化学気相蒸着法（Ｍｅｔａｌ ｏｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ，ＭＯＣＶＤ）などであり得、好ましくは、金属－有機物化学気相蒸着法（ＭＯＣＶＤ）により形成されてもよい。ただし、これに制限されない。
半導体物質層を形成するための前駆体物質は対象物質を形成するために通常選択される範囲内で特に制限されない。一例として、前駆体物質はメチル基またはエチル基のようなアルキル基を含む金属前駆体を含み得る。例えば、一実施形態による発光素子ＥＤのように、第１半導体層３１、および第２半導体層３２はＡｌＧａＩｎＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮおよびＩｎＮのいずれか一つを含む実施形態で、前記金属前駆体はトリメチルガリウム（Ｇａ（ＣＨ３）３）であり得、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）、トリエチルリン酸塩（（Ｃ２Ｈ５）３ＰＯ４）のような化合物であり得る。ただし、これに制限されない。また、発光層３３はＺｎＯ、ＩｎＧａＮ、およびＧａＮのいずれか一つを含む実施形態で、前記金属前駆体はトリメチルガリウム（Ｇａ（ＣＨ３）３）であり得、トリメチルアルミニウム（Ａｌ（ＣＨ３）３）、トリエチルリン酸塩（（Ｃ２Ｈ５）３ＰＯ４）のような化合物であり得る。ただし、これに制限されない。複数の半導体物質層は前記金属前駆体および非金属前駆体を用いた蒸着工程によって形成されることができる。
次いで、図８を参照すると、下部基板１０００上に第１積層構造物３０００を形成する。具体的には、下部基板１０００上に第１半導体物質層３１００、発光物質層３３００、第２半導体物質層３２００および電極物質層３７００が順次積層された第１積層構造物３０００を形成する。発光物質層３３００は第１前駆物質層３４００と第２前駆物質層３５１０，３５２０が交互に配置された多層構造であり得る。
第１積層構造物３０００に含まれた複数の層は一実施形態による発光素子ＥＤに含まれた各半導体層に対応する。具体的には、第１積層構造物３０００の第１半導体物質層３１００、発光物質層３３００、第２半導体物質層３２００および電極物質層３７００はそれぞれ発光素子ＥＤの第１半導体層３１、発光層３３、第２半導体層３２および素子電極層３７に対応して、各層が含む物質と同じ物質を含み得る。
また、発光物質層３３００の第１前駆物質層３４００と第２前駆物質層３５１０，３５２０はそれぞれ発光素子ＥＤの第１物質層３４０と第２物質層３５１，３５２に対応して、各層が含む物質と同じ物質を含み得る。したがって、第１前駆物質層３４００は酸化亜鉛（ＺｎＯ）を含み得、第２前駆物質層３５１０，３５２０はガリウム窒化物（ＧａＮ）を含み得る。発光物質層３３００は（ＧａＮ）１－ｘ（ＺｎＯ）ｘ（０≦ｘ≦１）の化学式（またはＧａＺｎＮＯ）を有する半導体材料を含み得る。
次いで、図９を参照すると、第１積層構造物３０００をエッチングして互いに離隔した複数のロッド構造物３０を形成する。
具体的には、第１積層構造物３０００を下部基板１０００の上面に垂直な方向、例えば第３方向ＤＲ３にエッチングする工程により互いに離隔したロッド構造物３０を形成する。第１積層構造物３０００は通常のパターニング方法によりエッチングすることができる。例えば、前記パターニング方法は第１積層構造物３０００の上部にエッチングマスク層を形成し、前記第１積層構造物３０００をエッチングマスク層に沿って第３方向ＤＲ３にエッチングして行われ得る。
例えば、第１積層構造物３０００をエッチングする工程は、乾式エッチング法、湿式エッチング法、反応性イオンエッチング法（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ，ＲＩＥ）、誘導結合プラズマ反応性イオンエッチング法（Ｉｎｄｕｃｔｉｖｅｌｙ ｃｏｕｐｌｅｄ ｐｌａｓｍａ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ，ＩＣＰ－ＲＩＥ）などであり得る。乾式エッチング法の場合、異方性エッチングが可能であるため垂直エッチングに適する。例示的な実施形態で、第１積層構造物３０００のエッチングは乾式エッチング法と湿式エッチング法を混用して行われる。例えば、乾式エッチング法により第３方向ＤＲ３にエッチングを行った後、等方性エッチングである湿式エッチング法により前記エッチングされた側壁が下部基板１０００の上面に対して垂直な平面に置かれるようにすることができる。
次いで、図１０を参照すると、複数のロッド構造物３０上に絶縁物質層３８００を形成する。
前述したように、ロッド構造物３０を形成するためのエッチング工程で発生したロッド構造物３０の半導体層の外面の表面欠陥を改善するためにロッド構造物３０を形成した後、ロッド構造物３０上に絶縁物質層３８００を形成する。例えば、絶縁物質層３８００は原子層蒸着法（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｓｏｔｉｏｎ，ＡＬＤ）、熱的原子層蒸着法（Ｔｈｅｒｍａｌ ＡＬＤ）、またはプラズマ原子層蒸着法（ＰＥＡＬＤ）により形成できる。
絶縁物質層３８００は下部基板１０００の全面上に形成され、ロッド構造物３０の外面だけでなく、ロッド構造物３０により露出する下部基板１０００の上面にも形成され得る。前記ロッド構造物３０の外面にはロッド構造物３０の上面および側面を含み得る。絶縁物質層３８００はロッド構造物３０の上面および側面に直接配置される。したがって、絶縁物質層３８００はロッド構造物３０の複数の半導体層の側面に直接配置されてこれらと当接し得る。
絶縁物質層３８００は後続工程により上述した発光素子ＥＤの絶縁膜３８に対応する。
次いで、図１１を参照すると、絶縁物質層３８００を部分的に除去してロッド構造物３０の側面を囲む絶縁膜３８を形成する。
前記絶縁膜３８を形成する工程はロッド構造物３０の一端部面、例えば素子電極層３７の上面が露出するように絶縁物質層３８００を部分的に除去するエッチング工程を含み得る。絶縁物質層３８００を部分的に除去する工程は異方性エッチングである乾式エッチングやエッチバック（Ｅｔｃｈ ｂａｃｋ）などの工程によって行われる。
図面では素子電極層３７の上面が露出し、絶縁膜３８の上部面が平らであることが示されているが、これに制限されない。絶縁膜３８は素子電極層３７を囲む領域で外面が部分的に丸くなるように形成されてもよい。また、絶縁物質層３８００を部分的に除去する工程で、絶縁物質層３８００の上面だけでなく側面も部分的に除去されることにより、複数の層を囲む絶縁物質層３８００の端部面が一部エッチングされた状態に形成されてもよい。
次いで、図１２を参照すると、複数の発光素子ＥＤを下部基板１０００から分離する。具体的には、複数の発光素子ＥＤを下部基板１０００から分離する工程は特に制限されない。例えば、前記複数の発光素子ＥＤの分離工程は物理的分離方法、または化学的分離方法などで行われる。
図１３は一実施形態による表示装置の平面図である。
図１３を参照すると、表示装置１０は動画や静止映像を表示する。表示装置１０は表示画面を提供するすべての電子装置を指す。例えば、表示画面を提供するテレビ、ノートパソコン、モニタ、広告板、モノのインターネット（ＩｏＴ）、モバイルフォン、スマートフォン、タブレットＰＣ（Ｐｅｒｓｏｎａｌ Ｃｏｍｐｕｔｅｒ）、電子時計、スマートウォッチ、ウォッチフォン、ヘッドマウントディスプレイ、移動通信端末機、電子手帳、電子ブック、ＰＭＰ（Ｐｏｒｔａｂｌｅ Ｍｕｌｔｉｍｅｄｉａ Ｐｌａｙｅｒ）、ナビゲーション、ゲーム機、デジタルカメラ、カムコーダなどが表示装置１０に含まれ得る。
表示装置１０は表示画面を提供する表示パネルを含む。表示パネルの例としては無機発光ダイオード表示パネル、有機発光表示パネル、量子ドット発光表示パネル、プラズマ表示パネル、電界放出表示パネルなどが挙げられる。以下では表示パネルの一例として、上述した発光素子ＥＤ、具体的には無機発光ダイオード表示パネルが適用された場合を例示するが、それに制限されるものではなく、同じ技術的思想が適用可能であれば他の表示パネルに適用することもできる。
以下、表示装置１０を説明する実施形態の図面には第４方向ＤＲ４、第５方向ＤＲ５、および第６方向ＤＲ６が定義されている。第４方向ＤＲ４と第５方向ＤＲ５は一つの平面内で互いに垂直な方向であり得る。第６方向ＤＲ６は第４方向ＤＲ４と第５方向ＤＲ５が位置する平面に垂直な方向であり得る。第６方向ＤＲ６は第４方向ＤＲ４と第５方向ＤＲ５それぞれに対して垂直である。表示装置１０を説明する実施形態において、第６方向ＤＲ６は表示装置１０の厚さ方向を示す。
表示装置１０は、平面視において、第４方向ＤＲ４が第５方向ＤＲ５より長い長辺と短辺を含む長方形形状を有する。平面視において、表示装置１０の長辺と短辺が接するコーナー部は直角であり得るが、これに制限されず、ラウンド（Ｒｏｕｎｄ）形状を有してもよい。表示装置１０の平面形状は例示したものに制限されず、正方形、コーナー部（頂点）が丸い四角形、その他多角形、円形などその他異なる形状を有してもよい。
表示装置１０の表示面は厚さ方向である第６方向ＤＲ６の一側に配置される。表示装置１０を説明する実施形態で別に言及がない限り、「上部」は第６方向ＤＲ６の一方であり、表示方向を示し、「上面」は第６方向ＤＲ６の一側に向かう表面を示す。また、「下部」は第６方向ＤＲ６の他方であり、表示方向の逆方向を示し、下面は第６方向ＤＲ６の他側に向かう表面を指す。
一方、本明細書で第４方向ＤＲ４は発光素子ＥＤの長手方向（または延長方向）または一方向に対応する第３方向（図１の「ＤＲ３」）と平行な方向にあり得る。すなわち、第３方向ＤＲ３に延びた発光素子ＥＤは表示装置１０の第４方向ＤＲ４と平行なように配置される。
表示装置１０は表示領域ＤＰＡと非表示領域ＮＤＡを含み得る。表示領域ＤＰＡは画面が表示される領域であり、非表示領域ＮＤＡは画面が表示されない領域である。
表示領域ＤＰＡの形状は表示装置１０の形状に従う。例えば、表示領域ＤＰＡの形状は表示装置１０の全般的な形状と類似するように平面視において長方形形状を有する。表示領域ＤＰＡは概して表示装置１０の中央を占める。
表示領域ＤＰＡは複数の画素ＰＸを含み得る。複数の画素ＰＸは行列方向に配列される。各画素ＰＸの形状は平面視において長方形または正方形であり得る。ただし、これに制限されず、各画素ＰＸの形状は各辺が一方向に対して傾いた菱形形状であり得る。各画素ＰＸはストライプ型またはペンタイルタイプで交互に配列される。
表示領域ＤＰＡの周辺には非表示領域ＮＤＡが配置される。非表示領域ＮＤＡは表示領域ＤＰＡを全部または部分的に囲むことができる。例示的な実施形態で、表示領域ＤＰＡは長方形形状であり、非表示領域ＮＤＡは表示領域ＤＰＡの四辺に隣接するように配置される。非表示領域ＮＤＡは表示装置１０のベゼルを構成することができる。非表示領域ＮＤＡには表示装置１０に含まれる配線、回路駆動部、または外部装置を実装するパッド部が配置される。
図１４は一実施形態による表示装置の一画素を示す平面配置図である。図１５は図１４のＩ－Ｉ’線を沿って切断した一例を示す断面図である。
図１４を参照すると、表示装置１０の各画素ＰＸは発光領域ＥＭＡおよび非発光領域を含み得る。発光領域ＥＭＡは発光素子ＥＤから放出された光が出射される領域であり、非発光領域は発光素子ＥＤから放出された光が到達せず光が出射されない領域で定義できる。
発光領域ＥＭＡは発光素子ＥＤが配置された領域およびその隣接領域を含み得る。また、発光領域は発光素子ＥＤから放出された光が他の部材によって反射したり屈折して出射される領域をさらに含み得る。
各画素ＰＸは非発光領域に配置されたサブ領域ＳＡをさらに含み得る。サブ領域ＳＡには発光素子ＥＤが配置されない。サブ領域ＳＡは一画素ＰＸ内で平面視において発光領域ＥＭＡの上側に配置される。サブ領域ＳＡは第５方向ＤＲ５に隣り合って配置された画素ＰＸの発光領域ＥＭＡの間に配置される。サブ領域ＳＡはコンタクト部ＣＴ１，ＣＴ２を介して電極層２００と連結電極７００が電気的に接続される領域を含み得る。
サブ領域ＳＡは分離部ＲＯＰを含み得る。サブ領域ＳＡの分離部ＲＯＰは第５方向ＤＲ５に沿って互いに隣り合う各画素ＰＸに含まれる電極層２００が含む第１電極２１０および第２電極２２０がそれぞれ互いに分離される領域であり得る。
図１４および図１５を参照すると、表示装置１０は基板ＳＵＢ、基板ＳＵＢ上に配置される回路素子層、回路素子層上に配置された発光素子層を含み得る。
基板ＳＵＢは絶縁基板であり得る。基板ＳＵＢはガラス、石英、または高分子樹脂などの絶縁物質からなる。基板ＳＵＢはリジッド（Ｒｉｇｉｄ）基板であり得るが、ベンディング（Ｂｅｎｄｉｎｇ）、フォールディング（Ｆｏｌｄｉｎｇ）、ローリング（Ｒｏｌｌｉｎｇ）などが可能なフレキシブル（Ｆｌｅｘｉｂｌｅ）基板でもあり得る。
回路素子層は基板ＳＵＢ上に配置される。回路素子層は下部金属層１１０、半導体層１２０、第１導電層１３０、第２導電層１４０、第３導電層１５０および複数の絶縁層を含み得る
下部金属層１１０は基板ＳＵＢ上に配置される。下部金属層１１０は遮光パターンＢＭＬを含み得る。遮光パターンＢＭＬは下部で少なくともトランジスタＴＲのアクティブ層ＡＣＴのチャネル領域をカバーするように配置される。ただし、これに制限されず、遮光パターンＢＭＬは省略してもよい。
下部金属層１１０は光を遮断する材料を含み得る。例えば、下部金属層１１０は光の透過を遮断する不透明な金属物質で形成できる。
バッファ層１６１は下部金属層１１０上に配置される。バッファ層１６１は下部金属層１１０が配置された基板ＳＵＢの前面を覆うように配置される。バッファ層１６１は透湿に弱い基板ＳＵＢを介して浸透する水分から複数のトランジスタを保護する役割を有することができる。
半導体層１２０はバッファ層１６１上に配置される。半導体層１２０はトランジスタＴＲのアクティブ層ＡＣＴを含み得る。トランジスタＴＲのアクティブ層ＡＣＴは前述したように下部金属層１１０の遮光パターンＢＭＬと重なって配置される。
半導体層１２０は多結晶シリコン、単結晶シリコン、酸化物半導体などを含み得る。例示的な実施形態で、半導体層１２０が多結晶シリコンを含む場合、多結晶シリコンは非晶質シリコンを結晶化して形成することができる。半導体層１２０が多結晶シリコンを含む場合、トランジスタＴＲのアクティブ層ＡＣＴは不純物でドープされた複数のドープ領域およびこれらの間のチャネル領域を含み得る。他の例示的な実施形態で、半導体層１２０は酸化物半導体を含むこともできる。前記酸化物半導体は、例えば、インジウム－スズ酸化物（Ｉｎｄｉｕｍ－Ｔｉｎ Ｏｘｉｄｅ，ＩＴＯ）、インジウム－亜鉛酸化物（Ｉｎｄｉｕｍ－Ｚｉｎｃ Ｏｘｉｄｅ，ＩＺＯ）、インジウム－ガリウム酸化物（Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ Ｏｘｉｄｅ，ＩＧＯ）、インジウム－亜鉛－スズ酸化物（Ｉｎｄｉｕｍ－Ｚｉｎｃ－Ｔｉｎ Ｏｘｉｄｅ，ＩＺＴＯ）、インジウム－ガリウム－亜鉛酸化物（Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－Ｚｉｎｃ Ｏｘｉｄｅ，ＩＧＺＯ）、インジウム－ガリウム－スズ酸化物（Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－Ｔｉｎ Ｏｘｉｄｅ，ＩＧＴＯ）、インジウム－ガリウム－亜鉛－スズ酸化物（Ｉｎｄｉｕｍ－Ｇａｌｌｉｕｍ－Ｚｉｎｃ－Ｔｉｎ Ｏｘｉｄｅ，ＩＧＺＴＯ）などであり得る。
ゲート絶縁層１６２は半導体層１２０上に配置される。ゲート絶縁層１６２はトランジスタのゲート絶縁層として機能することができる。ゲート絶縁層１６２は無機物、例えばシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）の少なくともいずれか一つを含む無機層が交互に積層された多重層で形成される。
第１導電層１３０はゲート絶縁層１６２上に配置される。第１導電層１３０はトランジスタＴＲのゲート電極ＧＥを含み得る。ゲート電極ＧＥはアクティブ層ＡＣＴのチャネル領域と基板ＳＵＢの厚さ方向である第６方向ＤＲ６に重なるように配置される。
第１層間絶縁層１６３は第１導電層１３０上に配置される。第１層間絶縁層１６３はゲート電極ＧＥを覆うように配置される。第１層間絶縁層１６３は第１導電層１３０とその上に配置される他の層の間で絶縁層の機能を行い、第１導電層１３０を保護することができる。
第２導電層１４０は第１層間絶縁層１６３上に配置される。第２導電層１４０はトランジスタＴＲのドレイン電極ＳＤ１、トランジスタＴＲのソース電極ＳＤ２を含み得る。
トランジスタＴＲのドレイン電極ＳＤ１およびソース電極ＳＤ２はそれぞれ第１層間絶縁層１６３およびゲート絶縁層１６２を貫通するコンタクトホールを介してトランジスタＴＲのアクティブ層ＡＣＴの両端部領域と電気的に接続され得る。また、トランジスタＴＲのソース電極ＳＤ２は第１層間絶縁層１６３、ゲート絶縁層１６２およびバッファ層１６１を貫通する他のコンタクトホールを介して下部金属層１１０の遮光パターンＢＭＬと電気的に接続され得る。
第２層間絶縁層１６４は第２導電層１４０上に配置される。第２層間絶縁層１６４はトランジスタＴＲのドレイン電極ＳＤ１およびトランジスタＴＲのソース電極ＳＤ２を覆うように配置される。第２層間絶縁層１６４は第２導電層１４０とその上に配置される他の層の間で絶縁層の機能を行い、第２導電層１４０を保護することができる。
第３導電層１５０は第２層間絶縁層１６４上に配置される。第３導電層１５０は第１電圧ラインＶＬ１、第２電圧ラインＶＬ２および導電パターンＣＤＰを含み得る。
第１電圧ラインＶＬ１はトランジスタＴＲのドレイン電極ＳＤ１の少なくとも一部と基板ＳＵＢの厚さ方向に重なる。第１電圧ラインＶＬ１にはトランジスタＴＲに供給される高電位電圧（または第１電源電圧）が印加され得る。
第２電圧ラインＶＬ２は後述するビア層１６６およびパッシベーション層１６５を貫通する第２電極コンタクトホールＣＴＳを介して第２電極２２０と電気的に接続され得る。第２電圧ラインＶＬ２には第１電圧ラインＶＬ１に供給される高電位電圧より低い低電位電圧（または第２電源電圧）が印加され得る。すなわち、第１電圧ラインＶＬ１にはトランジスタＴＲに供給される高電位電圧（または第１電源電圧）が印加され、第２電圧ラインＶＬ２には第１電圧ラインＶＬ１に供給される高電位電圧より低い低電位電圧（または第２電源電圧）が印加され得る。
導電パターンＣＤＰはトランジスタＴＲのソース電極ＳＤ２と電気的に接続される。導電パターンＣＤＰは第２層間絶縁層１６４を貫通するコンタクトホールを介してトランジスタＴＲのソース電極ＳＤ２と電気的に接続され得る。また、導電パターンＣＤＰは後述するビア層１６６およびパッシベーション層１６５を貫通する第１電極コンタクトホールＣＴＤを介して第１電極２１０と電気的に接続され得る。トランジスタＴＲは第１電圧ラインＶＬ１から印加される第１電源電圧を導電パターンＣＤＰを介して第１電極２１０に伝達する。
パッシベーション層１６５は第３導電層１５０上に配置される。パッシベーション層１６５は第３導電層１５０を覆うように配置される。パッシベーション層１６５は第３導電層１５０を保護する役割を有することができる。
上述したバッファ層１６１、ゲート絶縁層１６２、第１層間絶縁層１６３、第２層間絶縁層１６４およびパッシベーション層１６５はそれぞれ交互に積層された複数の無機層からなる。例えば、上述したバッファ層１６１、ゲート絶縁層１６２、第１層間絶縁層１６３、第２層間絶縁層１６４およびパッシベーション層１６５はシリコン酸化物（Ｓｉｌｉｃｏｎ Ｏｘｉｄｅ，ＳｉＯｘ）、シリコン窒化物（Ｓｉｌｉｃｏｎ Ｎｉｔｒｉｄｅ，ＳｉＮｘ）、シリコン酸窒化物（Ｓｉｌｉｃｏｎ Ｏｘｙｎｉｔｒｉｄｅ，ＳｉＯｘＮｙ）の少なくともいずれか一つを含む無機層が積層された二重層、またはこれらが交互に積層された多重層で形成されてもよい。ただし、これに制限されず、上述したバッファ層１６１、ゲート絶縁層１６２、第１層間絶縁層１６３、第２層間絶縁層１６４およびパッシベーション層１６５は上述した絶縁性材料を含んで一つの無機層で構成されていてもよい。
ビア層１６６はパッシベーション層１６５上に配置される。ビア層１６６は有機絶縁物質、例えばポリイミド（Ｐｏｌｙｉｍｉｄｅ，ＰＩ）のような有機物質を含み得る。ビア層１６６は表面を平坦化する機能を有することができる。したがって、後述する発光素子層が配置されるビア層１６６の上面（または表面）は下部に配置されたパターンの形状や有無に関係がなく概して平坦な表面を有することができる。
発光素子層は回路素子層上に配置される。発光素子層はビア層１６６上に配置される。発光素子層は第１バンク（４００：４１０，４２０）、電極層（２００：２１０，２２０）、第１絶縁層５１０、第２バンク６００、複数の発光素子ＥＤおよび連結電極（７００：７１０，７２０）を含み得る。
第１バンク４００は発光領域ＥＭＡでビア層１６６上に配置される。第１バンク４００はビア層１６６の一面に直接配置される。第１バンク４００はビア層１６６の一面を基準として少なくとも一部が上部（例えば、第６方向ＤＲ６一側）に突出した構造を有することができる。第１バンク４００の突出した部分は傾斜した側面を有することができる。第１バンク４００は傾斜した側面を含んで発光素子ＥＤから放出されて第１バンク４００の側面に向かって進む光の進行方向を上部方向（例えば、表示方向）に変える役割を有することができる。
第１バンク４００は互いに離隔した第１サブバンク４１０および第２サブバンク４２０を含み得る。互いに離隔した第１サブバンク４１０および第２サブバンク４２０は発光素子ＥＤが配置される空間を提供すると同時に発光素子ＥＤから放出される光の進行方向を表示方向に変える反射隔壁の役割を補助することができる。
図面では第１バンク４００の側面が線状の形状に傾斜したことを示したが、これに制限されない。例えば、第１バンク４００の側面（または外面）はラウンド（Ｒｏｕｎｄ）形状、半円または半楕円の形状を有してもよい。例示的な実施形態で第１バンク４００はポリイミド（Ｐｏｌｙｉｍｉｄｅ，ＰＩ）のような有機絶縁物質を含み得るが、これに制限されない。
電極層２００は一方向に延びた形状を有し、発光領域ＥＭＡとサブ領域ＳＡを横切るように配置される。電極層２００は発光素子ＥＤを発光させるために回路素子層から印加される電気信号を発光素子ＥＤに伝達する。また、電極層２００は複数の発光素子ＥＤの整列工程で用いられる電界を生成するために活用することもできる。
電極層２００は第１バンク４００および第１バンク４００が露出するビア層１６６上に配置される。発光領域ＥＭＡにおいて、電極層２００は第１バンク４００上に配置され、非発光領域において、電極層２００は第１バンク４００が露出するビア層１６６上に配置され得る。
電極層２００は第１電極２１０および第２電極２２０を含み得る。第１電極２１０および第２電極２２０は互いに離隔する。
第１電極２１０は平面視において各画素ＰＸの左側に配置される。第１電極２１０は平面視において第５方向ＤＲ５に延びた形状を有する。第１電極２１０は発光領域ＥＭＡおよびサブ領域ＳＡを横切るように配置される。第１電極２１０は平面視において第５方向ＤＲ５に延びるが、サブ領域ＳＡの分離部ＲＯＰで第５方向ＤＲ５に隣り合う画素ＰＸの第１電極２１０と互いに分離される。
第２電極２２０は第１電極２１０と第４方向ＤＲ４に離隔する。第２電極２２０は平面視において各画素ＰＸの第４方向ＤＲ４の一側（例えば、右側）に配置される。第２電極２２０は平面視において第５方向ＤＲ５に延びた形状を有する。第２電極２２０は発光領域ＥＭＡおよびサブ領域ＳＡを横切るように配置される。第２電極２２０は平面視において第５方向ＤＲ５に延びるが、サブ領域ＳＡの分離部ＲＯＰで第５方向ＤＲ５に隣り合う画素ＰＸの第２電極２２０と互いに分離される。
具体的には、発光領域ＥＭＡにおいて、第１電極２１０は第１サブバンク４１０上に配置され、第２電極２２０は第２サブバンク４２０上に配置される。第１電極２１０は第１サブバンク４１０から外側に延びて第１サブバンク４１０が露出するビア層１６６上にも配置される。同様に、第２電極２２０は第２サブバンク４２０から外側に延びて第２サブバンク４２０が露出するビア層１６６上にも配置される。第１電極２１０と第２電極２２０は第１サブバンク４１０と第２サブバンク４２０の間の離隔領域で互いに離隔して対向し得る。ビア層１６６は前記第１電極２１０と第２電極２２０が互いに離隔して対向する領域で露出し得る。
第１電極２１０はサブ領域ＳＡから分離部ＲＯＰを間に置いて第５方向ＤＲ５に隣接する他の画素ＰＸの第１電極２１０と離隔する。同様に、第２電極２２０はサブ領域ＳＡから分離部ＲＯＰを間に置いて第５方向ＤＲ５に隣接する他の画素ＰＸの第２電極２２０と離隔する。したがって、サブ領域ＳＡの分離部ＲＯＰで第１電極２１０と第２電極２２０はビア層１６６を露出させることができる。
第１電極２１０はビア層１６６およびパッシベーション層１６５を貫通する第１電極コンタクトホールＣＴＤを介して回路素子層の導電パターンＣＤＰと電気的に接続され得る。具体的には、第１電極２１０は第１電極コンタクトホールＣＴＤによって露出する導電パターンＣＤＰの上面と接触する。第１電圧ラインＶＬ１から印加される第１電源電圧は導電パターンＣＤＰを介して第１電極２１０に伝達される。
第２電極２２０はビア層１６６およびパッシベーション層１６５を貫通する第２電極コンタクトホールＣＴＳを介して回路素子層の第２電圧ラインＶＬ２と電気的に接続され得る。具体的には、第２電極２２０は第２電極コンタクトホールＣＴＳによって露出する第２電圧ラインＶＬ２の上面と接触する。第２電圧ラインＶＬ２から印加される第２電源電圧は第２電極２２０に伝達される。
電極層２００は反射率が高い伝導物質を含み得る。例えば、電極層２００は反射率が高い物質として、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）などのような金属を含むか、またはアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、ランタン（Ｌａ）などを含む合金を含み得る。電極層２００は発光素子ＥＤから放出されて第１バンク４００の側面に進行する光を各画素ＰＸの上部方向に反射させる。
ただし、これに制限されず、電極層２００は透明な伝導性物質をさらに含み得る。例えば、電極層２００はＩＴＯ、ＩＺＯ、ＩＴＺＯなどのような物質を含み得る。いくつかの実施形態で、電極層２００は透明な伝導性物質と反射率が高い金属層がそれぞれ一層以上積層された構造をなすか、これらを含んで一つの層として形成されてもよい。例えば、電極層２００はＩＴＯ／Ａｇ／ＩＴＯ、ＩＴＯ／Ａｇ／ＩＺＯ、またはＩＴＯ／Ａｇ／ＩＴＺＯ／ＩＺＯなどの積層構造を有することができる。
第１絶縁層５１０は電極層２００が形成されたビア層１６６上に配置される。第１絶縁層５１０は電極層２００を保護すると同時に第１電極２１０と第２電極２２０を相互絶縁させる。
第１絶縁層５１０は無機絶縁物質を含み得る。例えば、第１絶縁層５１０はシリコン酸化物（ＳｉＯｘ）、シリコン窒化物（ＳｉＮｘ）、シリコン酸窒化物（ＳｉＯｘＮｙ）、酸化アルミニウム（ＡｌｘＯｙ）、窒化アルミニウム（ＡｌＮ）などのような無機絶縁物質の少なくともいずれか一つを含み得る。無機物質からなる第１絶縁層５１０は下部に配置された電極層２００のパターン形状を反映した表面形状を有する。すなわち、第１絶縁層５１０は第１絶縁層５１０の下部に配置される電極層２００の形状によって段差構造を有することができる。具体的には、第１絶縁層５１０は第１電極２１０と第２電極２２０が互いに離隔対向する領域において上面の一部が陥没する段差構造を含み得る。したがって、第１電極２１０の上部および第２電極２２０の上部に配置された第１絶縁層５１０の上面の高さは第１電極２１０および第２電極２２０が配置されていないビア層１６６の上部に配置された第１絶縁層５１０の上面の高さより高くてもよい。本明細書で、任意の層の上面の高さの相対的な比較は下部段差構造がない平坦な基準面（例えば、ビア層１６６の上面）から測定された高さによって行われる。
第１絶縁層５１０はサブ領域ＳＡにおいて、第１電極２１０の上面の一部を露出する第１コンタクト部ＣＴ１および第２電極２２０の上面の一部を露出する第２コンタクト部ＣＴ２を含み得る。第１電極２１０はサブ領域ＳＡにおいて、第１絶縁層５１０を貫通する第１コンタクト部ＣＴ１を介して後述する第１連結電極７１０と電気的に接続され、第２電極２２０はサブ領域ＳＡにおいて、第１絶縁層５１０を貫通する第２コンタクト部ＣＴ２を介して後述する第２連結電極７２０と電気的に接続され得る。
第２バンク６００は第１絶縁層５１０上に配置される。第２バンク６００は平面視において第４方向ＤＲ４および第５方向ＤＲ５に延びた部分を含んで格子型パターンで配置される。
第２バンク６００は各画素ＰＸの境界に配置されて隣り合う画素ＰＸを区分し、発光領域ＥＭＡとサブ領域ＳＡを区分する。また、第２バンク６００は第１バンク４００よりさらに大きい高さを有するように形成され、表示装置１０の工程のうち発光素子ＥＤを整列するためのインクジェットプリンティング工程で複数の発光素子ＥＤが分散したインクが隣接する画素ＰＸに混合されず発光領域ＥＭＡ内に噴射されるようにすることができる。
複数の発光素子ＥＤは発光領域ＥＭＡに配置される。複数の発光素子ＥＤはサブ領域ＳＡには配置されない。
複数の発光素子ＥＤは第１サブバンク４１０および第２サブバンク４２０の間で第１絶縁層５１０上に配置される。複数の発光素子ＥＤは第１絶縁層５１０上で第１電極２１０と第２電極２２０の間に配置される。
発光素子ＥＤは一方向に延びた形状を有し得、発光素子ＥＤは両端部がそれぞれ第１電極２１０および第２電極２２０上に置かれるように配置される。例えば、複数の発光素子ＥＤは発光素子ＥＤの一端部が第１電極２１０上に置かれ、発光素子ＥＤの他端部が第２電極２２０上に置かれるように配置される。
各発光素子ＥＤの長手方向（すなわち、図面で第４方向ＤＲ４）への長さは第４方向ＤＲ４に離隔した第１サブバンク４１０と第２サブバンク４２０の間の最短間隔より小さくてもよい。また、各発光素子ＥＤの長さは第４方向ＤＲ４に離隔した第１電極２１０と第２電極２２０の間の最短間隔より大きくてもよい。第１サブバンク４１０と第２サブバンク４２０の間の第４方向ＤＲ４への間隔が各発光素子ＥＤの長さより大きく形成され、第１電極２１０と第２電極２２０の間の第４方向ＤＲ４への間隔が各発光素子ＥＤの長さより小さく形成されることで、第１サブバンク４１０と第２サブバンク４２０の間の領域において両端部がそれぞれ第１電極２１０および第２電極２２０上に置かれるように、複数の発光素子ＥＤを配置することができる。
複数の発光素子ＥＤは第１電極２１０および第２電極２２０が延びた第５方向ＤＲ５に沿って互いに離隔配置され、実質的に相互平行なように整列することができる。
第２絶縁層５２０は発光素子ＥＤ上に配置される。第２絶縁層５２０は発光素子ＥＤの両端部を露出するように発光素子ＥＤ上に部分的に配置される。第２絶縁層５２０は発光素子ＥＤの外面を部分的に包むように配置されて発光素子ＥＤの一端部および他端部は覆わないように配置される。
第２絶縁層５２０のうち発光素子ＥＤ上に配置された部分は平面視において第１絶縁層５１０上で第５方向ＤＲ５に延びて配置されることにより各画素ＰＸ内で線状または島状パターンを形成することができる。第２絶縁層５２０は発光素子ＥＤを保護すると同時に表示装置１０の製造工程で発光素子ＥＤを固定させることができる。また、第２絶縁層５２０は発光素子ＥＤとその下部の第１絶縁層５１０の間の離隔空間を埋めるように配置されてもよい。
連結電極７００は第２絶縁層５２０上に配置される。連結電極７００は発光素子ＥＤが配置された第１絶縁層５１０上に配置される。連結電極７００は互いに離隔した第１連結電極７１０および第２連結電極７２０を含み得る。
第１連結電極７１０は発光領域ＥＭＡで第１電極２１０上に配置される。第１連結電極７１０は第１電極２１０上において第５方向ＤＲ５に延びた形状を有する。第１連結電極７１０は第１電極２１０および発光素子ＥＤの一端部とそれぞれ接触することができる。
第１連結電極７１０はサブ領域ＳＡにおいて、第１絶縁層５１０を貫通する第１コンタクト部ＣＴ１により露出した第１電極２１０と接触し、発光領域ＥＭＡにおいて、発光素子ＥＤの一端部と接触する。すなわち、第１連結電極７１０は第１電極２１０と発光素子ＥＤの一端部を電気的に接続する役割を有することができる。
第２連結電極７２０は発光領域ＥＭＡで第２電極２２０上に配置される。第２連結電極７２０は第２電極２２０上において第５方向ＤＲ５に延びた形状を有する。第２連結電極７２０は第２電極２２０および発光素子ＥＤの他端部とそれぞれ接触することができる。
第２連結電極７２０はサブ領域ＳＡにおいて、第１絶縁層５１０を貫通する第２コンタクト部ＣＴ２により露出した第２電極２２０と接触し、発光領域ＥＭＡにおいて、発光素子ＥＤの他端部と接触する。すなわち、第２連結電極７２０は第２電極２２０と発光素子ＥＤの他端部を電気的に接続する役割を有することができる。
第１連結電極７１０と第２連結電極７２０は発光素子ＥＤ上で互いに離隔する。具体的には、第１連結電極７１０および第２連結電極７２０は第２絶縁層５２０を間に置いて互いに離隔する。第１連結電極７１０と第２連結電極７２０は相互電気的に絶縁され得る。
第１連結電極７１０と第２連結電極７２０は同じ物質を含み得る。例えば、第１連結電極７１０と第２連結電極７２０はそれぞれ伝導性物質を含み得る。例えば、第１連結電極７１０と第２連結電極７２０はＩＴＯ、ＩＺＯ、ＩＴＺＯ、アルミニウム（Ａｌ）などを含み得る。一例として、第１連結電極７１０と第２連結電極７２０はそれぞれ透明な伝導性物質を含み得る。第１連結電極７１０と第２連結電極７２０がそれぞれ透明な伝導性物質を含むことによって、発光素子ＥＤから放出された光は第１連結電極７１０および第２連結電極７２０を透過して第１電極２１０および第２電極２２０に向かって進行でき、第１電極２１０および第２電極２２０の表面で反射し得る。
第１連結電極７１０と第２連結電極７２０は同じ物質を含み、同じ層として形成されることができる。第１連結電極７１０と第２連結電極７２０は同じ工程によって同時に形成されてもよい。
第３絶縁層５３０は連結電極７００上に配置される。第３絶縁層５３０は下部に配置された発光素子層をカバーする。第３絶縁層５３０は第１バンク４００、電極層２００、第１絶縁層５１０、複数の発光素子ＥＤおよび連結電極７００をカバーする。第３絶縁層５３０は第２バンク６００上に配置され、第２バンク６００もカバーすることができる。
第３絶縁層５３０は水分／酸素または塵粒のような異物から下部に配置された発光素子層を保護する役割を有することができる。第３絶縁層５３０は第１バンク４００、電極層２００、第１絶縁層５１０、複数の発光素子ＥＤおよび連結電極７００を保護する役割を有することができる。
図１６は図１５のＡ領域を拡大した一例を示す拡大断面図である。
図１６を参照すると、発光素子ＥＤは発光素子ＥＤの延長方向（図１の「ＤＲ３」）が基板ＳＵＢの一面に平行なように配置される。発光素子ＥＤに含まれた複数の半導体層は基板ＳＵＢの上面（またはビア層１６６の上面）と平行な方向に沿って順次配置される。例えば、発光素子ＥＤの第１半導体層３１、発光層３３、第２半導体層３２は基板ＳＵＢの上面と平行なように順次配置される。発光層３３の第１物質層３４０と第２物質層３５１，３５２は基板ＳＵＢの上面と平行なように交互に配置される。
具体的には、発光素子ＥＤは発光素子ＥＤの両端部を横切る断面視において第１半導体層３１、第２物質層３５１、第１物質層３４０、第２物質層３５２、第２半導体層３２および素子電極層３７が基板ＳＵＢの上面と平行な方向に順次形成されていてもよい。本明細書において、基板ＳＵＢの上面と平行な方向は第４方向ＤＲ４または第５方向ＤＲ５を意味し、図面上、発光素子ＥＤは第４方向ＤＲ４に沿って複数の半導体層が順次配置される。
発光素子ＥＤは一端部が第１電極２１０上に置かれ、他端部が第２電極２２０上に置かれるように配置される。ただし、これに制限されず、発光素子ＥＤは一端部が第２電極２２０上に置かれ、他端部が第１電極２１０上に置かれるように配置されてもよい。
図１７は図１５のＡ領域を拡大した他の例を示す拡大断面図である。
図１７を参照すると、本実施形態による表示装置１０は連結電極７００＿１が互いに異なる層に形成された第１連結電極７１０と第２連結電極７２０＿１を含み、第４絶縁層５４０をさらに含む点で図１６の実施形態とは異なる。
具体的には、連結電極７００＿１は互いに異なる層に形成された第１連結電極７１０および第２連結電極７２０＿１を含み得る。
第１連結電極７１０は第１電極２１０および発光素子ＥＤの一端部上に配置される。第１連結電極７１０は発光素子ＥＤの一端部から第２絶縁層５２０側に延びて第２絶縁層５２０の一側壁および第２絶縁層５２０の上面上にも配置される。第１連結電極７１０は第２絶縁層５２０の上面上に配置され、第２絶縁層５２０の上面の少なくとも一部を露出し得る。
第４絶縁層５４０は第１連結電極７１０上に配置される。第４絶縁層５４０は第１連結電極７１０を完全に覆うように配置される。第４絶縁層５４０は第２絶縁層５２０の一側壁および上面を完全に覆うように配置され、第２絶縁層５２０の他側壁には配置されなくてもよい。第４絶縁層５４０の一端部は第２絶縁層５２０の他側壁と並んで整列する。
第２連結電極７２０＿１は第２電極２２０および発光素子ＥＤの他端部上に配置される。第２連結電極７２０＿１は発光素子ＥＤの他端部から第２絶縁層５２０側に延びて第２絶縁層５２０の他側壁および第４絶縁層５４０の上面上にも配置され得る。
第３絶縁層５３０は第４絶縁層５４０および第２連結電極７２０＿１上に配置される。第３絶縁層５３０は第４絶縁層５４０および第２連結電極７２０＿１上に配置されてこれらをカバーすることができる。
そのため、第１連結電極７１０と第２連結電極７２０＿１を互いに異なる層として形成し、これらの間に第４絶縁層５４０を介在させることで、第１連結電極７１０と第２連結電極７２０＿１がショートする問題を最小化することができる。これにより、表示装置１０の信頼性を改善することができる。
図１８は図１５のＡ領域を拡大したまた他の例を示す拡大断面図である。
図１８を参照すると、本実施形態による表示装置１０は発光素子ＥＤ＿１を含む点で以前の実施形態とは異なる。発光素子ＥＤ＿１は延長方向（図６の「ＤＲ３」）が基板ＳＵＢの一面に平行なように配置される。例えば、発光素子ＥＤ＿１の第１半導体層３１、発光層３３＿１、および第２半導体層３２は基板ＳＵＢの上面と平行なように順次配置される。発光層３３＿１の第１物質層３４０＿１、および第２物質層３５１＿１，３５２＿１は基板ＳＵＢの上面と平行なように交互に配置される。
具体的には、発光素子ＥＤ＿１は第１半導体層３１、第２物質層３５１＿１、第１物質層３４０＿１、第２物質層３５２＿１、第２半導体層３２、および素子電極層３７が基板ＳＵＢの上面と平行な方向に順次形成されることができる。
以上、添付図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野において通常の知識を有する者は、本発明のその技術的思想や必須の特徴を変更することなく他の具体的な形態で実施することができることが理解できるだろう。したがって、上記で説明した実施形態はすべて例示的なものであり、限定的なものではないと理解すべきである。
１０: 表示装置 ＥＤ:発光素子
３１：第１半導体層 ３２：第２半導体層
３３：発光層 ３４０：第１物質層
３５１、３５２：第２物質層
３７：電極層 ３８：絶縁膜
３０：ロッド構造体 ２１０、２２０：電極
４００：バンク ７１０、７２０：接続電極

Claims (20)

  1. 第１型にドープされた第１半導体層と、
    第２型にドープされた第２半導体層と、
    前記第１半導体層と前記第２半導体層との間に配置され、第１物質層および第２物質層を有する発光層と、を含み、
    前記第１物質層は酸化亜鉛（ＺｎＯ）系物質を含み、前記第２物質層はガリウム窒化物（ＧａＮ）系物質を含む、発光素子。
  2. 前記発光層は複数の前記第１物質層と複数の前記第２物質層とが交互に積層された多重層を有する、請求項１に記載の発光素子。
  3. 前記第１物質層のバンドギャップエネルギは前記第２物質層のバンドギャップエネルギより小さい、請求項１に記載の発光素子。
  4. 前記発光層は（ＧａＮ）１－ｘ（ＺｎＯ）ｘを含み、ｘは０．２２から０．７５までの範囲である、請求項１に記載の発光素子。
  5. 前記発光層から放出された光の波長範囲は４５０ｎｍ以上４９５ｎｍ以下である、請求項４に記載の発光素子。
  6. 前記発光層は（ＧａＮ）１－ｘ（ＺｎＯ）ｘを含み、ｘは０．２２以下である、請求項１に記載の発光素子。
  7. 前記発光層から放出された光の波長範囲は４９５ｎｍ以上５５０ｎｍ以下である、請求項６に記載の発光素子。
  8. 前記発光層のバンドギャップエネルギの範囲は２．２ｅＶ以上２．７ｅＶ以下である、請求項１に記載の発光素子。
  9. 前記発光層から放出された光の量子効率は７９％以上である、請求項８に記載の発光素子。
  10. 前記第１物質層と前記第２物質層の格子不整合（ｌａｔｔｉｃｅ ｍｉｓｍａｔｃｈ）率は１．８％以下である、請求項１に記載の発光素子。
  11. 前記第１物質層はインジウム（Ｉｎ）をさらに含む、請求項１に記載の発光素子。
  12. 前記発光層から放出された光の波長の範囲は５５０ｎｍ以上６９０ｎｍ以下である、請求項１１に記載の発光素子。
  13. 前記発光層のバンドギャップエネルギの範囲は１．８ｅＶ以上２．２ｅＶ以下である、請求項１１に記載の発光素子。
  14. 前記第１物質層のインジウム（Ｉｎ）の含有量は１０％以下である、請求項１１に記載の発光素子。
  15. 前記発光素子の縦横比が１．２：１以上１００：１以下のロッド構造体の形状を有する、請求項１に記載の発光素子。
  16. 前記第２半導体層上に配置される素子電極層と、
    前記第１半導体層、前記発光層、および前記第２半導体層の外側面を囲む絶縁膜と、をさらに含む、請求項１に記載の発光素子。
  17. 基板上に互いに離隔した第１電極および第２電極と、
    前記第１電極と前記第２電極との間に配置され、第１端部および第２端部を有する発光素子と、
    前記発光素子の第１端部と接触する第１連結電極と、
    前記発光素子の第２端部と接触する第２連結電極と、を含み、
    前記発光素子は、第１半導体層、第２半導体層、および前記第１半導体層と前記第２半導体層との間に配置された発光層を含み、
    前記発光層は酸化亜鉛（ＺｎＯ）系物質を含む第１物質層とガリウム窒化物（ＧａＮ）系物質を含む第２物質層を含む、表示装置。
  18. 前記発光素子の前記第１物質層と前記第２物質層とは前記基板の一面と平行な方向に交互に配置される、請求項１７に記載の表示装置。
  19. 前記発光層は（ＧａＮ）１－ｘ（ＺｎＯ）ｘを含み、ｘは０．２２から０．７５までの範囲である、請求項１７に記載の表示装置。
  20. 前記第１物質層は１０％以下のインジウム（Ｉｎ）をさらに含む、請求項１７に記載の表示装置。

JP2022136978A 2022-02-28 2022-08-30 発光素子とそれを含む表示装置 Pending JP2023126086A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220025697A KR20230129073A (ko) 2022-02-28 2022-02-28 발광 소자 및 이를 포함하는 표시 장치
KR10-2022-0025697 2022-02-28

Publications (1)

Publication Number Publication Date
JP2023126086A true JP2023126086A (ja) 2023-09-07

Family

ID=84943582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022136978A Pending JP2023126086A (ja) 2022-02-28 2022-08-30 発光素子とそれを含む表示装置

Country Status (6)

Country Link
US (1) US20230275187A1 (ja)
EP (1) EP4235821A3 (ja)
JP (1) JP2023126086A (ja)
KR (1) KR20230129073A (ja)
CN (1) CN116666510A (ja)
TW (1) TW202339246A (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889295A (en) * 1996-02-26 1999-03-30 Kabushiki Kaisha Toshiba Semiconductor device
KR20220021946A (ko) * 2020-08-13 2022-02-23 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치

Also Published As

Publication number Publication date
KR20230129073A (ko) 2023-09-06
TW202339246A (zh) 2023-10-01
EP4235821A3 (en) 2023-12-27
CN116666510A (zh) 2023-08-29
US20230275187A1 (en) 2023-08-31
EP4235821A2 (en) 2023-08-30

Similar Documents

Publication Publication Date Title
CN114788023A (zh) 发光元件和包括该发光元件的显示装置
US11949046B2 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
JP2023126086A (ja) 発光素子とそれを含む表示装置
CN113972339A (zh) 发光元件、制造发光元件的方法以及显示装置
KR20210152086A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
US20230215986A1 (en) Light-emitting element and display device including the same
US20230066350A1 (en) Light emitting element and display device including the same
US20230018385A1 (en) Light-emitting element and display device including the same
US20220384673A1 (en) Light emitting element and method for manufacturing the same
KR20230130184A (ko) 발광 소자 및 이를 포함하는 표시 장치
US20230378397A1 (en) Light emitting element, method for fabricating the same and display device
US20230317764A1 (en) Display device and method of fabricating the same
US20230207740A1 (en) Light emitting element and display device including the same
US20230163234A1 (en) Light emitting element and display device including the same
CN117882202A (zh) 发光二极管和包括其的显示装置
CN116057697A (zh) 发光器件、发光器件的制造方法和显示设备
CN115485863A (zh) 发光器件和包括该发光器件的显示设备
CN116114059A (zh) 显示装置
CN116419586A (zh) 发光元件、制造发光元件的方法、以及显示装置
CN115606003A (zh) 发光元件和包括该发光元件的显示装置