CN117882202A - 发光二极管和包括其的显示装置 - Google Patents

发光二极管和包括其的显示装置 Download PDF

Info

Publication number
CN117882202A
CN117882202A CN202280059169.7A CN202280059169A CN117882202A CN 117882202 A CN117882202 A CN 117882202A CN 202280059169 A CN202280059169 A CN 202280059169A CN 117882202 A CN117882202 A CN 117882202A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
active layer
light emitting
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280059169.7A
Other languages
English (en)
Inventor
金诗圣
赵显敏
金炯硕
李种琎
李东彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117882202A publication Critical patent/CN117882202A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Led Devices (AREA)

Abstract

本公开的一些实施方式的方面涉及发光元件和包括其的显示装置。根据本公开的一些实施方式，提供了发光元件，包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的元件有源层。第一半导体层、元件有源层和第二半导体层沿着第一方向依次设置。第一半导体层在第一方向上的厚度大于第二半导体层在第一方向上的厚度。沿着第一方向截取的元件有源层的截面包括面对第一半导体层的第一边、面对第二半导体层的第二边、将第一边的一个端部连接到第二边的一个端部的第一侧边以及将第一边的另一端部连接到第二边的另一端部的第二侧边。第二边的长度比第一边的长度长。由第一边和第一侧边形成的外角的大小包括在55°至75°的范围内。

Description

发光二极管和包括其的显示装置
技术领域
本公开的一些实施方式的方面涉及发光元件和包括其的显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性不断增加。响应于此，已经使用了诸如有机发光显示器(OLED)、液晶显示器(LCD)等的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。显示面板可以包括发光元件，并且发光元件可以是发光二极管(LED)。该发光二极管包括使用有机材料作为发光材料的有机发光二极管(OLED)以及使用无机材料作为发光材料的无机发光二极管。
发明内容
技术问题
本公开的一些实施方式的方面提供了通过有效地去除在发光元件的制造工艺期间产生的元件有源层的表面缺陷、通过以元件有源层的至少一部分的侧表面相对于元件有源层的底表面的外角可以包括在55°至75°或者57°至73°的范围内(优选地在60°至73°的范围内)的这样的方式形成元件有源层而具有改善的发光效率的发光元件。
本公开的一些实施方式的方面还提供了通过包括以元件有源层的至少一部分的侧表面相对于元件有源层的底表面的外角可以包括在55°至75°或者57°至73°的范围内(优选地在60°至73°的范围内)的这样的方式形成的发光元件而具有改善的显示质量的显示装置。
然而，本公开的实施方式不限于本文中所阐述的那些实施方式。通过参考下面给出的本公开的详细描述，本公开的以上和其它实施方式对本公开所属领域中的普通技术人员将变得更加明显。
解决问题的技术手段
根据本公开的一些实施方式，提供了发光元件，发光元件包括：第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的元件有源层。第一半导体层、元件有源层和第二半导体层沿着第一方向依次设置。第一半导体层在第一方向上的厚度大于第二半导体层在第一方向上的厚度。沿着第一方向截取的元件有源层的截面包括面对第一半导体层的第一边、面对第二半导体层的第二边、将第一边的一个端部连接到第二边的一个端部的第一侧边以及将第一边的另一端部连接到第二边的另一端部的第二侧边。第二边的长度比第一边的长度长。由第一边和第一侧边形成的外角的大小包括在55°至75°的范围内。
根据一些实施方式，由第一边和第二侧边形成的外角的大小可以包括在55°至75°的范围内。
根据一些实施方式，由第一边和第一侧边形成的外角的大小可以包括在60°至73°的范围内。由第一边和第二侧边形成的外角的大小可以包括在60°至73°的范围内。
根据一些实施方式，由第一边和第一侧边形成的外角的大小和由第一边和第二侧边形成的外角的大小可以是相同的。
根据一些实施方式，第一侧边和第二侧边中的每一个可以相对于第一边倾斜。第一侧边倾斜的方向和第二侧边倾斜的方向可以彼此相反。
根据一些实施方式，元件有源层的截面可以相对于穿过元件有源层的中心部分在第一方向上延伸的参考线是不对称的。
根据一些实施方式，第一边和第二侧边可以彼此垂直。
根据一些实施方式，第一半导体层在第一方向上的厚度可以大于元件有源层在第一方向上的厚度。
根据一些实施方式，第一半导体层在第一方向上的厚度可以大于元件有源层在第一方向上的厚度和第二半导体层在第一方向上的厚度的和。
根据本公开的一些实施方式，提供了发光元件，发光元件包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的元件有源层。元件有源层的直径从第一半导体层朝向第二半导体层增加。元件有源层包括面对第一半导体层的第一表面、与第一表面相对并且面对第二半导体层的第二表面以及将第一表面连接到第二表面的侧表面。元件有源层的侧表面包括相对于第一表面倾斜的第一区域和与第一表面垂直的第二区域。
根据一些实施方式，第一表面和侧表面的第一区域之间的锐角的大小可以包括在55°至75°的范围内。
根据一些实施方式，第一半导体层可以在第一方向上延伸。第一半导体层、元件有源层和第二半导体层可以沿着第一方向依次设置。
根据一些实施方式，第一半导体层在第一方向上的厚度可以大于第二半导体层在第一方向上的厚度。
根据一些实施方式，第一半导体层在第一方向上的厚度可以大于第二半导体层在第一方向上的厚度的两倍。
根据一些实施方式，第一半导体层在第一方向上的厚度可以大于元件有源层在第一方向上的厚度。
根据一些实施方式，第一半导体层在第一方向上的厚度可以大于元件有源层在第一方向上的厚度和第二半导体层在第一方向上的厚度的和。
根据本公开的一些实施方式，提供了显示装置，显示装置包括设置在衬底上并且彼此间隔开的第一电极和第二电极以及设置在第一电极和第二电极之间并且在第一方向上延伸的发光元件。发光元件包括第一半导体层、设置在第一半导体层上的第二半导体层以及设置在第一半导体层和第二半导体层之间的元件有源层。第一半导体层、元件有源层和第二半导体层沿着第一方向依次设置。第一半导体层在第一方向上的厚度大于第二半导体层在第一方向上的厚度。沿着第一方向截取的元件有源层的截面包括面对第一半导体层的第一边、面对第二半导体层的第二边、将第一边的一个端部连接到第二边的一个端部的第一侧边以及将第一边的另一端部连接到第二边的另一端部的第二侧边。第二边的长度比第一边的长度长。由第一边与第一侧边或第二侧边形成的外角的大小包括在55°至75°的范围内。
根据一些实施方式，由第一边和第二侧边形成的外角的大小可以包括在55°至75°的范围内。
根据一些实施方式，第一侧边和第二侧边中的每一个可以相对于第一边倾斜。第一侧边倾斜的方向和第二侧边倾斜的方向可以彼此相反。
根据一些实施方式，元件有源层的截面可以相对于穿过元件有源层的中心部分在第一方向上延伸的参考线是不对称的。
根据一些实施方式，第一边和第二侧边可以彼此垂直。
技术效果
根据本公开的前面提及的实施方式和其它实施方式，元件有源层的至少一部分的侧表面相对于元件有源层的底表面的外角可以包括在55°至75°或者57°至73°的范围内，优选地在60°至73°的范围内，使得可以有效地去除在发光元件的制造工艺期间产生的元件有源层的表面缺陷，从而改善发光元件的发光效率。
根据本公开的前面提及的实施方式和其它实施方式，显示装置可以包括具有改善的元件效率和可靠性的发光元件，从而改善显示装置的显示质量。
然而，本公开的效果不限于前面提及的效果，并且各种其它效果包括在本说明书中。
附图说明
通过参考附图描述本公开的一些实施方式的方面，根据本公开的实施方式的以上和其它实施方式以及特征将变得更加显而易见，在附图中：
图1是根据一个实施方式的发光元件的示意性立体图；
图2是图1的发光元件的剖视图，其示出了沿着图1的线I-I'截取的一个示例；
图3是示出包括在图1的发光元件中的第一半导体层、第二半导体层和元件有源层的示例的示意性分解立体图；
图4是示出图2的区域A1的示例的放大剖视图；
图5是示出包括在图1的发光元件中的元件有源层的第一表面和第二表面之间的相对平面布置的平面图；
图6至图12是示出根据一个实施方式的制造发光元件的方法中的工艺步骤的剖视图；
图13是图1的发光元件的剖视图，并且示出了沿着图1的线I-I'截取的另一示例；
图14是图1的发光元件的剖视图，并且示出了沿着图1的线I-I'截取的另一示例；
图15是根据另一实施方式的发光元件的示意性立体图；
图16是图15的发光元件的剖视图，并且示出了沿着图15的线II-II'截取的示例；
图17是示出包括在图15的发光元件中的第一半导体层、第二半导体层和元件有源层的示例的示意性分解立体图；
图18是示出图16的区域A2的示例的放大剖视图；
图19是示出包括在图15的发光元件中的元件有源层的第一表面和第二表面之间的相对平面布置的示例的平面图；
图20是示出包括在图15的发光元件中的元件有源层的第一表面和第二表面之间的相对平面布置的另一示例的平面图；
图21是示出包括在图15的发光元件中的元件有源层的第一表面和第二表面之间的相对平面布置的又一示例的平面图；
图22是根据一个实施方式的显示装置的平面图；
图23是示出根据一个实施方式的显示装置的一个像素的平面布局图；
图24是示出沿着图23的线III-III'截取的示例的剖视图；
图25是示出图24的区域B的示例的放大剖视图，并且示出了包括图1的发光元件的显示装置；
图26是示出图24的区域B的另一示例的放大剖视图，并且示出了包括图1的发光元件的显示装置；以及
图27是示出图24的区域B的示例的放大剖视图，并且示出了包括图15的发光元件的显示装置。
具体实施方式
本发明的优点和特征以及实现这些优点和特征的方法将通过参照附图和下面详细描述的实施方式而变得清楚。但是，本发明不局限于以下所公开的实施方式且能够以互不相同的多种形态实现，本实施方式只是为了使本发明的公开更加完整，使本发明所属技术领域的普通技术人员能够完全理解本发明的范畴而提供的，本发明仅由权利要求书的范围定义。
应该理解的是，当元件(elements)或层被称为在另一元件或层“上(on)”时，它可以直接在另一元件或层上，或者可以存在中间的元件或层。在整个说明书中，相同的附图标记表示相同的元件。用于说明实施方式的附图中所示的形状、大小、比例、角度、数量等是例示性的，本发明不限于附图中所示的事项。
虽然第一、第二等用于说明各种结构要素，但这些结构要素不受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一部件可以是第二部件。
本发明的各种实施方式的特征可以部分地或完全地彼此组合，并且可以在技术上彼此联动以及驱动，并且各个实施方式可以彼此独立地实施，或者可以彼此关联地实施。
以下，将参照附图详细描述本发明的示例性实施方式。
图1是根据一个实施方式的发光元件的示意性立体图。图2是图1的发光元件的剖视图，其示出了沿着图1的线I-I'截取的一个示例。
参考图1和图2，作为颗粒元件的发光元件ED可以具有拥有预定纵横比的杆形状或圆柱形形状。发光元件ED可以具有在一个方向X上延伸的形状。发光元件ED在其延伸方向(或纵向方向)X上的长度可以大于发光元件ED的直径，并且纵横比可以是6:5至100:1，但是它们不限于此。例如，发光元件ED可以具有诸如圆柱体、杆、线或管的形状、诸如立方体、长方体或六棱柱的多边形柱的形状或者在一个方向上延伸并且具有部分地倾斜的外表面的形状。在下文中，在示出发光元件ED的形状的附图中，一个方向X、发光元件ED的延伸方向X和发光元件ED的纵向方向X的术语可以被互换地使用。
发光元件ED可以具有纳米级(等于或大于1nm并且小于1μm)至微米级(等于或大于1μm并且小于1mm)的尺寸。在一个实施方式中，发光元件ED的直径和长度两者可以处于纳米级或处于微米级。在一些其它实施方式中，发光元件ED的直径可以处于纳米级，同时发光元件ED的长度可以处于微米级。在一些实施方式中，发光元件ED中的一些可以具有处于纳米级的直径和/或长度，同时发光元件ED中的其它一些可以具有处于微米级的直径和/或长度。
在一个实施方式中，发光元件ED可以是无机发光二极管。无机发光二极管可以包括多个半导体层。例如，无机发光二极管可以包括第一导电类型(例如，n型)半导体层、第二导电类型(例如，p型)半导体层以及插置在第一导电类型半导体层和第二导电类型半导体层之间的有源半导体层。有源半导体层可以分别从第一导电类型半导体层和第二导电类型半导体层接收空穴和电子，并且已经到达有源半导体层的空穴和电子可以复合以发射光。此外，当在彼此相对的两个电极之间在特定方向上形成电场时，无机发光二极管可以在具有极性的两个电极之间对准。
发光元件ED可以包括发光元件芯30和元件绝缘膜38。
发光元件芯30可以具有在一个方向X上延伸的形状。发光元件芯30可以具有杆形状或圆柱形形状。然而，本公开不限于此，并且发光元件芯30可以具有诸如立方体、长方体或六棱柱的多边形柱的形状，或者可以具有在一个方向X上延伸且外表面部分地倾斜的形状。
在一个实施方式中，发光元件芯30可以相对于在一个方向X上横穿发光元件芯30的中心部分的截面具有基本上对称的形状。因此，稍后要描述的包括在发光元件芯30中的多个半导体层可以相对于在一个方向X上横穿每个半导体层的中心部分的截面具有基本上对称的形状。
发光元件芯30可以包括第一半导体层31、第二半导体层32、元件有源层33和元件电极层37。第一半导体层31、元件有源层33、第二半导体层32和元件电极层37可以沿着作为发光元件芯30的纵向方向的一个方向X依次堆叠。
在下文中，除非在描述发光元件ED的实施方式中另有说明，否则“上部分”表示在一个方向X上的一侧，即，第二半导体层32相对于元件有源层33设置在其上的一侧，并且“顶表面”表示在一个方向X上朝向该一侧的表面。此外，“下部分”表示与一个方向X相反的另一侧，即，第一半导体层31相对于元件有源层33设置在其上的一侧，并且“底表面”表示在一个方向X上朝向该另一侧的表面。
第一半导体层31可以掺杂有第一导电类型的掺杂剂。第一导电类型可以是n型，并且第一导电类型掺杂剂可以是Si、Ge、Sn等。也就是说，第一半导体层31可以是n型半导体。在示例性实施方式中，第一半导体层31可以是掺杂有n型Si的n-GaN。
第一半导体层31可以具有沿着一个方向X延伸的形状。在示例性实施方式中，第一半导体层31可以具有柱状形状或杆形状。第一半导体层31可以在一个方向X上占据发光元件芯30的区域的大部分。尽管不限于以下内容，但是第一半导体层31在一个方向X上的厚度d1(或长度)可以大于发光元件芯30的长度的一半。
第二半导体层32可以与第一半导体层31间隔开，且元件有源层33插置在第二半导体层32与第一半导体层31之间。第二半导体层32可以在一个方向X上与第一半导体层31间隔开。
第二半导体层32可以掺杂有第二导电类型的掺杂剂。第二导电类型可以是p类型，并且第二导电类型掺杂剂可以是Mg、Zn、Ca、Sr、Ba等。也就是说，第二半导体层32可以是p型半导体。在示例性实施方式中，第二半导体层32可以是掺杂有p型Mg的p-GaN。
第二半导体层32在一个方向X上的厚度d2(或长度)可以小于第一半导体层31的厚度d1。在一个实施方式中，第一半导体层31的厚度d1可以大于第二半导体层32的厚度d2的两倍。由于第一半导体层31被形成为具有大于第二半导体层32的厚度d2的两倍的厚度d1，因此第一半导体层31可以占据发光元件芯30的区域的大部分。
同时，尽管在附图中示出了第一半导体层31和第二半导体层32被配置为一个层，但是本公开不限于此。根据元件有源层33的材料，第一半导体层31和第二半导体层32还可以包括更大数量的层，诸如包覆层或拉伸应变势垒减小(TSBR)层。
元件有源层33可以设置在第一半导体层31和第二半导体层32之间。元件有源层33可以包括具有单量子阱结构或多量子阱结构的材料。元件有源层33可以通过电子-空穴对根据通过第一半导体层31和第二半导体层32施加的电信号的复合来发射光。例如，当元件有源层33发射蓝色波长带的光时，可以包括诸如AlGaN或AlGaInN的材料。
在一些实施方式中，元件有源层33可以具有其中具有大带隙能量的半导体材料和具有小带隙能量的半导体材料交替堆叠的结构，并且可以根据所发射的光的波长带而包括其它III族至V族半导体材料。由元件有源层33发射的光不限于蓝色波长带的光，但是在一些情况下，有源层36也可以发射红色波长带或绿色波长带的光。
元件有源层33在一个方向X上的厚度d3(或长度)可以小于第一半导体层31的厚度d1。第一半导体层31的厚度d1可以大于元件有源层33的厚度d3和第二半导体层32的厚度d2的和。
从元件有源层33发射的光不仅可以在作为其纵向方向的一个方向X上从发光元件ED的两个端部表面发射，而且可以从发光元件ED的侧表面发射。从元件有源层33发射的光的方向性不限于一个方向。
元件电极层37可以设置在第二半导体层32上。元件电极层37可以设置成与元件有源层33间隔开，且第二半导体层32插置在元件电极层37与元件有源层33之间。
当发光元件ED的两个端部电连接到电极以向第一半导体层31和第二半导体层32施加电信号时，元件电极层37可以设置在第二半导体层32和电极之间以减小电阻。元件电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铟锡锌(ITZO)中的至少一种。元件电极层37可以包括n型或p型掺杂的半导体材料。
元件绝缘膜38可以被设置成围绕发光元件芯30。具体地，元件绝缘膜38可以被设置成围绕发光元件芯30的侧表面(或外周边表面)。元件绝缘膜38可以被设置成围绕元件电极层的侧表面或包括在发光元件芯30中的多个半导体层的侧表面。元件绝缘膜38可以用于保护包括在发光元件芯30中的多个半导体层。
元件绝缘膜38可以被设置成至少围绕第一半导体层31、元件有源层33和第二半导体层32的侧表面，并且可以在发光元件芯30在其上延伸的一个方向X上延伸。在附图中，示出了元件绝缘膜38形成为在发光元件芯30的侧表面上在一个方向X上延伸，以完全覆盖从第一半导体层31的侧表面到元件电极层37的侧表面。然而，本公开不限于此。在一些其它实施方式中，元件绝缘膜38可以设置成在一个方向X上从第一半导体层31的侧表面延伸到元件电极层37的侧表面，同时暴露元件电极层37的侧表面的一部分。
元件绝缘膜38可以被设置成围绕发光元件芯30的侧表面，同时暴露发光元件芯30的两个端部表面。由于元件绝缘膜38不设置在发光元件芯30的两个端部表面(图1中的发光元件芯30的顶表面和底表面)上，因此发光元件芯30的元件电极层37和第一半导体层31可以由元件绝缘膜38暴露。
元件绝缘膜38可以包括具有绝缘性质的材料。例如，元件绝缘膜38可以包括硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、氮化铝(AlN)、铝氧化物(AlxOy)、钛氧化物(TiOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)等。
由于元件绝缘膜38形成为完全覆盖从第一半导体层31的侧表面到元件有源层33的侧表面，因此可以防止发光元件芯30在用于在显示装置10(参见图22)的制造工艺期间形成多个绝缘层的蚀刻工艺中被损坏。因此，由于元件绝缘膜38防止了对发光元件芯30的损坏，可以防止可能由对发光元件芯30的损坏而引起的显示装置10的发光效率的降低。此外，元件绝缘膜38可以防止当与发光元件ED接触以向发光元件ED传输电信号的接触电极与元件有源层33进行接触时可能发生的电短路。
发光元件ED的长度可以包括在1μm至10μm或者2μm至6μm的范围内，优选地在3μm至5μm的范围内。此外，发光元件ED的直径可以沿着一个方向X不同，并且可以具有在30nm至850nm的范围内的直径，优选地800nm的直径，但不限于此。
图3是示出包括在图1的发光元件中的第一半导体层、第二半导体层和元件有源层的示例的示意性分解立体图。
参考图1至图3，第一半导体层31可以包括第一表面31USL、第二表面31BSL和第三表面31SSL。第一半导体层31的第一表面31USL可以靠近元件有源层33设置，并且第一半导体层31的第二表面31BSL可以与第一半导体层31的第一表面31USL相对。
第一半导体层31的第三表面31SSL可以设置在第一半导体层31的第一表面31USL和第一半导体层31的第二表面31BSL之间。第一半导体层31的第三表面31SSL可以是第一半导体层31的将第一半导体层31的第一表面31USL连接到第一半导体层31的第二表面31BSL的侧表面，或者可以是第一半导体层31的在一个方向X上延伸的外表面。在附图中，第一半导体层31的第一表面31USL也可以被称为顶表面31USL，第一半导体层31的第二表面31BSL也可以被称为底表面31BSL，并且第一半导体层31的第三表面31SSL也可以被称为侧表面31SSL。
在示例性实施方式中，第一半导体层31的顶表面31USL的直径可以与第一半导体层31的底表面31BSL的直径相同。第一半导体层31可以沿着一个方向X具有总体均匀的直径。第一半导体层31的在一个方向X上延伸的侧表面31SSL在剖视图中可以是平坦的。然而，本公开不限于此，并且第一半导体层31可以具有沿着一个方向X变化的直径。第一半导体层31可以具有小于或等于第二半导体层32和元件有源层33的最小直径的直径。
第二半导体层32可以包括第一表面32USL、第二表面32BSL和第三表面32SSL。第二半导体层32的第一表面32USL可以靠近元件电极层37设置，并且第二半导体层32的第二表面32BSL可以靠近元件有源层33设置。此外，第二半导体层32的第二表面32BSL可以与第二半导体层32的第一表面32USL相对。
第二半导体层32的第三表面32SSL可以设置在第二半导体层32的第一表面32USL和第二半导体层32的第二表面32BSL之间。第二半导体层32的第三表面32SSL可以是第二半导体层32的将第二半导体层32的第一表面32USL连接到第二半导体层32的第二表面32BSL的侧表面或外表面。在附图中，第二半导体层32的第一表面32USL也可以被称为顶表面32USL，第二半导体层32的第二表面32BSL也可以被称为底表面32BSL，并且第二半导体层32的第三表面32SSL也可以被称为侧表面32SSL。
在示例性实施方式中，第二半导体层32的顶表面32USL的直径可以与第二半导体层32的底表面32BSL的直径相同。第二半导体层32可以沿着一个方向X具有总体均匀的直径。第二半导体层32的侧表面32SSL在剖视图中可以是平坦的。然而，本公开不限于此，并且第二半导体层32可以具有沿着一个方向X变化的直径。例如，在一些其它实施方式中，第二半导体层32的直径可以沿着一个方向X增大或减小。
元件有源层33可以包括第一表面33USL、第二表面33BSL和第三表面33SSL。元件有源层33的第一表面33USL可以面对第二半导体层32，并且元件有源层33的第二表面33BSL可以面对第一半导体层31。元件有源层33的第一表面33USL和元件有源层33的第二表面33BSL可以彼此相对。
元件有源层33的第三表面33SSL可以设置在元件有源层33的第一表面33USL和元件有源层33的第二表面33BSL之间。元件有源层33的第三表面33SSL可以是元件有源层33的将元件有源层33的第一表面33USL连接到元件有源层33的第二表面33BSL的侧表面或外表面。在附图中，元件有源层33的第一表面33USL也可以被称为顶表面33USL，元件有源层33的第二表面33BSL也可以被称为底表面33BSL，并且元件有源层33的第三表面33SSL也可以被称为侧表面33SSL。
在一个实施方式中，元件有源层33的侧表面33SSL可以相对于元件有源层33的顶表面33USL和/或元件有源层33的底表面33BSL倾斜。具体地，元件有源层33的顶表面33USL的直径可以与元件有源层33的底表面33BSL的直径不同。在元件有源层33中，元件有源层33的顶表面33USL的直径可以大于元件有源层33的底表面33BSL的直径，并且元件有源层33的侧表面33SSL可以具有相对于元件有源层33的底表面33BSL和/或顶表面33USL倾斜(侧倾)的形状。元件有源层33的直径可以从第一半导体层31向第二半导体层32增加。也就是说，元件有源层33具有锥角，并且可以具有其中元件有源层33的顶表面33USL的直径大于元件有源层33的底表面33BSL的直径的截头圆锥形状。
第一半导体层31、元件有源层33和第二半导体层32可以具有沿着一个方向X依次堆叠的结构。第一半导体层31、元件有源层33和第二半导体层32之间的边界表面可以定位在相同的平面上，并且彼此接触的边界表面的直径可以基本上相同。
具体地，元件有源层33的底表面33BSL可以与第一半导体层31的顶表面31USL定位在相同的平面上。元件有源层33的底表面33BSL可以与第一半导体层31的顶表面31USL接触。尽管不限于以下内容，但是元件有源层33的底表面33BSL的直径可以与第一半导体层31的顶表面31USL的直径相同。然而，本公开不限于此，并且其它半导体层可以进一步设置在元件有源层33和第一半导体层31之间。
元件有源层33的顶表面33USL可以与第二半导体层32的底表面32BSL定位在相同的平面上。元件有源层33的顶表面33USL可以与第二半导体层32的底表面32BSL接触。尽管不限于以下内容，但是元件有源层33的顶表面33USL的直径可以与第二半导体层32的底表面32BSL的直径相同。然而，本公开不限于此，并且其它半导体层可以进一步设置在元件有源层33和第二半导体层32之间。
图4是示出图2的区域A1的示例的放大剖视图。
图2和图4是沿着作为发光元件ED的延伸方向的一个方向X截取的发光元件ED的剖视图。参考图2至图4，元件有源层33沿着作为发光元件ED的延伸方向的一个方向X的截面可以包括第一边33US、第二边33BS、第一侧边33SS1和第二侧边33SS2。
元件有源层33的第一边33US可以定位在元件有源层33的顶表面33USL上。元件有源层33的第一边33US也可以被称为上边33US。元件有源层33的第一边33US可以在与一个方向X相交的另一方向Y上延伸。
元件有源层33的第二边33BS可以定位在元件有源层33的底表面33BSL上。元件有源层33的第二边33BS也可被称为下边33BS。元件有源层33的第二边33BS可以在另一方向Y上延伸，并且可以与元件有源层33的第一边33US相对。
元件有源层33的第一侧边33SS1可以是将元件有源层33的第一边33US的一个端部连接到元件有源层33的第二边33BS的一个端部的边。元件有源层33的第一侧边33SS1可以是元件有源层33的右边33SS1。元件有源层33的第一侧边33SS1可以相对于元件有源层33的第一边33US和/或元件有源层33的第二边33BS倾斜。
元件有源层33的第二侧边33SS2可以是将元件有源层33的第一边33US的另一端部连接到元件有源层33的第二边33BS的另一端部的边。元件有源层33的第二侧边33SS2可以是元件有源层33的左边33SS2。元件有源层33的第二侧边33SS2可以相对于元件有源层33的第一边33US和/或元件有源层33的第二边33BS倾斜。
如以上所描述的，元件有源层33的顶表面33USL的直径W2可以大于元件有源层33的底表面33BSL的直径W1。因此，元件有源层33的第一边33US的长度W2可以与元件有源层33的第二边33BS的长度W1不同。元件有源层33的第一边33US的长度W2可以大于元件有源层33的第二边33BS的长度W1。大体上，元件有源层33的第一边33US的长度W2可以意指元件有源层33的顶表面33USL的直径W2，并且元件有源层33的第二边33BS的长度W1可以意指元件有源层33的底表面33BSL的直径W1。
元件有源层33的第一边33US可以在一个方向X上与元件有源层33的第二边33BS重叠。元件有源层33的第一边33US可以在元件有源层33的第二边33BS上方完全覆盖元件有源层33的第二边33BS。
元件有源层33的第一侧边33SS1和元件有源层33的第二侧边33SS2可以相对于元件有源层33的第二边33BS倾斜。元件有源层33的第一侧边33SS1相对于元件有源层33的第二边33BS倾斜的方向和元件有源层33的第二侧边33SS2相对于元件有源层33的第二边33BS倾斜的方向可以彼此相反。
由于元件有源层33形成为使得元件有源层33的第一边33US在一个方向X上与元件有源层33的第二边33BS重叠并且元件有源层33的第一边33US的长度W2大于元件有源层33的第二边33BS的长度W1，因此元件有源层33的第一侧边33SS1和元件有源层33的第二侧边33SS2可以是相对于元件有源层33的第二边33BS以钝角倾斜的。可选地，元件有源层33的第一侧边33SS1和元件有源层33的第二侧边33SS2可以相对于元件有源层33的第一边33US以锐角倾斜。也就是说，在一个方向X上截取的元件有源层33的截面可以具有倒置的梯形平面形状，且上边比下边长。
具体地，由于元件有源层33的第一侧边33SS1相对于元件有源层33的第二边33BS以钝角倾斜，因此元件有源层33的第一侧边33SS1和元件有源层33的第二边33BS之间的内角可以是钝角，并且由元件有源层33的第一侧边33SS1和元件有源层33的第二边33BS形成的外角θ1(在下文中，被称为“第一外角”)可以是锐角。类似地，元件有源层33的第二侧边33SS2和元件有源层33的第二边33BS之间的内角可以是钝角，并且由元件有源层33的第二侧边33SS2和元件有源层33的第二边33BS形成的外角θ2(在下文中，被称为“第二外角”)可以是锐角。在下文中，为了简化本公开中的描述，元件有源层33的第二边33BS的延伸线和元件有源层33的一个侧边之间的锐角可以意指由元件有源层33的第二边33BS和元件有源层33的一个侧边形成的外角。
元件有源层33的第一侧边33SS1可以相对于元件有源层33的第二边33BS以第一外角θ1倾斜。由元件有源层33的第二边33BS和元件有源层33的第一侧边33SS1形成的第一外角θ1的大小可以包括在55°至75°或者57°至73°的范围内，优选地在60°至73°的范围内。
元件有源层33的第二侧边33SS2可以相对于元件有源层33的第二边33BS以第二外角θ2倾斜。由元件有源层33的第二边33BS和元件有源层33的第二侧边33SS2形成的第二外角θ2的大小可以包括在55°至75°或者57°至73°的范围内，优选地在60°至73°的范围内。
在示例性实施方式中，第一外角θ1的尺寸和第二外角θ2的尺寸可以相同。也就是说，元件有源层33可以相对于在一个方向X上横穿元件有源层33的中心部分的截面具有对称的形状。可选地，元件有源层33的截面可以相对于穿过元件有源层33的中心部分并且在一个方向X上延伸的参考线对称。因此，元件有源层33的第一侧边33SS1和元件有源层33的第二侧边33SS2可以相对于穿过元件有源层33的中心部分并且在一个方向X上延伸的参考线彼此成对称关系。然而，本公开不限于此，并且第一外角θ1的大小和第二外角θ2的大小可以彼此不同。
元件有源层33的底表面33BSL的直径W1可以包括在400nm至650nm的范围内，优选地在400nm至600nm的范围内，但不限于此。
第一半导体层31的沿着作为发光元件ED的延伸方向的一个方向X截取的截面可以包括第一边31US。第一半导体层31的第一边31US可以定位在第一半导体层31的顶表面31USL上。第一半导体层31的第一边31US可以与元件有源层33的第二边33BS基本上相同。当元件有源层33的底表面33BSL和第一半导体层31的顶表面31USL形成为彼此接触时，第一半导体层31的顶表面31USL的直径W1和元件有源层33的底表面33BSL的直径W1可以相同。因此，第一半导体层31的第一边31US的长度W1可以与元件有源层33的第二边33BS的长度W1相同。
第一半导体层31的顶表面31USL的直径W1可以与元件有源层33的底表面33BSL的直径W1基本上相同，并且可以具有在相同的范围内的直径。例如，第一半导体层31的顶表面31USL的直径W1可以包括在400nm至650nm的范围内，优选地在400nm至600nm的范围内，但不限于此。
第一半导体层31的侧表面31SSL可以与第一半导体层31的顶表面31USL基本上垂直。因此，元件有源层33的侧表面33SSL可以相对于第一半导体层31的侧表面33SSL倾斜。
第二半导体层32沿着作为发光元件ED的延伸方向的一个方向X截取的截面可以包括第一边32US、第二边32BS、第一侧边32SS1和第二侧边32SS2。
第二半导体层32的第一边32US可以定位在第二半导体层32的顶表面32USL上。第二半导体层32的第一边32US也可以被称为第二半导体层32的上边32US。第二半导体层32的第一边32US可以在另一方向Y上延伸。
第二半导体层32的第二边32BS可以定位在第二半导体层32的底表面32BSL上。第二半导体层32的第二边32BS也可以被称为第二半导体层32的下边32BS。第二半导体层32的第二边32BS可以与第二半导体层32的第一边32US相对。第二半导体层32的第二边32BS可以在另一方向Y上延伸。
第二半导体层32的第二边32BS可以与元件有源层33的第一边33US基本上相同。由于元件有源层33的顶表面33USL和第二半导体层32的底表面32BSL形成为彼此接触，因此第二半导体层32的底表面32BSL的直径W2和元件有源层33的顶表面33USL的直径W2可以相同。因此，第二半导体层32的第二边32BS的长度W2可以与元件有源层33的第一边33US的长度W2相同。
第二半导体层32的第一侧边32SS1可以是将第二半导体层32的第一边32US的一个端部连接到第二半导体层32的第二边32BS的一个端部的边。第二半导体层32的第一侧边32SS132SS1可以是第二半导体层32的右边32SS1。第二半导体层32的第一侧边32SS1可以与第二半导体层32的第一边32US和第二半导体层32的第二边32BS垂直。
第二半导体层32的第二侧边32SS2可以是将第二半导体层32的第一边32US的另一端部连接到第二半导体层32的第二边32BS的另一端部的边。第二半导体层32的第二侧边32SS2可以是第二半导体层32的左边32SS2。第二半导体层32的第二侧边32SS2可以与第二半导体层32的第一边32US和第二半导体层32的第二边32BS垂直。
在本实施方式中，发光元件芯30的一个端部可以是元件电极层37的顶表面，并且发光元件芯30的另一端部可以是第一半导体层31的底表面31BSL。此外，元件电极层37或第二半导体层32的最小直径可以大于第一半导体层31的最大直径(或直径)。因此，在发光元件芯30的截面形状中，直径可以在设置有第一半导体层31的区域中沿着一个方向X基本上是均匀的，可以在设置有元件有源层33的区域中沿着一个方向X增加，并且可以在设置有第二半导体层32和元件电极层37的区域中沿着一个方向X基本上是均匀的。
图5是示出包括在图1的发光元件中的元件有源层的第一表面和第二表面之间的相对平面布置的平面图。
参考图3和图5，元件有源层33的顶表面(第一表面)33USL可以完全覆盖元件有源层33的底表面(第二表面)33BSL。由于元件有源层33的顶表面33USL的直径W2大于元件有源层33的底表面33BSL的直径W1，并且元件有源层33的顶表面33USL在平面图中完全覆盖元件有源层33的底表面33BSL，因此元件有源层33的底表面33BSL可以定位在元件有源层33的顶表面33USL内侧。因此，将元件有源层33的底表面33BSL连接到元件有源层33的顶表面33USL的元件有源层33的侧表面33SSL可以遍及元件有源层33的整个区域相对于元件有源层33的底表面33BSL倾斜。
在下文中，将参考其它附图按顺序描述根据图1的实施方式的发光元件ED的制造工艺。
图6至图12是示出根据一个实施方式的制造发光元件的方法中的工艺步骤的剖视图。
在下文中，在用于描述发光元件ED的制造工艺的实施方式的附图中限定了第一方向DR1、第二方向DR2和第三方向DR3。第一方向DR1和第二方向DR2可以彼此垂直，并且第三方向DR3可以是与第一方向DR1和第二方向DR2所处的平面垂直的方向。
第三方向DR3可以是与作为形成在下衬底1000上的发光元件ED的延伸方向的一个方向X平行的方向。在描述发光元件ED的制造工艺的实施方式中，除非另有说明，否则“向上”表示第三方向DR3的一侧，即，发光元件ED的多个半导体层从下衬底1000的一个表面(或顶表面)堆叠的方向，并且“顶表面”表示朝向第三方向DR3的一侧的表面。此外，术语“向下”是指第三方向DR3的另一侧，并且术语“底表面”是指朝向第三方向DR3的另一侧的表面。
首先，参考图6，制备下衬底1000。
具体地，下衬底1000可以包括基础衬底1100和设置在基础衬底1100上的缓冲材料层1200。
基础衬底1100可以包括蓝宝石衬底(AlxOy)或诸如玻璃的透明衬底。然而，本公开不限于此，并且基础衬底1100可以包括诸如GaN、SiC、ZnO、Si、GaP和GaAs的导电衬底。在示例性实施方式中，基础衬底1100可以是蓝宝石衬底(AlxOy)。
可以在基础衬底1100上形成多个半导体层。可以通过由外延生长在基础衬底1100上生长籽晶来形成多个半导体层。可以使用电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射、金属有机化学气相沉积(MOCVD)等来形成半导体层。
可以在基础衬底1100的一个表面(或顶表面)上形成缓冲材料层1200。缓冲材料层1200可以用于减小基础衬底1100和稍后要描述的第一半导体材料层3100(参见图7)之间的晶格常数差。缓冲材料层1200可以包括未掺杂的半导体。缓冲材料层1200可以包括与稍后要描述的第一半导体材料层3100相同的材料，但是可以包括未掺杂有第一导电类型掺杂剂或第二导电类型掺杂剂(例如，n型掺杂剂或p型掺杂剂)的材料。尽管附图中示出了缓冲材料层1200被堆叠为单个层，但是缓冲材料层1200可以由多个层形成。根据基础衬底1100的类型，可以省略缓冲材料层1200。
接下来，如图7中所示，在下衬底1000上形成第一半导体结构3000。
具体地，在下衬底1000上形成其中依次堆叠第一半导体材料层3100、有源材料层3300、第二半导体材料层3200和电极材料层3700的第一半导体结构3000。
根据一个实施方式，包括在第一半导体结构3000中的多个层可以分别对应于包括在发光元件芯30中的层。具体地，第一半导体结构3000的第一半导体材料层3100、有源材料层3300、第二半导体材料层3200和电极材料层3700可以分别对应于发光元件芯30的第一半导体层31、元件有源层33、第二半导体层32和元件电极层37，并且可以包括与包括在每个层中的材料相同的材料。
第一半导体材料层3100的厚度可以大于第二半导体材料层3200的厚度。第一半导体材料层3100的厚度可以大于第二半导体材料层3200的厚度的两倍。第一半导体材料层3100的厚度可以大于有源材料层3300的厚度。第一半导体材料层3100的厚度可以大于第二半导体材料层3200的厚度和有源材料层3300的厚度的和。
接下来，参考图7和图8，蚀刻第一半导体结构3000以形成彼此间隔开的第二半导体结构300。
具体地，执行在与下衬底1000的顶表面垂直的方向上(例如，在第三方向DR3上)蚀刻图7的第一半导体结构3000的第一蚀刻工艺，以如图8中所示地形成彼此间隔开的第二半导体结构300。
可以通过常规的图案化方法蚀刻第一半导体结构3000。例如，可以通过在第一半导体结构3000上形成蚀刻掩模层并且在第三方向DR3上沿着蚀刻掩模层蚀刻第一半导体结构3000来执行图案化方法。
可以通过干法蚀刻来执行蚀刻第一半导体结构3000的第一蚀刻工艺。可以通过由干法蚀刻执行的第一蚀刻工艺蚀刻第一半导体结构3000的第一半导体材料层3100、有源材料层3300、第二半导体材料层3200和电极材料层3700，以形成如图8中所示的彼此间隔开的多个第二半导体结构300。在干法蚀刻的情况下，各向异性蚀刻可以是可行的，因此各向异性蚀刻可以适合于竖直蚀刻。
第二半导体结构300的第一半导体材料层310可以具有其宽度朝向其上部分减小的形状。例如，第二半导体结构300的第一半导体材料层310在于第三方向DR3上截取的剖视图中可以具有梯形形状。第二半导体结构300的第一半导体材料层310可以具有其中其侧表面倾斜的形状。
另一方面，在附图中示出了第二半导体结构300的第一半导体材料层310具有倾斜的侧表面，并且第二半导体结构300的有源材料层330、第二半导体材料层320和电极材料层370具有竖直的侧表面。然而，本公开不限于此。例如，包括在第二半导体结构300中的第一半导体材料层310、有源材料层330、第二半导体材料层320和电极材料层370的侧表面可以对准成线，但是可以具有倾斜的形状。
同时，在本蚀刻工艺中，半导体材料缺陷可能出现在包括在第二半导体结构300中的第一半导体材料层310、第二半导体材料层320和有源材料层330的表面上。定位在第一半导体材料层310、第二半导体材料层320和有源材料层330的暴露于本蚀刻工艺中使用的蚀刻剂的表面上的半导体材料可能被蚀刻剂损坏而形成半导体材料缺陷。
接下来，参考图8和图9，蚀刻第二半导体结构300以形成发光元件芯30。
具体地，对图8的第二半导体结构300执行第二蚀刻工艺，以形成如图9中所示的彼此间隔开的发光元件芯30。
可以通过湿法蚀刻来执行蚀刻第二半导体结构300的第二蚀刻工艺。可以在由湿法蚀刻执行的第二蚀刻工艺中蚀刻第二半导体结构300的第一半导体材料层310、有源材料层330、第二半导体材料层320和电极材料层370的侧表面的一部分，以形成如图9中所示的上述发光元件芯30。
发光元件芯30可以包括与下衬底1000的顶表面垂直的第一半导体层31、第二半导体层32和元件电极层37以及相对于下衬底1000的顶表面倾斜的元件有源层33。
通过第二蚀刻工艺，可以将如图8中所示的第二半导体结构300的相对于下衬底1000的顶表面倾斜的第一半导体材料层310形成为如图9中所示的发光元件芯30的与下衬底1000的顶表面垂直的第一半导体层31。
通过第二蚀刻工艺，可以将如图8中所示的第二半导体结构300的与下衬底1000的顶表面垂直的有源材料层330形成为如图9中所示的、元件有源层33的第一侧边33SS1和第二侧边33SS2相对于元件有源层33的下边33BS(或第一半导体层31的上边31US)倾斜的元件有源层33。也就是说，通过第二蚀刻工艺，可以形成从第一半导体层31向第二半导体层32具有增大直径的元件有源层33。
同时，如以上所描述的，由元件有源层33的下边33BS和元件有源层33的第一侧边33SS1形成的第一外角θ1的大小可以包括在55°至75°或者57°至73°的范围内，优选地在60°至73°的范围内。类似地，由元件有源层33的下边33BS和元件有源层33的第二侧边33SS2形成的第二外角θ2的大小可以包括在55°至75°或者57°至73°的范围内，优选地在60°至73°的范围内。此外，通过本蚀刻工艺形成的发光元件芯30的元件有源层33的底表面的直径可以包括在400nm至650nm的范围内，优选地在400nm至600nm的范围内，但不限于此。
形成在包括在第二半导体结构300中的多个半导体层的表面上的表面损坏的部分可以通过第二蚀刻工艺被去除。具体地，在由干法蚀刻执行第一蚀刻工艺和由湿法蚀刻执行第二蚀刻工艺的示例性实施方式中，可以由在第二蚀刻工艺中使用的蚀刻剂(或蚀刻蚀刻剂)来部分地去除对形成在第二半导体结构300的表面上的半导体材料具有损坏的区域(在下文中，被称为“表面损坏区域”)。因此，可以减小形成在发光元件芯30的外表面上的表面损坏区域的面积。另一方面，当过度增加第二蚀刻工艺的工艺时间以完全去除在第二半导体结构300的表面上具有半导体材料缺陷的表面缺陷区域时，发光元件芯30的直径可能减小，使得来自发光元件ED的光通过其发射的面积可能减小，并且因此可能减小发光元件ED的发光效率。此外，如果未去除在第二半导体结构300的表面上具有半导体材料缺陷的表面缺陷区域，则电子可能从损坏的半导体层的表面泄漏，或者空穴可能由表面损坏捕获，导致影响发光元件ED的发光效率的因素。
在本实施方式中，可以调节第二蚀刻工艺的工艺条件，使得元件有源层33的侧表面相对于其底表面倾斜，并且由元件有源层33的侧表面和元件有源层33的底表面形成的外角的大小包括在55°至75°或者57°至73°的范围内，优选地在60°至73°的范围内，从而有效地去除形成在元件有源层33的表面上的表面缺陷区域。因此，可以有效地减小在元件有源层33的表面上具有半导体材料缺陷的表面缺陷区域，从而可以改善发光元件ED的发光效率。
接下来，参考图10，在多个发光元件芯30上形成绝缘材料层3800。
具体地，在多个发光元件芯30的外表面上形成绝缘材料层3800。绝缘材料层3800可以形成在下衬底1000的整个表面上，并且因此不仅可以形成在发光元件芯30的外表面上，而且可以形成在缓冲材料层1200的由发光元件芯30暴露的顶表面上。发光元件芯30的外表面可以包括发光元件芯30的侧表面和顶表面。绝缘材料层3800可以对应于发光元件ED的元件绝缘膜38，并且可以包括与元件绝缘膜38的材料相同的材料。
可以使用在发光元件芯30的外表面上或在发光元件芯30的外表面中涂覆或浸没绝缘材料的方法来形成绝缘材料层3800。例如，可以通过原子层沉积(ALD)或化学气相沉积(CVD)来形成绝缘材料层3800。
接下来，参考图11，部分地去除绝缘材料层3800以形成围绕发光元件芯30的侧表面的元件绝缘膜38。形成元件绝缘膜38的步骤可以包括部分地去除绝缘材料层3800使得发光元件芯30的一个端部表面(例如，元件电极层37的顶表面)被暴露的蚀刻工艺。可以通过诸如回蚀或作为各向异性蚀刻的干法蚀刻的工艺来执行部分地去除绝缘材料层3800的步骤。
接下来，参考图12，将多个发光元件ED与下衬底1000分离。具体地，将多个发光元件ED与下衬底1000分离的步骤没有特别限制。例如，可以通过物理分离方法、化学分离方法等来执行多个发光元件ED的分离步骤。
在下文中，在根据上述实施方式的发光元件ED中，将描述发光元件ED的根据由元件有源层33的侧表面33SSL和元件有源层33的底表面33BSL形成的外角的大小的特性评估。
根据由元件有源层33的侧表面33SSL和元件有源层33的底表面33BSL形成的外角的大小的发光元件样品SAMPLE#1、SAMPLE#2、SAMPLE#3和SAMPLE#4按照以下进行制备。在此特性评估中制备的发光元件样品SAMPLE#1至SAMPLE#4中，元件有源层33的直径、由元件有源层33的底表面和侧表面形成的外角以及发光元件的效率在下面的表1中示出。这里，发光元件的效率(％)可以是外部量子效率(EQE)。在此情况下，在发光元件样品SAMPLE#1至SAMPLE#4中，根据由元件有源层33的侧表面33SSL和元件有源层33的底表面33BSL形成的外角的大小，元件有源层33的底表面33BSL的直径对于每个样品可以是不同的。
[表1]
如表1中所示，可以看出，当由元件有源层的底表面和元件有源层的侧表面形成的外角具有73°或更小的大小而不是具有90°的大小时，发光元件ED的发光特性被改善。如以上所描述的，已经证实，由于通过第二蚀刻工艺去除在由干法蚀刻执行的第一蚀刻工艺中产生的半导体层的表面缺陷，因此改善了发光元件ED的发光效率特性。
在下文中，将描述根据另一实施方式的发光元件ED。
图13是图1的发光元件的剖视图，并且示出了沿着图1的线I-I'截取的另一示例。图14是图1的发光元件的剖视图，并且示出了沿着图1的线I-I'截取的另一示例。
参考图13，根据本实施方式的发光元件ED与图2的实施方式中的发光元件ED的不同之处在于，第二半导体层32_1和元件电极层37_1的直径沿着一个方向X减小。
具体地，第二半导体层32_1的直径可以沿着一个方向X减小。第二半导体层32_1的侧表面可以相对于第二半导体层32_1的底表面倾斜。第二半导体层32_1的侧表面和第二半导体层32_1的底表面之间的内角可以是锐角。类似地，元件电极层37_1的直径可以沿着一个方向X减小。元件电极层37_1的侧表面可以相对于元件电极层37_1的底表面倾斜。元件电极层37_1的侧表面和元件电极层37_1的底表面之间的内角可以是锐角。第二半导体层32_1的侧表面和元件电极层37_1的侧表面可以对准成线。
参考图14，根据本实施方式的发光元件ED与图2的实施方式中的发光元件ED的不同之处在于，第二半导体层32_2的直径沿着一个方向X增大。
具体地，第二半导体层32_2的直径可以沿着一个方向X减小。第二半导体层32_2的侧表面可以相对于第二半导体层32_2的底表面倾斜。第二半导体层32_2的侧表面和第二半导体层32_2的底表面之间的内角可以是钝角。因此，由第二半导体层32_2的侧表面和第二半导体层32_2的底表面形成的外角可以是锐角。
图15是根据另一实施方式的发光元件的示意性立体图。图16是图15的发光元件的剖视图，并且示出了沿着图15的线II-II'截取的示例。图17是示出包括在图15的发光元件中的第一半导体层、第二半导体层和元件有源层的示例的示意性分解立体图。
参考图15至图17，根据本实施方式的发光元件ED_1可以相对于在一个方向X上横穿发光元件芯30_1的中心部分的截面具有不对称形状。因此，包括在根据本实施方式的发光元件芯30_1中的多个半导体层可以相对于在一个方向X上横穿每个半导体层的中心部分的截面具有不对称形状。
第一半导体层31可以具有沿着一个方向X延伸的形状。尽管不限于以下内容，但是第一半导体层31在一个方向X上的厚度d1(或长度)可以大于发光元件芯30_1的长度的一半。第一半导体层31的直径可以沿着一个方向X基本上是均匀的。
第二半导体层32可以与第一半导体层31间隔开，且元件有源层33插置在其之间。第二半导体层32在一个方向X上的厚度d2(或长度)可以小于第一半导体层31的厚度d1。在一个实施方式中，第一半导体层31的厚度d1可以大于第二半导体层32的厚度d2的两倍。第二半导体层32的直径可以沿着一个方向X基本上是均匀的。
元件有源层33_1可以设置在第一半导体层31和第二半导体层32之间。元件有源层33_1在一个方向X上的厚度d3(或长度)可以小于第一半导体层31的厚度d1。第一半导体层31的厚度d1可以大于元件有源层33_1的厚度d3和第二半导体层32的厚度d2的和。
元件有源层33_1的直径可以沿着一个方向X增加。具体地，元件有源层33_1的直径可以从第一半导体层31向第二半导体层32增加。
在本实施方式中，元件有源层33_1可以相对于在一个方向X上横穿元件有源层33_1的中心部分的截面具有非对称形状。
元件有源层33_1的侧表面33SSL可以根据其是否相对于元件有源层33_1的底表面倾斜而包括第一区域33SSL1和第二区域33SSL2。元件有源层33_1的侧表面33SSL的第一区域33SSL1可以是相对于元件有源层33_1的底表面33BSL倾斜的区域，并且元件有源层33_1的侧表面33SSL的第二区域33SSL2可以是与元件有源层33_1的底表面33BSL垂直的区域。也就是说，元件有源层33_1的侧表面33SSL可以包括相对于元件有源层33_1的底表面33BSL倾斜的部分区域和相对于元件有源层33_1的底表面33BSL不倾斜(或垂直)的另一部分区域，使得根据本公开的元件有源层33_1可以具有非对称结构。
具体地，元件有源层33_1的侧表面33SSL的第一区域33SSL1可以相对于元件有源层33_1的顶表面33USL和/或元件有源层33_1的底表面33BSL倾斜。因此，元件有源层33_1的侧表面33SSL的第一区域33SSL1可以相对于第一半导体层31的侧表面31SSL和第二半导体层32的侧表面32SSL中的每一个倾斜。
元件有源层33_1的侧表面33SSL的第二区域33SSL2可以与元件有源层33_1的顶表面33USL和/或元件有源层33_1的底表面33BSL垂直。因此，元件有源层33_1的侧表面33SSL的第二区域33SSL2可以与第一半导体层31的侧表面31SSL和第二半导体层32的侧表面32SSL对准成线。
图18是示出图16的区域A2的示例的放大剖视图。
参考图18，元件有源层33_1的第一侧边33SS1可以定位在图17的元件有源层33_1的侧表面33SSL的第一区域33SSL1中，并且元件有源层33_1的第二侧边33SS2_1可以定位在图17的元件有源层33_1的侧表面33SSL的第二区域33SSL2中。
元件有源层33_1的第一侧边33SS1可以相对于元件有源层33_1的第一边33US和元件有源层33_1的第二边33BS倾斜。元件有源层33_1的第一侧边33SS1可以相对于元件有源层33_1的第二边33BS以钝角倾斜。元件有源层33_1的第一侧边33SS1可以相对于元件有源层33_1的第二边33BS以第一外角θ1倾斜。由元件有源层33_1的第二边33BS和元件有源层33_1的第一侧边33SS1形成的第一外角θ1的大小可以包括在55°至75°或者57°至73°的范围内，优选地在60°至73°的范围内。
在本实施方式中，元件有源层33_1的第二侧边33SS2_1可以与元件有源层33_1的第一边33US和元件有源层33_1的第二边33BS垂直。也就是说，由元件有源层33_1的第二侧边33SS2_1和元件有源层33_1的第二边33BS形成的第二外角θ2_1可以是90°(或直角)。
在示例性实施方式中，第一外角θ1的大小和第二外角θ2_1的大小可以彼此不同。也就是说，元件有源层33_1可以相对于在一个方向X上横穿元件有源层33_1的中心部分的截面具有非对称形状。可选地，元件有源层33_1的截面可以相对于穿过元件有源层33_1的中心部分并且在一个方向X上延伸的参考线非对称。因此，元件有源层33_1的第一侧边33SS1和元件有源层33_1的第二侧边33SS2_1可以相对于穿过元件有源层33_1的中心部分并且在一个方向X上延伸的参考线具有非对称关系。
元件有源层33_1的第一侧边33SS1可以相对于第二半导体层32的第一侧边32SS1倾斜。元件有源层33_1的第一侧边33SS1可以相对于第一半导体层31的一个侧边倾斜。
元件有源层33_1的第二侧边33SS2_1可以与第二半导体层32的第二侧边32SS2对准。元件有源层33_1的第二侧边33SS2_1可以相对于第一半导体层31的另一侧边倾斜。
图19是示出包括在图15的发光元件中的元件有源层的第一表面和第二表面之间的相对平面布置的示例的平面图。图20是示出包括在图15的发光元件中的元件有源层的第一表面和第二表面之间的相对平面布置的另一示例的平面图。图21是示出包括在图15的发光元件中的元件有源层的第一表面和第二表面之间的相对平面布置的又一示例的平面图。
图19至图21是示出元件有源层33_1的第一表面33USL(顶表面)和第二表面33BSL(底表面)之间的相对平面布置关系的图。图19至图21示出了根据以上所描述的元件有源层33_1的侧表面33SSL的第一区域33SSL1和第二区域33SSL2的大小的各种元件有源层33_1的顶表面33USL和底表面33BSL之间的相对平面布置。
参考图17和图19，元件有源层33_1的顶表面33USL可以在平面图中完全覆盖元件有源层33_1的底表面33BSL。在平面图中，当元件有源层33_1的顶表面33USL的外周边与元件有源层33_1的底表面33BSL的外周边一致时，元件有源层33_1的将元件有源层33_1的顶表面33USL连接到元件有源层33_1的底表面33BSL的侧表面33SSL可以与元件有源层33_1的底表面33BSL垂直。在平面图中，当元件有源层33_1的底表面33BSL的外周边定位在元件有源层33_1的顶表面33USL的外周边内部时，元件有源层33_1的将元件有源层33_1的顶表面33USL连接到元件有源层33_1的底表面33BSL的侧表面33SSL可以相对于元件有源层33_1的底表面33BSL倾斜成具有锐角的外角。
元件有源层33_1的底表面33BSL的外周边可以包括定位成比元件有源层33_1的顶表面33USL的外周边更向内的第一部分以及与元件有源层33_1的顶表面33USL的外周边一致的第二部分。
在图19的元件有源层33_1中，相对于元件有源层33_1的顶表面33USL的中心轴，包括在元件有源层33_1的底表面33BSL的外周边中的第一部分的中心角θ3和第二部分的中心角θ4可以各自为180°。
在图20的元件有源层33_1中，相对于元件有源层33_1的顶表面33USL的中心轴，包括在元件有源层33_1的底表面33BSL的外周边中的第一部分的中心角θ3可以大于其第二部分的中心角θ4。第一部分的中心角θ3和第二部分的中心角θ4的和可以是360°。
在图21的元件有源层33_1中，相对于元件有源层33_1的顶表面33USL的中心轴，包括在元件有源层33_1的底表面33BSL的外周边中的第一部分的中心角θ3可以大于其第二部分的中心角θ4。第一部分的中心角θ3和第二部分的中心角θ4的和可以是360°。
图22是根据一个实施方式的显示装置的平面图。
参考图22，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示画面的任何电子装置。显示装置10的示例可以包括提供显示画面的电视、膝上型计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置、游戏机、数码相机、摄像机等。
显示装置10包括提供显示画面的显示面板。显示面板的示例可以包括无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板和场发射显示面板。在下文中，作为显示面板的一个示例，将示例其中应用上述发光元件ED或ED_1，特别是无机发光二极管显示面板的情况。然而，本公开不限于此，并且可以应用于其他显示装置，只要相同的技术精神是可应用的即可。
在下文中，在描述显示装置10的实施方式的附图中定义了第四方向DR4、第五方向DR5和第六方向DR6。第四方向DR4和第五方向DR5可以是在一个平面中彼此垂直的方向。第六方向DR6可以是与在第四方向DR4和第五方向DR5位于其上的平面垂直的方向。第六方向DR6与第四方向DR4和第五方向DR5中的每一个垂直。在描述显示装置10的实施方式中，第六方向DR6指示显示装置10的厚度方向。
显示装置10可以具有包括长边和短边的矩形形状，使得在平面图中在第四方向DR4上的边比在第五方向DR5上的边长。显示装置10的长边和短边相遇的拐角部分可以在平面图中形成直角，但不限于此。例如，显示装置10的长边和短边相遇的拐角部分可以在平面图中具有圆化的弯曲形状。显示装置10的平面形状不限于所示出的示例，并且可以是诸如正方形形状、具有圆化的拐角(顶点)的四边形形状、其它多边形形状以及圆形形状的其它形状。
显示装置10的显示表面可以设置在作为厚度方向的第六方向DR6的一侧上。在描述显示装置10的实施方式中，除非另外说明，否则术语“向上”是指在第六方向DR6的作为显示方向的一侧，并且术语“顶表面”是指朝向第六方向DR6的该一侧的表面。此外，术语“向下”是指第六方向DR6的作为与显示方向相反的方向的另一侧，并且术语“底表面”是指朝向第六方向DR6的另一侧的表面。此外，“左”、“右”、“上”和“下”表示当从上方观看显示装置10时的方向。例如，“右侧”表示第四方向DR4的一侧，“左侧”表示第四方向DR4的另一侧，“上侧”表示第五方向DR5的一侧，并且“下侧”表示第五方向DR5的另一侧。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是可以显示画面的区域，并且非显示区域NDA是不显示画面的区域。
显示区域DPA的形状可以遵循显示装置10的形状。例如，显示区域DPA的形状可以在平面图中具有与显示装置10的整体形状类似的矩形形状。显示区域DPA可以基本上占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以布置成矩阵。在平面图中，每个像素PX的形状可以是矩形形状或正方形形状。然而，每个像素PX的形状不限于此，并且可以是其中每个边相对于一个方向倾斜的菱形形状。像素PX可以以条纹类型交替地设置。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以完全地或部分地围绕显示区域DPA。在示例性实施方式中，显示区域DPA可以具有矩形形状，并且非显示区域NDA可以与显示区域DPA的四个边相邻设置。非显示区域NDA可以形成显示装置10的边框。在非显示区域NDA中，导线、电路驱动器或其上安装有外部装置的焊盘部分可以设置在显示装置10中。
图23是示出根据一个实施方式的显示装置的一个像素的平面布局图。
参考图23，显示装置10的每个像素PX可以包括发射区域EMA和非发射区域。发射区域EMA可以被定义为其中发射从发光元件ED发射的光的区域，并且非发射区域可以被定义为其中因为从发光元件ED发射的光没有到达而不发射光的区域。
发射区域EMA可以包括其中设置有发光元件ED的区域和与该区域相邻的区域。此外，发射区域EMA还可以包括其中从发光元件ED发射的光由另一构件反射或折射并且发射的区域。
每个像素PX还可以包括设置在非发射区域中的子区域SA。发光元件ED可以不设置在子区域SA中。子区域SA可以在平面图中在一个像素PX内设置在发射区域EMA的在第五方向DR5上的一侧或另一侧上。例如，子区域SA可以在平面图中在一个像素PX中设置在发射区域EMA上方。子区域SA可以设置于在第五方向DR5上彼此相邻的像素PX的发射区域EMA之间。
子区域SA可以包括其中电极层200和接触电极700通过接触部分CT1和CT2彼此电连接的区域。
子区域SA可以包括分离部分ROP。分离部分ROP可以是包括在沿着第五方向DR5相邻的像素PX中的电极层200的第一电极210在其中彼此分离并且包括在沿着第五方向DR5相邻的像素PX中的电极层200的第二电极220在其中彼此分离的区域。
图24是示出沿着图23的线III-III'截取的示例的剖视图。
参考图23和图24，显示装置10可以包括衬底SUB、设置在衬底SUB上的电路元件层以及设置在电路元件层上的发光元件层。
衬底SUB可以是绝缘衬底。衬底SUB可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。此外，衬底SUB可以是刚性衬底，但是也可以是可以弯曲、折叠或卷曲的柔性衬底。
电路元件层可以设置在衬底SUB上。电路元件层可以包括下金属层110、半导体层120、第一导电层130、第二导电层140、第三导电层150和多个绝缘层。
下金属层110设置在衬底SUB上。下金属层110可以包括光阻挡图案BML。光阻挡图案BML可以设置成从底部至少覆盖晶体管TR的有源层ACT的沟道区域。然而，本公开不限于此，并且可以省略光阻挡图案BML。
下金属层110可以包含阻挡光的材料。例如，下金属层110可以由阻挡光的透射的不透明金属材料制成。
缓冲层161可以设置在下金属层110上。缓冲层161可以设置成完全覆盖在其上设置有下金属层110的衬底SUB。缓冲层161可以用于保护多个晶体管以防止湿气渗透通过易受湿气渗透的衬底SUB。
半导体层120设置在缓冲层161上。半导体层120可以包括晶体管TR的有源层ACT。如以上所描述的，晶体管TR的有源层ACT可以设置成与下金属层110的光阻挡图案BML重叠。
半导体层120可以包括多晶硅、单晶硅、氧化物半导体等。在示例性实施方式中，当半导体层120包含多晶硅时，多晶硅可以通过使非晶硅晶化来形成。当半导体层120包含多晶硅时，晶体管TR的有源层ACT可以包括掺杂有杂质的多个掺杂区域和设置在多个掺杂区域之间的沟道区域。在另一示例性实施方式中，半导体层120可以包含氧化物半导体。氧化物半导体可以是例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锌(IGZO)、氧化铟镓锡(IGTO)、氧化铟镓锌锡(IGZTO)等。
栅极绝缘层162可以设置在半导体层120上。栅极绝缘层162可以用作晶体管TR的栅极绝缘层。栅极绝缘层162可以形成为其中包括例如硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)中的至少一种的无机材料的无机层交替堆叠的多层。
第一导电层130可以设置在栅极绝缘层162上。第一导电层130可以包括晶体管TR的栅电极GE。栅电极GE可以设置成在作为衬底SUB的厚度方向的第六方向DR6上与有源层ACT的沟道区域重叠。
第一层间绝缘层163可以设置在第一导电层130上。第一层间绝缘层163可以设置成覆盖栅电极GE。第一层间绝缘层163可以用作第一导电层130和设置在其上的其它层之间的绝缘层，以保护第一导电层130。
第二导电层140可以设置在第一层间绝缘层163上。第二导电层140可以包括晶体管TR的漏电极SD1和晶体管TR的源电极SD2。
晶体管TR的漏电极SD1和源电极SD2可以通过穿透第一层间绝缘层163和栅极绝缘层162的接触孔电连接到晶体管TR的有源层ACT的两个端部。此外，晶体管TR的源电极SD2可以通过穿透第一层间绝缘层163、栅极绝缘层162和缓冲层161的另一接触孔电连接到下金属层110的光阻挡图案BML。
第二层间绝缘层164可以设置在第二导电层140上。第二层间绝缘层164可以被设置成覆盖晶体管TR的漏电极SD1和晶体管TR的源电极SD2。第二层间绝缘层164可以用作第二导电层140和设置在其上的其它层之间的绝缘层，并且可以保护第二导电层140。
第三导电层150可以设置在第二层间绝缘层164上。第三导电层150可以包括第一电压线VL1、第二电压线VL2和导电图案CDP。
第一电压线VL1可以在衬底SUB的厚度方向上与晶体管TR的漏电极SD1的至少一部分重叠。提供到晶体管TR的高电势电压(或第一源电压)可以被施加到第一电压线VL1。
第二电压线VL2可以设置成在第二层间绝缘层164上与第一电压线VL1间隔开。第二电压线VL2可以通过穿透要在下面描述的通孔层166和钝化层165的第二电极接触孔CTS电连接到第二电极220。比提供到第一电压线VL1的高电势电压低的低电势电压(或第二源电压)可以施加到第二电压线VL2。也就是说，提供到晶体管TR的高电势电压(或第一电力电压)可以施加到第一电压线VL1，并且比提供到第一电压线VL1的高电势电压低的低电势电压(或第二电力电压)可以施加到第二电压线VL2。
导电图案CDP可以电连接到晶体管TR的源电极SD2。导电图案CDP可以通过穿透第二层间绝缘层164的接触孔电连接到晶体管TR的源电极SD2。此外，导电图案CDP可以通过穿透稍后要描述的通孔层166和钝化层165的第一电极接触孔CTD电连接到第一电极210。
钝化层165可以设置在第三导电层150上。钝化层165可以设置成覆盖第三导电层150。钝化层165可以用于保护第三导电层150。
以上所描述的缓冲层161、第一栅极绝缘层162、第一层间绝缘层163、第二层间绝缘层164和钝化层165中的每一个可以由以交替方式堆叠的多个无机层形成。例如，以上所描述的缓冲层161、栅极绝缘层162、第一层间绝缘层163、第二层间绝缘层164和钝化层165可以形成为通过堆叠包括硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)中的至少一种的无机层形成的双层或者通过交替堆叠包括硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)中的至少一种的无机层形成的多层。然而，本公开不限于此，并且以上所描述的缓冲层161、栅极绝缘层162、第一层间绝缘层163、第二层间绝缘层164和钝化层165可以形成为包含以上所描述的绝缘材料的单个无机层。
通孔层166可以设置在钝化层165上。通孔层166可以包括有机绝缘材料，例如，诸如聚酰亚胺(PI)的有机材料。通孔层166可以用于使表面平坦。因此，通孔层166的在其上设置有稍后要描述的发光元件层的顶表面(或表面)可以是基本上平坦的，而与设置在其之下的图案的形状或存在无关。
发光元件层可以设置在电路元件层上。发光元件层可以设置在通孔层166上。发光元件层可以包括第一堤400、电极层200、第一绝缘层510、第二堤600、多个发光元件ED、第二绝缘层520、接触电极700和第三绝缘层530。
第一堤400可以在发射区域EMA中设置的通孔层166上。第一堤400可以直接设置在通孔层166的一个表面上。第一堤400可以具有其中第一堤400的至少一部分相对于通孔层166的一个表面向上(例如，在第六方向DR6上的一侧)突出的结构。第一堤400的突出部分可以具有倾斜的侧表面。第一堤400可以用于将从发光元件ED朝向第一堤400的倾斜的侧表面发射的光的行进方向改变成向上方向(例如，显示方向)。
第一堤400可以包括第一子堤410和第二子堤420。第一子堤410和第二子堤420可以各自在第五方向DR5上延伸，并且可以在第四方向DR4上彼此间隔开。彼此间隔开的第一子堤410和第二子堤420可以提供其中设置有发光元件ED的空间，同时辅助将从发光元件ED发射的光的行进方向改变成显示方向的反射分隔壁的功能。
尽管在附图中示出了第一堤400的侧表面包括线型形状，但是本公开不限于此。然而，本公开不限于此。例如，第一堤400的侧表面(或外表面)可以具有弯曲的半圆形形状或半椭圆形形状。在示例性实施方式中，第一堤400可以包括诸如聚酰亚胺(PI)的有机绝缘材料，但不限于此。
电极层200可以具有在一个方向上延伸的形状，并且可以跨发射区域EMA和子区域SA设置。电极层200可以将从电路元件层施加的电信号传输到发光元件ED，以用于发光元件ED发射光。此外，电极层200可以用于生成在对准多个发光元件ED的步骤中使用的电场。
电极层200可以设置在第一堤400和由第一堤400暴露的通孔层166上。在发射区域EMA中，电极层200可以设置在第一堤400和由第一堤400暴露的通孔层166上，并且在非发射区域中，电极层200可以设置在由第一堤400暴露的通孔层166上。
电极层200可以包括第一电极210和第二电极220。第一电极210和第二电极220可以彼此间隔开。
第一电极210可以在平面图中位于每个像素PX的左侧上。第一电极210可以在平面图中具有在第五方向DR5上延伸的形状。第一电极210可以跨发射区域EMA和子区域SA设置。第一电极210可以在平面图中在第五方向DR5上延伸，并且可以在子区域SA的分离部分ROP处与在第五方向DR5上与其相邻的像素PX的第一电极210分离。
第二电极220可以在第四方向DR4上与第一电极210分离。第二电极220可以在平面图中位于每个像素PX的右侧上。第二电极220可以在平面图中具有在第五方向DR5上延伸的形状。第二电极220可以跨发射区域EMA和子区域SA设置。第二电极220可以在平面图中在第五方向DR5上延伸，并且可以在子区域SA的分离部分ROP处与在第五方向DR5上与其相邻的像素PX的第二电极220分离。
具体地，在发射区域EMA中，第一电极210可以设置在第一子堤410上，并且第二电极220可以设置第二子堤420上。第一电极210可以从第一子堤410向外延伸，并且还可以设置在由第一子堤410暴露的通孔层166上。类似地，第二电极220可以从第二子堤420向外延伸，并且还可以设置在由第二子堤420暴露的通孔层166上。第一电极210和第二电极220可以在第一子堤410和第二子堤420彼此相对并且彼此间隔开的区域中彼此相对并且彼此间隔开。通孔层166可以在第一电极210和第二电极220彼此面对同时彼此间隔开的区域中暴露。
第一电极210可以与在第五方向DR5上相邻的另一像素PX的第一电极210间隔开，且分离部分ROP在子区域SA中插置在该第一电极210与在第五方向DR5上相邻的另一像素PX的第一电极210之间。类似地，第二电极220可以与在第五方向DR5上相邻的另一像素PX的第二电极220间隔开，且分离部分ROP在子区域SA中插置在该第二电极220与在第五方向DR5上相邻的另一像素PX的第二电极220之间。因此，第一电极210和第二电极220可以在子区域SA的分离部分ROP中暴露通孔层166。
第一电极210可以通过穿透通孔层166和钝化层165的第一电极接触孔CTD电连接到电路元件层的导电图案CDP。具体地，第一电极210可以与导电图案CDP的由第一电极接触孔CTD暴露的顶表面接触。从第一电压线VL1施加的第一电力电压可以经由晶体管TR通过导电图案CDP传送到第一电极210。
第二电极220可以通过穿透通孔层166和钝化层165的第二电极接触孔CTS电连接到电路元件层的第二电压线VL2。具体地，第二电极220可以与第二电压线VL2的由第二电极接触孔CTS暴露的顶表面接触。从第二电压线VL2施加的第二源电压可以被传输到第二电极220。
电极层200可以包括具有高反射率的导电材料。例如，电极层200可以包括诸如银(Ag)、铜(Cu)或铝(Al)的金属作为具有高反射率的材料，或者可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金。电极层200可以在每个像素PX的向上方向上反射从发光元件ED发射并且朝向第一堤400的侧表面行进的光。
然而，本公开不限于此，并且电极层200还可以包括透明导电材料。例如，电极层200可以包括诸如ITO、IZO和ITZO的材料。在一些实施方式中，电极层200可以具有其中堆叠至少一个透明导电材料和至少一个具有高反射率的金属层的结构，或者可以形成为包括它们的一个层。例如，电极层200可以具有ITO/Ag/ITO、ITO/Ag/IZO、ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘层510可以设置于在其上形成有电极层200的通孔层166上。第一绝缘层510可以保护电极层200，同时将第一电极210与第二电极220绝缘。
第一绝缘层510可以包括无机绝缘材料。例如，第一绝缘层510可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlxOy)、氮化铝(AlN)等的无机绝缘材料中的至少一种。
第一绝缘层510可以包括在子区域SA中暴露第一电极210的顶表面的一部分的第一接触部分CT1和在子区域SA中暴露第二电极220的顶表面的一部分的第二接触部分CT1。第一电极210可以在子区域SA中通过穿透第一绝缘层510的第一接触部分CT1电连接到稍后要描述的第一接触电极710，并且第二电极220可以在子区域SA中通过穿透第一绝缘层510的第二接触部分CT2电连接到稍后要描述的第二接触电极720。
第二堤600可以设置在第一绝缘层510上。第二堤600可以在平面图中包括在第四方向DR4和第五方向DR5上延伸的部分，并且可以在平面图中以栅格图案的形式设置。
第二堤600可以跨相邻像素PX的边界设置以划分像素PX，并且可以划分发射区域EMA和子区域SA。此外，第二堤600被形成为具有比第一堤400的高度大的高度。因此，在用于在显示装置10的制造工艺期间对准发光元件ED的喷墨印刷步骤中，其中分散有多个发光元件ED的墨水可以喷射到发射区域EMA中，而不与相邻像素PX混合。
多个发光元件ED可以布置在发射区域EMA中。多个发光元件ED可以不设置在子区域SA中。
多个发光元件ED可以在第一子堤410和第二子堤420之间设置在第一绝缘层510上。多个发光元件ED可以在第一电极210和第二电极220之间设置在第一绝缘层510上。
发光元件ED可以具有在一个方向上延伸的形状，并且发光元件ED的两个端部可以分别设置在第一电极210和第二电极220上方。例如，多个发光元件ED可以设置成使得其一个端部放置在第一电极210上，并且其另一端部放置在第二电极220上。
每个发光元件ED的长度(即，附图中发光元件ED在第四方向DR4上的长度)可以小于彼此间隔开的第一子堤410和第二子堤420之间在第四方向DR4上的最短距离。此外，每个发光元件ED的长度可以大于间隔开的第一电极210和第二电极220之间在第四方向DR4上的最短距离。第一子堤410和第二子堤420之间在第四方向DR4上的距离可以形成为大于每个发光元件ED的长度，并且第一电极210和第二电极220之间在第四方向DR4上的距离可以形成为小于每个发光元件ED的长度，使得多个发光元件ED可以设置成使得其两个端部在第一子堤410和第二子堤420之间分别放置在第一电极210和第二电极220上方。
多个发光元件ED可以布置成沿着第一电极210和第二电极220在其上延伸的第五方向DR5彼此间隔开，并且可以彼此基本上平行地对准。
每个发光元件ED可以包括第一端部ED_P1和第二端部ED_P2。第一端部ED_P1可以是第一半导体层31相对于元件有源层33所设置的一侧上的端部，并且第二端部ED_P2可以是第二半导体层32相对于元件有源层33所设置的一侧上的端部。
多个发光元件ED可以包括第一发光元件ED1和第二发光元件ED2。第一发光元件ED1可以具有设置在第二电极220上的第一端部ED_P1和设置在第一电极210上的第二端部ED_P2。第二发光元件ED2可以具有设置在第一电极210上的第一端部ED_P1和设置在第二电极220上的第二端部ED_P2。第一发光元件ED1和第二发光元件ED2可以具有相同的配置和结构，但是其在第一电极210和第二电极220之间的对准方向可以彼此相反。
第二绝缘层520可以设置在发光元件ED上。第二绝缘层520可以部分地设置在发光元件ED上，以暴露发光元件ED的两个端部ED_P1和ED_P2。第二绝缘层520可以设置成部分地围绕发光元件ED的外表面，但是不覆盖发光元件ED的两个端部ED_P1和ED_P2。
设置在发光元件ED上的第二绝缘层520的部分可以布置成在平面图中在第一绝缘层510上在第五方向DR5上延伸，使得它可以在每个像素PX中形成线型图案或岛状图案。在显示装置10的制造工艺期间，第二绝缘层520可以在固定发光元件ED的同时保护发光元件ED。此外，第二绝缘层520可以设置成填充发光元件ED和设置在其下方的第一绝缘层510之间的空间。
接触电极700可以设置在第二绝缘层520上。接触电极700可以设置于在其上设置有发光元件ED的第一绝缘层510上。接触电极700可以包括彼此间隔开的第一接触电极710和第二接触电极720。
第一接触电极710可以在发射区域EMA中设置在第一电极210上。第一接触电极710可以具有在第一电极210上方在第五方向DR5上延伸的形状。第一接触电极710可以与第一电极210以及发光元件ED的设置在第一电极210上方的一个端部中的每一个接触。发光元件ED的设置在第一电极210上方的一个端部可以包括第一发光元件ED1的第二端部ED_P2和第二发光元件ED2的第一端部ED_P1。
第一接触电极710可以在子区域SA中与由穿透第一绝缘层510的第一接触部分CT1暴露的第一电极210接触，并且可以在发射区域EMA中与发光元件ED的一个端部接触。也就是说，第一接触电极710可以用于将第一电极210电连接到发光元件ED的一个端部。
第二接触电极720可以在发射区域EMA中设置在第二电极220上。第二接触电极720可以具有在第二电极220上方在第五方向DR5上延伸的形状。第二接触电极720可以与第二电极220以及发光元件ED的设置在第二电极220上方的另一端部中的每一个接触。发光元件ED的设置在第二电极220上方的另一端部可以包括第一发光元件ED1的第一端部ED_P1和第二发光元件ED2的第二端部ED_P2。
第二接触电极720可以在子区域SA中与由穿透第一绝缘层510的第二接触部分CT2暴露的第二电极220接触，并且可以在发射区域EMA中与发光元件ED的另一端部接触。也就是说，第二接触电极720可以用于将第二电极220电连接到发光元件ED的另一端部。
第一接触电极710和第二接触电极720可以在发光元件ED上彼此间隔开。具体地，第一接触电极710和第二接触电极720可以彼此间隔开，且第二绝缘层520插置在第一接触电极710和第二接触电极720之间。第一接触电极710和第二接触电极720可以彼此电绝缘。
第一接触电极710和第二接触电极720可以包括相同的材料。例如，第一接触电极710和第二接触电极720中的每一个可以包括导电材料。例如，第一接触电极710和第二接触电极720可以包括ITO、IZO、ITZO、铝(Al)等。作为一个示例，第一接触电极710和第二接触电极720中的每一个可以包括透明导电材料。由于第一接触电极710和第二接触电极720中的每一个包括透明导电材料，因此从发光元件ED发射的光可以穿过第一接触电极710和第二接触电极720以朝向第一电极210和第二电极220行进，并且可以从第一电极210和第二电极220的表面反射。
第一接触电极710和第二接触电极720可以包括相同的材料，并且可以由相同的层形成。第一接触电极710和第二接触电极720可以通过相同的步骤同时形成。
第三绝缘层530可以设置在接触电极700上。第三绝缘层530可以覆盖设置在其之下的发光元件层。第三绝缘层530可以覆盖第一堤400、电极层200、第一绝缘层510、多个发光元件ED、第二绝缘层520和接触电极700。第三绝缘层530可以设置在第二堤600上方，从而也覆盖第二堤600。
第三绝缘层530可以用于保护设置在其之下的发光元件层免受诸如灰尘颗粒的异物或湿气/氧气的影响。第三绝缘层530可以用于保护第一堤400、电极层200、第一绝缘层510、多个发光元件ED、第二绝缘层520和接触电极700。
图25是示出图24的区域B的示例的放大剖视图，并且示出了包括图1的发光元件的显示装置。
参考图25，根据本实施方式的显示装置10可以包括图1的发光元件ED。包括在发光元件ED中的多个半导体层可以沿着第一电极210和第二电极220彼此间隔开的方向依次布置在第一电极210和第二电极220之间。
在一个实施方式中，由于发光元件ED包括其直径从第一半导体层31向第二半导体层32增加的元件有源层33，因此发光元件ED的两个端部的直径可以彼此不同。如以上所描述的，由于发光元件ED的一个端部和发光元件ED的另一端部形成为具有不同的直径，因此发光元件ED的纵向方向可以相对于通孔层166的一个表面倾斜。由于发光元件ED在第一电极210和第二电极220之间对准以使得发光元件ED的纵向方向相对于通孔层166的一个表面(或衬底SUB的一个表面)倾斜，因此第一半导体层31、元件有源层33和第二半导体层32之间的边界表面可以相对于通孔层166的一个表面(或衬底SUB的一个表面)倾斜。
第二绝缘层520可以设置在发光元件ED上。第二绝缘层520可以设置成围绕发光元件ED的外表面。第二绝缘层520可以设置在发光元件ED的元件绝缘膜38上，并且可以围绕发光元件ED的元件绝缘膜38的面向显示方向DR6的外表面。
在设置有发光元件ED的区域中，第二绝缘层520可以设置成围绕发光元件ED的外表面(具体地，元件绝缘膜38)，并且在不设置发光元件ED的区域中，第二绝缘层520可以设置在由发光元件ED暴露的第一绝缘层510上。
第一接触电极710可以与发光元件ED的由第二绝缘层520暴露的一个端部接触。具体地，第一接触电极710可以设置成围绕发光元件ED的由第二绝缘层520暴露的一个端部表面。第一接触电极710可以与发光元件ED的元件绝缘膜38接触。
第二接触电极720可以与发光元件ED的由第二绝缘层520暴露的另一端部接触。具体地，第二接触电极720可以设置成围绕发光元件ED的由第二绝缘层520暴露的另一端部表面。第二接触电极720可以与发光元件ED的元件绝缘膜38接触。
第一接触电极710和第二接触电极720可以彼此间隔开，且第二绝缘层520插置在第一接触电极710和第二接触电极720之间。第一接触电极710和第二接触电极720可以暴露第二绝缘层520的顶表面的至少一部分。
第一接触电极710和第二接触电极720可以形成在相同的层上并且可以包含相同的材料。也就是说，第一接触电极710和第二接触电极720可以由一个掩模工艺同时形成。因此，不需要用于形成第一接触电极710和第二接触电极720的附加掩模工艺，这使得可以改善显示装置10的制造工艺的效率。
图26是示出图24的区域B的另一示例的放大剖视图，并且示出了包括图1的发光元件的显示装置。
参考图26，根据本实施方式的显示装置10与图25的实施方式中的显示装置10的不同之处在于，接触电极700_1包括形成在不同的层上的第一接触电极710和第二接触电极720_1，并且还包括第四绝缘层540。
具体地，接触电极700_1可以包括在不同的层处形成的第一接触电极710和第二接触电极720_1。
第一接触电极710可以设置在第一电极210和发光元件ED的一个端部上。第一接触电极710可以从发光元件ED的一个端部朝向第二绝缘层520延伸，以设置在第二绝缘层520的一个侧壁和第二绝缘层520的顶表面上。第一接触电极710可以设置在第二绝缘层520的顶表面上，同时至少部分地暴露第二绝缘层520的顶表面。
第四绝缘层540可以设置在第一接触电极710上。第四绝缘层540可以设置成完全覆盖第一接触电极710。第四绝缘层540可以设置成完全覆盖第二绝缘层520的一个侧壁和顶表面，而不设置在第二绝缘层520的另一侧壁上。第四绝缘层540的一个端部可以与第二绝缘层520的另一侧壁对准。
第二接触电极720_1可以设置在第二电极220和发光元件ED的另一端部上。第二接触电极720_1可以从发光元件ED的另一端部朝向第二绝缘层520延伸，以设置在第二绝缘层520的另一侧壁和第四绝缘层540的顶表面上。
第三绝缘层530可以设置在第四绝缘层540和第二接触电极720_1上。第三绝缘层530可以设置在第四绝缘层540和第二接触电极720_1上以覆盖第四绝缘层540和第二接触电极720_1。
在本实施方式中，通过在不同的层中形成第一接触电极710和第二接触电极720_1并且在第一接触电极710和第二接触电极720_1之间插置第四绝缘层540，可以另外执行制造显示装置10的工艺。因此，可能降低显示装置10的制造工艺效率，但是可以改善显示装置10的可靠性。具体地，在显示装置10的制造工艺中，通过在不同的层中形成第一接触电极710和第二接触电极720_1，并且在第一接触电极710和第二接触电极720_1之间进一步提供第四绝缘层540，可以最小化第一接触电极710和第二接触电极720_1短路的问题。
图27是示出图24的区域B的示例的放大剖视图，并且示出了包括图15的发光元件的显示装置。
参考图27，根据本实施方式的显示装置10可以包括图15的发光元件ED_1。包括在发光元件ED_1中的多个半导体层可以沿着第一电极210和第二电极220彼此间隔开的方向依次布置在第一电极210和第二电极220之间。
在根据本实施方式的发光元件ED_1中，面对通孔层166的下侧和面对第二绝缘层520的上侧在沿着发光元件ED_1的纵向方向截取的剖视图中可以具有非对称关系。第一半导体层31、元件有源层33和第二半导体层32之间的边界表面可以与通孔层166的一个表面(或衬底SUB的一个表面)垂直。
然而，本公开的方面不限于本文中所明确阐述的那些方面。通过在权利要求的等同应包括在其中的情况下参考权利要求，本公开的以上和其它方面将对本公开所属领域中的普通技术人员变得更加明显。

Claims (21)

1.一种发光元件，包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
元件有源层，设置在所述第一半导体层和所述第二半导体层之间，
其中，所述第一半导体层、所述元件有源层和所述第二半导体层沿着第一方向依次设置，
所述第一半导体层在所述第一方向上的厚度大于所述第二半导体层在所述第一方向上的厚度，以及
沿着所述第一方向截取的所述元件有源层的截面包括：
第一边，面对所述第一半导体层；
第二边，面对所述第二半导体层；
第一侧边，将所述第一边的一个端部连接到所述第二边的一个端部；以及
第二侧边，将所述第一边的另一端部连接到所述第二边的另一端部，
其中，所述第二边的长度比所述第一边的长度长，以及
由所述第一边和所述第一侧边形成的外角的大小包括在55°至75°的范围内。
2.根据权利要求1所述的发光元件，其中，由所述第一边和所述第二侧边形成的外角的大小包括在55°至75°的范围内。
3.根据权利要求2所述的发光元件，其中，
由所述第一边和所述第一侧边形成的所述外角的所述大小包括在60°至73°的范围内，以及
由所述第一边和所述第二侧边形成的所述外角的所述大小包括在60°至73°的范围内。
4.根据权利要求2所述的发光元件，其中，由所述第一边和所述第一侧边形成的所述外角的所述大小以及由所述第一边和所述第二侧边形成的所述外角的所述大小是相同的。
5.根据权利要求1所述的发光元件，其中，
所述第一侧边和所述第二侧边中的每一个相对于所述第一边倾斜，以及
所述第一侧边倾斜的方向和所述第二侧边倾斜的方向彼此相反。
6.根据权利要求1所述的发光元件，其中，所述元件有源层的所述截面相对于穿过所述元件有源层的中心部分在所述第一方向上延伸的参考线是不对称的。
7.根据权利要求6所述的发光元件，其中，所述第一边和所述第二侧边彼此垂直。
8.根据权利要求1所述的发光元件，其中，所述第一半导体层在所述第一方向上的所述厚度大于所述元件有源层在所述第一方向上的厚度。
9.根据权利要求8所述的发光元件，其中，所述第一半导体层在所述第一方向上的所述厚度大于所述元件有源层在所述第一方向上的所述厚度和所述第二半导体层在所述第一方向上的所述厚度的和。
10.一种发光元件，包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
元件有源层，设置在所述第一半导体层和所述第二半导体层之间，
其中，所述元件有源层的直径从所述第一半导体层朝向所述第二半导体层增加，
所述元件有源层包括：
第一表面，面对所述第一半导体层；
第二表面，与所述第一表面相对并且面对所述第二半导体层；以及
侧表面，将所述第一表面连接到所述第二表面，
其中，所述元件有源层的所述侧表面包括相对于所述第一表面倾斜的第一区域和与所述第一表面垂直的第二区域。
11.根据权利要求10所述的发光元件，其中，所述第一表面和所述侧表面的所述第一区域之间的锐角的大小包括在55°至75°的范围内。
12.根据权利要求10所述的发光元件，其中，所述第一半导体层在第一方向上延伸，以及
所述第一半导体层、所述元件有源层和所述第二半导体层沿着所述第一方向依次设置。
13.根据权利要求12所述的发光元件，其中，所述第一半导体层在所述第一方向上的厚度大于所述第二半导体层在所述第一方向上的厚度。
14.根据权利要求13所述的发光元件，其中，所述第一半导体层在所述第一方向上的所述厚度大于所述第二半导体层在所述第一方向上的所述厚度的两倍。
15.根据权利要求13所述的发光元件，其中，所述第一半导体层在所述第一方向上的所述厚度大于所述元件有源层在所述第一方向上的厚度。
16.根据权利要求15所述的发光元件，其中，所述第一半导体层在所述第一方向上的所述厚度大于所述元件有源层在所述第一方向上的所述厚度和所述第二半导体层在所述第一方向上的所述厚度的和。
17.一种显示装置，包括：
第一电极和第二电极，设置在衬底上并且彼此间隔开；以及
发光元件，设置在所述第一电极和所述第二电极之间并且在第一方向上延伸，
其中，所述发光元件包括：
第一半导体层；
第二半导体层，设置在所述第一半导体层上；以及
元件有源层，设置在所述第一半导体层和所述第二半导体层之间，
其中，所述第一半导体层、所述元件有源层和所述第二半导体层沿着所述第一方向依次设置，
所述第一半导体层在所述第一方向上的厚度大于所述第二半导体层在所述第一方向上的厚度，以及
沿着所述第一方向截取的所述元件有源层的截面包括：
第一边，面对所述第一半导体层；
第二边，面对所述第二半导体层；
第一侧边，将所述第一边的一个端部连接到所述第二边的一个端部；以及
第二侧边，将所述第一边的另一端部连接到所述第二边的另一端部，
其中，所述第二边的长度比所述第一边的长度长，以及
由所述第一边与所述第一侧边或所述第二侧边形成的外角的大小包括在55°至75°的范围内。
18.根据权利要求17所述的显示装置，其中，由所述第一边和所述第二侧边形成的外角的大小包括在55°至75°的范围内。
19.根据权利要求17所述的显示装置，其中，所述第一侧边和所述第二侧边中的每一个相对于所述第一边倾斜，以及
所述第一侧边倾斜的方向和所述第二侧边倾斜的方向彼此相反。
20.根据权利要求17所述的显示装置，其中，所述元件有源层的所述截面相对于穿过所述元件有源层的中心部分在所述第一方向上延伸的参考线是不对称的。
21.根据权利要求20所述的显示装置，其中，所述第一边和所述第二侧边彼此垂直。
CN202280059169.7A 2021-08-30 2022-08-29 发光二极管和包括其的显示装置 Pending CN117882202A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020210114856A KR20230033195A (ko) 2021-08-30 2021-08-30 발광 소자 및 이를 포함하는 표시 장치
KR10-2021-0114856 2021-08-30
PCT/KR2022/012871 WO2023033475A1 (ko) 2021-08-30 2022-08-29 발광 소자 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN117882202A true CN117882202A (zh) 2024-04-12

Family

ID=85385820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280059169.7A Pending CN117882202A (zh) 2021-08-30 2022-08-29 发光二极管和包括其的显示装置

Country Status (4)

Country Link
US (1) US20230073501A1 (zh)
KR (1) KR20230033195A (zh)
CN (1) CN117882202A (zh)
WO (1) WO2023033475A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442456B (zh) * 2004-08-31 2014-06-21 Sophia School Corp 發光元件
KR20060125079A (ko) * 2005-06-01 2006-12-06 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR101672781B1 (ko) * 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR102100749B1 (ko) * 2018-10-24 2020-04-14 주식회사 세미콘라이트 반도체 발광소자 및 이의 제조방법
KR20210003995A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 표시 장치

Also Published As

Publication number Publication date
US20230073501A1 (en) 2023-03-09
KR20230033195A (ko) 2023-03-08
WO2023033475A1 (ko) 2023-03-09

Similar Documents

Publication Publication Date Title
US20230006101A1 (en) Light-emitting element and display device comprising same
CN116547825A (zh) 发光元件、包括发光元件的发光元件单元和显示装置
CN114342095A (zh) 发光二极管和包括该发光二极管的显示装置
US20230352621A1 (en) Light-emitting device, manufacturing method therefor, and display apparatus
CN117882202A (zh) 发光二极管和包括其的显示装置
CN115769378A (zh) 显示装置
US20230207740A1 (en) Light emitting element and display device including the same
US20230066350A1 (en) Light emitting element and display device including the same
KR20230105727A (ko) 발광 소자 및 이를 포함하는 표시 장치
US20230018385A1 (en) Light-emitting element and display device including the same
US20230282778A1 (en) Light-emitting element and display device including the same
US20220384673A1 (en) Light emitting element and method for manufacturing the same
KR20230161550A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
KR20230129073A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN116114059A (zh) 显示装置
CN116057697A (zh) 发光器件、发光器件的制造方法和显示设备
KR20230107435A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
CN114388552A (zh) 显示装置
CN116156956A (zh) 发光元件及包括该发光元件的显示装置
CN115606003A (zh) 发光元件和包括该发光元件的显示装置
CN116018688A (zh) 发光二极管和包括该发光二极管的显示装置
CN116490031A (zh) 显示装置
CN116344704A (zh) 显示装置
CN115485863A (zh) 发光器件和包括该发光器件的显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication