CN116156956A - 发光元件及包括该发光元件的显示装置 - Google Patents

发光元件及包括该发光元件的显示装置 Download PDF

Info

Publication number
CN116156956A
CN116156956A CN202211473272.4A CN202211473272A CN116156956A CN 116156956 A CN116156956 A CN 116156956A CN 202211473272 A CN202211473272 A CN 202211473272A CN 116156956 A CN116156956 A CN 116156956A
Authority
CN
China
Prior art keywords
emitting element
light emitting
semiconductor layer
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211473272.4A
Other languages
English (en)
Inventor
柳在雄
张振赫
朴星辉
全翔镐
崔善洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116156956A publication Critical patent/CN116156956A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

提供一种发光元件及包括该发光元件的显示装置。发光元件包括：发光元件芯，包括第一区域和包围所述第一区域的第二区域，其中，所述发光元件芯包括：第一半导体层，掺杂有第一导电型掺杂剂；第二半导体层，布置于所述第一半导体层上，掺杂有与所述第一导电型掺杂剂不同的第二导电型掺杂剂；元件活性层，布置于所述第一半导体层与所述第二半导体层之间；以及第三半导体层，布置于所述元件活性层与所述第二半导体层之间，并且掺杂有所述第二导电型掺杂剂，所述发光元件芯的所述第二区域位于所述发光元件芯的边缘，并包括所述发光元件芯的侧面，所述第三半导体层的所述第二导电型掺杂剂的掺杂浓度小于所述发光元件芯的所述第二区域的缺陷密度。

Description

发光元件及包括该发光元件的显示装置
技术领域
本发明涉及一种发光元件及包括该发光元件的显示装置。
背景技术
对于显示装置而言，随着多媒体的发展其重要性正在增加。为适应于此，正在使用诸如有机发光显示装置(Organic Light Emitting Display)、液晶显示装置(LCD：LiquidCrystal Display)等多种显示装置。
作为显示显示装置的图像的装置，包括诸如有机发光显示面板或液晶显示面板之类的显示面板。显示面板可以包括发光元件，发光元件可以是发光二极管(LED：LightEmitting Diode)。发光二极管包括利用有机物作为发光物质的有机发光二极管(OLED)、利用无机物质作为发光物质的无机发光二极管等。
发明内容
本发明所要解决的技术问题是提供一种发光元件，所述发光元件包括布置于掺杂有p型掺杂剂的第一p型半导体层与元件活性层之间，且具有小于发光元件芯的表面损伤区域的缺陷密度(defect density)的p型掺杂剂的掺杂浓度的第二p型半导体层，从而在发光元件芯的中心部与发光元件芯的表面损伤区域之间产生带弯曲(band bending)效果，进而防止或抑制空穴(hole)从发光元件芯的中心部向发光元件芯的表面损伤区域注入。
此外，本发明所要解决的技术问题是提供一种发光元件，所述发光元件包括布置于掺杂有p型掺杂剂的第一p型半导体层与元件活性层之间，且包括未掺杂p型掺杂剂的半导体层，并通过在发光元件芯的中心部与发光元件芯的表面损伤区域之间产生带弯曲(band bending)效果来防止或抑制空穴(hole)从发光元件芯的中心部向发光元件芯的表面损伤区域注入。
并且，本发明所要解决的技术问题是提供一种通过包括所述发光元件来改善发光效率的显示装置。
本发明所要解决的技术问题并不局限于以上所提及的技术问题，本发明所属技术领域的普通技术人员可通过以下记载将明确理解其他技术问题。
根据用于解决上述技术问题的一实施例的发光元件，包括：发光元件芯，包括第一区域和包围所述第一区域的第二区域，其中，所述发光元件芯包括：第一半导体层，掺杂有第一导电型掺杂剂；第二半导体层，布置于所述第一半导体层上，掺杂有与所述第一导电型掺杂剂不同的第二导电型掺杂剂；元件活性层，布置于所述第一半导体层与所述第二半导体层之间；以及第三半导体层，布置于所述元件活性层与所述第二半导体层之间，并且掺杂有所述第二导电型掺杂剂，所述发光元件芯的所述第二区域位于所述发光元件芯的边缘，并包括所述发光元件芯的侧面，所述第三半导体层的所述第二导电型掺杂剂的掺杂浓度小于所述发光元件芯的所述第二区域的缺陷密度(defect density)。
所述第三半导体层的所述第二导电型掺杂剂的掺杂浓度可以具有1018/cm3以下的范围。
所述第一半导体层为n型半导体层，所述第二半导体层及所述第三半导体层分别为p型半导体层，所述发光元件还可以包括布置于所述元件活性层与所述第三半导体层之间的电子阻挡层。
所述电子阻挡层可以具有单层结构。
所述电子阻挡层的厚度可以具有5nm以下的范围。
所述发光元件还包括：电子阻挡层，布置于所述元件活性层与所述第三半导体层之间，所述电子阻挡层包括铝(Al)，所述电子阻挡层的铝组分可以为15％以下。
所述第三半导体层的所述第二导电型掺杂剂的掺杂浓度可以小于所述第二半导体层的所述第二导电型掺杂剂的掺杂浓度。
所述第三半导体层的厚度可以大于所述第二半导体层的厚度，所述电子阻挡层的厚度可以小于所述第三半导体层的厚度。
所述发光元件芯沿第一方向延伸，且所述第一半导体层、所述元件活性层、所述第三半导体层以及所述第二半导体层沿所述第一方向依次布置，所述发光元件芯的与第一方向垂直的第二方向上的宽度可以具有10μm以下的范围。
根据用于解决上述其他技术问题的一实施例的显示装置，包括：第一电极和第二电极，布置于基板上，且彼此隔开；以及上述的发光元件，布置于所述第一电极与所述第二电极之间。
其他实施例的具体事项包括在详细的说明及附图中。
根据一实施例的发光元件，所述发光元件可以包括布置于掺杂有p型掺杂剂的第一p型半导体层与元件活性层之间，且具有小于发光元件芯的表面损伤区域的缺陷密度(defect density)的p型掺杂剂的掺杂浓度的第二p型半导体层。据此，可以在发光元件芯的中心部与发光元件芯的表面损伤区域之间产生带弯曲(band bending)效果，从而防止或抑制空穴(hole)从发光元件芯的中心部向发光元件芯的表面损伤区域注入。
此外，根据本发明的另一实施例的发光元件可以包括布置于掺杂有p型掺杂剂的第一p型半导体层与元件活性层之间，且包括未掺杂p型掺杂剂的半导体层。据此，可以在发光元件芯的中心部与发光元件芯的表面损伤区域之间产生带弯曲(band bending)效果，从而防止或抑制空穴(hole)从发光元件芯的中心部向发光元件芯的表面损伤区域注入。
据此，可以减少在发光元件芯的表面损伤区域中的非辐射复合(non-radiativerecombination)，从而改善发光元件的发光效率。
并且，由于根据一实施例的显示装置包括所述发光元件，从而可以改善每单位区域的发光效率。
根据实施例的效果不受以上例示的内容的限制，在本说明书中包括更加多样的效果。
附图说明
图1是根据一实施例的发光元件的示意性的立体图。
图2是示出沿图1的I-I'线截取的一例的发光元件的剖面图。
图3是根据一实施例的发光元件芯的放大剖面图。
图4是用于比较不包括第三半导体层的发光元件芯与包括第三半导体层的发光元件芯的示意图。
图5是示出沿图4的II-II'线和III-III'线截取的发光元件芯的能带图的图。
图6是示出图4的B_R区域和B区域的复合率等高线图(Recombination ratecontour map)的图。
图7是比较根据发光元件芯的能量效率的曲线图。
图8是示出沿图1的I-I'线截取的另一例的发光元件的剖面图。
图9是根据一实施例的显示装置的平面图。
图10是示出根据一实施例的显示装置的一像素的平面布置图。
图11是示出沿图10的Q-Q'线截取的一例的剖面图。
图12是示出放大图11的P区域的一例的放大剖面图。
图13是示出放大图11的P区域的另一例的放大剖面图。
附图标记说明
ED：发光元件 30：发光元件芯
31：第一半导体层 32：第二半导体层
33：元件活性层 34：第三半导体层
35：电子阻挡层 37：元件电极层
38：元件绝缘膜 A1：发光元件芯的第一区域
A2：发光元件芯的第二区域(或表面损伤区域)
10：显示装置 200：电极层
210：第一电极 220：第二电极
SUB：基板
具体实施方式
参照结合附图详细后述的实施例，将明确本发明的优点及特征以及用于达到这些的方法。然而本发明并非局限于以下公开的实施例，其也可以实现为不同的形态。即，本发明仅由权利要求的范围来定义。
提及元件(elements)或层位于其他元件或层的“上方(on)”或“之上(on)”的情形，不仅包括在其他元件或层的紧邻的上方，还包括在中间夹设有其他层或其他元件的所有情形。相反，提及元件或层位于其他元件或层的“直接的上方(directly on)”或“紧邻的上方”的情形，表示在中间不夹设其他元件或层。
通过说明书全文，针对相同或相似的部分使用相同的附图符号。
以下，参照附图对本发明的实施例进行说明。
图1是根据一实施例的发光元件的示意性的立体图。图2是示出沿图1的I-I'线截取的一例的发光元件的剖面图。图3是根据一实施例的发光元件芯的放大剖面图。
参照图1至图3，发光元件ED作为颗粒状元件而可以是具有预定的纵横比的棒状或圆柱形形状。发光元件ED可以具有沿一方向X延伸的形状，所述发光元件ED的延伸方向(或长度方向X)上的长度可以大于发光元件ED的直径且纵横比可以是1.2:1至100:1，但不限于此。例如，发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等形状，也可以具有正方体、长方体、六角柱形等多角柱的形状，或者也可以具有沿一方向延伸且外表面部分地倾斜的形状。以下，在说明发光元件ED的形状的附图中，一方向X、发光元件ED的延伸方向X及发光元件ED的长度方向X的术语可以相互混用而指代。
发光元件ED可以具有纳米(nano-meter)级(1nm以上且小于1μm)至微米(micro-meter)级(1μm以上且小于1mm)的尺寸。在一实施例中，发光元件ED的直径和长度都可以具有纳米级的尺寸，或者都可以具有微米级的尺寸。在一些其他实施例中，发光元件ED的直径可以具有纳米级的尺寸，相反地，发光元件ED的长度具有微米级的尺寸。并且，在一些实施例中，一部分发光元件ED的直径和/或长度可以具有纳米级的尺寸，相反地，另一部分的发光元件ED的直径和/或长度具有微米级的尺寸。
在一实施例中，发光元件ED可以是无机发光二极管。无机发光二极管可以包括多个半导体层。例如，无机发光二极管可以包括第一导电型(例如，n型)半导体层、第二导电型(例如，p型)半导体层以及夹设于它们之间的活性半导体层。活性半导体层分别从第一导电型半导体层和第二导电型半导体层接收空穴和电子，到达活性半导体层的空穴和电子可以相互结合而发光。此外，如果无机发光二极管沿特定方向在彼此对向的两个电极之间形成电场，则发光元件ED可以对齐在形成极性的所述两个电极之间。
发光元件ED可以包括发光元件芯30、元件绝缘膜38。
发光元件芯30可以具有沿一方向X延伸的形状。发光元件芯30可以是棒状或圆筒形形状。然而，不限于此，发光元件芯30可以具有正方体、长方体、六角柱等多角柱的形状，或者也可以具有沿一方向X延伸且外表面部分地倾斜的形状。
根据一实施例的发光元件芯30可以包括多个半导体层和元件电极层37。所述发光元件芯30的多个半导体层可以包括第一半导体层31、第二半导体层32、元件活性层33、第三半导体层34以及电子阻挡层35。第一半导体层31、元件活性层33、电子阻挡层35、第三半导体层34、第二半导体层32以及元件电极层37可以沿作为发光元件芯30的长度方向的一方向X依次堆叠。
发光元件芯30可以包括第一区域A1和第二区域A2。发光元件芯30的第一区域A1可以是发光元件芯30的多个半导体层中的中央区域。发光元件芯30的第一区域A1可以占据发光元件芯30的大部分的区域。发光元件芯30的第二区域A2可以包围发光元件芯30的第一区域A1。发光元件芯30的第二区域A2可以是包括发光元件芯30的外周面的发光元件芯30的表面损伤区域A2。以下，在本说明书中，为了便于说明，发光元件芯30的第二区域A2也可以被称为发光元件芯30的表面损伤区域A2。在发光元件芯30中，第一区域A1和第二区域A2可以没有物理上的界面而根据缺陷密度(defect density)的相对大小来被划分。
发光元件芯30的多个半导体层可以包括从各个半导体层的外表面开始具有预定的厚度的表面损伤区域A2。所述发光元件芯30的半导体层的表面损伤区域A2在发光元件ED的制造工艺中可以在多个半导体层的蚀刻工艺中形成。例如，发光元件ED可以通过在对象基板上利用外延(Epitaxial)生长法形成多个半导体层之后，将所形成的多个半导体层朝向垂直于对象基板的上表面的方向蚀刻的工艺来制造。生长在对象基板上的半导体层可以根据生长条件平滑地生长而没有晶格间缺陷(Defect)，但是在蚀刻半导体层的过程中，在半导体层的蚀刻表面(例如，外周面)可能产生缺陷(DFT)。据此，发光元件芯30可以包括高缺陷密度(defect density)的发光元件芯30的表面损伤区域A2和发光元件芯30的第一区域A1。
第一半导体层31可以掺杂有第一导电型掺杂剂。所述第一导电型可以表示n型，并且第一导电型掺杂剂可以是Si、Ge、Sn等。即，第一半导体层31可以是n型半导体层。在发光元件ED发出蓝色波长带的光的例示性的实施例中，第一半导体层31可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)化学式的半导体材料。例如，第一半导体层31可以包括掺杂有第一导电型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的任意一种半导体材料，但不限于此。在例示性的实施例中，第一半导体层31可以是掺杂有n型Si的n-GaN。
第二半导体层32可以将元件活性层33置于第一半导体层31与第二半导体层32之间而与第一半导体层31隔开而布置。第二半导体层32可以掺杂有第二导电型掺杂剂。所述第二导电型可以表示p型，并且第二导电型掺杂剂可以是Mg、Zn、Ca、Sr、Ba等。即，第二半导体层32可以是p型半导体层。在发光元件ED发出蓝色波长带的光的例示性的实施例中，第二半导体层32可以包括具有AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)化学式的半导体材料。例如，第二半导体层32可以包括掺杂有第二导电型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN以及InN中的任意一种的半导体材料，但不限于此。在例示性的实施例中，第二半导体层32可以是掺杂有p型Mg的p-GaN。
另外，在附图中图示了第一半导体层31和第二半导体层32构成为一个层的情形，但不限于此。根据元件活性层33所包括的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层，例如，覆盖层(Clad layer)或拉伸应变势垒减小(TSBR：Tensilestrain barrier reducing)层。
元件活性层33可以布置于第一半导体层31与第二半导体层32之间。元件活性层33可以包括单量子阱结构或多量子阱结构的物质。元件活性层33可以根据通过第一半导体层31和第二半导体层32施加的电信号而借由电子-空穴对的结合来发光。例如，在元件活性层33发出蓝色波长带的光的情形下，可以包括AlGaN、AlGaInN等物质，但不限于此。
在一些实施例中，元件活性层33既可以是能带隙(Band gap)大的种类的半导体物质和能带隙小的半导体物质彼此交替堆叠的结构，也可以根据所发出的光的波长带而包括不同的III族半导体物质至V族半导体物质。元件活性层33发出的光不限于蓝色波长带的光，根据情况也可以发出红色波长带的光、绿色波长带的光。
从元件活性层33发出的光不仅可以从作为发光元件ED的长度方向的一方向X的上两个端部面发出，还可以从发光元件ED的侧面发出。从元件活性层33发出的光的出光方向不限于一个方向。
电子阻挡层35可以布置于第二半导体层32与元件活性层33之间。电子阻挡层35可以起到防止电子从第一半导体层31注入的作用。电子阻挡层35可以包括具有AlxGayIn1-x-yN(0<x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，电子阻挡层35可以包括AlGaInN、AlGaN、AlN中的任意一种半导体材料，但不限于此。
在一实施例中，电子阻挡层35可以具有单层结构。在一些实施例中，所述电子阻挡层35可以包括铝(Al)，并且所述电子阻挡层35的铝组分可以为15％以下。在又一些实施例中，电子阻挡层35的厚度d3可以具有5nm以下的范围。
第三半导体层34可以布置于第二半导体层32与电子阻挡层35之间。由于第三半导体层34布置于元件活性层33与第二半导体层32之间而可以起到防止第二半导体层32的空穴(hole)向后述的发光元件芯30的表面损伤区域A2泄漏的作用。
在一实施例中，在第三半导体层34可以掺杂有第二导电型掺杂剂。所述第二导电型可以表示p型，并且第二导电型掺杂剂可以是Mg、Zn、Ca、Sr、Ba等。即，第三半导体层34可以是p型半导体层。在例示性的实施例中，第三半导体层34可以是掺杂有p型Mg的p-GaN。
在一实施例中，掺杂至第三半导体层34的第二导电型掺杂剂的掺杂浓度可以小于掺杂至第二半导体层32的第二导电型掺杂剂的掺杂浓度。掺杂至第三半导体层34的第二导电型掺杂剂的掺杂浓度可以小于发光元件芯30的表面损伤区域A2的缺陷密度(defectdensity)。第三半导体层34的第二导电型掺杂剂的掺杂浓度可以具有1018/cm3以下的范围。在第二半导体层32和第三半导体层34分别掺杂有p型Mg的例示性的实施例中，第三半导体层34的Mg掺杂浓度可以小于第二半导体层32的Mg掺杂浓度。第三半导体层34的Mg掺杂浓度可以小于发光元件芯30的表面损伤区域A2的缺陷密度(defect density)，优选地，可以具有1018/cm3以下的范围。
当为了向第一半导体层31和第二半导体层32施加电信号而使发光元件ED的两端部与电极分别电连接时，元件电极层37布置于第二半导体层32与电极之间而起到减小电阻的作用。元件电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、铟锡氧化物(ITO：Indium Tin Oxide)、铟锌氧化物(IZO：Indium Zinc Oxide)以及铟锡锌氧化物(ITZO：Indium Tin-Zinc Oxide)中的至少一种。元件电极层37也可以包括掺杂为n型或p型的半导体物质。
元件绝缘膜38可以布置为包围发光元件芯30的侧面。元件绝缘膜38布置为至少包围元件活性层33的侧面，并且可以沿发光元件芯30延伸的一方向X延伸。元件绝缘膜38可以执行保护发光元件芯30的多个半导体层和元件活性层33的功能。由于元件绝缘膜38包括具有绝缘特性的物质，从而可以防止向发光元件ED传递电信号的电极与元件活性层33直接接触时可能发生的电短路。此外，元件绝缘膜38通过包括元件活性层33来保护多个半导体层的各个侧面，从而可以防止发光元件ED的发光效率的降低。
在附图中图示了元件绝缘膜38在发光元件芯30的侧面上沿一方向X延伸，从而将从第一半导体层31的侧面到元件电极层37的侧面全部覆盖的情形，但不限于此。例如，元件绝缘膜38可以包括元件活性层33而仅覆盖一部分半导体层的侧面，或者也可以覆盖元件电极层37的侧面的一部分区域而暴露元件电极层37的侧面的另一部分区域。此外，在附图中例示了元件绝缘膜38形成为单层的情形，但不限于此。例如，元件绝缘膜38也可以具有堆叠有包括绝缘物质的多个绝缘膜的结构。
在一实施例中，发光元件芯30的直径W可以具有10μm以下的范围。在发光元件芯30的直径W具有10μm以下的范围的情形下，发光元件芯30的外周表面的面积比率可以相对增加。据此，在发光元件芯30中，发光元件芯30的表面损伤区域A2的比率可以相对急剧地增加。在此情形下，在发光元件芯30中，由于产生表面缺陷DFT，从而缺陷密度(defectdensity)较高的发光元件芯30的表面损伤区域A2的相对比率可能变高。
如上所述，表面缺陷DFT可以在发光元件ED的制造工艺中的蚀刻半导体层的工艺中产生，表面缺陷DFT可以包括位于多个半导体层的外表面的镓(Ga)或氮(N)的空隙(Vacancy)缺陷等。由于所述表面缺陷DFT，空穴或电子可能从所述发光元件芯30的第一区域A1泄漏至所述发光元件芯30的表面损伤区域A2，并且在发光元件芯30的表面损伤区域A2中可能发生非辐射复合(non-radiative recombination)。
在发光元件ED的直径减小的情形下，随着所述发光元件芯30的表面损伤区域A2的比率急剧增加，非辐射复合(non-radiative recombination)比率可能增加。据此，可能会因第二半导体层32的空穴向发光元件芯30的表面损伤区域A2泄漏而增加无法从元件活性层33发光的空穴的比率，从而降低发光元件ED的发光效率。因此，需要有效地防止空穴从与所述发光元件芯30的第一区域A1重叠的第二半导体层32向发光元件芯30的表面损伤区域A2泄漏。
对根据本发明的发光元件ED而言，由于包括第三半导体层34，并且所述第三半导体层34布置于第二半导体层32与元件活性层33之间，且掺杂有掺杂浓度小于发光元件芯30的表面损伤区域A2的缺陷密度或者掺杂浓度具有1018/cm3以下的范围的第二导电型掺杂剂，从而可以防止空穴从第二半导体层32的第一区域A1朝向发光元件芯30的表面损伤区域A2泄漏。对此的详细说明将进行后述。
在一实施例中，第三半导体层34的厚度d2可以大于第二半导体层32的厚度d1。此外，第三半导体层34的厚度d2可以大于电子阻挡层35的厚度d3。由于所述第三半导体层34的厚度d2形成为大于第二半导体层32的厚度d1及电子阻挡层35的厚度d3，从而第三半导体层34可以有效地防止从第二半导体层32提供的空穴从第二半导体层32与元件活性层33之间向发光元件芯30的表面损伤区域A2泄漏。
图4是用于比较不包括第三半导体层的发光元件芯与包括第三半导体层的发光元件芯的示意图。图5是示出沿图4的II-II'线和III-III'线截取的发光元件芯的能带图的图。图6是示出图4的B_R区域和B区域的复合率等高线图(Recombination rate contourmap)的图。
首先，参照图4，图4的(a-1)所示的发光元件芯30_R是省略了第三半导体层34的发光元件芯，图4的(b-1)所示的发光元件芯30作为根据本发明的发光元件芯30，可以是在第二半导体层32与电子阻挡层35之间进一步布置有第三半导体层34的发光元件芯。在图4的(a-1)的发光元件芯30_R右侧图示有发光元件芯30_R的A_R区域中的空穴电流(holecurrent)的矢量图，在图4的(b-1)的发光元件芯30的右侧图示了发光元件芯30的A区域中的空穴电流(hole current)的矢量图。空穴电流(hole current)的矢量图中的紫色至红色可以表示所述空穴电流(hole current)的量。例如，紫色可以表示空穴电流(holecurrent)流动少，红色可以表示空穴电流(hole current)流动多。
参照图4的(a-1)，在第二导电型掺杂剂的掺杂浓度低的半导体层未夹设于第二半导体层32与电子阻挡层35之间的情形下，可以确认，在第二半导体层32的表面损伤区域A2_R中空穴电流(hole current)的流动较多。此外，可以确认，从第二半导体层32的第一区域A1提供的空穴具有从第二半导体层32的第一区域A1朝向电子阻挡层35的表面损伤区域A2_R方向流动的空穴流M1。
参照图4的(b-1)，在第二导电型掺杂剂的掺杂浓度低于发光元件芯30的表面损伤区域A2的缺陷密度的第三半导体层34夹设于第二半导体层32与电子阻挡层35之间的情形下，可以确认在第二半导体层32的表面损伤区域A2和第三半导体层34的表面损伤区域A2中空穴电流(hole current)的流动较少。此外，可以确认，从第二半导体层32的第一区域A1提供的空穴具有通过第三半导体层34的第一区域A1朝向电子阻挡层35的第一区域A1的方向流动的空穴流M2。
即，通过将第二导电型掺杂剂的掺杂浓度低的第三半导体层34布置在第二半导体层32与电子阻挡层35之间，可以减少从第二半导体层32提供的空穴泄漏到第二半导体层32的表面损伤区域A2或电子阻挡层35的表面损伤区域A2的量。据此，可以确认，从第二半导体层32提供的空穴被引导为从第二半导体层32和第三半导体层34的第一区域A1朝向电子阻挡层35的第一区域A1流动。
接着，参照图5，图5的(a-2)图示第三半导体层34被省略的图4的(a-1)所示的发光元件芯30_R中的第二半导体层32在第一区域A1和表面损伤区域A2_R的能带图，图5的(b-2)图示了包括第三半导体层34的图4的(b-1)所示的发光元件芯30中的第三半导体层34在第一区域A1和表面损伤区域A2的能带图。在所述能带图中，x轴表示位置，y轴表示能带。
参照图5的(a-2)和图5的(b-2)，在省略了第三半导体层34的发光元件芯30_R中，第二半导体层32的第一区域A1和表面损伤区域A2_R中的能带差e1可以小于在包括第三半导体层34的发光元件芯30中的第三半导体层34在第一区域A1和表面损伤区域A2中的能带差e2。
具体地，在省略了第三半导体层34的发光元件芯30_R中，在第二半导体层32的表面损伤区域A2_R中可能因第二半导体层32的表面损伤而发生第二导电性掺杂剂的离子化，在所述第二半导体层32的表面损伤区域A2_R中，如图5的(a-2)所示，在第二半导体层32的表面损伤区域A2_R与第一区域A1之间可能因第二导电性掺杂剂的离子化而产生能带差e1减小的价带弯曲(valence band bending)效果。据此，从第二半导体层32提供的空穴h+可以容易地从第二半导体层32的第一区域A1朝向第二半导体层32的表面损伤区域A2_R流动。
根据一实施例的发光元件芯30可以包括第三半导体层34，所述第三半导体层34布置于第二半导体层32与元件活性层33之间，并且掺杂有掺杂浓度小于发光元件芯30的表面损伤区域A2的缺陷密度或掺杂浓度具有1018/cm3以下的范围的第二导电型掺杂剂。如上所述地，在第三半导体层34以小于发光元件芯30的表面损伤区域A2的缺陷密度或具有1018/cm3以下的范围的第二导电型掺杂剂的掺杂浓度进行掺杂的情形下，第三半导体层34的第一区域A1与第三半导体层34的表面损伤区域A2之间的离子化的第二导电型掺杂剂的密度(例如，离子化的Mg密度(Mg ionized density))的差异可能较大。当掺杂有高浓度的离子化的Mg时，空穴h+的量增加，从而能够缓解由表面损伤引起的带弯曲(band-bending)，但是当离子化的Mg的浓度降低时，可能无法充分缓解由表面损伤引起的带弯曲。据此，由于在所述第三半导体层34的中心部的第一区域A1与第三半导体层34的表面损伤区域A2之间的离子化的Mg密度(Mg ionized density)差，在所述第三半导体层34的第一区域A1与第三半导体层34的表面损伤区域A2之间可以产生带弯曲效果，或者能带差e2变大。因此，从第二半导体层32提供的空穴h+可能难以从第三半导体层34的第一区域A1朝向第二半导体层32或第三半导体层34的表面损伤区域A2流动。即，由于在第三半导体层34的第一区域A1与第三半导体层34的表面损伤区域A2之间产生带弯曲效果，从而能够防止空穴h+从发光元件芯30的第一区域A1朝向发光元件芯30的表面损伤区域A2注入。
接着，参照图6，图6的(a-3)图示第三半导体层34被省略的图4的(a-1)所示的发光元件芯30_R中的电子阻挡层35在第一区域A1和表面损伤区域A2_R的复合率等高线图，图6的(b-3)图示图4的(b-1)所示的发光元件芯30中的电子阻挡层35在第一区域A1和表面损伤区域A2的复合率等高线图。
参照图6的(a-3)和(b-3)，可以得知，包括(b-3)的第三半导体层34的发光元件芯30的电子阻挡层35中的复合率相比于(a-3)的第三半导体层34被省略的发光元件芯30_R的电子阻挡层35中的复合率有降低。即，可以确认，通过进一步布置第三半导体层34，减少了发光元件芯30的表面损伤区域A2中的非辐射复合(non-radiative recombination)，据此，可以改善发光元件ED的发光效率。
图7是比较根据发光元件芯的能量效率的曲线图。
图7是示出根据电流密度的发光元件ED的效率的曲线图。在图7中，x轴可以表示电流密度，y轴可以表示发光元件ED的效率。在图7中，#1可以是包括不包含第三半导体层34的发光元件芯30的发光元件ED，#2可以是包括包含铝组分为15％以下的电子阻挡层35的发光元件芯30的发光元件ED，#3可以是包括包含铝组分为15％以下的电子阻挡层35和第三半导体层34的发光元件芯30的发光元件ED。
参照#1，可以确认，不包括第三半导体层34的发光元件ED的效率随着电流密度的增加而降低。参照#2，可以确认，对包括包含铝组分为15％以下的电子阻挡层35的发光元件芯30的发光元件ED的效率而言，发光元件ED的效率随着电流密度的增加而降低的现象得到了改善，然而降低了发光元件ED的最大效率。此外，参照#3，可以确认，对包括包含铝组分为15％以下的电子阻挡层35和第三半导体层34的发光元件芯30的发光元件ED的效率而言，发光元件ED的效率随着电流密度的增加而降低的现象得到了改善，同时也相比于#2的发光元件ED增加了发光元件ED的最大效率。
以下，针对发光元件的另一实施例进行说明。在以下的实施例中，针对与已说明的实施例相同的构成，省略或简化其说明，并以区别点为主进行说明。
图8是示出沿图1的I-I'线截取的另一例的发光元件的剖面图。
根据本实施例的发光元件ED_1包括包含未掺杂有导电型掺杂剂的第三半导体层34_1的发光元件芯30_1，这一点为与图2的实施例之间的区别点。
具体地，第三半导体层34_1可以包括未掺杂的(Undoped)半导体。第三半导体层34_1可以包括与第二半导体层32实质上相同的物质，并且可以包括未掺杂有第二导电型掺杂剂的物质。
在本实施例的情形下，由于第三半导体层34_1包括与第二半导体层32实质上相同的物质，但由于未掺杂有导电型掺杂剂，从而可以在第三半导体层34_1的第一区域A1与第三半导体层34_1的表面损伤区域A2之间的界面产生带弯曲(band bending)效果。据此，可以防止从第二半导体层32提供的空穴泄漏到表面损伤区域A2，并且可以引导从所述第二半导体层32提供的空穴在未发生缺陷的发光元件芯30的第一区域A1内流动。据此，能够减少发光元件芯30的表面损伤区域A2中的非辐射复合(non-radiative recombination)，从而改善发光元件ED_1的发光效率。
图9是根据一实施例的显示装置的平面图。
参照图9，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏幕的所有电子装置。例如，显示装置10可以包括提供显示屏幕的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板计算机(PC：Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：Portable Multimedia Player)、导航仪、游戏机、数码相机、摄像机等。
显示装置10包括提供显示屏幕的显示面板。作为显示面板的例示，可以例举无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一例，例示了应用上述的发光元件ED(具体地，无机发光二极管显示面板)的情形，但不限于此，如果可以应用相同的技术构思，则也可以应用其他显示面板。
以下，在说明显示装置10的实施例的附图中定义了第一方向DR1、第二方向DR2以及第三方向DR3。第一方向DR1和第二方向DR2可以是在一个平面上彼此垂直的方向。第三方向DR3可以是与第一方向DR1和第二方向DR2所在的平面垂直的方向。第三方向DR3分别与第一方向DR1和第二方向DR2构成垂直。在说明显示装置10的实施例中，第三方向DR3表示显示装置10的厚度方向。
显示装置10可以具有在平面上第一方向DR1上的边比第二方向DR2上的边长的包括长边和短边的矩形形状。在平面上，显示装置10的长边和短边相交的边角部可以是直角，但不限于此，也可以具有圆滑的曲线形状。显示装置10的平面形状不限于例示，也可以具有正方形、边角部(顶点)圆滑的四边形、其他多边形、圆形等其他不同的形状。
显示装置10的显示面可以布置于作为厚度方向的第三方向DR3上的一侧。在说明显示装置10的实施例中，除非另有单独的提及，否则“上部”表示向第三方向DR3的一侧的显示方向，“上表面”表示朝向第三方向DR3的一侧的表面。并且，“下部”表示第三方向DR3的另一侧的与显示方向相反的方向，“下表面”表示朝向第三方向DR3的另一侧的表面。此外，“左”、“右”、“上”、“下”表示当在平面上观察显示装置10时的方向。例如，“右侧”表示第一方向DR1的一侧，“左侧”表示第一方向DR1的另一侧，“上侧”表示第二方向DR2的一侧，“下侧”表示第二方向DR2的另一侧。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA是可以显示屏幕的区域，非显示区域NDA是不显示屏幕的区域。
显示区域DPA的形状可以跟随显示装置10的形状。例如，显示区域DPA的形状可以与显示装置10的整体形状相似地在平面上为矩形形状。显示区域DPA可以大致占据显示装置10的中央。
显示区域DPA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各个像素PX的形状在平面上可以是矩形或正方形。然而，不限于此，各个像素PX的形状也可以是各个边相对于一方向倾斜的菱形形状。各个像素PX可以以条纹型或
Figure BDA0003953470980000151
型交替排列。
在显示区域DPA周边可以布置有非显示区域NDA。非显示区域NDA可以全部或局部地包围显示区域DPA。在示例性的实施例中，显示区域DPA可以具有矩形形状，非显示区域NDA可以布置为与显示区域DPA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。在非显示区域NDA中可以布置有包括在显示装置10中的布线、电路驱动部或贴装有外部装置的垫部。
图10是示出根据一实施例的显示装置的一像素的平面布置图。图11是沿图10的Q-Q'线截取的剖面图。
参照图10，显示装置10的各个像素PX可以包括发光区域EMA和非发光区域。发光区域EMA是从发光元件ED发出的光被射出的区域，非发光区域可以被定义为从发光元件ED发出的光无法到达而不射出光的区域。
发光区域EMA可以包括布置有发光元件ED的区域和与其相邻的区域。此外，发光区域EMA还可以包括从发光元件ED发出的光被其他部件反射或折射而射出的区域。
各个像素PX还可以包括布置于非发光区域的子区域SA。在子区域SA中可以不布置发光元件ED。子区域SA可以在一个像素PX内在平面上布置于发光区域EMA的上侧。子区域SA可以布置于沿第二方向DR2相邻而布置的像素PX的发光区域EMA之间。子区域SA可以包括电极层200与接触电极700通过接触部CT1、CT2电连接的区域。
子区域SA可以包括分离部ROP。子区域SA的分离部ROP可以是包含在沿第二方向DR2彼此相邻的各个像素PX中的电极层200所包括的第一电极210和第二电极220彼此分离的区域。
参照图10和图11，显示装置10可以包括基板SUB、布置于基板SUB上的电路元件层、布置于电路元件层上的发光元件层。
基板SUB可以是绝缘基板。基板SUB可以利用玻璃、石英或高分子树脂等绝缘物质构成。基板SUB可以是刚性(Rigid)基板，但也可以是能够弯曲(Bending)、折叠(Folding)、滚动(Rolling)等的柔性(Flexible)基板。
电路元件层可以布置于基板SUB上。电路元件层可以包括下部金属层110、半导体层120、第一导电层130、第二导电层140、第三导电层150以及多个绝缘膜。
下部金属层110布置于基板SUB上。下部金属层110可以包括阻光图案BML。阻光图案BML可以被布置为在下部至少覆盖晶体管TR的有源层ACT的沟道区域。然而，不限于此，阻光图案BML可以被省略。
下部金属层110可以包括阻断光的材料。例如，下部金属层110可以利用阻断光的透射的不透明的金属物质形成。
缓冲层161可以布置于下部金属层110上。缓冲层161可以布置为覆盖布置有下部金属层110的基板SUB的整个表面。缓冲层161可以起到保护多个晶体管免受通过易透湿的基板SUB渗透的水分的影响的作用。
半导体层120布置于缓冲层161上。半导体层120可以包括晶体管TR的有源层ACT。晶体管TR的有源层ACT如上所述地可以与下部金属层110的阻光图案BML重叠而布置。
半导体层120可以包括多晶硅、单晶硅、氧化物半导体等。在例示性的实施例中，在半导体层120包括多晶硅的情形下，多晶硅可以通过使非晶硅结晶化而形成。在半导体层120包括多晶硅的情形下，晶体管TR的有源层ACT可以包括掺杂有杂质的多个掺杂区域以及它们之间的沟道区域。在另一例示性的实施例中，半导体层120还可以包括氧化物半导体。所述氧化物半导体例如可以是铟-锡氧化物(ITO：Indium-Tin Oxide)、铟-锌氧化物(IZO：Indium-Zinc Oxide)、铟-镓氧化物(IGO：Indium-Gallium Oxide)、铟-锌-锡氧化物(IZTO：Indium-Zinc-Tin Oxide)、铟-镓-锌氧化物(IGZO：Indium-Gallium-Zinc Oxide)、铟-镓-锡氧化物(IGTO：Indium-Gallium-Tin Oxide)、铟-镓-锌-锡氧化物(IGZTO：Indium-Gallium-Zinc-Tin Oxide)等。
栅极绝缘膜162可以布置于半导体层120上。栅极绝缘膜162可以起到晶体管的栅极绝缘膜的功能。栅极绝缘膜162可以形成为由包括无机物(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)中的至少一种)的无机层交替堆叠的多层。
第一导电层130可以布置于栅极绝缘膜162上。第一导电层130可以包括晶体管TR的栅极电极GE。栅极电极GE可以布置为沿作为基板SUB的厚度方向的第三方向DR3与有源层ACT的沟道区域重叠。
第一层间绝缘膜163可以布置于第一导电层130上。第一层间绝缘膜163可以被布置为覆盖栅极电极GE。第一层间绝缘膜163在第一导电层130与布置于第一层间绝缘膜163的上方的其他层之间执行绝缘膜的功能，并且可以保护第一导电层130。
第二导电层140可以布置于第一层间绝缘膜163上。第二导电层140可以包括晶体管TR的漏极电极SD1、晶体管TR的源极电极SD2。
晶体管TR的漏极电极SD1和源极电极SD2可以分别通过贯通第一层间绝缘膜163和栅极绝缘膜162的接触孔而与晶体管TR的有源层ACT的两端部区域电连接。此外，晶体管TR的源极电极SD2可以通过贯通第一层间绝缘膜163、栅极绝缘膜162以及缓冲层161的另一接触孔而与下部金属层110的阻光图案BML电连接。
第二层间绝缘膜164可以布置于第二导电层140上。第二层间绝缘膜164可以被布置为覆盖晶体管TR的漏极电极SD1和晶体管TR的源极电极SD2。第二层间绝缘膜164可以在第二导电层140与布置于第二层间绝缘膜164的上方的其他层之间执行绝缘膜的功能，并且可以保护第二导电层140。
第三导电层150可以布置于第二层间绝缘膜164上。第三导电层150可以包括第一电压线VL1、第二电压线VL2以及导电图案CDP。
第一电压线VL1可以在基板SUB的厚度方向上与晶体管TR的漏极电极SD1的至少一部分重叠。第一电压线VL1可以被施加向晶体管TR供应的高电位电压(或者，第一电源电压)。
第二电压线VL2可以通过贯通后述的过孔层166和钝化层165的第二电极接触孔CTS与第二电极220电连接。第二电压线VL2可以被施加低于向第一电压线VL1供应的高电位电压的低电位电压(或者，第二电源电压)。即，在第一电压线VL1可以被施加向晶体管TR供应的高电位电压(或者，第一电源电压)，在第二电压线VL2可以被施加低于向第一电压线VL1供应的高电位电压的低电位电压(或者，第二电源电压)。
导电图案CDP可以与晶体管TR的源极电极SD2电连接。导电图案CDP可以通过贯通第二层间绝缘膜164的接触孔而与晶体管TR的源极电极SD2电连接。此外，导电图案CDP可以通过贯通后述的过孔层166和钝化层165的第一电极接触孔CTD而与第一电极210电连接。晶体管TR可以通过导电图案CDP将从第一电压线VL1施加的第一电源电压传输至第一电极210。
钝化层165可以布置于第三导电层150上。钝化层165可以被布置为覆盖第三导电层150。钝化层165可以起到保护第三导电层150的作用。
上述的缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164以及钝化层165中的每一个可以利用交替堆叠的多个无机层构成。例如，上述的缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164以及钝化层165可以形成为将包括硅氧化物(Silicon Oxide，SiOx)、硅氮化物(Silicon Nitride，SiNx)和硅氮氧化物(SiliconOxynitride，SiOxNy)中的至少一种的无机层堆叠的双层，在将它们交替堆叠而形成的多层。然而，不限于此，上述的缓冲层161、栅极绝缘膜162、第一层间绝缘膜163、第二层间绝缘膜164以及钝化层165也可以包括上述的绝缘性材料而构成为一个无机层。
过孔层166可以布置于钝化层165上。过孔层166可以包括有机绝缘物质，例如，诸如聚酰亚胺(PI：Polyimide)之类的有机物质。过孔层166可以执行表面平坦化的功能。因此，布置有后述的发光元件层的过孔层166的上表面(或表面)可以与布置于下部的图案的形状或图案的布置与否无关地实现为大致平坦的表面。
发光元件层可以布置于电路元件层上。发光元件层可以布置于过孔层166上。发光元件层可以包括第一堤400、电极层200、第一绝缘层510、第二堤600、多个发光元件ED以及接触电极700。
第一堤400可以在发光区域EMA中布置于过孔层166上。第一堤400可以具有以过孔层166的一表面为基准至少一部分朝向上部(例如，第三方向DR3的一侧)突出的结构。第一堤400的突出的部分可以具有倾斜的侧面。由于第一堤400包括倾斜的侧面，从而可以起到将从发光元件ED发出并朝向第一堤400的侧面行进的光的行进方向改变为上部方向(例如，显示方向)的作用。
第一堤400可以包括彼此隔开的第一子堤410和第二子堤420。彼此隔开的第一子堤410和第二子堤420在提供布置发光元件ED的空间的同时，可以起到将从发光元件ED发出的光的行进方向改变为显示方向的反射隔壁的辅助作用。
在附图中图示了第一堤400的侧面以线形的形状倾斜的情形，但不限于此。例如，第一堤400的侧面(或外面)也可以形成为具有曲率的半圆形或半椭圆形的形状。在例示性的实施例中，第一堤400可包括诸如聚酰亚胺(Polyimide，PI)之类的有机绝缘物质，但不限于此。
电极层200可以具有沿一方向延伸的形状，并且可以横穿发光区域EMA和子区域SA而布置。电极层200可以将从电路元件层施加的电信号传递至发光元件ED，以使发光元件ED发光。此外，电极层200也可以应用于产生在多个发光元件ED的对准工艺中使用的电场。
电极层200可以布置于第一堤400和第一堤400所暴露的过孔层166上。在发光区域EMA中，电极层200可以布置于第一堤400上，在非发光区域中，电极层200可以布置于第一堤400所暴露的过孔层166上。
电极层200可以包括第一电极210和第二电极220。第一电极210和第二电极220可以彼此隔开。
第一电极210在平面上可以布置于各个像素PX的左侧。第一电极210在平面上可以具有沿第二方向DR2延伸的形状。第一电极210可以横穿发光区域EMA和子区域SA而布置。第一电极210在平面上可以沿第二方向DR2延伸，并且可以在子区域SA的分离部ROP中与沿第二方向DR2相邻的像素PX的第一电极210彼此分离。
第二电极220可以沿第一方向DR1与第一电极210隔开。第二电极220可以在平面上布置于各个像素PX的右侧。第二电极220可以在平面上具有沿第二方向DR2延伸的形状。第二电极220可以布置成横穿发光区域EMA和子区域SA。第二电极220可以在平面上沿第二方向DR2延伸，并且可以在子区域SA的分离部ROP中与沿第二方向DR2相邻的像素PX的第二电极220彼此分离。
具体地，在发光区域EMA中，第一电极210可以布置于第一子堤410上，第二电极220可以布置于第二子堤420上。第一电极210可以从第一子堤410朝向外侧延伸，从而还布置在第一子堤410所暴露的过孔层166上。相同地，第二电极220也可以从第二子堤420朝向外侧延伸，从而还布置在第二子堤420所暴露的过孔层166上。第一电极210和第二电极220可以在第一子堤410与第二子堤420之间的间隔区域中彼此隔开并对向。过孔层166可以在所述第一电极210和所述第二电极220彼此隔开并对向的区域中被暴露。
第一电极210可以在子区域SA中与沿第二方向DR2相邻的另一像素PX的第一电极210隔开且将分离部ROP置于二者之间。相同地，第二电极220可以在子区域SA中与沿第二方向DR2相邻的另一像素PX的第二电极220隔开且将分离部ROP置于二者之间。因此，在子区域SA的分离部ROP中，第一电极210和第二电极220可以暴露过孔层166。
第一电极210可以通过贯通过孔层166和钝化层165的第一电极接触孔CTD而与电路元件层的导电图案CDP电连接。具体地，第一电极210可以与第一电极接触孔CTD所暴露的导电图案CDP的上表面接触。从第一电压线VL1施加的第一电源电压可以通过导电图案CDP传输至第一电极210。
第二电极220可以通过贯通过孔层166和钝化层165的第二电极接触孔CTS与电路元件层的第二电压线VL2电连接。具体地，第二电极220可以与第二电极接触孔CTS所暴露的第二电压线VL2的上表面接触。从第二电压线VL2施加的第二电源电压可以传输至第二电极220。
电极层200可以包括高反射率的导电性物质。例如，电极层200可以包括诸如银(Ag)、铜(Cu)、铝(Al)等的金属，或者可以包括包含铝(Al)、镍(Ni)、镧(La)等的合金作为高反射率的物质。电极层200可以使从发光元件ED发出并向第一堤400的侧面行进的光朝向各个像素PX的上部方向反射。
然而，不限于此，电极层200还可以包括透明导电性物质。例如，电极层200可以包括诸如ITO、IZO、ITZO等的物质。在一些实施例中，电极层200可以构成透明导电性物质和高反射率的金属层分别堆叠有一层以上的结构，或者也可以形成为包括透明导电性物质和高反射率的金属层的一个层。例如，电极层200可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO等的堆叠结构。
第一绝缘层510可以布置于形成有电极层200的过孔层166上。第一绝缘层510可以在保护电极层200的同时使第一电极210和第二电极220相互绝缘。
第一绝缘层510可以包括无机绝缘物质。例如，第一绝缘层510可以包括诸如硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氧化物(AlxOy)、氮化铝(AlN)等的无机绝缘物质中的至少一种。利用无机物质构成的第一绝缘层510可以具有反映布置于下部的电极层200的图案形状的表面形状。即，第一绝缘层510可以具有通过布置于第一绝缘层510的下部的电极层200的形状而形成的阶梯差结构。具体地，第一绝缘层510可以在第一电极210和第二电极220彼此隔开并对向的区域中包括上表面的一部分凹陷的阶梯差结构。因此，布置于第一电极210的上部和第二电极220的上部的第一绝缘层510的上表面的高度可以高于布置于未布置第一电极210和第二电极220的过孔层166的上部的第一绝缘层510的上表面的高度。在本说明书中，任意层的上表面的高度之间的相对比较可以通过从没有下部阶梯差结构的平坦的参考表面(例如，过孔层166的上表面)开始测量的高度来实现。
第一绝缘层510可以包括在子区域SA中暴露第一电极210的上表面的一部分的第一接触部CT1和暴露第二电极220的上表面的一部分的第二接触部CT2。第一电极210可以在子区域SA中通过贯通第一绝缘层510的第一接触部CT1而与后述的第一接触电极710电连接，第二电极220可以在子区域SA中通过贯通第一绝缘层510的第二接触部CT2而与后述的第二接触电极720电连接。
第二堤600可以布置于第一绝缘层510上。第二堤600可以包括在平面上沿第一方向DR1和第二方向DR2延伸的部分而布置为格子状图案。
第二堤600可以横跨各个像素PX的边界而布置，以划分相邻的像素PX，并划分发光区域EMA和子区域SA。此外，相比于第一堤400，第二堤600形成为具有更高的高度，从而在显示装置10的制造工艺中的用于对准发光元件ED的喷墨印刷工艺中，使分散有多个发光元件ED的墨能够喷射在发光区域EMA内而不会混合到相邻的像素PX。
多个发光元件ED可以布置于发光区域EMA。多个发光元件ED可以不设置在子区域SA中。
多个发光元件ED可以在第一子堤410与第二子堤420之间布置于第一绝缘层510上。多个发光元件ED可以在第一绝缘层510上布置于第一电极210与第二电极220之间。
发光元件ED可以具有沿一方向延伸的形状，发光元件ED可以以两端部分别置于第一电极210和第二电极220上的方式布置。例如，多个发光元件ED可以以发光元件ED的一端部置于第一电极210上且发光元件ED的另一端部置于第二电极220上的方式布置。
各个发光元件ED的长度(即，在附图中发光元件ED的第一方向DR1上的长度)可以小于沿第一方向DR1隔开的第一子堤410与第二子堤420之间的最短间隔。此外，各个发光元件ED的长度可以大于沿第一方向DR1隔开的第一电极210与第二电极220之间的最短间隔。第一子堤410与第二子堤420之间的第一方向DR1上的间隔形成为大于各个发光元件ED的长度，第一电极210与第二电极220之间的第一方向DR1上的间隔形成为小于各个发光元件ED的长度，从而多个发光元件ED在第一子堤410与第二子堤420之间的区域中可以布置为两端部分别置于第一电极210和第二电极220上。
多个发光元件ED沿第一电极210和第二电极220所延伸的第二方向DR2彼此隔开而布置，并且实质上可以相互平行地对齐。
第二绝缘层520可以布置于发光元件ED上。第二绝缘层520可以在发光元件ED上局部地布置，以暴露发光元件ED的两端部。第二绝缘层520可以布置为局部地包围发光元件ED的外表面，并布置为不覆盖发光元件ED的一端部和另一端部。
第二绝缘层520中布置于发光元件ED上的部分在平面上布置为在第一绝缘层510上沿第二方向DR2延伸，从而可以在各个像素PX内形成线形或岛状图案。第二绝缘层520可以在保护发光元件ED的同时在显示装置10的制造工艺中固定发光元件ED。此外，第二绝缘层520也可以被布置为填充发光元件ED与发光元件ED下部的第一绝缘层510之间的间隔空间。
接触电极700可以布置于第二绝缘层520上。接触电极700可以布置于布置有发光元件ED的第一绝缘层510上。接触电极700可以包括相互隔开的第一接触电极710及第二接触电极720。
第一接触电极710可以在发光区域EMA中布置于第一电极210上。第一接触电极710可以在第一电极210上具有沿第二方向DR2延伸的形状。第一接触电极710可以与第一电极210和发光元件ED的一端部分别接触。
第一接触电极710可以在子区域SA中与借由贯通第一绝缘层510的第一接触部CT1暴露的第一电极210接触，并且可以在发光区域EMA中与发光元件ED的一端部接触。即，第一接触电极710可以起到将第一电极210与发光元件ED的一端部电连接的作用。
第二接触电极720可以在发光区域EMA中布置于第二电极220上。第二接触电极720可以在第二电极220上具有沿第二方向DR2延伸的形状。第二接触电极720可以与第二电极220和发光元件ED的另一端部分别接触。
第二接触电极720可以在子区域SA中与借由贯通第一绝缘层510的第二接触部CT2暴露的第二电极220接触，并且可以在发光区域EMA中与发光元件ED的另一端部接触。即，第二接触电极720可以起到将第二电极220与发光元件ED的另一端部电连接的作用。
第一接触电极710与第二接触电极720可以在发光元件ED上彼此隔开。具体地，第一接触电极710与第二接触电极720可以将第二绝缘层520置于第一接触电极710与第二接触电极720之间而彼此隔开。第一接触电极710和第二接触电极720可以相互电绝缘。
第一接触电极710和第二接触电极720可以包括相同的物质。例如，第一接触电极710和第二接触电极720可以分别包括导电性物质。例如，第一接触电极710和第二接触电极720可以包括ITO、IZO、ITZO、铝(Al)等。作为一例，第一接触电极710和第二接触电极720可以分别包括透明的导电性物质。由于第一接触电极710和第二接触电极720分别包括透明的导电性物质，因此从发光元件ED发出的光可以透射第一接触电极710和第二接触电极720而朝向第一电极210和第二电极220行进，并且可以在第一电极210和第二电极220的表面反射。
第一接触电极710和第二接触电极720可以包括相同的物质而形成为相同的层。第一接触电极710和第二接触电极720可以通过相同的工艺而同时形成。
第三绝缘层530可以布置于接触电极700上。第三绝缘层530可以覆盖布置于第三绝缘层530的下部的发光元件层。第三绝缘层530可以覆盖第一堤400、电极层200、第一绝缘层510、多个发光元件ED以及接触电极700。第三绝缘层530布置于第二堤600上，从而还可以覆盖第二堤600。
第三绝缘层530可以起到保护布置于第三绝缘层530的下部的发光元件层免受诸如水分/氧气或灰尘颗粒之类的异物的影响的作用。第三绝缘层530可以起到保护第一堤400、电极层200、第一绝缘层510、多个发光元件ED以及接触电极700的作用。
图12是示出放大图11的P区域的一例的放大剖面图。
参照图12，发光元件ED可以以发光元件ED的延伸方向平行于基板SUB的一表面的方式布置。包括在发光元件ED中的多个半导体层可以沿与基板SUB的上表面(或过孔层166的上表面)平行的方向依次布置。例如，发光元件ED的第一半导体层31、元件活性层33、电子阻挡层35、第三半导体层34、第二半导体层32可以以与基板SUB的上表面平行的方式依次布置。
具体地，在发光元件ED中，在横穿发光元件ED的两端部的剖面上，第一半导体层31、元件活性层33、电子阻挡层35、第三半导体层34、第二半导体层32以及元件电极层37可以沿与基板SUB的上表面水平的方向依次形成。
发光元件ED可以布置成一端部置于第一电极210上且另一端部置于第二电极220上。然而，不限于此，发光元件ED也可以布置成一端部置于第二电极220上且另一端部置于第一电极210上。
第二绝缘层520可以布置于发光元件ED上。第二绝缘层520可以被布置成包围发光元件ED的外表面。第二绝缘层520布置于发光元件ED的元件绝缘膜38上，并且可以包围发光元件ED的元件绝缘膜38朝向第三方向DR3的外表面。
在布置有发光元件ED的区域中，第二绝缘层520可以布置为包围发光元件ED的外表面(具体地，发光元件ED的元件绝缘膜38)，并且在未布置发光元件ED的区域中，第二绝缘层520可以布置于发光元件ED所暴露的第一绝缘层510上。
第一接触电极710可以与第二绝缘层520所暴露的发光元件ED的一端部接触。具体地，第一接触电极710可以布置为包围第二绝缘层520所暴露的发光元件ED的一端部面。第一接触电极710可以与发光元件ED的元件绝缘膜38和元件电极层37接触。
第二接触电极720可以与第二绝缘层520所暴露的发光元件ED的另一端部接触。具体地，第二接触电极720可以布置为包围第二绝缘层520所暴露的发光元件ED的另一端部面。第二接触电极720可以与发光元件ED的元件绝缘膜38和第一半导体层31接触。
第一接触电极710和第二接触电极720可以将第二绝缘层520置于第一接触电极710与第二接触电极720之间而彼此隔开。第一接触电极710和第二接触电极720可以暴露第二绝缘层520的上表面的至少一部分。
第一接触电极710和第二接触电极720可以形成于相同的层，并包括相同的物质。即，第一接触电极710和第二接触电极720可以通过一个掩模工艺同时形成。因此，不需要用于形成第一接触电极710和第二接触电极720的附加的掩模工艺，从而可以提高显示装置10的制造工艺效率。
图13是示出放大图11的P区域的另一例的放大剖面图。
参照图13，根据本实施例的显示装置10在接触电极700_1包括形成于彼此不同的层的第一接触电极710和第二接触电极720_1，并且还包括第四绝缘层540，这一点为与图12的实施例之间的区别点。
具体地，接触电极700_1可以包括形成于彼此不同的层的第一接触电极710和第二接触电极720_1。
第一接触电极710可以布置于第一电极210和发光元件ED的一端部上。第一接触电极710也可以从发光元件ED的一端部朝向第二绝缘层520侧延伸而布置于第二绝缘层520的一侧壁及第二绝缘层520的上表面上。第一接触电极710可以布置于第二绝缘层520的上表面上，并且可以暴露第二绝缘层520的上表面的至少一部分。
第四绝缘层540可以布置于第一接触电极710上。第四绝缘层540可以被布置为完全覆盖第一接触电极710。第四绝缘层540可以布置为完全覆盖第二绝缘层520的一侧壁和上表面，并且可以不布置在第二绝缘层520的另一侧壁。第四绝缘层540的一端部可以与第二绝缘层520的另一侧壁平行地对齐。
第二接触电极720_1可以布置于第二电极220和发光元件ED的另一端部上。第二接触电极720_1从发光元件ED的另一端部朝向第二绝缘层520侧延伸，从而还可以布置于第二绝缘层520的另一侧壁及第四绝缘层540的上表面上。
第三绝缘层530可以布置于第四绝缘层540和第二接触电极720_1上。第三绝缘层530可以布置于第四绝缘层540和第二接触电极720_1上而覆盖第四绝缘层540和第二接触电极720_1。
在本实施例中，使第一接触电极710和第二接触电极720_1形成为彼此不同的层，并在第一接触电极710与第二接触电极720_1之间夹设第四绝缘层540，可以改善显示装置10的可靠性。具体地，将第一接触电极710和第二接触电极720_1形成为彼此不同的层，并在第一接触电极710与第二接触电极720_1之间进一步布置第四绝缘层540，从而能够在显示装置10的制造工艺中最小化第一接触电极710和第二接触电极720_1短路的问题。
以上，参照附图说明了本发明的实施例，但本发明所属技术领域中具备普通知识的人员可以理解为，在不变更本发明的技术构思或必要特征的情况下可以以其他具体形态实施。因此，应当理解为，上述中的实施例在所有方面均为例示性的，而不是限定性的。

Claims (10)

1.一种发光元件，包括：
发光元件芯，包括第一区域和包围所述第一区域的第二区域，
其中，所述发光元件芯包括：
第一半导体层，掺杂有第一导电型掺杂剂；
第二半导体层，布置于所述第一半导体层上，掺杂有与所述第一导电型掺杂剂不同的第二导电型掺杂剂；
元件活性层，布置于所述第一半导体层与所述第二半导体层之间；以及
第三半导体层，布置于所述元件活性层与所述第二半导体层之间，并且掺杂有所述第二导电型掺杂剂，
所述发光元件芯的所述第二区域位于所述发光元件芯的边缘，并包括所述发光元件芯的侧面，
所述第三半导体层的所述第二导电型掺杂剂的掺杂浓度小于所述发光元件芯的所述第二区域的缺陷密度。
2.根据权利要求1所述的发光元件，其中，
所述第三半导体层的所述第二导电型掺杂剂的掺杂浓度具有1018/cm3以下的范围。
3.根据权利要求2所述的发光元件，其中，
所述第一半导体层为n型半导体层，所述第二半导体层及所述第三半导体层分别为p型半导体层，
所述发光元件还包括布置于所述元件活性层与所述第三半导体层之间的电子阻挡层。
4.根据权利要求3所述的发光元件，其中，
所述电子阻挡层具有单层结构。
5.根据权利要求3所述的发光元件，其中，
所述电子阻挡层的厚度具有5nm以下的范围。
6.根据权利要求2所述的发光元件，还包括：
电子阻挡层，布置于所述元件活性层与所述第三半导体层之间，所述电子阻挡层包括铝，所述电子阻挡层的铝组分为15％以下。
7.根据权利要求2所述的发光元件，其中，
所述第三半导体层的所述第二导电型掺杂剂的掺杂浓度小于所述第二半导体层的所述第二导电型掺杂剂的掺杂浓度。
8.根据权利要求3所述的发光元件，其中，
所述第三半导体层的厚度大于所述第二半导体层的厚度，
所述电子阻挡层的厚度小于所述第三半导体层的厚度。
9.根据权利要求1所述的发光元件，其中，
所述发光元件芯沿第一方向延伸，且所述第一半导体层、所述元件活性层、所述第三半导体层以及所述第二半导体层沿所述第一方向依次布置，
所述发光元件芯的与第一方向垂直的第二方向上的宽度具有10μm以下的范围。
10.一种显示装置，包括：
第一电极和第二电极，布置于基板上，且彼此隔开；以及
根据权利要求1至9中的任一项所述的发光元件，布置于所述第一电极与所述第二电极之间。
CN202211473272.4A 2021-11-23 2022-11-21 发光元件及包括该发光元件的显示装置 Pending CN116156956A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210161846A KR20230076924A (ko) 2021-11-23 2021-11-23 발광 소자 및 이를 포함하는 표시 장치
KR10-2021-0161846 2021-11-23

Publications (1)

Publication Number Publication Date
CN116156956A true CN116156956A (zh) 2023-05-23

Family

ID=86372549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211473272.4A Pending CN116156956A (zh) 2021-11-23 2022-11-21 发光元件及包括该发光元件的显示装置

Country Status (3)

Country Link
US (1) US20230163234A1 (zh)
KR (1) KR20230076924A (zh)
CN (1) CN116156956A (zh)

Also Published As

Publication number Publication date
KR20230076924A (ko) 2023-06-01
US20230163234A1 (en) 2023-05-25

Similar Documents

Publication Publication Date Title
US20210367024A1 (en) Display device
US20220262867A1 (en) Display device
US20220102585A1 (en) Display device
CN114122047A (zh) 显示装置
CN115917751A (zh) 显示装置
CN116368617A (zh) 显示装置
CN116156956A (zh) 发光元件及包括该发光元件的显示装置
CN115769378A (zh) 显示装置
CN113889507A (zh) 显示设备
CN113555386A (zh) 显示装置
CN115552610A (zh) 显示装置
US20220199598A1 (en) Display device
US11908849B2 (en) Display device
US20230215986A1 (en) Light-emitting element and display device including the same
US20230253412A1 (en) Display device and manufacturing method of the same
US20230207740A1 (en) Light emitting element and display device including the same
US20230018385A1 (en) Light-emitting element and display device including the same
US20230282774A1 (en) Display device and method of fabricating the same
US20230275189A1 (en) Display device
US20230253374A1 (en) Display device and method of manufacturing the same
US20220131047A1 (en) Light emitting element and display device including the same
KR20230129073A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20230033773A (ko) 발광 소자 및 이를 포함하는 표시 장치
CN114695417A (zh) 显示装置
CN116114059A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication