KR20220109894A - 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치 - Google Patents

유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치 Download PDF

Info

Publication number
KR20220109894A
KR20220109894A KR1020210013470A KR20210013470A KR20220109894A KR 20220109894 A KR20220109894 A KR 20220109894A KR 1020210013470 A KR1020210013470 A KR 1020210013470A KR 20210013470 A KR20210013470 A KR 20210013470A KR 20220109894 A KR20220109894 A KR 20220109894A
Authority
KR
South Korea
Prior art keywords
light emitting
thin film
film transistor
layer
organic light
Prior art date
Application number
KR1020210013470A
Other languages
English (en)
Inventor
최아정
구현
주원제
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210013470A priority Critical patent/KR20220109894A/ko
Priority to US17/405,728 priority patent/US20220246707A1/en
Publication of KR20220109894A publication Critical patent/KR20220109894A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H01L27/3265—
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/5215—
    • H01L51/5234—
    • H01L51/5265—
    • H01L51/5271—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예는, 기판, 상기 기판 상에 마련되는 박막 트랜지스터, 상기 기판 상에 상기 박막 트랜지스터를 덮도록 마련되는 제1 절연층, 상기 제1 절연층 상에 마련되고, 상기 박막 트랜지스터의 제1 부분과 전기적으로 연결되도록 형성되는 반사층, 상기 제1 절연층 상에 상기 반사층을 덮도록 마련되는 제2 절연층, 상기 제2 절연층 상에 마련되고, 상기 박막 트랜지스터의 상기 제1 부분과 다른 제2 부분과 전기적으로 연결되도록 형성되는 애노드, 상기 애노드 상에 마련되는 발광층 및 상기 발광층 상에 마련되는 캐소드를 포함하는 유기 발광 소자를 제공한다.
상기 제2 절연층을 사이에 두고 상기 반사층과 상기 애노드가 중첩되어 용량 커패시터를 형성할 수 있다.

Description

유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치{Organic light emitting element and organic light emitting display device including the same}
본 개시의 예시적인 실시예는 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치에 관한 것으로서, 상세하게는 유기 발광 소자에 적용될 수 있는 용량 커패시터의 구조에 관한 것이다.
유기 발광 다이오드(organic light emitting diode; OLED)는, 애노드(anode)로부터 공급되는 정공(hole)과 캐소드(cathode)로부터 공급되는 전자(electron)가 유기 발광층 내에서 결합하여 광을 방출하는 유기 발광 소자이다. 이러한 유기 발광 소자를 포함하는 표시 장치는 넓은 시야각, 빠른 응답속도, 얇은 두께, 낮은 제조 비용 및 높은 콘트라스트(contrast) 등과 같은 우수한 디스플레이 특성을 나타낼 수 있다.
유기 발광 소자에서 유기 발광층의 재료로서 적절한 물질을 선택함으로써 원하는 색을 방출하게 할 수 있다. 이 원리에 따라, 유기 발광 소자를 이용하여 컬러 디스플레이 장치를 구현하는 것이 가능하다. 예를 들어, 청색 화소의 유기 발광층은 청색광을 발생시키는 유기 재료로 이루어지고, 녹색 화소의 유기 발광층은 녹색광을 발생시키는 유기 재료로 이루어지고, 적색 화소의 유기 발광층은 적색광을 발생시키는 유기 재료로 이루어질 수 있다. 또는, 하나의 유기 발광층 내에 청색광, 녹색광 및 적색광을 각각 발생시키는 복수의 유기 재료를 모두 배치하는 RGB OLED방식이 있으며, 서로 보색 관계에 있는 두 종류 이상의 유기 재료들의 쌍을 배치함으로써 백색 유기 전계 발광 소자(W-OLED)를 구현하는 WOLED 방식이 있다.
한편, 유기 발광 소자는 유기 발광층으로 공급되는 전하량을 일정 수준으로 유지시키고, 킥백(kick back) 현상을 감소시키기 위한 용량 커패시터를 더 포함할 수 있다. 이러한 용량 커패시터는 유기 발광 장치를 구동시키기 위한 스위칭 박막 트랜지스터와 구동 박막 트랜지스터가 마련되어 있는 구동 회로 기판 상에 형성될 수 있다. 이 경우, 구동 회로 기판 상에 용량 커패시터가 형성되기 위한 별도의 공간이 확보되어야 한다. 그런데, 화소의 크기가 작은 고해상도 표시 장치를 제조하는 경우, 구동 회로 기판의 설계 면적이 작아지므로 구동 회로 기판 상에 용량 커패시터를 형성하기 위한 별도의 공간을 확보하는 것이 어려울 수 있다.
본 개시의 다양한 실시예에 따라, 용량 커패시터가 마련되는 공간을 최소화시킨 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치를 제공하고자 한다.
일 실시예는,
기판, 상기 기판 상에 마련되는 박막 트랜지스터, 상기 기판 상에 상기 박막 트랜지스터를 덮도록 마련되는 제1 절연층, 상기 제1 절연층 상에 마련되고, 상기 박막 트랜지스터의 제1 부분과 전기적으로 연결되도록 형성되는 반사층, 상기 제1 절연층 상에 상기 반사층을 덮도록 마련되는 제2 절연층, 상기 제2 절연층 상에 마련되고, 상기 박막 트랜지스터의 상기 제1 부분과 다른 제2 부분과 전기적으로 연결되도록 형성되는 애노드, 상기 애노드 상에 마련되는 발광층 및 상기 발광층 상에 마련되는 캐소드를 포함하는 유기 발광 소자를 제공한다.
상기 제2 절연층을 사이에 두고 상기 반사층과 상기 애노드가 중첩되어 용량 커패시터를 형성할 수 있다.
상기 제1 절연층은, 상기 박막 트랜지스터의 상기 제1 부분을 노출시키는 제1 홀과 상기 박막 트랜지스터의 상기 제2 부분을 노출시키는 제2 홀을 포함할 수 있다.
상기 반사층은 상기 제1 홀을 통해 상기 박막 트랜지스터의 상기 제1 부분과 전기적으로 연결되도록 형성될 수 있다.
상기 애노드는 상기 제2 홀을 통해 상기 박막 트랜지스터의 상기 제2 부분과 전기적으로 연결되도록 형성될 수 있다.
상기 제2 절연층은 상기 제2 홀과 연결되어 상기 박막 트랜지스터의 상기 제2 부분을 노출시키는 제3 홀을 포함할 수 있다.
상기 애노드는 상기 제2 홀 및 상기 제3 홀을 통해 상기 박막 트랜지스터의 상기 제2 부분과 전기적으로 연결되도록 형성될 수 있다.
상기 박막 트랜지스터는,
제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극 및 제1 채널을 포함하는 제1 박막 트랜지스터와 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극 및 제2 채널을 포함하는 제2 박막 트랜지스터를 포함할 수 있다.
상기 제1 부분은 상기 제1 박막트랜지스터의 상기 제1 게이트 전극이고, 상기 제2 부분은 상기 제1 박막 트랜지스터의 상기 제1 드레인 전극일 수 있다.
상기 제1 박막 트랜지스터의 제1 게이트 전극은 상기 제2 박막 트랜지스터의 제2 드레인 전극과 전기적으로 연결될 수 있다.
상기 박막 트랜지스터는 상기 제1 절연층을 사이에 두고 상기 반사층과 서로 중첩되도록 형성될 수 있다.
상기 박막 트랜지스터는 바텀 게이트형 박막 트랜지스터를 포함할 수 있다.
상기 박막 트랜지스터는 탑 게이트형 트랜지스터를 포함할 수 있다.
상기 유기 발광 소자는, 상기 애노드와 상기 캐소드 사이에 마련되며, 상기 발광층을 둘러싸도록 형성되는 화소 한정층을 더 포함할 수 있다.
상기 반사층은 상기 캐소드와 마이크로 캐비티를 형성하고, 상기 마이크로 캐비티의 광학적 길이는 상기 발광층으로부터 방출되는 광의 반파장의 정수배일 수 있다.
상기 반사층 상에는 복수 개의 나노구조물이 형성될 수 있다.
상기 애노드는 투명 전극이고 상기 캐소드는 광의 일부를 반사하고 일부를 투과시키는 반투과 전극일 수 있다.
상기 캐소드는 반사성 금속으로 이루어지며, 상기 캐소드의 두께는 10 nm 내지 20 nm일 수 있다.
상기 반사층은 금(Au), 은(Ag) 또는 금이나 은을 포함하는 합금을 포함할 수 있다.
상기 발광층은 백색광을 방출할 수 있다.
상기 애노드와 상기 발광층 사이에는, 상기 애노드 상에 마련된 정공 주입층과 상기 정공 주입층 상에 마련된 정공 수송층이 순차적으로 마련될 수 있다.
상기 발광층과 상기 캐소드 사이에는, 상기 발광층 상에 마련된 전자 수송층과 상기 전자 수송층 상에 마련된 전자 주입층이 순차적으로 마련될 수 있다.
다른 일 실시예는,
복수 개의 화소를 포함하는 유기 발광 표시 장치를 제공한다.
상기 복수 개의 화소 각각은,
기판, 상기 기판 상에 마련되는 박막 트랜지스터, 상기 기판 상에 상기 박막 트랜지스터를 덮도록 마련되는 제1 절연층, 상기 제1 절연층 상에 마련되고, 상기 박막 트랜지스터의 제1 부분과 전기적으로 연결되도록 형성되는 반사층, 상기 제1 절연층 상에 상기 반사층을 덮도록 마련되는 제2 절연층, 상기 제2 절연층 상에 마련되고, 상기 박막 트랜지스터의 상기 제1 부분과 다른 제2 부분과 전기적으로 연결되도록 형성되는 애노드, 상기 애노드 상에 마련되는 발광층 및 상기 발광층 상에 마련되는 캐소드를 포함할 수 있다.
상기 제2 절연층을 사이에 두고 상기 반사층과 상기 애노드가 중첩되어 용량 커패시터를 형성할 수 있다.
상기 복수 개의 화소 각각의 상기 반사층 및 상기 캐소드 사이의 광학적 거리는 서로 다를 수 있다.
본 개시의 다양한 실시예에 따라, 용량 커패시터가 마련되는 공간을 최소화시킨 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치를 제공할 수 있다.
본 개시의 다양한 실시예에 따라, 박막 트랜지스터와 발광 구조체 사이에 용량 커패시터를 형성함으로서, 유기 발광 소자 상에 용량 커패시터가 마련되는 공간을 최소화할 수 있다.
도 1은 일 실시예에 따른 유기 발광 소자의 예시적인 구조를 간략하게 도시한 측단면도이다.
도 2는 도 1의 유기 발광 소자의 예시적인 구조를 간략하게 도시한 평면도이다.
도 3은 도 1의 유기 발광 소자에 포함되는 발광 구조체의 예시적인 구조를 간략하게 도시한 것이다.
도 4는 도 1의 발광층의 예시적인 구조를 간략하게 도시한 것이다.
도 5는 도 1의 유기 발광 소자에 포함되는 반사층의 예시적인 구조를 간략하게 도시한 측단면도이다.
도 6은 비교예에 따른 유기 발광 소자의 예시적인 구조를 간략하게 도시한 측단면도이다.
도 7은 다른 일 실시예에 따른 유기 발광 소자의 예시적인 구성을 간략하게 도시한 측단면도이다.
도 8은 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 9는 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 10은 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 11은 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 12는 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 13은 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 14은 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 15은 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 16은 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 17은 일 실시예에 따른 유기 발광 소자의 제조 방법을 설명하기 위한 것이다.
도 18은 일 실시예에 따른 유기 발광 표시 장치의 예시적인 구성을 간략하게 도시한 평면도이다.
아래에서는 첨부한 도면을 참조하여 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치가 속하는 기술 분야에서의 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치의 실시예를 상세히 설명한다. 도면에서 동일한 참조 부호는 동일한 구성 요소를 지칭하며, 도면 상에서 각 구성 요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 한편, 이하에서 설명되는 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치의 다양한 실시예는 예시적인 것으로서, 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
“상기”의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 복수 모두에 해당하는 것일 수 있다. 모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 상기 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성 요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
도 1은 일 실시예에 따른 유기 발광 소자(1000)의 예시적인 구조를 간략하게 도시한 측단면도이다. 도 2는 도 1의 유기 발광 소자(1000)의 예시적인 구조를 간략하게 도시한 평면도이다. 도 3은 도 1의 유기 발광 소자(1000)에 포함되는 발광 구조체(OES)의 예시적인 구조를 간략하게 도시한 것이다. 도 4는 도 1의 발광층(510)의 예시적인 구조를 간략하게 도시한 것이다.
도 1에 도시된 구조는 도 2의 I-I'선을 다른 자른 단면과 비교하여 구성 요소 간의 간격, 폭 등에 있어서 다소 차이가 있게 도시되었으나, 실질적으로 동일할 수 있다. 도 2에는 설명의 편의를 위해 도 1의 제2 절연층(400), 발광층(510), 캐소드(520) 및 화소 한정층(530) 등은 생략되었다.
도 1을 참조하면, 유기 발광 소자(1000)는 기판(100), 기판(100) 상에 마련되는 박막 트랜지스터(Tr1, Tr2), 기판(100) 상에 박막 트랜지스터(Tr1, Tr2)를 덮도록 마련되는 제1 절연층(200), 제1 절연층(200) 상에 마련되고, 박막 트랜지스터(Tr1, Tr2)의 제1 부분과 전기적으로 연결되도록 형성되는 반사층(300), 제1 절연층(200) 상에 반사층(300)을 덮도록 마련되는 제2 절연층(400), 제2 절연층(400) 상에 마련되고, 박막 트랜지스터(Tr1, Tr2)의 제1 부분과 다른 제2 부분과 전기적으로 연결되도록 형성되는 애노드(500), 애노드(500) 상에 마련되는 발광층(510) 및 발광층(510) 상에 마련되는 캐소드(520)를 포함할 수 있다. 또한, 유기 발광 소자(1000)는 애노드(500)와 캐소드(520) 사이에 마련되며, 발광층(510)을 둘러싸도록 형성되는 화소 한정층(530)을 더 포함할 수 있다.
유기 발광 소자(1000)는 유기 발광 표시 장치에 포함되는 복수 개의 화소 중 하나에 대응될 수 있다. 예를 들어, 유기 발광 표시 장치는 복수 개의 유기 발광 소자(1000)를 포함할 수 있고, 복수 개의 유기 발광 소자(1000) 각각은 유기 발광 표시 장치의 하나의 화소로 동작할 수 있다. 유기 발광 표시 장치의 예시적인 구조는 도 18을 참조하여 후술한다.
애노드(500), 발광층(510) 및 캐소드(520)는 발광 구조체(OES)를 형성할 수 있다. 발광 구조체(OES)는 유기 발광 다이오드(Organic light emitting diode; OLED)일 수 있다. 예를 들어, 발광 구조체(OES)는 백색광을 발광하는 백색 유기 발광 구조체일 수 있다. 도 3을 참조하면, 발광 구조체(OES)는 애노드(500) 상에 마련된 정공 주입층(hole jnjection layer, 513), 정공 주입층(513) 상에 마련된 정공 수송층(hole tranfer layer, 514), 정공 수송층(514) 상에 마련된 발광층(510), 발광층(510) 상에 마련된 전자 수송층(electron transfer layer, 515) 및 전자 수송층(515) 상에 마련된 전자 주입층(electron injection layer, 516)을 포함할 수 있다. 이 경우, 발광층(510)은 백색광을 발광하는 백색 유기 발광층(white organic emission layer)일 수 있다.
또한, 도 3에는 도시되지 않았지만, 발광 구조체(OES)는 필요에 따라 다양한 추가적인 층들을 포함할 수도 있다. 예를 들어, 발광 구조체(OES)는 정공 수송층(514)과 발광층(510) 사이에 마련된 전자 저지층(electron block layer)을 더 포함할 수 있다. 또한, 발광 구조체(OES)는 발광층(510)과 전자 수송층(515) 사이에 마련된 정공 저지층(hole block layer)을 더 포함할 수도 있다. 이러한 구조에서, 정공 주입층(513) 및 정공 수송층(514)을 통해 제공된 정공과 전자 주입층(516) 및 전자 수송층(515)을 통해 제공된 전자가 발광층(510)에서 결합하여 광이 발생하게 된다.
또한, 도 4를 참조하면, 발광층(510)은 제1 파장의 광을 방출하는 제1 유기 발광층(17), 제1 유기 발광층(17) 상에 마련되며, 제2 파장의 광을 방출하는 제2 유기 발광층(18) 및 제2 유기 발광층(18) 상에 마련되며, 제3 파장의 광을 방출하는 제3 유기 발광층(19)을 포함할 수 있다. 제1, 제2 및 제3 유기 발광층(17, 18, 19)에서 발생하는 광의 파장은 각각 제1, 제2 및 제3 유기 발광층(17, 18, 19)의 발광 재료의 에너지 밴드갭에 의해 결정될 수 있다. 예를 들어, 제1 유기 발광층(17)은 적색 발광 재료를 포함할 수 있다. 또한, 제2 유기 발광층(18)은 녹색 발광 재료를 포함할 수 있다. 나아가, 제3 유기 발광층(19)은 청색 발광 재료를 포함할 수 있다. 이에 따라, 제1, 제2 및 제3 유기 발광층(17, 18, 19)에서는 각각 적색광, 녹색광, 청색곽이 발생할 수 있고, 이 세 가지 광이 섞여 백색광이 형성될 수 있다. 한편, 도 3에는 도시되지 않았지만, 발광층(510)은 필요에 따라 다양한 추가적인 층들을 포함할 수도 있다. 예를 들어, 제1 유기 발광층(17)과 제2 유기 발광층(18) 사이에 추가적인 전자 수송층, 정공 수송층 중 적어도 어느 하나가 더 마련될 수 있다. 또한, 제2 유기 발광층(18)과 제3 유기 발광층(19) 사이에 추가적인 전자 수송층, 정공 수송층 중 적어도 어느 하나가 더 마련될 수 있다.
발광 구조체(OES)는 후술하는 기판(100), 박막 트랜지스터(Tr1, Tr2)를 포함하는 구동 회로 기판 상에 마련될 수 있다. 발광 구조체(OES)는 구동 회로 기판으로부터의 구동 신호에 따라 광을 생성할 수 있다. 발광 구조체(OES)와 구동 회로 기판이 연결된 모습에 대해서는 후술한다.
기판(100)은 반도체 기판이나 절연성 기판 등을 포함할 수 있다. 예를 들어, 기판(100)으로 실리콘, 실리콘 카바이드, 게르마늄, 실리콘-게르마늄 및 Ⅲ-Ⅴ족 반도체 물질 등을 포함하는 다양한 반도체 기판을 적용할 수 있다. 또한, 기판(100)으로 사파이어 기판 등의 절연성 기판을 적용할 수 있다. 하지만 이는 예시적인 것으로 기판(100)의 물질은 전술한 바에 한정되지 않고 다양하게 변화될 수 있다.
도 1을 참조하면, 기판(100) 상에는 박막 트랜지스터(Tr1, Tr2)가 마련될 수 있다. 예를 들어, 기판(100) 상에는 제1 박막 트랜지스터(Tr1)와 제2 박막 트랜지스터(Tr2)가 마련될 수 있다. 제1 박막 트랜지스터(Tr1)는 발광 구조체(OES)에 구동 신호를 전달하는 구동 박막 트랜지스터일 수 있다. 제2 박막 트랜지스터(Tr2)는 제1 박막 트랜지스터(Tr1)의 구동을 제어하는 스위칭 박막 트랜지스터일 수 있다. 기판(100) 및 박막 트랜지스터(Tr1, Tr2)를 포함하는 구조를 구동 회로 기판으로 지칭할 수 있다.
제1 박막 트랜지스터(Tr1)는 제1 게이트 전극(10), 제1 채널(20), 제1 소스 전극(30) 및 제1 드레인 전극(40)을 포함할 수 있다. 제1 게이트 전극(10)과 제1 채널(20)은 게이트 절연층(50)을 사이에 두고 서로 마주하며 이격되어 형성될 수 있다. 제1 소스 전극(30) 및 제1 드레인 전극(40)은 제1 채널(20)의 양단과 각각 접할 수 있다.
제2 박막 트랜지스터(Tr2)는 제2 게이트 전극(11), 제2 채널(21), 제2 소스 전극(31) 및 제2 드레인 전극(41)을 포함할 수 있다. 제2 게이트 전극(11)과 제2 채널(21)은 게이트 절연층(50)을 사이에 두고 서로 마주하며 이격되어 형성될 수 있다. 제2 소스 전극(31) 및 제2 드레인 전극(41)은 제2 채널(21)의 양단과 각각 접할 수 있다.
도 1에 도시된 바와 같이, 기판(100) 상에 제1 및 제2 게이트 전극(10, 11)이 마련되고, 기판(100) 상에 제1 및 제2 게이트 전극(10, 11)을 덮도록 형성되는 게이트 절연층(50)이 마련될 수 있다. 제1 및 제2 채널(20, 21), 제1 및 제2 소스 전극(30, 31)과 제1 및 제2 드레인 전극(40, 41)은 게이트 절연층(50) 상에 마련될 수 있다. 이처럼, 제1 및 제2 박막 트랜지스터(Tr1, Tr2)는 제1 및 제2 게이트 전극(10, 11)이 제1 및 제2 채널(20, 21)보다 하부에 마련되는 바텀 게이트형 박막 트랜지스터를 포함할 수 있다.
제1 박막 트랜지스터(Tr1)와 제2 박막 트랜지스터(Tr2)는 서로 전기적으로 연결될 수 있다. 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(10)과 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(41)이 서로 전기적으로 연결될 수 있다. 예를 들어, 제2 드레인 전극(41)은, 게이트 절연층(50)에 제1 게이트 전극(10)의 일부를 노출시키도록 형성된 제1 게이트홀(h4)을 통해 제1 게이트 전극(10)과 접하도록 형성될 수 있다.
도 2를 참조하면, 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 영역에 제2 트랜지스터(Tr2)가 마련될 수 있다. 스위칭 박막 트랜지스터로 기능하는 제2 박막 트랜지스터(Tr2)는 화소를 선택하는 기능을 수행할 수 있다. 제2 박막 트랜지스터(Tr2)는 스캔 배선(SL)으로부터 분기되는 제2 게이트 전극(11), 제2 게이트 전극(11) 상에 마련되는 제2 채널(21), 데이터 배선(DL)으로부터 분기되는 제2 소스 전극(31), 및 제2 드레인 전극(41)을 포함할 수 있다.
구동 박막 트랜지스터로 기능하는 제1 박막 트랜지스터(Tr1)는 제2 박막 트랜지스터(Tr2)에 의해 선택된 화소의 발광 구조체(OES)를 구동하는 역할을 수행할 수 있다. 제1 박막 트랜지스터(Tr1)는 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(41)과 연결된 제1 게이트 전극(10), 제1 게이트 전극(10) 상에 마련되는 제1 채널(20), 구동 전류 배선(VDD)과 연결된 제1 소스 전극(30)과 제1 드레인 전극(40)을 포함할 수 있다.
제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(41)과 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(10)은 제1 게이트홀(h4)에 의해 연결될 수 있다. 예를 들어, 제2 드레인 전극(41)은 제1 게이트홀(h4)의 내부를 채우도록 연장되어 제1 게이트 전극(10)과 접하도록 형성될 수 있다.
기판(100) 상에는 박막 트랜지스터(Tr1, Tr2)를 덮도록 마련되는 제1 절연층(200)이 형성될 수 있다. 예를 들어, 제1 절연층(200)은 제1 및 제2 채널(20, 21), 제1 및 제2 소스 전극(30, 31), 제1 및 제2 드레인 전극(40, 41)과 게이트 절연층(50)을 덮도록 형성될 수 있다.
제1 절연층(200)은 유전 물질을 포함할 수 있다. 예를 들어, 제1 절연층(200)은 Al2O3, SiOx, AlOx, SiON, SiN, 중 어느 하나 또는, 이 물질들의 조합을 포함할 수도 있다. 예를 들어, 제1 절연층(200)은 SiO, AlO 중 어느 하나를 포함할 수 있다. 또한, 제1 절연층(200)은 Al2O3, SiOx, AlOx, SiON, SiN, 중 어느 하나에 Si, Al, Zr, Y, La, Gd, Sr, Hf, Ce와 같은 도펀트를 더 포함하는 물질일 수 있다. 그러나 이에 한정되는 것은 아니며, 도펀트의 종류는 위에 나열된 물질 이외의 다른 물질을 포함할 수 있다. 나아가, 제1 절연층(200)은 앞서 나열된 물질들 이외에, 절연 특성을 가지는 다른 유전 물질을 포함할 수도 있다.
제1 절연층(200)은, 박막 트랜지스터(Tr1, Tr2)의 제1 부분을 노출시키는 제1 홀(h1)과 박막 트랜지스터(Tr1, Tr2)의 제2 부분을 노출시키는 제2 홀(h2)을 포함할 수 있다. 여기서 제1 부분은, 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(10)일 수 있다. 이 경우, 제1 홀(h1)은 게이트 절연층(50)에 형성된 제2 게이트홀(h5)과 연결되어, 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(10)의 일부를 노출시킬 수 있다. 또한, 제2 부분은, 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(40)일 수 있다. 이 경우, 제2 홀(h2)은 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(40)의 일부를 노출시킬 수 있다.
반사층(300)은 제1 절연층(200) 상에 마련될 수 있다. 반사층(300)은 금속을 포함할 수 있다. 예를 들어, 반사층(300)은 금(Au), 은(Ag) 또는 금이나 은을 포함하는 합금으로 이루어질 수 있다. 그러나 이에 한정되는 것은 아니며, 반사층(300)은 은 이외의 다른 금속을 포함할 수 있다.
반사층(300)은 캐소드(520)와 함께 마이크로 캐비티(L)를 형성할 수 있다. 예를 들어, 반사층(300)과 캐소드(520)는 임의의 광학적 길이를 가지는 마이크로 캐비티(L)를 형성할 수 있다. 마이크로 캐비티(L)의 광학적 길이는 발광층(510)으로부터 방출되는 광의 반파장(λ/2)의 정수배일 수 있다. 예를 들어, 발광층(510)으로부터 방출된 백색광 중 일부 광의 반파장(λ/2)의 정수배가 마이크로 캐비티(L)의 광학적 길이와 동일한 경우, 해당 파장의 광은 반사층(300)과 캐소드(520)에 의해 형성된 마이크로 캐비티(L) 사이를 왕복하며 공진할 수 있다. 마이크로 캐비티(L) 사이를 공진하는 광의 파장(
Figure pat00001
)을 공진 파장이라 한다. 이 때, 공진 파장을 가지는 광은 반사층(300)과 캐소드(520) 사이에서 공진한 후에 증폭되어 캐소드(520)를 통해 외부로 방출될 수 있다. 예를 들어, 발광층(510)에 의해 방출되어 마이크로 캐비티(L) 내에서 공진하여 증폭된 광은 캐소드(520)의 상부를 통해 유기 발광 소자(1000) 외부로 방출될 수 있다. 이 경우, 애노드(500)는 투명 전극이고, 캐소드(520)는 광의 일부를 반사하고 일부를 투과시키는 반투과 전극일 수 있다. 이에 따라, 발광층(510)으로부터 생성된 광은 애노드(500)를 투과하여 반사층(300)에 의해 반사되고, 캐소드(520)에 의해 다시 반사될 수 있다. 이와 같이, 광은 반사층(300)과 캐소드(520) 사이를 왕복하여 진행할 수 있다. 예를 들어, 캐소드(520)는 반사성 금속으로 이루어지며, 캐소드(520)의 두께는 10 nm 내지 20 nm일 수 있다.
이와 같이, 발광층(510)으로부터 특정 파장의 광이 아닌, 백색광이 방출되더라도, 반사층(300)과 캐소드(520)에 의해 형성된 마이크로 캐비티(L)에 의해서, 특정 파장의 광이 추출되어 유기 발광 소자(1000) 외부로 방출될 수 있다. 이 경우, 마이크로 캐비티(L)의 광학적 길이의 설계에 따라, 발광층(510)에 의해 방출된 백색광으로부터 추출되는 광의 특정 파장이 정해질 수 있다.
반사층(300)은 제1 홀(h1)을 통해 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(10)과 전기적으로 연결되도록 형성될 수 있다. 예를 들어, 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(10)의 일부는 제1 홀(h1)과 제2 게이트홀(h5)에 의해 외부로 노출될 수 있다. 반사층(300)은 제1 홀(h1)과 제2 게이트홀(h5)을 통해 제1 게이트 전극(10)의 일부와 접촉하도록 형성될 수 있다. 예를 들어, 반사층(300)의 일부가 제1 홀(h1) 및 제2 게이트홀(h5)의 내부를 채우도록 연장되어 형성될 수 있다.
또한, 도 1 및 도 2에 도시된 바와 같이, 박막 트랜지스터(Tr1, Tr2)는 제1 절연층(200)을 사이에 두고 반사층(300)과 서로 중첩되도록 형성될 수 있다. 예를 들어, 반사층(300)은 제1 및 제2 박막 트랜지스터(Tr1, Tr2)가 형성된 영역과 중첩되는 영역에 마련될 수 있다. 이에 따라, 유기 발광 소자(1000)를 수직 방향(z축 방향)과 수직인 평면 상에서 내려다 볼 때, 반사층(300)은 제1 및 제2 박막 트랜지스터(Tr1, Tr2)와 중첩되어 보일 수 있다.
제1 절연층(200) 상에는 반사층(300)을 덮도록 마련되는 제2 절연층(400)이 형성될 수 있다. 제2 절연층(400)은 유전 물질을 포함할 수 있다. 예를 들어, 제2 절연층(400)은 Al2O3, SiOx, AlOx, SiON, SiN, 중 어느 하나 또는, 이 물질들의 조합을 포함할 수도 있다. 예를 들어, 제2 절연층(400)은 SiO, AlO 중 어느 하나를 포함할 수 있다. 또한, 제2 절연층(400)은 Al2O3, SiOx, AlOx, SiON, SiN, 중 어느 하나에 Si, Al, Zr, Y, La, Gd, Sr, Hf, Ce와 같은 도펀트를 더 포함하는 물질일 수 있다. 그러나 이에 한정되는 것은 아니며, 도펀트의 종류는 위에 나열된 물질 이외의 다른 물질을 포함할 수 있다. 나아가, 제2 절연층(400)은 앞서 나열된 물질들 이외에, 절연 특성을 가지는 다른 유전 물질을 포함할 수도 있다.
제2 절연층(400)은, 제1 절연층(200)의 제2 홀(h2)과 연결되어 박막 트랜지스터(Tr1, Tr2)의 제2 부분을 노출시키는 제3 홀(h3)을 포함할 수 있다. 여기서, 제2 부분은, 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(40)일 수 있다. 이 경우, 제3 홀(h3)은 제1 절연층(200)의 제2 홀(h2)과 연결되어, 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(40)의 일부를 노출시킬 수 있다.
이하에서는, 발광 구조체(OES)가 기판(100), 제1 및 제2 박막 트랜지스터(Tr1, Tr2)를 포함하는 구동 회로 기판과 연결된 모습에 대해 설명한다.
제2 절연층(400) 상에는 발광 구조체(OES)가 마련될 수 있다. 예를 들어, 제2 절연층(400) 상에 애노드(500), 발광층(510) 및 캐소드(520)가 순차적으로 적층되어 형성될 수 있다. 도 1 및 도 2에 도시된 바와 같이, 발광 구조체(OES)는 반사층(300)이 형성된 영역과 중첩되는 영역에 마련될 수 있다. 이에 따라, 유기 발광 소자(1000)를 수직 방향(z축 방향)과 수직인 평면 상에서 내려다 볼 때, 발광 구조체(OES)는 반사층(300)과 중첩되어 보일 수 있다.
발광층(510)의 적층 방향(z축 방향)과 수직한 방향(x축 또는 y축 방향)으로의 폭은 애노드(500) 및 캐소드(520)의 적층 방향(z축 방향)과 수직한 방향(x축 또는 y축 방향)으로의 폭보다 좁을 수 있다. 이 경우, 유기 발광 소자(1000)는 애노드(500)와 캐소드(520) 사이에 발광층(510)을 둘러싸도록 형성되는 화소 한정층(530)을 더 포함할 수 있다.
제2 절연층(400) 상에 마련된 애노드(500)는 제2 홀(h2) 및 제3 홀(h3)을 통해 박막 트랜지스터(Tr1, Tr2)의 제2 부분과 전기적으로 연결되도록 형성될 수 있다. 여기서, 제2 부분은, 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(40)일 수 있다. 이 경우, 애노드(500)는 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(40)의 일부를 노출시키도록 서로 연결되어 형성된 제2 홀(h2) 및 제3 홀(h3)을 통해 제1 드레인 전극(40)의 일부와 접촉하도록 형성될 수 있다. 예를 들어, 애노드(500)의 일부가 제2 홀(h2) 및 제3 홀(h3)의 내부를 채우도록 연장되어 형성될 수 있다.
이상에서 설명한 바와 같이, 반사층(300)은 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(10)과 전기적으로 연결되고, 애노드(500)는 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(40)과 전기적으로 연결되도록 형성될 수 있다. 이처럼, 제1 박막 트랜지스터(Tr1)와 전기적으로 연결된 반사층(300)과 애노드(500)는 제2 절연층(400)을 사이에 두고 서로 마주하며 이격되어 형성될 수 있다. 이에 따라, 제2 절연층(400)을 사이에 두고 반사층(300)과 애노드(500)가 중첩되어 용량 커패시터(STC)를 형성할 수 있다. 반사층(300)과 애노드(500)에 의해 형성된 용량 커패시터(STC)에 의해서, 발광층(510)으로 공급되는 전하량이 일정 수준으로 유지될 수 있고, 킥백(kick back) 현상이 감소될 수 있다. 또한, 반사층(300)과 애노드(500)에 의해 형성된 용량 커패시터(STC)가 제1 및 제2 박막 트랜지스터(Tr1, Tr2)와 수직 방향(z축 방향)으로 중첩된 영역에 형성될 수 있다. 이에 따라, 제1 및 제2 박막 트랜지스터(Tr1, Tr2)로부터 수평 방향(x축 및 y축 방향)으로 이격된 영역에 용량 커패시터(STC)를 마련하기 위한 별도의 공간이 마련될 필요가 없을 수 있다.
도 5는 도 1의 유기 발광 소자(1000)에 포함되는 반사층(300)의 예시적인 구조를 간략하게 도시한 측단면도이다.
도 5를 참조하면, 반사층(300)의 상부 표면에는 복수 개의 나노구조물(NS)이 마련될 수 있다. 복수 개의 나노구조물(NS)은 원기둥 형상을 가질 수 있다. 그러나 이에 한정되는 것은 아니고, 복수 개의 나노구조물(NS)은 삼각기둥, 사각기둥 등의 다양한 형태의 기둥 형상을 가질 수 있다.
복수 개의 나노구조물(NS)의 크기는 발광 구조체(OES)로부터 발생한 광의 파장보다 작을 수 있다. 복수 개의 나노구조물(NS)은 반사층(300)의 상부 표면 상에 수평 방향으로 서로 소정의 거리만큼 이격되어, 주기적으로 배치될 수 있다. 예를 들어, 복수 개의 나노구조물(NS)의 배치 주기는 100nm 내지 150nm일 수 있다. 그러나 이에 한정되는 것은 아니며, 복수 개의 나노구조물(NS)은 불규칙적으로 배치될 수도 있다. 또한, 복수 개의 나노구조물(NS)의 높이는 복수 개의 나노구조물(NS)의 배치 주기보다 짧을 수 있다. 예를 들어, 복수 개의 나노구조물(NS)의 배치 주기는 100nm이상일 수 있고, 높이는 10nm 내지 100nm이하일 수 있다. 복수 개의 나노구조물(NS)의 직경은 복수 개의 나노구조물(NS)의 배치 간격과 같거나 작을 수 있다. 예를 들어, 복수 개의 나노구조물(NS)의 배치 주기는 100nm 이상일 수 있고, 직경은 100nm일 수 있다.
복수 개의 나노구조물(NS)의 형상에 따라서, 반사층(300)과 캐소드(520)에 의해 형성된 마이크로 캐비티(L)에 대한 공진 파장을 가지는 광 이외의 광에 대한 공진이 억제될 수 있다. 예를 들어, 마이크로 캐비티(L)에 대한 공진 파장을 가지지 않는 일부 광도 마이크로 캐비티(L) 내부에서 공진을 할 수 있다. 이 경우, 유기 발광 소자(1000)의 색순도가 저하될 수 있다. 복수 개의 나노구조물(NS)은 마이크로 캐비티(L)에 대한 공진 파장을 가지지 않는 광을 흡수함으로써, 마이크로 캐비티(L)에 대한 공진 파장을 가지는 광의 추출 효율을 증가시킬 수 있다. 이로 인해, 유기 발광 소자(1000)의 색순도가 향상될 수 있다.
도 6은 비교예에 따른 유기 발광 소자(1100)의 예시적인 구조를 간략하게 도시한 측단면도이다.
도 6을 참조하면, 비교예에 따른 유기 발광 소자(1100)는 기판(101), 기판(101) 상에 마련되는 박막 트랜지스터(Tr3, Tr4), 기판(101) 상에 박막 트랜지스터(Tr3, Tr4)를 덮도록 마련되는 제1 절연층(201), 제1 절연층(201) 상에 마련되고, 박막 트랜지스터(Tr1, Tr2)의 일부와 전기적으로 연결되도록 형성되는 애노드(501), 애노드(501) 상에 마련되는 발광층(511) 및 발광층(511) 상에 마련되는 캐소드(521)를 포함할 수 있다. 또한, 유기 발광 소자(1100)는 애노드(501)와 캐소드(521) 사이에 마련되며, 발광층(511)을 둘러싸도록 형성되는 화소 한정층(531)을 더 포함할 수 있다.
애노드(501), 발광층(511) 및 캐소드(521)는 발광 구조체(OES)를 형성할 수 있다. 발광 구조체(OES)는 유기 발광 다이오드(Organic light emitting diode; OLED)일 수 있다. 예를 들어, 발광 구조체(OES)는 백색광을 발광하는 백색 유기 발광 구조체일 수 있다.
기판(101) 상에는 박막 트랜지스터(Tr3, Tr4)가 마련될 수 있다. 예를 들어, 기판(101) 상에는 제1 박막 트랜지스터(Tr3)와 제2 박막 트랜지스터(Tr4)가 마련될 수 있다. 제1 박막 트랜지스터(Tr3)는 발광 구조체(OES)에 구동 신호를 전달하는 구동 박막 트랜지스터일 수 있다. 제2 박막 트랜지스터(Tr4)는 제1 박막 트랜지스터(Tr3)의 구동을 제어하는 스위칭 박막 트랜지스터일 수 있다. 기판(101) 및 박막 트랜지스터(Tr3, Tr4)를 포함하는 구조를 구동 회로 기판으로 지칭할 수 있다.
제1 박막 트랜지스터(Tr3)는 제1 게이트 전극(12), 제1 채널(22), 제1 소스 전극(32) 및 제1 드레인 전극(42)을 포함할 수 있다. 제1 게이트 전극(12)과 제1 채널(22)은 게이트 절연층(51)을 사이에 두고 서로 마주하며 이격되어 형성될 수 있다. 제1 소스 전극(31) 및 제1 드레인 전극(41)은 제1 채널(21)의 양단과 각각 접할 수 있다.
제2 박막 트랜지스터(Tr4)는 제2 게이트 전극(13), 제2 채널(23), 제2 소스 전극(33) 및 제2 드레인 전극(43)을 포함할 수 있다. 제2 게이트 전극(13)과 제2 채널(23)은 게이트 절연층(51)을 사이에 두고 서로 마주하며 이격되어 형성될 수 있다. 제2 소스 전극(33) 및 제2 드레인 전극(44)은 제2 채널(23)의 양단과 각각 접할 수 있다.
도 6에 도시된 바와 같이, 기판(101) 상에 제1 및 제2 게이트 전극(12, 13)이 마련되고, 기판(101) 상에 제1 및 제2 게이트 전극(12, 13)을 덮도록 형성되는 게이트 절연층(51)이 마련될 수 있다. 제1 및 제2 채널(22, 23), 제1 및 제2 소스 전극(32, 33)과 제1 및 제2 드레인 전극(42, 43)은 게이트 절연층(51) 상에 마련될 수 있다. 이처럼, 제1 및 제2 박막 트랜지스터(Tr3, Tr4)는 제1 및 제2 게이트 전극(12, 13)이 제1 및 제2 채널(22, 23)보다 하부에 마련되는 바텀 게이트형 박막 트랜지스터를 포함할 수 있다.
제1 박막 트랜지스터(Tr3)와 제2 박막 트랜지스터(Tr4)는 서로 전기적으로 연결될 수 있다. 예를 들어, 제2 드레인 전극(43)은, 게이트 절연층(51)에 제1 게이트 전극(12)의 일부를 노출시키도록 형성된 제1 게이트홀(h7)을 통해 제1 게이트 전극(12)과 접하도록 형성될 수 있다.
기판(101) 상에는 박막 트랜지스터(Tr3, Tr4)를 덮도록 마련되는 제1 절연층(201)이 형성될 수 있다. 제1 절연층(201)은, 박막 트랜지스터(Tr3, Tr4)의 일부를 노출시키는 제1 홀(h6)을 포함할 수 있다. 예를 들어, 제1 홀(h6)은 제1 박막 트랜지스터(Tr3)의 제1 드레인 전극(42)의 일부를 노출시키도록 형성될 수 있다.
제1 절연층(201) 상에는 발광 구조체(OES)가 마련될 수 있다. 예를 들어, 제1 절연층(201) 상에 애노드(501), 발광층(511) 및 캐소드(520)가 순차적으로 적층되어 형성될 수 있다. 제1 절연층(201) 상에 마련된 애노드(501)는 제1 홀(h6)을 통해 제1 박막 트랜지스터(Tr3)의 제1 드레인 전극(42)과 전기적으로 연결될 수 있다. 예를 들어, 애노드(501)는 제1 박막 트랜지스터(Tr3)의 제1 드레인 전극(42)의 일부를 노출시키도록 형성된 제1 홀(h6)을 통해 제1 드레인 전극(42)의 일부와 접촉하도록 형성될 수 있다. 예를 들어, 애노드(501)의 일부가 제1 홀(h6)의 내부를 채우도록 연장되어 형성될 수 있다.
한편, 기판(101) 상에는 추가 전극(16)이 마련될 수 있다. 예를 들어, 기판(101) 상에 제1 및 제2 게이트 전극(12, 13)과 수평 방향(x축 또는 y축 방향)으로 나란하게 이격되도록 추가 전극(16)이 마련될 수 있다. 추가 전극(16)은 게이트 절연층(51)에 의해 덮힐 수 있다. 추가 전극(16)은 제1 및 제2 게이트 전극(12, 13)과 동일 공정 하에서 형성될 수 있다. 또한, 제1 드레인 전극(42)은 추가 전극(16)에 대응되는 영역까지 연장되어 형성될 수 있다. 이에 따라, 추가 전극(16)과 제1 드레인 전극(42)의 일부가 게이트 절연층(51)을 사이에 두고 용량 커패시터(STC)를 형성할 수 있다. 이 용량 커패시터(STC)에 의해서, 발광층(511)으로 공급되는 전하량이 일정 수준으로 유지될 수 있고, 킥백(kick back) 현상이 감소될 수 있다. 그러나, 추가 전극(16)을 형성하기 위해서는 제1 및 제2 게이트 전극(12, 13)과 수평 방향(x축 방향 또는 y축 방향)으로 이격된 영역에 용량 커패시터(STC)를 마련하기 위한 별도의 공간을 마련해야 할 필요가 있고, 이에 따라, 유기 발광 소자(1100)가 소형화되는 데에 한계가 발생할 수 있다.
도 7은 다른 일 실시예에 따른 유기 발광 소자(1200)의 예시적인 구성을 간략하게 도시한 측단면도이다. 도 7의 유기 발광 소자(1200)는 탑 게이트형 박막 트랜지스터(Tr5, Tr6)를 포함한다는 점을 제외하고는 도 1의 유기 발광 소자(1000)와 실질적으로 동일할 수 있다. 도 7을 설명함에 있어, 도 1 내지 도 5와 중복되는 내용은 생략한다.
도 7을 참조하면, 기판(102) 상에 제1 박막 트랜지스터(Tr5) 및 제2 박막 트랜지스터(Tr6)가 마련될 수 있다. 제1 박막 트랜지스터(Tr5)는 기판(102) 상에 마련된 제1 채널(24), 제1 채널(24)의 양단과 각각 접촉하는 제1 소스 전극(34)과 제1 드레인 전극(44), 제1 채널(24) 상에 마련된 제1 게이트 절연층(64), 제1 게이트 절연층(64) 상에 마련된 제1 게이트 전극(14)을 포함할 수 있다. 제2 박막 트랜지스터(Tr6)는 기판(102) 상에 마련된 제2 채널(25), 제2 채널(25)의 양단과 각각 접촉하는 제2 소스 전극(35)과 제2 드레인 전극(45), 제2 채널(25) 상에 마련된 제2 게이트 절연층(65), 제2 게이트 절연층(65) 상에 마련된 제2 게이트 전극(15)을 포함할 수 있다.
또한, 기판(102) 상에 제1 및 제2 박막 트랜지스터(Tr5, Tr6)을 덮도록 형성되는 트랜지스터 절연층(52)이 마련될 수 있다. 트랜지스터 절연층(52)은 제1 박막 트랜지스터(Tr5)의 제1 게이트 전극(14)의 일부를 노출시키는 제1 게이트홀(h11)과 제1 드레인 전극(44)의 일부를 노출시키는 제2 게이트홀(h12)을 포함할 수 있다. 도 7에는 제1 및 제2 게이트 절연층(64, 65)과 트랜지스터 절연층(52)이 분리된 층으로 도시되어 있으나, 이에 한정되는 것은 아니고, 제1 및 제2 게이트 절연층(64, 65)과 트랜지스터 절연층(52)은 일체로 형성될 수도 있다.
트랜지스터 절연층(52) 상에는 제1 절연층(200), 반사층(300), 제2 절연층(400) 및 발광 구조체(OES)가 순차적으로 적층되어 형성될 수 있다. 제2 절연층(400)의 상부 표면에 애노드(500)가 마련될 수 있다.
제1 절연층(200)은 제1 게이트홀(h11)과 연결되어 제1 게이트 전극(14)의 일부를 노출시키는 제1 홀(h8)을 포함할 수 있다. 또한, 제1 절연층(200)은 제2 게이트홀(h12)과 연결되어 제1 드레인 전극(44)의 일부를 노출시키는 제2 홀(h9)을 포함할 수 있다.
제2 절연층(400)은 제2 게이트홀(h12), 제2 홀(h9)과 연결되어 제1 드레인 전극(44)의 일부를 노출시키는 제3 홀(h10)을 포함할 수 있다.
반사층(300)은 제1 홀(h8) 및 제1 게이트홀(h11)을 통해 제1 게이트 전극(14)과 전기적으로 연결될 수 있다. 애노드(500)는 제2 홀(h9), 제3 홀(h10) 및 제2 게이트홀(h12)을 통해 제1 드레인 전극(44)과 전기적으로 연결될 수 있다.
이처럼, 제1 및 제2 박막 트랜지스터(Tr6, Tr7)는 제1 및 제2 게이트 전극(14, 15)이 제1 및 제2 채널(24, 25)보다 상부에 마련되는 탑 게이트형 박막 트랜지스터를 포함할 수 있다.
도 8 내지 도 17은 일 실시예에 따른 유기 발광 소자(1000)의 제조 방법을 설명하기 위한 것이다.
도 8을 참조하면, 기판(100) 상에 제1 및 제2 게이트 전극(10, 11)을 형성할 수 있다. 제1 및 제2 게이트 전극(10, 11)은 기판(100)의 상부 표면 상에 서로 이격되도록 형성될 수 있다.
도 9를 참조하면, 기판(100) 상에 제1 및 제2 게이트 전극(10, 11)을 덮는 게이트 절연층(50)을 형성할 수 있다.
도 10을 참조하면, 기판(100) 상에 형성된 게이트 절연층(50)의 일부를 패터닝하여 제1 게이트홀(h4) 및 제2 게이트홀(h5)을 형성할 수 있다. 예를 들어, 기판(100) 상에 형성된 게이트 절연층(50)의 일부를 에칭하여 제1 게이트홀(h4) 및 제2 게이트홀(h5)을 형성할 수 있다. 이 경우, 제1 게이트홀(h4) 및 제2 게이트홀(h5)은 각각 제1 게이트 전극(10)의 일부를 노출시키도록 형성될 수 있다.
도 11을 참조하면, 게이트 절연층(50) 상에 제1 및 제2 채널(20, 21), 제1 및 제2 소스 전극(30, 31), 제1 및 제2 드레인 전극(40, 41)을 형성할 수 있다. 이에 따라, 제1 박막 트랜지스터(Tr1)와 제2 박막 트랜지스터(Tr2)가 형성될 수 있다.
예를 들어, 게이트 절연층(50) 상에 제1 게이트 전극(10)과 대응하는 영역에 제1 채널(20)을 형성하고, 제1 채널(20)의 양단과 접하는 제1 소스 전극(30) 및 제1 드레인 전극(40)을 형성할 수 있다. 또한, 게이트 절연층(50) 상에 제2 게이트 전극(11)과 대응하는 영역에 제2 채널(21)을 형성하고, 제2 채널(21)의 양단과 접하는 제2 소스 전극(31) 및 제2 드레인 전극(41)을 형성할 수 있다. 이 경우, 제2 드레인 전극(41)은 제1 게이트홀(h4)을 통해서 제1 게이트 전극(10)의 일부와 접하도록 형성될 수 있다.
도 12를 참조하면, 제1 및 제2 박막 트랜지스터(Tr1, Tr2)를 덮는 제1 절연층(200)을 형성할 수 있다. 나아가, 제1 절연층(200)의 일부를 패터닝하여 제2 게이트홀(h5)과 연결되어 제1 게이트 전극(10)의 일부를 노출시키는 제1 홀(h1)을 형성할 수 있다. 또한, 제1 절연층(200)의 다른 일부를 패터닝하여 제1 드레인 전극(40)의 일부를 노출시키는 제2 홀(h2)을 형성할 수 있다.
도 13을 참조하면, 제1 절연층(200) 상에 반사층(300)을 형성할 수 있다. 이 경우, 반사층(300)은 제1 홀(h1)과 제2 게이트홀(h5)을 통해 제1 게이트 전극(10)과 전기적으로 연결되도록 형성될 수 있다. 예를 들어, 반사층(300)은 제1 홀(h1)과 제2 게이트홀(h5)의 내부를 채우도록 연장되어 형성되고, 제1 게이트 전극(10)과 접촉하도록 형성될 수 있다.
도 14를 참조하면, 제1 절연층(200) 상에 반사층(300)을 덮는 제2 절연층(400)을 형성할 수 있다. 이 경우, 제2 절연층(400)의 일부를 패터닝하여 제2 홀(h2)과 연결되어 제1 드레인 전극(40)의 일부를 노출시키는 제3 홀(h3)을 형성할 수 있다.
도 15를 참조하면, 제2 절연층(400) 상에 애노드(500)를 형성할 수 있다. 이 경우, 애노드(500)는 제2 홀(h2)과 제3 홀(h3)을 통해 제1 드레인 전극(40)과 전기적으로 연결되도록 형성될 수 있다. 예를 들어, 애노드(500)는 제2 홀(h2)과 제3 홀(h3)의 내부를 채우도록 연장되어 형성되고, 제1 드레인 전극(40)과 접촉하도록 형성될 수 있다.
도 16을 참조하면, 애노드(500) 상에 화소 한정층(530)을 형성할 수 있다. 이 경우, 화소 한정층(530)의 일부를 패터닝하여 애노드(500)의 일부가 노출되도록 할 수 있다.
도 17을 참조하면, 화소 한정층(530)을 패터닝하여 형성된 공간에 발광층(510)을 형성하고, 발광층(510)과 화소 한정층(530)을 덮는 캐소드(520)를 형성할 수 있다. 이에 따라, 발광 구조체(OES)가 형성될 수 있다.
도 8 내지 도 17을 참조하여 설명한 일련의 제조 방법에 의해서 유기 발광 소자(1000)가 제조될 수 있다. 유기 발광 소자(1000)는 제1 및 제2 트랜지스터(Tr1, Tr2)와 발광 구조체(OES) 사이에 형성된 용량 커패시터를 포함할 수 있다. 이 용량 커패시터는 반사층(300)과 애노드(500)에 의해 형성될 수 있다. 이 용량 커패시터에 의해서 발광층(510)으로 공급되는 전하량이 일정 수준으로 유지될 수 있고, 킥백(kick back) 현상이 감소될 수 있다. 또한, 반사층(300)과 애노드(500)에 의해 형성된 용량 커패시터가 제1 및 제2 박막 트랜지스터(Tr1, Tr2)와 수직 방향으로 중첩된 영역에 형성될 수 있다. 이에 따라, 제1 및 제2 박막 트랜지스터(Tr1, Tr2)로부터 수평 방향으로 이격된 영역에 용량 커패시터를 마련하기 위한 별도의 공간이 마련될 필요가 없을 수 있다.
도 18은 일 실시예에 따른 유기 발광 표시 장치(2000)의 예시적인 구성을 간략하게 도시한 평면도이다.
도 18을 참조하면, 유기 발광 표시 장치(2000)는 복수 개의 화소(R, G, B)를 포함할 수 있다. 예를 들어, 유기 발광 표시 장치(2000)는 서로 다른 파장의 광을 방출하는 복수 개의 화소(R, G, B)를 포함할 수 있다. 복수 개의 화소(R, G, B)는 적색광을 방출하는 제1 화소(R), 녹색광을 방출하는 제2 화소(G) 및 청색광을 방출하는 제3 화소(B)를 포함할 수 있다. 제1 내지 제3 화소(R, G, B)는 하나의 화소 그룹(PG)을 형성할 수 있다. 유기 발광 표시 장치(2000)에는 복수 개의 화소 그룹(PG)이 규칙적으로 배열될 수 있다. 제1 화소(R), 제2 화소(G) 및 제3 화소(B)는 도 1 또는 도 7을 참조하여 설명한 유기 발광 소자(1000, 1200) 중 어느 하나를 포함할 수 있다.
한편, 복수 개의 화소(R, G, B) 각각의 반사층(300) 및 캐소드(520) 사이의 광학적 거리는 서로 다를 수 있다. 이에 따라, 반사층(300) 및 캐소드(520) 사이에서 공진하는 광의 파장이 달라질 수 있고, 복수 개의 화소(R, G, B) 각각으로부터 서로 다른 파장의 광이 방출될 수 있다.
상기한 다양한 실시예들은 예시적인 것에 불과한 것으로, 당해 기술분야의 통상을 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 수 있다. 따라서, 예시적인 다양한 실시예에 따른 진정한 기술적 보호범위는 하기의 특허청구범위에 기재된 발명의 기술적 사상에 의해 정해져야만 할 것이다.
100, 101: 기판
200, 201: 제1 절연층
300: 반사층
400: 제2 절연층
500, 501: 애노드
510, 511: 발광층
520, 521: 캐소드
530, 531: 화소 한정층
Tr1, Tr2, Tr3, Tr4, Tr5, Tr6: 박막 트랜지스터
10, 12, 14: 제1 게이트 전극
11, 13, 15: 제2 게이트 전극
20, 22, 24: 제1 채널
21, 23, 25: 제2 채널
30, 32, 34: 제1 소스 전극
31, 33, 35: 제2 소스 전극
40, 42, 44: 제1 드레인 전극
41, 43, 45: 제2 드레인 전극
1000, 1100, 1200: 유기 발광 소자
2000: 유기 발광 표시 장치
STC: 용량 커패시터

Claims (20)

  1. 기판;
    상기 기판 상에 마련되는 박막 트랜지스터;
    상기 기판 상에 상기 박막 트랜지스터를 덮도록 마련되는 제1 절연층;
    상기 제1 절연층 상에 마련되고, 상기 박막 트랜지스터의 제1 부분과 전기적으로 연결되도록 형성되는 반사층;
    상기 제1 절연층 상에 상기 반사층을 덮도록 마련되는 제2 절연층;
    상기 제2 절연층 상에 마련되고, 상기 박막 트랜지스터의 상기 제1 부분과 다른 제2 부분과 전기적으로 연결되도록 형성되는 애노드;
    상기 애노드 상에 마련되는 발광층; 및
    상기 발광층 상에 마련되는 캐소드; 를 포함하고,
    상기 제2 절연층을 사이에 두고 상기 반사층과 상기 애노드가 중첩되어 용량 커패시터를 형성하는, 유기 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 절연층은, 상기 박막 트랜지스터의 상기 제1 부분을 노출시키는 제1 홀과 상기 박막 트랜지스터의 상기 제2 부분을 노출시키는 제2 홀을 포함하는, 유기 발광 소자.
  3. 제2 항에 있어서,
    상기 반사층은 상기 제1 홀을 통해 상기 박막 트랜지스터의 상기 제1 부분과 전기적으로 연결되도록 형성되는, 유기 발광 소자.
  4. 제2 항에 있어서,
    상기 애노드는 상기 제2 홀을 통해 상기 박막 트랜지스터의 상기 제2 부분과 전기적으로 연결되도록 형성되는, 유기 발광 소자.
  5. 제2 항에 있어서,
    상기 제2 절연층은 상기 제2 홀과 연결되어 상기 박막 트랜지스터의 상기 제2 부분을 노출시키는 제3 홀을 포함하고,
    상기 애노드는 상기 제2 홀 및 상기 제3 홀을 통해 상기 박막 트랜지스터의 상기 제2 부분과 전기적으로 연결되도록 형성되는, 유기 발광 소자.
  6. 제1 항에 있어서,
    상기 박막 트랜지스터는,
    제1 게이트 전극, 제1 소스 전극, 제1 드레인 전극 및 제1 채널을 포함하는 제1 박막 트랜지스터와 제2 게이트 전극, 제2 소스 전극, 제2 드레인 전극 및 제2 채널을 포함하는 제2 박막 트랜지스터를 포함하고,
    상기 제1 부분은 상기 제1 박막 트랜지스터의 상기 제1 게이트 전극이고, 상기 제2 부분은 상기 제1 박막 트랜지스터의 상기 제1 드레인 전극인, 유기 발광 소자.
  7. 제6 항에 있어서,
    상기 제1 박막 트랜지스터의 제1 게이트 전극은 상기 제2 박막 트랜지스터의 제2 드레인 전극과 전기적으로 연결되는, 유기 발광 소자.
  8. 제1 항에 있어서,
    상기 박막 트랜지스터는 상기 제1 절연층을 사이에 두고 상기 반사층과 서로 중첩되도록 형성되는, 유기 발광 소자.
  9. 제1 항에 있어서,
    상기 박막 트랜지스터는 바텀 게이트형 박막 트랜지스터를 포함하는, 유기 발광 소자.
  10. 제1 항에 있어서,
    상기 박막 트랜지스터는 탑 게이트형 트랜지스터를 포함하는, 유기 발광 소자.
  11. 제1 항에 있어서,
    상기 애노드와 상기 캐소드 사이에 마련되며, 상기 발광층을 둘러싸도록 형성되는 화소 한정층; 을 더 포함하는 유기 발광 소자.
  12. 제1 항에 있어서,
    상기 반사층은 상기 캐소드와 마이크로 캐비티를 형성하고, 상기 마이크로 캐비티의 광학적 길이는 상기 발광층으로부터 방출되는 광의 반파장의 정수배인, 유기 발광 소자.
  13. 제1 항에 있어서,
    상기 반사층 상에는 복수 개의 나노구조물이 형성되는, 유기 발광 소자.
  14. 제1 항에 있어서,
    상기 애노드는 투명 전극이고 상기 캐소드는 광의 일부를 반사하고 일부를 투과시키는 반투과 전극인, 유기 발광 소자.
  15. 제14 항에 있어서,
    상기 캐소드는 반사성 금속으로 이루어지며, 상기 캐소드의 두께는 10 nm 내지 20 nm인, 유기 발광 소자.
  16. 제1 항에 있어서,
    상기 반사층은 금(Au), 은(Ag) 또는 금이나 은을 포함하는 합금을 포함하는, 유기 발광 소자.
  17. 제1 항에 있어서,
    상기 발광층은 백색광을 방출하는, 유기 발광 소자.
  18. 제1 항에 있어서,
    상기 애노드와 상기 발광층 사이에는, 상기 애노드 상에 마련된 정공 주입층과 상기 정공 주입층 상에 마련된 정공 수송층이 순차적으로 마련되고,
    상기 발광층과 상기 캐소드 사이에는, 상기 발광층 상에 마련된 전자 수송층과 상기 전자 수송층 상에 마련된 전자 주입층이 순차적으로 마련되는, 유기 발광 소자.
  19. 복수 개의 화소를 포함하는 유기 발광 표시 장치에 있어서,
    상기 복수 개의 화소 각각은,
    기판;
    상기 기판 상에 마련되는 박막 트랜지스터;
    상기 기판 상에 상기 박막 트랜지스터를 덮도록 마련되는 제1 절연층;
    상기 제1 절연층 상에 마련되고, 상기 박막 트랜지스터의 제1 부분과 전기적으로 연결되도록 형성되는 반사층;
    상기 제1 절연층 상에 상기 반사층을 덮도록 마련되는 제2 절연층;
    상기 제2 절연층 상에 마련되고, 상기 박막 트랜지스터의 상기 제1 부분과 다른 제2 부분과 전기적으로 연결되도록 형성되는 애노드;
    상기 애노드 상에 마련되는 발광층; 및
    상기 발광층 상에 마련되는 캐소드; 를 포함하고,
    상기 제2 절연층을 사이에 두고 상기 반사층과 상기 애노드가 중첩되어 용량 커패시터를 형성하는, 유기 발광 표시 장치.
  20. 제19 항에 있어서,
    상기 복수 개의 화소 각각의 상기 반사층 및 상기 캐소드 사이의 광학적 거리는 서로 다른, 유기 발광 표시 장치.
KR1020210013470A 2021-01-29 2021-01-29 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치 KR20220109894A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210013470A KR20220109894A (ko) 2021-01-29 2021-01-29 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
US17/405,728 US20220246707A1 (en) 2021-01-29 2021-08-18 Organic light-emitting element and organic light-emitting display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210013470A KR20220109894A (ko) 2021-01-29 2021-01-29 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20220109894A true KR20220109894A (ko) 2022-08-05

Family

ID=82612757

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210013470A KR20220109894A (ko) 2021-01-29 2021-01-29 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US20220246707A1 (ko)
KR (1) KR20220109894A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230039437A (ko) 2021-09-14 2023-03-21 삼성전자주식회사 컬러 변환 필터 및 이를 포함한 디스플레이 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5803232B2 (ja) * 2011-04-18 2015-11-04 セイコーエプソン株式会社 有機ｅｌ装置、および電子機器
KR101739771B1 (ko) * 2015-11-30 2017-05-26 엘지디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
EP3503224B1 (en) * 2017-12-22 2021-01-20 Samsung Electronics Co., Ltd. Light emitting device and display apparatus including the same
KR20200131940A (ko) * 2019-05-14 2020-11-25 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20220246707A1 (en) 2022-08-04

Similar Documents

Publication Publication Date Title
KR101469031B1 (ko) 유기 발광 표시 장치
US10164404B2 (en) Crystalline color-conversion device
US7538490B2 (en) Light emitting apparatus
US9640591B2 (en) Method of manufacturing organic light emitting display device
KR102514938B1 (ko) 표시장치
US11038148B2 (en) Organic light-emitting display apparatus including nano-structured mirror
JP4573672B2 (ja) 有機ｅｌパネル
KR101559601B1 (ko) 복사 방출 장치
KR20100071539A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20170250238A1 (en) Display Containing Improved Pixel Architectures
KR20210115469A (ko) 발광 소자 및 이를 포함하는 디스플레이 장치
KR20210019335A (ko) 유기 발광 소자 및 그 제조방법
JP2019061927A (ja) 表示装置
KR20210031085A (ko) 발광 소자 및 그 제조방법
US7180924B2 (en) Semiconductor apparatus and a semiconductor unit, the semiconductor unit including a functional layer including a semiconductor element, and a highly conductive layer
KR20170013480A (ko) 유기 발광 표시 장치
CN112310307A (zh) Oled显示面板
EP1775780A1 (en) Organic electroluminescent device and process for manufacturing the device
KR20220109894A (ko) 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
EP4002506B1 (en) Light-emitting device and display apparatus including the same
KR102455567B1 (ko) 전계발광 표시장치
KR20040048235A (ko) 광 공진기를 구비한 유기 전계 발광 소자
US20230317764A1 (en) Display device and method of fabricating the same
JP4802498B2 (ja) 表示装置
KR20120061105A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination