KR20210019335A - 유기 발광 소자 및 그 제조방법 - Google Patents

유기 발광 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20210019335A
KR20210019335A KR1020190098400A KR20190098400A KR20210019335A KR 20210019335 A KR20210019335 A KR 20210019335A KR 1020190098400 A KR1020190098400 A KR 1020190098400A KR 20190098400 A KR20190098400 A KR 20190098400A KR 20210019335 A KR20210019335 A KR 20210019335A
Authority
KR
South Korea
Prior art keywords
insulating
layer
metal reflective
region
organic light
Prior art date
Application number
KR1020190098400A
Other languages
English (en)
Inventor
김명수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190098400A priority Critical patent/KR20210019335A/ko
Priority to US16/782,260 priority patent/US11362145B2/en
Publication of KR20210019335A publication Critical patent/KR20210019335A/ko

Links

Images

Classifications

    • H01L27/3258—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L27/3211—
    • H01L51/5012—
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/852—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/876—Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • H01L2251/558—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/351—Thickness
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 실시예에 따른 유기 발광 소자는, 기판; 상기 기판 상의 회로 소자를 포함하는 회로 영역; 상기 회로 영역 상에 서로 이격되어 배치되는 제1 금속 반사층, 제2 금속 반사층, 및 제3 금속 반사층을 포함하는 금속 반사층들; 상기 제1 금속 반사층의 상면을 제1 두께로 덮는 제1 절연 영역, 상기 제2 금속 반사층의 상면을 상기 제1 두께보다 큰 제2 두께로 덮는 제2 절연 영역, 및 상기 제3 금속 반사층의 상면을 상기 제2 두께보다 큰 제3 두께로 덮는 제3 절연 영역을 포함하는 절연층; 상기 제1 절연 영역을 관통하여 상기 제1 금속 반사층과 접촉하는 제1 비아 플러그, 상기 제2 절연 영역을 관통하여 상기 제2 금속 반사층과 접촉하는 제2 비아 플러그, 및 상기 제3 절연 영역을 관통하여 상기 제3 금속 반사층과 접촉하는 제3 비아 플러그를 포함하는 비아 플러그들; 상기 비아 플러그들과 접촉하고, 상기 절연층의 상면의 일부를 덮는 제1 전극들; 상기 제1 전극들 상의 유기 발광층; 및 상기 유기 발광층 상의 제2 전극을 포함하고, 상기 제1 내지 제3 비아 플러그는 텅스텐(W)을 포함한다.

Description

유기 발광 소자 및 그 제조방법{ORGANIC LIGHT EMITTING DIODE AND METHODS OF MANUFACTURING ORGANIC LIGHT EMITTING DIODE}
본 발명은 유기 발광 소자 및 그 제조방법에 관한 것이다.
액정 디스플레이(Liquid Crystal Display, LCD), 전계방출 디스플레이(Field Emission Display, FED), 유기 발광 다이오드(Organic Light Emitting Diode, OLED) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다. 특히, 가상현실(Virtual Reality, VR) 또는 증강현실(Augmented Reality)의 안경형 모니터로 헤드 장착형 디스플레이(Head Mouted Display, HMD) 등의 제품에는 보다 작은 픽셀 크기를 갖는 마이크로 디스플레이(Micro Display)가 적용되고 있다. 마이크로 디스플레이(Micro Display)가 요구하는 해상도, 휘도, 발광 효율 등의 광학 특징을 개선하기 위해 OLEDoS(Organic Light Emitting Diode on Silicon)를 개발하기 위한 노력이 진행되고 있다. OLEDoS(Organic Light Emitting Diode on Silicon)는 웨이퍼 기판의 반도체 공정을 이용하여 형성된 디스플레이 기술로, CMOS(Complementary Metal Oxide Semiconductor) 상에 OLED가 배치된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 광학적 특성이 향상된 유기 발광 소자를 제공하는 것이다.
예시적인 실시예들에 따른 유기 발광 소자는, 기판; 상기 기판 상의 회로 소자를 포함하는 회로 영역; 상기 회로 영역 상에 서로 이격되어 배치되는 제1 금속 반사층, 제2 금속 반사층, 및 제3 금속 반사층을 포함하는 금속 반사층들; 상기 제1 금속 반사층의 상면을 제1 두께로 덮는 제1 절연 영역, 상기 제2 금속 반사층의 상면을 상기 제1 두께보다 큰 제2 두께로 덮는 제2 절연 영역, 및 상기 제3 금속 반사층의 상면을 상기 제2 두께보다 큰 제3 두께로 덮는 제3 절연 영역을 포함하는 절연층; 상기 제1 절연 영역을 관통하여 상기 제1 금속 반사층과 접촉하는 제1 비아 플러그, 상기 제2 절연 영역을 관통하여 상기 제2 금속 반사층과 접촉하는 제2 비아 플러그, 및 상기 제3 절연 영역을 관통하여 상기 제3 금속 반사층과 접촉하는 제3 비아 플러그를 포함하는 비아 플러그들; 상기 비아 플러그들과 각각 접촉하고, 상기 절연층의 상면의 일부를 덮는 제1 전극들; 상기 제1 전극들 상의 유기 발광층; 및 상기 유기 발광층 상의 제2 전극을 포함하고, 상기 제1 내지 제3 비아 플러그는 텅스텐(W)을 포함할 수 있다.
예시적인 실시예들에 따른 유기 발광 소자는, 기판, 상기 기판 상의 회로 소자를 포함하는 회로 영역, 상기 회로 영역 상의 금속 반사층들, 상기 금속 반사층들의 측면 및 상면을 덮는 절연층, 및 상기 절연층을 관통하는 비아 홀들을 포함하는 기판부; 및 상기 절연층을 덮고 상기 비아 플러그들과 접촉하는 제1 전극들, 상기 제1 전극들 상의 유기 발광층, 및 상기 유기 발광층 상의 제2 전극을 포함하는 발광부를 포함하고, 상기 절연층은 상기 금속 반사층들로부터 서로 다른 두께를 갖도록 단차부를 포함하고, 상기 비아 홀들은 상기 금속 반사층들과 접촉하고 텅스텐(W)을 포함하는 제1 영역 및 상기 제1 영역 상의 제2 영역을 포함할 수 있다.
예시적인 실시예들에 따른 유기 발광 소자는, 기판 상에 서로 이격되어 배치되는 제1 금속 반사층, 제2 금속 반사층, 및 제3 금속 반사층을 포함하는 금속 반사층들; 상기 제1 금속 반사층의 상면을 제1 두께로 덮는 제1 절연 영역, 상기 제2 금속 반사층의 상면을 상기 제1 두께보다 큰 제2 두께로 덮는 제2 절연 영역, 및 상기 제3 금속 반사층의 상면을 상기 제2 두께보다 큰 제3 두께로 덮는 제3 절연 영역을 포함하는 절연층; 및 상기 제1 절연 영역을 관통하여 상기 제1 금속 반사층과 접촉하는 제1 비아 플러그, 상기 제2 절연 영역을 관통하여 상기 제2 금속 반사층과 접촉하는 제2 비아 플러그, 및 상기 제3 절연 영역을 관통하여 상기 제3 금속 반사층과 접촉하는 제3 비아 플러그를 포함하는 비아 플러그들을 포함하고, 상기 제1 비아 플러그는 상기 제1 금속 반사층으로부터 상기 제1 두께보다 작은 제1 높이를 갖고, 상기 제2 비아 플러그는 상기 제2 금속 반사층으로부터 상기 제2 두께보다 작은 제2 높이를 갖고, 상기 제3 비아 플러그는 상기 제3 금속 반사층으로부터 상기 제3 두께보다 작은 제3 높이를 가질 수 있다.
절연층의 두께를 제어하여 마이크로 캐비티(microcavity) 구조로부터 색순도 및 발광 효율이 개선된 유기 발광 소자가 제공될 수 있다.
절연층을 관통하는 비아 플러그들이 반도체 공정에서 이용되는 텅스텐(W)을 포함하므로 집적도가 향상된 픽셀들을 포함하는 유기 발광 소자가 제공될 수 있다.
절연층의 구조물을 통해 절연층의 두께 차이로 인해 증착될 수 있는 텅스텐(W)의 잔여물을 제거할 수 있는 유기 발광 소자 제조 방법이 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 유기 발광 소자를 도시하는 사시도이다.
도 2a 내지 도 5는 예시적인 실시예들에 따른 유기 발광 소자를 도시하는 단면도들이다.
도 6은 예시적인 실시예들에 따른 유기 발광 소자의 제조 방법 순서를 나타낸 흐름도이다.
도 7 내지 도 10은 예시적인 실시예들에 따른 유기 발광 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
도 1은 예시적인 실시예들에 따른 유기 발광 소자(100)를 도시하는 분해 사시도이다.
유기 발광 소자(100)는 기판(110), 상기 기판(110) 상의 회로 영역(120), 상기 회로 영역(120) 상의 절연층(140), 상기 절연층(140) 상의 제1 전극들(150), 상기 제1 전극들(150) 상의 유기 발광층(160), 상기 유기 발광층(160) 상의 제2 전극(170), 상기 제2 전극(170) 상의 봉지막(180), 상기 봉지막(180) 상의 컬러 필터들(190)을 포함할 수 있다.
상기 기판(110)은 반도체 공정을 이용하여 형성된 실리콘 웨이퍼 기판일 수 있다. 상기 기판(110)은 반도체 물질, 예컨대 Ⅳ족 반도체, Ⅲ-Ⅴ화합물 반도체 또는 Ⅱ-Ⅵ족 화합물 반도체를 포함할 수 있다. 예를 들어, Ⅳ족 반도체는 실리콘, 게르마늄 또는 실리콘-게르마늄을 포함할 수 있다. 기판(110)은 벌크 웨이퍼, 에피택셜층, 에피택셜 층, SOI(Silicon On Insulator)층, 또는 SeOI(Semiconductor On Insulator)층 등으로 제공될 수도 있다.
본 발명의 일 실시예에 따른 유기 발광 소자(100)는 복수의 픽셀(pixel)을 갖는 표시 영역이 정의된 상기 기판(110) 상에 복수의 픽셀 각각에 대응되는 구동 트랜지스터들을 포함할 수 있다. 상기 구동 트랜지스터들에 대해서는 후술하기로 한다.
상기 복수의 픽셀들은 서로 이격되어 배치된 상기 제1 전극들(150)에 의해 구분될 수 있다. 예를 들어, 상기 픽셀을 이루는 구성은 세 개의 연속적으로 배치된 상기 제1 전극들(150), 상기 제1 전극들(150) 상의 상기 유기 발광층(160), 및 상기 유기 발광층(160) 상의 상기 제2 전극(170)일 수 있다. 상기 세 개의 연속적으로 배치된 상기 제1 전극들(150) 각각은 상기 컬러 필터들(190)에 각각 대응될 수 있다. 각각의 상기 제1 전극(150)과 상기 유기 발광층(160), 상기 제2 전극(170)은 서브 픽셀(sub pixel)로 정의될 수 있다. 상기 픽셀은 복수의 상기 서브 픽셀을 포함할 수 있다. 예를 들어, 일 방향에서 연속된 세 개의 서브 픽셀이 하나의 픽셀을 구성할 수 있다.
상기 유기 발광층(160)은 상기 절연층(140) 및 상기 제1 전극(150) 덮을 수 있다. 상기 유기 발광층(160)은 상기 픽셀에 공통적으로 배치되는 공통층일 수 있다.
상기 제2 전극(170)은 상기 유기 발광층(160)을 덮을 수 있다. 상기 제2 전극(170)은 상기 픽셀에 공통적으로 배치되는 공통층일 수 있다.
상기 봉지막(180)은 상기 제2 전극(170)을 덮을 수 있다. 상기 봉지막(180)은 상기 유기 발광층(160) 및 상기 제2 전극(170)에 산소 또는 수분이 침투되는 것을 방지할 수 있다.
일 실시예에서, 상기 제1 전극들(150), 상기 유기 발광층(160), 상기 제2 전극(170)은 발광부(EP)를 구성할 수 있다. 상기 발광부(EP)는 제1 전극들(150)에서 주입되는 정공과 상기 제2 전극(170)에서 주입되는 전자가 상기 유기 발광층(160) 내로 수송되어 엑시톤(exiton)을 이루고, 상기 엑시톤이 여기상태에서 기저상태로 천이될 때 빛이 발생되어 가시광선의 형태로 방출되는 영역을 제공할 수 있다.
도 2a는 예시적인 실시예들에 따른 유기 발광 소자를 도시하는 단면도이다. 도 2a는 도 1의 유기 발광 소자를 절단선 I-I'를 따라서 절단한 단면에 대응하는 영역을 도시한다.
도 2a를 참조하면, 상기 기판(110) 상에 회로 영역(120)이 배치될 수 있다. 상기 회로 영역(120)은 회로 소자들(115), 회로 영역 절연층(119), 회로 콘택 플러그들(117), 및 회로 배선 라인들(118)을 포함할 수 있다.
회로 소자들(115)은 구동 트랜지스터들을 포함할 수 있다. 각각의 회로 소자들(115)은 게이트 절연층(111), 게이트 전극(112), 및 게이트 스페이서(113)을 포함할 수 있다. 상기 게이트 전극(112)의 양 측에서 상기 기판(110) 내에는 소스/드레인 영역들(116)이 배치될 수 있다.
상기 게이트 절연층(111)은 산화물, 질화물 또는 고유전율(high-k) 물질을 포함할 수 있다. 상기 고유전율 물질은, 실리콘 산화막(SiO2)보다 높은 유전 상수(dielectric constant)를 가지는 유전 물질을 의미할 수 있다. 상기 고유전율 물질은, 예를 들어, 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlxOy), 란탄 하프늄 산화물(LaHfxOy), 하프늄 알루미늄 산화물(HfAlxOy), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나일 수 있다.
게이트 전극(112)은 상기 게이트 절연층(111)상에 배치될 수 있다. 상기 게이트 전극(112)은 도전성 물질을 포함할 수 있으며, 예를 들어, 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 또는 텅스텐 질화막(WN)과 같은 금속 질화물, 및/또는 알루미늄(Al), 텅스텐(W), 또는 몰리브덴(Mo) 등의 금속 물질 또는 도핑된(doped) 폴리실리콘과 같은 반도체 물질을 포함할 수 있다. 상기 게이트 전극(112)은 2개 이상의 다중층으로 구성될 수도 있다.
상기 게이트 스페이서(113)은 상기 게이트 전극(112)의 양 측면에 배치될 수 있으며, 상기 소스/드레인 영역들(116)과 상기 게이트 전극(112)을 절연시킬 수 있다. 게이트 스페이서(113)은 실시예들에 따라 다층 구조로 이루어질 수도 있다. 상기 게이트 스페이서(113)은 산화물, 질화물 및 산질화물로 이루어질 수 있으며, 특히 저유전율막으로 이루어질 수 있다.
상기 소스/드레인 영역들(116)은 실리콘(Si)을 포함하는 반도체층일 수 있으며, 서로 다른 종류 및/또는 농도의 불순물들을 포함할 수 있다.
회로 영역 절연층(119)이 상기 기판(110) 상에서 상기 회로 소자(115) 상에 배치될 수 있다. 상기 회로 콘택 플러그들(117)은 상기 회로 영역 절연층(119)을 관통하여 소스/드레인 영역들(116)과 전기적으로 연결될 수 있다. 도시되지 않은 영역에서, 상기 게이트 전극(112)에도 상기 회로 콘택 플러그들(117)이 연결될 수 있다. 상기 회로 배선 라인들(118)은 상기 회로 콘택 플러그들(117)과 전기적으로 연결될 수 있으며, 복수의 층으로 배치될 수 있다.
상기 회로 콘택 플러그들(117)은 종횡비에 따라 하부의 폭이 상부의 폭보다 좁아지는 경사진 측면을 가질 수 있으나, 이에 한정되지는 않는다. 상기 회로 콘택 플러그들(117)은 상기 소스/드레인 영역들(116)을 리세스하여 접촉할 수 있으며, 상기 소스/드레인 영역들(116)의 상면을 따라 접촉하도록 배치될 수도 있다. 상기 회로 콘택 플러그들(117)은 예를 들어, 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 또는 텅스텐 질화막(WN)과 같은 금속 질화물, 및/또는 알루미늄(Al), 텅스텐(W), 또는 몰리브덴(Mo) 등의 금속 물질을 포함할 수 있다.
도시되지 않았지만, 상기 회로 영역(120)은 게이트 라인들 및 상기 게이트 라인들과 교차하도록 배치된 데이터 라인들을 더 포함할 수 있다. 상기 게이트 라인들은 게이트 구동부에 연결되어 게이트 신호들을 공급받을 수 있다. 상기 데이터 라인들은 데이터 구동부에 연결되어 데이터 전압들을 공급받을 수 있다.
상기 회로 소자들(115)이 구성하는 구동 트랜지스터들의 각각은 상기 서브 픽셀에 대응하여 상기 제1 전극들(150)의 각각과 연결될 수 있다. 상기 구동 트랜지스터들의 각각은 상기 게이트 라인으로부터 게이트 신호가 입력되는 경우 상기 데이터 라인의 데이터 전압에 따라 제1 전극들(150)에 소정의 전압을 공급할 수 있다.
일 실시예에서, 상기 회로 영역(120) 상에 상기 금속 반사층들(130)이 서로 이격되어 배치될 수 있다. 상기 금속 반사층들(130)은 서로 이격되어 배치되고, 상기 기판(110)의 상면에 평행한 제1 금속 반사층(130a), 제2 금속 반사층(130b), 및 제3 금속 반사층(130c)을 포함할 수 있다. 상기 제1 내지 제3 금속 반사층(130a, 130b, 130c)은 상기 기판(110)의 상면으로부터 실질적으로 동일한 높이에 배치될 수 있다.
상기 제1 내지 제3 금속 반사층(130a, 130b, 130c)은 상기 구동 트랜지스터들과 각각 전기적으로 연결될 수 있다. 예를 들어, 상기 제1 내지 제3 금속 반사층(130a, 130b, 130c)은 각각의 상기 회로 배선 라인들(118)을 통해 각각의 상기 소스/드레인 영역들(116)과 전기적으로 연결될 수 있다.
상기 제1 내지 제3 금속 반사층(130a, 130b, 130c)은 상기 발광부(EP)에서 발광한 빛을 반사시킬 수 있다. 상기 제1 내지 제3 금속 반사층(130a, 130b, 130c)은 반사율이 높은 금속 물질을 포함할 수 있다. 예를 들어, 상기 제1 내지 제3 금속 반사층(130a, 130b, 130c)은 알루미늄(Al) 또는 은(Ag)과 같은 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다.
도시되지 않았지만, 상기 금속 반사층들(130)의 상부에 버퍼 전극이 배치될 수 있다. 상기 버퍼 전극은 티타늄(Ti)과 질화 티타늄(TiN)의 이중층 구조를 포함할 수 있다. 상기 버퍼 전극은 상기 금속 반사층들(130)을 보호하고, 금속간 접착력을 증가시키고, 금속간 접촉 저항을 감소시키는 역할을 할 수 있다.
일 실시예에서, 상기 절연층(140)은 상기 금속 반사층들(130)의 상면 및 측면을 덮을 수 있으며, 상기 금속 반사층들(130) 사이에서 상기 회로 영역 절연층(119)의 상면의 일부를 덮을 수 있다.
상기 절연층(140)은 상기 제1 금속 반사층(130a)의 상면을 제1 두께(T1)로 덮는 제1 절연 영역(140a), 상기 제2 금속 반사층(130b)의 상면을 상기 제1 두께(T1)보다 큰 제2 두께(T2)로 덮는 제2 절연 영역(140b), 및 상기 제3 금속 반사층(130c)의 상면을 상기 제2 두께(T2)보다 큰 제3 두께(T3)로 덮는 제3 절연 영역(140c)을 포함할 수 있다. 상기 제1 내지 제3 두께(T1, T2, T3)는 각각 약 50nm 내지 900nm 범위 내의 값을 가질 수 있다. 예를 들어, 상기 제1 두께(T1)는 약 70 nm 내지 약 90nm의 범위, 상기 제2 두께(T2)는 약 160nm 내지 약 200nm의 범위, 상기 제3 두께(T3)는 약 260nm 내지 약 300nm의 범위일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 내지 제3 두께(T1, T2, T3)는 각각의 상기 서브 픽셀에서 방출하고자 하는 빛의 파장에 따라 다양하게 달라질 수 있다. 구체적으로, 상기 절연층(140)은 각각의 상기 서브 픽셀의 마이크로 캐비티(microcavity) 구조체의 거리를 고려한 제1 내지 제3 두께(T1, T2, T3)를 가질 수 있다. 마이크로 캐비티(microcavity) 구조체란 유기 발광층에서 발광된 빛이 상하로 이격되어 배치되는 금속 패턴들 사이에서 반사 및 재반사가 일어나는 구조를 의미한다. 상기 유기 발광층(160)에서 발광된 빛은 상기 마이크로 캐비티 구조체에서 반사, 전반사, 간섭, 회절 또는 산란을 겪는다.
상기 유기 발광층(160)에서 발광된 빛이 상기 금속 반사층들(130) 및 상기 제2 전극(170)에서 반사될 수 있고, 상기 금속 반사층들(130) 및 상기 제2 전극(170) 사이에서 반사된 빛들이 서로 간섭을 일으킬 수 있다. 상기 절연층(140)은 투과된 빛 또는 반사된 빛이 반사 및 재반사를 반복하면서 서로 보강 간섭일 일으켜 증폭되는 경우 공진(resonant) 현상이 발생하는 마이크로 캐비티 구조체를 제공할 수 있다.
상기 공진 현상이 발생하는 마이크로 캐비티 구조체를 제공할 수 있도록 상기 절연층(140)이 공진 두께를 갖는 경우, 빛의 보강 간섭에 의해 원하는 파장의 빛의 세기를 증폭하여 외부로 방출할 수 있다. 이로써 원하는 파장의 광에 대한 휘도가 상승하고, 조건에 일치하는 파장만 보강되고 조건에 맞지 않는 파장은 상쇄되므로 스펙트럼이 좁아져서 색순도가 개선되고 발광 효율이 향상될 수 있으며, 휘도 상승으로 인해 낮은 전류에서 구동하여 소비 전력이 낮은 유기 발광 소자를 제공할 수 있다.
일 실시예에서, 상기 금속반사층들(130)과 상기 제2 전극(170) 사이의 거리는 원하는 광의 파장 λ에 대하여 nλ/2(n은 자연수)가 되도록 설계될 수 있으나, 이에 한정되는 것은 아니다.
상기 절연층(140)은 서로 다른 상기 제1 내지 제3 두께(T1, T2, T3)를 가지므로, 상기 절연층(140)은 상기 제1 및 제2 절연 영역(140a, 140b)을 연결하는 제1 단차부(SP1) 및 상기 제2 및 제3 절연 영역(140b, 140c)을 연결하는 제2 단차부(SP2)를 포함할 수 있다. 일 실시예에서, 상기 제1 및 제2 단차부(SP1, SP2)는 경사면을 가질 수 있다. 상기 경사면은 상기 제1 및 제2 절연 영역(140a, 140b) 사이 및 상기 제2 및 제3 절연 영역(140b, 140c) 사이에 각각 배치될 수 있다.
일 실시예에서, 상기 경사면은 상기 기판(110)과 약 0° 내지 약 90° 각도를 이룰 수 있다. 예를 들어, 상기 제2 절연 영역(140b)의 상면의 상기 제1 절연 영역(140a)과 인접한 일 끝단은 상기 기판(110)과 약 45°의 각도를 이루는 경사면과 연결되고, 상기 경사면은 상기 제1 절연 영역(140a)의 상면의 상기 제2 절연 영역(140b)과 인접한 일 끝단과 연결될 수 있다.
상기 절연층(140)은 상기 발광부(EP)에서 발광된 빛이 투과되는 영역일 수 있다. 상기 절연층(140)은 실리콘 산화물 또는 실리콘 질화물과 같은 절연성 물질을 포함할 수 있으며, 높은 투과율을 갖는 물질을 포함할 수 있다.
상기 유기 발광 소자(100a)는 비아 플러그들(P)을 더 포함할 수 있다. 상기 비아 플러그들(P)은 상기 절연층(140)을 관통하여 상기 금속 반사층들(130)의 상부 일부 영역을 노출시킬 수 있다. 일 실시예에서, 상기 비아 플러그들(P)은 상기 제1 절연 영역(140a)을 관통하여 상기 제1 금속 반사층(130a)과 접촉하는 제1 비아 플러그(P1), 상기 제2 절연 영역(140b)을 관통하여 상기 제2 금속 반사층(130b)과 접촉하는 제2 비아 플러그(P2), 및 상기 제3 절연 영역(140c)을 관통하여 상기 제3 금속 반사층(130c)과 접촉하는 제3 비아 플러그(P3)를 포함할 수 있다.
상기 제1 비아 플러그(P1)의 상면은 상기 제1 절연 영역(140a)의 상면보다 낮게 위치할 수 있다. 상기 제2 비아 플러그(P2)의 상면은 상기 제2 절연 영역(140b)의 상면보다 낮게 위치할 수 있다. 상기 제3 비아 플러그(P3)의 상면은 상기 제3 절연 영역(140c)의 상면보다 낮게 위치할 수 있다.
상기 제1 비아 플러그(P1)는 상기 제1 금속 반사층(130a)으로부터 상기 제1 절연 영역(140a)의 상기 제1 두께(T1)보다 작은 제1 높이(H1)를 갖고, 상기 제2 비아 플러그(P2)는 상기 제2 금속 반사층(130b)으로부터 상기 제2 절연 영역(140b)의 상기 제2 두께(T2)보다 작은 제2 높이(H2)를 갖고, 상기 제3 비아 플러그(P3)는 상기 제3 금속 반사층(130c)으로부터 상기 제3 절연 영역(140c)의 상기 제3 두께(T3)보다 작은 제3 높이(H3)를 가질 수 있다. 일 실시예에서, 상기 제1 비아 플러그(P1)의 상기 제1 높이(H1)는 상기 제2 비아 플러그(P2)의 상기 제2 높이(H2)보다 작을 수 있으며, 상기 제2 높이(H2)는 상기 제3 비아 플러그(P3)의 상기 제3 높이(H3)보다 작을 수 있다. 다만, 이에 한정되지는 않으며, 상기 제1 내지 제3 높이(H1, H2, H3)는 후술할 식각 공정에 따라 다양하게 달라질 수 있다.
상기 비아 플러그들(P)의 폭은 약 0.1μm 내지 1μm 범위 내의 값을 가질 수 있다. 상기 제1 내지 제3 비아 플러그들(P1, P2, P3)은 같은 공정 단계에서 형성되어 실질적으로 동일한 폭을 가질 수 있다. 다만, 이에 한정되지는 않으며, 상기 비아 플러그들(P)의 폭은 후술할 식각 공정에 따라 다양하게 달라질 수 있다.
일 실시예에서, 유기 발광 소자(100a)는 상기 절연층(140)을 관통하는 비아 홀들(VH)을 포함할 수 있으며, 상기 비아 홀들(VH)의 각각은 그 내부가 텅스텐(W)으로 채워진 제1 영역과 상기 제1 영역 상에서 상기 제1 전극들(150)과 접촉하는 제2 영역을 포함할 수 있다. 상기 제2 영역은 상기 제1 전극들(150)과 동일한 물질로 이루어질 수 있다. 상기 제1 및 제2 영역은 상기 절연층(140) 내에서 접촉할 수 있다.
일 실시예에서, 상기 비아 플러그들(P)은 반도체 공정에서 이용되는 텅스텐(W) 또는 구리(Cu)와 같은 도전성 물질을 포함할 수 있으나, 이에 한정되는 것은 아니다. 디스플레이 장치 제조 공정 상 비아 플러그들은 인듐주석산화물(Indium Tin Oxide, ITO)로 형성되나, 본 발명의 일 실시예에 따른 유기 발광 소자는 반도체 공정에서 진행되므로 비아 플러그들은 텅스텐(W)과 같은 금속 물질로 형성될 수 있다. 유기 발광 소자의 픽셀의 크기가 작아짐에 따라 비아 홀들의 크기도 작아지는데, 좁아진 비아 홀들을 텅스텐(W)으로 매립함으로써 보이드(void)를 방지하여 신뢰도가 향상된 유기 발광 소자를 제공할 수 있다.
상기 비아 플러그들(P)은 상기 도전성 물질을 포함하고, 상기 금속 반사층들(130)과 접촉함으로써 전기적으로 연결될 수 있으며, 상기 금속 반사층들(130)과 접촉하는 상기 회로 배선 라인들(118)을 통하여 상기 회로 소자들(115)과 전기적으로 연결될 수 있다.
일 실시예에서, 상기 기판(110), 상기 회로 영역(120), 상기 금속 반사층들(130), 상기 절연층(140), 상기 비아 플러그들(P)은 기판부(SB)로 지칭될 수 있다. 상기 기판부(SB)는 상기 발광부(EP)의 하부에 배치되어, 상기 발광부(EP)에 전압을 인가할 수 있다. 도 2a를 참조하면, 상기 유기 발광 소자(100a)는 상기 기판부(SB) 및 상기 기판부(SB) 상의 상기 발광부(EP)를 포함하는 것으로 이해될 수 있다.
상기 제1 전극들(150)은 상기 비아 플러그들(P)과 접촉하고, 상기 절연층(140)의 상면의 일부를 덮을 수 있다. 상기 제1 전극들(150)은 상기 절연층(140)의 상면으로부터 상기 금속 반사층들(130)을 향하여 하부로 연장되어, 상기 비아 플러그들(P)과 전기적으로 연결될 수 있다. 일 실시예에서, 상기 제1 전극들(150)의 각각은 상기 제1 내지 제3 절연 영역(140a, 140b, 140c)에 각각 대응하여 상기 금속 반사층들(130)로부터 서로 다른 높이에 배치될 수 있다.
일 실시예에서, 상기 제1 전극들(150)은 광을 투과시킬 수 있는 투명한 금속 물질(Transparent Conductive Material)을 포함할 수 있다. 예를 들어, 상기 제1 전극들(150)은 인듐주석산화물(Indium Tin Oxide, ITO), 주석 산화물(Tin Oxide, TO), 인듐아연산화물(Indium Zinc Oxide, IZO) 또는 인듐주석아연산화물(Indium Tin Zinc Oxide, ITZO) 중 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 유기 발광층(160)은 상기 제1 전극들(150)의 상면 및 측면을 덮을 수 있으며, 상기 제1 전극들(150)과 상기 절연층(140)이 중첩되지 않는 영역에서 상기 절연층(140)의 상면 일부를 덮을 수 있다. 상기 유기 발광층(160)은 상기 절연층(140)의 서로 다른 두께로 인해 상부면이 굴곡진 형상을 포함할 수 있다.
상기 유기 발광층(160)은 발광물질로 이루어진 단일층으로 구성되거나, 또는 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer), 및 전자주입층(electron injection layer)의 다중층으로 구성될 수 있다.
상기 정공주입층은 상기 제1 전극들(150)으로부터 상기 발광층으로 정공의 주입을 원할하게 하는 역할을 할 수 있다. 상기 정공수송층은 정공을 쉽게 상기 발광층으로 운반시킬 뿐만 아니라 상기 제2 전극(170)으로부터 발생한 전자를 상기 발광층으로 이동되는 것을 억제시켜 줌으로써 발광효율을 높일 수 있는 역할을 할 수 있다. 상기 전자주입층은 전자의 주입을 원활하게 하는 역할을 할 수 있다. 상기 전자수송층은 전자를 쉽게 상기 발광층으로 운반시키는 역할을 할 수 있다. 상기 발광층은 백색 광을 발광할 수 있다. 상기 발광층은 적색 발광층, 녹색 발광층, 청색 발광층이 적층된 복수의 층들로 이루어진 구조일 수 있다.
본 발명의 일 실시예에 따른 유기 발광 소자(100a)는 상기 정공주입층, 상기 정공수송층, 상기 발광층, 상기 전자수송층, 및 상기 전자주입층 중 상기 발광층을 제외한 적어도 어느 하나가 생략된 유기 발광층(160)을 포함할 수 있다.
상기 제2 전극(170)은 상기 유기 발광층(160)의 상면을 덮을 수 있다. 상기 제2 전극(170)은 상기 유기 발광층(160)의 상면을 따라 굴곡진 형상을 포함할 수 있다.
상기 제2 전극(170)은 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금을 포함할 수 있으며, 인듐주석산화물(Indium Tin Oxide, ITO), 인듐아연산화물(Indium Zinc Oxide, IZO) 등의 투명 전극용 물질로 형성된 보조 전극이나 버스 전극 라인을 더 포함할 수 있다. 예를 들어, 상기 제2 전극(170)은 마그네슘과 은의 합금(Mg : Ag)으로 이루어져 반투과의 특성을 가질 수 있다. 상기 발광층으로부터 방출된 빛은 상기 제2 전극(170)을 통해 외부로 표시되는데, 상기 제2 전극(170)은 반투과 특성을 가지므로, 일부의 빛은 상기 제2 전극(170)에 반사되어 다시 제1 전극들(150) 또는 금속 반사층들(130)을 향할 수 있다.
상기 봉지막(180)은 상기 제2 전극(170)의 상면을 덮을 수 있다. 상기 봉지막(180)의 하면은 상기 제2 전극(170)의 상면을 따라 굴곡진 형상을 포함할 수 있다. 상기 봉지막(180)의 상면은 상기 기판(110)의 상면에 평행할 수 있다.
상기 컬러 필터들(190)은 상기 봉지막(180)의 상면을 덮을 수 있다. 상기 컬러 필터들(190)은 적색 컬러 필터(190R), 녹색 컬러 필터(190G), 및 청색 컬러 필터(190B)를 포함할 수 있다. 상기 적색 컬러 필터(190R)는 상기 유기 발광층(160)에서 발광되는 빛 중 적색광을 선택적으로 투과시킬 수 있다. 상기 녹색 컬러 필터(190R)은 상기 유기 발광층(160)에서 발광되는 빛 중 녹색광을 선택적으로 투과시킬 수 있다. 상기 청색 컬러 필터(190B)는 상기 유기 발광층(160)에서 발광되는 빛 중 청색광을 선택적으로 투과시킬 수 있다.
다음으로, 상기 컬러 필터들(190)의 각각에 대응하여 상기 절연층(140)의 두께를 달리 형성할 수 있음을 설명하기로 한다.
상기 제1 금속 반사층(130a), 상기 제1 절연 영역(140a), 상기 제1 절연 영역(140a) 상의 제1 전극(150)과 유기 발광층(160)의 일 부분과 제2 전극(170)의 일 부분, 및 상기 청색 컬러 필터(190B)는 상기 기판(110)의 상면에 수직한 방향에서 중첩될 수 있으며, 청색 서브 픽셀(B)로 정의될 수 있다. 상기 제2 금속 반사층(130b), 상기 제2 절연 영역(140b), 상기 제2 절연 영역(140b) 상의 제1 전극(150)과 유기 발광층(160)의 일 부분과 상기 제2 전극(170)의 일 부분, 및 상기 녹색 컬러 필터(190G)는 상기 기판(110)의 상면에 수직한 방향에서 중첩될 수 있으며, 녹색 서브 픽셀(G)로 정의될 수 있다. 상기 제3 금속 반사층(130c), 상기 제3 절연 영역(140c), 상기 제3 절연 영역(140c) 상의 제1 전극(150)과 유기 발광층(160)의 일 부분과 제2 전극(170)의 일 부분, 및 상기 적색 컬러 필터(190R)는 상기 기판(110)의 상면에 수직한 방향에서 중첩될 수 있으며, 적색 서브 픽셀(R)로 정의될 수 있다.
상술한 것처럼, 상기 제1 내지 제3 절연 영역(140a, 140b, 140c)은 서로 다른 두께를 가지므로 공진 파장 조건을 만족하는 빛은 간섭에 의해 강화될 수 있다. 상기 제2 전극들(170) 및 상기 금속 반사층들(130) 사이에서 빛의 간섭에 의해 특정 방향에서 빛의 세기가 증폭될 수 있다. 따라서, 상기 제1 내지 제3 절연 영역(140a, 140b, 140c)의 상기 제1 내지 제3 두께(T1, T2, T3)는 대응하는 적색, 녹색, 청색 서브 픽셀(R, G, B)에 대응할 필요가 있다. 예를 들어, 상기 적색 서브 픽셀(R)에 대응하는 제3 절연 영역(140c)의 상기 제3 두께(T3)는 가장 두꺼울 수 있으며, 상기 녹색 서브 픽셀(G)에 대응하는 제2 절연 영역(140b)의 상기 제2 두께(T2)는 상기 제3 두께(T3)보다 얇을 수 있으며, 상기 청색 서브 픽셀(B)에 대응하는 제1 절연 영역(140a)의 상기 제1 두께(T1)는 상기 제2 두께(T2)보다 얇을 수 있다. 상기 절연층(140)의 두께는 상기 적색, 녹색, 및 청색 컬러 필터(190R, 190G, 190B)에 대응하여 상기 적색, 녹색, 및 청색 컬러 필터(190R, 190G, 190B) 순으로 두꺼울 수 있다.
도 2b는 예시적인 실시예들에 따른 유기 발광 소자를 도시하는 단면도이다.
도 2b를 참조하면, 유기 발광 소자(100b)는 도 2a의 실시예에서와 달리, 제1 내지 제3 비아 플러그들(P1, P2, P3)의 제1 내지 제3 높이(H4, H5, H6)가 제1 내지 제3 절연 영역(140a, 140b, 140c)의 제1 내지 제3 두께(T1, T2, T3)와 실질적으로 동일할 수 있다. 예를 들어, 상기 제1 비아 플러그(P1)은 제1 금속 반사층(130a)로부터 제1 높이(H4)를 갖고, 상기 제1 절연 영역(140a)은 제1 금속 반사층(130a)로부터 제1 두께(T1)을 갖고, 상기 제1 높이(H4)와 상기 제1 두께(T1)은 실질적으로 동일할 수 있다. 상기 제1 비아 플러그(P1)의 상면과 상기 제1 절연 영역(140a)의 상면은 상기 기판(110)의 상면으로부터 같은 높이에 배치될 수 있다. 상기 제2 비아 플러그(P2)의 상면과 상기 제2 절연 영역(140b)의 상면은 상기 기판(110)의 상면으로부터 같은 높이에 배치될 수 있다. 상기 제3 비아 플러그(P3)의 상면과 상기 제3 절연 영역(140c)의 상면은 상기 기판(110)의 상면으로부터 같은 높이에 배치될 수 있다. 다만, 이에 한정되지는 않으며, 상기 제1 내지 제3 높이(H4, H5, H6)는 후술할 식각 공정에 따라 다양하게 달라질 수 있다.
상기 유기 발광 소자(100b)는 도 2a에서의 실시예와 달리, 제1 전극들(150)이 절연층(140)의 상면으로부터 금속 반사층들(130)을 향하여 하부로 연장되지 않고, 상기 비아 플러그들(P)과 각각 전기적으로 연결될 수 있다.
도 3은 다른 실시예에 따른 유기 발광 소자를 도시하는 단면도이다.
도 3을 참조하면, 실시예에 따른 유기 발광 소자(200)는 상기 절연층(140) 상에 배치되는 제1 스페이서(141) 및 제2 스페이서(142)를 더 포함할 수 있다. 일 실시예에서, 상기 제1 및 제2 스페이서(141, 142)는 상기 기판(110)의 상면으로부터 서로 다른 높이에 배치될 수 있다. 상기 제1 스페이서(141)은 제1 절연 영역(140a)의 상면과 제2 절연 영역(140b)의 측면과 접하고, 상기 제1 절연 영역(140a) 및 제2 절연 영역(140b) 사이의 경사면을 제공하도록 연장될 수 있다. 상기 제2 스페이서(142)는 제2 절연 영역(140b)의 상면과 제3 절연 영역(140c)의 측면과 접하고, 상기 제2 절연 영역(140b) 및 제3 절연 영역(140c) 사이의 경사면을 제공하도록 연장될 수 있다. 일 실시예에서, 상기 제1 및 제2 스페이서(141, 142)는 도 3에 도시된 것과 같이, 직각 삼각형 모양일 수 있으나 이에 한정되지 않고, 다양한 모양으로 변형될 수 있다. 예를 들어, 상기 제1 및 제2 스페이서(141, 142)이 제공하는 경사면은 외측을 향하도록 볼록한 형상을 가질 수 있다.
도 4 및 도 5는 다른 실시예에 따른 유기 발광 소자를 각각 도시하는 단면도들이다.
도 4 및 도 5는, 도 1 및 도 2a를 참조하여 상술한 것과 달리 변형된 부분에 대해서만 설명하기로 한다.
도 4를 참조하면, 유기 발광 소자(300)는 절연층(140)을 포함할 수 있고, 상기 절연층(140)은 제1 절연 영역(140a) 및 제2 절연 영역(140b)을 연결하는 제1 단차부(SP1) 및 제2 절연 영역(140b) 및 제3 절연 영역(140c)을 연결하는 제2 단차부(SP2)는 각각 복수의 절곡부를 포함할 수 있다.
일 실시예에서, 상기 복수의 절곡부는 계단 형상을 가질 수 있다. 예를 들어, 상기 절연층(140)은 두께가 소정의 간격을 두고 점차 증가하거나 감소하도록 계단 형상을 가질 수 있다. 도 4에 도시된 것과 같이, 상기 복수의 절곡부는 두 개의 절곡부를 가질 수 있으며, 절곡부의 꺾인 부분이 이루는 각도는 대략 90° 일 수 있다. 다만, 이에 한정되지는 않으며, 절곡부의 꺾인 부분이 이루는 각도는 90°보다 크거나 작을 수 있으며, 굴곡진 형상을 가질 수 있다.
상기 제1 및 제2 단차부(SP1, SP2)는 두 개의 절곡부를 가짐으로써, 상기 절연층(130)의 두께 차이에 의한 텅스텐(W)의 잔여물이 증착되는 영역을 줄일 수 있다.
도 5를 참조하면, 유기 발광 소자(400)는 절연층(140)을 포함할 수 있고, 상기 절연층(140)은 제1 단차부(SP1) 및 제2 단차부(SP2)를 포함할 수 있고, 상기 제1 및 제2 단차부(SP1, SP2)는 세 개의 절곡부를 가질 수 있다. 일 실시예에서, 상기 세 개의 절곡부는 계단 형상을 가질 수 있다. 예를 들어, 상기 절연층(140)은 두께가 소정의 간격을 두고 점차 증가하거나 감소하도록 계단 형상을 가질 수 있으며, 상기 세개의 절곡부는 굴곡진 형상을 가질 수 있다.
상기 제1 및 제2 단차부(SP1, SP2)는 세 개의 절곡부를 가짐으로써, 상기 절연층(130)의 두께 차이에 의한 텅스텐(W)의 잔여물이 증착되는 영역을 줄일 수 있다.
다음으로, 도 6 내지 도 10을 참조하여, 본 발명의 실시예에 따른 유기 발광 소자의 제조 방법에 대해 설명하기로 한다. 도 6은 예시적인 실시예들에 따른 유기 발광 소자의 제조 방법 순서를 나타낸 흐름도이며, 도 7 내지 도 10은 예시적인 실시예들에 따른 유기 발광 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 도면들이다.
도 6 및 도 7을 참조하면, 기판(110)이 준비되고, 상기 기판(110) 상에 회로 소자(120)을 포함하는 회로 영역(120)을 형성하고, 상기 회로 영역(120) 상에 서로 이격되어 배치되는 금속 반사층들(130)을 형성하고, 상기 금속 반사층들(130) 상에 절연층(160)을 형성할 수 있다(S1).
먼저, 상기 기판(110) 회로 소자들(115), 회로 콘택 플러그들(117), 회로 배선 라인들(118), 및 회로 영역 절연층(119)을 포함하는 회로 영역(120)을 형성할 수 있다. 상기 회로 소자들(115)은 게이트 절연층(111), 게이트 전극(112), 및 게이트 스페이서(113)를 포함할 수 있다. 상기 게이트 전극(112)의 양 측에서 상기 기판(110) 내의 소스/드레인 영역들(116)을 형성할 수 있다.
다음으로, 상기 회로 영역(120) 상에 도전성 물질층을 형성하고, 마스크를 이용하여 상기 도전성 물질층을 식각하여 서로 이격된 금속 반사층들(130)을 형성할 수 있다. 서로 이격된 상기 금속 반사층들(130)은 각각의 상기 회로 소자들(115)에 대응하도록 제1 금속 반사층(130a), 제2 금속 반사층(130b), 제3 금속 반사층(130c)을 포함할 수 있다.
다음으로, 상기 금속 반사층들(130)의 상면 및 측면을 덮고, 상기 회로 영역 절연층(119)의 상면의 일부를 덮는 절연층(140)을 소정의 두께로 형성할 수 있다. 상기 절연층(140)은 원자층 증착(Atomic Layer Deposition, ALD) 또는 화학 기상 증착(Chemical Vapor Deposition, CVD)을 이용하여 형성될 수 있다.
도 6 및 도 8을 참조하면, 상기 금속 반사층들(130)의 상면으로부터 서로 다른 두께를 갖도록 상기 절연층(140)의 상부 영역을 식각할 수 있다(S2).
복수의 마스크를 사용함으로써, 상기 금속 반사층들(130)로부터 서로 다른 두께를 갖도록 식각되어 단차부(SP1, SP2)를 갖는 절연층(140)을 형성할 수 있다. 구체적으로, 상기 절연층(140)의 상면 일부를 노출시키도록 제1 마스크층을 형성하고, 건식 식각 공정을 통해 첫번째 단차부를 형성할 수 있다. 다음으로 상기 건식 식각 공정으로 제거된 절연층(140)의 일부 영역과 제거되지 않은 절연층(140)의 일부 영역을 덮는 제2 마스크층을 형성하고, 건식 식각 공정을 통해 두번째 단차부를 형성할 수 있다. 상기 건식 식각 공정 중 상기 절연층(140)의 단차부에 경사면을 형성할 수 있다. 예를 들어, 상기 제1 마스크층 및 제2 마스크층의 각각은 일 측면이 경사면을 가져 건식 식각 공정 중 상기 절연층(140)의 단차부(SP1, SP2)가 경사면을 가질 수 있다. 상기 경사면은 후속 공정에서 비아 플러그(P)를 매립하는 텅스텐(W)이 상기 절연층(140)의 단차부(SP1, SP2)가 형성되는 영역에 증착되는 것을 방지할 수 있다.
다만, 이에 한정되는 것은 아니며, 다른 실시예에서, 상기 절연층(140)의 상기 단차부(SP1, SP2)가 형성되는 영역에 스페이서를 각각 형성할 수 있다. 상기 스페이서는 실리콘 질화물과 같은 절연성 물질을 포함할 수 있으며, 예를 들어, SiN을 포함할 수 있다. 또 다른 실시예에서, 상기 절연층(140)의 상기 단차부(SP1, SP2)가 형성되는 영역에 계단 모양을 갖는 복수의 절곡부를 형성할 수 있다. 상기 스페이서 및 상기 복수의 절곡부는 후속 공정에서 비아 플러그(P)를 매립하는 텅스텐(W)이 상기 절연층(140)의 단차부(SP1, SP2)가 형성되는 영역에 증착되는 것을 방지할 수 있다.
도 6 및 도 9를 참조하면, 상기 절연층(140)을 관통하는 복수의 비아 홀들(VH)을 형성하고, 상기 복수의 비아 홀들(VH) 내부를 텅스텐(W) 또는 구리(Cu)와 같은 도전성 물질로 매립하고, 상기 절연층(140)의 상면을 덮는 도전성 구조물(CS)을 형성할 수 있다(S3).
먼저, 마스크층을 이용하여 상기 절연층(140)을 이방성 식각하여 상기 금속 반사층들(130)의 상면 일부를 노출시키는 복수의 비아 홀들(VH)을 형성할 수 있다. 상기 복수의 비아 홀들(VH)은 종횡비에 따라 하부로 갈수록 폭이 좁아질 수 있으나, 이에 한정되는 것은 아니다. 상기 복수의 비아 홀들(VH)은 각각의 금속 반사층들(130)에 대응하여 형성될 수 있다. 예를 들어, 제1 내지 제3 금속 반사층(130a, 130b, 130c) 각각에 대응하여 비아 홀들(VH)을 하나씩 형성할 수 있다. 상기 복수의 비아 홀들(VH)은 상기 절연층(140)의 서로 다른 두께에 따라 서로 다른 높이를 갖도록 형성될 수 있다.
다음으로, 상기 복수의 비아 홀들(VH) 내부를 매립하고, 상기 절연층(140)의 상면을 덮는 도전성 구조물(CS)을 형성할 수 있다. 상기 도전성 구조물(CS)은 상기 절연층(140)의 상면을 덮고, 상기 절연층(140)의 복수의 단차부(SP1, SP2)를 덮을 수 있다. 일 실시예에서, 상기 도전성 구조물(CS)은 상기 단차부(SP1, SP2)에 형성된 경사면을 덮을 수 있으며, 다른 실시예에서, 상기 도전성 구조물(CS)은 상기 단차부(SP1, SP2)에 형성된 스페이서 또는 복수의 절곡부를 덮을 수 있다. 상기 도전성 구조물(CS)은 상기 절연층(140) 상에서 실질적으로 동일한 두께로 형성될 수 있으나, 상기 절연층(140)의 서로 다른 두께에 의해, 상기 절연층(140)의 상면의 높이는 달라질 수 있다. 상기 도전성 구조물(CS)은 원자층 증착(Atomic Layer Deposition, ALD) 또는 화학 기상 증착(Chemical Vapor Deposition, CVD)을 이용하여 형성될 수 있다. 도전성 구조물(CS)을 형성하기 전에 상기 비아 홀들(VH)의 내측면 및 상기 금속 반사층들(130)의 노출된 상면 일부를 덮는 접착층을 더 형성할 수 있다.
도 6 및 도 10을 참조하면, 상기 도전성 구조물(CS)의 일부를 제거하여 상기 비아 홀들(VH)의 일부 영역이 매립된 비아 플러그들(P)을 형성할 수 있다(S4).
에치백(Etch back) 공정으로 상기 도전성 구조물(CS) 중 상기 절연층(140)의 상면을 덮는 영역과 상기 비아 홀들(VH) 내부 중 상기 절연층(140)의 상면과 인접한 상부 영역을 제거할 수 있다. 이로써, 상기 비아 플러그들(P)의 상면은 대응하는 상기 절연층(140)의 상면보다 소정의 깊이만큼 아래에 배치될 수 있다. 예를 들어, 제1 두께(T1)를 갖는 제1 절연 영역(140a)을 관통하는 제1 비아 플러그(P1)은 제1 금속 반사층(130a)으로부터 제1 높이(H1)를 가질 수 있으며, 상기 제1 비아 플러그(P1)의 상면은 상기 제1 절연 영역(140a)의 상면보다 상기 제1 두께(T1)와 제1 높이(H1)의 차이만큼 아래에 배치될 수 있다.
다만 상기 비아 플러그들(P)의 높이는 이에 한정되지 않으며, 다른 실시예에서, 상기 비아 플러그들(P)의 높이는 대응하는 상기 절연층(140)의 두께와 실질적으로 동일할 수 있다. 상기 비아 플러그들(P)의 상면은 대응하는 상기 절연층(140)의 상면과 실질적으로 공면을 이루도록 형성될 수 있다. 상기 비아 플러그들(P)의 높이는 에치백 공정 조건에 따라 실시예들에서 다양하게 변경될 수 있다. 예를 들어, 도 2b를 참조하면, 제1 비아 플러그(P1)는 제1 절연 영역(140a)의 제1 두께(T1)와 실질적으로 동일한 제1 높이(H4)를 갖도록 에치백 공정이 진행될 수 있다.
이로써, 도 10에 도시된 것과 같이, 기판(110), 회로 영역(120), 금속 반사층들(130), 비아 플러그들(P), 절연층(140)을 포함하는 기판부(SB)를 형성할 수 있다.
상기 도전성 구조물(CS)를 제거하는 단계에서, 상기 절연층(140)은 단차부(SP1, SP2)를 갖기 때문에, 단차부(SP1, SP2)가 존재하는 영역에서 상기 도전성 구조물(CS)을 이루는 도전성 물질, 예컨대 텅스텐(W)의 잔여물이 증착되는 문제가 발생할 수 있다.
본 발명의 실시예들에 따른 유기 발광 소자는 상기 절연층(140)이 단차부(SP1, SP2)가 존재하는 영역에 경사면을 포함하거나, 경사면을 제공하는 스페이서를 포함하거나, 계단 모양을 갖는 복수의 절곡부를 포함하므로, 상기 단차부(SP1, SP2) 가 존재하는 영역에 도전성 물질, 예컨대 텅스텐(W)의 잔여물이 증착되는 것을 방지할 수 있다. 이로써, 광학 특성 및 발광 효율이 개선된 유기 발광 소자를 제공할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 200, 300, 400 : 유기 발광 소자 110 : 기판
111 : 게이트 유전층 112 : 게이트 전극
113 : 게이트 스페이서 115 : 회로 소자들
116 : 소스/드레인 영역들 117 : 회로 콘택 플러그들
118 : 회로 배선 라인들 119 : 회로 영역 절연층
120 : 회로 영역 130 : 금속 반사층들
140 : 절연층 141 : 제1 스페이서
142 : 제2 스페이서 150 : 제1 전극들
160 : 유기 발광층 170 : 제2 전극
180 : 봉지막 190 : 컬러 필터들
190R : 적색 컬러 필터 190G : 녹색 컬러 필터
190B : 청색 컬러 필터 CS : 도전성 구조물
EP : 발광부 P : 비아 플러그들
SB : 기판부 SP1: 제1 단차부
SP2 : 제2 단차부 VH: 비아 홀들

Claims (10)

  1. 기판;
    상기 기판 상의 회로 소자를 포함하는 회로 영역;
    상기 회로 영역 상에 서로 이격되어 배치되는 제1 금속 반사층, 제2 금속 반사층, 및 제3 금속 반사층을 포함하는 금속 반사층들;
    상기 제1 금속 반사층의 상면을 제1 두께로 덮는 제1 절연 영역, 상기 제2 금속 반사층의 상면을 상기 제1 두께보다 큰 제2 두께로 덮는 제2 절연 영역, 및 상기 제3 금속 반사층의 상면을 상기 제2 두께보다 큰 제3 두께로 덮는 제3 절연 영역을 포함하는 절연층;
    상기 제1 절연 영역을 관통하여 상기 제1 금속 반사층과 접촉하는 제1 비아 플러그, 상기 제2 절연 영역을 관통하여 상기 제2 금속 반사층과 접촉하는 제2 비아 플러그, 및 상기 제3 절연 영역을 관통하여 상기 제3 금속 반사층과 접촉하는 제3 비아 플러그를 포함하는 비아 플러그들;
    상기 비아 플러그들과 각각 접촉하고, 상기 절연층의 상면의 일부를 덮는 제1 전극들;
    상기 제1 전극들 상의 유기 발광층; 및
    상기 유기 발광층 상의 제2 전극을 포함하고,
    상기 제1 내지 제3 비아 플러그는 텅스텐(W)을 포함하는 유기 발광 소자.
  2. 제1 항에 있어서,
    상기 제1 비아 플러그의 상면은 상기 제1 절연 영역의 상면보다 낮게 위치하고, 상기 제2 비아 플러그의 상면은 상기 제2 절연 영역의 상면보다 낮게 위치하고, 상기 제3 비아 플러그의 상면은 상기 제3 절연 영역의 상면보다 낮게 위치하는 유기 발광 소자.
  3. 제1 항에 있어서,
    상기 제1 전극들은 상기 절연층의 상면으로부터 상기 금속 반사층들을 향하여 하부로 연장되어 상기 비아 플러그들과 전기적으로 연결되는 유기 발광 소자.
  4. 제1 항에 있어서,
    상기 제1 비아 플러그는 상기 제1 금속 반사층으로부터 상기 제1 두께와 실질적으로 동일한 높이를 갖고, 상기 제2 비아 플러그는 상기 제2 금속 반사층으로부터 상기 제2 두께와 실질적으로 동일한 높이를 갖고, 상기 제3 비아 플러그는 상기 제3 금속 반사층으로부터 상기 제3 두께와 실질적으로 동일한 높이를 갖는 유기 발광 소자.
  5. 제1 항에 있어서,
    상기 절연층은 상기 제1 및 제2 절연 영역 사이와 상기 제2 및 제3 절연 영역 사이에 각각 배치되는 경사면을 갖는 유기 발광 소자.
  6. 제5 항에 있어서,
    상기 제1 절연 영역의 상면 및 상기 제2 절연 영역의 측면과 접하고, 상기 제1 및 제2 절연 영역 사이의 상기 경사면을 제공하는 제1 스페이서; 및
    상기 제2 절연 영역의 상면 및 상기 제3 절연 영역의 측면과 접하고, 상기 제2 및 제3 절연 영역 사이의 상기 경사면을 제공하는 제2 스페이서를 더 포함하는 유기 발광 소자.
  7. 제1 항에 있어서,
    상기 절연층은 상기 제1 및 제2 절연 영역을 연결하는 제1 단차부 및 상기 제2 및 제3 절연 영역을 연결하는 제2 단차부를 포함하고,
    상기 제1 및 제2 단차부는 각각 복수의 절곡부를 포함하는 유기 발광 소자.
  8. 기판 상에 회로 소자를 포함하는 회로 영역을 형성하고, 상기 회로 영역 상의 금속 반사층들 및 상기 금속 반사층들 상의 절연층을 형성하는 단계;
    상기 금속 반사층들의 상면으로부터 서로 다른 두께를 갖도록 상기 절연층의 상부 영역을 식각 하는 단계;
    상기 절연층을 관통하여 상기 금속 반사층들의 상면 일부를 노출시키는 비아 홀들을 형성하고, 텅스텐(W)으로 상기 비아 홀들 내부를 매립하고 상기 절연층의 상면을 덮는 도전성 구조물을 형성하는 단계;
    상기 도전성 구조물을 일부 제거하여, 상기 비아 홀들의 일부 영역이 매립된 비아 플러그들을 형성하는 단계를 포함하는,
    유기 발광 소자 제조방법.
  9. 제8 항에 있어서,
    상기 금속 반사층들의 상면으로부터 서로 다른 두께를 갖도록 상기 절연층의 상부 영역을 식각 하는 단계는,
    상기 절연층이 서로 다른 두께를 가지도록 단차부를 형성하되, 상기 단차부가 존재하는 영역은 경사면 또는 계단 모양이 형성되는 단계를 포함하는,
    유기 발광 소자 제조방법.
  10. 제9 항에 있어서,
    상기 단차부가 존재하는 영역은 상기 경사면 또는 계단 모양이 형성되므로, 상기 단차부가 존재하는 영역에 상기 텅스텐(W)의 잔여물이 증착되지 않도록 하는,
    유기 발광 소자 제조방법.

KR1020190098400A 2019-08-12 2019-08-12 유기 발광 소자 및 그 제조방법 KR20210019335A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190098400A KR20210019335A (ko) 2019-08-12 2019-08-12 유기 발광 소자 및 그 제조방법
US16/782,260 US11362145B2 (en) 2019-08-12 2020-02-05 Organic light emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190098400A KR20210019335A (ko) 2019-08-12 2019-08-12 유기 발광 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210019335A true KR20210019335A (ko) 2021-02-22

Family

ID=74567399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190098400A KR20210019335A (ko) 2019-08-12 2019-08-12 유기 발광 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US11362145B2 (ko)
KR (1) KR20210019335A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783392B (zh) * 2019-11-06 2023-04-14 京东方科技集团股份有限公司 发光器件及其制造方法、显示装置
KR102670023B1 (ko) * 2020-03-04 2024-05-27 주식회사 디비하이텍 유기발광 표시장치 및 제조방법
US11588129B2 (en) * 2020-03-04 2023-02-21 DB HiTek, Co., Ltd. Organic light-emitting diode display device and manufacturing method thereof
US11980046B2 (en) * 2020-05-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device
CN113725247B (zh) * 2021-08-20 2023-11-21 上海天马微电子有限公司 显示面板及其制作方法、显示装置

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
US7208725B2 (en) 1998-11-25 2007-04-24 Rohm And Haas Electronic Materials Llc Optoelectronic component with encapsulant
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
WO2003019678A1 (fr) 2001-08-22 2003-03-06 Sony Corporation Element semiconducteur au nitrure et procede de production de cet element
JP2003218034A (ja) 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3815335B2 (ja) 2002-01-18 2006-08-30 ソニー株式会社 半導体発光素子及びその製造方法
KR100499129B1 (ko) 2002-09-02 2005-07-04 삼성전기주식회사 발광 다이오드 및 그 제조방법
US7002182B2 (en) 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100714639B1 (ko) 2003-10-21 2007-05-07 삼성전기주식회사 발광 소자
KR100506740B1 (ko) 2003-12-23 2005-08-08 삼성전기주식회사 질화물 반도체 발광소자 및 그 제조방법
KR100664985B1 (ko) 2004-10-26 2007-01-09 삼성전기주식회사 질화물계 반도체 소자
KR100665222B1 (ko) 2005-07-26 2007-01-09 삼성전기주식회사 확산재료를 이용한 엘이디 패키지 및 그 제조 방법
KR100661614B1 (ko) 2005-10-07 2006-12-26 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100723247B1 (ko) 2006-01-10 2007-05-29 삼성전기주식회사 칩코팅형 ｌｅｄ 패키지 및 그 제조방법
JP2007188653A (ja) 2006-01-11 2007-07-26 Seiko Epson Corp 発光装置および電子機器
KR100735325B1 (ko) 2006-04-17 2007-07-04 삼성전기주식회사 발광다이오드 패키지 및 그 제조방법
KR100930171B1 (ko) 2006-12-05 2009-12-07 삼성전기주식회사 백색 발광장치 및 이를 이용한 백색 광원 모듈
KR20080061675A (ko) 2006-12-28 2008-07-03 엘지디스플레이 주식회사 유기 발광 소자 및 그의 제조방법
TWI330998B (en) 2007-01-16 2010-09-21 Chimei Innolux Corp Top emitter organic electroluminescent display
KR100855065B1 (ko) 2007-04-24 2008-08-29 삼성전기주식회사 발광 다이오드 패키지
KR100982980B1 (ko) 2007-05-15 2010-09-17 삼성엘이디 주식회사 면 광원 장치 및 이를 구비하는 ｌｃｄ 백라이트 유닛
KR101429933B1 (ko) 2007-07-03 2014-08-14 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR101164026B1 (ko) 2007-07-12 2012-07-18 삼성전자주식회사 질화물계 반도체 발광소자 및 그 제조방법
KR100891761B1 (ko) 2007-10-19 2009-04-07 삼성전기주식회사 반도체 발광소자, 그의 제조방법 및 이를 이용한 반도체발광소자 패키지
KR101332794B1 (ko) 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
KR20100030470A (ko) 2008-09-10 2010-03-18 삼성전자주식회사 다양한 색 온도의 백색광을 제공할 수 있는 발광 장치 및 발광 시스템
KR101530876B1 (ko) 2008-09-16 2015-06-23 삼성전자 주식회사 발광량이 증가된 발광 소자, 이를 포함하는 발광 장치, 상기 발광 소자 및 발광 장치의 제조 방법
US8008683B2 (en) 2008-10-22 2011-08-30 Samsung Led Co., Ltd. Semiconductor light emitting device
KR101821739B1 (ko) 2011-08-25 2018-01-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2014026902A (ja) 2012-07-30 2014-02-06 Sony Corp 表示装置、表示装置の製造方法および電子機器
JP6164402B2 (ja) 2013-03-27 2017-07-19 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、および有機ｅｌ装置
CN103700782B (zh) 2013-12-26 2015-12-09 合肥京东方光电科技有限公司 一种oled显示面板及其制备方法
CN104409468B (zh) 2014-10-29 2018-09-14 京东方科技集团股份有限公司 显示基板及其显示装置、制作方法
KR20160054124A (ko) 2014-11-05 2016-05-16 삼성디스플레이 주식회사 도너 기판
CN104518004B (zh) 2014-12-12 2016-08-17 深圳市华星光电技术有限公司 Oled显示装置及其制造方法
JP2016195070A (ja) 2015-04-01 2016-11-17 ソニー株式会社 表示装置、表示装置の製造方法、及び、電子機器
CN104867961B (zh) 2015-04-24 2020-06-30 京东方科技集团股份有限公司 阵列基板、其制造方法及显示装置
JP6897297B2 (ja) 2016-06-06 2021-06-30 セイコーエプソン株式会社 有機ｅｌ装置、有機ｅｌ装置の製造方法、および電子機器
KR102603595B1 (ko) 2016-08-31 2023-11-20 엘지디스플레이 주식회사 마이크로 캐비티 구조를 갖는 디스플레이 장치 및 그의 제조 방법
CN109148725B (zh) * 2018-08-30 2021-02-26 京东方科技集团股份有限公司 发光器件、像素单元、像素单元的制备方法和显示装置

Also Published As

Publication number Publication date
US11362145B2 (en) 2022-06-14
US20210050387A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
US11362145B2 (en) Organic light emitting device and method of manufacturing the same
CN109216581B (zh) 具有低折射率层和高折射率层的显示装置
US10236309B2 (en) Display device and manufacturing method thereof
US11769788B2 (en) High-resolution display device
JP7107751B2 (ja) ディスプレイ装置、電子機器、発光素子
CN109904337A (zh) 有机发光二极管显示器
KR100651936B1 (ko) 탑 에미션 방식의 유기 ｅｌ 소자 및 그 제조 방법
KR20150029158A (ko) 유기 발광 표시 장치
CN107658328B (zh) 显示装置
US11374202B2 (en) Light emitting device and method of manufacturing the same
KR102156345B1 (ko) 유기 발광 다이오드 및 이를 포함하는 표시 장치
CN114342095A (zh) 发光二极管和包括该发光二极管的显示装置
KR20210081761A (ko) Led 표시장치 및 led소자 제조방법
JP2008091223A (ja) 表示装置
US11949046B2 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
CN113972339A (zh) 发光元件、制造发光元件的方法以及显示装置
KR102519547B1 (ko) 유기발광표시장치와 그를 포함한 헤드 장착형 디스플레이, 및 이의 제조방법
WO2023092535A1 (zh) 显示基板
US20230018385A1 (en) Light-emitting element and display device including the same
WO2024116973A1 (ja) 発光素子及び発光装置
US20240234640A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20240040898A1 (en) Display device
US20230209937A1 (en) Organic light emitting display device and manufacturing method thereof
KR20230110409A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination