CN114078992A - 发光元件、制造发光元件的方法以及显示装置 - Google Patents

发光元件、制造发光元件的方法以及显示装置 Download PDF

Info

Publication number
CN114078992A
CN114078992A CN202110907670.1A CN202110907670A CN114078992A CN 114078992 A CN114078992 A CN 114078992A CN 202110907670 A CN202110907670 A CN 202110907670A CN 114078992 A CN114078992 A CN 114078992A
Authority
CN
China
Prior art keywords
layer
light emitting
semiconductor layer
emitting element
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110907670.1A
Other languages
English (en)
Inventor
金世勳
李昌熙
高崙赫
金德起
朴埈佑
李秀浩
河在国
郑然九
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114078992A publication Critical patent/CN114078992A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

公开了一种发光元件、制造发光元件的方法以及显示装置。所述发光元件包括：第一半导体层，第一半导体层被掺杂以具有第一极性；第二半导体层，第二半导体层被掺杂以具有与第一极性不同的第二极性；发光层，设置在第一半导体层与第二半导体层之间；壳层，形成在第一半导体层、发光层和第二半导体层的侧表面上，壳层包括二价金属元素；以及绝缘膜，覆盖壳层的外表面且围绕发光层的侧表面。

Description

发光元件、制造发光元件的方法以及显示装置
技术领域
公开涉及一种发光元件、制造该发光元件的方法以及显示装置。
背景技术
随着多媒体的发展，显示装置变得越来越重要。因此，正在使用诸如有机发光显示器和液晶显示器的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。作为发光显示面板，显示面板可以包括诸如发光二极管(LED)的发光元件。例如，LED可以是使用有机材料作为荧光材料的有机发光二极管(OLED)，或者可以是使用无机材料作为荧光材料的无机LED。
发明内容
公开的实施例提供了一种发光元件和制造该发光元件的方法，该发光元件包括半导体层和形成在半导体层的外表面上的壳层从而使半导体层中的任何缺陷被补偿。
公开的实施例也提供了一种包括发光元件从而具有改善的发射效率的显示装置。
然而，公开的实施例不限于在此阐述的实施例。通过参照下面给出的公开的具体实施方式，公开的以上和其它实施例对于公开所属领域的普通技术人员将变得更加明显。
根据公开的实施例，发光元件可以包括：第一半导体层，第一半导体层被掺杂以具有第一极性；第二半导体层，第二半导体层被掺杂以具有与第一极性不同的第二极性；发光层，设置在第一半导体层与第二半导体层之间；壳层，形成在第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面上，壳层包括二价金属元素，或者壳层形成为在第一半导体层、发光层和第二半导体层中掺杂有二价金属元素的区域；以及绝缘膜，覆盖壳层的外表面且围绕发光层的侧表面。
发光元件还可以包括设置在第二半导体层上的电极层，其中，绝缘膜可以围绕电极层的外表面的至少一部分、发光层的侧表面和第二半导体层的侧表面。
壳层可以直接设置在第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面上，以至少与第一半导体层形成物理界面。
壳层可以包括ZnS、ZnSe、MgS、MgSe、ZnMgS和ZnMgSe中的至少一种。
壳层可以具有约0.5nm至约10nm的厚度。
壳层可以形成为在第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面中掺杂有二价金属元素的区域。
二价金属元素可以是Be、Mg、Ca、Sr、Ba、Zn和Cd中的一种。
壳层可以掺杂有在约1010/cm3至约1018/cm3的范围内的量的二价金属元素。
壳层可以具有在约
Figure BDA0003202411960000021
至约
Figure BDA0003202411960000022
的范围内的厚度。
绝缘膜可以形成为包括氧化硅、氮化硅、氮氧化硅、氮化铝、氧化铝、氧化钛、氧化锆和氧化铪中的一种的单个层或多层，并且具有在约10nm至约200nm的范围内的厚度。
绝缘膜可以包括：第一层，直接设置在壳层上；以及第二层，直接设置在第一层上，第一层可以包括氧化硅，并且第二层可以包括氧化铝。
发光元件还可以包括：第三半导体层，设置在第一半导体层与发光层之间；第四半导体层，设置在第二半导体层与发光层之间；以及第五半导体层，设置在第二半导体层与第四半导体层之间，其中，壳层可以形成在第三半导体层、第四半导体层和第五半导体层的侧表面上。
根据公开的实施例，一种制造发光元件的方法可以包括以下步骤：在目标基底上形成彼此分隔开的多个元件棒；在多个元件棒的外表面的一部分上形成包括二价金属元素的壳层，并且在壳层上形成绝缘膜；以及将其上形成有绝缘膜的多个元件棒与目标基底分开。
多个元件棒的形成可以包括以下步骤：通过在目标基底上形成多个半导体层来形成半导体结构；以及在与目标基底的顶表面垂直的方向上蚀刻半导体结构。
壳层和绝缘膜的形成可以包括以下步骤：通过将其上形成有多个元件棒的目标基底浸入其中混合有用于形成壳层的前驱体材料的溶液中来形成围绕多个元件棒的壳材料层；在壳材料层上形成绝缘层；以及通过部分地去除壳材料层和绝缘层以暴露多个元件棒的顶表面来形成壳层和绝缘膜。
多个元件棒的形成可以包括形成多个元件棒，多个元件棒中的每个包括：第一半导体层，第一半导体层被掺杂以具有第一极性；第二半导体层，第二半导体层被掺杂以具有与第一极性不同的第二极性；以及发光层，设置在第一半导体层与第二半导体层之间，并且壳层的形成可以包括在第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面上形成壳层。
根据公开的实施例，显示装置可以包括：第一基底；第一电极，设置在第一基底上；第二电极，与第一电极分隔开；第一绝缘层，设置在第一基底上且与第一电极的部分和第二电极的部分叠置；以及多个发光元件，设置在第一绝缘层上，多个发光元件中的每个包括设置在第一电极上的第一端部和设置在第二电极上的第二端部，其中，多个发光元件中的每个可以包括：第一半导体层，第一半导体层被掺杂以具有第一极性；第二半导体层，第二半导体层被掺杂以具有与第一极性不同的第二极性；发光层，设置在第一半导体层与第二半导体层之间；壳层，形成在第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面上，壳层包括二价金属元素，或者壳层形成为在第一半导体层、发光层和第二半导体层中掺杂有二价金属元素的区域；以及绝缘膜，设置为覆盖壳层的外表面且至少围绕发光层的侧表面。
显示装置还可以包括：第一接触电极，电接触第一电极和多个发光元件中的每个的第一端部；以及第二接触电极，电接触第二电极和多个发光元件中的每个的第二端部。
壳层可以直接设置在第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面上，以至少与第一半导体层形成物理界面，并且壳层可以包括ZnS、ZnSe、MgS、MgSe、ZnMgS和ZnMgSe中的至少一种。
壳层可以形成为在第一半导体层的侧表面、发光层的侧表面和第二半导体层的侧表面中掺杂有二价金属元素的区域。
根据公开的上述和其它实施例，提供了一种包括用于补偿半导体层中的任何缺陷的壳层的发光元件，因此，可以防止发射效率因这些缺陷而降低。
提供了一种包括发光元件的显示装置，因此，可以改善每单位面积的发射效率。
通过以下具体实施方式、附图和权利要求，其它特征和实施例可以是明显的。
附图说明
通过参照附图详细描述公开的实施例，公开的以上和其它实施例以及特征将变得更加明显，在附图中：
图1是根据公开的实施例的显示装置的示意性平面图；
图2是图1的显示装置的像素的示意性平面图；
图3是沿着图2的线Q1-Q1'、Q2-Q2'和Q3-Q3'截取的示意性剖视图；
图4是根据公开的实施例的发光元件的示意性透视图；
图5是图4的发光元件的示意性平面图；
图6是图4的发光元件的示意性剖视图；
图7是根据公开的另一实施例的发光元件的示意性剖视图；
图8是示出了根据公开的实施例的制造发光元件的方法的示意性流程图；
图9至图18是示出了图8的方法的示意图；
图19是根据公开的另一实施例的发光元件的示意性透视图；
图20是图19的发光元件的示意性剖视图；
图21是根据公开的另一实施例的发光元件的示意性透视图；
图22是图21的发光元件的示意性剖视图；
图23是根据公开的另一实施例的发光元件的示意性透视图；以及
图24是图23的发光元件的示意性剖视图。
具体实施方式
现在将在下文中参照附图更充分地描述公开，在附图中示出了公开的一些实施例。然而，本公开可以以不同的形式实施，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且这些实施例将向本领域技术人员传达公开的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，所述层可以直接在所述另一层或基底上，或者也可以存在中间层。在整个说明书中，相同的附图标记表示相同的组件。
将理解的是，尽管在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的教导的情况下，下面讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被被命名为第一元件。
在说明书和权利要求中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。
除非在此另外定义或暗示，否则在此使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的上下文和公开中的含义相一致的含义，并且不应以理想化或过于正式的意义来进行解释，除非在此被明确地如此定义。
将在下文中参照附图描述公开的实施例。
图1是根据实施例的显示装置的示意性平面图。
参照图1，显示装置10可以显示移动图像或静止图像。显示装置10可以指提供显示屏幕的所有类型的电子装置。显示装置10的示例可以包括电视(TV)、膝上型计算机、监视器、广告牌、物联网(IoT)装置、移动电话、智能电话、平板个人计算机(PC)、电子手表、智能手表、手表电话、头戴式显示器(HMD)、移动通信终端、电子记事本、电子书(e-book)、便携式多媒体播放器(PMP)、导航装置、游戏控制台、数字相机、摄像机等。
显示装置10可以包括提供显示屏幕的显示面板。显示装置10的显示面板的示例可以包括无机发光二极管(ILED)显示面板、有机发光二极管(OLED)显示面板、量子点发光二极管(QLED)显示面板、等离子体显示面板(PDP)、场发射显示(FED)面板等。显示装置10的显示面板在下文中将被描述为例如ILED显示面板，但是公开不限于此。例如，公开可以适用于各种其它显示面板，只要相同的技术构思可以是可适用的即可。
显示装置10的形状可以变化。例如，显示装置10可以具有在水平方向上比在竖直方向上延伸得长的矩形形状、在竖直方向上比在水平方向上延伸得长的矩形形状、正方形形状、具有圆角的四角形形状、非四角多边形形状或圆形形状。显示装置10的显示区域DPA的形状可以与显示装置10的形状类似。图1示出了显示装置10和显示区域DPA具有在水平方向上比在竖直方向上延伸得长的矩形形状。
显示装置10可以包括显示区域DPA和非显示区域NDA。显示区域DPA可以是其中显示有图像的区域，非显示区域NDA可以是其中不显示图像的区域。显示区域DPA也可以被称为有效区域，非显示区域NDA也可以被称为无效区域。显示区域DPA可以占据显示装置10的中间部分。
显示区域DPA可以包括像素PX。像素PX可以在行方向和列方向上布置。像素PX在平面图中可以具有矩形形状或正方形形状，但是公开不限于此。作为另一示例，像素PX可以具有包括相对于特定方向倾斜的边的菱形形状。像素PX可以以条纹方式或PenTile方式交替地布置。像素PX中的每个可以包括发射特定波长范围的光的一个或更多个发光元件30(见图2)。
非显示区域NDA可以设置在显示区域DPA周围。非显示区域NDA可以围绕整个显示区域DPA或显示区域DPA的一部分。显示区域DPA可以具有矩形形状，非显示区域NDA可以设置为与显示区域DPA的四条边相邻。非显示区域NDA可以形成显示装置10的边框。包括在显示装置10中的布线或电路驱动器可以设置在非显示区域NDA中，或者外部装置可以安装在非显示区域NDA中。
图2是图1的显示装置的像素的示意性平面图。
参照图2，像素PX可以包括子像素PXn(其中，n是1至3的范围内的整数)。例如，像素PX可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1、第二子像素PX2和第三子像素PX3可以分别发射第一颜色的光、第二颜色的光和第三颜色的光。例如，第一颜色、第二颜色和第三颜色可以分别是蓝色、绿色和红色，但是公开不限于此。作为另一示例，第一子像素PX1、第二子像素PX2和第三子像素PX3可以发射相同颜色的光。图2示出了像素PX包括三个子像素PXn，但是公开不限于此。例如，像素PX可以包括多于三个的子像素PXn。
子像素PXn中的每个可以包括发射区域EMA和非发射区域。发射区域EMA可以是其中设置有发光元件30的区域且可以发射特定波长范围的光，非发射区域可以是其中未设置有发光元件30且因为从发光元件30发射的光未到达该区域而没有光从其输出的区域。发射区域EMA可以包括设置有发光元件30的区域以及与发光元件30相邻或在发光元件30周围且由发光元件30发射的光从其输出的区域。
然而，公开不限于此。作为另一示例，发射区域EMA也可以包括在光由发光元件30发射然后被其它构件反射或折射之后从其输出光的区域。发光元件30可以设置在子像素PXn中的每个中，并且子像素PXn中的每个可以包括其中设置有发光元件30的区域以及与该区域相邻的区域以形成发射区域EMA。
子像素PXn中的每个还可以包括设置在非发射区域中的切割区域CBA。切割区域CBA可以设置在发射区域EMA的在第二方向DR2上的一侧上。切割区域CBA可以设置在沿第二方向DR2彼此相邻的两个子像素PXn的发射区域EMA之间。例如，发射区域EMA和切割区域CBA可以布置在显示装置10的显示区域DPA中。例如，发射区域EMA可以在第一方向DR1上布置为行，切割区域CBA可以在第一方向DR1上布置为行，发射区域EMA和切割区域CBA可以在第二方向DR2上交替地布置。切割区域CBA之间的在第一方向DR1上的距离可以比发射区域EMA之间的在第一方向DR1上的距离小。第二堤BNL2可以设置在切割区域CBA与发射区域EMA之间，切割区域CBA之间、发射区域EMA之间以及切割区域CBA与发射区域EMA之间的距离可以根据第二堤BNL2的宽度而变化。由于发光元件30不设置在切割区域CBA中，因此可以不从切割区域CBA输出光。相反，电极21和22的部分可以设置在切割区域CBA中。电极21和22可以在切割区域CBA中被划分或彼此分开。
图3是沿着图2的线Q1-Q1'、Q2-Q2'和Q3-Q3'截取的示意性剖视图。图3示出了从图2的第一子像素PX1中的发光元件30中的一个的一端到另一端(或其它端)截取的示意性剖视图。
参照图3且进一步参照图2，显示装置10可以包括第一基底11和设置在第一基底11上的半导体层、导电层和绝缘层。半导体层、导电层和绝缘层可以形成显示装置10的电路层和发光层。
第一基底11可以是绝缘基底。第一基底11可以由诸如玻璃、石英或聚合物树脂的绝缘材料形成。第一基底11可以是刚性基底或者可弯曲、可折叠或可卷曲的柔性基底。
阻光层BML可以设置在第一基底11上。阻光层BML设置为与第一晶体管T1的有源层ACT1叠置。阻光层BML可以包括能够阻挡光的材料，并且因此可以防止光入射到第一晶体管T1的有源层ACT1上。例如，阻光层BML可以由能够阻挡光的透射的不透明金属材料形成，但是公开不限于此。在一些实施例中，可以不设置阻光层BML。
缓冲层12可以设置在第一基底11的整个表面上。例如，缓冲层12可以设置为覆盖阻光层BML和第一基底11的顶表面，或者与阻光层BML和第一基底11的顶表面叠置。缓冲层12可以形成在易受湿气影响的第一基底11上以保护第一晶体管T1免受湿气的影响，并且可以执行表面平坦化功能。
有源层ACT1可以设置在缓冲层12上。有源层ACT1可以设置为与将在下面描述的第一导电层的栅电极G1部分地叠置。
图3仅示出了包括在第一子像素PX1中的晶体管之中的第一晶体管T1，但是公开不限于此。显示装置10可以在子像素PXn中的每个中包括多于一个的晶体管。例如，显示装置10可以在子像素PXn中的每个中包括除了第一晶体管T1之外的两个或三个晶体管。
有源层ACT1可以包括多晶硅、单晶硅或氧化物半导体。在有源层ACT1包括氧化物半导体的情况下，有源层ACT1可以包括导体区和设置在导体区之间的沟道区。氧化物半导体可以是包含铟(In)的氧化物半导体。例如，氧化物半导体可以是氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓(IGO)、氧化铟锌锡(IZTO)、氧化铟镓锡(IGTO)、氧化铟镓锌(IGZO)或氧化铟镓锌锡(IGZTO)。
作为另一示例，有源层ACT1可以包括可以通过使非晶硅结晶而形成的多晶硅。在这种情况下，有源层ACT1的导体区可以是掺杂有杂质的区域。
第一栅极绝缘层13可以设置在有源层ACT1和缓冲层12上。例如，第一栅极绝缘层13可以覆盖有源层ACT1和缓冲层12的整个表面，或者与有源层ACT1和缓冲层12的整个表面叠置。第一栅极绝缘层13可以用作用于每个晶体管的栅极绝缘膜。
第一导电层可以设置在第一栅极绝缘层13上。第一导电层可以包括第一晶体管T1的栅电极G1和存储电容器的第一电容电极CSE1。栅电极G1可以设置为在厚度方向上与有源层ACT1的沟道区ACT_c叠置。第一电容电极CSE1可以设置为在厚度方向上与将在下面描述的第二电容电极CSE2叠置。例如，第一电容电极CSE1可以与栅电极G1成一体和/或连接到栅电极G1。第一电容电极CSE1和第二电容电极CSE2可以形成为在厚度方向上彼此叠置，从而形成存储电容器。
第一层间绝缘层15可以设置在第一导电层上。第一层间绝缘层15可以用作第一导电层与设置在第一导电层上的层之间的绝缘膜。第一层间绝缘层15可以设置为覆盖第一导电层或与第一导电层叠置，并且保护第一导电层。
第二导电层可以设置在第一层间绝缘层15上。第二导电层可以包括第一晶体管T1的第一源电极S1和第一漏电极D1、数据线DTL和第二电容电极CSE2。
第一晶体管T1的第一源电极S1和第一漏电极D1可以通过穿透第一层间绝缘层15和第一栅极绝缘层13的接触孔接触有源层ACT1的掺杂区ACT_a和ACT_b。第一晶体管T1的第一源电极S1可以通过另一接触孔接触阻光层BML。
数据线DTL可以将数据信号施加到包括在第一子像素PX1中的其它晶体管。虽然未具体示出，但是数据线DTL可以连接到其它晶体管的源电极/漏电极，并且可以传输施加到其的数据信号。
第二电容电极CSE2设置为在厚度方向上与第一电容电极CSE1叠置。例如，第二电容电极CSE2可以与第一源电极S1成一体和/或连接到第一源电极S1。
第二层间绝缘层17可以设置在第二导电层上。第二层间绝缘层17可以用作第二导电层与设置在第二导电层上的层之间的绝缘膜。第二层间绝缘层17可以与第二导电层叠置，并且保护第二导电层。
第三导电层可以设置在第二层间绝缘层17上。第三导电层可以包括第一电压线VL1、第二电压线VL2和第一导电图案CDP。要提供到第一晶体管T1的高电位电压(或第一电源电压)可以施加到第一电压线VL1，要提供到第二电极22的低电位电压(或第二电源电压)可以施加到第二电压线VL2。在显示装置10的制造期间，用于使发光元件30对准的对准信号可以施加到第二电压线VL2。
第一导电图案CDP可以通过形成在第二层间绝缘层17中的接触孔电连接到第二电容电极CSE2。第二电容电极CSE2可以与第一晶体管T1的第一源电极S1成一体，第一导电图案CDP可以电连接到第一晶体管T1的第一源电极S1。第一导电图案CDP可以电接触将在下面描述的第一电极21，第一晶体管T1可以经由第一导电图案CDP将施加到其的第一电源电压从第一电压线VL1传输到第一电极21。第三导电层在图3中被示出为包括第一电压线VL1和第二电压线VL2，但是公开不限于此。作为另一示例，第三导电层可以包括多于一条的第一电压线VL1和多于一条的第二电压线VL2。
缓冲层12、第一栅极绝缘层13、第一层间绝缘层15和第二层间绝缘层17中的每个可以包括交替地堆叠的无机膜。例如，缓冲层12、第一栅极绝缘层13、第一层间绝缘层15和第二层间绝缘层17中的每个可以形成为其中交替地堆叠有包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)中的至少一种的一个或更多个无机层的多层。作为另一示例，缓冲层12、第一栅极绝缘层13、第一层间绝缘层15和第二层间绝缘层17中的每个可以形成为包括氧化硅、氮化硅和氮氧化硅中的至少一种的单个无机层。
第一平坦化层19可以设置在第三导电层上。第一平坦化层19可以包括诸如聚酰亚胺(PI)的有机绝缘材料，并且可以执行表面平坦化功能。
第一堤BNL1、电极21和22、发光元件30、接触电极CNE1和CNE2以及第二堤BNL2可以设置在第一平坦化层19上。绝缘层PAS1、PAS2、PAS3和PAS4也可以设置在第一平坦化层19上。
第一堤BNL1可以直接设置在第一平坦化层19上。第一堤BNL1中的每个可以在每个子像素PXn中具有预定宽度以在第二方向DR2上延伸，但是可以不延伸到在第二方向DR2上相邻的其它子像素PXn，并且可以设置在发射区域EMA内。第一堤BNL1可以设置为在第一方向DR1上彼此分隔开。
多个第一堤BNL1可以设置在子像素PXn中。图3示出了两个第一堤BNL1设置在每个子像素PXn中以在显示区域DPA中形成线性图案，但是公开不限于此。设置在子像素PXn中的第一堤BNL1的数量可以根据设置在子像素PXn中的电极21和22的数量以及发光元件30在子像素PXn中的布置而变化，第一堤BNL1可以形成岛图案而不是线性图案。
第一堤BNL1可以至少部分地从第一平坦化层19的顶表面突出。第一堤BNL1的突出部分中的每个可以具有倾斜的侧表面，从发光元件30发射的光可以被设置在第一堤BNL1上的电极21和22反射，并且可以从第一平坦化层19向上发射。第一堤BNL1可以提供其中布置有发光元件30的区域，并且可以用作使从发光元件30发射的光向上反射的反射壁。第一堤BNL1中的每个的侧表面可以线性地倾斜，但是公开不限于此。第一堤BNL1中的每个可以具有带有弯曲的外表面的半圆形形状或半椭圆形形状。第一堤BNL1可以包括诸如聚酰亚胺的有机绝缘材料，但是公开不限于此。在一些实施例中，可以不设置第一堤BNL1。
电极21和22可以在每个子像素PXn中设置为在一个方向上延伸。电极21和22可以在第二方向DR2上延伸，并且可以设置为在第一方向DR1上彼此分隔开。例如，第一电极21和第二电极22可以在子像素PXn中设置为在第一方向DR1上彼此分隔开，但是公开不限于此。例如，设置在每个子像素PXn中的电极21和22的数量和位置可以根据设置在每个子像素PXn中的发光元件30的数量而变化。
第一电极21和第二电极22可以设置在每个子像素PXn的发射区域EMA中，并且可以部分地设置在发射区域EMA之外以在厚度方向上与第二堤BNL2叠置。电极21和22可以在子像素PXn中在第二方向DR2上延伸，并且可以在切割区域CBA中在第二方向DR2上与上部相邻的子像素PXn的电极21和22分开。
第一电极21和第二电极22可以在每个子像素PXn中在第二方向DR2上延伸，并且可以在切割区域CBA中与其它第一电极21和其它第二电极22分开。例如，切割区域CBA可以设置在在第二方向DR2上两个相邻的子像素PXn的发射区域EMA之间，所述两个相邻的子像素PXn中的一个的第一电极21和第二电极22可以在切割区域CBA中与另一子像素PXn的第一电极21和第二电极22分开。然而，公开不限于该示例。作为另一示例，电极21和22中的一些可以延伸超过每对在第二方向DR2上相邻的子像素PXn，而不是在每对在第二方向DR2上相邻的子像素PXn之间被划分，或者第一电极21和第二电极22中的仅一个可以在每对在第二方向DR2上相邻的子像素PXn之间被划分。
可以通过形成在第二方向DR2上延伸的电极线且通过在布置发光元件30之后对电极线进行划分来获得电极21和22。在显示装置10的制造期间，电极线可以用于在子像素PXn中形成电场以使发光元件30对准。例如，发光元件30可以通过喷墨印刷工艺喷射到电极线上，一旦包括发光元件30的墨喷射到电极线上，就可以通过将对准信号施加到电极线来形成电场。散布或分散在墨中的发光元件30可以接收来自电场的介电泳力，并且因此可以布置在电极21和22上。在布置发光元件30之后，可以对电极线中的一些进行划分以形成设置在子像素PXn中的每个中的电极21和22。
电极21和22可以连接到第三导电层，使得用于使发光元件30发射光的信号可以施加到电极21和22。第一电极21可以通过穿透第一平坦化层19的第一接触孔CT1电接触第一导电图案CDP。第二电极22可以通过穿透第一平坦化层19的第二接触孔CT2电接触第二电压线VL2。第一电极21可以经由第一导电图案CDP电连接到第一晶体管T1，使得第一电源电压可以施加到第一电极21，第二电极22可以电连接到第二电压线VL2，使得第二电源电压可以施加到第二电极22。
电极21和22可以电连接到发光元件30。电极21和22可以通过接触电极CNE1和CNE2连接到发光元件30中的每个的端部，并且可以将从第三导电层接收的电信号传输到发光元件30。由于电极21和22在不同的子像素PXn之间被划分，因此一个子像素PXn的发光元件30可以与另一子像素PXn的发光元件30分别地发射光。
第一接触孔CT1和第二接触孔CT2被示出为形成在与第二堤BNL2叠置的位置处，但是公开不限于此。例如，第一接触孔CT1和第二接触孔CT2可以定位在被第二堤BNL2围绕的发射区域EMA中。
电极21和22可以设置在彼此分隔开的一对第一堤BNL1上。电极21和22可以设置在第一堤BNL1的在第一方向DR1上的侧面上，以布置在第一堤BNL1的倾斜的侧表面上。例如，电极21和22在第一方向DR1上的宽度可以比第一堤BNL1在第一方向DR1上的宽度大。电极21和22可以设置为与第一堤BNL1中的每个的至少一个侧表面叠置，以反射从发光元件30发射的光。
电极21和22之间的在第一方向DR1上的距离可以比第一堤BNL1之间的在第一方向DR1上的距离小。电极21和22的至少一部分可以直接设置在第一平坦化层19上，并且可以设置在同一平面(或层)上。
电极21和22可以包括具有高反射率的导电材料。例如，电极21和22可以包括诸如银(Ag)、Cu或Al的具有高反射率的金属，或者可以包括Al、Ni或镧(La)的合金。电极21和22可以将从发光元件30发射且朝向第一堤BNL1的侧面行进的光从每个子像素PXn向上反射。
然而，公开不限于此，电极21和22还可以包括透明导电材料。例如，电极21和22可以包括诸如ITO、IZO或氧化铟锡锌(ITZO)的材料。在一些实施例中，电极21和22中的每个可以形成其中透明导电材料和具有高反射率的金属堆叠为多于一层的结构，或者可以形成为包括透明导电材料和具有高反射率的金属的单个层。例如，电极21和22中的每个可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO的堆叠体。
第一绝缘层PAS1可以设置在电极21和22以及第一堤BNL1上。第一绝缘层PAS1可以设置为与第一堤BNL1以及第一电极21和第二电极22叠置，并且可以暴露第一电极21和第二电极22的顶表面的部分。开口OP可以形成在第一绝缘层PAS1中以暴露电极21和22的设置在第一堤BNL1上的顶表面的部分，接触电极CNE1和CNE2可以通过开口OP电接触电极21和22。
例如，第一绝缘层PAS1可以形成为在第一电极21与第二电极22之间具有凹陷的顶表面。由于第一绝缘层PAS1可以设置为与第一电极21和第二电极22叠置，因此第一绝缘层PAS1可以形成为在第一电极21与第二电极22之间凹陷，但是公开不限于此。第一绝缘层PAS1可以保护第一电极21和第二电极22，并且可以使第一电极21和第二电极22彼此绝缘。第一绝缘层PAS1可以防止发光元件30通过直接接触其它元件而被损坏。
第二堤BNL2可以设置在第一绝缘层PAS1上。在平面图中，第二堤BNL2可以包括在第一方向DR1上延伸的部分和在第二方向DR2上延伸的部分，并且因此可以以网格图案布置。第二堤BNL2可以沿着子像素PXn中的每个的边界设置，以限定子像素PXn中的每个。第二堤BNL2可以设置为围绕子像素PXn中的每个的发射区域EMA和切割区域CBA，以将子像素PXn中的每个的发射区域EMA与切割区域CBA分开。第二堤BNL2的在子像素PXn的发射区域EMA之间在第二方向DR2上延伸的部分可以具有比第二堤BNL2的在子像素PXn的切割区域CBA之间在第二方向DR2上延伸的部分的宽度大的宽度。子像素PXn的切割区域CBA之间的距离可以比子像素PXn的发射区域EMA之间的距离小。
第二堤BNL2可以形成为具有比第一堤BNL1的高度大的高度。第二堤BNL2可以防止在显示装置10的制造期间的喷墨印刷工艺中墨溢出在相邻的子像素PXn之间，并且可以将不同的子像素PXn之间的并且发光元件30分散在其中的墨分开以防止墨的混合。与第一堤BNL1类似，第二堤BNL2可以包括聚酰亚胺，但是公开不限于此。
发光元件30可以设置在第一绝缘层PAS1上。发光元件30可以设置为在电极21和22延伸所沿的方向上(例如，在第二方向DR2上)彼此分隔开，并且可以基本上排列为彼此平行。发光元件30可以在一个方向上延伸，电极21和22延伸所沿的方向可以与发光元件30延伸所沿的方向形成基本上直角。然而，公开不限于此。作为另一示例，发光元件30可以相对于电极21和22延伸所沿的方向对角地布置。
发光元件30中的每个可以包括掺杂有不同的导电类型的掺杂剂的半导体层。由于发光元件30中的每个包括半导体层，因此发光元件30可以对准，使得发光元件30中的每个的第一端部可以根据形成在电极21和22上的电场的方向而面对特定方向。发光元件30中的每个可以包括发光层36(见图4)，并且因此可以发射特定波长范围的光。发光元件30可以根据其材料发射不同波长范围的光，但是公开不限于此。作为另一示例，发光元件30可以发射相同颜色的光。
可以在与第一基底11的顶表面垂直的方向上在发光元件30中的每个中布置层。发光元件30可以布置为使得发光元件30延伸所沿的方向可以与第一基底11平行，包括在发光元件30中的每个中的半导体层可以在与第一基底11的顶表面平行的方向上顺序地布置。然而，公开不限于此。作为另一示例，在发光元件30具有不同的结构的情况下，包括在发光元件30中的每个中的层可以在与第一基底11垂直的方向上布置。
发光元件30可以在第一堤BNL1之间设置在电极21和22上。例如，发光元件30的第一端部可以设置在第一电极21上，发光元件30的第二端部可以设置在第二电极22上。发光元件30的长度可以比第一电极21与第二电极22之间的距离大，发光元件30中的每个的两个端部可以分别设置在第一电极21和第二电极22上。
发光元件30中的每个的两个端部可以电接触接触电极CNE1和CNE2。由于绝缘膜38(见图6)可以不形成在发光元件30中的每个的两端处以暴露发光元件30中的每个的半导体层的部分，因此暴露的半导体层可以电接触接触电极CNE1和CNE2，但是公开不限于此。作为另一示例，可以去除绝缘膜38的至少一部分，使得发光元件30中的每个的半导体层的侧表面的部分可以被暴露。半导体层的暴露的侧表面可以直接接触接触电极CNE1和CNE2。
第二绝缘层PAS2可以部分地设置在第一绝缘层PAS1和发光元件30上。例如，第二绝缘层PAS2可以设置为围绕发光元件30的外表面的部分，并且可以不覆盖发光元件30的第一端部和第二端部。在显示装置10的制造期间，第二绝缘层PAS2可以最初设置在第一绝缘层PAS1(或整个第一绝缘层PAS1)上，然后可以被部分地去除以暴露发光元件30中的每个的两个端部。
第二绝缘层PAS2的设置在发光元件30上的部分可以在第一绝缘层PAS1之上在第二方向DR2上延伸，并且因此可以在每个子像素PXn中形成线性图案或岛图案。第二绝缘层PAS2可以在显示装置10的制造期间保护并固定发光元件30。第二绝缘层PAS2可以设置为填充发光元件30与第一绝缘层PAS1之间的空间。
接触电极CNE1和CNE2以及第三绝缘层PAS3可以设置在第二绝缘层PAS2上。第一接触电极CNE1和第二接触电极CNE2可以分别部分地设置在第一电极21和第二电极22上。第一接触电极CNE1可以设置在第一电极21上，第二接触电极CNE2可以设置在第二电极22上，第一接触电极CNE1和第二接触电极CNE2可以在第二方向DR2上延伸。第一接触电极CNE1和第二接触电极CNE2可以在第一方向DR1上彼此分隔开且彼此面对，并且可以在每个子像素PXn的发射区域EMA中形成线性图案。
接触电极CNE1和CNE2可以电接触发光元件30以及电极21和22。发光元件30中的每个可以具有在其两端处被暴露的半导体层，第一接触电极CNE1和第二接触电极CNE2可以在发光元件30中的每个的两端处电接触发光元件30，其中，在发光元件30中的每个的所述两端处发光元件30中的每个的半导体层被暴露。发光元件30的第一端部可以经由第一接触电极CNE1电连接到第一电极21，发光元件30的第二端部可以经由第二接触电极CNE2电连接到第二电极22。
图3示出了第一接触电极CNE1和第二接触电极CNE2设置在子像素PXn中的每个中，但是公开不限于此。例如，设置在子像素PXn中的每个中的第一接触电极CNE1和第二接触电极CNE2的数量可以根据设置在子像素PXn中的每个中的第一电极21和第二电极22的数量而变化。
接触电极CNE1和CNE2可以包括导电材料。例如，接触电极CNE1和CNE2可以包括ITO、IZO、ITZO或铝(Al)。例如，接触电极CNE1和CNE2可以包括透明导电材料，从发光元件30发射的光可以通过接触电极CNE1和CNE2朝向电极21和22行进。然而，公开不限于该示例。
第三绝缘层PAS3可以设置在第一接触电极CNE1与第二接触电极CNE2之间。第三绝缘层PAS3可以在除了设置有第二接触电极CNE2的区域之外的区域中设置在第一接触电极CNE1和/或第二绝缘层PAS2上。第三绝缘层PAS3可以使第一接触电极CNE1和第二接触电极CNE2彼此绝缘，使得第一接触电极CNE1和第二接触电极CNE2可以彼此不直接接触。例如，第一接触电极CNE1和第二接触电极CNE2可以设置在不同的层上。第一接触电极CNE1可以直接设置在第二绝缘层PAS2上，第二接触电极CNE2可以部分地直接设置在第三绝缘层PAS3上。
第三绝缘层PAS3可以设置在第一接触电极CNE1与第二接触电极CNE2之间，并且因此可以使第一接触电极CNE1和第二接触电极CNE2彼此绝缘。如上所述，在一些实施例中，可以不设置第三绝缘层PAS3，在这种情况下，第一接触电极CNE1和第二接触电极CNE2可以设置在同一层上。
第四绝缘层PAS4可以设置在第一基底11的整个显示区域DPA中。第四绝缘层PAS4可以保护设置在第一基底11上的元件免受外部环境的影响。可以不设置第四绝缘层PAS4。
第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4可以包括无机绝缘材料或有机绝缘材料。例如，第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3(或AlxOy))或氮化铝(AlN)的无机绝缘材料，但是公开不限于此。在另一示例中，第一绝缘层PAS1、第二绝缘层PAS2、第三绝缘层PAS3和第四绝缘层PAS4可以包括诸如丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯树脂、聚苯硫醚树脂、苯并环丁烯、卡多树脂、硅氧烷树脂、倍半硅氧烷树脂、聚甲基丙烯酸甲酯、聚碳酸酯或聚甲基丙烯酸甲酯-聚碳酸酯合成树脂的有机绝缘材料，但是公开不限于此。
图4是根据实施例的发光元件的示意性透视图。图5是图4的发光元件的示意性平面图。图6是图4的发光元件的示意性剖视图。图4示出了包括绝缘膜38的发光元件30，绝缘膜38的一部分被去除以示出被绝缘膜38围绕的半导体层。
参照图4至图6，发光元件30可以是发光二极管(LED)，具体地，具有微米至纳米的尺寸且由无机材料形成的ILED。如果在两个相对的电极之间在特定方向上形成电场，则ILED可以在形成有极性的两个电极之间对准。发光元件30可以通过形成在两个电极之间的电场对准。
发光元件30可以具有在一个方向上延伸的形状。发光元件30可以具有圆柱形、棒、布线或管的形状，但是发光元件30的形状没有特别限制。作为另一示例，发光元件30可以具有诸如立方体、长方体或六角柱的多边形柱的形状，或者可以具有在一个方向上延伸且包括部分地倾斜的外表面的形状。包括在发光元件30中的半导体可以在发光元件30延伸所沿的方向上顺序地设置或堆叠。
发光元件30可以包括掺杂有任意导电类型(例如，p型或n型)的杂质的半导体层。半导体层可以从外部电源接收电信号且发射特定波长范围的光。
参照图4至图6，发光元件30可以包括第一半导体层31、第二半导体层32、发光层36、电极层37、绝缘膜38和壳层39。
第一半导体层31可以包括n型半导体。在发光元件30发射蓝色波长范围的光的情况下，第一半导体层31可以包括半导体材料AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，0≤x+y≤1)。半导体材料AlxGayIn1-x-yN可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第一半导体层31可以掺杂有n型掺杂剂，n型掺杂剂可以是Si、Ge、Se或Sn。例如，第一半导体层31可以是掺杂有n型Si的n-GaN。第一半导体层31可以具有约1.5μm至约5μm的长度，但是公开不限于此。
第二半导体层32可以设置在发光层36上。第二半导体层32可以包括p型半导体。在发光元件30发射蓝色波长范围或绿色波长范围的光的情况下，第二半导体层32可以包括半导体材料AlxGayIn1-x-yN(其中，0≤x≤1，0≤y≤1，0≤x+y≤1)。例如，半导体材料AlxGayIn1-x-yN可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。第二半导体层32可以掺杂有p型掺杂剂，p型掺杂剂可以是Mg、Zn、Ca或Ba。例如，第二半导体层32可以是掺杂有p型Mg的p-GaN。第二半导体层32可以具有约0.05μm至约0.10μm的长度，但是公开不限于此。
图4至图6示出了第一半导体层31和第二半导体层32形成为单个层，但是公开不限于此。作为另一示例，根据发光层36的材料，第一半导体层31和第二半导体层32中的每个可以包括诸如包覆层或拉伸应变势垒降低(TSBR)层的多于一个的层。
发光层36可以设置在第一半导体层31与第二半导体层32之间。发光层36可以包括具有单量子阱结构或多量子阱结构的材料。在发光层36包括具有多量子阱结构的材料的情况下，发光层36可以具有其中交替地堆叠有多个量子层和多个阱层的结构。发光层36可以通过响应于经由第一半导体层31和第二半导体层32施加到其的电信号使电子-空穴对结合来发射光。在发光层36发射蓝色波长范围的光的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料。在发光层36具有其中交替地堆叠有多个量子层和多个阱层的多量子阱结构的情况下，量子层可以包括诸如AlGaN或AlGaInN的材料，阱层可以包括诸如GaN或AlInN的材料。例如，在发光层36包括AlGaInN作为其量子层和AlInN作为其阱层的情况下，发光层36可以发射具有在约450nm至约495nm的范围内的中心波长的蓝光。
然而，公开不限于此。作为另一示例，发光层36可以具有其中交替地堆叠有具有大带隙能的半导体材料和具有小带隙能的半导体材料的结构，或者可以根据要发射的光的波长包括III族至V族半导体材料。由发光层36发射的光的类型没有特别限制。在一些实施例中，发光层36可以根据需要发射红色波长范围或绿色波长范围的光，而不是蓝光。发光层36可以具有约0.05μm至约0.10μm的长度，但是公开不限于此。
光不仅可以从发光元件30的长度方向上的圆周表面发射，而且可以从发光元件30的两侧发射。从发光层36发射的光的方向性没有特别限制。
电极层37可以是欧姆接触电极，但是公开不限于此。作为另一示例，电极层37可以是肖特基接触电极。发光元件30可以包括至少一个电极层37。图4示出了发光元件30包括电极层37，但是公开不限于此。作为另一示例，发光元件30可以包括多于一个的电极层37，或者可以不设置电极层37。发光元件30的以下描述也可以直接适用于包括多于一个的电极层37或具有与图4至图6的发光元件30不同的结构的发光元件30。
在发光元件30电连接到电极21和22(或者接触电极CNE1和CNE2)的情况下，电极层37可以减小发光元件30与电极21和22(或者接触电极CNE1和CNE2)之间的电阻。电极层37可以包括导电金属。例如，电极层37可以包括Al、Ti、In、金(Au)、Ag、ITO、IZO和ITZO中的至少一种。电极层37可以包括掺杂有n型掺杂剂或p型掺杂剂的半导体材料。然而，公开不限于此。
绝缘膜38可以设置为围绕第一半导体层31和第二半导体层32以及电极层37。例如，绝缘膜38可以设置为至少围绕发光层36，并且可以在发光元件30延伸所沿的方向上延伸。绝缘膜38可以保护第一半导体层31、发光层36、第二半导体层32和电极层37。例如，绝缘膜38可以形成为围绕第一半导体层31、发光层36、第二半导体层32和电极层37的侧面，并且可以暴露发光元件30的在纵向方向上的两个端部。
图4至图6示出了绝缘膜38在发光元件30的纵向方向上延伸以覆盖第一半导体层31、发光层36、第二半导体层32和电极层37的侧面，但是公开不限于此。绝缘膜38可以仅覆盖发光层36以及第一半导体层31和第二半导体层32中的一些的侧面，或者可以仅覆盖电极层37的侧面的部分，使得电极层37的侧面可以被部分地暴露。绝缘膜38可以在与发光元件30的至少一端相邻的区域中在剖视图中形成为圆形的。绝缘膜38的厚度WB在图6中被示出为均匀的，但是公开不限于此。作为另一示例，绝缘膜38的厚度WB可以从一个区域到另一区域部分地变化。例如，绝缘膜38通常可以具有均匀的厚度，但是在电极层37的侧面上，绝缘膜38的厚度WB可以朝向电极层37的顶表面逐渐地减小，使得绝缘膜38的顶表面在剖视图中可以是圆形的。
绝缘膜38的厚度WB可以是约10nm至约200nm，但是公开不限于此。绝缘膜38的厚度WB可以是约40nm至约120nm。
绝缘膜38可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)、氧化铝(AlxOy)、氧化钛(TiOx)、氧化锆(ZrOx)或氧化铪(HfOx)的具有绝缘性质的材料。因此，绝缘膜38可以防止在发光层36直接接触将电信号直接传输到发光元件30的电极的情况下会发生的短路。由于绝缘膜38覆盖发光层36的外表面以保护发光元件30的外表面，因此可以防止发光元件30的发射效率的劣化。
可以对绝缘膜38的外表面进行表面处理。发光元件30可以在散布在预定的墨中的同时喷射在电极上。这里，可以对绝缘膜38的表面进行疏水或亲水处理，以保持发光元件30散布在墨中而不与其它相邻的发光元件30聚集。例如，可以用诸如硬脂酸或2,3-萘二甲酸的材料对绝缘膜38进行表面处理。
发光元件30可以包括形成在第一半导体层31和第二半导体层32的外表面上的壳层39。壳层39可以形成为单独的层，并且可以设置为围绕第一半导体层31和第二半导体层32的外表面。例如，壳层39可以设置在第一半导体层31、发光层36、第二半导体层32和电极层37的侧面上，以在绝缘膜38与第一半导体层31和第二半导体层32之间形成物理界面，但是公开不限于此。在另一示例中，壳层39可以不形成为单独的层，而是形成为与第一半导体层31和第二半导体层32的外表面相邻的具有均匀的厚度的特定区域，这将在下面描述。
可以通过外延生长通过在目标基底上形成半导体层且在与目标基底的顶表面垂直的方向上蚀刻生长的半导体层来获得发光元件30。根据生长条件，半导体层可以平滑地生长在目标基底上而没有任何晶体间晶格缺陷，但是在蚀刻半导体层期间，在半导体层的蚀刻的表面上会出现缺陷。例如，如果通过在目标基底上生长包括n-GaN的半导体层且蚀刻半导体层来获得第一半导体层31，则会在第一半导体层31的外表面上形成诸如镓(Ga)空位或悬空键的缺陷。这种缺陷会导致电子从第一半导体层31泄漏，因此，发光层36中不发光的电子的数量会增加。作为另一示例，电子会在具有这种缺陷的表面上被捕获以引起非发射结合，使得电子会被转换为热而不是被转换为光。因此，由发光元件30产生的热量会增加，或者会发生荧光猝灭，因此，发光元件30的发射效率会降低。
为了防止这种情况，发光元件30可以包括形成在第一半导体层31和第二半导体层32的外表面上的壳层39，因此，可以补偿在发光元件30的制造期间在蚀刻工艺之后形成的第一半导体层31和第二半导体层32的外表面上的任何缺陷。当在第一半导体层31和第二半导体层32的通过蚀刻暴露的外表面上形成壳层39时，可以利用壳层39来填充在蚀刻之后形成的任何Ga空位。因此，发光元件30可以防止由于这种缺陷或非发射结合的发生而引起的电子的流动，从而改善光转换效率。
发光元件30的壳层39可以包括二价金属元素。例如，壳层39可以包括铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、锌(Zn)和镉(Cd)中的至少一种。壳层39的二价金属元素可以通过填充形成在第一半导体层31和第二半导体层32的外表面上的Ga空位来补偿第一半导体层31和第二半导体层32中的缺陷。例如，第一半导体层31中的缺陷数量可以通过用二价II族或XII族金属元素填充第一半导体层31中的缺陷而减少。具体地，在第一半导体层31掺杂有n型杂质的情况下，由于由用壳层39的二价金属元素填充第一半导体层31中的空位导致的补偿掺杂效应，第一半导体层31的外表面上的电子浓度可以变得比第一半导体层31的内表面上的电子浓度低，并且注入到发光元件30中的电子中的大部分可以在发光元件30的内表面上流动，而不是在发光元件30的外表面上流动。例如，可以防止会由第一半导体层31中的缺陷引起的电子泄漏或防止会由捕获的电子引起的非发射结合。因此，可以改善发光元件30的发射效率，并且可以减少由发光元件30产生的热量。
相反，当除了第一半导体层31之外的半导体层(例如，第二半导体层32)掺杂有p型杂质时，因为第二半导体层32中的空位被填充有形成在第二半导体层32的外表面上的壳层39的二价金属元素，所以在第二半导体层32中p型杂质的掺杂浓度可以从一个位置到另一位置不同。壳层39可以用作围绕第二半导体层32的绝缘层，并且可以保护第二半导体层32，而不是对第二半导体层32提供掺杂补偿效应。例如，当发光元件30的壳层39包括二价金属元素时，壳层39可以对第一半导体层31提供掺杂补偿效应，使得在第一半导体层31中电子的密度可以改变。由于在第二半导体层32中杂质的掺杂浓度改变，壳层39可以用作绝缘层。由于发光元件30包括壳层39以在发光元件30的制造期间补偿第一半导体层31和第二半导体层32中的任何缺陷，因此可以改善发光元件30的光转换效率和发射特性。
例如，壳层39可以包括具有二价金属元素的无机化合物，并且可以设置为围绕第一半导体层31和第二半导体层32。壳层39可以由其中组合有二价阳离子金属和二价阴离子非金属的无机化合物形成。例如，壳层39可以包括ZnS、ZnSe、MgS、MgSe、ZnMgS和ZnMgSe中的至少一种。在壳层39由诸如ZnS、ZnSe、MgS、MgSe、ZnMgS或ZnMgSe的无机化合物形成为与第一半导体层31和第二半导体层32分立的单独的层以与第一半导体层31和第二半导体层32形成物理界面的情况下，壳层39的二价阳离子金属元素可以通过填充形成在第一半导体层31和第二半导体层32的表面上的空位来补偿第一半导体层31和第二半导体层32中的缺陷。在这种情况下，绝缘膜38可以通过与壳层39的无机化合物直接接合来形成。包括诸如氧化硅的无机绝缘材料的绝缘膜38可以与壳层39形成化学键，壳层39由二价阳离子金属元素和二价阴离子非金属元素形成。
在一些实施例中，形成为单独的层的壳层39可以具有约0.5nm至约10nm的厚度WC。壳层39可以形成为其中堆叠有由无机化合物颗粒形成的单个层的多层(例如，五层)，但是公开不限于此。在壳层39的厚度WC为约0.5nm至约10nm的情况下，壳层39可以利用补偿掺杂效应来补偿第一半导体层31中的缺陷，而不使第一半导体层31的电性质劣化。由于发光元件30还包括设置在发光元件30的绝缘膜38与半导体层之间的壳层39，因此可以补偿在发光元件30的制造期间形成在发光元件30的半导体层中的缺陷，并且可以改善发光元件30的光学效率。
发光元件30的高度h可以在约1μm至约10μm、约2μm至约6μm或约3μm至约5μm的范围内，但是公开不限于此。发光元件30的直径WA可以为约30nm至约700nm，发光元件30的长宽比可以为约1.2至约100，但是公开不限于此。作为另一示例，包括在显示装置10中的发光元件30可以根据发光层36的成分之间的差异而具有不同的直径。发光元件30可以具有约500nm的直径。
图7是根据另一实施例的发光元件的示意性剖视图。
参照图7，发光元件30_1的绝缘膜38_1可以包括多个层38A和38B。绝缘膜38_1可以包括直接接触壳层39的第一层38A和围绕第一层38A的第二层38B。图7的实施例与图6的实施例的不同之处至少在于绝缘膜38_1形成为多层。绝缘膜38_1可以由无机绝缘材料形成以保护发光元件30_1的发光层36、第一半导体层31、第二半导体层32和电极层37，但是由发光层36产生的光的量会被无机绝缘材料的类型影响。发光层36的光产生效率会由于由绝缘膜38_1的与发光层36相邻的部分中的固定电荷导致的电场而降低。为了防止这种情况，与发光层36的外表面上的壳层39接触的第一层38A和设置在发光元件30_1的最外侧上的第二层38B由不同的材料形成。因此，可以保护发光层36，并且可以改善发光元件30_1的光学效率。
例如，绝缘膜38_1的第一层38A可以包括氧化硅，绝缘膜38_1的第二层38B可以包括氧化铝。当直接接触绝缘膜38_1内部的壳层39的第一层38A包含氧化硅时，可以防止发光层36的光产生效率由于第一层38A中的固定电荷而降低。当设置在第一层38A的外表面上的第二层38B包含氧化铝时，可以安全地保护发光元件30_1。第一层38A和第二层38B在图7中被示出为具有相同的厚度，但是公开不限于此。作为另一示例，第一层38A可以比第二层38B厚。
将在下文中描述图4的发光元件30的制造。
图8是示出了根据实施例的制造发光元件的方法的示意性流程图。
参照图8，该方法可以包括以下步骤：在目标基底100上形成元件棒ROD(S100)；在元件棒ROD的外表面上形成壳层39(S200)；形成绝缘膜38以围绕元件棒ROD的壳层39(S300)；以及将具有其中形成有绝缘膜38的元件棒ROD与目标基底100分开(S400)。在S100中，可以通过其中垂直地蚀刻半导体层的蚀刻工艺来形成元件棒ROD，然后，可以形成壳层39以补偿形成在元件棒ROD的外表面上的任何缺陷。将在下文中参照图9至图18进一步详细地描述图8的方法。
图9至图18是示出了图8的方法的示意图。
参照图9，可以准备包括基体基底110和形成在基体基底110上的缓冲材料层120的目标基底100。基体基底110可以包括诸如蓝宝石(Al2O3)基底或玻璃基底的透明基底，但是公开不限于此。作为另一示例，基体基底110可以是由例如GaN、SiC、ZnO、Si、GaP或GaAs形成的导电基底。基体基底110在下文中将被描述为例如蓝宝石基底。基体基底110的厚度没有特别限制，但是基体基底110可以具有约400μm至约1500μm的厚度。
可以在基体基底110上形成半导体层。可以通过生长晶种来形成通过外延生长生长的半导体层。可以通过电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射或金属有机化学气相沉积(MOCVD)来形成半导体层，但是公开不限于此。
用于形成半导体层的前驱体材料的类型没有特别限制。例如，前驱体材料可以包括具有烷基(诸如甲基或乙基)的金属前驱体。例如，金属前驱体可以是诸如三甲基镓(Ga(CH3)3))、三甲基铝(Al(CH3)3)和磷酸三乙酯((C2H5)3PO4)的化合物，但是公开不限于此。可以通过使用金属前驱体和非金属前驱体的沉积工艺来形成半导体层。将省略对如何以及在什么条件下形成半导体层的描述，相反，将在下文中描述其中制造发光元件30的顺序以及发光元件30的堆叠结构。
可以在基体基底110上形成缓冲材料层120。图9示出了在基体基底110上沉积单个缓冲材料层120，但是公开不限于此。作为另一示例，可以形成多个缓冲材料层120。可以设置缓冲材料层120以减小第一半导体材料层310与基体基底110之间的晶格常数的差异。
例如，缓冲材料层120可以包括未掺杂的半导体。缓冲材料层120可以包括与第一半导体材料层310相同的材料，并且可以包括未掺杂有n型或p型杂质的材料。例如，缓冲材料层120可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种，但是公开不限于此。可以根据基体基底110的类型而不设置缓冲材料层120。缓冲材料层120在下文中将被描述为在基体基底110上由未掺杂的半导体形成。
此后，参照图10，可以在目标基底100上形成半导体结构300。半导体结构300可以包括第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370。可以通过如上所述的典型工艺来形成半导体结构300的材料层，并且半导体结构300的材料层可以与要形成的发光元件30中的每个的层对应。例如，第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370可以分别包括与发光元件30中的每个的第一半导体层31、发光层36、第二半导体层32和电极层37相同的材料。
此后，参照图11，通过蚀刻半导体结构300来形成彼此分隔开的元件棒ROD。可以通过典型的图案化方法来蚀刻半导体结构300。例如，可以通过在半导体结构300上形成蚀刻掩模层且通过使用蚀刻掩模层在与目标基底100垂直的方向上蚀刻半导体结构300来蚀刻半导体结构300。
例如，可以通过干蚀刻、湿蚀刻、反应离子蚀刻(RIE)或电感耦合等离子体反应离子蚀刻(ICP-RIE)来执行半导体结构300的蚀刻。作为各向异性蚀刻的干蚀刻可以适合于垂直地蚀刻半导体结构300。在半导体结构300的蚀刻期间，Cl2或O2可以用作蚀刻剂，但是公开不限于此。在一些实施例中，可以通过干蚀刻和湿蚀刻两者来执行半导体结构300的蚀刻。例如，可以首先通过干蚀刻在深度方向上蚀刻半导体结构300，然后可以通过作为各向同性蚀刻的湿蚀刻蚀刻半导体结构300，使得其蚀刻的侧壁可以落在与半导体结构300的表面垂直的平面(或多个平面)上。
作为半导体结构300的蚀刻的结果，可以在半导体结构300中形成孔，第一半导体材料层310、发光材料层360、第二半导体材料层320和电极材料层370可以形成元件棒ROD，元件棒ROD中的每个可以包括第一半导体层31、发光层36、第二半导体层32和电极层37。元件棒ROD可以彼此分隔开，并且孔位于元件棒ROD之间。目标基底100的缓冲材料层120可以部分地暴露在孔中或通过孔暴露，元件棒ROD通过孔彼此分隔开。
作为半导体结构300的蚀刻的结果，会在元件棒ROD的外表面上形成缺陷。参照图12，示出了图11的区域A的放大图示出了会形成在第一半导体层31的通过半导体结构300的蚀刻而暴露的外表面上的诸如空位的缺陷DFT。如上所述，缺陷DFT会导致注入电子的泄漏或非发射结合，并且会降低发光元件30的光学效率。为了防止这种情况，可以通过在发光元件30的制造期间蚀刻半导体结构300来形成元件棒ROD，然后可以形成壳层39以补偿形成在第一半导体层31中的缺陷DFT。
参照图13和图14，可以通过将其上形成有元件棒ROD的目标基底100浸入包含第一前驱体材料P1和第二前驱体材料P2的溶液S中来形成围绕元件棒ROD的外表面的壳材料层390，壳材料层390将形成壳层39。例如，可以通过使用其中混合有第一前驱体材料P1和第二前驱体材料P2的溶液S的湿工艺来形成包括在发光元件30中的壳层39。在其上形成有元件棒ROD的目标基底100浸入溶液S中的情况下，溶液S中的第一前驱体材料P1和第二前驱体材料P2可以与元件棒ROD的外表面反应以形成壳材料层390。第一前驱体材料P1可以包括二价阳离子金属，第二前驱体材料P2可以包括二价阴离子非金属。不仅可以在元件棒ROD的侧表面和顶表面上形成壳材料层390，而且可以在目标基底100的缓冲材料层120上形成壳材料层390。在绝缘膜38的形成期间，可以部分地去除壳材料层390，从而形成围绕元件棒ROD的侧表面的壳层39。
此后，参照图15至图17，可以形成绝缘膜38以围绕元件棒ROD的侧表面的部分，在元件棒ROD的侧表面的部分上形成有壳材料层390。如图16的“蚀刻”所指示的，可以通过在壳材料层390上形成绝缘层380且部分地去除绝缘层380和壳材料层390以暴露元件棒ROD的第一端部(例如，元件棒ROD的电极层37的顶表面)来形成绝缘膜38和壳层39。因此，壳材料层390和绝缘层380可以分别形成为壳层39和绝缘膜38。
可以通过将绝缘材料涂覆在被垂直地蚀刻的元件棒ROD上或者将元件棒ROD浸入绝缘材料中来形成作为形成在元件棒ROD的外表面上的绝缘材料的绝缘层380，但是公开不限于此。例如，可以通过原子层沉积(ALD)或CVD来形成绝缘层380。
与壳材料层390类似，可以在元件棒ROD的侧表面和顶表面上以及目标基底100的暴露在元件棒ROD之间的部分上形成绝缘层380。可以通过作为各向异性蚀刻的干蚀刻或回蚀刻工艺来部分地去除绝缘层380和壳材料层390。当去除绝缘层380的在元件棒ROD的顶表面上的部分时，可以暴露且部分地去除电极层37。例如，最终制造的发光元件30的电极层37的厚度可以比在发光元件30的制造期间形成的电极材料层370的厚度小。
电极层37的顶表面被示出为被暴露，绝缘膜38的顶表面被示出为平坦的。然而，公开不限于此。作为另一示例，绝缘膜38可以形成为在围绕电极层37的区域中具有部分地弯曲的外表面。在绝缘层380的部分去除期间，可以部分地去除绝缘层380的顶表面和侧表面，使得围绕包括在元件棒ROD中的每个中的层的绝缘膜38可以形成为具有部分地蚀刻的侧表面。具体地，当去除绝缘层380的顶表面时，可以形成绝缘膜38，使得可以部分地去除其外表面的与电极层37相邻的部分。
此后，参照图18，可以将其中形成有壳层39和绝缘膜38的元件棒ROD与目标基底100分开，从而可以获得发光元件30。发光元件30可以包括补偿半导体结构300的半导体层中的由于垂直地蚀刻而形成的缺陷的壳层39。图8的方法包括通过湿工艺形成壳层39，从而生产发光元件30同时防止发光元件30的光学效率降低。
图4的发光元件30的形状和材料没有特别限制。例如，发光元件30可以包括比图4的层多的层，并且具有与图4的形状不同的形状。
图19是根据另一实施例的发光元件的示意性透视图。图20是图19的发光元件的示意性剖视图。图20示出了图19的发光元件30_2的示意性纵向剖视图，并且示出了半导体层堆叠在发光元件30_2中。
参照图19和图20，发光元件30_2还可以包括第三半导体层33_2以及第四半导体层34_2和第五半导体层35_2，第三半导体层33_2设置在第一半导体层31_2与发光层36_2之间，第四半导体层34_2和第五半导体层35_2设置在发光层36_2与第二半导体层32_2之间。发光元件30_2与图4的发光元件30的不同之处可以至少在于发光元件30_2还包括第三半导体层33_2、第四半导体层34_2和第五半导体层35_2以及电极层(例如，第一电极层37A_2和第二电极层37B_2)，并且发光层36_2包括与图4的发光层36不同的元件。将在下文中主要集中于与图4的发光元件30的差异来描述发光元件30_2。
图4的发光元件30的发光层36可以包括氮(N)，并且因此可以发射蓝光或绿光。相反，发光元件30_2的发光层36_2和半导体层可以包括至少包含磷(P)的半导体。发光元件30_2可以发射具有约620nm至约750nm的中心波长范围的红光。然而，由发光元件30_2发射的红光的中心波长范围不受特别限制，并且应被理解为涵盖可以被感知为红色的所有波长。
具体地，第一半导体层31_2可以是n型半导体层，并且可以包括具有化学式InxAlyGa1-x-yP(其中，0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。第一半导体层31_2可以包括掺杂有n型掺杂剂的InAlGaP、GaP、AlGaP、InGaP、AlP和InP中的一种。例如，第一半导体层31_2可以是掺杂有n型Si的n-AlGaInP。
第二半导体层32_2可以是p型半导体层，并且可以包括具有化学式InxAlyGa1-x-yP(其中，0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。第二半导体层32_2可以包括掺杂有p型掺杂剂的InAlGaP、GaP、AlGaNP、InGaP、AlP和InP中的一种。例如，第二半导体层32_2可以是掺杂有p型Mg的p-GaP。
发光层36_2可以设置在第一半导体层31_2与第二半导体层32_2之间。发光层36_2可以包括具有单量子阱结构或多量子阱结构的材料，并且因此可以发射特定波长范围的光。在发光层36_2具有其中交替地堆叠有量子层和阱层的结构的情况下，量子层可以包括AlGaP或AlInGaP，阱层可以包括GaP或AlInP。例如，发光层36_2可以包括作为量子层的AlGaInP和作为阱层的AlInP，并且因此可以发射具有约620nm至约750nm的中心波长范围的红光。
图19的发光元件30_2可以包括设置为与发光层36_2相邻的包覆层。如图19中所示，设置在第一半导体层31_2与第二半导体层32_2之间的第三半导体层33_2和第四半导体层34_2可以是包覆层。
第三半导体层33_2可以设置在第一半导体层31_2与发光层36_2之间。与第一半导体层31_2类似，第三半导体层33_2可以是n型半导体，并且可以包括具有化学式InxAlyGa1-x-yP(其中，0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31_2可以是n-AlGaInP，第三半导体层33_2可以是n-AlInP。然而，公开不限于该示例。
第四半导体层34_2可以设置在发光层36_2与第二半导体层32_2之间。与第二半导体层32_2类似，第四半导体层34_2可以是p型半导体，并且可以包括具有化学式InxAlyGa1-x-yP(其中，0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32_2可以是p-GaP，第四半导体层34_2可以是p-AlInP。
第五半导体层35_2可以设置在第二半导体层32_2与第四半导体层34_2之间。与第二半导体层32_2和第四半导体层34_2类似，第五半导体层35_2可以包括掺杂有p型掺杂剂的半导体。在一些实施例中，可以设置第五半导体层35_2以减小第二半导体层32_2与第四半导体层34_2之间的晶格常数的差异。第五半导体层35_2可以是TSBR层。例如，第五半导体层35_2可以包括p-GaInP、p-AlInP或p-AlGaInP，但是公开不限于此。第三半导体层33_2、第四半导体层34_2和第五半导体层35_2可以具有约0.08μm至约0.25μm的长度，但是公开不限于此。
第一电极层37A_2和第二电极层37B_2可以分别设置在第一半导体层31_2和第二半导体层32_2上。第一电极层37A_2可以设置在第一半导体层31_2的底表面上，第二电极层37B_2可以设置在第二半导体层32_2的顶表面上。然而，公开不限于此，可以不设置第一电极层37A_2和第二电极层37B_2中的一个。例如，发光元件30_2可以不具有在第一半导体层31_2的底表面上的第一电极层37A_2，而是可以仅包括在第二半导体层32_2的顶表面上的第二电极层37B_2。
壳层39_2可以设置在第一半导体层31_2、第三半导体层33_2、发光层36_2、第四半导体层34_2、第五半导体层35_2、第二半导体层32_2以及第一电极层37A_2和第二电极层37B_2的侧表面上，绝缘膜38_2可以覆盖壳层39_2或与壳层39_2叠置。与图4的发光元件30类似，可以通过垂直地蚀刻半导体结构300来形成发光元件30_2，并且可以形成壳层39_2以补偿在半导体结构300的蚀刻期间会形成在发光元件30_2的半导体层中的缺陷。发光元件30_2可以包括比图4的发光元件30的半导体层多的半导体层，并且可以发射红光。
图4的发光元件30的壳层39(用于补偿形成在发光元件30的半导体层中(具体地，在发光元件30的第一半导体层31中)的缺陷)可以不必形成为单独的层。作为另一示例，可以通过用二价阳离子金属对发光元件30的半导体层进行掺杂来形成壳层39，发光元件30的半导体层的部分可以形成为壳层39。在这种情况下，壳层39可以形成为发光元件30的半导体层中的掺杂区，绝缘膜38可以直接设置在发光元件30的半导体层的外表面上。
图21是根据另一实施例的发光元件的示意性透视图。图22是图21的发光元件的示意性剖视图。图21示出了绝缘膜38_3的部分被去除以示出被绝缘膜38_3围绕的半导体层的发光元件30_3。
参照图21和图22，发光元件30_3可以包括壳层39_3，壳层39_3形成为在第一半导体层31_3、发光层36_3和第二半导体层32_3的部分中掺杂有二价金属元素的区域。壳层39_3可以形成为从第一半导体层31_3、发光层36_3和第二半导体层32_3的侧表面具有预定厚度WC。发光元件30_3与图4至图6的发光元件30的不同之处可以至少在于，壳层39_3不形成为设置在发光元件30_3的半导体层的侧表面上的单独的层，而是形成为在半导体层中掺杂有二价金属元素的区域，使得壳层39_3形成为与半导体层不具有物理边界。将在下文中主要集中于与图4至图6的发光元件30的差异来描述发光元件30_3。
二价金属可以具有与包含Ga的半导体层晶体的晶格尺寸相似的尺寸，并且形成在第一半导体层31_3中的Ga空位可以通过用特定金属元素直接对第一半导体层31_3进行掺杂而被补偿。在发光元件30_3的制造期间，可以通过蚀刻半导体结构300来形成元件棒ROD，并且可以通过将半导体结构300浸入其中分散有二价阳离子金属的溶液S中来使元件棒ROD的侧表面掺杂有二价金属。包括在溶液S中的二价阳离子金属可以直接填充Ga空位且可以形成壳层39_3，壳层39_3是从发光元件30_3的半导体层的外表面具有预定厚度的掺杂区。二价阳离子金属可以掺杂到第一半导体层31_3、第二半导体层32_3和发光层36_3中，但不掺杂到电极层37_3中。例如，壳层39_3可以形成在第一半导体层31_3、第二半导体层32_3和发光层36_3中，但不形成在电极层37_3中。第一半导体层31_3、第二半导体层32_3和发光层36_3可以包括Ga、In和N或者包括Ga、In和P，可以通过外延生长形成，并且可以选择性地掺杂有二价阳离子金属。相反，包括与第一半导体层31_3、第二半导体层32_3和发光层36_3不同的材料(例如，诸如ITO的材料)的电极层37_3可以不掺杂有二价阳离子金属，壳层39_3可以不形成在电极层37_3中。
作为形成在发光元件30_3的半导体层中的掺杂区的壳层39_3可以提供与当图4的壳层39形成为单独的层时的效果类似的效果。例如，与图4的壳层39类似，由二价阳离子金属形成的壳层39_3可以补偿半导体层中的缺陷，掺杂到第二半导体层32_3中的二价阳离子金属可以用作绝缘层。
与图4的发光元件30不同，发光元件30_3可以具有相对小的直径WA，壳层39_3可以形成为从半导体层的侧表面具有预定厚度的掺杂区。例如，发光元件30_3的壳层39_3可以包括诸如铍(Be)、镁(Mg)、钙(Ca)、锶(Sr)、钡(Ba)、锌(Zn)或镉(Cd)的二价阳离子金属。形成为掺杂区的壳层39_3可以具有约
Figure BDA0003202411960000301
至约
Figure BDA0003202411960000302
的厚度WC，并且可以掺杂有约1010/cm3至约1018/cm3的量的二价阳离子金属，但是公开不限于此。壳层39_3的厚度WC和壳层39_3掺杂有二价阳离子金属的量可以根据形成在发光元件30_3的半导体层中的缺陷的数量或密度来控制。由于发光元件30_3包括掺杂有二价金属元素的壳层39_3，因此可以补偿在发光元件30_3的制造期间会形成在半导体层中的缺陷，并且可以改善发光元件30_3的发射效率。
图23是根据另一实施例的发光元件的示意性透视图。图24是图23的发光元件的示意性剖视图。
参照图23和图24，与图19的发光元件30_2类似，发光元件30_4可以包括包含P的半导体层，并且发射红光。与图21的发光元件30_3的壳层39_3类似，发光元件30_4的壳层39_4可以形成为发光元件30_4的半导体层的外表面上的掺杂区。作为形成在第一半导体层31_4、第二半导体层32_4、第三半导体层33_4、第四半导体层34_4、第五半导体层35_4和发光层36_4中且掺杂有II族或XII族金属元素的区域的壳层39_4可以形成为从发光元件30_4的半导体层的侧表面具有预定厚度WC。壳层39_4可以不形成在第一电极层37A_4和第二电极层37B_4中，绝缘膜38_4可以形成为覆盖壳层39_4以及第一电极层37A_3和第二电极层37B_4的侧表面。发光元件30_4可以是图19的发光元件30_2和图21的发光元件30_3的组合，因此将省略其详细描述。
将在下文中描述图4的发光元件30的生产示例和生产示例的评价。
<生产示例1：包括由无机化合物形成的壳层的发光元件的制造>
根据图4的实施例制造包括形成为与半导体层分开的层的壳层39的发光元件30。具体地，通过外延生长在蓝宝石(Al2O3)基底上形成包括GaN的第一半导体层31、第二半导体层32、发光层36和电极层37，并且在改变其中使用的无机化合物的类型和壳层39的厚度的同时形成壳层39，从而获得发光元件样品SAMPLE#1至SAMPLE#8。
在发光元件样品SAMPLE#1至SAMPLE#8中，用于形成壳层39的前驱体的类型可以根据金属元素的类型从一个样品变化为另一样品。硝酸锌用作用于包含Zn的壳层39的前驱体，硫化钠用作用于包含硫(S)的壳层39的前驱体。将每种前驱体以约0.01mol至约1.0mol的浓度溶解在蒸馏水中以制备前驱体溶液。当浸渍每个元件棒ROD时，前驱体溶液的温度是约60℃，每个元件棒ROD被浸渍约1小时。此后，从前驱体溶液取出每个元件棒ROD，用蒸馏水洗涤并干燥每个元件棒ROD，在随后的工艺中，获得发光元件样品SAMPLE#1至SAMPLE#8。
与图7的发光元件30_1类似，发光元件样品SAMPLE#1至SAMPLE#8中的每个可以包括多层绝缘膜38，多层绝缘膜38包括具有约80nm的厚度且由氧化硅(SiO2)形成的第一层38A以及具有约40nm的厚度且由氧化铝(Al2O3)形成的第二层38B。作为与发光元件样品SAMPLE#1至SAMPLE#8进行比较的对照组，制造不包括壳层39和绝缘膜38中的至少一个的发光元件样品SAMPLE#9至SAMPLE#11。在下表1中示出了以生产示例1制造的发光元件样品SAMPLE#1至SAMPLE#11。
【表1】
发光元件样品 壳层(成分/厚度) 绝缘膜(SiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>)
SAMPLE#1 ZnS/1nm SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#2 ZnS/2nm SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#3 ZnS/3nm SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#4 ZnSe/2nm SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#5 MgS/2nm SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#6 MgSe/2nm SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#7 ZnMgS/2nm SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#8 ZnMgSe/2nm SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#9 - -
SAMPLE#10 - SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#11 ZnS/2nm -
<生产示例2：包括形成为掺杂区的壳层的发光元件的制造>
根据图21的实施例制造在半导体层的外部上具有形成为掺杂区的壳层39_3的发光元件30_3。通过外延生长在蓝宝石(Al2O3)基底上形成包括GaN的第一半导体层31_3、第二半导体层32_3、发光层36_3和电极层37_3，并且将每个元件棒ROD浸入溶解有用于形成壳层39_3的前驱体的溶液中，并且获得发光元件样品SAMPLE#12至SAMPLE#18。
在发光元件样品SAMPLE#12至SAMPLE#18中，用于形成壳层39_3的前驱体的类型可以根据用于形成壳层39_3的金属元素的类型而变化。硝酸锌用作用于包含Zn的壳层39_3的前驱体，硫化钠用作用于包含硫(S)的壳层39_3的前驱体。将每种前驱体以约0.01mol至约1.0mol的浓度溶解在蒸馏水中以制备前驱体溶液。当浸渍每个元件棒ROD时，前驱体溶液的温度是约60℃，每个元件棒ROD被浸渍约1小时。此后，从前驱体溶液取出每个元件棒ROD，用蒸馏水洗涤并干燥每个元件棒ROD，在随后的工艺中，获得发光元件样品SAMPLE#12至SAMPLE#18。
与图7的发光元件30_1类似，发光元件样品SAMPLE#12至SAMPLE#18中的每个可以包括多层绝缘膜38，多层绝缘膜38包括具有约80nm的厚度且由SiO2形成的第一层38A以及具有约40nm的厚度且由Al2O3形成的第二层38B。作为与发光元件样品SAMPLE#12至SAMPLE#18进行比较的对照组，制造不包括壳层39_3和绝缘膜38_3中的至少一个的发光元件样品SAMPLE#19至SAMPLE#21。在下表2中示出了以生产示例2制造的发光元件样品SAMPLE#12至SAMPLE#21。
【表2】
发光元件样品 壳层(金属原子) 绝缘膜(SiO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>)
SAMPLE#12 Be SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#13 Mg SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#14 Ca SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#15 Sr SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#16 Ba SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#17 Zn SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#18 Cd SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#19 - -
SAMPLE#20 - SiO<sub>2</sub>(80nm)/Al<sub>2</sub>O<sub>3</sub>(40nm)
SAMPLE#21 Zn -
<实验示例1：发光元件的发射特性的评价>
评价以生产示例1制备的发光元件样品SAMPLE#1至SAMPLE#11的发射特性。具体地，评价发光元件样品SAMPLE#1至SAMPLE#11的光致发光，测量从发光元件样品SAMPLE#1至SAMPLE#11中的每个发射的光束之中的具有约445nm的中心波长的光和具有约560nm的中心波长的光的强度，相对于从发光元件样品SAMPLE#9发射的光的强度来表示测量的结果，如下表3中所示。
【表3】
发光元件样品 445nm光的强度 560nm光的强度
SAMPLE#1 25 0.49
SAMPLE#2 25 0.45
SAMPLE#3 26 0.55
SAMPLE#4 25 0.56
SAMPLE#5 24 0.51
SAMPLE#6 25 0.59
SAMPLE#7 24 0.52
SAMPLE#8 25 0.57
SAMPLE#9 1 1
SAMPLE#10 25 1
SAMPLE#11 1 0.45
<实验示例2：发光元件的发射特性的评价>
评价以生产示例2制备的发光元件样品SAMPLE#12至SAMPLE#21的发射特性。以与实验示例1相同的方式评价发光元件样品SAMPLE#12至SAMPLE#21的光致发光。测量从发光元件样品SAMPLE#12至SAMPLE#21中的每个发射的光的强度，相对于从发光元件样品SAMPLE#19发射的光的强度来表示测量的结果，如下表4中所示。
【表4】
Figure BDA0003202411960000331
Figure BDA0003202411960000341
以生产示例1和生产示例2制备的发光元件样品SAMPLE#1至SAMPLE#21可以产生具有约445nm的中心波长的蓝光，以生产示例1和生产示例2制备的发光元件样品SAMPLE#1至SAMPLE#21是均包括第一半导体层31、包含氮(N)的发光层36和第二半导体层32的发光元件30。在实验示例1和实验示例2中测量的445nm光可以是目标波长范围的光，在实验示例1和实验示例2中测量的560nm光可以是通过形成在发光元件样品SAMPLE#1至SAMPLE#21中的每个的半导体层中的Ga空位的方法来产生的非目标波长范围的光。
假设由发光元件样品SAMPLE#9或SAMPLE#19发射的445nm光和560nm光的强度是1，相对于由发光元件样品SAMPLE#9或SAMPLE#19发射的445nm光和560nm光的强度，表3和表4示出了由发光元件样品SAMPLE#1至#21中的每个发射的445nm光和560nm光的强度。
参照表3，包括由无机化合物形成的壳层39的发光元件样品SAMPLE#1至SAMPLE#8具有约25的445nm光强度，这意味着发光元件样品SAMPLE#1至SAMPLE#8产生比发光元件样品SAMPLE#9的445nm光的强度强的强度的445nm光。相反，发光元件样品SAMPLE#1至SAMPLE#8具有约0.5的560nm光强度，这意味着发光元件样品SAMPLE#1至SAMPLE#8产生比发光元件样品SAMPLE#9的560nm光的强度弱的强度的560nm光。仅包括绝缘膜38的发光元件样品SAMPLE#10具有25的445nm光强度和1的560nm光强度，仅包括壳层39的发光元件样品SAMPLE#11具有1的445nm光强度和0.45的560nm光强度。例如，包括由无机化合物形成的壳层39的发光元件样品具有强的目标光强度，例如，强的445nm光强度和弱的560nm光强度，这表明由无机化合物形成的壳层39可以通过对形成在半导体层中的缺陷进行补偿来抑制不期望的560nm光的产生。
参照表4，包括形成为掺杂区的壳层39的发光元件样品SAMPLE#12至SAMPLE#18具有约25的445nm光强度，这意味着发光元件样品SAMPLE#12至SAMPLE#18产生比发光元件样品SAMPLE#19的445nm光的强度强的强度的445nm光。相反，发光元件样品SAMPLE#12至SAMPLE#18具有约0.5的560nm光强度，这意味着发光元件样品SAMPLE#12至SAMPLE#18产生比发光元件样品样品#19的560nm光的强度弱的强度的560nm光。仅包括绝缘膜38的发光元件样品SAMPLE#20具有约27的445nm光强度和约1的560nm光强度，仅包括壳层39的发光元件样品SAMPLE#21具有约0.9的445nm光强度和约0.35的560nm光强度。例如，包括形成为掺杂区的壳层39的发光元件样品具有强的目标光强度，例如，强的445nm光强度和弱的560nm光强度，这表明形成为掺杂区的壳层39可以通过对形成在半导体层中的缺陷进行补偿来抑制不期望的560nm光的产生。
在总结具体实施方式时，本领域技术人员将理解的是，在基本上不脱离公开的原理的情况下，可以对公开的实施例进行许多变化和修改。因此，本公开的公开的实施例仅在一般和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种发光元件，所述发光元件包括：
第一半导体层，所述第一半导体层被掺杂以具有第一极性；
第二半导体层，所述第二半导体层被掺杂以具有与所述第一极性不同的第二极性；
发光层，设置在所述第一半导体层与所述第二半导体层之间；
壳层，形成在所述第一半导体层的侧表面、所述发光层的侧表面和所述第二半导体层的侧表面上，所述壳层包括二价金属元素，或者所述壳层形成为在所述第一半导体层、所述发光层和所述第二半导体层中掺杂有所述二价金属元素的区域；以及
绝缘膜，覆盖所述壳层的外表面且围绕所述发光层的所述侧表面。
2.根据权利要求1所述的发光元件，所述发光元件还包括：
电极层，设置在所述第二半导体层上，
其中，所述绝缘膜围绕所述电极层的外表面的至少一部分、所述发光层的所述侧表面和所述第二半导体层的所述侧表面。
3.根据权利要求2所述的发光元件，其中，所述壳层直接设置在所述第一半导体层的所述侧表面、所述发光层的所述侧表面和所述第二半导体层的所述侧表面上，以至少与所述第一半导体层形成物理界面。
4.根据权利要求3所述的发光元件，其中，所述壳层包括ZnS、ZnSe、MgS、MgSe、ZnMgS和ZnMgSe中的至少一种。
5.根据权利要求3所述的发光元件，其中，所述壳层具有0.5nm至10nm的厚度。
6.根据权利要求2所述的发光元件，其中，所述壳层形成为在所述第一半导体层的所述侧表面、所述发光层的所述侧表面和所述第二半导体层的所述侧表面中掺杂有所述二价金属元素的所述区域。
7.根据权利要求6所述的发光元件，其中，所述二价金属元素是Be、Mg、Ca、Sr、Ba、Zn和Cd中的一种。
8.根据权利要求6所述的发光元件，其中，所述壳层掺杂有在1010/cm3至1018/cm3范围内的量的所述二价金属元素。
9.根据权利要求8所述的发光元件，其中，所述壳层具有在
Figure FDA0003202411950000011
至
Figure FDA0003202411950000012
的范围内的厚度。
10.根据权利要求2所述的发光元件，其中，所述绝缘膜形成为包括氧化硅、氮化硅、氮氧化硅、氮化铝、氧化铝、氧化钛、氧化锆和氧化铪中的一种的单个层或多层，并且具有在10nm至200nm范围内的厚度。
11.根据权利要求10所述的发光元件，其中，
所述绝缘膜包括：第一层，直接设置在所述壳层上；以及第二层，直接设置在所述第一层上，
所述第一层包括氧化硅，并且
所述第二层包括氧化铝。
12.根据权利要求2所述的发光元件，所述发光元件还包括：
第三半导体层，设置在所述第一半导体层与所述发光层之间，
第四半导体层，设置在所述第二半导体层与所述发光层之间，以及
第五半导体层，设置在所述第二半导体层与所述第四半导体层之间，
其中，所述壳层形成在所述第三半导体层、所述第四半导体层和所述第五半导体层的侧表面上。
13.一种制造发光元件的方法，所述方法包括以下步骤：
在目标基底上形成彼此分隔开的多个元件棒；
在所述多个元件棒的外表面的一部分上形成包括二价金属元素的壳层，并且在所述壳层上形成绝缘膜；以及
将其上形成有所述绝缘膜的所述多个元件棒与所述目标基底分开。
14.根据权利要求13所述的方法，其中，所述多个元件棒的形成包括以下步骤：
通过在所述目标基底上形成多个半导体层来形成半导体结构；以及
在与所述目标基底的顶表面垂直的方向上蚀刻所述半导体结构。
15.根据权利要求14所述的方法，其中，所述壳层和所述绝缘膜的形成包括以下步骤：
通过将其上形成有所述多个元件棒的所述目标基底浸入其中混合有用于形成所述壳层的前驱体材料的溶液中来形成围绕所述多个元件棒的壳材料层；
在所述壳材料层上形成绝缘层；以及
通过部分地去除所述壳材料层和所述绝缘层以暴露所述多个元件棒的顶表面来形成所述壳层和所述绝缘膜。
16.根据权利要求15所述的方法，其中，
所述多个元件棒的形成包括形成所述多个元件棒，所述多个元件棒中的每个包括：第一半导体层，所述第一半导体层被掺杂以具有第一极性；第二半导体层，所述第二半导体层被掺杂以具有与所述第一极性不同的第二极性；以及发光层，设置在所述第一半导体层与所述第二半导体层之间，并且
所述壳层的形成包括在所述第一半导体层的侧表面、所述发光层的侧表面和所述第二半导体层的侧表面上形成壳层。
17.一种显示装置，所述显示装置包括：
第一基底；
第一电极，设置在所述第一基底上；
第二电极，与所述第一电极分隔开；
第一绝缘层，设置在所述第一基底上且与所述第一电极的部分和所述第二电极的部分叠置；以及
多个发光元件，设置在所述第一绝缘层上，所述多个发光元件中的每个包括设置在所述第一电极上的第一端部和设置在所述第二电极上的第二端部，
其中，所述多个发光元件中的每个包括：第一半导体层，所述第一半导体层被掺杂以具有第一极性；第二半导体层，所述第二半导体层被掺杂以具有与所述第一极性不同的第二极性；发光层，设置在所述第一半导体层与所述第二半导体层之间；壳层，形成在所述第一半导体层的侧表面、所述发光层的侧表面和所述第二半导体层的侧表面上，所述壳层包括二价金属元素，或者所述壳层形成为在所述第一半导体层、所述发光层和所述第二半导体层中掺杂有所述二价金属元素的区域；以及绝缘膜，设置为覆盖所述壳层的外表面且至少围绕所述发光层的所述侧表面。
18.根据权利要求17所述的显示装置，所述显示装置还包括：
第一接触电极，电接触所述第一电极和所述多个发光元件中的每个的所述第一端部；以及
第二接触电极，电接触所述第二电极和所述多个发光元件中的每个的所述第二端部。
19.根据权利要求18所述的显示装置，其中，
所述壳层直接设置在所述第一半导体层的所述侧表面、所述发光层的所述侧表面和所述第二半导体层的所述侧表面上，以至少与所述第一半导体层形成物理界面，并且
所述壳层包括ZnS、ZnSe、MgS、MgSe、ZnMgS和ZnMgSe中的至少一种。
20.根据权利要求18所述的显示装置，其中，所述壳层形成为在所述第一半导体层的所述侧表面、所述发光层的所述侧表面和所述第二半导体层的所述侧表面中掺杂有所述二价金属元素的所述区域。
CN202110907670.1A 2020-08-13 2021-08-09 发光元件、制造发光元件的方法以及显示装置 Pending CN114078992A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0101684 2020-08-13
KR1020200101684A KR20220021946A (ko) 2020-08-13 2020-08-13 발광 소자, 이의 제조 방법 및 표시 장치

Publications (1)

Publication Number Publication Date
CN114078992A true CN114078992A (zh) 2022-02-22

Family

ID=77300863

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110907670.1A Pending CN114078992A (zh) 2020-08-13 2021-08-09 发光元件、制造发光元件的方法以及显示装置

Country Status (4)

Country Link
US (1) US11949046B2 (zh)
EP (1) EP3955325A1 (zh)
KR (1) KR20220021946A (zh)
CN (1) CN114078992A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230129073A (ko) * 2022-02-28 2023-09-06 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330173B2 (en) 2005-06-25 2012-12-11 Seoul Opto Device Co., Ltd. Nanostructure having a nitride-based quantum well and light emitting diode employing the same
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
JP6035736B2 (ja) * 2011-10-26 2016-11-30 ソニー株式会社 発光素子およびその製造方法、並びに発光装置
US20130112942A1 (en) 2011-11-09 2013-05-09 Juanita Kurtin Composite having semiconductor structures embedded in a matrix
KR101542504B1 (ko) 2013-07-15 2015-08-06 한국과학기술연구원 표면개질 형광 나노복합체 및 이를 이용한 백색 led
KR101672781B1 (ko) 2014-11-18 2016-11-07 피에스아이 주식회사 수평배열 어셈블리용 초소형 led 소자, 이의 제조방법 및 이를 포함하는 수평배열 어셈블리
KR101674052B1 (ko) 2014-11-18 2016-11-09 피에스아이 주식회사 초소형 led 소자를 전극어셈블리에 배치시키는 방법
US10246634B2 (en) 2015-10-26 2019-04-02 Samsung Electronics Co., Ltd. Quantum dot having polymeric outer layer, photosensitive compositions including the same, and quantum dot polymer composite pattern produced therefrom
KR102054091B1 (ko) 2015-12-22 2019-12-09 애플 인크. 비방사 재결합을 완화하기 위한 led 측벽 프로세싱
KR101987196B1 (ko) * 2016-06-14 2019-06-11 삼성디스플레이 주식회사 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법
KR102626051B1 (ko) 2018-08-14 2024-01-19 삼성디스플레이 주식회사 발광 소자, 발광 소자를 포함하는 픽셀 구조체 및 그 제조 방법
KR102568353B1 (ko) 2018-08-16 2023-08-18 삼성디스플레이 주식회사 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR102652645B1 (ko) 2018-09-03 2024-04-02 삼성디스플레이 주식회사 발광 장치 및 이를 구비하는 표시 장치

Also Published As

Publication number Publication date
EP3955325A1 (en) 2022-02-16
US11949046B2 (en) 2024-04-02
KR20220021946A (ko) 2022-02-23
US20220052227A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
KR102395993B1 (ko) 디스플레이 장치
US20220367756A1 (en) Light emitting element, manufacturing method therefor and display device including same
US20230006101A1 (en) Light-emitting element and display device comprising same
US11949046B2 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20220376144A1 (en) Light-emitting diode and display device comprising same
US20220359783A1 (en) Light emitting element, manufacturing method therefor, and display device
US20220028925A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20220254959A1 (en) Light emitting element, manufacturing method thereof, and display device comprising the light emitting element
US20240234640A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20230317764A1 (en) Display device and method of fabricating the same
US20230215986A1 (en) Light-emitting element and display device including the same
US20230223496A1 (en) Light-emitting element, method of fabricating the light-emitting element, and display device
US20230066350A1 (en) Light emitting element and display device including the same
US20230018385A1 (en) Light-emitting element and display device including the same
EP4080589A1 (en) Light-emitting element, display device including the same, and semiconductor structure
TW202339246A (zh) 發光元件及包含其之顯示裝置
KR20230130184A (ko) 발광 소자 및 이를 포함하는 표시 장치
KR20240077536A (ko) 발광 소자, 이의 제조 방법 및 표시 장치
CN114512575A (zh) 发光元件制造方法以及发光元件阵列衬底和显示装置
CN113861761A (zh) 发光元件墨及显示装置
KR20210022800A (ko) 발광 소자 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination