JP2024037933A - 表示装置及び表示モジュール - Google Patents

表示装置及び表示モジュール Download PDF

Info

Publication number
JP2024037933A
JP2024037933A JP2023212732A JP2023212732A JP2024037933A JP 2024037933 A JP2024037933 A JP 2024037933A JP 2023212732 A JP2023212732 A JP 2023212732A JP 2023212732 A JP2023212732 A JP 2023212732A JP 2024037933 A JP2024037933 A JP 2024037933A
Authority
JP
Japan
Prior art keywords
transistor
region
layer
insulating layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023212732A
Other languages
English (en)
Inventor
圭 高橋
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024037933A publication Critical patent/JP2024037933A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes

Abstract

【課題】極めて精細度が高い表示部を有する表示装置を提供すること。【解決手段】画素回路と、発光素子と、を有する。画素回路は、第１のトランジスタを有する第１の素子層と、第２のトランジスタを有する第２の素子層と、を有する。第１のトランジスタは、チャネル形成領域にシリコンを有する。第１のトランジスタは、発光素子を駆動する機能を有する。第２のトランジスタは、スイッチの機能を有する。第２のトランジスタは、チャネル形成領域に金属酸化物を有する。金属酸化物は、半導体の機能を有する。第２の素子層は、第１の素子層の上方に設けられる。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特
に、本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、それら
の駆動方法、またはそれらの作製方法に関する。特に、表示装置（表示パネル）に関する
。または、表示装置を備える電子機器、発光装置、照明装置、またはそれらの作製方法に
関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態
様である。また、撮発光装置、表示装置、電子機器、照明装置および電子機器は半導体装
置を有している場合がある。
ヘッドマウントディスプレイ等に搭載される表示装置は、極めて高い精細度が求められ
ている。例えば特許文献１には、表示部の精細度を高めるため、画素が有するトランジス
タをＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板に形成したＥＬ（エレク
トロ・ルミネセンス）表示装置が開示されている。
国際公開第２０１４／６３１１６号
ＳＯＩ基板に形成したトランジスタは、トランジスタをオフ状態とした際のリーク電流
（オフ電流）が数ｐ（１×１０－１２）Ａであるため、画素に用いる場合にフレーム周波
数を小さくしにくい。
画素に与えるソース線の信号電圧（ビデオ電圧）は、Ｓ／Ｎ（Ｓｉｇｎａｌ／Ｎｏｉｓ
ｅ）比またはトランジスタの電気特性のばらつきを考慮すると、数Ｖ程度必要になる。そ
のため、ビデオ電圧が印加されるトランジスタには、高耐圧が求められる。高耐圧化され
たトランジスタとするためには、トランジスタのチャネル長（Ｌ）を１μｍ程度に大きく
する必要があり、回路のレイアウトに対して大きな制約となっていた。
表示部の精細度を高める場合、表示素子に流す電流は、一画素あたりの表示素子が小さ
くなるため、小さくなる。一方で、ＳＯＩ基板に形成したトランジスタでは電界効果移動
度が大きく、電流供給能力が過剰であり、適切な電流量で駆動することが難しくなるとい
った問題がある。これに対して、トランジスタのチャネル長（Ｌ）を１μｍ程度に大きく
することが有効であるものの、上述したように回路のレイアウトに対して大きな制約とな
っていた。
本発明の一態様は、表示部の精細度を高めることができる表示装置を提供することを目
的の一つとする。または、狭額縁化を図ることのできる表示装置を提供することを目的の
一つとする。または、回路設計の複雑化を回避できる表示装置を提供することを目的の一
つとする。または、低消費電力の表示装置を提供することを目的の一つとする。または、
新規な表示装置を提供することを目的の一つとする。または上記表示装置（表示パネル）
を備えた電子機器を提供することを目的の一つとする。または、新規な電子機器を提供す
ることを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様
は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明
細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を
抽出することが可能である。
本発明の一態様は、画素回路と、発光素子と、を有し、画素回路は、第１のトランジス
タを有する第１の素子層と、第２のトランジスタを有する第２の素子層と、を有し、第１
のトランジスタは、チャネル形成領域にシリコンを有し、第１のトランジスタは、発光素
子を駆動する機能を有し、第２のトランジスタは、スイッチの機能を有し、第２のトラン
ジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、半導体の機能を有し、
第２の素子層は、第１の素子層の上方に設けられる表示装置である。
本発明の一態様は、画素回路と、発光素子と、を有し、画素回路は、第１のトランジス
タを有する第１の素子層と、第２のトランジスタを有する第２の素子層と、を有し、第１
のトランジスタは、チャネル形成領域にシリコンを有し、第１のトランジスタは、発光素
子を駆動する機能を有し、第２のトランジスタは、スイッチの機能を有し、第２のトラン
ジスタは、チャネル形成領域に金属酸化物を有し、金属酸化物は、半導体の機能を有し、
第２の素子層は、第１の素子層の上方に設けられ、発光素子を有する層は、第２の素子層
の上方に設けられる表示装置である。
本発明の一態様は、画素回路と、発光素子と、駆動回路と、を有し、画素回路は、第１
のトランジスタを有する第１の素子層と、第２のトランジスタを有する第２の素子層と、
を有し、駆動回路は、第３のトランジスタと、第４のトランジスタと、を有し、駆動回路
は、ソース線またはゲート線に電気的に接続され、第１のトランジスタは、チャネル形成
領域にシリコンを有し、第１のトランジスタは、発光素子を駆動する機能を有し、第２の
トランジスタは、スイッチの機能を有し、第２のトランジスタは、チャネル形成領域に金
属酸化物を有し、金属酸化物は、半導体の機能を有し、第３のトランジスタおよび第４の
トランジスタは、第１の素子層に設けられ、第２の素子層は、第１の素子層の上方に設け
られる表示装置である。
本発明の一態様は、画素回路と、発光素子と、駆動回路と、を有し、画素回路は、第１
のトランジスタを有する第１の素子層と、第２のトランジスタを有する第２の素子層と、
を有し、駆動回路は、第３のトランジスタと、第４のトランジスタと、を有し、駆動回路
は、ソース線またはゲート線に電気的に接続され、第１のトランジスタは、チャネル形成
領域にシリコンを有し、第１のトランジスタは、発光素子を駆動する機能を有し、第２の
トランジスタは、スイッチの機能を有し、第２のトランジスタは、チャネル形成領域に金
属酸化物を有し、金属酸化物は、半導体の機能を有し、第３のトランジスタおよび第４の
トランジスタは、第１の素子層に設けられ、第２の素子層は、第１の素子層の上方に設け
られ、発光素子を有する層は、第２の素子層の上方に設けられる表示装置である。
本発明の一態様において、画素回路は、さらに第５のトランジスタを有し、第５のトラ
ンジスタは、スイッチの機能を有し、第５のトランジスタは、第２の素子層に設けられる
表示装置が好ましい。
なお、本明細書中において、表示素子にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ
Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａ
ｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモ
ジュール、または表示素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方
式によりＩＣ（集積回路）が直接実装されたモジュールも表示装置に含む場合がある。
本発明の一態様は、表示部の精細度を高めることができる表示装置を提供することがで
きる。または、狭額縁化を図ることのできる表示装置を提供することができる。または、
回路設計の複雑化を回避できる表示装置を提供することができる。または、低消費電力の
表示装置を提供することができる。または、新規な表示装置を提供することができる。ま
たは上記表示装置（表示パネル）を備えた電子機器を提供することができる。または、新
規な電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様を説明するための模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するためのブロック図および回路図。 本発明の一態様を説明するための模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 本発明の一態様を説明するための断面模式図。 表示モジュールを説明する図。 実施の形態に係る、電子機器。 実施の形態に係る、電子機器。 実施の形態に係る、電子機器。 実施の形態に係る、電子機器。 実施の形態に係る、電子機器。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分に
は同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同
様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
（実施の形態１）
本発明の一態様の表示装置は、発光素子を駆動するためのトランジスタ（駆動トランジ
スタ）を第１の素子層に配置し、ソース線のビデオ電圧を駆動トランジスタのゲートに与
えるためにスイッチとして機能するトランジスタ（選択トランジスタ）を第１の素子層の
上層である第２の素子層に配置する構成とする。駆動トランジスタはＳＯＩ（Ｓｉｌｉｃ
ｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて作製されたトランジスタのように、シリ
コンをチャネル形成領域に有するトランジスタとする。選択トランジスタは、半導体とし
て機能する金属酸化物（以下、酸化物半導体、またはＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）ともいう）をチャネル形成領域に有するトランジスタとする。
駆動トランジスタと選択トランジスタとを異なる層に配置する構成とすることで、駆動
トランジスタのレイアウト面積を大きくすることができる。選択トランジスタは、酸化物
半導体をチャネル形成領域に有する構成とすることで、シリコンをチャネル形成領域に有
するトランジスタと比べて耐圧を高めることができる。選択トランジスタを駆動トランジ
スタと異なる素子層に配置することで回路のレイアウトの制約が緩和でき、駆動トランジ
スタのチャネル長を大きく設計することができる。そのため、駆動トランジスタの電流供
給能力を調整した回路のレイアウトを行うことができるとともに、駆動トランジスタの耐
圧を高めることができる。加えて、不純物元素をチャネル形成領域に添加する等によって
閾値電圧といった電気特性のばらつきを小さくした駆動トランジスタとすることができる
。
図１（Ａ）は、表示装置の構成について説明するための模式図である。
図１（Ａ）に示す表示装置１０は、駆動回路１１、駆動回路１２および表示部１３を有
する。
駆動回路１１は、ゲート線側駆動回路として機能する。駆動回路１１は、走査信号をゲ
ート線ＧＬに出力する。
駆動回路１２はソース線側駆動回路として機能する。駆動回路１２は、ビデオ電圧を各
ソース線ＳＬに出力する。
表示部１３は、複数の画素回路２０を有する。画素回路２０は、走査信号およびビデオ
電圧等の各種信号に応じて、表示素子である発光素子（図示せず）を駆動する機能を有す
る。
画素回路２０は素子層２１および素子層２２を有する。画素回路２０は、一例としては
、選択トランジスタと駆動トランジスタの２つのトランジスタを有する。
図１（Ａ）に図示するように、素子層２１および素子層２２は、積層して設ける。なお
画素回路２０の素子層２２上には表示素子が設けられるが、図１（Ａ）では図示を省略し
ている。
素子層２１には、シリコンをチャネル形成領域に有するトランジスタ（Ｓｉトランジス
タ）で駆動トランジスタを設ける構成とする。
Ｓｉトランジスタは、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、あ
るいはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ ＩＭｐｌａｎｔｅｄ ＯＸｙｇｅｎ）
基板等の単結晶シリコンを用いて作製されたトランジスタであることが好ましい。または
、シリコンウェハに不純物領域および素子分離領域を直接形成して作製される単結晶シリ
コンを用いたＳｉトランジスタでもよい。
なお「ＳＯＩ基板」は絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが
、本明細書においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた
構成の基板をも含む概念として用いる。つまり、「ＳＯＩ基板」が有する半導体層は、シ
リコン半導体層に限定されない。また、「ＳＯＩ基板」における基板は、シリコンウェハ
などの半導体基板に限らず、ガラス基板や石英基板、サファイア基板、金属基板などの非
半導体基板をも含む。つまり、絶縁表面を有する導体基板や絶縁体基板上に半導体材料か
らなる層を有するものも、広く「ＳＯＩ基板」に含まれる。
Ｓｉトランジスタは、チャネルドーピングによって閾値電圧を容易に制御することがで
きる。Ｓｉトランジスタは、単結晶シリコンをチャネル形成領域に有する構成とすること
で、電界効果移動度を高めることができる。そのため、素子層２１のＳｉトランジスタを
駆動トランジスタに用いることで、閾値電圧のばらつきを小さく、流れる電流量を大きく
することができる。
また素子層２１にあるＳｉトランジスタで形成される駆動トランジスタは、素子層２２
にある選択トランジスタと上下に分離させて積層することで大きい面積へのレイアウトと
することができる。この場合、一画素が占める面積が小さくても、駆動トランジスタとし
て機能するＳｉトランジスタが占める面積を大きくして確保することができる。例えば画
素密度が３０００ｐｐｉの表示装置では、サブ画素に相当する一画素の面積がストライプ
配置で、２．７５μｍ×８．７５μｍ程度に見積もることができる。この面積に対して、
選択トランジスタと駆動トランジスタの２つをチャネル長１μｍでレイアウトする場合、
回路のレイアウトが厳しくなるものの、チャネル長１μｍのＳｉトランジスタが一つであ
れば、余裕をもってレイアウトをすることができる。そのため、Ｓｉトランジスタのチャ
ネル長を大きくレイアウトすることができ、耐圧を高めること、および過剰な電流供給能
力を調整することができる。なお、ｐｐｉは、１インチあたりの画素数を表す単位である
。
Ｓｉトランジスタは、微細加工可能で、高速動作が要求されるロジック回路等を画素回
路と同じ基板上に積層することができる。そのため、表示装置１０の軽量化、及び表示装
置１０を備えた電子機器の軽量化を図ることができる。
なお素子層２１に用いる駆動トランジスタは、ｐチャネル型が好ましいがｎチャネル型
でもよい。素子層２１にあるトランジスタは、チャネル形成領域にシリコンを有するトラ
ンジスタであるため、添加する不純物元素の導電型を変えることでｐチャネル型およびｎ
チャネル型を作り分けることを容易に行うことができる。
画素回路２０によって発光が制御される発光素子としては、例えば有機ＥＬ素子、無機
ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子などを用いること
ができる。
素子層２２には、酸化物半導体をチャネル形成領域に有するトランジスタ（ＯＳトラン
ジスタ）で選択トランジスタを設ける構成とする。
素子層２２に用いることができる酸化物半導体は、アバランシェ降伏が起きにくく、絶
縁耐圧が高い。例えば、シリコンは、バンドギャップが１．１２ｅＶと小さいため、アバ
ランシェ降伏と呼ばれる雪崩的に電子が発生する現象が起こりやすく、ゲート絶縁層への
障壁を越えられるほど高速に加速される電子の数が増加する。一方、上記酸化物半導体は
、バンドギャップが２ｅＶ以上と広く、アバランシェ降伏が生じにくく、シリコンと比べ
てホットキャリア劣化の耐性が高いため、絶縁耐圧が高い。
また、高絶縁耐圧材料の一つであるシリコンカーバイドのバンドキャップと上記酸化物
半導体層に用いられる酸化物半導体のバンドギャップは同等であるが、該酸化物半導体の
方が、シリコンカーバイドより電界効果移動度が２桁程小さい。そのため、電子が加速さ
れにくく、また、ゲート絶縁層との障壁がシリコンカーバイド、窒化ガリウム、又はシリ
コンよりも大きく、ゲート絶縁層に注入される電子が極めて少ないため、シリコンカーバ
イド、窒化ガリウム、又はシリコンよりホットキャリア劣化が生じにくく、絶縁耐圧が高
い。
そのためＯＳトランジスタは、微細化してもオフ電流が小さい。またＯＳトランジスタ
は、Ｓｉトランジスタと比べて耐圧が大きい。微細化されたＯＳトランジスタとした場合
に、フレーム周波数を小さくしての動作も可能になる。また、微細化されたＯＳトランジ
スタとした場合にビデオ電圧の印加に起因する絶縁破壊を生じにくくすることができる。
図１（Ｂ）は、図１（Ａ）で図示した素子層２１および素子層２２を有する画素回路２
０と、当該画素回路２０に接続された発光素子を、各層に分けて図示した回路の模式図で
ある。なお図１（Ｂ）では、２画素分の画素回路および発光素子を図示している。
なお図１（Ｂ）では、ｘ方向、ｙ方向およびｚ方向を図示している。ｘ方向は、図１（
Ｂ）で図示するように、ゲート線ＧＬに平行な方向である。ｙ方向は、図１（Ｂ）で図示
するように、ソース線ＳＬに平行な方向である。ｚ方向は、図１（Ｂ）で図示するように
、ｘ方向およびｙ方向で規定される平面に対して垂直な方向である。上述した素子層２１
および素子層２２は、ｚ方向にトランジスタを有する層が積層して設けられる。
図１（Ｂ）において素子層２１は、ゲート線ＧＬ、アノード線ａｎｏｄｅ、および駆動
トランジスタであるトランジスタＭ２を有する。図１（Ｂ）において素子層２２は、ソー
ス線ＳＬ、および選択トランジスタとして機能するトランジスタＭ１を有する。図１（Ｂ
）において素子層２３は、発光素子ＥＬ、およびカソード線ｃａｔｈｏｄｅを有する。
各層のトランジスタ等の素子は、図１（Ｂ）に図示するように配線等を介して電気的に
接続することができる。
図１（Ａ）、（Ｂ）に示すように本発明の一態様の表示装置１０は、発光素子ＥＬを駆
動するためのトランジスタＭ２を素子層２１に配置し、ソース線ＳＬのビデオ電圧をトラ
ンジスタＭ２のゲートに与えるためにスイッチとして機能するトランジスタＭ１を素子層
２１の上層である素子層２２に配置する構成とする。トランジスタＭ２はＳＯＩ基板を用
いて作製されたトランジスタのように、シリコンをチャネル形成領域に有するトランジス
タとする。トランジスタＭ１は、酸化物半導体をチャネル形成領域に有するトランジスタ
とする。
画素回路２０が有するトランジスタＭ１とトランジスタＭ２とを異なる層に配置する構
成とすることで、トランジスタＭ２のレイアウト面積を大きくすることができる。トラン
ジスタＭ１は、酸化物半導体をチャネル形成領域に有する構成とすることで、シリコンを
チャネル形成領域に有するトランジスタと比べて耐圧を高めることができる。トランジス
タＭ１をトランジスタＭ２と異なる素子層に配置することで回路のレイアウトの制約が緩
和でき、トランジスタＭ２のチャネル長を大きく設計することができる。そのため、トラ
ンジスタＭ２の電流供給能力を調整した回路のレイアウトを行うことができるとともに、
トランジスタＭ２の耐圧を高めることができる。加えて、不純物元素をチャネル形成領域
に添加する等によって閾値電圧といった電気特性のばらつきを小さくしたトランジスタＭ
２とすることができる。
図２には図１（Ｂ）に対応する断面の模式図を示す。図２では、図１（Ｂ）と同様に、
トランジスタＭ２を有する素子層２１、トランジスタＭ１を有する素子層２２および発光
素子ＥＬを有する素子層２３を図示している。
図２には、ベース基板３１、絶縁層３３、半導体層３５、ゲート絶縁層３８、ゲート電
極層３９、絶縁層４０、絶縁層４１、絶縁層４２、ゲート電極層４３Ｃ、電極層４３Ａ、
電極層４３Ｂ、ゲート絶縁層４４、酸化物半導体層４５、ソース電極４６Ａ、ドレイン電
極４６Ｂ、電極４６Ｃ、絶縁層４７、絶縁層４８、絶縁層４９、導電層５０、絶縁層５１
、ＥＬ層５２、および導電層５３を図示している。半導体層３５は、不純物領域３６Ａ、
不純物領域３６Ｂ、およびチャネル形成領域３７を有する。また図２では、トランジスタ
Ｍ１、トランジスタＭ２および発光素子ＥＬを図示している。
トランジスタＭ２は、不純物領域３６Ａおよび不純物領域３６Ｂに添加する導電性を付
与する不純物元素を変えることで、ｎチャネル型またはｐチャネル型の作り分けを容易に
行うことができる。
なお図２においてトランジスタＭ２は、サイドウォール絶縁層を有する構成としてもよ
い。また図２においてトランジスタＭ２は、トランジスタＭ２を囲むように素子分離層を
有する構成としてもよい。また図２においてトランジスタＭ２の不純物領域３６Ａおよび
不純物領域３６Ｂは、シリサイド領域等を有する構成としてもよい。
ゲート電極層３９、ゲート電極層４３Ｃ、電極層４３Ａ、電極層４３Ｂ、ソース電極４
６Ａ、ドレイン電極４６Ｂ、電極４６Ｃ、導電層５０、および導電層５３に適用可能な導
電材料としては、実施の形態２の各導電層についての説明箇所で挙げる導電材料を用いる
ことができる。
絶縁層３３、ゲート絶縁層３８、絶縁層４０、絶縁層４１、絶縁層４２、ゲート絶縁層
４４、絶縁層４７、絶縁層４８、絶縁層４９、および絶縁層５１に適用可能な絶縁材料と
しては、実施の形態２の各絶縁層についての説明箇所で挙げる絶縁材料を用いることがで
きる。
ベース基板３１、半導体層３５、ＥＬ層５２、不純物領域３６Ａ、不純物領域３６Ｂ、
およびチャネル形成領域３７に適用可能な材料としては、実施の形態２の説明箇所で挙げ
る各材料を用いることができる。
酸化物半導体層４５は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、
を有する。例えば、酸化物半導体層４５としては、Ｉｎの原子数比がＭの原子数比より多
い領域を有すると好ましい。ただし、本発明の一態様の半導体装置は、これに限定されず
、Ｉｎの原子数比がＭの原子数比よりも少ない領域を有する構成、あるいはＩｎの原子数
比がＭの原子数比と同じ領域を有する構成としてもよい。
酸化物半導体層４５が、Ｉｎの原子数比がＭの原子数比より多い領域を有することで、
トランジスタＭ１の電界効果移動度を高くすることができる。具体的には、トランジスタ
Ｍ１の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタＭ１
の電界効果移動度が３０ｃｍ２／Ｖｓを超えることが可能となる。
なお、図２に示すようにトランジスタＭ２の半導体層３５と、トランジスタＭ１の酸化
物半導体層４５とは、互いに重ならない方が好適である。
トランジスタＭ２の半導体層３５と、トランジスタＭ１の酸化物半導体層４５とが互い
に重なる場合、いずれか一方のトランジスタが動作しているときに他方に影響を与える場
合がある。この影響を回避するために、トランジスタＭ１とトランジスタＭ２との間の間
隔を大きくする構成、またはトランジスタＭ１とトランジスタＭ２との間に導電層を設け
る構成などが挙げられる。しかしながら、前者の構成の場合、表示装置が厚くなるため、
例えば、表示装置１０をフレキシブル基板等に形成する場合、曲げ性等が問題になる場合
がある。また、後者の構成の場合、導電層を形成する工程の増加、及び前者の構成の場合
と同様に表示装置が厚くなるため問題になる場合がある。
一方で本発明の一態様の表示装置１０においては、トランジスタＭ１とトランジスタＭ
２とを重ねて配置し、且つ各トランジスタの半導体層を重ねずに設ける。トランジスタＭ
１とトランジスタＭ２とを重ねて配置することで、一画素におけるトランジスタのレイア
ウトの自由度を高めることができる。
トランジスタＭ１は、ソース電極４６Ａとドレイン電極４６Ｂの間において、酸化物半
導体層４５の一部が露出したチャネルエッチ構造である。トランジスタＭ１は、チャネル
エッチ構造に限らずチャネル保護構造としてもよい。またトランジスタＭ２は、ゲート絶
縁層３８を介した半導体層３５が有するチャネル形成領域３７上にゲート電極層３９を有
するトップゲート構造である。トランジスタＭ２は、トップゲート構造に限らずダブルゲ
ート構造あるいはマルチゲート構造としてもよい。
図２に示すように本発明の一態様の表示装置１０は、画素回路２０が有するトランジス
タＭ１とトランジスタＭ２とを異なる層に配置する構成とすることで、トランジスタＭ２
のレイアウト面積を大きくすることができる。トランジスタＭ１は、酸化物半導体をチャ
ネル形成領域に有する構成とすることで、シリコンをチャネル形成領域に有するトランジ
スタと比べて耐圧を高めることができる。トランジスタＭ１をトランジスタＭ２と異なる
素子層に配置することで回路のレイアウトの制約が緩和でき、トランジスタＭ２のチャネ
ル長を大きく設計することができる。そのため、トランジスタＭ２の電流供給能力を調整
した回路のレイアウトを行うことができるとともに、トランジスタＭ２の耐圧を高めるこ
とができる。加えて、不純物元素をチャネル形成領域に添加する等によって閾値電圧とい
った電気特性のばらつきを小さくしたトランジスタＭ２とすることができる。
図３（Ａ）、（Ｂ）には、画素回路の一例を図示している。なお図３（Ａ）、（Ｂ）で
画素回路は、発光素子ＥＬと併せて図示している。
図３（Ａ）では、トランジスタＭ１、トランジスタＭ２、容量素子Ｃ１、発光素子ＥＬ
、アノード線ａｎｏｄｅ、カソード線ｃａｔｈｏｄｅ、ソース線ＳＬ、およびゲート線Ｇ
Ｌを図示している。図１（Ｂ）で説明した画素回路２０に容量素子Ｃ１を追加した回路に
対応する画素回路である。なお図３（Ａ）において、容量素子Ｃ１を図示したが、トラン
ジスタＭ１のゲート容量を大きくすることにより、省略することが可能である。
図３（Ｂ）は、図３（Ａ）とは異なる画素回路の一例である。図３（Ｂ）は、図３（Ａ
）のｐチャネル型で図示したトランジスタＭ２をｎチャネル型とした回路である。図３（
Ｂ）の画素回路２０Ａでは、トランジスタＭ１、トランジスタＭ２、容量素子Ｃ１、発光
素子ＥＬ、アノード線ａｎｏｄｅ、カソード線ｃａｔｈｏｄｅ、ソース線ＳＬ、およびゲ
ート線ＧＬを図示している。
図３（Ｃ）は、図３（Ａ）、（Ｂ）とは異なる画素回路の一例である。図３（Ｃ）は、
図３（Ｂ）に、トランジスタＭ２を流れる電流量をモニターするためのトランジスタＭ３
およびモニター線ＭＬを追加した回路である。図３（Ｃ）の画素回路２０Ｂでは、トラン
ジスタＭ１、トランジスタＭ２、トランジスタＭ３、容量素子Ｃ１、発光素子ＥＬ、アノ
ード線ａｎｏｄｅ、カソード線ｃａｔｈｏｄｅ、モニター線ＭＬ、ソース線ＳＬ、および
ゲート線ＧＬを図示している。
図４は、図３（Ｃ）に示す画素回路２０Ｂが有するトランジスタＭ１乃至Ｍ３について
、図１（Ｂ）と同様にして各層に分けて図示した回路の模式図である。なお図４では、２
画素分の画素回路および発光素子を図示している。
図４において素子層２２は、ソース線ＳＬ、選択トランジスタとして機能するトランジ
スタＭ１、容量素子Ｃ１の他、トランジスタＭ３およびモニター線ＭＬを有する。トラン
ジスタＭ３は、モニター線ＭＬに電流を流すための素子であり、スイッチとして機能する
。そのため、トランジスタＭ１と同様に、トランジスタＭ３は素子層２２に設ける構成と
することが好ましい。当該構成とすることで、素子層２１にある駆動トランジスタとして
機能するトランジスタＭ２を、チャネル長を長くレイアウトすることが容易にできる。
また図５（Ａ）には、ゲート線側駆動回路として機能する駆動回路１１の一例を図示し
ている。
図５（Ａ）では、シフトレジスタ６１、バッファ回路６２を図示している。シフトレジ
スタ６１は、複数のパルス出力回路を有し、例えば、ゲートクロック信号ＧＣＬＫ、反転
ゲートクロック信号ＧＣＬＫＢ、およびゲートスタートパルスＧＳＰ等の制御信号によっ
て、バッファ回路６２にパルス信号ＳＲ＿ＯＵＴを出力する。バッファ回路６２は、パル
ス信号ＳＲ＿ＯＵＴに対応する、電流供給能力を大きくした走査信号を各行のゲート線Ｇ
Ｌに出力する。
バッファ回路６２は、単極性のトランジスタで形成することもできるが、図５（Ｂ）に
図示するようにＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅ
ｍｉｃｏｎｄｕｃｔｏｒ）回路で構成することが好ましい。図５（Ｂ）において、トラン
ジスタＭ１１はｐチャネル型、トランジスタＭ１２はｎチャネル型であり、パルス信号Ｓ
Ｒ＿ＯＵＴに応じて、ゲート線ＧＬの電圧を電圧ＶＤＤまたはＶＳＳにするための電流を
流すことができる。
また図５（Ｃ）には、ソース線側駆動回路として機能する駆動回路１２の一例を図示し
ている。
図５（Ｃ）では、ビデオ電圧生成回路６３、バッファ回路６４を図示している。ビデオ
電圧生成回路６３は、複数のパルス出力回路、ラッチ回路、およびデジタルアナログ変換
回路を有し、例えば、ソースクロック信号ＳＣＬＫ、反転ソースクロック信号ＳＣＬＫＢ
、およびソーススタートパルスＳＳＰ等の制御信号によって、各列のソース線ＳＬにデー
タ信号ＤＡＴＡに対応するビデオ電圧Ｖｄａｔａを出力する。バッファ回路６４は、電圧
フォロワ回路として機能するアンプを有する。
バッファ回路６４は、図５（Ｄ）に図示するようにＣＭＯＳ回路で構成することが好ま
しい。図５（Ｄ）において、トランジスタＭ１３はｐチャネル型、トランジスタＭ１４は
ｎチャネル型であり、ビデオ電圧Ｖｄａｔａに応じた差動電圧ＡＭＰ＋、ＡＭＰ－をアン
プの出力段が有するトランジスタＭ１３およびトランジスタＭ１４に印加して各列のソー
ス線ＳＬにビデオ電圧Ｖｄａｔａに応じた電流を出力する。
図６は、図５（Ｂ）に示すゲート線ＧＬに接続されるバッファ回路６２を有する素子層
２１Ｃ、図５（Ｄ）に示すソース線ＳＬに接続されるバッファ回路６４を有する素子層２
１Ｂについて、図１（Ｂ）と同様にして各層に分けて図示した回路の模式図である。なお
図６では、２画素分の画素回路および発光素子を図示している。
図６において素子層２１Ｂ、２１Ｃは、ＣＭＯＳ回路を容易に形成可能なＳｉトランジ
スタが設けられる素子層２１と同じ層に設けることができる。バッファ回路６２およびバ
ッファ回路６４が有するトランジスタＭ１１乃至Ｍ１４は大きい電流を流すことが要求さ
れるため、電界効果移動度が高いＳｉトランジスタと同層に設けることで、トランジスタ
サイズを小さくできる。そのため、表示装置の狭額縁化を図ることができる。
以上説明した、本発明の一態様の表示装置は、発光素子を駆動するためのトランジスタ
（駆動トランジスタ）を第１の素子層に配置し、ソース線のビデオ電圧を駆動トランジス
タのゲートに与えるためにスイッチとして機能するトランジスタ（選択トランジスタ）を
第１の素子層の上層である第２の素子層に配置する構成とする。駆動トランジスタはＳＯ
Ｉ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて作製されたトランジスタ
のように、シリコンをチャネル形成領域に有するトランジスタとする。選択トランジスタ
は、半導体として機能する金属酸化物（酸化物半導体、またはＯＳ（Ｏｘｉｄｅ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）ともいう）をチャネル形成領域に有するトランジスタとする。
駆動トランジスタと選択トランジスタとを異なる層に配置する構成とすることで、駆動
トランジスタのレイアウト面積を大きくすることができる。選択トランジスタは、酸化物
半導体をチャネル形成領域に有する構成とすることで、シリコンをチャネル形成領域に有
するトランジスタと比べて耐圧を高めることができる。選択トランジスタを駆動トランジ
スタと異なる素子層に配置することで回路のレイアウトの制約が緩和でき、駆動トランジ
スタのチャネル長を大きく設計することができる。そのため、駆動トランジスタの電流供
給能力を調整した回路のレイアウトを行うことができるとともに、駆動トランジスタの耐
圧を高めることができる。加えて、不純物元素をチャネル形成領域に添加する等によって
閾値電圧といった電気特性のばらつきを小さくした駆動トランジスタとすることができる
。
本実施の形態は、その少なくとも一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
本発明の一態様の表示装置は、シリコンを用いたトランジスタ（Ｓｉトランジスタ）と
、酸化物半導体を用いたトランジスタ（ＯＳトランジスタ）とを有する。Ｓｉトランジス
タは、シリコンウェハ、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、絶
縁表面上のシリコン薄膜などを用いて形成することができる。本実施の形態では、表示装
置の作製方法について、図７乃至図１０を参照して説明する。
本実施の形態では、ＳＯＩ基板を用いてＳｉトランジスタを作製した後、ＯＳトランジ
スタを作製する場合を例に挙げて説明する。
まずＳＯＩ基板の作製方法について説明する。
図７（Ａ）に示すように、ボンド基板８０を洗浄した後、ボンド基板８０の表面に絶縁
層３３を形成する。
ボンド基板８０として、シリコンの単結晶半導体基板を用いることができる。また、ボ
ンド基板８０として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが
添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。
なお、ボンド基板８０に用いられる単結晶半導体基板は、結晶軸の方向が基板内におい
て揃っていることが望ましいが、点欠陥、線欠陥、面欠陥などの格子欠陥が完璧に排除さ
れた完全結晶である必要はない。
ボンド基板８０の形状は円形に限定されず、円形以外の形状に加工されていても良い。
例えば、後に貼り合わせるベース基板３１の形状が一般的に矩形状であること、及び縮小
投影型露光装置などの露光装置の露光領域が矩形であること等を考慮し、ボンド基板８０
が矩形となるように、その形状を加工しても良い。ボンド基板８０の形状の加工は、市販
の円形状の単結晶半導体基板を切断することで、行うことができる。
絶縁層３３は、単数の絶縁層を用いたものであっても、複数の絶縁層を積層して用いた
ものであっても良い。絶縁層３３の厚さは、後に不純物が含まれる領域が除去されること
を考慮して、１５ｎｍ以上５００ｎｍ以下とすると良い。
絶縁層３３を構成する膜には、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪
素膜、酸化ゲルマニウム膜、窒化ゲルマニウム膜、酸化窒化ゲルマニウム膜、窒化酸化ゲ
ルマニウム膜などの珪素またはゲルマニウムを組成に含む絶縁層を用いることができる。
また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物でなる絶縁
層、窒化アルミニウムなどの金属の窒化物でなる絶縁層、酸化窒化アルミニウムなどの金
属の酸化窒化物でなる絶縁層、窒化酸化アルミニウムなどの金属の窒化酸化物でなる絶縁
層を用いることもできる。
本実施の形態では、ボンド基板８０を熱酸化することによって形成された酸化珪素を、
絶縁層３３として用いる例を示す。なお、図７（Ａ）では、絶縁層３３がボンド基板８０
の全面を覆うように形成されているが、絶縁層３３は、ボンド基板８０の少なくとも一面
に形成されていればよい。
絶縁層３３は、平滑で親水性の接合面をボンド基板８０の表面に形成するための膜であ
る。そのため、絶縁層３３の平均粗さＲａが０．７ｎｍ以下、より好ましくは、０．４ｎ
ｍ以下が好ましい。また、絶縁層３３の厚さは５ｎｍ以上５００ｎｍ以下であり、より好
ましくは１０ｎｍ以上２００ｎｍ以下とすれば良い。
次に図７（Ｂ）に示すように、ボンド基板８０に、電界で加速されたイオンでなるイオ
ンビームを、矢印で示すように絶縁層３３を介して照射し、ボンド基板８０の表面から一
定の深さの領域に、微小ボイドを有する脆化層８２を形成する。例えば、脆化層は、結晶
構造が乱されることで局所的に脆弱化された層を意味し、その状態は脆化層を形成する手
段によって異なる。なお、ボンド基板の一表面から脆化層までの領域も多少脆弱化される
場合があるが、脆化層は後に分断される領域及びその付近の層を指す。
脆化層８２が形成される領域の深さは、イオンビームの加速エネルギーとイオンビーム
の入射角によって調節することができる。イオンの平均侵入深さとほぼ同じ深さの領域に
脆化層８２が形成される。イオンを注入する深さで、ボンド基板８０から後に分離される
半導体層８４の厚さが決定される。脆化層８２が形成される深さは例えば５０ｎｍ以上５
００ｎｍ以下とすることができ、好ましくは５０ｎｍ以上２００ｎｍ以下とすると良い。
イオンをボンド基板８０に注入するには、質量分離を伴わないイオンドーピング法で行
うことがタクトタイムを短縮するという点で望ましいが、本発明は質量分離を伴うイオン
注入法を用いていても良い。
次に、図７（Ｃ）に示すように、絶縁層３３を間に挟むように、ボンド基板８０とベー
ス基板３１を貼り合わせる。
貼り合わせは、ベース基板３１と、ボンド基板８０上の絶縁層３３とを密着させた後、
重ね合わせたベース基板３１とボンド基板８０の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃ
ｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力
を加えると、その部分からベース基板３１と絶縁層３３とが接合を開始し、最終的には密
着した面全体に接合がおよぶ。
接合はファン・デル・ワールス力や水素結合を用いて行われているため、室温でも強固
な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板３
１は様々なものを用いることが可能である。例えばベース基板３１としては、アルミノシ
リケートガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどの電子工業
用に使われる各種ガラス基板の他、石英基板、セラミック基板、サファイア基板などの基
板を用いることが出来る。さらにベース基板３１として、シリコン、ガリウムヒ素、イン
ジウムリンなどの半導体基板などを用いることができる。或いは、ステンレス基板を含む
金属基板をベース基板３１として用いても良い。なお、ベース基板３１として用いるガラ
ス基板は、熱膨張係数が２５×１０－７／℃以上５０×１０－７／℃以下（好ましくは、
３０×１０－７／℃以上４０×１０－７／℃以下）であり、歪み点が５８０℃以上６８０
℃以下（好ましくは、６００℃以上６８０℃以下）である基板を用いることが好ましい。
また、ガラス基板として無アルカリガラス基板を用いると、不純物による表示装置の汚染
を抑えることができる。
ガラス基板としては、液晶パネルの製造用に開発されたマザーガラス基板を用いること
ができる。マザーガラスとしては、例えば、第３世代（５５０ｍｍ×６５０ｍｍ）、第３
．５世代（６００ｍｍ×７２０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍまたは、７３
０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００
ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００
ｍｍ×２４００ｍｍ）などのサイズの基板が知られている。大面積のマザーガラス基板を
ベース基板３１として用いてＳＯＩ基板を製造することで、ＳＯＩ基板の大面積化が実現
できる。
次いで、加熱処理を行うことで、脆化層８２において隣接する微小ボイドどうしが結合
して、微小ボイドの体積が増大する。その結果、図７（Ｄ）に示すように、脆化層８２に
おいてボンド基板８０の一部である半導体層８４が、ボンド基板８０から分離する。絶縁
層３３はベース基板３１に接合しているので、ベース基板３１上にはボンド基板８０から
分離された半導体層８４が固定される。半導体層８４をボンド基板８０から分離するため
の加熱処理の温度は、ベース基板３１の歪み点を越えない温度とする。
この加熱処理には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗
加熱炉、マイクロ波加熱装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＧＲＴＡ装置を用いる場
合は、加熱温度５５０℃以上６５０℃以下、処理時間０．５分以上６０分以内とすること
ができる。抵抗加熱炉を用いる場合は、加熱温度２００℃以上６５０℃以下、処理時間２
時間以上４時間以内とすることができる。
なお、ベース基板３１に密着された半導体層８４は、脆化層８２の形成、脆化層８２に
おける分断によって、結晶欠陥が形成されている、または、その表面の平坦性が損なわれ
ている。そこで、本発明の一態様では、結晶欠陥を低減、および平坦性を向上するために
、半導体層８４の表面に形成されている自然酸化膜などの酸化膜を除去する処理を行った
後、半導体層８４にレーザ光の照射を行う。
本実施の形態では、フッ化水素の濃度が０．５ｗｔ％のＤＨＦに半導体層８４を１１０
秒間さらすことで酸化膜を除去する。
レーザ光の照射は、半導体層８４を部分溶融させる程度のエネルギー密度で行うことが
好ましい。完全溶融させると、液相となった半導体層８４で無秩序な核発生が起こるため
に、半導体層８４が再結晶化された際に微結晶が生成し、結晶性が低下するからである。
部分溶融させることで、半導体層８４では、溶融されていない固相部分から結晶成長が進
行する、いわゆる縦成長が起こる。縦成長による再結晶化によって、半導体層８４の結晶
欠陥が減少され、結晶性が回復される。なお、半導体層８４が完全溶融状態であるとは、
半導体層８４が絶縁層３３との界面まで溶融され、液体状態になっていることをいう。他
方、半導体層８４が部分溶融状態であるとは、上層が溶融して液相であり、下層が固相で
ある状態をいう。
本実施の形態では、レーザ光の照射は、半導体層８４の膜厚が１４６ｎｍ程度の場合、
次のように行うことができる。レーザ光のレーザ発振器として、ＸｅＣｌエキシマレーザ
（波長：３０８ｎｍ、パルス幅：２０ｎ秒、繰り返し周波数３０Ｈｚ）を用いる。光学系
により、レーザ光の断面を０．４ｍｍ×１２０ｍｍの線状に整形する。レーザ光の走査速
度を０．５ｍｍ／秒とし、レーザ光を半導体層８４に照射する。レーザ光の照射により、
図７（Ｅ）に示すように、結晶欠陥が修復された半導体層８５が形成される。
次にレーザ光を照射した後に、半導体層８５の表面をエッチングしても良い。レーザ光
の照射後に半導体層８５の表面をエッチングする場合は、必ずしもレーザ光の照射を行う
前に半導体層８４の表面をエッチングする必要はない。また、レーザ光の照射を行う前に
半導体層８４の表面をエッチングした場合は、必ずしもレーザ光の照射後に半導体層８５
の表面をエッチングする必要はない。或いは、レーザ光の照射後、レーザ光の照射前に、
半導体層の表面をエッチングするようにしても良い。
上記エッチングにより、後に形成される半導体素子にとって最適となる膜厚まで半導体
層８５を薄膜化できるのみならず、半導体層８５の表面を平坦化することができる。
レーザ光を照射した後、半導体層８５に５００℃以上６５０℃以下の加熱処理を行うこ
とが好ましい。この加熱処理によって、レーザ光の照射で回復されなかった、半導体層８
５の欠陥の消滅、半導体層８５の歪みの緩和をすることができる。この加熱処理には、Ｒ
ＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、抵抗加熱炉、マイクロ波加熱
装置を用いることができる。ＲＴＡ装置には、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎ
ｎｅａｌ）装置を用いることができる。例えば、抵抗加熱炉を用いた場合は、６００℃で
４時間加熱するとよい。
次いで図８（Ａ）に示すように、絶縁層３３と半導体層８５とが張り合わされたベース
基板３１の半導体層を部分的にエッチングすることで島状に加工された半導体層３５を形
成する。
半導体層３５は、閾値電圧を制御するために、硼素、アルミニウム、ガリウムなどのｐ
型不純物、若しくはリン、砒素などのｎ型不純物を添加しても良い。
次に図８（Ｂ）に示すように、半導体層３５を覆うように、ゲート絶縁層３８を形成す
る。ゲート絶縁層３８は、高密度プラズマ処理を行うことにより半導体層３５の表面を酸
化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａ
ｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガス
とを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子
温度で高密度のプラズマを生成することができる。
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、
ゲート絶縁層３８と半導体層３５との界面準位密度をきわめて低くすることができる。ま
た高密度プラズマ処理により半導体層３５を直接酸化または窒化することで、形成される
絶縁層の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高
密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界
においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲー
ト絶縁層を形成することができる。高密度プラズマ処理により形成された絶縁層を、ゲー
ト絶縁層の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑える
ことができる。
或いは、半導体層３５を熱酸化させることで、ゲート絶縁層３８を形成するようにして
も良い。また、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、窒化酸
化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタ
ルを含む膜を、単層で、または積層させることで、ゲート絶縁層３８を形成しても良い。
ゲート絶縁層３８上に導電層を形成した後、該導電層を所定の形状に加工することで、
半導体層３５の上方にゲート電極層３９を形成する。ゲート電極層３９の形成にはＣＶＤ
法、スパッタリング法等を用いることが出来る。ゲート電極層３９は、タンタル（Ｔａ）
、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、
銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を
主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半
導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導
体を用いて形成しても良い。
また、本実施の形態ではゲート電極層３９を単層の導電層で形成しているが、本実施の
形態はこの構成に限定されない。ゲート電極層３９は積層された複数の導電層で形成され
ていても良い。
２つの導電層の組み合わせとして、１層目に窒化タンタルまたはタンタルを、２層目に
タングステンを用いることが出来る。上記例の他に、窒化タングステンとタングステン、
窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げ
られる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電層を形成した後
の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電
層の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケ
ルシリサイド、ｎ型を付与する不純物がドーピングされた珪素とタングステンシリサイド
等も用いることが出来る。３つの導電層を積層する３層構造の場合は、モリブデン膜とア
ルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に図８（Ｃ）に示すように、ゲート電極層３９をマスクとして、不純物元素７１を添
加する。半導体層３５には、ｐ型不純物領域である不純物領域３６Ａ、不純物領域３６Ｂ
、およびチャネル形成領域３７が形成される。本実施の形態では、ｐチャネル型トランジ
スタを一例として示すため、半導体層３５にｐ型を付与する不純物元素（例えばボロン）
を添加する。ｎチャネル型トランジスタの場合には、半導体層３５にｎ型を付与する不純
物元素（例えばリンまたはヒ素）を添加する。
次に図８（Ｄ）に示すように、ゲート電極層３９、ゲート絶縁層３８を覆うように絶縁
層４０を形成する。絶縁層４０を設けることで、加熱処理の際にゲート電極層３９の表面
が酸化されるのを防ぐことが出来る。具体的に絶縁層４０として、窒化珪素、窒化酸化珪
素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望
ましい。本実施の形態では、膜厚５０ｎｍ程度の酸化窒化珪素膜を、絶縁層４０として用
いる。
なお、本実施の形態では、絶縁層４０上に絶縁層４１、絶縁層４２を積層しているが、
絶縁層４０上に形成する絶縁層は単層の絶縁層であっても良いし、３層以上の絶縁層が積
層されていても良い。
絶縁層４２は、その表面を化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａ
ｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）などにより平坦化させても良い。
次いで、図９（Ａ）に示すように、絶縁層４２上に、ゲート電極層４３Ｃ、電極層４３
Ａおよび電極層４３Ｂを形成する。
ゲート電極層４３Ｃ、電極層４３Ａおよび電極層４３Ｂの材料は、モリブデン、チタン
、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属
材料を主成分とする合金材料を用いた導電層、或いはこれら金属の窒化物を、単層で又は
積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうる
のであれば、上記金属材料としてアルミニウム、銅を用いることも出来る。アルミニウム
または銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用
いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タング
ステン、ネオジム、スカンジウム等を用いることができる。
例えば、二層の積層構造を有するゲート電極層４３Ｃ、電極層４３Ａおよび電極層４３
Ｂとして、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリ
ブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した
二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ま
しい。３層の積層構造を有するゲート電極層４３Ｃ、電極層４３Ａおよび電極層４３Ｂと
しては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合
金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タング
ステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好まし
い。
また、ゲート電極層４３Ｃ、電極層４３Ａおよび電極層４３Ｂに酸化インジウム、イン
ジウム錫酸化物、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜
鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電層を用いること
もできる。
ゲート電極層４３Ｃ、電極層４３Ａおよび電極層４３Ｂの膜厚は、１０ｎｍ乃至４００
ｎｍ、好ましくは１００ｎｍ乃至２００ｎｍとする。本実施の形態では、タングステンタ
ーゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電層を形成した後、該
導電層をエッチングにより所望の形状に加工することで、ゲート電極層４３Ｃ、電極層４
３Ａおよび電極層４３Ｂを形成する。なお、形成されたゲート電極の端部がテーパー形状
であると、上に積層するゲート絶縁層の被覆性が向上するため好ましい。なお、レジスト
マスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、図９（Ｂ）に示すように、ゲート電極層４３Ｃ、電極層４３Ａおよび電極層４
３Ｂ上に、ゲート絶縁層４４を形成する。ゲート絶縁層４４は、プラズマＣＶＤ法又はス
パッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜
、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミ
ニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成すること
ができる。ゲート絶縁層４４は、水分や、水素などの不純物を極力含まないことが望まし
い。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコン
ターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴン
の混合ガスを用いる。
不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純度化
された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化さ
れた酸化物半導体とゲート絶縁層４４との界面は重要である。そのため高純度化された酸
化物半導体に接するゲート絶縁層（ＧＩ）は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の
高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲ
ート絶縁層とが密接することにより、界面準位を低減して界面特性を良好なものとするこ
とができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリン
グ法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処
理によってゲート絶縁層の膜質、ゲート絶縁層と酸化物半導体との界面特性が改善される
絶縁層であっても良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは
勿論のこと、ゲート絶縁層と酸化物半導体との界面準位密度を低減し、良好な界面を形成
できるものであれば良い。
バリア性の高い材料を用いた絶縁層と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪
素膜などの絶縁層とを積層させた構造を有するゲート絶縁層４４を形成しても良い。この
場合、酸化珪素膜、酸化窒化珪素膜などの絶縁層は、バリア性の高い絶縁層と酸化物半導
体層の間に形成する。バリア性の高い絶縁層として、例えば窒化珪素膜、窒化酸化珪素膜
、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高
い絶縁層を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含ま
れるアルカリ金属、重金属などの不純物が、酸化物半導体層内、ゲート絶縁層４４内、或
いは、酸化物半導体層と他の絶縁層の界面とその近傍に入り込むのを防ぐことができる。
また、酸化物半導体層に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜
などの絶縁層を形成することで、バリア性の高い絶縁層が直接酸化物半導体層に接するの
を防ぐことができる。
例えば、第１のゲート絶縁層としてスパッタリング法により膜厚５０ｎｍ以上２００ｎ
ｍ以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁層上に第２のゲ
ート絶縁層として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を
積層して、膜厚１００ｎｍのゲート絶縁層４４としても良い。ゲート絶縁層４４の膜厚は
、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ
程度でもよい。
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ
法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁層４
４を形成する。
なお、ゲート絶縁層４４に水素、水酸基及び水分がなるべく含まれないようにするため
には、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極層４３Ｃ、電
極層４３Ａおよび電極層４３Ｂが形成されたベース基板３１を予備加熱し、ベース基板３
１に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備
加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である
。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱
の処理は省略することもできる。
次いで、ゲート絶縁層４４上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ
以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体層を形
成する。酸化物半導体層は、酸化物半導体をターゲットとして用い、スパッタ法により成
膜する。また、酸化物半導体層は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、
又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成する
ことができる。そして図９（Ｂ）に示すように、酸化物半導体層をエッチングなどにより
所望の形状に加工し、ゲート絶縁層４４上のゲート電極層４３Ｃと重なる位置に、島状の
酸化物半導体層４５を形成する。
酸化物半導体層は、上述したような酸化物半導体を用いることができる。
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む
金属酸化物ターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ－Ｇａ－Ｚ
ｎ－Ｏ系非単結晶膜を、酸化物半導体層として用いる。上記ターゲットとして、例えば、
各金属の組成がＩｎ：Ｇａ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、ま
たはＩｎ：Ｇａ：Ｚｎ＝１：１：２である金属酸化物ターゲットを用いることができる。
また、ＳｉＯ２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行ってもよ
い。また、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲットの充填率は９０％以上１０
０％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲ
ットを用いることにより、成膜した酸化物半導体層は緻密な膜となる。
次に、ゲート絶縁層４４を部分的にエッチングすることで、電極層４３Ｂに達するコン
タクトホールを形成する。そして、酸化物半導体層４５上に、ソース電極またはドレイン
電極（これと同じ層で形成される配線を含む）として用いる導電層を、スパッタ法や真空
蒸着法で形成したあと、エッチング等により該導電層をパターニングすることで、図９（
Ｃ）に示すように、酸化物半導体層４５上のソース電極４６Ａ及びドレイン電極４６Ｂ、
並びに電極４６Ｃを、それぞれ形成する。
ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）となる導電層の
材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述
した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また
、Ａｌ、Ｃｕなどの金属膜の下側もしくは上側にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高融
点金属膜を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎ
ｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加され
ているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
また、導電層は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコン
を含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、Ｔ
ｉ膜と、そのＴｉ膜上に重ねてアルミニウム膜を積層し、さらにその上にＴｉ膜を成膜す
る３層構造などが挙げられる。
次いで図１０（Ａ）に示すように、ソース電極４６Ａ及びドレイン電極４６Ｂ、並びに
電極４６Ｃを覆うように、絶縁層４７、絶縁層４８および絶縁層４９を形成する。
絶縁層４７、絶縁層４８および絶縁層４９としては、酸化シリコン膜、酸化窒化シリコ
ン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、
酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグ
ネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁
層を、それぞれ用いることができる。
次に図１０（Ａ）に示すように、絶縁層４７、絶縁層４８および絶縁層４９の所望の領
域に電極４６Ｃに達する開口部を形成する。その後、絶縁層４９上に導電層５０を形成す
る。導電層５０としては、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ２００ｎｍの反射性の金属
膜（ここでは、銀、パラジウム、及び銅を有する金属膜）と、厚さ１０ｎｍのＩＴＳＯ膜
との積層膜を用いる。ＩＴＳＯ膜は、インジウムと、錫と、シリコンとを有する酸化物（
ＩＴＳＯともいう）である。
次に図１０（Ａ）に示すように、絶縁層４９及び導電層５０上に島状の絶縁層５１を形
成する。絶縁層５１としては、厚さ１．５μｍの感光性のポリイミド系の有機樹脂膜を用
いる。
次に図１０（Ｂ）に示すように、導電層５０および絶縁層４９上にＥＬ層５２を形成し
、その後、絶縁層４９及びＥＬ層５２上の導電層５３を形成することで、発光素子を形成
する。
ＥＬ層５２は少なくとも発光層を有する。ＥＬ層５２は、発光層以外の層として、正孔
注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、
電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質
）等を含む層をさらに有していてもよい。
ＥＬ層５２には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機
化合物を含んでいてもよい。ＥＬ層５２を構成する層は、それぞれ、蒸着法（真空蒸着法
を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる
。
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層５２に２種類以上の
発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色
の関係となるように、発光物質を選択することにより白色発光を得ることができる。例え
ば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物
質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のう
ち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領
域の波長（例えば３５０ｎｍ－７５０ｎｍ）の範囲内に２以上のピークを有する発光素子
を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクト
ルは、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
ＥＬ層５２は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料
を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層５２における複
数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域
を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発
光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且つい
ずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製
が容易になり、また、駆動電圧が低減される。
また、発光素子ＥＬは、ＥＬ層５２を１つ有するシングル素子であってもよいし、複数
のＥＬ層５２が電荷発生層を介して積層されたタンデム素子であってもよい。
導電層５３は、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、導電性化合
物、またはこれらの混合物などを用いることが好ましい。導電層５３は、例えば元素周期
表の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属や、Ｍｇ、Ｃａ
、Ｓｒ等のアルカリ土類金属が挙げられる。また、陰極材料の他の具体例として、アルカ
リ金属やアルカリ土類金属を含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）または金属化合物（Ｌ
ｉＦ、ＣｓＦ、ＣａＦ２）を用いることもできるし、希土類金属を含む遷移金属を用いる
こともできる。
以上の工程で、図２に示す表示装置を形成することができる。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の表示装置を適用可能な表示モジュールの例につい
て説明する。本発明の一態様の表示装置を有する表示モジュールについて、図１１を用い
て説明を行う。表示モジュールは、本発明の一態様の表示装置を有するため、極めて精細
度が高い表示部とすることができる。
図１１に示す表示モジュール８００は、上部カバー８０１と下部カバー８０２との間に
、ＦＰＣ８０３に接続されたタッチパネル８０４、ＦＰＣ８０５に接続された表示パネル
８０６、フレーム８０９、プリント基板８１０、バッテリ８１１を有する。
本発明の一態様の表示装置は、例えば、表示パネル８０６に用いることができる。その
ため、極めて精細度が高い表示部とすることができる。
上部カバー８０１及び下部カバー８０２は、タッチパネル８０４及び表示パネル８０６
のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８０４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８
０６に重畳して用いることができる。また、表示パネル８０６の対向基板（封止基板）に
、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８０６の
各画素内に光センサーを設け、光学式のタッチパネルとすることも可能である。
フレーム８０９は、表示パネル８０６の保護機能の他、プリント基板８１０の動作によ
り発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８
０９は、放熱板としての機能を有していてもよい。
プリント基板８１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号
処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても
良いし、別途設けたバッテリ８１１による電源であってもよい。バッテリ８１１は、商用
電源を用いる場合には、省略可能である。
また、表示モジュール８００は、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置を適用可能な電子機器の例について説明
する。
本発明の一態様の表示装置を用いて、電子機器を作製できる。本発明の一態様の表示装
置を用いることで、極めて精細度が高い表示部を有する電子機器を作製できる。
電子機器としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパ
ーソナルコンピュータ、コンピュータ用などのモニター、デジタルカメラ、デジタルビデ
オカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響
再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
本発明の一態様の電子機器は、家屋もしくはビルの内壁もしくは外壁、または、自動車
の内装もしくは外装の曲面に沿って組み込むことができる。
本発明の一態様の電子機器は、二次電池を有していてもよく、非接触電力伝送を用いて
、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイ
オンポリマー電池）等のリチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機
ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられ
る。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信す
ることで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ
及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転
数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力
、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を
有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレ
ンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行
する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す
機能等を有することができる。
さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報
を表示し、別の一つの表示部を主として文字情報を表示する機能、または複数の表示部に
視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができ
る。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮
影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子
機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することがで
きる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能
を有することができる。
図１２（Ａ）（Ｂ）（Ｃ）（Ｄ）（Ｅ）に、湾曲した表示部７０００を有する電子機器
の一例を示す。表示部７０００は、発光素子を有する画素とすることで、その表示面が湾
曲して設けられ、湾曲した表示面に沿って表示を行うことができる。なお、表示部７００
０は可撓性を有していてもよい。
表示部７０００は、本発明の一態様の表示装置等を有する。本発明の一態様により、極
めて精細度が高い表示部を有する電子機器を提供できる。
図１２（Ａ）、（Ｂ）に携帯電話機の一例を示す。図１２（Ａ）に示す携帯電話機７１
００及び図１２（Ｂ）に示す携帯電話機７１１０は、それぞれ、筐体７１０１、表示部７
０００、操作ボタン７１０３、外部接続ポート７１０４、スピーカ７１０５、マイク７１
０６等を有する。図１２（Ｂ）に示す携帯電話機７１１０は、さらに、カメラ７１０７を
有する。
各携帯電話機は、表示部７０００にタッチセンサを備える。電話を掛ける、或いは文字
を入力するなどのあらゆる操作は、指やスタイラスなどで表示部７０００に触れることで
行うことができる。
また、操作ボタン７１０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７０００
に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メイ
ンメニュー画面に切り替えることができる。
また、携帯電話機内部に、ジャイロセンサまたは加速度センサ等の検出装置を設けるこ
とで、携帯電話機の向き（縦か横か）を判断して、表示部７０００の画面表示の向きを自
動的に切り替えるようにすることができる。また、画面表示の向きの切り替えは、表示部
７０００を触れること、操作ボタン７１０３の操作、またはマイク７１０６を用いた音声
入力等により行うこともできる。
図１２（Ｃ）、（Ｄ）に携帯情報端末の一例を示す。図１２（Ｃ）に示す携帯情報端末
７２００及び図１２（Ｄ）に示す携帯情報端末７２１０は、それぞれ、筐体７２０１及び
表示部７０００を有する。さらに、操作ボタン、外部接続ポート、スピーカ、マイク、ア
ンテナ、カメラ、またはバッテリ等を有していてもよい。表示部７０００にはタッチセン
サを備える。携帯情報端末の操作は、指やスタイラスなどで表示部７０００に触れること
で行うことができる。
本実施の形態で例示する携帯情報端末は、例えば、電話機、手帳または情報閲覧装置等
から選ばれた一つまたは複数の機能を有する。具体的には、スマートフォンとしてそれぞ
れ用いることができる。本実施の形態で例示する携帯情報端末は、例えば、移動電話、電
子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなど
の種々のアプリケーションを実行することができる。
携帯情報端末７２００及び携帯情報端末７２１０は、文字及び画像情報等をその複数の
面に表示することができる。例えば、図１２（Ｃ）、（Ｄ）に示すように、３つの操作ボ
タン７２０２を一の面に表示し、矩形で示す情報７２０３を他の面に表示することができ
る。図１２（Ｃ）では、携帯情報端末の上面に情報が表示される例を示し、図１２（Ｄ）
では、携帯情報端末の側面に情報が表示される例を示す。また、携帯情報端末の３面以上
に情報を表示してもよい。
なお、情報の例としては、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知
、電子メールや電話などの着信を知らせる表示、電子メールなどの題名もしくは送信者名
、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報が表示さ
れている位置に、情報の代わりに、操作ボタン、アイコンなどを表示してもよい。
例えば、携帯情報端末７２００の使用者は、洋服の胸ポケットに携帯情報端末７２００
を収納した状態で、その表示（ここでは情報７２０３）を確認することができる。
具体的には、着信した電話の発信者の電話番号または氏名等を、携帯情報端末７２００
の上方から観察できる位置に表示する。使用者は、携帯情報端末７２００をポケットから
取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
図１２（Ｅ）にテレビジョン装置の一例を示す。テレビジョン装置７３００は、筐体７
３０１に表示部７０００が組み込まれている。ここでは、スタンド７３０３により筐体７
３０１を支持した構成を示している。
図１２（Ｅ）に示すテレビジョン装置７３００の操作は、筐体７３０１が備える操作ス
イッチや、別体のリモコン操作機７３１１により行うことができる。または、表示部７０
００にタッチセンサを備えていてもよく、指等で表示部７０００に触れることで操作して
もよい。リモコン操作機７３１１は、当該リモコン操作機７３１１から出力する情報を表
示する表示部を有していてもよい。リモコン操作機７３１１が備える操作キーまたはタッ
チパネルにより、チャンネル及び音量の操作を行うことができ、表示部７０００に表示さ
れる映像を操作することができる。
なお、テレビジョン装置７３００は、受信機及びモデムなどを備えた構成とする。受信
機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または
無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または
双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能で
ある。
図１３（Ａ）から図１３（Ｉ）までに、可撓性を有し、曲げることのできる表示部７０
０１を有する携帯情報端末の一例を示す。
表示部７００１は、本発明の一態様の表示装置等を有する。また、表示部７００１はタ
ッチセンサを備えていてもよく、指等で表示部７００１に触れることで携帯情報端末を操
作することができる。本発明の一態様により、極めて精細度が高い表示部を有する電子機
器を提供できる。
図１３（Ａ）、（Ｂ）は、携帯情報端末の一例を示す斜視図である。携帯情報端末７５
００は、筐体７５０１、表示部７００１、引き出し部材７５０２、操作ボタン７５０３等
を有する。
携帯情報端末７５００は、筐体７５０１内にロール状に巻かれた可撓性を有する表示部
７００１を有する。引き出し部材７５０２を用いて表示部７００１を引き出すことができ
る。
また、携帯情報端末７５００は内蔵された制御部によって映像信号を受信可能で、受信
した映像を表示部７００１に表示することができる。また、携帯情報端末７５００にはバ
ッテリが内蔵されている。また、筐体７５０１にコネクターを接続する端子部を備え、映
像信号及び電力を有線により外部から直接供給する構成としてもよい。
また、操作ボタン７５０３によって、電源のＯＮ、ＯＦＦ動作や表示する映像の切り替
え等を行うことができる。なお、図１３（Ａ）、（Ｂ）では、携帯情報端末７５００の側
面に操作ボタン７５０３を配置する例を示すが、これに限られず、携帯情報端末７５００
の表示面と同じ面（おもて面）や、裏面に配置してもよい。
図１３（Ｂ）には、表示部７００１を引き出した状態の携帯情報端末７５００を示す。
この状態で表示部７００１に映像を表示することができる。また、表示部７００１の一部
がロール状に巻かれた図１３（Ａ）の状態と表示部７００１を引き出した図１３（Ｂ）の
状態とで、携帯情報端末７５００が異なる表示を行う構成としてもよい。例えば、図１３
（Ａ）の状態のときに、表示部７００１のロール状に巻かれた部分を非表示とすることで
、携帯情報端末７５００の消費電力を下げることができる。
なお、表示部７００１を引き出した際に表示部７００１の表示面が平面状となるように
固定するため、表示部７００１の側部に補強のためのフレームを設けていてもよい。
なお、この構成以外に、筐体にスピーカを設け、映像信号と共に受信した音声信号によ
って音声を出力する構成としてもよい。
図１３（Ｃ）から図１３（Ｅ）までに、折りたたみ可能な携帯情報端末の一例を示す。
図１３（Ｃ）では、展開した状態、図１３（Ｄ）では、展開した状態または折りたたんだ
状態の一方から他方に変化する途中の状態、図１３（Ｅ）では、折りたたんだ状態の携帯
情報端末７６００を示す。携帯情報端末７６００は、折りたたんだ状態では可搬性に優れ
、展開した状態では、継ぎ目のない広い表示領域により一覧性に優れる。
表示部７００１はヒンジ７６０２によって連結された３つの筐体７６０１に支持されて
いる。ヒンジ７６０２を介して２つの筐体７６０１間を屈曲させることにより、携帯情報
端末７６００を展開した状態から折りたたんだ状態に可逆的に変形させることができる。
図１３（Ｆ）、（Ｇ）に、折りたたみ可能な携帯情報端末の一例を示す。図１３（Ｆ）
では、表示部７００１が内側になるように折りたたんだ状態、図１３（Ｇ）では、表示部
７００１が外側になるように折りたたんだ状態の携帯情報端末７６５０を示す。携帯情報
端末７６５０は表示部７００１及び非表示部７６５１を有する。携帯情報端末７６５０を
使用しない際に、表示部７００１が内側になるように折りたたむことで、表示部７００１
の汚れ及び傷つきを抑制できる。
図１３（Ｈ）に、可撓性を有する携帯情報端末の一例を示す。携帯情報端末７７００は
、筐体７７０１及び表示部７００１を有する。さらに、入力手段であるボタン７７０３ａ
、７７０３ｂ、音声出力手段であるスピーカ７７０４ａ、７７０４ｂ、外部接続ポート７
７０５、マイク７７０６等を有していてもよい。また、携帯情報端末７７００は、可撓性
を有するバッテリ７７０９を搭載することができる。バッテリ７７０９は例えば表示部７
００１と重ねて配置してもよい。
筐体７７０１、表示部７００１、及びバッテリ７７０９は可撓性を有する。そのため、
携帯情報端末７７００を所望の形状に湾曲させること、及び携帯情報端末７７００に捻り
を加えることが容易である。例えば、携帯情報端末７７００は、表示部７００１が内側ま
たは外側になるように折り曲げて使用することができる。または、携帯情報端末７７００
をロール状に巻いた状態で使用することもできる。このように筐体７７０１及び表示部７
００１を自由に変形することが可能であるため、携帯情報端末７７００は、落下した場合
、または意図しない外力が加わった場合であっても、破損しにくいという利点がある。
また、携帯情報端末７７００は軽量であるため、筐体７７０１の上部をクリップ等で把
持してぶら下げて使用する、または、筐体７７０１を磁石等で壁面に固定して使用するな
ど、様々な状況において利便性良く使用することができる。
図１３（Ｉ）に腕時計型の携帯情報端末の一例を示す。携帯情報端末７８００は、バン
ド７８０１、表示部７００１、入出力端子７８０２、操作ボタン７８０３等を有する。バ
ンド７８０１は、筐体としての機能を有する。また、携帯情報端末７８００は、可撓性を
有するバッテリ７８０５を搭載することができる。バッテリ７８０５は例えば表示部７０
０１またはバンド７８０１等と重ねて配置してもよい。
バンド７８０１、表示部７００１、及びバッテリ７８０５は可撓性を有する。そのため
、携帯情報端末７８００を所望の形状に湾曲させることが容易である。
操作ボタン７８０３は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オ
フ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を
持たせることができる。例えば、携帯情報端末７８００に組み込まれたオペレーティング
システムにより、操作ボタン７８０３の機能を自由に設定することもできる。
また、表示部７００１に表示されたアイコン７８０４に指等で触れることで、アプリケ
ーションを起動することができる。
また、携帯情報端末７８００は、通信規格に準拠した近距離無線通信を実行することが
可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフ
リーで通話することもできる。
また、携帯情報端末７８００は入出力端子７８０２を有していてもよい。入出力端子７
８０２を有する場合、他の情報端末とコネクターを介して直接データのやりとりを行うこ
とができる。また入出力端子７８０２を介して充電を行うこともできる。なお、本実施の
形態で例示する携帯情報端末の充電動作は、入出力端子を介さずに非接触電力伝送により
行ってもよい。
図１４（Ａ）に自動車７９００の外観を示す。図１４（Ｂ）に自動車７９００の運転席
を示す。自動車７９００は、車体７９０１、車輪７９０２、フロントガラス７９０３、ラ
イト７９０４、フォグランプ７９０５等を有する。
本発明の一態様の表示装置は、自動車７９００の表示部などに用いることができる。例
えば、図１４（Ｂ）に示す表示部７９１０乃至表示部７９１７に本発明の一態様の表示装
置を設けることができる。
表示部７９１０と表示部７９１１は、自動車のフロントガラスの一部に設けられている
。そのため、自動車７９００の運転時にも視界の妨げになることがない。よって、本発明
の一態様の表示装置を自動車７９００のフロントガラスの一部に設置することができる。
表示部７９１２はピラー部分に設けられている。表示部７９１３はダッシュボード部分
に設けられている。例えば、車体に設けられた撮像手段からの映像を表示部７９１２に映
し出すことによって、ピラーで遮られた視界を補完することができる。同様に、表示部７
９１３では、ダッシュボードで遮られた視界を補完することができ、表示部７９１４では
、ドアで遮られた視界を補完することができる。すなわち、自動車の外側に設けられた撮
像手段からの映像を映し出すことによって、死角を補い、安全性を高めることができる。
また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認
を行うことができる。
また、表示部７９１７は、ハンドルに設けられている。表示部７９１５、表示部７９１
６、または表示部７９１７はナビゲーション情報、スピードメーター、タコメーター、走
行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することがで
きる。また、表示部に表示される表示項目及びレイアウトなどは、使用者の好みに合わせ
て適宜変更することができる。なお、上記情報は、表示部７９１０乃至表示部７９１４に
も表示することができる。
本発明の一態様の表示装置が適用される表示部は平面であってもよい。この場合、本発
明の一態様の表示装置は、曲面及び可撓性を有さない構成であってもよい。
図１４（Ｃ）、（Ｄ）に、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電
子看板）の一例を示す。デジタルサイネージは、筐体８０００、表示部８００１、及びス
ピーカ８００３等を有する。さらに、ＬＥＤランプ、操作キー（電源スイッチ、または操
作スイッチを含む）、接続端子、各種センサ、マイクロフォン等を有することができる。
図１４（Ｄ）は円柱状の柱に取り付けられたデジタルサイネージである。
表示部８００１が広いほど、一度に提供できる情報量を増やすことができる。また、表
示部８００１が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることが
できる。
表示部８００１にタッチパネルを適用することで、表示部８００１に画像または動画を
表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報
もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によ
りユーザビリティを高めることができる。
図１４（Ｅ）に示す携帯型ゲーム機は、筐体８１０１、筐体８１０２、表示部８１０３
、表示部８１０４、マイクロフォン８１０５、スピーカ８１０６、操作キー８１０７、ス
タイラス８１０８等を有する。
図１４（Ｅ）に示す携帯型ゲーム機は、２つの表示部（表示部８１０３と表示部８１０
４）を有する。なお、本発明の一態様の電子機器が有する表示部の数は、２つに限定され
ず１つであっても３つ以上であってもよい。電子機器が複数の表示部を有する場合、少な
くとも１つの表示部が本発明の一態様の表示装置を有していればよい。
図１４（Ｆ）はノート型パーソナルコンピュータであり、筐体８１１１、表示部８１１
２、キーボード８１１３、ポインティングデバイス８１１４等を有する。
表示部８１１２に、本発明の一態様の表示装置を適用することができる。
図１５（Ａ）に、ファインダー８５００を取り付けた状態の、カメラ８４００の外観を
示す。
カメラ８４００は、筐体８４０１、表示部８４０２、操作ボタン８４０３、シャッター
ボタン８４０４等を有する。またカメラ８４００には、着脱可能なレンズ８４０６が取り
付けられている。
ここではカメラ８４００として、レンズ８４０６を筐体８４０１から取り外して交換す
ることが可能な構成としたが、レンズ８４０６と筐体が一体となっていてもよい。
カメラ８４００は、シャッターボタン８４０４を押すことにより、撮像することができ
る。また、表示部８４０２はタッチパネルとしての機能を有し、表示部８４０２をタッチ
することにより撮像することも可能である。
カメラ８４００の筐体８４０１は、電極を有するマウントを有し、ファインダー８５０
０のほか、ストロボ装置等を接続することができる。
ファインダー８５００は、筐体８５０１、表示部８５０２、ボタン８５０３等を有する
。
筐体８５０１は、カメラ８４００のマウントと係合するマウントを有しており、ファイ
ンダー８５００をカメラ８４００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８４００から受信した映像等を表示部８５０２に表示さ
せることができる。
ボタン８５０３は、電源ボタンとしての機能を有する。ボタン８５０３により、表示部
８５０２の表示のオン・オフを切り替えることができる。
カメラ８４００の表示部８４０２、及びファインダー８５００の表示部８５０２に、本
発明の一態様の表示装置を適用することができる。
なお、図１５（Ａ）では、カメラ８４００とファインダー８５００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８４００の筐体８４０１に、本発明の一態
様の表示装置を備えるファインダーが内蔵されていてもよい。
図１５（Ｂ）には、ヘッドマウントディスプレイ８２００の外観を示している。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２
０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示さ
せることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニターする機能を有していてもよい。また、装着部８２
０１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、
使用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の
頭部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させ
てもよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図１５（Ｃ）、（Ｄ）には、ヘッドマウントディスプレイ８３００の外観を示している
。
ヘッドマウントディスプレイ８３００は、筐体８３０１、２つの表示部８３０２、操作
ボタン８３０３、及びバンド状の固定具８３０４を有する。
ヘッドマウントディスプレイ８３００は、上記ヘッドマウントディスプレイ８２００が
有する機能に加え、２つの表示部を備える。
２つの表示部８３０２を有することで、使用者は片方の目につき１つの表示部を見るこ
とができる。これにより、視差を用いた３次元表示等を行う際であっても、高い解像度の
映像を表示することができる。また、表示部８３０２は使用者の目を概略中心とした円弧
状に湾曲している。これにより、使用者の目から表示部の表示面までの距離が一定となる
ため、使用者はより自然な映像を見ることができる。また、表示部からの光の輝度や色度
が見る角度によって変化してしまうような場合であっても、表示部の表示面の法線方向に
使用者の目が位置するため、実質的にその影響を無視することができるため、より現実感
のある映像を表示することができる。
操作ボタン８３０３は、電源ボタンなどの機能を有する。また操作ボタン８３０３の他
にボタンを有していてもよい。
また、図１５（Ｅ）に示すように、表示部８３０２と使用者の目の位置との間に、レン
ズ８３０５を有していてもよい。レンズ８３０５により、使用者は表示部８３０２を拡大
してみることができるため、より臨場感が高まる。このとき、図１５（Ｅ）に示すように
、視度調節のためにレンズの位置を変化させるダイヤル８３０６を有していてもよい。
表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明の一態
様の表示装置は、極めて精細度を高くすることができるため、図１５（Ｅ）のようにレン
ズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、より現実感
の高い映像を表示することができる。
図１６（Ａ）から図１６（Ｃ）までには、１枚の表示部８３０２を有する場合の例を示
している。このような構成とすることで、部品点数を削減することができる。
表示部８３０２は、左右２つの領域にそれぞれ右目用の画像と、左目用の画像の２つの
画像を並べて表示することができる。これにより、両眼視差を用いた立体映像を表示する
ことができる。
また、表示部８３０２の全域に亘って、両方の目で視認可能な一つの画像を表示しても
よい。これにより、視野の両端に亘ってパノラマ映像を表示することが可能となるため、
現実感が高まる。
また図１６（Ｃ）に示すように、レンズ８３０５を設けてもよい。表示部８３０２には
、２つの画像を並べて表示させてもよいし、表示部８３０２に一つの画像を表示させ、レ
ンズ８３０５を介して両目で同じ画像を見ることのできる構成としてもよい。
また図１６（Ｄ）に示すように、筐体８３０１に別の電子機器、例えば図１２（Ｂ）で
示した携帯電話機７１１０を挿入して表示させた画像を見る構成としてもよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
Ｃ１ 容量素子
Ｍ１ トランジスタ
Ｍ２ トランジスタ
Ｍ３ トランジスタ
Ｍ１１ トランジスタ
Ｍ１２ トランジスタ
Ｍ１３ トランジスタ
Ｍ１４ トランジスタ
１０ 表示装置
１１ 駆動回路
１２ 駆動回路
１３ 表示部
２０ 画素回路
２０Ａ 画素回路
２１ 素子層
２１Ｂ 素子層
２１Ｃ 素子層
２２ 素子層
２３ 素子層
３１ ベース基板
３３ 絶縁層
３５ 半導体層
３６ 半導体層
３６Ａ 不純物領域
３６Ｂ 不純物領域
３７ チャネル形成領域
３８ ゲート絶縁層
３９ ゲート電極層
４０ 絶縁層
４１ 絶縁層
４２ 絶縁層
４３Ａ 電極層
４３Ｂ 電極層
４３Ｃ ゲート電極層
４４ ゲート絶縁層
４５ 酸化物半導体層
４６Ａ ソース電極
４６Ｂ ドレイン電極
４６Ｃ 電極
４７ 絶縁層
４８ 絶縁層
４９ 絶縁層
５０ 導電層
５１ 絶縁層
５２ ＥＬ層
５３ 導電層
６１ シフトレジスタ
６２ バッファ回路
６３ ビデオ電圧生成回路
６４ バッファ回路
７１ 不純物元素
８０ ボンド基板
８２ 脆化層
８４ 半導体層
８５ 半導体層
７０００ 表示部
７００１ 表示部
７１００ 携帯電話機
７１０１ 筐体
７１０３ 操作ボタン
７１０４ 外部接続ポート
７１０５ スピーカ
７１０６ マイク
７１０７ カメラ
７１１０ 携帯電話機
７２００ 携帯情報端末
７２０１ 筐体
７２０２ 操作ボタン
７２０３ 情報
７２１０ 携帯情報端末
７３００ テレビジョン装置
７３０１ 筐体
７３０３ スタンド
７３１１ リモコン操作機
７５００ 携帯情報端末
７５０１ 筐体
７５０２ 部材
７５０３ 操作ボタン
７６００ 携帯情報端末
７６０１ 筐体
７６０２ ヒンジ
７６５０ 携帯情報端末
７６５１ 非表示部
７７００ 携帯情報端末
７７０１ 筐体
７７０３ａ ボタン
７７０３ｂ ボタン
７７０４ａ スピーカ
７７０４ｂ スピーカ
７７０５ 外部接続ポート
７７０６ マイク
７７０９ バッテリ
７８００ 携帯情報端末
７８０１ バンド
７８０２ 入出力端子
７８０３ 操作ボタン
７８０４ アイコン
７８０５ バッテリ
７９００ 自動車
７９０１ 車体
７９０２ 車輪
７９０３ フロントガラス
７９０４ ライト
７９０５ フォグランプ
７９１０ 表示部
７９１１ 表示部
７９１２ 表示部
７９１３ 表示部
７９１４ 表示部
７９１５ 表示部
７９１６ 表示部
７９１７ 表示部
８００ 表示モジュール
８０００ 筐体
８０１ 上部カバー
８００１ 表示部
８０２ 下部カバー
８０３ ＦＰＣ
８００３ スピーカ
８０４ タッチパネル
８０５ ＦＰＣ
８０６ 表示パネル
８０９ フレーム
８１０ プリント基板
８１１ バッテリ
８１０１ 筐体
８１０２ 筐体
８１０３ 表示部
８１０４ 表示部
８１０５ マイクロフォン
８１０６ スピーカ
８１０７ 操作キー
８１０８ スタイラス
８１１１ 筐体
８１１２ 表示部
８１１３ キーボード
８１１４ ポインティングデバイス
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０３ 操作ボタン
８３０４ 固定具
８３０５ レンズ
８３０６ ダイヤル
８４００ カメラ
８４０１ 筐体
８４０２ 表示部
８４０３ 操作ボタン
８４０４ シャッターボタン
８４０６ レンズ
８５００ ファインダー
８５０１ 筐体
８５０２ 表示部
８５０３ ボタン

Claims (12)

  1. 表示部を基板上に有し、
    前記表示部は、発光素子を有する画素を複数有する表示装置であって、
    前記画素は、
    シリコンを有しかつ第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上に位置する領域を有しかつ前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第１の導電層上に位置する領域を有する第１の絶縁層と、
    前記第１の絶縁層上に位置する領域を有しかつ第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第２の導電層上に位置する領域を有しかつ前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２の絶縁層上に位置する領域を有しかつ前記第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第３の導電層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第４の導電層と、
    前記第３の導電層上に位置する領域を有しかつ前記第４の導電層上に位置する領域を有する第３の絶縁層と、を有し、
    前記発光素子は、前記第３の絶縁層上に位置する領域を有し、
    前記第１のトランジスタは、前記発光素子を駆動する機能を有し、
    前記第１のトランジスタのゲート電極には、前記第２のトランジスタのソース電極又はドレイン電極が電気的に接続され、
    前記基板はフレキシブル基板であってかつ前記酸化物半導体層は前記半導体層と重なる領域を有さず、
    前記第３の導電層は、前記半導体層と重なる領域を有する、表示装置。
  2. 表示部と、駆動回路と、を基板上に有し、
    前記表示部は、発光素子を有する画素を複数有する表示装置であって、
    前記画素は、
    シリコンを有しかつ第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上に位置する領域を有しかつ前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第１の導電層上に位置する領域を有する第１の絶縁層と、
    前記第１の絶縁層上に位置する領域を有しかつ第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第２の導電層上に位置する領域を有しかつ前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２の絶縁層上に位置する領域を有しかつ前記第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第３の導電層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第４の導電層と、
    前記第３の導電層上に位置する領域を有しかつ前記第４の導電層上に位置する領域を有する第３の絶縁層と、を有し、
    前記発光素子は、前記第３の絶縁層上に位置する領域を有し、
    前記第１のトランジスタは、前記発光素子を駆動する機能を有し、
    前記第１のトランジスタのゲート電極には、前記第２のトランジスタのソース電極又はドレイン電極が電気的に接続され、
    前記第２のトランジスタのゲート電極は、ゲート線を介して前記駆動回路と電気的に接続され、
    前記駆動回路に設けられたトランジスタのうち、前記ゲート線と直接接続されるトランジスタはすべて、チャネル形成領域にシリコンを有し、
    前記基板はフレキシブル基板であってかつ前記酸化物半導体層は前記半導体層と重なる領域を有さず、
    前記第３の導電層は、前記半導体層と重なる領域を有する、表示装置。
  3. 表示部を基板上に有し、
    前記表示部は、発光素子を有する画素を複数有する表示装置であって、
    前記画素は、
    シリコンを有しかつ第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上に位置する領域を有しかつ前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第１の導電層上に位置する領域を有する第１の絶縁層と、
    前記第１の絶縁層上に位置する領域を有しかつ第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第２の導電層上に位置する領域を有しかつ前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２の絶縁層上に位置する領域を有しかつ前記第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第３の導電層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第４の導電層と、
    前記第３の導電層上に位置する領域を有しかつ前記第４の導電層上に位置する領域を有する第３の絶縁層と、を有し、
    前記発光素子は、前記第３の絶縁層上に位置する領域を有し、
    前記第１のトランジスタは、前記発光素子を駆動する機能を有し、
    前記第１のトランジスタのゲート電極には、前記第２のトランジスタのソース電極又はドレイン電極が電気的に接続され、
    前記酸化物半導体層が有する前記第２の導電層と重なる領域は、前記第２の絶縁層と接し、
    前記第２の絶縁層は、窒素とシリコンとを有する絶縁層と、酸素とシリコンとを有する絶縁層とがこの順に積層された積層構造を有し、
    前記基板はフレキシブル基板であってかつ前記酸化物半導体層は前記半導体層と重なる領域を有さず、
    前記第３の導電層は、前記半導体層と重なる領域を有する、表示装置。
  4. 表示部と、駆動回路と、を基板上に有し、
    前記表示部は、発光素子を有する画素を複数有する表示装置であって、
    前記画素は、
    シリコンを有しかつ第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上に位置する領域を有しかつ前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第１の導電層上に位置する領域を有する第１の絶縁層と、
    前記第１の絶縁層上に位置する領域を有しかつ第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第２の導電層上に位置する領域を有しかつ前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２の絶縁層上に位置する領域を有しかつ前記第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第３の導電層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第４の導電層と、
    前記第３の導電層上に位置する領域を有しかつ前記第４の導電層上に位置する領域を有する第３の絶縁層と、を有し、
    前記発光素子は、前記第３の絶縁層上に位置する領域を有し、
    前記第１のトランジスタは、前記発光素子を駆動する機能を有し、
    前記第１のトランジスタのゲート電極には、前記第２のトランジスタのソース電極又はドレイン電極が電気的に接続され、
    前記第２のトランジスタのゲート電極は、ゲート線を介して前記駆動回路と電気的に接続され、
    前記駆動回路に設けられたトランジスタのうち、前記ゲート線と直接接続されるトランジスタはすべて、チャネル形成領域にシリコンを有し、
    前記酸化物半導体層が有する前記第２の導電層と重なる領域は、前記第２の絶縁層と接し、
    前記第２の絶縁層は、窒素とシリコンとを有する絶縁層と、酸素とシリコンとを有する絶縁層とがこの順に積層された積層構造を有し、
    前記基板はフレキシブル基板であってかつ前記酸化物半導体層は前記半導体層と重なる領域を有さず、
    前記第３の導電層は、前記半導体層と重なる領域を有する、表示装置。
  5. 表示部を基板上に有し、
    前記表示部は、発光素子を有する画素を複数有する表示装置であって、
    前記画素は、
    シリコンを有しかつ第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上に位置する領域を有しかつ前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第１の導電層上に位置する領域を有する第１の絶縁層と、
    前記第１の絶縁層上に位置する領域を有しかつ第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第２の導電層上に位置する領域を有しかつ前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２の絶縁層上に位置する領域を有しかつ前記第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第３の導電層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第４の導電層と、
    前記第３の導電層上に位置する領域を有しかつ前記第４の導電層上に位置する領域を有する第３の絶縁層と、を有し、
    前記発光素子は、前記第３の絶縁層上に位置する領域を有し、
    前記第１のトランジスタは、前記発光素子を駆動する機能を有し、
    前記第１のトランジスタのゲート電極には、前記第２のトランジスタのソース電極又はドレイン電極が電気的に接続され、
    前記基板はフレキシブル基板であってかつ前記酸化物半導体層は前記半導体層と重なる領域を有さず、
    前記第３の導電層は、前記半導体層と重なる領域を有し、
    前記画素は、前記第１の絶縁層の下方に位置する領域を有する第４の絶縁層を有し、
    前記第４の絶縁層は、前記半導体層の上面に接する領域を有し、
    前記第１の絶縁層は、前記第４の絶縁層の上面に接する領域を有し、
    前記第２の導電層は、前記第１の絶縁層の上面に接する領域を有する、表示装置。
  6. 表示部と、駆動回路と、を基板上に有し、
    前記表示部は、発光素子を有する画素を複数有する表示装置であって、
    前記画素は、
    シリコンを有しかつ第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上に位置する領域を有しかつ前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第１の導電層上に位置する領域を有する第１の絶縁層と、
    前記第１の絶縁層上に位置する領域を有しかつ第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第２の導電層上に位置する領域を有しかつ前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２の絶縁層上に位置する領域を有しかつ前記第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第３の導電層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第４の導電層と、
    前記第３の導電層上に位置する領域を有しかつ前記第４の導電層上に位置する領域を有する第３の絶縁層と、を有し、
    前記発光素子は、前記第３の絶縁層上に位置する領域を有し、
    前記第１のトランジスタは、前記発光素子を駆動する機能を有し、
    前記第１のトランジスタのゲート電極には、前記第２のトランジスタのソース電極又はドレイン電極が電気的に接続され、
    前記第２のトランジスタのゲート電極は、ゲート線を介して前記駆動回路と電気的に接続され、
    前記駆動回路に設けられたトランジスタのうち、前記ゲート線と直接接続されるトランジスタはすべて、チャネル形成領域にシリコンを有し、
    前記基板はフレキシブル基板であってかつ前記酸化物半導体層は前記半導体層と重なる領域を有さず、
    前記第３の導電層は、前記半導体層と重なる領域を有し、
    前記画素は、前記第１の絶縁層の下方に位置する領域を有する第４の絶縁層を有し、
    前記第４の絶縁層は、前記半導体層の上面に接する領域を有し、
    前記第１の絶縁層は、前記第４の絶縁層の上面に接する領域を有し、
    前記第２の導電層は、前記第１の絶縁層の上面に接する領域を有する、表示装置。
  7. 表示部を基板上に有し、
    前記表示部は、発光素子を有する画素を複数有する表示装置であって、
    前記画素は、
    シリコンを有しかつ第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上に位置する領域を有しかつ前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第１の導電層上に位置する領域を有する第１の絶縁層と、
    前記第１の絶縁層上に位置する領域を有しかつ第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第２の導電層上に位置する領域を有しかつ前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２の絶縁層上に位置する領域を有しかつ前記第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第３の導電層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第４の導電層と、
    前記第３の導電層上に位置する領域を有しかつ前記第４の導電層上に位置する領域を有する第３の絶縁層と、を有し、
    前記発光素子は、前記第３の絶縁層上に位置する領域を有し、
    前記第１のトランジスタは、前記発光素子を駆動する機能を有し、
    前記第１のトランジスタのゲート電極には、前記第２のトランジスタのソース電極又はドレイン電極が電気的に接続され、
    前記酸化物半導体層が有する前記第２の導電層と重なる領域は、前記第２の絶縁層と接し、
    前記第２の絶縁層は、窒素とシリコンとを有する絶縁層と、酸素とシリコンとを有する絶縁層とがこの順に積層された積層構造を有し、
    前記基板はフレキシブル基板であってかつ前記酸化物半導体層は前記半導体層と重なる領域を有さず、
    前記第３の導電層は、前記半導体層と重なる領域を有し、
    前記画素は、前記第１の絶縁層の下方に位置する領域を有する第４の絶縁層を有し、
    前記第４の絶縁層は、前記半導体層の上面に接する領域を有し、
    前記第１の絶縁層は、前記第４の絶縁層の上面に接する領域を有し、
    前記第２の導電層は、前記第１の絶縁層の上面に接する領域を有する、表示装置。
  8. 表示部と、駆動回路と、を基板上に有し、
    前記表示部は、発光素子を有する画素を複数有する表示装置であって、
    前記画素は、
    シリコンを有しかつ第１のトランジスタのチャネル形成領域を有する半導体層と、
    前記半導体層上に位置する領域を有しかつ前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
    前記第１の導電層上に位置する領域を有する第１の絶縁層と、
    前記第１の絶縁層上に位置する領域を有しかつ第２のトランジスタのゲート電極として機能する領域を有する第２の導電層と、
    前記第２の導電層上に位置する領域を有しかつ前記第２のトランジスタのゲート絶縁層として機能する領域を有する第２の絶縁層と、
    前記第２の絶縁層上に位置する領域を有しかつ前記第２のトランジスタのチャネル形成領域を有する酸化物半導体層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の一方として機能する領域を有する第３の導電層と、
    前記酸化物半導体層の上面に接する領域を有しかつ前記第２のトランジスタのソース電極又はドレイン電極の他方として機能する領域を有する第４の導電層と、
    前記第３の導電層上に位置する領域を有しかつ前記第４の導電層上に位置する領域を有する第３の絶縁層と、を有し、
    前記発光素子は、前記第３の絶縁層上に位置する領域を有し、
    前記第１のトランジスタは、前記発光素子を駆動する機能を有し、
    前記第１のトランジスタのゲート電極には、前記第２のトランジスタのソース電極又はドレイン電極が電気的に接続され、
    前記第２のトランジスタのゲート電極は、ゲート線を介して前記駆動回路と電気的に接続され、
    前記駆動回路に設けられたトランジスタのうち、前記ゲート線と直接接続されるトランジスタはすべて、チャネル形成領域にシリコンを有し、
    前記酸化物半導体層が有する前記第２の導電層と重なる領域は、前記第２の絶縁層と接し、
    前記第２の絶縁層は、窒素とシリコンとを有する絶縁層と、酸素とシリコンとを有する絶縁層とがこの順に積層された積層構造を有し、
    前記基板はフレキシブル基板であってかつ前記酸化物半導体層は前記半導体層と重なる領域を有さず、
    前記第３の導電層は、前記半導体層と重なる領域を有し、
    前記画素は、前記第１の絶縁層の下方に位置する領域を有する第４の絶縁層を有し、
    前記第４の絶縁層は、前記半導体層の上面に接する領域を有し、
    前記第１の絶縁層は、前記第４の絶縁層の上面に接する領域を有し、
    前記第２の導電層は、前記第１の絶縁層の上面に接する領域を有する、表示装置。
  9. 請求項１乃至請求項８のいずれか一において、
    前記酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有する、表示装置。
  10. 請求項１乃至請求項９のいずれか一において、
    前記発光素子は、燐光発光層を有する、表示装置。
  11. 請求項１０において、
    前記燐光発光層は、燐光材料とホスト材料とを有する、表示装置。
  12. 請求項１乃至請求項１１のいずれか一に記載の表示装置と、タッチパネルと、を有し、
    前記タッチパネルは、前記表示装置に重畳して設けられている、表示モジュール。
JP2023212732A 2016-08-03 2023-12-18 表示装置及び表示モジュール Pending JP2024037933A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016152394 2016-08-03
JP2016152394 2016-08-03
JP2021195243A JP7228665B2 (ja) 2016-08-03 2021-12-01 表示装置
JP2023002539A JP7445026B2 (ja) 2016-08-03 2023-01-11 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2023002539A Division JP7445026B2 (ja) 2016-08-03 2023-01-11 表示装置

Publications (1)

Publication Number Publication Date
JP2024037933A true JP2024037933A (ja) 2024-03-19

Family

ID=60996687

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2017141468A Active JP7060927B2 (ja) 2016-08-03 2017-07-21 表示装置および電子機器
JP2020089546A Active JP6770211B2 (ja) 2016-08-03 2020-05-22 表示装置
JP2020159556A Active JP6987944B2 (ja) 2016-08-03 2020-09-24 表示装置
JP2021195243A Active JP7228665B2 (ja) 2016-08-03 2021-12-01 表示装置
JP2023002539A Active JP7445026B2 (ja) 2016-08-03 2023-01-11 表示装置
JP2023212732A Pending JP2024037933A (ja) 2016-08-03 2023-12-18 表示装置及び表示モジュール
JP2024025094A Pending JP2024052822A (ja) 2016-08-03 2024-02-22 表示装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2017141468A Active JP7060927B2 (ja) 2016-08-03 2017-07-21 表示装置および電子機器
JP2020089546A Active JP6770211B2 (ja) 2016-08-03 2020-05-22 表示装置
JP2020159556A Active JP6987944B2 (ja) 2016-08-03 2020-09-24 表示装置
JP2021195243A Active JP7228665B2 (ja) 2016-08-03 2021-12-01 表示装置
JP2023002539A Active JP7445026B2 (ja) 2016-08-03 2023-01-11 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024025094A Pending JP2024052822A (ja) 2016-08-03 2024-02-22 表示装置

Country Status (5)

Country Link
US (5) US10373983B2 (ja)
JP (7) JP7060927B2 (ja)
KR (7) KR102458660B1 (ja)
DE (1) DE102017212741A1 (ja)
TW (4) TWI782595B (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2018049267A (ja) 2016-09-16 2018-03-29 株式会社半導体エネルギー研究所 表示システム、電子機器および表示方法
KR20180091994A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2018180110A (ja) * 2017-04-06 2018-11-15 株式会社ジャパンディスプレイ 表示装置
CN107863354A (zh) * 2017-10-20 2018-03-30 武汉华星光电技术有限公司 阵列基板及其制作方法
KR102579601B1 (ko) 2018-02-08 2023-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN111886702A (zh) * 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置以及有机el显示装置的制造方法
CN111886700A (zh) 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置及其制造方法
CN111886701A (zh) 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置及其制造方法
WO2019186806A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
WO2019198181A1 (ja) 2018-04-11 2019-10-17 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP7308655B2 (ja) * 2018-07-13 2023-07-14 株式会社半導体エネルギー研究所 表示装置、及び電子機器
KR20200023573A (ko) * 2018-08-23 2020-03-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI677741B (zh) * 2018-11-12 2019-11-21 友達光電股份有限公司 顯示裝置
JP6694988B2 (ja) * 2019-05-15 2020-05-20 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP6865249B2 (ja) * 2019-05-15 2021-04-28 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11164894B2 (en) * 2019-10-16 2021-11-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof
KR20210050144A (ko) 2019-10-28 2021-05-07 엘지디스플레이 주식회사 발광 표시 패널
KR20210057448A (ko) * 2019-11-12 2021-05-21 엘지디스플레이 주식회사 발광 표시 패널
KR20210081573A (ko) 2019-12-24 2021-07-02 엘지디스플레이 주식회사 발광표시패널
CN111128028A (zh) * 2019-12-31 2020-05-08 武汉华星光电半导体显示技术有限公司 一种可弯折显示面板、显示装置及显示设备
JPWO2022190984A1 (ja) * 2021-03-08 2022-09-15
KR20230169177A (ko) * 2021-04-22 2023-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2023062696A1 (ja) * 2021-10-11 2023-04-20 シャープディスプレイテクノロジー株式会社 表示装置
WO2023067456A1 (ja) * 2021-10-22 2023-04-27 株式会社半導体エネルギー研究所 表示装置、及び電子機器
WO2023248643A1 (ja) * 2022-06-23 2023-12-28 ソニーグループ株式会社 表示装置及び電子機器

Family Cites Families (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPH0612799B2 (ja) 1986-03-03 1994-02-16 三菱電機株式会社 積層型半導体装置およびその製造方法
JPS6324507U (ja) 1986-07-30 1988-02-18
JPH05299653A (ja) 1991-04-05 1993-11-12 Fuji Xerox Co Ltd 半導体装置及びその製造方法
JPH0529571A (ja) 1991-07-19 1993-02-05 Oki Electric Ind Co Ltd 半導体記憶装置およびその製造方法
US6759680B1 (en) 1991-10-16 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device having thin film transistors
JP2784615B2 (ja) 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
US7253440B1 (en) 1991-10-16 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least first and second thin film transistors
US7071910B1 (en) 1991-10-16 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device and method of driving and manufacturing the same
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
TW299897U (en) 1993-11-05 1997-03-01 Semiconductor Energy Lab A semiconductor integrated circuit
JPH103091A (ja) 1996-06-18 1998-01-06 Hoshiden Philips Display Kk 液晶表示素子
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5770483A (en) 1996-10-08 1998-06-23 Advanced Micro Devices, Inc. Multi-level transistor fabrication method with high performance drain-to-gate connection
US6271542B1 (en) 1997-12-08 2001-08-07 International Business Machines Corporation Merged logic and memory combining thin film and bulk Si transistors
KR100333180B1 (ko) 1998-06-30 2003-06-19 주식회사 현대 디스플레이 테크놀로지 Tft-lcd제조방법
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
IT1314025B1 (it) 1999-11-10 2002-12-03 St Microelectronics Srl Processo per sigillare selettivamente elementi capacitoriferroelettrici compresi in celle di memorie non volatili integrate su
JP3735855B2 (ja) 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
JP2002093924A (ja) 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
JP4306142B2 (ja) 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
CN1219770C (zh) 2001-07-13 2005-09-21 朱景力 异喹啉的提纯方法
JP2003060060A (ja) 2001-08-21 2003-02-28 Fujitsu Ltd 半導体集積回路装置
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4460307B2 (ja) 2002-04-17 2010-05-12 パナソニック株式会社 半導体装置の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US6787835B2 (en) 2002-06-11 2004-09-07 Hitachi, Ltd. Semiconductor memories
JP4314843B2 (ja) * 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
US7915723B2 (en) 2004-01-29 2011-03-29 Casio Computer Co., Ltd. Transistor array, manufacturing method thereof and image processor
JP4927321B2 (ja) 2004-06-22 2012-05-09 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP4466853B2 (ja) 2005-03-15 2010-05-26 セイコーエプソン株式会社 有機強誘電体メモリ及びその製造方法
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN101167189B (zh) 2005-04-27 2013-09-18 株式会社半导体能源研究所 半导体器件的制造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1777689B1 (en) 2005-10-18 2016-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic equipment each having the same
JP5015473B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタアレイ及びその製法
JP4839904B2 (ja) 2006-03-16 2011-12-21 セイコーエプソン株式会社 半導体装置、集積回路、及び電子機器
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
KR100829570B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP5086625B2 (ja) 2006-12-15 2012-11-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
GB2448174B (en) 2007-04-04 2009-12-09 Cambridge Display Tech Ltd Organic thin film transistors
JP5043499B2 (ja) 2007-05-02 2012-10-10 財団法人高知県産業振興センター 電子素子及び電子素子の製造方法
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US8049253B2 (en) 2007-07-11 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI353063B (en) 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
TW200921226A (en) 2007-11-06 2009-05-16 Wintek Corp Panel structure and manufacture method thereof
JP5435857B2 (ja) 2007-11-07 2014-03-05 スパンション エルエルシー 半導体装置
JP5512078B2 (ja) 2007-11-22 2014-06-04 富士フイルム株式会社 画像形成装置
JP5213429B2 (ja) 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
KR101412761B1 (ko) 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2009206508A (ja) 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5253872B2 (ja) 2008-04-17 2013-07-31 株式会社東芝 半導体集積回路装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP2010003910A (ja) 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101100999B1 (ko) 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
KR101048965B1 (ko) 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101073542B1 (ko) 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN103794612B (zh) 2009-10-21 2018-09-07 株式会社半导体能源研究所 半导体装置
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
KR101969279B1 (ko) 2009-10-29 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
EP2494597A4 (en) 2009-10-30 2015-03-18 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
EP2494599B1 (en) 2009-10-30 2020-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
MY172111A (en) 2009-10-30 2019-11-14 Semiconductor Energy Lab Semiconductor device
CN102598269B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
KR101753927B1 (ko) 2009-11-06 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102612749B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
KR101605984B1 (ko) 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230107711A (ko) 2009-11-13 2023-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011058934A1 (en) 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN102668063B (zh) 2009-11-20 2015-02-18 株式会社半导体能源研究所 半导体装置
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101829176B1 (ko) 2009-11-20 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102598266B (zh) 2009-11-20 2015-04-22 株式会社半导体能源研究所 半导体装置
WO2011065183A1 (en) 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5491835B2 (ja) 2009-12-02 2014-05-14 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路および表示装置
KR102250803B1 (ko) 2009-12-04 2021-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2511896B1 (en) 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
KR101777643B1 (ko) 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
KR101770976B1 (ko) 2009-12-11 2017-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011077946A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104716139B (zh) 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011096153A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Display device
CN102725842B (zh) 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
WO2011096264A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
KR101820776B1 (ko) 2010-02-19 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011114905A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011114868A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011125353A1 (ja) 2010-04-07 2011-10-13 シャープ株式会社 回路基板、表示装置および回路基板の製造方法
WO2011135908A1 (ja) 2010-04-30 2011-11-03 シャープ株式会社 回路基板および表示装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI438868B (zh) 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
TWI688047B (zh) 2010-08-06 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
KR102334169B1 (ko) 2010-08-27 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
TWI670711B (zh) 2010-09-14 2019-09-01 日商半導體能源研究所股份有限公司 記憶體裝置和半導體裝置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102122620A (zh) 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
TWI567736B (zh) 2011-04-08 2017-01-21 半導體能源研究所股份有限公司 記憶體元件及信號處理電路
US9111795B2 (en) 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
KR102392401B1 (ko) 2011-05-13 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CA2845768A1 (en) 2011-06-24 2012-12-27 Sharp Kabushiki Kaisha Display device and method for manufacturing same
JP5795893B2 (ja) * 2011-07-07 2015-10-14 株式会社Ｊｏｌｅｄ 表示装置、表示素子、及び、電子機器
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9324449B2 (en) 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
JP6034048B2 (ja) 2012-04-23 2016-11-30 株式会社半導体エネルギー研究所 表示装置、電子機器
BR112015008426A2 (pt) 2012-10-18 2017-07-04 Ikanos Communications Inc método e aparelho para cancelar o ruído de impulso em sistemas dsl
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
WO2015052991A1 (ja) 2013-10-09 2015-04-16 シャープ株式会社 半導体装置およびその製造方法
US9734756B2 (en) 2013-10-18 2017-08-15 Apple Inc. Organic light emitting diode displays with reduced leakage current
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
WO2015097596A1 (en) 2013-12-26 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9401432B2 (en) 2014-01-16 2016-07-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102325158B1 (ko) 2014-01-30 2021-11-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 기기, 및 반도체 장치의 제작 방법
KR102235597B1 (ko) 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
KR102279392B1 (ko) * 2014-02-24 2021-07-21 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9881986B2 (en) 2014-02-24 2018-01-30 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR102346544B1 (ko) * 2014-02-24 2022-01-05 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9489882B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display having selective portions driven with adjustable refresh rate and method of driving the same
JP6518890B2 (ja) 2014-03-31 2019-05-29 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9336709B2 (en) 2014-04-25 2016-05-10 Apple Inc. Displays with overlapping light-emitting diodes and gate drivers
US10073571B2 (en) * 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
JP2015225104A (ja) * 2014-05-26 2015-12-14 株式会社ジャパンディスプレイ 表示装置
US20160006433A1 (en) 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co.,Ltd. Semiconductor device and electronic device
US10147747B2 (en) 2014-08-21 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US10083990B2 (en) 2014-08-29 2018-09-25 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
US9601517B2 (en) 2014-10-01 2017-03-21 Apple Inc. Hybrid pixel control circuits for light-emitting diode display
KR102226236B1 (ko) 2014-10-13 2021-03-11 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6587497B2 (ja) 2014-10-31 2019-10-09 株式会社半導体エネルギー研究所 半導体装置
JP6633346B2 (ja) * 2014-10-31 2020-01-22 株式会社半導体エネルギー研究所 表示装置
US9397124B2 (en) * 2014-12-03 2016-07-19 Apple Inc. Organic light-emitting diode display with double gate transistors
KR101658716B1 (ko) 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
JP6474275B2 (ja) 2015-02-19 2019-02-27 株式会社ディスコ 加工装置
US9685469B2 (en) 2015-04-03 2017-06-20 Apple Inc. Display with semiconducting oxide and polysilicon transistors
US10020354B2 (en) 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
KR102326170B1 (ko) 2015-04-20 2021-11-17 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR102408898B1 (ko) 2015-06-19 2022-06-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US11733807B2 (en) 2015-09-25 2023-08-22 Apple Inc. Light sensing display
KR102454087B1 (ko) 2015-10-27 2022-10-13 엘지디스플레이 주식회사 박막 트랜지스터 기판
US10121430B2 (en) 2015-11-16 2018-11-06 Apple Inc. Displays with series-connected switching transistors
KR102519942B1 (ko) 2015-11-26 2023-04-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
KR102424108B1 (ko) 2015-11-26 2022-07-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR102485374B1 (ko) 2015-12-31 2023-01-04 엘지디스플레이 주식회사 디스플레이 장치
JP2017162852A (ja) 2016-03-07 2017-09-14 株式会社ジャパンディスプレイ 半導体装置および表示装置
JP2017174946A (ja) 2016-03-23 2017-09-28 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
JP6827270B2 (ja) 2016-03-28 2021-02-10 株式会社ジャパンディスプレイ 半導体装置の作製方法
JP6668160B2 (ja) 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
JP6725317B2 (ja) 2016-05-19 2020-07-15 株式会社ジャパンディスプレイ 表示装置
JP2017224676A (ja) 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR20180004370A (ko) 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
JP6751613B2 (ja) 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
JP2018013567A (ja) 2016-07-20 2018-01-25 株式会社ジャパンディスプレイ 表示装置
KR102458660B1 (ko) * 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기

Also Published As

Publication number Publication date
JP6770211B2 (ja) 2020-10-14
JP2020154323A (ja) 2020-09-24
TW201810224A (zh) 2018-03-16
JP2022037021A (ja) 2022-03-08
TWI771308B (zh) 2022-07-21
JP7228665B2 (ja) 2023-02-24
US20190355760A1 (en) 2019-11-21
KR102505809B1 (ko) 2023-03-06
JP2023052332A (ja) 2023-04-11
US20200357828A1 (en) 2020-11-12
US20180040640A1 (en) 2018-02-08
KR102631185B1 (ko) 2024-01-31
TWI805414B (zh) 2023-06-11
KR102458660B1 (ko) 2022-10-26
JP2018025777A (ja) 2018-02-15
JP2021009401A (ja) 2021-01-28
KR20230096950A (ko) 2023-06-30
JP7060927B2 (ja) 2022-04-27
US20230282649A1 (en) 2023-09-07
US11676971B2 (en) 2023-06-13
US10700098B2 (en) 2020-06-30
TW202403417A (zh) 2024-01-16
DE102017212741A1 (de) 2018-02-08
KR20180015574A (ko) 2018-02-13
KR20220149480A (ko) 2022-11-08
JP6987944B2 (ja) 2022-01-05
JP2024052822A (ja) 2024-04-12
US10373983B2 (en) 2019-08-06
KR102457419B1 (ko) 2022-10-24
KR20210082142A (ko) 2021-07-02
KR20230142826A (ko) 2023-10-11
JP7445026B2 (ja) 2024-03-06
KR20230151972A (ko) 2023-11-02
US11404447B2 (en) 2022-08-02
KR102586023B1 (ko) 2023-10-10
TW202240262A (zh) 2022-10-16
US20220173131A1 (en) 2022-06-02
TW202139168A (zh) 2021-10-16
TWI782595B (zh) 2022-11-01
KR102548242B1 (ko) 2023-06-28
KR20230035007A (ko) 2023-03-10

Similar Documents

Publication Publication Date Title
JP7445026B2 (ja) 表示装置
JP7082252B1 (ja) 半導体装置
TW202407445A (zh) 顯示裝置及電子裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231218