JP6603831B1 - 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 - Google Patents

有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 Download PDF

Info

Publication number
JP6603831B1
JP6603831B1 JP2019542651A JP2019542651A JP6603831B1 JP 6603831 B1 JP6603831 B1 JP 6603831B1 JP 2019542651 A JP2019542651 A JP 2019542651A JP 2019542651 A JP2019542651 A JP 2019542651A JP 6603831 B1 JP6603831 B1 JP 6603831B1
Authority
JP
Japan
Prior art keywords
organic
film
signal output
insulating film
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019542651A
Other languages
English (en)
Other versions
JPWO2019198181A1 (ja
Inventor
幸也 西岡
幸也 西岡
克彦 岸本
克彦 岸本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Application granted granted Critical
Publication of JP6603831B1 publication Critical patent/JP6603831B1/ja
Publication of JPWO2019198181A1 publication Critical patent/JPWO2019198181A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)

Abstract

有機ＥＬ表示装置は、略直交する第１方向及び第２方向それぞれに沿ってマトリクス状に配列された複数の画素それぞれを駆動する複数の画素駆動回路が表面に設けられた基板、及び、複数の画素それぞれに設けられると共に複数の画素駆動回路のいずれかに接続されている有機発光素子を含む有機ＥＬ表示パネルを備え、有機ＥＬ表示パネルは、第１方向又は第２方向に沿って一列に並ぶ複数の画素駆動回路それぞれに略同時に信号を供給する信号出力回路を備え、信号出力回路は、複数の薄膜トランジスタを含み、基板の表面における表示領域の周囲に形成されており、薄膜トランジスタは、ゲート電極、ソース電極、ドレイン電極、並びにソース電極とドレイン電極の間のチャネルとなる領域を含む半導体層を有し、半導体層がアモルファスシリコンで形成されている。

Description

本発明は、有機ＥＬ表示装置及び有機ＥＬ表示装置の製造方法に関する。
近年、テレビ受信機などへの応用が進む有機ＥＬ表示装置は、マトリクス状に配列された画素毎に有機発光素子及びこの有機発光素子を所望の電流で発光させる駆動回路を備えている。この画素駆動回路は主に複数の薄膜トランジスタによって構成されており、複数の薄膜トランジスタの何れかにゲートドライバ又はソースドライバなどと称される信号出力回路から走査信号（ゲート信号）又はデータ信号（ソース信号）が供給される。従来、ゲートドライバ及びソースドライバは有機ＥＬ表示パネルの外部に設けられていたが、これらのドライバ、特にゲートドライバを有機ＥＬ表示パネル上に設けることも行われている。その場合、有機ＥＬ表示パネル上に設けられるゲートドライバなども、主に薄膜トランジスタで構成される。特許文献１には、アクティブマトリクス型のディスプレイにおいて薄膜トランジスタの占有面積を低減すべく多層構造の薄膜トランジスタを形成することが開示されている。
特開２０１７−１１１７３号公報
有機ＥＬ表示装置では、有機発光素子が電流駆動型の発光素子であるため、画素駆動回路には液晶表示装置に比べて高い電流供給能力（駆動能力）が求められる。また、その画素駆動回路にゲート信号などを供給するゲートドライバなどの信号出力回路にも、ゲート容量などの素早い充放電を可能にする十分な駆動能力が求められる。この高い駆動能力の必要性は、大型テレビとして有機ＥＬ表示装置の普及が進むに伴っていっそう高まると考えられる。また、画面が大型化すると輝度ムラ又は色ムラ（以下「輝度ムラ及び／又は色ムラ」を纏めて「表示ムラ」ともいう）などが目立ち易くなるため、大型テレビなどへの有機ＥＬ表示装置の普及のためには、このような表示ムラの更なる抑制も求められる。また、有機ＥＬ表示装置の普及を加速させるためには製造コストの大幅な削減も望まれる。
そこで本発明は、ゲートドライバなどの信号出力回路の十分な駆動能力を得ることも可能な構造で表示ムラを抑制することができ、しかも低コストで製造され得る有機ＥＬ表示装置を提供することを目的とする。また、本発明は、そのように十分な駆動能力を有し得る信号出力回路を備えた表示ムラの少ない有機ＥＬ表示装置を低コストで製造し得る製造方法を提供することを目的とする。
本発明の第１実施形態の有機ＥＬ表示装置は、略直交する第１方向及び第２方向それぞれに沿ってマトリクス状に配列された複数の画素それぞれを駆動する複数の画素駆動回路が表面に設けられた基板、及び、前記複数の画素それぞれに設けられると共に前記複数の画素駆動回路のいずれかに接続されている有機発光素子を含む有機ＥＬ表示パネルを備え、前記有機ＥＬ表示パネルは、前記第１方向又は前記第２方向に沿って一列に並ぶ複数の前記画素駆動回路それぞれに略同時に信号を供給する信号出力回路を備え、前記信号出力回路は、複数の薄膜トランジスタを含み、前記基板の前記表面における表示領域の周囲に形成されており、前記薄膜トランジスタは、ゲート電極、ソース電極、ドレイン電極、並びに前記ソース電極と前記ドレイン電極の間のチャネルとなる領域を含む半導体層を有し、前記半導体層がアモルファスシリコンで形成されている。
本発明の第２実施形態の有機ＥＬ表示装置の製造方法は、基板の上に複数の薄膜トランジスタ及び配線を形成することによって、有機ＥＬ表示パネルにおいてマトリクス状に配列される複数の画素それぞれを駆動する複数の画素駆動回路を形成する工程と、前記画素駆動回路の表面を少なくとも覆う絶縁膜を形成する工程と、前記絶縁膜を貫通する金属を介して前記画素駆動回路と接続されるように有機発光素子を前記絶縁膜の表面上に形成する工程と、を含み、前記画素駆動回路の形成と共に、前記基板の縁部に複数の薄膜トランジスタを形成することによって、一列に並ぶ複数の前記画素駆動回路それぞれに略同時に信号を供給する信号出力回路を形成し、前記画素駆動回路を構成する薄膜トランジスタ及び前記信号出力回路を構成する薄膜トランジスタを、ゲート電極と、ゲート絶縁膜と、ドレイン電極及びソース電極と、前記ドレイン電極及び前記ソース電極の間のチャネルとなる領域を含む半導体層とを形成することによって形成し、前記半導体層をアモルファスシリコンで形成する。
本発明の第１実施形態によれば、有機ＥＬ表示装置の表示ムラを、信号出力回路の十分な駆動能力を得ることも可能な構造で抑制することができると共に、有機ＥＬ表示装置の製造コストを低くすることができる。また、本発明の第２実施形態によれば、そのように十分な駆動能力を有し得る信号出力回路を備えた表示ムラの少ない有機ＥＬ表示装置を低コストで製造することができる。
本発明の一実施形態の有機ＥＬ表示装置の構成の一例を模式的に示す図である。 一実施形態の有機ＥＬ表示装置の表示パネルの一例を示す断面図である。 一実施形態の有機ＥＬ表示装置の一画素及びその周辺部分の他の例を示す断面図である。 一実施形態の有機ＥＬ表示装置が備え得るシフトレジスタの一例を示すブロック図である。 一実施形態の有機ＥＬ表示装置の信号出力回路の例を示す回路図である。 一実施形態の有機ＥＬ表示装置が備える薄膜トランジスタ（ＴＦＴ）の一例を示す平面図である。 一実施形態の有機ＥＬ表示装置が備えるＴＦＴの他の例を示す平面図である。 一実施形態の有機ＥＬ表示装置が備えるＴＦＴの一例を示す断面図である。 一実施形態の有機ＥＬ表示装置の構成の他の例を模式的に示す図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法のフローチャートである。 図８ＡにおけるＴＦＴの形成工程についてのフローチャートである。 本発明の一実施形態の有機ＥＬ表示装置の製造方法を示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法を示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法を示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法を示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法を示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法を示す断面図である。 本発明の一実施形態の有機ＥＬ表示装置の製造方法を示す断面図である。
本発明者らは、有機ＥＬ表示装置の表示ムラを抑制するために鋭意検討を重ね、画素駆動回路に信号を供給するゲートドライバなどの信号出力回路の特性のばらつきによって一部の表示ムラが引き起こされていることを見出した。すなわち、前述したように有機ＥＬ表示パネル上に形成されたゲートドライバなどを構成する薄膜トランジスタのゲート閾値電圧や最大ドレイン電流などの特性にばらつきが生じていることが見出された。そして、そのばらつきが画素駆動回路内の駆動トランジスタのオン状態にばらつきを生じさせ、その結果、有機発光素子の輝度のばらつき、さらに、各サブ画素間での輝度のばらつきに伴う色度のばらつきが引き起こされていることを本発明者らは見出したのである。
そこで本発明者らは、この薄膜トランジスタの特性ばらつきを抑制する方法についてさらに検討を重ねた。有機ＥＬ表示パネル上に形成される薄膜トランジスタのチャネルとなる半導体層は、キャリア移動度に優れた低温ポリシリコン（ＬＴＰＳ）によって形成されている。ＬＴＰＳからなる半導体層は、一般に、まずアモルファスシリコンからなる半導体膜を形成し、その半導体膜に対してエキシマレーザ光の照射によるアニーリング（ＥＬＡ）を行うことによって形成される。なお、半導体膜におけるチャネル部、ソース部、又はドレイン部となる部分以外の領域はエッチングなどによって除去される。そして、このＥＬＡによるアモルファスシリコンの多結晶化の度合いは、エキシマレーザ光の照射条件に応じて変動する。しかし、均等にレーザ光を照射するのは極めて困難なため、有機ＥＬ表示パネル上に形成される薄膜トランジスタには、この照射条件の不均一さによって、それぞれのチャネル部の多結晶化の度合いの違い、すなわちキャリア移動度の違いによる特性のばらつきが結果的に生じ得る。本発明者らは、このＥＬＡ工程に起因する薄膜トランジスタの特性ばらつきが表示ムラの一因となっていることを見出し、さらに、この半導体層をＬＴＰＳではなくアモルファスシリコンによって形成することが可能であり、そうすることによって有機ＥＬ表示装置の表示ムラを抑制し得ることを見出した。すなわち、信号出力回路を構成する薄膜トランジスタにおいて十分に機能する半導体層を、ＬＴＰＳではなくアモルファスシリコンでも形成し得ることを本発明者らは見出したのである。ＥＬＡ工程を経ることのないアモルファスシリコンはキャリア移動度のばらつきが極めて少ないため、薄膜トランジスタの特性のばらつきを少なくすることができ、延いては表示ムラを少なくすることができる。
本発明者らは、具体的には、例えば薄膜トランジスタのチャネル幅をチャネル長に対して遥かに長くしたり、多くの薄膜トランジスタを設けたりすることによって、ＬＴＰＳに代えてアモルファスシリコンを用いてゲートドライバなどを有機ＥＬ表示パネルの縁部などに形成し得ることを見出した。特にアモルファスシリコンが用いられていれば、薄膜トランジスタが数多く設けられても、その複数の薄膜トランジスタ間の特性のばらつきによる問題が引き起こされることも殆どない。また、画面の大型化などに伴ってゲートドライバなどの能力増強がさらに求められたときにＬＴＰＳを用いた薄膜トランジスタの数を増やすと特性のばらつきが問題となり得るが、アモルファスシリコンを用いた薄膜トランジスタであればそのような問題も生じ難い。このように画面の大型化への対応の観点からも、アモルファスシリコンを有機ＥＬ表示パネル上の薄膜トランジスタに用いることは有意義である。
さらに、前述したＥＬＡは有機ＥＬ表示装置の製造工程を複雑にすると共に、製造コストの低減を妨げている。加えて、ＥＬＡに必要な設備は極めて高額であり、しかも、液晶表示装置の製造ラインで既に導入されているような第１０世代を超えるようなマザー基板に適用可能な設備の実現性は見通されていない。有機ＥＬ表示パネル上に形成される薄膜トランジスタの半導体層にアモルファスシリコンを用いることによって、このようなＥＬＡ工程は不要になる。すなわち、画面の大型化の傾向にも大きな障害無く追随することができると共に、有機ＥＬ表示装置の製造の容易化、及び製造コストの低減をも実現することができる。
以下、図面を参照し、本発明の実施形態の有機ＥＬ表示装置及び有機ＥＬ表示装置の製造方法を説明する。なお、以下に説明される実施形態における各構成要素の材質、形状、及び、それらの相対的な位置関係などはあくまで例示に過ぎず、本発明の有機ＥＬ表示装置及び有機ＥＬ表示装置の製造方法はこれらによって限定的に解釈されるものではない。
〔有機ＥＬ表示装置〕
図１には、第１実施形態の有機ＥＬ表示装置１の構成の一例が模式的に示されている。図２には、有機ＥＬ表示装置１に備えられる有機ＥＬ表示パネル３の部分的な断面の一例が示されている。図１及び図２に示されるように、有機ＥＬ表示装置１は、複数の画素３ａそれぞれを駆動する複数の画素駆動回路２が表面に設けられた基板１０、及び、複数の画素３ａそれぞれに設けられると共に複数の画素駆動回路２のいずれかに接続されている有機発光素子４０を含む有機ＥＬ表示パネル３を備えている。複数の画素３ａは、略直交する第１方向（例えば図１におけるＸ方向、以下「第１方向Ｘ」と称される）及び第２方向（例えば図１におけるＹ方向、以下「第２方向Ｙ」と称される）それぞれに沿ってマトリクス状に配列されている。有機ＥＬ表示パネル３は、さらに、第１方向Ｘ又は第２方向Ｙに沿って一列に並ぶ複数の画素駆動回路２それぞれに略同時に信号を供給する信号出力回路５を備えている。図１に示される例では、信号出力回路５は、第１方向Ｘに沿って一列に並ぶ複数の画素駆動回路２それぞれに接続されており、第１方向Ｘに沿って一列に並ぶ画素駆動回路２それぞれに略同時に信号を供給する。信号出力回路５は、画素駆動回路２が設けられた基板１０の表面における表示領域３ｂの周囲に形成されている。図１の例では、有機ＥＬ表示パネル３の第１方向Ｘにおいて対向する二辺のうちの一辺（図１の例では左辺）に沿う縁部に複数の信号出力回路５が形成され、この一辺に沿って複数の信号出力回路５が並置されている。また、図１の例の有機ＥＬ表示装置１は、ソースドライバとも称されるエミッションドライバ１ｄを有機ＥＬ表示パネル３の外部に有している。
画素駆動回路２は、薄膜トランジスタ（ＴＦＴ）によって構成されていて有機発光素子４０に接続された電流制御トランジスタ２０（以下、第１画素ＴＦＴ２０とも称される）を含んでいる。第１画素ＴＦＴ２０によって、有機発光素子４０の通電状態が切り換えられる。画素駆動回路２は、さらに、第１画素ＴＦＴ２０のオン／オフを切り換えるスイッチングトランジスタ２ａ（以下、第２画素ＴＦＴ２ａとも称される）及び第１画素ＴＦＴ２０のゲート−ソース間電圧を保持する保持容量２ｂを含んでいる。第１画素ＴＦＴ２０のソースが有機発光素子４０の陽極に接続されており、有機発光素子４０の陰極は陰極配線２７を介してグランドに接続されている。信号出力回路５から第２画素ＴＦＴ２ａに走査線信号（ゲート信号）が送られると共に、エミッションドライバ１ｄから第２画素ＴＦＴ２ａを介して第１画素ＴＦＴ２０のゲートに表示画像のデータ信号が印加され、そのデータ信号の電圧に基づく所定の輝度で有機発光素子４０が発光する。上記及び以下の説明並びに各図面において参照される「画素」は、表示画面の最小構成要素（単位要素）であり正確には「サブ画素」であるが、説明の簡潔化のため「画素」とも称される。また、以下の説明において「表面」は、特にその区別が記載されていない場合、有機ＥＬ表示装置１を構成する基板１０以外の各構成要素における基板１０と反対方向を向く表面を意味している。基板１０に関して「表面」は、有機発光素子４０を向く表面を意味している。
信号出力回路５は、図１の例では、ゲートドライバ、走査線ドライバ又はスキャンドライバとも称される駆動回路であり、有機ＥＬ表示パネル３の走査線信号（ゲート信号）を画素駆動回路２の第２画素ＴＦＴ２ａのゲートに供給する。信号出力回路５は、複数の薄膜トランジスタ５０を含んでいる（図２には薄膜トランジスタ５０が一つしか示されていないが、例えば後に参照する図４Ｂの例では１３個のＴＦＴ５０ａ〜５０ｍが含まれている）。以下、信号出力回路５に含まれる薄膜トランジスタ５０は、第１及び第２の画素ＴＦＴ２０、２ａとの区別を目的として「駆動ＴＦＴ５０」（若しくは駆動ＴＦＴ５０ａ〜５０ｍ）と称されるか、単に「ＴＦＴ５０」（若しくはＴＦＴ５０ａ〜５０ｍ）とも称される。なお、信号出力回路５は、図１の例と異なり、第２方向Ｙに沿って一列に並ぶ画素駆動回路２それぞれに略同時に信号を供給する駆動回路であってもよい。そして信号出力回路５は、第１方向Ｘ又は第２方向Ｙに沿って一列に並ぶ画素駆動回路２それぞれに表示画像のデータ信号を供給するエミッションドライバ（ソースドライバ又はデータ線ドライバ）であってもよい。
ＴＦＴ５０は、図２に示されるように、ゲート電極５３、ソース電極５５、ドレイン電極５６、並びにソース電極５５とドレイン電極５６との間のチャネルとなる領域５１ｃを含む半導体層５１を有している。図２の例では、ドレイン電極５６及びソース電極５５と半導体層５１との間に不純物濃度の高い半導体からなる第２半導体層５１１が設けられている。半導体層５１において主にドレイン電極５６とソース電極５５との間の領域であってゲート電極５３と重なっている領域５１ｃに、ゲート電極５３への所定の電圧の印加によってチャネルが形成される。そして、本実施形態の有機ＥＬ表示装置１では、半導体層５１がアモルファスシリコンで形成されている。
このように本実施形態の有機ＥＬ表示装置１では、例えばスキャンドライバなどとして機能する信号出力回路５を構成するＴＦＴ５０の半導体層５１がアモルファスシリコンで形成されている。そのため、ＴＦＴ５０における特性のばらつきは小さく、従って、複数の信号出力回路５が設けられる場合でも各信号出力回路５の間の特性のばらつきは小さい。そのため画素駆動回路２内の第１画素ＴＦＴ２０のオン状態にも意図しないばらつきが生じ難い。従って、有機ＥＬ表示パネル１の表示ムラを少なくすることができる。また、信号出力回路５の駆動能力の向上がさらに求められる場合でも、個々のＴＦＴ５０間での特性のばらつきによる問題を略生じさせることなくＴＦＴ５０の数を増やして（例えば並列接続された複数のＴＦＴ５０を設けて）駆動能力を高めることができる。また、そのようにＴＦＴ５０の数を増やしても、特性が安定しているので歩留まりが大きく低下することも無い。
また、スキャンドライバなどとして機能する信号出力回路５の形成において前述したＥＬＡ工程が不要になるため、少なくとも信号出力回路５の形成工程を簡略化することができる。そして、後述するように画素駆動回路２内の第１及び第２の画素ＴＦＴ２０、２ａもアモルファスシリコンを用いた構造とすることによって、有機ＥＬ表示装置１の製造プロセスからＥＬＡ工程を排除することができる。すなわち、所謂バックプレーンと呼ばれる複数のＴＦＴ（駆動ＴＦＴ５０及び第１画素ＴＦＴ２０など）を備えた基板１０を、容易に、安価に、高額な設備を使用せずに形成することができ、しかも、マザー基板の大型化にも現存する設備で対応することができる。さらに、従来の有機ＥＬ表示装置において必要となり得る表示ムラの補償回路なども不要となるため、それらの点においても有機ＥＬ表示装置のコスト低減に寄与することができる。
図２に示されるように、画素駆動回路２の第１画素ＴＦＴ２０は、駆動ＴＦＴ５０と同様に、ゲート電極２３、ドレイン電極２６、ソース電極２５、及びチャネルとなる領域を含む半導体層２１を有している。図２の例では、ドレイン電極２６及びソース電極２５と半導体層２１との間に不純物濃度の高い半導体からなる第２半導体層２１１が設けられている。半導体層２１におけるゲート電極２３と重なっている領域にチャネルが形成される。好ましくは、画素駆動回路２を構成する、第１画素ＴＦＴ２０（電流制御トランジスタ）を含む全ての薄膜トランジスタにおいてチャネルが形成される半導体層２１は、アモルファスシリコンで形成される。その場合、前述したように、有機ＥＬ表示装置１の製造プロセスからＥＬＡ工程を排除することができ、有機ＥＬ表示装置１のバックプレーンを容易に、安価に形成することができる。例えば、各画素に設けられる薄膜トランジスタが主にアモルファスシリコンで形成される液晶表示パネルのバックプレーンの製造ラインを、有機ＥＬ表示パネルのバックプレーンの製造ラインとして転用又は共用することも可能となり得る。すなわち、画面の大型化などに対して新規の設備投資を抑えて対処することも可能となり得る。なお、図２には、画素駆動回路２の第２画素ＴＦＴ２ａは示されていないが、第２画素ＴＦＴ２ａも第１画素ＴＦＴ２０と同様の構造を有し得る。なお、第１及び第２の画素ＴＦＴ２０、２ａの半導体層２１はＬＴＰＳで形成されていても良いが、前述したように半導体層２１はアモルファスシリコンで形成されていることが好ましい。
図２には、第１画素ＴＦＴ２０及び駆動ＴＦＴ５０の半導体層２１、５１と基板１０との間にゲート電極２３、５３が配置されたボトムゲート構造（逆スタガ構造）の例が示されている。しかし、画素駆動回路２及び信号出力回路５を構成する各ＴＦＴは、図３に示されるように、所謂トップゲート構造（スタガ構造）を有していてもよい。なお、図３では駆動ＴＦＴ５０が省略されているが、駆動ＴＦＴ５０も図３に示される第１画素ＴＦＴ２０と同様の構造を有し得る。図３の例では、ベースコート層１１上にドレイン電極２６及びソース電極２５が形成されており、ドレイン電極２６及びソース電極２５それぞれの一部と重なるように、ドレイン電極２６とソース電極２５の間のベースコート層１１上に半導体層２１が積層されている。そして半導体層２１上にゲート絶縁膜２２が積層され、ゲート絶縁膜２２上にゲート電極２３が形成されている。図２と図３に示される例の相違は、第１画素ＴＦＴ２０における構成要素の上下関係、並びに後述する有機絶縁膜３２の表面状態だけである。図２及び図３において、同様の機能を有する構成要素には同じ符号が付され、それらについての重複する説明は省略される。
図２及び図３に示されるように、有機ＥＬ表示パネル３は、少なくとも画素駆動回路２を覆うことによって基板１０の表面を平坦化する平坦化膜３０をさらに有しており、平坦化膜３０における画素駆動回路２と反対方向を向く表面に有機発光素子４０が形成されている。有機発光素子４０は、図２及び図３の例ではトップエミッション型（ＴＥ型）の有機発光ダイオードであり、平坦化膜３０上に形成された第１電極（例えば陽極）４１、第１電極４１を囲む絶縁バンク４２、絶縁バンク４２内に形成された有機発光層４３、有機発光層４３上を含めて基板１０全体に形成された第２電極（例えば陰極）４４を有している。図２及び図３の例では、第１画素ＴＦＴ２０のソース電極２５が有機発光素子４０の第１電極４１に接続されている。また、有機発光素子４０の第２電極４４は陰極コンタクト２８を介して陰極配線２７と接続されている。
図２及び図３の例のように有機発光素子４０がＴＥ型である場合、第１画素ＴＦＴ２０は、有機発光素子４０の発光領域すなわち有機発光層４３が形成されている領域の下層（第１電極４１と基板１０との間）に、発光領域の一部又は全部と重なるように形成されていてもよい。その場合、大きな電流を流し得る第１画素ＴＦＴ２０が形成され得る。なお、有機発光素子４０は、図２などの例と異なり有機発光層４３で発せられた光が基板１０を通して放射されるボトムエミッション型（ＢＥ型）であってもよい。その場合、第１画素ＴＦＴ２０などを含む画素駆動回路２は、好ましくは、発光領域の周縁部又は外部に形成される。
信号出力回路５は、前述したように、先に参照した図１の例では走査線信号を画素駆動回路２に供給するスキャンドライバである。その場合、複数設けられる信号出力回路５は、例えばタイミングコントローラなどの制御回路（図示せず）から、走査線信号の出力時機を報せるタイミング信号（クロック）を個々に独立して受信するように制御回路と接続されてもよい。しかし、図４Ａに示されるように、所定の方向（図４Ａでは第２方向Ｙ）と略平行に並ぶように形成された複数の信号出力回路５ａ、５ｂ、５ｃが互いに接続されることによってシフトレジスタ５７が形成されてもよい。シフトレジスタ５７は、複数の信号出力回路５ａ〜５ｃが並ぶ方向に沿って並列する複数の画素駆動回路２の群（図１において第２方向Ｙに沿って並列する最上行Ｒ１〜最下行Ｒｎそれぞれに配列された複数の画素駆動回路２によって構成される群）それぞれに走査線信号を順に出力する。シフトレジスタ５７が形成されることによって、図示されない制御回路での処理を簡略化することができたり、制御回路と有機ＥＬ表示パネル３との間の配線数を削減できたりすることがある。
図４Ａの例において、信号出力回路５ａ〜５ｃのＶｄｄには電源電圧が印加され、Ｑnから各画素駆動回路２（図１参照）の群に走査線信号が出力される。信号出力回路５ｂのＱn-1は前段の信号出力回路５ａのＱnと接続され、信号出力回路５ｂのＱn+1は次段の信号出力回路５ｃのＱnと接続されている。信号出力回路５ａ〜５ｃのＣＫａ及びＣＫｂには、それぞれクロック信号が入力される。クロック信号及び前段又は後段からの入力信号に応じて、例えば第２方向Ｙに沿って順に各信号出力回路５ａ〜５ｃから走査線信号が出力される。なお、図４Ａは、複数の信号出力回路５ａ〜５ｃによって形成されるシフトレジスタ５７の一例に過ぎず、シフトレジスタ５７の構成は、図４Ａの例に限定されない。また、複数の信号出力回路５ａ〜５ｃは、第１方向Ｘ（図１参照）と略平行に並べられていてもよく、また、三つ以外の任意の数の信号出力回路５ａ〜５ｎ（図示せず）によってシフトレジスタ５７が構成されてもよい。
図４Ｂには、信号出力回路５の内部回路の一例が示されている（なお図４Ｂに示される信号出力回路５は図４Ａに示される信号出力回路５ａ〜５ｃと必ずしも対応しない）。図４Ｂにおいて、Ｖｄｄに電源電圧が印加され、ＣＫ１〜ＣＫ３へのクロック信号などの入力に基づいて出力Ｑnから走査線信号が出力される。図示されていないが、前述したシフトレジスタ５７が構成される場合、出力Ｑnは前段及び次段の信号出力回路５に接続される。図４Ｂに例示される信号出力回路５は、ＴＦＴ５０ａ〜ＴＦＴ５０ｍの１３個の薄膜トランジスタによって構成されている。信号出力回路５の駆動能力（電流供給能力又は電流吸引能力）は、例えば、出力Ｑnに接続されているＴＦＴ５０ａ〜ＴＦＴ５０ｃの電流定格に左右される。画素駆動回路２（図１参照）の適切な駆動に必要な能力を得るために、例えば、ＴＦＴ５０ａなどが、複数個の薄膜トランジスタで形成されたり、チャネル長に対して極めて長いチャネル幅を有するチャネルを備えるように形成されたりしてもよい。例えばそのように薄膜トランジスタを形成することによって、画素駆動回路２を適切に駆動し得る能力を有する信号出力回路５を、アモルファスシリコンを用いて有機ＥＬ表示パネル３（図２参照）上に設け得ることを本発明者らは見出したのである。
詳述すると、従来、ゲートドライバなどを構成する薄膜トランジスタに用いられているＬＴＰＳの電子移動度は１００ｃｍ2／Ｖｓ程度以下であり、一方、アモルファスシリコンの電子移動度は０．５ｃｍ2／Ｖｓ程度である。従って、この２００倍の電子移動度の違いを補い得るように、駆動ＴＦＴ５０を設ければよい。例えば、信号出力回路５の出力（図４Ｂの例のＱnなど）に設ける駆動ＴＦＴ５０（図４Ｂの例のＴＦＴ５０ａ）を、そのチャネルのチャネル長（Ｌ）に対するチャネル幅（Ｗ）の比であるＷ／Ｌ比がＬＴＰＳによるチャネルのＷ／Ｌ比よりも２００倍程度高くなるように形成すればよい。また、チャネルのＷ／Ｌ比を高めずに、駆動ＴＦＴ５０ａを数多く設けることによって電子移動度の違いを補ってもよい。しかし、２００個もの薄膜トランジスタを設けるのは相互接続のための配線領域なども考慮すると困難なので、チャネルのＷ／Ｌ比の向上と薄膜トランジスタの多数個化とを組み合わせることが好ましい。例えば１０個程度の薄膜トランジスタであれば、それら相互の接続用の配線を含めても、さほど非効率にならずにレイアウトすることができる。その場合、駆動ＴＦＴ５０ａのチャネルのＷ／Ｌ比を現在実用化されているＬＴＰＳによるチャネルのＷ／Ｌ比（例えば２．５程度）よりも２０倍程度高めるだけで、電子移動度の違いを補うことができる。従って、信号出力回路５を構成する複数の駆動ＴＦＴ５０のうちの少なくとも一つ（駆動ＴＦＴ５０ａなど）において、チャネルのチャネル幅（Ｗ）とチャネル長（Ｌ）との比（Ｗ／Ｌ）は、５０以上、５００以下であることが好ましい。
前述したように画素駆動回路２内の第１及び第２の画素ＴＦＴ２０、２ａも、アモルファスシリコンで形成されることが好ましい。しかし、これら第１及び第２の画素ＴＦＴ２０、２ａにも、必要十分な電流定格を有していることが求められる。特に第１画素ＴＦＴ２０には、有機発光素子４０を駆動し得る電流定格が求められる。ここでＬＴＰＳは前述したように１００ｃｍ2／Ｖｓ程度の電子移動度を有しているが、実際に有機ＥＬ表示装置における有機発光素子の駆動に必要な半導体層の電子移動度は、前述した現行のＬＴＰＳでのＷ／Ｌ比の場合に１０ｃｍ2／Ｖｓ程度である。従って、０．５ｃｍ2／Ｖｓ程度の電子移動度を有するアモルファスシリコンを画素駆動回路２における第１画素ＴＦＴ２０の半導体層２１に用いるには、現行のＷ／Ｌ比（例えば２．５程度）よりも２０倍程度Ｗ／Ｌ比を大きくすればよい。従って、第１画素ＴＦＴ２０（電流制御トランジスタ）におけるチャネルのチャネル幅（Ｗ１）とチャネル長（Ｌ１）との比（Ｗ１／Ｌ１）も、５０以上、５００以下であることが好ましい。
図５Ａ及び図５Ｂには、信号出力回路５を構成する駆動ＴＦＴ５０の他の例がそれぞれ示されており、図６には、図５ＡのVI−VI線における断面を例に、有機ＥＬ表示パネル３の縁部に複数個並ぶ駆動ＴＦＴ５０の断面図が示されている。なお、図５Ａ及び図５Ｂでは、ドレイン電極５６及びソース電極５５にハッチングが付されている。例えば図５Ａ及び図５Ｂに示されるように駆動ＴＦＴ５０を形成することによって、有機ＥＬ表示パネル３における所定の大きさの領域内にＷ／Ｌ比の大きなチャネルを設けることができる。
ドレイン電極５６及びソース電極５５は、チタン又はアルミニウムなどからなる導体膜によって構成されている。ドレイン電極５６及びソース電極５５を構成する導体膜の材料としては、チタン及びアルミニウム以外にも、モリブデン、マグネシウム、及びタングステンなどの純金属、並びに、種々のアルミニウム合金（例えばアルミ−ネオジム合金、アルミ−ジルコニウム合金、及びアルミ−タンタル合金など）及び銅合金（例えば銅−モリブデン合金など）が例示される。図５Ａ及び図６の例では、ドレイン電極５６を構成する第１導体膜５６ａ及びソース電極５５を構成する第２導体膜５５ａそれぞれの一部が、所定の方向に沿って交互に並べられている。図５Ａの例では、図５Ａの上下方向（β方向）に沿って各導体膜の一部が交互に並んでいる。チャネルとなる領域５１ｃは、半導体層５１において第１導体膜５６ａの一部と第２導体膜５５ａの一部との間に挟まれた領域である。ゲート電極５３への所定の電圧の印加によって領域５１ｃにチャネルが形成され、ドレイン電極５６とソース電極５５とが導通する。
このように、所定の方向（図５Ａにおけるβ方向）に沿って第１導体膜５６ａの一部と第２導体膜５５ａの一部とが交互に並べられているので、所定の大きさを有する領域において互いに対向している部分が長いドレイン電極５６及びソース電極５５を得ることができる。従って、チャネル幅（Ｗ）の長いチャネルを形成することができる。一方、チャネル長Ｌは、第１導体膜５６ａと第２導体膜５５ａとの間隔であり、第１導体膜５６ａの一部と第２導体膜５５ａの一部とが交互に並べられることに伴って増加するものではない。従って、限られた領域を有効活用してチャネル幅（Ｗ）とチャネル長Ｌとの比（Ｗ／Ｌ）の大きなチャネル、すなわち、大きな電流を流し得るチャネルを形成することができる。
図５Ａの例では、第１導体膜５６ａ及び第２導体膜５５ａが、それぞれ平面形状で櫛型に形成されている。そして、第１導体膜５６ａの櫛歯部分（図５Ａの例では第１部分５６ａ１〜５６ａ４）及び第２導体膜５５ａの櫛歯部分（図５Ａの例では第２部分５５ａ１〜５５ａ４）が噛み合うように形成されている。なお、図５Ａの例と異なり、第１導体膜５６ａの櫛歯部分及び第２導体膜５５ａの櫛歯部分の長さＷｃが、櫛歯部分同士を連結する連結部分の長さよりも長くてもよい。すなわち図５Ａにおいてドレイン電極５６及びソース電極５５全体の形状が横長の形状となっていてもよい。
図６に示されるように、ゲート電極５３及び半導体層５１は、第１部分５６ａ１〜５６ａ４と第２部分５５ａ１〜５５ａ４との対向部分（図６の例では対向部分の全て）と重なるように形成されている。なお、先に参照した図３の例のようなトップゲート型では、ゲート電極５３は、第１導体膜５６ａ及び第２導体膜５５ａの上側（ゲート絶縁膜５２上）に形成され、半導体層５１は、第１導体膜５６ａ上及び第２導体膜５５ａ上並びにベースコート層１１上に形成される。また、ゲート電極５３は、第１部分５６ａ１〜５６ａ４の先端がβ方向と直交する方向（図５Ａのα方向）において対向する第２導体膜５５との間の部分、及び、第２部分５５ａ１〜５５ａ４の先端がα方向において対向する第１導体膜５６との間の部分と重なるように形成されている。従って、チャネルは第１導体膜５６ａ及び第２導体膜５５ａの間の領域５１ｃ全体（全長）に形成され、このチャネルとなる領域５１ｃはジグザグの形状を有している。そのため、図５Ａにまさに示された限られた領域を有効に用いて、チャネル幅（Ｗ）の長い、すなわち大きな電流を流し得るチャネルが形成され得る。
図５Ｂの例では、第１導体膜５６ａは、その一部である第１部分５６ａ１〜５６ａ６が交互に異なる端部で連結されたジグザグの平面形状を有するように形成されている。そして、第２導体膜５５ａは、第１導体膜５６ａの周囲に形成され、さらにその一部である第２部分５５ａ１〜５５ａ６が、それぞれ、第１導体膜５６ａが有するジグザグの平面形状の凹部に挿入されている。また図５Ｂの例において第２導体膜５５ａの形状と第１導体膜５６ａの形状が逆であってもよい。図５Ｂに例示されるように、第１導体膜５６ａ及び第２導体膜５５ａは、必ずしも図５Ａの例のような櫛歯形状に形成されていなくてもよい。
信号出力回路５を構成する複数の駆動ＴＦＴ５０のうち少なくとも一つにおいて、図５Ａなどの例のようにドレイン電極５６及びソース電極５５が形成されることが好ましい。例えば信号出力回路５の出力（図４Ｂの例のＱnなど）に設けられる駆動ＴＦＴ５０（図４Ｂの例のＴＦＴ５０ａなど）のように高い電流定格が求められる駆動ＴＦＴ５０が図５Ａなどの例のように形成されることが好ましい。なお、画素駆動回路２を構成する第１及び第２の画素ＴＦＴ２０、２ａ（図１及び図２参照）において、図５Ａ及び図５Ｂの例と同様に、ドレイン電極２６を構成する導体膜及びソース電極２５を構成する導体膜それぞれの一部が、所定の方向に沿って交互に並べられていてもよい。そうすることによって、所定の大きさの領域を有効活用して駆動能力の大きな画素駆動回路２を形成することができ、一つの画素内に駆動能力の大きな画素駆動回路２を形成することができる。
図７には、本発明の一実施形態の有機ＥＬ表示装置１の他の例が示されている。図７の例では、有機ＥＬ表示パネル３が有する基板１０（図２参照）は略矩形の平面形状を有しており、基板１０の対向する第１辺１０ａ及び第２辺１０ｂに沿った基板１０の縁部それぞれに一つ又は複数の信号出力回路５が形成されている。図７には、第１辺１０ａ及び第２辺１０ｂそれぞれに沿って複数の信号出力回路５が設けられる例が示されている。そして、基板１０の第１辺１０ａ及び第２辺１０ｂと略直交する方向（図７の例では第１方向Ｘ）に沿う一つの行（行Ｒ１〜行Ｒｎのそれぞれ）に並ぶ複数の画素駆動回路２のうちの第１群２０１が第１辺１０ａに沿う縁部に形成された信号出力回路５に接続されている。そして、第１群２０１が並んでいる行における第１群２０１以外の画素駆動回路２からなる第２群２０２が、第２辺１０ｂに沿う縁部に形成された信号出力回路５に接続されている。図７の例では、各行Ｒ１〜Ｒｎの中央で、その行に並ぶ複数の画素駆動回路２が第１群２０１と第２群２０２に区分され、図面上左半分の画素駆動回路２によって第１群２０１が構成され、右半分の画素駆動回路２によって第２群２０２が構成されている。
従って、第１群２０１に含まれる画素駆動回路２には、第１辺１０ａに沿う縁部に形成された信号出力回路５から走査線信号などが供給される。そして、第２群２０２に含まれる画素駆動回路２には、第２辺１０ｂに沿う縁部に形成された信号出力回路５から走査線信号などが供給される。このような構成の場合、各信号出力回路５の負荷を少なくすることができる。また、信号出力回路５から最も離れた画素駆動回路２までの配線長を短くすることができ、配線抵抗を少なくすることができる。従って、画素駆動回路２に大きな電流を供給できると共に、画素駆動回路２を素早くスイッチングすることができる。なお、ＬＴＰＳを半導体層に用いたＴＦＴで構成される信号出力回路を図７の例のように設けると、前述したような特性のばらつきによって、第１群の画素駆動回路の動作と第２群の画素駆動回路の動作にばらつきが生じ得る。しかし、本実施形態では、信号出力回路５を構成する駆動ＴＦＴ５０の半導体層５１（図２参照）がアモルファスシリコンで形成されているため、そのような問題は生じ難い。
図７に例示される構成において、信号出力回路５が、第１辺１０ａ及び第２辺１０ｂそれぞれに直交する二辺に沿う縁部それぞれに形成されていてもよい。また、図７における第２方向Ｙに沿う一つの列に並ぶ複数の画素駆動回路２のうちの第１群が、対向する二辺の一方に沿う縁部に配置された信号出力回路５に接続されてもよく、その第１群以外の第２群が、対向する二辺の他方に沿う縁部に配置された信号出力回路５に接続されてもよい。また、一つの行又は列に並ぶ複数の画素駆動回路２は、任意の位置で第１群と第２群に区分され得る。
再度図２を参照して、有機ＥＬ表示装置１における信号出力回路５及び画素駆動回路２以外の構成要素について説明する。基板１０には、主に、ガラス基板又はポリイミドフィルムなどが用いられる。第１画素ＴＦＴ２０などが形成される基板１０の表面には、バリア膜として、ＳｉＯ2膜及びＳｉＮX膜の積層膜からなるベースコート層１１が形成されている。ベースコート層１１の上に前述した画素駆動回路２及び信号出力回路５が形成されている。陰極配線２７もベースコート層１１の上に形成されている。
画素駆動回路２を覆うように平坦化膜３０が形成されている。平坦化膜３０は、画素駆動回路２の上に積層された第１無機絶縁膜３１、第１無機絶縁膜３１の上に積層された有機絶縁膜３２、及び、有機絶縁膜３２の上に積層された第２無機絶縁膜３３を含んでいる。図２の例では、平坦化膜３０は、信号出力回路５も覆っており、有機ＥＬ表示パネル３の縁部においても基板１０の表面が高度に平坦化されている。従って、有機ＥＬ表示パネル３の縁部が図示されない筐体などと接触する場合でも、機械的な負荷が特定の凸部などに集中することなく分散され得る。平坦化膜３０には、平坦化膜３０を一括して貫くコンタクト孔３０ａが形成されている。コンタクト孔３０ａに埋め込まれた金属を介して画素駆動回路２と有機発光素子４０とが接続されている。なお、平坦化膜３０は、例えば、第１無機絶縁膜３３だけで構成されていてもよく、第１無機絶縁膜３３及び有機絶縁膜３２で構成されていてもよい。
平坦化膜３０の駆動回路２と反対方向を向く表面（第２無機絶縁膜３３における有機絶縁膜３２と反対方向を向く表面）は、好ましくは、５０ｎｍ以下の算術平均粗さを有している。例えば平坦化膜３０は、各絶縁膜の積層後に研磨されることによってその表面を５０ｎｍ以下の算術平均粗さにされ得る。
本発明者らは、薄膜トランジスタの特性のばらつき以外の表示ムラの発生原因についても調べており、有機発光素子における有機発光層の表面が完全な平坦面ではなく細かな凹凸を含み、微視的には傾いている部分があることも見出した。有機発光層の表面が傾いていると、その法線方向が、有機ＥＬ表示装置における表示面の法線方向に対して傾くことになり、そのような有機発光層から斜め方向に出射する光は表示面の正面からは認識し難くなる。そのため、輝度の低下、又は、Ｒ、Ｇ、Ｂ各色の光の強度で定まる色度の変化が生じていたのである。
従って、新たに見出された表示ムラの原因を排除するため、好ましくは、平坦化膜３０の表面は５０ｎｍ以下の算術平均粗さにされる。また、図２の例では、コンタクト孔３０ａの直上を避けて有機発光層４３が形成されている。そうすることで、極めて表示ムラの少ない表示画像を得ることができる。一方、平坦化膜３０の表面には、半導体プロセスの研磨工程で目標とされるような、例えば２０ｎｍを下回るほどの算術平均粗さは必ずしも求められない。平坦化膜３０の表面が算術平均粗さで５０ｎｍ以下であれば、人に感知されるような表示ムラが殆ど生じることは無く、実現の容易性の面では２０ｎｍ以上の算術平均粗さが好ましいことが見出された。従って、平坦化膜３０の表面は、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さを有していることが好ましい。なお、図３の例のように、有機絶縁膜３２の表面が研磨などによって２０ｎｍ以上、５０ｎｍ以下の算術平均粗さにされ、その結果として、平坦化膜３０の表面の平坦性の向上が図られてもよい。その場合でも、前述した表示ムラの抑制効果を得ることができる。
本実施形態では、信号出力回路５を構成するＴＦＴ５０だけでなく、前述したように画素駆動回路２内の各ＴＦＴも全てアモルファスシリコンで形成されることが好ましい。その場合、前述したＷ／Ｌ比の大きなチャネルを形成するためには、各画素の発光領域（すなわち有機発光層４３）の真下の領域もチャネルとして利用することが好ましい。その場合、画素駆動回路２の表面の凹凸による表示品位への影響を無くすという点で、算術平均粗さで５０ｎｍ以下程度の高い平坦性を表面に有する平坦化膜３０を画素駆動回路２と有機発光素子４０との間に備えていることは有意義である。
第１無機絶縁膜３１は、例えば２００ｎｍ程度の厚さを有するＳｉＮX膜である。また、有機絶縁膜３２は、例えば１μｍ以上、２μｍ以下程度の厚さを有しており、有機絶縁膜３２によって、画素駆動回路２の形成による基板１０の表面の凹凸が大幅に軽減される。有機絶縁膜３２は、例えばポリイミド樹脂又はアクリル樹脂を用いて形成される。有機絶縁膜３２は、感光性の樹脂を用いて形成されていてもよいが、光重合開始剤が、有機絶縁膜３２の表面の平坦性を向上させる添加剤（レベリング向上剤）の効果を弱めることがあるため、有機絶縁膜３２には、光重合開始剤などを含まない材料を用いることが好ましい。有機絶縁膜３２の好ましい材料としては、光重合開始剤などを含まないアクリル樹脂又はポリイミド樹脂が例示される。
第２無機絶縁膜３３は、例えばＳｉＮX又はＳｉＯ2などで形成されるが、水分遮断性の点でＳｉＮXが好ましい。すなわち、第２無機絶縁層３３によって、平坦化膜３０における水分に対するバリア性能が高められる。また、第２無機絶縁膜３３は、有機ＥＬ表示装置１の使用時だけでなく製造時の水分の遮断作用も有し得る。例えば、製造工程において用いられる洗浄剤などの有機絶縁膜３２への浸透が防止され、延いては、残存する洗浄剤などによる第１画素ＴＦＴ２０などの劣化が防がれる。
第２無機絶縁膜３３は、例えば１００ｎｍ以上、６００ｎｍ以下程度の厚さに形成される。しかし、第２無機絶縁膜３３の厚さは、有機絶縁膜３２の表面の凹凸に基づいて変動する。第２無機絶縁層３３は、有機絶縁膜３２の表面の凹凸を第２無機絶縁層３３内に十分に埋没させ得るように、例えば、有機絶縁膜３２の表面の凹凸における最大高低差ＤＴの３倍以上の厚さに形成される。そして、必要に応じて、第２無機絶縁膜３３の表面を、最大高低差ＤＴ以上であって最大高低差ＤＴの２倍未満の長さ（厚さ）ぶん研磨することが好ましい。そうすることによって、有機絶縁膜３２を露出させることなく第２無機絶縁膜３３の表面の凸部を削り取ることができ、平坦化膜３０の表面を略確実に５０ｎｍ以下の算術平均粗さにすることができる。
有機発光素子４０の第１電極４１は、コンタクト孔３０ａ内に埋め込まれた金属と一体的に形成されており、例えば、ＩＴＯ膜、Ａｇ又はＡＰＣなどの金属膜、及びＩＴＯ膜などからなる積層構造を有している。第１電極４１は仕事関数が５ｅＶ程度のものが好ましく、トップエミッション型の場合、前述したようなＩＴＯ、及びＡｇ又はＡＰＣが用いられる。ボトムエミッション型の場合には、例えば３００ｎｍ〜１μｍ程度の厚さのＩＴＯ膜だけが形成される。平坦化膜３０には陰極コンタクト２８を形成するためのコンタクト孔３０ｂも形成されており、コンタクト孔３０ｂも平坦化膜３０を構成する各絶縁膜を一括して貫通している。
第１電極４１の表面におけるコンタクト孔３０ａの真上の部分には、コンタクト孔３０ａがＩＴＯなどによって完全に埋められない場合に、図２に示されるような窪みが生じ得る。しかし図２の例では、第１電極４１は、コンタクト孔３０ａと平面視で重ならない領域を有機発光層４３の形成に十分な大きさで有しており、このコンタクト孔３０ａと重ならない領域上に有機発光層４３が形成されている。そのため、有機発光層４３における厚さのムラ、及び、その表面における窪みが生じ難く、コンタクト孔３０ａに起因する表示ムラが生じ難い。
第１電極４１の周縁部には、各画素を区画すると共に、第１電極４１と第２電極４４との間を絶縁する絶縁バンク４２が形成されている。図２の例では絶縁バンク４２によって第１電極４１の表面の窪みが覆われている。そして絶縁バンク４２によって囲まれる第１電極４１の上に有機発光層４３が積層されている。有機発光素子４０の発光領域となる有機発光層４３は、好ましくは図２の例のように、コンタクト孔３０ａと平面視で重ならない領域に形成される。その場合、前述したようにコンタクト孔３０ａに起因する表示ムラが生じ難い。有機発光層４３は、図１などでは一層で示されているが、種々の材料が積層されることによって複数の有機層で構成され得る。
例えば第１電極４１に接する層として正孔注入層が設けられる。この正孔注入層上に例えばアミン系材料により正孔輸送層が形成される。さらに、その上に発光波長に応じて選択される発光層が形成される。例えば赤色、緑色に対してはＡｌｑ3に赤色又は緑色の有機物蛍光材料がドーピングされる。また、青色系の材料としては、ＤＳＡ系の有機材料が用いられる。さらに発光層の上に電子輸送層がＡｌｑ3などによって形成され得る。これらの各層がそれぞれ数十ｎｍ程度ずつ積層されることによって有機発光層４３が形成される。有機発光層４３と第２電極４４との間にＬｉＦやＬｉｑなどによって電子注入層が設けられてもよい。
有機発光層４３の上には第２電極４４が形成されている。図２の例では、第２電極４４は、全画素に亘って共通となるように連続的に形成され、平坦化膜３０に形成された陰極コンタクト２８を介して陰極配線２７に接続されている。第２電極４４は透光性の材料、例えば、薄膜のＭｇ-Ａｇ膜によって形成されている。第２電極４４にはアルカリ金属又はアルカリ土類金属などが用いられ得る。
第２電極４４の上には、第２電極４４への水分の到達を阻止する被覆層（ＴＦＥ）４６が形成されている。被覆層４６は、例えばＳｉＮX、ＳｉＯ2などの無機絶縁膜からなり、単層膜、又は二層以上の積層膜を成膜することによって形成される。例えば一層の厚さが０．１μｍから０．５μｍ程度の二層程度の積層膜が被覆層４６として形成される。被覆層４６は有機発光層４３及び第２電極４４を完全に被覆するように形成されている。なお、被覆層４６は、二層の無機絶縁膜の間に有機絶縁膜を備えていてもよい。
〔有機ＥＬ表示装置の製造方法〕
次に、図２に示される有機ＥＬ表示装置１を例に、一実施形態の有機ＥＬ表示装置の製造方法が、図８Ａ及び図８Ｂのフローチャート並びに図９Ａ〜図９Ｇに示される断面図を参照すると共に、図５Ａも適宜参照しながら説明される。
図９Ａに示されるように、基板１０の上に複数の薄膜トランジスタ（第１画素ＴＦＴ２０など）及び配線（図示せず）を形成することによって、有機ＥＬ表示パネル３（図２参照）においてマトリクス状に配列される複数の画素３ａ（図２参照）それぞれを駆動する複数の画素駆動回路２が形成される（図８ＡのＳ１）。図９Ａには示されていないが、第１画素ＴＦＴ２０と共に、画素駆動回路２を構成する他の薄膜トランジスタも第１画素ＴＦＴ２０と共に形成される。さらに、画素駆動回路２の形成と共に、基板１０の縁部に複数の薄膜トランジスタ（駆動ＴＦＴ５０）を形成することによって、一列に並ぶ複数の画素駆動回路２それぞれに略同時に信号を供給する信号出力回路５が形成される。画素駆動回路２を構成する第１画素ＴＦＴ２０など及び信号出力回路５を構成する駆動ＴＦＴ５０は、ゲート電極２３、５３と、ゲート絶縁膜２２、５２と、ドレイン電極２６、５６及びソース電極２５、５５と、ドレイン電極及びソース電極の間のチャネルとなる領域を含む半導体層２１、５１とを形成することによって形成される。駆動ＴＦＴ５０と、画素駆動回路２を構成する第１画素ＴＦＴ２０などとは、好ましくは、同じプロセスを用いて並行して略同時に形成される。従って、有機ＥＬ表示パネルのバックプレーンが効率良く形成され得る。以下に詳述する。
図２に示される有機ＥＬ表示装置１が製造される場合は、ベースコート層１１が、例えばプラズマＣＶＤ法を用いて基板１０の表面上に形成される。ベースコート層１１は図９Ａでは単層構造で示されているが、例えば５００ｎｍ程度の厚さのＳｉＯ2層、その上に５０ｎｍ程度の厚さのＳｉＮX層、さらにその上に２５０ｎｍ程度の厚さのＳｉＯ2層を積層することによって形成される。
その後、Ｍｏなどの金属膜をスパッタリングなどによって形成してパターニングすることによってゲート電極２３、５３が形成される（図８ＢのＳ１１）。例えば、先に参照した図５Ａに示されるように第１導体膜５６ａの一部と第２導体膜５５ａの一部とが交互に並べられる所定の方向（図５Ａの例においてβ方向）に延びるゲート電極５３が形成されてもよい。好ましくは、ゲート電極２３、５３と共に、陰極配線２７、並びに、画素駆動回路２及び信号出力回路５内の図示されないその他の各配線も形成される。
ゲート電極２３、５３の上にゲート絶縁膜２２、５２が形成される（図８ＢのＳ１２）。ゲート絶縁膜２２、５２は、例えばプラズマＣＶＤ法を用いて５０ｎｍ程度の厚さのＳｉＯ2膜又はＳｉＮX膜を成膜することによって形成される。さらに、ゲート絶縁膜２２、５２の上に、例えばプラズマＣＶＤ法を用いて半導体層２１、５１がゲート電極２３、５３をカバーするように形成される（図８ＢのＳ１３）。半導体層２１、５１には、例えば３５０℃程度の温度での４５分間程度のアニールによって脱水素化の処理が行われる。半導体層２１、５１は、ドライエッチングなどを用いて所望の形状にパターニングされる。前述したようにゲート電極５３が、図５Ａの例のように第１導体膜５６ａの一部と第２導体膜５５ａの一部とが交互に並べられる所定の方向に延びている場合、ゲート電極５３全体をカバーすべくその所定の方向に沿って延びる半導体層５１が形成されてもよい。
本実施形態では、少なくとも信号出力回路５を構成する駆動ＴＦＴ５０の半導体層５１はアモルファスシリコンで形成される。すなわち、前述したＥＬＡ工程の実施による多結晶化は行われない。従って、特性の安定した信号出力回路５を、高価な設備を用いることなく、ＬＴＰＳが駆動ＴＦＴ５０の形成に用いられ場合よりも少ないステップで、従って安価に形成することができる。また、好ましくは、画素駆動回路２を構成する各薄膜トランジスタ（第１画素ＴＦＴ２０など）もアモルファスシリコンで形成される。その場合、有機ＥＬ表示パネルのバックプレレーン全体をシンプルなプロセスで安価に形成することができる。
その後、好ましくは、半導体層２１、５１上に高不純物濃度の第２半導体層２１１、５１１が形成される。そうすることで、半導体層２１、５１とドレイン電極２６、５６及びソース電極２５、５５との接触抵抗を下げることができる。各第２半導体層２１１、５１１は、例えば各半導体層の所定の領域に不純物がドーピングされることによって形成され得る。不純物としては、形成される各ＴＦＴの導電型に応じて、リン若しくはヒ素など、又は、ボロン若しくはアルミニウムなどが例示される。
半導体層２１、５１（又は第２半導体層２１１、５１１）及びゲート絶縁膜２２、５２上にドレイン電極２６、５６及びソース電極２５、５５が形成される（図８ＢのＳ１４）。例えばスパッタリングを用いて数百ｎｍのチタン膜もしくはアルミニウム膜又はそれらの積層膜が形成され、その形成された膜がドライエッチングなどによってドレイン電極２６、ドレイン電極５６、ソース電極２５、及びソース電極５５に分離される。
信号出力回路５を構成する駆動ＴＦＴ５０の形成において、ゲート電極５３、ドレイン電極５６、及びソース電極５５は、好ましくは、駆動ＴＦＴ５０のチャネルのチャネル幅（Ｗ）とチャネル長（Ｌ）との比（Ｗ／Ｌ）が、５０以上、５００以下となるように形成される。そうすることによって、半導体層５１をアモルファスシリコンで形成しながら、半導体層５１をＬＴＰＳで形成する場合と実質的に劣らない駆動能力を有する駆動ＴＦＴ５０を形成することもできる。
例えば駆動ＴＦＴ５０の形成において、ソース電極５５及びドレイン電極５６は、図５Ａの例のように平面形状としてそれぞれ櫛型形状を有するように形成されてもよい。すなわち、ソース電極５５及びドレイン電極５６は、平面形状において凹部及び凸部のいずれか又は両方を有するように形成されてもよい。その場合、例えばドレイン電極５６の凹部とソース電極５５の凸部とが対向するように、又は、ドレイン電極５６の凸部とソース電極５５の凹部とが対向するように、ドレイン電極５６及びソース電極５５が形成される。そうすることによって、有機ＥＬ表示パネル３における表示領域３ｂ（図１参照）以外の、例えば基板１０の縁部の限られた領域にＷ／Ｌ比の高いチャネルを有する駆動ＴＦＴ５０を効率良く形成することができる。なお、画素駆動回路２を構成する第１画素ＴＦＴ２０なども、櫛形の平面形状を有するドレイン電極２６及びソース電極２５を有するべく形成されてもよい。
例えばこのように図８Ｂに示される工程を経ることによって駆動ＴＦＴ５０並びに第１及び第２の画素ＴＦＴ２０、２ａなどが形成され、その結果、信号出力回路５及び画素駆動回路２が形成される。形成された信号出力回路５は有機ＥＬ表示パネルの走査線信号を画素駆動回路２に供給するスキャンドライバ（ゲートドライバ又は走査線ドライバ）であってもよく、表示画像のデータ信号を画素駆動回路２に供給するエミッションドライバ（ソースドライバ又はデータ線ドライバ）であってもよい。
なお、図３に例示される第１画素ＴＦＴ２０、及び、トップゲート型の駆動ＴＦＴ５０（図示せず）が形成される場合、これらトップゲート型の各ＴＦＴは、各構成要素の形成順序が略逆であるものの、図２に示されるボトムゲート型の各ＴＦＴの形成と略同様の方法で形成され得る。従って、その説明は省略される。
信号出力回路５及び画素駆動回路２の形成後、図９Ｂに示されるように、画素駆動回路２の表面を少なくとも覆う絶縁膜が形成される（図８ＡのＳ２）。図２の例の有機ＥＬ表示装置１が形成される場合は、図９Ｂに示されるように、第１無機絶縁膜３１、有機絶縁膜３２及び第２無機絶縁膜３３が少なくとも画素駆動回路２の表面を覆うように形成される。これらの絶縁膜３１〜３３の形成によって、基板１０の表面を平坦化する平坦化膜３０が形成される。好ましくは、平坦化膜３０は、信号出力回路５も覆うように形成される。そうすることによって、有機ＥＬ表示パネルの縁部においても、その表面が平坦化され、例えば有機ＥＬ表示パネルの取り扱いが容易になったり、図示されない筐体と組み合わせる場合の摩擦などによるストレスが軽減したりすることがある。
第１無機絶縁膜３１は、例えばプラズマＣＶＤ法によって２００ｎｍ程度の厚さのＳｉＮX又はＳｉＯ2などの膜を成膜することによって形成される。有機絶縁膜３２は、液状又は低粘度のペースト状の樹脂を塗布することによって形成される。塗布法としては、スリットコートやスピンコート、及び、その両方を組み合わせたスリット＆スピンコート法が例示される。有機絶縁膜３２は１μｍ以上、２μｍ以下程度の厚さに形成される。有機絶縁膜３２の材料としては、例えばポリイミド樹脂又はアクリル樹脂などが用いられ得る。
第２無機絶縁膜３３は、第１無機絶縁膜３１と同様に、例えばプラズマＣＶＤなどを用いてＳｉＮX又はＳｉＯ2などからなる膜を成膜することによって形成される。第２無機絶縁膜３３を形成することによって、後工程で用いられ得る洗浄剤などの各種溶剤の有機絶縁膜３２への浸透、及び、その結果生じ得る第１画素ＴＦＴ２０（図９Ａ参照）の劣化などが防がれる。
第２無機絶縁膜３３は、有機絶縁膜３２の表面の凹凸の最大高低差ＤＴに基づいて選択された厚さに形成されることが好ましい。例えば第２無機絶縁膜３３は、有機絶縁膜３２の表面の最大高低差ＤＴの２倍以上、３倍以下の厚さに形成される。そうすることで、有機絶縁膜３２の凹みを確実に埋めることができる。加えて、第２無機絶縁膜３３の成膜後にその表面に現れ得る凹凸を、後述するように適宜実施される研磨工程で確実に均すことができ、しかも、その研磨による有機絶縁膜３２の露出を略確実に防ぐことができる。
次に、好ましくは、図９Ｃに示されるように、第２無機絶縁膜３３の表面が研磨される。前述したように、有機発光素子の下地となる平坦化膜の表面が十分に平坦でない場合、有機ＥＬ表示装置に表示ムラが生じ得ることが本発明者らによって見出された。そのため、平坦化膜３０の表面である第２無機絶縁膜３３の表面を後述する有機発光素子４３の形成の前に研磨することが好ましい。第２無機絶縁膜３３の表面は、好ましくは５０ｎｍ以下の算術平均粗さを有するように研磨される。その程度の表面粗さに研磨することによって、さらには、後述するように有機発光層４３をコンタクト孔３０ａ（図２参照）の直上を避けて形成することによって、前述したように人に感知されるような表示ムラを殆ど生じないようにすることができる。そして、煩雑で時間のかかる研磨工程の回避のためには、第２無機絶縁膜３３の表面は、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さに研磨されることが好ましい。
第２無機絶縁膜３３は、その表面の研磨において、例えば研磨量Ｐ（研磨による第２無機絶縁膜３３の厚さの減少量）が少なくとも部分的に有機絶縁膜３２の表面における凹凸の最大高低差ＤＴの１倍以上、２倍未満となるように研磨される。そうすることによって、前述したように第２無機絶縁層３３が有機絶縁膜３２の凹凸の最大高低差ＤＴの２倍以上の厚さに形成された場合に、有機絶縁膜３２の凹凸に基づいて成膜後の第２無機絶縁膜３３の表面に現れ得る凹凸を確実に均すことができ、しかも、研磨による有機絶縁膜３２の露出を略確実に防ぐことができる。
第２無機絶縁膜３３の研磨の方法は、特に限定されない。５０ｎｍ以下の算術平均粗さの達成のためには、セリウム、コロイダルシリカ、又はヒュームドシリカを含む中性のスラリーを研磨剤として用いるＣＭＰ研磨によって研磨することが好ましい。ＣＭＰ研磨であれば平滑な研磨面を速やかに得ることができる。また、第２無機絶縁膜３３の研磨には、中性の水溶性アルコール又は水酸化カリウムの水溶液が、前述した研磨剤と共に用いられる。中性アルコール液は、基板１０がポリイミド樹脂で形成されている場合に、その腐食を回避し得る点で好ましい。
なお、平坦化膜３０は、必ずしも図９Ｃなどに示されるような３層構造を有していなくてもよく、例えば第１無機絶縁膜３１及び有機絶縁膜３２だけで形成されてもよい。その場合、有機絶縁膜３２の表面が研磨されてもよく、例えば、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さを有するように有機絶縁膜３２の表面が研磨されてもよい。
平坦化膜３０の形成後、有機発光素子４０（図２参照）が形成される。有機発光素子４０は、平坦化膜３０を構成する絶縁膜の表面上に、この絶縁膜を貫通する金属を介して画素駆動回路２と接続されるように形成される。図２の有機ＥＬ表示装置１が製造される場合は、有機発光素子４０は、第２無機絶縁膜３３の表面に形成される。前述したように、第２無機絶縁膜３３が形成されない場合は、有機発光素子４０は有機絶縁膜３２の表面上に形成されてもよい。まず、図９Ｄに示されるように、平坦化膜３０に、画素駆動回路２に達するコンタクト孔３０ａが形成される（図８ＡのＳ３）。好ましくは、平坦化膜３０を構成する三つの絶縁膜を一括して貫くコンタクト孔３０ａが形成される。コンタクト孔３０ａは、好ましくは、後述する有機発光層４３（図９Ｆ参照）の形成において有機発光層４３が形成されるべき領域と、基板１０の厚さ方向において重ならない領域に形成される。そうすることで、前述したように表示ムラの発生が防がれる。コンタクト孔３０ａの形成は、例えばドライエッチングによって行われる。コンタクト孔３０ａの形成時に、平坦化膜３０における陰極配線２７の上方の部分に、陰極コンタクト２８（図２参照）用のコンタクト孔３０ｂが形成される。
図９Ｅに示されるように、コンタクト孔３０ａの内部に金属が埋め込まれると共に、所定の領域に有機発光素子４０（図２参照）の第１電極４１が形成される（図８ＡのＳ４）。具体的には、例えばスパッタリングなどを用いて、１０ｎｍ厚程度のＩＴＯ膜、及び１００ｎｍ厚程度のＡｇ膜若しくはＡＰＣ膜が積層された下層と、主に１０ｎｍ厚程度のＩＴＯ膜からなる上層が形成される。その結果、コンタクト孔３０ａの内部に金属が埋め込まれると共に、平坦化膜３０の表面に、ＩＴＯ膜、Ａｇ膜若しくはＡＰＣ膜、及びＩＴＯ膜の積層膜が形成される。その積層膜をパターニングすることによって、第１電極４１が形成される。この積層膜は、好ましくは図９Ｅに示されるように、コンタクト孔３０ａと平面視で重ならず且つ有機発光層４３（図９Ｆ参照）の形成に関して十分な大きさの領域を第１電極４１が有するようにパターニングされる。なお、コンタクト孔３０ａへの金属の埋め込みの際に、コンタクト孔３０ｂが少なくともＩＴＯ膜、及び、Ａｇ膜若しくはＡＰＣ膜で埋め込まれることによって陰極コンタクト２８が形成される。
図９Ｆに示されるように、第１電極４１の上に有機発光層４３が形成される（図８ＡのＳ５）。具体的には、第１電極４１の周縁部に絶縁バンク４２が形成される。絶縁バンク４２はＳｉＯ2などの無機絶縁膜でもよいし、ポリイミド又はアクリル樹脂などの有機絶縁膜でもよい。例えばこれらの絶縁膜が平坦化膜３０及び第１電極４１の全面に成膜され、そのパターニングによって第１電極４１の所定の領域が露出される。好ましくは、第１電極４１における、基板１０の厚さ方向においてコンタクト孔３０ａと重ならない領域が露出される。絶縁バンク４２は１μｍ程度の高さに形成される。前述したように有機発光層４３の形成において各種の有機材料が積層される。有機材料の積層は例えば真空蒸着によって行われ、その場合、Ｒ、Ｇ、Ｂなどの所望の画素に対応する開口を有する蒸着マスクを介して有機材料が蒸着される。蒸着ではなくインクジェット法などを用いた印刷によって有機発光層４３が形成されてもよい。
図９Ｇに示されるように、有機発光層４３の上に第２電極４４が形成される（図８ＡのＳ６）。第２電極４４は、例えば共蒸着によって薄膜のＭｇ-Ａｇ共晶膜を成膜することによって形成される。第２電極４４は陰極コンタクト２８上にも形成され、陰極コンタクト２８を介して陰極配線２７に接続されている。Ｍｇ-Ａｇ共晶膜には、例えばＭｇが９０質量％程度及びＡｇが１０質量％程度の割合で含まれている。第２電極４４は、例えば１０〜２０ｎｍ程度の厚さに形成される。
第２電極４４の上には、第２電極４４及び有機発光層４３を水分又は酸素などから護る被覆層４６（図２参照）が形成される。被覆層４６は、例えばプラズマＣＶＤ法などを用いてＳｉＯ2又はＳｉＮXなどの無機絶縁膜を成膜することによって形成される。被覆層４６は、好ましくは、その端部が第２無機絶縁膜３３などの無機膜と密着するように形成される。良好な密着性が得られるため、水分などの浸入をより確実に防止することができる。以上の工程を経ることによって、図２に示される有機ＥＬ表示装置１が製造され得る。
〔まとめ〕
（１）本発明の第１実施形態の有機ＥＬ表示装置は、略直交する第１方向及び第２方向それぞれに沿ってマトリクス状に配列された複数の画素それぞれを駆動する複数の画素駆動回路が表面に設けられた基板、及び、前記複数の画素それぞれに設けられると共に前記複数の画素駆動回路のいずれかに接続されている有機発光素子を含む有機ＥＬ表示パネルを備え、前記有機ＥＬ表示パネルは、前記第１方向又は前記第２方向に沿って一列に並ぶ複数の前記画素駆動回路それぞれに略同時に信号を供給する信号出力回路を備え、前記信号出力回路は、複数の薄膜トランジスタを含み、前記基板の前記表面における表示領域の周囲に形成されており、前記薄膜トランジスタは、ゲート電極、ソース電極、ドレイン電極、並びに前記ソース電極と前記ドレイン電極の間のチャネルとなる領域を含む半導体層を有し、前記半導体層がアモルファスシリコンで形成されている。
（１）の構成によれば、有機ＥＬ表示装置の表示ムラを、信号出力回路の十分な駆動能力を得ることも可能な構造で抑制することができると共に、有機ＥＬ表示装置の製造コストを低くすることができる。
（２）上記（１）の有機ＥＬ表示装置において、複数の前記薄膜トランジスタのうちの少なくとも一つにおいて、前記チャネルのチャネル幅（Ｗ）とチャネル長（Ｌ）との比（Ｗ／Ｌ）が、５０以上、５００以下であってもよい。その場合、画素駆動回路への信号の適切な供給に十分な駆動能力を得ることができる。
（３）上記（１）又は（２）の有機ＥＬ表示装置において、複数の前記薄膜トランジスタのうちの少なくとも一つにおいて、前記ドレイン電極を構成する第１導体膜及び前記ソース電極を構成する第２導体膜それぞれの一部が所定の方向に沿って交互に並べられており、前記チャネルとなる領域は、前記第１導体膜の前記一部と前記第２導体膜の前記一部との間に挟まれていてもよい。その場合、所定の大きさを有する領域に、大きな電流を流し得る薄膜トランジスタを形成することができる。
（４）上記（１）〜（３）のいずれかの有機ＥＬ表示装置において、前記画素駆動回路は、薄膜トランジスタによって構成されていて前記有機発光素子に接続された電流制御トランジスタを含み、前記電流制御トランジスタにおいてチャネルが形成される半導体層はアモルファスシリコンで形成されていてもよい。その場合、有機ＥＬ表示装置のバックプレーンが容易且つ安価に製造され得る。
（５）上記（４）の有機ＥＬ表示装置において、前記電流制御トランジスタにおける前記チャネルのチャネル幅（Ｗ１）とチャネル長（Ｌ１）との比（Ｗ１／Ｌ１）は、５０以上、５００以下であってもよい。その場合、駆動能力の大きな画素駆動回路を得ることができる。
（６）上記（１）〜（５）のいずれかの有機ＥＬ表示装置において、前記信号出力回路は前記有機ＥＬ表示パネルの走査線信号を前記画素駆動回路に供給するスキャンドライバであってもよい。
（７）上記（６）の有機ＥＬ表示装置において、複数の前記信号出力回路が前記第１方向又は前記第２方向と略平行に並ぶように形成され、且つ互いに接続されることによってシフトレジスタが形成されており、前記シフトレジスタは、複数の前記信号出力回路が並ぶ方向に沿って並列する複数の前記画素駆動回路の群それぞれに前記信号を順に出力してもよい。その場合、走査線信号の出力時機を報せるタイミング信号を生成する制御回路での処理を簡略化することができたり、制御回路と有機ＥＬ表示パネルとの間の配線数を削減できたりすることがある。
（８）上記（１）〜（７）のいずれかの有機ＥＬ表示装置において、略矩形の形状を有する前記基板の対向する第１辺及び第２辺の縁部それぞれに一つ又は複数の前記信号出力回路が形成されており、前記基板の前記第１辺及び前記第２辺と略直交する方向に沿う一つの行又は列に並ぶ複数の前記画素駆動回路のうちの第１群が前記第１辺の縁部に形成された前記信号出力回路に接続されると共に、前記第１群以外の第２群が前記第２辺の縁部に形成された前記信号出力回路に接続されていてもよい。その場合、個々の信号出力回路の負荷を少なくすることができる。
（９）上記（１）〜（８）のいずれかの有機ＥＬ表示装置において、前記有機ＥＬ表示パネルは、少なくとも前記画素駆動回路を覆うことによって前記基板の前記表面を平坦化する平坦化膜をさらに有し、前記有機発光素子は前記平坦化膜における前記画素駆動回路と反対方向を向く表面に形成されており、前記平坦化膜の前記表面は、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さを有していてもよい。その場合、有機ＥＬ表示装置の表示ムラを少なくすることができる。
（１０）本発明の第２実施形態の有機ＥＬ表示装置の製造方法は、基板の上に複数の薄膜トランジスタ及び配線を形成することによって、有機ＥＬ表示パネルにおいてマトリクス状に配列される複数の画素それぞれを駆動する複数の画素駆動回路を形成する工程と、前記画素駆動回路の表面を少なくとも覆う絶縁膜を形成する工程と、前記絶縁膜を貫通する金属を介して前記画素駆動回路と接続されるように有機発光素子を前記絶縁膜の表面上に形成する工程と、を含み、前記画素駆動回路の形成と共に、前記基板の縁部に複数の薄膜トランジスタを形成することによって、一列に並ぶ複数の前記画素駆動回路それぞれに略同時に信号を供給する信号出力回路を形成し、前記画素駆動回路を構成する薄膜トランジスタ及び前記信号出力回路を構成する薄膜トランジスタを、ゲート電極と、ゲート絶縁膜と、ドレイン電極及びソース電極と、前記ドレイン電極及び前記ソース電極の間のチャネルとなる領域を含む半導体層とを形成することによって形成し、前記半導体層をアモルファスシリコンで形成する。
（１０）の構成によれば、十分な駆動能力を有し得る信号出力回路を備えた表示ムラの少ない有機ＥＬ表示装置を低コストで製造することができる。
（１１）上記（１０）の有機ＥＬ表示装置の製造方法における前記信号出力回路を構成する前記薄膜トランジスタの形成において、前記チャネルのチャネル幅（Ｗ）とチャネル長（Ｌ）との比（Ｗ／Ｌ）が、５０以上、５００以下となるように前記ゲート電極と前記ドレイン電極と前記ソース電極とを形成してもよい。そうすることによって、駆動能力の高い信号出力回路を形成することができる。
（１２）上記（１０）又は（１１）の有機ＥＬ表示装置の製造方法における前記信号出力回路を構成する前記薄膜トランジスタの形成において、前記ソース電極及び前記ドレイン電極を、平面形状において凹部及び凸部のいずれか又は両方を有し、かつ、前記ドレイン電極の前記凹部又は前記凸部と前記ソース電極の前記凸部又は前記凹部とが対向するように形成してもよい。そうすることによって、有機ＥＬ表示パネル上の限られた領域にＷ／Ｌ比の高いチャネルを有する薄膜トランジスタを効率良く形成することができる。
（１３）上記（１０）〜（１２）のいずれかの有機ＥＬ表示装置の製造方法において、前記信号出力回路は前記有機ＥＬ表示パネルの走査線信号を前記画素駆動回路に供給するスキャンドライバであってもよい。
（１４）上記（１０）〜（１３）のいずれかの有機ＥＬ表示装置の製造方法において、前記有機発光素子を形成する前に前記絶縁膜の前記表面を、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さになるように研磨することをさらに含んでいてもよい。そうすることによって、表示ムラの少ない有機ＥＬ表示装置を製造することができる。
１ 有機ＥＬ表示装置
２ 画素駆動回路
３ 有機ＥＬ表示パネル
１０ 基板
２０ 電流制御トランジスタ（第１画素ＴＦＴ）
２１ 半導体層
３０ 平坦化膜
３１ 第１無機絶縁膜
３２ 有機絶縁膜
３３ 第２無機絶縁膜
４０ 有機発光素子
５、５ａ、５ｂ、５ｃ 信号出力回路
５０、５０ａ〜５０ｍ 駆動ＴＦＴ（ＴＦＴ）
５１ 半導体層
５２ ゲート絶縁膜
５３ ゲート電極
５５ ソース電極
５５ａ 第２導体膜
５６ ドレイン電極
５６ａ 第１導体膜
５７ シフトレジスタ

Claims (9)

  1. 略直交する第１方向及び第２方向それぞれに沿ってマトリクス状に配列された複数の画素それぞれを駆動する複数の画素駆動回路が表面に設けられた基板、及び、前記複数の画素それぞれに設けられると共に前記複数の画素駆動回路のいずれかに接続されている有機発光素子を含む有機ＥＬ表示パネルを備え、
    前記有機ＥＬ表示パネルは、前記第１方向又は前記第２方向に沿って一列に並ぶ複数の前記画素駆動回路それぞれに略同時に信号を供給する信号出力回路を備え、
    前記信号出力回路は、複数の薄膜トランジスタを含み、前記基板の前記表面における表示領域の周囲に形成されており、
    前記薄膜トランジスタは、ゲート電極、ソース電極、ドレイン電極、並びに前記ソース電極と前記ドレイン電極の間のチャネルとなる領域を含む半導体層を有し、
    前記半導体層がアモルファスシリコンで形成されており、
    前記信号出力回路は前記基板の表面を平坦化する平坦化膜に覆われており、
    前記平坦化膜は、前記信号出力回路上の第１無機絶縁膜、前記第１無機絶縁膜の上に積層された有機絶縁膜、及び、前記有機絶縁膜の上に積層された第２無機絶縁膜を含んでおり、
    前記第２無機絶縁膜における前記有機絶縁膜と反対方向を向く表面が、２０ｎｍ以上、５０ｎｍ以下の算術平均粗さを有している、有機ＥＬ表示装置。
  2. 複数の前記薄膜トランジスタのうちの少なくとも一つにおいて、前記チャネルのチャネル幅（Ｗ）とチャネル長（Ｌ）との比（Ｗ／Ｌ）が、５０以上、５００以下である、請求項１に記載の有機ＥＬ表示装置。
  3. 複数の前記薄膜トランジスタのうちの少なくとも一つにおいて、前記ドレイン電極を構成する第１導体膜及び前記ソース電極を構成する第２導体膜それぞれの一部が所定の方向に沿って交互に並べられており、
    前記チャネルとなる領域は、前記第１導体膜の前記一部と前記第２導体膜の前記一部との間に挟まれており、
    前記第１導体膜及び前記第２導体膜の一方は、前記一方における複数の前記一部同士がそれぞれの端部において連結されることによってジグザグの平面形状を有しており、
    前記第１導体膜及び前記第２導体膜の他方は前記一方の周囲に形成されており、
    前記他方の前記一部が前記ジグザグの平面形状の凹部に挿入されている、請求項１又は２に記載の有機ＥＬ表示装置。
  4. 前記画素駆動回路は、薄膜トランジスタによって構成されていて前記有機発光素子に接続された電流制御トランジスタを含み、
    前記電流制御トランジスタにおいてチャネルが形成される半導体層はアモルファスシリコンで形成されている、請求項１〜３のいずれか１項に記載の有機ＥＬ表示装置。
  5. 前記電流制御トランジスタにおける前記チャネルのチャネル幅（Ｗ１）とチャネル長（Ｌ１）との比（Ｗ１／Ｌ１）は、５０以上、５００以下である、請求項４に記載の有機ＥＬ表示装置。
  6. 略矩形の形状を有する前記基板の対向する第１辺及び第２辺の縁部それぞれに一つ又は複数の前記信号出力回路が形成されており、
    前記基板の前記第１辺及び前記第２辺と略直交する方向に沿う一つの行又は列に並ぶ複数の前記画素駆動回路のうちの第１群が前記第１辺の縁部に形成された前記信号出力回路に接続されると共に、前記一つの行又は列に並ぶ複数の前記画素駆動回路のうちの前記第１群以外の第２群が前記第２辺の縁部に形成された前記信号出力回路に接続されている、請求項１〜５のいずれか１項に記載の有機ＥＬ表示装置。
  7. 前記平坦化膜は、前記画素駆動回路を覆っており、
    前記有機発光素子は前記平坦化膜における前記画素駆動回路と反対方向を向く表面に形成されている、請求項１〜６のいずれか１項に記載の有機ＥＬ表示装置。
  8. 基板の上に複数の薄膜トランジスタ及び配線を形成することによって、有機ＥＬ表示パネルにおいてマトリクス状に配列される複数の画素それぞれを駆動する複数の画素駆動回路を形成する工程と、
    前記画素駆動回路の表面を覆うように第１無機絶縁膜、有機絶縁膜及び第２無機絶縁膜を順に形成することによって平坦化膜を形成する工程と、
    前記第２無機絶縁膜の表面を研磨する工程と、
    前記画素駆動回路と接続されるように有機発光素子を前記平坦化膜の表面上に形成する工程と、
    を含み、
    前記画素駆動回路の形成と共に、前記基板の縁部に複数の薄膜トランジスタを形成することによって、一列に並ぶ複数の前記画素駆動回路それぞれに略同時に信号を供給する信号出力回路を形成し、
    前記画素駆動回路を構成する薄膜トランジスタ及び前記信号出力回路を構成する薄膜トランジスタを、ゲート電極と、ゲート絶縁膜と、ドレイン電極及びソース電極と、前記ドレイン電極及び前記ソース電極の間のチャネルとなる領域を含む半導体層とを形成することによって形成し、
    前記半導体層をアモルファスシリコンで形成し、
    前記信号出力回路を覆うように前記平坦化膜を形成し、
    前記第２無機絶縁膜の前記表面の研磨において、前記第２無機絶縁膜の前記表面を２０ｎｍ以上、５０ｎｍ以下の算術平均粗さに研磨する、有機ＥＬ表示装置の製造方法。
  9. 前記信号出力回路を構成する前記薄膜トランジスタの形成において、前記チャネルのチャネル幅（Ｗ）とチャネル長（Ｌ）との比（Ｗ／Ｌ）が、５０以上、５００以下となるように前記ゲート電極と前記ドレイン電極と前記ソース電極とを形成する、請求項８に記載の有機ＥＬ表示装置の製造方法。
JP2019542651A 2018-04-11 2018-04-11 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法 Expired - Fee Related JP6603831B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/015262 WO2019198181A1 (ja) 2018-04-11 2018-04-11 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP6603831B1 true JP6603831B1 (ja) 2019-11-06
JPWO2019198181A1 JPWO2019198181A1 (ja) 2020-04-30

Family

ID=68163107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542651A Expired - Fee Related JP6603831B1 (ja) 2018-04-11 2018-04-11 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Country Status (4)

Country Link
US (1) US10964767B2 (ja)
JP (1) JP6603831B1 (ja)
CN (1) CN111902947A (ja)
WO (1) WO2019198181A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011593B2 (en) * 2018-03-28 2021-05-18 Sakai Display Products Corporation Organic EL display device and manufacturing method for organic EL display device
CN111987136B (zh) * 2020-09-09 2022-12-23 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN113725380B (zh) * 2021-04-14 2022-08-02 荣耀终端有限公司 显示面板及其制备方法、显示装置
WO2024108550A1 (zh) * 2022-11-25 2024-05-30 京东方科技集团股份有限公司 显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116524A (ja) * 2003-09-19 2005-04-28 Semiconductor Energy Lab Co Ltd 表示装置の作製方法、製造装置
JP2007242895A (ja) * 2006-03-08 2007-09-20 Mitsubishi Electric Corp 薄膜トランジスタ装置及びその製造方法
JP2008053526A (ja) * 2006-08-25 2008-03-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008089915A (ja) * 2006-09-29 2008-04-17 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2016029797A (ja) * 2014-07-24 2016-03-03 株式会社半導体エネルギー研究所 半導体装置、表示モジュール及び電子機器
JP2016153888A (ja) * 2015-02-18 2016-08-25 株式会社リコー 画像表示装置
JP2016197704A (ja) * 2014-10-10 2016-11-24 株式会社半導体エネルギー研究所 撮像装置
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177680A (ja) * 2001-12-12 2003-06-27 Sanyo Electric Co Ltd 表示装置
US7220603B2 (en) 2003-09-19 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device and manufacturing apparatus
JP5329038B2 (ja) * 2006-12-21 2013-10-30 宇部日東化成株式会社 半導体装置及び半導体装置の製造方法
CN103233204A (zh) * 2008-06-06 2013-08-07 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
JP5314040B2 (ja) * 2008-10-23 2013-10-16 シャープ株式会社 半導体装置の製造方法
JP2010272664A (ja) * 2009-05-21 2010-12-02 Sony Corp ａ−ＳｉＴＦＴ及びこのａ−ＳｉＴＦＴを有するシフトレジスター
JP5575434B2 (ja) * 2009-08-20 2014-08-20 住友化学株式会社 電極付基板の製造方法
CN102576735B (zh) * 2009-09-30 2016-01-20 大日本印刷株式会社 挠性装置用基板、挠性装置用薄膜晶体管基板、挠性装置、薄膜元件用基板、薄膜元件、薄膜晶体管、薄膜元件用基板的制造方法、薄膜元件的制造方法及薄膜晶体管的制造方法
CN102763174B (zh) * 2010-02-17 2014-08-27 住友金属矿山株式会社 透明导电膜及其制造方法、元件、透明导电基板及其器件
US20120049168A1 (en) * 2010-08-31 2012-03-01 Universal Display Corporation Cross-Linked Charge Transport Layer Containing an Additive Compound
JP5854746B2 (ja) * 2010-10-15 2016-02-09 日東電工株式会社 トップエミッション型の有機エレクトロルミネッセンス発光装置およびその製法
US9676649B2 (en) * 2011-08-26 2017-06-13 Corning Incorporated Glass substrates with strategically imprinted B-side features and methods for manufacturing the same
KR101407310B1 (ko) * 2011-12-30 2014-06-16 엘지디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP6085876B2 (ja) * 2012-06-25 2017-03-01 株式会社Ｊｏｌｅｄ 表示装置
JP6233401B2 (ja) * 2013-02-22 2017-11-22 コニカミノルタ株式会社 有機発光素子の製造方法
KR102304726B1 (ko) * 2015-03-27 2021-09-27 삼성디스플레이 주식회사 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치
JP6583812B2 (ja) 2015-06-24 2019-10-02 国立研究開発法人物質・材料研究機構 多層構成の薄膜トランジスタの製造方法
KR102424375B1 (ko) * 2015-06-29 2022-07-22 엘지디스플레이 주식회사 표시장치
DE102016106846A1 (de) * 2016-04-13 2017-10-19 Osram Oled Gmbh Mehrschichtige Verkapselung, Verfahren zur Verkapselung und optoelektronisches Bauelement
WO2018042986A1 (ja) * 2016-08-29 2018-03-08 株式会社ソシオネクスト 半導体集積回路装置
KR102426624B1 (ko) * 2017-11-23 2022-07-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2019186809A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116524A (ja) * 2003-09-19 2005-04-28 Semiconductor Energy Lab Co Ltd 表示装置の作製方法、製造装置
JP2007242895A (ja) * 2006-03-08 2007-09-20 Mitsubishi Electric Corp 薄膜トランジスタ装置及びその製造方法
JP2008053526A (ja) * 2006-08-25 2008-03-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008089915A (ja) * 2006-09-29 2008-04-17 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2016029797A (ja) * 2014-07-24 2016-03-03 株式会社半導体エネルギー研究所 半導体装置、表示モジュール及び電子機器
JP2016197704A (ja) * 2014-10-10 2016-11-24 株式会社半導体エネルギー研究所 撮像装置
JP2016153888A (ja) * 2015-02-18 2016-08-25 株式会社リコー 画像表示装置
JP2018025777A (ja) * 2016-08-03 2018-02-15 株式会社半導体エネルギー研究所 表示装置および電子機器

Also Published As

Publication number Publication date
US20210020718A1 (en) 2021-01-21
JPWO2019198181A1 (ja) 2020-04-30
US10964767B2 (en) 2021-03-30
WO2019198181A1 (ja) 2019-10-17
CN111902947A (zh) 2020-11-06

Similar Documents

Publication Publication Date Title
JP7322313B2 (ja) 発光装置
US10461141B2 (en) Display device and method of manufacturing the same
JP6603831B1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
US11075253B2 (en) Organic light-emitting display device
JP2002215063A (ja) アクティブマトリクス型表示装置
JP6530156B1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP2008123986A (ja) 有機電界発光表示装置
JPWO2019186808A1 (ja) 有機ｅｌ表示装置及びその製造方法
CN103155019A (zh) 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法
JP2005300786A (ja) 表示装置及びその製造方法
KR101544663B1 (ko) 박막 트랜지스터 어레이 장치 및 그것을 이용한 el 표시 장치
KR20110015757A (ko) 유기전계발광 표시장치 및 그 제조방법
US20210296407A1 (en) Organic light emitting diode display device
KR20160038182A (ko) 유기전계 발광소자
US9088007B2 (en) Organic light emitting diode display
JP2008066323A (ja) 表示装置、及びその製造方法
KR20210018591A (ko) 표시 장치
JP6865249B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JP2022098895A (ja) 表示装置及びその製造方法
JP2008218330A (ja) 有機ｅｌ表示装置
KR102455579B1 (ko) 유기전계 발광표시장치 및 그 제조방법
WO2018163287A1 (ja) アクティブマトリクス基板の製造方法、有機ｅｌ表示装置の製造方法およびアクティブマトリクス基板
KR100739579B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100669316B1 (ko) 유기 전계 발광 표시 장치
JP4380161B2 (ja) 素子基板、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190806

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190806

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191011

R150 Certificate of patent or registration of utility model

Ref document number: 6603831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees