JP2008066323A - 表示装置、及びその製造方法 - Google Patents

Abstract

【課題】歩留及び信頼性の高い表示装置、及びその製造方法を提供する。
【解決手段】
本発明にかかる表示装置は、層間絶縁膜１２と、表示領域１１１において層間絶縁膜１２の上に配置され、周辺領域１１２から信号又は電源をＴＦＴ１２０に供給するための信号配線１３と、信号配線１３の上に形成されたパッシベーション膜１４と、表示領域１１１に設けられ、パッシベーション膜１４の上に形成された有機平坦化膜１７と、有機平坦化膜１７の上に形成された上層導電膜１５と、を備え、周辺領域１１２の有機平坦化膜１７が形成されていない非平坦化領域３００において、信号配線１３と上層導電膜１５との間に２層以上の無機絶縁膜が形成されているものである。
【選択図】 図５

Description

本発明は、表示装置、及びその製造方法に関する。

従来、表示装置の一種として、画素毎に配される発光素子に有機ＥＬ素子を用いた有機ＥＬ（electroluminescence：電界発光）表示装置が注目されている。有機ＥＬ表示装置は、有機ＥＬ層を上下から挟み込む電極同士の間に電流を流すことによって有機ＥＬ層を発光させるものである。有機ＥＬ素子は、透明電極からなる陽極と金属からなる陰極との間に挟持された構造となっている。

アクティブマトリクス型有機ＥＬ表示装置において、有機ＥＬ素子を駆動する能動素子として、一般的に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと称す）が用いられている。このＴＦＴを含む画素駆動回路基板（以下、ＴＦＴ基板と称す）の画素毎に、有機ＥＬ層を含む有機ＥＬ素子が形成される。そして、ガラス基板上にＴＦＴを含む画素回路を有する回路層の上に、有機ＥＬ素子を含む有機ＥＬ層が形成される。この有機ＥＬ層と回路層とは、コンタクト部を介して電気的に接続する。

有機ＥＬ層の膜厚は通常数μｍ以下であり、例えば数十ｎｍ〜数百ｎｍと極めて薄い。また、有機ＥＬ層は、成膜によってＴＦＴ基板の上に形成される。従って、成膜するＴＦＴ基板の下地面が十分に平坦でない場合、有機ＥＬ層を均一な膜厚に成膜することができないという問題が生じる。即ち、有機ＥＬ層の下の回路層の平坦性が極めて重要となる。

そこで、有機ＥＬ層の下地の面を平坦化する目的で、ＴＦＴ基板の画素部に平坦化膜を用いる技術が特許文献１〜３に開示されている。具体的には、ＴＦＴ基板の透明電極（陽極）の下層に形成される絶縁層として平坦化膜を形成している。なお、透明電極は、また、ＴＦＴの透明電極下層に、無機絶縁膜と有機樹脂膜とで積層された絶縁層を形成する技術も特許文献４に開示されている。

平坦化膜としては、平坦化に適する材料という理由でポリイミド樹脂やアクリル樹脂といった有機絶縁膜が主に用いられる。しかし、これらの有機絶縁膜は、活性化不純物が含有されているだけでなく、吸湿しやすいという特徴を有している。従って、有機絶縁膜に吸収された水分や不純物が有機ＥＬ層に浸入し、有機ＥＬ層の絶縁性及び信頼性が劣化するという問題が生じる。

上述した問題を解決するため、図８に示すように、ＴＦＴ基板１１０の表示領域１１１と周辺領域１１２では平坦化膜が分離され、周辺領域１１２の一部で平坦化膜がない非平坦化領域３００を有する構造が特許文献５、６に開示されている。これにより、有機ＥＬ層から漏出する水分や不純物による信頼性劣化を防止することができる。

特開２００２−０７６３４６号公報 特開２００２−２０２７３５号公報 特開２００２−２１５０６３号公報 特開２０００−３４９３００号公報 特開２００５−１６４８１８号公報 特開２００６−０６６２０６号公報

しかしながら、発明者は従来技術には以下の課題があることを見出した。図９を用いて、従来技術に係る課題を以下に説明する。図９は、図８で示した非平坦化領域３００におけるＴＦＴ基板１１０の構造を示した断面図である。図９は、ゲート絶縁膜２０より上の積層構造を示している。ゲート絶縁膜２０の上には、ゲート配線２１が形成されている。そして、層間絶縁膜２２に形成されたコンタクトホール２８を介して信号配線２３とゲート配線２１が接続している。更に、信号配線２３の上を覆うようにパッシベーション膜２４が形成され、その上に上層導電膜２５が形成されている。ここで、信号配線２３は、ＴＦＴの制御信号や電源信号を供給する配線を示している。上層導電膜２５は、有機ＥＬ層を挟み込む電極のうち、有機ＥＬ層の上層に配置される陽極（カソード電極）を形成する。

図９に示すように、従来技術では、上層導電膜２５と信号配線２３との間に層間絶縁膜２２が１層形成されている。パッシベーション膜２４の厚みは、３００ｎｍ以下と薄いため、プロセス上のばらつき等によっては、上層導電膜２５と信号配線２３との間（例えば矢印部）で絶縁耐性が低下する場合がある。その結果、上層導電膜２５と信号配線２３とが短絡し、有機ＥＬ表示装置の歩留及び信頼性が低下する問題が生じている。

本発明は、以上の問題点を鑑みてなされたものであり、歩留及び信頼性の高い表示装置、及びその製造方法を提供することを目的とする。

本発明の第１の態様は、表示領域と、前記表示領域の外側に配置された周辺領域と備える表示装置であって、基板と、前記基板の前記表示領域内に形成されたＴＦＴと、前記ＴＦＴの上に層間絶縁膜と、前記表示領域において前記層間絶縁膜の上に配置され、前記周辺領域から信号又は電源を前記ＴＦＴに供給するための配線と、前記配線の上に形成されたパッシベーション膜と、前記表示領域に設けられ、前記パッシベーション膜の上に形成された平坦化膜と、前記平坦化膜の上に形成された上層導電膜と、を備え、前記周辺領域の前記平坦化膜が形成されていない非平坦化領域において、前記配線と前記上層導電膜との間に２層以上の無機絶縁膜が形成されているものである。

本発明の第２の態様は、表示領域と、前記表示領域の外側に配置された周辺領域と備える表示装置の製造方法であって、基板上の前記表示領域内に、ＴＦＴを形成する工程と、前記ＴＦＴの上に層間絶縁膜を形成する工程と、前記表示領域内における前記層間絶縁膜の上に、前記周辺領域から信号又は電源を前記ＴＦＴに供給するための配線を形成する工程と、前記配線の上にパッシベーション膜を形成する工程と、前記パッシベーション膜の上に、前記表示領域に配置される平坦化膜を形成する工程と、前記周辺領域の前記平坦化膜が形成されていない非平坦化領域において、前記配線と前記上層導電膜との間に少なくとも２層以上の無機絶縁膜が形成されているものである。

本発明によれば、歩留及び信頼性の高い表示装置、及びその製造方法を提供することができる。

以下に、本発明の好ましい実施の形態を説明する。説明の明確化のため、以下の記載および図面は、適宜、省略および簡略化がなされている。また、説明の明確化のため、必要に応じて重複説明は省略されている。

始めに、本発明に係る表示装置に用いられるＴＦＴ基板について説明する。本発明に係る表示装置１００は、特に有機ＥＬ表示装置を例に用いて説明する。図１（ａ）は、有機ＥＬ表示装置に用いられるＴＦＴ基板の構成を示す正面図である。これは、実施の形態１及び実施の形態２において共通の構造である。図１に示す有機ＥＬ表示装置は、ガラス基板等で形成されるＴＦＴ基板１１０を有している。図１（ｂ）は、図１（ａ）のＴＦＴ基板の表示領域を示している。ＴＦＴ基板１１０は、例えばＴＦＴがアレイ状に配置されたＴＦＴアレイ基板である。

ＴＦＴ基板１１０には、表示領域１１１と表示領域１１１を囲むように設けられた周辺領域１１２とが設けられている。図１（ｂ）に示すように表示領域１１１は矩形状に形成される。周辺領域１１２は、表示領域１１１を囲むように額縁状に形成される。この周辺領域１１２において、枠状のシール材が形成され、ＴＦＴ基板１１０と対向基板とが貼り合わせられる。これにより、有機ＥＬ層が封止される。さらに、周辺領域１１２には、平坦化膜が形成されていない非平坦化領域３００が配置されている。非平坦化領域３００は、表示領域１１１を囲むよう枠状に配置されている。この非平坦化領域３００では、後述する平坦化膜が除去されている。すなわち、非平坦化領域３００では、平坦化膜が形成されていない溝が形成されている。なお、非平坦化領域３００は、例えば、シール材の内側に形成される。

図１（ａ）に示すように、表示領域１１１には、複数の走査信号線１１３と複数の表示信号線１１４とが形成されている。複数の走査信号線１１３は平行に設けられている。同様に、複数の表示信号線１１４は平行に設けられている。走査信号線１１３と表示信号線１１４とは、互いに交差するように形成されている。走査信号線１１３と表示信号線１１４とは直交している。そして、隣接する走査信号線１１３と表示信号線１１４とで囲まれた領域が画素１１７となる。従って、ＴＦＴ基板１１０では、画素１１７がマトリクス状に配列される。

ＴＦＴ基板１１０の周辺領域１１２には、走査信号駆動回路１１５と表示信号駆動回路１１６とが設けられている。走査信号線１１３は、表示領域１１１から周辺領域１１２まで延設されている。走査信号線１１３は、ＴＦＴ基板１１０の端部で、走査信号駆動回路１１５に接続される。表示信号線１１４も同様に、表示領域１１１から周辺領域１１２まで延設されている。表示信号線１１４は、ＴＦＴ基板１１０の端部で、表示信号駆動回路１１６と接続される。走査信号駆動回路１１５の近傍には、外部配線１１８が接続されている。また、表示信号駆動回路１１６の近傍には、外部配線１１９が接続されている。外部配線１１８、１１９は、例えば、ＦＰＣ（Flexible Printed Circuit）等の配線基板である。

外部配線１１８、１１９を介して走査信号駆動回路１１５、及び表示信号駆動回路１１６に外部からの各種信号が供給される。走査信号駆動回路１１５は外部からの制御信号に基づいて、ゲート信号（走査信号）を走査信号線１１３に供給する。このゲート信号によって、走査信号線１１３が順次選択されていく。表示信号駆動回路１１６は外部からの制御信号や、表示データに基づいて表示信号を表示信号線１１４に供給する。これにより、表示データに応じた表示電圧を各画素１１７に供給することができる。

画素１１７内には、少なくとも１つのＴＦＴ１２０が形成されている。ＴＦＴ１２０は表示信号線１１４と走査信号線１１３の交差点近傍に配置される。このＴＦＴ１２０は、例えば、スイッチング（ＳＷ）用の薄膜トランジスタである。このＴＦＴ１２０が駆動用ＴＦＴに表示電圧を供給する。そして、駆動用ＴＦＴが画素電極に表示電圧に応じた駆動電流を供給する。即ち、走査信号線１１３からのゲート信号（走査信号）によって、スイッチング素子であるＴＦＴ１２０がオンする。これにより、表示信号線１１４から、ＴＦＴ１２０のドレイン電極に接続された駆動用ＴＦＴに表示電圧が印加される。そして、駆動用ＴＦＴは電源電圧、及び画素電極に接続されており、表示電圧に応じた駆動電流を画素電極に供給する。つまり、走査信号線１１３は、ＴＦＴ１２０にゲート信号（走査信号）を供給する信号配線であり、表示信号線１１４は、ソース信号（表示電圧）を供給する信号配線である。

画素電極は、有機ＥＬ表示装置の有機ＥＬ層を挟持する陰極（アノード電極）である。そして、陰極である画素電極と、陽極（カソード電極）である対向電極との間に、表示電圧に応じた電流が流れ、有機ＥＬ層が発光する。ここで、画素電極は有機ＥＬ層の下層に配置され、対向電極は、有機ＥＬ層の上層に配置される。前述したように、ＴＦＴアレイ基板の画素１１７には、それぞれ有機ＥＬ層を有する有機ＥＬ素子が形成されている。従って、画素１１７内のＴＦＴ１２０の表示電圧を制御することにより、有機ＥＬ素子毎に発光量を制御することが可能となる。つまり、画素１１７毎に表示電圧を変えることにより、所望の画像を表示することができる。

実施の形態１．
次に、実施の形態１に係るＴＦＴ基板の一例について説明する。実施の形態１は、ＴＦＴ基板の非平坦化領域３００において、周辺領域１１２からＴＦＴに信号及び電源等を供給するための信号配線と、上層導電膜との間に２層以上の無機絶縁膜を形成することに特徴を有している。これにより、ＴＦＴ基板１１０の非平坦化領域３００において、信号配線と上層導電膜との絶縁耐性を向上させることができる。

まず、始めに画素に設けられたＴＦＴ１２０の構造及び製造方法について述べる。なお、以下は、有機ＥＬ表示装置に適用されるトップゲート型構造のＴＦＴの一例について説明するものであるが、本発明は、トップゲート型構造に限らず、ボトムゲート型構造のＴＦＴに用いることも可能である。

図２は、実施の形態１に係るトップゲート型ＴＦＴ基板の断面構造を示した断面図である。図２に示すＴＦＴ基板１１０は、ガラス基板１、拡散防止層２、半導体層３、ゲート絶縁膜１０、及びゲート電極１１を有している。ガラス基板１上には拡散防止層２が形成されている。拡散防止層２の上には、半導体層３が形成されている。半導体層３は、チャネル領域３２、ソース領域３１、及びドレイン領域３３から構成される。また、半導体層３、ゲート絶縁膜１０、及びゲート電極１１によって、ＴＦＴ１２０が形成される。ＴＦＴ基板１１０には、ＴＦＴ１２０がアレイ状に複数形成されており、図２はその中の一つのＴＦＴ１２０の断面を示している。チャネル領域と対向する箇所にはゲート電極１１が配置される。このようなＴＦＴ１２０が後述するパッシベーション膜によって覆われる。そして、ドレイン領域３３、及びソース領域３１等には、ゲート絶縁膜１０とパッシベーション膜に形成されたスルーホールを介して、各種の信号配線が接続される。

次に、ＴＦＴの製造方法について説明する。始めに、ガラス基板１を純水又は酸を用いて洗浄する。ＴＦＴ基板１１０に使用される基板材料は、ガラスに限らず、ポリカーボネートやアクリル等のプラスチックを用いることが可能である。

その後、ガラス基板１を覆うように、拡散防止層２が成膜される。拡散防止層２には、例えばＳｉＮ（窒化シリコン）が用いられ、化学気相成膜（ＣＶＤ）法等により成膜される。拡散防止層２は、ガラス基板１とその上部の素子間との絶縁、及びガラス基板１からの不純物の拡散を防止する。また、拡散防止層２の上部に形成される半導体層３との界面準位密度を抑え、ＴＦＴ１２０の性能を安定化する。なお、拡散防止層２の材料には、ＳｉＮに限らず、ＳｉＯ_２（酸化シリコン）等を用いることも可能である。

その後、拡散防止層２の上に、チャネル領域３２、ソース領域３１、及びドレイン領域３３を有する半導体層３が島状に形成される。まず、半導体層３の材料が拡散防止層２の上に成膜される。半導体層３の材料としては、アモルファスシリコン膜やマイクロクリスタルシリコンが使用可能であるが、性能を向上させるためにはより高品質なポリシリコン膜を用いることが望ましい。但し、ポリシリコン膜を直接基板にＣＶＤ法で形成するには、６００℃以上の熱処理が必要となるため、通常の安価なガラス基板に形成することが困難である。従って、プラズマＣＶＤ法等の低温ＣＶＤ法によって、まずアモルファスシリコン膜を拡散防止層２上に形成し、レーザーアニーリングによってポリシリコン化する工程を用いることが望ましい。その後、フォトレジスト工程やドライエッチング工程等を用いて、半導体層３を所望の形状に形成する。

その後、半導体層３の上を覆うように、ゲート絶縁膜１０が成膜される。ゲート絶縁膜１０は、例えばＳｉＯ_２（酸化シリコン）が用いられる。ゲート絶縁膜１０は、半導体層３との界面準位密度を抑える効果を有している。また、ガラス基板１の材料であるガラスの熱歪を考慮すると低温ＣＶＤ法による成膜が望ましい。なお、ゲート絶縁膜１０をＳｉＯ_２以外の材料によって形成したり、低温ＣＶＤ法以外のＴＦＴ製造手段によって形成することが可能である。

その後、ゲート絶縁膜１０を介して、チャネル領域３２を覆う部分にゲート電極１１が島状に形成される。つまり、ゲート電極１１とチャネル領域３２との間には、ゲート絶縁膜１０が配置され、ゲート電極１１は、ゲート絶縁膜１０を挟んで半導体層３のチャネル領域３２の対面に配置されている。即ち、半導体層３のチャネル領域３２とゲート電極１１は、ゲート絶縁膜１０を挟んで対向配置される。ゲート電極１１の形成では、まず、Ｍｏ膜等をスパッタリング法等の方法によって成膜する。

その後、フォトレジスト工程を用いて、ゲート電極１１を島状の形状に形成する。具体的には、Ｍｏ膜上に塗布したフォトレジストをベークし、フォトレジストが所定のパターン形状にマスキングされ、露光処理される。次に、例えば有機アルカリ系の現像液でフォトレジストが現像され、パターニングされる。更に、例えばリン酸及び硝酸の混合溶液を用いてＭｏ膜をウェットエッチングすることにより、ゲート電極１１が所望のパターン形状に形成される。そして、フォトレジストを除去し、除去された基板を洗浄する。

その後、ゲート電極１１をマスクに用いて、半導体層３のソース領域３１及びドレイン領域３３に、例えばリン（Ｐ）或いはボロン（Ｂ）等の不純物を導入する。これにより、半導体層３に、高濃度不純物領域が形成される。導入法としては、イオン注入法やイオンドーピング法を用いて行うことができる。以上の工程を経て、ＴＦＴ１２０が完成する。

そして、ＴＦＴ１２０の上には、層間絶縁膜、信号配線、パッシベーション膜、平坦化膜、画素電極、有機ＥＬ層、及び対向電極が順次形成される。これらの工程については、後述する。

図２では図示されないが、ゲート電極１１は、チャネル領域３２の上層領域以外に延伸され、ゲート配線を形成する。このゲート配線は、図１に示した走査信号線１１３と接続し、走査信号駆動回路１１５と接続する。走査信号駆動回路１１５は、外部からの制御信号に基づくゲート信号（走査信号）を走査信号線１１３を介してゲート電極１１に供給する。つまり、ゲート配線を介してゲート電極１１と接続した走査信号線１１３は、ＴＦＴ１２０へ制御信号を供給し、有機ＥＬ素子の発光を制御する。ここで、走査信号線１１３は、ＴＦＴ１２０への制御信号を供給する配線である。走査信号線１１３は、走査信号駆動回路１１５と接続する場合、ＴＦＴ基板１１０の表示領域１１１から周辺領域１１２へ延伸する。

次に、図３（ａ）〜（ｄ）を用いて、ＴＦＴ１２０を形成後の工程について説明する。すなわち、ゲート電極１１、及びゲート配線１１ａの形成工程以降について述べる。図３は、図１に示した非平坦化領域３００におけるＴＦＴ基板の断面構造を示している。なお、図３では、ゲート絶縁膜１０よりも下層の構造については省略している。

図３（ａ）は、ゲート絶縁膜１０の上にゲート配線１１ａが形成される工程を示した断面図である。ゲート絶縁膜１０までの製造方法は、図２に示した方法と同様であるため、説明を省略する。ゲート絶縁膜１０を成膜したＴＦＴ基板１１０上に、例えばＭｏ膜等のゲートメタルをスパッタリング法等により成膜する。その後、フォトレジスト工程によってレジストパターンを形成し、エッチング工程によってゲートメタルをエッチングする。その後不要となったレジストの除去を行い、ゲート配線１１ａを得る。ここまでの構造が、図３（ａ）に示されている。ゲート配線１１ａの形成工程は、図２のゲート電極１１の形成工程と同じ工程である。即ち、このゲート配線１１ａは、図２に示すゲート電極１１から延伸されたものであり、ゲート電極１１と同じ工程で形成されるものである。但し、ゲート配線１１ａの下層領域には、ＴＦＴ１２０は形成されない。

次に、図３（ｂ）を用いて、層間絶縁膜１２の形成からコンタクトホール１８の形成される工程について説明する。ゲート配線１１ａを形成した後、ゲート配線１１ａを覆うように、層間絶縁膜１２を成膜する。層間絶縁膜１２の材料は、例えばＳｉＯ_２膜等が用いられる。層間絶縁膜１２は、基板材料であるガラスの熱歪を考慮すると低温ＣＶＤ法による成膜が望ましいが、その方法に限るものではない。また、材料もＳｉＯ_２膜に限らない。層間絶縁膜１２は、他の材料を用いた無機絶縁膜でもよい。

その後、ゲート配線１１ａとその上に形成される信号配線１３とを接続するためのコンタクトホール１８を層間絶縁膜１２に形成する。コンタクトホール１８の形成部分には、フォトレジスト工程によってレジストパターンが除去され、ドライエッチング工程によって層間絶縁膜１２をエッチングする。その後不要となったレジストを除去し、コンタクトホール１８を得る。ここまでの構造が、図３（ｂ）に示されている。これにより、ゲート配線１１ａまで到達するコンタクトホール１８が形成される。

次に、図３（ｃ）を用いて、信号配線１３が形成される工程について説明する。コンタクトホール１８の形成後、スパッタリング法等により厚さ１．０μｍ以下の導電膜を成膜する。その後、フォトレジスト工程によってレジストパターンを形成し、ウェットエッチング或いはドライエッチングによるエッチング工程により導電膜を所望の形状にパターニングする。その後、不要となったレジストを除去し、信号配線１３を得る。導電膜を成膜する時、コンタクトホール１８の内部にも導電膜の材料が埋め込まれる。従って、信号配線１３とゲート配線１１ａはコンタクトホール１８を介して物理的及び電気的に接続される。ここまでの構造が図３（ｃ）に示されている。なお、信号配線１３は、ゲート配線１１ａに接続される配線に限られるものではない。例えば、ＴＦＴ１２０のソース領域３１やドレイン領域３３と接続される配線であってもよい。すなわち、信号配線１３は、ＴＦＴ１２０と電気的に接続される配線として用いることができる。従って、信号配線１３を介して、ＴＦＴ１２０へのゲート信号、ソース信号、電源電位等が供給される。この信号配線１３は周辺領域１１２からＴＦＴ１２０に信号又は電源を供給するよう周辺領域１１２から表示領域１１１にわたって形成され、表示領域１１１内において層間絶縁膜１２の上に配置される。

次に、図３（ｄ）を用いて、パッシベーション膜１４が形成される工程について説明する。ここでは、信号配線１３の上を覆うように、パッシベーション膜１４が成膜される。パッシベーション膜１４は、例えばＳｉＮ膜等の絶縁膜を用いて、プラズマＣＶＤ法により成膜される。一方、表示領域１１１においてもパッシベーション膜１４が形成される。
ここで、表示領域における製造工程を図４を用いて説明する。図４は、表示領域１１１においてＴＦＴが形成されている箇所の構成を示す断面図である。まず、ＴＦＴ１２０が形成されている表示領域１１１では、パッシベーション膜１４の上に形成される画素電極と信号配線とを接続するためにスルーホールを形成する。具体的には、パッシベーション膜１４の上に、フォトレジスト工程によりレジストパターンを形成し、ドライエッチングによりパッシベーション膜１４をエッチングする。その結果、パッシベーション膜１４にスルーホールが形成される。その後、不要になったレジストは除去される。

このパッシベーション膜１４にスルーホールを形成した後、基板表面を平滑化するため、有機平坦化膜１７が成膜される。有機平坦化膜１７は、スルーホールを有するパッシベーション膜１４の上に形成される。そして、この有機平坦化膜１７にもスルーホールが形成される。さらに、有機平坦化膜１７の上には、アノード電極となる画素電極４１が形成される。この画素電極４１がスルーホールを介して、ＴＦＴ１２０と電気的に接続される。そして、画素電極４１の上には有機ＥＬ層４２が形成される。さらに、有機ＥＬ層４２上には、対向電極を含む上層導電膜１５が形成される。この対向電極がカソード電極（陽極）となる。そして、対向電極と、画素電極４１とは対向配置され、これらの間に、有機ＥＬ層４２が挟持される。これにより、表示電圧に応じた輝度で有機ＥＬ層４２が発光する。上層導電膜１５は、例えば、周辺領域１１２から表示領域１１１にわたって形成され、共通電位（カソード電位）を画素内の対向電極（カソード電極）に供給する。よって、周辺領域１１２内の非平坦化領域３００にも上層導電膜１５が形成される。

有機平坦化膜１７は、例えば、厚さが１μｍ以上のポリイミド樹脂やアクリル樹脂等を用いることができる。また、有機平坦化膜１７として感光性樹脂を用いることによって、容易にパターニングできる。有機平坦化膜１７は、例えば、表示領域１１１の全体に形成される。さらに、前述したように有機ＥＬ層の水分劣化を防止するため、周辺領域１１２には、非平坦化領域３００が形成される。すなわち、フォトリソグラフィー工程を用いて、周辺領域１１２の一部又は全部において有機平坦化膜１７を除去する。これにより、周辺領域１１２のシール材内側には非平坦化領域３００が形成される。

ここで、表示領域１１１では、信号配線１３と上層導電膜１５との間には、有機平坦化膜１７、及びパッシベーション膜１４が形成されている。従って、信号配線１３と上層導電膜１５とは、短絡が生じにくい。しかしながら、周辺領域１１２では、膜厚の厚い有機平坦化膜１７が形成されていない非平坦化領域３００が形成される。この場合、プロセス上のばらつき等によっては、非平坦化領域３００において、信号配線１３と上層導電膜１５とが短絡し、有機ＥＬ表示装置に表示不良が発生するという問題があった。そこで、本実施の形態では、図３（ｄ）で示したパッシベーション膜１４の成膜工程を２回に分けて実施している。すなわち、パッシベーション膜１４は２層の無機絶縁膜によって形成される。

具体的には、図５に示すように、パッシベーション膜１４は、１回目の成膜工程による第１のパッシベーション膜１４ａと２回目の成膜工程による第２のパッシベーション膜１４ｂとから構成される。なお。図５は、非平坦化領域３００におけるＴＦＴ基板１１０の構成を示した断面図である。図５では、パッシベーション膜１４が第１のパッシベーション膜１４ａと、第２のパッシベーション膜１４ｂとの２層構造となっている。また、第１のパッシベーション膜１４ａと第２のパッシベーション膜１４ｂとのトータル膜厚は、３００ｎｍ以上となっている。図５におけるパッシベーション膜１４の積層数は２層であるが、２層以上の積層構造とすることが可能である。また、各々のパッシベーション膜１４ａ、１４ｂの材料は、同じ材料に限らず、異なる材料を用いることが可能である。例えば、窒化シリコン層や、酸化シリコン層を用いることができる。更に、各々のパッシベーション膜１４ａ、１４ｂの膜厚は、同じでなくてもよい。なお、図５では、ゲート絶縁膜１０よりも下層の構造については省略している。

各々のパッシベーション膜１４ａ、１４ｂの成膜方法には、例えば、ＣＶＤ法が用いられる。実施の形態１では、パッシベーション膜１４が２層以上の積層構造であり、且つトータル膜厚が３００ｎｍ以上であることが重要であり、その製造方法を限定するものではない。従って、以上に示した製造方法は、例示的に示されたものであり、ＴＦＴ製造に係る当業者が考えうる他の方法を適用することも可能である。

以上のように、パッシベーション膜１４を２層以上の積層構造にし、トータル膜厚を３００ｎｍ以上とすることで、上層導電膜１５と信号配線１３との間の絶縁耐性を向上させ、上層導電膜１５と信号配線１３との短絡を防止することができる。なお、上層導電膜１５は、例えば、ＩＴＯ等の透明導電膜によって形成される。上層導電膜１５は、公知のスパッタリング法、及びフォトリソグラフィー工程によってパターニングされる。なお、パッシベーション膜１４と上層導電膜１５の間の有機ＥＬ層、及び画素電極の形成には、公知の材料、及び方法を用いることができるため、説明を省略する。さらに、画素１１７を確定するため、有機ＥＬ層を分離するための、隔壁を形成してもよい。

なお、積層構造のパッシベーション膜１４の下層に配置される信号配線１３は、特に限定されるものではい。例えば、上述した走査信号線１１３と接続される信号配線１３に限らず、走査信号線１１３と接続される信号配線１３や、電源電圧を供給するための信号配線１３等であってもよい。すなわち、信号配線１３は、ＴＦＴ１２０と電気的に接続される配線であればよい。もちろん、スイッチング用のＴＦＴ１２０に限らず、駆動用ＴＦＴやその他のＴＦＴに接続されていてもよい。そして、この信号配線１３を介して画素１１７内のＴＦＴ１２０に電源や信号を供給する。この場合、信号配線１３は、周辺領域１１２から表示領域１１１まで形成され、ＴＦＴ１２０と接続される。非平坦化領域３００において信号配線１３は、パッシベーション膜１４と層間絶縁膜１２との間に配置されている。

そして、ＴＦＴ１２０、及び信号配線１３の上層に積層構造のパッシベーション膜１４を形成する。これにより、非平坦化領域３００において、パッシベーション膜１４の下層に配置される信号配線１３とその上層に配置される上層導電膜１５との絶縁不良の発生を抑制することができる。すなわち、パッシベーション膜１４が積層構造を有しているため、層間絶縁膜１２やゲート絶縁膜１０の上層に信号配線１３が形成された場合であっても、絶縁不良の発生が抑制される。さらに、パッシベーション膜１４の上層に配置される導電膜は、上層導電膜１５に限られるものではない。例えば、画素内の他の電極と接続される導電膜であってもよい。従って、非平坦化領域３００において、上層導電膜１５と下層の信号配線１３の間に２層の無機絶縁膜からなるパッシベーション膜１４が形成されていればよい。さらに、２層の無機絶縁膜からなるパッシベーション膜１４の合計膜厚を３００ｎｍ以上とする。そして、非平坦化領域３００全体において、信号配線１３と上層導電膜１５との間に２層の無機絶縁膜を配置する。これにより、絶縁不良を更に抑制することが可能となる。

なお、上記の説明では、周辺領域１１２の一部に非平坦化領域３００を形成したが周辺領域１１２の略全てを非平坦化領域３００にすることも可能である。すなわち、周辺領域１１２全体を非平坦化領域３００とすることも可能である。この場合、表示領域１１１の外側部分全体で有機平坦化膜１７を除去して、非平坦化領域３００を形成する。そして、周辺領域全体に積層構造のパッシベーション膜１４を形成する。なお、有機平坦化膜１７に限らず、無機平坦化膜を用いてもよい。このように、平坦化膜を形成することによって有機ＥＬ素子の形成面を平坦にすることができる。よって、表示品位を向上することができる。

また、図６に示すように、非平坦化領域３００において、ゲート配線１１ａと同じレイヤからなる信号配線１３ａを形成してもよい。すなわち、非平坦化領域３００における信号配線がゲート配線１１ａと同じレイヤの信号配線１３ａから構成される。この信号配線１３ａは、非平坦化領域３００から有機平坦化膜１７が配置されている領域まで延設されている。そして、有機平坦化膜１７が形成されている領域において、層間絶縁膜１２にコンタクトホールが形成される。このコンタクトホールを介して、層間絶縁膜１２の下層の信号配線１３ａと、層間絶縁膜１２の上層の信号配線１３とが電気的に接続される。信号配線１３ａを介して画素１１７内の信号配線１３に信号、電源電位が供給される。このような構成では、非平坦化領域３００における信号配線１３ａと上層導電膜１５との間に、層間絶縁膜１２及びパッシベーション膜１４の無機絶縁膜が配設される。つまり、非平坦化領域３００においては、ゲート配線１１ａと同じレイヤの信号配線１３ａを形成することにより、上層導電膜１５と信号配線１３ａとの間に２層以上の絶縁膜構造が形成できる。この場合は、パッシベーション膜１４を２層構造としなくても、絶縁不良を更に抑制することが可能となる。すなわち、パッシベーション膜１４を１層とした場合でも、非平坦化領域３００において上層導電膜１５と信号配線１３ａとの間には、２層の無機絶縁膜が配置される。これにより、絶縁不良の抑制とともに、製造工程の簡略化を図ることができる。この場合、非平坦化領域では、信号配線１３を形成せず、信号配線１３ａのみを形成する。なお、図６では、ゲート絶縁膜１０よりも下層の構造については省略している。

実施の形態２．
次に、図７を用いて、実施の形態２について説明する。図７は、実施の形態２に係る平坦化膜のない周辺領域の断面構造を示した断面図である。実施の形態１と同じ構成要素については、図１から図６で示した符号と同じ符号を用いる。図６では、パッシベーション膜１４の膜厚Ｄが３００ｎｍ以上有することに特徴を有している。また、ここではパッシベーション膜１４を１層の絶縁膜で形成している。それ以外の構成、及び製造方法については、実施の形態１を同じであるため、説明は省略する。

以上のような構成により、第２の実施形態も第１の実施形態と同様の効果を得ることが可能となる。さらに、実施の形態１と実施の形態２を組み合わせてもよい。

本発明は有機ＥＬ表示装置に限られるものではない。発光層の下に平坦化膜を有する自発光型表示装置であれば、適用可能である。例えば、有機ＥＬ表示装置の他、無機ＥＬ表示装置に対して適用することができる。この場合、上層導電膜１５がＥＬ層と接続されるカソード電極、又はアノード電極とする。なお、本発明は、上記の各実施形態に限定されるものではない。本発明の範囲において、上記の実施形態の各要素を、当業者であれば容易に考えうる内容に変更、追加、変換することができる。

本発明に係る表示装置に用いられるＴＦＴ基板を示す平面図である。 実施の形態１に係るＴＦＴ基板のＴＦＴの構成を示す断面図である。 実施の形態１に係るＴＦＴ基板の非平坦化領域の製造工程を示す断面図である。 表示領域においてＴＦＴが形成されている箇所の構成を示す断面図である。 実施の形態１に係るＴＦＴ基板の非平坦化領域の断面図である。 実施の形態１に係るＴＦＴ基板の非平坦化領域を含む領域の断面図である。 実施の形態２に係るＴＦＴ基板の非平坦化領域の断面図である。 自発光型表示装置の平面図である。 従来技術に係るＴＦＴ基板の非平坦化領域の断面図である。

符号の説明

１ ガラス基板、 ２ 拡散防止層、
３ 半導体層、 ３１ ソース領域、 ３２ チャネル領域、 ３３ ドレイン領域、
４ ＴＦＴ、 １０ ゲート絶縁膜、 １１ ゲート電極、 １１ａ ゲート配線、
１２ 層間絶縁膜、 １３、１３ａ 信号配線、
１４、１４ａ、１４ｂ パッシベーション膜、
１５ 上層導電膜、 １７ 平坦化膜、
２０ ゲート絶縁膜、 ２１ ゲート配線、 ２２ 層間絶縁膜、 ２３ 信号配線、
２４ パッシベーション膜、 ２５ 導電膜、
４１ 画素電極、４２ 有機ＥＬ層
１１０ ＴＦＴ基板、 １１１ 表示領域、 １１２ 周辺領域、
１１３ 走査信号線、 １１４ 表示信号線、
１１５ 走査信号駆動回路、 １１６ 表示信号駆動回路、
１１７ 画素、 １１８、１１９ 外部配線、
１２０ ＴＦＴ、３００ 非平坦化領域

Claims (8)

1. 表示領域と、前記表示領域の外側に配置された周辺領域と備える表示装置であって、
   基板と、
   前記基板の前記表示領域内に形成されたＴＦＴと、
   前記ＴＦＴの上に設けられた層間絶縁膜と、
   前記表示領域において前記層間絶縁膜の上に配置され、前記周辺領域から信号又は電源を前記ＴＦＴに供給するための配線と、
   前記配線の上に形成されたパッシベーション膜と、
   前記表示領域に設けられ、前記パッシベーション膜の上に形成された平坦化膜と、
   前記平坦化膜の上に形成された上層導電膜と、を備え、
   前記周辺領域の前記平坦化膜が形成されていない非平坦化領域において、前記配線と前記上層導電膜との間に２層以上の無機絶縁膜が形成されている表示装置。
2. 前記２層以上の無機絶縁膜の合計膜厚が、３００ｎｍ以上であることを特徴とする請求項１に記載の表示装置。
3. 前記層間絶縁膜の下に配置され、前記ＴＦＴと接続されるゲート配線をさらに備え、
   前記非平坦化領域における前記配線が前記ゲート配線と同じレイヤで形成され、
   前記非平坦化領域において、前記配線と前記上層導電膜との間の２層以上の無機絶縁膜が前記層間絶縁膜、及び前記パッシベーション膜によって形成されている請求項１、又は２に記載の表示装置。
4. 前記非平坦化領域における前記配線が前記層間絶縁膜の上に配置され、前記パッシベーション膜を２層以上の無機絶縁膜によって形成されている請求項１、又は２に記載の表示装置。
5. 表示領域と、前記表示領域の外側に配置された周辺領域と備える表示装置の製造方法であって、
   基板上の前記表示領域内に、ＴＦＴを形成する工程と、
   前記ＴＦＴの上に層間絶縁膜を形成する工程と、
   前記表示領域内における前記層間絶縁膜の上に、前記周辺領域から信号又は電源を前記ＴＦＴに供給するための配線を形成する工程と、
   前記配線の上にパッシベーション膜を形成する工程と、
   前記パッシベーション膜の上に、前記表示領域に配置される平坦化膜を形成する工程と、
   前記周辺領域の前記平坦化膜が形成されていない非平坦化領域において、前記配線と前記上層導電膜との間に少なくとも２層以上の無機絶縁膜が形成されている表示装置の製造方法。
6. 前記２層以上の無機絶縁膜の合計膜厚が、３００ｎｍ以上であることを特徴とする請求項５に記載の表示装置の製造方法。
7. 前記層間絶縁膜を形成する前に、前記ＴＦＴと接続されるゲート配線を形成する工程をさらに備え、
   前記非平坦化領域における前記配線が前記ゲート配線と同じレイヤで形成され、
   前記非平坦化領域において、前記配線と前記上層導電膜との間の２層以上の無機絶縁膜が前記層間絶縁膜、及び前記パッシベーション膜によって形成されている請求項５、又は６に記載の表示装置の製造方法。
8. 前記非平坦化領域における前記配線が前記層間絶縁膜の上に配置され、前記パッシベーション膜を２層以上の無機絶縁膜によって形成されている請求項５、又は６に記載の表示装置の製造方法。

Images