KR102304726B1 - 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치 - Google Patents

디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치 Download PDF

Info

Publication number
KR102304726B1
KR102304726B1 KR1020150043303A KR20150043303A KR102304726B1 KR 102304726 B1 KR102304726 B1 KR 102304726B1 KR 1020150043303 A KR1020150043303 A KR 1020150043303A KR 20150043303 A KR20150043303 A KR 20150043303A KR 102304726 B1 KR102304726 B1 KR 102304726B1
Authority
KR
South Korea
Prior art keywords
active layer
insulating layer
contact hole
hydrogen concentration
circuit unit
Prior art date
Application number
KR1020150043303A
Other languages
English (en)
Other versions
KR20160116244A (ko
Inventor
이재현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150043303A priority Critical patent/KR102304726B1/ko
Priority to US14/925,644 priority patent/US9627417B2/en
Publication of KR20160116244A publication Critical patent/KR20160116244A/ko
Application granted granted Critical
Publication of KR102304726B1 publication Critical patent/KR102304726B1/ko

Links

Images

Classifications

    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H01L27/3246—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H01L2227/32—
    • H01L2251/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예는 화소회로부 및 구동회로부를 포함하는 기판을 준비하는 단계와, 기판의 화소회로부 상에 제1활성층을 형성하는 단계와, 기판의 구동회로부 상에 제2활성층을 형성하는 단계와, 게이트절연층을 사이에 두고 상기 제1활성층 및 상기 제2활성층과 각각 중첩되는 게이트전극을 형성하는 단계와, 제1활성층 및 제2활성층을 덮는 제1절연층을 형성하는 단계와, 제1활성층 및 제2활성층 중 제1활성층의 일부를 노출시키며, 제1절연층을 관통하는 제1콘택홀을 형성하는 단계와, 제1콘택홀이 형성된 제1절연층이 위치하는 기판을 열처리하는 단계, 및 열처리가 된 기판 상에 위치하는 제1절연층을 관통하며, 제2활성층의 일부를 노출시키는 제2콘택홀을 형성하는 단계를 포함하는 디스플레이 장치의 제조방법을 개시한다.

Description

디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치{Manufacturing method of display device and display device thereof}
본 발명의 실시예들은 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치에 관한 것이다.
근래에 디스플레이 장치는 그 용도가 다양해지고 있다. 또한, 디스플레이 장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있으며, 고품질의 화면을 구현하기 위한 요구가 증가하고 있다.
디스플레이 장치는 화면을 제공하기 위한 복수의 회로부들을 포함하며, 회로부를 구성하는 각 소자들(예컨대 박막트랜지스터 및 스토리지 커패시터 등)은 회로부의 기능에 따라 서로 다른 특성을 가져야 한다.
본 발명의 실시예들은 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치에 관한 것이다.
본 발명의 일 실시예는 화소회로부 및 구동회로부를 포함하는 기판을 준비하는 단계; 상기 기판의 상기 화소회로부 상에 제1활성층을 형성하는 단계; 상기 기판의 상기 구동회로부 상에 제2활성층을 형성하는 단계; 게이트절연층을 사이에 두고 상기 제1활성층 및 상기 제2활성층과 각각 중첩되는 게이트전극을 형성하는 단계; 상기 제1활성층 및 상기 제2활성층을 덮는 제1절연층을 형성하는 단계; 상기 제1활성층 및 상기 제2활성층 중 상기 제1활성층의 일부를 노출시키며, 상기 제1절연층을 관통하는 제1콘택홀을 형성하는 단계; 상기 제1콘택홀이 형성된 상기 제1절연층이 위치하는 상기 기판을 열처리하는 단계; 및 상기 열처리가 된 기판 상에 위치하는 상기 제1절연층을 관통하며, 상기 제2활성층의 일부를 노출시키는 제2콘택홀을 형성하는 단계;를 포함하는 디스플레이 장치의 제조방법을 개시한다.
본 실시예에 있어서, 상기 제1활성층 및 상기 제2활성층은 동일한 마스크 공정에서 형성되며, 동일한 물질을 포함할 수 있다.
본 실시예에 있어서, 상기 제1콘택홀 주변의 상기 제1활성층의 수소농도는 상기 제2콘택홀 주변의 제2활성층의 수소농도보다 작을 수 있다.
본 실시예에 있어서, 상기 제1콘택홀 주변의 상기 제1절연층의 수소농도는 상기 제2콘택홀 주변의 상기 제1절연층의 수소농도보다 작을 수 있다.
본 실시예에 있어서, 상기 게이트절연층은 상기 제1 및 제2활성층과 상기 제1절연층 사이에 개재되고, 상기 제1콘택홀 및 상기 제2콘택홀을 각각은 상기 게이트절연층 및 상기 제1절연층을 관통할 수 있다.
본 실시예에 있어서, 상기 제1콘택홀 주변의 상기 게이트절연층의 수소농도는 상기 제2콘택홀 주변의 상기 게이트절연층의 수소농도보다 작을 수 있 다.
본 실시예에 있어서, 상기 제1활성층 및 상기 제2활성층을 동일한 불순물로 도핑하는 단계를 더 포함할 수 있다.
본 발명의 또 따른 실시예는, 화소회로부 및 구동회로부를 포함하는 기판; 상기 기판의 화소회로부 상에 형성되며, 제1활성층, 제1게이트전극 및 제1소스전극 및 제1드레인전극을 포함하는 제1박막트랜지스터; 상기 제1소스전극 및 상기 제1드레인전극 중 어느 하나와 연결된 표시소자; 상기 기판의 구동회로부 상에 형성되며, 제2활성층, 제2게이트전극 및 제2소스전극 및 제2드레인전극을 포함하는 제2박막트랜지스터; 및 상기 제1활성층 및 상기 제2활성층을 덮는 제1절연층;을 포함하고, 상기 제1절연층은 상기 제1활성층의 일부를 노출시키는 제1콘택홀 및 상기 제2활성층의 일부를 노출시키는 제2콘택홀을 포함하고, 상기 제1활성층 및 상기제2활성층은 동일한 물질을 포함하며, 상기 제1콘택홀 주변의 상기 제1활성층의 수소농도는 상기 제2콘택홀 주변의 제2활성층의 수소농도보다 작은, 디스플레이 장치를 개시한다.
본 실시예에 있어서, 상기 제1콘택홀 주변의 상기 제1절연층의 수소농도는 상기 제2콘택홀 주변의 상기 제1절연층의 수소농도보다 작을 수 있다.
본 실시예에 있어서, 상기 제1 및 제2활성층 및 상기 제1절연층 사이에 개재되는 게이트절연층을 더 포함하고, 상기 제1콘택홀 및 상기 제2콘택홀을 각각은 상기 게이트절연층 및 상기 제1절연층을 관통할 수 있다.
본 실시예에 있어서, 상기 제1콘택홀 주변의 상기 게이트절연층의 수소농도는 상기 제2콘택홀 주변의 상기 게이트절연층의 수소농도보다 작을 수 있다.
본 실시예에 있어서, 상기 제1활성층은 제1불순물이 도핑된 소스영역 및 드레인영역을 포함하고, 상기 제2활성층은 제2불순물이 도핑된 소스영역 및 드레인영역을 포함하며, 상기 제1불순물과 상기 제2불순물은 동일물질일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 관한 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치는 고속구동에 따른 응답속도가 증가하고 다양한 계조의 화면을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 나타낸 평면도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법을 나타낸 단면도이다.
도 9a는 제1콘택홀 주변의 제1절연층과 게이트절연층, 및 제1활성층의 수소 함량을 나타낸 그래프이다.
도 9b는 제2콘택홀 주변의 제1절연층과 게이트절연층, 및 제2활성층의 수소 함량을 나타낸 그래프이다.
도 10은 화소회로부의 제1박막트랜지스터와 구동회로부의 제2박막트랜지스터의 I-V곡선이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시장치를 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 나타낸 평면도이다.
도 1을 참조하면, 디스플레이 장치(1)는 복수의 화소들(P)이 형성되는 표시영역(DA) 및 표시영역(DA)과 인접한 비표시영역(NA)을 포함한다.
표시영역(DA)은 복수의 화소들(P)이 형성되는 영역으로, 표시영역(DA)을 통해 화상이 표시될 수 있다. 각 화소(P)에는 빛을 방출하는 유기발광소자(OLED)와 같은 표시소자에 흐르는 구동전류를 제어하기 위한 화소회로부(110)가 형성된다. 화소회로부(110)는 배선, 배선들과 연결된 박막트랜지스터(T1) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 본 발명의 비제한적인 실시예로서, 화소회로부(110)에 형성된 복수의 박막트랜지스터(T1) 중 일부는 구동용 박막트랜지스터이고 나머지는 스위치용 박막트랜지스터일 수 있다.
비표시영역(NA)은 화상이 표시되지 않는 영역으로, 비표시영역(NA)에는 표시영역(DA)의 각 화소(P)에 형성된 화소회로부(110)를 구동하기 위한 구동회로부(120)가 형성된다. 구동회로부(120)는 배선, 및 배선들과 연결된 박막트랜지스터(T2)를 포함하며, 각 화소(P)에 형성된 화소회로부(110)로 전기적 신호를 제공할 수 있다.
화소회로부(110)에 포함된 박막트랜지스터(T1, 이하, 제1박막트랜지스터라 함)와 구동회로부(120)에 포함된 박막트랜지스터(T2, 이하, 제2박막트랜지스터라 함)는 서로 다른 특성을 요구한다. 화소(P)를 통해 표시되는 계조는 유기발광소자(OLED)로 전달되는 전류, 예컨대 제1박막트랜지스터(T1)의 드레인 전류(Id)에 의해 결정된다. 유기발광소자의 계조 표현을 위한 전압 마진이 커져 계조를 풍부하게 표현하기 위해서 제1박막트랜지스터(T1)의 I-V 곡선이 문턱 전압 이전에 완만한 기울기를 가진다.
구동회로부(120)는 복수의 화소(P)를 구동하여야 하므로 고속동작이 가능해야 하고, 각 화소회로부(110)로 인가되는 신호를 제어하는 역할을 하므로 온/오프 특성이 중요하다. 예컨대, 제2박막트랜지스터(T2)의 I-V 곡선이 문턱 전압 이전에 완만한 기울기를 가지는 경우, 온/오프의 특성이 저하되므로 고속동작이 불가능해지고 각 화소회로부(110)로 인가되는 신호 지연이 발생할 수 있다. 따라서, 제2박막트랜지스터(T2)는 제1박막트랜지스터(T1)와 다른 특성, 예컨대 I-V 곡선이 문턱 전압 이전에 급격한 기울기를 가질 필요가 있다.
제1박막트랜지스터(T1)와 제2박막트랜지스터(T2)의 특성이 다르게 요구되나, 디스플레이 장치(1)의 제작과정에서 제1 및 제2박막트랜지스터(T1, T2)는 동일한 마스크 공정들을 통해 형성되므로 다른 특성을 가지기 어렵다. 그러나, 본 발명의 실시예들에 따르면 동일한 마스크 공정들을 통해 형성되지만 서로 다른 특성을 갖는 제1박막트랜지스터(T1)와 제2박막트랜지스터(T2)를 제조할 수 있다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 제조 방법을 나타낸 단면도이다.
도 2는 제1마스크 공정을 나타낸다.
도 2를 참조하면, 화소회로부(110) 및 구동회로부(120)를 포함하는 기판(100)을 준비하고, 기판(100)상에 반도체층(미도시)을 형성한 후 이를 패터닝하여 화소회로부(110) 및 구동회로부(120) 각각에 제1활성층(210) 및 제2활성층(410)을 형성한다.
기판(100)은 금속재, 또는 PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재로 형성될 수 있다. 기판(100)이 플라스틱재 또는 금속재로 형성되는 경우에는 가요성을 가질 수 있다. 기판(100) 상에는 불순물이 침투하는 것을 방지하기 위해 형성된 SiO2 및/또는 SiNx 등으로 형성된 버퍼층(101)이 구비될 수 있다. 버퍼층(101)은 (plasma enhanced chemical vapor deposition: PECVD)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
화소회로부(110)에 형성된 제1활성층(210) 및 구동회로부(120)에 형성된 제2활성층(410)은 동일한 마스크 공정에서 동시에 형성된다. 제1활성층(210) 및 제2활성층(410)은 동일한 물질로 형성된다. 예컨대, 제1활성층(210) 및 제2활성층(410)은 아모퍼스 실리콘(amorphous silicon) 또는 폴리 실리콘(poly silicon)을 포함하는 반도체로 형성될 수 있다.
본 발명의 비 제한적인 실시예로, 폴리 실리콘은 아모퍼스 실리콘을 결정화하여 형성할 수 있다. 결정화 방법으로는 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법이 적용될 수 있다.
도 3은 제2마스크 공정을 나타낸다.
도 3을 참조하면, 기판(100) 상에 게이트절연층(103)을 형성하고, 제1금속층(미도시)을 형성한 후 이를 패터닝하여 화소회로부(110) 및 구동회로부(120) 각각에 게이트전극(220, 420)을 형성한다. 제1금속층의 패터닝 시 화소회로부(110)에는 게이트전극(220)과 동일층에 위치하는 스토리지 커패시터의 제1전극(310)이 형성될 수 있다.
게이트절연층(103)은 SiO2 및/또는 SiNx로 형성될 수 있다. 게이트절연층(103)은 PECVD법, APCVD법, LPCVD법과 같은 증착 방법에 의해 형성될 수 있다.
이 후, 게이트전극(220, 420)을 셀프얼라인 마스크로 사용하여 제1활성층(210) 및 제2활성층(410)을 불순물로 도핑한다. 제1활성층(210) 및 제2활성층(410)의 도핑은 동일한 도핑공정에서 수행될 수 있으며, 제1활성층(210)에 도핑된 제1불순물 및 제2활성층(410)에 도핑된 제2불순물은 동일한 물질일 수 있다.
도 4는 제3마스크 공정을 나타낸다.
도 4를 참조하면, 게이트전극(220, 420)이 형성된 기판(100) 상에 제1절연층(105)을 형성하고, 제1콘택홀(161)을 형성한다. 제1콘택홀(161)은 화소회로부(110) 및 구동회로부(120) 중 화소회로부(110)에만 형성된다.
제1절연층(105)은 층간절연층으로, SiO2 및/또는 SiNx으로 단일층 또는 복수의 층으로 형성될 수 있다. 제1절연층(105)은 PECVD법, APCVD법, LPCVD법과 같은 증착 방법에 의해 형성될 수 있다. 제1절연층(105)에 형성된 제1콘택홀(161)은 회소회로부(110)에 형성된 제1활성층(210)의 일부, 예컨대 제1활성층(210)의 상부면의 일부를 노출시킬 수 있다.
도 5는 열처리 공정을 나타낸다.
도 5를 참조하면, 제1콘택홀(161)이 형성된 제1절연층(105)이 배치된 기판(100)을 열처리한다.
기판(100)에 열이 가해짐에 따라, SiNx 또는/및 SiO2로 형성된 게이트절연층(103) 및 제1절연층(105)에 함유된 수소가 제1활성층(210) 및 제2활성층(420)의 댕글링본드와 결합하면서 제1활성층(210) 및 제2활성층(410) 각각에 있던 결함 사이트(defect site)를 제거하여, 제2박막트랜지스터(T2)의 특성을 향상시킬 수 있다.
열처리 공정은 제1활성층(210)의 상부를 노출시키는 제1콘택홀(161)이 형성된 상태에서 이루어지므로, 제1활성층(210)에 함유된 수소는 일부 기화될 수 있다. 일 실시예로, 아모퍼스 실리콘으로 형성된 제1활성층(210)은 실란과 같은 실리콘 소스가스를 사용하며, 실리콘 소스가스는 Si-H 또는 Si-H2 상태로 증착되어 아모퍼스 실리콘은 수소를 과량 함유하고 있다. 또 다른 실시예로, 다결정 실리콘으로 형성된 제1활성층(210)은, 아모퍼스 실리콘을 결정화하여 형성할 수 있다. 결정화 과정에서 수소는 기화되므로 아모퍼스 실리콘에 비하여 소량이지만 다결정 실리콘도 수소를 함유하고 있다.
제1콘택홀(161)을 통해 제1활성층(210)이 노출되어 있으므로, 열처리 공정에서 제1활성층(210)에 포함된 수소의 일부는 제1콘택홀(161)을 통해 기화된다. 반면에, 제2활성층(410)은 게이트절연층(103) 및 제1절연층(105)에 의해 덮여있으므로, 제2활성층(410)에 함유된 수소는 외부로 빠져나가기 어렵다. 따라서, 열처리 공정을 거치면서 제1활성층(210)의 수소농도는 제2활성층(410)의 수소농도 보다 낮아진다.
열처리 공정은 SiO2 또는/및 SiNx로 형성되는 게이트절연층(103) 및 제1절연층(105)을 관통하는 제1콘택홀(161)이 형성된 이후에 이루어지므로, 게이트절연층(103) 및 제1절연층(105)에 함유된 수소의 일부는 제1콘택홀(161)을 통해 기화될 수 있다. 이 경우, 제1콘택홀(161) 주변의 게이트절연층(103) 및 제1절연층(105)은 다른 영역에 비하여 낮은 수소농도를 가질 수 있다.
도 6은 제4마스크 공정을 나타낸다.
도 6을 참조하면, 제1절연층(105)에 제2콘택홀(162)을 형성한다. 제2콘택홀(162)은 구동회로부(120)에 형성된 제2활성층(410)의 일부, 예컨대 제2활성층(410)의 상부면의 일부를 노출시킨다.
도 7은 제5마스크 공정 내지 제7마스크 공정을 나타낸다.
도 7을 참조하면, 제1콘택홀(161) 및 제2콘택홀(162)이 형성된 제1절연층(105) 상에 제2금속층(미도시)을 형성한 후 이를 패터닝하여 제1소스전극(230s)과 제1드레인전극(230d), 및 제2소스전극(430s)과 제2드레인전극(430d)을 형성한다(제5마스크 공정). 제2금속층의 패터닝시 화소회로부(110)에는 제1소스전극(230s)과 제1드레인전극(230d)과 동일층에 위치하는 스토리지 커패시터(Cst)의 제2전극(302)이 형성될 수 있다.
이 후, 평탄화층인 제2절연층(107)을 형성한 후 제1소스전극(230d) 및 제1드레인전극(230d) 중 어느 하나를 노출시키는 홀(107a)을 형성한다(제6마스크 공정). 다음으로, 제2절연층(107) 상에 전극층(미도시)을 형성하고 이를 패터닝하여 화소전극(510)을 형성한다(제7마스크 공정).
도 8은 유기발광소자(OLED)를 형성하는 공정을 나타낸다.
도 8을 참조하면, 화소전극(510)을 노출시키는 개구(OP)를 포함하는 화소정의막(108)을 형성한 후, 개구(OP)를 통해 노출된 화소전극(510) 상에 발광층을 포함하는 중간층(520) 및 중간층(520) 상에 위치하는 대향전극(530)을 순차적으로 형성한다.
본 실시예에서는 도 8의 화소회로부(110) 상에 유기발광소자(OLED)가 형성된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 본 발명의 또 다른 실시예로, 화소회로부(110) 상에는 액정표시소자가 형성되어 디스플레이 장치(1)는 액정표시장치가 될 수 있다.
도 2 내지 도 8을 참조하여 설명한 방법에 따라 제조된 디스플레이 장치(1)는, 화소회로부(110)의 제1박막트랜지스터(T1)와 그 주변은 구동회로부(120)의 제2박막트랜지스터(T2)와 그 주변과 차이를 보인다.
도 9a는 제1콘택홀 주변의 제1절연층과 게이트절연층, 및 제1활성층의 수소 함량을 나타낸 그래프이며, 도 9b는 제2콘택홀 주변의 제1절연층과 게이트절연층, 및 제2활성층의 수소 함량을 나타낸 그래프이다.
도 9a 및 도 9b를 참조하면, 제1활성층(210)의 수소농도는 제2활성층(410)의 수소농도 보다 낮다. 앞서 도 5를 참조하여 설명한 바와 같이, 열처리 공정에서 제1활성층(210)에 함유된 수소의 일부가 제1콘택홀(161)을 통해 기화되므로, 제1활성층(210)의 수소농도는 제2활성층(410)의 수소농도 보다 낮다.
도 9a 및 도 9b를 참조하면, 제1콘택홀(161) 주변의 제1절연층(105) 및/또는 제1콘택홀(161) 주변의 게이트절연층(103)의 수소농도는 제2콘택홀(162) 주변의 제1절연층(105) 및/또는 제2콘택홀(162) 주변의 게이트절연층(103)의 수소농도 보다 낮다. 도 5를 참조하여 설명한 열처리 공정에서, 제1콘택홀(161)을 통해 제1활성층(210)에 함유된 수소뿐만 아니라 제1절연층(105) 및/또는 게이트절연층(103)에 함유된 수소도 기화되기 때문이다.
도 10은 화소회로부의 제1박막트랜지스터와 구동회로부의 제2박막트랜지스터의 I-V곡선이다.
도 10를 참조하면, 화소회로부(110)의 제1박막트랜지스터(T1)는 문턱 전압 이전에 완만한 기울기를 가지고 구동회로부(120)의 제2박막트랜지스터(T2)는 문턱 전압 이전에 급격한 기울기를 가진다. 제1박막트랜지스터(T1)는 유기발광소자(OLED)의 계조 표현을 위한 전압 마진(?Vgs)이 커져 계조를 풍부하게 표현할 수 있고, 제2박막트랜지스터(T2)는 온/오프 특성이 좋아져 고속동작이 가능하다.
도 2 내지 도 8을 참조하여 설명한 화소회로부(110)의 스토리지 커패시터(Cst)의 위치는 도시된 바에 한정되지 않는다. 또 다른 실시예로서, 스토리지 커패시터(Cst)는 화소회로부(110)에 형성된 제1박막트랜지스터들(T1) 중 어느 하나의 제1박막트랜지스터(T1)와 중첩될 수 있다. 이 경우, 제1박막트랜지스터(T1)의 게이트전극(220)은 스토리지 커패시터의 제1전극(310)의 기능을 겸할 수 있다.
앞서 도 2 내지 도 8을 참조하여 설명한 제1 및 제2박막트랜지스터(T1, T2)가 탑게이트 타입을 설명하였으나, 본 발명은 이에 한정하지 않는다. 본 발명의 또 다른 실시예로서, 제1 및 제2박막트랜지스터(T1, T2)가 바텀게이트 타입일 수 있음은 물론이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시장치를 나타낸 단면도이다.
도 11은 제1 및 제2박막트랜지스터(T1, T2)가 바텀게이트 타입인 디스플레이 장치를 나타낸 단면도이다.
도 11을 참조하면 제1 및 제2박막트랜지스터(T1, T2)가 바텁게이트 타입인 점을 제외하고는 앞서 설명한 디스플레이 장치와 동일하다. 다만 게이트전극(220), 게이트절연층(103) 및 제1 및 제2활성층(210, 410)을 형성하는 공정의 순서에서만 차이를 보인다. 구체적으로, 제1마스크 공정을 통해 게이트전극(220, 420)을 형성하고, 게이트절연층(103)을 형성한 후, 제2마스크 공정에서 제1 및 제2활성층(210, 410)을 형성하는 점에서 앞서 설명한 탑게이트 타입의 제1 및 제2박막트랜지스터(T1, T2)와 차이가 있다.
본 실시예에 따른 디스플레이 장치에서도, 제1활성층(210)을 노출시키는 제1콘택홀(161)을 형성하고, 열처리를 한 후, 제2활성층(410)을 노출시키는 제2콘택홀(162)을 형성하는 점에서는 앞서 설명한 바와 같다.
이와 같은 공정을 통해, 제1활성층(210)의 수소농도는 제2활성층(410)의 수소농도 보다 낮아진다. 열처리 공정에서 제1활성층(210)에 함유된 수소의 일부가 제1콘택홀(161)을 통해 기화되므로, 제1활성층(210)의 수소농도가 제2활성층(410)의 수소농도보다 낮게 나타난다. 또한, 제1콘택홀(161) 주변의 제1절연층(105)의 수소농도는 제2콘택홀(162) 주변의 제1절연층(105)의 수소농도 보다 낮다. 열처리 공정에서, 제1콘택홀(161)을 통해 제1활성층(210)에 함유된 수소뿐만 아니라 제1절연층(105)에 함유된 수소도 기화되기 때문이다.
바텀게이트 타입의 제1 및 제2박막트랜지스터(T1, T2)도 수소농도의 차이에 의해 앞서 도 10을 참조하여 설명한 바와 같이 서로 다른 특성을 가진다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 디스플레이 장치
110: 화소회로부
120: 구동회로부
T1: 제1박막트랜지스터
T2: 제2박막트랜지스터
210: 제1활성층
220, 420: 게이트전극,
410: 제2활성층
161: 제1콘택홀
162: 제2콘택홀
103: 게이트절연층
105: 제1절연층

Claims (12)

  1. 화소회로부 및 구동회로부를 포함하는 기판을 준비하는 단계;
    상기 기판의 상기 화소회로부 상에 제1활성층을 형성하는 단계;
    상기 기판의 상기 구동회로부 상에 제2활성층을 형성하는 단계;
    게이트절연층을 사이에 두고 상기 제1활성층 및 상기 제2활성층과 각각 중첩되는 게이트전극을 형성하는 단계;
    상기 제1활성층 및 상기 제2활성층을 덮는 제1절연층을 형성하는 단계;
    상기 제1활성층 및 상기 제2활성층 중 상기 제1활성층의 일부를 노출시키며, 상기 제1절연층을 관통하는 제1콘택홀을 형성하는 단계;
    상기 제1콘택홀이 형성된 상기 제1절연층이 위치하는 상기 기판을 열처리하는 단계; 및
    상기 열처리가 된 기판 상에 위치하는 상기 제1절연층을 관통하며, 상기 제2활성층의 일부를 노출시키는 제2콘택홀을 형성하는 단계;를 포함하는 디스플레이 장치의 제조방법.
  2. 제1항에 있어서,
    상기 제1활성층 및 상기 제2활성층은 동일한 마스크 공정에서 형성되며, 동일한 물질을 포함하는, 디스플레이 장치의 제조방법.
  3. 제1항에 있어서,
    상기 제1콘택홀 주변의 상기 제1활성층의 수소농도는 상기 제2콘택홀 주변의 제2활성층의 수소농도보다 작은, 디스플레이 장치의 제조방법.
  4. 제1항 또는 제3항에 있어서,
    상기 제1콘택홀 주변의 상기 제1절연층의 수소농도는 상기 제2콘택홀 주변의 상기 제1절연층의 수소농도보다 작은, 디스플레이 장치의 제조방법.
  5. 제1항에 있어서,
    상기 게이트절연층은 상기 제1 및 제2활성층과 상기 제1절연층 사이에 개재되고,
    상기 제1콘택홀 및 상기 제2콘택홀을 각각은 상기 게이트절연층 및 상기 제1절연층을 관통하는, 디스플레이 장치의 제조방법.
  6. 제5항에 있어서,
    상기 제1콘택홀 주변의 상기 게이트절연층의 수소농도는 상기 제2콘택홀 주변의 상기 게이트절연층의 수소농도보다 작은, 디스플레이 장치의 제조방법.
  7. 제1항에 있어서,
    상기 제1활성층 및 상기 제2활성층을 동일한 불순물로 도핑하는 단계를 더 포함하는, 디스플레이 장치의 제조방법.
  8. 화소회로부 및 구동회로부를 포함하는 기판;
    상기 기판의 화소회로부 상에 형성되며, 제1활성층, 제1게이트전극 및 제1소스전극 및 제1드레인전극을 포함하는 제1박막트랜지스터;
    상기 제1소스전극 및 상기 제1드레인전극 중 어느 하나와 연결된 표시소자;
    상기 기판의 구동회로부 상에 형성되며, 제2활성층, 제2게이트전극 및 제2소스전극 및 제2드레인전극을 포함하는 제2박막트랜지스터; 및
    상기 제1활성층 및 상기 제2활성층을 덮는 제1절연층;을 포함하고,
    상기 제1절연층은 상기 제1활성층의 일부를 노출시키는 제1콘택홀 및 상기 제2활성층의 일부를 노출시키는 제2콘택홀을 포함하고,
    상기 제1활성층 및 상기제2활성층은 동일한 물질을 포함하며, 상기 제1콘택홀 주변의 상기 제1활성층의 수소농도는 상기 제2콘택홀 주변의 제2활성층의 수소농도보다 작은, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 제1콘택홀 주변의 상기 제1절연층의 수소농도는 상기 제2콘택홀 주변의 상기 제1절연층의 수소농도보다 작은, 디스플레이 장치.
  10. 제8항에 있어서,
    상기 제1 및 제2활성층 및 상기 제1절연층 사이에 개재되는 게이트절연층을 더 포함하고,
    상기 제1콘택홀 및 상기 제2콘택홀을 각각은 상기 게이트절연층 및 상기 제1절연층을 관통하는 디스플레이 장치.
  11. 제10항에 있어서,
    상기 제1콘택홀 주변의 상기 게이트절연층의 수소농도는 상기 제2콘택홀 주변의 상기 게이트절연층의 수소농도보다 작은, 디스플레이 장치.
  12. 제8항에 있어서,
    상기 제1활성층은 제1불순물이 도핑된 소스영역 및 드레인영역을 포함하고, 상기 제2활성층은 제2불순물이 도핑된 소스영역 및 드레인영역을 포함하며,
    상기 제1불순물과 상기 제2불순물은 동일물질인, 디스플레이 장치.
KR1020150043303A 2015-03-27 2015-03-27 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치 KR102304726B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150043303A KR102304726B1 (ko) 2015-03-27 2015-03-27 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치
US14/925,644 US9627417B2 (en) 2015-03-27 2015-10-28 Method of manufacturing display apparatus and display apparatus manufactured through the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150043303A KR102304726B1 (ko) 2015-03-27 2015-03-27 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20160116244A KR20160116244A (ko) 2016-10-07
KR102304726B1 true KR102304726B1 (ko) 2021-09-27

Family

ID=56974306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150043303A KR102304726B1 (ko) 2015-03-27 2015-03-27 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치

Country Status (2)

Country Link
US (1) US9627417B2 (ko)
KR (1) KR102304726B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122893A (ko) * 2015-04-14 2016-10-25 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막 트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법
CN105572993A (zh) * 2016-01-25 2016-05-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
CN107093633B (zh) * 2017-04-21 2020-04-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
KR102649752B1 (ko) * 2017-12-22 2024-03-19 엘지디스플레이 주식회사 표시 장치
CN109994510B (zh) * 2018-01-03 2021-01-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
KR102075741B1 (ko) * 2018-12-17 2020-02-10 엘지디스플레이 주식회사 표시패널

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2677167B2 (ja) 1993-07-08 1997-11-17 日本電気株式会社 駆動回路内蔵型液晶表示装置の製造方法
JP2001094110A (ja) 1999-09-22 2001-04-06 Toshiba Corp 薄膜トランジスタ装置、薄膜トランジスタ装置の製造方法、液晶表示装置及び、液晶表示装置用アクティブマトリクス基板の製造方法
KR100623691B1 (ko) * 2004-06-30 2006-09-19 삼성에스디아이 주식회사 표시장치의 제조방법
KR100662790B1 (ko) 2004-12-28 2007-01-02 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR101189137B1 (ko) * 2005-12-26 2012-10-10 엘지디스플레이 주식회사 유기전계 발광소자와 그 제조방법
KR101985298B1 (ko) * 2012-10-26 2019-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101996438B1 (ko) 2012-12-13 2019-07-05 삼성디스플레이 주식회사 표시 장치용 기판, 이를 포함한 표시 장치 및 표시 장치의 제조 방법
KR102124063B1 (ko) 2013-10-29 2020-06-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102280959B1 (ko) 2013-12-16 2021-07-26 삼성디스플레이 주식회사 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20160116244A (ko) 2016-10-07
US9627417B2 (en) 2017-04-18
US20160284733A1 (en) 2016-09-29

Similar Documents

Publication Publication Date Title
KR102304726B1 (ko) 디스플레이 장치의 제조 방법 및 이를 통해 제조된 디스플레이 장치
EP2278618B1 (en) Organic light emitting display device and fabricating method thereof
KR100700650B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
EP2557596B1 (en) Display device
US10840318B2 (en) Thin film transistor and method of manufacturing the same, and organic light-emitting display device including the same
TW201803129A (zh) 半導體裝置、顯示裝置、及其等之製造方法
KR102349283B1 (ko) 박막 트랜지스터 어레이 기판, 및 이를 포함하는 유기 발광 표시 장치
JP2009003405A (ja) 有機電界発光表示装置及びその製造方法
KR101064442B1 (ko) 유기전계 발광 표시장치
WO2017024658A1 (zh) 有机发光显示器及其制造方法
KR102309620B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20170061778A (ko) 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
KR20170000063A (ko) 표시 장치
US10854817B2 (en) Display device and method of manufacturing display device
KR20150101002A (ko) 표시장치
US9129864B2 (en) Semiconductor device
KR20150043864A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20150001154A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20140120542A (ko) 유기발광표시장치 및 이의 제조방법
US8704236B2 (en) Thin film transistor and flat panel display device including the same
JP5079512B2 (ja) 薄膜素子を用いた表示装置及び表示装置の製造方法
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
KR102556021B1 (ko) 디스플레이 장치 및 그 제조방법
US20160013323A1 (en) Thin film transistor substrate, display apparatus, method for manufacturing the thin film transistor substrate, and method for manufacturing the display apparatus
KR102329267B1 (ko) 박막트랜지스터 기판, 이를 구비한 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 디스플레이 장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant