JP2022098895A - 表示装置及びその製造方法 - Google Patents

Abstract

【課題】画素回路の面積を縮小して、高精細化を実現することを可能とした表示装置を提供する。
【解決手段】複数の画素Ｐが面内に並んで配置された表示領域Ｅを含む表示パネル２Ａを備え、表示パネル２Ａは、画素Ｐを構成する画素回路３が設けられた画素回路基板４を有し、画素回路３は、発光素子８と、発光素子８の点灯を切り替える第１のスイッチング素子１１及び第２のスイッチング素子１０とを含み、画素回路基板４は、発光素子８及び第１のスイッチング素子１１が設けられた第１の基板１２Ａと、第２のスイッチング素子１０が設けられた第２の基板１２Ｂとが積層された状態で、第１の基板１２Ａと第２の基板１２Ｂとの間が接続部２２を介して電気的に接続された構造を有する。
【選択図】図３

Description

本発明は、表示装置及びその製造方法に関する。

例えば、有機エレクトロルミネッセンス（ＥＬ）素子を用いた有機ＥＬ表示装置（有機ＥＬディスプレイ）は、高輝度で自発光であること、直流低電圧駆動が可能であること、応答性が高速であること、固体有機膜による発光であることから、表示性能に優れていると共に、薄型化、軽量化、低消費電力化が可能である。このため、将来的に液晶表示装置に代わる表示装置として期待されている。

具体的に、有機ＥＬ表示装置は、複数の画素が面内にマトリックス状に並んで配置された表示領域を含む表示パネルを備えている。表示パネルは、表示領域の面内における横方向と縦方向とに並ぶ複数の走査線（ゲートライン）と複数の信号線（データライン）及び複数の電源線（電源ライン）とを含み、これら複数の走査線と複数の信号線とによって区画された領域毎に、上述した画素を構成する画素回路が設けられた構成となっている。

表示パネルは、画素回路として、発光素子である有機ＥＬ素子と、保持容量であるコンデンサと、スイッチング素子である２つの薄膜トランジスタ（ＴＦＴ）素子とを備えている。表示パネルでは、走査線と接続された選択用ＴＦＴ素子のスイッチング動作により、選択用ＴＦＴ素子を介して信号線と接続された保持容量に信号線の電位（画像データ）が保持される。また、保持容量の電位に応じて、駆動用ＴＦＴ素子を介して電源線と接続された有機ＥＬ素子に駆動電流が流れる。これにより、有機ＥＬ素子を発光（点灯）させることが可能である。

また、表示パネルには、ベゼル（額縁）と呼ばれる周辺領域が表示領域の周囲を囲むように設けられている。周辺領域には、表示領域の外側へと引き出された複数の走査線と複数の信号線との各々に対応した複数の接続部が、この周辺領域の横方向と縦方向とに並んで設けられている。複数の走査線及び複数の信号線は、これら複数の接続部に接続されたフレキシブルプリント配線板（ＦＰＣ）を介して外部の駆動回路（ドライバ）と電気的に接続されている。

ところで、上述した従来の表示装置では、ＴＦＴ素子や有機ＥＬ素子の経時的な特性変動やバラツキを補正するためのＴＦＴ回路が必要になるため、より複雑な構造となることもある（例えば、下記特許文献１を参照。）。

また、有機ＥＬ表示装置では、画質の向上を図るために、高精細化の要望があり、画素サイズの縮小が求められる。例えば、画素回路の上に有機ＥＬ素子を形成し、有機ＥＬ素子の上部から光を取り出すトップエミッション構造の場合、画素サイズは、上述したＴＦＴ素子や保持容量などで構成される画素回路の面積に大きく依存する。この面積を小さくするためには、ＴＦＴ構造の工夫による面積の縮小や、チャネルサイズがより小さいＴＦＴ回路の作製方法などの開発が進められている。

また、有機ＥＬ表示装置では、水平方向に２つのＴＦＴ素子を配置せずに、垂直方向に２つのＴＦＴ素子を形成することで、画素回路の面積を縮小して、高精細化を実現する方法が提案されている（例えば、下記非特許文献１を参照。）。

しかしながら、この非特許文献１に記載の方法では、ＴＦＴ素子を垂直方向に順次積層する場合、ＴＦＴ素子の積層数に応じたＴＦＴ素子の作製プロセスを実施する必要がある。したがって、この場合はスループットが低下することになる。

例えば、非特許文献１に記載の方法では、２つのＴＦＴ素子を積層することから、ＴＦＴ素子の作製プロセスを２回実施しなければならず、作製プロセスが約２倍になる。また、上部のＴＦＴ素子を作製するときの製膜プロセスや加工プロセス、加熱プロセスなどによって、下部のＴＦＴ素子にダメージを与える可能性もある。さらに、下部のＴＦＴ素子の存在によって、上部のＴＦＴ素子を作製するときの平坦性が基板よりも劣る場合がある。この場合、上部のＴＦＴ素子の作製や、上部のＴＦＴ素子の良好な特性を得ることが困難となる。

特許第４１０３８５０号公報

"Vertically integrated,double stack oxide TFT layers for high-resolution AMOLED backplane" Journal Society for Information Display.2020;28:469-475（DOI:10.1002/jsid.907）

本発明は、このような従来の事情に鑑みて提案されたものであり、画素回路の面積を縮小して、高精細化を実現することを可能とした表示装置及びその製造方法を提供することを目的とする。

上記目的を達成するために、本発明は以下の手段を提供する。
〔１〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
前記表示パネルは、前記画素を構成する画素回路が設けられた画素回路基板を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第１のスイッチング素子及び第２のスイッチング素子とを含み、
前記画素回路基板は、前記発光素子及び前記第１のスイッチング素子が設けられた第１の基板と、前記第２のスイッチング素子が設けられた第２の基板とが積層された状態で、前記第１の基板と前記第２の基板との間が接続部を介して電気的に接続された構造を有することを特徴とする表示装置。
〔２〕 前記第１の基板の一方の面側に、前記発光素子と前記第１のスイッチング素子とが積層して設けられ、
前記第２の基板の一方の面側に、前記第２のスイッチング素子が設けられ、
前記第１の基板の他方の面と前記第２の基板の一方の面又は他方の面とが対向した状態で、前記第１の基板と前記第２の基板との間が前記接続部を介して電気的に接続されていることを特徴とする前記〔１〕に記載の表示装置。
〔３〕 前記第２の基板の前記第１の基板と対向する面とは反対の面側に、少なくとも１つ以上の回路基板が積層して設けられていることを特徴とする前記〔１〕又は〔２〕に記載の表示装置。
〔４〕 前記回路基板は、前記画素回路を駆動する駆動回路が設けられた駆動回路基板を含むことを特徴とする前記〔３〕に記載の表示装置。
〔５〕 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備える表示装置の製造方法であって、
前記表示パネルを製造する際に、前記画素を構成する画素回路が設けられた画素回路基板を作製する工程を有し、
前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第１のスイッチング素子及び第２のスイッチング素子とを含み、
前記画素回路基板を作製する工程において、前記発光素子及び前記第１のスイッチング素子を形成した第１の基板と、前記第２のスイッチング素子を形成した第２の基板とを同一の母基板を用いて作製し、
前記母基板を前記第１の基板と前記第２の基板とに切断した後に、
前記第１の基板と前記第２の基板とを積層した状態で、前記第１の基板と前記第２の基板との間を接続部を介して電気的に接続することを特徴とする表示装置の製造方法。

以上のように、本発明によれば、画素回路の面積を縮小して、高精細化を実現することを可能とした表示装置及びその製造方法を提供することが可能である。

本発明の第１の実施形態に係る表示装置の構成を示す回路図である。 画素回路の構成を示す回路図である。 表示パネルの一の方向に沿った要部断面図である。 表示パネルの他の方向に沿った要部断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 本発明の第２の実施形態に係る表示装置が備える表示パネルの一の方向に沿った要部断面図である。 表示パネルの他の方向に沿った要部断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 本発明の第３の実施形態に係る表示装置が備える表示パネルの一の方向に沿った要部断面図である。 表示パネルの他の方向に沿った要部断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。 表示パネルを作製する工程を説明するための断面図である。

以下、本発明の実施形態について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を模式的に示している場合があり、各構成要素の数や寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。

（第１の実施形態）
〔表示装置〕
先ず、本発明の第１の実施形態として、例えば図１～図４に示す表示装置１Ａについて説明する。

なお、図１は、表示装置１Ａの構成を示す回路図である。図２は、画素回路３の構成を示す回路図である。図３は、表示パネル２Ａの一の方向に沿った要部断面図である。図４は、表示パネル２Ａの他の方向に沿った要部断面図である。

本実施形態の表示装置１Ａは、図１、図２及び図３に示すように、有機ＥＬ素子を用いてカラー表示を行う有機ＥＬ表示装置（有機ＥＬディスプレイ）に本発明を適用したものである。

具体的に、この表示装置１Ａは、複数の画素Ｐが面内に並んで配置された表示領域Ｅを含む表示パネル２Ａを備えている。表示パネル２Ａは、画素Ｐを構成する画素回路３が設けられた画素回路基板４を有している。

画素回路基板４は、表示領域Ｅの面内において交差する一の方向（図１及び図２では縦方向）に並ぶ複数の走査線５と、表示領域Ｅの面内において交差する他の方向（図１及び図２では横方向）に並ぶ複数の信号線６及び複数の電源線７とを含む。画素回路基板４は、これら複数の走査線５と複数の信号線６及び複数の電源線７とによって区画された領域毎に、画素回路３が設けられた構造を有している。

また、表示パネル２Ａは、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色に対応した複数の画素（「サブピクセル」という。）Ｐを１つの画素ユニット（「ピクセル」という）Ｐｕとし、この画素ユニットＰｕが面内に周期的に並んで配置された構造を有している。

本実施形態では、赤（Ｒ）に対応した画素Ｐと、緑（Ｇ）に対応した画素Ｐと、青（Ｂ）に対応した画素Ｐとが他の方向に周期的に並ぶことによって、１つの画素ユニットＰｕが構成されている。また、本実施形態では、平面視で矩形状の表示領域Ｅの面内に、平面視で矩形状の画素ユニットＰｕがマトリックス状に並んで配置されることによって、平面視で矩形状の表示パネル２Ａが構成されている。

なお、画素ユニットＰｕについては、上述した構成に必ずしも限定されるものではなく、例えば、上記赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応した画素Ｐに加えて、白（Ｗ）に対応した画素Ｐを加えた４つの画素Ｐにより構成することも可能である。また、上述したカラー表示に対応した複数の画素Ｐが配置された構成に限らず、モノクロ表示に対応した複数の画素Ｐが配置された構成とすることも可能である。また、表示領域Ｅ及び表示パネル２Ａについては、上述した矩形状のものに必ずしも限定されるものではなく、その平面視形状について適宜変更することが可能である。

画素回路３は、図２、図３及び図４に示すように、発光素子である有機ＥＬ素子８と、保持容量Ｃであるコンデンサ９と、スイッチング素子である２つのＴＦＴ素子（選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１）とを備えている。

画素回路基板４は、有機ＥＬ素子８及び駆動用ＴＦＴ素子１１が設けられた第１の基板１２Ａと、選択用ＴＦＴ素子１０が設けられた第２の基板１２Ｂとが積層された構造を有している。

第１の基板１２Ａ及び第２の基板１２Ｂは、例えばプラスチック基板などのフレキシブル基板からなる。本実施形態では、第１の基板１２Ａ及び第２の基板１２Ｂとして、例えば厚みが１０μｍ以下となるフィルム状のプラスチック基板を用いている。プラスチック基板には、例えばポリイミドなどの樹脂材料が用いられている。

なお、第１の基板１２Ａ及び第２の基板１２Ｂについては、上述したフレキシブル基板を用いた構成に必ずしも限定されるものではなく、例えばガラス基板などのリジッド基板を用いた構成とすることも可能である。

有機ＥＬ素子８は、第１の基板１２Ａの一方の面（図４では表面）側に、画素電極１３と、有機機能層１４と、共通電極１５とが順次積層された構造を有している。すなわち、この有機ＥＬ素子８は、正極（＋）となる画素電極１３と、負極（－）となる共通電極１５との間に、有機機能層１４が挟み込まれた構造を有している。

画素電極１３は、複数の画素Ｐの各々に対応して設けられている。画素電極１３には、例えばアルミニウム（Ａｌ）などの金属電極材料が用いられている。画素電極１３は、後述する駆動用ＴＦＴ素子１１が形成された第１の基板１２Ａの面上を覆う層間絶縁層１６の上に形成されている。層間絶縁層１６には、例えば酸化シリコン（ＳｉＯ_ｘ）などが用いられている。画素電極１３は、駆動用ＴＦＴ素子１１のソース電極１１ｓ側と電気的に接続されている。

有機機能層１４は、例えば、正孔注入層と、正孔輸送層と、発光層と、電子輸送層と、電子注入層とが順に積層された構造（「ヘテロ構造」という。）を有している。層間絶縁層１６の上には、画素電極１３の面上を除いてバンク層１７が設けられている。バンク層１７には、例えば塗布型の有機絶縁材料などが用いられている。有機機能層１４は、このバンク層１７の内側に埋め込み形成されている。

共通電極１５は、複数の画素Ｐの間で共通した１つのベタ電極を構成している。共通電極１５には、例えば酸化インジウムスズ（ＩＴＯ）などの透明電極材料が用いられている。共通電極１５は、有機機能層１４及びバンク層１７が形成された面上を覆うように形成されている。また、共通電極１５の上には、保護層１８が第１の基板１２Ａの全面を覆うように形成されている。保護層１８には、例えば塗布型の有機絶縁材料などが用いられている。

共通電極１５は、ＧＮＤ線１９と電気的に接続されている。ＧＮＤ線１９は、後述する駆動用ＴＦＴ素子１１を構成するゲート絶縁層２０の面上に設けられている。ＧＮＤ線１９は、層間絶縁層１６を貫通するコンタクトプラグ２１ａ、層間絶縁層１６の上に形成されたコンタクト電極２１ｂ及びバンク層１７を貫通するコンタクトプラグ２１ｃを介して共通電極１５と電気的に接続されている。

有機ＥＬ素子８では、画素電極１３側から正孔注入層及び正孔輸送層を介して注入・輸送された正孔と、共通電極側から電子注入層及び電子輸送層を介して注入・輸送された電子とが発光層で再結合することによって、光を発することが可能となっている。

有機ＥＬ素子８は、第１の基板１２Ａの一方の面側から光を取り出すトップエミッション構造を有している（以下、第１の基板１２Ａの一方の面を「表面」とし、第１の基板１２Ａの他方の面を「裏面」として区別する。）。

また、有機ＥＬ素子８を用いてカラー表示を行う場合は、白色光を発する有機ＥＬ素子に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応したカラーフィルタを組み合わせた構成としている。又は、赤色光と緑色光と青色光との各色光を発する有機ＥＬ素子を組み合わせた構成としてもよい。

保持容量Ｃは、コンデンサ９の一端側が選択用ＴＦＴ素子１０のソース電極１０ｓ側及び駆動用ＴＦＴ素子１１のゲート電極１１ｇ側と電気的に接続され、コンデンサ９の他端側が駆動用ＴＦＴ素子１１のソース電極１１ｓ側と電気的に接続された状態で設けられている。

２つのＴＦＴ素子１０，１１には、例えばインジウム（Ｉｎ）－錫（Ｓｎ）－亜鉛（Ｚｎ）の酸化物（ＩｎＳｎＺｎＯ）などの酸化物半導体が用いられている。また、酸化物半導体は、例えばＩｎ、ガリウム（Ｇａ）、Ｚｎ、Ｓｎ、Ａｌなどの金属元素を少なくとも１つ以上を含む酸化物であってもよく、多結晶シリコンやアモルファスシリコン、有機半導体などであってもよい。ゲート絶縁層２０には、例えば酸化シリコン（ＳｉＯ_ｘ）などが用いられている。

選択用ＴＦＴ素子１０は、第２のスイッチング素子として、第１の基板１２Ａの上に並んで設けられている。選択用ＴＦＴ素子１０は、ゲート電極１０ｇが走査線５と電気的に接続され、ドレイン電極１０ｄが信号線６と電気的に接続され、ソース電極１０ｓが駆動用ＴＦＴ素子１１のゲート電極１１ｇ及び保持容量Ｃ（コンデンサ９）の一端側と電気的に接続された状態で設けられている。

駆動用ＴＦＴ素子１１は、第１のスイッチング素子として、第２の基板１２Ｂの上に並んで設けられている。第２の基板１２Ｂの上には、第１の基板１２Ａと同様に、ゲート絶縁層２０と層間絶縁層１６とが順に積層して設けられている。

駆動用ＴＦＴ素子１１は、ゲート電極１０ｇが選択用ＴＦＴ素子１０のソース電極１０ｓ及び保持容量Ｃ（コンデンサ９の一端側）と電気的に接続され、ドレイン電極１１ｄが電源線７と電気的に接続され、ソース電極１１ｓが画素電極１３及び保持容量Ｃ（コンデンサ９）の他端側と電気的に接続された状態で設けられている。

複数の走査線５は、図１に示すように、例えばシフトレジスタ及びレベルシフタ等を含む走査線駆動回路（ゲートドライバ）３１と電気的に接続されている。ゲートドライバ３１は、複数の走査線５に走査信号を順次的に供給し、この走査信号に応答して、上記選択用ＴＦＴ素子１０の駆動を切り替える。

複数の信号線６は、例えばシフトレジスタ、レベルシフタ、ビデオライン及びアナログスイッチ等を含む信号線駆動回路（データドライバ）３２と電気的に接続されている。データドライバ３２は、複数の信号線６に画像データを供給する。

表示パネル２Ａでは、選択用ＴＦＴ素子１０のスイッチング動作により、この選択用ＴＦＴ素子１０を介して保持容量Ｃに信号線６の電位（画像データ）が保持される。また、保持容量Ｃの電位に応じて、駆動用ＴＦＴ素子１１を介して有機ＥＬ素子８に電源線７からの駆動電流が流れる。これにより、有機ＥＬ素子８を発光（点灯）させることが可能である。

ところで、本実施形態の画素回路基板４では、上述した第１の基板１２Ａの他方の面（裏面）と、第２の基板１２Ｂの一方の面（表面）とが対向した状態で、第１の基板１２Ａと第２の基板１２Ｂとの間が接続部２２を介して電気的に接続されている。

具体的に、この接続部２２は、第１の基板１２Ａ側に設けられた駆動用ＴＦＴ素子１１のゲート電極１０ｇと、第２の基板１２Ｂ側に設けられた選択用ＴＦＴ素子１０のソース電極１０ｓとの間を電気的に接続している。

駆動用ＴＦＴ素子１１のゲート電極１１ｇは、第１の基板１２Ａの表面上に配置されて、第１の基板１２を貫通して配置された第１のコンタクトプラグ２３を介して第１の基板１２Ａの裏面上に配置された第１の接続配線２４と電気的に接続されている。

第１のコンタクトプラグ２３は、例えば銀（Ａｇ）ペーストなどの塗布型の導電材料を用いて、第１の基板１２Ａを貫通するコンタクトホールに埋め込み形成されている。第１の接続配線２４は、第１のコンタクトプラグ２３と同じ導電材料を用いて、第１のコンタクトプラグ２３と一体に形成されている。

選択用ＴＦＴ素子１０のソース電極１０ｓは、第２の基板１２Ｂのゲート絶縁層２０上に配置されて、層間絶縁層１６を貫通して配置された第２のコンタクトプラグ２５を介して層間絶縁層１６上に配置された第２の接続配線２６と電気的に接続されている。

第２のコンタクトプラグ２５は、上記第１のコンタクトプラグ２３と同じ導電材料を用いて、層間絶縁層１６を貫通するコンタクトホールに埋め込み形成されている。第２の接続配線２６は、上記第１のコンタクトプラグ２３と同じ導電材料を用いて、第２のコンタクトプラグ２５と一体に形成されている。

接続部２２は、第１の接続配線２４と第２の接続配線２６との間を電気的に接続している。接続部２２は、例えば銀（Ａｇ）ペーストなどの塗布型の導電材料を用いることが好ましく、ディスペンサーなどにより塗布して形成することができる。

本実施形態の表示装置１Ａでは、上述した表示パネル２Ａが、有機ＥＬ素子８及び駆動用ＴＦＴ素子１１が設けられた第１の基板１２Ａと、選択用ＴＦＴ素子１０が設けられた第２の基板１２Ｂとが積層された画素回路基板４を有している。また、画素回路基板４を構成する第１の基板１２Ａ側の駆動用ＴＦＴ素子１１と、第２の基板１２Ｂ側の選択用ＴＦＴ素子１０との間が接続部２２を介して電気的に接続されている。

これにより、本実施形態の表示装置１Ａでは、画素回路基板４の面内に並んで配置された各画素回路３（画素Ｐ）の面積を縮小して、表示パネル２Ａの高精細化を実現することが可能である。

〔表示装置の製造方法〕
次に、上記表示装置１Ａの製造方法について、図５～図９を参照しながら説明する。
なお、図５～図９は、表示パネル２Ａを作製する工程を説明するための断面図である。

本実施形態の表示装置１Ａの製造方法は、表示パネル２Ａを製造する際に、先ず、図５に示すように、第１の基板１２Ａと第２の基板１２Ｂとを同一の母基板２００を用いて作製する。

具体的には、第１のガラス基板１０１の面上にフィルム状に形成された第１の基板１２Ａ及び第２の基板１２Ｂとなる母基板２００を用意する。そして、画素回路基板４を作製する工程において、母基板２００の一方の面（表面）上に、第１の基板１２Ａ及び第２の基板１２Ｂの表面側を形成する。

すなわち、画素回路基板４を作製する工程では、第１の基板１２Ａの一方の面（表面）上に、上述した走査線５、信号線６、電源線７及びＧＮＤ線１９と、コンタクトプラグ２１ａ、コンタクト電極２１ｂ及びコンタクトプラグ２１ｃと、画素回路３を構成する有機ＥＬ素子８（画素電極１３、有機機能層１４及び共通電極１５）、コンデンサ９、ゲート絶縁層２０を含む駆動用ＴＦＴ素子１１と、層間絶縁層１６と、バンク層１７と、保護層１８とを形成する。

なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。

一方、第２の基板１２Ｂの一方の面（表面）上に、上述したゲート絶縁層２０を含む選択用ＴＦＴ素子１０と、層間絶縁層１６とを形成する。これにより、母基板２００の一方の面（表面）上に、第１の基板１２Ａ及び第２の基板１２Ｂの表面側を形成する。

また、第２のコンタクトプラグ２５の形成位置に、層間絶縁層１６を貫通するコンタクトホールを形成する。そして、例えば銀（Ａｇ）ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホールに埋め込まれた第２のコンタクトプラグ２５と、層間絶縁層１６の面上に配置された第２の接続配線２６とを一体に形成する。

次に、図６に示すように、母基板２００の最上層に接着層１０２を介して第２のガラス基板１０３を貼り付けた後、第１のガラス基板１０１側から母基板２００に向けてレーザー光（図示せず。）を照射する。このとき、レーザー光が第１のガラス基板１０１を透過し、母基板２００に吸収されることで、第１のガラス基板１０１との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、母基板２００の他方の面（裏面）から第１のガラス基板１０１を剥離することができる。

次に、図７に示すように、第１のコンタクトプラグ２３の形成位置に、母基板２００（第１の基板１２Ａ）を貫通するコンタクトホール１０４を形成する。

次に、図８に示すように、例えば銀（Ａｇ）ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホール１０４に埋め込まれた第１のコンタクトプラグ２３と、母基板２００（第１の基板１２Ａ）の裏面に配置された第１の接続配線２４とを一体に形成する。

次に、図９に示すように、母基板２００から第２のガラス基板１０３を接着層１０２と共に除去した後、この母基板２００を第１の基板１２Ａと第２の基板１２Ｂとの間で切断する。

次に、第１の基板１２Ａの他方の面（裏面）と、第２の基板１２Ｂの一方の面（表面）とが対向した状態で、第１の基板１２Ａと第２の基板１２Ｂとの間を接続部２２を介して電気的に接続する。このとき、接続部２２は、第１の接続配線２４と第２の接続配線２６との間を電気的に接続する。これにより、上記表示パネル２Ａを作製することが可能である。

本実施形態の表示装置１Ａの製造方法では、上述した有機ＥＬ素子８及び駆動用ＴＦＴ素子１１が設けられた第１の基板１２Ａと、選択用ＴＦＴ素子１０が設けられた第２の基板１２Ｂとを同時に作製することが可能である。これにより、表示パネル２Ａの製造コストを低減することが可能である。

なお、本実施形態では、上記母基板２００を用いて、第１の基板１２Ａ側と第２の基板１２Ｂ側とを同時に作製する場合を例示しているが、第１の基板１２Ａ側と第２の基板１２Ｂ側とを互いに異なる母基板を用いて一括して複数作製することも可能である。

（第２の実施形態）
〔表示装置〕
次に、本発明の第２の実施形態として、例えば図１０及び図１１に示す表示装置１Ｂについて説明する。

なお、図１０は、表示装置１Ｂが備える表示パネル２Ｂの一の方向に沿った要部断面図である。図１１は、表示パネル２Ｂの他の方向に沿った要部断面図である。また、以下の説明では、上記表示装置１Ａと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。

本実施形態の表示装置１Ｂは、図１０及び図１１に示すように、複数の画素Ｐが面内に並んで配置された表示領域Ｅを含む表示パネル２Ｂを備えている。表示パネル２Ｂは、上記画素回路基板４のうち、有機ＥＬ素子８及び駆動用ＴＦＴ素子１１が設けられた第１の基板１２Ａと、選択用ＴＦＴ素子１０が設けられた第２の基板１２Ｂとの積層構造が上記表示パネル２Ａとは異なっている。

すなわち、本実施形態の画素回路基板４では、第１の基板１２Ａの他方の面（裏面）と、第２の基板１２Ｂの他方の面（裏面）とが対向した状態で、第１の基板１２Ａと第２の基板１２Ｂとの間が接続部２２を介して電気的に接続されている。

具体的に、この接続部２２は、第１の基板１２Ａ側に設けられた駆動用ＴＦＴ素子１１のゲート電極１０ｇと、第２の基板１２Ｂ側に設けられた選択用ＴＦＴ素子１０のソース電極１０ｓとの間を電気的に接続している。

駆動用ＴＦＴ素子１１のゲート電極１０ｇは、第１の基板１２Ａの表面上に配置されて、第１の基板１２を貫通して配置された第１のコンタクトプラグ２３と電気的に接続されている。

一方、選択用ＴＦＴ素子１０のソース電極１０ｓは、第２の基板１２Ｂのゲート絶縁層２０上に配置されて、第２の基板１２Ｂを貫通して配置された第２のコンタクトプラグ２５と電気的に接続されている。第２のコンタクトプラグ２５は、上記第１のコンタクトプラグ２３と同じ導電材料を用いて、第２の基板１２Ｂを貫通するコンタクトホールに埋め込み形成されている。

接続部２２は、第１のコンタクトプラグ２３と第２のコンタクトプラグ２５との間を電気的に接続している。

本実施形態の表示装置１Ｂでは、上述した表示パネル２Ｂが、有機ＥＬ素子８及び駆動用ＴＦＴ素子１１が設けられた第１の基板１２Ａと、選択用ＴＦＴ素子１０が設けられた第２の基板１２Ｂとが積層された画素回路基板４を有している。また、画素回路基板４を構成する第１の基板１２Ａ側の駆動用ＴＦＴ素子１１と、第２の基板１２Ｂ側の選択用ＴＦＴ素子１０との間が接続部２２を介して電気的に接続されている。

これにより、本実施形態の表示装置１Ｂでは、画素回路基板４の面内に並んで配置された各画素回路３（画素Ｐ）の面積を縮小して、表示パネル２Ｂの高精細化を実現することが可能である。

〔表示装置の製造方法〕
次に、上記表示装置１Ｂの製造方法について、図１２～図１６を参照しながら説明する。
なお、図１２～図１６は、表示パネル２Ｂを作製する工程を説明するための断面図である。また、以下の説明では、上記表示装置１Ａの製造方法と同様の工程については、図面を省略するものの、同じ符号を用いて説明するものとする。

本実施形態の表示装置１Ｂの製造方法は、表示パネル２Ｂを製造する際に、先ず、図１２に示すように、第１の基板１２Ａと第２の基板１２Ｂとを同一の母基板２００を用いて作製する。

具体的には、第１のガラス基板１０１の面上にフィルム状に形成された第１の基板１２Ａ及び第２の基板１２Ｂとなる母基板２００を用意する。そして、画素回路基板４を作製する工程において、母基板２００の一方の面（表面）上に、第１の基板１２Ａ及び第２の基板１２Ｂの表面側を形成する。

すなわち、画素回路基板４を作製する工程では、第１の基板１２Ａの一方の面（表面）上に、上述した走査線５、信号線６、電源線７及びＧＮＤ線１９と、コンタクトプラグ２１ａ、コンタクト電極２１ｂ及びコンタクトプラグ２１ｃと、画素回路３を構成する有機ＥＬ素子８（画素電極１３、有機機能層１４及び共通電極１５）、コンデンサ９、ゲート絶縁層２０を含む駆動用ＴＦＴ素子１１と、層間絶縁層１６と、バンク層１７と、保護層１８とを形成する。

なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。

一方、第２の基板１２Ｂの一方の面（表面）上に、上述したゲート絶縁層２０を含む選択用ＴＦＴ素子１０と、層間絶縁層１６とを形成する。これにより、母基板２００の一方の面（表面）上に、第１の基板１２Ａ及び第２の基板１２Ｂの表面側を形成する。

次に、図１３に示すように、母基板２００の最上層に接着層１０２を介して第２のガラス基板１０３を貼り付けた後、第１のガラス基板１０１側から母基板２００に向けてレーザー光（図示せず。）を照射する。このとき、レーザー光が第１のガラス基板１０１を透過し、母基板２００に吸収されることで、第１のガラス基板１０１との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、母基板２００の他方の面（裏面）から第１のガラス基板１０１を剥離することができる。

次に、図１４に示すように、第１のコンタクトプラグ２３及び第２のコンタクトプラグ２５の形成位置に、母基板２００（第１の基板１２Ａ）を貫通するコンタクトホール１０４を形成する。

次に、図１５に示すように、例えば銀（Ａｇ）ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホール１０４に埋め込まれた第１のコンタクトプラグ２３及び第２のコンタクトプラグ２５を形成する。

次に、図１６に示すように、母基板２００から第２のガラス基板１０３を接着層１０２と共に除去した後、この母基板２００を第１の基板１２Ａと第２の基板１２Ｂとの間で切断する。

次に、第１の基板１２Ａの他方の面（裏面）と、第２の基板１２Ｂの他方の面（裏面）とが対向した状態で、第１の基板１２Ａと第２の基板１２Ｂとの間を接続部２２を介して電気的に接続する。このとき、接続部２２は、第１のコンタクトプラグ２３と第２のコンタクトプラグ２５との間を電気的に接続する。これにより、上記表示パネル２Ｂを作製することが可能である。

本実施形態の表示装置１Ｂの製造方法では、上述した有機ＥＬ素子８及び駆動用ＴＦＴ素子１１が設けられた第１の基板１２Ａと、選択用ＴＦＴ素子１０が設けられた第２の基板１２Ｂとを同時に作製することが可能である。これにより、表示パネル２Ｂの製造コストを低減することが可能である。

なお、本実施形態では、上記母基板２００を用いて、第１の基板１２Ａ側と第２の基板１２Ｂ側とを同時に作製する場合を例示しているが、第１の基板１２Ａ側と第２の基板１２Ｂ側とを互いに異なる母基板を用いて一括して複数作製することも可能である。

（第３の実施形態）
〔表示装置〕
次に、本発明の第３の実施形態として、例えば図１７及び図１８に示す表示装置１Ｃについて説明する。

なお、図１７は、表示装置１Ｃが備える表示パネル２Ｃの一の方向に沿った要部断面図である。図１８は、表示パネル２Ｃの他の方向に沿った要部断面図である。また、以下の説明では、上記表示装置１Ａと同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。

本実施形態の表示装置１Ｃは、図１７及び図１８に示すように、複数の画素Ｐが面内に並んで配置された表示領域Ｅを含む表示パネル２Ｃを備えている。表示パネル２Ｃは、上記画素回路基板４の構成に加えて、第２の基板１２Ｂの第１の基板１２Ａと対向する面（表面）とは反対の面（裏面）側に、少なくとも１つ以上の回路基板（本実施形態では１つの駆動回路基板４０）が積層された構造を有している。

駆動回路基板４０は、第３の基板１２Ｃの一方の面（表面）側に、上記ゲートドライバ３１を構成する複数のゲートドライバ用ＴＦＴ素子４１が並んで設けられた構成を有している。

第３の基板１２Ｃには、上記第１の基板１２Ａ及び第２の基板１２Ｂと同じものを用いている。ゲートドライバ用ＴＦＴ素子４１には、上記２つのＴＦＴ素子１０，１１と同じものを用いている。また、第３の基板１２Ｃの表面側には、ゲート絶縁層２０と、層間絶縁層１６とが順に積層して設けられている。

また、第３の基板１２Ｃの表面側には、複数の走査線５の各々に対応した線列毎に、複数の第３の接続配線４２が並んで設けられている。複数の第３の接続配線４２は、ゲートドライバ３１（複数のゲートドライバ用ＴＦＴ素子４１）と電気的に接続されている。第３の接続配線４２は、例えば銅やアルミニウム、モリブデン、クロムなどの導電材料を用いて線状にパターン形成されている。

表示パネル２Ｃは、画素回路基板４（第２の基板１２Ｂ）の裏面と、駆動回路基板４０（第３の基板１２Ｃ）の表面とが対向した状態で、第２の基板１２Ｂと第３の基板１２Ｃとの間が接続部４３を介して電気的に接続されている。

具体的に、この接続部４３は、第２の基板１２Ｂ側に設けられた選択用ＴＦＴ素子１０のゲート電極１０ｇと、第３の基板１２Ｃ側に設けられた第３の接続配線４２との間を電気的に接続している。

選択用ＴＦＴ素子１０のゲート電極１０ｇは、第２の基板１２Ｂの表面上に配置されて、第２の基板１２Ｂを貫通して配置された第３のコンタクトプラグ２７と電気的に接続されている。第３のコンタクトプラグ２７は、例えば銀（Ａｇ）ペーストなどの塗布型の導電材料を用いて、第２の基板１２Ｂを貫通するコンタクトホールに埋め込み形成されている。

接続部４３は、第３のコンタクトプラグ２７と第３の接続配線４２との間を電気的に接続している。

本実施形態の表示装置１Ｃでは、上述した表示パネル２Ｃが、有機ＥＬ素子８及び駆動用ＴＦＴ素子１１が設けられた第１の基板１２Ａと、選択用ＴＦＴ素子１０が設けられた第２の基板１２Ｂとが積層された画素回路基板４を有している。また、画素回路基板４を構成する第１の基板１２Ａ側の駆動用ＴＦＴ素子１１と、第２の基板１２Ｂ側の選択用ＴＦＴ素子１０との間が接続部２２を介して電気的に接続されている。

これにより、本実施形態の表示装置１Ｃでは、画素回路基板４の面内に並んで配置された各画素回路３（画素Ｐ）の面積を縮小して、表示パネル２Ｃの高精細化を実現することが可能である。

また、本実施形態の表示装置１Ｃでは、上述した表示パネル２Ｃが、画素回路基板４と、駆動回路基板４０とが積層された構造を有している。これにより、本実施形態の表示装置１Ｃでは、画素回路基板４と駆動回路基板４０とを面内に並べて配置する場合よりも、表示パネル２Ｃの小型化を実現することが可能である。

なお、上記表示装置１Ｃでは、第２の基板１２Ｂの第１の基板１２Ａと対向する面（表面）とは反対の面（裏面）側に積層される回路基板として、上記駆動回路基板４０が積層された構成を例示している。回路基板については、それ以外にも、例えば、有機ＥＬ素子８の経時的な特性変動やバラツキを補正するためのＴＦＴ素子を備えた補正回路基板を積層した構成としてもよい。また、回路基板については、１層に限らず、２層以上とすることも可能である。

〔表示装置の製造方法〕
次に、上記表示装置１Ｃの製造方法について、図１９～図２３を参照しながら説明する。
なお、図１９～図２３は、表示パネル２Ｃを作製する工程を説明するための断面図である。

本実施形態の表示装置１Ｃの製造方法は、表示パネル２Ｃを製造する際に、先ず、図１９に示すように、第１の基板１２Ａと第２の基板１２Ｂと第３の基板１２Ｃとを同一の母基板２００を用いて作製する。

具体的には、第１のガラス基板１０１の面上にフィルム状に形成された第１の基板１２Ａ、第２の基板１２Ｂ及び第３の基板１２Ｃとなる母基板２００を用意する。そして、画素回路基板４を作製する工程において、母基板２００の一方の面（表面）上に、第１の基板１２Ａ及び第２の基板１２Ｂの表面側を形成する。また、駆動回路基板４０を作製する工程において、母基板２００の一方の面（表面）上に、第３の基板１２Ｃの表面側を形成する。

すなわち、画素回路基板４を作製する工程では、第１の基板１２Ａの一方の面（表面）上に、上述した走査線５、信号線６、電源線７及びＧＮＤ線１９と、コンタクトプラグ２１ａ、コンタクト電極２１ｂ及びコンタクトプラグ２１ｃと、画素回路３を構成する有機ＥＬ素子８（画素電極１３、有機機能層１４及び共通電極１５）、コンデンサ９、ゲート絶縁層２０を含む駆動用ＴＦＴ素子１１と、層間絶縁層１６と、バンク層１７と、保護層１８とを形成する。

なお、これらの形成工程には、従来より公知の成膜プロセスやフォトリソグラフィプロセスなどを用いることができ、その形成方法について特に限定されるものではない。

一方、第２の基板１２Ｂの一方の面（表面）上に、上述したゲート絶縁層２０を含む選択用ＴＦＴ素子１０と、層間絶縁層１６とを形成する。これにより、母基板２００の一方の面（表面）上に、第１の基板１２Ａ及び第２の基板１２Ｂの表面側を形成する。

また、第２のコンタクトプラグ２５の形成位置に、層間絶縁層１６を貫通するコンタクトホールを形成する。そして、例えば銀（Ａｇ）ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホールに埋め込まれた第２のコンタクトプラグ２５と、層間絶縁層１６の面上に配置された第２の接続配線２６とを一体に形成する。

一方、駆動回路基板４０を作製する工程において、上記画素回路基板４のゲート絶縁層２０を含む選択用ＴＦＴ素子１０及び駆動用ＴＦＴ素子１１と同時に、ゲートドライバ用ＴＦＴ素子４１と、第３の接続配線４２とを形成する。また、選択用ＴＦＴ素子１０、駆動用ＴＦＴ素子１１及びゲートドライバ用ＴＦＴ素子４１を覆う層間絶縁層１６を形成する。これにより、母基板２００の表面上に、駆動回路基板４０の表面側を形成する。

次に、図２０に示すように、母基板２００の最上層に接着層１０２を介して第２のガラス基板１０３を貼り付けた後、第１のガラス基板１０１側から母基板２００に向けてレーザー光（図示せず。）を照射する。このとき、レーザー光が第１のガラス基板１０１を透過し、母基板２００に吸収されることで、第１のガラス基板１０１との界面付近のプラスチックフィルムの一部が熱により蒸発する。これにより、母基板２００の他方の面（裏面）から第１のガラス基板１０１を剥離することができる。

次に、図２１に示すように、第１のコンタクトプラグ２３及び第３のコンタクトプラグ２７の形成位置に、母基板２００（第１の基板１２Ａ）を貫通するコンタクトホール１０４を形成する。

次に、図２２に示すように、例えば銀（Ａｇ）ペーストなどの塗布型の導電材料をディスペンサーを用いて塗布した後、所定の形状にパターニングする。これにより、コンタクトホール１０４に埋め込まれた第１のコンタクトプラグ２３及び第３のコンタクトプラグ２７と、母基板２００（第１の基板１２Ａ）の裏面に配置された第１の接続配線２４とを一体に形成する。

次に、図２３に示すように、母基板２００から第２のガラス基板１０３を接着層１０２と共に除去した後、この母基板２００を第１の基板１２Ａと第２の基板１２Ｂと第３の基板１２Ｃとの間で切断する。

次に、第１の基板１２Ａの他方の面（裏面）と、第２の基板１２Ｂの一方の面（表面）とが対向した状態で、第１の基板１２Ａと第２の基板１２Ｂとの間を接続部２２を介して電気的に接続する。このとき、接続部２２は、第１の接続配線２４と第２の接続配線２６との間を電気的に接続する。

また、第２の基板１２Ｂの他方の面（裏面）と、第３の基板１２Ｃの一方の面（表面）とが対向した状態で、第２の基板１２Ｂと第３の基板１２Ｃとの間を接続部４３を介して電気的に接続する。このとき、接続部４３は、第３のコンタクトプラグ２７と第３の接続配線４２との間を電気的に接続する。これにより、上記表示パネル２Ｃを作製することが可能である。

本実施形態の表示装置１Ｃの製造方法では、上述した有機ＥＬ素子８及び駆動用ＴＦＴ素子１１が設けられた第１の基板１２Ａと、選択用ＴＦＴ素子１０が設けられた第２の基板１２Ｂと、ゲートドライバ用ＴＦＴ素子４１（ゲートドライバ３１）が設けられた第３の基板１２Ｃとを同時に作製することが可能である。これにより、表示パネル２Ｃの製造コストを低減することが可能である。

なお、本実施形態では、上記母基板２００を用いて、第１の基板１２Ａ側と第２の基板１２Ｂ側と第３の基板１２Ｃ側とを同時に作製する場合を例示しているが、第１の基板１２Ａ側と第２の基板１２Ｂ側と第３の基板１２Ｃ側とを互いに異なる母基板を用いて一括して複数作製することも可能である。

なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、上記実施形態では、上述した有機ＥＬディスプレイに本発明を適用した場合を例示しているが、発光素子として、有機ＥＬ素子を用いたものに必ずしも限定されるものではなく、例えばマイクロＬＥＤなどのＬＥＤ素子や量子ドットなどの発光素子を用いたものであってもよい。また、液晶ディスプレイなどにも本発明を適用することが可能である。

なお、本発明は、上述した表示装置に限らず、発光素子の代わりに、撮像素子やセンサを備えた電子デバイスにおいて、同様の構造を採用することによって、高精細な撮像や、高感度のセンシングを行うことが可能である。

１Ａ，１Ｂ，１Ｃ…表示装置 ２Ａ，２Ｂ，２Ｃ…表示パネル ３…画素回路 ４…画素回路基板 ５…走査線 ６…信号線 ７…電源線 ８…有機ＥＬ素子（発光素子） ９…コンデンサ １０…選択用ＴＦＴ素子（第２のスイッチング素子） １１…駆動用ＴＦＴ素子（第１のスイッチング素子） １２Ａ…第１の基板 １２Ａ…第１の基板 １２Ｂ…第２の基板 １２Ｃ…第３の基板 １３…画素電極 １４…有機機能層 １５…共通電極 １６…層間絶縁層 １７…バンク層 １８…保護層 １９…ＧＮＤ線 ２０…ゲート絶縁層 ２２…接続部 ２３…第１のコンタクトプラグ ２４…第１の接続配線 ２５…第２のコンタクトプラグ ２６…第２の接続配線 ２７…第３のコンタクトプラグ ３１…走査線駆動回路（ゲートドライバ） ３２…信号線駆動回路（データドライバ） ４０…駆動回路基板 ４１…ゲートドライバ用ＴＦＴ素子 ４２…第３の接続配線 ４３…接続部 ２００…母基板 Ｃ…保持容量 Ｐ…画素 Ｐｕ…画素ユニット Ｅ…表示領域

Claims (5)

1. 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備え、
   前記表示パネルは、前記画素を構成する画素回路が設けられた画素回路基板を有し、
   前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第１のスイッチング素子及び第２のスイッチング素子とを含み、
   前記画素回路基板は、前記発光素子及び前記第１のスイッチング素子が設けられた第１の基板と、前記第２のスイッチング素子が設けられた第２の基板とが積層された状態で、前記第１の基板と前記第２の基板との間が接続部を介して電気的に接続された構造を有することを特徴とする表示装置。
2. 前記第１の基板の一方の面側に、前記発光素子と前記第１のスイッチング素子とが積層して設けられ、
   前記第２の基板の一方の面側に、前記第２のスイッチング素子が設けられ、
   前記第１の基板の他方の面と前記第２の基板の一方の面又は他方の面とが対向した状態で、前記第１の基板と前記第２の基板との間が前記接続部を介して電気的に接続されていることを特徴とする請求項１に記載の表示装置。
3. 前記第２の基板の前記第１の基板と対向する面とは反対の面側に、少なくとも１つ以上の回路基板が積層して設けられていることを特徴とする請求項１又は２に記載の表示装置。
4. 前記回路基板は、前記画素回路を駆動する駆動回路が設けられた駆動回路基板を含むことを特徴とする請求項３に記載の表示装置。
5. 複数の画素が面内に並んで配置された表示領域を含む表示パネルを備える表示装置の製造方法であって、
   前記表示パネルを製造する際に、前記画素を構成する画素回路が設けられた画素回路基板を作製する工程を有し、
   前記画素回路は、発光素子と、前記発光素子の点灯を切り替える第１のスイッチング素子及び第２のスイッチング素子とを含み、
   前記画素回路基板を作製する工程において、前記発光素子及び前記第１のスイッチング素子を形成した第１の基板と、前記第２のスイッチング素子を形成した第２の基板とを同一の母基板を用いて作製し、
   前記母基板を前記第１の基板と前記第２の基板とに切断した後に、
   前記第１の基板と前記第２の基板とを積層した状態で、前記第１の基板と前記第２の基板との間を接続部を介して電気的に接続することを特徴とする表示装置の製造方法。

Images