KR100192473B1 - 씨모스 소자 제조방법 - Google Patents
씨모스 소자 제조방법 Download PDFInfo
- Publication number
- KR100192473B1 KR100192473B1 KR1019910005957A KR910005957A KR100192473B1 KR 100192473 B1 KR100192473 B1 KR 100192473B1 KR 1019910005957 A KR1019910005957 A KR 1019910005957A KR 910005957 A KR910005957 A KR 910005957A KR 100192473 B1 KR100192473 B1 KR 100192473B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- oxide film
- gate
- mask
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title abstract description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052796 boron Inorganic materials 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims abstract 4
- 238000000151 deposition Methods 0.000 claims abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 쇼트키 정션의 누설전류를 방지하고 레치-업 특성을 개선시킬 수 있는 씨모스 소자 제조방법에 관한 것으로, 기판(1)에 앤웰(2)을 형성하고 필드산화막(3)과 게이트(4)를 형성하는 공정과, 산화막(5)을 형성하고 마스크(6)를 사용하여 피모스 부분에 보론을 주입하는 공정과, 상기 산화막(5)을 게이트(4) 부분에만 남도록 식각하는 공정과, 마스크(7)를 사용하여 피모스 부분의 기판이 p+영역 아래까지 드러나게 식각하는 공정과, 상기 게이트(4)에 콘택을 형성하고 액티브 영역에만 플라타늄(8)을 형성하는 공정과, LTO(9)를 형성한 후 패터닝하고 메탈(10)을 증착하는 공정을 차례로 실시하여서 이루어진다.
Description
제1도는 종래의 공정단면도.
제2도는 본 발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 앤웰
3 : 필드산화막 4 : 게이트
5 : 산화막 6, 7 : 마스크
3 : 플라타늄 9 : LTO
10 : 메탈
본 발명은 씨모스 소자 제조방법에 관한 것으로, 특히 쇼트키 정셩의 누설전류를 방지하고 레치-업(Latch-up) 특성을 개선시킬 수 있도록 한 것이다.
종래 씨모스 소자의 제조공정을 보면 제1도(a)와 같이 피형 기판(11)에 앤웰(12)을 형성하여 피모스와 씨모스를 구분하고 이어 필드 산화막(13)과 게이트(14)를 형성한 후 이온주입으로 소오스와 드레인 영역을 형성한다.
그리고 (b)(c)와 같이 측벽(15)을 형성하고 플라타늄(16)을 액티브 영역에 형성하며 (d)와 같이 LTO(또는 BPSG)(17)를 형성하고 패터닝한 후 메탈(18)을 증착한다.
이와같은 종래소자에 있어서는 쇼트키 피모스 구조의 씨모스를 이루어 기생 수직 피앤피 트랜지스터의 β값을 줄여 레치-업 특성에 강하도록 하는 장점이 있으나 쇼트키 소오스와 피모스의 인버젼(Inversion) 채널 사이의 갭에서 형성된 포텐셜 베리어에 의해 드레인 전류의 감소를 가져오고 소오스/드레인 영역의 쇼트키 정션 가장자리에서의 샤프 에지(Sharp Edge) 효과로 누설전류가 증가하는 결점이 있다.
본 발명은 이와같은 종래의 결점을 해결하기 위한 것으로 소오스/드레인 영역의 가장자리에 스몰 p+를 가이드링하여 누설전류를 제거할 수 있는 씨모스 제조방법을 제공하는데 그 목적이 있다.
이하에서 이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제2도에 의하여 상세히 설명하면 다음과 같다.
먼저 (a)와 같이 기판(1)에 앤웰(2)을 형성하고 필드 산화막(3)과 게이트(4)를 형성한다. 그리고 (b)와 같이 산화막(5)을 형성하고 마스크(6)를 형성한 후 피모스 부분의 마스크(6)만 식각한 상태에서 소오스/드레인 영역을 형성하기 위하여 p+이온(보론)을 주입하고 어닐링(Annealing)한다.
다음에 (c)와 같이 게이트(4) 위에 산화막(5)이 남도록 에치하여 실리콘 기판(1) 에치시 게이트(4)를 보호하고 게이트(4) 양측의 측벽이 게이트(4)와 소오스/드레인 영역 사이를 격리하도록 한다. 이어서 (d)와 같이 앤모스 부분만 마스크(7)를 형성한 후 피모스의 소오스/드레인 영역에 대하여 실리콘기판(1)을 식각하되 p+영역 아래까지 드러나도록 식각한다.
이때 가장자리에는 측면확산된 p+영역만 남게되며 이후 (e)와 같이 게이트(4) 위에 콘택을 형성하고 플라타늄(8)을 액티브 영역에 형성한다. 그리고 (f)와 같이 LTO(9)를 형성하고 패터닝한 후 메탈(10)을 증착한다.
이상에서 설명한 바와같이 본 발명에 의하면 피모스의 쇼트키 정션 가장자리에 p+영역을 형성하여 누설전류를 방지할 수 있음은 물론 드레인 전류의 감소 및 숏 채널 특성을 개선시킬 수 있는 효과를 갖는다.
Claims (1)
- 기판(1)에 앤웰(2)을 형성하고 필드산화막(3)과 게이트(4)를 형성하는 공정과, 산화막(5)을 형성하고 마스크(6)를 사용하여 피모스 부분에 보론을 주입하는 공정과, 상기 산화막(5)을 게이트(4) 부분에만 남도록 식각하는 공정과, 마스크(7)를 사용하여 피모스 부분의 기판이 p+영역 아래까지 드러나게 식각하는 공정과, 상기 게이트(4)에 콘택을 형성하고 액티브 영역에만 플라타늄(8)을 형성하는 공정과, LTO(9)를 형성한 후 패터닝하고 메탈(10)을 증착하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 씨모스 소자 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910005957A KR100192473B1 (ko) | 1991-04-13 | 1991-04-13 | 씨모스 소자 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910005957A KR100192473B1 (ko) | 1991-04-13 | 1991-04-13 | 씨모스 소자 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920020603A KR920020603A (ko) | 1992-11-21 |
KR100192473B1 true KR100192473B1 (ko) | 1999-06-15 |
Family
ID=19313250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910005957A KR100192473B1 (ko) | 1991-04-13 | 1991-04-13 | 씨모스 소자 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100192473B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310555A (ja) * | 2005-04-28 | 2006-11-09 | Nec Electronics Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-04-13 KR KR1019910005957A patent/KR100192473B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920020603A (ko) | 1992-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940006702B1 (ko) | 모스패트의 제조방법 | |
US4637124A (en) | Process for fabricating semiconductor integrated circuit device | |
JPH04225529A (ja) | 微量の不純物を添加したドレイン(ldd)を有する集積回路構造体を製作する改良された方法 | |
US4263057A (en) | Method of manufacturing short channel MOS devices | |
KR950008257B1 (ko) | 모스(mos) 트랜지스터 및 그 제조방법 | |
KR100192473B1 (ko) | 씨모스 소자 제조방법 | |
US6215153B1 (en) | MOSFET and method for fabricating the same | |
JPH0818042A (ja) | Mosトランジスタの製造方法 | |
KR100304974B1 (ko) | 모스트랜지스터제조방법 | |
KR0167606B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100239420B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR100212150B1 (ko) | 씨모스 트랜지스터 및 그 제조방법 | |
KR0142787B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100206864B1 (ko) | 모스 전계효과트랜지스터 제조방법 | |
KR940002406B1 (ko) | 트랜치 베리드 ldd mosfet의 구조 및 제조방법 | |
KR940002778B1 (ko) | Ldd 구조의 트랜지스터 제조방법 | |
US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
KR100192517B1 (ko) | 모스 트랜지스터 제조 방법 | |
KR960012262B1 (ko) | 모스(mos) 트랜지스터 제조방법 | |
KR100219073B1 (ko) | 전계 효과 트랜지스터 및 그 제조방법 | |
KR940005292B1 (ko) | 반도체 소자 제조방법 | |
KR940002777B1 (ko) | Mos 트랜지스터 제조방법 | |
KR960000954B1 (ko) | 반도체 소자 제조방법 | |
KR940001398B1 (ko) | Mosfet 제조방법 | |
KR970006977B1 (ko) | 반도체소자 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |