KR19980046270A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR19980046270A KR19980046270A KR1019960064568A KR19960064568A KR19980046270A KR 19980046270 A KR19980046270 A KR 19980046270A KR 1019960064568 A KR1019960064568 A KR 1019960064568A KR 19960064568 A KR19960064568 A KR 19960064568A KR 19980046270 A KR19980046270 A KR 19980046270A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- semiconductor substrate
- type impurity
- manufacturing
- low concentration
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 LDD 구조의 불순물 영역을 갖는 반도체 소자의 제조 방법에 관한 것이다.
이를 위한 본 발명의 반도체 소자의 제조 방법은 제 1 도전형 반도체 기판상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막상의 소정부위에 상측의 너비가 하측의 너비보다 더 크도록 즉 역사다리꼴의 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 제 1 도전형 반도체 기판내에 틸트 이온 주입으로 저농도 제 2 도전형 불순물 이온을 주입하는 단계, 상기 게이트 전극 양측의 제 1 도전형 반도체 기판내에 직선적으로 상기 저농도 제 2 도전형 불순물 이온보다 깊게 고농도 제 2 도전형 불순물 이온을 주입하는 단계와 상기 제 1 도전형 반도체 기판내에 저농도 및 고농도 제 2 도전형 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 LDD 구조의 불순물 영역을 갖는 반도체 소자의 제조 방법에 관한 것이다.
이하 첨부된 도면을 참조하여 종래 기술에 따른 반도체 소자의 제조 방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 1a에서와 같이, p형인 반도체 기판(11)상에 제 1 산화막 다결정 실리콘, 제 2 산화막과 제 1 감광막을 차례로 형성한 다음, 상기 제 1 감광막을 게이트가 형성될 부위에만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 제 1 감광막을 마스크로 이용하여 상기 제 2 산화막, 다결정 실리콘과 제 1 산화막을 식각함으로 게이트 산화막(12), 게이트(13)와 캡 게이트 산화막(14)을 형성하고 상기 제 1 감광막을 제거한다.
도 1b에서와 같이, 상기 게이트(13)를 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 제 1 소오스/드레인 불순물 영역(15)을 형성한다.
도 1c에서와 같이, 전면에 제 3 산화막을 형성한 다음, 에치백하여 상기 게이트(13) 양측에 측벽(16)을 형성한다. 이어 상기 게이트(13)와 측벽(16)을 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 주입 및 드라이브 인 확산함으로 제 2 소오스/드레인 불순물 영역(17)을 형성한다.
종래의 반도체 소자의 제조 방법은 LDD 구조의 불순물 영역을 형성하기 위한 측벽의 형성으로 공정이 복잡하고, 공정에서 발생하는 이물과 불량으로 수율이 저하되고 웨이퍼 가공 시간이 길어지는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 상부보다 하부 부분이 더 식각된 게이트와 저농도 불순물 이온을 틸트 이온 주입함으로 공정이 단순하여 수율이 향상되고 웨이퍼 가공 시간이 단축되는 LDD 구조의 불순물 영역을 갖는 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
도 3a 내지 도 3d는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명*
31 : 반도체 기판32 : 산화막
33 : 다결정 실리콘34 : 감광막
35 : 제 1 소오스/드레인 불순물 영역36 : 제 2 소오스/드레인 불순물 영역
본 발명의 반도체 소자의 제조 방법은 제 1 도전형 반도체 기판상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막상의 소정부위에 상측의 너비가 하측의 너비보다 더 크도록 즉 역사다리꼴의 게이트 전극을 형성하는 단계, 상기 게이트 전극 양측의 제 1 도전형 반도체 기판내에 틸트 이온 주입으로 저농도 제 2 도전형 불순물 이온을 주입하는 단계, 상기 게이트 전극 양측의 제 도전형 반도체 기판내에 직선적으로 상기 저농도 제 2 도전형 불순물 이온보다 깊게 고농도 제 2 도전형 불순물 이온을 주입하는 단계와 상기 제 1 도전형 반도체 기판내에 저농도 및 고농도 제 2 도전형 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 반도체 소자의 제조 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2a 내지 도 2e는 본 발명의 제 1 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 2a에서와 같이, p형인 반도체 기판(31)상에 산화막(32), 다결정 실리콘(33)과 감광막(34)을 차례로 형성한다.
도 2b에서와 같이, 상기 감광막(34)을 게이트가 형성될 부위만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막(34)을 마스크로 이용하여 상기 다결정 실리콘(33)을 식각함으로 게이트를 형성한다. 여기서 상기 게이트는 상기 다결정 실리콘(33)을 오버 에치(Over Etch)함으로 상측의 너비가 하측의 너비보다 더 크도록 즉 역사다리꼴의 모양을 갖는다.
도 2c에서와 같이, 상기 감광막(34)과 게이트를 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 4 ~ 6°각도로 경사지며 즉 틸트(Tilt)이온 주입 공정으로 회전시키면서 주입한다.
도 2d에서와 같이, 상기 감광막(34)과 게이트를 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 상기 저농도 n형 불순물 이온보다 깊게 직선적으로 주입한다.
도 2e에서와 같이, 상기 감광막(34)을 제거한 다음, 상기 저농도 및 고농도 n형 불순물 이온이 주입된 상태에서 전면에 열을 가하므로 상기 저농도 및 고농도 n형 불순물 이온을 드라이브 인 확산을 하여 상기 반도체 기판(31) 내에 LDD 구조의 제 1, 제 2 소오스/드레인 불순물 영역(35,36)을 형성한다.
도 3a 내지 도 3d는 본 발명의 제 2 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정 단면도이다.
도 3a에서와 같이, p형인 반도체 기판(31)상에 산화막(32), 다결정 실리콘(33)과 감광막(34)을 차례로 형성한다.
도 3b에서와 같이, 상기 감광막(34)을 게이트가 형성될 부위만 남도록 선택적으로 노광 및 현상한 후, 상기 선택적으로 노광 및 현상된 감광막(34)을 마스크로 이용하여 상기 다결정 실리콘(33)을 식각함으로 게이트를 형성한다. 여기서 상기 게이트는 상기 다결정 실리콘(33)을 오버 에치함으로 상측의 너비가 하측의 너비보다 더 크도록 즉 역사다리꼴의 모양을 갖는다.
도 3c에서와 같이, 상기 감광막(34)과 게이트를 마스크로 이용하여 전면에 저농도 n형 불순물 이온을 4 ~ 6°의 각도로 경사지며 즉 틸트 이온 주입 공정으로 회전시키면서 주입한 다음, 상기 감광막(34)을 제거한 후, 전면에 열을 가하여 상기 저농도 n형 불순물 이온을 드라이브 인 확산함으로 상기 반도체 기판(31)내에 제 1 소오스/드레인 불순물 영역(35)을 형성한다.
도 3d에서와 같이, 상기 게이트를 마스크로 이용하여 전면에 고농도 n형 불순물 이온을 상기 저농도 n형 불순물 이온보다 깊게 직선적으로 주입한 다음, 전면에 열을 가하므로 상기 고농도 n형 불순물 이온을 드라이브 인 확산함으로 상기 반도체 기판(31)내 상기 제 1 소오스/드레인 불순물 영역(35)보다 깊은 영역에 제 2 소오스/드레인 불순물 영역(36)을 형성한다.
본 발명의 반도체 소자의 제조 방법은 상부보다 하부 부분이 더 식각된 게이트와 저농도 불순물 이온을 틸트 이온 주입함으로 공정이 단순하여 수율이 향상되고 웨이퍼 가공 시간이 단축되는 효과가 있다.
Claims (2)
- 제 1 도전형 반도체 기판상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막상의 소정부위에 상측의 너비가 하측의 너비보다 더 크도록 즉 역사다리꼴의 게이트 전극을 형성하는 단계;상기 게이트 전극 양측의 제 1 도전형 반도체 기판내에 틸트 이온 주입으로 저농도 제 2 도전형 불순물 이온을 주입하는 단계;상기 게이트 전극 양측의 제 1 도전형 반도체 기판내에 직선적으로 상기 저농도 제 2 도전형 불순물 이온보다 깊게 고농도 제 2 도전형 불순물 이온을 주입하는 단계;상기 제 1 도전형 반도체 기판내에 저농도 및 고농도 제 2 도전형 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 게이트 전극 양측의 제 1 도전형 반도체 기판내에 틸트 이온 주입으로 저농도 제 2 도전형 불순물 이온을 주입 및 드라이브 인 확산하여 저농도 제 2 도전형 불순물 영역을 형성하는 단계;상기 게이트 전극 양측의 제 1 도전형 반도체 기판내에 직선적으로 상기 저농도 제 2 도전형 불순물 이온보다 깊게 고농도 제 2 도전형 불순물 이온을 주입 및 드라이브 인 확산하여 고농도 제 2 도전형 불순물 영역을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960064568A KR19980046270A (ko) | 1996-12-12 | 1996-12-12 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960064568A KR19980046270A (ko) | 1996-12-12 | 1996-12-12 | 반도체 소자의 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19980046270A true KR19980046270A (ko) | 1998-09-15 |
Family
ID=66522641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960064568A KR19980046270A (ko) | 1996-12-12 | 1996-12-12 | 반도체 소자의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19980046270A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100881516B1 (ko) * | 2007-08-24 | 2009-02-05 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조방법 |
-
1996
- 1996-12-12 KR KR1019960064568A patent/KR19980046270A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100881516B1 (ko) * | 2007-08-24 | 2009-02-05 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100592705B1 (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
KR19980046270A (ko) | 반도체 소자의 제조 방법 | |
KR19990066411A (ko) | 모스팻 및 이의 제조방법 | |
KR100302612B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100226770B1 (ko) | 반도체 소자의 제조방법 | |
KR0186198B1 (ko) | 트랜지스터 제조방법 | |
KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100215871B1 (ko) | 반도체 소자의 제조방법 | |
KR100382984B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR100505623B1 (ko) | Ldd 구조의 모스 트랜지스터 및 그 제조방법 | |
KR100609584B1 (ko) | 반도체 소자의 제조방법 | |
KR100364794B1 (ko) | 반도체소자의 제조방법 | |
KR19990009248A (ko) | 트랜지스터 및 그 제조 방법 | |
KR0147678B1 (ko) | 반도체 소자 제조방법 | |
KR100268931B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
KR19990049060A (ko) | 트랜지스터 및 그의 제조 방법 | |
KR100518239B1 (ko) | 반도체 장치 제조방법 | |
KR100421899B1 (ko) | 반도체소자제조방법 | |
KR0172832B1 (ko) | 반도체소자 제조방법 | |
KR0156103B1 (ko) | 반도체 소자의 제조방법 | |
KR100280534B1 (ko) | 모스 트랜지스터 제조방법 | |
KR100625392B1 (ko) | 반도체소자의 제조방법 | |
KR100293444B1 (ko) | 씨모스트랜지스터의제조방법 | |
KR19990054565A (ko) | 트랜지스터 및 그의 제조 방법 | |
KR20020002706A (ko) | 트랜지스터 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |