KR0147255B1 - Mosfet의 제조방법 - Google Patents

Abstract

본 발명은 공정이 간단하여 셀프얼라인으로 게이트를 형성하는 MOSFET 제조방법에 관한 것이다.

본 발명은 SOI MOSFET 제조방법에 있어서, 가) 반도체기판 위에 제 1 및 제 2 절연막을 형성한 다음 사진식각공정으로 식각하여 반도체기판의 활성영역이 될부분을 오픈한 후, 제 3 절연막 및 제 4 절연막을 증착하고 반도체기판이 노출되도록 에치백하여 사이드월을 형성하고 사이드월을 형성하는 제 4 절연막을 제거하는 단계와, 나) 상기 제1, 2, 3 절연막을 블러킹층으로 산화공정을 실시하여 반도체기판의 오픈부위에 LOCOS산화막을 형성하는 단계와, 다) 상기 반도체기판에 산소 이온주입을 실시하고 열처리하여 메몰산화막층을 형성하는 단계와, 라) 상기 반도체기판에 고농도 N형이온주입을 실시하여 소오스 및 드레인영역을 형성하는 단계와, 마) 상기 반도체기판 상에 잔류한 제 2 및 제 3 절연막을 블러킹층으로 상기 LOCOS산화막을 기판까지 비등방성(anisotropic) 식각을 실시하여 제거하여 리세스된 기판구조를 만든 다음, 상기 제 1, 제 2 및 제 3 절연막을 제거하고 상기 반도체기판의 리세스된 영역에 게이트전극을 형성하는 단계를 포함하여 MOSFET 제조방법이다.

Description

MOSFET 제조방법

제1도는 종래의 MOSFET 제조공정도이고,

제2도는 본 발명의 MOSFET 제조공정도이다.

* 도면의 주요부분에 대한 부호의 설명

11 : 베리드산화막 12 : 실리콘기판

13 : 산화막 14 : 질화막

15 : LOCOS산화막 16G,28' : 게이트전극

16S/D, 27 : 소오스 및 드레인영역 16C : 채널영역

18,22-3 : 절연물질 17,29 : 메탈

22-1,22-2,23-1.23-2,22-4 : 절연막

본 발명은 MOSFET제조방법에 관한 것으로서, 특히 메몰산화막층 형성과 동시에 소자간 격리층을 형성함으로서 공정이 단순화되고 자기정합된 게이트 형성으로 재현성이 좋은 MOSFET 제조방법에 관한 것이다.

일반적인 SOI MOSFET는 여러가지 장점때문에 많이 사용되어져 왔으나 SOI MOSFET의 소자 특성을 개선하기 위하여 채널영역의 실리콘층의 두께를 얇게하는 다양한 시도들을 실시하여 왔다.

이러한 시도로서는 IEEE Device Letters Vo1 15, No 1, Jan 1994 p22의 기술이 있으며, 이 기술은 일반적인 SOI MOSFET에서 제조되어지는 채널영역보다 소오스 및 드레인영역을 더 깊게 만들어 소오스 및 드레인영역을 감소시키기 위한 것이다.

제1도는 이러한 종래의 기술의 주요공정에서의 단면을 도시한 것이다.

종래의 MOSFET 제조공정을 도면을 참조하여 설명하면 다음과 같다.

먼저 제1도의 (a)와 같이 베리드산화막(11)이 하부 표면에 형성된 반도체기판(12) 위에 산화막(13)과 질화막(14)을 증착한 다음 게이트를 형성할 부분의 질화막(14)을 제거한다.

그리고, 제1도의 (b)와 같이 LOCOS공정으로 게이트를 형성할 부분에 LOCOS산화막(15)을 형성한다.

다음, 제1도의 (c)와 같이 질화막의 산화막(14)(13)을 제거한 다음 LOCOS산화막(15)을 제거하여 반도체기판(12)을 노출시킨다.

이때 노출된 반도체기판(12)은 단차를 형성하게 되는데 단차의 낮은 부위는 채널영역을 형성하게 되고, 단차의 높은 부위는 소오스 및 드레인영역을 형성하게 된다.

제1도의 (d)와 같이 LOCOS공정으로 기판 전체 높이보다 낮아진 영역에 게이트전극(16G)을 디파인하고 이온주입 등의 일반적인 SOI MESA 공정으로 소오스 및 드레인영역(16S/D)을 형성하고 절연물질(18)로 소자를 전기적으로 절연시킨 후, 메탈(17)을 증착하여 MOSFET을 제조한다.

즉, 얇은 채널영역을 갖는 MOSFET를 제조한다.

그러나 게이트 디파인 공정에서 0.3μm의 마진이 필요하게 되므로 재현상이 부족하여서 반도체소자의 고집적화에 한계를 갖게 하였다.

채널영역의 채널의 두께를 얇게 만들기 위하여 산화공정을 실시하여야 하며, 소자의 격리를 위하여 별도의 아이솔레이션공정이 필요하므로 공정이 복잡해 졌다.

또한 단차가 발생한 채널영역에 게이트형성시 셀프디파인 되지 않으므로 이스얼라인 등으로 인한 재현상이 부족하였다.

게이트다파인시 0.3μm정도의 마진을 필요로 하므로 고집적화에 부적절한 문제가 있었다.

본 발명은 이러한 종래의 문제점을 해결하기 위한 것으로, 공정이 간단한여 셀프얼라인으로 게이트를 형성하는 MOSFET 제조방법을 제공하는데 본 발명의 목적이 있다.

본 발명은 SOI MOSFET 제조방법에 있어서, 가) 반도체기판 위에 제 1 및 제 2 절연막을 형성한 다음 사진식각공정으로 식각하여 반도체기판의 활성영역이 될부분을 오픈한 후, 제 3 절연막 및 제 4 절연막을 증착하고 반도체기판이 노출되도록 에치백하여 사이드월을 형성하고 사이드월을 형성하는 제 4 절연막을 제거하는 단계와, 나) 상기 제 1, 2, 3절연막을 블러킹층으로 산화공정을 실시하여 반도체기판의 오픈부위에 LOCOS산화막을 형성하는 단계와, 다) 상기 반도체기판에 산소 이온주입을 실시하고 열처리하여 메몰산화막층을 형성하는 단계와, 라) 상기 반도체기판에 고농도 N형이온주입을 실시하여 소오스 및 드레인영역을 형성하는 단계와, 마) 상기 반도체기판 상에 잔류한 제 2 및 제 3 절연막을 블러킹층으로 상기 LOCOS산화막을 기판까지 비등방성(anisotropic) 식각을 실시하여 제거하여 리세스된 기판구조를 만든 다음, 상기 제 1, 제 2 및 제 3 절연막을 제거하고 상기 반도체기판의 리세스된 영역에 게이트전극을 형성하는 단계를 포함하는 MOSFET 제조방법이다.

본 발명의 목적을 해결하기 위한 공정은 다음과 같다.

제2도의 (a)와 같이 반도체기판(21) 위에 산화막, 질화막을 차례로 증착하여 제 1 및 제 2 절연막(22-1, 23-1)을 형성한 다음 식각하여 활성영역이 될부분을 오픈한다.

제2도의 (b)와 같이 전면을 질화막을 얇게 증착하여 제 3 절연막(23-2)으로 형성하고, 그 위에 산화막으로 제 4 절연막(22-2)을 형성한 다음 에치백하여 사이드월을 형성한다. 이때 사이드월을 산화막으로 이루어진 제 4 절연막(22-2)과 단면이 L자 형인 질화막으로 이루어진 제 3 절연막(23-2)으로 구성된다.

다음 제2 도의 (c)와 같이 사이드월 구조에서 제 4 절연막(22-2)을 제거하여 활성영역의 일부는 제 3 절연막(23-2)이 형성되어 있고 활성영역 중 채널영역이 될 영역만이 오픈된 구조를 만든다.

제2도의 (d)와 같이 산화공정을 실시하여 LOCOS산화막(25)을 형성한다.

제2도의 (e)와 같이 산소 이온주입을 실시하고 열처리하고 메몰산화막층(26)을 형성한다.

이때 산소의 투사거리, ΔR_P는 액티브영역 이외의 기판(21) 표면으로 조절하여 하며, 각각의 영역에서 메몰산화막층(26)의 깊이가 다르게 형성되도록 얇은 제 3 절연막(23-2)과 LOCOS산화막(25)의 단차를 이용하여 이온주입을 실시한다.

이와 같이 조절한 투사거리로 이온주입공정을 실시한 결과고 형성된 메몰산화막층(25)은 활성영역 이외부분에서는 기판(21) 표면에 얇은 질화막으로 이루어진 제 3 절연막(23-2)이 형성된 영역에서 LOCOS산화막(25)이 형성된 영역 보다 훨씬 깊은 깊이에 형성된다.

또한 메몰산화막층(25)은 활성영역의 소자를 중심으로 형성되어 다른 영역과 격리시키는 역할을 한다.

또한 제 2 절연막(23-1), 제 3 절연막(22-2) 및 LOCOS산화막(25)에 의해 형성된 단차를 이용하여 이온주입을 실시하므로 메몰산화막층(25)은 제 3 절연막(23-2)의 하부에서 LOCOS산화막(25)층 하부 보다 훨씬 깊게 형성된다.

다음 제2도의 (f)와 같이 고농도의 N형 이온주입을 실시하여 소오스 및 드레인영역(27)을 형성한다. 소오스 및 드레인영역(27)의 형성은 얇은 제 3 절연막(23-2)과 LOCOS산화막(25) 하부에는 불순물이온이 도달하지 않아 소오스 및 드레인영역(27)이 형성되지 않는다.

이어서 채널영역에 노출된 LOCOS산화막(25)을 기판(21)까지 식각하여 제거한다. 식각하는 방법은 기판(21) 상에 잔류한 제 2 및 데 3 절연막(23-1, 23-2)을 불러킹층으로 하여서 비등방성(anisotropic) 식각방법으로 실시하며 식각의 결과로 제 3 절연막(23-2)의 하부에만 산화막(25')이 남는 구조가 된다.

다음 채널이온주입(도면에 도시하지 않음)을 실시한 후, 제 2 및 제 3 절연막(23-1, 23-2)과 제 1 절연막(22-1)을 순차적으로 제거한다.

제2도의 (g)와 같이 산호막으로 게이트절연막(22-4)을 형성한 다음 폴리실리콘(28)을 전면에 증착한다.

제2도의 (h)와 같이 활성영역 내의 리세스된 영역에 게이트가 디파인 되도록 마스크르 정의한다. 이 마스크를 이용하여 게이트형성 부위의 폴리실리콘만 남도록 식각하여 게이트전극(28')을 형성한다.

이후의 공정은 일반적인 소오스 및 드레인콘택공정에 따라 절연물질(22-3)을 형성하고 소오스 및 드레인영역(27)에 콘택을 형성하고 메탈(29)을 증착한다.

이와 같이 본 발명에서는 게이트형성을 셀프얼라인공정으로 실시하게 되어 고집적화가 용이하며 재현상이 뛰어나다.

또한 채널영역 하부의 메몰산화막층과 소오스 및 드레인 밑의 메몰산화막층의 깊이가 다르므로 고성능(High Performance) 소자의 제조에 유리하다.

그리고 메몰층 형성시 단일소자의 주변의 단이소자를 격리시키는 격리영역도 동시에 형성하게 되어 공정이 축소되는 효과가 있다.

Claims (9)

1. SOI MOSFET 제조방법에 있어서, 가) 반도체기판 위에 제 1 및 제 2 절연막을 형성한 다음 사진식각공정으로 식각하여 반도체기판의 활성영역이 될부분을 오픈한 후, 제 3 절연막 및 제 4 절연막을 증착하고 반도체기판이 노출되도록 에치백하여 사이드월을 형성하고 사이드월을 형성하는 제 4 절연막을 제거하는 단계와, 나) 상기 제1, 2, 3 절연막을 블러킹층으로 산화공정으로 실시하여 반도체기판의 오픈부위에 LOCOS산화막을 형성하는 단계와, 다) 상기 반도체기판에 산소 이온주입을 실시하고 열처리하여 메몰산화막층을 형성하는 단계와, 라) 상기 반도체기판에 고농도 N형이온주입을 실시하여 소오스 및 드레인영역을 형성하는 단계와, 마) 상기 반도체기판 상에 잔류한 제 2 및 제 3 절연막을 블러킹층으로 상기 LOCOS산화막을 기판까지 비등방성(anisotropic) 식각을 실시하여 제거하여 리세스된 기판구조를 만든 다음, 상기 제 1, 제 2 및 제 3 절연막을 제거하고 상기 반도체기판의 리세스된 영역에 게이트전극을 형성하는 단계를 포함하여 이루어지는 MOSFET 제조방법.
2. 제1항에 있어서, 상기 다)단계와 상기 메몰산화막층은 액티브영역을 중심으로 각각의 영역에서 깊이가 다르도록 이온주입의 투사거리를 조절하여 형성되며, 주변의 소자와의 격리층의 역할을 하는 것이 특징인 MOSFET 제조방법.
3. 제2항에 있어서, 상기 이온을 투사거리가 상기 액티브영역의 이외에서 상기 반도체기판의 표면에 위치되도록 주입하는 것이 특징인 MOSFET 제조방법.
4. 제1항에 있어서, 상기 라)단계의 상기 소오스 및 드레인영역을 제 3 절연막과 LOCOS산화막의 단차를 이용하여 이온 주입하여 형성하는 것이 특징인 MOSFET 제조방법.
5. 제1항에 있어서, 상기 제 1 절연막은 산화막인 것이 특징인 MOSFET 제조방법.
6. 제1항에 있어서, 상기 제 2 절연막은 산화막인 것이 특징인 MOSFET 제조방법.
7. 제1항에 있어서, 상기 제 3 절연막은 산화막인 것이 특징인 MOSFET 제조방법.
8. 제1항에 있어서, 상기 제 4 절연막은 산화막인 것이 특징인 MOSFET 제조방법.
9. 제1항에 있어서, 상기 게이트전극을 폴리실리콘으로 형성하는 것이 특징인 MOSFET 제조방법.