FR2560436A1 - Procede de fabrication d'un dispositif a semi-conducteur comportant un film monocristallin sur un isolant - Google Patents

Procede de fabrication d'un dispositif a semi-conducteur comportant un film monocristallin sur un isolant Download PDF

Info

Publication number
FR2560436A1
FR2560436A1 FR8500647A FR8500647A FR2560436A1 FR 2560436 A1 FR2560436 A1 FR 2560436A1 FR 8500647 A FR8500647 A FR 8500647A FR 8500647 A FR8500647 A FR 8500647A FR 2560436 A1 FR2560436 A1 FR 2560436A1
Authority
FR
France
Prior art keywords
island
film
silicon
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8500647A
Other languages
English (en)
Other versions
FR2560436B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2560436A1 publication Critical patent/FR2560436A1/fr
Application granted granted Critical
Publication of FR2560436B1 publication Critical patent/FR2560436B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/164—Three dimensional processing

Abstract

UN PROCEDE DE FABRICATION D'UN DISPOSITIF A SEMI-CONDUCTEUR COMPREND NOTAMMENT: UN PREMIER TRAITEMENT PRODUISANT UNE COUCHE SEMI-CONDUCTRICE POLYCRISTALLINE OU AMORPHE SUR LA SURFACE D'UN SUBSTRAT ISOLANT; UN SECOND TRAITEMENT PRODUISANT UN ILOT 32 DE LA COUCHE SEMI-CONDUCTRICE ENTOURE PAR DES MATIERES DIELECTRIQUES 35; UN TROISIEME TRAITEMENT PRODUISANT UN FILM DE SIN (37) SUR L'ILOT; UN QUATRIEME TRAITEMENT ENLEVANT LE FILM DE SIN, SAUF DANS UNE REGION PREDETERMINEE SUR L'ILOT; ET UN CINQUIEME TRAITEMENT CONSISTANT A IRRADIER L'ILOT AVEC UN FAISCEAU D'ENERGIE EFFECTUANT UN MOUVEMENT DE BALAYAGE, AFIN DE FAIRE FONDRE ET DE RECRISTALLISER L'ILOT POUR LUI DONNER UNE STRUCTURE MONOCRISTALLINE OU POUR AUGMENTER LA TAILLE DE SES GRAINS CRISTALLINS.

Description

PROEDEDE FABRIOATi/D'1N DISPOSITIF
A SEMICONDU T)R -
I IN
La présente invention concerne un procédé de fa-
brication d'un dispositif à semiconducteur, et elle porte plus particulièrement sur l'amélioration d'un procédé de formation d'un film monocristallin semiconducteur sur un isolant pour réaliser un substrat sur lequel on fabrique un
dispositif à semiconducteur.
Pour accélérer le fonctionnement et pour parvenir
à un niveau d'intégration élevé dans des dispositifs à se-
miconducteur, plusieurs tentatives ont-été faites pour met-
tre au point un procédé de fabrication d'un dispositif con-
sistlant en un circuit intégré à semiconducteur dans lequel
on utilise des matières diélectriques pour séparer des com-
posants de circuit, afin qu'ils puissent avoir de faibles
capacités parasites.
Selon un procédé correspondant à de telles tenta-
tives, on dépose sur un isolant un film semiconducteur po-
lycristallin ou amorphe, et on irradie sa surface avec un faisceau d'énergie tel qu'un faisceau laser ou un faisceau
d'électrons, afin de chauffer uniquement sa couche de sur-
face, pour produire ainsi un film semiconducteur monocris-
tallin. On forme ensuite dans le film semiconducteur un transistor à effet de champ MOS (qu'on appellera ci-après "TEC MOS"). On obtient ainsi un élément qui a une capacité parasite très faible et dont la périphérie et le fond sont
isolés par une matière diélectrique.
Les figures l(a) à 1(i) illustrent les principales étapes du processus de fabrication d'un tel TEC MOS de l'art antérieur. ILe processus de fabrication est le suivant:
Comme le montre la figure l(a), on dépose une cou-
che de silicium polycristallin 11 de 500 nm d'épaisseur sur un substrat de quartz (SiO2), 10, par un procédé classique de dépôt chimique en phase vapeur à basse pression (qu'on appellera ci-après procédé "LPCVD"). On expose le produit à une atmosphère oxydante à 950 C pour former un film d'oxyde (SiO2), 12, de 50 nm d'épaisseur, et on dépose sur ce dernier un film de nitrure (Si3N4) 13 de 100 nm d'épaisseur, par un
procédé LPCVD, comme il est représenté sur la figure 1(b).
Ensuite, comme le montre la figure 1(c), on forme un motif
dans le film de nitrure 13, par un traitement de photolitho-
graphie. On expose ensuite le produit à une atmosphère oxy-
dante à 950 C pendant une longue durée, de façon à oxyder les parties dans lesquelles le film de nitrure 13 est absent, et on enlève ensuite le film de nitrure 13 et le film d'oxyde
12 qui se trouve sous le film 13, pour obtenir un îlot con-
sistant en une couche de silicium polycristallin 11 dont la périphérie et le fond sont entourés par le film de SiO2 14 faisant fonction d'isolant. Cependant, la couche de silicium polycristallin 11 n'a pas une structure cristalline capable de produire des composants actifs. De ce fait, on irradie la
couche de silicium polycristallin 11 avec un faisceau d'éner-
gie tel qu'un faisceau laser ou un faisceau d'électrons, afin de faire fondre et de recristalliser cette couche pour former
une couche de silicium monocristallin, ou une couche de sili-
cium polycristallin comprenant de grands cristaux. Cette éta-
pe est représentée sur la figure 1(e), sur laquelle la réfé-
rence 15 désigne la couche de silicium recristallisée.
On utilise ensuite la couche de silicium recris-
tallisée 15 en tant que substrat pour former un TEC MOS. Le processus de fabrication de celui-ci est le même que celui d'un MEC MOS habituel. En effet, on forme un film d'oxyde de grille 16 sur la couche de silicium recristallisée 15, comme le montre la figure 1(f). On dépose sur ce film du silicium polycristallin, comme le montre la figure 1(g), et
on forme un motif dans le silicium polycristallin pour dé-
finir une électrode de grille en silicium polycristallin 17.
Ensuite, comme le montre la figure 1(h), on utilise l'élec- trode de grille en silicium polycristallin 17 en tant que masque pour introduire un grand nombre d'impuretés dans la
couche de silicium recristallisée 15, ce qui forme une ré-
gion de source 18 et une région de drain 19 dans la couche de silicium 15. Ensuite, comme le montre la figure 1(i), on
forme par-dessus un film d'oxyde 20 et on forme des ouver-
tures pour des trous de contact dans les parties du film
d'oxyde 20 qui se trouvent au-dessus de l'électrode de gril-
le 17, de la région de source 18 et de la région de drain
19. On forme une interconnexion de grille 21, une intercon-
nexion de source 22 et une interconnexion de drain 23, en aluminium, sur des régions respectives englobant les trous de contact, et on forme pardessus un film de protection de
surface 24 pour achever un TEC MOS.
Dans ce processus, la couche semiconductrice est isolée pour former des îlots, mais il n'y a pas de germe
pour déterminer la direction de cristallisation dans le pro-
cessus de recristallisation. La nucléation des cristaux se produit de façon aléatoire aussi bien dans le temps que dans
l'espace, en fonction de la distribution de température dé-
terminée par la distribution de puissance du faisceau laser
ou d'électrons et par la matière, et il est seulement possi-
ble de maîtriser la direction de formation de grains cris-
tallins (voir la demande de brevet japonaise publiée n Sho.
58-192381). Une configuration de motif capable de produire de grands grains cristallins peut exister occasionnellement,
mais il est impossible de donner une structure monocristal-
line à un îlot quelconque de la couche semiconductrice.
Un autre procédé de l'art antérieur pour fabriquer un dispositif à semiconducteur est décrit dans un article intitulé "Use of selective annealing for growing very large grain silicon on insulator", Appl. Phys. Lett. 41, pages 346 (1982), par J.P. Colinge et col. Selon ce procédé, on fabrique un film anti-réflexion du type en bande, constitué par du nitrure de silicium, sur une couche de silicium poly-
cristallin déposée sur toute la surface d'une tranche de si-
licium, et on l'irradie au moyen d'un laser, en effectuant
un balayage le long de la bande, de façon à donner une struc-
ture monocristalline à toute sa surface.
L'invention vise à résoudre les problèmes indiqués
ci-dessus et elle a pour but de procurer un procédé de fa-
brication d'un dispositif à semiconducteur capable de donner une couche semiconductrice monocristalline avec une bonne
reproductibilité, et capable en outre de permettre la fabri-
cation d'un dispositif à semiconducteur fiable sur cette couche. Selon un aspect de l'invention, on produit une
couche isolante sous la forme d'un film anti-réflexion cons-
titué par un film de nitrure de silicium ou par un film de nitrure de silicium et un film d'oxyde de silicium, à la périphérie d'une couche semiconductrice en forme d'ilot, et on irradie cette couche avec un faisceau d'énergie tel que
celui d'un laser à l'argon de forte puissance et fonction-
nant en régime continu, avec balayage du faisceau, de façon à faire fondre et à recristalliser la couche semiconductrice
sous forme d'îlot, ce qui produit une distribution de tempé-
rature appropriée pour la formation d'une structure mono-
cristalline à l'intérieur-de la couche semiconductrice.
Un autre aspect de l'invention porte sur un procé-
dé de fabrication d'un dispositif à semiconducteur, caracté-
risé en ce qu'il comprend: un premier traitement destiné à
produire une couche semiconductrice polycristalline ou amor-
phe sur la surface d'un substrat en matière isolante, ou d'un substrat obtenu en formant une couche isolante sur un
semiconducteur de base; un second traitement destiné à pro-
duire un ilot de la couche semiconductrice entouré par des
matières diélectriques obtenues à partir de la couche semi-
conductrice; un troisième traitement destiné à produire un film de Si3N4 sur l'îlot de la couche semiconductrice, ou sur un film de SiO2 formé sur l'îlot; un quatrième traite- ment destiné à enlever le film de Si3N4, sauf une région prédéterminée de celui-ci sur l'îlot; et un cinquième
traitement destiné à irradier l'îlot de la couche semicon-
ductrice avec un faisceau d'énergie, avec balayage, de fa-
çon à faire fondre et à recristalliser l'îlot, ce qui donne une structure monocristalline ou augmente la taille des
grains cristallins, au moins dans une partie de l'îlot.
D'autres buts et avantages de l'invention ressor-
tiront de la description détaillée faite ci-après, à titre
d'exemple non limitatif. Ia suite de la description se ré-
fère aux dessins annexés sur lesquels: -
Les figures 1(a) à 1(i) sont des schémas montrant les principales étapes de la farication d'un TEC HOS de l'art antérieur; Les figures 2(a) à 2(g) sont des schémas montrant les étapes de fabrication d'un dispositif à semiconducteur conforme à un mode de réalisation de l'invention;
La figure 3 est un schéma montrant les caractéris-
tiques de la réflectivité du laser à l'argon en fonction de l'épaisseur d'un film de nitrure de silicium, au cours de la fabrication d'un film de nitrure de silicium sur un substrat en silicium; et Les figures 4(a) et 4(b) sont des schémas montrant
les distributions de température du dispositif à semiconduc-
teur correspondant à un mode de réalisation de l'invention, lorsqu'il est irradié avec un faisceau laser effectuant un
balayage, et la figure 4(c) est un schéma montrant la direc-
tion de la croissance cristalline dans l'îlot de silicium,
après irradiation de celui-ci avec un faisceau laser effec-
tuant un balayage.
On va maintenant considérer les figures 2(a) à
2(g) pour décrire le processus de fabrication d'un disposi-
tif à semiconducteur conforme à un mode de réalisation de
1' invention.
Pour commencer, comme le montre la figure 2(a), on forme sur un substrat de silicium (100) de type P, 30, dans une atmosphère oxydante à 950 C, une couche de SiO2
(film d'oxyde thermique) 31 de I pm, à titre de couche iso-
lante. On dépose sur cette couche une couche de silicium polycristallin 32 jusqu'à obtenir une épaisseur de 500 nm, en utilisant un procédé IPCVD habituel (voir la figure 2(b)), et on chauffe ensuite le produit à oxyder dans une atmosphère oxydante à 9500 C, pour produire une sous-couche d'oxyde
(SiO2), 33, de 50 nm. On dépose sur celle-ci un film de ni-
trure de silicium (Si3N4), 34, par un procédé LPCVD, jus-
qu'à une épaisseur de 100 nm, et on forme un motif dans ce film par un traitement de photolithographie prédéterminé (voir la figure 2(c)). On expose ensuite la matière à une atmosphère oxydante à 950 C, en utilisant le film de nitrure de silicium 34 en tant que masque anti-oxydation, et les parties autres que la couche de silicium 32 correspondant à l'îlot désiré sont oxydées pour former le film d'oxyde de silicium 35, comme le montre la figure 2(d). Ce procédé est un procédé bien connu d'oxydation sélective. Ensuite, comme
le montre la figure 2(e), on dépose successivement par-des-
sus un film très mince d'oxyde de silicium 36 et un film mince de nitrure de silicium 37, par des procédés LPCVD
respectifs. On utilise le film très mince d'oxyde de sili-
cium 36 pour stabiliser à la fois au point de vue de sa configuration et au point de vue électrique la surface de
la couche de silicium polycristallin 32 qui doit être re-
cristallisée, et il est préférable que le film 36 ait une épaisseur de 7 à 15 nm pour produire le meilleur effet. Il n'est cependant pas nécessaire de former ce film d'oxyde mince 36 lorsque le processus de fabrication du dispositif à semiconducteur comporte un traitement destiné à enlever ultérieurement la surface la plus haute de la couche
de silicium recristallisée 32.
Il faut choisir avec soin l'épaisseur du film de nitrure de silicium 37. En effet, on doit déterminer l'épais- seur du film de nitrure de silicium 37 de façon qu'elle soit comprise dans la plage d'épaisseur dans laquelle le film 37 se comporte comme un film anti-réflexion efficace vis-à-vis du rayonnement du laser à l'argon ayant des longueurs d'onde de 488 et 514,5 nm, comme le montre la figure 3. On note à cet égard que la variation de la réflectivité (coefficient de réflexion) du film de nitrure de silicium 37 en fonction
de son épaisseur est périodique, et il est possible d'uti-
liser les régions voisines de 60 nm et de 180 nm, cette dernière épaisseur pouvant être définie aisément pour former un film de bonne qualité. Cependant, lorsqu'on utilise un film de nitrure de silicium épais, d'environ 180 nm, en tant que film anti-réflexion, sa capacité thermique augmente et la dispersion de chaleur par conductivité devient élevée, du fait que le film de nitrure de silicium a une conductivi-' té supérieure à celle du film d'oxyde de silicium (mais est de l'ordre du cinquième de celle du silicium), ce qui fait
que la dispersion de la chaleur à partir de la partie supé-
rieure perturbe la distribution thermique désirée, malgré la pénétration de l'énergie du laser à l'intérieur de la
couche de silicium 32 sous l'action du film anti-réflexion.
Il résulte de ceci qu'il est souhaitable de choisir entre nm et 70 nm l'épaisseur du film de nitrure de silicium 37. Ensuite, comme le montrent les figures 2(f) et 2(g), on enlève une région prédéterminée du film de nitrure de silicium 37. Dans ce mode de réalisation, dans lequel l'îlot de silicium 32 mesure 20 pin de largeur et 80 pnm de longueur, il reste des parties périphériques de 3 pm de
largeur qui s'étendent vers l'intérieur à partir de la fron-
tière de l'îlot de silicium 32, et il reste également des parties de moins de 3 pm qui s'étendent vers l'extérieur à
partir de la frontière de l'îlot de silicium 32, afin d'em-
pêcher l'abaissement de la température par conductivité thermique. Il en résulte qu'il reste sur l'îlot de silicium 32 une région en forme de cadre de 6 Mnm de largeur formée
par le film de nitrure de silicium 37.
On irradie ensuite le dispositif à semiconducteur ayant la structure décrite ci-dessus (voir la figure 4(a)), par balayage dans la direction de la longueur de l'îlot de silicium 32, au moyen d'un faisceau laser L ayant une taille de trace d'environ 40 pn. La partie de la couche de silicium polycristallin 32 sur laquelle se trouve le film de nitrure de silicium 37 absorbe une puissance environ deux fois supérieure à celle qu'absorbe l'autre région, et cette partie est portée à une température supérieure à celle de la région dans laquelle le film de nitrure de silicium 37 est absent. On obtient ainsi une distribution de température I représentée sur la figure 4(a). Par conséquent, lorsqu'on balaie le faisceau laser L dans la direction de la longueur de l'îlot de silicium 32 dans cet état, la partie centrale de l'îlot de silicium 32 se refroidit rapidement après
qu'elle a été traversée par le faisceau, et la recristalli-
sation (voir la distribution de température II représentée
sur la figure 4(b)) commence par la partie centrale. On as-
siste donc à une augmentation de taille des grains recris-
tallisés ayant un plan (100), qui correspond à la direction de croissance cristalline la plus privilégiée dans cette situation, et une croissance cristalline avec les grains en tant que germes a lieu du centre vers la périphérie, comme l'indique la flèche A sur la figure 4(c). De cettemanière,
toute la surface de l'îlot de silicium 32 prend une struc-
ture monocristalline.
Dans le mode de réalisation considéré, on forme un film anti-réflexion dans une région prédéterminée de la
surfaue de 1'îlot de silicium 32 pour definir la distribu-
tion de température pendant la fusion et la recristallisa-
tion de l'îlot de silicium 32, ce qui permet de donner une structure monocristalline à toute la surface de l'îlot de silicium 32, avec une bonne reproductibilité, et permet en outre de produire sur l'îlot de silicium 32 un dispositif à semiconducteur ayant des caractéristiques stables et uniformes. Dans le mode de réalisation représenté, on forme une couche de silicium polycristallin sous forme d'îlot par oxydation sélective, mais on peut former une couche de silicium polycristallin consistant en un îlot de type mésa en attaquant la couche de silicium polycristallin en
employant un motif de matière de réserve.
Conformément à l'invention, on forme un film an-
ti-réflexion dans une région prédéterminée pour chaque couche semiconductrice désirée formant un îlot, afin de définir la distribution de température au cours de la fusibn et de la recristallisation de la couche semiconductrice formant un îlot, ce qui procure une couche monocristalline stable et uniforme dans une tranche de semiconducteur. Ceci
permet d'obtenir un dispositif à semiconducteur fiable.
Il va de soi que de nombreuses modifications peu-
vent être apportées au procédé décrit et représenté, sans
sortir du cadre de l'invention.
REv'NDICATIONS
1. Procédé de fabrication d'un dispositif à se-
miconducteur, caractérisé en ce qu'il comprend: un premier traitement destiné à produire une couche semiconductrice polycristalline ou amorphe (32) sur la surface d'un substrat (30) en matière isolante, ou d'un substrat obtenu en formant
une couche isolante sur un semiconducteur de base; un se-
cond traitement destiné à produire un îlot de la couche se-
miconductrice (32) entouré par des matières diélectriques (35) obtenues à partir de la couche semiconductrice; un troisième traitement destiné à produire un film de Si3N4 (37) sur l'îlot de la couche semiconductrice, ou sur un film de SiO2 (36) formé sur l'îlot (32); un quatrième traitement destiné à enlever le film de Si3N4 (37), sauf une région prédéterminée de celui-ci sur l'îlot (32); et un cinquième
traitement destiné à irradier l'îlot (32) de la couche se-
miconductrice avec un faisceau d'énergie, avec balayage, de
façon à faire fondre et à recristalliser l'îlot, ce qui don-
ne une structure monocristalline ou augmente la taille des
grains cristallins, au moins dans une partie de l'îlot.
2. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 1, caractérisé en ce que la région prédéterminée du film de Si3N4 (37) est une région
en forme de cadre qui englobe la frontière de la couche se-
miconductrice en forme d'ilot (32).
3. Procédé de fabrication d'un dispositif à semi-
conducteur selon l'une quelconque des revendications 1 et
2, caractérisé en ce que le second traitement comprend un traitement destiné à produire un film d'oxyde thermique (33) sur la couche semiconductrice (32), un traitement destiné à produire un film de Si3N4 (34) sur le film d'oxyde.thermique (33), un traitement destiné à former dans le film de Si3 N4
(34) un motif en forme d'îlot, un traitement destiné à oxy-
der la couche semiconductrice (32) avec le motif en forme d'îlot faisant fonction de masque anti-oxydation, et un ll traitement destiné à enlever l'îlot du film de Si3N4 (34)
et le film d'oxyde thermique (335).
4. Procédé de fabrication d'un dispositif à semi-
conducteur selon la revendication 1, caractérisé en ce que le second traitement comprend la formation d'un îlot de couche semiconductrice de type mésa, par attaque des régions
autres qu'une région prédéterminée de la couche semiconduc-
trice (32), conformément à un motif de matière de réserve.
5. Procédé de fabrication d'un dispositif à semi-
conducteur selon l'une quelconque des revendications I à 4,
caractérisé en ce que le semiconducteur de base est du silicium.
6. Procédé de fabrication d'un dispositif à semi-
conducteur selon l'une quelconque des revendications I à 5,
caractérisé en ce que la couche semiconductrice polycris-
talline ou amorphe (32) consiste en silicium.
7. Procédé de fabrication d'un dispositif à semi-
conducteur selon l'une quelconque des revendications 1 à 6,
caractérisé en ce que l'épaisseur du film de SiO2 (36) est comprise entre 0 et 20 nm, et en ce que l'épaisseur du film
de Si3N4 (37) est comprise entre 40 et 70 nm.
FR8500647A 1984-01-17 1985-01-17 Procede de fabrication d'un dispositif a semi-conducteur comportant un film monocristallin sur un isolant Expired FR2560436B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59006671A JPS60150618A (ja) 1984-01-17 1984-01-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
FR2560436A1 true FR2560436A1 (fr) 1985-08-30
FR2560436B1 FR2560436B1 (fr) 1988-07-29

Family

ID=11644831

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8500647A Expired FR2560436B1 (fr) 1984-01-17 1985-01-17 Procede de fabrication d'un dispositif a semi-conducteur comportant un film monocristallin sur un isolant

Country Status (4)

Country Link
US (1) US4661167A (fr)
JP (1) JPS60150618A (fr)
KR (1) KR900000061B1 (fr)
FR (1) FR2560436B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0217179A2 (fr) * 1985-09-30 1987-04-08 Allied Corporation Méthode de recristallisation par laser d'île de semi-conducteur sur des substrats transparents
EP0646950A2 (fr) * 1993-08-31 1995-04-05 Matsushita Electric Industrial Co., Ltd. Méthode de traitement d'un film mince

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0178447B1 (fr) * 1984-10-09 1993-02-17 Fujitsu Limited Une méthode de fabrication d'un circuit intégré basé sur la technologie semi-conducteur sur isolant
JPH084067B2 (ja) * 1985-10-07 1996-01-17 工業技術院長 半導体装置の製造方法
JPS62179112A (ja) * 1986-01-31 1987-08-06 Nec Corp Ｓｏｉ構造形成方法
JPH0799734B2 (ja) * 1986-10-31 1995-10-25 三菱電機株式会社 単結晶成長方法
ATE153797T1 (de) * 1990-03-24 1997-06-15 Canon Kk Optische wärmebehandlungsmethode für halbleiterschicht und herstellungsverfahren von halbleiteranordnung mit solcher halbleiterschicht
US5373803A (en) * 1991-10-04 1994-12-20 Sony Corporation Method of epitaxial growth of semiconductor
JPH06177034A (ja) * 1992-12-03 1994-06-24 Sony Corp 半導体単結晶の成長方法
TW589667B (en) * 2001-09-25 2004-06-01 Sharp Kk Crystalline semiconductor film and production method thereof, and semiconductor device and production method thereof
US20040093263A1 (en) * 2002-05-29 2004-05-13 Doraisamy Malchiel A. Automated Interview Method
US7117120B2 (en) * 2002-09-27 2006-10-03 Unico, Inc. Control system for centrifugal pumps

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS58192381A (ja) * 1982-05-06 1983-11-09 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
US4559102A (en) * 1983-05-09 1985-12-17 Sony Corporation Method for recrystallizing a polycrystalline, amorphous or small grain material
JPS60117613A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5814524A (ja) * 1981-07-17 1983-01-27 Fujitsu Ltd 半導体装置の製造方法
JPS58192381A (ja) * 1982-05-06 1983-11-09 Mitsubishi Electric Corp Ｍｏｓ電界効果トランジスタの製造方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
APPLIED PHYSICS LETTERS, vol. 41, no. 1, juillet 1982, pages 64-67, New York, US; J. SAKURAI et al.: "Laser-induced lateral epitaxial growth of silicon over silicon dioxide with locally varied encapsulation" *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 16, no. 7, décembre 1973, pages 2297-2298, New York, US; J.W. ALLEN et al.: "Making complementary metal-oxide semiconductor devices on insulating substrates" *
PATENT ABSTRACTS OF JAPAN, vol. 7, no. 88 (E-170)[1233], 12 avril 1983; & JP - A - 58 14524 (FUJITSU) 27-01-1983 *
PATENT ABSTRACTS OF JAPAN, vol. 8, no. 36 (E-227)[1473], 16 février 1984; & JP - A - 58 192 381 (MITSUBISHI) 09-11-1983 (Cat. A,D) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0217179A2 (fr) * 1985-09-30 1987-04-08 Allied Corporation Méthode de recristallisation par laser d'île de semi-conducteur sur des substrats transparents
EP0217179A3 (fr) * 1985-09-30 1989-05-31 Allied Corporation Méthode de recristallisation par laser d'íle de semi-conducteur sur des substrats transparents
EP0646950A2 (fr) * 1993-08-31 1995-04-05 Matsushita Electric Industrial Co., Ltd. Méthode de traitement d'un film mince
EP0646950A3 (fr) * 1993-08-31 1995-11-08 Matsushita Electric Ind Co Ltd Méthode de traitement d'un film mince.
US5580801A (en) * 1993-08-31 1996-12-03 Matsushita Electric Industrial Co., Ltd. Method for processing a thin film using an energy beam

Also Published As

Publication number Publication date
FR2560436B1 (fr) 1988-07-29
JPS60150618A (ja) 1985-08-08
KR850005729A (ko) 1985-08-28
US4661167A (en) 1987-04-28
KR900000061B1 (ko) 1990-01-19

Similar Documents

Publication Publication Date Title
EP0164281B1 (fr) Procédé de fabrication d'une couche isolante enterrée dans un substrat semiconducteur, par implantation ionique
FR2544916A1 (fr) Procede de fabrication de transistors a effet de champ mos
US4468853A (en) Method of manufacturing a solar cell
FR2483127A1 (fr) Procede de fabrication d'un dispositif semi-conducteur
US20010001745A1 (en) Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
EP0197078B1 (fr) Procede de fabrication d'ilots de silicium monocristallin isoles electriquement les uns des autres
FR2463507A1 (fr) Procede de fabrication d'une couche de silicium polycristallin a basse resistivite
FR2560436A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur comportant un film monocristallin sur un isolant
FR2638898A1 (fr) Dispositif a semiconducteurs a structure empilee et procede de fabrication
FR2682811A1 (fr) Dispositif a semiconducteurs de type empile et procede de fabrication.
FR2477771A1 (fr) Procede pour la realisation d'un dispositif semiconducteur a haute tension de blocage et dispositif semiconducteur ainsi realise
FR2463978A1 (fr) Cellule solaire integree avec une diode de derivation et son procede de fabrication
FR2601503A1 (fr) Appareil de conversion photo-electrique
FR2537607A1 (fr) Procede de fabrication d'une couche semi-conductrice monocristalline sur une couche isolante
FR2548219A1 (fr) Procede de formation d'une couche de matiere a constituants multiples
EP0199638B1 (fr) Procédé de fabrication sur un support isolant d'un film de silicium monocristallin orienté et à défauts localisés
JPH0132648B2 (fr)
FR2517123A1 (fr) Procede de formation d'une pellicule semi-conductrice monocristalline sur un isolant
JPH0147897B2 (fr)
EP0202977B1 (fr) Procédé de fabrication sur un support isolant d'un film de silicium monocristallin orienté et à défauts localisés
JP2709591B2 (ja) 再結晶半導体薄膜の製造方法
JP3190512B2 (ja) 半導体作製方法
JPS5893222A (ja) 半導体単結晶膜の製造方法
US5338388A (en) Method of forming single-crystal semiconductor films
Velicu et al. Monolithically integrated HgCdTe focal plane arrays

Legal Events

Date Code Title Description
ST Notification of lapse