JPS60246621A - シリコン結晶層の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、半導体結晶層の製ｊも方法に係わり、特に局
部的に溶融・再結晶することにＪ、す、絶縁膜上に甲結
晶半導体層をエピタキシャル成長させ本半導体結晶層の
製造方法に関する。

１〔発明の技術的背景とその問題点〕 非晶質絶縁股上に半導体、例えばシリ−コン、ゲルマニ
ウムの単結晶薄膜層を形成する技１ｆｉはＳＯ８代替基
恢９Ｓ次元構造Ｉｃ用基板等の提供というＩ！貞から、
今（多情に重要な技杯ｉとして考えられている。従来、
この絶縁膜１゛１（導体層（例えば５ｉＯ２１ｔ９上Ｓ
ｉｎ！：Ｓｏｌ＞を（りるには、電子ビーム、レーザビ
ーム、ハロゲンランプ或いはカーボンヒータ等により非
単結晶Ｓｉ層を局部的に溶融し、この溶Ｒ領域を走査す
る、所謂帯溶融法により単結晶化を行っている。しかし
、この方法を用いた場合、島々数百ミクロン径の甲結晶
層を作るのが限界であり、面方位も（１００）になかな
か定まらない（Ｊ、　Ｊ、　Ａ、　Ｐ、ｖｏｌ、　２１
（１９８２）　１２９４　）。従って、再結晶化層に素
子を形成しても、特性のバラツキが大きく、歩留り的に
も大いに問題である。

再結晶化後のＳｉ層の面方位を定める方法の一つとして
は、ＳｉＯ２躾の一部を開口し、５ｉｌｉ！と半導体基
板（例えば単結晶Ｓｉ基板）とを直接つなぎ、この間口
部からのエピタキシセル成長により単結晶化させる方法
があるく特公昭５６−７３６９７号公報）。しかし、こ
の方法によって５ｉＯ１＋躾上Ｓｉｌを単結晶化させる
場合、横方向へのエピタキシャル成長距離はおよそ４０
〜５０［μｍ］が眼界で、これより長くなると腔中に歪
みが溜り、これにより転移の発生、引いては転移が集ま
って結晶粒界が生じ単結晶化は困難となる。

一方、ビーム、ランプ、ヒーター等によるシリコン層の
再結晶化においては、第１図に示す如く被アニール試料
１１内で、例えば電子ビーム１２を同一エネルギー・同
一速度で連続的に走査して行われる。この場合、被アニ
ール試料１１内て（４電子ビームのエネルニｖ−は熱エ
ネルギーに変換されるが、熱エネルギーは連続的に供給
されるど同時に、伝導、放射、輻射により失われる。特
に、下地が３ｉ基板の場合、伝導による熱損失は無視し
がたく、これによりＳｉ基板上の温度バランスが崩れる
のを妨げられない。従って、ある面積を同一エネルギー
出力・同一走査条件で８１層の再結晶化を行うと、第２
図に示１如く再結晶化の過程が不均一どなる。なお、口
中２１はビーム走査開始位置、２２はビーム走査終了位
置、２３は最も熱処理効果が弱い部分、２４は最も熱処
理効果が強い部分を示している。この不均一現象は熱処
理開始直後においては熱が基板面内を伝導で逃げてしま
い、そのため再結晶化に寄与しない成分が多くなる。一
方、再結晶化領域の両端部分ではビームの当たっていな
い場所へ、やはり伝導によって熱損失が起こるためひあ
ると考えられる。

（発明の目的） 本弁明の目的は、絶縁機上に良質の単結晶半導体層を形
成することができ、積層実積回路半導体装置、或いはＳ
Ｏ８に代わる高性能なＳｏｌ半導体装置の実現に好適す
る半導体結晶層の製造方法を提供することにある。

（′Ｒ明の概要） 本発明の母子は、絶Ｉｔ膜上非単結晶半導体層がエピタ
キシャル成長により単結晶する際の種付は部となる絶縁
膜の開口部の面積或いは間隔を１１１１ｔｉｌｌし、エ
ピタキシャル成長を起り易くして、再結晶化後の３ｉ層
の品質を向上させることにある。

即ち本発明は、半導体基板上に一部開口が設けられたｆ
８縁躾を形成し、全面に非晶質若しくは多結晶の非単結
晶半導体層を形成し、この半導体層を局部的な加熱の連
続的な走査によりアニールし前記基板からのエピタキシ
ャル成長により単結晶化する半導体結晶層のＩＦＩ造方
法において、前記開口部を少なくとも２つ形成し、前記
アニールの走査方向に対し、所定面積当りの開口部の占
める割合いを徐々に大きくづるようにした方法である。

さらに、上記所定面積の開口部の占める割合い鞄大きく
する手段として、アニールの走査方向に約し、開口部の
間隔を徐々に狭くするか、或いはｈ口部の面積を徐々に
大きくするようにした方法である。

〔弁明の効果〕

本発明によれば、絶縁膜の開口部の間隔或いは面積を制
御することにより開口部からのエピタキシャル成長を容
易に行うことができ、これにより絶縁躾上に良質な単結
晶半導体層を再現性良く形成することができる。従って
、該申結晶層に高性能な半導体素子を形成することによ
り、＾速、高集積、多１ｊＩｌｌ！な積層実積回路半導
体装置、或いは５ＯＩｆ導体装置を実用上十分な特性を
持たせて実現することが可能となり、その有用性は絶大
である。

〔発明の実施例〕

まず、実施例を説明する前に本発明の概要を説明する。

第３図は帯溶融エピタキシャル成長による絶縁膜上ｓｔ
ｍのＲ１結晶化工程を示す断面図である。

この方法では、まず（１００）面方位の単結晶３ｉ基板
（ｌｌ結晶半半々穴板）３１上にＳｉＯ２膜（ＮＡｆｌ
ｌり３２を形成し、その一部に開口部３３を形成する。

ここで、間口部３３の形成に際１、第４図に平面図を示
す如く、例えば電子ビー１３５の走査方向に対し、開口
部３３の間隔が徐１ンに狭くなるようにする。または、
第５図に示す如く電子ビーム３５の走査方向に対し、開
口部３３の面積が徐々に大きくなるようにする。次いて
、５ｉＯ２１！３２上及び間口部３３上に非晶質や多結
晶の非単結晶３ｉ層（非単結晶半導体層）３４を形成す
る。続いて、レーザビームや電子ビーム等のエネルギー
ビーム３５、或いはカーボンやタングステン等のヒータ
ーを用いてＳｉ層３４を局部的に溶融する。そして、単
結晶Ｓｉ基板３１より順次エピタキシャル成長させるこ
とにより、Ｓｔ！！３４を単結晶化させる。

ここで、本発明方法の最も特徴ある点１３．第４図及び
第５図に示した如く、間口部３３の形成方法にある。即
ち、従来のよう［二開ロ部が均一な間隔で均一な大きさ
のものが配列されている状況であると、前記第２図に示
した如く最初は再結晶化が進行せず、ビーム走査と共に
熱のＶｔ積が起り再結晶化が進行するようになると云う
不均一再結晶化が起こる。これに対して本発明では、ビ
ーム走査と共に開口部３３の間隔が段々狭くなっている
か、或いは開口部３３の面積が段々大きくなっており、
ビーム走査が続行する途中での熱の蓄積が起り難くなっ
ている。即ち、開口部３３てはＳ１拳３４が３ｉ基板３
１上にあるため、Ｓ　ｉ　０２　ＩＩＩ゛ｂ２上に比べ
て熱がＳｉ基板３１側に逃げ易い。

Ｒ還って、開口部３３の割合いを多くしてやれば、゛必
然的に熱の蓄積を防くことができる。このように横方向
エピタキシャル成長によるｓ：ｍのＩＩ結晶化の欠点を
改良することにより、単結晶化できる３ｉ層の長さが従
来より大幅に増大する。また、再結晶化後のＳｉ層の質
も飛躍的に向上することになる。

以下、本発明の詳細を図示の実施例によって説明する。

１’１６１ｆｆｌ（ａ）〜（ｄ）は本発明の一実施例方
法に係わる３次元半導体装置の製造工程を示す断面図で
ある。まず、第６図（ａ）に示す如く、例えばＰ望（１
００）面方位の単結晶３ｉ基板６１上に約１［μｍ］の
厚さのＳｉＯ２膜６２膜形２し、その一部に開口部６３
を形成する。ここで、開口部６３の形成方法としては、
前記第４固成いは第５図に示す如くビームアニールの走
査方向に対し開口部６３の割合いが多くなるようにした
。また、３ｉ基板６１には図示しないが既に所望の素子
が周知の工程を経て形成されているものとする。次いて
、第６図（ｂ）に示す如く全面に約６０００［人］の多
結晶Ｓｉ層６４を形成し、その上に２０００　［入］の
ＳｉＯ２腔６５を形成する。この状態で、例えば電子ビ
ーム６６を用い該ビーム６ＣをＳｉＯ２膜６５上で走査
してエピタキシャル成長を行）、、即ち、まず開口部６
３でエピタキシャル成長により５ｉＷ４６４を（１００
）Ｓｉと唸し、次いて電子ビームの走査と共に横方向に
１ビタキシヤル成長させて、５ｌｉｉ６４を全面的に（
１００）面方位の単結晶となさしめる。

ここで、本発明の特徴は前述した通り開口部６３の形成
方法にある。即ち、従来の横方向１ビクキシヤル成長に
よるＳｉ層甲結晶化の欠点を改良して、開口部６３及び
ＳｉＯ２膜６２上のＳ１層６４が同時に溶融し、再結晶
化するようなビームアニール条件が広がるために、単結
晶化できる３ｉ層６４の長さが従来の４０〜５０［μｍ
］から１〜５Ｃ１ｌｌｌＩ］と大幅に増大した。また、
再結晶化後のＳｉ膚６４’　の質も飛躍的に向上した。

この時の電子ビームアニール条件として（Ｊ、加速電圧
１０　［ＫｅＶｌ　、ビーム貫流２［ｍへ１、走査速度
１００　［ｃｍ、’ｓｅｃ　］であった。

なお、ビームアニール条１１としては加速電圧５〜３０
［ＫｅＶｌて特に１０　［ＫｅＶ］以下がよく、ビーム
蒐流は１−１０［ｍＡコがよいが、加速電圧１０［Ｋｅ
Ｖコては２［ｍＡ］が最適であっだ。また、エピタキシ
ャル成長に用いた電子ビームはスポット状ビームであっ
たが、このビーム形状としては線状の方がより本発明の
効果が現れ□ る。例えば、幅５００　［μｍｌ　、長さ１０［ｓ＋］
の線状ビームを用いてアニールを行うと、エピタキシャ
ル成長できる長さは、およそ１０　［ａｉ］となり、−
挙に１０Ｘ１０［ｍ口１が全面単結晶化できることにな
る。

次に、上記工程により５ｉＷ４６４を単結晶化したのち
、前記５１０２膜６５を除去する。次いで、第６図（Ｃ
）に示す如く素子分離用絶縁膜６７を選択形成すると共
に、公知の方法により素子を形成する。叩ち゛、単結晶
化されたｓｍ＠ｅ４’上にゲート酸化膜６８を介して多
結晶Ｓ１からなるゲート電極６９を形成し、さらにソー
ス・ドレイン領ｔｄ７０ａ、７０ｂを形成してＭＯＳ　
ｌ〜ランジスタどづる。その後、第６図（ｄ）に示す如
く全面を絶縁１１７１で胃った侵、Ａ１による電極７２
を形成することによって、２層に積層した半導体装置が
完成することになる。

かくして本実施例方法によれば、ＳｉＯ２膜６２膜間２
部６３を前記第４間代いは第５図に示づ如くビームの走
査方向に対しその割合いが多くなるように形成すること
によつ（，５ｉＯ２１１！６２上の多結晶３ｉ層６４を
良質な甲結晶とづることがてさる。このため、該甲結晶
１１ｉ１６４’　上に形成するＭＯ８Ｌ−ランシスタの
特性向上をはかり轡る。また、従来方法に比して開口部
６３の形成法を代えるのみの簡易な工程で実現し得る等
の利１気がある。

なお、本発明は上ｊ！シた実施例に限定されるものでは
ない。例えば、前記ジ）甲結晶ＳｉＩ！４をアニールす
る手段として、電子ビームの代りにレーザビーム、Ｉ＼
ログンランブ、赤外ランプ等の波動ビーム、或いはイオ
ン、中性子ビーム等の粒子ビームを用いてもよく、また
カーボンストリップヒータ、タングステンストリップヒ
ータ等により上記アニールを行うようにしてもよい。こ
れ等のビーム或いはヒータを用いた場合でも、線状のビ
ームの方が効果は大きい。また、前記絶Ｒｍの開口部の
形状は前記第４間代いは第５図に同等限定されるもので
はなく、アニールの走査方向に対し開口部のυ１合いが
多くなるような条１′１て、適宜変更可能である。また
、単結晶化づべき半導体層はＳｉに限るものではなく、
ゲルマニウム、ＱａＡｓ。

ＧａＰ、ＩｎＰ、ＩｎＳｂ等の各種の半導体に適用プる
ことが可能である。その伯、本発明の要旨を逸税しない
範囲で、（予々変形して実施づることかできる。

【図面の簡単な説明】

第１図及び第２図はそれぞれ従来の問題点を説駒するた
めのもので第１図はエネルギービームのル査方法を示ｔ
ｌａ式図、第２図は再結晶化した峙６不均一性を示す模
式図、第３図乃至第５図はぞ１１それ本光明の概要を説
明プるためのもので第３図は帯溶融エピタキシャル成長
による絶れ膜上Ｓｉ層の甲結晶化工程を示で断面図、第
４図及び第５図は絶縁膜の０６口部の形状を示す模式図
、第６図（ａ）〜（ｄ）は本発明の一実施例に係わる半
導体装置の製造工俣を示す断面図である。 ３１．６１・・・甲拮晶３ｉ早仮（甲杆１品″４１導体
塁仮）　、　３２．６２−３　ｉ　０２　師（ｆｆｉｊ
？膜）　、　３３゜６３・・・開口部、３４．６４・多
結晶Ｓ１層（）１甲結晶生導体層）、３５．６６・・電
子ビーム、６５゜６７．７１・・・絶縁膜、６８・・・
ゲート酸化躾、６つ・・・ゲート電極、７０ａ、７０ｂ
・・・ソース・トレイン領域、７２・・・△１電極。 出願人　工業技術成層　川田裕部 第１図 第２図 フ１ 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 ｉｌｌ　’ｔ！導＋４ｉ基板上に一部間口が設けられた
   絶縁膜を形成し、全面に非晶賀若しくは多結晶の非単結
   晶半導体層を形成し、この半導体層を局部的な加熱のｉ
   ！！続的な走査によりアニールし前記基板からのエピタ
   キシャル成長により単結晶化する半導体結晶層の製造方
   法において、前記間口部を少なくとも２つ形成し、前記
   アニールの走査方向に対し、所定面積当りの開口部の占
   める削合いを徐々に大きくすることを特徴とする半導体
   結晶層の製’ｒａ　′ｒｊ　ン去　。 （２）　前記アニールの走査方向に対し、前記開口部の
   間隔を徐々に狭くすることを特徴とする特δ１請求の範
   囲第１項記載の半導体結晶層の製造方法。 （３）　前記アニールの走査方向に対し、前記開口部の
   面積を徐／Ｚに大きくづることを特徴とする特許１請求
   の範囲第１項記載の半導体結晶層の製造方法。 （４）　前記アニール手段どして、雷了ビーム或いはレ
   ーザヒ−１、を用いることを１う微どづる１ｉ　！、’
   Ｉ請求の範囲第１項記載の゛￥導体層のｌＦｉ造方法。