KR20020045497A - 박막 트랜지스터 및 그 제조 방법 - Google Patents

박막 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR20020045497A
KR20020045497A KR1020010043323A KR20010043323A KR20020045497A KR 20020045497 A KR20020045497 A KR 20020045497A KR 1020010043323 A KR1020010043323 A KR 1020010043323A KR 20010043323 A KR20010043323 A KR 20010043323A KR 20020045497 A KR20020045497 A KR 20020045497A
Authority
KR
South Korea
Prior art keywords
thin film
crystal
film transistor
semiconductor thin
cluster
Prior art date
Application number
KR1020010043323A
Other languages
English (en)
Other versions
KR100431909B1 (ko
Inventor
다무라다꾸오
오가따기요시
다까하라요이찌
호리꼬시가즈히꼬
야마구찌히로나루
오꾸라마꼬또
아베히로노부
사이또마사까즈
기무라요시노부
이또가도시히꼬
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20020045497A publication Critical patent/KR20020045497A/ko
Application granted granted Critical
Publication of KR100431909B1 publication Critical patent/KR100431909B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

비정질 실리콘막에 대하여 레이저광을 복수회 조사시킴으로써, 복수의 결정 입자로 구성되고 또한 인접하는 결정 입자의 경계 부분에서의 돌기의 발생을 억제하였다. 이에 따라, 적어도 2개 이상의 결정 입자의 집합체로, (111) 우선 배향을 한 클러스터 결정을 적어도 일부에 내재시킨 다결정 실리콘 박막 소자가 실현되어 200㎠/Vs 이상의 고이동도 특성을 가능하게 하였다.

Description

박막 트랜지스터 및 그 제조 방법{THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터, 특히 저온 poly-Si를 이용한 박막 트랜지스터 소자에 관한 것으로, 그것을 이용한 액정 표시 소자 또는 일렉트로 루미네센스 표시 소자 등의 플랫 패널 디스플레이 및 이들의 제조 방법에 관한 것이다.
종래, 플랫 패널 디스플레이에 이용되고 있는 박막 트랜지스터 소자는, 예를 들면 (1) 99년 최신 액정 공정 기술(일경 BP사 간행, 1999년) 54페이지에 기재된 바와 같이, 유리 기판 상에 PE-CVD(Plasma Enhancement Chemical Vapor Deposition)법을 이용하여 비정질 실리콘막을 형성한 후, 이 비정질 실리콘막에 포함되는 수소를 저감하기 위한 탈수소 어닐링 처리를 행하고, 다음에 엑시머 레이저 어닐링 처리에 의해서 다결정화하고 있었다.
또한, 예를 들면 (2) 특개평 11-354801호 공보에 기재된 결정성 반도체 박막의 형성 방법에 따르면, 비정질 실리콘막을 오존을 포함하는 용액으로 세정하여 비정질 실리콘막 상에 산화막을 형성한 후, 불산 수용액으로 산화막을 제거하고, 그 후 레이저 어닐링 처리를 행함으로써 표면의 돌기 발생을 방지한 다결정 실리콘막을 얻고 있었다.
일반적으로, 다결정 실리콘막의 결정 입경과 전자 이동도 간에는 상관이 있어, 결정 입경이 작으면 전자 이동도도 작아진다. 이것은 전자 이동도가 결정 입자 경계에서의 전자의 산란에 의해서 지배되는 것을 하나의 원인으로서 들 수 있다.
레이저 어닐링 처리라는 방법을 이용하여 비결정 실리콘막의 결정화를 행한 경우, 레이저의 조사 에너지 밀도가 작으면 충분한 크기로 결정이 성장하지 않고, 결정 후의 다결정 실리콘막의 입경이 겨우 100㎚ 이하 밖에 되지 않는다.
이 때, 상기한 종래 기술 (1)을 이용한 경우, 레이저의 조사 에너지 밀도를 크게 함으로써, 결정 입경의 증대를 도모하는 것이 가능하다. 그러나 결정 입경의 증대와 함께, 결정 입자 경계에서 적어도 50㎚ 이상의 돌기가 발생하고, 소자 형성 공정으로의 적용에 큰 문제를 야기하고 있었다. 즉, 큰 돌기를 갖는 결정화 실리콘막 상에 절연막을 형성할 때, 돌기가 절연막을 돌파하여 그 특성을 손상시키는 경우가 있었다.
한편, 상기한 종래 기술 (2)를 이용함으로써 레이저 어닐링 처리 후의 결정 입자의 경계에 기인한 돌기를 저감시키는 것이 가능하다. 그러나 레이저 어닐링 처리 전에 불산수용액 처리나 순수 등을 이용한 세정 처리를 실시하는 것이 필수 조건이기 때문에, 공정이 복잡해질 뿐만 아니라, 처리량의 저하라는 결정화 실리콘 박막의 생산에 큰 과제를 남기고 있었다.
본 발명의 목적은 상기한 과제를 해결하고, 결정 입자의 경계에서의 돌기의 형성을 대폭 저감시킴으로써 고전자 이동도를 가지며 또한 신뢰성이 높은 다결정 폴리실리콘막을 제공하는 데 있다.
상기한 목적은 기판 상측에 반도체 박막을 형성하고, 이 반도체 박막이 입자경 500㎚ 이하가 되는 복수의 결정 입자로 구성되고 또한 적어도 2개 이상의 결정 입자가 집합한 클러스터 결정을 적어도 그 일부에 내재시킴으로써 달성된다.
결정 입자는 Si, Ge 또는 SiGe를 포함하고, 이들의 결정 입자로 구성된 클러스터 결정에서 개개의 결정 입자가 접하는 부분은 개개의 결정 입자가 결정학적으로 동일한 방위를 갖기 때문에 외관상 결정 입자의 경계가 존재함에도 불구하고 실질적으로는 단일 결정과 동등한 특성을 발휘시킬 수 있다.
그리고, 상기한 클러스터 결정을 구성하는 개개의 결정 입자의 결정 방위는 적어도 투과 전자 현미경에 의한 결정 격자상 관찰 또는 전자선 후방 산란 회절을 이용한 회절 패턴 관찰에 의해서 동정(同定)된다.
본 발명은 상기한 클러스터 결정을 적어도 그 일부에 내재시킨 반도체 박막으로써, 그 평균 막 두께가 10㎚ 이상 100㎚ 이하로 함으로써 달성된다.
또한, 우선 배향성의 지표로서 결정면의 X선 회절 강도비를 이용하는 것이 가능하며, 기판면에 평행한 면의 X선 회절 측정에 의한 (111)면의 X선 회절 강도와 (220)면의 X선 회절 강도와의 비가 5 이상인 것에 의해 달성된다.
그리고, 그 표면 요철(Rmax)을 30㎚ 이하로 하고, 표면 요철의 표준 편차(RMS)를 10㎚ 이하로 하고, 결정 입자의 경계에서의 돌기를 작게 함으로써 달성된다.
그리고 본 발명에서는 반도체 박막의 평균 전자 이동도를 200㎠/V·S 이상으로 함으로써 달성된다.
또한, 상기한 반도체 박막을 이용한 박막 트랜지스터에 있어서, 이 반도체 박막은 기판면에 평행한 방향으로 (111) 우선 배향한 결정 입자의 집합체로써, 결정 입자 중 적어도 2개 이상이 집합한 클러스터 결정을 그 박막 내에 내재시킴으로써 달성된다.
그리고, 상기한 클러스터 결정을 포함하는 결정성 반도체 박막은 기판 상에 비정질 반도체 박막을 성막한 후, 이 비정질 박막을 레이저광을 이용하여 복수회조사하고, 비정질 박막 중 적어도 일부분을 결정화시킴으로써 형성되는 것으로, 결정의 배향성이 우수하고 또한 결정 입자의 경계에서의 돌기의 발생을 억제시킨 결정성 반도체 박막의 형성을 가능하게 한다.
도 1은 본 발명의 실시예인 다결정 실리콘 박막을 형성하기 위한 공정 플로우도.
도 2는 실시예인 레이저광을 이용한 결정화 조건(조사 에너지 밀도와 조사 횟수)과 형성된 다결정 실리콘의 평균 결정 입경의 관계를 설명하기 위한 도면.
도 3은 실시예인 레이저광을 이용한 결정화 조건(조사 에너지 밀도와 조사 횟수)과 형성된 다결정 실리콘막의 표면 요철(Rmax)의 관계를 설명하기 위한 도면.
도 4는 실시예인 다결정 실리콘막의 표면 SEM 사진으로, 결정화 조건은 도 4a에서는 레이저광의 에너지 밀도 300mJ/㎠, 조사 횟수 1회인 경우, 도 4b에서는 레이저광의 에너지 밀도 300mJ/㎠, 조사 횟수 20회인 경우의 도면.
도 5는 실시예인 다결정 실리콘막의 표면 SEM 사진으로, 결정화 조건은 도 5a에서는 레이저광의 에너지 밀도 500mJ/㎠, 조사 횟수 1회인 경우, 도 5b에서는 레이저광의 에너지 밀도 500mJ/㎠, 조사 횟수 20회인 경우의 도면.
도 6은 실시예의 다결정 실리콘막의 X선 회절 측정 결과를 나타내는 전형적인 설명도.
도 7은 실시예인 레이저광을 이용한 결정화 조건(조사 에너지 밀도와 조사횟수)과 형성된 다결정 실리콘의 (111) 결정 배향율의 관계를 나타낸 도면.
도 8은 실시예의 다결정 실리콘막에서의 결정 입자와 그 경계 부분을 설명하기 위한 투과 전자 현미경 사진.
도 9는 전자선 후방 산란 회절법을 이용하여 실시예의 다결정 실리콘막에서의 클러스터 결정의 모습과 그 결정 배향성의 관계를 설명하기 위한 모식도.
도 10은 다른 실시예인 다결정 실리콘막을 이용한 박막 트랜지스터의 단면 구조도.
도 11은 레이저광을 이용한 결정화 조건(조사 에너지 밀도와 조사 횟수)과 박막 트랜지스터의 전자 이동도의 관계를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
15 : 절연막
16 : 전극층
22 : 다결정 실리콘막
22a : 채널층
22b : 소스 영역, 드레인 영역
상기한 것과 그 이외의 본 발명의 특징, 목적 및 이점은 첨부된 도면들을 참조로 하여 아래의 상세한 설명을 숙지함으로써 명백해질 것이다.
이하, 본 발명의 실시예를 도면을 이용하여 구체적으로 설명한다.
도 1은 본 실시예인 다결정 실리콘 박막의 형성 공정을 설명하기 위한 공정 개략도이다. 여기서는 실리콘 박막의 경우를 예시하지만, 게르마늄 박막 혹은 실리콘-게르마늄 화합물의 박막이어도 마찬가지로 취급할 수 있다.
우선, 하나의 예로서 코닝 7059 유리를 기판으로 하여, 이 유리 기판 상에 잘 알려진 플라즈마 CVD법을 이용하여 질화 규소막(막 두께 50㎚)을 형성한다. 그리고, 이 위에 동일하게 플라즈마 CVD법을 이용하여 산화 규소막(막 두께 100㎚)을 성막한다. 또한, 플라즈마 CVD법을 이용하여 비정질 실리콘막(막 두께 50㎚)을 성막한다.
다음에, 예를 들면 450℃의 노(furnace) 내에서 30분간, 상기한 기판 상의 박막을 어닐링 처리함으로써, 비정질 실리콘막 중에 포함되는 수소의 이탈 처리를 행한다.
그 후, 상기한 탈수소 처리를 행한 비정질 실리콘막을, 예를 들면 XeCl 레이저(파장 308㎚)를 이용하여 레이저 결정화를 행하였다. 또 본 실시예에서는 레이저광의 에너지 밀도는 300 ∼ 500mJ/㎠로 하였다.
또한 본 실시예에서는 비정질 실리콘막의 동일 개소에 대하여 레이저광을 복수회 조사함으로써, 비정질 실리콘막의 결정화를 행하고 있다. 여기서, 복수회 조사하는 방법으로서, 1회째의 레이저광을 조사한 후, 레이저광을 소정 간격으로 비정질 실리콘막 상을 스캔시키고, 그리고 다시 레이저광의 조사를 행하는 등의 단계를 반복하도록 하였다. 이와 같이 레이저광의 조사 및 소정 간격의 스캔을 반복함으로써, 비정질 실리콘막의 동일 개소에 실질적으로는 복수회의 레이저광이 조사되게 된다.
또한, 레이저광의 조사 횟수, 레이저광의 빔 폭, 레이저광의 스캔 폭 등은 목적에 따라 적절하게 선택된다. 예를 들면, 레이저광의 빔 폭을 600㎛, 그 스캔 폭을 30㎛라고 하면, 비정질 실리콘막의 동일 개소에 조사되는 레이저광의 조사 횟수는 20회가 된다.
도 2는 레이저광의 조사 횟수를 1 ∼ 20회의 범위에서 변화시키고 또한 레이저광의 에너지 밀도를 300 ∼ 500mJ/㎠ 의 범위에서 변화시켜서 비정질 실리콘막의 결정화를 행한 결과를 나타내고 있다. 횡축은 레이저광의 조사 횟수를, 종축은 소정의 횟수를 레이저광 조사한 영역의 평균 결정 입경이다.
상기한 결정 입경의 측정은, 일례로서 잘 알려진 주사 전자 현미경 관찰을 이용하여, 그 현미경 사진에 기초하여 결정 입자의 장축과 단축을 길이 측정하고, 그 평균치를 해당 결정 입자의 입경으로 정의하였다.
또한, 주사 전자 현미경에 의해 결정 입경을 산출하는 경우, 개개의 결정 입자의 결정 입자의 경계를 명료하게 식별하기 위해서, 미리 결정화시킨 다결정 실리콘막의 표면을 불산 수용액을 이용한 라이트 에칭 처리를 행하고 있다. 또한, 평균 결정 입경은 10㎛ ×10㎛의 범위 내에 있는 결정 입자를 전부 관찰하고, 그 개개의 결정 입자에 대하여 입경을 측정한 후, 그 평균치를 해당 레이저광 조사 조건에서의 평균 결정 입경으로 정의하였다.
도 2에서 밝힌 바와 같이, 300mJ/㎠의 에너지 밀도로 레이저광을 조사한 경우, 레이저광을 1회만 조사한 경우의 평균 결정 입경은 약 150㎚이지만, 20회 조사한 경우의 평균 결정 입경은 450㎚로, 레이저광의 조사 횟수에 따라 평균 결정 입경은 현저하게 증대하는 것을 알 수 있었다. 이 경향은 400mJ/㎠ 혹은 500mJ/㎠의 레이저 에너지 밀도에서도 마찬가지이다.
여기서 주목해야 할 것은, 레이저광의 에너지 밀도를 500mJ/㎠, 그 조사 횟수를 1회로 한 경우의 평균 결정 입경은 약 450㎚로, 이 입경은, 예를 들면 레이저광의 에너지 밀도를 300mJ/㎠, 그 조사 횟수를 20회로 한 경우의 평균 결정 입경과 거의 동일한 크기를 나타낸다는 것이다.
즉, 비정질 실리콘막에 대하여 어느 정도 큰 에너지 밀도를 갖는 레이저광을 조사하면 그것에 대응한 크기의 결정 입경을 갖는 실리콘 결정이 형성되고 또한 그것보다도 작은 에너지 밀도를 갖는 레이저광이라고 해도 레이저광을 복수회 조사하면 같은 정도의 크기의 결정 입자로 성장하는 것을 의미하고 있다.
그러나 같은 정도의 크기의 결정 입자라고 해도, 후술하는 바와 같이 그 결정 입자가 나타내는 결정학적 성질이나 물리적, 전기적 성질이 크게 다른 것이다.
상기한 조건으로 제작한 결정 실리콘막에 대하여, 그 표면 요철의 평가를 잘 알려진 AFM법을 이용하여 행하고, 그 결과를 도 3에 도시한다.
횡축은 레이저광의 조사 횟수로, 1 ∼ 20회의 범위에서 변화시켰다. 또한 팔라듐 미터로서 레이저광의 에너지 밀도를 300 ∼ 500mJ/㎠의 범위에서 변화시켰다. 각 조건으로 작성한 각 시료의 임의의 점에 대하여 20㎛×20㎛의 범위에서 결정 박막의 표면 형상을 측정하였다. 이 측정 범위에서의 최대 고저차를 Rmax로서 요철의 지표로 하여 그것을 종축에 나타내었다.
그 결과, 300mJ/㎠의 에너지 밀도로 레이저광을 조사한 경우, 1회의 레이저광 조사에서의 Rmax는 약 20㎚로, 이 값은 레이저광의 조사 횟수에는 거의 의존하지 않는다. 또한, 레이저광의 에너지 밀도를 400mJ/㎠ 혹은 500mJ/㎠로 변화시킨 경우, 표면 요철의 절대치는 증가하지만, 레이저광의 조사 횟수에는 거의 의존하지 않는 것이 판명되었다.
예를 들면, 400mJ/㎠의 에너지 밀도를 갖는 레이저광을 조사한 경우, 1회의 조사에서의 Rmax는 50㎚ 정도이지만, 20회의 조사에서는 Rmax는 45㎚ 정도이다. 또한, 500mJ/㎠의 에너지 밀도인 경우, 1회의 레이저광 조사에서의 Rmax는 70㎚ 정도이고, 20회 조사라도 Rmax는 65㎚ 정도이다.
상기한 도 2에 도시한 평균 결정 입경과 도 3에 도시한 표면 요철(Rmax)과의 결과를 종합적으로 검토하여, 다음이 명확해졌다.
즉, 비정질 실리콘막에 대하여 레이저광을 조사하여 결정화를 행하는 경우, 레이저광의 조사 횟수를 증가시킴에 따라 평균 결정 입경은 현저히 증가하지만, 그표면 요철(Rmax)은 거의 변화하지 않고, 특히 표면 요철(Rmax)은 최초의 레이저광 조사로 형성된 표면 요철이 그 후 행해지는 복수회의 레이저광 조사에서도 보존되는 것이다.
본 실시예에서는, 300mJ/㎠의 에너지 밀도로 20회의 레이저광을 조사한 경우와 500mJ/㎠의 에너지 밀도로 1회만의 레이저광 조사를 행한 경우를 비교하면, 어느 하나의 경우에서도 평균 결정 입경은 450㎚ 정도이지만, 표면 요철(Rmax)은 현저히 다르며, 전자의 조사 조건에서의 Rmax가 약 18㎚인 것에 대하여 후자의 조사 조건으로는 Rmax는 65㎚이다.
즉, 비정질 실리콘막에 레이저광을 조사하여 표면 요철(Rmax)을 작게 유지한 채로, 레이저광의 조사 영역에서의 결정 입경만을 크게 하는 경우, 비교적 낮은 에너지 밀도를 갖는 레이저광을 복수회 조사하는 것이 매우 유효한 것이 판명되었다.
다음에, 레이저광의 에너지 밀도와 조사 횟수와의 관계를 형성된 다결정 실리콘 결정의 표면 형상이라는 관점에서 검토하였다. 도 4a 및 도 4b는 레이저광의 에너지 밀도가 300mJ/㎠인 경우이고, 도 5a 및 도 5b는 레이저광의 에너지 밀도가 500mJ/㎠의 경우이다. 또한, 도 4a 및 도 5a는 레이저광의 조사 횟수가 1회인 경우이고, 도 4b 및 도 5b는 조사 횟수가 20회인 경우이다.
이들 결과에서도 밝힌 바와 같이, 300mJ/㎠의 에너지 밀도로 1회의 레이저광 조사를 행한 경우, 작은 결정 입자가 다수 형성되어 있지만(도 4a), 동일한 에너지 밀도로 복수회의 레이저광 조사를 행함으로써 작은 결정 입자가 여러개 집합하여 하나의 큰 클러스터 결정을 형성하고 있다(도 4b). 그러나, 500mJ/㎠의 에너지 밀도로 1회만 레이저광을 조사한 경우, 결정 입자 그 자체는 커지지만, 상기한 도 4b에 도시한 바와 같은 작은 결정 입자가 집합한 흔적은 인정되지 않는다(도 5a). 또한, 더욱 레이저광의 조사를 반복함으로써 부분적으로 클러스터 결정으로 성장한다(도 5b).
상기한 SEM 관찰에 의한 표면 형상의 결과로부터도 밝힌 바와 같이, 비교적 에너지 밀도가 작은 레이저광을 복수회 조사함으로써, 본래 작은 표면 돌기를 갖는 결정 입자가 표면 돌기의 크기를 유지한 채 결정 입자만이 집합하여, 큰 결정, 즉 클러스터 결정을 형성한다고 생각된다.
다음에, 상기한 레이저광 조사 영역의 X선 회절법에 의한 측정 결과를 도 6에 도시한다. 이 예에서는 300mJ/㎠의 에너지 밀도로 20회의 레이저광 조사를 행하고, 비정질 실리콘막의 결정화를 행한 경우이다.
이 결과, 레이저광의 조사에 의해서 결정화가 생긴 영역에서, (111) 결정면과 (220) 결정면을 나타내는 명료한 피크가 관찰되었다.
그래서, 비정질로부터 결정질로의 결정 성장의 정도를 나타내는 지수로서, (111) 결정면에서의 회절 강도와 (220) 결정면에서의 회절 강도와의 비 ((111)/(220) 회절 강도비)를 결정 배향율이라고 정의하였다.
일반적으로는 다결정 실리콘막이 완전히 랜덤 배향하고 있는 경우의 결정 배향율은 약 1.8이다. 이 값이 커질수록, (111) 결정면에 배향이 갖추어진 결정이라고 할 수 있다.
도 7은 레이저광 조사 조건(에너지 밀도와 조사 횟수)과 결정 배향율과의 관계를 나타내고 있다.
상기 도 7에서도 밝힌 바와 같이, 예를 들면 300mJ/㎠의 에너지 밀도로 1회의 레이저광 조사를 행한 경우, (111)/(220) 강도비인 결정 배향율은 랜덤 배향에 가까운 값을 나타내고 있다. 그리고 레이저광의 조사 횟수가 증가함에 따라, (111) 결정 배향율은 현저하게 증가하기 시작한다. 이 경향은 다른 에너지 밀도를 갖는 레이저광의 경우도 마찬가지이다.
그러나, 특필해야 할 것은 300mJ/㎠에 비교하여 큰 에너지 밀도를 갖는 레이저광, 예를 들면 400mJ/㎠ 혹은 500mJ/㎠의 에너지 밀도를 갖는 레이저광을 1회만 조사하는 경우보다도, 300mJ/㎠의 에너지 밀도를 갖는 레이저광을 20회 조사한 경우 쪽이 결정 배향율이 커지는 것이다. 즉, 보다 높은 (111) 배향성을 실현시키는 것이 가능하다.
또한, 본 실시예에서 레이저광의 조사 횟수를 20회로 할 때, 레이저광의 에너지 밀도 300mJ/㎠, 400mJ/㎠, 500mJ/㎠에 대하여, 결정 배향율은 각각 6, 10, 12라는 큰 값을 나타낸다.
이 이유는 전술한 도 2에서의 레이저광의 조사 조건과 결정 입경과의 관계에 대하여 진술한 바와 같이, 비정질 실리콘막에 레이저광을 조사하는 방법을 이용하여 결정 성장을 재촉하는 경우, 복수회의 레이저광을 조사한다는 작용이 레이저광 조사에 의해서 형성된 개개의 결정 입자를 더욱 집합시키면서 성장을 반복하고, 그 과정에서 동시에 (111) 결정면에 결정 방위를 가지런히 하면서 성장하기 때문에, 그 결과로 우수한 결정 배향성을 나타낸다고 생각된다.
상기한 바와 같이, 복수회의 레이저광 조사에 의해 결정 입자를 집합시켜, 하나의 클러스터 결정이 형성된다는 것을 확인하는 방법으로서, 잘 알려진 투과 전자 현미경을 이용한 결정 격자상의 관찰이 유효하다.
도 8은 300mJ/㎠의 에너지 밀도를 갖는 레이저광을 20회 조사한 경우의 다결정 실리콘막에 있어서, 결정 입자가 집합한 경계 부분의 단면 투과 전자 현미경 사진을 나타낸 것이다. 결정 입자의 집합체인 클러스터 결정의 크기는 약 500㎚이다. 이 도 8에서부터 밝힌 바와 같이, 상기한 경계 부분에서는 결정 입자 A와 결정 입자 B가 결정학적으로 방위를 동일하게 하여 접하고 있다.
즉, 소정의 에너지 밀도를 갖는 레이저광을 복수회 조사시킴으로써 적어도 2개 이상의 결정 입자를 집합시킨 클러스터 결정은 실질적으로 단일 결정과 동등한 성질을 가지고 있다고 생각할 수 있다.
도 8에서는 투과 전자 현미경 사진에 의한 평가 결과를 나타내었지만, 결정성이 평가 가능한 다른 수법을 이용하여도 마찬가지의 평가 결과를 얻는 것이 가능하다.
도 9는 레이저광 조사를 행한 다결정 실리콘막의 결정학적 방위를 잘 알려진 전자선 후방 산란 회절법을 이용하여 평가한 예이다.
전자선 후방 산란 회절법은 100㎚ 정도로 수속된 전자선을 측정 대상물에 조사하고, 측정 대상물로부터의 회절선을 검출함으로써, 측정 대상물의 결정학적 방위를 결정하는 방법이다. 특히 조사하는 전자선의 직경이 100㎚ 정도이기 때문에, 결정 표면에서의 결정 입자 개개의 결정 방위를 해석하는 것이 가능하다.
도 9에서는, 앞의 도 4b에 도시한 경우와 거의 동일한 영역에 대하여 전자선 후방 산란 회절에 의한 측정을 행한 결과를 모식적으로 나타내었다. 도 9 중, 굵은 선으로 둘러싸인 영역이 클러스터 결정(도 9 중, 클러스터 결정 A, 클러스터 결정 B 등으로 나타낸다)으로, 클러스터 결정 내부에는 복수의 소입경 결정(도 9 중, a1, a2 등으로 나타낸다)이 집합되어 있는 상태를 나타내고 있다. 그리고, 클러스터 결정 내부의 얇은 선으로 나타낸 부분이 인접하는 결정 입자의 경계 영역을 나타내고 있다.
상기한 결정 입자를 전자선 후방 산란 회절법을 이용하여 상세하게 조사하여, 결정 방위가 동일한 물질에는 동일한 기호를 이용하여 도 9 중에 식별하여 나타내었다. 이 결과, 다결정 실리콘막은 여러가지의 결정 방위를 갖는 클러스터 결정으로 구성되지만, 하나의 클러스터 결정을 구성하는 개개의 결정 입자는 전부 동일한 방위를 나타내고 있고, 입계는 존재하지만 클러스터 결정 자신이 실질적으로 단일 결정과 동등한 성질을 갖고 있는 것이 판명되었다.
이상으로 설명한 바와 같이, 비정질 실리콘막에 대하여 레이저광을 복수회 조사함으로써 인접하는 결정 입자의 경계에서의 돌기의 발생을 억제하고 결정 방위가 갖추어진 결정 입자의 집합체인 큰 사이즈의 클러스터 결정을 성장시키는 것이 가능하다.
또한, 본 실시예에서는 기판으로서 코닝 7059 유리를 이용하였지만, 이것뿐만아니라, 석영이나 PET(폴리에틸렌테레프탈레이트) 등의 투명 기판을 이용해도 된다. 또한 상기한 본 실시예에서는 비정질 실리콘막을 플라즈마 CVD법을 이용하여성막한 후에, 분위기 온도가 450℃인 노 내에서 어닐링함으로써, 막 중에 포함되는 탈수소 처리를 행하고 있지만, 이 비정질 실리콘막의 형성 방법은 LPCVD 법(저압 화학적 기상법)이나 스퍼터링법, 증착법 등이어도 된다.
또한, 박막의 재료는 실리콘뿐만 아니라 적어도 실리콘 또는 게르마늄을 포함하는 혼합물이어도 된다. 또한, 결정화의 방법도 본 실시예에서 진술한 XeCl 레이저(파장 308㎚)뿐만 아니라, 엑시머 레이저인 KrF 레이저(파장 248㎚)나 YAG 레이저, Ar 레이저 등이어도 상관없다.
다음에, 다른 실시예로서 상기한 다결정 실리콘막을 이용한 박막 트랜지스터에 대하여 설명한다.
도 10은 박막 트랜지스터의 개요를 나타내는 단면도로, 유리 기판(11) 상의 제1 기초층(12), 제2 기초층(13), 반도체 실리콘층(14), 절연층(15), 전극층(16), 절연층(17), 컨택트홀(18), 전극(19)의 적층 구조로 이루어져 있다.
우선, 코닝 7059 유리 기판(11) 상에 잘 알려진 플라즈마 CVD법을 이용하여 제1 기초층인 질화 규소막(12 : 막 두께 50㎚)을 형성한다. 그리고, 이 위에 동일하게 플라즈마 CVD법을 이용하여 제2 기초층인 산화 규소막(13 : 막 두께 100㎚)을 성막한다. 또한, 플라즈마 CVD법을 이용하여 비정질 실리콘막(14 : 막 두께 50㎚)을 성막한다. 유리 기판은 석영이나 PET(폴리에틸렌테레프탈레이트) 등의 투명 기판이어도 된다. 또한, LPCVD법(저압 화학적 기상법)이나 스퍼터링법 혹은 증착법 등을 이용하여 비정질 실리콘막(14)을 형성해도 된다.
다음에, 비정질 실리콘막(14)을 형성한 유리 기판(11)을 450℃의 노 내에서30분간의 어닐링 처리를 행하고, 비정질 실리콘막(14)의 탈수소 처리를 행한다. 이 때 노 내의 분위기는 질소 분위기로 하였다.
그 후, 상기한 비정질 실리콘막(14)을 XeCl 레이저(파장 308㎚, 펄스 폭 20nsec)를 이용하여 결정화를 행하였다. 레이저광의 종류는 엑시머 레이저인 KrF 레이저(파장 248㎚), YAG 레이저, Ar 레이저 등이어도 상관없다. 결정화의 조건은 레이저광의 에너지 밀도를 300 ∼ 500mJ/㎠의 범위로, 조사 횟수를 1 ∼ 20회의 범위로 하였다. 또한, 레이저광의 조사 분위기는 진공 상태이지만 질소 분위기 하에서 실시해도 마찬가지의 결과가 얻어진다.
다음에, 잘 알려진 포토리소그래피법을 이용하여 다결정 실리콘막(22)에 소정의 패턴을 형성한다. 그 후, 이어서 예를 들면 플라즈마 CVD법을 이용하여 SiO2로 이루어지는 절연막(15)을 패터닝된 다결정 실리콘막(22)을 덮도록 하여 형성한다. 또한, 본 실시예에서는 SiO2절연막(15)의 막 두께를 100㎚로 하였다.
다음에, 게이트 전극이 되는 전극층(16)을 잘 알려진 스퍼터링법을 이용하여 형성한다. 여기서는 전극층(16)으로서 TiW(막 두께 200㎚)을 이용하였다.
이 전극층(16)을 포토리소그래피법을 이용하여 소정의 패턴으로 가공한 후, 전극층(16)을 마스크로 하여 상기한 다결정 실리콘막(22)에 대하여 이온 주입을 행하고, 채널 영역(22a), 소스 영역(22b), 드레인 영역(22b)을 형성한다. N형 반도체를 형성하는 경우에는 N형 불순물로서 인을 주입하고, 또한 P형 반도체를 형성하는 경우에는 P형 불순물로서 붕소를 주입한다.
또한, 다결정 실리콘층(22)에 내재하는 이온 주입 시의 손상을 회복시키기 위해서, RTA(급속 열 어닐링)법에 의한 활성화 어닐링을 행한다. 손상층의 활성화 어닐링은 노를 이용한 어닐링 처리라도 가능하다.
그 후, 다시 플라즈마 CVD법에 의해 SiO2절연층(17: 막 두께 500㎚)을 전극층(16)을 덮도록 하여 형성한다. 그리고, 이 SiO2절연층(17)의 소정 위치에 소스 영역(22b) 및 드레인 영역(22b)과의 전기적인 접속을 확보하기 위한 컨택트홀(18)을 형성하고 컨택트홀(18) 내부를 매립하도록 하여 소스 영역(22b) 및 드레인 영역(22b)에 대응시킨 전극층(19: 재질 TiW/Al의 다층막)을 형성한다.
마지막으로, 수소 중에서 400℃, 60분의 어닐링 처리를 실시하여 다결정 실리콘막을 이용한 박막 트랜지스터가 완성된다.
도 11은 상기한 방법으로 제작된 박막 트랜지스터의 전자 이동도 특성과 비정질 실리콘막의 결정화 조건(레이저광의 에너지 밀도, 조사 횟수)과의 관계를 나타낸 도면이다. 도 11 중에는 박막 트랜지스터의 특성 측정에서의 신뢰성을 고려하여, 각 조건에 대하여 50점의 측정을 행하고, 그 특성의 평균치와 변동을 병기하였다.
도 11에서 밝힌 바와 같이, 전자 이동도의 평균치는 레이저광의 조사 횟수의 증가에 따라 현저한 증가 경향을 나타내고, 이 경향은 레이저광의 에너지 밀도를 변화시켜도 마찬가지의 결과를 나타낸다.
특필해야 할 것은, 비정질 실리콘막의 결정화에 이용한 레이저광의 에너지밀도가 비교적 작은 경우, 예를 들면 300mJ/㎠라고 해도, 그 레이저광의 조사 횟수를 증가시킴으로써 레이저광의 에너지 밀도를 증가시킨 경우(500mJ/㎠)와 거의 마찬가지의 전자 이동도를 실현시키는 것이 가능하고 또한 그 특성 변동을 더불어 저감시키는 것이 가능한 것이 분명해졌다.
한편, 레이저광을 20회 조사하여 결정화를 행한 박막 트랜지스터를 통상의 구동 조건으로 동작시킨 바, 박막 트랜지스터의 특성 변동, 예를 들면 임계 전압치의 증가가 결정화시의 레이저광 에너지 밀도가 큰 경우만큼 현저하고, 박막 트랜지스터로서의 기능이 저하하는 것이 판명되었다. 이 원인은 전자가 주행하는 채널층(22a)에서 인접하는 결정 입자의 경계 부분에서 형성되는 돌기의 크기가 조사 에너지 밀도가 높을수록 현저하며(도 3 참조), 이 돌기가 채널층(22a)을 덮도록 하여 형성된 게이트 절연막(13)에 대하여 그 절연 특성을 손상시키도록 작용하기 때문이라고 생각된다.
따라서, 상기한 결과로부터 다결정 실리콘막을 이용한 박막 트랜지스터로서 큰 전자 이동도의 특성을 발휘하고 또한 그 신뢰성에도 우수한 소자를 실현시키기위해서는 결정화에 이용하는 레이저광의 에너지 밀도를 적절한 값까지 저감시켜서, 그 조사를 반복하는 것이 매우 중요한 것이 판명되었다.
본 발명에 따른 몇몇 실시예가 도시 및 설명되었지만, 개시된 실시예들은 본 발명의 범위를 벗어나지 않고서 변경 및 수정될 수 있음을 알 것이다. 따라서, 본 발명은 여기에 도시되고 설명된 세부 사항들로 한정되지 않으며, 첨부된 특허 청구 범위의 범주 내에 드는 변경 및 수정을 모두 포함하는 것이다.
본 발명을 액티브 매트릭스형 액정 표시 장치에서의 구동 회로 등에 응용함으로써, 고품질로 우수한 표시 특성을 실현하는 액정 표시 장치를 제공하는 것이 가능하다.

Claims (15)

  1. 박막 트랜지스터에 있어서,
    기판 상측에 설치된 반도체 박막에서, 상기 반도체 박막이 복수의 결정 입자로 구성되고, 적어도 2개 이상의 상기 결정 입자가 집합한 클러스터 결정을 적어도 그 일부에 내재시켜 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  2. 제1항에 있어서, 상기 클러스터 결정은 입자경 500㎚ 이하의 결정 입자가 적어도 2개 이상 집합하여 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  3. 제1항에 있어서, 상기 클러스터 결정은 결정학적 방위가 대략 동일하게 이루어진 적어도 2개 이상의 결정 입자의 집합체인 것을 특징으로 하는 박막 트랜지스터.
  4. 제3항에 있어서, 상기 결정 입자의 결정학적 방위가 적어도 투과 전자 현미경에 의한 결정 격자상 관찰 또는 전자선 후방 산란 회절에 의한 회절 패턴 관찰을 이용하여 동정(同定)되는 것을 특징으로 하는 박막 트랜지스터.
  5. 제1항에 있어서, 상기 반도체 박막의 기판에 수직인 방향의 평균 막 두께가 10㎚ 이상 100㎚ 이하인 것을 특징으로 하는 박막 트랜지스터.
  6. 제1항에 있어서, 상기 반도체 박막이 적어도 Si, Ge 또는 Si와 Ge의 혼합물 중 어느 하나를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  7. 제1항에 있어서, 상기 클러스터 결정은 상기 기판의 표면에 대하여 대략 평행한 방향으로 (111) 우선 배향하여 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  8. 제1항에 있어서, 상기 클러스터 결정이 상기 기판의 표면에 대하여 대략 평행한 방향으로 (111) 우선 배향하여 이루어지고, 상기 클러스터 결정의 (220) 결정면에 대한 (111) 결정면의 X선 회절 강도비가 5 이상인 것을 특징으로 하는 박막 트랜지스터.
  9. 제1항에 있어서, 상기 반도체 박막의 표면 요철(Rmax)이 30㎚ 이하인 것을 특징으로 하는 박막 트랜지스터.
  10. 제1항에 있어서, 상기 반도체 박막의 표면 요철의 표준 편차(RMS)가 10㎚ 이하인 것을 특징으로 하는 박막 트랜지스터.
  11. 제1항에 있어서, 상기 반도체 박막의 평균 전자 이동도가 200㎠/V·S 이상인것을 특징으로 하는 박막 트랜지스터.
  12. 박막 트랜지스터에 있어서,
    기판 상측에 적층하여 설치된 반도체 박막, 채널 영역, 절연막, 게이트 전극, 소스 전극 및 드레인 전극을 구비하고,
    상기 소스 전극과 상기 드레인 전극은, 상기 반도체 박막 중 적어도 일부 영역에 상기 채널 영역을 사이에 두고 설치된 소스 영역과 드레인 영역에 각각 접속되어 이루어지고,
    상기 반도체 박막은, 상기 기판 면에 대하여 대략 평행한 방향으로 (111) 우선 배향한 적어도 2개 이상의 결정 입자가 집합한 클러스터 결정을 적어도 그 일부에 내재시켜 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  13. 제12항에 있어서, 상기 채널 영역에서의 상기 반도체 박막의 (220) 결정면에 대한 (111) 결정면의 X선 회절 강도비가 상기 소스 영역 및 상기 드레인 영역에서의 상기 반도체 박막의 (220) 결정면에 대한 (111) 결정면의 X선 회절 강도비보다도 적어도 큰 것을 특징으로 하는 박막 트랜지스터.
  14. 제13항에 있어서, 상기 채널 영역에서의 상기 반도체 박막의 (220) 결정면에 대한 (111) 결정면의 X선 회절 강도비가 10 이상인 것을 특징으로 하는 박막 트랜지스터.
  15. 박막 트랜지스터의 제조 방법에 있어서,
    기판 상측에 비정질 반도체 박막을 성막하는 공정; 및
    상기 비정질 반도체 박막에 레이저광을 조사하여 가열하는 공정
    을 포함하고,
    상기 레이저광을 복수회 조사함으로써 상기 비정질 반도체 박막 중 적어도 일부 영역을 클러스터 결정화하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
KR10-2001-0043323A 2000-12-06 2001-07-19 박막 트랜지스터 및 그 제조 방법 KR100431909B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00376561 2000-12-06
JP2000376561A JP2002176180A (ja) 2000-12-06 2000-12-06 薄膜半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020045497A true KR20020045497A (ko) 2002-06-19
KR100431909B1 KR100431909B1 (ko) 2004-05-17

Family

ID=18845406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0043323A KR100431909B1 (ko) 2000-12-06 2001-07-19 박막 트랜지스터 및 그 제조 방법

Country Status (6)

Country Link
US (4) US6657227B2 (ko)
EP (1) EP1213769A3 (ko)
JP (1) JP2002176180A (ko)
KR (1) KR100431909B1 (ko)
CN (1) CN1197169C (ko)
TW (1) TW490743B (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
US6670224B2 (en) * 2002-01-03 2003-12-30 Industrial Technology Research Institute Method for manufacturing thin film transistors
JP2004152978A (ja) * 2002-10-30 2004-05-27 Sumitomo Heavy Ind Ltd シリコン膜加工方法
KR100956339B1 (ko) 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
JP2004265968A (ja) * 2003-02-28 2004-09-24 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
JP2005191173A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 表示装置及びその製造方法
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
JP4966486B2 (ja) * 2004-09-27 2012-07-04 国立大学法人電気通信大学 結晶質シリコン内在ＳｉＯｘ成形体の製造方法とその用途
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
KR100691061B1 (ko) * 2005-08-30 2007-03-09 엘에스전선 주식회사 초전도 선재용 기판 및 그 제조방법과 초전도 선재
CN101655645B (zh) * 2005-08-30 2011-11-16 友达光电股份有限公司 用于依序侧向结晶技术的掩膜及激光结晶方法
KR101169058B1 (ko) * 2006-03-10 2012-07-26 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
KR100841365B1 (ko) * 2006-12-06 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4411331B2 (ja) * 2007-03-19 2010-02-10 信越化学工業株式会社 磁気記録媒体用シリコン基板およびその製造方法
US8227808B2 (en) * 2007-12-06 2012-07-24 Chimei Innolux Corporation Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same
JP5485517B2 (ja) * 2008-03-17 2014-05-07 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP2010169853A (ja) * 2009-01-22 2010-08-05 Sony Corp パターン補正方法、露光用マスク、露光用マスクの製造方法および半導体装置の製造方法
JP4947667B2 (ja) * 2009-11-20 2012-06-06 株式会社日本製鋼所 結晶半導体膜の製造方法
KR20110099422A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR20180118803A (ko) * 2011-10-07 2018-10-31 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
CN104253026A (zh) * 2013-06-27 2014-12-31 上海和辉光电有限公司 制备多晶硅层的方法
CN107946364A (zh) * 2017-10-24 2018-04-20 华南理工大学 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
KR20200058622A (ko) * 2018-11-19 2020-05-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
CN113223968A (zh) * 2021-04-12 2021-08-06 华南理工大学 原位氟掺杂的金属氧化物薄膜及其制备方法和薄膜晶体管

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2880175B2 (ja) * 1988-11-30 1999-04-05 株式会社日立製作所 レーザアニール方法及び薄膜半導体装置
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
US6028333A (en) * 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5904550A (en) * 1992-02-28 1999-05-18 Casio Computer Co., Ltd. Method of producing a semiconductor device
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
JP3566623B2 (ja) * 1993-02-15 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
TW295703B (ko) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3109570B2 (ja) 1996-01-27 2000-11-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH09289165A (ja) 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP4026191B2 (ja) * 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
JPH1074697A (ja) 1996-08-29 1998-03-17 Toshiba Corp 多結晶シリコン膜、多結晶シリコンの製造方法、薄膜トランジスタの製造方法、液晶表示装置の製造方法、及びレーザアニール装置
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4223590B2 (ja) 1998-06-04 2009-02-12 東芝松下ディスプレイテクノロジー株式会社 多結晶半導体の製造方法
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6331496B2 (en) * 1998-09-16 2001-12-18 Research Institute Of Advanced Material Gas-Generator, Ltd. High performance ceramic matrix composite
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法

Also Published As

Publication number Publication date
KR100431909B1 (ko) 2004-05-17
CN1357925A (zh) 2002-07-10
EP1213769A3 (en) 2004-09-29
CN1197169C (zh) 2005-04-13
US20050202612A1 (en) 2005-09-15
US20020066931A1 (en) 2002-06-06
US20040155295A1 (en) 2004-08-12
US7227186B2 (en) 2007-06-05
US6657227B2 (en) 2003-12-02
TW490743B (en) 2002-06-11
EP1213769A2 (en) 2002-06-12
JP2002176180A (ja) 2002-06-21
US20030094658A1 (en) 2003-05-22
US6716688B2 (en) 2004-04-06
US6903371B2 (en) 2005-06-07

Similar Documents

Publication Publication Date Title
KR100431909B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR100555195B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
KR100404701B1 (ko) 액정 표시용 박막 반도체 소자 및 그 제조 방법
KR100318697B1 (ko) 절연게이트형반도체장치의제작방법
US5529937A (en) Process for fabricating thin film transistor
US20060084204A1 (en) Method of manufacturing a thin film transistor
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
KR20030069779A (ko) 박막트랜지스터 및 그 제조방법
US7018874B2 (en) Method for fabricating thin-film transistor
KR100737438B1 (ko) 박막반도체장치 및 그 제조방법
US20080233718A1 (en) Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication
WO2002103806A1 (en) Cmos type thin film transistor and production method therefor
JP2004119636A (ja) 半導体装置およびその製造方法
US20020197829A1 (en) Method of manufacturing polycrystalline film and semiconductor device
KR100317636B1 (ko) 박막트랜지스터의 반도체층 및 그 제조방법
KR100669714B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법
JP2000068525A (ja) 半導体装置およびアクティブマトリクス型表示装置
JPH0883914A (ja) 多結晶半導体装置及びその製造方法
JPH09260284A (ja) 半導体装置の製造方法
KR20050016960A (ko) 전자 디바이스 및 그 제조 방법, 액티브 매트릭스디스플레이 디바이스
JP2002043222A (ja) 絶縁ゲイト型薄膜半導体装置の作製方法
JPH04278546A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120423

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee