CN1357925A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1357925A
CN1357925A CN01140707A CN01140707A CN1357925A CN 1357925 A CN1357925 A CN 1357925A CN 01140707 A CN01140707 A CN 01140707A CN 01140707 A CN01140707 A CN 01140707A CN 1357925 A CN1357925 A CN 1357925A
Authority
CN
China
Prior art keywords
film
film transistor
thin
crystallization
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01140707A
Other languages
English (en)
Other versions
CN1197169C (zh
Inventor
田村太久夫
尾形洁
高原洋一
堀越和彦
山口裕功
大仓理
阿部广伸
斋藤雅和
木村嘉伸
糸贺敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Japan Display Inc
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1357925A publication Critical patent/CN1357925A/zh
Application granted granted Critical
Publication of CN1197169C publication Critical patent/CN1197169C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种多晶硅薄膜晶体管,通过对非晶硅膜多次照射激光,实现由多个晶粒构成,通过抑制邻接晶粒的边界部分中突起的发生,成为至少2个以上的晶粒集合体,在该多晶硅薄膜晶体管的至少一部分中存在(111)优先取向的簇结晶;可达到200cm2/V·S以上的高迁移率特性。

Description

薄膜晶体管及其制造方法
发明的领域
本发明涉及薄膜晶体管，特别涉及使用低温多晶硅的薄膜晶体管元件，使用该元件的液晶显示元件或场致发光显示元件等平板显示器及其制造方法。
发明的背景
以往，平板显示器所用的薄膜晶体管元件，例如在(1)99年最新液晶处理技术(日经BP社刊，1999年)53～59页、特别是54页上披露的那样，在玻璃衬底上使用PE-CVD(Plasma Enhancement Chemical Vapor Deposition：等离子体增强化学汽相淀积)法形成非晶硅膜后，进行用于降低该非晶硅膜中含有的氢的脱氢退火处理。接着，通过受激准分子激光退火处理来形成多晶。
此外，例如，根据(2)特开平11-354801号公报(日本专利)上披露的结晶性半导体薄膜的形成方法，使用包含臭氧溶液对非晶硅膜实施清洗并在非晶硅膜上形成氧化膜后，用氢氟酸除去氧化膜，然后进行激光退火处理，来获得防止发生表面突起的多晶硅膜。但是，在这些多晶硅膜中不能获得满意的结果。
发明的概述
本发明的目的在于提供一种薄膜晶体管，该薄膜晶体管利用通过大幅度地减少晶粒边界的突起形成而具有高电子迁移率并且高可靠性的多晶硅膜。
本发明提供一种薄膜晶体管，是在衬底上设置的半导体薄膜，其特征在于，所述半导体薄膜由多个晶粒构成，并且至少2个以上的所述晶粒集合的簇结晶至少存在于其一部分内。
本发明提供一种薄膜晶体管，配有在衬底上层叠设置的半导体薄膜、沟道区域、绝缘膜、栅电极、源电极、漏电极，
其特征在于，所述源电极与所述漏电极分别与在所述半导体薄膜的至少一部分区域中夹着所述沟道区域设置的源区和漏区连接，并且在所述半导体薄膜的至少一部分中存在沿着相对于所述衬底的面大致平行的方向(111)优先取向的至少2个以上的晶粒集合的簇结晶。
本发明提供一种薄膜晶体管的制造方法，包括在衬底上成膜非晶半导体薄膜的工序，和对该非晶半导体薄膜照射激光并加热的工序，其特征在于，通过多次照射所述激光，来使所述非晶半导体薄膜的至少一部分区域簇结晶化。
附图的简述
本发明的这些和其他特征、目的、以及优点从参照附图的以下论述中将变得更明显，其中：
图1是用于形成本发明实施例的多晶硅薄膜的处理流程图。
图2是用于说明实施例的使用激光的结晶条件(照射能量密度和照射次数)和形成的多晶硅的平均晶粒粒径之间关系的图。
图3是用于说明实施例的使用激光的结晶条件(照射能量密度和照射次数)和形成的多晶硅膜的表面凹凸(Rmax)之间关系的图。
图4A和图4B是实施例的多晶硅膜的表面SEM(扫描电子显微镜)照片，图4A表示结晶条件是激光的能量密度为300mJ/cm2、照射次数为1次的情况，图4B表示结晶条件是激光的能量密度为300mJ/cm2、照射次数为20次的情况。
图5A和图5B是实施例的多晶硅膜的表面SEM照片，图5A表示结晶条件是激光的能量密度为500mJ/cm2、照射次数为1次的情况，图5B表示结晶条件是激光的能量密度为500mJ/cm2、照射次数为20次的情况。
图6是表示实施例的多晶硅膜的X射线衍射测定结果的典型说明图。
图7是表示实施例的使用激光的结晶条件(照射能量密度和照射次数)和形成的多晶硅的(111)结晶取向率之间关系的图。
图8是用于说明实施例的多晶硅膜的晶粒和其边界部分的透过电子显微镜照片。
图9是使用电子射线后方衍射法来说明实施例的多晶硅膜的簇结晶的状况和其结晶取向性之间关系的示意图。
图10是另一实施例的使用多晶硅膜的薄膜晶体管的剖面构造图。
图11是说明使用激光的结晶条件(照射能量密度和照射次数)和薄膜晶体管的电子迁移率之间关系的图。
发明的详细描述
一般地，多晶硅膜的晶粒粒径和电子迁移率之间是相关的，如果晶粒粒径小，则电子迁移率也小。作为原因之一，可列举出因为电子迁移率由晶粒粒界中的电子散射来确定。
在用激光退火处理的方法进行非晶硅膜的结晶化时，激光照射能量密度小，则不能生长充分大的结晶，结晶后的多晶硅膜的粒径顶多仅在100nm以下。
此时，在采用上述的现有技术(1)的情况下，通过使激光照射能量密度大，可增大晶粒粒径。但是，在晶粒粒径增大的同时，在晶粒边界中产生至少50nm以上的突起，引起元件形成工艺的适用上的大问题。即，在具有大的突起的结晶化硅膜上形成绝缘膜时，突起突出破坏绝缘膜，损害其特性。
另一方面，通过采用上述现有技术(2)，有可能减少起因于激光退火处理后的晶粒粒界的突起。但是，由于在激光退火处理前，用氢氟酸处理和纯水等进行清洗处理是必须条件，因而不仅工艺复杂，并且存在生产量低下那样的结晶化硅薄膜的生产上的大问题。
为了解决上述问题，本发明的目的在于提供薄膜晶体管及其制造方法，该薄膜晶体管采用通过大幅度降低晶粒粒界的突起的形成，具有高电子迁移率并且高可靠性的多晶硅膜。
上述目的通过以下结构来实现：在衬底上形成半导体薄膜，该半导体薄膜由粒径在500nm以下的多个晶粒构成，并且至少2个以上的晶粒集合的簇结晶至少存在于其一部分内。
晶粒由Si、Ge、或SiGe构成，在由这些晶粒构成的簇结晶中，各个晶粒连接的部分，由于各晶粒具有结晶学上的同方位，因而尽管可见晶粒粒界存在，但实际上能够发挥与单一结晶相同的特性。
构成上述簇结晶的各晶粒的结晶方位，至少利用通过透射电子显微镜的晶格像观察或通过电子射线后方散射衍射的衍射图形观察来识别。
本发明是上述簇结晶至少存在于其一部分中的半导体薄膜，该平均膜厚达到10nm以上和100nm以下。
再有，可用晶面的X射线衍射强度比作为优先取向性的指标，通过沿与衬底面平行的面的X射线衍射测定，(111)面的X射线衍射强度与(220)面的X射线衍射强度之比为5以上。
之后，其表面凹凸(Pmax)为30nm以下，表面凹凸标准偏差(R(μs))为10nm以下，可通过减少晶粒粒界的突起来实现。
本发明中，半导体薄膜的平均电子迁移率为200cm2/V·S以上。
在采用上述半导体薄膜的薄膜晶体管中，该半导体薄膜是沿与衬底面平行的方向(111)优先取向的晶粒的集合体，晶粒的至少2个以上集合的簇结晶存在于其膜内。
包含上述簇结晶的结晶性半导体薄膜，由于在衬底上成膜非晶半导体薄膜中，用激光多次照射该非晶薄膜，非晶薄膜的至少一部分通过结晶化形成，因而可以形成结晶取向性优异，并可抑制晶粒粒界中的突起发生的结晶性半导体薄膜。
上述本发明的优选方式如下所示。
(1)一种薄膜晶体管，是在衬底上设置的半导体薄膜，其特征在于，所述半导体薄膜由多个晶粒构成，并且至少2个以上的所述晶粒集合的簇结晶至少存在于其一部分内。
(2)在上述(1)中的薄膜晶体管，其特征在于，所述簇结晶至少集合2个以上的粒径为500nm以下的晶粒。
(3)在上述(1)中的薄膜晶体管，其特征在于，所述簇结晶是结晶学方位大致一致的至少2个以上的晶粒的集合体。
(4)在上述(3)中的薄膜晶体管，其特征在于，所述晶粒的结晶学方位，至少利用通过透射电子显微镜的晶格像观察或通过电子射线后方散射衍射的衍射图形观察来识别。
(5)在上述(1)中的薄膜晶体管，其特征在于，在与所述半导体薄膜的衬底垂直的方向的平均膜厚为10nm以上和100nm以下。
(6)在上述(1)中的薄膜晶体管，其特征在于，所述半导体薄膜至少包含Si或Ge或Si与Ge的混合物中的任一种。
(7)在上述(1)中的薄膜晶体管，其特征在于，所述簇结晶沿相对于所述衬底的表面大致平行的方向(111)优先取向。
(8)在上述(1)中的薄膜晶体管，其特征在于，所述簇结晶沿相对于所述衬底的表面大致平行的方向(111)优先取向，并且所述簇结晶的(111)晶面相对于(220)晶面的X射线衍射强度比为5以上。
(9)在上述(1)中的薄膜晶体管，其特征在于，所述半导体薄膜的表面凹凸(Rmax)为30nm以下。
(10)在上述(1)中的薄膜晶体管，其特征在于，所述半导体薄膜的表面凹凸的标准偏差(RMS)为10nm以下。
(11)在上述(1)中的薄膜晶体管，其特征在于，所述半导体薄膜的平均电子迁移率为200cm2/V·S以上。
(12)一种薄膜晶体管，配有在衬底上层叠设置的半导体薄膜、沟道区域、绝缘膜、栅电极、源电极、漏电极，
其特征在于，所述源电极与所述漏电极分别与夹置所述半导体薄膜的至少一部分区域中的所述沟道区域来设置的源区和漏区连接，并且所述半导体薄膜的至少一部分中存在沿着相对于所述衬底面大致平行的方向(111)优先取向的至少2个以上的晶粒集合的簇结晶。
(13)在上述(12)中的薄膜晶体管，其特征在于，所述沟道区域中的所述半导体薄膜的(111)晶面相对于(220)晶面的X射线衍射强度比至少比所述源区和所述漏区中的所述半导体薄膜的(111)晶面相对于(220)晶面的X射线衍射强度比大。
(14)在上述(13)中的薄膜晶体管，其特征在于，所述沟道区域中的所述半导体薄膜的(111)晶面相对于(220)晶面的X射线衍射强度比为10以上。
(15)一种薄膜晶体管的制造方法，包括在衬底上成膜非晶半导体薄膜的工序，和对该非晶半导体薄膜照射激光并且加热的工序，其特征在于，通过多次照射所述激光，使所述非晶半导体薄膜的至少一部分区域簇结晶化。
以下，利用附图具体说明本发明的实施例。
图1是说明本实施例的多晶硅薄膜的形成工序的工序概略图。其中，示例了硅薄膜的情况，但即使是锗薄膜或硅-锗化合物薄膜也同样可以使用。
首先，作为一例，以科尔尼7059玻璃作为衬底，用众所周知的等离子体CVD法在该玻璃衬底上形成氮化硅膜(膜厚50nm)。然后，同样用等离子体CVD法在其上成膜氧化硅膜(膜厚100nm)。并且，用等离子体CVD法成膜非晶硅膜(膜厚50nm)。
接着，在例如450℃的炉体中，在30分钟内，退火处理上述衬底上的薄膜，对包含于非晶硅膜中的氢进行脱氢处理。
然后，用例如XeCl激光(波长308nm)，对已进行上述脱氢处理的非晶硅膜进行激光结晶化处理。本实施例中，激光的能量密度为300～500mJ/cm2。
本实施例中，对于非晶硅膜的同一部位，多次照射激光，使非晶硅膜结晶。其中，作为多次照射的方法，在照射1次激光之后，按预定间隔用激光在非晶硅膜上扫描，然后重复进行激光照射的步骤。通过这样的反复激光照射和预定间隔的扫描，对非晶硅膜的同一部位实际上照射多次激光。
按照其目的来适当选择激光的照射次数、激光束宽度、激光扫描宽度等。例如，如果激光束宽度为600μm，其扫描宽度为30μm，那么照射非晶硅膜同一部位的激光的照射次数为20次。
图2表示激光照射次数在1～20次的范围内变化，激光能量密度在300～500mJ/cm2的范围内变化而进行非晶硅膜结晶的结果。横轴表示激光照射次数，纵轴是激光照射预定次数的区域的平均晶粒粒径。
作为一例，上述结晶粒径的测定采用众所周知的扫描电子显微镜观察，基于其显微镜照片，测定晶粒的长轴和短轴，将其平均值定义为该晶粒的粒径。
在用扫描电子显微镜计算结晶粒径的情况下，为了明确地识别各个晶粒的结晶粒界，预先用氢氟酸水溶液处理结晶化的多晶硅膜的表面。作为平均晶粒粒径，全面观察10μm×10μm范围内的晶粒，测定各个晶粒的粒径，将其平均值定义为该激光照射条件中的平均晶粒粒径。
由图2可知，在用300mJ/cm2的能量密度照射激光的情况下，仅照射1次激光时的平均晶粒粒径约为150nm，而在照射20次时的平均晶粒粒径约为450nm，由此可知伴随激光照射次数的增加，平均晶粒粒径显著增大。这种趋势即使在400mJ/cm2或500mJ/cm2的激光能量密度中也同样。
其中，应该注意到，激光的能量密度为500mJ/cm2、照射次数为1次时的平均晶粒粒径约为450nm，其粒径与例如在激光的能量密度为300mJ/cm2、照射次数为20次时的平均晶粒粒径大致相同。
即意味着：对于非晶硅膜，如果照射具有某一程度大小的能量密度的激光，那么就形成具有对应其的大小的晶粒粒径的硅结晶，即使是具有比其小的能量密度的激光，如果多次照射该激光，也可生长相同程度大小的晶粒。
但是，即使是相同程度大小的晶粒，如后述那样，其晶粒展示的结晶学性质和物理、电气性质也大不相同。
对于用上述条件制作的结晶硅膜，用众所周知的AFM法评价其表面凹凸，其结果如图3所示。
横轴是激光的照射次数，在1～20次的范围内变化。作为参数，激光能量密度在300～500mJ/cm2的范围内变化。在按各条件作成的各试验料的任意点中的20μm×20μm的范围，测定结晶薄膜的表面形状。该测定范围中最大高低差为Rmax，将其作为凹凸的指标，在纵轴上示出。
结果，在按300mJ/cm2的能量密度照射激光时，1次激光照射的Rmax约为20nm，该值与激光照射次数几乎没有依存关系。此外判明：在激光能量密度变为400mJ/cm2或500mJ/cm2时，表面凹凸的绝对值增加，但与激光照射次数仍几乎没有依存关系。
例如照射具有400mJ/cm2的能量密度的激光时，1次照射的Rmax约为50nm左右，但20次照射的Rmax约为45nm左右。再有，在500mJ/cm2的能量密度时，1次激光照射的Rmax约为70nm左右，即使20次照射，Rmax也就为65nm左右。
综合考虑上述图2所示的平均晶粒粒径和图3所示的表面凹凸(Rmax)的结果，可明确如下事实。
即，在对非晶硅膜照射激光进行结晶化时，随着激光的照射次数增加，平均晶粒粒径显著增加，但其表面凹凸(Rmax)几乎没有变化，特别是表面凹凸(Rmax)，即使其后进行多次激光照射，也保存在最初的激光照射下形成的表面凹凸(Rmax)。
本实施例中，比较用300mJ/cm2的能量密度照射20次激光的情况与用500mJ/cm2的能量密度仅照射1次激光的情况，在任一情况下，平均晶粒粒径均为450nm左右，但表面凹凸(Rmax)显著不同，前者的照射条件的Rmax约为18nm，在后者的照射条件下，Rmax约为65nm。
换言之，可以判明：在对非晶硅膜照射激光，使表面凹凸(Rmax)保持原来较小、仅增大激光照射区域的平均晶粒粒径的情况下，多次照射具有较低能量密度的激光是非常有效的。
下面，从形成的多晶硅结晶表面形状的观点来讨论激光能量密度与照射次数的关系。图4A和B是激光能量密度为300mJ/cm2的情况，图5A和B是激光能量密度为500mJ/cm2的情况。此外，图4A和5A是激光照射次数为1次的情况，而图4B和5B是激光照射次数为20次的情况。
由该结果可知，在用300mJ/cm2的能量密度进行1次激光照射的情况下，多数形成较小的晶粒(图4A)，通过用相同能量密度进行多次激光照射，以较小的晶粒作为多个集合，形成一个大的簇(cluster)结晶(图4B)。但是，在用500mJ/cm2的能量密度进行1次激光照射的情况下，晶粒形成较大，未确认出是上述图4B所示的较小晶粒的集合的痕迹(图5A)。并且，通过反复进行激光照射，部分生长成簇结晶(图5B)。
由上述SEM观察的表面形状结果可知，通过多次照射能量密度比较小的激光，本来具有较小表面突起的晶粒，仅集合原样保持表面突起大小的晶粒，形成较大的结晶，即簇结晶。
下面，在图6中示出上述激光照射区域的用X射线衍射法测定的结果。该例中，是用300mJ/cm2的能量密度进行20次激光照射，进行非晶硅膜的结晶化的情况。
结果，在因激光照射而结晶生长的区域中，观察到表示(111)晶面和(220)晶面的清晰的峰。
其中，作为表示从非晶质到结晶生成的程度的指数，将(111)晶面的衍射强度与(220)晶面的衍射强度之比((111)/(220)衍射强度比)定义为结晶取向率。
一般地，多晶硅膜完全随机取向时的结晶取向率约为1.8。该值越是变大，越是可称为沿(111)结晶面取向一致的结晶。
图7表示激光照射条件(能量密度和照射次数)与结晶取向率的关系。
由该图可知，例如用300mJ/cm2的能量密度进行1次激光照射的情况下，表示作为(111)/(220)强度比的结晶取向率接近随机取向的值。随着激光照射次数的增加，(111)结晶取向率开始显著增大。该倾向与具有其它能量密度的激光的情况同样。
但是，特别应该提到，比起仅照射1次与300mJ/cm2相比具有较大能量密度的激光，例如具有400mJ/cm2或500mJ/cm2的能量密度的激光的情况，在照射20次具有300mJ/cm2的能量密度的激光的情况下，结晶取向率变大。换言之，可实现更高的(111)取向性。
在本实施例的激光照射次数为20次时，相对于激光的能量密度300mJ/cm2、400mJ/cm2、500mJ/cm2，结晶取向率分别示出为6、10、12的较大值。
其理由是，如关于前述图2中激光照射条件与晶粒粒径的关系的说明，在用对非晶硅膜照射激光的方法促进结晶生成的情况下，多次激光照射的作用被认为是：通过激光照射形成的各个晶粒进一步地集合同时反复生长，在该过程中还使沿(111)晶面的结晶方向一致地连续生成，结果显示出极好的结晶取向性。
如上所述，作为确认通过多次激光照射使晶粒集合，形成一个簇结晶的方法，采用众所周知的透射电子显微镜的晶格像的观察是有效的。
图8表示20次照射具有300mJ/cm2的能量密度的激光时的多晶硅膜中，晶粒集合的边界部分的剖面透射电子显微镜照片。作为晶粒集合的簇结晶的大小约为500nm。由该图可知，在上述边界部分中，晶粒A和晶粒B在结晶学上的方位接近相同。
换言之，通过多次照射具有预定能量密度的激光，集合至少2个以上的晶粒的簇结晶，实质上可以认为具有与单一结晶同等的性质。
虽然通过图8中的透射电子显微镜照片来展示了评价结果，但采用可评价结晶性的其它方法也可获得相同的评价结果。
图9是采用众所周知的电子射线后方散射衍射法评价进行激光照射的多晶硅膜结晶学方位的实例。
电子射线后方散射衍射法通过用100nm程度的聚焦电子射线照射测定目标，检测来自测定目标的衍射射线，来确定测定目标的结晶学方位。特别是由于照射的电子射线的直径为100nm左右，因而可分析结晶表面的各晶粒的结晶方位。
图9中模式地示出在与前面的图4B所示情况大致相同的区域中用电子射线后方散射衍射进行测定的结果。图中，用粗线包围的区域是簇结晶(图中，用簇结晶A、簇结晶B等表示)，展示在簇结晶内部多个小粒径的结晶(图中，用a1、a2等表示)集合的状态。在簇结晶内部用细线表示的部分表示邻接的晶粒边界区域。
用电子射线后方散射衍射法详细调查上述的晶粒，用相同的记号在图中识别地表示结晶方位相同的部分。结果，由具有各种结晶方位的簇结晶构成多晶硅膜，构成一个簇结晶的各个晶粒示出全都相同的方位，虽然粒界存在，但判明簇结晶本身实质上具有与单一结晶相同的性质。
如以上所述，对非晶硅膜多次照射激光，可抑制邻接的晶粒边界的突起发生，并且可生长作为结晶方位一致的晶粒的集合体的大尺寸的簇结晶。
在本实施例中，采用科尔尼7059玻璃作为衬底，但并不限于此，还可采用石英或PET(聚对苯二甲酸乙二醇)等的透明衬底。此外，在上述本实施例中，在用等离子体CVD法成膜非晶硅膜之后，通过在环境温度为450℃的炉体中进行退火，对包含于该膜中的氢进行脱氢处理，但该非晶硅膜的形成方法也可以是LPCVD法(低压化学气相淀积法)或溅射法、蒸镀法等。
此外，薄膜材料不限于硅，也可以是至少包含硅或锗的混合物。结晶方法也不限于本实施例中所述的XeCl激光(波长308nm)，即使作为受激准分子激光器的KrF激光(波长248nm)或YAG激光、Ar激光等也可以。
下面，作为其它实施例，说明采用上述多晶硅膜的薄膜晶体管。
图10是展示薄膜晶体管概要的剖面图，由玻璃衬底11上的第一基底层12、第二基底层13、半导体硅层14、绝缘层15、电极层16、绝缘层17、接触孔18、电极19的层叠结构构成。
首先，在科尔尼7059玻璃衬底11上，用众所周知的等离子体CVD法形成作为第一基底层的氮化硅膜12(膜厚50nm)。然后，同样用等离子体CVD法在其上成膜作为第二基底层的氧化硅膜13(膜厚100nm)。并且，用等离子体CVD法成膜非晶硅膜14(膜厚50nm)。玻璃衬底也可以是石英或PET(聚对苯二甲酸乙二醇)等的透明衬底。此外，也可用LPCVD法(低压化学气相淀积法)或溅射法或蒸镀法等形成非晶硅膜14。
接着，在450℃的炉体中对形成非晶硅膜14的玻璃衬底11进行30分钟的退火处理，进行非晶硅膜14的脱氢处理。在该炉体中的环境气氛为氮气氛下进行。
然后，用XeCl激光(波长308nm，脉冲宽度20nsec)，对上述非晶硅膜14进行结晶化。激光的种类即使是作为受激准分子激光器的KrF激光(波长248nm)、YAG激光、Ar激光等也可以。结晶化的条件，在激光的能量密度为300～500mJ/cm2的范围，照射次数为1～20次的范围下进行。并且，激光照射环境气氛是在真空中，但即使是在氮气气氛下实施也可获得同样的结果。
随后，用众所周知的光刻法在多晶硅膜22上形成预定的图形。然后，继续用例如等离子体CVD法，形成由SiO2构成的绝缘膜15，覆盖构图的多晶硅膜22。本实施例中，SiO2绝缘膜15的膜厚为100nm。
接着，用众所周知的溅射法形成作为栅电极的电极层16。其中，用TiW(膜厚200nm)作为电极层16。
在用光刻法将该电极层16加工成预定图形之后，以该电极层16作掩模，对上述多晶硅膜22进行离子注入，形成沟道区22a、源区22b、漏区22b。在形成N型半导体的情况下，注入作为N型杂质的磷，而在形成P型半导体的情况下，作为P型杂质，注入硼。
为恢复在多晶硅层22中存在的离子注入时的损伤，可用RTA(快速加热退火)法进行激活退火。损伤层的激活退火即使是用炉体的退火处理也可以。
然后，再用等离子体CVD法形成覆盖电极层16的SiO2绝缘膜17(膜厚500nm)。接着，形成用于确保在绝缘层17的预定位置上源区22b和漏区22b电连接的接触孔18，并形成埋入接触孔18内且对应于源区22b和漏区22b的电极层19(材质为TiW/Al多层膜)。
最后，在氢气中400℃下实施60分钟的退火处理，完成利用多晶硅膜的薄膜晶体管。
图11是表示用上述方法制作的薄膜晶体管的电子迁移率特性和非晶硅膜的结晶化条件(激光能量密度、照射次数)的关系图。图中，考虑薄膜晶体管的特性测定中的可靠性，对于各条件进行50点测定，同时记录该特性的平均值和偏差。
由图11可知，电子迁移率的平均值有随激光照射次数增加而显著增加的倾向，即使激光能量密度变化该倾向也是同样的结果。
特别应该指出的是，在用于非晶硅膜结晶化的激光能量密度较小时，例如，即使为300mJ/cm2，通过增加激光照射次数，也可实现与增大激光能量密度时(500mJ/cm2)大致相同的电子迁移率，并且可知其特性偏差可同时降低。
另一方面，照射20次激光进行结晶化的薄膜晶体管在通常的驱动条件下操作之后，薄膜晶体管的特性变动，例如阈值电压值的增加在结晶化时的激光能量密度越大时越显著，判明作为薄膜晶体管的功能低下。其原因认为是：在电子行进的沟道层22a中，在邻接的晶粒边界部分中形成的突起大小在照射能量密度越高时越显著(参照图3)，该突起有对于覆盖沟道层22a形成的栅绝缘膜13来说损害其绝缘特性的作用。
因此，由上述结果判明：用多晶硅膜作为薄膜晶体管，为了实现发挥大的电子迁移率的特性，并且其可靠性也优秀的元件，将用于结晶化的激光能量密度减低至适当值，反复该照射是非常重要的。
通过将上述知识用于有源矩阵型液晶显示装置中的驱动电路等，可提供能实现高品质的优异显示特性的液晶显示装置。
尽管已展示和描述了按照本发明的几个实施例，但应该理解，在不脱离本发明范围的情况下，可容易地对所公开的实施例进行变更和修改。因此，我们并不想通过说明书的详细展示和描述来界定，而是要覆盖落入所附 书范围内的所有的这些变更和修改。

Claims (15)

1.一种薄膜晶体管，是在衬底上设置的半导体薄膜，其特征在于，所述半导体薄膜由多个晶粒构成，并且至少2个以上的所述晶粒集合的簇结晶至少存在于其一部分内。
2.如权利要求1的薄膜晶体管，其特征在于，所述簇结晶至少集合2个以上的粒径为500nm以下的晶粒。
3.如权利要求1的薄膜晶体管，其特征在于，所述簇结晶是结晶学方位大致一致的至少2个以上的晶粒的集合体。
4.如权利要求3的薄膜晶体管，其特征在于，所述晶粒的结晶学方位，至少利用通过透射电子显微镜的晶格像观察或通过电子射线后方散射衍射的衍射图形观察来识别。
5.如权利要求1的薄膜晶体管，其特征在于，在与所述半导体薄膜的衬底垂直的方向的平均膜厚为10nm以上和100nm以下。
6.如权利要求1的薄膜晶体管，其特征在于，所述半导体薄膜至少包含Si或Ge或Si与Ge的混合物中的任一种。
7.如权利要求1的薄膜晶体管，其特征在于，所述簇结晶沿相对于所述衬底的表面大致平行的方向(111)优先取向。
8.如权利要求1的薄膜晶体管，其特征在于，所述簇结晶沿相对于所述衬底的表面大致平行的方向(111)优先取向，并且所述簇结晶的(111)晶面相对于(220)晶面的X射线衍射强度比为5以上。
9.如权利要求1的薄膜晶体管，其特征在于，所述半导体薄膜的表面凹凸(Rmax)为30nm以下。
10.如权利要求1的薄膜晶体管，其特征在于，所述半导体薄膜的表面凹凸的标准偏差(RMS)为10nm以下。
11.如权利要求1的薄膜晶体管，其特征在于，所述半导体薄膜的平均电子迁移率为200cm2/V·S以上。
12.一种薄膜晶体管，配有在衬底上层叠设置的半导体薄膜、沟道区域、绝缘膜、栅电极、源电极、漏电极，
其特征在于，所述源电极与所述漏电极分别与在所述半导体薄膜的至少一部分区域中夹着所述沟道区域设置的源区和漏区连接，并且在所述半导体薄膜的至少一部分中存在沿着相对于所述衬底的面大致平行的方向(111)优先取向的至少2个以上的晶粒集合的簇结晶。
13.如权利要求12的薄膜晶体管，其特征在于，所述沟道区域中的所述半导体薄膜的(111)晶面相对于(220)晶面的X射线衍射强度比至少比所述源区和所述漏区中的所述半导体薄膜的(111)晶面相对于(220)晶面的X射线衍射强度比大。
14.如权利要求13的薄膜晶体管，其特征在于，所述沟道区域中的所述半导体薄膜的(111)晶面相对于(220)晶面的X射线衍射强度比为10以上。
15.一种薄膜晶体管的制造方法，包括在衬底上成膜非晶半导体薄膜的工序，和对该非晶半导体薄膜照射激光并加热的工序，其特征在于，通过多次照射所述激光，使所述非晶半导体薄膜的至少一部分区域簇结晶化。
CNB011407077A 2000-12-06 2001-07-20 薄膜晶体管及其制造方法 Expired - Fee Related CN1197169C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP376561/00 2000-12-06
JP376561/2000 2000-12-06
JP2000376561A JP2002176180A (ja) 2000-12-06 2000-12-06 薄膜半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN1357925A true CN1357925A (zh) 2002-07-10
CN1197169C CN1197169C (zh) 2005-04-13

Family

ID=18845406

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011407077A Expired - Fee Related CN1197169C (zh) 2000-12-06 2001-07-20 薄膜晶体管及其制造方法

Country Status (6)

Country Link
US (4) US6657227B2 (zh)
EP (1) EP1213769A3 (zh)
JP (1) JP2002176180A (zh)
KR (1) KR100431909B1 (zh)
CN (1) CN1197169C (zh)
TW (1) TW490743B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034669B (zh) * 2006-03-10 2010-05-12 乐金显示有限公司 薄膜晶体管及其制造方法
CN102194888A (zh) * 2010-03-02 2011-09-21 三星电子株式会社 薄膜晶体管及其制造方法
CN101655645B (zh) * 2005-08-30 2011-11-16 友达光电股份有限公司 用于依序侧向结晶技术的掩膜及激光结晶方法
CN101256987B (zh) * 2007-03-02 2011-12-14 株式会社半导体能源研究所 半导体装置的制造方法
CN101540332B (zh) * 2008-03-17 2012-05-30 株式会社日立显示器 显示装置及其制造方法
CN113223968A (zh) * 2021-04-12 2021-08-06 华南理工大学 原位氟掺杂的金属氧化物薄膜及其制备方法和薄膜晶体管

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
US6670224B2 (en) * 2002-01-03 2003-12-30 Industrial Technology Research Institute Method for manufacturing thin film transistors
JP2004152978A (ja) * 2002-10-30 2004-05-27 Sumitomo Heavy Ind Ltd シリコン膜加工方法
KR100956339B1 (ko) 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
JP2004265968A (ja) * 2003-02-28 2004-09-24 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
JP2005191173A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 表示装置及びその製造方法
US20080185667A1 (en) * 2004-09-17 2008-08-07 Kenichi Yoshino Thin Film Semiconductor Device and Method for Manufacturing the Same
JP4966486B2 (ja) 2004-09-27 2012-07-04 国立大学法人電気通信大学 結晶質シリコン内在ＳｉＯｘ成形体の製造方法とその用途
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
KR100691061B1 (ko) * 2005-08-30 2007-03-09 엘에스전선 주식회사 초전도 선재용 기판 및 그 제조방법과 초전도 선재
KR100841365B1 (ko) * 2006-12-06 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
JP4411331B2 (ja) * 2007-03-19 2010-02-10 信越化学工業株式会社 磁気記録媒体用シリコン基板およびその製造方法
US8227808B2 (en) * 2007-12-06 2012-07-24 Chimei Innolux Corporation Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same
JP2010169853A (ja) * 2009-01-22 2010-08-05 Sony Corp パターン補正方法、露光用マスク、露光用マスクの製造方法および半導体装置の製造方法
JP4947667B2 (ja) * 2009-11-20 2012-06-06 株式会社日本製鋼所 結晶半導体膜の製造方法
WO2013052298A1 (en) * 2011-10-07 2013-04-11 Applied Materials, Inc. Methods for depositing a silicon containing layer with argon gas dilution
CN104253026A (zh) * 2013-06-27 2014-12-31 上海和辉光电有限公司 制备多晶硅层的方法
CN107946364A (zh) * 2017-10-24 2018-04-20 华南理工大学 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
KR20200058622A (ko) * 2018-11-19 2020-05-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2880175B2 (ja) * 1988-11-30 1999-04-05 株式会社日立製作所 レーザアニール方法及び薄膜半導体装置
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
US6028333A (en) 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5904550A (en) * 1992-02-28 1999-05-18 Casio Computer Co., Ltd. Method of producing a semiconductor device
CN1088002A (zh) * 1992-11-16 1994-06-15 东京电子株式会社 制造液晶显示器基板及评价半导体晶体的方法与装置
JP3566623B2 (ja) * 1993-02-15 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
TW295703B (zh) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3109570B2 (ja) 1996-01-27 2000-11-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH09289165A (ja) 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
JP4026191B2 (ja) * 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
JPH1074697A (ja) 1996-08-29 1998-03-17 Toshiba Corp 多結晶シリコン膜、多結晶シリコンの製造方法、薄膜トランジスタの製造方法、液晶表示装置の製造方法、及びレーザアニール装置
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4223590B2 (ja) 1998-06-04 2009-02-12 東芝松下ディスプレイテクノロジー株式会社 多結晶半導体の製造方法
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6331496B2 (en) * 1998-09-16 2001-12-18 Research Institute Of Advanced Material Gas-Generator, Ltd. High performance ceramic matrix composite
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101655645B (zh) * 2005-08-30 2011-11-16 友达光电股份有限公司 用于依序侧向结晶技术的掩膜及激光结晶方法
CN101034669B (zh) * 2006-03-10 2010-05-12 乐金显示有限公司 薄膜晶体管及其制造方法
CN101256987B (zh) * 2007-03-02 2011-12-14 株式会社半导体能源研究所 半导体装置的制造方法
CN101540332B (zh) * 2008-03-17 2012-05-30 株式会社日立显示器 显示装置及其制造方法
CN102194888A (zh) * 2010-03-02 2011-09-21 三星电子株式会社 薄膜晶体管及其制造方法
CN102194888B (zh) * 2010-03-02 2015-05-13 三星显示有限公司 薄膜晶体管及其制造方法
CN113223968A (zh) * 2021-04-12 2021-08-06 华南理工大学 原位氟掺杂的金属氧化物薄膜及其制备方法和薄膜晶体管

Also Published As

Publication number Publication date
TW490743B (en) 2002-06-11
US7227186B2 (en) 2007-06-05
CN1197169C (zh) 2005-04-13
KR20020045497A (ko) 2002-06-19
US6716688B2 (en) 2004-04-06
US20050202612A1 (en) 2005-09-15
EP1213769A3 (en) 2004-09-29
EP1213769A2 (en) 2002-06-12
KR100431909B1 (ko) 2004-05-17
US20020066931A1 (en) 2002-06-06
US20040155295A1 (en) 2004-08-12
US6903371B2 (en) 2005-06-07
JP2002176180A (ja) 2002-06-21
US6657227B2 (en) 2003-12-02
US20030094658A1 (en) 2003-05-22

Similar Documents

Publication Publication Date Title
CN1197169C (zh) 薄膜晶体管及其制造方法
CN1249779C (zh) 制造晶体半导体材料的方法和制作半导体器件的方法
CN1052571C (zh) 半导体器件及其制造方法
CN1187791C (zh) 一种用于结晶硅层的方法
CN1160759C (zh) 半导体器件及其制造方法
CN1051877C (zh) 半导体器件及其制造方法
CN1041872C (zh) 半导体器件及其制造方法
CN1043103C (zh) 半导体器件及其制造方法
CN1156913C (zh) 用于电子光学器件的半导体电路及其制造方法
CN1156894C (zh) 薄膜半导体装置的制造方法
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1638043A (zh) 制造多晶硅薄膜的方法及用其制造晶体管的方法
CN1457103A (zh) 薄膜晶体管及其制造方法
CN1113032A (zh) 一种半导体器件的制造方法
CN101060083A (zh) 薄膜晶体管及其制造方法
CN1188738C (zh) 制作至少一个薄膜晶体管的方法
CN1157765C (zh) 晶体半导体材料的制造方法以及制造半导体器件的方法
CN1237620C (zh) 半导体装置和半导体装置的制造方法
CN101038867A (zh) 结晶半导体薄膜的方法
CN1489181A (zh) 半导体装置的制造方法
CN100336189C (zh) 薄膜晶体管的制造方法
CN1165073C (zh) 半导体装置的制造方法
TWI285783B (en) Poly silicon layer structure and forming method thereof
CN1338770A (zh) 薄膜半导体器件的制造方法
TW201118932A (en) Method of manufacturing organic light emitting diode display

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI DISPLAY CO., LTD.

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20111123

Owner name: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111123

Owner name: PANASONIC LCD CO., LTD.

Free format text: FORMER OWNER: IPS ALPHA SUPPORT CO., LTD.

Effective date: 20111123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111123

Address after: Chiba Prefecture, Japan

Co-patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba Prefecture, Japan

Co-patentee before: IPS pioneer support society

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111123

Address after: Chiba Prefecture, Japan

Co-patentee after: IPS Pioneer Support Society

Patentee after: Hitachi Displays, Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: Hitachi Displays, Ltd.

Effective date of registration: 20111123

Address after: Chiba Prefecture, Japan

Patentee after: Hitachi Displays, Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

C56 Change in the name or address of the patentee

Owner name: JAPAN DISPLAY, INC.

Free format text: FORMER NAME: APAN DISPLAY EAST, INC.

Owner name: APAN DISPLAY EAST, INC.

Free format text: FORMER NAME: HITACHI DISPLAY CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Chiba Prefecture, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: Japan Display East Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

Address after: Chiba Prefecture, Japan

Patentee after: Japan Display East Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: Hitachi Displays, Ltd.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: JAPAN DISPLAY Inc.

Patentee after: Panasonic Liquid Crystal Display Co.,Ltd.

Address before: Chiba Prefecture, Japan

Patentee before: JAPAN DISPLAY Inc.

Patentee before: Panasonic Liquid Crystal Display Co.,Ltd.

EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20020710

Assignee: BOE TECHNOLOGY GROUP Co.,Ltd.

Assignor: JAPAN DISPLAY Inc.|Panasonic Liquid Crystal Display Co.,Ltd.

Contract record no.: 2013990000688

Denomination of invention: Thin film transistor and producing method thereof

Granted publication date: 20050413

License type: Common License

Record date: 20131016

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050413

Termination date: 20200720