JP4947667B2 - 結晶半導体膜の製造方法 - Google Patents
結晶半導体膜の製造方法 Download PDFInfo
- Publication number
- JP4947667B2 JP4947667B2 JP2009264812A JP2009264812A JP4947667B2 JP 4947667 B2 JP4947667 B2 JP 4947667B2 JP 2009264812 A JP2009264812 A JP 2009264812A JP 2009264812 A JP2009264812 A JP 2009264812A JP 4947667 B2 JP4947667 B2 JP 4947667B2
- Authority
- JP
- Japan
- Prior art keywords
- irradiation
- semiconductor film
- pulse
- pulse laser
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 title claims description 15
- 239000013078 crystal Substances 0.000 claims description 52
- 229920006395 saturated elastomer Polymers 0.000 claims description 12
- 239000010408 film Substances 0.000 description 37
- 239000010409 thin film Substances 0.000 description 12
- 238000002425 crystallisation Methods 0.000 description 6
- 230000008025 crystallization Effects 0.000 description 6
- 238000005224 laser annealing Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- High Energy & Nuclear Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
この発明は、非単結晶半導体膜上に、ラインビーム形状のパルスレーザを複数回照射（オーバラップ照射）しつつ移動させて結晶化を行う結晶半導体膜の製造方法に関するものである。
一般的にＴＶやＰＣディスプレイで用いられている薄膜トランジスタは、アモルファス（非結晶）シリコン（以降ａ−シリコンという）により構成されているが、何らかの手段でシリコンを結晶化（以降ｐ−シリコンという）して利用することでＴＦＴとしての性能を格段に向上させることができる。現在は、低温度でのＳｉ結晶化プロセスとしてエキシマレーザアニール技術がすでに実用化されており、携帯電話等の小型ディスプレイ向け用途で頻繁に利用されており、さらに大画面ディスプレイなどへの実用化がなされている。
このレーザアニール法では、高いパルスエネルギを持つエキシマレーザを非単結晶半導体膜に照射することで、光エネルギを吸収した半導体が溶融または半溶融状態になり、その後急速に冷却され凝固する際に結晶化する仕組みである。この際には、広い領域を処理するために、ラインビーム形状に整形したパルスレーザを相対的に短軸方向に走査しながら照射する。通常は、単結晶半導体膜を設置した設置台を移動させることでパルスレーザの走査が行われる。
このレーザアニール法では、高いパルスエネルギを持つエキシマレーザを非単結晶半導体膜に照射することで、光エネルギを吸収した半導体が溶融または半溶融状態になり、その後急速に冷却され凝固する際に結晶化する仕組みである。この際には、広い領域を処理するために、ラインビーム形状に整形したパルスレーザを相対的に短軸方向に走査しながら照射する。通常は、単結晶半導体膜を設置した設置台を移動させることでパルスレーザの走査が行われる。
上記パルスレーザの走査においては、非単結晶半導体膜の同一位置にパルスレーザが複数回照射（オーバーラップ照射）されるように、所定のピッチでパルスレーザを走査方向に移動させている（例えば特許文献１参照）。これにより、サイズの大きい半導体膜のレーザアニール処理を可能にしている。なお、特許文献１では、レーザの順次操作に伴う結晶性の不均一性（ばらつき）が素子間のばらつきを生じさせる原因となるため、パルスレーザの走査方向におけるチャンネル領域のサイズＳと、パルスレーザの走査ピッチＰとが概略Ｓ＝ｎＰ（ｎは０を除く整数）となるようにして、結晶性Ｓｉ膜の結晶分布がパルスレーザ光の走査方向に周期的に変化するパターンとし、各薄膜トランジスタのチャンネル領域における結晶性Ｓｉ膜は、結晶性分布のパターンの周期的な変化が等しくなるようにしている。
そして、従来のラインビームを用いたレーザアニール処理では、パルスレーザの走査方向のビーム幅を０．３５〜０．４ｍｍ程度に固定し、パルス毎の基板送り量をビーム幅の３％から８％程度に設定しており、複数の薄膜トランジスタの性能の均一性を確保するには、レーザの照射回数をできるだけ増やすことが必要であると考えられている。
例えば、ＬＣＤ用の半導体膜では、オーバーラップ率を９２〜９５％（照射回数１２〜２０回、走査ピッチ３２〜２０μｍ）、ＯＬＥＤ半導体膜では、オーバーラップ率９３．８〜９７％（照射回数１６〜３３回、走査ピッチ２５〜１２μｍ）に設定している。
例えば、ＬＣＤ用の半導体膜では、オーバーラップ率を９２〜９５％（照射回数１２〜２０回、走査ピッチ３２〜２０μｍ）、ＯＬＥＤ半導体膜では、オーバーラップ率９３．８〜９７％（照射回数１６〜３３回、走査ピッチ２５〜１２μｍ）に設定している。
しかしながら、本発明者らが検討したところ、走査ピッチを小さな値にする程、レーザの照射回数は増加するが、実際には、所定の条件では照射回数８回程度のように、照射回数がある回数以上になると結晶粒径は増大せず飽和することを見出した。すなわち、必要以上に照射回数を増加させても、レーザ出力を有効利用できず、結晶化処理時間の増大に繋がる。
また、ビーム幅を必要以上に大きくすると、レーザパルスエネルギは一定であることから所定のエネルギ密度を得るためには必然的にラインビーム長を短くする必要があり、サイズの大きな半導体膜を処理する場合には、処理効率が低下する。
また、ビーム幅を必要以上に大きくすると、レーザパルスエネルギは一定であることから所定のエネルギ密度を得るためには必然的にラインビーム長を短くする必要があり、サイズの大きな半導体膜を処理する場合には、処理効率が低下する。
本願発明は、上記事情を背景としてなされたものであり、レーザパルスの照射回数およびパルス幅を適正に定めて効率的にレーザアニール処理を行うことができる結晶半導体膜の製造方法を提供することを目的とする。
すなわち、本発明の結晶半導体膜の製造方法は、ビーム幅５００μｍ以下のラインビーム形状のパルスレーザを相対的に走査しつつパルス毎に移動させ、照射回数ｎでオーバーラップ照射して結晶化を行う結晶半導体膜の製造方法において、
前記パルスレーザは、走査方向のビーム断面形状に強度の均一な平坦部を有し、該パルスレーザの照射によって結晶化した半導体膜により形成されるトランジスタの前記走査方向のチャンネル領域幅（１ｍｍ以下）をｂとして、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Ｅを有し、
前記パルスレーザの照射回数ｎは、前記照射パルスエネルギ密度Ｅのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をｎ０として（ｎ０−１）以上とし、
前記パルスレーザの前記走査方向におけるパルス毎の移動量ｃをｂ／２以下とする、
ことを特徴とする。
前記パルスレーザは、走査方向のビーム断面形状に強度の均一な平坦部を有し、該パルスレーザの照射によって結晶化した半導体膜により形成されるトランジスタの前記走査方向のチャンネル領域幅（１ｍｍ以下）をｂとして、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Ｅを有し、
前記パルスレーザの照射回数ｎは、前記照射パルスエネルギ密度Ｅのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をｎ０として（ｎ０−１）以上とし、
前記パルスレーザの前記走査方向におけるパルス毎の移動量ｃをｂ／２以下とする、
ことを特徴とする。
上記パルスレーザは、上記したように、走査方向のビーム断面形状に強度の均一な平坦部（ビーム幅ａ）を有している。この平坦部は、最大エネルギ強度に対し、９０％以上の領域で示すことができる。
上記パルスレーザの照射パルスエネルギ密度Ｅのパルスレーザの照射によって結晶粒径成長が飽和する照射回数をｎ０とする。なお、照射パルスエネルギ密度Ｅは、パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低い値とする。微結晶化が生じるか否かは、電子顕微鏡写真等により判定することができる。
照射パルスエネルギ密度を微結晶化が生じる値よりも大きな値とすると、結晶粒径が極端に小さくなり、半導体としての電子移動度が１／１０程度になってしまう。
また、照射パルスエネルギ密度Ｅのパルスレーザの照射によって結晶粒径成長が飽和するとは、個々の粒径が揃い、照射回数を増しても粒径が大きくならない状態をいう。
さらに、レーザ照射回数が、（ｎ０−１）に達しないと、結晶粒径の成長が十分になされず、異なる粒径の結晶が混在し、電子移動度のバラツキが生じる。同様の理由で望ましくはｎ０以上である。
また、レーザ照射回数ｎは、３・ｎ０以下とするのが望ましい。３・ｎ０を越えると、著しく生産性が低下する。さらには、同様の理由で、２・ｎ０以下が一層望ましい。
上記パルスレーザの照射パルスエネルギ密度Ｅのパルスレーザの照射によって結晶粒径成長が飽和する照射回数をｎ０とする。なお、照射パルスエネルギ密度Ｅは、パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低い値とする。微結晶化が生じるか否かは、電子顕微鏡写真等により判定することができる。
照射パルスエネルギ密度を微結晶化が生じる値よりも大きな値とすると、結晶粒径が極端に小さくなり、半導体としての電子移動度が１／１０程度になってしまう。
また、照射パルスエネルギ密度Ｅのパルスレーザの照射によって結晶粒径成長が飽和するとは、個々の粒径が揃い、照射回数を増しても粒径が大きくならない状態をいう。
さらに、レーザ照射回数が、（ｎ０−１）に達しないと、結晶粒径の成長が十分になされず、異なる粒径の結晶が混在し、電子移動度のバラツキが生じる。同様の理由で望ましくはｎ０以上である。
また、レーザ照射回数ｎは、３・ｎ０以下とするのが望ましい。３・ｎ０を越えると、著しく生産性が低下する。さらには、同様の理由で、２・ｎ０以下が一層望ましい。
上記パルスレーザの照射によって結晶化した半導体膜に形成されるトランジスタの走査方向のチャンネル領域幅をｂとすると、パルスレーザの走査ピッチ、すなわちパルス毎の移動量ｃは、ｂ／２以下とする。これにより、各チャンネル領域で現れるレーザパルスの継ぎ目は２または３本以上となり、トランジスタの性能ばらつきを低減することができる。一方、移動量ｃがｂ／２よりも大きく、ｂ以下であると、チャンネル領域における前記継ぎ目は１本もしくは２本になり、移動量ｃがｂよりも大きくなるとチャンネル領域における前記継ぎ目は０本もしくは１本になり、チャンネル領域でのトランジスタの性能ばらつきが大きくなる。
上記レーザ照射回数ｎおよびパルス毎の移動量ｃによって、パルスレーザのビーム幅ａは、ａ＝ｎ・ｃで示される。このビーム幅は、５００μｍ以下とするのが望ましい。ビーム幅を大きくしすぎると、エネルギ密度を一定にする場合、パルスレーザの長軸方向におけるビーム長が小さくなるので、一走査で処理できる面積が小さくなり、処理効率が低下する。
また、パルスレーザ走査方向のチャンネル領域幅は１ｍｍ以下であるのが望ましい。トランジスタの領域幅、すなわちトランジスタを縮小化すれば、トランジスタ中を電子が流れる時間を短くでき、信号処理速度を向上させることができ、性能の優れた薄膜半導体を得ることができる。
本発明の処理対象となる半導体は、特定の材質に限定されないが、Ｓｉを好適なものとして挙げることができる。また、パルスレーザとしては、エキシマレーザを好適なものとして挙げることができる。
以上説明したように、本発明の結晶半導体膜の製造方法によれば、ビーム幅５００μｍ以下のラインビーム形状のパルスレーザを相対的に走査しつつパルス毎に移動させ、照射回数ｎでオーバーラップ照射して結晶化を行う結晶半導体膜の製造方法において、
前記パルスレーザは、走査方向のビーム断面形状に強度の均一な平坦部を有し、該パルスレーザの照射によって結晶化した半導体膜により形成されるトランジスタの前記走査方向のチャンネル領域幅（１ｍｍ以下）をｂとして、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Ｅを有し、
前記パルスレーザの照射回数ｎは、前記照射パルスエネルギ密度Ｅのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をｎ０として（ｎ０−１）以上とし、
前記パルスレーザの前記走査方向におけるパルス毎の移動量ｃをｂ／２以下とするので、適正なパルスレーザ照射回数およびパルス毎の移動量により効率的にレーザアニール処理を行うことができる。また、パルスレーザのビーム幅を適正な値にして、十分なラインビーム長を得ることができ、さらに効率的な処理が可能になる効果がある。
前記パルスレーザは、走査方向のビーム断面形状に強度の均一な平坦部を有し、該パルスレーザの照射によって結晶化した半導体膜により形成されるトランジスタの前記走査方向のチャンネル領域幅（１ｍｍ以下）をｂとして、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Ｅを有し、
前記パルスレーザの照射回数ｎは、前記照射パルスエネルギ密度Ｅのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をｎ０として（ｎ０−１）以上とし、
前記パルスレーザの前記走査方向におけるパルス毎の移動量ｃをｂ／２以下とするので、適正なパルスレーザ照射回数およびパルス毎の移動量により効率的にレーザアニール処理を行うことができる。また、パルスレーザのビーム幅を適正な値にして、十分なラインビーム長を得ることができ、さらに効率的な処理が可能になる効果がある。
以下に、本発明の一実施形態を説明する。
図１は、移動台１上に載置された基板にラインビーム状のエキシマレーザからなるパルスレーザ３が照射されている状態を示している。基板には、Ｓｉアモルファスなどの非単結晶半導体膜２が形成されている。パルスレーザ３は、ラインビーム長Ｌおよびビーム幅ａを有しており、移動台１を所定のピッチで移動させることで、パルスレーザ３が走査されつつ、所定のピッチおよび照射回数で非単結晶半導体膜２上に照射される。
図２は、パルスレーザ３の走査方向のビーム断面形状を示すものである。最大エネルギ強度に対し、９０％以上のエネルギ強度を有する平坦部を有しており、該平坦部の幅がビーム幅ａとして示される。
図１は、移動台１上に載置された基板にラインビーム状のエキシマレーザからなるパルスレーザ３が照射されている状態を示している。基板には、Ｓｉアモルファスなどの非単結晶半導体膜２が形成されている。パルスレーザ３は、ラインビーム長Ｌおよびビーム幅ａを有しており、移動台１を所定のピッチで移動させることで、パルスレーザ３が走査されつつ、所定のピッチおよび照射回数で非単結晶半導体膜２上に照射される。
図２は、パルスレーザ３の走査方向のビーム断面形状を示すものである。最大エネルギ強度に対し、９０％以上のエネルギ強度を有する平坦部を有しており、該平坦部の幅がビーム幅ａとして示される。
また、パルスレーザ３は、非単結晶半導体膜２に照射される際に、該非単結晶半導体膜２が微結晶化しない照射パルスエネルギ密度Ｅに設定されている。
図３は、照射パルスエネルギ密度とレーザパルスの照射による結晶粒径の大きさの関係を示す図である。照射パルスエネルギ密度が低い領域では、照射パルスエネルギ密度が増すに連れて結晶粒径が大きくなっている。例えば、その途中の照射パルスエネルギ密度Ｅ１よりも照射パルスエネルギ密度が大きくなると結晶粒径が急激に大きくなる。一方、照射パルスエネルギ密度がある程度に迄大きくなると、それ以上に照射パルスエネルギ密度が大きくなっても結晶粒径の増大は殆どなく、ある照射パルスエネルギ密度Ｅ２を越えると、結晶粒径が急激に小さくなって微結晶化が生じる。したがって上記照射パルスエネルギ密度Ｅは、Ｅ≦Ｅ２で示すことができる。
図３は、照射パルスエネルギ密度とレーザパルスの照射による結晶粒径の大きさの関係を示す図である。照射パルスエネルギ密度が低い領域では、照射パルスエネルギ密度が増すに連れて結晶粒径が大きくなっている。例えば、その途中の照射パルスエネルギ密度Ｅ１よりも照射パルスエネルギ密度が大きくなると結晶粒径が急激に大きくなる。一方、照射パルスエネルギ密度がある程度に迄大きくなると、それ以上に照射パルスエネルギ密度が大きくなっても結晶粒径の増大は殆どなく、ある照射パルスエネルギ密度Ｅ２を越えると、結晶粒径が急激に小さくなって微結晶化が生じる。したがって上記照射パルスエネルギ密度Ｅは、Ｅ≦Ｅ２で示すことができる。
照射パルスエネルギ密度を上記Ｅの値に設定して、非単結晶半導体膜２に照射する際には、ある回数以上に照射回数を設定しても、結晶粒径成長が飽和する。結晶粒径成長の飽和は、ＳＥＭ写真により判定する。
図４は、照射パルスエネルギ密度Ｅを、上記照射パルスエネルギ密度Ｅ１または照射パルスエネルギ密度Ｅ２に設定した場合に、照射回数に対する結晶粒径の関係を示す図である。いずれの照射パルスエネルギ密度の場合も、ある照射回数までは、照射回数が増加するに連れて結晶粒径が大きくなるが、ある照射回数になると結晶粒径成長はそれ以上には進行せず飽和する。この照射回数が本発明における照射回数ｎ０として示される。
実際の照射回数ｎは、前記照射回数ｎ０に対し、（ｎ０−１）以上、３・ｎ０以下に設定する。これにより、非単結晶半導体膜２を効果的かつ効率的に結晶化することができる。
図４は、照射パルスエネルギ密度Ｅを、上記照射パルスエネルギ密度Ｅ１または照射パルスエネルギ密度Ｅ２に設定した場合に、照射回数に対する結晶粒径の関係を示す図である。いずれの照射パルスエネルギ密度の場合も、ある照射回数までは、照射回数が増加するに連れて結晶粒径が大きくなるが、ある照射回数になると結晶粒径成長はそれ以上には進行せず飽和する。この照射回数が本発明における照射回数ｎ０として示される。
実際の照射回数ｎは、前記照射回数ｎ０に対し、（ｎ０−１）以上、３・ｎ０以下に設定する。これにより、非単結晶半導体膜２を効果的かつ効率的に結晶化することができる。
上記パルスレーザの照射によって結晶化された結晶化半導体膜では、所定の間隔で薄膜半導体が形成される。薄膜半導体では、それぞれ所定のチャンネル領域幅ｂを有しており、該間隔は、好適には１ｍｍ以下に設定される。
非単結晶半導体膜２上における薄膜半導体１０の配列予定状態を図５に示す。各薄膜半導体１０では、ソース１１、ドレイン１２、ソース、ドレイン間に位置するチャンネル部１３を有しており、該チャンネル部１３のパルスレーザの走査方向幅が、チャンネル領域幅ｂとなっている。上記非単結晶半導体膜２に対し走査ピッチ（パルス毎の移動量）ｃによってパルスレーザ３を照射、移動させると、パルス毎の移動に応じて結晶化半導体膜上にビームの継ぎ目３ａが現れる。
非単結晶半導体膜２上における薄膜半導体１０の配列予定状態を図５に示す。各薄膜半導体１０では、ソース１１、ドレイン１２、ソース、ドレイン間に位置するチャンネル部１３を有しており、該チャンネル部１３のパルスレーザの走査方向幅が、チャンネル領域幅ｂとなっている。上記非単結晶半導体膜２に対し走査ピッチ（パルス毎の移動量）ｃによってパルスレーザ３を照射、移動させると、パルス毎の移動に応じて結晶化半導体膜上にビームの継ぎ目３ａが現れる。
図５（ａ）は、パルス毎の移動量ｃを前記チャンネル領域幅ｂよりも大きくした場合のビーム継ぎ目３ａの発生状況を示している。この例では、ビーム継ぎ目３ａは、チャンネル部１３に位置しないか１本現れることになり、薄膜半導体１０の性能ばらつきを大きくする。
図５（ｂ）は、パルス毎の移動量ｃを前記チャンネル領域幅ｂの１／２よりも大きくした場合のビーム継ぎ目３ａの発生状況を示している。この例では、ビーム継ぎ目３ａは、チャンネル部１３に１本または２本現れることになり、薄膜半導体１０の性能ばらつきは低減されるものの、十分に低減されるものではない。
図５（ｃ）は、本発明で規定されているものであり、パルス毎の移動量ｃを前記チャンネル領域幅ｂの１／２以下にした場合のビーム継ぎ目３ａの発生状況を示している。この例では、ビーム継ぎ目３ａは、チャンネル部１３に２本または３本現れることになり、薄膜半導体１０の性能ばらつきは効果的に低減される。
図５（ｂ）は、パルス毎の移動量ｃを前記チャンネル領域幅ｂの１／２よりも大きくした場合のビーム継ぎ目３ａの発生状況を示している。この例では、ビーム継ぎ目３ａは、チャンネル部１３に１本または２本現れることになり、薄膜半導体１０の性能ばらつきは低減されるものの、十分に低減されるものではない。
図５（ｃ）は、本発明で規定されているものであり、パルス毎の移動量ｃを前記チャンネル領域幅ｂの１／２以下にした場合のビーム継ぎ目３ａの発生状況を示している。この例では、ビーム継ぎ目３ａは、チャンネル部１３に２本または３本現れることになり、薄膜半導体１０の性能ばらつきは効果的に低減される。
上記パルス毎の移動量ｃにおいて、照射回数をｎ回に設定する場合、ビーム幅ａは、ａ＝ｎ・ｃで示される。上記設定によりパルス毎の移動量ｃは小さく設定でき、また、照射回数も結晶化を良好に行える回数であって必要以上には多くならない。この結果、ビーム幅を例えば５００μｍ以下に小さくすることができ、その結果、ビーム長を大きくして大サイズの非単結晶半導体膜を効率よく処理することが可能になる。
以下に、本発明の一実施例を説明する。
５０ｎｍ厚のＳｉアモルファスを非単結晶半導体膜として、以下の条件で照射回数を変えてパルスレーザの照射を行った。
エキシマレーザ ：ＬＳＸ３１５Ｃ／波長３０８ｎｍ、周波数３００Ｈｚ
ビームサイズ ：ビーム長５００ｍｍ×ビーム幅０．１３ｍｍ
ビーム幅は、最大エネルギ強度９０％以上の平坦部
スキャンピッチ ：３２．５μｍ〜６．５μｍ
照射パルスエネルギ密度
：３２０ｍＪ／ｃｍ２
チャンネル領域幅：４０μｍ
５０ｎｍ厚のＳｉアモルファスを非単結晶半導体膜として、以下の条件で照射回数を変えてパルスレーザの照射を行った。
エキシマレーザ ：ＬＳＸ３１５Ｃ／波長３０８ｎｍ、周波数３００Ｈｚ
ビームサイズ ：ビーム長５００ｍｍ×ビーム幅０．１３ｍｍ
ビーム幅は、最大エネルギ強度９０％以上の平坦部
スキャンピッチ ：３２．５μｍ〜６．５μｍ
照射パルスエネルギ密度
：３２０ｍＪ／ｃｍ２
チャンネル領域幅：４０μｍ
上記パルスレーザでは、照射パルスエネルギ密度は、微結晶が生じる照射パルスエネルギ密度以下になっており、照射回数４回から照射回数８回までは結晶粒径が次第に成長していることが認められるが、照射回数８回以降では結晶粒径成長が飽和する。
所定の照射回数でパルスレーザを照射した部位について、ＳＥＭ写真により観察し、該写真を図６で示した。図６に示すように、照射回数８回で、良好に結晶化がなされており、照射回数を１２、１６、２０回に増やした場合でも、結晶粒径の増加は殆ど見られなかった。
図７は、照射回数に応じた結晶粒径の変化を示すものであり、照射回数８回に至るまでは、照射回数の増加に応じて結晶粒径が増大している。照射回数８回以降では結晶粒径の増大は見られなかった。
図７は、照射回数に応じた結晶粒径の変化を示すものであり、照射回数８回に至るまでは、照射回数の増加に応じて結晶粒径が増大している。照射回数８回以降では結晶粒径の増大は見られなかった。
１ 移動台
２ 非単結晶半導体膜
３ パルスレーザ
３ａ ビーム継ぎ目
１０ 薄膜半導体
１１ ソース
１２ ドレイン
１３ チャンネル部
２ 非単結晶半導体膜
３ パルスレーザ
３ａ ビーム継ぎ目
１０ 薄膜半導体
１１ ソース
１２ ドレイン
１３ チャンネル部
Claims (6)
- 非単結晶半導体膜上に、ビーム幅５００μｍ以下のラインビーム形状のパルスレーザを相対的に走査しつつパルス毎に移動させ、照射回数ｎでオーバーラップ照射して結晶化を行う結晶半導体膜の製造方法において、
前記パルスレーザは、走査方向のビーム断面形状に強度の均一な平坦部を有し、該パルスレーザの照射によって結晶化した半導体膜により形成されるトランジスタの前記走査方向のチャンネル領域幅（１ｍｍ以下）をｂとして、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Ｅを有し、
前記パルスレーザの照射回数ｎは、前記照射パルスエネルギ密度Ｅのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をｎ０として（ｎ０−１）以上とし、
前記パルスレーザの前記走査方向におけるパルス毎の移動量ｃをｂ／２以下とする、
ことを特徴とする結晶半導体膜の製造方法。 - 前記パルスレーザ照射回数ｎは、（ｎ０−１）以上、３・ｎ０以下であることを特徴とする請求項１記載の結晶半導体膜の製造方法。
- 前記ビーム幅が５００μｍ以下であることを特徴とする請求項１または２に記載の結晶半導体膜の製造方法。
- 前記チャンネル領域幅が１ｍｍ以下であることを特徴とする請求項１〜３のいずれかに記載の結晶半導体膜の製造方法。
- 前記非単結晶半導体がＳｉであることを特徴とする請求項１〜４のいずれかに記載の結晶半導体膜の製造方法。
- 前記パルスレーザがエキシマレーザであることを特徴とする請求項１〜５のいずれかに記載の結晶半導体膜の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009264812A JP4947667B2 (ja) | 2009-11-20 | 2009-11-20 | 結晶半導体膜の製造方法 |
| TW099127594A TWI457989B (zh) | 2009-11-20 | 2010-08-18 | 結晶半導體膜的製造方法 |
| KR1020127015735A KR101259936B1 (ko) | 2009-11-20 | 2010-09-17 | 결정 반도체막의 제조 방법 |
| PCT/JP2010/066174 WO2011061991A1 (ja) | 2009-11-20 | 2010-09-17 | 結晶半導体膜の製造方法 |
| CN201080052451XA CN102630336B (zh) | 2009-11-20 | 2010-09-17 | 结晶半导体膜的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009264812A JP4947667B2 (ja) | 2009-11-20 | 2009-11-20 | 結晶半導体膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011108987A JP2011108987A (ja) | 2011-06-02 |
| JP4947667B2 true JP4947667B2 (ja) | 2012-06-06 |
Family
ID=44059476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009264812A Active JP4947667B2 (ja) | 2009-11-20 | 2009-11-20 | 結晶半導体膜の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP4947667B2 (ja) |
| KR (1) | KR101259936B1 (ja) |
| CN (1) | CN102630336B (ja) |
| TW (1) | TWI457989B (ja) |
| WO (1) | WO2011061991A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI462261B (zh) * | 2011-10-28 | 2014-11-21 | Alpha & Omega Semiconductor Cayman Ltd | 結合封裝高端及低端晶片之半導體元件及其製造方法 |
| JP5918118B2 (ja) * | 2012-12-18 | 2016-05-18 | 株式会社日本製鋼所 | 結晶半導体膜の製造方法 |
| KR102480839B1 (ko) * | 2016-07-05 | 2022-12-26 | 삼성디스플레이 주식회사 | 레이저 결정화 장치 및 이의 구동 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1074697A (ja) * | 1996-08-29 | 1998-03-17 | Toshiba Corp | 多結晶シリコン膜、多結晶シリコンの製造方法、薄膜トランジスタの製造方法、液晶表示装置の製造方法、及びレーザアニール装置 |
| JP2000183358A (ja) * | 1998-07-17 | 2000-06-30 | Sony Corp | 薄膜半導体装置の製造方法 |
| JP2001053020A (ja) | 1999-08-06 | 2001-02-23 | Sony Corp | 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法 |
| JP2002176180A (ja) * | 2000-12-06 | 2002-06-21 | Hitachi Ltd | 薄膜半導体素子及びその製造方法 |
| JP2007035812A (ja) * | 2005-07-26 | 2007-02-08 | Mitsubishi Electric Corp | 多結晶シリコン膜の製造方法および薄膜トランジスタ |
| JP5030524B2 (ja) * | 2006-10-05 | 2012-09-19 | 株式会社半導体エネルギー研究所 | レーザアニール方法及びレーザアニール装置 |
| JP2009004629A (ja) * | 2007-06-22 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 多結晶半導体膜形成方法及び多結晶半導体膜形成装置 |
-
2009
- 2009-11-20 JP JP2009264812A patent/JP4947667B2/ja active Active
-
2010
- 2010-08-18 TW TW099127594A patent/TWI457989B/zh not_active IP Right Cessation
- 2010-09-17 CN CN201080052451XA patent/CN102630336B/zh active Active
- 2010-09-17 KR KR1020127015735A patent/KR101259936B1/ko active IP Right Grant
- 2010-09-17 WO PCT/JP2010/066174 patent/WO2011061991A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| KR101259936B1 (ko) | 2013-05-02 |
| TWI457989B (zh) | 2014-10-21 |
| JP2011108987A (ja) | 2011-06-02 |
| KR20120073371A (ko) | 2012-07-04 |
| TW201133572A (en) | 2011-10-01 |
| CN102630336B (zh) | 2013-05-08 |
| WO2011061991A1 (ja) | 2011-05-26 |
| CN102630336A (zh) | 2012-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7645337B2 (en) | Systems and methods for creating crystallographic-orientation controlled poly-silicon films | |
| KR101212378B1 (ko) | 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법 | |
| JP2011100838A (ja) | 低温ポリシリコン膜の形成装置及び方法 | |
| JP5918118B2 (ja) | 結晶半導体膜の製造方法 | |
| JP4947667B2 (ja) | 結晶半導体膜の製造方法 | |
| JP2007281421A (ja) | 半導体薄膜の結晶化方法 | |
| JP2005197658A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2007281420A (ja) | 半導体薄膜の結晶化方法 | |
| JP2005159285A (ja) | 非晶質シリコン膜の結晶化方法 | |
| JP5922549B2 (ja) | 結晶半導体膜の製造方法および製造装置 | |
| JP4389514B2 (ja) | 薄膜半導体の形成方法 | |
| KR101108169B1 (ko) | 연속 측면 결정화용 마스크 및 이를 구비하는 연속 측면 결정화 장치 | |
| JP4365757B2 (ja) | 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 | |
| JP2007281465A (ja) | 多結晶膜の形成方法 | |
| JP2007208174A (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
| JP6687497B2 (ja) | 結晶半導体膜製造方法、結晶半導体膜製造装置および結晶半導体膜製造装置の制御方法 | |
| JP2008270510A (ja) | レーザによるシリコン結晶成長方法及び装置 | |
| TW201104755A (en) | Method of fabrication crystalline film and fabricating apparatus | |
| KR101915692B1 (ko) | 비정질 실리콘의 결정화 방법 | |
| JP2007251179A (ja) | 結晶化パターンおよびこれを用いた非晶質シリコンの結晶化方法 | |
| JP2012038843A (ja) | 半導体薄膜の製造方法、半導体デバイスおよび半導体薄膜製造装置 | |
| TW200531158A (en) | Laser-annealed process photomask and method for forming polysilicon film layer by laser annealing | |
| JP2007134637A (ja) | 半導体薄膜の製造装置及び半導体薄膜の製造方法 | |
| JP2005252287A (ja) | レーザ熱処理方法、レーザ熱処理装置および半導体デバイス | |
| JP2008028299A (ja) | 表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120229 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120301 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4947667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |