KR101212378B1 - 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법 - Google Patents

결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR101212378B1
KR101212378B1 KR1020077013682A KR20077013682A KR101212378B1 KR 101212378 B1 KR101212378 B1 KR 101212378B1 KR 1020077013682 A KR1020077013682 A KR 1020077013682A KR 20077013682 A KR20077013682 A KR 20077013682A KR 101212378 B1 KR101212378 B1 KR 101212378B1
Authority
KR
South Korea
Prior art keywords
film
orientation
crystallization
laser beam
mask
Prior art date
Application number
KR1020077013682A
Other languages
English (en)
Other versions
KR20070097442A (ko
Inventor
제임스 에스 임
더 빌트 폴 크리스쳔 반
Original Assignee
더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Publication of KR20070097442A publication Critical patent/KR20070097442A/ko
Application granted granted Critical
Publication of KR101212378B1 publication Critical patent/KR101212378B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/064—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms
    • B23K26/066—Shaping the laser beam, e.g. by masks or multi-focusing by means of optical elements, e.g. lenses, mirrors or prisms by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Abstract

일 양태에 따르면, 본 발명은 제어형 마이크로 구조 뿐만 아니라 결정학적 텍스처를 가진 다결정막을 제공하기 위한 방법을 제공한다. 이 방법은 특정 결정 방위의 연장된 입자 또는 단결정 섬을 제공한다. 특히, 기판 상의 막을 처리하는 방법은 결정 입자가 바람직한 하나의 결정 방위로 배향되어 있는 텍스처링된 막을 발생시키는 단계; 및 다음으로, 바람직한 결정 방위로 배향된 입자의 위치-제어형 성장을 제공하는 순차적 측면 고상화(sequential lateral solidification) 결정화를 사용해 마이크로 구조를 발생시키는 단계를 포함한다.

Description

결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법 {SYSTEMS AND METHODS FOR CREATING CRYSTALLOGRAPHIC-ORIENTATION CONTROLLED poly-SILICON FILMS}
본 발명은 제어형 마이크로 구조뿐만 아니라 결정학적 텍스처를 가진 다결정막을 제공하기 위한 장치와 방법에 관한 것이다.
최근에는, 비정질 또는 다결정 반도체막을 결정화하는 기술 또는 그 결정화도를 개선하는 기술이 다양하게 연구되어 왔다. 이 기술은, 이미지 센서 및 디스플레이, 예를 들어, AMLCD(능동형 매트릭스 액정 디스플레이) 디바이스와 같은, 다양한 디바이스의 제조에 사용된다. 후자에서는, 적합한 투명 기판 상에 TFT(박막 트랜지스터)의 규칙적인 어레이가 형성되고, 각각의 트랜지스터는 픽셀 컨트롤러로서 기능한다.
반도체막은 라인 빔 ELA(엑시머 레이저 어닐링)로도 공지되어 있는 ELA를 사용해 처리되는데, ELA에서 막의 소정 영역은 막을 부분 용융시키는 엑시머 레이저에 의해 조사(照射)된 후 결정화된다. 도 1a는 레이저 유도형 용융 및 고화에 의해 획득될 수 있는 LPTS[저온 폴리실리콘(poly-si)] 마이크로 구조를 예시한다. 이 프로세스는 통상적으로, 기판 표면 전체에 걸쳐 연속적으로 진전되는 길고 좁은 빔 형태를 사용하므로, 빔은 표면을 가로지르는 단일 스캔으로 전체 반도체 박막을 조사할 수도 있다. ELA는 소(小)립자의 다결정막을 생성하지만, 이 방법은 간혹, 에너지 밀도 변동 및/또는 불균일한 빔 세기 프로파일을 전달하는 펄스에 의해 발생될 수 있는 마이크로 구조의 불균일이 문제시된다. 도 2는 ELA로부터 획득되는 랜덤한 마이크로 구조의 이미지이다. Si 막은 여러 차례 조사되어 균일한 입자 크기의 랜덤한 다결정막을 생성한다.
크고 균일한 입자를 가진 고품질 다결정막을 형성하는데 사용되어 온 한가지 방법은, 엑시머 레이저를 사용하는 SLS(Sequential Lateral Solidification: 순차적 측면 고상화)이다. SLS는 결정화된 재료의 연장된 입자를 막상의 소정 위치들에 제공하는 결정화 프로세스이다. 도 1b 내지 도 1d는 SLS에 의해 획득될 수 있는 마이크로 구조를 예시한다. 조(粗)립자의 다결정막은 향상된 스위칭 특징을 나타낼 수 있는데, 이는 전자 흐름 방향에서의 입자 경계 수의 감소가 좀더 높은 이동성을 제공하기 때문이다. SLS 처리는 입자 경계의 위치를 제어한다. 전체 내용이 참고에 의해 본원에 포함되어 있으며 본 출원의 공통 양수인에게 양도되어 있는, Dr. James Im에게 허여된, 미국 특허 제6,322,625호; 제6,368,945호; 제6,555,449호; 및 제6,573,531호에 그러한 SLS 장치 및 프로세스가 기술되어 있다.
도 3a 내지 도 3f는 SLS 프로세스를 개략적으로 예시한다. SLS 프로세스에서, 처음의 비정질 또는 다결정막[예를 들어, CW(Continuous-Wave: 연속파)-처리 Si 막, 증착된 상태의 막, 또는 SPC(Solid Phase Crystallized: 고상 결정화) 막]은 아주 좁은 레이저 빔렛(beamlet)에 의해 조사된다. 빔렛은, 예를 들어 슬롯형 마스크에 레이저 빔 펄스를 통과시키는 것에 의해 형성되어 실리콘막의 표면으로 투영된다. 빔렛은 비정질 실리콘을 용융시키고, 비정질 실리콘막은 냉각시에 재결정화되어 하나 이상의 결정을 형성한다. 이 결정은 주로, 조사된 영역의 에지로부터 중앙을 향해 안쪽으로 성장한다. 초기 빔렛이 막의 일부를 결정화한 이후에는, 제2 빔렛이 선행 빔렛으로부터의 "측방 성장 길이" 미만의 위치에서 막을 조사한다. 새롭게 조사된 막 위치에서는, 선행 단계에서 형성된 다결정 재료의 결정 시드로부터 결정 입자가 측방으로 성장한다. 이러한 측방 성장의 결과로서, 결정은 전진하는 빔렛의 방향을 따라 고품질을 갖게 된다. 연장된 결정 입자는 일반적으로 좁은 빔렛의 길이에 대해 수직이고, 입자 장축에 대략 평행하게 진행하는 입자 경계에 의해 분리된다.
다결정 재료가 전자 디바이스를 제조하는데 사용되는 경우, 캐리어 수송에 대한 총 저항은, 캐리어가 소정 전위의 영향을 받아 이동할 때 가로질러야 하는 배리어의 조합에 의해 영향을 받는다. 캐리어가 다결정 재료의 입자 장축에 수직인 방향으로 이동할 때 또는 캐리어가 다수의 소립자를 가로질러 이동할 때, 가로지르게 되는 입자 경계의 수가 추가되기 때문에, 캐리어는 입자 장축에 평행하게 이동하는 캐리어에 비해, 좀더 높은 저항을 받게 될 것이다. 따라서, TFT와 같이, SLS를 사용해 형성된 다결정막 상에 제조되는 디바이스의 성능은, 주 성장 방향에 대응되는 입자 장축에 관련한 TFT 채널의 결정 품질 및 마이크로 구조에 의존할 것이다.
다결정 박막을 이용하는 디바이스에 대해 허용 가능한 장치 성능을 실현하기 위해서는, 여전히 결정 입자의 규정된 결정 방위를 제공하는 제조 프로세스를 최적화해야 할 필요성이 남아 있다.
한 가지 양태에 따르면, 본 발명은 제어형 마이크로 구조 뿐만 아니라 결정학적 텍스처(crystallographic texture)를 가진 다결정막을 제공하기 위한 방법을 제공한다. 이 방법은 특정 결정 방위의 연장된 입자 또는 단결정 섬(island)을 제공한다. 특히, 기판 상의 막을 처리하는 방법은, 결정 입자가 한 가지 바람직한 결정 방위으로 주로 배향되어 있는 텍스처링된 막을 제공하는 단계; 그리고 바람직한 결정 방위으로 배향된 입자의 위치-제어형 성장을 제공하는 SLS 결정화를 사용해 마이크로 구조를 발생시키는 단계를 포함한다. 결정 방위의 한 가지 바람직한 방향은 막의 표면에 수직인 방향이다.
SLS의 프로세스는 일반적으로, 복수 개의 레이저 빔 펄스를 발생시키는 단계; 복수 개의 패턴화된 레이저 빔을 발생시키기 위해 복수 개의 레이저 빔 펄스를 마스크를 통과하게 유도하는 단계; 및 복수 개의 패턴화된 빔 중 하나를이용하여 막의 선택된 영역의 일부분을 조사하는 단계를 포함하고, 상기 빔은, 그것의 막의 조사되는 부분을 막의 전체 두께에 걸쳐 용융시키기에 충분한 세기를 갖고, 막의 조사된 부분은 냉각시에 측방으로 결정화된다. 이 프로세스는, 후속 위치가 앞서 조사된 부분과 중첩되어 결정 입자의 추가적인 측방 성장을 허용하도록, 선택된 영역의 후속 부분을 패턴화된 빔으로 조사하기 위해 막을 재배치하는 단계를 포함한다. 일 실시예에서는, 막의 선택된 영역을 가로질러 패턴화된 빔이 한번 이동하여 막이 사실상 완전하게 결정화도록, 선택된 영역의 연속적인 부분이 조사된다. "완전하게 결정화된"이라는 표현은, 막의 선택된 영역이 소정의 마이크로 구조 및 결정 방위를 소유하므로, 이 영역에 대한 추가적인 레이저 스캐닝은 불필요하다는 것을 의미한다. 마스크는 도트-패턴형 마스크를 포함하고, 도트형 영역, 육각형 영역, 및 직사각형 영역 중 하나 이상을 포함하는 불투명한 어레이 패턴을 갖는다.
발명의 일 양태에 따르면, 텍스처링된 막은 ZMR(Zone Melt Recrystallization: 부분 용융 재결정화), SPR(Solid Phase Recrystallization: 고상 재결정화), 직접 증착 방법, SEDSGG(Surface-Energy-Driven Secondary Grain Growth: 표면 에너지 구동 2차 입자 성장) 방법, 또는 PLC(Pulsed Laser Crytrallization: 펄스 레이저 재결정화) 방법 중 하나에 의해 발생된다. 직접 증착 방법은 CVD(Chemical Vapor Deposition: 화학적 기상 증착), 스퍼터링(sputtering), 및 증발(evaporation) 중 하나를 포함한다. PLC 방법은 SLS 또는 다중-펄스 ELA 방법을 포함한다. 막은 금속막 또는 반도체막일 수 있다.
본 발명의 다른 양태에 따르면, 기판 상의 막을 처리하기 위한 장치는, 복수 개의 레이저 빔 펄스를 발생시키기 위한 하나 이상의 레이저; 적어도 한 방향으로 이동 가능한 막의 위치를 정하기 위한, 막 서포트(film support); 마스크 서포트; 텍스처링된 막을 생성하기 위해 제1 세트의 레이저 빔 펄스를 제1 마스크를 통과하게 유도하기 위한 광학계; 텍스처링된 막으로 제2 세트의 레이저 빔 펄스를 유도하기 위한 광학계; 및 레이저 빔 펄스의 주파수와 관련하여 막 서포트 및 마스크 서포트의 이동을 제어하기 위한 컨트롤러를 포함한다.
본 발명의 또 다른 양태에 따르면, 입자가 주기적으로 배치되어 있는 다결정 박막을 구비하는 디바이스가 제공되는데, 여기에서, 각 입자는 주로 하나의 결정 방위를 띠고 있다. 우세한 결정 방위는 <111> 방위이거나, 다른 실시예의 경우 <100> 방위이다. 주기적으로 배치된 입자는 연장된 입자의 컬럼을 형성한다.
첨부 도면에서 예시되는, 본 발명의 실시예에 대한 좀더 구체적인 다음 설명으로부터 본 발명의 상기한 그리고 다른 특징 및 이점을 명백히 알 수 있을 것이다.
도 1a는 레이저 유도형 용융 및 고화의 경우에 획득되는 LTPS(저온 다결정) 마이크로 구조를 예시한다.
도 1b 내지 도 1d는 SLS에 의해 획득되는 마이크로 구조를 예시한다.
도 2는 ELA로부터 얻어지는 마이크로 구조의 랜덤한 방위에 대한 이미지이다.
도 3a 내지 도 3f는 SLS에 수반되는 프로세스를 개략적으로 예시한다.
도 4는 본 발명의 실시예에 따른 혼성 SLS 방법의 흐름도이다.
도 5a는 본 발명의 실시예에 따른, SLS에 사용되는 2축 투영 조사 장치의 개략도이다.
도 5b는 물방울 무늬 패턴을 가진 마스크를 나타내는 예시적 도면이다.
도 5c는 도 5b의 마스크를 사용하는 마스크 병진을 예시한다.
도 6a 및 도 6b는, 각각 본 발명의 실시예에 따른, 텍스처링된 전구체의 생성 이후에 그리고 SLS 프로세스 이후에 <111> 섬을 위한 혼성 SLS 프로세스로부터 얻어지는 결정 방위를 매핑하기 위해 EBSD(Electron Back Scatter Diffraction: 전자 후방 산란 회절)를 사용하는 결정화된 막의 이미지를 각각 예시하고, 도 6a의 (a-1)과 도 6b의 (b-1)은 각각에 대한 IPF(Inverse Pole Figure: 역극점도)이다.
도 7a 내지 도 7c는 본 발명의 실시예에 따라 ELA로 (111) 텍스처링된 전구체가 다중-펄스 입자 확대 처리된 결정화된 막을 예시한다.
도 8a 및 도 8b는 각각 본 발명의 실시예에 따라 텍스처링된 전구체의 생성 이후에 그리고 SLS 프로세스 이후에 <100> 섬을 위한 혼성 SLS 프로세스로부터 얻어지는 결정 방위를 매핑하기 위해 EBSD를 사용하는 결정화된 막의 이미지를 각각 예시하고, 도 8a의 (a-1)과 도 8b의 (b-1)은 각각에 대한 IPF이다.
도 9는 본 발명의 실시예에 따라 CW 레이저를 사용하는 고속 ZMR을 사용해 (100) 텍스처링된 전구체의 결정화된 막의 이미지를 예시한다.
도 10a 내지 도 10c는, 각각, 주로 <110>, <111>, 및 <100> 방위 섬의 TEM(투과 전자 현미경) 이미지를 예시한다.
도 11a 내지 도 11c는 도 10a에 예시된 이미지에 대응되는 주로 <110> 방위의 섬의 SEM(주사 전자 현미경) 이미지 및 EBSD 데이터를 예시한다.
도 12a 내지 도 12c는 도 10b에 예시된 이미지에 대응되는 주로 <111> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다.
도 13a 내지 도 13c는 도 10c에 예시된 이미지에 대응되는 주로 <100> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다.
혼성 SLS로서 정의된, 본원에 설명되는 프로세스 및 장치는 특정 결정 방위의 연장된 입자 또는 단결정 섬을 제공한다. 본 발명의 실시예는, SLS 동안 측면 결정 성장의 결정 방위는 조사되는 영역의 경계에서의 재료 방위에 의존한다는 인식에 근거한다. 텍스처링된 결정에 의해 규정되는 고상 경계(solidus boundary)로부터의 재료의 측면 결정 성장은 그러한 결정 방위의 성장을 촉진한다.
가장 기초적으로, 혼성 SLS는 도 4에 예시된 바와 같은 2 단계 프로세스이다. 제1 단계(42)에서는, 텍스처링된 전구체가 발생 또는 제공된다. 텍스처링된 막은 적어도 단일 방향으로 주로 동일한 결정 방위를 가진 입자를 포함하지만, 이들 입자는 표면에 랜덤하게 배치되고 특정 크기를 갖지 않는다(마이크로 구조). 좀더 구체적으로, 다결정 박막의 대부분의 미(微)결정의 하나의 결정축이 우선적으로 소정 방향을 나타내면, 마이크로 구조가 일축 텍스처를 가진다고 얘기한다. 본원에 기술된 실시예의 경우, 일축 텍스처의 우선적인 방향은 미결정의 표면에 수직인 방향이다. 이와 같이, "텍스처"는 본원에 사용되는 바와 같이, 입자의 일축 표면 텍스처(one-axial surface texture)를 의미한다. 텍스처의 정도는 특정 용례에 따라 달라질 수 있다. 예를 들어, 스위치 회로에 사용되는 TFT와는 대조적으로, 드라이버 회로에 사용되는 TFT는 텍스처의 정도가 높은 것이 적합하다.
혼성 SLS 프로세스의 제2 단계(44)에서는, SLS가 수행된다. 측면 결정화는 입자 경계의 "위치-제어형 성장"과 바람직한 결정 방위의 연장된 결정을 초래한다. 본원에 언급되는 위치-제어형 성장은, 예를 들어 도트-패턴형 마스크와 같은, 특정 빔 패턴 및 마스크를 사용해 제어되는, 입자 및 입자 경계의 위치로서 규정된다.
본원에서 앞서 간략하게 설명한 바와 같이, SLS는, 결정화된 재료의 연장된 입자 및 단결정 섬을 막상의 소정 위치에 제공하는 결정화 프로세스이다. 그러나, SLS가 그러한 입자의 결정 방위를 완전히 규정할 수는 없다. SLS 프로세스에서, 성장은 에피택셜 성장에서와 같이, 기존 입자에서 시작하므로, 프로세스는 원하는 방위로의 성장을 제공할 수는 없다. 한 재료의 결정을 다른 재료의 결정면 상에 성장시키는 것을 에피택셜 성장이라 하므로, 양 재료의 결정 입자는 동일한 구조적 방위를 가진다. SLS는 펄스형 레이저에 의해 방출되는 순차적 펄스 사이에서의 박막의 소규모 병진을 통해 조립(粗粒)형 구조를 생성한다. 막이 펄스 각각의 에너지를 흡수함에 따라, 막의 작은 영역은 완전히 용융되고 고상/액상 인터페이스로부터 측방으로 재결정화되어 결정 영역을 형성한다. "측방 결정 성장" 또는 "측방 결정화"란 용어는, 본원에 사용되는 바와 같이, 막의 영역이 막/표면 인터페이스까지 용융되고 기판 표면을 가로질러 측방으로 이동하는 결정화 정면에서 재결정화가 발생하는 성장 기술을 의미한다.
박막은 금속막 또는 반도체막일 수 있다. 예시적 금속으로는 알루미늄, 구리, 니켈, 티타늄, 금, 및 몰리브덴을 들 수 있다. 예시적 반도체막으로는 실리콘, 게르마늄, 및 실리콘-게르마늄과 같은 통상의 반도체 재료를 들 수 있다. 금속 또는 반도체막 아래 또는 위에는 추가적인 층이 배치된다는 것이 예상된다. 추가적인 층은 산화규소, 질화규소, 및/또는 산화물, 질화물, 또는 예를 들어, 기판을 과열로부터 보호하기 위한 단열재로서 또는 불순물이 기판으로부터 막으로 확산하는 것을 방지하기 위한 확산 배리어로서 사용하기 적합한 다른 재료의 혼합물들로 이루어질 수 있다. PCT 공개 공보 제WO 2003/084688호는 펄스형 레이저 유도 용융 및 핵형성 개시형 결정화를 사용하여 알루미늄 박막에 제어형 결정 방위를 마련하는 방법 및 장치를 설명하는데, 이 문헌의 전체 교시 내용은 참고에 의해 본원에 포함되어 있다.
박막은 SLS를 사용해, 연장된 위치 제어형 입자의 다결정 박막으로 처리된다. 예시적 SLS 프로세스는 소정 에너지 밀도(fluence)의 복수 개의 엑시머 레이저 펄스를 발생시키는 단계, 엑시머 레이저 펄스의 에너지 밀도를 제어 가능하게 조절하는 단계, 레이저 펄스 평면의 세기 프로파일을 균질화하는 단계, 패턴화된 레이저 빔을 형성하기 위해 각각의 균질화된 레이저 펄스를 마스킹하는 단계, 박막의 일부분들의 용융을 실시하기 위해 레이저 빔으로 박막을 조사하는 단계, 및 패턴화된 빔을 기판 표면을 가로질러 이동시키기 위해 제어 가능하게 그리고 연속적으로 샘플을 병진시키는 단계를 포함한다. 레이저 펄스 주파수 및 샘플의 이동(속도와 방향)은, 큰 입자를 발생시키는 측면 결정 성장을 제공하기 위해, 샘플의 순차적 조사 영역이 하나의 조사/결정화 사이클로부터 후속의 조사/결정화 사이클까지 중첩하도록 조정될 수 있다. 펄스 주파수와 스테이지 및 마스크 위치는 컴퓨터에 의해 조정 및 제어될 수도 있다. SLS에 연속적인 이동을 제공하기 위한 장치 및 방법은, 전체 내용이 참고에 의해 본원에 포함되어 있는 미국 특허 제6,368,945호에서 제공된다. 예시적인 SLS 프로세스는 미국 특허 제6,555,449호 및 미국 특허 출원 제10/944,350호에 기술되어 있으며, 이들 문헌의 전체 교시 내용은 참고에 의해 본원에 포함되어 있다.
도 5a는 예시적인 2축 투영 SLS 장치를 예시한다. 광원, 예를 들어, 엑시머 레이저(52)는 레이저 빔을 발생시키는데, 그 후 레이저 빔은, 거울(58, 62, 70), 망원경(60), 균질화기(64;homogenizer), 빔 스플리터(66) 및 렌즈(72)와 같은, 광학 소자를 통과하기 전에 펄스 폭 확장기(54) 및 감쇠기 플레이트(56)를 통과한다. 그 다음, 레이저 빔 펄스는 마스크(74) 및 투영 광학계(82)를 통과한다. 투영 광학계는 레이저 빔의 크기를 감소시키는 동시에 소정 위치에서 기판(88)에 충돌하는 광학 에너지의 세기를 증가시킨다. 기판(88)은, 기판(88)을 빔 아래에 정확하게 배치할 수 있고 기판 상의 소정 위치에 레이저 빔에 의해 발생되는 마스크(74)의 이미지를 포커싱(focusing) 또는 디포커싱(defocusing)하는 것을 지원할 수 있는 정밀한 x-y-z 스테이지에 제공된다.
다양한 실시예에서는 본원에서 도트-패턴형 SLS 프로세스라고 하는 다른 SLS 방법이 사용된다. 도 5b는 물방울 무늬 패턴(92)을 포함하는 마스크(90)를 예시한다. 물방울 무늬 마스크(90)는, 물방울 무늬 패턴(92)이 마스킹된 영역에 대응되고 마스크의 나머지(94)는 투명한 반전 마스크이다. 큰 실리콘 결정을 제조하기 위해, 물방울 무늬 패턴은 그러한 결정을 원하는 샘플 상의 포인트 주위에서 순차적으로 병진될 수 있다. 예를 들어, 도 5c에 도시된 바와 같이, 물방울 무늬 마스크는 큰 결정의 형성을 유도하기 위해 제1 레이저 펄스 이후에 양의 Y 방향으로 짧은 거리(96)만큼, 제2 레이저 펄스 이후에 음의 X 방향으로 짧은 거리(98)만큼, 그리고 제3 레이저 펄스 이후에 음의 Y 방향으로 짧은 거리(99)만큼 병진될 수 있다. 물방울 무늬 사이의 간격이 측방 성장 거리의 2배보다 크면, 결정이 소립자의 다결정 실리콘 영역에 의해 분리되는 결정 구조가 발생된다. 간격이 측방 성장 거리의 2배 이하여서 핵형성을 방지하면, 결정이 형성되는 결정 구조가 발생된다. 이러한 SLS 방법에 관한 추가적인 세부 사항은 미국 특허 제6,555,449호에서 기술되어 있는데, 이 특허의 전체 교시 내용은 참고에 의해 본원에 포함되어 있다.
본 발명의 실시예는 텍스처링된 전구체에 대해 SLS를 수행하는 것에 의해 에피택시에 균일한 방위성을 갖는 재료를 제공한다. 측방으로 성장되는 입자는 시드의 방위를 채택한다. 종래 기술에서는 다결정막이 입자마다 크게 달라진다. 유사한 결정 방위(텍스쳐)의 시드 결정을 선택하는 것에 의해, 유사한 결정 방위의 위치-제어형(마이크로 구조) 입자를 크게 성장시킬 수 있다. 본 발명의 실시예는 텍스처-개발 기술 및 SLS 프로세스의 특정 조합에 관한 것이다.
제1 단계에서는, ZMR, 고상 재결정화, 직접 증착 기술(CVD, 스퍼터링, 증발), SEDSGG, 및 펄스형 레이저 결정화(SLS, 다중 펄스 ELA) 방법을 포함하는, 텍스처링된 전구체 막을 획득하는 통상의 방법이 사용된다. 다른 텍스처 유도 방법이 유사한 방법으로 사용되어 텍스처링된 전구체를 발생시킬 수도 있다는 것이 예상된다. 텍스처링된 전구체 막을 획득하는 방법은 매우 다양한 금속 및/또는 반도체막에 적용 가능하지만, 다음 방법은, 지금까지 실리콘을 사용해 수행된 모든 연구로 인한 반도체 산업에서의 실리콘에 대한 이해 수준 및 반도체 산업에서의 실리콘의 중요성으로 인해, 실리콘막과 관련하여 설명된다.
다음 방법은 다양한 실시예에서 사용되어, 혼성 SLS 프로세스에서 마이크로 구조 제어형 및 결정 방위 제어형 폴리-Si 막을 생성하는데 사용될 수 있는 텍스처링된 다결정막을 제공한다. 이 방법은 패턴화되지 않은 평면 샘플의 사용을 설명한다. 그라포에피택시(graphoepitaxy)와 같은, 패턴화를 사용하는 방법이 또한 마이크로 구조의 소정 제어에 도달하기 위한 수단으로서 흔히 제시된다. 그러나, SLS가 비평면 또는 패턴화된 막을 항상 용인하는 것은 아닐 뿐만 아니라, SLS는 마이크로 구조의 제어에 좀더 뛰어날 것이다.
증착된 상태의 CVD 폴리실리콘막이 결정막에 (110) 또는 (100) 텍스처를 제공하는데 사용될 수 있다. 증착된 상태의 폴리실리콘막은 때때로 압력 및 온도와 같은, 증착 프로세스의 세부 사항에 따라, 텍스처를 나타낸다. 통상적으로, 이 막의 텍스처는 증착 프로세스 전체에 걸쳐 발전하는데, 다시 말해 SiO2 인터페이스에서의 초기 성장은 랜덤하게 배향된다. SLS의 측방 성장이, SiO2 인터페이스에 위치하는 비용융 부분의 바로 에지에서 시작하므로, 결정 방위는 (<110> 방위의 폴리-Si 막에서 관찰된 바와 같이) 여전히 랜덤할 수 있다. 그러나, 막 두께 전체에 걸쳐 텍스처를 산출하거나 후행 처리가 수행되어 동일한 목적을 입자 성장(즉, 다른 것을 희생하여 성장하는 바람직한 입자)을 통해 확립하는 방법이 개발될 수 있다.
SSIC(Seed Selection through Ion Channeling: 이온 채널링에 의한 시드 선택)가 결정막에서 (110) 텍스처를 제공하는데 사용될 수 있다. 텍스처링되지 않은[또는 약하게 (110) 텍스처링된] 증착된 상태의 폴리-실리콘(Si) 막은 고상 결정화가 수반되는 완전한 비결정화 임계치에 인접한 특정 도즈(dose)에서의 실리콘 "자체 주입"에 의해 강하게 (110) 텍스처링된 막으로 병진될 수 있다. Si 입자에서의 <110> 방위에 따른 이온 채널링 효과로 인해, 이 방향이 주입 방향과 평행한 입자만이 잔존한다. 주입이 Si 막 표면에 수직일 경우, 이것은 <110> 면 방위 입자가 잔존한다는 것을 의미한다. 후속 재결정화 동안, 조립자의 <110> 방위형 폴리-Si 막이 획득된다.
SEDGG는 결정막에서 (111) 텍스처를 발생시키는데 사용될 수 있다. SEDGG는 특별한 2차 입자 성장 메커니즘이고, 흔히 SEDSGG라고도 한다. 일차 또는 정규 입자 성장은 재료의 가열(>1000℃)시에 관찰되고, 입자 경계 면적의 감소에 의해 구동된다. 박막의 경우, 이 프로세스는 입자 직경이 막 두께에 필적할만한 값에 도달할 때 중단된다. 그 포인트를 넘어서면, 2차 또는 비정상적인 입자 성장이 발생할 수 있다. 이 프로세스는 표면 및 2차 입자의 인터페이스에서의 자유 에너지 이방성(free energy anisotropy)에 의해 구동된다. 표면 자유 에너지의 크기가 거의 확실하게 Si-SiO2 인터페이스의 자유 에너지보다 크므로, 그것에 관한 최소화가 프로세스를 좌우한다는 것이 예상된다. Si의 자유 표면의 에너지는 (111) 텍스처로써 최소화되고, 실제로 2차 입자는 주로 <111>이라는 것이 관찰된다.
SEDGG에 대한 분석은 주로 인(P) 또는 비소(As)로 도핑된 Si 막으로서 획득되는 결과를 논의한다. 이 도펀트는, 입자 경계 이동성의 증가를 통해, 2차 입자의 성장 속도를 향상시키는 것으로 알려져 있다. 진성막(intrinsic films)은 여전히 2차 입자 성장을 나타내고; 합당한 성장 속도, 구동력 및/또는 증가를 취하기 위해, 다른 방법으로 입자 경계 이동성이 증가된다. 그것에 관한 개개의 일례로는 막 두께를 감소시키는 것 또는 어닐링 온도를 증가시키는 것을 들 수 있다.
MILC(Metal-Induced Lateral Crystallization: 금속 유도 측면 결정화)는 (110) 텍스처를 가진 결정막을 제공하는데 사용될 수 있다. 금속 유도 결정화에서는, 가장 널리 보급되어 있는 금속인 니켈(Ni)이 Si 막과 접촉되고 이후의 가열은 막을 빠르게 결정화시킨다. Ni-Si 접촉이 [예를 들어, Si와 금속 막 사이에 윈도우 버퍼층(windowed buffer layer)을 갖는 것에 의해] 국지적으로만 이루어지는 경우라면, 좀더 낮은 Ni 잔류물을 포함하고 (110) 텍스처 정도가 높은, 측방으로 결정화된 폴리-Si 막이 획득된다.
이 프로세스에서는, Si 막을 통한 Ni 확산에 의해 NiSi2 침전물이 형성된다. NiSi2는 입방 격자 구조를 갖고, c-Si와의 격자 부정합은 단지 0.4%이다. 이처럼 작은 부정합으로 인해, 수 nm의 c-Si가 성장할 것이고, 그 이후 Ni는 그것의 표면으로 이동/확산하고 프로세스는 반복된다. 프로세스가 계속됨에 따라, 긴 바늘 형태의 결정이 형성되고, 이러한 바늘 형태의 결정으로부터 측방으로 소정의 추가적인 고상 결정화가 발생하는 것이 허용된다면, 높은 결정화 정도에 도달될 수 있다. NiSi2 침전물에서의 성장은 하나의 {111} 평면에서만 발생하고, 그에 따라 그것은 일차원이다. 그러나, 때때로 상이한 {111} 평면이 선택되고 바늘 형태 결정이 109°또는 71°회전한다. 이 프로세스는, 입자의 면 방위가 <110>일 때 실현될 수 있는, 바늘이 막의 평면에 남을 때까지(즉, 바늘이 인터페이스의 표면과 충돌하기 전까지) 유지될 수 있다.
부분 용융 ZMR이 (100) 텍스처를 가진 결정막을 제공하는데 사용될 수 있다. Si 막의 ZMR은 결정의 우선적인 <100> 면 방위를 갖는 조립자의 다결정 Si 막의 형성을 초래한다. 본 발명의 실시예는 배향된 이들 다결정막을 SLS를 사용하는 결정화를 위한 전구체로서 사용한다. 실시예는 배향된 시드 입자를 사용해, 방향성있게 크게 성장된 방위성 결정의 형성을 촉진하는 것을 포함한다. 이와 같이, 다결정막의 ZMR은 (100) 텍스처링된 조립자의 폴리-Si 막을 획득하는 데 사용된다. (100) 텍스처링된 긴 입자의 성장은 막의 용융되지 않은 영역과 완전히 용융된 영역 사이의 "전이 영역"에 형성된 입자에서 시작된다. 이것은, 용융시 Si의 반사율이 크게 증가한 결과로서 복사 가열된 Si 막에만 존재하는 부분 용융의 상황(즉, 고체와 액체의 공존)이다(반도체-금속 전이). 이러한 부분 용융 상황에서는 <100> 입자가, SiO2-Si 인터페이스 에너지에서의 결정학적 이방성으로 링크되는 현상을 지배한다는 것이 관찰되었다.
상기 결과는 통상적으로 수 mm/s의 스캐닝 속도에서 1 mm/s 미만으로 획득되었다. 좀더 높은 속도에서(즉, "고속-ZMR"의 경우), (100) 텍스처링된 성장은 더 이상 안정하지 않으며 랜덤한 방위가 획득된다. 측방 성장 입자의 결정 방위가 랜덤한 방위로 "롤 오프(roll-off)"된다는 것이 관찰된다. 그러나, "전이 영역"은, 증가하는 속도와 함께 정도가 감소하기는 하지만, 강한 (100) 텍스처를 나타낸다. 부분 용융 고속-ZMR에서의 텍스처 정도를 최대화하기 위한 한 가지 방법은, <100> 성장을 위한 시드의 수가 최대화된 전구체를 생성하는 것이다. 그렇게 하기 위한 한 가지 방법은 (lOO)-텍스처링된 폴리-Si 막을 증착하는 단계를 포함한다. 방위가 랜덤하다면, 텍스처 (100) 입자의 고밀도를 보장하는 초미립자 재료로, 예를 들어 핵형성된 입자를 생성하기 위한 CMC(Complete-Melting Crystallization: 완전 용융 결정화)를 통해, Si 막을 선행 결정화하는 것도 효과가 있을 수 있다.
연속 레이저를 사용하는 ZMR은 그 전체 교시 내용이 참고에 의해 본원에 포함되어 있는 M.W. Geis 등의 "Zone-Melting recrystallization of Si films with a moveable-strip-heater oven", J. Electro-Chem. Soc. 129, 2812(1982)에 의해 설명되는 바와 같이, <100> 방위를 갖는 실리콘막을 생성한다. 도 9는 본원에서 앞서 설명된 바와 같이, CW-레이저를 사용하는 고속 ZMR을 사용하는 부분 용융 이후에 (100) 텍스처링된 전구체의 결정화된 막의 이미지를 예시한다. (100) 텍스처링은, 인터페이스 상태의 개수의 관점에서 최대 품질의 Si/SiO2 인터페이스를 초래하므로, 전자 장치를 위해 바람직하다.
NCM(Near-Complete-Melting: 거의 완전한 용융) ELA가 (111) 텍스처를 가진 결정막을 발생시키는데 사용될 수 있다. 부분 용융 상황에서의 다중-펄스 엑시머 레이저 결정화는, 주로 <111> 면 방위성을 갖는 입자를 가진 균일한 폴리-Si 막을 생성하는데 사용된다. 최대 입자 크기의 균일성은 폴리-Si 막의 조립면에서의 간섭 효과로 인해 획득될 수 있다. 이로 인해, 예를 들어 XeCl 레이저 ~300 nm를 사용해, 거의 파장과 동일한 입자 크기의 폴리-Si 막이 얻어진다. 약간 더 높지만 완전한 용융 임계치보다는 여전히 낮은 에너지 밀도에서, 입자 직경은 더 이상 간섭 효과에 의해 안정화되지 않고, 훨씬 우세하게 <111> 면 방위를 갖는 입자가 획득된다.
이 프로세스가 수행되는 에너지 밀도가 부분 용융 상황에 해당된다고 하더라 도, 막 두께보다 큰 입자의 점증적인 성장을 허용하기 위해서는, 약간의 완전 용융이 국지적으로 발생해야 한다. 국지적으로 향상된 흡수 및/또는 감소된 용융 온도로 인해, 입자 경계에서 우선적인 용융이 발생할 수 있다는 것이 제안된다. 입자-경계 영역의 용융 및 재성장 동안, 용융에 대한 저항이나 측방 성장 속도에 있어서, <111> 방위 입자를 위한 선호가 분명히 존재한다. 따라서, 상이하게 배향된 입자를 희생시키며 <111> 방위 입자가 성장한다.
Si 전구체 막과 관련하여, NMR(Near-Melting Regime: 용융에 근접한 형태)의 엑시머 레이저로부터의 다중-펄스 조사는, 그 전체 교시 내용이 참고에 의해 본원에 포함되어 있는 H. J. Kim 및 James S. Im의 Mat. Res. Soc. Sym. Proc, 321, 665-670(1994)에 설명되어 있는 바와 같이, <111> 방위를 가진 Si 막을 제공한다. 도 7a 내지 도 7c는 ELA를 이용하여 (111) 텍스처링된 전구체의 다중-펄스 입자 확대에 의해 처리되어 결정화된 막을 예시한다.
SLS는 (110) 텍스처를 갖는 결정막을 생성하는 데 사용될 수 있다. 소정 실시예의 혼성 SLS 프로세스는 텍스처링된 전구체를 발생시키는 제1 단계에서 SLS 프로세스를 사용할 수 있다. 제1 단계에서 사용되는 SLS 프로세스는 텍스처 유도 SLS 프로세스이다. 엑시머-레이저 기반 SLS를 통해 획득되는 방향성 폴리-Si(도 5a 참고)의 분석은, 프로세스의 세부 사항(막 두께, 스텝 사이즈, 펄스 지속 시간)에 따라, 스캔 방향에서 (100) 또는 (110) 텍스처가 획득된다는 것을 나타낸다. 입자의 면 방위를 위해, 이것은, 이들 평면내 방위와 필적 가능한 방위의 소정 범위로의 제한을 초래한다(예를 들어, (100) 평면내 텍스처가 존재하는 경우, (111) 표면 텍스처는 물리적으로 불가능하다). 평면내 텍스처는 2-샷 SLS를 위한 약한 텍스처로부터 관찰되는 바와 같이, 오히려 빠르게 발전되어 왔다. 그러나, 방위의 "롤 오프"로 인해, 긴 스캔 방향 SLS를 위한 경우라 하더라도, 입자가 연장되는 경우에는 크게 효과가 없을 수도 있다.
특정 (100) 텍스처를 획득하기 위한 한 가지 방법은 서로에 대하여 수직인 소정의 평면내 텍스처를 2배로 생성하기 위한 특별한 SLS 프로세스를 포함한다. 이 프로세스의 세부 사항은, 그 전체 교시 내용이 참고에 의해 본원에 포함되어 있는 "Method and system for producing crystalline thin films with a uniform crystalline orientation"이라는 제목의 J.S. Im의 미국 특허 출원 제60/503,419호에 설명되어 있다. 이것은 면 방위성 재료의 형성을 초래할 수 있는데, 방위가 x 방향과 y 방향 모두에서 제어된다면, 정의에 따라 z 방향의 방위 또한 제어된다.
SLS가 (111) 텍스처를 가진 결정막을 발생시키는데 사용될 수 있다. 펄스형 고체 상태 레이저(주파수 2배형 Nd:YVO4)를 사용하는 SLS의 분석이, 그 전체 내용이 참고에 의해 본원에 포함되어 있는, M. Nerding 등의 "Tailoring texture in laser crystallization of silicon thin-films on glass", Solid State Phenom. 93, 173(2003)에 설명되어 있다. 엑시머 레이저에 의한 것과 기본적으로 동일한 프로세스이기는 하지만, 입자의 방위에 영향을 미칠 수 있는 일부 차이점이 존재한다. 이들 중 가장 두드러진 것은 파장(532 nm)이지만, 공간적 프로파일(Gaussian) 및 펄스 폭(20 ns) 또한 프로세스에서 중요한 역할을 할 수 있다. 그러나, SiNx 버퍼 층이 사용되는 경우, 약 150 nm 이상의 막 두께에 대해 강한 (111) 면 방위가 획득된다.
실시예에서, 실리콘(Si) 캐리어상의, GaAs와 같은, III-V 반도체의 에피택셜 성장은 양 재료의 이점을 조합하는 제품, 예를 들어 Si로 만들어진 전기 회로와 조합된 GaAs로 만들어진 LED(발광 다이오드)를 가능하게 한다. 또한, Si가 유리와 같은 비-반도체 기판의 상단에 증착된 막이라면, 넓은 면적 및/또는 투명 기판에 대한 이러한 이점을 낮은 가격으로 취할 수 있다.
그러나, 적당한 에피택시는 양자의 고품질(즉, 무결함) 뿐만 아니라 균일한 방위성의 재료를 요구한다. 고품질은 SLS 방법으로, 가장 중요하게는 위치 제어형 단결정 섬을 생성하는데 사용될 수 있는 프로세스로 실현될 수 있다. 혼성 SLS 프로세스의 본원에 기술된 실시예는 TFT 업계에 특히 유용한데, 이 실시예는 에피택셜 성장을 강화하고, 이동성 및 인터페이스 결함 밀도 모두를 통해 성능 레벨의 이방성을 통한 TFT 균일성 및 재료의 품질을 통한 TFT 균일성을 제공하기 때문이다. 전계 효과 디바이스인 TFT들의 균일성의 효과에 대한 세부 사항은, 그 전체 교시 내용이 참고에 의해 본원에 포함되어 있는, T. Sato, Y. Takeishi, H. Hara, 및 Y. Okamoto의 "Mobility anisotropy of electrons in inversion layers on oxidized silicon surfaces"[Physical Review B (Solid State) 4, 1950(1971)]와, M.H. White 및 J.R. Cricchi의 "Characterization of thin-oxide MNOS memory transistors"[IEEE Trans. Electron Devices ED-19, 1280(1972)]에 기술되어 있다.
일 실시예에서는, 좀더 큰 평균 입자 크기의 막이 획득되는, 본원에서 전술한 좀더 높은 에너지-밀도 ELA 프로세스가 사용된다. 이 막은, 선택되는 ELA 프로세스: 상이한 방위의 입자의 용융 및 고화에서의 이방성에 관련될 것 같은 프로세스의 조건들에 따라 강한 (111) 또는 (100) 텍스처를 가질 수 있다. 제품화되어 있는 라인 빔 ELA 장치에 의해, 아주 높은 텍스처 정도가 획득된다. 이들 텍스처링된 전구체 막은 마이크로 구조의 랜덤성으로 인해 TFT의 생산이나 에피택셜 프로세스에 사용되지 않는다.
도 6a 및 도 6b는, 각각 본 발명의 실시예에 따라 SLS 프로세스(도 6b)가 수반되는, 전술한 고에너지 ELA 프로세스를 사용해 텍스처링된 전구체의 생성(도 6a) 이후에, <111> 섬을 위한 혼성 SLS 프로세스로부터 얻어지는 결정화된 막의 이미지를 예시한다. 도 6a 및 도 6b를 위한 데이터는 결정 방위를 매핑하기 위한 EBSD, SEM 기반 방법을 사용해 수집되었다. 도 6a는 (즉, 도 6b에 도시된 바와 같이) TFT의 제조시에 흔히 사용되는 것보다 약간 높은 에너지 밀도에서 다중-펄스 ELA를 사용하는, 프로세스의 단계 1 이후의 막에 대한 맵 및 그것의 대응되는 IPF(도 6a-1)를 나타낸다. 맵(100)은 랜덤한 고각도(high angle) 입자 경계를 예시하는 한편, IPF는 이들 (111) 입자에서의 강한 텍스처를 나타낸다. 도 6b 및 그것의 대응되는 IPF(도 6b-1)는 그 전체 교시 내용이 참고에 의해 본원에 포함되어 있는 미국 특허 출원 제10/944,350호에서 설명된 (여기에서 도트-SLS라고도 하는) 도트-패턴형 마스크를 가진 SLS 프로세스 수행 이후의 막의 이미지를 예시한다. 마이크로 구조는 양호하게 제어되고(즉, 위치-제어형 단결정 영역) 텍스처는 유지된다.
실시예를 위한 실험 조건[(111) 텍스처, SLS(150 nm Si)]은, 도 5a와 관련하여 설명된 SLS 장치로 수행되는, 단위 면적당 125개 펄스를 발생시키는 4㎛ 펄스간 병진으로서 500 x 500 ㎛2를 스캔하는 단계를 포함한다. 제품화되어 있는 ELA 장치가 다른 실시예에서 사용될 수 있고 단위 면적당 좀더 적은 펄스가 소정 텍스처 정도에 도달하기에 충분할 수도 있다. SLS 처리의 제2 단계를 위해, 8㎛ 정사각형 그리드에 배치된 ~1.8㎛의 큰 섀도우 영역을 사용하는 4-샷 도트-SLS 장치가 사용된다.
그 전체 내용이 참고에 의해 본원에 포함되어 있는 미국 특허 출원 제10/944,350호에서 설명되는 바와 같이, SLS 프로세스를 ELA 전처리와 조합하는 것이 Ⅲ-V 반도체의 에피택셜 성장에 유용할 수 있거나 넓은 면적의 저비용 투명 기판 상의 균일한 TFT를 위해서도 유용할 수 있는 <111> 방위의 위치-제어형 단결정 섬을 발생시킨다.
도 8a 및 도 8b는 각각, 본 발명의 실시예에 따라 전술한 ELA 프로세스를 사용하는 텍스처링된 전구체의 생성 이후(도 8a) 및 SLS 프로세스 이후(도 8b)에 <100> 섬을 위한 혼성 SLS 프로세스로부터 초래되는 결정 방위의 매핑을 위한 결정화된 막의 이미지를 예시한다. 도 8a 및 도 8b의 이미지를 위한 데이터는 결정 방위의 매핑을 위한 EBSD 방법을 사용해 수집된다. 도 8a는 TFT의 제조시에 흔히 사용되는 것보다 약간 높은 에너지 밀도에서 다중 펄스 ELA를 사용해 수행되는 프로세스의 단계 1 이후의 막의 맵 및 그것의 대응되는 IPF(도 8a-1)를 나타낸다. 도 8b 및 그것의 대응되는 IPF(도 8b-1)는 도트-SLS 프로세스 수행 이후의 이미지를 나타낸다. 이 실시예를 위한 실험 조건은 1 cm/s에서 스캔된 가는 빔 형태(수백 ㎛ 길이, ~10 또는 수십 ㎛ 너비)의 주파수 2배형(532 nm) Nd: YV04 연속파 레이저의 사용을 포함한다. 도 8b는 도 5a에서 설명된 장치를 사용하는 4-샷 도트-SLS 프로세스가 수반되는 3.3 cm/s 스캔을 사용한다.
도 10a 내지 도 1Oc는, 각각, 주로 <110>, <111>, 및 <100> 방위 섬의 TEM 이미지를 예시한다. 도 11a 내지 도 11c는 도 10a에 예시된 이미지에 대응되는 주로 <110> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다. 도 12a 내지 도 12c는 도 10b에 예시된 이미지에 대응되는 주로 <111> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다. 도 13a 내지 도 13c는 도 10c에 예시된 이미지에 대응되는 주로 <100> 방위 섬의 SEM 이미지 및 EBSD 데이터를 예시한다.
도 10a 내지 도 10c에서는 우세한 평면 결함이 Sigma3 경계라는 것이 관찰된다. Sigma3 경계는, 도 6a, 도 6b, 도 8a, 및 도 8b와 관련하여 본원에 앞서 도시된 EBSD 결과에서의 랜덤한 고각도 입자 경계와는 대조적으로, CSL(Coincident-Site Lattice: 공유 입자)에 의해 설명되는 일련의 특수한 고각도 입자 경계 중 하나이다. 그것의 가장 특별한 형태로서, 이 경계는, 그것들이 전기적 활동을 갖지 않을 수도 있음을 의미하는 트윈 경계(twin boundary)이다. 일반적으로, CSL 경계는 좀더 낮은 결함 밀도를 갖는 경향이 있으므로, 전기적 특성에 해가 덜하다. 이 경계는 전구체에 존재하는 것이 아니라 결정화 동안 형성되는 것으로 관찰되었다. 도 10a는 Sigma3 평면 결함의 형성시에 면 방위가 달라지며 섬은 다수의 결함을 포함한다는 것을 예시한다. 도 10b에서, (에피택시 및 TFT와 같은, 면 방위가 결정적인 용례에 대해 중요한) <111> 면 방위는 좀더 적은 결함을 갖고 면 방위에서의 변화가 없다. 도 1OC에서, <100> 면 방위는 평면 결함이 거의 없다.
도트-SLS를 사용하는 실시예(도트-패턴형 마스크를 사용하는 프로세스)에서는, <111> 및 <100> 섬이 획득될 수 있고, <100> 방위를 갖는 섬이 최저 결함 밀도를 갖고, <111>이 그 다음이다. 이러한 2가지 관찰은 특히 <100>을 위한 선호 및 좀더 낮은 정도의 <111> 방위에 대한 선호를 나타낸다. 이들 관찰은, 통상적인 조건(즉, 50-250nm Si 막, 30-300ns 펄스 지속 시간, 실온 등)에서 작업하는 경우에 유효하다. 상이한 조건에서 작업하는 것을 포함하는 다른 실시예는, 임의의 방위의 무결함 섬이 획득될 수 있다는 것을 의미하면서 Sigma3 경계의 형성을 억제할 수 있다.
본 발명의 원리들이 적용될 수 있는 광범위한 실시예의 관점에서, 예시된 실시예는 단지 일례일 뿐이라는 것과 본 발명의 범위를 제한하는 것으로 간주되어서는 안되는 것이 이해될 수 있어야 한다. 예를 들어, 도면들의 단계는 설명된 시퀀스가 아닌 시퀀스로 취해질 수도 있고, 더 많거나 적은 요소들이 도면에 사용될 수도 있다. 실시예의 다양한 요소들이 소프트웨어로 구현되는 것으로 설명되었지만, 다른 방법으로, 하드웨어 또는 펌웨어 구현의 다른 실시예가 사용될 수 있으며, 그 반대일 수도 있다.
당업자라면, 결정 방위 제어형 폴리실리콘막을 생성하는 것에 관련된 방법이 컴퓨터 사용 가능 매체를 포함하는 컴퓨터 프로그램 제품으로 구현될 수도 있다는 것을 분명히 알 수 있을 것이다. 예를 들어, 그러한 컴퓨터 사용 가능 매체로는 컴퓨터 판독 가능 프로그램 코드 세그먼트가 저장되어 있는, 하드 드라이브 디바이스, CD-ROM, DVD-ROM, 또는 컴퓨터 디스켓과 같은, 판독 가능 메모리 디바이스를 들 수 있다. 컴퓨터 판독 가능 매체는, 프로그램 코드 세그먼트가 디지털 또는 아날로그 데이터 신호들로서 전달되는, 광학, 유선, 또는 무선의, 버스 또는 통신 링크와 같은, 통신 또는 전송 매체를 포함할 수도 있다.
다른 양태, 변경 및 실시예가 다음 청구항의 범위 내에 해당된다.

Claims (26)

  1. 기판 상의 반도체막을 처리하는 방법으로서,
    상기 반도체막의 표면 아래에 기판과 반도체막 사이의 경계 근처에 있는 일방향의 결정 방위(crystallographic orientation)를 가진 결정 입자를 포함하는 텍스처링된 반도체막을 제공하는 단계; 및
    상기 결정 방위로 배향된 결정 입자의 위치-제어형 성장을 제공하기 위해 레이저 유도형 측면 결정화(laser-induced lateral crystallization)를 사용해 마이크로 구조를 생성하는 단계
    를 포함하고,
    상기 결정화는 상기 기판과 반도체막 사이의 경계 근처에 있는 텍스처링된 반도체막의 벌크 내에서 시작되는 것인 반도체막 처리 방법.
  2. 제1항에 있어서, 상기 마이크로 구조는 순차적 측면 고상화(sequential lateral solidification) 결정화를 사용하여 생성되고, 이 순차적 측면 고상화 결정화는,
    복수 개의 레이저 빔 펄스를 발생시키는 단계;
    상기 복수 개의 레이저 빔 펄스를 마스크에 통과시켜 복수 개의 패턴화된 레이저 빔을 발생시키는 단계;
    막의 일부분을 상기 복수 개의 패턴화된 빔 중 하나로 조사(照射)하는 단계로서, 상기 빔은 막의 조사되는 부분을 그 전체 두께에 걸쳐 용융시키는 세기를 갖고, 상기 막의 조사되는 부분은 냉각시에 측방으로 결정화되는 것인 빔 조사 단계; 및
    상기 막의 후속 부분이 앞서 조사된 부분과 중첩하여 결정 입자의 추가적인 측방 성장을 허용하도록, 상기 후속 부분을 패턴화된 빔으로 조사하기 위해, 상기 막을 재배치하는 단계
    를 포함하는 것인 반도체막 처리 방법.
  3. 제1항에 있어서, 상기 마이크로 구조는 순차적 측면 고상화(sequential lateral solidification) 결정화를 사용하여 생성되고, 이 순차적 측면 고상화 결정화는,
    복수 개의 레이저 빔 펄스를 발생시키는 단계;
    상기 복수 개의 레이저 빔 펄스를 마스크에 통과시켜 복수 개의 패턴화된 레이저 빔을 발생시키는 단계;
    상기 복수 개의 패턴화된 빔 중 하나로 막의 선택된 영역 중 일부분을 조사하는 단계로서, 상기 빔은 막의 조사되는 부분을 용융시키는 세기를 갖고, 상기 막의 조사되는 부분은 냉각시에 결정화되는 것인 빔 조사 단계; 및
    상기 막의 선택된 영역을 가로질러 상기 패턴화된 빔이 한번 이동하여 상기 막의 선택된 영역이 완전히 결정화되도록, 상기 선택된 영역의 연속적인 부분이 패턴화된 빔으로 조사되는 동안, 제1 병진 경로를 따라 상기 막을 이동시키고 제2 병진 경로를 따라 상기 마스크를 이동시키는 단계
    를 포함하는 것인 반도체막 처리 방법.
  4. 제2항에 있어서, 상기 마스크는 도트-패턴형 마스크를 포함하는 것인 반도체막 처리 방법.
  5. 제4항에 있어서, 상기 마스크는 도트형 영역, 육각형 영역, 및 직사각형 영역 중 하나 이상을 포함하는 어레이 패턴을 포함하는 것인 반도체막 처리 방법.
  6. 제1항에 있어서, 상기 텍스처링된 막은 부분 용융 재결정화(zone melt recrystallization), 고상 재결정화(solid phase recrystallization), 직접 증착 방법, 표면 에너지 구동 2차 입자 성장(surface-energy-driven secondary grain growth) 방법, 및 펄스형 레이저 결정화 방법 중 하나에 의해 생성되는 것인 반도체막 처리 방법.
  7. 제6항에 있어서, 상기 직접 증착 방법은 화학적 기상 증착(chemical vapor deposition), 스퍼터링(sputtering), 및 증발(evaporation) 중 하나를 포함하는 것인 반도체막 처리 방법.
  8. 제6항에 있어서, 상기 펄스형 레이저 결정화 방법은 순차적 측면 고상화와 다중 펄스 ELA 프로세스 중 하나를 포함하는 것인 반도체막 처리 방법.
  9. 삭제
  10. 삭제
  11. 제1항에 있어서, 상기 일방향은 막 평면에 수직한 방향인 것인 반도체막 처리 방법.
  12. 제11항에 있어서, 상기 막은 실리콘막이고, 상기 결정 방위는 <111> 방위인 것인 반도체막 처리 방법.
  13. 제11항에 있어서, 상기 막은 실리콘막이고, 상기 결정 방위는 <100> 방위인 것인 반도체막 처리 방법.
  14. 기판 상의 막을 처리하기 위한 장치에 있어서,
    복수 개의 레이저 빔 펄스를 발생시키기 위한 하나 이상의 레이저;
    적어도 하나의 방향으로 이동할 수 있는, 막의 위치를 설정하기 위한 막 서포트;
    마스크 서포트;
    텍스처링된 막을 생성하도록 제1 마스크를 통해 제1 세트의 레이저 빔 펄스를 지향시키는 광학계로서, 상기 텍스처링된 막은 상기 막의 표면 아래에 기판과 막 사이의 경계 근처에 있는 일방향의 결정 방위(crystallographic orientation)를 가진 결정 입자를 포함하는 것인 제1 세트의 레이저 빔 펄스를 지향시키는 광학계;
    제2 마스크를 통해 상기 텍스처링된 막으로 제2 세트의 레이저 빔 펄스를 지향시키는 광학계로서, 상기 제2 세트의 레이저 빔 펄스는 상기 텍스처링된 막을 결정화시키고, 상기 결정화는 기판과 막 사이의 경계 근처에 있는 상기 텍스처링된 막의 벌크 내에서 시작되는 것인 제2 세트의 레이저 빔 펄스를 지향시키는 광학계; 및
    상기 제1 세트의 레이저 빔 펄스와 제2 세트의 레이저 빔 펄스의 주파수와 관련하여, 상기 막 서포트와 마스크 서포트의 이동을 제어하기 위한 컨트롤러
    를 포함하는 막 처리 장치.
  15. 제14항에 있어서, 상기 텍스처링된 막은 부분 용융 재결정화, 고상 재결정화, 직접 증착 방법, 표면 에너지 구동 2차 입자 성장 방법, 및 펄스형 레이저 결정화 방법 중 하나에 의해 생성되는 것인 막 처리 장치.
  16. 제15항에 있어서, 상기 직접 증착 방법은 화학적 기상 증착, 스퍼터링, 및 증발 중 하나를 포함하는 것인 막 처리 장치.
  17. 제15항에 있어서, 상기 펄스형 레이저 결정화 방법은 순차적 측면 고상화와 다중 펄스 ELA 프로세스 중 하나를 포함하는 것인 막 처리 장치.
  18. 제14항에 있어서, 상기 막은 반도체막인 것인 막 처리 장치.
  19. 제14항에 있어서, 상기 막은 금속막인 것인 막 처리 장치.
  20. 제5항에 있어서, 상기 마스크는 불투명한 도트형 영역의 어레이를 포함하는 것인 반도체막 처리 방법.
  21. 제1항에 있어서, 상기 마이크로 구조는 순차적 측면 고상화(sequential lateral solidification) 결정화를 사용하여 생성되고, 이 순차적 측면 고상화 결정화는,
    복수 개의 레이저 빔 펄스를 발생시키는 단계;
    막의 일부분을 상기 복수 개의 레이저 빔 펄스 중 하나로 조사(照射)하는 단계로서, 상기 레이저 빔 펄스는 막의 조사되는 부분을 그 전체 두께에 걸쳐 용융시키는 세기를 갖고, 상기 막의 조사되는 부분은 냉각시에 측방으로 결정화되는 것인 빔 조사 단계; 및
    상기 막의 후속 부분이 앞서 조사된 부분과 중첩하여 결정 입자의 추가적인 측방 성장을 허용하도록, 상기 후속 부분을 패턴화된 빔으로 조사하기 위해, 상기 막을 재배치하는 단계
    를 포함하는 것인 반도체막 처리 방법.
  22. 제1항에 있어서, 위치-제어형 성장 과정에서 상기 결정 입자의 결정 방위가 유지되도록 상기 결정 방위가 선택되는 것인 반도체막 처리 방법.
  23. 제1항에 있어서, 위치-제어형 성장 과정에서 어떠한 결함도 상기 마이크로 구조 내에 형성되지 않거나 상기 결정 방위를 변경시키지 않는 결함만이 형성되도록 상기 결정 방위가 선택되는 것인 반도체막 처리 방법.
  24. 제1항에 있어서, 상기 막은 실리콘막이고, 상기 일방향은 상기 막의 평면에 수직한 방향이며, 상기 결정 방위는 <100> 방위이거나 <111> 방위인 것인 반도체막 처리 방법.
  25. 제1항에 있어서, 레이저 유도형 측면 결정화는 어떠한 결함도 상기 마이크로 구조 내에 형성되지 않거나 상기 결정 방위를 변경시키지 않는 결함만이 형성되도록 단거리에서 수행되는 것인 반도체막 처리 방법.
  26. 삭제
KR1020077013682A 2004-11-18 2004-11-18 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법 KR101212378B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/039055 WO2006055003A1 (en) 2004-11-18 2004-11-18 Systems and methods for creating crystallographic-orientation controlled poly-silicon films

Publications (2)

Publication Number Publication Date
KR20070097442A KR20070097442A (ko) 2007-10-04
KR101212378B1 true KR101212378B1 (ko) 2012-12-13

Family

ID=34959694

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013682A KR101212378B1 (ko) 2004-11-18 2004-11-18 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법

Country Status (4)

Country Link
EP (1) EP1812958A1 (ko)
JP (1) JP5068171B2 (ko)
KR (1) KR101212378B1 (ko)
WO (1) WO2006055003A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
CN101617069B (zh) 2005-12-05 2012-05-23 纽约市哥伦比亚大学理事会 处理膜的系统和方法以及薄膜
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
EP2212913A4 (en) 2007-11-21 2013-10-30 Univ Columbia SYSTEMS AND METHODS FOR PREPARING EPITAXY TEXTURED THICK FILMS
JP5135002B2 (ja) * 2008-02-28 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置
US8569155B2 (en) 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
WO2009108936A1 (en) * 2008-02-29 2009-09-03 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
CN101971293B (zh) * 2008-02-29 2014-04-16 纽约市哥伦比亚大学理事会 用于薄膜的闪光灯退火
EP2351067A4 (en) 2008-11-14 2013-07-03 Univ Columbia SYSTEMS AND METHODS FOR CRYSTALLIZATION OF THIN FILMS
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
JP5534402B2 (ja) * 2009-11-05 2014-07-02 株式会社ブイ・テクノロジー 低温ポリシリコン膜の形成装置及び方法
TWI528418B (zh) * 2009-11-30 2016-04-01 應用材料股份有限公司 在半導體應用上的結晶處理
CN102181940B (zh) * 2011-04-08 2012-07-18 光为绿色新能源股份有限公司 一种多晶硅绒面的制备方法
KR20210070417A (ko) 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203809A (ja) * 2001-10-25 2002-07-19 Hitachi Ltd 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273030A (ja) * 1994-03-28 1995-10-20 Tokyo Electron Ltd 基板上の非晶質膜の多結晶化方法及び液晶ディスプレイ基板の製造方法
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
DE19839718A1 (de) * 1998-09-01 2000-03-02 Strunk Horst P Kristallisation von Halbleiterschichten mit gepulster Laserstrahlung durch Belichtung mit einer Zweistrahlmethode
KR100400510B1 (ko) * 2000-12-28 2003-10-08 엘지.필립스 엘시디 주식회사 실리콘 결정화 장치와 실리콘 결정화 방법
DE10103670A1 (de) * 2001-01-27 2002-08-01 Christiansen Jens I Erzeugung kristalliner Si-Schichten mit (100)-Textur durch Laserbeschuß amorpher Si-Schichten auf einem Substrat
US6573163B2 (en) * 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6635555B2 (en) * 2001-02-28 2003-10-21 Sharp Laboratories Of America, Inc. Method of controlling crystallographic orientation in laser-annealed polycrystalline silicon films
JP2003124230A (ja) * 2001-10-12 2003-04-25 Hitachi Ltd 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置
US6962860B2 (en) * 2001-11-09 2005-11-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
KR100618184B1 (ko) * 2003-03-31 2006-08-31 비오이 하이디스 테크놀로지 주식회사 결정화 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002203809A (ja) * 2001-10-25 2002-07-19 Hitachi Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008521247A (ja) 2008-06-19
WO2006055003A1 (en) 2006-05-26
EP1812958A1 (en) 2007-08-01
KR20070097442A (ko) 2007-10-04
JP5068171B2 (ja) 2012-11-07

Similar Documents

Publication Publication Date Title
KR101212378B1 (ko) 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법
US7645337B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8598588B2 (en) Systems and methods for processing a film, and thin films
US8715412B2 (en) Laser-irradiated thin films having variable thickness
US8034698B2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US20040192013A1 (en) Method for fabricating single crystal silicon film
KR20070119725A (ko) 박막의 라인 스캔 순차적 횡방향 고형화
JP2001035806A (ja) 半導体薄膜の製造方法
US9087696B2 (en) Systems and methods for non-periodic pulse partial melt film processing
EP1912252A1 (en) Polysilicon thin film transistor and method of fabricating the same
CN101111925A (zh) 用于产生结晶方向受控的多晶硅膜的系统和方法
JP2007281421A (ja) 半導体薄膜の結晶化方法
JP2007281465A (ja) 多結晶膜の形成方法
JP2012038843A (ja) 半導体薄膜の製造方法、半導体デバイスおよび半導体薄膜製造装置
KR20120082022A (ko) 비-주기적 펄스 부분 용융 막가공을 위한 시스템 및 방법
WO2007108157A1 (ja) 薄膜トランジスタの製造方法、レーザー結晶化装置及び半導体装置
JP2004186559A (ja) 結晶質半導体膜およびその製造方法
JP2005217301A (ja) 半導体デバイス、その前駆体および半導体デバイスの製造方法
JP2000114175A (ja) 半導体膜結晶化方法及び製造方法
WO2006073165A1 (ja) 半導体デバイス、その製造方法および製造装置
JP2007027785A (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JP2005101311A (ja) 半導体デバイスおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee