JP5918118B2 - 結晶半導体膜の製造方法 - Google Patents
結晶半導体膜の製造方法 Download PDFInfo
- Publication number
- JP5918118B2 JP5918118B2 JP2012276217A JP2012276217A JP5918118B2 JP 5918118 B2 JP5918118 B2 JP 5918118B2 JP 2012276217 A JP2012276217 A JP 2012276217A JP 2012276217 A JP2012276217 A JP 2012276217A JP 5918118 B2 JP5918118 B2 JP 5918118B2
- Authority
- JP
- Japan
- Prior art keywords
- irradiation
- semiconductor film
- pulse
- laser
- pulse laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 title claims description 14
- 239000013078 crystal Substances 0.000 claims description 59
- 229920006395 saturated elastomer Polymers 0.000 claims description 11
- 239000010408 film Substances 0.000 description 47
- 239000010409 thin film Substances 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
このレーザアニール法では、高いパルスエネルギを持つエキシマレーザを非単結晶半導体膜に照射することで、光エネルギを吸収した半導体が溶融または半溶融状態になり、その後急速に冷却され凝固する際に結晶化する仕組みである。この際には、広い領域を処理するために、ラインビーム形状に整形したパルスレーザを相対的に短軸方向に走査しながら照射する。通常は、単結晶半導体膜を設置した設置台を移動させることでパルスレーザの走査が行われる。
ビームの短軸方向幅が十分にあれば走査ピッチを大きくすることができ、チャンネル領域にパルス毎のビームエッジができるだけ掛からないようにすることができる。しかし、この状態では、ビームエッジの照射がチャンネル領域に1回されたトランジスタとビームエッジの照射がチャンネル領域にされていない(0回)トランジスタとが併存し、トランジスタ間で特性にバラツキが生じてしまう。
前記平坦部は、エネルギー強度が最大エネルギー強度の96%以上であり、
前記半導体膜に形成されるトランジスタのチャンネル長をb(6〜40μm)として、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Eを有し、
前記照射パルスエネルギ密度Eのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をn0を予め求めておき、前記パルスレーザの照射回数nは、(n0−1)以上、3・n0以下とし、
前記パルスレーザの走査方向を前記トランジスタのチャンネル長方向とし、かつ前記パルス毎の移動量cをb/2未満とすることを特徴とする。
照射パルスエネルギ密度を微結晶化が生じる値よりも大きな値とすると、結晶粒径が極端に小さくなり、半導体としての電子移動度が1/10程度になってしまう。
また、照射パルスエネルギ密度Eのパルスレーザの照射によって結晶粒径成長が飽和するとは、個々の粒径が揃い、照射回数を増しても粒径が大きくならない状態をいう。
さらに、レーザ照射回数が、(n0−1)に達しないと、結晶粒径の成長が十分になされず、異なる粒径の結晶が混在し、電子移動度のバラツキが生じる。同様の理由で望ましくはn0以上である。
また、レーザ照射回数nは、3・n0以下とするのが望ましい。3・n0を越えると、著しく生産性が低下する。さらには、同様の理由で、2・n0以下が一層望ましい。
なお、本発明が対象とする半導体膜のチャンネル長は100μm以下とされる。なお、この範囲であれば本発明としては特に限定されるものではないが、好適には6〜40μmのチャンネル長を示すことができる。
なお、パルス毎の移動量は、本発明としては特定の量に限定されるものではないが、好適には5μm以上を例示することができる。
前記半導体膜に形成されるトランジスタのチャンネル長をb(100μm以下)として、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Eを有し、
前記パルスレーザの照射回数nは、前記照射パルスエネルギ密度Eのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をn0として(n0−1)以上とし、
前記パルスレーザの走査方向を前記トランジスタのチャンネル長方向とし、かつ前記パルス毎の移動量cをb未満とするので、適正なパルスレーザ照射回数およびパルス毎の移動量により効率的にレーザアニール処理を行うことができる。また、ビームエッジの照射によるトランジスタ特性のバラツキを小さくすることができる。
図1は、移動台1上に載置された基板にラインビーム状のエキシマレーザからなるパルスレーザ3が照射されている状態を示している。基板には、例えば膜厚35〜55nmのアモルファスSiなどの非単結晶半導体膜2が形成されている。なお、本発明としては、膜厚が上記範囲に限定されるものではない。
パルスレーザ3は、ラインビーム長Lおよびビーム幅aを有しており、移動台1を所定のピッチで移動させることで、パルスレーザ3が走査されつつ、所定のピッチおよび照射回数で非単結晶半導体膜2上に照射される。なお、パルスレーザ3の走査は、非単結晶半導体膜2に対し相対的に行われるものであればよく、上記のように非単結晶半導体膜2を移動させることで実現してもよく、パルスレーザ3側を移動させるものであってもよい。また、両者を組み合わせることも可能である。
図2は、パルスレーザ3の走査方向のビーム断面形状を示すものである。最大エネルギ強度に対し、96%以上のエネルギ強度を有する高強度領域を有し、該高強度領域の殆どが平坦部になっている。該平坦部の幅がビーム幅aとして示される。
図3は、照射パルスエネルギ密度とレーザパルスの照射による結晶粒径の大きさの関係を示す図である。照射パルスエネルギ密度が低い領域では、照射パルスエネルギ密度が増すに連れて結晶粒径が大きくなっている。例えば、その途中の照射パルスエネルギ密度E1よりも照射パルスエネルギ密度が大きくなると結晶粒径が急激に大きくなる。一方、照射パルスエネルギ密度がある程度に迄大きくなると、それ以上に照射パルスエネルギ密度が大きくなっても結晶粒径の増大は殆どなく、ある照射パルスエネルギ密度E2を越えると、結晶粒径が急激に小さくなって微結晶化が生じる。したがって上記照射パルスエネルギ密度Eは、E≦E2で示すことができる。
図4は、照射パルスエネルギ密度Eを、上記照射パルスエネルギ密度E1または照射パルスエネルギ密度E2に設定した場合に、照射回数に対する結晶粒径の関係を示す図である。いずれの照射パルスエネルギ密度の場合も、ある照射回数までは、照射回数が増加するに連れて結晶粒径が大きくなるが、ある照射回数になると結晶粒径成長はそれ以上には進行せず飽和する。この照射回数が本発明における照射回数n0として示される。
実際の照射回数nは、前記照射回数n0に対し、(n0−1)以上、3・n0以下に設定する。これにより、非単結晶半導体膜2を効果的かつ効率的に結晶化することができる。
非単結晶半導体膜2上における薄膜半導体10の配列予定状態を図5に示す。各薄膜半導体10では、ソース11、ドレイン12、ソース、ドレイン間に位置するチャンネル部13を有しており、該チャンネル部13のパルスレーザの走査方向が、チャンネル長bとなっている。上記非単結晶半導体膜2に対し走査ピッチ(パルス毎の移動量)cによってパルスレーザ3を照射、移動させると、パルス毎の移動に応じて結晶化半導体膜上にビームの継ぎ目3aが現れる。
図5(b)は、パルス毎の移動量cを前記チャンネル長bの1/2以上で、チャンネル長b未満とした場合のビーム継ぎ目3aの発生状況を示している。この例では、ビーム継ぎ目3aは、チャンネル部13に1本または2本現れることになり、薄膜半導体10の性能ばらつきは図5(a)に比べて大幅に低減される。
図5(c)は、パルス毎の移動量cを前記チャンネル領域幅bの1/2未満にした場合のビーム継ぎ目3aの発生状況を示している。この例では、ビーム継ぎ目3aは、チャンネル部13にn本または(n+1)本以上(但しnは2以上の整数)現れることになり、薄膜半導体10の性能ばらつきは顕著に低減される。
50nm厚のアモルファスSiを非単結晶半導体膜として、以下の条件で照射回数を変えてパルスレーザの照射を行った。
エキシマレーザ :LSX315C/波長308nm、周波数300Hz
ビームサイズ :ビーム長500mm×ビーム幅0.16mm
ビーム幅は、最大エネルギー強度96%以上の高強度域内の平坦部
スキャンピッチ :40μm〜8μm
照射パルスエネルギ密度
:370mJ/cm2
チャンネル長 :20μm
図7は、照射回数に応じた結晶粒径の変化を示すものであり、照射回数8回に至るまでは、照射回数の増加に応じて結晶粒径が増大している。照射回数8回以降では結晶粒径の増大は見られなかった。
したがって、照射回数8回以上で任意の照射回数、すなわちパルス間の移動量を決定することができ、9回の照射回数において、移動量は、チャンネル長未満となり、17回の照射回数において、移動量はチャンネル長/2未満になる。
2 非単結晶半導体膜
3 パルスレーザ
3a ビーム継ぎ目
10 薄膜半導体
11 ソース
12 ドレイン
13 チャンネル部
Claims (5)
- 非単結晶半導体膜に対し、ビーム短軸幅が100〜500μmでビーム短軸方向のビーム断面形状に平坦部を有するラインビーム形状のパルスレーザを相対的に走査することでパルス毎に移動させ、照射回数nで前記非単結晶半導体膜にオーバーラップ照射する結晶半導体膜の製造方法であって、
前記平坦部は、エネルギー強度が最大エネルギー強度の96%以上であり、
前記半導体膜に形成されるトランジスタのチャンネル長をb(6〜40μm)として、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Eを有し、
前記照射パルスエネルギ密度Eのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をn0を予め求めておき、前記パルスレーザの照射回数nは、(n0−1)以上、3・n0以下とし、
前記パルスレーザの走査方向を前記トランジスタのチャンネル長方向とし、かつ前記パルス毎の移動量cをb/2未満とすることを特徴とする結晶半導体膜の製造方法。 - 前記移動量が5μm以上であることを特徴とする請求項1に記載の結晶半導体膜の製造方法。
- 前記トランジスタのチャンネル幅とチャンネル長の比(チャンネル幅/チャンネル長)が1以下であることを特徴とする請求項1または2に記載の結晶半導体膜の製造方法。
- 前記非単結晶半導体がSiであることを特徴とする請求項1〜3のいずれかに記載の結晶半導体膜の製造方法。
- 前記パルスレーザがエキシマレーザであることを特徴とする請求項1〜4のいずれかに記載の結晶半導体膜の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012276217A JP5918118B2 (ja) | 2012-12-18 | 2012-12-18 | 結晶半導体膜の製造方法 |
KR1020157014644A KR102111956B1 (ko) | 2012-12-18 | 2013-11-11 | 결정 반도체막의 제조 방법 |
CN201380065862.6A CN104871291B (zh) | 2012-12-18 | 2013-11-11 | 结晶半导体膜的制造方法 |
SG11201504654PA SG11201504654PA (en) | 2012-12-18 | 2013-11-11 | Manufacturing method of crystalline semiconductor film |
PCT/JP2013/080418 WO2014097770A1 (ja) | 2012-12-18 | 2013-11-11 | 結晶半導体膜の製造方法 |
TW102143352A TWI606493B (zh) | 2012-12-18 | 2013-11-28 | 結晶半導體膜的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012276217A JP5918118B2 (ja) | 2012-12-18 | 2012-12-18 | 結晶半導体膜の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014120686A JP2014120686A (ja) | 2014-06-30 |
JP5918118B2 true JP5918118B2 (ja) | 2016-05-18 |
Family
ID=50978116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012276217A Active JP5918118B2 (ja) | 2012-12-18 | 2012-12-18 | 結晶半導体膜の製造方法 |
Country Status (6)
Country | Link |
---|---|
JP (1) | JP5918118B2 (ja) |
KR (1) | KR102111956B1 (ja) |
CN (1) | CN104871291B (ja) |
SG (1) | SG11201504654PA (ja) |
TW (1) | TWI606493B (ja) |
WO (1) | WO2014097770A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879279B2 (en) | 2017-04-26 | 2020-12-29 | The Japan Steel Works, Ltd. | Method of manufacturing display, display, and liquid crystal television |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6086394B2 (ja) * | 2015-03-11 | 2017-03-01 | 株式会社ブイ・テクノロジー | 薄膜トランジスタ基板、表示パネル、レーザーアニール方法 |
CN107924827B (zh) * | 2015-06-29 | 2022-07-01 | Ipg光子公司 | 用于非晶硅衬底的均匀结晶的基于光纤激光器的系统 |
GB201614342D0 (en) * | 2016-08-22 | 2016-10-05 | M-Solv Ltd | An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display |
JP6994947B2 (ja) * | 2016-10-20 | 2022-01-14 | 株式会社日本製鋼所 | レーザアニール方法およびレーザアニール装置 |
JP6687497B2 (ja) * | 2016-10-20 | 2020-04-22 | 株式会社日本製鋼所 | 結晶半導体膜製造方法、結晶半導体膜製造装置および結晶半導体膜製造装置の制御方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3317482B2 (ja) | 1996-11-26 | 2002-08-26 | シャープ株式会社 | 半導体装置及びその製造方法 |
JP3642546B2 (ja) * | 1997-08-12 | 2005-04-27 | 株式会社東芝 | 多結晶半導体薄膜の製造方法 |
JP3276900B2 (ja) * | 1997-09-30 | 2002-04-22 | 三洋電機株式会社 | 半導体装置及び表示装置 |
WO2000054313A1 (fr) * | 1999-03-05 | 2000-09-14 | Seiko Epson Corporation | Procede de production d'un dispositif a semiconducteur et a film fin |
JP4701467B2 (ja) * | 1999-09-22 | 2011-06-15 | ソニー株式会社 | 多結晶膜の製造方法および半導体装置の製造方法 |
US6737672B2 (en) * | 2000-08-25 | 2004-05-18 | Fujitsu Limited | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus |
JP5030345B2 (ja) * | 2000-09-29 | 2012-09-19 | 三洋電機株式会社 | 半導体装置 |
CN100481159C (zh) * | 2000-09-29 | 2009-04-22 | 三洋电机株式会社 | 半导体器件以及显示装置 |
JP4925528B2 (ja) * | 2000-09-29 | 2012-04-25 | 三洋電機株式会社 | 表示装置 |
US7160762B2 (en) | 2002-11-08 | 2007-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus |
JP2011040594A (ja) * | 2009-08-12 | 2011-02-24 | Seiko Epson Corp | 薄膜トランジスターの製造方法 |
JP4947667B2 (ja) * | 2009-11-20 | 2012-06-06 | 株式会社日本製鋼所 | 結晶半導体膜の製造方法 |
-
2012
- 2012-12-18 JP JP2012276217A patent/JP5918118B2/ja active Active
-
2013
- 2013-11-11 SG SG11201504654PA patent/SG11201504654PA/en unknown
- 2013-11-11 WO PCT/JP2013/080418 patent/WO2014097770A1/ja active Application Filing
- 2013-11-11 CN CN201380065862.6A patent/CN104871291B/zh active Active
- 2013-11-11 KR KR1020157014644A patent/KR102111956B1/ko active IP Right Grant
- 2013-11-28 TW TW102143352A patent/TWI606493B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10879279B2 (en) | 2017-04-26 | 2020-12-29 | The Japan Steel Works, Ltd. | Method of manufacturing display, display, and liquid crystal television |
Also Published As
Publication number | Publication date |
---|---|
CN104871291B (zh) | 2018-06-19 |
TWI606493B (zh) | 2017-11-21 |
TW201430914A (zh) | 2014-08-01 |
WO2014097770A1 (ja) | 2014-06-26 |
JP2014120686A (ja) | 2014-06-30 |
KR102111956B1 (ko) | 2020-05-18 |
SG11201504654PA (en) | 2015-07-30 |
KR20150096388A (ko) | 2015-08-24 |
CN104871291A (zh) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5918118B2 (ja) | 結晶半導体膜の製造方法 | |
US7645337B2 (en) | Systems and methods for creating crystallographic-orientation controlled poly-silicon films | |
KR101212378B1 (ko) | 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법 | |
JP2004311935A (ja) | 単結晶シリコン膜の製造方法 | |
JP4947667B2 (ja) | 結晶半導体膜の製造方法 | |
US20020102821A1 (en) | Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films | |
JP2007281421A (ja) | 半導体薄膜の結晶化方法 | |
JP4691331B2 (ja) | 非晶質シリコン膜の結晶化方法 | |
JP2008227077A (ja) | レーザ光のマスク構造、レーザ加工方法、tft素子およびレーザ加工装置 | |
JP2005197658A (ja) | 多結晶シリコン膜の形成方法 | |
TW201008690A (en) | Laser anneal method and apparatus | |
JP2005064134A (ja) | 薄膜半導体及びその形成方法 | |
JP2007281465A (ja) | 多結晶膜の形成方法 | |
JP4365757B2 (ja) | 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法 | |
JP5339322B2 (ja) | レーザによるシリコン結晶成長方法 | |
JP2007208174A (ja) | レーザアニール技術、半導体膜、半導体装置、及び電気光学装置 | |
JP4881197B2 (ja) | 結晶化パターンおよびこれを用いた非晶質シリコンの結晶化方法 | |
KR101915692B1 (ko) | 비정질 실리콘의 결정화 방법 | |
JP2007207896A (ja) | レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置 | |
WO2007108157A1 (ja) | 薄膜トランジスタの製造方法、レーザー結晶化装置及び半導体装置 | |
JP2021034693A (ja) | レーザアニール装置および結晶化膜の形成方法 | |
KR20050022086A (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
WO2006073165A1 (ja) | 半導体デバイス、その製造方法および製造装置 | |
JP2007134637A (ja) | 半導体薄膜の製造装置及び半導体薄膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160323 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160407 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5918118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |