CN104871291A - 结晶半导体膜的制造方法 - Google Patents

结晶半导体膜的制造方法 Download PDF

Info

Publication number
CN104871291A
CN104871291A CN201380065862.6A CN201380065862A CN104871291A CN 104871291 A CN104871291 A CN 104871291A CN 201380065862 A CN201380065862 A CN 201380065862A CN 104871291 A CN104871291 A CN 104871291A
Authority
CN
China
Prior art keywords
semiconductor film
irradiation
crystalline semiconductor
energy density
pulse laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380065862.6A
Other languages
English (en)
Other versions
CN104871291B (zh
Inventor
次田纯一
泽井美喜
町田政志
郑石焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jsw Acdina System Co ltd
Original Assignee
Japan Steel Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Steel Works Ltd filed Critical Japan Steel Works Ltd
Publication of CN104871291A publication Critical patent/CN104871291A/zh
Application granted granted Critical
Publication of CN104871291B publication Critical patent/CN104871291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种结晶半导体膜的制造方法，在对非单晶半导体膜实施激光退火时，为了以适当的扫描间距和照射次数使半导体膜结晶化，通过线射束形状的脉冲激光对非单晶半导体膜相对地进行扫描来按每一脉冲进行移动，并且通过照射次数n，从而实施交叠照射，线射束的射束短轴宽度为100～500μm，且射束短轴方向的射束断面形状具有平坦部，晶体管的沟道长度为b，脉冲激光具有照射脉冲能量密度E，该照射脉冲能量密度E比通过该脉冲激光的照射而在非单晶半导体膜上发生微结晶化的照射脉冲能量密度低，且能通过多次照射使结晶粒径成长达到饱和，通过照射脉冲能量密度E的脉冲激光的照射而使结晶粒径成长达到饱和时的照射次数为n0，照射次数n为(n0-1)以上，脉冲激光的扫描方向为所述晶体管的沟道长度方向，并且所述每一脉冲的移动量c小于b。

Description

结晶半导体膜的制造方法
技术领域
本发明涉及在非单晶半导体膜上一边使线射束(line beam)形状的脉冲激光移动、一边进行多次照射(交叠照射)的结晶半导体膜的制造方法。
背景技术
一般在电视机和电脑显示器上使用的薄膜晶体管是用非结晶硅(以下称为a－硅)来构成的，但如果用某种方法使硅结晶化(以下称为p－硅)后使用，就能大大提高TFT的功能。目前，准分子激光器退火技术已作为低温下的Si结晶化工艺得到实用，并且被广泛地运用到面向移动电话等的小型显示器的用途，甚至运用到大屏幕显示器等。
这种激光退火法是用具有高脉冲能量的准分子激光来照射非单晶半导体膜，由此使吸收了光能的半导体变成熔融或半熔融状态，然后在使其急速地冷却并凝固时实现结晶化。此时，为了大面积地进行处理，要使整形成线射束形状的脉冲激光一边相对地沿短轴方向扫描一边进行照射。一般是通过使设置了单晶半导体膜的设置台移动来进行脉冲激光的扫描。
在上述脉冲激光的扫描过程中，是以规定的间距使脉冲激光沿扫描方向移动(例如参照专利文献1)，以便对非单晶半导体膜的同一位置进行多次照射(交叠照射)。由此能够对大尺寸半导体膜实施激光退火处理。专利文献1要解决的问题是，伴随激光的顺序扫描而来的是结晶性的不均匀(误差)，而这会导致元件之间的差异。为了解决上述问题，专利文献1使脉冲激光扫描方向上的沟道区域尺寸S与脉冲激光的扫描间距P成为大致S＝nP(n为除了0以外的整数)的关系，作为结晶性Si膜的结晶分布在脉冲激光扫描方向上作周期性变化的图形，使各薄膜晶体管的沟道区域中的结晶性Si膜的结晶性分布图形的周期性变化相同。
现有技术文献
专利文献
专利文献1：日本专利特开平10－163495号公报
发明内容
发明所要解决的技术问题
然而，要根据沟道区域的尺寸将扫描间距控制成该尺寸的整数倍会导致精度方面的困难，而且若要进行高精度的扫描会大幅度地增加装置成本。
若是射束的短轴方向宽度足够大，就能增大扫描间距，并且能够尽量避免每一脉冲的射束边缘照到沟道区域。然而在这种状态下，会同时存在射束边缘在沟道区域照射一次的晶体管和射束边缘没有照射到沟道区域(零次)的晶体管，会在晶体管之间产生特性方面的差异。
为此，缩小扫描间距，从而使每一脉冲的射束边缘在沟道区域内必然照射规定次数，就能够减少结晶性的差异。这样就不会同时存在被上述边缘照射的晶体管和未被边缘部分照射的晶体管。另外，由于将照射次数的差异控制在一次，因此与有无边缘照射的差异相比，大幅度减少了特性方面的差异。
考虑到在这种边缘部分被照射的半导体上的线状区域中，会影响载体在沟道上的移动，因此考虑将脉冲激光的扫描方向设定成使线状的边缘沿着与沟道宽度正交的方向、亦即载体在沟道内的移动方向。由此能够在未实现射束边缘照射的沟道区域部分获得良好的载体移动特性。
然而，在上述扫描方向上，如果是那种沟道宽度为沟道长度以下(沟道宽度/沟道长度为1以下)的晶体管，由于与(沟道宽度/沟道长度超过1)的晶体管相比沟道宽度相对较小，因此在沟道区域内，会在宽度方向上同时存在上述边缘照射到的线状区域和边缘照射不到的区域。由此会在沟道宽度方向上产生电阻等的不均匀性，且在载体移动方面产生宽度方向的不均匀性，有可能影响晶体管特性。另外还有边缘照射到源极(source)或漏极(drain)的一部分而导致宽度方向不均匀性的问题。
本发明鉴于上述情况而作，目的在于提供一种结晶半导体膜的制造方法，该方法无需高精度的脉冲激光扫描就能够减少晶体管特性的差异，并能实现良好的结晶化。
解决技术问题所采用的技术方案
本发明的结晶半导体膜的制造方法利用线射束形状的脉冲激光对非单晶半导体膜相对地进行扫描，并按每一脉冲进行移动，且照射次数n，来对所述非单晶半导体膜实施交叠照射，所述线射束的射束短轴宽度为100～500μm，且射束短轴方向的射束断面形状具有平坦部，其特征在于，将在所述半导体膜上形成的晶体管的沟道长度设为b(100μm以下)，所述脉冲激光具有照射脉冲能量密度E，该照射脉冲能量密度E比通过该脉冲激光的照射而在所述非单晶半导体膜上发生微结晶化的照射脉冲能量密度低，且能通过多次照射使结晶粒径成长达到饱和，将通过所述照射脉冲能量密度E的脉冲激光的照射而使所述结晶粒径成长达到饱和时的照射次数设为n0，所述脉冲激光的照射次数n为(n0-1)以上，将所述脉冲激光的扫描方向设为所述晶体管的沟道长度方向，并且将所述每一脉冲的移动量c设为小于b。
本发明第二方案的结晶半导体膜的制造方法是在所述第一方案的基础上，其特征在于，所述脉冲激光照射次数n为(n0－1)以上，3·n0以下。
本发明第三方案的结晶半导体膜的制造方法是在所述第一或第二方案的基础上，其特征在于，所述移动量小于b/2。
本发明第四方案的结晶半导体膜的制造方法是在所述第一到第三方案中任一方案的基础上，其特征在于，所述移动量为5μm以上。
本发明第五方案的结晶半导体膜的制造方法是在所述第一到第四方案中任一方案的基础上，其特征在于，所述晶体管的沟道宽度与沟道长度之比(沟道宽度/沟道长度)为1以下。
本发明第六方案的结晶半导体膜的制造方法是在所述第一到第五方案中任一方案的基础上，其特征在于，所述非单晶半导体是Si。
本发明第七方案的结晶半导体膜的制造方法是在所述第一到第六方案中任一方案的基础上，其特征在于，所述脉冲激光是准分子激光。
如上所述，上述脉冲激光在短轴方向的射束断面形状里具有强度平坦的平坦部(射束宽度a)。通过将该平坦部的强度加以平均化，就能计算出脉冲激光的最大能量强度。另外，通常在平坦部的两侧具有强度向着外侧渐渐降低的斜度部。
将通过上述脉冲激光的照射脉冲能量密度E的脉冲激光照射使结晶粒径成长达到饱和时的照射次数的最小次数为n0。另外，将照射脉冲能量密度E设为比通过脉冲激光的照射而使所述非单晶半导体膜产生微结晶化的照射脉冲能量密度低的值。至于是否发生了微结晶化，可以通过电子显微镜照相等来判定。
如果将照射脉冲能量密度的值设定为比使微结晶化发生的照射脉冲能量密度的值大，结晶粒径就会变得极小，而且作为半导体的电子移动速度会变成1/10。
另外，所谓通过照射脉冲能量密度E的脉冲激光的照射而使结晶粒径成长达到饱和，是指各个粒径一致、增加照射次数也不会使粒径增大的状态。
另外，如果激光照射次数未达(n0－1)，则结晶粒径的成长不充分，会有不同粒径的结晶混杂，且会发生电子移动速度不均。基于同样的理由，希望在n0以上。
另外，激光照射次数n希望是3·n0以下。如果超过3·n0，会显著降低生产率。而基于同样的理由，最好是在2·n0以下。
如果将受到上述脉冲激光照射的半导体膜上的晶体管的沟道长度设为b，则脉冲激光的扫描间距、即每一脉冲的移动量c小于b。由此使在各沟道区域出现的激光脉冲的接缝变成一根或两根以上，能够减少晶体管的性能差异。另一方面，如果移动量c小于b/2，则沟道区域内的所述接缝就变成n根或(n+1)根以上(n是2以上的整数)。如果移动量c比b大，就会使沟道区域内的所述接缝变成零根或一根，会增大沟道区域内的晶体管的性能差异。
不过，晶体管既可以是在脉冲激光照射时形成沟道区域，也可以在之后形成沟道区域。
另外，本发明所针对的半导体膜的沟道长度设为100μm以下。只要是在上述范围内本发明就无特别限定，但最好沟道长度为6～40μm。
利用上述激光照射次数n及每一脉冲的移动量c，脉冲激光的射束宽度a可以用a＝n·c来表示。该射束宽度最好设定为100～500μm。如果射束宽度过大，则当能量密度固定时，脉冲激光的长轴方向上的射束长度就会变小，因此每一扫描能够处理的面积就会减少，导致处理效率低下。而如果射束宽度小于100μm，则扫描间距会变小，会导致生产效率低下。
另外，对于每一脉冲的移动量，本发明虽未限定成特定的量，但可以将5μm以上作为较佳例子。
成为本发明处理对象的半导体不限定为特定的材质，但可以将Si作为较佳例子。另外，作为脉冲激光，可以将准分子激光作为较佳例子。另外，本发明的制造方法除了使非晶质的半导体膜结晶化外，还包括使结晶质的半导体膜单晶化等变换的方法。
发明效果
如上所述，本发明的结晶半导体膜的制造方法利用线射束形状的脉冲激光对非单晶半导体膜相对地进行扫描，并按每一脉冲进行移动，且照射次数n，来对所述非单晶半导体膜实施交叠照射以实现结晶化，所述线射束的射束短轴宽度为100～500μm，且射束短轴方向的射束断面形状具有平坦部，将在所述半导体膜上形成的晶体管的沟道长度设为b(100μm以下)，所述脉冲激光具有照射脉冲能量密度E，该照射脉冲能量密度E比通过该脉冲激光的照射而在所述非单晶半导体膜上发生微结晶化的照射脉冲能量密度低，且能通过多次照射使结晶粒径成长达到饱和，将通过所述照射脉冲能量密度E的脉冲激光的照射而使所述结晶粒径成长达到饱和时的照射次数设为n0，所述脉冲激光的照射次数n为(n0-1)以上，由于设所述脉冲激光的扫描方向为所述晶体管的沟道长度方向，并且使所述每一脉冲的移动量c小于b，因此能够利用适当的脉冲激光照射次数以及每一脉冲的移动量而更有效地实施激光退火处理。另外，能够减少射束边缘的照射导致的晶体管特性的差异。
附图说明
图1是表示本发明一实施方式的对非单晶半导体膜实施的脉冲激光照射状态的图。
图2是表示脉冲激光的扫描方向的射束断面形状的图。
图3是表示脉冲激光的照射脉冲能量密度与脉冲激光的照射所形成的结晶粒径大小之间的关系的图。
图4是表示脉冲激光为规定的照射脉冲能量密度时照射次数与结晶粒径之间的关系的图。
图5是表示每一脉冲的移动量与沟道区域宽度之间的关系中射束接缝的发生状况的图。
图6是表示本发明一实施方式的结晶化半导体的替代附图的照片。
图7是表示照射次数与粒径变化之间的关系的图表。
具体实施方式
以下说明本发明的一个实施方式。
图1表示对载放在移动台1上的基板照射由线射束状准分子激光组成的脉冲激光3的状态。在基板上形成了例如膜厚为35～55nm的非结晶Si等非单晶半导体膜2。不过，本发明的膜厚不限定为上述范围。
脉冲激光3具有线射束长度L以及射束宽度a，通过以规定的间距使移动台1移动，使脉冲激光3一边扫描，一边以规定的间距及照射次数对非单晶半导体膜2上进行照射。不过，脉冲激光3的扫描只要能够针对非单晶半导体膜2相对地进行即可，既可以如上述那样使非单晶半导体膜2移动，也可以是使脉冲激光3移动。还可以将两种方法组合。
图2表示脉冲激光3的扫描方向的射束断面形状。具有高强度区域，该区域具有最大能量强度的96％以上的能量强度，该高强度区域的大部分为平坦部。该平坦部的宽度用射束宽度a来表示。
另外，将脉冲激光3设定成在对非单晶半导体膜2进行照射时该非单晶半导体膜2不会微结晶化的照射脉冲能量密度E。作为照射脉冲能量密度，例如是320～420mJ/cm2。但本发明的照射脉冲能量密度不限定在特定的范围内。
图3是表示照射脉冲能量密度与激光脉冲的照射所形成的结晶粒径大小之间的关系的图。在照射脉冲能量密度较低的区域，会随着照射脉冲能量密度的增加而使结晶粒径增大。例如，当照射脉冲能量密度比中途的照射脉冲能量密度E1大时，结晶粒径会急剧增大。另一方面，当照射脉冲能量密度增大到某种程度时，即使照射脉冲能量密度进一步增大，结晶粒径也几乎不再增大，并且一旦超过某个照射脉冲能量密度E2，结晶粒径会急剧缩小，从而发生微结晶化。因此，上述照射脉冲能量密度E可以用E≤E2来表示。
将照射脉冲能量密度设定为上述E的值，并对非单晶半导体膜2进行照射时，即使将照射次数设定为某个次数以上，结晶粒径成长也会饱和。结晶粒径成长的饱和通过SEM照片来判断。
图4是表示将照射脉冲能量密度E设定成上述照射脉冲能量密度E1或照射脉冲能量密度E2时，照射次数与结晶粒径的关系的图。无论是何种照射脉冲能量密度，在达到某一照射次数之前，结晶粒径会随着照射次数增加而增大，但一旦达到某一照射次数，结晶粒径的成长便达到饱和而不再继续。该照射次数表示为本发明中的照射次数n0。
针对所述照射次数n0，将实际的照射次数n设定为(n0－1)以上、3·n0以下。由此能够有效且高效地使非单晶半导体膜2结晶化。
在通过上述脉冲激光的照射而实现结晶化的结晶化半导体膜上，以规定的间隔形成薄膜半导体。该间隔设定为1mm以下较佳。另外，薄膜半导体分别具有规定的沟道长度b，并且沟道长度b设计成100μm以下，较佳的是6～40μm的长度。
图5表示非单晶半导体膜2上的薄膜半导体10的排列预定状态。各薄膜半导体10具有源极11、漏极12、以及位于源极、漏极之间的沟道部13，该沟道部13的脉冲激光的扫描方向成为沟道长度b。当针对上述非单晶半导体膜2而按照扫描间距(每一脉冲的移动量)c来使照射脉冲激光3并移动时，就会与每一脉冲的移动对应地在结晶化半导体膜上出现射束的接缝3a。
图5(a)表示当每一脉冲的移动量c比所述沟道长度b大时射束接缝3a的发生状况。在本例中，射束接缝3a或是没有位于沟道部13(零根)或是出现一根，薄膜半导体10的性能差异大。
图5(b)表示当每一脉冲的移动量c是所述沟道长度b的1/2以上且不到沟道长度b时射束接缝3a的发生状况。在本例中，射束接缝3a在沟道部13出现一根或是两根，薄膜半导体10的性能差异比图5(a)大幅度减少。
图5(c)表示当每一脉冲的移动量c不到所述沟道长度b的1/2时射束接缝3a的发生状况。在本例中，射束接缝3a在沟道部13出现n根或(n+1)根以上(n是2以上的整数)，薄膜半导体10的性能差异显著减少。
(实施例1)
以下说明本发明的一个实施例。
将50nm厚的非结晶Si作为非单晶半导体膜，按以下的条件改变照射次数来进行脉冲激光的照射。
准分子激光：LSX315C/波长308nm、频率300Hz
射束尺寸：射束长500mm×射束宽0.16mm
射束宽度为最大能量强度96％以上的高强度区域内的平坦部
扫描间距：40μm～80μm
照射脉冲能量密度：370mJ/cm2
沟道长度：20μm
上述脉冲激光的照射脉冲能量密度在能使微结晶产生的照射脉冲能量密度以下，在照射次数四次到照射次数八次的范围内，结晶粒径逐渐成长，而当照射次数超过八次时，结晶粒径成长就达到饱和。
通过SEM照片对按规定的照射次数照射了脉冲激光的部位进行了观察，且用图6来显示该照片。如图6所示，照射次数为八次时，可实现良好的结晶化，而当照射次数增加到十二、十六、二十次时，结晶粒径几乎不见增加。
图7表示与照射次数对应的结晶粒径的变化，在照射次数为八次之前，结晶粒径随着照射次数的增加而增大。而在照射次数超过八次时就看不到结晶粒径的增大。
从而，在照射次数八次以上就可决定任意的照射次数、即脉冲间的移动量，在照射次数为九次时，移动量小于沟道长度，在照射次数为十七次时移动量就小于沟道长度/2。
符号说明
1 移动台
2 非单晶半导体膜
3 脉冲激光
3a 射束接缝
10 薄膜半导体
11 源极
12 漏极
13 沟道部

Claims (7)

1.一种结晶半导体膜的制造方法，利用线射束形状的脉冲激光对非单晶半导体膜相对地进行扫描来按每一脉冲进行移动，并且通过照射次数n，从而对所述非单晶半导体膜实施交叠照射，所述线射束的射束短轴宽度为100～500μm，且射束短轴方向的射束断面形状具有平坦部，其特征在于，
在所述半导体膜上形成的晶体管的沟道长度为b(100μm以下)，
所述脉冲激光具有照射脉冲能量密度E，该照射脉冲能量密度E比通过该脉冲激光的照射而在所述非单晶半导体膜上发生微结晶化的照射脉冲能量密度低，且能通过多次照射使结晶粒径成长达到饱和，
通过所述照射脉冲能量密度E的脉冲激光的照射而使所述结晶粒径成长达到饱和时的照射次数为n0，所述脉冲激光的照射次数n为(n0-1)以上，
所述脉冲激光的扫描方向为所述晶体管的沟道长度方向，并且所述每一脉冲的移动量c小于b。
2.如权利要求1所述的结晶半导体膜的制造方法，其特征在于，
所述脉冲激光照射次数n为(n0－1)以上、3·n0以下。
3.如权利要求1或2所述的结晶半导体膜的制造方法，其特征在于，
所述移动量小于b/2。
4.如权利要求1～3中任一项所述的结晶半导体膜的制造方法，其特征在于，
所述移动量为5μm以上。
5.如权利要求1～4中任一项所述的结晶半导体膜的制造方法，其特征在于，
所述晶体管的沟道宽度与沟道长度之比(沟道宽度/沟道长度)为1以下。
6.如权利要求1～5中任一项所述的结晶半导体膜的制造方法，其特征在于，
所述非单晶半导体是Si。
7.如权利要求1～6中任一项所述的结晶半导体膜的制造方法，其特征在于，
所述脉冲激光是准分子激光。
CN201380065862.6A 2012-12-18 2013-11-11 结晶半导体膜的制造方法 Active CN104871291B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-276217 2012-12-18
JP2012276217A JP5918118B2 (ja) 2012-12-18 2012-12-18 結晶半導体膜の製造方法
PCT/JP2013/080418 WO2014097770A1 (ja) 2012-12-18 2013-11-11 結晶半導体膜の製造方法

Publications (2)

Publication Number Publication Date
CN104871291A true CN104871291A (zh) 2015-08-26
CN104871291B CN104871291B (zh) 2018-06-19

Family

ID=50978116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380065862.6A Active CN104871291B (zh) 2012-12-18 2013-11-11 结晶半导体膜的制造方法

Country Status (6)

Country Link
JP (1) JP5918118B2 (zh)
KR (1) KR102111956B1 (zh)
CN (1) CN104871291B (zh)
SG (1) SG11201504654PA (zh)
TW (1) TWI606493B (zh)
WO (1) WO2014097770A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6086394B2 (ja) 2015-03-11 2017-03-01 株式会社ブイ・テクノロジー 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
KR102509883B1 (ko) * 2015-06-29 2023-03-13 아이피지 포토닉스 코포레이션 비정질 실리콘 기재의 균일한 결정화를 위한 섬유 레이저-기반 시스템
GB201614342D0 (en) * 2016-08-22 2016-10-05 M-Solv Ltd An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display
JP6687497B2 (ja) * 2016-10-20 2020-04-22 株式会社日本製鋼所 結晶半導体膜製造方法、結晶半導体膜製造装置および結晶半導体膜製造装置の制御方法
WO2018074282A1 (ja) * 2016-10-20 2018-04-26 株式会社日本製鋼所 レーザアニール方法およびレーザアニール装置
JP6941473B2 (ja) 2017-04-26 2021-09-29 株式会社日本製鋼所 ディスプレイの製造方法、ディスプレイ及び液晶テレビ

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1346153A (zh) * 2000-09-29 2002-04-24 三洋电机株式会社 半导体器件
US20030104682A1 (en) * 2000-08-25 2003-06-05 Fujitsu Limited Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
CN1700266A (zh) * 2000-09-29 2005-11-23 三洋电机株式会社 半导体器件以及显示装置
JP2011040594A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 薄膜トランジスターの製造方法
CN102630336A (zh) * 2009-11-20 2012-08-08 株式会社日本制钢所 结晶半导体膜的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3317482B2 (ja) * 1996-11-26 2002-08-26 シャープ株式会社 半導体装置及びその製造方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
JP3276900B2 (ja) * 1997-09-30 2002-04-22 三洋電機株式会社 半導体装置及び表示装置
WO2000054313A1 (fr) * 1999-03-05 2000-09-14 Seiko Epson Corporation Procede de production d'un dispositif a semiconducteur et a film fin
JP4701467B2 (ja) * 1999-09-22 2011-06-15 ソニー株式会社 多結晶膜の製造方法および半導体装置の製造方法
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
US7160762B2 (en) 2002-11-08 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030104682A1 (en) * 2000-08-25 2003-06-05 Fujitsu Limited Semiconductor device, manufacturing method therefor, and semiconductor manufacturing apparatus
CN1346153A (zh) * 2000-09-29 2002-04-24 三洋电机株式会社 半导体器件
CN1700266A (zh) * 2000-09-29 2005-11-23 三洋电机株式会社 半导体器件以及显示装置
JP2011040594A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 薄膜トランジスターの製造方法
CN102630336A (zh) * 2009-11-20 2012-08-08 株式会社日本制钢所 结晶半导体膜的制造方法

Also Published As

Publication number Publication date
SG11201504654PA (en) 2015-07-30
TWI606493B (zh) 2017-11-21
KR102111956B1 (ko) 2020-05-18
TW201430914A (zh) 2014-08-01
CN104871291B (zh) 2018-06-19
JP2014120686A (ja) 2014-06-30
KR20150096388A (ko) 2015-08-24
WO2014097770A1 (ja) 2014-06-26
JP5918118B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
CN104871291A (zh) 结晶半导体膜的制造方法
CN101184871B (zh) 薄膜的线扫描顺序横向固化
CN1179401C (zh) 激光热处理方法,激光热处理装置以及半导体装置
KR101527457B1 (ko) 에피택셜성장용 내부개질기판, 다층막형성 내부개질기판, 반도체 디바이스, 반도체 벌크 기판 및 그들의 제조 방법
US8802580B2 (en) Systems and methods for the crystallization of thin films
US20020102822A1 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
KR101212378B1 (ko) 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법
CN1131341A (zh) 半导体器件及其制造方法
CN102971833A (zh) 激光退火处理装置及激光退火处理方法
CN102630336B (zh) 结晶半导体膜的制造方法
CN101038867B (zh) 结晶半导体薄膜的方法
CN105026625A (zh) GaN衬底及GaN衬底的制造方法
CN1674229A (zh) 多晶半导体膜制造方法及其装置和图像显示面板
CN106663629B (zh) 扫描脉冲退火装置及方法
CN100495721C (zh) 具有平坦表面的多晶硅薄膜及其制造方法
JP4389514B2 (ja) 薄膜半導体の形成方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
TW200820344A (en) A method of manufacturing low temperature polysilicon film
JP2005197657A (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
JP6687497B2 (ja) 結晶半導体膜製造方法、結晶半導体膜製造装置および結晶半導体膜製造装置の制御方法
JP2004103794A (ja) シリコン結晶化方法及びレーザアニール装置
KR101915692B1 (ko) 비정질 실리콘의 결정화 방법
KR20060133332A (ko) Ｓｌｓ결정화 마스크와, 이를 이용한 ｓｌｓ결정화 장치 및ｓｌｓ결정화 방법
JP2005252287A (ja) レーザ熱処理方法、レーザ熱処理装置および半導体デバイス
TW200531158A (en) Laser-annealed process photomask and method for forming polysilicon film layer by laser annealing

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220402

Address after: Kanagawa

Patentee after: JSW acdina System Co.,Ltd.

Address before: Tokyo

Patentee before: THE JAPAN STEEL WORKS, Ltd.