JP2014120686A - 結晶半導体膜の製造方法 - Google Patents

結晶半導体膜の製造方法 Download PDF

Info

Publication number
JP2014120686A
JP2014120686A JP2012276217A JP2012276217A JP2014120686A JP 2014120686 A JP2014120686 A JP 2014120686A JP 2012276217 A JP2012276217 A JP 2012276217A JP 2012276217 A JP2012276217 A JP 2012276217A JP 2014120686 A JP2014120686 A JP 2014120686A
Authority
JP
Japan
Prior art keywords
irradiation
semiconductor film
pulse
pulse laser
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012276217A
Other languages
English (en)
Other versions
JP5918118B2 (ja
Inventor
Junichi Tsugita
純一 次田
Yoshiki Sawai
美喜 澤井
Masashi Machida
政志 町田
Sughwan Chung
石煥 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Steel Works Ltd
Original Assignee
Japan Steel Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Steel Works Ltd filed Critical Japan Steel Works Ltd
Priority to JP2012276217A priority Critical patent/JP5918118B2/ja
Priority to PCT/JP2013/080418 priority patent/WO2014097770A1/ja
Priority to SG11201504654PA priority patent/SG11201504654PA/en
Priority to CN201380065862.6A priority patent/CN104871291B/zh
Priority to KR1020157014644A priority patent/KR102111956B1/ko
Priority to TW102143352A priority patent/TWI606493B/zh
Publication of JP2014120686A publication Critical patent/JP2014120686A/ja
Application granted granted Critical
Publication of JP5918118B2 publication Critical patent/JP5918118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678Beam shaping, e.g. using a mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686Pulsed laser beam
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691Scanning of a beam

Abstract

【課題】非単結晶半導体膜をレーザアニールする際に、適切な走査ピッチと照射回数によって半導体膜を結晶化する。
【解決手段】非単結晶半導体膜に対し、短軸幅100〜500μmで短軸方向のビーム断面形状に平坦部を有するラインビーム形状のパルスレーザを相対的に走査することでパルス毎に移動させ、照射回数nでオーバーラップ照射する製造方法であって、トランジスタのチャンネル長をbとして、パルスレーザは、パルスレーザの照射により非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度より低く、複数回数照射により結晶粒径成長が飽和する照射パルスエネルギ密度Eを有し、照射回数nは、照射パルスエネルギ密度Eのパルスレーザ照射によって結晶粒径成長が飽和する照射回数をn0として(n0−1)以上とし、パルスレーザの走査方向を前記トランジスタのチャンネル長方向とし、かつ前記パルス毎の移動量cをb未満とする。
【選択図】図1

Description

この発明は、非単結晶半導体膜上に、ラインビーム形状のパルスレーザを移動させつつ複数回照射(オーバラップ照射)する結晶半導体膜の製造方法に関するものである。
一般的にTVやPCディスプレイで用いられている薄膜トランジスタは、アモルファス(非結晶)シリコン(以降a−シリコンという)により構成されているが、何らかの手段でシリコンを結晶化(以降p−シリコンという)して利用することでTFTとしての性能を格段に向上させることができる。現在は、低温度でのSi結晶化プロセスとしてエキシマレーザアニール技術がすでに実用化されており、携帯電話等の小型ディスプレイ向け用途で頻繁に利用されており、さらに大画面ディスプレイなどへの実用化がなされている。
このレーザアニール法では、高いパルスエネルギを持つエキシマレーザを非単結晶半導体膜に照射することで、光エネルギを吸収した半導体が溶融または半溶融状態になり、その後急速に冷却され凝固する際に結晶化する仕組みである。この際には、広い領域を処理するために、ラインビーム形状に整形したパルスレーザを相対的に短軸方向に走査しながら照射する。通常は、単結晶半導体膜を設置した設置台を移動させることでパルスレーザの走査が行われる。
上記パルスレーザの走査においては、非単結晶半導体膜の同一位置にパルスレーザが複数回照射(オーバーラップ照射)されるように、所定のピッチでパルスレーザを走査方向に移動させている(例えば特許文献1参照)。これにより、サイズの大きい半導体膜のレーザアニール処理を可能にしている。なお、特許文献1では、レーザの順次走査に伴う結晶性の不均一性(ばらつき)が素子間のばらつきを生じさせる原因となることを課題にしている。そしてこの課題解決のため、特許文献1では、パルスレーザの走査方向におけるチャンネル領域のサイズSと、パルスレーザの走査ピッチPとが概略S=nP(nは0を除く整数)となるようにして、結晶性Si膜の結晶分布がパルスレーザ光の走査方向に周期的に変化するパターンとし、各薄膜トランジスタのチャンネル領域における結晶性Si膜は、結晶性分布のパターンの周期的な変化が等しくなるようにしている。
特開平10−163495号公報
しかし、走査ピッチをチャンネル領域のサイズに合わせてサイズの整数倍に制御することは精度的に困難性を伴うものであり、高精度の走査を行うものとすれば装置コストが大幅にアップしてしまう。
ビームの短軸方向幅が十分にあれば走査ピッチを大きくすることができ、チャンネル領域にパルス毎のビームエッジができるだけ掛からないようにすることができる。しかし、この状態では、ビームエッジの照射がチャンネル領域に1回されたトランジスタとビームエッジの照射がチャンネル領域にされていない(0回)トランジスタとが併存し、トランジスタ間で特性にバラツキが生じてしまう。
このため、走査ピッチを小さくして、チャンネル領域においてパルス毎のビームエッジが所定回数必ず照射されるようにして結晶性のバラツキを小さくすることができる。これによれば、上記エッジの照射がなされたトランジスタとエッジ部分の照射がされていないトランジスタとの併存はなくなる。また、回数の相違も1回に抑えられるため、エッジの照射有無に比べれば、特性のバラツキは格段に小さくなる。
このようなエッジ部分で照射された半導体上の線状の領域では、チャンネルにおけるキャリアの移動に影響が生じると考えられるため、線状のエッジがチャンネル幅と直交する方向、すなわち、チャンネル内でのキャリアの移動方向に沿って位置するようにパルスレーザの走査方向を設定することが考えられる。これによりビームエッジの照射が行われていないチャンネル領域の部分で良好なキャリア移動の特性が期待される。
しかし、上記走査方向においては、チャンネル幅がチャンネル長以下(チャンネル幅/チャンネル長が1以下)であるようなトランジスタでは、(チャンネル幅/チャンネル長が1超)のものに比べてチャンネル幅が相対的に小さくなっているので、チャンネル領域において上記エッジが照射された線状の領域とエッジが照射されていない領域とが幅方向に併存する。これによりチャンネル幅方向で抵抗などの不均一性が生じ、キャリアの移動において幅方向で不均一性が生じトランジスタ特性に影響を与えるおそれがあるという問題がある。また、エッジがソースやドレインの一部に掛かって幅方向の不均一性を招くという問題もある。
本願発明は、上記事情を背景としてなされたものであり、高精度のパルスレーザの走査を要することなくトランジスタの特性のバラツキを低減して結晶化などを良好に行うことができる結晶半導体膜の製造方法を提供することを目的とする。
すなわち、本発明の結晶半導体膜の製造方法は、非単結晶半導体膜に対し、ビーム短軸幅が100〜500μmでビーム短軸方向のビーム断面形状に平坦部を有するラインビーム形状のパルスレーザを相対的に走査することでパルス毎に移動させ、照射回数nで前記非単結晶半導体膜にオーバーラップ照射する結晶半導体膜の製造方法であって、
前記半導体膜に形成されるトランジスタのチャンネル長をb(100μm以下)として、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Eを有し、
前記パルスレーザの照射回数nは、前記照射パルスエネルギ密度Eのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をn0として(n0−1)以上とし、
前記パルスレーザの走査方向を前記トランジスタのチャンネル長方向とし、かつ前記パルス毎の移動量cをb未満とすることを特徴とする。
第2の本発明の結晶半導体膜の製造方法は、前記第1の本発明において、前記パルスレーザ照射回数nは、(n0−1)以上、3・n0以下であることを特徴とする。
第3の本発明の結晶半導体膜の製造方法は、前記第1または第2の本発明において、前記移動量がb/2未満であることを特徴とする。
第4の本発明の結晶半導体膜の製造方法は、前記第1〜第3の本発明のいずれかにおいて、前記移動量が5μm以上であることを特徴とする。
第5の本発明の結晶半導体膜の製造方法は、前記第1〜第4の本発明のいずれかにおいて、前記トランジスタのチャンネル幅とチャンネル長の比(チャンネル幅/チャンネル長)が1以下であることを特徴とする。
第6の本発明の結晶半導体膜の製造方法は、前記第1〜第5の本発明のいずれかにおいて、前記非単結晶半導体がSiであることを特徴とする。
第7の本発明の結晶半導体膜の製造方法は、前記第1〜第6の本発明のいずれかにおいて、前記パルスレーザがエキシマレーザであることを特徴とする。
上記パルスレーザは、上記したように、短軸方向のビーム断面形状に強度が平坦な平坦部(ビーム幅a)を有している。この平坦部の強度を平均化することでパルスレーザの最大エネルギ強度を算出することができる。また、通常、平坦部の両側には、外側に向けて次第に強度が低下するスティープネス部を有している。
上記パルスレーザの照射パルスエネルギ密度Eのパルスレーザの照射によって結晶粒径成長が飽和する際の照射回数の最小回数をn0とする。なお、照射パルスエネルギ密度Eは、パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低い値とする。微結晶化が生じるか否かは、電子顕微鏡写真等により判定することができる。
照射パルスエネルギ密度を微結晶化が生じる値よりも大きな値とすると、結晶粒径が極端に小さくなり、半導体としての電子移動度が1/10程度になってしまう。
また、照射パルスエネルギ密度Eのパルスレーザの照射によって結晶粒径成長が飽和するとは、個々の粒径が揃い、照射回数を増しても粒径が大きくならない状態をいう。
さらに、レーザ照射回数が、(n0−1)に達しないと、結晶粒径の成長が十分になされず、異なる粒径の結晶が混在し、電子移動度のバラツキが生じる。同様の理由で望ましくはn0以上である。
また、レーザ照射回数nは、3・n0以下とするのが望ましい。3・n0を越えると、著しく生産性が低下する。さらには、同様の理由で、2・n0以下が一層望ましい。
上記パルスレーザの照射がおこなわれる半導体膜上のトランジスタのチャンネル長をbとすると、パルスレーザの走査ピッチ、すなわちパルス毎の移動量cは、b未満とするこれにより、各チャンネル領域で現れるレーザパルスの継ぎ目は1本または2本以上となり、トランジスタの性能ばらつきを低減することができる。一方、移動量cがb/2未満であると、チャンネル領域における前記継ぎ目はn本または(n+1)本以上(但しnは2以上の整数)になる。移動量cがbよりも大きくなるとチャンネル領域における前記継ぎ目は0本もしくは1本になり、チャンネル領域でのトランジスタの性能ばらつきが大きくなる。
なお、トランジスタは、パルスレーザの照射に際し、チャンネル領域が形成されているものであってもよく、また、その後チャンネル領域が形成されるものであってもよい。
なお、本発明が対象とする半導体膜のチャンネル長は100μm以下とされる。なお、この範囲であれば本発明としては特に限定されるものではないが、好適には6〜40μmのチャンネル長を示すことができる。
上記レーザ照射回数nおよびパルス毎の移動量cによって、パルスレーザのビーム幅aは、a=n・cで示される。このビーム幅は、100〜500μmとするのが望ましい。ビーム幅を大きくしすぎると、エネルギ密度を一定にする場合、パルスレーザの長軸方向におけるビーム長が小さくなるので、一走査で処理できる面積が小さくなり、処理効率が低下する。また、ビーム幅が100μm未満になると、走査ピッチが小さくなり、生産効率が低下する。
なお、パルス毎の移動量は、本発明としては特定の量に限定されるものではないが、好適には5μm以上を例示することができる。
本発明の処理対象となる半導体は、特定の材質に限定されないが、Siを好適なものとして挙げることができる。また、パルスレーザとしては、エキシマレーザを好適なものとして挙げることができる。また、本発明の製造方法では、非晶質の半導体膜を結晶化させるものの他、結晶質の半導体膜を単結晶化などの改質を行うものも含まれる。
以上説明したように、本発明の結晶半導体膜の製造方法によれば、非単結晶半導体膜に対し、ビーム短軸幅が100〜500μmでビーム短軸方向のビーム断面形状に平坦部を有するラインビーム形状のパルスレーザを相対的に走査することでパルス毎に移動させ、照射回数nで前記非単結晶半導体膜にオーバーラップ照射して結晶化を行う結晶半導体膜の製造方法であって、
前記半導体膜に形成されるトランジスタのチャンネル長をb(100μm以下)として、
前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Eを有し、
前記パルスレーザの照射回数nは、前記照射パルスエネルギ密度Eのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をn0として(n0−1)以上とし、
前記パルスレーザの走査方向を前記トランジスタのチャンネル長方向とし、かつ前記パルス毎の移動量cをb未満とするので、適正なパルスレーザ照射回数およびパルス毎の移動量により効率的にレーザアニール処理を行うことができる。また、ビームエッジの照射によるトランジスタ特性のバラツキを小さくすることができる。
本発明の一実施形態における、非単結晶半導体膜に対するパルスレーザ照射状態を示す図である。 同じく、パルスレーザの走査方向のビーム断面形状を示す図である。 同じく、パルスレーザの照射パルスエネルギ密度とパルスレーザの照射による結晶粒径の大きさの関係を示す図である 同じく、パルスレーザが所定の照射パルスエネルギ密度の場合に、照射回数と結晶粒径との関係を示す図である。 同じく、パルス毎の移動量とチャンネル領域幅との関係におけるビーム継ぎ目の発生状況を示す図である。 本発明の一実施例における結晶化半導体を示す図面代用写真である。 同じく、照射回数に対する粒径変化の関係を示すグラフである。
以下に、本発明の一実施形態を説明する。
図1は、移動台1上に載置された基板にラインビーム状のエキシマレーザからなるパルスレーザ3が照射されている状態を示している。基板には、例えば膜厚35〜55nmのアモルファスSiなどの非単結晶半導体膜2が形成されている。なお、本発明としては、膜厚が上記範囲に限定されるものではない。
パルスレーザ3は、ラインビーム長Lおよびビーム幅aを有しており、移動台1を所定のピッチで移動させることで、パルスレーザ3が走査されつつ、所定のピッチおよび照射回数で非単結晶半導体膜2上に照射される。なお、パルスレーザ3の走査は、非単結晶半導体膜2に対し相対的に行われるものであればよく、上記のように非単結晶半導体膜2を移動させることで実現してもよく、パルスレーザ3側を移動させるものであってもよい。また、両者を組み合わせることも可能である。
図2は、パルスレーザ3の走査方向のビーム断面形状を示すものである。最大エネルギ強度に対し、96%以上のエネルギ強度を有する高強度領域を有し、該高強度領域の殆どが平坦部になっている。該平坦部の幅がビーム幅aとして示される。
また、パルスレーザ3は、非単結晶半導体膜2に照射される際に、該非単結晶半導体膜2が微結晶化しない照射パルスエネルギ密度Eに設定されている。照射パルスエネルギ密度としては、例えば320〜420mJ/cmが例示される。但し、本発明としては、照射パルスエネルギ密度が特定の範囲に限定されるものではない。
図3は、照射パルスエネルギ密度とレーザパルスの照射による結晶粒径の大きさの関係を示す図である。照射パルスエネルギ密度が低い領域では、照射パルスエネルギ密度が増すに連れて結晶粒径が大きくなっている。例えば、その途中の照射パルスエネルギ密度E1よりも照射パルスエネルギ密度が大きくなると結晶粒径が急激に大きくなる。一方、照射パルスエネルギ密度がある程度に迄大きくなると、それ以上に照射パルスエネルギ密度が大きくなっても結晶粒径の増大は殆どなく、ある照射パルスエネルギ密度E2を越えると、結晶粒径が急激に小さくなって微結晶化が生じる。したがって上記照射パルスエネルギ密度Eは、E≦E2で示すことができる。
照射パルスエネルギ密度を上記Eの値に設定して、非単結晶半導体膜2に照射する際には、ある回数以上に照射回数を設定しても、結晶粒径成長が飽和する。結晶粒径成長の飽和は、SEM写真により判定する。
図4は、照射パルスエネルギ密度Eを、上記照射パルスエネルギ密度E1または照射パルスエネルギ密度E2に設定した場合に、照射回数に対する結晶粒径の関係を示す図である。いずれの照射パルスエネルギ密度の場合も、ある照射回数までは、照射回数が増加するに連れて結晶粒径が大きくなるが、ある照射回数になると結晶粒径成長はそれ以上には進行せず飽和する。この照射回数が本発明における照射回数n0として示される。
実際の照射回数nは、前記照射回数n0に対し、(n0−1)以上、3・n0以下に設定する。これにより、非単結晶半導体膜2を効果的かつ効率的に結晶化することができる。
上記パルスレーザの照射によって結晶化された結晶化半導体膜では、所定の間隔で薄膜半導体が形成される。該間隔は、好適には1mm以下に設定される。また、薄膜半導体では、それぞれ所定のチャンネル長bを有しており、チャンネル長bは、100μm以下、好適には6〜40μmの長さに設計される。
非単結晶半導体膜2上における薄膜半導体10の配列予定状態を図5に示す。各薄膜半導体10では、ソース11、ドレイン12、ソース、ドレイン間に位置するチャンネル部13を有しており、該チャンネル部13のパルスレーザの走査方向が、チャンネル長bとなっている。上記非単結晶半導体膜2に対し走査ピッチ(パルス毎の移動量)cによってパルスレーザ3を照射、移動させると、パルス毎の移動に応じて結晶化半導体膜上にビームの継ぎ目3aが現れる。
図5(a)は、パルス毎の移動量cを前記チャンネル長bよりも大きくした場合のビーム継ぎ目3aの発生状況を示している。この例では、ビーム継ぎ目3aは、チャンネル部13に位置しないか(0本)、1本現れることになり、薄膜半導体10の性能ばらつきを大きくする。
図5(b)は、パルス毎の移動量cを前記チャンネル長bの1/2以上で、チャンネル長b未満とした場合のビーム継ぎ目3aの発生状況を示している。この例では、ビーム継ぎ目3aは、チャンネル部13に1本または2本現れることになり、薄膜半導体10の性能ばらつきは図5(a)に比べて大幅に低減される。
図5(c)は、パルス毎の移動量cを前記チャンネル領域幅bの1/2未満にした場合のビーム継ぎ目3aの発生状況を示している。この例では、ビーム継ぎ目3aは、チャンネル部13にn本または(n+1)本以上(但しnは2以上の整数)現れることになり、薄膜半導体10の性能ばらつきは顕著に低減される。
以下に、本発明の一実施例を説明する。
50nm厚のアモルファスSiを非単結晶半導体膜として、以下の条件で照射回数を変えてパルスレーザの照射を行った。
エキシマレーザ :LSX315C/波長308nm、周波数300Hz
ビームサイズ :ビーム長500mm×ビーム幅0.16mm
ビーム幅は、最大エネルギー強度96%以上の高強度域内の平坦部
スキャンピッチ :40μm〜8μm
照射パルスエネルギ密度
:370mJ/cm
チャンネル長 :20μm
上記パルスレーザでは、照射パルスエネルギ密度は、微結晶が生じる照射パルスエネルギ密度以下になっており、照射回数4回から照射回数8回までは結晶粒径が次第に成長していることが認められるが、照射回数8回以降では結晶粒径成長が飽和する。
所定の照射回数でパルスレーザを照射した部位について、SEM写真により観察し、該写真を図6で示した。図6に示すように、照射回数8回で、良好に結晶化がなされており、照射回数を12、16、20回に増やした場合でも、結晶粒径の増加は殆ど見られなかった。
図7は、照射回数に応じた結晶粒径の変化を示すものであり、照射回数8回に至るまでは、照射回数の増加に応じて結晶粒径が増大している。照射回数8回以降では結晶粒径の増大は見られなかった。
したがって、照射回数8回以上で任意の照射回数、すなわちパルス間の移動量を決定することができ、9回の照射回数において、移動量は、チャンネル長未満となり、17回の照射回数において、移動量はチャンネル長/2未満になる。
1 移動台
2 非単結晶半導体膜
3 パルスレーザ
3a ビーム継ぎ目
10 薄膜半導体
11 ソース
12 ドレイン
13 チャンネル部

Claims (7)

  1. 非単結晶半導体膜に対し、ビーム短軸幅が100〜500μmでビーム短軸方向のビーム断面形状に平坦部を有するラインビーム形状のパルスレーザを相対的に走査することでパルス毎に移動させ、照射回数nで前記非単結晶半導体膜にオーバーラップ照射する結晶半導体膜の製造方法であって、
    前記半導体膜に形成されるトランジスタのチャンネル長をb(100μm以下)として、
    前記パルスレーザは、該パルスレーザの照射によって前記非単結晶半導体膜に微結晶化が生じる照射パルスエネルギ密度よりも低く、かつ複数回数の照射によって結晶粒径成長が飽和する照射パルスエネルギ密度Eを有し、
    前記パルスレーザの照射回数nは、前記照射パルスエネルギ密度Eのパルスレーザの照射によって前記結晶粒径成長が飽和する際の照射回数をn0として(n0−1)以上とし、
    前記パルスレーザの走査方向を前記トランジスタのチャンネル長方向とし、かつ前記パルス毎の移動量cをb未満とすることを特徴とする結晶半導体膜の製造方法。
  2. 前記パルスレーザ照射回数nは、(n0−1)以上、3・n0以下であることを特徴とする請求項1記載の結晶半導体膜の製造方法。
  3. 前記移動量がb/2未満であることを特徴とする請求項1または2に記載の結晶半導体膜の製造方法。
  4. 前記移動量が5μm以上であることを特徴とする請求項1〜3のいずれかに記載の結晶半導体膜の製造方法。
  5. 前記トランジスタのチャンネル幅とチャンネル長の比(チャンネル幅/チャンネル長)が1以下であることを特徴とする請求項1〜4のいずれかに記載の結晶半導体膜の製造方法。
  6. 前記非単結晶半導体がSiであることを特徴とする請求項1〜5のいずれかに記載の結晶半導体膜の製造方法。
  7. 前記パルスレーザがエキシマレーザであることを特徴とする請求項1〜6のいずれかに記載の結晶半導体膜の製造方法。
JP2012276217A 2012-12-18 2012-12-18 結晶半導体膜の製造方法 Active JP5918118B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012276217A JP5918118B2 (ja) 2012-12-18 2012-12-18 結晶半導体膜の製造方法
PCT/JP2013/080418 WO2014097770A1 (ja) 2012-12-18 2013-11-11 結晶半導体膜の製造方法
SG11201504654PA SG11201504654PA (en) 2012-12-18 2013-11-11 Manufacturing method of crystalline semiconductor film
CN201380065862.6A CN104871291B (zh) 2012-12-18 2013-11-11 结晶半导体膜的制造方法
KR1020157014644A KR102111956B1 (ko) 2012-12-18 2013-11-11 결정 반도체막의 제조 방법
TW102143352A TWI606493B (zh) 2012-12-18 2013-11-28 結晶半導體膜的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012276217A JP5918118B2 (ja) 2012-12-18 2012-12-18 結晶半導体膜の製造方法

Publications (2)

Publication Number Publication Date
JP2014120686A true JP2014120686A (ja) 2014-06-30
JP5918118B2 JP5918118B2 (ja) 2016-05-18

Family

ID=50978116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012276217A Active JP5918118B2 (ja) 2012-12-18 2012-12-18 結晶半導体膜の製造方法

Country Status (6)

Country Link
JP (1) JP5918118B2 (ja)
KR (1) KR102111956B1 (ja)
CN (1) CN104871291B (ja)
SG (1) SG11201504654PA (ja)
TW (1) TWI606493B (ja)
WO (1) WO2014097770A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143462A1 (ja) * 2015-03-11 2016-09-15 株式会社ブイ・テクノロジー 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
WO2017004280A1 (en) * 2015-06-29 2017-01-05 Ipg Photonics Corporation Fiber laser-based system for uniform crystallization of amorphous silicon substrate
WO2018074282A1 (ja) * 2016-10-20 2018-04-26 株式会社日本製鋼所 レーザアニール方法およびレーザアニール装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201614342D0 (en) * 2016-08-22 2016-10-05 M-Solv Ltd An apparatus for annealing a layer of amorphous silicon, a method of annealing a layer of amorphous silicon, and a flat panel display
JP6941473B2 (ja) 2017-04-26 2021-09-29 株式会社日本製鋼所 ディスプレイの製造方法、ディスプレイ及び液晶テレビ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176063A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 半導体装置
JP2002175029A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2011108987A (ja) * 2009-11-20 2011-06-02 Japan Steel Works Ltd:The 結晶半導体膜の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3317482B2 (ja) 1996-11-26 2002-08-26 シャープ株式会社 半導体装置及びその製造方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
JP3276900B2 (ja) * 1997-09-30 2002-04-22 三洋電機株式会社 半導体装置及び表示装置
CN1156894C (zh) * 1999-03-05 2004-07-07 精工爱普生株式会社 薄膜半导体装置的制造方法
JP4701467B2 (ja) * 1999-09-22 2011-06-15 ソニー株式会社 多結晶膜の製造方法および半導体装置の製造方法
US6737672B2 (en) * 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
CN100481159C (zh) * 2000-09-29 2009-04-22 三洋电机株式会社 半导体器件以及显示装置
US7160762B2 (en) * 2002-11-08 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device, and laser irradiation apparatus
JP2011040594A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 薄膜トランジスターの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176063A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 半導体装置
JP2002175029A (ja) * 2000-09-29 2002-06-21 Sanyo Electric Co Ltd 半導体装置及び表示装置
JP2011108987A (ja) * 2009-11-20 2011-06-02 Japan Steel Works Ltd:The 結晶半導体膜の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016143462A1 (ja) * 2015-03-11 2016-09-15 株式会社ブイ・テクノロジー 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
JP2016171116A (ja) * 2015-03-11 2016-09-23 株式会社ブイ・テクノロジー 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
US10026623B2 (en) 2015-03-11 2018-07-17 V Technology Co., Ltd. Thin film transistor substrate, display panel, and laser annealing method
TWI678809B (zh) * 2015-03-11 2019-12-01 日商V科技股份有限公司 薄膜電晶體基板、顯示面板、雷射退火方法
WO2017004280A1 (en) * 2015-06-29 2017-01-05 Ipg Photonics Corporation Fiber laser-based system for uniform crystallization of amorphous silicon substrate
KR20180014439A (ko) * 2015-06-29 2018-02-08 아이피지 포토닉스 코포레이션 비정질 실리콘 기재의 균일한 결정화를 위한 섬유 레이저-기반 시스템
KR102509883B1 (ko) 2015-06-29 2023-03-13 아이피지 포토닉스 코포레이션 비정질 실리콘 기재의 균일한 결정화를 위한 섬유 레이저-기반 시스템
WO2018074282A1 (ja) * 2016-10-20 2018-04-26 株式会社日本製鋼所 レーザアニール方法およびレーザアニール装置
JPWO2018074282A1 (ja) * 2016-10-20 2019-08-22 株式会社日本製鋼所 レーザアニール方法およびレーザアニール装置
JP6994947B2 (ja) 2016-10-20 2022-01-14 株式会社日本製鋼所 レーザアニール方法およびレーザアニール装置

Also Published As

Publication number Publication date
WO2014097770A1 (ja) 2014-06-26
CN104871291B (zh) 2018-06-19
KR20150096388A (ko) 2015-08-24
TW201430914A (zh) 2014-08-01
SG11201504654PA (en) 2015-07-30
CN104871291A (zh) 2015-08-26
TWI606493B (zh) 2017-11-21
KR102111956B1 (ko) 2020-05-18
JP5918118B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
US7645337B2 (en) Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP5918118B2 (ja) 結晶半導体膜の製造方法
KR101212378B1 (ko) 결정 방위 제어형 폴리실리콘막을 생성하기 위한 장치 및 방법
JP2004311935A (ja) 単結晶シリコン膜の製造方法
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
WO2010056990A1 (en) Systems and methods for the crystallization of thin films
JP4947667B2 (ja) 結晶半導体膜の製造方法
JP4691331B2 (ja) 非晶質シリコン膜の結晶化方法
JP2005197658A (ja) 多結晶シリコン膜の形成方法
JP2008227077A (ja) レーザ光のマスク構造、レーザ加工方法、tft素子およびレーザ加工装置
JP2005064134A (ja) 薄膜半導体及びその形成方法
JP2007281465A (ja) 多結晶膜の形成方法
JP4365757B2 (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
JP2008091811A (ja) レーザアニール方法及びレーザアニール装置
JP6687497B2 (ja) 結晶半導体膜製造方法、結晶半導体膜製造装置および結晶半導体膜製造装置の制御方法
JP5339322B2 (ja) レーザによるシリコン結晶成長方法
KR101915692B1 (ko) 비정질 실리콘의 결정화 방법
WO2007108157A1 (ja) 薄膜トランジスタの製造方法、レーザー結晶化装置及び半導体装置
JP2007251179A (ja) 結晶化パターンおよびこれを用いた非晶質シリコンの結晶化方法
JP2007134637A (ja) 半導体薄膜の製造装置及び半導体薄膜の製造方法
JP2005252287A (ja) レーザ熱処理方法、レーザ熱処理装置および半導体デバイス
JP2004186559A (ja) 結晶質半導体膜およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160407

R150 Certificate of patent or registration of utility model

Ref document number: 5918118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250