CN102630336B - 结晶半导体膜的制造方法 - Google Patents

结晶半导体膜的制造方法 Download PDF

Info

Publication number
CN102630336B
CN102630336B CN201080052451XA CN201080052451A CN102630336B CN 102630336 B CN102630336 B CN 102630336B CN 201080052451X A CN201080052451X A CN 201080052451XA CN 201080052451 A CN201080052451 A CN 201080052451A CN 102630336 B CN102630336 B CN 102630336B
Authority
CN
China
Prior art keywords
semiconductor film
pulse laser
irradiation
crystal semiconductor
energy density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080052451XA
Other languages
English (en)
Other versions
CN102630336A (zh
Inventor
次田纯一
町田政志
泽井美喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JSW acdina System Co.,Ltd.
Original Assignee
Japan Steel Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Steel Works Ltd filed Critical Japan Steel Works Ltd
Publication of CN102630336A publication Critical patent/CN102630336A/zh
Application granted granted Critical
Publication of CN102630336B publication Critical patent/CN102630336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种结晶半导体膜的制造方法，在对非单晶半导体膜进行激光退火时，能够用恰当的扫描间距和照射次数来使所述半导体膜结晶。该结晶半导体膜的制造方法是在非单晶半导体膜上照射线光束形状的脉冲激光来使非单晶半导体膜结晶，其中，脉冲激光在扫描方向上的光束截面形状具有强度均匀的平坦部（光束宽度a），通过脉冲激光照射而结晶的半导体膜所形成的晶体管的沟道区域宽度为b，脉冲激光具有的照射脉冲能量密度E低于使非单晶半导体膜发生微晶化的照射脉冲能量密度，通过具有照射脉冲能量密度E的脉冲激光的照射而使结晶粒径生长达到饱和的照射次数为n0，则脉冲激光的照射次数n为（n0-1）以上，脉冲激光在扫描方向上的移动量c为b/2以下。

Description

结晶半导体膜的制造方法
技术领域
本发明涉及一种结晶半导体膜的制造方法，通过在非单晶半导体膜上照射多次线光束形状的脉冲激光（重叠照射）并使该脉冲激光移动，来使所述非单晶半导体膜结晶。
背景技术
在TV或PC显示器中使用的薄膜晶体管一般由非晶（非结晶）硅（以下称为a-Si）构成，但通过任意方法使硅结晶（以下称为p-Si）并加以利用则能够大大提高作为TFT的性能。目前，作为低温下的Si晶化工艺，准分子激光退火技术已经得到实际应用，并在移动电话等小型显示器上得到频繁的利用，而且正在应用到大屏幕显示器等上。
该激光退火法是通过对非单晶半导体膜照射具有高脉冲能量的准分子激光，使吸收了光能的半导体变成熔融或半熔融的状态，从而在之后急速冷却而凝固的时候结晶的方法。此时，为了处理大范围区域，使整形成线光束形状的脉冲激光一边相对地沿短轴方向扫描，一边进行照射。通常是使设置有单晶半导体膜的设置台移动来进行脉冲激光的扫描。
在上述脉冲激光的扫描中，是使脉冲激光沿扫描方向以规定的间距移动，以使脉冲激光多次照射到非单晶半导体膜的同一位置上（重叠照射）（例如参考专利文献1）。从而，能够对大尺寸的半导体膜进行激光退火处理。此外，专利文献1中还揭示了以下内容：由于伴随激光的依次操作所产生的结晶不均匀性（偏差）是导致元件之间产生偏差的原因，因此，脉冲激光扫描方向上的沟道区域的尺寸S和脉冲激光的扫描间距P大致满足S=nP（n为除0以外的整数），从而使结晶硅膜的结晶分布是沿脉冲激光扫描方向周期性地发生变化的图案，且各薄膜晶体管的沟道区域中的结晶硅膜的结晶性分布图案的周期性变化相等。
而且，在以往使用线光束的激光退火处理中，将脉冲激光扫描方向上的光束宽度固定为0.35～0.4mm左右，将每一个脉冲的基板进给量设定为光束宽度的3％～8％左右，为了确保多个薄膜晶体管的性能均一，需要尽可能地增加激光的照射次数。
例如，对于LCD用的半导体膜，将重叠率设定为92～95％（照射次数为12～20次，扫描间距为32～20μm），对于OLED半导体膜，将重叠率设定为93.8～97％（照射次数为16～33次，扫描间距为25～12μm）。
现有技术文献
专利文献
专利文献1：日本专利特开平10-163495号公报
发明内容
本发明要解决的技术问题
然而，本发明人经过研究发现，扫描间距的值越小，激光照射次数就越多，而实际上，像在规定条件下照射次数为8次左右那样，当照射次数为一定次数以上时，结晶粒径将不再增大，而是达到饱和。也就是说，即使将照射次数增加到所需次数以上，也无法有效地利用激光输出，反而增大了结晶处理的时间。
此外，如果将光束宽度增大到所需宽度以上，则由于激光脉冲能量是固定的，因此为了获得规定的能量密度则必然要缩短线光束长度，这样在处理大尺寸半导体膜时的处理效率就会降低。
本发明是鉴于上述情况而完成的，其目的在于提供一种结晶半导体膜的制造方法，能够恰当地确定激光脉冲的照射次数和脉冲宽度，从而能够高效地进行激光退火处理。
用于解决技术问题的技术方案
即，本发明的结晶半导体膜的制造方法通过在非单晶半导体膜上相对地扫描并照射线光束形状的脉冲激光来使所述非单晶半导体膜结晶，其特征在于，所述脉冲激光在扫描方向上的光束截面形状具有强度均匀的平坦部（光束宽度a），通过该脉冲激光的照射而结晶的半导体膜所形成的晶体管在所述扫描方向上的沟道区域宽度为b，
所述脉冲激光具有的照射脉冲能量密度E低于通过该脉冲激光的照射而使所述非单晶半导体膜发生微晶化的照射脉冲能量密度，
通过具有所述照射脉冲能量密度E的脉冲激光的照射而使结晶粒径生长达到饱和时的照射次数为n0，则脉冲激光的照射次数n为（n0－1）以上，
所述脉冲激光在所述扫描方向上的每一个脉冲的移动量c为b/2以下。
如上所述，所述脉冲激光在扫描方向上的光束截面形状具有强度均匀的平坦部（光束宽度a）。该平坦部可以用能量强度为最大能量强度90％以上的区域来表示。
通过具有照射脉冲能量密度E的脉冲激光的照射而使结晶粒径生长达到饱和时的上述脉冲激光照射次数为n0。此外，照射脉冲能量密度E是低于通过脉冲激光的照射而使所述非单晶半导体膜发生微晶化的照射脉冲能量密度的值。是否发生了微晶化可通过电子显微镜照片等来进行判定。
如果照射脉冲能量密度是大于会发生微晶化的照射脉冲能量密度的值，则结晶粒径将变得非常小，导致作为半导体的电子迁移率变成1/10左右。
另外，通过具有照射脉冲能量密度E的脉冲激光的照射而使结晶粒径生长达到饱和，是指各粒径相一致，即使增加照射次数粒径也不再变大的状态。
而且，如果激光照射次数没有达到（n0-1），则结晶粒径不能充分生长，会混合有不同粒径的结晶，导致电子迁移率产生偏差。基于同样的理由，激光照射次数希望是在n0以上。
此外，激光照射次数n希望是在3·n0以下。如果大于3·n0，则会导致生产率严重下降。此外，基于相同的理由，激光照射次数n在2·n0以下则更佳。
若将通过上述脉冲激光的照射而结晶的半导体膜中形成的晶体管在扫描方向上的沟道区域宽度设为b，则脉冲激光的扫描间距、即每一个脉冲的移动量c为b/2以下。从而，在各沟道区域中出现的激光脉冲的接缝为两条或三条以上，能够降低晶体管的性能偏差。另一方面，若移动量c大于b/2且在b以下，则沟道区域中的所述接缝为一条或两条，若移动量c大于b，则沟道区域中的所述接缝为0条或一条，导致沟道区域中的晶体管性能偏差变大。
根据上述激光照射次数n和每一个脉冲的移动量c，脉冲激光的光束宽度a用a＝n·c来表示。该光束宽度希望在500μm以下。如果光束宽度过大，则在能量密度固定的情况下，脉冲激光在长轴方向上的光束长度会变小，因此，一次扫描能够处理的面积变小，导致处理效率降低。
另外，脉冲激光扫描方向上的沟道区域宽度希望是在1mm以下。若减小晶体管的区域宽度，即缩小晶体管，则能够缩短晶体管中电子流过的时间，提高信号处理速度，从而得到高性能的薄膜半导体。
作为本发明处理对象的半导体，其材质没有特别限定，可以列举硅作为优选。此外，作为脉冲激光，可以列举准分子激光作为优选。
发明效果
如上所述，根据本发明的结晶半导体膜的制造方法，是通过在非单晶半导体膜上相对地扫描并照射线光束形状的脉冲激光来使所述非单晶半导体膜结晶，
所述脉冲激光在扫描方向上的光束截面形状具有强度均匀的平坦部（光束宽度a），通过该脉冲激光的照射而结晶的半导体膜所形成的晶体管在所述扫描方向上的沟道区域宽度为b，
所述脉冲激光具有的照射脉冲能量密度E低于通过该脉冲激光的照射而使所述非单晶半导体膜发生微晶化的照射脉冲能量密度，
通过具有所述照射脉冲能量密度E的脉冲激光的照射而使结晶粒径生长达到饱和时的照射次数为n0，则脉冲激光的照射次数n为（n0－1）以上，
所述脉冲激光在所述扫描方向上的每一个脉冲的移动量c为b/2以下，因此，通过用恰当的脉冲激光照射次数和每一个脉冲的移动量，能够高效地进行激光退火处理。此外，将脉冲激光的光束宽度设定为恰当的值，能够得到足够的线光束长度，进而能够更加高效地进行处理。
附图说明
图1是表示本发明一实施方式中对非单晶半导体膜的脉冲激光照射状态的图。
图2是表示本发明一实施方式的脉冲激光在扫描方向上的光束截面形状的图。
图3是表示本发明一实施方式的脉冲激光的照射脉冲能量密度与通过脉冲激光照射而形成的结晶粒径大小的关系图。
图4是表示本发明一实施方式的脉冲激光具有规定的照射脉冲能量密度的情况下的照射次数与结晶粒径的关系图。
图5是表示本发明一实施方式的在每一个脉冲的移动量与沟道区域宽度的不同关系下光束接缝的发生状况的图。
图6是表示本发明一实施例中的结晶半导体的作为附图的照片。
图7是表示本发明一实施例中照射次数与粒径变化的关系的曲线图。
具体实施方式
下面，对本发明的一实施方式进行说明。
图1中，示出了对载放在移动台1上的基板照射由线光束状的准分子激光所形成的脉冲激光3的状态。基板上形成有非晶硅等非单晶半导体膜2。脉冲激光3具有线光束长度L和光束宽度a，通过使移动台1以规定的间距进行移动，脉冲激光3进行扫描，并以规定的间距和照射次数照射在非单晶半导体膜2上。
图2是表示脉冲激光3在扫描方向上的光束截面形状的图。脉冲激光3具有平坦部，该平坦部具有最大能量强度90%以上的能量强度，将该平坦部的宽度表示为光束宽度a。
此外，将脉冲激光3的照射脉冲能量密度设定为照射到非单晶半导体膜2上时该非单晶半导体膜2不会发生微晶化的照射脉冲能量密度E。
图3是表示照射脉冲能量密度与通过脉冲激光照射而形成的结晶粒径大小的关系图。在照射脉冲能量密度较低的区域，随着照射脉冲能量密度的增加，结晶粒径逐渐变大。例如，当照射脉冲能量密度大于中途的照射脉冲能量密度E1时，结晶粒径急剧增大。另一方面，当照射脉冲能量密度大到一定程度时，即使照射脉冲能量密度继续增大到该一定程度以上，结晶粒径也不再增大，若超过某一照射脉冲能量密度E2，则结晶粒径急剧变小而发生微晶化。因此，上述照射脉冲能量密度E能够用E≤E2来表示。
通过将照射脉冲能量密度设定为上述E的值，从而在对非单晶半导体膜2进行照射时，即使将照射次数设定为一定次数以上，结晶粒径生长也会发生饱和。结晶粒径生长的饱和通过SEM照片进行判定。
图4是将照射脉冲能量密度E设定为上述照射脉冲能量密度E1或照射脉冲能量密度E2时照射次数与结晶粒径的关系图。在上述两种照射脉冲能量密度的情况下，在达到一定照射次数之前，结晶粒径都是随着照射次数的增加而逐渐增大，但在达到一定照射次数之后，结晶粒径就停止生长，达到饱和。这一照射次数在本发明中表示为照射次数n0。
实际照射次数n设定为相对于所述照射次数n0为（n0－1）以上且3·n0以下。由此，能够有效且高效地使非单晶半导体膜2结晶。
通过上述脉冲激光照射而结晶的结晶半导体膜中，以规定的间隔形成薄膜半导体。薄膜半导体分别具有规定的沟道区域宽度b，该间隔最好设定在1mm以下。
图5中示出非单晶半导体膜2上的薄膜半导体10的排列预定状态。各薄膜半导体10具有源极11、漏极12、以及位于源极和漏极之间的沟道部13，该沟道部13在脉冲激光扫描方向上的宽度构成沟道区域宽度b。若以扫描间距（每一个脉冲的移动量）c对上述非单晶半导体膜2照射脉冲激光3并使脉冲激光3移动，则对应于每一个脉冲的移动，在结晶化半导体膜上将出现光束的接缝3a。
图5（a）表示每一个脉冲的移动量c大于所述沟道区域宽度b时光束接缝3a的发生状况。在该例中，光束接缝3a并不出现在沟道部13中，或在沟道部13中只出现一条光束接缝3a，从而使得薄膜半导体10的性能偏差很大。
图5（b）表示每一个脉冲的移动量c大于所述沟道区域宽度b的1/2时光束接缝3a的发生状况。在该例中，光束接缝3a在沟道部13中出现一条或两条，虽然能够减小薄膜半导体10的性能偏差，但并不能充分减小。
图5（c）是本发明所限定的情况，表示每一个脉冲的移动量c在所述沟道区域宽度b的1/2以下时光束接缝3a的发生状况。在该例中，光束接缝3a在沟道部13中出现两条或三条，从而能够有效地减小薄膜半导体10的性能偏差。
在上述每一个脉冲的移动量为c的情况下，若将照射次数设定为n次，则光束宽度a用a＝n·c来表示。通过上述设定，能够将每一个脉冲的移动量c设定得较小，且照射次数也是能够很好地进行结晶的次数，而不会多到所需范围以上。结果，能够将光束宽度减小到例如500μm以下，从而能够增大光束长度，高效地处理大尺寸的非单晶半导体膜。
实施例1
下面，说明本发明的一实施例。
将50nm厚的非晶硅作为非单晶半导体膜，并在以下的条件下改变照射次数来进行脉冲激光照射。
准分子激光器：LSX315C/波长308nm，频率300Hz
光束尺寸：光束长度500mm×光束宽度0.13mm
          光束宽度是指能量强度为最大能量强度90%以上的平坦部
扫描间距：32.5μm～6.5μm
照射脉冲能量密度：320mJ/cm2沟道区域宽度：40μm
对于上述脉冲激光，照射脉冲能量密度在会发生微晶化的照射脉冲能量密度以下，且照射次数在4次～8次之间，确认结晶粒径逐渐生长，但在照射次数8次以后，结晶粒径生长达到饱和。
对以规定的照射次数照射了脉冲激光的部位，通过SEM照片进行观察，图6中示出了该照片。如图6所示，在照射次数为8次时，很好地发生了结晶，而照射次数即使增加到12次、16次、20次，也没有发现结晶粒径增大。
图7是表示与照射次数相应的结晶粒径的变化图，在照射次数达到8次之前，结晶粒径都是随着照射次数的增加而增大。照射次数达到8次之后，没有发现结晶粒径增大。
标号说明
1   移动台
2   非单晶半导体膜
3   脉冲激光
3a  光束接缝
10  薄膜半导体
11  源极
12  漏极
13  沟道部

Claims (4)

1.一种结晶半导体膜的制造方法，通过在非单晶半导体膜上相对地扫描光束宽度500μm以下的线光束形状的脉冲激光，并使每个脉冲移动，以照射次数n进行重叠照射，来使所述非单晶半导体膜结晶，其特征在于，
所述脉冲激光在扫描方向上的光束截面形状具有强度均匀的平坦部，通过该脉冲激光的照射而结晶的半导体膜所形成的晶体管在所述扫描方向上的沟道区域宽度为b，该沟道区域宽度为1mm以下，
所述脉冲激光具有的照射脉冲能量密度E低于通过该脉冲激光的照射而使所述非单晶半导体膜发生微晶化的照射脉冲能量密度，且该照射脉冲能量密度E使得通过多次照射而使结晶粒径生长达到饱和，
通过具有所述照射脉冲能量密度E的脉冲激光的照射而使所述结晶粒径生长达到饱和时的照射次数为n0，则所述脉冲激光的照射次数n为（n0－1）以上，
所述脉冲激光在所述扫描方向上的每一个脉冲的移动量c为b/2以下。
2.如权利要求1所述的结晶半导体膜的制造方法，其特征在于，
所述脉冲激光的照射次数n为（n0－1）以上且3·n0以下。
3.如权利要求1或2所述的结晶半导体膜的制造方法，其特征在于，
所述非单晶半导体为硅。
4.如权利要求1或2所述的结晶半导体膜的制造方法，其特征在于，
所述脉冲激光为准分子激光。
CN201080052451XA 2009-11-20 2010-09-17 结晶半导体膜的制造方法 Active CN102630336B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009264812A JP4947667B2 (ja) 2009-11-20 2009-11-20 結晶半導体膜の製造方法
JP2009-264812 2009-11-20
PCT/JP2010/066174 WO2011061991A1 (ja) 2009-11-20 2010-09-17 結晶半導体膜の製造方法

Publications (2)

Publication Number Publication Date
CN102630336A CN102630336A (zh) 2012-08-08
CN102630336B true CN102630336B (zh) 2013-05-08

Family

ID=44059476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080052451XA Active CN102630336B (zh) 2009-11-20 2010-09-17 结晶半导体膜的制造方法

Country Status (5)

Country Link
JP (1) JP4947667B2 (zh)
KR (1) KR101259936B1 (zh)
CN (1) CN102630336B (zh)
TW (1) TWI457989B (zh)
WO (1) WO2011061991A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI462261B (zh) * 2011-10-28 2014-11-21 Alpha & Omega Semiconductor Cayman Ltd 結合封裝高端及低端晶片之半導體元件及其製造方法
JP5918118B2 (ja) * 2012-12-18 2016-05-18 株式会社日本製鋼所 結晶半導体膜の製造方法
KR102480839B1 (ko) * 2016-07-05 2022-12-26 삼성디스플레이 주식회사 레이저 결정화 장치 및 이의 구동 방법
JP6687497B2 (ja) * 2016-10-20 2020-04-22 株式会社日本製鋼所 結晶半導体膜製造方法、結晶半導体膜製造装置および結晶半導体膜製造装置の制御方法
KR20200058622A (ko) 2018-11-19 2020-05-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653179B1 (en) * 1998-07-17 2003-11-25 Sony Corporation Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
CN1197169C (zh) * 2000-12-06 2005-04-13 株式会社日立制作所 薄膜晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074697A (ja) * 1996-08-29 1998-03-17 Toshiba Corp 多結晶シリコン膜、多結晶シリコンの製造方法、薄膜トランジスタの製造方法、液晶表示装置の製造方法、及びレーザアニール装置
JP2001053020A (ja) * 1999-08-06 2001-02-23 Sony Corp 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法
JP2007035812A (ja) * 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
JP5030524B2 (ja) * 2006-10-05 2012-09-19 株式会社半導体エネルギー研究所 レーザアニール方法及びレーザアニール装置
JP2009004629A (ja) * 2007-06-22 2009-01-08 Semiconductor Energy Lab Co Ltd 多結晶半導体膜形成方法及び多結晶半導体膜形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6653179B1 (en) * 1998-07-17 2003-11-25 Sony Corporation Method for manufacturing a thin film semiconductor device, method for manufacturing a display device, method for manufacturing a thin film transistors, and method for forming a semiconductor thin film
CN1197169C (zh) * 2000-12-06 2005-04-13 株式会社日立制作所 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
CN102630336A (zh) 2012-08-08
TW201133572A (en) 2011-10-01
KR101259936B1 (ko) 2013-05-02
WO2011061991A1 (ja) 2011-05-26
JP4947667B2 (ja) 2012-06-06
KR20120073371A (ko) 2012-07-04
JP2011108987A (ja) 2011-06-02
TWI457989B (zh) 2014-10-21

Similar Documents

Publication Publication Date Title
US8802580B2 (en) Systems and methods for the crystallization of thin films
TWI524384B (zh) 薄膜層之高產能結晶化
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
CN102630336B (zh) 结晶半导体膜的制造方法
KR101613136B1 (ko) 레이저 어닐링 처리 장치 및 레이저 어닐링 처리 방법
WO2005029138A2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
JP5918118B2 (ja) 結晶半導体膜の製造方法
CN1674229A (zh) 多晶半导体膜制造方法及其装置和图像显示面板
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
CN101038867A (zh) 结晶半导体薄膜的方法
CN1716071A (zh) 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
US20090134394A1 (en) Crystal silicon array, and manufacturing method of thin film transistor
CN104718600A (zh) 结晶半导体膜的制造方法及制造装置
JP4389514B2 (ja) 薄膜半導体の形成方法
WO2006075569A1 (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
KR100603330B1 (ko) 레이저 결정화 장치
CN102099895A (zh) 结晶膜的制造方法及结晶膜制造装置
JP6687497B2 (ja) 結晶半導体膜製造方法、結晶半導体膜製造装置および結晶半導体膜製造装置の制御方法
JP2005197657A (ja) 多結晶シリコン薄膜トランジスタの多結晶シリコン膜の形成方法
US7649206B2 (en) Sequential lateral solidification mask
JP2004186559A (ja) 結晶質半導体膜およびその製造方法
JP2001296817A (ja) フラットパネルディスプレイ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220407

Address after: Kanagawa

Patentee after: JSW acdina System Co.,Ltd.

Address before: Tokyo

Patentee before: THE JAPAN STEEL WORKS, Ltd.