TW490743B - Thin film transistor and its manufacture method - Google Patents

Thin film transistor and its manufacture method Download PDF

Info

Publication number
TW490743B
TW490743B TW090112110A TW90112110A TW490743B TW 490743 B TW490743 B TW 490743B TW 090112110 A TW090112110 A TW 090112110A TW 90112110 A TW90112110 A TW 90112110A TW 490743 B TW490743 B TW 490743B
Authority
TW
Taiwan
Prior art keywords
thin film
crystal
film transistor
patent application
laser light
Prior art date
Application number
TW090112110A
Other languages
English (en)
Inventor
Takuo Tamura
Kiyoshi Ogata
Yoichi Takahara
Kazuhiko Horikoshi
Hironaru Yamaguchi
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW490743B publication Critical patent/TW490743B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

490743 A7 B7 五、發明説明（1 ) 發明背景 (請先閱讀背面之注意事項再填寫本頁) 本發明係關於薄膜電晶體，特別是利用低溫ρ ο 1 y -Si (低溫多晶矽）之薄膜電晶體元件，利用其之液晶 顯示元件或電激發光顯示元件等之平板顯示器及其製造方 法。 習知上，被使用於平板顯示器之薄膜電晶體元件例如 被記載於（1 ) ’ 9 9年最新液晶製程記述（日經B P社 發行、1 9 9 9年）5 4頁般地，利用Ρ E — C V D ( Plasma Enhancement Chemical Vapor Deposition :電漿 加強化學氣相沈積）法在玻璃基板上形成非晶質矽膜後， 進行降低被包含在此非晶質矽膜之氫氣用之脫氫退火處理 ，接著，藉由激光雷射退火處理使之多結晶化。 又，例如如依據被記載於（2 )特開平11一 3 5 4 8 0 1號公報之結晶性半導體薄膜之形成方法，對 非晶質矽膜施以利用包含臭氧之溶液之洗淨，在非晶質矽 膜上形成氧化膜後，以氟酸水去除氧化膜，之後，藉由進 行雷射退火處理，獲得防止表面之突起發生之多結晶矽膜 經濟部智慧財產局員工消費合作社印製 發明摘要 一般在多結晶矽膜之結晶粒徑與電子移動度之間具有 相關，結晶粒徑如小，電子移動度也變小。原因之一可舉 電子移動度係由於結晶粒界之電子的散射而被支配。 利用稱爲雷射退火處理之方法，進行非晶質矽膜之結 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 490743 A7 B7 五、發明説明（2 ) (請先閱讀背面之注意事項再填寫本頁) 晶化的情形，雷射之照射能量密度如小，結晶無法成長爲 充分之大小，結晶後之多結晶矽膜之粒徑頂多也只在 1 〇〇n m以下。 此時，在利用上述之習知技術（1 )之情形，藉由使 雷射之照射能量密度變大，能夠謀求結晶粒徑之增大。但 是，伴隨結晶粒徑之增大，在結晶粒界中至少發生5 0 n m以上之突起，在對元件製程之適用上引起大問題。即 ，在具有大突起之結晶化矽膜上形成絕緣膜時，會有突起 穿破絕緣膜，損及其特性。 另一方面，藉由利用上述習知技術（2 )，可以降低 起因於雷射退火處理後之結晶粒界之突起。但是，必須在 雷射退火處理前施以利用氟酸水處理或純水等之洗淨處理 之故，製程不單變複雜，在產出率降低之結晶化矽薄膜之 生產上殘留大的課題。 本發明之目的在於解決上述課題，提供：藉由使結晶 粒界之突起的形成大幅降低，具有高電子移動度，而且， 信賴性高之多結晶矽膜。 經濟部智慧財產局員工消費合作社印製 上述之目的係藉由：在基板上方形成半導體薄膜，此 半導體薄膜有粒徑5 0 0 nm以下之複數的結晶粒子構成 ，而且，使至少2個以上之結晶粒子集合之群聚結晶至少 內存於其之一部份而達成。 結晶粒子係由S i 、G e或S i G e形成，在以這些 結晶粒子構成之群聚結晶中，個個結晶粒子相接部份係個 個之結晶粒子具有結晶學上之同方位之故，外觀上不管結 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5- 490743 A7 B7 五、發明説明（3 ) 晶粒界存在，但是實質上可以發揮與單一結晶同等之特性 〇 (請先閲讀背面之注意事項再填寫本頁) 而且，構成上述之群聚結晶之個個的結晶粒子之結晶 方位至少藉由利用基於透過型電子顯微鏡之結晶格子影像 觀察或電子射線後方散射繞射之繞射圖案觀察而被確認。 本發明係一種使上述之群聚結晶至少內存於其之一部 份之半導體薄膜，藉由使其之平均膜厚在1.0 nm以上 100nm以下而被達成。 進而又最爲優先定向性之指標，可以使用結晶面之X 射線繞射強度比，藉由使平行於基板面之面的X射線繞射 測定之（1 1 1 )面之X射線繞射強度與（2 2 0 )面之 X射線繞射強度之比在5以上而被達成。 而且，設其之表面凹凸（Rma X)在3 0 nm以下 ，表面凹凸之標準偏差（RMS —在1 0 nm以下，藉由 使結晶粒界之突起變小而被達成。 而且，在本發明中，藉由使半導體薄膜之平均電子移 動度在2 0 0 cm2/V · S以上而被達成。 經濟部智慧財產局員工消費合作社印製 又，在利用上述半導體薄膜之薄膜電晶體中，此半導 體薄膜係在平行於基板面之方向，（111)優先定向之 結晶粒子之集合體，藉由使結晶粒子之至少2個以上集合 之群聚結晶內存於該薄膜內而被達成。 而且，包含上述群聚結晶之結晶性半導體薄膜係在基 板上形成非晶質半導體薄膜後，藉由利用雷射光複數次照 射此非晶質薄膜，使非晶質薄膜之至少一部份結晶化而被 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -6- 490743 A7 ___ B7 五、發明説明（4 ) 形成之故，結晶之定向性優異，而且，結晶粒界之突起的 發生被抑制之結晶性半導體薄膜之形成變成可能。 (請先閱讀背面之注意事項再填寫本頁) 合適實施例之詳細說明 以下，利用圖面具體說明本發明之實施形態。 圖1係說明本實施例之多晶矽薄膜之形成工程用之工 程槪略圖。此處，雖以矽薄膜之情形爲例顯示，但是即使 爲鍺薄膜或矽鍺化合物之薄膜也可以同樣處理之。 首先作爲其之一例，以康寧7 0 5 9玻璃爲基板，在 此玻璃基板上利用廣爲人知之電漿C V D法形成氮化矽膜 (膜厚50nm)。而且，在其上相同地利用電漿CVD 法，形成氧化矽膜（膜厚1 〇 〇 n m )。進而，利用電漿 .C V D法，形成非晶質矽膜（膜厚5 0 n m )。 接著，例如藉由在450 °C之爐體中、30分鐘退火 處理上述基板上之薄膜，進行被包含在非晶質矽膜中之氫 氣之脫離處理。 經濟部智慧財產局員工消費合作社印製
之後，例如利用X e C 1雷射（波長3 0 8 n m )將 進行上述脫氫處理之非晶質矽膜進行雷射結晶化。又，在 本實施例中，雷射光之能量密度設爲3 0 0〜5 0 〇m J / c m 2 〇 又，在本實施例中，藉由對於非晶質矽膜之同一地方 複數次照教雷射光，進行非晶質矽膜之結晶化。此處，作 爲複數次照射之方法，重覆在照射第1次之雷射光後，以 指定之間隔使雷射光掃描非晶質矽膜上，而且，再度進行 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 490743 A7 B7 五、發明説明（5 ) 雷射光之照射之步驟。如此藉由雷射光之照射以及以指定 之間隔重覆掃描，變成非晶質矽膜之同一地方實質上被照 射複數次之雷射光。 又，雷射光之照射次數爲雷射光之光束寬幅、雷射光 之掃描寬幅等因應目的被適當選擇。例如，如使雷射光之 光束寬幅爲6 0 0 //m、使其掃描寬幅爲3 0 //m，被照 射於非晶質矽膜之同一地方之雷射光的照射次數成爲2〇 次。 圖2係表示以1〜20次之範圍使雷射光之照射次數 變化，又，以3 0 0〜5 0 Om J/cm2之範圍使雷射光 之能量密度變化，進行非晶質矽膜之結晶化之結果。橫軸 爲雷射光之照射次數，而且，縱軸爲照射指定次數之雷射 .光之區域的平均結晶粒徑。 上述之結晶粒徑之測定作爲一例係利用廣爲人知之掃 描型電子顯微鏡觀察，依據該顯微鏡照片，量測結晶粒子 之長軸與短軸，將該平均値定義爲該結晶粒子之粒徑。 又，藉由掃描電子顯微鏡算出結晶粒徑之情形，爲了 明瞭辨識個個之結晶粒子之結晶粒界，使預先結晶化之多 晶矽膜之表面進行利用氟酸水溶液之輕飩刻處理。又，平 均結晶粒徑全部觀察在1 0 //mxl 0 //m之範圍內之結 晶粒子，關於該個個之結晶粒子量測粒徑後，將該平均値 定義爲該雷射光照射條件之平均結晶粒徑。 由圖2可以明白地，在以3 0 0 m J / c m 2之能量密 度照射雷射光之情形，止照射1次雷射光之情形的平均結 ^紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ~ -8- (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 經濟部智慧財產局員工消費合作社印製 490743 A7 一 ____ B7 _ 五、發明説明（6 ) 晶粒徑約爲1 5 0 n m，但是2 0次照射情形之平均結晶 粒徑爲4 5 0 n m，伴隨雷射光之照射次數，知道平均結 晶粒徑顯著增加。此傾向在4 0 0 m J / c m 2或5 0 0 m J / c m2之雷射能量密度中也相同。 此處應注目者爲使雷射光之能量密度爲5 〇 〇 m J / c m 2、其之照射次數爲1次之情形的平均結晶粒徑爲 4 5 0 n m，此粒徑例如爲使雷射光之能量密度爲3 0 0 、其之照射次數爲2 0次之情形的平均結晶粒徑幾乎顯示 相同之大小。 即意味：對於非晶質矽膜，如照射具有某種程度之大 小的能量密度之雷射光，具有對應其之大小的結晶粒徑之 矽結晶被形成，又，即使爲具有比其小之能量密度之雷射 光，如複數次照射雷射光，也可以成長爲相同程度之大小 的結晶粒子。 但是，即使爲相同程度之大小的結晶粒子，如後述般 地，該結晶粒子所顯示之結晶學之性質或物理、電氣性質 也大爲不同。 關於以上述條件所製作之結晶矽膜，利用廣爲人知之 A FM法進行其之表面凹凸之評價，將其結果顯示於圖3 〇 橫軸爲雷射光之照射次數，在1〜2 0次之範圍使其 變化。又，作爲參數，使雷射光之能量密度在3 0 0〜 5 0 〇m J/cm2之範圍變化。關於以各條件製作之試 料的任意點，在2 0 // m X 2 0 # m之範圍量測結晶薄膜 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇、〆297公釐） (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 490743 A7 _ B7 ____ 五、發明説明（7 ) 之表面形狀。將此測定範圍之最大高低差當成R m a X， 作爲凹凸之指標，將其表示於橫軸。 其結果在以3 0 0 m J / c m 2之能量密度照射雷射光 之情形，1次雷射光照射之R m a X約爲2 0 n m，此値 幾乎與雷射光之照射次數無關。又，使雷射光之能量密度 變化爲4 0 0m J/cm2或50 〇m J/cm2之情形， 表面凹凸之絕對値雖增加，但是判明與雷射光之照射次數 幾乎沒有關係。 例如，在照射具有4 0 0 m J / c m 2之能量密度之雷 射光之情形，1次照射之R m a X雖爲5 0 n m程度，但 是在20次照射中，Rmax爲45nm程度。又，在 5 0 0 m J / c m 2之能量密度之情形，1次雷射光照射之 R m a X爲7〇11111程度，即使20次照射，.尺1113又也 爲6 5 n m程度。 綜合檢討上述圖2所示之平均結晶粒徑與圖3所示之 表面凹凸（R m a X )之結果，如下情形變得很明確。 即，對於非晶質矽膜，照射雷射光以進行結晶化之情 形，隨著使雷射光之照射次數增加，平均結晶粒徑雖顯著 增加，但是其表面凹凸（R m a X )幾乎沒有變化，特別 是表面凹凸（R m a X )在以最初之雷射光照射所形成之 表面凹凸在之後所進行之複數次的雷射光照射中也被保存 著。 於本實施例中，如比較以3 0 0 m J / c m 2之能量密 度照射2 0次之雷射光之情形與以5 0 0 m J / c m 2之能 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝- 訂 經濟部智慧財產局員工消費合作社印製 -10- 490743 A7 B7 五、發明説明（8 ) (請先閲讀背面之注意事項再填寫本頁) 量密度只進行1次之雷射光照射之情形’在任何之情形中 ，平均結晶粒徑雖都是4 5 0 n m程度’但是表面凹凸（ R m a X )卻顯著不同’相對於前者之照射條件之 R m a X約1 8 n m，在後者之照射條件中，R m a X爲 6 5 n m 〇 換言之，對非晶質砂膜照射雷射光’使表面凹凸（ R m a X )保持小之狀態下’只使雷射光之照射區域之結 晶粒徑變大之情形，判明複數次照射具有比較低能量密度 之雷射光爲極爲有效。 接著，以被形成之多晶矽結晶之表面形狀之觀點檢討 雷射光之能量密度與照射次數之關係。圖4 A以及B係雷 射光之能量密度爲3 0 0 m J / c m 2之情形，圖5 A以及 B係雷射光之能量密度爲5 0 0 m J / c m 2之情形。又， 圖4 A以及圖5 A係雷射光之照射次數爲1次之情形，又 ，圖4 B以及圖5 B係照射次數爲2 0次之情形。 經濟部智慧財產局員工消費合作社印製 由這些之結果可以明白地，在以3 0 〇m J/ cm2之 能量密度進行1次之雷射光照射之情形，小結晶粒子被多 數形成（圖4 A )，藉由以相同能量密度進行複數次之雷 射光照射，小結晶粒子複數個集合形成1個大的群聚結晶 (•圖4B)。但是，在以500mJ/cm2之能量密度只 照射1次雷射光之情形，結晶粒子雖然本身變大，但是無 法確認上述圖4 B所示之小結晶粒子之集合的痕跡（圖 5 A )。又，進而藉由重覆雷射光之照射，部份地成者爲 群聚結晶（圖5 B )。 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） 11 - 490743 A7 B7 五、發明説明（9 ) (請先閲讀背面之注意事項再填寫本頁) 由藉由上述S EM觀察之表面形狀的結果也明白地， 可以認爲：藉由複數次照射能量密度比較小之雷射光，本 來具有小表面突起之結晶粒子在保持表面突起之大小下， 只有結晶粒子集合，形成大的結晶，即群聚結晶。 接著，於圖6顯示藉由上述之雷射光照射區域之X射 線繞射法之測定結果。在此例中，係以3 0 0 m J / c m 2 之能量密度進行2 0次之雷射光照射，進行非晶質矽膜之 結晶化之情形。 其結果爲：藉由雷射光之照射，在結晶化產生之區域 中，觀察到顯示（1 1 1 )結晶面與（2 2 0 )結晶面之 明瞭之峰値。 此處，作爲表示由非晶質往結晶質之結晶成長的程度 之指標，將（1 1 1 )結晶面之繞射強度與（2 2 0 )結 晶面之繞射強度之比（（1 1 1 )/( 2 2 0 )繞射強度 比）疋義爲結晶疋向率。 一般，多結晶矽膜完全隨機定向之情形的結晶定向率 約1 · 8。此値愈大，可稱爲在（1 1 1 )結晶面定向一 經濟部智慧財產局員工消費合作社印製 致之結晶。 圖7係表示雷射光照射條件（能量密度與照射次數） 與結晶定向率之關係。 由此圖可以明白地，例如，以3 0 〇 m J / c m 2之能 量密度進行1次之雷射光照射之情形，（1 1 1 )/ ( 2 2 0 )強度比之結晶定向率係顯示接近隨機定向之値。 而且，隨著雷射光之照射次數增加，（11 1 )結晶定向 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -12- 490743 A7 ___ B7 ____ 五、發明説明（10) 率開始顯著增加。此傾向在具有其它之能量密度之雷射光 的情形也相同。 (請先閲讀背面之注意事項再填寫本頁) 但是，應特書處爲與3 0 〇m J/cm2比較具有大能 量密度之雷射光，例如比起只照射具有4 0 0 m J / c m 2 與5 Ο 0 m J / c m 2之能量密度之雷射光1次之情形，以 照射2 0次具有3 0 Om J/cm2之能量密度之雷射光之 情形其結晶定向率變大。換言之，可以實現更高之（ 1 1 1 )定向性。 又，在本實施例中，設雷射光之照射次數爲2 0次時 ，對於雷射光之能量密度300mJ/cm2、400mJ /cm2、5 0 0mJ/cm2，結晶定向率個個顯示6、 1 0、1 2之大的數値。 經濟部智慧財產局員工消費合作社印製 其理由被認爲係：雖如前述圖2之雷射光之照射條件 與結晶粒徑之關係所敘述般地，在利用於非晶質矽膜照射 雷射光之方法以促進結晶成長之情形，照射複數次之雷射 光之作用一面使藉由雷射光照射而被形成之個個的結晶粒 子更爲集合一面重覆成長，在該過程中，同時使結晶方位 在（1 1 1 )結晶面成爲一致而成長之故，其結果爲顯示 優異之結晶定向性。 如上述般地，作爲確認藉由複數次之雷射光照射，以 使結晶粒子集合，以形成1個之群聚結晶之手法，以利用 廣爲人知之透過型電子顯微鏡之結晶格子影像之觀察爲有 效。 圖8係顯示在2 0次照射具有3 0 Om J /cm2之能 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董Ί -13- 490743 A7 B7 __ 五、發明説明（11) 量密度之雷射光的情形之多晶矽膜中，結晶粒子集合之邊 界部份之剖面透過型電子顯微^照片。結k子之集合體 之群聚結晶的大小約5 0 0 n m。由此圖可以明確地’在 上述邊界部份’結晶粒子A與結晶粒子B在結晶學上以相 同方位相接。 換言之，藉由複數次照射具有指定之能量密度之雷射 光，使至少2個以上之結晶粒子集合之群聚結晶實質上可 以認爲具有與單一結晶同等之性質。 在圖8中，雖顯示藉由透過型電子顯微鏡照片之評價 結果，但是利用可以做結晶性之評價之其它手法也可以獲 得同樣之評價效果。 圖9係利用廣爲人知之電子射線後方散射繞射法評價 .進行雷射光照射之多晶矽膜之結晶學方位之例子。 電子射線後方散射繞設法係將聚光爲1 〇 〇 n m程度 之電子射線照射於測定對象物，藉由檢測由測定對象物來 之繞射線，以決定測定對象物之結晶學方位之方法。特別 是照射之電子射線的直徑爲1 0 0 n m程度之故，可以解 析結晶表面之結晶例子個個之結晶方位。 在圖9中，就與先前之圖4 B所示之情形幾乎相同之 區域，模型地顯示進行藉由電子射線後方散射繞射之測定 之結果。圖中，以粗線所包圍之區域係群聚結晶（圖中， 以群聚結晶A、群聚結晶B等所表示），顯示在群聚結晶 之內部有複數之小粒徑結晶（圖中，以a 1、a 2等表示 )集合之狀態。而且，群聚結晶內部之以細線顯示之部份 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝- 訂 經濟部智慧財產笱員工消費合作社印製 -14- 經濟部智慧財產局員工消費合作社印製 490743 五、發明説明（12) 係表示鄰接之結晶粒子之邊界區域。 利用電子射線後方散射繞射法詳細調 + ’對於結晶方位相同者利用同一標號， t °此結果爲：多晶矽膜雖以具有種種之 結晶所構成，構成1個之群聚結晶之個個 顯示同一方位，了解到粒界雖然存在，但 實質上具有與單一結晶同等之性質。 如以上說明般地，藉由對於非晶質矽 射光，抑制鄰接之結晶粒子之邊界的突起 可以使結晶方位一致之結晶粒子之集合體 聚結晶成長。. 又，在本實施例中，基板雖使用康寧 但是並不限定於此，也可以使用石英或P 甲酸乙二酯）等之透明基板。又，在上述 在利用電漿C V D法形成非晶質砂膜後， 爲4 5 0°C之爐體中退火，進行被包含在 ，此非晶質矽膜之形成方法也可以爲L P 化學氣相沈積法）或濺鍍法、蒸鍍法等。 進而，薄膜之材料並不限定於矽，即 或鍺之混合物亦可。又，結晶化之方法也 例所敘述之X e C 1雷射（波長3 0 8 η 光雷射之Kr F雷射（波長248nm) A r雷射等也沒關係。 接著，作爲其它之實施例，說明利用 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇 X：297公釐） 查上述之結晶粒 於圖中辨識顯示 結晶方位之群聚 的結晶粒子全部 是群聚結晶本身 膜複數次照射雷 之發生，而且， 之大的尺寸的群 7 0 5 9玻璃， E T (聚對苯二 之本實施例中， 藉由在氣氛溫度 膜中之脫氫處理 C V D法（低壓 使爲至少包含矽 不限定於本實施 m )，即使爲激 或Y A G雷射、 上述之多晶砂膜 (請先閲讀背面之注意事項再填寫本頁) -15- 490743 A7 B7 五、發明説明（13) 之薄膜電晶體。 (請先閱讀背面之注意事項再填寫本頁) 圖1 0係顯示薄膜電晶體之槪要之剖面圖，由玻璃基 板1 1上之第1底層1 2、第2底層1 3、半導體矽層 1 4、絕緣層1 5、電極層1 6、絕緣層1 7、接觸孔 1 8、電極1 9之積層構造所形成。 首先，利用廣爲人知之電漿CVD法在康寧7 0 5 9 玻璃基板1 1上形成第1底層之氮化矽膜1 2 (膜厚5 0 n m )。而且，在其上相同地利用電漿C V D法，形成第 2底層之氧化矽膜13 (膜厚10 0 nm)。進而，利用 電漿CVD法，形成非晶質矽膜14(膜厚5〇nm)。 玻璃基板也可以爲石英或P E T (聚對苯二甲酸乙二酯） 等之透明基板。又，利用L P C V D法（低壓化學氣相沈 積法）或濺鍍法或蒸鍍法等，形成非晶質矽膜1 4亦可。 接著’將形成非晶質矽膜1 4之玻璃基板1 1在. 4 5 0 °C之爐體中進行3 0分鐘之退火處理，進行非晶質 矽膜1 4之脫氫處理。此際爐體中之氣氛係在氮氣氣氛中 進行。 經濟部智慧財產局員工消费合作社印製 之後，將上述之非晶質矽膜1 4利用X e C 1雷射（ 波長3 0 8 n m、脈衝寬幅2 0 n s e c )，進行結晶化 。雷射光之種類即使爲激光雷射之K r F雷射（波長 2 4 8 n m ) 、Y A G雷射、A r雷射等也沒有關係。結 晶化之條件係在雷射光之能量密度爲3 0 0〜5 0 0 m J / c m 2之範圍，以1〜2 〇次之照射次數之範圍進行。又 ，雷射光之照射氣氛雖係在真空中，但是在氮氣氣氛下實 i紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） — -16- 490743 A7 _ B7 ___ 五、發明説明（14) 施也可以獲得同樣之效果。 接著，利用廣爲人知之光蝕法於多晶矽膜2 2形成指 定之圖案。之後，接著例如利用電漿C V D法’覆蓋被圖 案化之多晶砍膜2 2地形成由S i〇2形成之絕緣膜1 5 ° 又，在本實施例中，設S i〇2絕緣膜1 5之膜厚爲1 0 〇 n m ° 利用光蝕法將此電極層1 6加工爲指定之圖案後’形 成通道區域22a、源極區域22b、汲極區域22b ° 在形成N型半導體之情形’作爲N型不純物植入磷’又’ 在形成P型半導體之情形，作爲P型不純物’植入硼。 進而，爲了使內存於多晶矽層2 2之離子植入時之損 傷，進行藉由R T A (快速熱退火）之退火處理。損傷層 之活性化退火也可以爲利用爐體之退火處理。之後，再度 藉由電漿CVD法，覆蓋電極層1 6地形成S i〇2絕緣 層17 (膜厚500nm)。而且，在此Si〇2絕緣層 1 7之指定位置形成確保源極區域2 2 b以及汲極區域 2 2 b之電氣接續用之接觸孔1 8，進而，埋住接觸孔 1 8之內部地形成對應源極區域2 2 b以及汲極區域 2 2乜之電極層19(材質1^〜/八1之多層膜）。 最後，在氫氣中施以400 °C、60分鐘之退火處理 ，完成利甩多晶矽膜之薄膜電晶體。 圖1 1係顯示以上述方法所製作之薄膜電晶體之電子 移動度特性與非晶質矽膜之結晶化條件（雷射光之能量密 度、照射次數）之關係圖。圖中，考慮薄膜電晶體之特性 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) .裝· 訂 經濟部智慧財產局員工消費合作社印製 -17- 490743 A7 B7 五、發明説明（15) 測定之信賴性，對於各條件，進行5 〇點之測定，一倂記 錄其之特性之平均値與偏差。 由圖1 1可以明白地，顯示電子移動度之平均値伴隨 雷射光之照射次數之增加，有顯著增加之傾向，此傾向使 雷射光之能量密度變化，也顯示同樣之結果。 應特書者爲使用於非晶質矽膜之結晶化之雷射光的能 量密度比較小之情形，例如，即使爲3 0 0 m J / c m 2， 藉由增加該雷射光之照射次數，了解到可以實現與增加雷 射光之能量密度之情形（5 0 0 m J / c m 2 )幾乎相同之 電子移動度。而且’可以一倂降低其特性偏差。 另一方面’以通常之驅動條件使2 〇次照射雷射光， 進行結晶化之薄膜電晶體動作，薄膜電晶體之特性變動， 例如臨界値電壓値之增加在結晶化時之雷射光能量密度愈 大之情形愈顯著，判明作爲薄膜電晶體之機能降低。此原 因被S忍爲係：電子之行走之通道層2 2 a中，在鄰接之結 晶粒子的邊界部份被形成之突起之大小於照射能量密度愈 高欲顯著（參考圖3)，此突起對於覆蓋通道層2 2 a而 被形成之閘極絕緣膜1 3，作爲用不損及其之絕緣特性之 因此’由上述結果，作爲利用多晶矽膜之薄膜電晶體 ，爲了發揮大的電子移動度之特性，而且實現其之信賴性 也優異之元件，判明將使用於結晶化之雷射光的能量密度 降低至適當値，重覆其之照射是極爲重要的。 藉由將上述之知識應用於主動矩陣型之液晶顯示裝置 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） " -18 - (請先閱讀背面之注意事項再填寫本頁) 裝·
、1T 經濟部智慧財產局員工消費合作社印製 490743 A7 _______ B7 ___ 五、發明説明（16) %驅動電路等，可以提供能夠實現高品質、優異之顯示特 丨生之液晶顯不裝置。 雖然許多實施例來說明本發明，但是本發明並不限定 於此，在不脫離其要旨之範圍內，不用說可以有種種之變 形可能。 圖面之簡單說明 圖1係形成本發明之實施例之多結晶矽薄膜用之製程 流程圖。 圖2係說明利用實施例之雷射光之結晶化條件（照射 能量密度與照射次數）與被形成之多晶矽之平均結晶粒徑 之關係用之圖。 圖3係說明利用實施例之雷射光之結晶化條件（照射 能量密度與照射次數）與被形成之多晶矽膜之表面凹凸（ R m a X )之關係用之圖。 圖4係實施例之多晶矽膜之表面S E Μ照片，結晶化 條件爲A :雷射光之能量密度3 0 0 m J / c m 2、照射次 數1次之情形，B :雷射光之能量密度3 0 0 m J / c m 2 、照射次數2 0次之情形。 圖5係實施例之多晶矽膜之表面S E Μ照片，結晶化 條件爲A :.雷射光之能量密度5 0 0 m J / c m 2、照射次 數1次之情形，B ··雷射光之能量密度5 0 0 m J / c m 2 、照射次數2 0次之情形。 圖6係顯示實施例之多晶矽膜之X射線繞射測定結果 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐了 (請先閲讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 -19- 490743 A7 B7 五、發明説明（17) 之典型的說明圖。 圖7係顯示利用實施例之雷射光之結晶化條件（照射 能量密度與照射次數）與被形成之多晶矽之（1 1 1 )結 晶定向率之關係圖。 圖8係說明實施例之多晶矽膜之結晶粒子與其之邊界 部份用之透過型電子顯微鏡照片。 圖9係利用電子射線後方散射繞射，說明實施例之多 晶矽膜之群聚結晶之樣子與其之結晶定向性之關係用之模 型圖。 圖1 0係利用其它之實施例之多晶矽膜之薄膜電晶體 之剖面構造圖。 圖1 1係說明利用雷射光之結晶化條件（照射能量密 度與照射次數）與薄膜電晶體之電子移動度之關係用之圖 〇 主要元件對照表 (請先閱讀背面之注意事項再填寫本頁) •裝· 、11 經濟邹皙慧时產钧員工消費合作社印製 1 玻璃基板 2 第1底層 3 第2底層 4 半導體矽層 5 絕緣層 6 電極層 7 絕緣層 8 接觸孔 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -20- 490743 A7 __ B7五、發明説明（18)19 電極2 2 多晶矽膜 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中g]國家標準（CNS ) A4規格（210 X297公釐）

Claims (1)

  1. 490743 A8 B8 C8 D8 六、申請專利範圍 1 · 一種薄膜電晶體，其係被設置於基板之上方之半 導體薄膜，其特徵爲：. 前述半導體薄膜係由複數之結晶粒子構成，而且，使 至少2個以上之前述結晶粒子集合之群聚結晶至少內存於 其之一部份。 2 ·如申請專利範圍第1項記載之薄膜電晶體，其中 前述群聚結晶係由粒子直徑5 0 0 n m以下之結晶粒子至 少2個以上集合而成者。 3 ·如申請專利範圍第1項記載之薄膜電晶體，其中 前述群聚結晶係結晶學方位略相同之至少2個以上之結晶 粒子之集合體。 4 ·如申請專利範圍第3項記載之薄膜電晶體，其中 前述結晶粒子之結晶學方位係至少藉由利用透過型電子顯 微鏡之結晶格子影像觀察或電子射線後方散射繞射圖案觀 察而被確認。 5 ·如申請專利範圍第1項記載之薄膜電晶體，其中 垂直於前述半導體薄膜之基板之方向的平均膜厚爲1〇 nm以上l〇〇nm以下。 6 ·如申請專利範圍第1項記載之薄膜電晶體，其中 前述半導體薄膜至少包含S i或G e或S i與.G e之混合 物之其一而成者。 7 ·如申請專利範圍第1項記載之薄膜電晶體，其中 前述群聚結晶係在對於前述基板之表面略平行之方向（ 111)優先定向而成者。 本紙張尺度1適用中國國家標準（〇奶）八4規格（210父297公釐） ： -22- (請先閲讀背面之注意事項再填寫本頁) -裝· 、T· 經濟部智慧財產苟員工消費合阼杜印製 490743 A8 B8 C8 D8 六、申請專利範圍 8 ·如申請專利範圍第1項記載之薄膜電晶體，其中 前述群聚結晶係在對於前述基板之表面略平行之方向（ 1 1 1 )優先定向而成，而且，對於前述群聚結晶之（ 2 2 0 )結晶面之（1 1 1 )結晶面之X射線繞射強度在 5以上。 9 ·如申請專利範圍第1項記載之薄膜電晶體，其中 前述半導體薄膜之表面凹凸（Rma X)係在3 〇 nm& 下。 1 〇 ·如申請專利範圍第1項記載之薄膜電晶體，其 中前述半導體薄膜之表面凹凸之標準偏差（RMS )係在 1〇n m以下。 1 1 ·如申請專利範圍第1項記載之薄膜電晶體，其 中前述半導體薄膜之平均電子移動度係在2 0 0 c m2/V .S以上。 12 · —種薄膜電晶體，其特徵爲： 具備：被積層設置於基板之上方之半導體薄膜；以及 通道區域；以及絕緣膜；以及閘極電極；以及源極電極； 以及汲極電極， 前述源極電極與前述汲極電極係被個個接續於以夾住 前述通道區域而被設置於前述半導體薄膜之至.少一部份居 裕之源極區域與汲極區域，而且，前述半導體薄膜至少使 在對於前述基板之面略平行之方向（1 1 1 .)優先定向之 至少2個以上之結晶粒子集合之群聚結晶內存於‘其之一部 份。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ： (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作钍印製 -23 - 490743 A8 B8 C8 D8 六、申請專利範圍 1 3 ·如申請專利範圍第.1 2項記載之薄膜電晶體， 其中對於前述通道區域之前述半導體薄膜之（2 2 0 )結 晶面之（1 1 1 )結晶面之X射線繞射強度比至少比對於 前述源極區域以及前述汲極區域之前述半導體薄膜之（ 2 2 0 )結晶面之（1 1 1 )結晶面之X射線繞射強度大 〇 1 4 ·如申請專利範圍第1 3項記載之薄膜電晶體， 其中對於前述通道區域之前述半導體薄膜之（2 2 0 )結 晶面之（1 1 1 )結晶面之X射線繞射強度比在1 0以上 0 1 5 · —種薄膜電晶體之製造方法，其特徵爲： 具備··在基板之上方形成非晶質半導體薄膜之工程； 以及對該非晶質半導體薄膜照射雷射光之加熱工程，藉由 複數次照射前述雷射光，使前述非晶質半導體薄膜之至少 一*部份之區域群聚結晶化。 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X：297公釐） -24-
TW090112110A 2000-12-06 2001-05-21 Thin film transistor and its manufacture method TW490743B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000376561A JP2002176180A (ja) 2000-12-06 2000-12-06 薄膜半導体素子及びその製造方法

Publications (1)

Publication Number Publication Date
TW490743B true TW490743B (en) 2002-06-11

Family

ID=18845406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090112110A TW490743B (en) 2000-12-06 2001-05-21 Thin film transistor and its manufacture method

Country Status (6)

Country Link
US (4) US6657227B2 (zh)
EP (1) EP1213769A3 (zh)
JP (1) JP2002176180A (zh)
KR (1) KR100431909B1 (zh)
CN (1) CN1197169C (zh)
TW (1) TW490743B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
US7879700B2 (en) 2003-02-25 2011-02-01 Samsung Electronics Co., Ltd. Crystallization apparatus and method of amorphous silicon

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
US6670224B2 (en) * 2002-01-03 2003-12-30 Industrial Technology Research Institute Method for manufacturing thin film transistors
JP2004152978A (ja) * 2002-10-30 2004-05-27 Sumitomo Heavy Ind Ltd シリコン膜加工方法
JP2004265968A (ja) * 2003-02-28 2004-09-24 Semiconductor Energy Lab Co Ltd 結晶性半導体膜の作製方法及び薄膜トランジスタの作製方法
JP2005191173A (ja) * 2003-12-25 2005-07-14 Hitachi Ltd 表示装置及びその製造方法
JP5122818B2 (ja) * 2004-09-17 2013-01-16 シャープ株式会社 薄膜半導体装置の製造方法
JP4966486B2 (ja) * 2004-09-27 2012-07-04 国立大学法人電気通信大学 結晶質シリコン内在ＳｉＯｘ成形体の製造方法とその用途
TWI268122B (en) * 2005-01-25 2006-12-01 Au Optronics Corp Semiconductor structure having multilayer of polysilicon and display panel applied with the same
KR100691061B1 (ko) * 2005-08-30 2007-03-09 엘에스전선 주식회사 초전도 선재용 기판 및 그 제조방법과 초전도 선재
CN101655645B (zh) * 2005-08-30 2011-11-16 友达光电股份有限公司 用于依序侧向结晶技术的掩膜及激光结晶方法
KR101169058B1 (ko) * 2006-03-10 2012-07-26 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
KR100841365B1 (ko) * 2006-12-06 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4411331B2 (ja) * 2007-03-19 2010-02-10 信越化学工業株式会社 磁気記録媒体用シリコン基板およびその製造方法
US8227808B2 (en) * 2007-12-06 2012-07-24 Chimei Innolux Corporation Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same
JP5485517B2 (ja) * 2008-03-17 2014-05-07 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP2010169853A (ja) * 2009-01-22 2010-08-05 Sony Corp パターン補正方法、露光用マスク、露光用マスクの製造方法および半導体装置の製造方法
JP4947667B2 (ja) * 2009-11-20 2012-06-06 株式会社日本製鋼所 結晶半導体膜の製造方法
KR20110099422A (ko) * 2010-03-02 2011-09-08 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR101912888B1 (ko) * 2011-10-07 2018-12-28 어플라이드 머티어리얼스, 인코포레이티드 아르곤 가스 희석으로 실리콘 함유 층을 증착하기 위한 방법들
CN104253026A (zh) * 2013-06-27 2014-12-31 上海和辉光电有限公司 制备多晶硅层的方法
CN107946364A (zh) * 2017-10-24 2018-04-20 华南理工大学 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
KR20200058622A (ko) * 2018-11-19 2020-05-28 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
CN113223968A (zh) * 2021-04-12 2021-08-06 华南理工大学 原位氟掺杂的金属氧化物薄膜及其制备方法和薄膜晶体管

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2880175B2 (ja) * 1988-11-30 1999-04-05 株式会社日立製作所 レーザアニール方法及び薄膜半導体装置
US5221630A (en) * 1990-11-19 1993-06-22 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device having a two layered structure gate electrode
US6028333A (en) 1991-02-16 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5904550A (en) * 1992-02-28 1999-05-18 Casio Computer Co., Ltd. Method of producing a semiconductor device
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
JP3566623B2 (ja) * 1993-02-15 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の製造方法
JP2791858B2 (ja) 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
TW295703B (zh) * 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
JP3109570B2 (ja) 1996-01-27 2000-11-20 株式会社半導体エネルギー研究所 半導体装置作製方法
JPH09289165A (ja) 1996-02-23 1997-11-04 Semiconductor Energy Lab Co Ltd 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6190949B1 (en) * 1996-05-22 2001-02-20 Sony Corporation Silicon thin film, group of silicon single crystal grains and formation process thereof, and semiconductor device, flash memory cell and fabrication process thereof
JP4026191B2 (ja) * 1996-05-22 2007-12-26 ソニー株式会社 シリコン単結晶粒子群の形成方法及びフラッシュメモリセルの製造方法
JPH1074697A (ja) 1996-08-29 1998-03-17 Toshiba Corp 多結晶シリコン膜、多結晶シリコンの製造方法、薄膜トランジスタの製造方法、液晶表示装置の製造方法、及びレーザアニール装置
US5981974A (en) * 1996-09-30 1999-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the same
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4223590B2 (ja) 1998-06-04 2009-02-12 東芝松下ディスプレイテクノロジー株式会社 多結晶半導体の製造方法
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6331496B2 (en) * 1998-09-16 2001-12-18 Research Institute Of Advanced Material Gas-Generator, Ltd. High performance ceramic matrix composite
JP2000331932A (ja) * 1999-05-18 2000-11-30 Hitachi Ltd 多結晶半導体薄膜，その製造方法，半導体装置，半導体装置の製造方法および電子装置
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7879700B2 (en) 2003-02-25 2011-02-01 Samsung Electronics Co., Ltd. Crystallization apparatus and method of amorphous silicon
US7381586B2 (en) 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution

Also Published As

Publication number Publication date
JP2002176180A (ja) 2002-06-21
US6657227B2 (en) 2003-12-02
CN1197169C (zh) 2005-04-13
EP1213769A2 (en) 2002-06-12
US20020066931A1 (en) 2002-06-06
US6903371B2 (en) 2005-06-07
US20040155295A1 (en) 2004-08-12
US6716688B2 (en) 2004-04-06
KR100431909B1 (ko) 2004-05-17
US20030094658A1 (en) 2003-05-22
EP1213769A3 (en) 2004-09-29
KR20020045497A (ko) 2002-06-19
US7227186B2 (en) 2007-06-05
US20050202612A1 (en) 2005-09-15
CN1357925A (zh) 2002-07-10

Similar Documents

Publication Publication Date Title
TW490743B (en) Thin film transistor and its manufacture method
US7144793B2 (en) Method of producing crystalline semiconductor material and method of fabricating semiconductor device
US7361578B2 (en) Method to form large grain size polysilicon films by nuclei-induced solid phase crystallization
JP3658213B2 (ja) 半導体装置の製造方法
JP2000174282A5 (zh)
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
JP3220864B2 (ja) 半導体装置の製造方法
KR100686332B1 (ko) 다결정 실리콘 박막 및 그의 형성 방법
JPH11354444A (ja) 多結晶半導体膜の製造方法
JP2696818B2 (ja) 半導体層の結晶成長方法
JP2822394B2 (ja) 半導体装置の製造方法
US20020197829A1 (en) Method of manufacturing polycrystalline film and semiconductor device
JPH07273339A (ja) 薄膜半導体装置の製造方法
JP4655557B2 (ja) Ｓｏｉ基板の製造方法及びｓｏｉ基板
JPH0541519A (ja) 薄膜トランジスタおよびその製造方法
JPH07263342A (ja) 半導体装置の製造方法
JPH1064816A (ja) 半導体装置の製造方法
JPH03132074A (ja) 薄膜の製造方法及び薄膜トランジスターの製造方法
JPH059090A (ja) 結晶の成長方法
JPH07288228A (ja) 多結晶シリコン薄膜の形成方法
JPS5855395A (ja) シリコン単結晶膜の成長方法
JPH0316118A (ja) 多結晶Ｓｉ膜の形成方法
KR20070024196A (ko) 실리콘 박막 형성방법
JPH07312343A (ja) 多結晶シリコン膜の形成方法
JPH06342775A (ja) 化合物半導体単結晶の表面処理方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees