JPS5855395A - シリコン単結晶膜の成長方法 - Google Patents
シリコン単結晶膜の成長方法Info
- Publication number
- JPS5855395A JPS5855395A JP15516581A JP15516581A JPS5855395A JP S5855395 A JPS5855395 A JP S5855395A JP 15516581 A JP15516581 A JP 15516581A JP 15516581 A JP15516581 A JP 15516581A JP S5855395 A JPS5855395 A JP S5855395A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- single crystal
- insulating film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
- C30B1/026—Solid phase epitaxial growth through a disordered intermediate layer
Landscapes
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、シリコン単結晶膜の成長方法に係わ）、％に
非晶質絶縁膜上へＯ結晶成長方法の改ｊＬＫ関する。
非晶質絶縁膜上へＯ結晶成長方法の改ｊＬＫ関する。
半導体工業において、４リシリコン膜【レーデアニール
技術によって単結晶化させ生成した結晶粒ｌｉ？大きく
させると、この単結晶化されたシリコン単結晶膜を用い
て作製されたＦ′ＥＴの電子移動度およびホール移動度
が大きくなることが知られている。また、結晶成長を促
進させるために核材を導入したり、基板酸化物に溝を設
ける等の手段が知られている。
技術によって単結晶化させ生成した結晶粒ｌｉ？大きく
させると、この単結晶化されたシリコン単結晶膜を用い
て作製されたＦ′ＥＴの電子移動度およびホール移動度
が大きくなることが知られている。また、結晶成長を促
進させるために核材を導入したり、基板酸化物に溝を設
ける等の手段が知られている。
従来、この方法としては基板上のＳｔＯ□に溝を設ける
手法が敗られている。すなわち、基板上Ｋ ８１０．膜
【堆積したのちこの８１０２膜にνノダラフイにより周
期的な溝を形成し、次いで８１０．膜上にポリシリコン
やア毫ルファスシリ＝ｔｙ等Ｏ非単結晶シリコン系膜を
堆積し、しかるのちシリコン系膜にアニール処理を施し
、単結晶化させるようＫしている。
手法が敗られている。すなわち、基板上Ｋ ８１０．膜
【堆積したのちこの８１０２膜にνノダラフイにより周
期的な溝を形成し、次いで８１０．膜上にポリシリコン
やア毫ルファスシリ＝ｔｙ等Ｏ非単結晶シリコン系膜を
堆積し、しかるのちシリコン系膜にアニール処理を施し
、単結晶化させるようＫしている。
しかしながら、この種の方法にあっては次のような問題
があった。すなわち、非単結晶シリコン系膜と５ｔＯ２
膜とではその膨張率に差があり、この膨張率差に起因し
てアニール時にシリコン系膜に微小なりう、りが生じる
。そして、このクラックが生じることにより、結晶粒子
径が不均質となシ、作製された素子の正孔移動度やしき
い値電圧等のばらつきが大きくなり、所望の電気的特性
が得られない等の問題があった。
があった。すなわち、非単結晶シリコン系膜と５ｔＯ２
膜とではその膨張率に差があり、この膨張率差に起因し
てアニール時にシリコン系膜に微小なりう、りが生じる
。そして、このクラックが生じることにより、結晶粒子
径が不均質となシ、作製された素子の正孔移動度やしき
い値電圧等のばらつきが大きくなり、所望の電気的特性
が得られない等の問題があった。
本発明は上記事情會考慮してなされたもので、その目的
とするところは、非晶質絶縁膜上に形成した非単結晶シ
リコン系膜を単結晶化させるに際１絶縁膜とシリコン系
膜との熱膨張率差に起因するシリコン系膜への微小クラ
、り発生を未然に防止することができ、正孔移動度が高
くかつしきい値電圧のばらつきの少ないＦＥＴ製作等に
寄与し得るシリコン単結晶膜の成長方法を提供すること
にある。
とするところは、非晶質絶縁膜上に形成した非単結晶シ
リコン系膜を単結晶化させるに際１絶縁膜とシリコン系
膜との熱膨張率差に起因するシリコン系膜への微小クラ
、り発生を未然に防止することができ、正孔移動度が高
くかつしきい値電圧のばらつきの少ないＦＥＴ製作等に
寄与し得るシリコン単結晶膜の成長方法を提供すること
にある。
まず、本発明の詳細な説明する。本発明は、基板上Ｋｊ
ｌｌの絶縁膜【形成したのち峡絶縁膜上に第１の非単結
晶シリコン系ｇ會形成し、次いで第１の非単結晶シリコ
ン系膜上に第２の絶縁膜を形成したのち該絶縁膜上に第
２の非単結晶シリコン系Ｉ！Ｘｔ−形成し、しかるのち
第１および第２０シリコン系膜をアニール処理して各シ
リコン系膜を単結晶化せしめ石ようにした方法である。
ｌｌの絶縁膜【形成したのち峡絶縁膜上に第１の非単結
晶シリコン系ｇ會形成し、次いで第１の非単結晶シリコ
ン系膜上に第２の絶縁膜を形成したのち該絶縁膜上に第
２の非単結晶シリコン系Ｉ！Ｘｔ−形成し、しかるのち
第１および第２０シリコン系膜をアニール処理して各シ
リコン系膜を単結晶化せしめ石ようにした方法である。
し九がってオ発明によれば、シリコン系膜と絶縁膜とが
２馴構造となるため、シリコン系膜および絶縁ル、（５
俵率差にょｐシリコン系膜に不均質応力妙・細くことが
なくクラ、り等の発生を未然に防止実ることができる。
２馴構造となるため、シリコン系膜および絶縁ル、（５
俵率差にょｐシリコン系膜に不均質応力妙・細くことが
なくクラ、り等の発生を未然に防止実ることができる。
このため、シリコン系膜、すに第２の非単結晶シリコン
系膜の単結晶化ｔＳ蓼易かつ効果的に行うことができる
。したがっＣ１例えは第２のシリコン系ａｔ単結晶化し
た・７リコｙ単結晶膜を用いＦ酊を製作した場合、正孔
移動［管高くすることができ、しきい値電圧のはらつＩ
４少なくすることができる。本発明者等の実験によれば
、正孔移動度は８５ （ｃＨ１２／Ｖｅｓ＠ａ ）以上
で、しきい値のばらつき−１〔チ〕以内に納めることが
できた。
系膜の単結晶化ｔＳ蓼易かつ効果的に行うことができる
。したがっＣ１例えは第２のシリコン系ａｔ単結晶化し
た・７リコｙ単結晶膜を用いＦ酊を製作した場合、正孔
移動［管高くすることができ、しきい値電圧のはらつＩ
４少なくすることができる。本発明者等の実験によれば
、正孔移動度は８５ （ｃＨ１２／Ｖｅｓ＠ａ ）以上
で、しきい値のばらつき−１〔チ〕以内に納めることが
できた。
以下、本発明の詳細を図示の実施例によって説明する。
第１図は本発明の一実施例に係わる半導体基板の断面模
式図であり、図中１はガラス基板、２は第１の８１０□
膜（絶縁膜）、３は筒１のシリコン系膜、４は第２の８
１０．膜（絶縁膜）、５は第２のシリコン系膜、６は熱
、電子ビーム或いはレーデビーム等の高エネルギビーム
を示している。第２因は第１図の要部を拡大して示す断
面模式図であル、溝切夛中の１′は臨界半径を示してい
る。
式図であり、図中１はガラス基板、２は第１の８１０□
膜（絶縁膜）、３は筒１のシリコン系膜、４は第２の８
１０．膜（絶縁膜）、５は第２のシリコン系膜、６は熱
、電子ビーム或いはレーデビーム等の高エネルギビーム
を示している。第２因は第１図の要部を拡大して示す断
面模式図であル、溝切夛中の１′は臨界半径を示してい
る。
〈実施例１〉
８１ウエーハ（基板１）上に厚さ３０００（Ｘ）の第ｔ
ｏｓｔｏ２３１１２、Ｊｌす６０００（Ｘ：］ （Ｚ）
第１ ノ、Ｊ！’ リシリコン膜Ｓおよび０．５ （μ
ｍ）の＃Ｉ２の８１０□膜４ｔ−順次堆積し、ｓｔｏ、
膜４０表面に周期的な溝を形成した。次いで、 ８１０
２膜４上に第２のＩリシリコン膜５ｔ−堆積した。しか
るのち、１０ Ｗ−ＣＷＡｔレーデでアニール処理を施
し、Ｐ（リン）のイオン注入を行いｌＸｌ０”（ｗ″勺
のドーズ量で打ち込んだ、これにより第２のポリシリコ
ン膜５が単結晶化されシリコン単結晶膜が形成されたそ
して、この単結晶膜を基板として用いＥ（エンハンスメ
ント）タイプＰチャネルＦＥＴ を作成した結果、正孔
移動度μ、−８５（ｃＩｌｌ／Ｖ−ｍ＠ａ）、しきい値
電圧Ｖ、ｈ−−０，１５（Ｖλそのばらつきは±０、５
（−）以内でありた。
ｏｓｔｏ２３１１２、Ｊｌす６０００（Ｘ：］ （Ｚ）
第１ ノ、Ｊ！’ リシリコン膜Ｓおよび０．５ （μ
ｍ）の＃Ｉ２の８１０□膜４ｔ−順次堆積し、ｓｔｏ、
膜４０表面に周期的な溝を形成した。次いで、 ８１０
２膜４上に第２のＩリシリコン膜５ｔ−堆積した。しか
るのち、１０ Ｗ−ＣＷＡｔレーデでアニール処理を施
し、Ｐ（リン）のイオン注入を行いｌＸｌ０”（ｗ″勺
のドーズ量で打ち込んだ、これにより第２のポリシリコ
ン膜５が単結晶化されシリコン単結晶膜が形成されたそ
して、この単結晶膜を基板として用いＥ（エンハンスメ
ント）タイプＰチャネルＦＥＴ を作成した結果、正孔
移動度μ、−８５（ｃＩｌｌ／Ｖ−ｍ＠ａ）、しきい値
電圧Ｖ、ｈ−−０，１５（Ｖλそのばらつきは±０、５
（−）以内でありた。
〈実施例２〉
石英ガラス１上に厚さ３０００（久〕の第１の５ｉｏ１
膜２、厚さ８０００（Ｘ）の第１のポリシリコン膜ＳＴ
ｈ・！ ヒ３０００（Ｘ） （２）第２ Ｏ８１０，膜
４を堆積し、５ｔＯ２膜４上に５〔μｍ〕の間隔で溝を
形成し、次いで８１０．膜４上に第２のＩリシリコン膜
ｌ ’ｉ ８０００〔芙〕堆積した。しかるのち、９Ｗ
−ＡＦレーデでア＝−／ＬＪ６ＪＩＬ、Ｉ Ｘ １ ｏ
”（１ｍｉ”勺ｏｐ イｔ ン注入ｆ行りた。かくして
得られた基板【用いＥタイグＰチャネルＦＢＴ ｋ製作
した結果、正孔移動度ｆｉ、 ＝ ９５ （ａ７／Ｖ−
１＠ ｅ 〕、しきい〕値電圧ｖ、ｈ−！−ｏ、ｓＶ〕
、ばらつき１〔チ〕であった。
膜２、厚さ８０００（Ｘ）の第１のポリシリコン膜ＳＴ
ｈ・！ ヒ３０００（Ｘ） （２）第２ Ｏ８１０，膜
４を堆積し、５ｔＯ２膜４上に５〔μｍ〕の間隔で溝を
形成し、次いで８１０．膜４上に第２のＩリシリコン膜
ｌ ’ｉ ８０００〔芙〕堆積した。しかるのち、９Ｗ
−ＡＦレーデでア＝−／ＬＪ６ＪＩＬ、Ｉ Ｘ １ ｏ
”（１ｍｉ”勺ｏｐ イｔ ン注入ｆ行りた。かくして
得られた基板【用いＥタイグＰチャネルＦＢＴ ｋ製作
した結果、正孔移動度ｆｉ、 ＝ ９５ （ａ７／Ｖ−
１＠ ｅ 〕、しきい〕値電圧ｖ、ｈ−！−ｏ、ｓＶ〕
、ばらつき１〔チ〕であった。
〈実施例３〉
８１ウエー八１上に厚す２０００ＣＸ） Ｏ第１ ｔｖ
８１０２膜２．８０００（１）の第１のＩリシリコン
膜Ｓおよび２０００１：久〕の第２の８１０２膜４會堆
積し、５１０２膜４に２〔μｍ〕の間隔で溝管形成した
。ここで溝の臨界半径は、ｒ≦０．５〔μｍ〕に設定し
た。次いで、Ｓ１０□膜４上に第２のぼりシリコン５を
堆積し、上から１０Ｗ−ムｔレーデでアニールを行い、
次ＫＰイオン注入によシ１×１０″″” （ｃｍ−”
）のドーズ量で打ち込みこれを基板とした。この基板を
用いてＥタイプＰチャンネルＦＥＴ￥ｒ製作した結果、
正孔移動度μ、 ＝ ８５ ［ｃＪ／Ｖ−ａ・噛〕、し
きい値電圧Ｖｔｈ＝−０，４（Ｖ）、ばらつき０．５
Ｃ％）以内でありｆｔ＝以上、各実施例で示したように
８１０２膜２，４トｙｆ！Ｉ）シリ・ノコン膜Ｊ ＋４
−ａＯ積層構造を形成したのち・アニール処理すること
によって、高い正孔移動度とばらつきの少ないしきい値
電圧を持つデバイスが得られた。つま）、第２のポリシ
リコン膜６の単結晶化が効果的に行われたことが判明し
た。
８１０２膜２．８０００（１）の第１のＩリシリコン
膜Ｓおよび２０００１：久〕の第２の８１０２膜４會堆
積し、５１０２膜４に２〔μｍ〕の間隔で溝管形成した
。ここで溝の臨界半径は、ｒ≦０．５〔μｍ〕に設定し
た。次いで、Ｓ１０□膜４上に第２のぼりシリコン５を
堆積し、上から１０Ｗ−ムｔレーデでアニールを行い、
次ＫＰイオン注入によシ１×１０″″” （ｃｍ−”
）のドーズ量で打ち込みこれを基板とした。この基板を
用いてＥタイプＰチャンネルＦＥＴ￥ｒ製作した結果、
正孔移動度μ、 ＝ ８５ ［ｃＪ／Ｖ−ａ・噛〕、し
きい値電圧Ｖｔｈ＝−０，４（Ｖ）、ばらつき０．５
Ｃ％）以内でありｆｔ＝以上、各実施例で示したように
８１０２膜２，４トｙｆ！Ｉ）シリ・ノコン膜Ｊ ＋４
−ａＯ積層構造を形成したのち・アニール処理すること
によって、高い正孔移動度とばらつきの少ないしきい値
電圧を持つデバイスが得られた。つま）、第２のポリシ
リコン膜６の単結晶化が効果的に行われたことが判明し
た。
なお、本発明は上述した各実施例に限定されるものでは
な−。例えば、実施例では第２のシリコン系膜【単結晶
化したシリコン単結晶膜を基板としてＦＥＴ ｌ製作し
たが、ＦＩＴ以外の各種デバイスに適用できるのは勿論
のことである。
な−。例えば、実施例では第２のシリコン系膜【単結晶
化したシリコン単結晶膜を基板としてＦＥＴ ｌ製作し
たが、ＦＩＴ以外の各種デバイスに適用できるのは勿論
のことである。
また、絶縁膜としては前記８１９２ＩＩＱ代シに窒化膜
管用いることもできる。この場合、窒化膜の耐熱性およ
び加工精膚が８１０□膜よル高いため、よｐ優れた単−
Ｉ６晶化が可能と表る。を九、絶縁膜と単筒′晶シリコ
ン系属とは２段積層構造に限らず、それ以上の積層ｍ造
として４よい、その他本発明の要旨上逸脱しない範囲で
、種々変形して実施することができる。
管用いることもできる。この場合、窒化膜の耐熱性およ
び加工精膚が８１０□膜よル高いため、よｐ優れた単−
Ｉ６晶化が可能と表る。を九、絶縁膜と単筒′晶シリコ
ン系属とは２段積層構造に限らず、それ以上の積層ｍ造
として４よい、その他本発明の要旨上逸脱しない範囲で
、種々変形して実施することができる。
第１図は本発明の一実施例に係わる半導体基板の断面模
式図、第２図は第１図の要部拡大図である。 １・−・基板、２・・・第１の絶縁膜、３・・・第１の
シリコン系膜、４・・・第２の絶縁膜、６・・・絡２の
シリコン系膜、１゜ 出願人代理人 弁理士 鉤 江 武 彦第１図 （ （
式図、第２図は第１図の要部拡大図である。 １・−・基板、２・・・第１の絶縁膜、３・・・第１の
シリコン系膜、４・・・第２の絶縁膜、６・・・絡２の
シリコン系膜、１゜ 出願人代理人 弁理士 鉤 江 武 彦第１図 （ （
Claims (2)
- （１）基板上に第１０絶縁膜を形成したのち該絶縁膜上
に第１の非単結晶シリコン系膜會形成する工程と、上記
第１０非単結蟲シリコン系膜上に第２の絶縁膜管形成し
たのち該絶縁膜上に第２の非単結晶シリコン系膜を形成
する工程と、しかるのち上記第１および第２の非単結晶
シリコン系膜にアニール処理を施し各シリコン系膜を単
結晶化せしめることを特徴とするシリコン単結晶膜の成
長方法。 - （２）前記第２の絶縁膜は、フォトリソグラフィ技術に
より溝が形成されたものであることを特徴とする特許請
求の範囲第１項記載のシリコン単結晶膜の成長方法。 （３ン 前記第２の絶縁膜に形成する溝の臨界半径を
１０〔μｍ〕以下にし九こと管特徴とする特許請求の範
囲第２項記載のシリコン単結晶膜の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15516581A JPS5855395A (ja) | 1981-09-30 | 1981-09-30 | シリコン単結晶膜の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15516581A JPS5855395A (ja) | 1981-09-30 | 1981-09-30 | シリコン単結晶膜の成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5855395A true JPS5855395A (ja) | 1983-04-01 |
Family
ID=15599926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15516581A Pending JPS5855395A (ja) | 1981-09-30 | 1981-09-30 | シリコン単結晶膜の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5855395A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6230688A (ja) * | 1985-07-31 | 1987-02-09 | Agency Of Ind Science & Technol | 薄膜の結晶化方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659694A (en) * | 1979-10-18 | 1981-05-23 | Agency Of Ind Science & Technol | Manufacture of thin film |
-
1981
- 1981-09-30 JP JP15516581A patent/JPS5855395A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659694A (en) * | 1979-10-18 | 1981-05-23 | Agency Of Ind Science & Technol | Manufacture of thin film |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6230688A (ja) * | 1985-07-31 | 1987-02-09 | Agency Of Ind Science & Technol | 薄膜の結晶化方法 |
| JPH0432039B2 (ja) * | 1985-07-31 | 1992-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW490743B (en) | Thin film transistor and its manufacture method | |
| JPS5869798A (ja) | 半導体結晶成長方法 | |
| JPS643045B2 (ja) | ||
| JPS59161014A (ja) | 半導体薄膜結晶化方法 | |
| JPS58156591A (ja) | 半導体単結晶薄膜の形成法 | |
| JPS59155121A (ja) | 半導体薄膜の製造方法 | |
| JPS5918196A (ja) | 単結晶薄膜の製造方法 | |
| US20040014261A1 (en) | Method for manufacturing thin film transistor | |
| JPS5855395A (ja) | シリコン単結晶膜の成長方法 | |
| JPH06132306A (ja) | 半導体装置の製造方法 | |
| JPH03240230A (ja) | 半導体装置の製造方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JPS59114853A (ja) | 積層集積回路素子の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS6185815A (ja) | 多結晶シリコン膜の形成方法 | |
| JPH059099A (ja) | 結晶の成長方法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JPH0468770B2 (ja) | ||
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPH02316A (ja) | Ｓｏｉ基板の形成方法 | |
| JPS5856408A (ja) | シリコン単結晶膜の成長方法 | |
| JPS6037719A (ja) | 半導体装置の製造方法 | |
| JPS59121823A (ja) | 単結晶シリコン膜形成法 | |
| JPS63117420A (ja) | シリサイド層の形成方法 |