JP3566623B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3566623B2
JP3566623B2 JP2000108179A JP2000108179A JP3566623B2 JP 3566623 B2 JP3566623 B2 JP 3566623B2 JP 2000108179 A JP2000108179 A JP 2000108179A JP 2000108179 A JP2000108179 A JP 2000108179A JP 3566623 B2 JP3566623 B2 JP 3566623B2
Authority
JP
Japan
Prior art keywords
nickel
semiconductor device
silicon film
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000108179A
Other languages
English (en)
Other versions
JP2000306837A (ja
Inventor
舜平 山崎
宏勇 張
徹 高山
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5048535A external-priority patent/JP3041497B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000108179A priority Critical patent/JP3566623B2/ja
Publication of JP2000306837A publication Critical patent/JP2000306837A/ja
Application granted granted Critical
Publication of JP3566623B2 publication Critical patent/JP3566623B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、薄膜状の絶縁ゲイト型電界効果トランジスタ(薄膜トランジスタもしくはTFT)等の薄膜デバイスに用いられる結晶性半導体を得る方法に関するものである。
【0002】
【従来の技術】
従来、薄膜状の絶縁ゲイト型電界効果トランジスタ(TFT)等の薄膜デバイスに用いられる結晶性シリコン半導体薄膜は、絶縁基板等の絶縁表面上にプラズマCVD法や熱CVD法で形成されたアモルファスシリコン膜を電気炉等の装置の中で600℃以上の温度で12時間以上の長時間にわたって結晶化させて作製された。特に十分な特性(高い電解効果移動度や高い信頼性)を得るためにはより長時間の熱処理が求められていた。
【0003】
【発明が解決しようする課題】
しかしながら、このような従来の方法は多くの課題を抱えていた。1つはスループットが低く、したがって、コストが高くなることである。例えば、この結晶化工程に24時間の時間を要するものとすると、基板1枚当たりの処理時間を2分とすれば720枚の基板を同時に処理しなければならなかった。しかしながら、例えば、通常使用される管状炉では、1度に処理できる基板の枚数は50枚がせいぜいで、1つの装置(反応管)だけを使用した場合には1枚当たり30分も時間がかかってしまった。すなわち、1枚当たりの処理時間を2分とするには、反応管を15本も使用しなければならなかった。このことは投資規模が拡大することと、その投資の減価償却が大きく、製品のコストに跳ね返ることを意味していた。
【0004】
もう1つの問題は、熱処理の温度であった。通常、TFTの作製に用いられる基板は石英ガラスのような純粋な酸化珪素からなるものと、コーニング社7059番(以下、コーニング7059という)のような無アルカリのホウ珪酸ガラスに大別される。このうち、前者は、耐熱性が優れており、通常の半導体集積回路のウェファープロセスと同じ取扱いができるため、温度に関しては何ら問題がない。しかしながら、そのコストが高く、基板面積の増加と共に指数関数的に急激に増大する。したがって、現在のところ、比較的小面積のTFT集積回路にのみ使用されている。
【0005】
一方、無アルカリガラスは、石英に比べればコストは十分に低いが、耐熱性の点で問題があり、一般に歪み点が550〜650℃程度、特に入手しやすい材料では600℃以下であるので、600℃の熱処理では基板に不可逆的な収縮やソリという問題が生じた。特に基板が対角10インチを越えるような大きなものでは顕著であった。以上のような理由から、シリコン半導体膜の結晶化に関しては、550℃以下、4時間以内という熱処理条件がコスト削減に不可欠とされていた。本発明はこのような条件をクリアする半導体の作製方法および、そのような半導体を用いた半導体装置の作製方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
本発明は、アモルファス状態、もしくは実質的にアモルファス状態と言えるような乱雑な結晶状態(例えば、結晶性のよい部分とアモルファスの部分が混在しているような状態)にあるシリコン膜上にニッケル、鉄、コバルト、白金のうち少なくとも1つを含有する膜や粒子、クラスター等(以下、触媒材料という)を形成し、これを最初にアモルファスシリコンと反応させたのち、未反応の触媒材料を除去し、次いで通常のアモルファスシリコンの結晶化温度よりも低い温度、好ましくは20〜150℃低い温度、例えば580℃以下の温度でアニールすることによって結晶性シリコン膜を得ることを特徴とする。
【0007】
本発明人は、従来の固相結晶化の考えとは全く別に、何らかの触媒作用によって、前記の過程の障壁エネルギーを低下させることを考えた。本発明人はニッケル(Ni)、鉄(Fe)、コバルト(Co)、白金(Pt)がシリコンと結合しやすく、例えば、ニッケルの場合、容易に珪化ニッケル(化学式NiSi、0.4≦x≦2.5)となり、かつ、珪化ニッケルの格子定数がシリコン結晶のものに近いことに着目した。そこで、結晶シリコン−珪化ニッケル−アモルファスシリコンという3元系のエネルギー等をシミュレーションした結果、アモルファスシリコンは珪化ニッケルとの界面で容易に反応して、
アモルファスシリコン+珪化ニッケル →珪化ニッケル+結晶シリコン
という反応が生じることが明らかになった。この反応のポテンシャル障壁は十分に低く、反応の温度も低い。
【0008】
この反応式は、ニッケル原子がアモルファスシリコンを結晶シリコンに造り変えることを示している。実際には、580℃以下で、反応が開始され、450℃でも反応が観測されることが明らかになった。また、この反応によって得られた結晶シリコンは結晶性が良好であった。ただし、ニッケル原子そのものは半導体材料としてのシリコンにとっては好ましくない。そこで、ニッケル原子を除去する工程が必要である。これには、塩酸(HCl)もしくはフッ酸(HF)を用いればよい。これらの酸はニッケルおよび珪化ニッケルは浸食するが、アモルファスシリコン、結晶シリコンは侵さない。
【0009】
ニッケル原子を除去しても、上記の反応によって形成された結晶シリコンが残存していれば、これを核として結晶化をおこなえる。前述の通り、上記の反応によって生成されたシリコン結晶はその結晶性が良好であるので、これを核としてアモルファスシリコンの結晶化が促進されることが明らかになった。典型的には、通常のアモルファスシリコンの結晶化温度に比較して20〜150℃低い温度で結晶化できることが示された。また、結晶成長に要する時間も従来より短縮された。当然のことであるが、温度が高いほど結晶化の進行する速度が速い。また、鉄、コバルト、白金でも、ニッケルよりも劣るが同様な反応が見られた。
【0010】
本発明では、ニッケル、鉄、コバルト、白金単体もしくはその珪化物等を含有する膜、粒子、クラスター等を触媒材料として用いることが好ましい。ただし、上記元素を酸化物は好ましくない。これは、酸化物は安定な化合物で、上記反応を開始することができないからである。
【0011】
また、本発明では、特に上記触媒材料を選択的に設けることによって、結晶成長の方向を制御することができる。このような手法を用いて得られた結晶シリコンは、従来の固相エピタキシャル成長とは異なり、長距離にわたって結晶性の連続性のよい、単結晶に近い構造を有するものであるので、TFT等の半導体素子に利用するうえでは都合がよい。
【0012】
また、この結晶化の出発材料としてのアモルファスシリコン膜は水素濃度が少ないほど良好な結果(結晶化速度)が得られた。ただし、結晶化の進行にしたがって、水素が放出されるので、得られたシリコン膜中の水素濃度は出発材料のアモルファスシリコン膜の水素濃度とはそれほど明確な相関は見られなかった。本発明による結晶シリコン中の水素濃度は、典型的には0.01原子%以上5原子%以下であった。さらに、良好な結晶性を得るためには、アモルファスシリコン膜中には炭素、窒素、酸素の濃度は少ないほど良く、1×1019cm−3以下であることが望まれる。
【0013】
【実施例】
〔実施例1〕 コーニング7059ガラス基板上のニッケル膜を形成し、これを触媒としてアモルファスシリコン膜の結晶化をおこない、結晶シリコン膜を得る方法について図1をもとに説明する。基板11上に、厚さ2000Åの下地酸化珪素膜12をプラズマCVD法によって形成した。次にプラズマCVD法によってアモルファスシリコン膜13を500〜3000Å、例えば1500Å堆積し、窒素雰囲気中430℃、0.1〜2時間、例えば0.5時間水素出しをおこなった。引き続き、スパッタ法によってニッケル膜14を厚さ100〜1000Å、例えば500Å堆積した。ニッケルの成膜時には基板を100〜500℃、好ましくは180〜250℃に加熱しておくと良好な結果が得られた。これは下地のシリコン膜とニッケル膜とも密着性が向上するためである。ニッケルの代わりに珪化ニッケルを用いてもよかった。(図1(A))
【0014】
その後、450〜580℃で1〜10分だけ加熱して、上記ニッケル膜14とアモルファスシリコン膜13とを反応させ、その界面に薄い結晶シリコン層15を形成した。この結晶シリコン層の厚さは反応温度、時間に依存するが、550℃、10分の条件では、約300Åであった。(図1(B))
【0015】
次に、ニッケル膜および、ニッケル膜と反応して生じた珪化ニッケル膜を5〜30%の塩酸でエッチングした。このエッチングではアモルファスシリコンと(珪化)ニッケルとの反応によって生じた結晶シリコンには影響がなかった。(図1(C))
次いで、これをアニール炉中450〜580℃、例えば550℃で8時間窒素雰囲気中でアニールした。この工程によってアモルファスシリコン膜を結晶化させ、結晶シリコン膜16を得ることができた。このとき得られた結晶シリコンのラマン散乱分光およびX線回折の結果を図3、図4に示す。図3において、C−Siは標準試料である単結晶シリコンのラマンスペクトルである。また、(a)は本実施例で得られたラマンスペクトル、(b)は触媒材料を有しない通常のアモルファスシリコンを上記の条件でアニールしたときのラマンスペクトルである。本発明によって良好な結晶シリコンが得られたことがわかる。
【0016】
〔実施例2〕 本実施例を図2に示す。コーニング7059ガラス基板21上に厚さ2000Åの下地酸化珪素膜22をプラズマCVD法によって形成した。次にプラズマCVD法によってアモルファスシリコン膜23を500〜3000Å、例えば500Åおよび1500Å堆積し、窒素雰囲気中430℃、0.1〜2時間、例えば0.5時間水素出しをおこなった。
【0017】
その後、スパッタ法によってニッケル膜を厚さ100〜1000Å、例えば500Å堆積した。ニッケルの代わりに珪化ニッケルを用いてもよかった。このようにして形成したニッケル膜をエッチングして、図に示すようなパターン24a、24b、24cを形成した。(図2(A))
その後、450〜580℃で1〜10分だけ加熱して、上記ニッケル膜24a〜24cとアモルファスシリコン膜23とを反応させ、その界面に薄い結晶シリコン領域25a、25b、25cを形成した。(図2(B))
【0018】
次に、ニッケル膜および、ニッケル膜と反応して生じた珪化ニッケル膜を5〜30%の塩酸でエッチングした。このエッチングではアモルファスシリコンと(珪化)ニッケルとの反応によって生じた結晶シリコン25a〜25cには影響がなかった。(図2(C))
次に、これをアニール炉中450〜580℃、例えば550℃で4時間窒素雰囲気中でアニールした。図2(D)は、その中間状態で、先に形成された結晶シリコン領域25a〜25bから結晶化が進行して、結晶シリコン領域26a、26b、26cがアモルファス領域23中に拡大してゆく様子を示す。
【0019】
最終的にはアモルファスシリコン膜を全て結晶化させて結晶シリコン膜27を得た。実施例1では、結晶成長の方向が表面から基板側というように垂直に進行するのに対して、本実施例では、ニッケルパターンから横方向に進行する。例えば、図2(D)に示す結晶シリコン領域26a〜26cは、それぞれ単結晶に近い構造を有している。このため、横方向に粒界等のポテンシャル障壁が生じることが比較的少なく、TFT等に利用するうえで都合がよい。ただし、例えば、結晶シリコン領域26aと26bが衝突する部分では結晶の欠陥が大きいので、その部分を用いることは好ましくない。
図5には、本実施例による結晶化速度を測定した結果を示す。シリコン膜が厚いほど速く結晶化が進行することが明らかになった。
【0020】
【発明の効果】
以上、述べたように、本発明はアモルファスシリコン結晶化の低温化、短時間化を促進するという意味で画期的なものであり、また、そのための設備、装置、手法は極めて一般的で、かつ量産性に優れたものであるので、産業にもたらす利益は図りしえないものである。
【0021】
例えば、従来の固相成長法においては、少なくとも24時間のアニールが必要とされたために、1枚当たりの基板処理時間を2分とすれば、アニール炉は15本も必要とされたのであるが、本発明によって、4時間以内に短縮することができたので、アニール炉の数を1/6以下に削減することができる。このことによる生産性の向上、設備投資額の削減は、基板処理コストの低下につながり、ひいてはTFT価格の低下とそれによる新規需要の喚起につながるものである。このように本発明は工業上、有益であり、特許されるにふさわしいものである。
【図面の簡単な説明】
【図1】実施例の工程の断面図を示す。(実施例1)
【図2】実施例の工程の断面図を示す。(実施例2)
【図3】結晶シリコン膜のラマン散乱分光結果を示す。(実施例1)
【図4】結晶シリコン膜のX線回折結果を示す。(実施例1)
【図5】シリコンの結晶化速度を示す。(実施例2)
【符号の説明】
11・・・基板
12・・・下地酸化珪素膜
13・・・アモルファスシリコン膜
14・・・ニッケル膜(粒子、クラスター)
15・・・結晶シリコン領域
16・・・結晶シリコン領域

Claims (10)

  1. 実質的にアモルファス状態のシリコン膜を形成し、
    前記実質的にアモルファス状態のシリコン膜を加熱して水素出しを行い、
    前記実質的にアモルファス状態のシリコン膜表面に接してニッケルを含有する材料を形成し、
    熱処理によって前記実質的にアモルファス状態のシリコン膜の表面と前記材料に含まれるニッケルを反応させて、前記シリコンの結晶を形成し、
    前記ニッケル含有する材料を除去し、
    前記ニッケル含有する材料を除去した後、前記実質的にアモルファス状態のシリコン膜を熱処理して結晶化する半導体装置の製造方法であって
    記シリコンの結晶は、
    前記材料のニッケルによって珪化ニッケルとなった部分が移動することにより生成されることを特徴とする半導体装置の製造方法。
  2. 実質的にアモルファス状態のシリコン膜を形成し、
    前記実質的にアモルファス状態のシリコン膜を加熱して水素出しを行い、
    前記実質的にアモルファス状態のシリコン膜表面に選択的に接してニッケルを含有する材料を形成し、
    熱処理によって前記実質的にアモルファス状態のシリコン膜の表面と前記材料に含まれるニッケルを反応させて、前記シリコンの結晶を形成し、
    前記ニッケル含有する材料を除去し、
    前記ニッケル含有する材料を除去した後、前記実質的にアモルファス状態のシリコン膜を熱処理して結晶化する半導体装置の製造方法であって
    記シリコンの結晶は、
    前記材料のニッケルによって珪化ニッケルとなった部分が移動することにより生成されることを特徴とする半導体装置の製造方法。
  3. 請求項1又は2において、
    前記ニッケル含有する材料の状態は膜、粒子、クラスタであることを特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれか1項において、
    前記ニッケル含有する材料はスパッタ法で形成された前記ニッケル含有する膜であることを特徴とする半導体装置の製造方法。
  5. 請求項1〜4のいずれか1項において、
    前記実質的にアモルファス状態のシリコン膜は酸素、炭素、窒素の濃度がそれぞれ1×1019cm-3以下であることを特徴とする半導体装置の製造方法。
  6. 請求項1〜5のいずれか1項おいて、
    前記ニッケル含有する材料はNiSix(0.4≦x≦2.5)で示される珪化ニッケルであることを特徴とする半導体装置の製造方法。
  7. 請求項1〜6のいずれか1項おいて、
    塩酸またはフッ酸を用いて前記ニッケル含有する材料を除去することを特徴とする半導体装置の製造方法。
  8. 請求項1〜7のいずれか1項おいて、
    前記シリコンの結晶を生成するための熱処理の温度は450〜580℃であることを特徴とする半導体装置の製造方法。
  9. 請求項1〜8のいずれか1項おいて、
    前記実質的にアモルファス状態のシリコン膜を結晶化するための熱処理の温度は450〜580℃であることを特徴とする半導体装置の製造方法。
  10. 請求項1〜9のいずれか1項おいて、
    前記実質的にアモルファス状態のシリコン膜はガラス基板に形成されることを特徴とする半導体装置の製造方法。
JP2000108179A 1993-02-15 2000-04-10 半導体装置の製造方法 Expired - Lifetime JP3566623B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000108179A JP3566623B2 (ja) 1993-02-15 2000-04-10 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5048535A JP3041497B2 (ja) 1993-02-15 1993-02-15 半導体の製造方法
JP2000108179A JP3566623B2 (ja) 1993-02-15 2000-04-10 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP5048531A Division JPH06244103A (ja) 1993-02-15 1993-02-15 半導体の製造方法

Publications (2)

Publication Number Publication Date
JP2000306837A JP2000306837A (ja) 2000-11-02
JP3566623B2 true JP3566623B2 (ja) 2004-09-15

Family

ID=33100151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000108179A Expired - Lifetime JP3566623B2 (ja) 1993-02-15 2000-04-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3566623B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法

Also Published As

Publication number Publication date
JP2000306837A (ja) 2000-11-02

Similar Documents

Publication Publication Date Title
JP3562588B2 (ja) 半導体装置の製造方法
JPH06244103A (ja) 半導体の製造方法
TW399227B (en) Method of manufacturing a crystalline semiconductor
JP3558200B2 (ja) 微結晶フィルムの結晶化による多結晶フィルムの形成方法、薄膜トランジスタの形成方法、および薄膜トランジスタ並びに液晶ディスプレイ
JP2001007024A (ja) 多結晶シリコン膜の形成方法
JPH07140454A (ja) シリコンデバイス用ガラスパネルの製造方法
JP2001135573A (ja) 半導体装置の製造方法およびその半導体装置
KR970006723B1 (ko) 입자 크기가 큰 다결정 규소 박막의 제조방법
JP2000228360A (ja) 半導体薄膜の製造方法
JP3041497B2 (ja) 半導体の製造方法
TWI285429B (en) Semiconductor device production method
JP3566623B2 (ja) 半導体装置の製造方法
JP2874618B2 (ja) シリコン半導体基板及びその製造方法
JP3590366B2 (ja) 薄膜トランジスタの製造方法
JP2852853B2 (ja) 半導体装置の製造方法
JP3574040B2 (ja) 半導体装置の製造方法
JP3574037B2 (ja) 絶縁ゲイト型電界効果トランジスタの製造方法
JP4185575B2 (ja) エピタキシャル結晶化プロセス
JP2005236264A (ja) 多結晶シリコン薄膜の製造方法及びこれを用いて製造される多結晶シリコンを用いる薄膜トランジスタ
JP3186621B2 (ja) 半導体装置の作製方法
JP3287558B2 (ja) 半導体装置の作製方法
JP2535654B2 (ja) 薄膜トランジスタの作製方法
JP2004158685A (ja) 多結晶シリコン薄膜およびその製法
JP4019584B2 (ja) 半導体膜の形成方法
JPH0722130B2 (ja) シリコン薄膜およびその作成方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9